バイオスの更新を行う電子機器及び方法
【課題】 本発明はバイオスを更新する方法を提供することを目的とする。
【解決手段】 バイオスは本発明の電子機器のメモリに格納される。内蔵コントローラＥＣ３０はメモリ３４と処理部３２とに接続される。処理部３２はメモリ３４に接続されてバイオスを実行する。そして、次の各ステップを備える。最初に、書き込み指令をＥＣに送信する。次に、書き込み指令を受信したＥＣが、システム管理割り込み指令（ＳＭＩ）を処理手段に送信する。次に、ＳＭＩを受信した処理手段が、検証コードをＥＣに送信する。次に、ＥＣが検証コードを受信し、その検証コードがセキュリティコードと適合しているか否かを判定する。最後に、もし検証コードがセキュリティコードと適合する場合には、ＥＣはバイオスを更新できるように第１メモリ手段を書き込み可能にする。
【解決手段】 バイオスは本発明の電子機器のメモリに格納される。内蔵コントローラＥＣ３０はメモリ３４と処理部３２とに接続される。処理部３２はメモリ３４に接続されてバイオスを実行する。そして、次の各ステップを備える。最初に、書き込み指令をＥＣに送信する。次に、書き込み指令を受信したＥＣが、システム管理割り込み指令（ＳＭＩ）を処理手段に送信する。次に、ＳＭＩを受信した処理手段が、検証コードをＥＣに送信する。次に、ＥＣが検証コードを受信し、その検証コードがセキュリティコードと適合しているか否かを判定する。最後に、もし検証コードがセキュリティコードと適合する場合には、ＥＣはバイオスを更新できるように第１メモリ手段を書き込み可能にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイオスの更新を行う方法とその電子装置に関し、より詳しくはバイオスをランダムに書き込むことがないようにした更新方法及び電子装置に係る。
【背景技術】
【０００２】
バイオス（BIOS:basic input/outpuct system)には入出力を行う周辺機器を制御するのに必要な実行コードが含まれている。中央演算処理装置（ＣＰＵ）はバイオスを用いて初期化、診断、オペレーティングシステムや入出力周辺機器のカーネルの読み込みなどの制御を実行している。
【０００３】
しかしながら、バイオスには２つの矛盾した要求がなされている。すなわち、バイオスは完全に保護されている必要がある一方、修正することも可能でなければならない。バイオスは破壊されたり、不適切に修正されることから完全に保護されていなければならない。もしバイオスが異常になると、コンピュータは、ハードウェアの初期化などの制御の実行に失敗し、その結果起動することができなくなる。同時に、バイオスは新しいハードウェアをサポートする新機能を追加したり、プログラム中のバグを除去するために修正可能であることも要する。これによって、異常な動作や新しいハードウェアの認識に失敗することを防ぐことができる。
【０００４】
初期においては、バイオスは消去及び記録が可能な読み込み専用メモリ（ＥＰＲＯＭ）に記憶させていた。ＥＰＲＯＭに記録した内容を修正するために、ＥＰＲＯＭの場合には、メモリスロットから取り外し、長時間紫外線を照射する必要があった。そのため、ＥＰＲＯＭは内容を簡単には修正されない利点があり、ＥＰＲＯＭに記録されたバイオスは悪質なプログラムによる破壊を避けることができた。しかし同時に、バイオスは適時に更新することができなかった。近年では、コンピュータのシステム構成の更新スピードが速くなったため、バイオスは新しいハードウェア構成に適合できるようにいつでも更新できる必要がある。そのため現在のバイオスは、円滑な更新ができるフラッシュメモリに格納されている。反面、フラッシュメモリへの書き込み動作が正常にコントロールされず、一度ライトモードになってしまうと、バイオスの内容は悪意的に破壊されたり、簡単に改ざんされる可能性があり、コンピュータのシステムの不安定化や起動の失敗の原因となりかねない。
【０００５】
現在では、バイオスを保護する方法は主としてハードウェア的な保護とソフトウェア的な保護である。ハードウェア的な保護においては、フラッシュメモリへの入力信号をコントロールするのにジャンパーピンを用いている。ソフトウェア的な保護においては、書き込み指令の一群は、特別な工程によって実行されるようになっている。しかし、時間が経つと、リバースエンジニアリングの手法によって特別な書き込み指令のセットが計算され、保護することができなくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開2006-196018号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、バイオスの更新方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記課題を解決するため、悪質なプログラムや承認されていないプログラムによってバイオスが修正されるのを防ぐために、セキュリティコードを比較する方法を提供する。
本発明の１つの実施形態によれば、バイオスは電子機器の第１メモリ手段に格納される。電子機器の内蔵コントローラ（ＥＣ:embedded controller）は第１メモリ手段と処理手段とに電気的に接続される。処理手段は電気的に第１メモリ手段に接続され、バイオスを実行処理する。本発明におけるバイオスの更新方法は、次の各ステップを有する。
【０００９】
最初に、書き込み指令をＥＣに送信する。
【００１０】
次に、書き込み指令を受信したＥＣが、システム管理割り込み指令（ＳＭＩ:system
management interrupt）を処理手段に送信する。
【００１１】
次に、ＳＭＩを受信した処理手段が、検証コードをＥＣに送信する。
【００１２】
次に、ＥＣが検証コードを受信し、その検証コードがセキュリティコードと適合しているか否かを判定する。
【００１３】
最後に、もし検証コードがセキュリティコードと適合する場合には、ＥＣはバイオスを更新できるように第１メモリ手段を書き込み可能にする。
【００１４】
また１つの実施形態によれば、書き込み指令をＥＣに送信するステップの前において、電源起動・自己テスト（ＰＯＳＴ:power-on self-test)中のバイオスの実行の際に処理手段がセキュリティコードを生成することができる。
【００１５】
また１つの実施形態によればＳＭＩを処理手段が受信するステップにおいて、処理手段が割り込みハンドラを実行する時には、処理手段がセキュリティコードに適合する検証コードを送信し、ＳＭＩの処理を停止することができる。処理手段が割り込みハンドラを実行しない時には、処理手段がセキュリティコードと異なる検証コードを送信することができる。
【００１６】
本発明のもう１つの目的は、電子機器を提供することである。本機器において、悪質なプログラムや承認されていないプログラムによってバイオスが修正されるのを防ぐために、セキュリティコードが比較される。
【００１７】
本発明の１つの実施形態によれば、本電子機器には、ＥＣと、第１メモリ手段と、処理手段とを備える。ＥＣが書き込み指令を受信した後、ＥＣはシステム管理割り込み指令を送信する。第１メモリ手段はバイオスを記録し、ＥＣに電気的に接続される。処理手段は、ＥＣと第１メモリ手段に電気的に接続され、バイオスを実行する。処理手段は、ＥＣからシステム管理割り込み指令を受信した後、検証コードをＥＣに送信する。
【００１８】
ＥＣは検証コードを受信し、その検証コードがセキュリティコードと適合するか否かを決定する。もし検証コードがセキュリティコードと適合した場合は、ＥＣはバイオスの更新のために第１メモリ手段を書き込み可能にする。
【００１９】
さらに、セキュリティコードは電子機器のメモリに記録され、そのメモリは、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ：system management random access memory）を用いることができる。ＥＣはライトアクセス手段を有し、ライトアクセス手段を介して第１メモリ手段にデータが書き込まれる構成でもよい。第１メモリ手段は不揮発性メモリでもよい。
【００２０】
以上をまとめると、本発明のバイオス更新方法において、システム管理割り込み指令の送信時間に従って、悪質なプログラムや承認されていないプログラムから送られた書き込み指令であるか否かを判定し、その結果、セキュリティコードと同一の、又は異なる、検証コードを生成する。こうして、内蔵コントローラは検証コードとセキュリティコードとの比較結果に従って、バイオスを更新するために外部プログラムがデータの書き込むのを認めるか否かを決定することができる。
【発明の効果】
【００２１】
本発明は、以上の構成を備えることにより、次の効果を奏する。
すなわち、本発明において、内蔵コントローラからのシステム管理割り込み指令の送信時間と、検証コード及びセキュリティコードとの比較結果に基づいて、その書き込み指令が通常のプログラム（正規のバイオス更新プログラム）によって送信されたものか、それとも悪質なプログラムによるものかを決定し、その結果、バイオスが不正に修正されたり破壊されたりするのを防ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の１実施形態に係る電子機器のブロック図である。
【図２】本発明の１実施形態に係るバイオス更新方法のフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、本発明は次に記載される詳細な説明や、請求の範囲、図面から理解される範囲において適宜変更することができる。
図１に基づいて説明する。図１は本発明の１実施例に係る電子機器３のブロック図である。図１において電子機器３は内蔵コントローラ（ＥＣ）３０、処理手段である処理部３２、第１メモリ手段である第１メモリ３４、第２メモリ３６を備える。第１メモリ３４はフラッシュメモリなどの不揮発性メモリを用いることができる。第２メモリ３６はシステム管理ランダムアクセスメモリ（ＳＭＲＡＭ）を用いることができる。
【００２４】
処理部３２はＥＣ３０、第１メモリ３４、第２メモリ３６に電気的に接続される。第１メモリ３４と第２メモリ３６は共にＥＣ３０に電気的に接続される。
【００２５】
処理部３２は、第１メモリ３４に記録されたバイオス３４０を実行する。また処理部３２は、セキュリティコード３６０を生成し、第２メモリ３６に記録する。書き込み指令を受信した後、ＥＣ３０はシステム管理割り込み指令（ＳＭＩ）を処理部３２に送信する。ＳＭＩを受信した後、処理部３２は検証コードをＥＣ３０に送信する。
【００２６】
信号の送受信や電子機器の異なる構成との間での応答方法により、本発明のバイオス更新方法をどのように実現するかについて図示しながら、具体的な実施例を以下で詳細に説明する。
【００２７】
図２を示す。図２は本発明の１実施例に係るバイオスの更新方法のフローチャートである。図２の実施例において、バイオスの更新には以下のステップを有する。
【００２８】
まず、ステップ（Ｓ３０）が実行される。処理部３２は第１メモリ３４に記録されたバイオス３４０を実行し、電源起動・自己テスト（ＰＯＳＴ）段階でセキュリティコード３６０を生成する。セキュリティコード３６０は第２メモリ３６に記録される。
【００２９】
ＰＯＳＴ段階において、バイオス３４０は様々な種類の周辺機器、例えばハードディスクや光学ドライバ、メモリなどの接続初期か処理を実行する。悪意のあるプログラムがあっても、ＰＯＳＴ段階ではまだシステム資源をコントロールすることはできない。そのため、ＰＯＳＴ段階でバイオス３４０が生成したセキュリティコード３６０は信頼することができる。さらに、セキュリティコード３６０は電子機器３の第２メモリ３６、例えばＳＭＲＡＭに記録される。ＳＭＲＡＭは動的ランダムアクセスメモリ（ＤＲＡＭ）のメモリブロックであり、特定のプログラムによってのみ読み出すことができる。その結果、セキュリティコード３６０は悪質なプログラムが読み出すことができない。事実、セキュリティコード３６０はランダムな数字の一群であり、それらの数字は０以外である。より詳しくはランダムな数字の一群は、４バイトであり、いずれのバイトも０ではない。
【００３０】
次にステップ（Ｓ３１）が実行される。書き込み指令が内蔵コントローラ３０に送信される。
【００３１】
一般的に言えば、書き込み指令は、実行コードや命令群の連続で構成することができる。書き込み指令はＥＣ３０にライトアクセスを開かせるために用いられる。こうして、第１メモリ３４に引き続いて書き込まれるデータが、ライトアクセスを通じてバイオス３４０を更新することができる。しかしながら、通常のＥＣはその書き込み指令が通常のプログラム（正規のバイオス更新プログラムなど）によって生成されたものか、悪質なプログラム（コンピュータウイルスなど）によって生成されたものかを判定することはできない。そのため、もし悪質なプログラムが正しい書き込み指令を送ることができると、エラーやランダムなデータを不適正に含んでバイオスを更新することができてしまう。その結果、バイオス３４０は処理部３２に適切に実行されることができず、あるいはハードウェアがダメージ（例えば、バイオスが不適正なデータを持って大きな電圧を周辺機器に設定し、周辺機器が破損する可能性がある）を受ける。
【００３２】
次に、ステップ（Ｓ３２）が実行される。ＥＣ３０は書き込み指令を受信した後、ＳＭＩを処理部３２に送信する。
【００３３】
もし処理部３２が割り込みハンドラを実行する場合には、ステップ（Ｓ３３）が実行される。処理部３２はセキュリティコード３６０に適合する検証コードを送信し、ＳＭＩの処理を停止する。一方、処理部３２が割り込みハンドラを実行しない場合には、ステップ（Ｓ３４）が実行される。処理部はセキュリティコード３６０と異なる検証コードを送信することになる。
【００３４】
従来の技術において、ＥＣが書き込み指令を受信した後、ＥＣはＳＭＩを処理部３２に送ることはない。ＥＣは直接ライトアクセスを開いている。しかしながら、本発明の実施例によれば、ＥＣ３０がＳＭＩを送る目的は、ＥＣ３０がその時に受信した書き込み指令が通常のプログラムによるのか、悪質なプログラムによるのかを、ＳＭＩを受信した時間に基づいて、処理部３２に間接的に判定させることである。
【００３５】
より詳しくは、処理部３２がＳＭＩを受信すると処理部３２は受信したＳＭＩに対応した処理として割り込みハンドラを実行する。割り込みハンドラは、再実行されることはない。すなわち、処理部３２が割り込みハンドラを実行した場合には、実行中の割り込みハンドラが中断されるまでは新しいＳＭＩを実行することはできない。従って、本発明の実施例におけるバイオス更新方法においては、処理部３２はＥＣ３０によって送られたＳＭＩを処理することはない。しかし、悪質なプログラムがバイオスを更新しようとすると、処理部３２は割り込みハンドラを実行することができないため、ＳＭＩはその時点で処理される。そのため、処理部３２はその時点でＳＭＩが実行されるか否かを判定して、その結果に従って、異なる検証コードを送信することができるのである。
【００３６】
以上により、バイオスの更新の指令に対応するＳＭＩを処理部３２が受信する前に、正規のバイオス更新プログラムは処理部３２に割り込みハンドラを実行させることができる。処理部３２がバイオスの更新指令に合わせてＳＭＩを受信すると、処理部３２は第２メモリ３６からセキュリティコード３６０を読み出す事ができ、セキュリティコード３６０と同一の検証コードをＥＣ３０に送信することができる。一方、処理部３２が割り込みハンドラを実行していない場合には、バイオスの更新指令に対応したＳＭＩを処理部３２が受信すると、処理部３２はＳＭＩが悪質なプログラムによって送信されたか、非公式のバイオス更新プログラムによって送信されたことを判定できる。そして、処理部３２は、セキュリティコード３６０と異なる検証コードをＥＣ３０に送信する。
【００３７】
次に、ステップ（Ｓ３６）が実行される。ＥＣ３０は検証コードを受信し、その検証コードがセキュリティコードと適合するかを判定する。
【００３８】
最後に、ステップ（Ｓ３６）による判定が正（Yes）ならば、ステップ（Ｓ３８）が実行される。ＥＣ３０は第１メモリ３４に、バイオスを更新するために書き込みを許可する。一方ステップ（Ｓ３６）による判定が否（No)ならば、更新処理は終了される。
【００３９】
ステップ（Ｓ３２）において、書き込み指令に対応したＳＭＩを送信した後、ＥＣ３０は第２メモリ３６に記録されたセキュリティコード３６０を読み出し、処理部３２から送られる検証コードを待機する。検証コードの受信後、ＥＣ３０は検証コードとセキュリティコードとの比較結果に従って、第１メモリ３４（フラッシュメモリ等）に接続するライトアクセスを開くか否かを選択できる。検証コードがセキュリティコードと同一であればバイオスを更新するための第１メモリ３４への書き込みを可能とするために、ライトアクセスが確実に開かれる。
【００４０】
第１メモリとしてフラッシュメモリを一例に用いる。フラッシュメモリにおいて、あるピン電圧が閾値よりも高い時には、フラッシュメモリは書き込み可能となる。一方、それが閾値よりも低いときには、フラッシュメモリは書き込み不能である。ＥＣ３０は第１メモリ３４のピン電圧を制御することができる。ＥＣ３０が第１メモリを書き込み可能にするためには、ＥＣ３０が第１メモリのピン電圧を閾値以上にすればよい。それで第１メモリは書き込み可能となる。
【００４１】
もし検証コードがセキュリティコードと異なる場合には、ＥＣ３０はライトアクセスを開かない。あるいは、ＥＣ３０が検証コードがセキュリティコードと異なることを見つけた場合、ＥＣ３０は外部プログラムからのデータを引き続き受信することができる。しかしその場合、ＥＣ３０はライトアクセスでそれを読み込む代わりに、破棄する。このようにして、データが書き込まれるという間違った決定をすることなく悪質なプログラムは遮断される。そして、第１メモリ３４に記録されたバイオス３４０は実際に更新されることはない。悪質なプログラムは遮断され、バイオス３４０が保護される。
【００４２】
上述したステップ（Ｓ３０）によれば、セキュリティコード３６０は０ではない。もし電子機器３が従来の方法でバイオスのアップデータをしようとすると、セキュリティコード３６０が０になりうる。続く処理の中で、ＥＣ３０は書き込み指令の後に引き続きＳＭＩを送る。しかし、ＥＣ３０が第２メモリ３６からセキュリティコード３６０を読み出したときに、そのセキュリティコード３６０が０であった場合、ＳＭＩを受信した時間に関わらず、処理部３２は０の検証コードを送信する。ＥＣ３０が検証コードを受信し、検証コード及びセキュリティコードが共に０であることを発見すると、ＥＣ３０は検証コードとセキュリティコードを比較することなく、直接ライトアクセスを開いてしまう。言い換えれば、従来のバイオスの更新方法は、セキュリティコードの値を決めることで、本発明の方法に統合することができる。さらに本発明の電子機器３はさらに多くの条件を備えることもできる。電子機器３は本発明によるバイオスを更新する方法のためだけに用いるのではなく、従来のバイオスの更新方法を用いることもできる。
【００４３】
従来の技術に比較して、本発明のバイオスの更新方法は、システム管理割り込み指令の送信時間に基づいて、悪質なプログラムや承認されていないプログラムによる書き込み指令かどうかを判定し、セキュリティコードと同一の、あるいは異なる検証コードを生成する。そして、内蔵コントローラはその比較結果に基づいて、バイオスを更新するために外部プログラムにデータの書き込みを許可するかどうかを決定することができる。言い換えれば、本発明において、内蔵コントローラからのシステム管理割り込み指令の送信時間と、検証コードとセキュリティコードの比較結果に基づいて、通常のプログラム（公式のバイオス更新プログラム）か悪質なプログラムのいずれかからの書き込み指令かを判定することができ、その結果、バイオスが不正に修正されたり破壊されたりするのを防止できる。加えて、セキュリティコードの値を設定することで、本発明の電子機器は、従来からのバイオスの更新方法を用いたり、本発明による方法を用いたりすることを選択的に異なる条件で対応することができるようになる。
【００４４】
以上、好ましいと考えられる実施形態に従って、本発明について説述したが、本開示によって発明の範囲が限定されるものではない。本発明技術の当業者において様々に改良したり、本発明の範囲から逸脱しない範囲で変更することが可能である。請求の範囲に記載の発明の範囲は上記実施例により限定されるものではない。
【符号の説明】
【００４５】
３ 電子機器
３０ 内蔵コントローラ
３２ 処理部
３４ 第１メモリ
３４０ バイオス
３６ 第２メモリ
３６０ セキュリティコード
【技術分野】
【０００１】
本発明は、バイオスの更新を行う方法とその電子装置に関し、より詳しくはバイオスをランダムに書き込むことがないようにした更新方法及び電子装置に係る。
【背景技術】
【０００２】
バイオス（BIOS:basic input/outpuct system)には入出力を行う周辺機器を制御するのに必要な実行コードが含まれている。中央演算処理装置（ＣＰＵ）はバイオスを用いて初期化、診断、オペレーティングシステムや入出力周辺機器のカーネルの読み込みなどの制御を実行している。
【０００３】
しかしながら、バイオスには２つの矛盾した要求がなされている。すなわち、バイオスは完全に保護されている必要がある一方、修正することも可能でなければならない。バイオスは破壊されたり、不適切に修正されることから完全に保護されていなければならない。もしバイオスが異常になると、コンピュータは、ハードウェアの初期化などの制御の実行に失敗し、その結果起動することができなくなる。同時に、バイオスは新しいハードウェアをサポートする新機能を追加したり、プログラム中のバグを除去するために修正可能であることも要する。これによって、異常な動作や新しいハードウェアの認識に失敗することを防ぐことができる。
【０００４】
初期においては、バイオスは消去及び記録が可能な読み込み専用メモリ（ＥＰＲＯＭ）に記憶させていた。ＥＰＲＯＭに記録した内容を修正するために、ＥＰＲＯＭの場合には、メモリスロットから取り外し、長時間紫外線を照射する必要があった。そのため、ＥＰＲＯＭは内容を簡単には修正されない利点があり、ＥＰＲＯＭに記録されたバイオスは悪質なプログラムによる破壊を避けることができた。しかし同時に、バイオスは適時に更新することができなかった。近年では、コンピュータのシステム構成の更新スピードが速くなったため、バイオスは新しいハードウェア構成に適合できるようにいつでも更新できる必要がある。そのため現在のバイオスは、円滑な更新ができるフラッシュメモリに格納されている。反面、フラッシュメモリへの書き込み動作が正常にコントロールされず、一度ライトモードになってしまうと、バイオスの内容は悪意的に破壊されたり、簡単に改ざんされる可能性があり、コンピュータのシステムの不安定化や起動の失敗の原因となりかねない。
【０００５】
現在では、バイオスを保護する方法は主としてハードウェア的な保護とソフトウェア的な保護である。ハードウェア的な保護においては、フラッシュメモリへの入力信号をコントロールするのにジャンパーピンを用いている。ソフトウェア的な保護においては、書き込み指令の一群は、特別な工程によって実行されるようになっている。しかし、時間が経つと、リバースエンジニアリングの手法によって特別な書き込み指令のセットが計算され、保護することができなくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開2006-196018号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、バイオスの更新方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記課題を解決するため、悪質なプログラムや承認されていないプログラムによってバイオスが修正されるのを防ぐために、セキュリティコードを比較する方法を提供する。
本発明の１つの実施形態によれば、バイオスは電子機器の第１メモリ手段に格納される。電子機器の内蔵コントローラ（ＥＣ:embedded controller）は第１メモリ手段と処理手段とに電気的に接続される。処理手段は電気的に第１メモリ手段に接続され、バイオスを実行処理する。本発明におけるバイオスの更新方法は、次の各ステップを有する。
【０００９】
最初に、書き込み指令をＥＣに送信する。
【００１０】
次に、書き込み指令を受信したＥＣが、システム管理割り込み指令（ＳＭＩ:system
management interrupt）を処理手段に送信する。
【００１１】
次に、ＳＭＩを受信した処理手段が、検証コードをＥＣに送信する。
【００１２】
次に、ＥＣが検証コードを受信し、その検証コードがセキュリティコードと適合しているか否かを判定する。
【００１３】
最後に、もし検証コードがセキュリティコードと適合する場合には、ＥＣはバイオスを更新できるように第１メモリ手段を書き込み可能にする。
【００１４】
また１つの実施形態によれば、書き込み指令をＥＣに送信するステップの前において、電源起動・自己テスト（ＰＯＳＴ:power-on self-test)中のバイオスの実行の際に処理手段がセキュリティコードを生成することができる。
【００１５】
また１つの実施形態によればＳＭＩを処理手段が受信するステップにおいて、処理手段が割り込みハンドラを実行する時には、処理手段がセキュリティコードに適合する検証コードを送信し、ＳＭＩの処理を停止することができる。処理手段が割り込みハンドラを実行しない時には、処理手段がセキュリティコードと異なる検証コードを送信することができる。
【００１６】
本発明のもう１つの目的は、電子機器を提供することである。本機器において、悪質なプログラムや承認されていないプログラムによってバイオスが修正されるのを防ぐために、セキュリティコードが比較される。
【００１７】
本発明の１つの実施形態によれば、本電子機器には、ＥＣと、第１メモリ手段と、処理手段とを備える。ＥＣが書き込み指令を受信した後、ＥＣはシステム管理割り込み指令を送信する。第１メモリ手段はバイオスを記録し、ＥＣに電気的に接続される。処理手段は、ＥＣと第１メモリ手段に電気的に接続され、バイオスを実行する。処理手段は、ＥＣからシステム管理割り込み指令を受信した後、検証コードをＥＣに送信する。
【００１８】
ＥＣは検証コードを受信し、その検証コードがセキュリティコードと適合するか否かを決定する。もし検証コードがセキュリティコードと適合した場合は、ＥＣはバイオスの更新のために第１メモリ手段を書き込み可能にする。
【００１９】
さらに、セキュリティコードは電子機器のメモリに記録され、そのメモリは、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ：system management random access memory）を用いることができる。ＥＣはライトアクセス手段を有し、ライトアクセス手段を介して第１メモリ手段にデータが書き込まれる構成でもよい。第１メモリ手段は不揮発性メモリでもよい。
【００２０】
以上をまとめると、本発明のバイオス更新方法において、システム管理割り込み指令の送信時間に従って、悪質なプログラムや承認されていないプログラムから送られた書き込み指令であるか否かを判定し、その結果、セキュリティコードと同一の、又は異なる、検証コードを生成する。こうして、内蔵コントローラは検証コードとセキュリティコードとの比較結果に従って、バイオスを更新するために外部プログラムがデータの書き込むのを認めるか否かを決定することができる。
【発明の効果】
【００２１】
本発明は、以上の構成を備えることにより、次の効果を奏する。
すなわち、本発明において、内蔵コントローラからのシステム管理割り込み指令の送信時間と、検証コード及びセキュリティコードとの比較結果に基づいて、その書き込み指令が通常のプログラム（正規のバイオス更新プログラム）によって送信されたものか、それとも悪質なプログラムによるものかを決定し、その結果、バイオスが不正に修正されたり破壊されたりするのを防ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の１実施形態に係る電子機器のブロック図である。
【図２】本発明の１実施形態に係るバイオス更新方法のフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、本発明は次に記載される詳細な説明や、請求の範囲、図面から理解される範囲において適宜変更することができる。
図１に基づいて説明する。図１は本発明の１実施例に係る電子機器３のブロック図である。図１において電子機器３は内蔵コントローラ（ＥＣ）３０、処理手段である処理部３２、第１メモリ手段である第１メモリ３４、第２メモリ３６を備える。第１メモリ３４はフラッシュメモリなどの不揮発性メモリを用いることができる。第２メモリ３６はシステム管理ランダムアクセスメモリ（ＳＭＲＡＭ）を用いることができる。
【００２４】
処理部３２はＥＣ３０、第１メモリ３４、第２メモリ３６に電気的に接続される。第１メモリ３４と第２メモリ３６は共にＥＣ３０に電気的に接続される。
【００２５】
処理部３２は、第１メモリ３４に記録されたバイオス３４０を実行する。また処理部３２は、セキュリティコード３６０を生成し、第２メモリ３６に記録する。書き込み指令を受信した後、ＥＣ３０はシステム管理割り込み指令（ＳＭＩ）を処理部３２に送信する。ＳＭＩを受信した後、処理部３２は検証コードをＥＣ３０に送信する。
【００２６】
信号の送受信や電子機器の異なる構成との間での応答方法により、本発明のバイオス更新方法をどのように実現するかについて図示しながら、具体的な実施例を以下で詳細に説明する。
【００２７】
図２を示す。図２は本発明の１実施例に係るバイオスの更新方法のフローチャートである。図２の実施例において、バイオスの更新には以下のステップを有する。
【００２８】
まず、ステップ（Ｓ３０）が実行される。処理部３２は第１メモリ３４に記録されたバイオス３４０を実行し、電源起動・自己テスト（ＰＯＳＴ）段階でセキュリティコード３６０を生成する。セキュリティコード３６０は第２メモリ３６に記録される。
【００２９】
ＰＯＳＴ段階において、バイオス３４０は様々な種類の周辺機器、例えばハードディスクや光学ドライバ、メモリなどの接続初期か処理を実行する。悪意のあるプログラムがあっても、ＰＯＳＴ段階ではまだシステム資源をコントロールすることはできない。そのため、ＰＯＳＴ段階でバイオス３４０が生成したセキュリティコード３６０は信頼することができる。さらに、セキュリティコード３６０は電子機器３の第２メモリ３６、例えばＳＭＲＡＭに記録される。ＳＭＲＡＭは動的ランダムアクセスメモリ（ＤＲＡＭ）のメモリブロックであり、特定のプログラムによってのみ読み出すことができる。その結果、セキュリティコード３６０は悪質なプログラムが読み出すことができない。事実、セキュリティコード３６０はランダムな数字の一群であり、それらの数字は０以外である。より詳しくはランダムな数字の一群は、４バイトであり、いずれのバイトも０ではない。
【００３０】
次にステップ（Ｓ３１）が実行される。書き込み指令が内蔵コントローラ３０に送信される。
【００３１】
一般的に言えば、書き込み指令は、実行コードや命令群の連続で構成することができる。書き込み指令はＥＣ３０にライトアクセスを開かせるために用いられる。こうして、第１メモリ３４に引き続いて書き込まれるデータが、ライトアクセスを通じてバイオス３４０を更新することができる。しかしながら、通常のＥＣはその書き込み指令が通常のプログラム（正規のバイオス更新プログラムなど）によって生成されたものか、悪質なプログラム（コンピュータウイルスなど）によって生成されたものかを判定することはできない。そのため、もし悪質なプログラムが正しい書き込み指令を送ることができると、エラーやランダムなデータを不適正に含んでバイオスを更新することができてしまう。その結果、バイオス３４０は処理部３２に適切に実行されることができず、あるいはハードウェアがダメージ（例えば、バイオスが不適正なデータを持って大きな電圧を周辺機器に設定し、周辺機器が破損する可能性がある）を受ける。
【００３２】
次に、ステップ（Ｓ３２）が実行される。ＥＣ３０は書き込み指令を受信した後、ＳＭＩを処理部３２に送信する。
【００３３】
もし処理部３２が割り込みハンドラを実行する場合には、ステップ（Ｓ３３）が実行される。処理部３２はセキュリティコード３６０に適合する検証コードを送信し、ＳＭＩの処理を停止する。一方、処理部３２が割り込みハンドラを実行しない場合には、ステップ（Ｓ３４）が実行される。処理部はセキュリティコード３６０と異なる検証コードを送信することになる。
【００３４】
従来の技術において、ＥＣが書き込み指令を受信した後、ＥＣはＳＭＩを処理部３２に送ることはない。ＥＣは直接ライトアクセスを開いている。しかしながら、本発明の実施例によれば、ＥＣ３０がＳＭＩを送る目的は、ＥＣ３０がその時に受信した書き込み指令が通常のプログラムによるのか、悪質なプログラムによるのかを、ＳＭＩを受信した時間に基づいて、処理部３２に間接的に判定させることである。
【００３５】
より詳しくは、処理部３２がＳＭＩを受信すると処理部３２は受信したＳＭＩに対応した処理として割り込みハンドラを実行する。割り込みハンドラは、再実行されることはない。すなわち、処理部３２が割り込みハンドラを実行した場合には、実行中の割り込みハンドラが中断されるまでは新しいＳＭＩを実行することはできない。従って、本発明の実施例におけるバイオス更新方法においては、処理部３２はＥＣ３０によって送られたＳＭＩを処理することはない。しかし、悪質なプログラムがバイオスを更新しようとすると、処理部３２は割り込みハンドラを実行することができないため、ＳＭＩはその時点で処理される。そのため、処理部３２はその時点でＳＭＩが実行されるか否かを判定して、その結果に従って、異なる検証コードを送信することができるのである。
【００３６】
以上により、バイオスの更新の指令に対応するＳＭＩを処理部３２が受信する前に、正規のバイオス更新プログラムは処理部３２に割り込みハンドラを実行させることができる。処理部３２がバイオスの更新指令に合わせてＳＭＩを受信すると、処理部３２は第２メモリ３６からセキュリティコード３６０を読み出す事ができ、セキュリティコード３６０と同一の検証コードをＥＣ３０に送信することができる。一方、処理部３２が割り込みハンドラを実行していない場合には、バイオスの更新指令に対応したＳＭＩを処理部３２が受信すると、処理部３２はＳＭＩが悪質なプログラムによって送信されたか、非公式のバイオス更新プログラムによって送信されたことを判定できる。そして、処理部３２は、セキュリティコード３６０と異なる検証コードをＥＣ３０に送信する。
【００３７】
次に、ステップ（Ｓ３６）が実行される。ＥＣ３０は検証コードを受信し、その検証コードがセキュリティコードと適合するかを判定する。
【００３８】
最後に、ステップ（Ｓ３６）による判定が正（Yes）ならば、ステップ（Ｓ３８）が実行される。ＥＣ３０は第１メモリ３４に、バイオスを更新するために書き込みを許可する。一方ステップ（Ｓ３６）による判定が否（No)ならば、更新処理は終了される。
【００３９】
ステップ（Ｓ３２）において、書き込み指令に対応したＳＭＩを送信した後、ＥＣ３０は第２メモリ３６に記録されたセキュリティコード３６０を読み出し、処理部３２から送られる検証コードを待機する。検証コードの受信後、ＥＣ３０は検証コードとセキュリティコードとの比較結果に従って、第１メモリ３４（フラッシュメモリ等）に接続するライトアクセスを開くか否かを選択できる。検証コードがセキュリティコードと同一であればバイオスを更新するための第１メモリ３４への書き込みを可能とするために、ライトアクセスが確実に開かれる。
【００４０】
第１メモリとしてフラッシュメモリを一例に用いる。フラッシュメモリにおいて、あるピン電圧が閾値よりも高い時には、フラッシュメモリは書き込み可能となる。一方、それが閾値よりも低いときには、フラッシュメモリは書き込み不能である。ＥＣ３０は第１メモリ３４のピン電圧を制御することができる。ＥＣ３０が第１メモリを書き込み可能にするためには、ＥＣ３０が第１メモリのピン電圧を閾値以上にすればよい。それで第１メモリは書き込み可能となる。
【００４１】
もし検証コードがセキュリティコードと異なる場合には、ＥＣ３０はライトアクセスを開かない。あるいは、ＥＣ３０が検証コードがセキュリティコードと異なることを見つけた場合、ＥＣ３０は外部プログラムからのデータを引き続き受信することができる。しかしその場合、ＥＣ３０はライトアクセスでそれを読み込む代わりに、破棄する。このようにして、データが書き込まれるという間違った決定をすることなく悪質なプログラムは遮断される。そして、第１メモリ３４に記録されたバイオス３４０は実際に更新されることはない。悪質なプログラムは遮断され、バイオス３４０が保護される。
【００４２】
上述したステップ（Ｓ３０）によれば、セキュリティコード３６０は０ではない。もし電子機器３が従来の方法でバイオスのアップデータをしようとすると、セキュリティコード３６０が０になりうる。続く処理の中で、ＥＣ３０は書き込み指令の後に引き続きＳＭＩを送る。しかし、ＥＣ３０が第２メモリ３６からセキュリティコード３６０を読み出したときに、そのセキュリティコード３６０が０であった場合、ＳＭＩを受信した時間に関わらず、処理部３２は０の検証コードを送信する。ＥＣ３０が検証コードを受信し、検証コード及びセキュリティコードが共に０であることを発見すると、ＥＣ３０は検証コードとセキュリティコードを比較することなく、直接ライトアクセスを開いてしまう。言い換えれば、従来のバイオスの更新方法は、セキュリティコードの値を決めることで、本発明の方法に統合することができる。さらに本発明の電子機器３はさらに多くの条件を備えることもできる。電子機器３は本発明によるバイオスを更新する方法のためだけに用いるのではなく、従来のバイオスの更新方法を用いることもできる。
【００４３】
従来の技術に比較して、本発明のバイオスの更新方法は、システム管理割り込み指令の送信時間に基づいて、悪質なプログラムや承認されていないプログラムによる書き込み指令かどうかを判定し、セキュリティコードと同一の、あるいは異なる検証コードを生成する。そして、内蔵コントローラはその比較結果に基づいて、バイオスを更新するために外部プログラムにデータの書き込みを許可するかどうかを決定することができる。言い換えれば、本発明において、内蔵コントローラからのシステム管理割り込み指令の送信時間と、検証コードとセキュリティコードの比較結果に基づいて、通常のプログラム（公式のバイオス更新プログラム）か悪質なプログラムのいずれかからの書き込み指令かを判定することができ、その結果、バイオスが不正に修正されたり破壊されたりするのを防止できる。加えて、セキュリティコードの値を設定することで、本発明の電子機器は、従来からのバイオスの更新方法を用いたり、本発明による方法を用いたりすることを選択的に異なる条件で対応することができるようになる。
【００４４】
以上、好ましいと考えられる実施形態に従って、本発明について説述したが、本開示によって発明の範囲が限定されるものではない。本発明技術の当業者において様々に改良したり、本発明の範囲から逸脱しない範囲で変更することが可能である。請求の範囲に記載の発明の範囲は上記実施例により限定されるものではない。
【符号の説明】
【００４５】
３ 電子機器
３０ 内蔵コントローラ
３２ 処理部
３４ 第１メモリ
３４０ バイオス
３６ 第２メモリ
３６０ セキュリティコード
【特許請求の範囲】
【請求項１】
バイオスを更新するコンピュータの処理方法であって、
第１メモリ手段に格納されたバイオスと、第１メモリ手段及び処理手段に電気的に接続された電子機器の内蔵コントローラと、第１メモリ手段に電気的に接続され、バイオスを実行する処理手段とからなり、
書き込み指令を該内蔵コントローラに送信するステップ、
該書き込み指令を受信した該内蔵コントローラが、システム管理割り込み指令を該処理手段に送信するステップ、
該システム管理割り込み指令を受信した該処理手段が、検証コードを該内蔵コントローラに送信するステップ、
該内蔵コントローラが該検証コードを受信し、該検証コードがセキュリティコードと適合しているか否かを判定するステップ、
該検証コードが該セキュリティコードと適合する場合には、該内蔵コントローラがバイオスを更新できるように第１メモリ手段を書き込み可能にするステップ
の各ステップを有することを特徴とするバイオスの更新方法。
【請求項２】
前記バイオスの更新方法において、
前記書き込み指令を前記内蔵コントローラに送信するステップの前において、前記処理手段が前記バイオスを実行し、前記セキュリティコードを生成すると共に、該処理手段及び該内蔵コントローラに電気的に接続された第２メモリ手段に該セキュリティコードを格納する
請求項１に記載のバイオスの更新方法。
【請求項３】
前記バイオスの更新方法において、
電源起動・自己テスト（ＰＯＳＴ:power-on self-test)中のバイオスの実行の際に処理手段がセキュリティコードを生成する
請求項２に記載のバイオスの更新方法。
【請求項４】
前記第２メモリ手段に、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ:system
management random access memory)を用いる
請求項２又は３に記載のバイオスの更新方法。
【請求項５】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行する時には、該処理手段が前記セキュリティコードに適合する前記検証コードを送信する構成である
請求項１ないし４のいずれかに記載のバイオスの更新方法。
【請求項６】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行する時には、該処理手段がシステム管理割り込み指令の処理を停止する
請求項５に記載のバイオスの更新方法。
【請求項７】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行しない時には、該処理手段が前記セキュリティコードと異なる前記検証コードを送信する構成である
請求項５又は６に記載のバイオスの更新方法。
【請求項８】
前記セキュリティコードが、乱数の一群であって、かつ０ではない乱数値である
請求項１ないし７のいずれかに記載のバイオスの更新方法。
【請求項９】
前記セキュリティコードが、４バイトでかつ、いずれのバイトも０ではない乱数値の一群である
請求項８に記載のバイオスの更新方法。
【請求項１０】
前記バイオスの更新方法において、
前記内蔵コントローラがバイオスを更新できるように前記第１メモリ手段を書き込み可能にするステップにおいて、該内蔵コントローラがライトアクセス手段を有し、該ライトアクセス手段を介してデータが該第１メモリ手段に書き込まれる
請求項１ないし９のいずれかに記載のバイオスの更新方法。
【請求項１１】
前記第１メモリ手段が、不揮発性メモリである
請求項１ないし１０のいずれかに記載のバイオスの更新方法。
【請求項１２】
少なくともバイオスの更新を行うコンピュータの電子機器であって、
書き込み指令を受信した後に、システム管理割り込み指令を送信する内蔵コントローラと、
該内蔵コントローラに電気的に接続され、該バイオスを格納する第１メモリ手段と、
該内蔵コントローラ及び該第１メモリ手段に電気的に接続され、バイオスを実行し、該内蔵コントローラから該システム管理割り込み指令を受信した後に検証コードを該内蔵コントローラに送信する処理手段と
を少なくとも備え、
該内蔵コントローラが検証コードを受信して、該検証コードとセキュリティコードとが適合するか否かを判定し、適合する場合には該内蔵コントローラがバイオスを更新できるように該第１メモリ手段を書き込み可能にする
ことを特徴とする電子機器。
【請求項１３】
前記電子機器において、前記処理手段と前記内蔵コントローラとに電気的に接続される第２メモリ手段を備え、該第２メモリ手段が前記セキュリティコードを格納する
請求項１２に記載の電子機器。
【請求項１４】
前記電子機器において、前記処理手段が、電源起動・自己テスト（ＰＯＳＴ:power-on
self-test)中のバイオスの実行の際にセキュリティコードを生成する
請求項１３に記載の電子機器。
【請求項１５】
前記第２メモリ手段に、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ:system
management random access memory)を用いる
請求項１３又は１４に記載の電子機器。
【請求項１６】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行する時には、該処理手段が前記セキュリティコードに適合する前記検証コードを送信する
請求項１２ないし１５のいずれかに記載の電子機器。
【請求項１７】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行する時には、該処理手段がシステム管理割り込み指令の処理を停止する
請求項１６に記載の電子機器。
【請求項１８】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行しない時には、該処理手段が前記セキュリティコードと異なる前記検証コードを送信する
請求項１６又は１７に記載の電子機器。
【請求項１９】
前記セキュリティコードが、乱数の一群であって、かつ０ではない乱数値である
請求項１２ないし１８のいずれかに記載の電子機器。
【請求項２０】
前記セキュリティコードが、４バイトでかつ、いずれのバイトも０ではない乱数値の一群である
請求項１９に記載の電子機器。
【請求項２１】
前記電子機器において、該内蔵コントローラがライトアクセス手段を有し、該ライトアクセス手段を介してデータが該第１メモリ手段に書き込まれる
請求項１２ないし２０のいずれかに記載の電子機器。
【請求項２２】
前記第１メモリ手段が、不揮発性メモリである
請求項１２ないし２１のいずれかに記載の電子機器。
【請求項１】
バイオスを更新するコンピュータの処理方法であって、
第１メモリ手段に格納されたバイオスと、第１メモリ手段及び処理手段に電気的に接続された電子機器の内蔵コントローラと、第１メモリ手段に電気的に接続され、バイオスを実行する処理手段とからなり、
書き込み指令を該内蔵コントローラに送信するステップ、
該書き込み指令を受信した該内蔵コントローラが、システム管理割り込み指令を該処理手段に送信するステップ、
該システム管理割り込み指令を受信した該処理手段が、検証コードを該内蔵コントローラに送信するステップ、
該内蔵コントローラが該検証コードを受信し、該検証コードがセキュリティコードと適合しているか否かを判定するステップ、
該検証コードが該セキュリティコードと適合する場合には、該内蔵コントローラがバイオスを更新できるように第１メモリ手段を書き込み可能にするステップ
の各ステップを有することを特徴とするバイオスの更新方法。
【請求項２】
前記バイオスの更新方法において、
前記書き込み指令を前記内蔵コントローラに送信するステップの前において、前記処理手段が前記バイオスを実行し、前記セキュリティコードを生成すると共に、該処理手段及び該内蔵コントローラに電気的に接続された第２メモリ手段に該セキュリティコードを格納する
請求項１に記載のバイオスの更新方法。
【請求項３】
前記バイオスの更新方法において、
電源起動・自己テスト（ＰＯＳＴ:power-on self-test)中のバイオスの実行の際に処理手段がセキュリティコードを生成する
請求項２に記載のバイオスの更新方法。
【請求項４】
前記第２メモリ手段に、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ:system
management random access memory)を用いる
請求項２又は３に記載のバイオスの更新方法。
【請求項５】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行する時には、該処理手段が前記セキュリティコードに適合する前記検証コードを送信する構成である
請求項１ないし４のいずれかに記載のバイオスの更新方法。
【請求項６】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行する時には、該処理手段がシステム管理割り込み指令の処理を停止する
請求項５に記載のバイオスの更新方法。
【請求項７】
前記バイオスの更新方法において、
前記システム管理割り込み指令を前記処理手段が受信するステップにおいて、該処理手段が割り込みハンドラを実行しない時には、該処理手段が前記セキュリティコードと異なる前記検証コードを送信する構成である
請求項５又は６に記載のバイオスの更新方法。
【請求項８】
前記セキュリティコードが、乱数の一群であって、かつ０ではない乱数値である
請求項１ないし７のいずれかに記載のバイオスの更新方法。
【請求項９】
前記セキュリティコードが、４バイトでかつ、いずれのバイトも０ではない乱数値の一群である
請求項８に記載のバイオスの更新方法。
【請求項１０】
前記バイオスの更新方法において、
前記内蔵コントローラがバイオスを更新できるように前記第１メモリ手段を書き込み可能にするステップにおいて、該内蔵コントローラがライトアクセス手段を有し、該ライトアクセス手段を介してデータが該第１メモリ手段に書き込まれる
請求項１ないし９のいずれかに記載のバイオスの更新方法。
【請求項１１】
前記第１メモリ手段が、不揮発性メモリである
請求項１ないし１０のいずれかに記載のバイオスの更新方法。
【請求項１２】
少なくともバイオスの更新を行うコンピュータの電子機器であって、
書き込み指令を受信した後に、システム管理割り込み指令を送信する内蔵コントローラと、
該内蔵コントローラに電気的に接続され、該バイオスを格納する第１メモリ手段と、
該内蔵コントローラ及び該第１メモリ手段に電気的に接続され、バイオスを実行し、該内蔵コントローラから該システム管理割り込み指令を受信した後に検証コードを該内蔵コントローラに送信する処理手段と
を少なくとも備え、
該内蔵コントローラが検証コードを受信して、該検証コードとセキュリティコードとが適合するか否かを判定し、適合する場合には該内蔵コントローラがバイオスを更新できるように該第１メモリ手段を書き込み可能にする
ことを特徴とする電子機器。
【請求項１３】
前記電子機器において、前記処理手段と前記内蔵コントローラとに電気的に接続される第２メモリ手段を備え、該第２メモリ手段が前記セキュリティコードを格納する
請求項１２に記載の電子機器。
【請求項１４】
前記電子機器において、前記処理手段が、電源起動・自己テスト（ＰＯＳＴ:power-on
self-test)中のバイオスの実行の際にセキュリティコードを生成する
請求項１３に記載の電子機器。
【請求項１５】
前記第２メモリ手段に、システム管理ランダムアクセスメモリ（ＳＭＲＡＭ:system
management random access memory)を用いる
請求項１３又は１４に記載の電子機器。
【請求項１６】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行する時には、該処理手段が前記セキュリティコードに適合する前記検証コードを送信する
請求項１２ないし１５のいずれかに記載の電子機器。
【請求項１７】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行する時には、該処理手段がシステム管理割り込み指令の処理を停止する
請求項１６に記載の電子機器。
【請求項１８】
前記電子機器において、前記処理手段が前記システム管理割り込み指令を受信すると、該処理手段が割り込みハンドラを実行しない時には、該処理手段が前記セキュリティコードと異なる前記検証コードを送信する
請求項１６又は１７に記載の電子機器。
【請求項１９】
前記セキュリティコードが、乱数の一群であって、かつ０ではない乱数値である
請求項１２ないし１８のいずれかに記載の電子機器。
【請求項２０】
前記セキュリティコードが、４バイトでかつ、いずれのバイトも０ではない乱数値の一群である
請求項１９に記載の電子機器。
【請求項２１】
前記電子機器において、該内蔵コントローラがライトアクセス手段を有し、該ライトアクセス手段を介してデータが該第１メモリ手段に書き込まれる
請求項１２ないし２０のいずれかに記載の電子機器。
【請求項２２】
前記第１メモリ手段が、不揮発性メモリである
請求項１２ないし２１のいずれかに記載の電子機器。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−３３５７６（Ｐ２０１０−３３５７６Ａ）
【公開日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願番号】特願２００９−１７７０４３（Ｐ２００９−１７７０４３）
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（５０９２１４２８５）ペガトロン コーポレーション (1)
【氏名又は名称原語表記】ＰＥＧＡＴＲＯＮ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】５Ｆ．，ＮＯ．７６，ＬＩＧＯＮＧ ＳＴ．，ＢＥＩＴＯＵ ＤＩＳＴＲＩＣＴ，ＴＡＩＰＥＩ ＣＩＴＹ １１２，ＴＡＩＷＡＮ（Ｒ．Ｏ．Ｃ）
【Ｆターム（参考）】
【公開日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（５０９２１４２８５）ペガトロン コーポレーション (1)
【氏名又は名称原語表記】ＰＥＧＡＴＲＯＮ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】５Ｆ．，ＮＯ．７６，ＬＩＧＯＮＧ ＳＴ．，ＢＥＩＴＯＵ ＤＩＳＴＲＩＣＴ，ＴＡＩＰＥＩ ＣＩＴＹ １１２，ＴＡＩＷＡＮ（Ｒ．Ｏ．Ｃ）
【Ｆターム（参考）】
[ Back to top ]