バックブーストスイッチングレギュレータ
【課題】従来よりも良好な性能を有するバックブースト（ステップダウン・ステップアップ）型のスイッチングレギュレータを提供する。
【解決手段】第１スイッチＳＷ１、第１ダイオードＤ２、インダクタＬ、第２スイッチＳＷ３、第２ダイオードＤ４、ならびに第１スイッチＳＷ１および第２スイッチＳＷ３を制御するコントローラ１００を有し、このコントローラ１００は、インダクタＬに流れるインダクタ電流ＩＬを表す電流信号を受け、インダクタＬに流れる平均電流を表す信号を生成し、この平均電流は、第１スイッチＳＷ１および第２スイッチＳＷ３を制御するために用いられ、このコントローラ１００は、電圧エラー信号を出力する第１補償回路２０、電流エラー信号を出力する第２補償回路３０、第１スイッチを制御する第１制御信号、および第２スイッチを制御する第２制御信号を出力する変調器回路４０、を含む。
【解決手段】第１スイッチＳＷ１、第１ダイオードＤ２、インダクタＬ、第２スイッチＳＷ３、第２ダイオードＤ４、ならびに第１スイッチＳＷ１および第２スイッチＳＷ３を制御するコントローラ１００を有し、このコントローラ１００は、インダクタＬに流れるインダクタ電流ＩＬを表す電流信号を受け、インダクタＬに流れる平均電流を表す信号を生成し、この平均電流は、第１スイッチＳＷ１および第２スイッチＳＷ３を制御するために用いられ、このコントローラ１００は、電圧エラー信号を出力する第１補償回路２０、電流エラー信号を出力する第２補償回路３０、第１スイッチを制御する第１制御信号、および第２スイッチを制御する第２制御信号を出力する変調器回路４０、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧が、入力される供給電圧よりも小さい状態、供給電圧と等しい状態、または供給電圧よりも大きい状態を可能にする、インダクタベースのスイッチングレギュレータに関する。具体的には、本発明は、バックブースト（ステップダウン・ステップアップ）型のスイッチングレギュレータであって、従来例よりも良好な性能を有するものに関する。
【背景技術】
【０００２】
（関連出願）
「能動ダイオード」という発明の名称の米国特許第７，１９９，６３６号（２００５年３月３１日出願）および「ステップダウン電流モードスイッチングレギュレータ用の動作コントローラ」という発明の名称の米国特許出願公開第２００６００４４８５３号（２００５年８月１９日出願）が、本文において参照することにより組み込まれている。
【０００３】
従来例のバックブーストレギュレータのほとんどは、インダクタ電流がまったく計測されない、または少なくとも制御処理において使用されない、電圧モード制御を採用している。従来のバックブーストスイッチングレギュレータの典型的な構造が、テキサスインストルメンツ社によるＴＰＳ６３００Ｘの機能ブロック図を示す図１において示される。このレギュレータは、スイッチング用のＭＯＳトランジスタ、および入力ＭＯＳトランジスタスイッチに流れる電流を用いる。ゲートコントローラは、直接にＶＯＵＴを用いて各ＭＯＳトランジスタを制御する。しかしながら、図１から理解されるように、このレギュレータはインダクタに流れる平均電流を用いない。他のある従来例のスイッチングレギュレータは、瞬間（多くの場合にはピークと称される）電流制御を用い、スイッチ電流またはインダクタ電流を計測して、その時間領域波形をＰＷＭ変調器において「クロック」波形として直接用いている。
【０００４】
電圧モード制御の過渡応答は低速であり、ループ補償が同様に変化しない限りは、連続電流モード（ＣＣＭ：Ｃｏｎｔｉｎｕｏｕｓ Ｃｕｒｒｅｎｔ Ｍｏｄｅ）と不連続電流モード（ＤＣＭ：Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｕｒｒｅｎｔ Ｍｏｄｅ）との間で大きく変化する。電圧モード制御において、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）ゲインは、ＰＷＭ変調器における供給電圧に応じて変動する。これにより、適度によい性能を得るためにはコントローラにおける供給電圧フィードフォワード動作を必要とする。しかしながら、電流計測またはスロープ補償は、電圧モードコントローラの動作において必要とされていない。
【０００５】
従来例の「ピーク」電流モード動作は、本質的に良好な過渡応答を有する。このような装置は、補償を変化することなく、連続および非連続の両方のインダクタ電流モードにおいて動作することが可能である。この動作モードは、さらにＰＷＭ変調器における「クロック」機能として計測された電流波形を用い、したがって本質的に供給電流振幅補償および高速な過渡応答を有する。しかしながら、従来の「ピーク」電流モードは、広帯域幅電流計測を必要とし、電流波形におけるノイズの影響を極めて受けやすく、広い範囲のスイッチデューティサイクルにおいて動作する場合に不安定にならないためにＰＷＭ変調器におけるスロープ補償を必要とし、バックブースト動作を構成することが困難である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、平均電流モードが特にバックブースト機能性においては有利であるのは、より狭い帯域幅とコントローラにおける時間平均で計測されたインダクタ電流とを使用し、補償の変化を伴うことなくＣＣＭおよびＤＣＭの両方おいて動作し、デューティサイクルの有無に関わらずスロープ補償を必要とせず、極めて良好な過渡応答を有するからである。しかしながら、従来の平均電流モード装置は、種々の実装課題に悩まされている。具体的に、このような装置においては、間欠的なスイッチ電流ではなく、連続的インダクタ電流を計測する必要があること；供給電圧が変化する中でも一定のＰＷＭゲインを維持するために供給電圧のフィードフォワードが必要であること；さらには特にバックブースト動作のためにより複雑なＰＷＭ変調器を必要とすることなどが挙げられる。
【０００７】
さらに、固定クロック周波数においてＣＣＭおよびＤＣＭ動作の両方が、小さな負荷における良好な電流効率、および出力電圧の迅速なプログラミングに、必要である。ＤＣＭにおいてより良好な軽負荷効率が得られるのは、スイッチおよびインダクタにおけるＩ２Ｒロスを低減し、出力電圧リップル振幅をも低減するからである。しかしながら、出力電圧値における急速な減少をプログラムする必要がある場合に、負極のインダクタ電流を提供することは、容易にはできない。ＣＣＭでは、プログラミング変動および負荷変動の両方に応じて出力電圧における急速な増加および減少を提供することが容易にできる。ＣＣＭにおいて、ほぼ一定であるインダクタリップル電流の振幅は、より大きい負荷電流に対して比較的小さなパーセンテージを占める。ＤＣＭとＣＣＭとの間の移行が自動化されると、平均出力効率を著しく減少させることなく、過渡信号の間、ＣＣＭを自動的に使用することが可能となる。
【０００８】
したがって、過度に回路を複雑化することなく平均電流モード制御を用い、ＣＣＭおよびＤＣＭの両方における動作を可能にする、バックブーストスイッチングレギュレータが必要とされている。
【０００９】
本発明の目的は、レギュレータのスイッチに付与される制御信号のデューティサイクルを調整することにより、出力電圧が入力電圧よりも小さい状態、入力電圧と等しい状態、または入力電圧よりも大きい状態を可能にする、バックブーストスイッチングレギュレータを提供することにある。
【００１０】
本発明の別の目的は、ＤＣＭとＣＣＭとの間の自動移行を可能にし、電流モードおよび供給電圧フィードフォワード制御を用いることにより、出力電圧における負荷電流および供給電圧変動の両方を排除することを可能にし、さらに負荷電流動作点に応じて過渡応答時間における変動を最小限にすることを可能にする、バックブーストスイッチングレギュレータを提供することにある。
【００１１】
さらに本発明の別の目的は、ＤＣＭおよびＣＣＭの両方のモードにおいて固定周波数動作を可能にすることにより、バーストモード動作に伴う、所望されない周波数スペクトル信号による悪影響を避けることを可能にする、バックブーストスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１２】
したがって、本発明は、入力電圧ＶＩＮを受ける入力端子と、出力電圧ＶＯＵＴを出力する出力端子と、共通線と、入力端子に接続された第１端子と第２端子とを有する第１スイッチと、第１スイッチの第２端子に接続されたカソード、および共通線に接続されたアノード、を有する第１ダイオードと、第１スイッチにおける第２端子と第１ダイオードにおけるカソードとに接続された第１端子、および第２端子を有するインダクタと、インダクタの第２端子に接続された第１端子、および共通線に接続された第２端子、を有する第２スイッチと、インダクタにおける第２端子と第２スイッチにおける第１端子とに接続されたアノード、および出力端子に接続されたカソード、を有する第２ダイオードと、第１スイッチおよび第２スイッチを制御するコントローラとを有し、コントローラは、インダクタに流れるインダクタ電流を表す電流信号を受け、インダクタに流れる平均電流を表す信号を生成し、平均電流を用いて第１スイッチおよび第２スイッチを制御する、バックブーストスイッチングレギュレータに関する。
【００１３】
本発明のバックブーストスイッチングレギュレータにおけるコントローラは、さらに第１基準電圧、および出力電圧を表す比例出力電圧、を受ける補償回路であって、第１補償エラー信号を出力する第１補償回路と、電流信号および第１補償エラー信号を受ける補償回路であって、第２補償エラー信号を出力する第２補償回路と、入力電圧および第２補償エラー出力信号を受ける変調器回路であって、第１スイッチを制御する第１制御信号、および第２スイッチを制御する第２制御信号、を出力する変調器回路と、を含む。
【００１４】
さらに、本発明は、インダクタ、第１スイッチ、および第２スイッチを含む回路における出力電圧を調整する方法であって、出力電圧を表す比例出力電圧と第１基準電圧とを比較し、第１補償エラー信号を出力するステップと、インダクタに流れる電流を表す電流信号と第１補償出力とを比較し、第２補償エラー信号を出力するステップと、第２補償エラー信号を、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するステップと、第１エラー信号Ｅ１とクロック信号とを比較し、第１制御信号を出力して第１スイッチを制御し、第２エラー信号Ｅ２と同クロック信号とを比較し、第２制御信号を出力して第２スイッチを制御するステップと、を含む方法に関する。
【発明の効果】
【００１５】
本発明によるスイッチングレギュレータの１つの利点は、小さい値の負荷電流において不連続インダクタ電流モード「ＤＣＭ」における固定周波数動作を与えることにより、優れた軽負荷効率を提供し、大きな値の負荷電流において連続インダクタ電流モード「ＣＣＭ」における動作を与えることにより、インダクタおよび出力コンデンサにおけるリップル電流（よって電圧出力におけるリップル電圧）の値を低減し、重負荷において優れた効率を提供することにある。
【００１６】
さらに別の利点は、ＤＣＭとＣＣＭとの間における自動移行を実現したことにある。さらに、電流モード制御および供給電圧フィードフォワードを用いることにより、出力電圧における負荷電流変動および入力電圧変動の両方の排除が可能になり、さらに負荷電流動作点に応じて過渡応答時間における変動を最小限にし、傾斜補償の必要性とともにこれに伴う複雑さを避けることが可能となる。さらに平均電流モードは、瞬間電流制御よりも電流信号におけるノイズに対して耐性を有する。
【００１７】
本発明のさらなる利点は、以下における本発明の例示的な実施形態の詳細な説明より当業者に対して明らかとなる。
【図面の簡単な説明】
【００１８】
【図１】従来例のバックブーストスイッチングレギュレータのブロック図である。
【図２】本発明によるバックブーストスイッチングレギュレータの一実施形態を示す例示的なブロック図である。
【図３】本発明による、図２において図示されるコントローラの変調器回路の例示的なブロック図である。
【発明を実施するための形態】
【００１９】
本発明自体は、さらなる目的および利点も含めて以下における詳細な説明と添付図面とを参照することにより、よりよく理解される。
【００２０】
本発明によるスイッチングレギュレータの例示的な構成が図２において示されている。本実施形態におけるスイッチングレギュレータにおいては、平均電流制御モードを用い、供給電圧を良好に排除するために入力電圧（ＶＩＮ）フィードフォワード構成を採用している。このスイッチングレギュレータは、さらに連続および不連続の両方のインダクタ電流モード（それぞれＣＣＭおよびＤＣＭ）において固定スイッチング周波数で動作し、出力コンデンサおよび負荷において、電流のソース動作およびシンク動作の両方を実施することが可能であり、迅速な出力電圧プログラミングと負荷変動過渡応答とを実現する。すべての電流検知構成要素および周波数応答判定構成要素ならびにスイッチおよびダイオードは、ＩＣ上に一体化させることによりスペースおよび費用を節約することができる。
【００２１】
上述のように、本発明では平均電流モード動作が用いられる。インダクタ電流ＩＬが計測され、その値が時間平均され、平均された電流を用いてスイッチングレギュレータのスイッチを制御する。これは、インダクタ電流の計測をまったく実施しないかまたは少なくとも制御処理においてはインダクタ電流を用いないような、従来例の電圧モード制御を用いるバックブーストレギュレータとは対照的である。さらに、本発明によるスイッチングレギュレータは、スイッチ電流またはインダクタ電流を計測して、その時間領域波形をＰＷＭ変調器において「クロック」波形として直接用いるような、従来例の瞬間（多くは「ピーク」と称される）電流制御を用いるレギュレータとも異なる。
【００２２】
図２は、本発明によるバックブーストスイッチングレギュレータの第１の例示的な実施形態を示す。このバックブーストスイッチングレギュレータの回路トポロジーにおいては、電力流路において４つの能動半導体素子、すなわち第１スイッチＳＷ１、第２スイッチＳＷ３、第１ダイオードＤ２、および第２ダイオードＤ４が用いられる。第１スイッチＳＷ１は、入力端子１と、例えばコイルなどのインダクタＬとの間に接続される。第１ダイオードＤ２のカソードは、第１スイッチＳＷ１とインダクタＬとの接続点に接続され、第１ダイオードＤ２のアノードは、例えばアース端子などの共通線に接続される。第２ダイオードＤ４は、インダクタＬと出力端子２との間に接続される。第２ダイオードのアノードは、インダクタＬに接続され、第２ダイオードのカソードは、出力端子２に接続される。第２スイッチＳＷ３は、インダクタＬと第２ダイオードＤ４との間の接続点と、共通線との間に接続される。
【００２３】
本実施形態において、ダイオードのうち少なくとも１つは、能動ダイオードであってもよい。例えば、第１ダイオードＤ２の構成は、米国特許第７，１９９，６３６号の図４において見受けられる。第２ダイオードＤ４の構成は、米国特許第７，１９９，６３６号の図５Ｂ、図７、または図８Ｂにおいて見受けられる。第２ダイオードＤ４は、ＮＭＯＳトランジスタ素子またはＰＭＯＳトランジスタ素子、これらに関連する増幅器、およびオフセット電圧を有し、これらが並列接続されることにより、負供給または入力電圧よりも高くなるようにブーストされた正供給、を必要とすることなく、出力電圧は、Ｖｇｓ−ＯＮよりも低く入力電圧よりも高い定常状態の動作電圧を有し、Ｄ４の増幅器およびゲートドライバを動作させることができる。
【００２４】
第１ダイオードＤ２および第２ダイオードＤ４は、自律的低電圧降下ダイオードとして動作して、ＲＬにより必要とされる負荷電流の大きさに応じて固有の定常状態ＣＣＭまたはＤＣＭを提供する。バックモードにおけるこの動作の詳細は、米国特許第７，１９９，６３６号の図５ａ、５ｂおよび図６、さらには対応する記載部分において見受けられる。
【００２５】
第１スイッチＳＷ１および第２スイッチＳＷ３は、コントローラ１００により駆動されるように構成され、本実施形態においては直接駆動される。本実施形態におけるコントローラ１００は、第１補償器２０、第２補償器３０、変調器４０、およびモードコントローラ５０を備える。
【００２６】
以下では、インダクタＬに流れるインダクタ電流ＩＬが負でない場合のスイッチングレギュレータの簡略化された定常状態動作について説明する。入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも大きい（ＶＩＮ＞ＶＯＵＴ）バック動作においては、第１スイッチＳＷ１は、１００％よりも小さいデューティサイクルの間、動作し、第１ダイオードＤ２は、１つのクロック周期（ＣＣＭ）の残りの間、またはＩＬ＝０（ＤＣＭ）となるまで導通する場合が多い。第２ダイオードＤ４は、ＩＬが正の場合、すなわち第２ダイオードにおけるダイオード電流がＩＤ４＝ＩＬである場合に導通する。したがって、ダイオード電流ＩＤ４は、Ｄ４のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの電流を計測し、これらを適切にスケーリングすることにより決定されることができる。スケーリングされたトランジスタ電流の合計は、コントローラ１００に入力されるＩＬのために使用されることができる。
【００２７】
ＶＩＮ＜ＶＯＵＴであるブースト動作の場合、第１スイッチＳＷ１は、連続的にＯＮである。第２スイッチＳＷ３は、１００％よりも小さいデューティサイクルの間、ＯＮであり、第２ダイオードＤ４は、１つのクロック周期（ＣＣＭ）の残りの間、またはＩＬ＝０（ＤＣＭ）となるまでＯＮである。したがって、第１スイッチに流れるトランジスタ電流ＩＳＷ１は、このモードにおいてＩＬと等しく（ＩＳＷ１＝ＩＬ）、ＩＳＷ１は、従来の手段により計測され、コントローラ１００に入力されるＩＬのために使用されることができる。
【００２８】
電流検知マルチプレクサ１０は、ＩＳＷ１またはＩＤ４の検知値を、ILの指標となるスケーリングされた値として選択し、これらのうち選択された１つを電流ループ補償器３０へ出力する。なお、計測されたインダクタ電流は、第２補償回路３０により作用されるまで一般的には平均化されないが、既に平均化した電流を用いてもよい。電流検知マルチプレクサ１０は、電流検知マルチプレクサ１０からの出力が連続的かつＩＬに比例するように変調器４０により制御される。ＶＩＮがほぼＶＯＵＴに等しい場合（ＶＩＮ≒ＶＯＵＴ）、レギュレータは、バックモードにおいて各クロック周期の一部の間、またブーストモードにおいて各クロック周期の別の部分の間、動作する。この場合、電流検知マルチプレクサ１０は、上述と同様の動作を実施して常にＩＬに比例する電流信号を電流ループ補償器３０へ供給する。なお、本実施形態において、マルチプレクサ１０の出力、および抵抗Ｒ１の処理を経た補償器２０の出力は、両方とも電流である。Ｇｍ２への他方の入力は、基準電圧である。
【００２９】
電流ループ補償器３０は、電流検知マルチプレクサ１０からの出力、および補償器２０からの出力に基づいて、エラー信号を生成するように構成されている。本実施形態における電流ループ補償器３０は、差動入力相互コンダクタンス増幅器Ｇｍ２を用いる。さらなる詳細は、付けで出願され、という出願番号を有する同時係属出願「集積回路用内部周波数補償器」において詳述されている。相互コンダクタンス増幅器Ｇｍ２の負（−）の入力は、相互コンダクタンスＧｍ２の大きな値、およびフィードバック結合３２により、正（＋）の入力と同じ電位に保たれる。正の入力（＋）は、基準電圧Ｖｒｆ２へ結合される。Ｃ２およびＲ２を備える補償ネットワークに付与される電流は、相互コンダクタンス増幅器Ｇｍ２の負（−）の入力ノードにおける正味電流のｋ倍である（ｋは比例定数）。したがって、相互コンダクタンス増幅器Ｇｍ２の出力電圧ＶＥＩ、すなわち電流ループ補償エラー信号は、
で与えられる（なお、Ｉ（−）は、相互コンダクタンス増幅器Ｇｍ２の負（−）の入力ノードにおける正味電流である）。
【００３０】
第２補償器３０の出力は、変調器４０へ結合される。本実施形態における変調器４０は、レベルシフト・スケーリング回路ブロック４２、クロック生成器４４およびＰＷＭ比較回路４６を備える。変調器の例示的な詳細なブロック図は、図３において示されている。
【００３１】
レベルシフト・スケーリング回路４２は、電流ループ補償エラー信号ＶＥＩを２つの信号Ｅ１およびＥ２に変換する。図３を参照すると、本実施形態におけるレベルシフト・スケーリング回路４２は、２つの演算増幅器４１０および演算増幅器４２０、抵抗Ｒ１、抵抗Ｒ２、ならびに電流シンクＩを備える。変換された信号Ｅ１およびＥ２は、以下のように得られる：
ここでＶＭは、ＶＩＮに比例する電圧であり、抵抗Ｒ１が参照する電圧である。この電圧ＶＭは、比例係数ｋ１でＶＩＮに比例する、すなわちＶＭ＝ｋ１×ＶＩＮであることを要件とする。
【００３２】
クロック生成器４４は、上位のピーク電圧ＶＰと下位の谷電圧ＶＶとの間で揺れ動く三角波信号を生成する。なお、ＶＰ、ＶＶおよび三角波の傾斜のうち少なくとも１つは、入力電圧ＶＩＮに比例し、クロック信号の周波数は一定である。
【００３３】
本実施形態におけるＰＷＭ比較ロジックブロック４６は、Ｅ１とクロック信号とを比較する第１コンパレータ４３０、およびＥ２とクロック信号とを比較する第２コンパレータ４４０、を備える。各コンパレータは、制御信号を出力してそれぞれ第１スイッチＳＷ１と第２スイッチＳＷ２とを制御する。
【００３４】
式２および式３において、電流シンクＩがＶＶ／Ｒ２に設定されると、以下のようになる：
一例としてクロック波形生成器とコンパレータの共通モード電圧性能を設計する際の便宜上、ＶＶを０．１×ＶＭ、ＶＰを０．９×ＶＭとするならば、（ＶＰ-ＶＶ）＝０．８×ＶＭとなる。先程のＶＶおよびＶＰの選択により、変換された信号Ｅ１およびＥ２は、係数（Ｒ１＋Ｒ２）／Ｒ１だけ増幅され、ＶＶだけレベルシフトアップされ、ＰＷＭクロックのピーク・トゥ・ピーク振幅の８０％に等しい値（ＶＰ−ＶＶ）により分離される。
【００３５】
比例係数ｋ１は、ＶＰ、ＶＶ、および三角波クロックの傾斜に使用される比例定数にも関連している。実際、ｋ１（よってＶＭ）は、式２および式３により定義されるＥ１とＥ２との間隔が、ＶＰとＶＶとの間隔の１００％未満である一定のパーセンテージであるように選択することにより、ＶＩＮ≒ＶＯＵＴである場合、各クロック周期の一部がレギュレータのバック動作を実施し、クロック周期の残りがブースト動作を実施することができるようにする必要があり、その分割パーセンテージは、ＶＩＮとは無関係である。
【００３６】
電流シンクＩの値は、式２から式６により示されるようにＩ×Ｒ２＝ＶＶとなるようにＶＶにより設定される。これは、ループ補償回路２０の出力が最低値である０または図示されるように接地されている場合（そして補償回路２０において増幅器Ｇｍ１により設定されている場合）、インダクタ電流ＩＬがゼロである場合にＥ１がＶＶに等しくなるようにし、デッドゾーンがないように変調器のダイナミックレンジを最適化するためである。なお、同じＩ×Ｒ２がＥ２においても含まれるようにしてＥ２−Ｅ１がＩの値によって左右されないようにする。実際、Ｅ２−Ｅ１は一定ではなく、むしろ上述および式６で定義したようにＶＶに比例する。
【００３７】
実施上なされる実用的な設計は、レール・トゥ・レール入力ではなくｐタイプ入力のステージだけを、クロック回路の増幅器が有することを可能にするのに十分な電圧だけ、許容される最低値ＶＩＮにおけるＶＩＮよりも十分に小さくなるように、ＶＰを選択することであり、これによりＶＭのための比例係数ｋ１の値が設定される。同様に、ＶＶの最小値は、接地リファレンス型のスイッチング回路がクロック回路において用いられることができるように、最小値ＶＩＮにおいて接地からの十分なヘッドルームが必要であることから決定される。したがって、一般的には（ＶＶ−接地）＝（ＶＭ−ＶＰ）であることが便利であり、上述のように（Ｅ２−Ｅ１）≒（０．８〜１．０）×（ＶＰ−ＶＶ）である。
【００３８】
電流ループ補償器３０は、電流エラー信号を平均化するための積分を実施し、極めて大きなＤＣゲインを提供する。さらに、Ｒ２およびＣ２を駆動する相互コンダクタンス増幅器Ｇｍ２の出力は電流であるため、電圧ＶＥＩは、第１補償器２０および電流検知マルチプレクサ１０からの電流ループ補償器に対する正味電流の時間積分
である。積分器のＤＣゲインは、（少なくとも理想的には）無限であることは公知である。
【００３９】
したがって、定常状態における動作時には、ＶＥＩの値と変調器のクロックとによりバックモードまたはブーストモードにおける変調器４０からのデューティサイクル信号ＤＢＵＣＫおよびＤＢＯＯＳＴが得られ、必要なＶＯＵＴをＶＩＮから生成する：
バックモード：
ブーストモード：
実際のスイッチおよび構成要素においてはロスが生じるので、これらの関係（７）および（８）は正確ではないものの、実施において実用的な洞察を得るには十分に正確である。なお、ＤＢＵＣＫとは、第１スイッチＳＷ１の通電率であり、ＤＢＯＯＳＴとは、第２スイッチＳＷ３の通電率である。なお、ＶＥＩと変調器クロックを比較した場合、グラフにより表すことができる０と１との間のデューティサイクルが与えられる。ＶＯＵＴは従属変数であるため、Ｖｒｆ１およびＶＩＮの関数、ＶＥＩ、ならびにクロックが、ＤＢＵＣＫおよびＤＢＯＯＳＴを生成し、またこれらにより式７および式８において示されるようにＶＯＵＴが生成される。
【００４０】
例えば、ＶＯＵＴ＝０．６×ＶＩＮであることを所望する場合、第２スイッチＳＷ３は、常にＯＦＦであるべきであり（ＤＢＯＯＳＴは負であるため）、第１スイッチＳＷ１は、その通電率が約０．６の状態でＯＮであるべきである。したがって、制御によってＥ１は、ＶＶとＶＰとの間における電圧の約６０％に安定し、Ｅ２は、ＶＶよりも低くなるため（接地飽和型）ＳＷ３は常にＯＦＦであり、スイッチングレギュレータは、バックモードにおいて動作する。
【００４１】
例えば、ＶＯＵＴ＝１．５×ＶＩＮであることを所望する場合、第１スイッチＳＷ１は、常にＯＮであるべきであり（ＤＢＵＣＫが１より大きいため）、第２スイッチＳＷ３は、その通電率が０．５／１．５＝３３％である状態でＯＮであるべきである。したがって、制御によってＶＥＩを増加させ、Ｅ２がＶＶとＶＰとの間における電圧の約３３％になるようにし、Ｅ１は、Ｅ２よりも大きく、またＶＰよりも大きくなるため、第１スイッチＳＷ１は常にＯＮであり、スイッチングレギュレータは、ブーストモードにおいて動作する。
【００４２】
例えば、ＶＯＵＴがＶＩＮに等しい（ＶＯＵＴ＝ＶＩＮ）ことを所望する場合、望ましくはＤＢＵＣＫ＝１およびＤＢＯＯＳＴ＝０である。しかしながら、実際の実装ではこの条件を達成することが困難であるため、式６においてＲ１およびＲ２を選択することにより、（Ｅ１―Ｅ２）が大略０．８×（ＶＰ−ＶＶ）となるようにする。したがって、ＤＢＵＣＫ〜０．９およびＤＢＯＯＳＴ〜０．１となり、これによっても平均ＶＯＵＴ＝ＶＩＮが得られる。この場合、変調器の電圧における許容誤差に基づく「デットゾーン」効果を防止する、小さなリップルが存在する。さらに、変調器４０は、選択信号を電流検知マルチプレクサ１０へ送信することにより、以下の条件が満たされる場合、第２ダイオードＤ４から電流信号ＩＤ４を選択する：
これはバックモードであるが、そうでなければ、システムがブーストモードにあるため、第１スイッチＳＷ１における電流信号ＩＳＷ１を選択する。
【００４３】
図２において、出力電圧ＶＯＵＴは、外部電圧源（図示せず）から供給される外部電圧ＶＡＤＪにより調整されることができる。ＶＯＵＴは、以下のとおりＶＡＤＪの関数である：
ここでＶＳＥＮＳＥは、Ｇｍ１の正（＋）の入力における電圧である。式１０におけるＶＡＤＪ項の前にあるマイナス（−）記号は、正だけの値にＶＡＤＪを調整することにより、ｒ１、ｒ２、およびｒ３を選択することにより決定される範囲内で、ＶＯＵＴがＶＳＥＮＳＥよりも大きいか、小さいか、または等しくすることが可能であることを意味する。
【００４４】
図２におけるコントローラ１００は、さらに電圧ループ補償器２０を有することができる。本実施形態における電圧ループ補償器２０は、差動入力相互コンダクタンス増幅器Ｇｍ１、ならびにＣ１およびＲ１を含む補償回路を備える。相互コンダクタンス増幅器Ｇｍ１は、その反転入力において第１基準電圧Ｖｒｆ１を受け、その非反転入力において電圧ＶＳＥＮＳＥを受ける。相互コンダクタンス増幅器Ｇｍ１からの出力電流から生じる電圧であって、Ｒ１およびＣ１の直列接続に与えられる電圧は、ユニティゲインバッファ増幅器Ｘ１と抵抗Ｒ１とを介して、電流ループ補償器３０へ結合される。相互コンダクタンス増幅器Ｇｍ１からの出力電流は、電圧エラー信号に比例する。
【００４５】
相互コンダクタンス増幅器Ｇｍ１の出力電流は、補償ネットワークＣ１およびＲ１を駆動し、定常状態においてＶＳＥＮＳＥ＝Ｖｒｆ１および以下のようになるように電圧エラー信号（ＶＳＥＮＳＥ−Ｖｒｆ１）の積分を実施する：
【００４６】
ＶＯＵＴがＶＡＤＪまたは負荷（ＲＬ）における変動に迅速に追随しながらも、小さい値の定常状態負荷でも改善されたＤＣＭ効率を有することが望ましい。第１ダイオードＤ２および第２ダイオードＤ４を、コントローラ駆動スイッチとしてではなく自律ダイオードとして構成することにより、クロック周期の重要な部分におけるＤＣＭ動作（ＩＬ＝０））が本質的に可能となるため、優れた軽負荷効率が提供されることになる。しかしながら、ダイオードを用いることにより、さらにＩＬ＜０となることも防止することが可能であり、すなわちＶＯＵＴが現在値よりも小さな値にプログラムされている場合、負荷キャパシタンスＣＬが負荷ＲＬによってのみ放電可能となり、よってＤＣＭを可能にするダイオード構成の場合、ＶＡＤＪに対するＶＯＵＴの応答がより遅くなることを意味する。
【００４７】
これに打ち勝つには、ダイオードＤ２およびダイオードＤ４などの能動ダイオードを用い、ＶＯＵＴの過渡電流の間、一時的にダイオードＤ２およびダイオードＤ４をスイッチに変換する。能動ダイオードＤ２および能動ダイオードＤ４は、これらの内部トランジスタをスイッチとしてＯＮするための「ＦＯＲＣＥ」入力を備え、これにより過渡電流の間、逆インダクタ電流ＩＬ＜０を可能にする。能動ダイオードＤ２および能動ダイオードＤ４の「ＦＯＲＣＥ」入力は、強制連続電流モード（ＦＣＣＭ）信号を用いてコントローラ１００により制御される。
【００４８】
図２におけるコントローラ１００は、モード制御ブロック５０をも有することができる。本実施形態におけるモード制御ブロック５０は、第１ウィンドウコンパレータ５２、第２ウィンドウコンパレータ５４およびＦＣＣＭラッチ５６を備える。第１ウィンドウコンパレータ５２は、第１基準電圧Ｖｒｆ１およびＶＳＥＮＳＥを受け、これらの電圧における差と第１しきい値電圧とを比較し、第１比較信号を出力するように構成される。第２ウィンドウコンパレータ５４は、相互コンダクタンス増幅器Ｇｍ１からの第２出力を電圧として受け、この電圧と第２しきい値電圧との差を比較し、第２比較信号を出力するように構成される。ＦＣＣＭラッチ５６は、セット（Ｓ）入力およびリセット（Ｒ）入力において、それぞれ第１比較信号および第２比較信号を受けるように構成される。
【００４９】
第１ウィンドウコンパレータ５２において設定された許容可能なしきい値よりも、Ｖｒｆ１とＶＳＥＮＳＥとの差が大きいような、ＶＯＵＴの迅速な過渡電流変動が必要である場合に、ＦＣＣＭラッチ５６がセットされる。過渡応答が完了すると、Ｖｒｆ１とＶＳＥＮＳＥとの差は小さくなり、相互コンダクタンス増幅器Ｇｍ１およびコンパレータのオフセット電圧の差よりも潜在的に小さくなり、モード制御ブロックにおいて間違った機能を生じさせる可能性がでてくる。
【００５０】
この問題は、相互コンダクタンス増幅器Ｇｍ１からの電流出力値を用いて、第２ウィンドウコンパレータ５４を駆動し、ＦＣＣＭラッチ５６をＤＣＭに戻すようにリセットすることにより解消される。相互コンダクタンスＢ×Ｇｍｌ（Ｂ＞＞１）を有する相互コンダクタンス増幅器Ｇｍ１の第２出力と、大きな値の抵抗ｒｗとを用いると、第２ウィンドウコンパレータ５４の入力における信号は、そのオフセットよりもはるかに大きくすることが可能である。なお、第２ウィンドウコンパレータ５４の入力における信号は、補償回路Ｒ１、Ｃ１を駆動する相互コンダクタンス増幅器Ｇｍ１の第１出力からの出力信号と同じゼロしきい値を維持し続けることになる。したがって、第２ウィンドウコンパレータ５４は、一定の共通モード電圧を有し、そのしきい値がＧｍ１の入力に対して参照されて、その値がＧｍ１の入力に直接接続された場合、信頼できる動作のために用いられていたであろう値よりも小さく保つことが可能となる。これにより、相互コンダクタンス増幅器Ｇｍ１と第２ウィンドウコンパレータ５４の入力においてオフセットが生じた場合であっても、電圧プログラミング用過渡電流の終わりを正確に検知することが可能になる。
【００５１】
なお、第１しきい値電圧は、Ｇｍ１の入力の線形範囲をちょうど超える差動電圧であってもよい。Ｇｍ１の入力に参照される第２しきい値電圧は、第１しきい値電圧よりもはるかに小さくすることが可能である。
【００５２】
上述のとおり、本発明にしたがって構成されたスイッチングレギュレータは、従来例の装置に比べて数多くの利点を有する。１つの利点は、小さい値の負荷電流において不連続インダクタ電流モード「ＤＣＭ」における固定周波数動作を与えることにより、優れた軽負荷効率を提供し、大きな値の負荷電流において連続インダクタ電流モード「ＣＣＭ」における固定周波数動作を与えることにより、インダクタおよび出力コンデンサにおけるリップル電流（よって電圧出力におけるリップル電圧）の値を低減し、重負荷において優れた効率を提供することにある。出力電圧は、入力電圧よりも小さくても多くても、またはこれに等しくてもよく、これら状態の間で変動する際には途切れが生じない。
【００５３】
他の利点は、ＤＣＭとＣＣＭとの間の自動移行を実現したことにある。供給電圧フィードフォワードを用いた電流モード制御により、出力電圧における負荷電流変動および入力電圧変動の両方を排除し、負荷電流動作点に応じて過渡応答時間における変動を最小限にすることが可能となる。
【００５４】
本発明の１つの特有である実施形態について開示したが、本発明は、その趣旨または基本的な特徴から逸脱することなく、別の形態でも実施されることができる。したがって、本実施形態は、あらゆる意味において単に例示的であって限定的ではないとして検討されるべきであり、本発明の範囲は、添付の請求の範囲において示されるため、これら請求項の意義と等価物の範囲内における変更は、これらに包含される。
【産業上の利用可能性】
【００５５】
本発明は、バックブーストスイッチングレギュレータに利用できる。
【技術分野】
【０００１】
本発明は、出力電圧が、入力される供給電圧よりも小さい状態、供給電圧と等しい状態、または供給電圧よりも大きい状態を可能にする、インダクタベースのスイッチングレギュレータに関する。具体的には、本発明は、バックブースト（ステップダウン・ステップアップ）型のスイッチングレギュレータであって、従来例よりも良好な性能を有するものに関する。
【背景技術】
【０００２】
（関連出願）
「能動ダイオード」という発明の名称の米国特許第７，１９９，６３６号（２００５年３月３１日出願）および「ステップダウン電流モードスイッチングレギュレータ用の動作コントローラ」という発明の名称の米国特許出願公開第２００６００４４８５３号（２００５年８月１９日出願）が、本文において参照することにより組み込まれている。
【０００３】
従来例のバックブーストレギュレータのほとんどは、インダクタ電流がまったく計測されない、または少なくとも制御処理において使用されない、電圧モード制御を採用している。従来のバックブーストスイッチングレギュレータの典型的な構造が、テキサスインストルメンツ社によるＴＰＳ６３００Ｘの機能ブロック図を示す図１において示される。このレギュレータは、スイッチング用のＭＯＳトランジスタ、および入力ＭＯＳトランジスタスイッチに流れる電流を用いる。ゲートコントローラは、直接にＶＯＵＴを用いて各ＭＯＳトランジスタを制御する。しかしながら、図１から理解されるように、このレギュレータはインダクタに流れる平均電流を用いない。他のある従来例のスイッチングレギュレータは、瞬間（多くの場合にはピークと称される）電流制御を用い、スイッチ電流またはインダクタ電流を計測して、その時間領域波形をＰＷＭ変調器において「クロック」波形として直接用いている。
【０００４】
電圧モード制御の過渡応答は低速であり、ループ補償が同様に変化しない限りは、連続電流モード（ＣＣＭ：Ｃｏｎｔｉｎｕｏｕｓ Ｃｕｒｒｅｎｔ Ｍｏｄｅ）と不連続電流モード（ＤＣＭ：Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｕｒｒｅｎｔ Ｍｏｄｅ）との間で大きく変化する。電圧モード制御において、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）ゲインは、ＰＷＭ変調器における供給電圧に応じて変動する。これにより、適度によい性能を得るためにはコントローラにおける供給電圧フィードフォワード動作を必要とする。しかしながら、電流計測またはスロープ補償は、電圧モードコントローラの動作において必要とされていない。
【０００５】
従来例の「ピーク」電流モード動作は、本質的に良好な過渡応答を有する。このような装置は、補償を変化することなく、連続および非連続の両方のインダクタ電流モードにおいて動作することが可能である。この動作モードは、さらにＰＷＭ変調器における「クロック」機能として計測された電流波形を用い、したがって本質的に供給電流振幅補償および高速な過渡応答を有する。しかしながら、従来の「ピーク」電流モードは、広帯域幅電流計測を必要とし、電流波形におけるノイズの影響を極めて受けやすく、広い範囲のスイッチデューティサイクルにおいて動作する場合に不安定にならないためにＰＷＭ変調器におけるスロープ補償を必要とし、バックブースト動作を構成することが困難である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、平均電流モードが特にバックブースト機能性においては有利であるのは、より狭い帯域幅とコントローラにおける時間平均で計測されたインダクタ電流とを使用し、補償の変化を伴うことなくＣＣＭおよびＤＣＭの両方おいて動作し、デューティサイクルの有無に関わらずスロープ補償を必要とせず、極めて良好な過渡応答を有するからである。しかしながら、従来の平均電流モード装置は、種々の実装課題に悩まされている。具体的に、このような装置においては、間欠的なスイッチ電流ではなく、連続的インダクタ電流を計測する必要があること；供給電圧が変化する中でも一定のＰＷＭゲインを維持するために供給電圧のフィードフォワードが必要であること；さらには特にバックブースト動作のためにより複雑なＰＷＭ変調器を必要とすることなどが挙げられる。
【０００７】
さらに、固定クロック周波数においてＣＣＭおよびＤＣＭ動作の両方が、小さな負荷における良好な電流効率、および出力電圧の迅速なプログラミングに、必要である。ＤＣＭにおいてより良好な軽負荷効率が得られるのは、スイッチおよびインダクタにおけるＩ２Ｒロスを低減し、出力電圧リップル振幅をも低減するからである。しかしながら、出力電圧値における急速な減少をプログラムする必要がある場合に、負極のインダクタ電流を提供することは、容易にはできない。ＣＣＭでは、プログラミング変動および負荷変動の両方に応じて出力電圧における急速な増加および減少を提供することが容易にできる。ＣＣＭにおいて、ほぼ一定であるインダクタリップル電流の振幅は、より大きい負荷電流に対して比較的小さなパーセンテージを占める。ＤＣＭとＣＣＭとの間の移行が自動化されると、平均出力効率を著しく減少させることなく、過渡信号の間、ＣＣＭを自動的に使用することが可能となる。
【０００８】
したがって、過度に回路を複雑化することなく平均電流モード制御を用い、ＣＣＭおよびＤＣＭの両方における動作を可能にする、バックブーストスイッチングレギュレータが必要とされている。
【０００９】
本発明の目的は、レギュレータのスイッチに付与される制御信号のデューティサイクルを調整することにより、出力電圧が入力電圧よりも小さい状態、入力電圧と等しい状態、または入力電圧よりも大きい状態を可能にする、バックブーストスイッチングレギュレータを提供することにある。
【００１０】
本発明の別の目的は、ＤＣＭとＣＣＭとの間の自動移行を可能にし、電流モードおよび供給電圧フィードフォワード制御を用いることにより、出力電圧における負荷電流および供給電圧変動の両方を排除することを可能にし、さらに負荷電流動作点に応じて過渡応答時間における変動を最小限にすることを可能にする、バックブーストスイッチングレギュレータを提供することにある。
【００１１】
さらに本発明の別の目的は、ＤＣＭおよびＣＣＭの両方のモードにおいて固定周波数動作を可能にすることにより、バーストモード動作に伴う、所望されない周波数スペクトル信号による悪影響を避けることを可能にする、バックブーストスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１２】
したがって、本発明は、入力電圧ＶＩＮを受ける入力端子と、出力電圧ＶＯＵＴを出力する出力端子と、共通線と、入力端子に接続された第１端子と第２端子とを有する第１スイッチと、第１スイッチの第２端子に接続されたカソード、および共通線に接続されたアノード、を有する第１ダイオードと、第１スイッチにおける第２端子と第１ダイオードにおけるカソードとに接続された第１端子、および第２端子を有するインダクタと、インダクタの第２端子に接続された第１端子、および共通線に接続された第２端子、を有する第２スイッチと、インダクタにおける第２端子と第２スイッチにおける第１端子とに接続されたアノード、および出力端子に接続されたカソード、を有する第２ダイオードと、第１スイッチおよび第２スイッチを制御するコントローラとを有し、コントローラは、インダクタに流れるインダクタ電流を表す電流信号を受け、インダクタに流れる平均電流を表す信号を生成し、平均電流を用いて第１スイッチおよび第２スイッチを制御する、バックブーストスイッチングレギュレータに関する。
【００１３】
本発明のバックブーストスイッチングレギュレータにおけるコントローラは、さらに第１基準電圧、および出力電圧を表す比例出力電圧、を受ける補償回路であって、第１補償エラー信号を出力する第１補償回路と、電流信号および第１補償エラー信号を受ける補償回路であって、第２補償エラー信号を出力する第２補償回路と、入力電圧および第２補償エラー出力信号を受ける変調器回路であって、第１スイッチを制御する第１制御信号、および第２スイッチを制御する第２制御信号、を出力する変調器回路と、を含む。
【００１４】
さらに、本発明は、インダクタ、第１スイッチ、および第２スイッチを含む回路における出力電圧を調整する方法であって、出力電圧を表す比例出力電圧と第１基準電圧とを比較し、第１補償エラー信号を出力するステップと、インダクタに流れる電流を表す電流信号と第１補償出力とを比較し、第２補償エラー信号を出力するステップと、第２補償エラー信号を、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するステップと、第１エラー信号Ｅ１とクロック信号とを比較し、第１制御信号を出力して第１スイッチを制御し、第２エラー信号Ｅ２と同クロック信号とを比較し、第２制御信号を出力して第２スイッチを制御するステップと、を含む方法に関する。
【発明の効果】
【００１５】
本発明によるスイッチングレギュレータの１つの利点は、小さい値の負荷電流において不連続インダクタ電流モード「ＤＣＭ」における固定周波数動作を与えることにより、優れた軽負荷効率を提供し、大きな値の負荷電流において連続インダクタ電流モード「ＣＣＭ」における動作を与えることにより、インダクタおよび出力コンデンサにおけるリップル電流（よって電圧出力におけるリップル電圧）の値を低減し、重負荷において優れた効率を提供することにある。
【００１６】
さらに別の利点は、ＤＣＭとＣＣＭとの間における自動移行を実現したことにある。さらに、電流モード制御および供給電圧フィードフォワードを用いることにより、出力電圧における負荷電流変動および入力電圧変動の両方の排除が可能になり、さらに負荷電流動作点に応じて過渡応答時間における変動を最小限にし、傾斜補償の必要性とともにこれに伴う複雑さを避けることが可能となる。さらに平均電流モードは、瞬間電流制御よりも電流信号におけるノイズに対して耐性を有する。
【００１７】
本発明のさらなる利点は、以下における本発明の例示的な実施形態の詳細な説明より当業者に対して明らかとなる。
【図面の簡単な説明】
【００１８】
【図１】従来例のバックブーストスイッチングレギュレータのブロック図である。
【図２】本発明によるバックブーストスイッチングレギュレータの一実施形態を示す例示的なブロック図である。
【図３】本発明による、図２において図示されるコントローラの変調器回路の例示的なブロック図である。
【発明を実施するための形態】
【００１９】
本発明自体は、さらなる目的および利点も含めて以下における詳細な説明と添付図面とを参照することにより、よりよく理解される。
【００２０】
本発明によるスイッチングレギュレータの例示的な構成が図２において示されている。本実施形態におけるスイッチングレギュレータにおいては、平均電流制御モードを用い、供給電圧を良好に排除するために入力電圧（ＶＩＮ）フィードフォワード構成を採用している。このスイッチングレギュレータは、さらに連続および不連続の両方のインダクタ電流モード（それぞれＣＣＭおよびＤＣＭ）において固定スイッチング周波数で動作し、出力コンデンサおよび負荷において、電流のソース動作およびシンク動作の両方を実施することが可能であり、迅速な出力電圧プログラミングと負荷変動過渡応答とを実現する。すべての電流検知構成要素および周波数応答判定構成要素ならびにスイッチおよびダイオードは、ＩＣ上に一体化させることによりスペースおよび費用を節約することができる。
【００２１】
上述のように、本発明では平均電流モード動作が用いられる。インダクタ電流ＩＬが計測され、その値が時間平均され、平均された電流を用いてスイッチングレギュレータのスイッチを制御する。これは、インダクタ電流の計測をまったく実施しないかまたは少なくとも制御処理においてはインダクタ電流を用いないような、従来例の電圧モード制御を用いるバックブーストレギュレータとは対照的である。さらに、本発明によるスイッチングレギュレータは、スイッチ電流またはインダクタ電流を計測して、その時間領域波形をＰＷＭ変調器において「クロック」波形として直接用いるような、従来例の瞬間（多くは「ピーク」と称される）電流制御を用いるレギュレータとも異なる。
【００２２】
図２は、本発明によるバックブーストスイッチングレギュレータの第１の例示的な実施形態を示す。このバックブーストスイッチングレギュレータの回路トポロジーにおいては、電力流路において４つの能動半導体素子、すなわち第１スイッチＳＷ１、第２スイッチＳＷ３、第１ダイオードＤ２、および第２ダイオードＤ４が用いられる。第１スイッチＳＷ１は、入力端子１と、例えばコイルなどのインダクタＬとの間に接続される。第１ダイオードＤ２のカソードは、第１スイッチＳＷ１とインダクタＬとの接続点に接続され、第１ダイオードＤ２のアノードは、例えばアース端子などの共通線に接続される。第２ダイオードＤ４は、インダクタＬと出力端子２との間に接続される。第２ダイオードのアノードは、インダクタＬに接続され、第２ダイオードのカソードは、出力端子２に接続される。第２スイッチＳＷ３は、インダクタＬと第２ダイオードＤ４との間の接続点と、共通線との間に接続される。
【００２３】
本実施形態において、ダイオードのうち少なくとも１つは、能動ダイオードであってもよい。例えば、第１ダイオードＤ２の構成は、米国特許第７，１９９，６３６号の図４において見受けられる。第２ダイオードＤ４の構成は、米国特許第７，１９９，６３６号の図５Ｂ、図７、または図８Ｂにおいて見受けられる。第２ダイオードＤ４は、ＮＭＯＳトランジスタ素子またはＰＭＯＳトランジスタ素子、これらに関連する増幅器、およびオフセット電圧を有し、これらが並列接続されることにより、負供給または入力電圧よりも高くなるようにブーストされた正供給、を必要とすることなく、出力電圧は、Ｖｇｓ−ＯＮよりも低く入力電圧よりも高い定常状態の動作電圧を有し、Ｄ４の増幅器およびゲートドライバを動作させることができる。
【００２４】
第１ダイオードＤ２および第２ダイオードＤ４は、自律的低電圧降下ダイオードとして動作して、ＲＬにより必要とされる負荷電流の大きさに応じて固有の定常状態ＣＣＭまたはＤＣＭを提供する。バックモードにおけるこの動作の詳細は、米国特許第７，１９９，６３６号の図５ａ、５ｂおよび図６、さらには対応する記載部分において見受けられる。
【００２５】
第１スイッチＳＷ１および第２スイッチＳＷ３は、コントローラ１００により駆動されるように構成され、本実施形態においては直接駆動される。本実施形態におけるコントローラ１００は、第１補償器２０、第２補償器３０、変調器４０、およびモードコントローラ５０を備える。
【００２６】
以下では、インダクタＬに流れるインダクタ電流ＩＬが負でない場合のスイッチングレギュレータの簡略化された定常状態動作について説明する。入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも大きい（ＶＩＮ＞ＶＯＵＴ）バック動作においては、第１スイッチＳＷ１は、１００％よりも小さいデューティサイクルの間、動作し、第１ダイオードＤ２は、１つのクロック周期（ＣＣＭ）の残りの間、またはＩＬ＝０（ＤＣＭ）となるまで導通する場合が多い。第２ダイオードＤ４は、ＩＬが正の場合、すなわち第２ダイオードにおけるダイオード電流がＩＤ４＝ＩＬである場合に導通する。したがって、ダイオード電流ＩＤ４は、Ｄ４のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの電流を計測し、これらを適切にスケーリングすることにより決定されることができる。スケーリングされたトランジスタ電流の合計は、コントローラ１００に入力されるＩＬのために使用されることができる。
【００２７】
ＶＩＮ＜ＶＯＵＴであるブースト動作の場合、第１スイッチＳＷ１は、連続的にＯＮである。第２スイッチＳＷ３は、１００％よりも小さいデューティサイクルの間、ＯＮであり、第２ダイオードＤ４は、１つのクロック周期（ＣＣＭ）の残りの間、またはＩＬ＝０（ＤＣＭ）となるまでＯＮである。したがって、第１スイッチに流れるトランジスタ電流ＩＳＷ１は、このモードにおいてＩＬと等しく（ＩＳＷ１＝ＩＬ）、ＩＳＷ１は、従来の手段により計測され、コントローラ１００に入力されるＩＬのために使用されることができる。
【００２８】
電流検知マルチプレクサ１０は、ＩＳＷ１またはＩＤ４の検知値を、ILの指標となるスケーリングされた値として選択し、これらのうち選択された１つを電流ループ補償器３０へ出力する。なお、計測されたインダクタ電流は、第２補償回路３０により作用されるまで一般的には平均化されないが、既に平均化した電流を用いてもよい。電流検知マルチプレクサ１０は、電流検知マルチプレクサ１０からの出力が連続的かつＩＬに比例するように変調器４０により制御される。ＶＩＮがほぼＶＯＵＴに等しい場合（ＶＩＮ≒ＶＯＵＴ）、レギュレータは、バックモードにおいて各クロック周期の一部の間、またブーストモードにおいて各クロック周期の別の部分の間、動作する。この場合、電流検知マルチプレクサ１０は、上述と同様の動作を実施して常にＩＬに比例する電流信号を電流ループ補償器３０へ供給する。なお、本実施形態において、マルチプレクサ１０の出力、および抵抗Ｒ１の処理を経た補償器２０の出力は、両方とも電流である。Ｇｍ２への他方の入力は、基準電圧である。
【００２９】
電流ループ補償器３０は、電流検知マルチプレクサ１０からの出力、および補償器２０からの出力に基づいて、エラー信号を生成するように構成されている。本実施形態における電流ループ補償器３０は、差動入力相互コンダクタンス増幅器Ｇｍ２を用いる。さらなる詳細は、付けで出願され、という出願番号を有する同時係属出願「集積回路用内部周波数補償器」において詳述されている。相互コンダクタンス増幅器Ｇｍ２の負（−）の入力は、相互コンダクタンスＧｍ２の大きな値、およびフィードバック結合３２により、正（＋）の入力と同じ電位に保たれる。正の入力（＋）は、基準電圧Ｖｒｆ２へ結合される。Ｃ２およびＲ２を備える補償ネットワークに付与される電流は、相互コンダクタンス増幅器Ｇｍ２の負（−）の入力ノードにおける正味電流のｋ倍である（ｋは比例定数）。したがって、相互コンダクタンス増幅器Ｇｍ２の出力電圧ＶＥＩ、すなわち電流ループ補償エラー信号は、
で与えられる（なお、Ｉ（−）は、相互コンダクタンス増幅器Ｇｍ２の負（−）の入力ノードにおける正味電流である）。
【００３０】
第２補償器３０の出力は、変調器４０へ結合される。本実施形態における変調器４０は、レベルシフト・スケーリング回路ブロック４２、クロック生成器４４およびＰＷＭ比較回路４６を備える。変調器の例示的な詳細なブロック図は、図３において示されている。
【００３１】
レベルシフト・スケーリング回路４２は、電流ループ補償エラー信号ＶＥＩを２つの信号Ｅ１およびＥ２に変換する。図３を参照すると、本実施形態におけるレベルシフト・スケーリング回路４２は、２つの演算増幅器４１０および演算増幅器４２０、抵抗Ｒ１、抵抗Ｒ２、ならびに電流シンクＩを備える。変換された信号Ｅ１およびＥ２は、以下のように得られる：
ここでＶＭは、ＶＩＮに比例する電圧であり、抵抗Ｒ１が参照する電圧である。この電圧ＶＭは、比例係数ｋ１でＶＩＮに比例する、すなわちＶＭ＝ｋ１×ＶＩＮであることを要件とする。
【００３２】
クロック生成器４４は、上位のピーク電圧ＶＰと下位の谷電圧ＶＶとの間で揺れ動く三角波信号を生成する。なお、ＶＰ、ＶＶおよび三角波の傾斜のうち少なくとも１つは、入力電圧ＶＩＮに比例し、クロック信号の周波数は一定である。
【００３３】
本実施形態におけるＰＷＭ比較ロジックブロック４６は、Ｅ１とクロック信号とを比較する第１コンパレータ４３０、およびＥ２とクロック信号とを比較する第２コンパレータ４４０、を備える。各コンパレータは、制御信号を出力してそれぞれ第１スイッチＳＷ１と第２スイッチＳＷ２とを制御する。
【００３４】
式２および式３において、電流シンクＩがＶＶ／Ｒ２に設定されると、以下のようになる：
一例としてクロック波形生成器とコンパレータの共通モード電圧性能を設計する際の便宜上、ＶＶを０．１×ＶＭ、ＶＰを０．９×ＶＭとするならば、（ＶＰ-ＶＶ）＝０．８×ＶＭとなる。先程のＶＶおよびＶＰの選択により、変換された信号Ｅ１およびＥ２は、係数（Ｒ１＋Ｒ２）／Ｒ１だけ増幅され、ＶＶだけレベルシフトアップされ、ＰＷＭクロックのピーク・トゥ・ピーク振幅の８０％に等しい値（ＶＰ−ＶＶ）により分離される。
【００３５】
比例係数ｋ１は、ＶＰ、ＶＶ、および三角波クロックの傾斜に使用される比例定数にも関連している。実際、ｋ１（よってＶＭ）は、式２および式３により定義されるＥ１とＥ２との間隔が、ＶＰとＶＶとの間隔の１００％未満である一定のパーセンテージであるように選択することにより、ＶＩＮ≒ＶＯＵＴである場合、各クロック周期の一部がレギュレータのバック動作を実施し、クロック周期の残りがブースト動作を実施することができるようにする必要があり、その分割パーセンテージは、ＶＩＮとは無関係である。
【００３６】
電流シンクＩの値は、式２から式６により示されるようにＩ×Ｒ２＝ＶＶとなるようにＶＶにより設定される。これは、ループ補償回路２０の出力が最低値である０または図示されるように接地されている場合（そして補償回路２０において増幅器Ｇｍ１により設定されている場合）、インダクタ電流ＩＬがゼロである場合にＥ１がＶＶに等しくなるようにし、デッドゾーンがないように変調器のダイナミックレンジを最適化するためである。なお、同じＩ×Ｒ２がＥ２においても含まれるようにしてＥ２−Ｅ１がＩの値によって左右されないようにする。実際、Ｅ２−Ｅ１は一定ではなく、むしろ上述および式６で定義したようにＶＶに比例する。
【００３７】
実施上なされる実用的な設計は、レール・トゥ・レール入力ではなくｐタイプ入力のステージだけを、クロック回路の増幅器が有することを可能にするのに十分な電圧だけ、許容される最低値ＶＩＮにおけるＶＩＮよりも十分に小さくなるように、ＶＰを選択することであり、これによりＶＭのための比例係数ｋ１の値が設定される。同様に、ＶＶの最小値は、接地リファレンス型のスイッチング回路がクロック回路において用いられることができるように、最小値ＶＩＮにおいて接地からの十分なヘッドルームが必要であることから決定される。したがって、一般的には（ＶＶ−接地）＝（ＶＭ−ＶＰ）であることが便利であり、上述のように（Ｅ２−Ｅ１）≒（０．８〜１．０）×（ＶＰ−ＶＶ）である。
【００３８】
電流ループ補償器３０は、電流エラー信号を平均化するための積分を実施し、極めて大きなＤＣゲインを提供する。さらに、Ｒ２およびＣ２を駆動する相互コンダクタンス増幅器Ｇｍ２の出力は電流であるため、電圧ＶＥＩは、第１補償器２０および電流検知マルチプレクサ１０からの電流ループ補償器に対する正味電流の時間積分
である。積分器のＤＣゲインは、（少なくとも理想的には）無限であることは公知である。
【００３９】
したがって、定常状態における動作時には、ＶＥＩの値と変調器のクロックとによりバックモードまたはブーストモードにおける変調器４０からのデューティサイクル信号ＤＢＵＣＫおよびＤＢＯＯＳＴが得られ、必要なＶＯＵＴをＶＩＮから生成する：
バックモード：
ブーストモード：
実際のスイッチおよび構成要素においてはロスが生じるので、これらの関係（７）および（８）は正確ではないものの、実施において実用的な洞察を得るには十分に正確である。なお、ＤＢＵＣＫとは、第１スイッチＳＷ１の通電率であり、ＤＢＯＯＳＴとは、第２スイッチＳＷ３の通電率である。なお、ＶＥＩと変調器クロックを比較した場合、グラフにより表すことができる０と１との間のデューティサイクルが与えられる。ＶＯＵＴは従属変数であるため、Ｖｒｆ１およびＶＩＮの関数、ＶＥＩ、ならびにクロックが、ＤＢＵＣＫおよびＤＢＯＯＳＴを生成し、またこれらにより式７および式８において示されるようにＶＯＵＴが生成される。
【００４０】
例えば、ＶＯＵＴ＝０．６×ＶＩＮであることを所望する場合、第２スイッチＳＷ３は、常にＯＦＦであるべきであり（ＤＢＯＯＳＴは負であるため）、第１スイッチＳＷ１は、その通電率が約０．６の状態でＯＮであるべきである。したがって、制御によってＥ１は、ＶＶとＶＰとの間における電圧の約６０％に安定し、Ｅ２は、ＶＶよりも低くなるため（接地飽和型）ＳＷ３は常にＯＦＦであり、スイッチングレギュレータは、バックモードにおいて動作する。
【００４１】
例えば、ＶＯＵＴ＝１．５×ＶＩＮであることを所望する場合、第１スイッチＳＷ１は、常にＯＮであるべきであり（ＤＢＵＣＫが１より大きいため）、第２スイッチＳＷ３は、その通電率が０．５／１．５＝３３％である状態でＯＮであるべきである。したがって、制御によってＶＥＩを増加させ、Ｅ２がＶＶとＶＰとの間における電圧の約３３％になるようにし、Ｅ１は、Ｅ２よりも大きく、またＶＰよりも大きくなるため、第１スイッチＳＷ１は常にＯＮであり、スイッチングレギュレータは、ブーストモードにおいて動作する。
【００４２】
例えば、ＶＯＵＴがＶＩＮに等しい（ＶＯＵＴ＝ＶＩＮ）ことを所望する場合、望ましくはＤＢＵＣＫ＝１およびＤＢＯＯＳＴ＝０である。しかしながら、実際の実装ではこの条件を達成することが困難であるため、式６においてＲ１およびＲ２を選択することにより、（Ｅ１―Ｅ２）が大略０．８×（ＶＰ−ＶＶ）となるようにする。したがって、ＤＢＵＣＫ〜０．９およびＤＢＯＯＳＴ〜０．１となり、これによっても平均ＶＯＵＴ＝ＶＩＮが得られる。この場合、変調器の電圧における許容誤差に基づく「デットゾーン」効果を防止する、小さなリップルが存在する。さらに、変調器４０は、選択信号を電流検知マルチプレクサ１０へ送信することにより、以下の条件が満たされる場合、第２ダイオードＤ４から電流信号ＩＤ４を選択する：
これはバックモードであるが、そうでなければ、システムがブーストモードにあるため、第１スイッチＳＷ１における電流信号ＩＳＷ１を選択する。
【００４３】
図２において、出力電圧ＶＯＵＴは、外部電圧源（図示せず）から供給される外部電圧ＶＡＤＪにより調整されることができる。ＶＯＵＴは、以下のとおりＶＡＤＪの関数である：
ここでＶＳＥＮＳＥは、Ｇｍ１の正（＋）の入力における電圧である。式１０におけるＶＡＤＪ項の前にあるマイナス（−）記号は、正だけの値にＶＡＤＪを調整することにより、ｒ１、ｒ２、およびｒ３を選択することにより決定される範囲内で、ＶＯＵＴがＶＳＥＮＳＥよりも大きいか、小さいか、または等しくすることが可能であることを意味する。
【００４４】
図２におけるコントローラ１００は、さらに電圧ループ補償器２０を有することができる。本実施形態における電圧ループ補償器２０は、差動入力相互コンダクタンス増幅器Ｇｍ１、ならびにＣ１およびＲ１を含む補償回路を備える。相互コンダクタンス増幅器Ｇｍ１は、その反転入力において第１基準電圧Ｖｒｆ１を受け、その非反転入力において電圧ＶＳＥＮＳＥを受ける。相互コンダクタンス増幅器Ｇｍ１からの出力電流から生じる電圧であって、Ｒ１およびＣ１の直列接続に与えられる電圧は、ユニティゲインバッファ増幅器Ｘ１と抵抗Ｒ１とを介して、電流ループ補償器３０へ結合される。相互コンダクタンス増幅器Ｇｍ１からの出力電流は、電圧エラー信号に比例する。
【００４５】
相互コンダクタンス増幅器Ｇｍ１の出力電流は、補償ネットワークＣ１およびＲ１を駆動し、定常状態においてＶＳＥＮＳＥ＝Ｖｒｆ１および以下のようになるように電圧エラー信号（ＶＳＥＮＳＥ−Ｖｒｆ１）の積分を実施する：
【００４６】
ＶＯＵＴがＶＡＤＪまたは負荷（ＲＬ）における変動に迅速に追随しながらも、小さい値の定常状態負荷でも改善されたＤＣＭ効率を有することが望ましい。第１ダイオードＤ２および第２ダイオードＤ４を、コントローラ駆動スイッチとしてではなく自律ダイオードとして構成することにより、クロック周期の重要な部分におけるＤＣＭ動作（ＩＬ＝０））が本質的に可能となるため、優れた軽負荷効率が提供されることになる。しかしながら、ダイオードを用いることにより、さらにＩＬ＜０となることも防止することが可能であり、すなわちＶＯＵＴが現在値よりも小さな値にプログラムされている場合、負荷キャパシタンスＣＬが負荷ＲＬによってのみ放電可能となり、よってＤＣＭを可能にするダイオード構成の場合、ＶＡＤＪに対するＶＯＵＴの応答がより遅くなることを意味する。
【００４７】
これに打ち勝つには、ダイオードＤ２およびダイオードＤ４などの能動ダイオードを用い、ＶＯＵＴの過渡電流の間、一時的にダイオードＤ２およびダイオードＤ４をスイッチに変換する。能動ダイオードＤ２および能動ダイオードＤ４は、これらの内部トランジスタをスイッチとしてＯＮするための「ＦＯＲＣＥ」入力を備え、これにより過渡電流の間、逆インダクタ電流ＩＬ＜０を可能にする。能動ダイオードＤ２および能動ダイオードＤ４の「ＦＯＲＣＥ」入力は、強制連続電流モード（ＦＣＣＭ）信号を用いてコントローラ１００により制御される。
【００４８】
図２におけるコントローラ１００は、モード制御ブロック５０をも有することができる。本実施形態におけるモード制御ブロック５０は、第１ウィンドウコンパレータ５２、第２ウィンドウコンパレータ５４およびＦＣＣＭラッチ５６を備える。第１ウィンドウコンパレータ５２は、第１基準電圧Ｖｒｆ１およびＶＳＥＮＳＥを受け、これらの電圧における差と第１しきい値電圧とを比較し、第１比較信号を出力するように構成される。第２ウィンドウコンパレータ５４は、相互コンダクタンス増幅器Ｇｍ１からの第２出力を電圧として受け、この電圧と第２しきい値電圧との差を比較し、第２比較信号を出力するように構成される。ＦＣＣＭラッチ５６は、セット（Ｓ）入力およびリセット（Ｒ）入力において、それぞれ第１比較信号および第２比較信号を受けるように構成される。
【００４９】
第１ウィンドウコンパレータ５２において設定された許容可能なしきい値よりも、Ｖｒｆ１とＶＳＥＮＳＥとの差が大きいような、ＶＯＵＴの迅速な過渡電流変動が必要である場合に、ＦＣＣＭラッチ５６がセットされる。過渡応答が完了すると、Ｖｒｆ１とＶＳＥＮＳＥとの差は小さくなり、相互コンダクタンス増幅器Ｇｍ１およびコンパレータのオフセット電圧の差よりも潜在的に小さくなり、モード制御ブロックにおいて間違った機能を生じさせる可能性がでてくる。
【００５０】
この問題は、相互コンダクタンス増幅器Ｇｍ１からの電流出力値を用いて、第２ウィンドウコンパレータ５４を駆動し、ＦＣＣＭラッチ５６をＤＣＭに戻すようにリセットすることにより解消される。相互コンダクタンスＢ×Ｇｍｌ（Ｂ＞＞１）を有する相互コンダクタンス増幅器Ｇｍ１の第２出力と、大きな値の抵抗ｒｗとを用いると、第２ウィンドウコンパレータ５４の入力における信号は、そのオフセットよりもはるかに大きくすることが可能である。なお、第２ウィンドウコンパレータ５４の入力における信号は、補償回路Ｒ１、Ｃ１を駆動する相互コンダクタンス増幅器Ｇｍ１の第１出力からの出力信号と同じゼロしきい値を維持し続けることになる。したがって、第２ウィンドウコンパレータ５４は、一定の共通モード電圧を有し、そのしきい値がＧｍ１の入力に対して参照されて、その値がＧｍ１の入力に直接接続された場合、信頼できる動作のために用いられていたであろう値よりも小さく保つことが可能となる。これにより、相互コンダクタンス増幅器Ｇｍ１と第２ウィンドウコンパレータ５４の入力においてオフセットが生じた場合であっても、電圧プログラミング用過渡電流の終わりを正確に検知することが可能になる。
【００５１】
なお、第１しきい値電圧は、Ｇｍ１の入力の線形範囲をちょうど超える差動電圧であってもよい。Ｇｍ１の入力に参照される第２しきい値電圧は、第１しきい値電圧よりもはるかに小さくすることが可能である。
【００５２】
上述のとおり、本発明にしたがって構成されたスイッチングレギュレータは、従来例の装置に比べて数多くの利点を有する。１つの利点は、小さい値の負荷電流において不連続インダクタ電流モード「ＤＣＭ」における固定周波数動作を与えることにより、優れた軽負荷効率を提供し、大きな値の負荷電流において連続インダクタ電流モード「ＣＣＭ」における固定周波数動作を与えることにより、インダクタおよび出力コンデンサにおけるリップル電流（よって電圧出力におけるリップル電圧）の値を低減し、重負荷において優れた効率を提供することにある。出力電圧は、入力電圧よりも小さくても多くても、またはこれに等しくてもよく、これら状態の間で変動する際には途切れが生じない。
【００５３】
他の利点は、ＤＣＭとＣＣＭとの間の自動移行を実現したことにある。供給電圧フィードフォワードを用いた電流モード制御により、出力電圧における負荷電流変動および入力電圧変動の両方を排除し、負荷電流動作点に応じて過渡応答時間における変動を最小限にすることが可能となる。
【００５４】
本発明の１つの特有である実施形態について開示したが、本発明は、その趣旨または基本的な特徴から逸脱することなく、別の形態でも実施されることができる。したがって、本実施形態は、あらゆる意味において単に例示的であって限定的ではないとして検討されるべきであり、本発明の範囲は、添付の請求の範囲において示されるため、これら請求項の意義と等価物の範囲内における変更は、これらに包含される。
【産業上の利用可能性】
【００５５】
本発明は、バックブーストスイッチングレギュレータに利用できる。
【特許請求の範囲】
【請求項１】
入力電圧ＶＩＮを受ける入力端子と、
出力電圧ＶＯＵＴを出力する出力端子と、
共通線と、
前記入力端子に接続された第１端子と第２端子とを有する第１スイッチと、
前記第１スイッチの前記第２端子に接続されたカソード、および前記共通線に接続されたアノード、を有する第１ダイオードと、
前記第１スイッチにおける前記第２端子と前記第１ダイオードにおける前記カソードとに接続された第１端子、および第２端子を有するインダクタと、
前記インダクタの前記第２端子に接続された第１端子、および前記共通線に接続された第２端子、を有する第２スイッチと、
前記インダクタにおける前記第２端子と前記第２スイッチにおける前記第１端子とに接続されたアノード、および前記出力端子に接続されたカソード、を有する第２ダイオードと、
前記第１スイッチおよび前記第２スイッチを制御するコントローラと、を有し、
前記コントローラは、
前記インダクタに流れるインダクタ電流を表す電流信号を受け、
前記インダクタに流れる平均電流を表す信号を生成し、
前記平均電流を用いて前記第１スイッチおよび前記第２スイッチを制御する、スイッチングレギュレータ。
【請求項２】
前記コントローラは、所望の所定値を有する前記ＶＯＵＴを生成するように、前記第１スイッチの第１通電率Ｄ１および前記第２スイッチの第２通電率Ｄ２を制御し、
バックモード動作においてＶＯＵＴ≒ＶＩＮ×Ｄ１であり、ブーストモード動作においてＶＯＵＴ≒ＶＩＮ×［１／（１−Ｄ２）］である、請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記コントローラは、第１基準電圧、および前記出力電圧ＶＯＵＴを表す比例出力電圧、を受ける補償回路であって、第１補償器エラー信号を出力する第１補償回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記第１補償回路は、
前記比例出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、前記第１補償器エラー信号を生成する第１補償ネットワークと、
を含む、請求項３に記載のスイッチングレギュレータ。
【請求項５】
前記コントローラは、前記インダクタに流れるインダクタ電流を表す前記電流信号、および第２基準電圧、を受ける補償回路であって、第２補償器エラー信号を出力する第２補償回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項６】
前記第２補償回路は、
前記第２基準電圧を受ける第１入力、前記平均インダクタ電流を表す前記電流信号と前記第１補償器エラー信号に比例する電流との合計を受ける第２入力、前記第２入力に接続された第１出力、および出力電流を出力する第２出力、を有する第２差動入力相互コンダクタンス増幅器と、
前記第２差動入力相互コンダクタンス増幅器の前記第２出力に接続された前記第２補償器エラー信号を生成する第２補償ネットワークと、を含む、請求項５に記載のスイッチングレギュレータ。
【請求項７】
前記コントローラは、前記入力電圧ＶＩＮおよびエラー信号を受ける変調器回路であって、前記第１スイッチを制御する第１制御信号、および前記第２スイッチを制御する第２制御信号、を出力する変調器回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項８】
前記変調器回路は、
前記入力電圧ＶＩＮを比例電圧ＶＭ＝ｋ１×ＶＩＮ（ｋ１は定数）に変換する電圧コンバータと、
前記エラー信号および前記比例電圧ＶＭを、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するレベルシフト・スケーリングブロックと、
クロック信号を生成するクロック生成器と、
前記第１エラー信号Ｅ１を前記クロック信号と比較して前記第１制御信号を出力し、前記第２エラー信号Ｅ２を前記クロック信号と比較して前記第２制御信号を出力するコンパレータブロックと、を含む、請求項７に記載のスイッチングレギュレータ。
【請求項９】
前記クロック信号は、ピーク値ＶＰ、谷値ＶＶ、および傾斜を有する三角波信号であり、
前記ＶＰ、ＶＶ、および傾斜のうち少なくとも１つは、前記入力電圧ＶＩＮに比例する、請求項８に記載のスイッチングレギュレータ。
【請求項１０】
前記出力電圧ＶＯＵＴは、値ＶＡＤＪを有する外部電圧により調整可能である、請求項１に記載のスイッチングレギュレータ。
【請求項１１】
さらに、
前記出力端子に接続される第１端子、および第２端子を有する第１インピーダンスと、
前記第１インピーダンスの前記第２端子に接続される第１端子、および前記共通線に接続される第２端子を有する第２インピーダンスと、
前記第１インピーダンスの前記第２端子と前記第２インピーダンスの前記第１端子とに接続される第１端子、および値ＶＡＤＪを有する前記外部電圧に接続される第２端子、を有する第３インピーダンスと、を有する、請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
さらに、前記第１スイッチに流れる電流または前記第２ダイオードに流れる電流のうちいずれかを選択し、前記選択された電流を表す選択された信号を、前記インダクタに流れる前記インダクタ電流を表す電流信号として出力する電流セレクタを有する、請求項１に記載のスイッチングレギュレータ。
【請求項１３】
前記電流セレクタは、前記コントローラにより制御される、請求項１２に記載のスイッチングレギュレータ。
【請求項１４】
前記第１ダイオードまたは第２ダイオードのうち少なくとも１つは、能動ダイオードであり、前記コントローラにより制御可能である、請求項１に記載のスイッチングレギュレータ。
【請求項１５】
前記能動ダイオードは、
ソース端子、ドレイン端子、ゲート端子、およびバックゲート端子を有するトランジスタであって、前記ソース端子が前記バックゲート端子に接続され、前記ソース端子が前記能動ダイオードのアノード端子を構成し、前記ドレイン端子が前記能動ダイオードのカソード端子を構成する、ＮＭＯＳトランジスタと、
第１端子および第２端子を有するオフセットバイアス電圧源と、
非反転入力端子、反転入力、および出力端子を有する増幅器であって、前記反転入力端子が前記ＮＭＯＳトランジスタの前記ドレイン端子に接続され、前記非反転入力端子が前記オフセットバイアス源の前記第１端子に接続され、前記出力端子が前記ＮＭＯＳトランジスタの前記ゲート端子に接続される、増幅器と、を含み、
前記オフセットバイアス源の前記第２端子は、前記ＮＭＯＳトランジスタの前記ソース端子に接続される、請求項１４に記載のスイッチングレギュレータ。
【請求項１６】
前記能動ダイオードは、
ソース端子、ドレイン端子、ゲート端子、およびバックゲート端子を有するトランジスタであって、前記ソース端子が前記バックゲート端子に接続され、前記ソース端子が前記能動ダイオードのカソード端子を構成し、前記ドレイン端子が前記能動ダイオードのアノード端子を構成するＰＭＯＳトランジスタと、
第１端子および第２端子を有するオフセットバイアス電圧源と、
非反転入力端子、反転入力、および出力端子を有する増幅器であって、前記非反転入力端子が前記ＰＭＯＳトランジスタの前記ソース端子に接続され、前記反転入力端子が前記オフセットバイアス源の前記第１端子に接続され、前記出力端子が前記ＰＭＯＳトランジスタの前記ゲート端子に接続される、増幅器と、を含み、
前記オフセットバイアス源の前記第２端子は、前記ＰＭＯＳトランジスタの前記ドレイン端子に接続される、請求項１４に記載のスイッチングレギュレータ。
【請求項１７】
前記能動ダイオードは、
第１端子、第２端子、および制御端子を有するトランジスタと、
非反転入力端子、反転入力端子、および出力端子を有する増幅器であって、前記非反転入力端子がオフセットバイアス源を介して前記トランジスタの前記第１端子に接続され、前記反転入力端子が前記トランジスタの前記第２端子に接続される、増幅器と、
前記コントローラから制御信号を受ける第１入力、前記増幅器から出力信号を受ける第２入力、および出力、を有する加算回路と、
前記加算回路の前記出力を受ける入力、および前記トランジスタの前記制御端子に結合される出力、を有するドライバ回路であって、前記加算回路の前記出力に基づいて前記トランジスタの動作を制御するドライバ回路と、を含む、請求項１４に記載のスイッチングレギュレータ。
【請求項１８】
前記コントローラは、前記能動ダイオードを制御するモード制御回路を含む、請求項１４に記載のスイッチングレギュレータ。
【請求項１９】
前記モード制御回路は、
前記出力電圧ＶＯＵＴに比例する分割された出力電圧と第１基準電圧との差を、第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記分割された出力電圧と前記第１基準電圧との差を、第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項１８に記載のスイッチングレギュレータ。
【請求項２０】
さらに、第１補償回路を有し、
前記第１補償回路は、
前記分割された出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、第１補償エラー信号を生成する第１補償ネットワークと、を含み、
前記分割された出力電圧と前記第１基準電圧との差を表す前記信号は、前記第１差動入力相互コンダクタンス増幅器の前記第２出力から出力される信号である、請求項１９に記載のスイッチングレギュレータ。
【請求項２１】
前記コントローラは、
第１基準電圧、および前記出力電圧ＶＯＵＴを表す比例出力電圧、を受け、第１補償エラー信号を出力する第１補償回路と、
前記インダクタに流れるインダクタ電流を表す前記電流信号と前記第１補償エラー信号との合計を受け、第２補償エラー信号を出力する第２補償回路と、
前記入力電圧ＶＩＮおよび前記第２補償エラー信号を受け、前記第１スイッチを制御する第１制御信号、および前記第２スイッチを制御する第２制御信号、を出力する変調器回路と、を含む、請求項１に記載のスイッチングレギュレータ。
【請求項２２】
前記第１補償回路は、
前記比例出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、前記第１補償エラー信号を生成する第１補償ネットワークと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２３】
前記第２補償回路は、
第２基準電圧を受ける第１入力、前記インダクタ電流を表す前記電流信号と前記第１補償エラー信号に比例する電流との合計を受ける第２入力、前記第２入力に結合された第１出力、および電流を出力する第２出力、を有する第２差動入力相互コンダクタンス増幅器と、
前記第２差動入力相互コンダクタンス増幅器の第２出力に接続されるネットワークであって、前記第２補償エラー信号を生成する第２補償ネットワークと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２４】
前記変調器回路は、
前記第２補償エラー信号および前記入力電圧ＶＩＮを、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するレベルシフト・スケーリングブロックと、
クロック信号を生成するクロック生成器と、
前記第１エラー信号Ｅ１を前記クロック信号と比較して前記第１制御信号を出力し、前記第２エラー信号Ｅ２を前記クロック信号と比較して前記第２制御信号を生成するコンパレータブロックと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２５】
前記クロック信号は、ピーク値ＶＰ、谷値ＶＶ、および傾斜を有する三角波信号であり、
前記ＶＰ、ＶＶ、およびスロープのうち少なくとも１つは、前記入力電圧ＶＩＮに比例する一方、三角波信号の周波数は一定である、請求項２４に記載のスイッチングレギュレータ。
【請求項２６】
さらに、前記第１ダイオードおよび前記第２ダイオードのうち少なくとも１つを制御するモード制御回路を有し、
前記モード制御回路は、
前記出力電圧ＶＯＵＴに比例する前記分割された出力電圧と前記第１基準電圧との差を第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記分割された出力電圧と前記第１基準電圧との差を第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２７】
さらに、前記第１ダイオードおよび前記第２ダイオードのうち少なくとも１つを制御するモード制御回路を有し、
前記モード制御回路は、
前記比例する出力電圧と前記第１基準電圧との差を第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記第１差動入力相互コンダクタンス増幅器の前記第２出力から出力された信号を第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項２２に記載のスイッチングレギュレータ。
【請求項２８】
インダクタ、第１スイッチ、および第２スイッチを含む回路における出力電圧を調整する方法であって、
前記出力電圧を表す比例出力電圧を、第１基準電圧と比較して第１補償エラー信号を出力するステップと、
前記インダクタに流れる電流を表す信号を、第２基準電圧と比較して第２補償エラー信号を出力するステップと、
前記第２補償エラー信号を、第１補償エラー信号Ｅ１および第２補償エラー信号Ｅ２に変換するステップと、
前記第１補償エラー信号Ｅ１をクロック信号と比較し、第１制御信号を出力して前記第１スイッチを制御し、前記第２補償エラー信号Ｅ２を前記クロック信号と比較し、第２制御信号を出力して前記第２スイッチを制御するステップと、を有する方法。
【請求項２９】
前記信号を比較するステップは、前記インダクタに流れる電流を表す前記信号と前記第１補償エラー信号との合計を表す信号を、前記第２基準電圧と比較するステップを含む、請求項２８に記載の方法。
【請求項１】
入力電圧ＶＩＮを受ける入力端子と、
出力電圧ＶＯＵＴを出力する出力端子と、
共通線と、
前記入力端子に接続された第１端子と第２端子とを有する第１スイッチと、
前記第１スイッチの前記第２端子に接続されたカソード、および前記共通線に接続されたアノード、を有する第１ダイオードと、
前記第１スイッチにおける前記第２端子と前記第１ダイオードにおける前記カソードとに接続された第１端子、および第２端子を有するインダクタと、
前記インダクタの前記第２端子に接続された第１端子、および前記共通線に接続された第２端子、を有する第２スイッチと、
前記インダクタにおける前記第２端子と前記第２スイッチにおける前記第１端子とに接続されたアノード、および前記出力端子に接続されたカソード、を有する第２ダイオードと、
前記第１スイッチおよび前記第２スイッチを制御するコントローラと、を有し、
前記コントローラは、
前記インダクタに流れるインダクタ電流を表す電流信号を受け、
前記インダクタに流れる平均電流を表す信号を生成し、
前記平均電流を用いて前記第１スイッチおよび前記第２スイッチを制御する、スイッチングレギュレータ。
【請求項２】
前記コントローラは、所望の所定値を有する前記ＶＯＵＴを生成するように、前記第１スイッチの第１通電率Ｄ１および前記第２スイッチの第２通電率Ｄ２を制御し、
バックモード動作においてＶＯＵＴ≒ＶＩＮ×Ｄ１であり、ブーストモード動作においてＶＯＵＴ≒ＶＩＮ×［１／（１−Ｄ２）］である、請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記コントローラは、第１基準電圧、および前記出力電圧ＶＯＵＴを表す比例出力電圧、を受ける補償回路であって、第１補償器エラー信号を出力する第１補償回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記第１補償回路は、
前記比例出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、前記第１補償器エラー信号を生成する第１補償ネットワークと、
を含む、請求項３に記載のスイッチングレギュレータ。
【請求項５】
前記コントローラは、前記インダクタに流れるインダクタ電流を表す前記電流信号、および第２基準電圧、を受ける補償回路であって、第２補償器エラー信号を出力する第２補償回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項６】
前記第２補償回路は、
前記第２基準電圧を受ける第１入力、前記平均インダクタ電流を表す前記電流信号と前記第１補償器エラー信号に比例する電流との合計を受ける第２入力、前記第２入力に接続された第１出力、および出力電流を出力する第２出力、を有する第２差動入力相互コンダクタンス増幅器と、
前記第２差動入力相互コンダクタンス増幅器の前記第２出力に接続された前記第２補償器エラー信号を生成する第２補償ネットワークと、を含む、請求項５に記載のスイッチングレギュレータ。
【請求項７】
前記コントローラは、前記入力電圧ＶＩＮおよびエラー信号を受ける変調器回路であって、前記第１スイッチを制御する第１制御信号、および前記第２スイッチを制御する第２制御信号、を出力する変調器回路を含む、請求項１に記載のスイッチングレギュレータ。
【請求項８】
前記変調器回路は、
前記入力電圧ＶＩＮを比例電圧ＶＭ＝ｋ１×ＶＩＮ（ｋ１は定数）に変換する電圧コンバータと、
前記エラー信号および前記比例電圧ＶＭを、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するレベルシフト・スケーリングブロックと、
クロック信号を生成するクロック生成器と、
前記第１エラー信号Ｅ１を前記クロック信号と比較して前記第１制御信号を出力し、前記第２エラー信号Ｅ２を前記クロック信号と比較して前記第２制御信号を出力するコンパレータブロックと、を含む、請求項７に記載のスイッチングレギュレータ。
【請求項９】
前記クロック信号は、ピーク値ＶＰ、谷値ＶＶ、および傾斜を有する三角波信号であり、
前記ＶＰ、ＶＶ、および傾斜のうち少なくとも１つは、前記入力電圧ＶＩＮに比例する、請求項８に記載のスイッチングレギュレータ。
【請求項１０】
前記出力電圧ＶＯＵＴは、値ＶＡＤＪを有する外部電圧により調整可能である、請求項１に記載のスイッチングレギュレータ。
【請求項１１】
さらに、
前記出力端子に接続される第１端子、および第２端子を有する第１インピーダンスと、
前記第１インピーダンスの前記第２端子に接続される第１端子、および前記共通線に接続される第２端子を有する第２インピーダンスと、
前記第１インピーダンスの前記第２端子と前記第２インピーダンスの前記第１端子とに接続される第１端子、および値ＶＡＤＪを有する前記外部電圧に接続される第２端子、を有する第３インピーダンスと、を有する、請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
さらに、前記第１スイッチに流れる電流または前記第２ダイオードに流れる電流のうちいずれかを選択し、前記選択された電流を表す選択された信号を、前記インダクタに流れる前記インダクタ電流を表す電流信号として出力する電流セレクタを有する、請求項１に記載のスイッチングレギュレータ。
【請求項１３】
前記電流セレクタは、前記コントローラにより制御される、請求項１２に記載のスイッチングレギュレータ。
【請求項１４】
前記第１ダイオードまたは第２ダイオードのうち少なくとも１つは、能動ダイオードであり、前記コントローラにより制御可能である、請求項１に記載のスイッチングレギュレータ。
【請求項１５】
前記能動ダイオードは、
ソース端子、ドレイン端子、ゲート端子、およびバックゲート端子を有するトランジスタであって、前記ソース端子が前記バックゲート端子に接続され、前記ソース端子が前記能動ダイオードのアノード端子を構成し、前記ドレイン端子が前記能動ダイオードのカソード端子を構成する、ＮＭＯＳトランジスタと、
第１端子および第２端子を有するオフセットバイアス電圧源と、
非反転入力端子、反転入力、および出力端子を有する増幅器であって、前記反転入力端子が前記ＮＭＯＳトランジスタの前記ドレイン端子に接続され、前記非反転入力端子が前記オフセットバイアス源の前記第１端子に接続され、前記出力端子が前記ＮＭＯＳトランジスタの前記ゲート端子に接続される、増幅器と、を含み、
前記オフセットバイアス源の前記第２端子は、前記ＮＭＯＳトランジスタの前記ソース端子に接続される、請求項１４に記載のスイッチングレギュレータ。
【請求項１６】
前記能動ダイオードは、
ソース端子、ドレイン端子、ゲート端子、およびバックゲート端子を有するトランジスタであって、前記ソース端子が前記バックゲート端子に接続され、前記ソース端子が前記能動ダイオードのカソード端子を構成し、前記ドレイン端子が前記能動ダイオードのアノード端子を構成するＰＭＯＳトランジスタと、
第１端子および第２端子を有するオフセットバイアス電圧源と、
非反転入力端子、反転入力、および出力端子を有する増幅器であって、前記非反転入力端子が前記ＰＭＯＳトランジスタの前記ソース端子に接続され、前記反転入力端子が前記オフセットバイアス源の前記第１端子に接続され、前記出力端子が前記ＰＭＯＳトランジスタの前記ゲート端子に接続される、増幅器と、を含み、
前記オフセットバイアス源の前記第２端子は、前記ＰＭＯＳトランジスタの前記ドレイン端子に接続される、請求項１４に記載のスイッチングレギュレータ。
【請求項１７】
前記能動ダイオードは、
第１端子、第２端子、および制御端子を有するトランジスタと、
非反転入力端子、反転入力端子、および出力端子を有する増幅器であって、前記非反転入力端子がオフセットバイアス源を介して前記トランジスタの前記第１端子に接続され、前記反転入力端子が前記トランジスタの前記第２端子に接続される、増幅器と、
前記コントローラから制御信号を受ける第１入力、前記増幅器から出力信号を受ける第２入力、および出力、を有する加算回路と、
前記加算回路の前記出力を受ける入力、および前記トランジスタの前記制御端子に結合される出力、を有するドライバ回路であって、前記加算回路の前記出力に基づいて前記トランジスタの動作を制御するドライバ回路と、を含む、請求項１４に記載のスイッチングレギュレータ。
【請求項１８】
前記コントローラは、前記能動ダイオードを制御するモード制御回路を含む、請求項１４に記載のスイッチングレギュレータ。
【請求項１９】
前記モード制御回路は、
前記出力電圧ＶＯＵＴに比例する分割された出力電圧と第１基準電圧との差を、第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記分割された出力電圧と前記第１基準電圧との差を、第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項１８に記載のスイッチングレギュレータ。
【請求項２０】
さらに、第１補償回路を有し、
前記第１補償回路は、
前記分割された出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、第１補償エラー信号を生成する第１補償ネットワークと、を含み、
前記分割された出力電圧と前記第１基準電圧との差を表す前記信号は、前記第１差動入力相互コンダクタンス増幅器の前記第２出力から出力される信号である、請求項１９に記載のスイッチングレギュレータ。
【請求項２１】
前記コントローラは、
第１基準電圧、および前記出力電圧ＶＯＵＴを表す比例出力電圧、を受け、第１補償エラー信号を出力する第１補償回路と、
前記インダクタに流れるインダクタ電流を表す前記電流信号と前記第１補償エラー信号との合計を受け、第２補償エラー信号を出力する第２補償回路と、
前記入力電圧ＶＩＮおよび前記第２補償エラー信号を受け、前記第１スイッチを制御する第１制御信号、および前記第２スイッチを制御する第２制御信号、を出力する変調器回路と、を含む、請求項１に記載のスイッチングレギュレータ。
【請求項２２】
前記第１補償回路は、
前記比例出力電圧を受ける第１入力、前記第１基準電圧を受ける第２入力、第１出力、および第２出力、を有する第１差動入力相互コンダクタンス増幅器と、
前記第１差動入力相互コンダクタンス増幅器の前記第１出力に接続されるネットワークであって、前記第１補償エラー信号を生成する第１補償ネットワークと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２３】
前記第２補償回路は、
第２基準電圧を受ける第１入力、前記インダクタ電流を表す前記電流信号と前記第１補償エラー信号に比例する電流との合計を受ける第２入力、前記第２入力に結合された第１出力、および電流を出力する第２出力、を有する第２差動入力相互コンダクタンス増幅器と、
前記第２差動入力相互コンダクタンス増幅器の第２出力に接続されるネットワークであって、前記第２補償エラー信号を生成する第２補償ネットワークと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２４】
前記変調器回路は、
前記第２補償エラー信号および前記入力電圧ＶＩＮを、第１エラー信号Ｅ１および第２エラー信号Ｅ２に変換するレベルシフト・スケーリングブロックと、
クロック信号を生成するクロック生成器と、
前記第１エラー信号Ｅ１を前記クロック信号と比較して前記第１制御信号を出力し、前記第２エラー信号Ｅ２を前記クロック信号と比較して前記第２制御信号を生成するコンパレータブロックと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２５】
前記クロック信号は、ピーク値ＶＰ、谷値ＶＶ、および傾斜を有する三角波信号であり、
前記ＶＰ、ＶＶ、およびスロープのうち少なくとも１つは、前記入力電圧ＶＩＮに比例する一方、三角波信号の周波数は一定である、請求項２４に記載のスイッチングレギュレータ。
【請求項２６】
さらに、前記第１ダイオードおよび前記第２ダイオードのうち少なくとも１つを制御するモード制御回路を有し、
前記モード制御回路は、
前記出力電圧ＶＯＵＴに比例する前記分割された出力電圧と前記第１基準電圧との差を第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記分割された出力電圧と前記第１基準電圧との差を第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項２１に記載のスイッチングレギュレータ。
【請求項２７】
さらに、前記第１ダイオードおよび前記第２ダイオードのうち少なくとも１つを制御するモード制御回路を有し、
前記モード制御回路は、
前記比例する出力電圧と前記第１基準電圧との差を第１しきい値電圧と比較し、第１比較信号を出力する第１ウィンドウコンパレータと、
前記第１差動入力相互コンダクタンス増幅器の前記第２出力から出力された信号を第２しきい値電圧と比較し、第２比較信号を出力する第２ウィンドウコンパレータと、
セット入力およびリセット入力を有するラッチであって、前記セット入力において前記第１比較信号を受け、前記リセット入力において前記第２比較信号を受け、モード信号を出力するラッチと、を含む、請求項２２に記載のスイッチングレギュレータ。
【請求項２８】
インダクタ、第１スイッチ、および第２スイッチを含む回路における出力電圧を調整する方法であって、
前記出力電圧を表す比例出力電圧を、第１基準電圧と比較して第１補償エラー信号を出力するステップと、
前記インダクタに流れる電流を表す信号を、第２基準電圧と比較して第２補償エラー信号を出力するステップと、
前記第２補償エラー信号を、第１補償エラー信号Ｅ１および第２補償エラー信号Ｅ２に変換するステップと、
前記第１補償エラー信号Ｅ１をクロック信号と比較し、第１制御信号を出力して前記第１スイッチを制御し、前記第２補償エラー信号Ｅ２を前記クロック信号と比較し、第２制御信号を出力して前記第２スイッチを制御するステップと、を有する方法。
【請求項２９】
前記信号を比較するステップは、前記インダクタに流れる電流を表す前記信号と前記第１補償エラー信号との合計を表す信号を、前記第２基準電圧と比較するステップを含む、請求項２８に記載の方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−５９２５２（Ｐ２０１３−５９２５２Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２４７５７８（Ｐ２０１２−２４７５７８）
【出願日】平成２４年１１月９日（２０１２．１１．９）
【分割の表示】特願２００８−２２９９３２（Ｐ２００８−２２９９３２）の分割
【原出願日】平成２０年９月８日（２００８．９．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１２−２４７５７８（Ｐ２０１２−２４７５７８）
【出願日】平成２４年１１月９日（２０１２．１１．９）
【分割の表示】特願２００８−２２９９３２（Ｐ２００８−２２９９３２）の分割
【原出願日】平成２０年９月８日（２００８．９．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]