パルス電圧供給回路
【課題】液晶パネルのバックライト光源などに使用される放電管に適切なパルス電圧供給回路を提供する。
【解決手段】本発明によるパルス電圧供給回路ＰＳ１は、第１の直流電源Ｅ１及び第２の直流電源Ｅ２とを直列接続し、第１の直流電源側から負荷側に電流を供給する第１の半導体素子Ｑ１、負荷側から第１の直流電源側に電流を供給する第２の半導体素子Ｑ２、第２の直流電源側から負荷側に電流を供給する第３の半導体素子Ｑ３、負荷側から第２の直流電源側に電流を供給する第４の半導体素子Ｑ４を備え、これら半導体素子を順次パルス駆動し、さらに、これら半導体素子の負荷側に誘導性回路素子Ｌ１と、容量性回路素子Ｃ１を備えることにより、正電圧パルスと負電圧パルスを交互に周期的に供給するパルス電圧供給回路において、エネルギーの効率的利用を可能とした。
【解決手段】本発明によるパルス電圧供給回路ＰＳ１は、第１の直流電源Ｅ１及び第２の直流電源Ｅ２とを直列接続し、第１の直流電源側から負荷側に電流を供給する第１の半導体素子Ｑ１、負荷側から第１の直流電源側に電流を供給する第２の半導体素子Ｑ２、第２の直流電源側から負荷側に電流を供給する第３の半導体素子Ｑ３、負荷側から第２の直流電源側に電流を供給する第４の半導体素子Ｑ４を備え、これら半導体素子を順次パルス駆動し、さらに、これら半導体素子の負荷側に誘導性回路素子Ｌ１と、容量性回路素子Ｃ１を備えることにより、正電圧パルスと負電圧パルスを交互に周期的に供給するパルス電圧供給回路において、エネルギーの効率的利用を可能とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパルス電圧供給回路に関する。詳しくは、主として液晶のバックライトとして用いる放電管を放電させるためのパルス電圧供給回路に関する。
【背景技術】
【０００２】
従来、液晶パネルのバックライト光源としては、冷陰極放電管が使用されて来た。しかし、冷陰極放電管は内部に水銀蒸気を封入しており、環境負荷上好ましくない。これに対してキセノン放電管は内部に不活性ガスであるキセノンガスを封入しており、環境に悪影響を及ぼすことはない。ところで、放電管の放電には、交流電圧が供給されるが、放電の安定化、均一化のために正負パルス電圧が交互に供給される例もある（特許文献１参照）。
【０００３】
図１５にパルス電圧を、図１６にパルス電圧を供給するための供給回路ＰＳ１１の例を示す。図１５において、パルス電圧の特性として、例えば、パルス電圧±Ｖｐ＝８００〜１５００Ｖ、パルス周期Ｔ＝２５〜１００μｓ、パルス幅Ｔｐ＝０．５〜１０μｓが適用される。図１６において、Ｌｐは負荷であるキセノン放電管、Ｘ１，Ｘ２はパルス電圧供給回路ＰＳ１１から負荷Ｌｐに電力を供給するための第１の出力端子、第２の出力端子、Ｅ１，Ｅ２は負荷Ｌｐに電力を供給するための第１の直流電源、第２の直流電源で、基準電位線Ｖ０を挟んで直列に接続されており、Ｅ１＝略８００〜１５００Ｖ、Ｅ２＝略８００〜１５００Ｖで可変である。Ｃｓは負荷Ｌｐに並列に存在する浮遊容量で、通常１００〜５００ｐＦである。Ｑ５〜Ｑ８は半導体素子で例えばパワーＭＯＳＦＥＴ（金属−酸化物−半導体型電界効果トランジスタ）、バイポーラトランジスタ又はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で構成される。Ｑ５は第１の直流電源Ｅ１から負荷側に正極性のパルスを供給するためのスイッチングを行う第５の半導体素子、Ｑ６は第２の直流電源Ｅ２から負荷側に負極性のパルスを供給するためのスイッチングを行う第６の半導体素子、Ｑ７及びＱ８は浮遊容量Ｃｓに蓄積された電荷を放電するためのスイッチングを行う第７、第８の半導体素子である。第７、第８の半導体素子Ｑ７，Ｑ８は、その一方がオンすると、他方のダイオードと協働して電荷を放電する。Ｒ８は浮遊容量Ｃｓ及び半導体素子Ｑ５〜Ｑ８にピーク電流が流れるのを防止する抵抗器である。
【０００４】
第５〜第８の半導体素子Ｑ５〜Ｑ８は信号線ｇ５〜ｇ８を通してスイッチ制御手段ＣＴＬに接続され、スイッチ制御手段ＣＴＬは半導体素子Ｑ５〜Ｑ８をパルス信号によりオンオフ制御して出力端子Ｘ１，Ｘ２にパルス電圧を出力する。半導体素子Ｑ５を時間幅Ｔｐオンすると、放電管Ｌｐに電圧＋Ｖｐ，幅Ｔｐの正極性のパルスが印加され、次に半導体素子Ｑ７を時間幅ｔｅ（＝Ｔ／２−Ｔｐ）オンして浮遊容量Ｃｓに蓄積された電荷を放電し、次に半導体素子Ｑ６を時間幅Ｔｐオンすると、放電管Ｌｐに電圧−Ｖｐ，幅Ｔｐの負極性のパルスが印加され、次に半導体素子Ｑ８を時間幅ｔｅ（＝Ｔ／２−Ｔｐ）オンして浮遊容量Ｃｓに蓄積された電荷を放電する。このサイクルを周期Ｔで繰り返すことにより、放電管Ｌｐには図１５に示すようなパルス電圧が供給され、放電管Ｌｐは安定した放電を持続できる。
【０００５】
【特許文献１】特開平９−１１５４８３号公報（段落０００９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１６に示すようなパルス電圧供給回路では、放電管に存在する浮遊容量Ｃｓを充放電するためのエネルギーが回路損失となり、電力効率が低くなる。例えば、浮遊容量Ｃｓを５００ｐＦ、放電管の駆動電圧±Ｖｐを１５００Ｖ、駆動パルス周波数を２０ｋＨｚとすると、浮遊容量Ｃｓを充放電する電力は５００ｐＦ×（１５００Ｖ）２×２０ｋＨｚ＝２２．５Ｗとなり、この電力が抵抗Ｒ８で全て消費されてしまう。またこのような大きな電力を発生する抵抗器は大型になる。また、液晶パネルのバックライト光源全体としては、多数本の放電管が必要であり、３２インチ程度の液晶パネルでは、例えば、２０本程度の放電管が使用される。この場合に全体の電力損失は２２．５Ｗ×２０＝４５０Ｗとなり、非常に大きな電力を消費することとなり、この熱処理が困難になる。
【０００７】
本発明は、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載のパルス電圧供給回路ＰＳ１は、例えば図１に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、前記第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃの負荷側に接続された第１の誘導性回路素子Ｌ１と、第１の誘導性回路素子Ｌ１の負荷側に接続された第１の出力端子Ｘ１と基準電位線Ｖ０に接続された第２の出力端子Ｘ２との間に接続された第１の容量性回路素子Ｃ１を備え、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。
【０００９】
ここにおいて、誘導性回路素子とは実質的に誘導性の回路素子をいい、例えばインダクタに非常に小さな抵抗が直列に又は非常に大きな抵抗が並列に接続されていても良い。容量性回路素子とは、実質的に容量性の回路素子をいい、例えばキャパシタに非常に小さな抵抗が直列に又は非常に大きな抵抗が並列に接続されていても良い。また、基準電位線Ｖ０と第２の出力端子Ｘ２間に基準電位線Ｖ０の電位に実質的に影響を与えない小さな抵抗又は小さなインダクタンスが挿入されていても良い。また、パルス電圧供給回路は必ずしも一体的に構成されなくても良く、例えば、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とからなる回路部分を切り離し可能に構成し、切り離された回路部分を交換して使用しても良く、別途負荷に取り付けて使用しても良い。また、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とを個別に切り離し可能に構成し、これら切り離された回路素子を交換して使用しても良く、個別に負荷に取り付けて使用しても良い。このように構成すると、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。
【００１０】
また、請求項２に記載のパルス電圧供給回路ＰＳ２は、例えば図３に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃと第１の双方向スイッチ回路ＳＷ１との間に接続された第２の誘導性回路素子Ｌ２及び接続点Ｘｃと第２の双方向スイッチ回路ＳＷ２との間に接続された第３の誘導性回路素子Ｌ３と、接続点Ｘｃに接続された第１の出力端子Ｘ１と基準電位線Ｖ０に接続された第２の出力端子Ｘ２との間に接続された第２の容量性回路素子Ｃ２とを備え、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に正電圧パルスと負電圧パルスを交互に供給する。
【００１１】
ここにおいて、第２の誘導性回路素子Ｌ２と第３の誘導性回路素子Ｌ３との接続点Ｘｃから負荷側に第７の誘導性回路素子Ｌ７（図６参照）があっても良い。この場合には、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３のインダクタンスをそれぞれ、Ｌ２＋Ｌ７，Ｌ３＋Ｌ７とみなし、第７の誘導性回路素子Ｌ７の出力側端子を接続点Ｘｃとみなした場合の、本実施の形態の構成と等価となるので、このようにみなし、本請求項の範囲に含まれるものとする。このように構成すると、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。
【００１２】
また、請求項３に記載のパルス電圧供給回路ＰＳ３は、例えば図４に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源Ｅ２側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃと負荷Ｌｐの第１の電極Ｐ１との間に接続された第４の誘導性回路素子Ｌ４と、負荷Ｌｐの第１の電極Ｐ１と基準電位線Ｖ０に接続された負荷Ｌｐの第２の電極Ｐ２との間に接続された第３の容量性回路素子Ｃ３とを備え、負荷Ｌｐの第１の電極Ｐ１と負荷Ｌｐの第２の電極Ｐ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。なお、図１に示すような、接続点Ｘｃと第１の電極Ｐ１の間に第１の出力端子Ｘ１があり、基準電位線Ｖ０と第２の電極Ｐ２の間に第２の出力端子Ｘ２がある場合にも、本請求項を適用可能である。このように構成すると、請求項１と実質的に同様の回路構成を実現できる。
【００１３】
また、請求項４に記載のパルス電圧供給回路ＰＳ４は、例えば図５に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と負荷Ｌｐの第１の電極Ｐ１との間に接続された第５の誘導性回路素子Ｌ５と、第２の双方向スイッチ回路ＳＷ２の負荷側と負荷Ｌｐの第１の電極Ｐ１との間に接続された第６の誘導性回路素子Ｌ６と、負荷Ｌｐの第１の電極Ｐ１と基準電位線Ｖ０に接続された負荷Ｌｐの第２の電極Ｐ２との間に接続された第４の容量性回路素子Ｃ４とを備え、負荷Ｌｐの第１の電極Ｐ１と負荷Ｌｐの第２の電極Ｐ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。なお、図２に示すような、接続点Ｘｃと第１の電極Ｐ１の間に第１の出力端子Ｘ１があり、基準電位線Ｖ０と第２の電極Ｐ２の間に第２の出力端子Ｘ２がある場合にも、本請求項を適用可能である。このように構成すると、請求項２と実質的に同様の回路構成を実現できる。
【００１４】
また、請求項５に記載のパルス電圧供給回路ＰＳ７は、請求項１乃至請求項４のいずれか１項に記載のパルス電圧供給回路において、例えば図８に示すように、第１の誘導性回路素子Ｌ１、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３、第４の誘導性回路素子Ｌ４、第５の誘導性回路素子Ｌ５又は第６の誘導性回路素子Ｌ６のインダクタンスが配線の有するインダクタンスＬｓを含む。
【００１５】
また、請求項６に記載のパルス電圧供給回路ＰＳ８は、請求項３乃至請求項５のいずれか１項に記載のパルス電圧供給回路において、例えば図９に示すように、第３の容量性回路素子Ｃ３又は第４の容量性回路素子Ｃ４のキャパシタンスが負荷Ｌｐの浮遊容量のキャパシタンスＣｓを含む。
【００１６】
また、請求項７に記載の発明は、請求項１乃至請求項６のいずれか１項に記載のパルス電圧供給回路において、第１の半導体スイッチ回路ＳＳ１乃至第４の半導体スイッチ回路ＳＳ４は、パワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴ（Ｑ１〜Ｑ４）と逆流防止用のダイオードＤ１〜Ｄ４とを直列接続して構成される。このように構成すると、小型で精度の良い各半導体スイッチ回路を構成できる。
【００１７】
また、請求項８に記載の発明は、請求項１乃至請求項７のいずれか１項に記載のパルス電圧供給回路において、第１の直流電源Ｅ１及び第２の直流電源Ｅ２は、商用交流電源から整流された直流電力よりＤＣ−ＤＣ変換されて供給された電力を供給する（図１４参照）。ここにおいて、ＤＣ−ＤＣ変換とは、直流電圧レベルの変換をいうが、同じレベルに変換される場合も含むものとする。このように構成すると商用交流を電源として使用でき、利用の機会が増える。
【発明の効果】
【００１８】
本発明によれば、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。なお、キセノン放電管は環境に悪影響を及ぼすことはないので、負荷がキセノン放電管の場合に本発明を用いると好適である。
【発明を実施するための最良の形態】
【００１９】
以下に、図面に基づき本発明の実施の形態を説明する。
【００２０】
［第１の実施の形態］
図１は第１の実施の形態におけるパルス電圧供給回路ＰＳ１の回路構成例を示す。図１６との大きな差異は、抵抗器Ｒ８が無くなり、インダクタＬ１とコンデンサＣ１が挿入されている点である。図１において、Ｌｐは負荷であるキセノン放電管、Ｘ１，Ｘ２はパルス電圧供給回路ＰＳ１から負荷Ｌｐに電力を供給するための第１の出力端子、第２の出力端子、Ｐ１，Ｐ２は負荷Ｌｐの第１の電極、第２の電極、Ｅ１，Ｅ２は負荷Ｌｐに電力を供給するための第１の直流電源、第２の直流電源で、基準電位線Ｖ０を挟んで直列に接続されており、略５００〜１０００Ｖで可変である。第１の直流電源Ｅ１は正極側に、第２の直流電源Ｅ２は負極側に配置される。Ｃｓは負荷Ｌｐに並列に存在する浮遊容量で、通常１００〜５００ｐＦである。本実施の形態では、第１の出力端子Ｘ１と第１の電極Ｐ１間、第２の出力端子Ｘ２と第２の電極Ｐ２間には何も挿入されていないので、第１、第２の出力端子Ｘ１，Ｘ２間に出力される電圧がそのまま、第１、第２の電極Ｐ１，Ｐ２間に印加される。
【００２１】
Ｑ１〜Ｑ４は第１〜第４の半導体素子で例えばパワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴで構成される。Ｄ１〜Ｄ４は逆流防止用の第１〜第４のダイオードである。第１の半導体素子Ｑ１と第１のダイオードＤ１は直列に接続され、第１の直流電源Ｅ１から負荷側に電流を供給するための第１の半導体スイッチ回路ＳＳ１を構成し、第１、第２の出力端子Ｘ１、Ｘ２間、すなわち、負荷Ｌｐの第１、第２の電極Ｐ１、Ｐ２間に正極性のパルスを供給する。第２の半導体素子Ｑ２と第２のダイオードＤ２は直列に接続され、負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２を構成し、負荷側の正電圧エネルギーを第１の直流電源Ｅ１に回収する。第１の半導体スイッチ回路ＳＳ１と第２の半導体スイッチ回路ＳＳ２は並列接続されて、第１の直流電源Ｅ１と負荷Ｌｐ間に流れる電流の方向を制御する第１の双方向スイッチ回路ＳＷ１を構成する。第３の半導体素子Ｑ３と第３のダイオードＤ３は直列に接続され、第２の直流電源Ｅ２から負荷側に電流を供給するための第３の半導体スイッチ回路ＳＳ３を構成し、第１、第２の出力端子Ｘ１、Ｘ２間、すなわち、負荷Ｌｐの第１、第２の電極Ｐ１、Ｐ２間に負極性のパルスを供給する。第４の半導体素子Ｑ４と第４のダイオードＤ４は直列に接続され、負荷側から第２の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ４を構成し、負荷側の負電圧エネルギーを第２の直流電源Ｅ２に回収する。第３の半導体スイッチ回路ＳＳ３と第４の半導体スイッチ回路ＳＳ４は並列接続されて、第２の直流電源Ｅ２と負荷Ｌｐ間に流れる電流の方向を制御する第２の双方向スイッチ回路ＳＷ２を構成する。
【００２２】
第１〜第４の半導体素子Ｑ１〜Ｑ４のそれぞれの制御電極（ゲート電極、ベース電極等）は信号線ｇ１〜ｇ４を通してスイッチ制御手段ＣＴＬに接続される。信号線ｇ１〜ｇ４は、例えば図示しないパルストランス等により互いに絶縁されてスイッチ制御手段ＣＴＬに接続される。スイッチ制御手段ＣＴＬは第１〜第４の半導体素子Ｑ１〜Ｑ４をパルス信号によりオンオフ制御して、第１の双方向スイッチ回路ＳＷ１及び第２の双方向スイッチ回路ＳＷ２を流れる電流の方向とタイミングを制御する。第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とが接続され、その接続点Ｘｃと第１の出力端子Ｘ１間に第１の誘導性回路素子としての第１のインダクタＬ１が接続され、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に第１の容量性回路素子としての第１のコンデンサＣ１が接続され、また、第２の出力端子Ｘ２は基準電圧線Ｖ０に接続される。
【００２３】
図２に第１の実施の形態における第１〜第４の半導体素子Ｑ１〜Ｑ４を駆動するパルス及び出力電圧波形の例を示す。半導体素子Ｑ１〜Ｑ４を駆動するパルスはスイッチ制御手段ＣＴＬにより生成され、信号線ｇ１〜ｇ４から供給される。図１のパルス電圧供給回路ＰＳ１の動作を図２の動作波形に基づいて説明する。図２の（ａ）〜（ｄ）にそれぞれ、第１〜第４の半導体素子Ｑ１〜Ｑ４のオンオフタイミングの例を示す。また、図２の（ｅ），（ｆ）に第１、第２の双方向スイッチ回路ＳＷ１，ＳＷ２を流れる電流、すなわち半導体素子Ｑ１〜Ｑ４それぞれに流れる電流ＩＱ１〜ＩＱ４の波形を示す。さらに、図２の（ｇ）に第１、第２の出力端子Ｘ１，Ｘ２間に供給される出力電圧の波形の例を示す。
【００２４】
まず、第１の半導体素子Ｑ１を時間幅ｔｄの間オンすると、第１の半導体素子Ｑ１、第１のダイオードＤ１及び第１のインダクタＬ１を通して第１の直流電源Ｅ１側から負荷Ｌｐ側に電流が流れる。この時、Ｌ１とＣ１＋Ｃｓの直列共振作用が発生して、第１、第２の出力端子Ｘ１，Ｘ２間には正極性のパルス電圧＋Ｖｐとして第１の直流電源Ｅ１の略２倍の電圧が発生する。例えば、Ｌ１＝１０μＨ，Ｃ１＝２０００ｐＦ，Ｃｓ＝５００ｐＦ，Ｅ１＝７５０Ｖの場合、出力波形最大値は＋Ｖｐ＝１５００Ｖとなる。更に詳しく述べると、Ｌ１＝１０μＨ，Ｃ１＋Ｃｓ＝２５００ｐＦの場合その直列共振周波数は約１ＭＨｚとなり、その半周期０．５μｓで第１のコンデンサＣ１にかかる電圧は最大値１５００Ｖに達する。この時、第１の半導体素子Ｑ１には図２の（ｅ）に示す電流が第１の直流電源Ｅ１から直列共振電流ＩＱ１として流れ出す。電流ＩＱ１の時間幅は０．５μｓであり、従ってｔｄ＝０．５μｓ以上となる。次に、第１の半導体素子Ｑ１を所定の時間ｔｄ後にオフにし、第１の半導体素子Ｑ１をオンにしてから所定の時間Ｔｐ経過後に第２の半導体素子Ｑ２を時間幅ｔｄ（Ｔｐ≧ｔｄ）の間オンにすると、第２の半導体素子Ｑ２、第２のダイオードＤ２を通して負荷側から第１の直流電源Ｅ１側に図２の（ｅ）に示す電流ＩＱ２が流れ、負荷側の第１のコンデンサＣ１および浮遊容量Ｃｓに充電された正電荷が第１のインダクタＬ１を通して第１の直流電源Ｅ１に回収される。この時電流ＩＱ２の時間幅も０．５μｓとなり、第１のコンデンサＣ１及び浮遊容量Ｃｓの電荷は第１のインダクタＬ１との直列共振作用により理想的には全て第１の直流電源Ｅ１に回収されるので、電力損失は発生しない。
【００２５】
第１の半導体素子Ｑ１のオンから時間Ｔ／２経過後に、第３の半導体素子Ｑ３を時間幅ｔｄオンすると、第３の半導体素子Ｑ３、第３のダイオードＤ３及び第１のインダクタＬ１を通して第２の直流電源Ｅ２側から負荷Ｌｐ側に電流が流れ、第１、第２の出力端子Ｘ１，Ｘ２間に電圧−Ｖｐの負極性のパルスが発生する。この時、Ｌ１とＣ１＋Ｃｓの直列共振作用が発生して、第１、第２の出力端子Ｘ１，Ｘ２間には直流電源Ｅ２の略２倍の電圧が発生する。この時、第３の半導体素子Ｑ３には図２の（ｆ）に示す電流が第２の直流電源Ｅ２から直列共振電流ＩＱ３として流れ出す。電流ＩＱ３の時間幅は０．５μｓであり、従ってｔｄ＝０．５μｓ以上となる。次に、第３の半導体素子Ｑ３を所定の時間ｔｄ後にオフにし、第３の半導体素子Ｑ３をオンにしてから所定の時間Ｔｐ経過後に第４の半導体素子Ｑ４を時間幅ｔｄ（Ｔｐ≧ｔｄ）の間オンにすると、第４の半導体素子Ｑ４、第４のダイオードＤ４を通して負荷側から第２の直流電源Ｅ２側に図２の（ｆ）に示す電流ＩＱ４が流れ、負荷側の第１のコンデンサＣ１及び浮遊容量Ｃｓに充電された負電荷が第１のインダクタＬ１を通して第２の直流電源Ｅ２に回収される。この時電流ＩＱ４の時間幅も０．５μｓとなり、第１のコンデンサＣ１及び浮遊容量Ｃｓの電荷は第１のインダクタＬ１との直列共振作用により理想的には全て第２の直流電源Ｅ２に回収されるので、電力損失は発生しない。
【００２６】
第３の半導体素子Ｑ３のオンから時間Ｔ／２経過後に、第１の半導体素子Ｑ１を時間幅ｔｄオンする。以下、図２の（ａ）〜（ｄ）に示すパルス駆動が繰り返される。ここにおいて、第１の半導体素子Ｑ１をオンにしてから第３の半導体素子Ｑ３をオンにするまでのサイクルと第３の半導体素子Ｑ３をオンにしてから第１の半導体素子Ｑ１をオンにするまでのサイクルとはそれぞれＴ／２である。
【００２７】
第１、第２の出力端子Ｘ１，Ｘ２間に出力されるパルスの特性として、例えば、パルス電圧±Ｖｐ＝８００〜１５００Ｖ、パルス周期Ｔ＝２５〜１００μｓ、パルス幅Ｔｐ＝０．５μｓ〜１０μｓが供給される。このサイクルを周期Ｔで繰り返すことにより、キセノン放電管Ｌｐにはパルス電圧が周期的に供給される。ここでＴｐをｔｄに等しくとれば、Ｔｐ＝０．５μｓとなる。なお、典型的には第１、第２の直流電源Ｅ１，Ｅ２の起電力を等しくし、負荷Ｌｐに対し正負のパルス電圧を対称的に供給するが、これらの起電力を異ならせ、或は第１〜第４の半導体素子Ｑ１〜Ｑ４に供給するパルス信号のバランスを変えることにより、負荷Ｌｐに供給するパルス電圧を非対称的にすることも可能である。
【００２８】
これにより、キセノン放電管Ｌｐは安定した放電を持続できる。また、浮遊容量Ｃｓを充放電するエネルギーは理想的には全て電源側に回収されるので、電力効率が格段に改善される。また、回路内部に損失を発生する抵抗器が無くなるので、多数本の放電管を使用する場合にも熱処理の問題が生じない。また、大型の抵抗器が不要になるので、装置全体の小型化が可能となる。
【００２９】
［第２の実施の形態］
図３に第２の実施の形態におけるパルス電圧供給回路ＰＳ２の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子として第１のインダクタＬ１が第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２との接続点Ｘｃの負荷側に接続される例を説明したが、本実施の形態では、接続点Ｘｃと第１の双方向スイッチ回路ＳＷ１との間に第２の誘導性回路素子としての第２のインダクタＬ２が接続され、接続点Ｘｃと第２の双方向スイッチ回路ＳＷ２との間に第３の誘導性回路素子としての第３のインダクタＬ３が接続される例について説明する。また、第１の容量性回路素子としての第１のコンデンサＣ１に代えて第２の容量性回路素子としての第２のコンデンサＣ２が用いられるが、実質的には第１のコンデンサＣ１と同様である。第１の実施の形態では第１、第２の直流電源Ｅ１，Ｅ２から第１の容量性回路素子Ｃ１及び浮遊容量Ｃｓへの電荷の集積及び第１の容量性回路素子Ｃ１及び浮遊容量Ｃｓから第１、第２の直流電源Ｅ１，Ｅ２への電荷の回収に第１のインダクタＬ１が寄与したが、本実施の形態では、第１の直流電源Ｅ１から第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓへの電荷の集積及び第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓから第１の直流電源Ｅ１への電荷の回収に第２のインダクタＬ２が寄与し、第２の直流電源Ｅ２から第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓへの電荷の集積及び第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓから第２の直流電源Ｅ２への電荷の回収に第３のインダクタＬ３が寄与する。その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。
【００３０】
［第３の実施の形態］
図４に第３の実施の形態におけるパルス電圧供給回路ＰＳ３の回路構成例を示す。第１の実施の形態では、パルス電圧供給回路ＰＳ１は負荷Ｌｐに電力を供給するための第１の出力端子Ｘ１、第２の出力端子Ｘ２を有するが、第３の実施の形態では、パルス電圧供給回路ＰＳ３が負荷Ｌｐと一体的に構成され、第１の出力端子Ｘ１、第２の出力端子Ｘ２を有せず、直接負荷Ｌｐの第１の電極Ｐ１、第２の電極Ｐ２間に電力を供給する。この構成では、接続点Ｘｃと負荷Ｌｐの第１の電極Ｐ１間に第４の誘導性回路素子としての第４のインダクタＬ４が接続され、負荷Ｌｐの第１の電極Ｐ１と第２の電極Ｐ２間に第３の容量性回路素子としての第３のコンデンサＣ３が接続され、また、負荷Ｌｐの第２の電極Ｐ２は基準電圧線Ｖ０に接続される。かかる構成は実質的には第１の実施の形態と同様といえ、同様の効果を奏する。
【００３１】
［第４の実施の形態］
図５に第４の実施の形態におけるパルス電圧供給回路ＰＳ４の回路構成例を示す。第２の実施の形態では、パルス電圧供給回路ＰＳ２は負荷Ｌｐに電力を供給するための第１の出力端子Ｘ１、第２の出力端子Ｘ２を有するが、第４の実施の形態では、パルス電圧供給回路ＰＳ４が負荷Ｌｐと一体的に構成され、第１の出力端子Ｘ１、第２の出力端子Ｘ２を有せず、直接負荷Ｌｐの第１の電極Ｐ１、第２の電極Ｐ２間に電力を供給する。この構成では、負荷Ｌｐの第１の電極Ｐ１と第１の双方向スイッチ回路ＳＷ１との間に第５の誘導性回路素子としての第５のインダクタＬ５が接続され、負荷Ｌｐの第１の電極Ｐ１と第２の双方向スイッチ回路ＳＷ２との間に第６の誘導性回路素子としての第６のインダクタＬ６が接続され、また、負荷Ｌｐの第１の電極Ｐ１と第２の電極Ｐ２との間に第４の容量性回路素子としての第４のコンデンサＣ４が接続される。かかる構成は実質的には第２の実施の形態と同様といえ、同様の効果を奏する。
【００３２】
［第５の実施の形態］
図６に第５の実施の形態におけるパルス電圧供給回路ＰＳ５の回路構成例を示す。本実施の形態では、第２の実施の形態の構成に、さらに、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２との接続点Ｘｃの負荷側に第７の誘導性回路素子Ｌ７を接続した構成である。この場合には、第２の実施の形態における、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３のインダクタンスをそれぞれ、Ｌ２＋Ｌ７，Ｌ３＋Ｌ７とみなし、第７の誘導性回路素子Ｌ７の出力側端子を接続点Ｘｃとみなした場合と等価であり第２の実施の形態と同様の効果を得られる。
【００３３】
［第６の実施の形態］
図７に第６の実施の形態におけるパルス電圧供給回路ＰＳ６の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子Ｌ１及び第１の容量性回路素子Ｃ１がパルス電圧供給回路ＰＳ１に一体的に接続されている例を説明したが、本実施の形態では第１の誘導性回路素子Ｌ１及び第１の容量性回路素子Ｃ１がパルス電圧供給回路本体ＰＳ３０から切り離し可能な例を説明する。図７において、Ｙ１，Ｙ２は第１、第２の接続端子（説明の便宜のため接続される２つの回路について共通の符号で示す）であり、それぞれ接続点Ｘｃ、基準電位線Ｖ０に接続されている。したがって、第１、第２の接続端子Ｙ１，Ｙ２はパルス電圧供給回路本体ＰＳ３０の出力端子として機能する。第１の誘導性回路素子Ｌ１としての第１のインダクタＬ１を第１の出力端子Ｘ１と第１の接続端子Ｙ１間に有し、第１の容量性回路素子Ｃ１としての第１のコンデンサＣ１を第１の出力端子Ｘ１と第２の出力端子Ｘ２間に有し、第２の出力端子Ｘ２と第２の接続端子Ｙ２とが接続されたインタフェース回路ＰＳ３１はパルス電圧供給回路本体ＰＳ３０（パルス電圧供給回路ＰＳ６からインタフェース回路ＰＳ３１を除いた回路）から第１、第２の接続端子Ｙ１，Ｙ２で切り離し可能である。これにより、本実施の形態では、負荷Ｌｐに応じて種々のインタフェース回路ＰＳ３１から適切なインダクタンスとキャパシタンスの組を選択して使用できる。
【００３４】
その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。なお、本構成におけるインタフェース回路ＰＳ３１の部分を負荷側に有する場合にも、実質的には本実施の形態と変りがないので、同様の効果を得られる。また、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とを個別に切り離し、これら切り離された回路素子を交換して使用したり、個別に負荷に取り付けて使用しても、同様の効果を得られる。なお、第２の実施の形態についてもかかるインタフェース回路を取りつけ可能である。
【００３５】
［第７の実施の形態］
図８に第７の実施の形態におけるパルス電圧供給回路ＰＳ７の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子Ｌ１は個別の回路素子として接続されている例を説明したが、本実施の形態では第４の誘導性回路素子Ｌ４のインダクタンスが配線の有するインダクタンスＬｓを含む構成の例を示す。すなわち、第４の誘導性回路素子Ｌ４のインダクタンスは第１の実施の形態における第１の誘導性回路素子Ｌ１のインダクタンスと配線の有するインダクタンスＬｓの和で表され、Ｌ４＝Ｌ１＋Ｌｓになる。この場合、配線の有するインダクタンスＬｓは第１の出力端子Ｘ１に対してパルス電圧供給回路ＰＳ７側にあっても良く、第１の出力端子Ｘ１と負荷Ｌｐの第１の電極Ｐ１間にあっても良く、第２の出力端子Ｘ２と負荷Ｌｐの第２の電極Ｐ２間にあっても良い。第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐまでの回路構成は、実質的に図１に示す第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第４の実施形態における第５、第６の誘導性回路素子Ｌ５、Ｌ６のインダクタンスが第２の実施形態における、第２、第３の誘導性回路素子Ｌ２、Ｌ３のインダクタンスと配線の有するインダクタンスＬｓとの和で表されるような、配線の有するインダクタンスＬｓを含む場合も、第２の実施形態と実質的に同様である。この場合も、配線の有するインダクタンスＬｓは第１の出力端子Ｘ１に対してパルス電圧供給回路ＰＳ４側にあっても良く、第１の出力端子Ｘ１と負荷Ｌｐの第１の電極Ｐ１間にあっても良く、第２の出力端子Ｘ２と負荷Ｌｐの第２の電極Ｐ２間にあっても良い。
【００３６】
［第８の実施の形態］
図９に第８の実施の形態におけるパルス電圧供給回路ＰＳ８の回路構成例を示す。第１の実施の形態では、第１の容量性回路素子Ｃ１は個別の回路素子として接続されている例を説明したが、本実施の形態では容量性回路素子Ｃ３のキャパシタンスが、負荷Ｌｐに並列に存在する浮遊容量のキャパシタンスを含む構成の例を示す。図９では、第１の実施の形態における第１の容量性回路素子Ｃ１のキャパシタンスの全部が浮遊容量Ｃｓのキャパシタンスで置換されて第３の容量性回路素子Ｃ３（第１、第２の電極Ｐ１，Ｐ２間に接続される）を構成している。この場合でも、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐの第１の電極Ｐ１までの回路構成は、実質的に図１の第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第３の容量性回路素子Ｃ３のキャパシタンスが第１の容量性回路素子Ｃ１のキャパシタンスと浮遊容量Ｃｓのキャパシタンスの和Ｃ１＋Ｃｓで表される場合も実質的に第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第３の容量性回路素子のキャパシタンスＣ３が第１の実施形態における第１の容量性回路素子Ｃ１のキャパシタンスと負荷Ｌｐに並列に存在する浮遊容量Ｃｓのキャパシタンスとの和で表されるような、浮遊容量Ｃｓを含む場合も、第１の実施形態と実質的に同様である。また、第３の容量性回路素子のキャパシタンスＣ３が負荷Ｌｐの浮遊容量Ｃｓの代わりに、負荷Ｌｐに並列に存在するキャパシタンスを含む場合も同様であり、この場合は、負荷Ｌｐに並列に存在するキャパシタンスは第１の出力端子Ｘ１及び第２の出力端子Ｘ２に対してパルス電圧供給回路ＰＳ８側にあっても良く、第１の出力端子Ｘ１及び第２の出力端子Ｘ２に対して負荷Ｌｐ側にあっても良い。
【００３７】
［第９の実施の形態］
図１０に第９の実施の形態におけるパルス電圧供給回路ＰＳ９の回路構成例を示す。本実施の形態では、第３の実施の形態における第４の誘導性回路素子Ｌ４のインダクタンスが配線の有するインダクタンスＬｓのみであり、第３の容量性回路素子Ｃ３のキャパシタンスが負荷Ｌｐに並列に存在する浮遊容量のキャパシタンスＣｓのみで構成される例を示す。第４の誘導性回路素子Ｌ４のインダクタンスが全て配線インダクタＬｓのインダクタンスからなる場合も第３の実施の形態と同様であり、同様の効果を奏する。また、第３の容量性回路素子Ｃ３のキャパシタンスの全部が浮遊容量Ｃｓのみのキャパシタンスの場合も第３の実施の形態と同様であり、同様の効果を奏する。したがって、本実施の形態の場合も、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐの第１の電極Ｐ１までの回路構成は、実質的に図１の第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。
【００３８】
［第１０の実施の形態］
図１１に第１０の実施の形態におけるパルス電圧供給回路ＰＳ１０の回路構成例を示す。第１乃至第９の実施の形態では、半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、誘導性回路素子Ｌ１〜Ｌ６、負荷Ｌｐ及び回路配線には損失が無い理想的なものとして説明したが、実際の回路では半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、誘導性回路素子Ｌ１〜Ｌ６、負荷Ｌｐ、回路の配線には必ず損失が存在するので、本実施の形態にはこれらの損失がある場合の例を説明する。半導体素子および誘導性回路素子の損失抵抗をＲ１で代表して表し、負荷Ｌｐの損失抵抗をＲ２で表した。容量性回路素子の損失は通常非常に小さく、回路動作に影響を与えないので無視できる。その他の構成は図１と同様である。
【００３９】
図１２に誘導性回路素子に損失抵抗がある場合の半導体素子を駆動するパルス及び出力電圧波形の例を示す。まず、回路に直列に存在する損失抵抗Ｒ１の効果について説明する。この場合、損失抵抗Ｒ２は十分大きく無視できるものと仮定する。回路に直列に抵抗Ｒ１が存在する場合の半導体素子を駆動するパルスを図１２の（ａ）〜（ｄ）に、出力端子Ｘ１、Ｘ２間の出力電圧波形を図１２の（ｅ）〜（ｆ）に示す。図１２の（ａ）〜（ｄ）は図２の（ａ）〜（ｄ）と同じであるが、図１２の（ｅ）〜（ｆ）は図２の（ｇ）とは少し異なる。先ず、第１の半導体素子Ｑ１がオンした時、正極性のパルス電圧＋Ｖｐは回路に損失が無い理想状態の場合は、第１の電源の電源電圧をＥ１とすると、２×Ｅ１まで上昇するが、抵抗Ｒ１の損失により図１２の（ｅ）に示すように２×Ｅ１よりΔＥ１だけ低くなる。正極性のパルス電圧＋Ｖｐが２×Ｅ１より低いと、次に第２の半導体素子Ｑ２がオンしたとき正極性のパルス電圧は０まで放電されないで残留電圧ΔＥ２が残る。この電圧ΔＥ２は次に第３の半導体素子Ｑ３がオンする時、第２の電源の電源電圧Ｅ２に加算される極性となるので、負極性のパルス電圧−Ｖｐの絶対値は２×Ｅ２近くまで上昇する。損失の値によっては２×Ｅ２を越える値まで上昇する事もある。第４の半導体素子Ｑ４がオンすると負極性のパルス電圧−Ｖｐは０まで放電されないで、ΔＥ３の残留電圧が残る。この残留電圧ΔＥ３は第１の半導体素子Ｑ１が再びオンする時、電源電圧Ｅ１に加算される極性となり、正極性のパルス電圧＋Ｖｐは２×Ｅ１近くまで上昇する。損失の値によっては２×Ｅ１を越える値まで上昇する事もある。このように半導体素子Ｑ２、Ｑ４がオンして＋Ｖｐあるいは−Ｖｐを放電するとき残る残留電圧ΔＥ２及びΔＥ３は次の半導体素子Ｑ３、Ｑ１のオンの時、反対極性のＶｐの電圧（絶対値）を上昇させる成分となり、直列抵抗成分による回路損失を補償する作用を生じ、パルスの繰り返しにより、最終的にはパルス出力電圧の高さは、ほぼ損失抵抗Ｒ１がないときのパルス電圧＋Ｖｐ、−Ｖｐに漸近し、最終的な出力パルス波形は図１２の（ｆ）に示すような波形となる。ここで＋Ｖｐ≒２Ｅ１、−Ｖｐ≒２Ｅ２となる。すなわち、回路に直列損失があっても出力パルス電圧波形は、ほぼ２Ｅまたは−２Ｅとなる。
【００４０】
図１３に容量性回路素子に損失抵抗がある場合の出力電圧波形の例を示す。すなわち、回路に並列に存在する損失抵抗Ｒ２の効果について説明する。この場合、出力波形にサグδＶを生じる効果として説明される。負荷Ｌｐに並列の容量性素子Ｃ１および浮遊容量Ｃｓが正極性のパルス電圧＋Ｖｐまたは負極性のパルス電圧−Ｖｐに充電されると、損失抵抗Ｒ２に電流が流れ、容量性素子（Ｃ１＋Ｃｓ）から放電が始まる。パルス幅Ｔｐの間に出力パルス波形は＋Ｖｐまたは−Ｖｐから絶対値でδＶ低下する。δＶは通常損失抵抗Ｒ２が十分大きければ、ごく僅かでありキセノン放電管の動作に影響を与えない。以上より、第１０の実施の形態においても第１の実施の形態と殆ど同様の効果を奏するといえる。
【００４１】
［第１１の実施の形態］
第１１の実施の形態では、交流電源から第１及び第２の直流電源を作成する例について説明する。
【００４２】
図１４に交流電源ＥＡＣから第１、第２の直流電源Ｅ１，Ｅ２に変換する交流−直流変換回路ＥＸの例を示す。ＥＡＣは交流電源、ＤＢはダイオードブリッジからなる整流回路で交流電源ＥＡＣからの電流の流れを一方向に整流する。Ｃ５は第５のコンデンサで整流された電圧を平滑化する。第５のコンデンサＣ５以降トランスＴＮを経て接続端子Ｙ３〜Ｙ５に至る構成は一般的なフライバック形のＤＣ−ＤＣ変換器の一例である。Ｑ９は第９の半導体素子であり、オン期間のみにトランスＴＮに電流を供給してエネルギーを蓄積し、オフ期間にトランスＴＮの２次巻線より蓄えたエネルギーを放出し２次側に出力電圧を得る。トランスＴＮは、２次側が巻数が等しい上下２段のトランスで、上下２段の等しい電圧を出力する。第５のダイオードＤ５と第７のコンデンサＣ７の組、第６のダイオードＤ６と第８のコンデンサＣ８の組はそれぞれ電圧を平滑化する。これにより、第３、第４の接続端子Ｙ３，Ｙ４間に第１の直流電圧が、第４、第５の接続端子Ｙ４，Ｙ５間に第２の直流電圧が供給され、第１の直流電源Ｅ１と第２の直流電源Ｅ２が直列接続された場合と等価になる。この時Ｙ３，Ｙ４間の電圧を抵抗Ｒ５，Ｒ６により検出し、抵抗Ｒ５，Ｒ６の中間の電位を基準電圧ＶＲＥＦと比較し誤差信号を演算増幅器ＯＰによって増幅し、ホトカプラＰＣを経て１次側の第１０の半導体素子（トランジスタ）Ｑ１０をコントロールして、Ｙ３，Ｙ４間の電圧を一定に保つ。
【００４３】
フライバック形のＤＣ−ＤＣ変換器の特性として、２次側出力の巻線の巻数が等しいとき出力電圧はほぼ等しくなる。すなわち接続端子Ｙ３，Ｙ４間の電圧とＹ４，Ｙ５の電圧はほぼ等しく、その結果第１の直流電源Ｅ１と第２の直流電源Ｅ２はほぼ等しくなる。
また、ＶＲＥＦを可変にすることによって接続端子Ｙ３，Ｙ４間、Ｙ４，Ｙ５間の出力電圧を可変にすることが可能となり、また、パルス出力電圧の出力振幅を可変にすることもできる。
【００４４】
第１の直流電源Ｅ１及び第２の直流電源Ｅ２として交流電源ＥＡＣから当該交流−直流変換回路ＥＸで変換した直流電力を使用でき、これにより、商用の交流電源を放電管用のパルス電圧供給回路に利用でき、使用の機会が大幅に向上する。その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。
【００４５】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で実施の形態に種々変更を加えられることは明白である。
【００４６】
例えば、以上の実施の形態では、放電管がキセノン放電管の場合を説明したが、本発明をその他の放電管にも適用可能であり、放電管以外にも正負のパルスを交互に必要とする回路や装置に使用できる。また、第１の実施の形態においては、パルス電圧供給回路が一体的に構成される例を説明したが、スイッチ制御手段や第１、第２の直流電源を切り離して構成しても良い。また、第１、第２の双方向スイッチ回路は、以上の実施の形態で説明した回路に限定されず、例えば双安定スイッチ回路を用いて構成しても良い。また、以上の実施の形態では、第１〜第４の半導体素子を駆動するパルスを、或る半導体素子についてオフした後時間を空けて次の半導体素子をオンする態様について説明したが、或る半導体素子についてオフにすると同時に、次の半導体素子をオンにする駆動方式としても良い。さらに半導体素子（ダイオードを含む）、誘導性回路素子、容量性回路素子は適当な性能のものを選択可能である。また、交流−直流変換回路は第１１の実施の形態で説明した例に限定されず、第１、第２の直流電圧を別の交流電源から変換しても良く、三相交流から生成しても良い。また、ＤＣ−ＤＣ変換器はフライバック形に限らず例えばフォーワード形の変換器で構成しても良い。
【産業上の利用可能性】
【００４７】
本発明は、液晶パネルのバックライト用放電管の電源として利用される。
【図面の簡単な説明】
【００４８】
【図１】第１の実施の形態におけるパルス電圧供給回路の構成例を示す図である。
【図２】第１の実施の形態における半導体素子を駆動するパルス及び出力電圧波形の例を示す図である。
【図３】第２の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図４】第３の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図５】第４の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図６】第５の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図７】第６の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図８】第７の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図９】第８の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１０】第９の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１１】第１０の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１２】誘導性回路素子に損失抵抗がある場合の半導体素子を駆動するパルス及び出力電圧波形の例を示す図である。
【図１３】容量性回路素子に損失抵抗がある場合の出力電圧波形の例を示す図である。
【図１４】第１１の実施の形態における交流−直流変換回路の例を示す図である。
【図１５】放電管を放電させるためのパルス電圧の例を示す図である。
【図１６】パルス電圧供給回路の例を示す図である。
【符号の説明】
【００４９】
Ｃ１〜Ｃ８ 第１〜第８のコンデンサ
Ｃｓ 浮遊容量
ＣＴＬ スイッチ制御手段
Ｄ１〜Ｄ６ 第１〜第６のダイオード
ＤＢ 整流回路
Ｅ１，Ｅ２ 第１、第２の直流電源
ＥＡＣ 交流電源
ＥＸ 交流−直流変換回路
ｇ１〜ｇ８ 信号線
Ｌ１〜Ｌ７ 第１〜第７のインダクタ
Ｌｐ 負荷（キセノン放電管）
Ｌｓ 配線インダクタ
ＯＰ 演算増幅器
Ｐ１，Ｐ２ 第１、第２の電極
ＰＳ１〜ＰＳ１０ パルス電圧供給回路
ＰＳ３０ パルス電圧供給回路本体
ＰＳ３１ インタフェース回路
ＰＣ ホトカプラ
Ｑ１〜Ｑ１０ 第１〜第１０の半導体素子
Ｒ１〜Ｒ８ 抵抗
ＳＳ１〜ＳＳ４ 第１〜第４の半導体スイッチ回路
ＳＷ１，ＳＷ２ 第１、第２の双方向スイッチ回路
Ｔ パルス周期
Ｔｐ パルス幅
ＴＮ トランス
Ｖ０ 基準電位線
Ｖｐ パルス電圧
ＶＲＥＦ 基準電圧
Ｘ１，Ｘ２ 第１，第２の出力端子
Ｘｃ 接続点
Ｙ１〜Ｙ５ 第１〜第５の接続端子
【技術分野】
【０００１】
本発明はパルス電圧供給回路に関する。詳しくは、主として液晶のバックライトとして用いる放電管を放電させるためのパルス電圧供給回路に関する。
【背景技術】
【０００２】
従来、液晶パネルのバックライト光源としては、冷陰極放電管が使用されて来た。しかし、冷陰極放電管は内部に水銀蒸気を封入しており、環境負荷上好ましくない。これに対してキセノン放電管は内部に不活性ガスであるキセノンガスを封入しており、環境に悪影響を及ぼすことはない。ところで、放電管の放電には、交流電圧が供給されるが、放電の安定化、均一化のために正負パルス電圧が交互に供給される例もある（特許文献１参照）。
【０００３】
図１５にパルス電圧を、図１６にパルス電圧を供給するための供給回路ＰＳ１１の例を示す。図１５において、パルス電圧の特性として、例えば、パルス電圧±Ｖｐ＝８００〜１５００Ｖ、パルス周期Ｔ＝２５〜１００μｓ、パルス幅Ｔｐ＝０．５〜１０μｓが適用される。図１６において、Ｌｐは負荷であるキセノン放電管、Ｘ１，Ｘ２はパルス電圧供給回路ＰＳ１１から負荷Ｌｐに電力を供給するための第１の出力端子、第２の出力端子、Ｅ１，Ｅ２は負荷Ｌｐに電力を供給するための第１の直流電源、第２の直流電源で、基準電位線Ｖ０を挟んで直列に接続されており、Ｅ１＝略８００〜１５００Ｖ、Ｅ２＝略８００〜１５００Ｖで可変である。Ｃｓは負荷Ｌｐに並列に存在する浮遊容量で、通常１００〜５００ｐＦである。Ｑ５〜Ｑ８は半導体素子で例えばパワーＭＯＳＦＥＴ（金属−酸化物−半導体型電界効果トランジスタ）、バイポーラトランジスタ又はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で構成される。Ｑ５は第１の直流電源Ｅ１から負荷側に正極性のパルスを供給するためのスイッチングを行う第５の半導体素子、Ｑ６は第２の直流電源Ｅ２から負荷側に負極性のパルスを供給するためのスイッチングを行う第６の半導体素子、Ｑ７及びＱ８は浮遊容量Ｃｓに蓄積された電荷を放電するためのスイッチングを行う第７、第８の半導体素子である。第７、第８の半導体素子Ｑ７，Ｑ８は、その一方がオンすると、他方のダイオードと協働して電荷を放電する。Ｒ８は浮遊容量Ｃｓ及び半導体素子Ｑ５〜Ｑ８にピーク電流が流れるのを防止する抵抗器である。
【０００４】
第５〜第８の半導体素子Ｑ５〜Ｑ８は信号線ｇ５〜ｇ８を通してスイッチ制御手段ＣＴＬに接続され、スイッチ制御手段ＣＴＬは半導体素子Ｑ５〜Ｑ８をパルス信号によりオンオフ制御して出力端子Ｘ１，Ｘ２にパルス電圧を出力する。半導体素子Ｑ５を時間幅Ｔｐオンすると、放電管Ｌｐに電圧＋Ｖｐ，幅Ｔｐの正極性のパルスが印加され、次に半導体素子Ｑ７を時間幅ｔｅ（＝Ｔ／２−Ｔｐ）オンして浮遊容量Ｃｓに蓄積された電荷を放電し、次に半導体素子Ｑ６を時間幅Ｔｐオンすると、放電管Ｌｐに電圧−Ｖｐ，幅Ｔｐの負極性のパルスが印加され、次に半導体素子Ｑ８を時間幅ｔｅ（＝Ｔ／２−Ｔｐ）オンして浮遊容量Ｃｓに蓄積された電荷を放電する。このサイクルを周期Ｔで繰り返すことにより、放電管Ｌｐには図１５に示すようなパルス電圧が供給され、放電管Ｌｐは安定した放電を持続できる。
【０００５】
【特許文献１】特開平９−１１５４８３号公報（段落０００９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１６に示すようなパルス電圧供給回路では、放電管に存在する浮遊容量Ｃｓを充放電するためのエネルギーが回路損失となり、電力効率が低くなる。例えば、浮遊容量Ｃｓを５００ｐＦ、放電管の駆動電圧±Ｖｐを１５００Ｖ、駆動パルス周波数を２０ｋＨｚとすると、浮遊容量Ｃｓを充放電する電力は５００ｐＦ×（１５００Ｖ）２×２０ｋＨｚ＝２２．５Ｗとなり、この電力が抵抗Ｒ８で全て消費されてしまう。またこのような大きな電力を発生する抵抗器は大型になる。また、液晶パネルのバックライト光源全体としては、多数本の放電管が必要であり、３２インチ程度の液晶パネルでは、例えば、２０本程度の放電管が使用される。この場合に全体の電力損失は２２．５Ｗ×２０＝４５０Ｗとなり、非常に大きな電力を消費することとなり、この熱処理が困難になる。
【０００７】
本発明は、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載のパルス電圧供給回路ＰＳ１は、例えば図１に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、前記第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃの負荷側に接続された第１の誘導性回路素子Ｌ１と、第１の誘導性回路素子Ｌ１の負荷側に接続された第１の出力端子Ｘ１と基準電位線Ｖ０に接続された第２の出力端子Ｘ２との間に接続された第１の容量性回路素子Ｃ１を備え、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。
【０００９】
ここにおいて、誘導性回路素子とは実質的に誘導性の回路素子をいい、例えばインダクタに非常に小さな抵抗が直列に又は非常に大きな抵抗が並列に接続されていても良い。容量性回路素子とは、実質的に容量性の回路素子をいい、例えばキャパシタに非常に小さな抵抗が直列に又は非常に大きな抵抗が並列に接続されていても良い。また、基準電位線Ｖ０と第２の出力端子Ｘ２間に基準電位線Ｖ０の電位に実質的に影響を与えない小さな抵抗又は小さなインダクタンスが挿入されていても良い。また、パルス電圧供給回路は必ずしも一体的に構成されなくても良く、例えば、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とからなる回路部分を切り離し可能に構成し、切り離された回路部分を交換して使用しても良く、別途負荷に取り付けて使用しても良い。また、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とを個別に切り離し可能に構成し、これら切り離された回路素子を交換して使用しても良く、個別に負荷に取り付けて使用しても良い。このように構成すると、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。
【００１０】
また、請求項２に記載のパルス電圧供給回路ＰＳ２は、例えば図３に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃと第１の双方向スイッチ回路ＳＷ１との間に接続された第２の誘導性回路素子Ｌ２及び接続点Ｘｃと第２の双方向スイッチ回路ＳＷ２との間に接続された第３の誘導性回路素子Ｌ３と、接続点Ｘｃに接続された第１の出力端子Ｘ１と基準電位線Ｖ０に接続された第２の出力端子Ｘ２との間に接続された第２の容量性回路素子Ｃ２とを備え、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に正電圧パルスと負電圧パルスを交互に供給する。
【００１１】
ここにおいて、第２の誘導性回路素子Ｌ２と第３の誘導性回路素子Ｌ３との接続点Ｘｃから負荷側に第７の誘導性回路素子Ｌ７（図６参照）があっても良い。この場合には、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３のインダクタンスをそれぞれ、Ｌ２＋Ｌ７，Ｌ３＋Ｌ７とみなし、第７の誘導性回路素子Ｌ７の出力側端子を接続点Ｘｃとみなした場合の、本実施の形態の構成と等価となるので、このようにみなし、本請求項の範囲に含まれるものとする。このように構成すると、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。
【００１２】
また、請求項３に記載のパルス電圧供給回路ＰＳ３は、例えば図４に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源Ｅ２側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とを接続する接続点Ｘｃと負荷Ｌｐの第１の電極Ｐ１との間に接続された第４の誘導性回路素子Ｌ４と、負荷Ｌｐの第１の電極Ｐ１と基準電位線Ｖ０に接続された負荷Ｌｐの第２の電極Ｐ２との間に接続された第３の容量性回路素子Ｃ３とを備え、負荷Ｌｐの第１の電極Ｐ１と負荷Ｌｐの第２の電極Ｐ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。なお、図１に示すような、接続点Ｘｃと第１の電極Ｐ１の間に第１の出力端子Ｘ１があり、基準電位線Ｖ０と第２の電極Ｐ２の間に第２の出力端子Ｘ２がある場合にも、本請求項を適用可能である。このように構成すると、請求項１と実質的に同様の回路構成を実現できる。
【００１３】
また、請求項４に記載のパルス電圧供給回路ＰＳ４は、例えば図５に示すように、基準電位線Ｖ０を挟んで直列に接続された正極側の第１の直流電源Ｅ１及び負極側の第２の直流電源Ｅ２と、第１の直流電源Ｅ１の正極側に接続され、第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路ＳＳ１と負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２とを並列接続した第１の双方向スイッチ回路ＳＷ１と、第２の直流電源Ｅ２の負極側に接続され、第２の直流電源側から負荷側に電流を供給する第３の半導体スイッチ回路ＳＳ３と負荷側から第２の直流電源側に電流を供給する第４の半導体スイッチ回路ＳＳ４とを並列接続した第２の双方向スイッチ回路ＳＷ２と、第１の双方向スイッチ回路ＳＷ１の負荷側と負荷Ｌｐの第１の電極Ｐ１との間に接続された第５の誘導性回路素子Ｌ５と、第２の双方向スイッチ回路ＳＷ２の負荷側と負荷Ｌｐの第１の電極Ｐ１との間に接続された第６の誘導性回路素子Ｌ６と、負荷Ｌｐの第１の電極Ｐ１と基準電位線Ｖ０に接続された負荷Ｌｐの第２の電極Ｐ２との間に接続された第４の容量性回路素子Ｃ４とを備え、負荷Ｌｐの第１の電極Ｐ１と負荷Ｌｐの第２の電極Ｐ２間に正電圧パルスと負電圧パルスを交互に周期的に供給する。なお、図２に示すような、接続点Ｘｃと第１の電極Ｐ１の間に第１の出力端子Ｘ１があり、基準電位線Ｖ０と第２の電極Ｐ２の間に第２の出力端子Ｘ２がある場合にも、本請求項を適用可能である。このように構成すると、請求項２と実質的に同様の回路構成を実現できる。
【００１４】
また、請求項５に記載のパルス電圧供給回路ＰＳ７は、請求項１乃至請求項４のいずれか１項に記載のパルス電圧供給回路において、例えば図８に示すように、第１の誘導性回路素子Ｌ１、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３、第４の誘導性回路素子Ｌ４、第５の誘導性回路素子Ｌ５又は第６の誘導性回路素子Ｌ６のインダクタンスが配線の有するインダクタンスＬｓを含む。
【００１５】
また、請求項６に記載のパルス電圧供給回路ＰＳ８は、請求項３乃至請求項５のいずれか１項に記載のパルス電圧供給回路において、例えば図９に示すように、第３の容量性回路素子Ｃ３又は第４の容量性回路素子Ｃ４のキャパシタンスが負荷Ｌｐの浮遊容量のキャパシタンスＣｓを含む。
【００１６】
また、請求項７に記載の発明は、請求項１乃至請求項６のいずれか１項に記載のパルス電圧供給回路において、第１の半導体スイッチ回路ＳＳ１乃至第４の半導体スイッチ回路ＳＳ４は、パワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴ（Ｑ１〜Ｑ４）と逆流防止用のダイオードＤ１〜Ｄ４とを直列接続して構成される。このように構成すると、小型で精度の良い各半導体スイッチ回路を構成できる。
【００１７】
また、請求項８に記載の発明は、請求項１乃至請求項７のいずれか１項に記載のパルス電圧供給回路において、第１の直流電源Ｅ１及び第２の直流電源Ｅ２は、商用交流電源から整流された直流電力よりＤＣ−ＤＣ変換されて供給された電力を供給する（図１４参照）。ここにおいて、ＤＣ−ＤＣ変換とは、直流電圧レベルの変換をいうが、同じレベルに変換される場合も含むものとする。このように構成すると商用交流を電源として使用でき、利用の機会が増える。
【発明の効果】
【００１８】
本発明によれば、液晶パネルのバックライト光源に使用される放電管等に、電力効率が良く、熱処理の問題がなく、小型化が可能なパルス電圧供給回路を提供できる。なお、キセノン放電管は環境に悪影響を及ぼすことはないので、負荷がキセノン放電管の場合に本発明を用いると好適である。
【発明を実施するための最良の形態】
【００１９】
以下に、図面に基づき本発明の実施の形態を説明する。
【００２０】
［第１の実施の形態］
図１は第１の実施の形態におけるパルス電圧供給回路ＰＳ１の回路構成例を示す。図１６との大きな差異は、抵抗器Ｒ８が無くなり、インダクタＬ１とコンデンサＣ１が挿入されている点である。図１において、Ｌｐは負荷であるキセノン放電管、Ｘ１，Ｘ２はパルス電圧供給回路ＰＳ１から負荷Ｌｐに電力を供給するための第１の出力端子、第２の出力端子、Ｐ１，Ｐ２は負荷Ｌｐの第１の電極、第２の電極、Ｅ１，Ｅ２は負荷Ｌｐに電力を供給するための第１の直流電源、第２の直流電源で、基準電位線Ｖ０を挟んで直列に接続されており、略５００〜１０００Ｖで可変である。第１の直流電源Ｅ１は正極側に、第２の直流電源Ｅ２は負極側に配置される。Ｃｓは負荷Ｌｐに並列に存在する浮遊容量で、通常１００〜５００ｐＦである。本実施の形態では、第１の出力端子Ｘ１と第１の電極Ｐ１間、第２の出力端子Ｘ２と第２の電極Ｐ２間には何も挿入されていないので、第１、第２の出力端子Ｘ１，Ｘ２間に出力される電圧がそのまま、第１、第２の電極Ｐ１，Ｐ２間に印加される。
【００２１】
Ｑ１〜Ｑ４は第１〜第４の半導体素子で例えばパワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴで構成される。Ｄ１〜Ｄ４は逆流防止用の第１〜第４のダイオードである。第１の半導体素子Ｑ１と第１のダイオードＤ１は直列に接続され、第１の直流電源Ｅ１から負荷側に電流を供給するための第１の半導体スイッチ回路ＳＳ１を構成し、第１、第２の出力端子Ｘ１、Ｘ２間、すなわち、負荷Ｌｐの第１、第２の電極Ｐ１、Ｐ２間に正極性のパルスを供給する。第２の半導体素子Ｑ２と第２のダイオードＤ２は直列に接続され、負荷側から第１の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ２を構成し、負荷側の正電圧エネルギーを第１の直流電源Ｅ１に回収する。第１の半導体スイッチ回路ＳＳ１と第２の半導体スイッチ回路ＳＳ２は並列接続されて、第１の直流電源Ｅ１と負荷Ｌｐ間に流れる電流の方向を制御する第１の双方向スイッチ回路ＳＷ１を構成する。第３の半導体素子Ｑ３と第３のダイオードＤ３は直列に接続され、第２の直流電源Ｅ２から負荷側に電流を供給するための第３の半導体スイッチ回路ＳＳ３を構成し、第１、第２の出力端子Ｘ１、Ｘ２間、すなわち、負荷Ｌｐの第１、第２の電極Ｐ１、Ｐ２間に負極性のパルスを供給する。第４の半導体素子Ｑ４と第４のダイオードＤ４は直列に接続され、負荷側から第２の直流電源側に電流を供給する第２の半導体スイッチ回路ＳＳ４を構成し、負荷側の負電圧エネルギーを第２の直流電源Ｅ２に回収する。第３の半導体スイッチ回路ＳＳ３と第４の半導体スイッチ回路ＳＳ４は並列接続されて、第２の直流電源Ｅ２と負荷Ｌｐ間に流れる電流の方向を制御する第２の双方向スイッチ回路ＳＷ２を構成する。
【００２２】
第１〜第４の半導体素子Ｑ１〜Ｑ４のそれぞれの制御電極（ゲート電極、ベース電極等）は信号線ｇ１〜ｇ４を通してスイッチ制御手段ＣＴＬに接続される。信号線ｇ１〜ｇ４は、例えば図示しないパルストランス等により互いに絶縁されてスイッチ制御手段ＣＴＬに接続される。スイッチ制御手段ＣＴＬは第１〜第４の半導体素子Ｑ１〜Ｑ４をパルス信号によりオンオフ制御して、第１の双方向スイッチ回路ＳＷ１及び第２の双方向スイッチ回路ＳＷ２を流れる電流の方向とタイミングを制御する。第１の双方向スイッチ回路ＳＷ１の負荷側と第２の双方向スイッチ回路ＳＷ２の負荷側とが接続され、その接続点Ｘｃと第１の出力端子Ｘ１間に第１の誘導性回路素子としての第１のインダクタＬ１が接続され、第１の出力端子Ｘ１と第２の出力端子Ｘ２間に第１の容量性回路素子としての第１のコンデンサＣ１が接続され、また、第２の出力端子Ｘ２は基準電圧線Ｖ０に接続される。
【００２３】
図２に第１の実施の形態における第１〜第４の半導体素子Ｑ１〜Ｑ４を駆動するパルス及び出力電圧波形の例を示す。半導体素子Ｑ１〜Ｑ４を駆動するパルスはスイッチ制御手段ＣＴＬにより生成され、信号線ｇ１〜ｇ４から供給される。図１のパルス電圧供給回路ＰＳ１の動作を図２の動作波形に基づいて説明する。図２の（ａ）〜（ｄ）にそれぞれ、第１〜第４の半導体素子Ｑ１〜Ｑ４のオンオフタイミングの例を示す。また、図２の（ｅ），（ｆ）に第１、第２の双方向スイッチ回路ＳＷ１，ＳＷ２を流れる電流、すなわち半導体素子Ｑ１〜Ｑ４それぞれに流れる電流ＩＱ１〜ＩＱ４の波形を示す。さらに、図２の（ｇ）に第１、第２の出力端子Ｘ１，Ｘ２間に供給される出力電圧の波形の例を示す。
【００２４】
まず、第１の半導体素子Ｑ１を時間幅ｔｄの間オンすると、第１の半導体素子Ｑ１、第１のダイオードＤ１及び第１のインダクタＬ１を通して第１の直流電源Ｅ１側から負荷Ｌｐ側に電流が流れる。この時、Ｌ１とＣ１＋Ｃｓの直列共振作用が発生して、第１、第２の出力端子Ｘ１，Ｘ２間には正極性のパルス電圧＋Ｖｐとして第１の直流電源Ｅ１の略２倍の電圧が発生する。例えば、Ｌ１＝１０μＨ，Ｃ１＝２０００ｐＦ，Ｃｓ＝５００ｐＦ，Ｅ１＝７５０Ｖの場合、出力波形最大値は＋Ｖｐ＝１５００Ｖとなる。更に詳しく述べると、Ｌ１＝１０μＨ，Ｃ１＋Ｃｓ＝２５００ｐＦの場合その直列共振周波数は約１ＭＨｚとなり、その半周期０．５μｓで第１のコンデンサＣ１にかかる電圧は最大値１５００Ｖに達する。この時、第１の半導体素子Ｑ１には図２の（ｅ）に示す電流が第１の直流電源Ｅ１から直列共振電流ＩＱ１として流れ出す。電流ＩＱ１の時間幅は０．５μｓであり、従ってｔｄ＝０．５μｓ以上となる。次に、第１の半導体素子Ｑ１を所定の時間ｔｄ後にオフにし、第１の半導体素子Ｑ１をオンにしてから所定の時間Ｔｐ経過後に第２の半導体素子Ｑ２を時間幅ｔｄ（Ｔｐ≧ｔｄ）の間オンにすると、第２の半導体素子Ｑ２、第２のダイオードＤ２を通して負荷側から第１の直流電源Ｅ１側に図２の（ｅ）に示す電流ＩＱ２が流れ、負荷側の第１のコンデンサＣ１および浮遊容量Ｃｓに充電された正電荷が第１のインダクタＬ１を通して第１の直流電源Ｅ１に回収される。この時電流ＩＱ２の時間幅も０．５μｓとなり、第１のコンデンサＣ１及び浮遊容量Ｃｓの電荷は第１のインダクタＬ１との直列共振作用により理想的には全て第１の直流電源Ｅ１に回収されるので、電力損失は発生しない。
【００２５】
第１の半導体素子Ｑ１のオンから時間Ｔ／２経過後に、第３の半導体素子Ｑ３を時間幅ｔｄオンすると、第３の半導体素子Ｑ３、第３のダイオードＤ３及び第１のインダクタＬ１を通して第２の直流電源Ｅ２側から負荷Ｌｐ側に電流が流れ、第１、第２の出力端子Ｘ１，Ｘ２間に電圧−Ｖｐの負極性のパルスが発生する。この時、Ｌ１とＣ１＋Ｃｓの直列共振作用が発生して、第１、第２の出力端子Ｘ１，Ｘ２間には直流電源Ｅ２の略２倍の電圧が発生する。この時、第３の半導体素子Ｑ３には図２の（ｆ）に示す電流が第２の直流電源Ｅ２から直列共振電流ＩＱ３として流れ出す。電流ＩＱ３の時間幅は０．５μｓであり、従ってｔｄ＝０．５μｓ以上となる。次に、第３の半導体素子Ｑ３を所定の時間ｔｄ後にオフにし、第３の半導体素子Ｑ３をオンにしてから所定の時間Ｔｐ経過後に第４の半導体素子Ｑ４を時間幅ｔｄ（Ｔｐ≧ｔｄ）の間オンにすると、第４の半導体素子Ｑ４、第４のダイオードＤ４を通して負荷側から第２の直流電源Ｅ２側に図２の（ｆ）に示す電流ＩＱ４が流れ、負荷側の第１のコンデンサＣ１及び浮遊容量Ｃｓに充電された負電荷が第１のインダクタＬ１を通して第２の直流電源Ｅ２に回収される。この時電流ＩＱ４の時間幅も０．５μｓとなり、第１のコンデンサＣ１及び浮遊容量Ｃｓの電荷は第１のインダクタＬ１との直列共振作用により理想的には全て第２の直流電源Ｅ２に回収されるので、電力損失は発生しない。
【００２６】
第３の半導体素子Ｑ３のオンから時間Ｔ／２経過後に、第１の半導体素子Ｑ１を時間幅ｔｄオンする。以下、図２の（ａ）〜（ｄ）に示すパルス駆動が繰り返される。ここにおいて、第１の半導体素子Ｑ１をオンにしてから第３の半導体素子Ｑ３をオンにするまでのサイクルと第３の半導体素子Ｑ３をオンにしてから第１の半導体素子Ｑ１をオンにするまでのサイクルとはそれぞれＴ／２である。
【００２７】
第１、第２の出力端子Ｘ１，Ｘ２間に出力されるパルスの特性として、例えば、パルス電圧±Ｖｐ＝８００〜１５００Ｖ、パルス周期Ｔ＝２５〜１００μｓ、パルス幅Ｔｐ＝０．５μｓ〜１０μｓが供給される。このサイクルを周期Ｔで繰り返すことにより、キセノン放電管Ｌｐにはパルス電圧が周期的に供給される。ここでＴｐをｔｄに等しくとれば、Ｔｐ＝０．５μｓとなる。なお、典型的には第１、第２の直流電源Ｅ１，Ｅ２の起電力を等しくし、負荷Ｌｐに対し正負のパルス電圧を対称的に供給するが、これらの起電力を異ならせ、或は第１〜第４の半導体素子Ｑ１〜Ｑ４に供給するパルス信号のバランスを変えることにより、負荷Ｌｐに供給するパルス電圧を非対称的にすることも可能である。
【００２８】
これにより、キセノン放電管Ｌｐは安定した放電を持続できる。また、浮遊容量Ｃｓを充放電するエネルギーは理想的には全て電源側に回収されるので、電力効率が格段に改善される。また、回路内部に損失を発生する抵抗器が無くなるので、多数本の放電管を使用する場合にも熱処理の問題が生じない。また、大型の抵抗器が不要になるので、装置全体の小型化が可能となる。
【００２９】
［第２の実施の形態］
図３に第２の実施の形態におけるパルス電圧供給回路ＰＳ２の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子として第１のインダクタＬ１が第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２との接続点Ｘｃの負荷側に接続される例を説明したが、本実施の形態では、接続点Ｘｃと第１の双方向スイッチ回路ＳＷ１との間に第２の誘導性回路素子としての第２のインダクタＬ２が接続され、接続点Ｘｃと第２の双方向スイッチ回路ＳＷ２との間に第３の誘導性回路素子としての第３のインダクタＬ３が接続される例について説明する。また、第１の容量性回路素子としての第１のコンデンサＣ１に代えて第２の容量性回路素子としての第２のコンデンサＣ２が用いられるが、実質的には第１のコンデンサＣ１と同様である。第１の実施の形態では第１、第２の直流電源Ｅ１，Ｅ２から第１の容量性回路素子Ｃ１及び浮遊容量Ｃｓへの電荷の集積及び第１の容量性回路素子Ｃ１及び浮遊容量Ｃｓから第１、第２の直流電源Ｅ１，Ｅ２への電荷の回収に第１のインダクタＬ１が寄与したが、本実施の形態では、第１の直流電源Ｅ１から第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓへの電荷の集積及び第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓから第１の直流電源Ｅ１への電荷の回収に第２のインダクタＬ２が寄与し、第２の直流電源Ｅ２から第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓへの電荷の集積及び第２の容量性回路素子Ｃ２及び浮遊容量Ｃｓから第２の直流電源Ｅ２への電荷の回収に第３のインダクタＬ３が寄与する。その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。
【００３０】
［第３の実施の形態］
図４に第３の実施の形態におけるパルス電圧供給回路ＰＳ３の回路構成例を示す。第１の実施の形態では、パルス電圧供給回路ＰＳ１は負荷Ｌｐに電力を供給するための第１の出力端子Ｘ１、第２の出力端子Ｘ２を有するが、第３の実施の形態では、パルス電圧供給回路ＰＳ３が負荷Ｌｐと一体的に構成され、第１の出力端子Ｘ１、第２の出力端子Ｘ２を有せず、直接負荷Ｌｐの第１の電極Ｐ１、第２の電極Ｐ２間に電力を供給する。この構成では、接続点Ｘｃと負荷Ｌｐの第１の電極Ｐ１間に第４の誘導性回路素子としての第４のインダクタＬ４が接続され、負荷Ｌｐの第１の電極Ｐ１と第２の電極Ｐ２間に第３の容量性回路素子としての第３のコンデンサＣ３が接続され、また、負荷Ｌｐの第２の電極Ｐ２は基準電圧線Ｖ０に接続される。かかる構成は実質的には第１の実施の形態と同様といえ、同様の効果を奏する。
【００３１】
［第４の実施の形態］
図５に第４の実施の形態におけるパルス電圧供給回路ＰＳ４の回路構成例を示す。第２の実施の形態では、パルス電圧供給回路ＰＳ２は負荷Ｌｐに電力を供給するための第１の出力端子Ｘ１、第２の出力端子Ｘ２を有するが、第４の実施の形態では、パルス電圧供給回路ＰＳ４が負荷Ｌｐと一体的に構成され、第１の出力端子Ｘ１、第２の出力端子Ｘ２を有せず、直接負荷Ｌｐの第１の電極Ｐ１、第２の電極Ｐ２間に電力を供給する。この構成では、負荷Ｌｐの第１の電極Ｐ１と第１の双方向スイッチ回路ＳＷ１との間に第５の誘導性回路素子としての第５のインダクタＬ５が接続され、負荷Ｌｐの第１の電極Ｐ１と第２の双方向スイッチ回路ＳＷ２との間に第６の誘導性回路素子としての第６のインダクタＬ６が接続され、また、負荷Ｌｐの第１の電極Ｐ１と第２の電極Ｐ２との間に第４の容量性回路素子としての第４のコンデンサＣ４が接続される。かかる構成は実質的には第２の実施の形態と同様といえ、同様の効果を奏する。
【００３２】
［第５の実施の形態］
図６に第５の実施の形態におけるパルス電圧供給回路ＰＳ５の回路構成例を示す。本実施の形態では、第２の実施の形態の構成に、さらに、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２との接続点Ｘｃの負荷側に第７の誘導性回路素子Ｌ７を接続した構成である。この場合には、第２の実施の形態における、第２の誘導性回路素子Ｌ２、第３の誘導性回路素子Ｌ３のインダクタンスをそれぞれ、Ｌ２＋Ｌ７，Ｌ３＋Ｌ７とみなし、第７の誘導性回路素子Ｌ７の出力側端子を接続点Ｘｃとみなした場合と等価であり第２の実施の形態と同様の効果を得られる。
【００３３】
［第６の実施の形態］
図７に第６の実施の形態におけるパルス電圧供給回路ＰＳ６の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子Ｌ１及び第１の容量性回路素子Ｃ１がパルス電圧供給回路ＰＳ１に一体的に接続されている例を説明したが、本実施の形態では第１の誘導性回路素子Ｌ１及び第１の容量性回路素子Ｃ１がパルス電圧供給回路本体ＰＳ３０から切り離し可能な例を説明する。図７において、Ｙ１，Ｙ２は第１、第２の接続端子（説明の便宜のため接続される２つの回路について共通の符号で示す）であり、それぞれ接続点Ｘｃ、基準電位線Ｖ０に接続されている。したがって、第１、第２の接続端子Ｙ１，Ｙ２はパルス電圧供給回路本体ＰＳ３０の出力端子として機能する。第１の誘導性回路素子Ｌ１としての第１のインダクタＬ１を第１の出力端子Ｘ１と第１の接続端子Ｙ１間に有し、第１の容量性回路素子Ｃ１としての第１のコンデンサＣ１を第１の出力端子Ｘ１と第２の出力端子Ｘ２間に有し、第２の出力端子Ｘ２と第２の接続端子Ｙ２とが接続されたインタフェース回路ＰＳ３１はパルス電圧供給回路本体ＰＳ３０（パルス電圧供給回路ＰＳ６からインタフェース回路ＰＳ３１を除いた回路）から第１、第２の接続端子Ｙ１，Ｙ２で切り離し可能である。これにより、本実施の形態では、負荷Ｌｐに応じて種々のインタフェース回路ＰＳ３１から適切なインダクタンスとキャパシタンスの組を選択して使用できる。
【００３４】
その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。なお、本構成におけるインタフェース回路ＰＳ３１の部分を負荷側に有する場合にも、実質的には本実施の形態と変りがないので、同様の効果を得られる。また、第１の誘導性回路素子Ｌ１と第１の容量性回路素子Ｃ１とを個別に切り離し、これら切り離された回路素子を交換して使用したり、個別に負荷に取り付けて使用しても、同様の効果を得られる。なお、第２の実施の形態についてもかかるインタフェース回路を取りつけ可能である。
【００３５】
［第７の実施の形態］
図８に第７の実施の形態におけるパルス電圧供給回路ＰＳ７の回路構成例を示す。第１の実施の形態では、第１の誘導性回路素子Ｌ１は個別の回路素子として接続されている例を説明したが、本実施の形態では第４の誘導性回路素子Ｌ４のインダクタンスが配線の有するインダクタンスＬｓを含む構成の例を示す。すなわち、第４の誘導性回路素子Ｌ４のインダクタンスは第１の実施の形態における第１の誘導性回路素子Ｌ１のインダクタンスと配線の有するインダクタンスＬｓの和で表され、Ｌ４＝Ｌ１＋Ｌｓになる。この場合、配線の有するインダクタンスＬｓは第１の出力端子Ｘ１に対してパルス電圧供給回路ＰＳ７側にあっても良く、第１の出力端子Ｘ１と負荷Ｌｐの第１の電極Ｐ１間にあっても良く、第２の出力端子Ｘ２と負荷Ｌｐの第２の電極Ｐ２間にあっても良い。第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐまでの回路構成は、実質的に図１に示す第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第４の実施形態における第５、第６の誘導性回路素子Ｌ５、Ｌ６のインダクタンスが第２の実施形態における、第２、第３の誘導性回路素子Ｌ２、Ｌ３のインダクタンスと配線の有するインダクタンスＬｓとの和で表されるような、配線の有するインダクタンスＬｓを含む場合も、第２の実施形態と実質的に同様である。この場合も、配線の有するインダクタンスＬｓは第１の出力端子Ｘ１に対してパルス電圧供給回路ＰＳ４側にあっても良く、第１の出力端子Ｘ１と負荷Ｌｐの第１の電極Ｐ１間にあっても良く、第２の出力端子Ｘ２と負荷Ｌｐの第２の電極Ｐ２間にあっても良い。
【００３６】
［第８の実施の形態］
図９に第８の実施の形態におけるパルス電圧供給回路ＰＳ８の回路構成例を示す。第１の実施の形態では、第１の容量性回路素子Ｃ１は個別の回路素子として接続されている例を説明したが、本実施の形態では容量性回路素子Ｃ３のキャパシタンスが、負荷Ｌｐに並列に存在する浮遊容量のキャパシタンスを含む構成の例を示す。図９では、第１の実施の形態における第１の容量性回路素子Ｃ１のキャパシタンスの全部が浮遊容量Ｃｓのキャパシタンスで置換されて第３の容量性回路素子Ｃ３（第１、第２の電極Ｐ１，Ｐ２間に接続される）を構成している。この場合でも、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐの第１の電極Ｐ１までの回路構成は、実質的に図１の第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第３の容量性回路素子Ｃ３のキャパシタンスが第１の容量性回路素子Ｃ１のキャパシタンスと浮遊容量Ｃｓのキャパシタンスの和Ｃ１＋Ｃｓで表される場合も実質的に第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。また、第３の容量性回路素子のキャパシタンスＣ３が第１の実施形態における第１の容量性回路素子Ｃ１のキャパシタンスと負荷Ｌｐに並列に存在する浮遊容量Ｃｓのキャパシタンスとの和で表されるような、浮遊容量Ｃｓを含む場合も、第１の実施形態と実質的に同様である。また、第３の容量性回路素子のキャパシタンスＣ３が負荷Ｌｐの浮遊容量Ｃｓの代わりに、負荷Ｌｐに並列に存在するキャパシタンスを含む場合も同様であり、この場合は、負荷Ｌｐに並列に存在するキャパシタンスは第１の出力端子Ｘ１及び第２の出力端子Ｘ２に対してパルス電圧供給回路ＰＳ８側にあっても良く、第１の出力端子Ｘ１及び第２の出力端子Ｘ２に対して負荷Ｌｐ側にあっても良い。
【００３７】
［第９の実施の形態］
図１０に第９の実施の形態におけるパルス電圧供給回路ＰＳ９の回路構成例を示す。本実施の形態では、第３の実施の形態における第４の誘導性回路素子Ｌ４のインダクタンスが配線の有するインダクタンスＬｓのみであり、第３の容量性回路素子Ｃ３のキャパシタンスが負荷Ｌｐに並列に存在する浮遊容量のキャパシタンスＣｓのみで構成される例を示す。第４の誘導性回路素子Ｌ４のインダクタンスが全て配線インダクタＬｓのインダクタンスからなる場合も第３の実施の形態と同様であり、同様の効果を奏する。また、第３の容量性回路素子Ｃ３のキャパシタンスの全部が浮遊容量Ｃｓのみのキャパシタンスの場合も第３の実施の形態と同様であり、同様の効果を奏する。したがって、本実施の形態の場合も、第１の双方向スイッチ回路ＳＷ１と第２の双方向スイッチ回路ＳＷ２の接続点Ｘｃから負荷Ｌｐの第１の電極Ｐ１までの回路構成は、実質的に図１の第１の実施の形態と同様であり、第１の実施の形態と同様の効果を奏する。
【００３８】
［第１０の実施の形態］
図１１に第１０の実施の形態におけるパルス電圧供給回路ＰＳ１０の回路構成例を示す。第１乃至第９の実施の形態では、半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、誘導性回路素子Ｌ１〜Ｌ６、負荷Ｌｐ及び回路配線には損失が無い理想的なものとして説明したが、実際の回路では半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、誘導性回路素子Ｌ１〜Ｌ６、負荷Ｌｐ、回路の配線には必ず損失が存在するので、本実施の形態にはこれらの損失がある場合の例を説明する。半導体素子および誘導性回路素子の損失抵抗をＲ１で代表して表し、負荷Ｌｐの損失抵抗をＲ２で表した。容量性回路素子の損失は通常非常に小さく、回路動作に影響を与えないので無視できる。その他の構成は図１と同様である。
【００３９】
図１２に誘導性回路素子に損失抵抗がある場合の半導体素子を駆動するパルス及び出力電圧波形の例を示す。まず、回路に直列に存在する損失抵抗Ｒ１の効果について説明する。この場合、損失抵抗Ｒ２は十分大きく無視できるものと仮定する。回路に直列に抵抗Ｒ１が存在する場合の半導体素子を駆動するパルスを図１２の（ａ）〜（ｄ）に、出力端子Ｘ１、Ｘ２間の出力電圧波形を図１２の（ｅ）〜（ｆ）に示す。図１２の（ａ）〜（ｄ）は図２の（ａ）〜（ｄ）と同じであるが、図１２の（ｅ）〜（ｆ）は図２の（ｇ）とは少し異なる。先ず、第１の半導体素子Ｑ１がオンした時、正極性のパルス電圧＋Ｖｐは回路に損失が無い理想状態の場合は、第１の電源の電源電圧をＥ１とすると、２×Ｅ１まで上昇するが、抵抗Ｒ１の損失により図１２の（ｅ）に示すように２×Ｅ１よりΔＥ１だけ低くなる。正極性のパルス電圧＋Ｖｐが２×Ｅ１より低いと、次に第２の半導体素子Ｑ２がオンしたとき正極性のパルス電圧は０まで放電されないで残留電圧ΔＥ２が残る。この電圧ΔＥ２は次に第３の半導体素子Ｑ３がオンする時、第２の電源の電源電圧Ｅ２に加算される極性となるので、負極性のパルス電圧−Ｖｐの絶対値は２×Ｅ２近くまで上昇する。損失の値によっては２×Ｅ２を越える値まで上昇する事もある。第４の半導体素子Ｑ４がオンすると負極性のパルス電圧−Ｖｐは０まで放電されないで、ΔＥ３の残留電圧が残る。この残留電圧ΔＥ３は第１の半導体素子Ｑ１が再びオンする時、電源電圧Ｅ１に加算される極性となり、正極性のパルス電圧＋Ｖｐは２×Ｅ１近くまで上昇する。損失の値によっては２×Ｅ１を越える値まで上昇する事もある。このように半導体素子Ｑ２、Ｑ４がオンして＋Ｖｐあるいは−Ｖｐを放電するとき残る残留電圧ΔＥ２及びΔＥ３は次の半導体素子Ｑ３、Ｑ１のオンの時、反対極性のＶｐの電圧（絶対値）を上昇させる成分となり、直列抵抗成分による回路損失を補償する作用を生じ、パルスの繰り返しにより、最終的にはパルス出力電圧の高さは、ほぼ損失抵抗Ｒ１がないときのパルス電圧＋Ｖｐ、−Ｖｐに漸近し、最終的な出力パルス波形は図１２の（ｆ）に示すような波形となる。ここで＋Ｖｐ≒２Ｅ１、−Ｖｐ≒２Ｅ２となる。すなわち、回路に直列損失があっても出力パルス電圧波形は、ほぼ２Ｅまたは−２Ｅとなる。
【００４０】
図１３に容量性回路素子に損失抵抗がある場合の出力電圧波形の例を示す。すなわち、回路に並列に存在する損失抵抗Ｒ２の効果について説明する。この場合、出力波形にサグδＶを生じる効果として説明される。負荷Ｌｐに並列の容量性素子Ｃ１および浮遊容量Ｃｓが正極性のパルス電圧＋Ｖｐまたは負極性のパルス電圧−Ｖｐに充電されると、損失抵抗Ｒ２に電流が流れ、容量性素子（Ｃ１＋Ｃｓ）から放電が始まる。パルス幅Ｔｐの間に出力パルス波形は＋Ｖｐまたは−Ｖｐから絶対値でδＶ低下する。δＶは通常損失抵抗Ｒ２が十分大きければ、ごく僅かでありキセノン放電管の動作に影響を与えない。以上より、第１０の実施の形態においても第１の実施の形態と殆ど同様の効果を奏するといえる。
【００４１】
［第１１の実施の形態］
第１１の実施の形態では、交流電源から第１及び第２の直流電源を作成する例について説明する。
【００４２】
図１４に交流電源ＥＡＣから第１、第２の直流電源Ｅ１，Ｅ２に変換する交流−直流変換回路ＥＸの例を示す。ＥＡＣは交流電源、ＤＢはダイオードブリッジからなる整流回路で交流電源ＥＡＣからの電流の流れを一方向に整流する。Ｃ５は第５のコンデンサで整流された電圧を平滑化する。第５のコンデンサＣ５以降トランスＴＮを経て接続端子Ｙ３〜Ｙ５に至る構成は一般的なフライバック形のＤＣ−ＤＣ変換器の一例である。Ｑ９は第９の半導体素子であり、オン期間のみにトランスＴＮに電流を供給してエネルギーを蓄積し、オフ期間にトランスＴＮの２次巻線より蓄えたエネルギーを放出し２次側に出力電圧を得る。トランスＴＮは、２次側が巻数が等しい上下２段のトランスで、上下２段の等しい電圧を出力する。第５のダイオードＤ５と第７のコンデンサＣ７の組、第６のダイオードＤ６と第８のコンデンサＣ８の組はそれぞれ電圧を平滑化する。これにより、第３、第４の接続端子Ｙ３，Ｙ４間に第１の直流電圧が、第４、第５の接続端子Ｙ４，Ｙ５間に第２の直流電圧が供給され、第１の直流電源Ｅ１と第２の直流電源Ｅ２が直列接続された場合と等価になる。この時Ｙ３，Ｙ４間の電圧を抵抗Ｒ５，Ｒ６により検出し、抵抗Ｒ５，Ｒ６の中間の電位を基準電圧ＶＲＥＦと比較し誤差信号を演算増幅器ＯＰによって増幅し、ホトカプラＰＣを経て１次側の第１０の半導体素子（トランジスタ）Ｑ１０をコントロールして、Ｙ３，Ｙ４間の電圧を一定に保つ。
【００４３】
フライバック形のＤＣ−ＤＣ変換器の特性として、２次側出力の巻線の巻数が等しいとき出力電圧はほぼ等しくなる。すなわち接続端子Ｙ３，Ｙ４間の電圧とＹ４，Ｙ５の電圧はほぼ等しく、その結果第１の直流電源Ｅ１と第２の直流電源Ｅ２はほぼ等しくなる。
また、ＶＲＥＦを可変にすることによって接続端子Ｙ３，Ｙ４間、Ｙ４，Ｙ５間の出力電圧を可変にすることが可能となり、また、パルス出力電圧の出力振幅を可変にすることもできる。
【００４４】
第１の直流電源Ｅ１及び第２の直流電源Ｅ２として交流電源ＥＡＣから当該交流−直流変換回路ＥＸで変換した直流電力を使用でき、これにより、商用の交流電源を放電管用のパルス電圧供給回路に利用でき、使用の機会が大幅に向上する。その他の構成は第１の実施の形態と同様であり、同様の効果を奏する。
【００４５】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で実施の形態に種々変更を加えられることは明白である。
【００４６】
例えば、以上の実施の形態では、放電管がキセノン放電管の場合を説明したが、本発明をその他の放電管にも適用可能であり、放電管以外にも正負のパルスを交互に必要とする回路や装置に使用できる。また、第１の実施の形態においては、パルス電圧供給回路が一体的に構成される例を説明したが、スイッチ制御手段や第１、第２の直流電源を切り離して構成しても良い。また、第１、第２の双方向スイッチ回路は、以上の実施の形態で説明した回路に限定されず、例えば双安定スイッチ回路を用いて構成しても良い。また、以上の実施の形態では、第１〜第４の半導体素子を駆動するパルスを、或る半導体素子についてオフした後時間を空けて次の半導体素子をオンする態様について説明したが、或る半導体素子についてオフにすると同時に、次の半導体素子をオンにする駆動方式としても良い。さらに半導体素子（ダイオードを含む）、誘導性回路素子、容量性回路素子は適当な性能のものを選択可能である。また、交流−直流変換回路は第１１の実施の形態で説明した例に限定されず、第１、第２の直流電圧を別の交流電源から変換しても良く、三相交流から生成しても良い。また、ＤＣ−ＤＣ変換器はフライバック形に限らず例えばフォーワード形の変換器で構成しても良い。
【産業上の利用可能性】
【００４７】
本発明は、液晶パネルのバックライト用放電管の電源として利用される。
【図面の簡単な説明】
【００４８】
【図１】第１の実施の形態におけるパルス電圧供給回路の構成例を示す図である。
【図２】第１の実施の形態における半導体素子を駆動するパルス及び出力電圧波形の例を示す図である。
【図３】第２の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図４】第３の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図５】第４の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図６】第５の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図７】第６の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図８】第７の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図９】第８の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１０】第９の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１１】第１０の実施の形態におけるパルス電圧供給回路の例を示す図である。
【図１２】誘導性回路素子に損失抵抗がある場合の半導体素子を駆動するパルス及び出力電圧波形の例を示す図である。
【図１３】容量性回路素子に損失抵抗がある場合の出力電圧波形の例を示す図である。
【図１４】第１１の実施の形態における交流−直流変換回路の例を示す図である。
【図１５】放電管を放電させるためのパルス電圧の例を示す図である。
【図１６】パルス電圧供給回路の例を示す図である。
【符号の説明】
【００４９】
Ｃ１〜Ｃ８ 第１〜第８のコンデンサ
Ｃｓ 浮遊容量
ＣＴＬ スイッチ制御手段
Ｄ１〜Ｄ６ 第１〜第６のダイオード
ＤＢ 整流回路
Ｅ１，Ｅ２ 第１、第２の直流電源
ＥＡＣ 交流電源
ＥＸ 交流−直流変換回路
ｇ１〜ｇ８ 信号線
Ｌ１〜Ｌ７ 第１〜第７のインダクタ
Ｌｐ 負荷（キセノン放電管）
Ｌｓ 配線インダクタ
ＯＰ 演算増幅器
Ｐ１，Ｐ２ 第１、第２の電極
ＰＳ１〜ＰＳ１０ パルス電圧供給回路
ＰＳ３０ パルス電圧供給回路本体
ＰＳ３１ インタフェース回路
ＰＣ ホトカプラ
Ｑ１〜Ｑ１０ 第１〜第１０の半導体素子
Ｒ１〜Ｒ８ 抵抗
ＳＳ１〜ＳＳ４ 第１〜第４の半導体スイッチ回路
ＳＷ１，ＳＷ２ 第１、第２の双方向スイッチ回路
Ｔ パルス周期
Ｔｐ パルス幅
ＴＮ トランス
Ｖ０ 基準電位線
Ｖｐ パルス電圧
ＶＲＥＦ 基準電圧
Ｘ１，Ｘ２ 第１，第２の出力端子
Ｘｃ 接続点
Ｙ１〜Ｙ５ 第１〜第５の接続端子
【特許請求の範囲】
【請求項１】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点の負荷側に接続された第１の誘導性回路素子と；
前記第１の誘導性回路素子の負荷側に接続された第１の出力端子と前記基準電位線に接続された第２の出力端子との間に接続された第１の容量性回路素子とを備え；
前記第１の出力端子と前記第２の出力端子間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項２】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点と前記第１の双方向スイッチ回路との間に接続された第２の誘導性回路素子及び前記接続点と前記第２の双方向スイッチ回路との間に接続された第３の誘導性回路素子と；
前記接続点に接続された第１の出力端子と前記基準電位線に接続された第２の出力端子との間に接続された第２の容量性回路素子とを備え；
前記第１の出力端子と前記第２の出力端子間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項３】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点と前記負荷の第１の電極との間に接続された第４の誘導性回路素子と；
前記負荷の第１の電極と前記基準電位線に接続された前記負荷の第２の電極との間に接続された第３の容量性回路素子とを備え；
前記負荷の第１の電極と前記負荷の第２の電極間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項４】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記負荷の第１の電極との間に接続された第５の誘導性回路素子と、前記第２の双方向スイッチ回路の負荷側と前記負荷の第１の電極との間に接続された第６の誘導性回路素子と；
前記負荷の第１の電極と前記基準電位線に接続された前記負荷の第２の電極との間に接続された第４の容量性回路素子とを備え；
前記負荷の第１の電極と前記負荷の第２の電極間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項５】
前記第１の誘導性回路素子、前記第２の誘導性回路素子、前記第３の誘導性回路素子、前記第４の誘導性回路素子、前記第５の誘導性回路素子又は前記第６の誘導性回路素子のインダクタンスが配線の有するインダクタンスを含む；
請求項１乃至請求項４のいずれか１項に記載のパルス電圧供給回路。
【請求項６】
前記第３の容量性回路素子又は前記第４の容量性回路素子のキャパシタンスが前記負荷の浮遊容量のキャパシタンスを含む；
請求項３乃至請求項５のいずれか１項に記載のパルス電圧供給回路。
【請求項７】
前記第１の半導体スイッチ回路乃至第４の半導体スイッチ回路は、パワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴと逆流防止用のダイオードとを直列接続して構成される；
請求項１乃至請求項６のいずれか１項に記載のパルス電圧供給回路。
【請求項８】
前記第１の直流電源及び前記第２の直流電源は交流電源から整流された直流電力からＤＣ−ＤＣ変換された電力を供給する；
請求項１乃至請求項７のいずれか１項に記載のパルス電圧供給回路。
【請求項１】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点の負荷側に接続された第１の誘導性回路素子と；
前記第１の誘導性回路素子の負荷側に接続された第１の出力端子と前記基準電位線に接続された第２の出力端子との間に接続された第１の容量性回路素子とを備え；
前記第１の出力端子と前記第２の出力端子間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項２】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点と前記第１の双方向スイッチ回路との間に接続された第２の誘導性回路素子及び前記接続点と前記第２の双方向スイッチ回路との間に接続された第３の誘導性回路素子と；
前記接続点に接続された第１の出力端子と前記基準電位線に接続された第２の出力端子との間に接続された第２の容量性回路素子とを備え；
前記第１の出力端子と前記第２の出力端子間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項３】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記第２の双方向スイッチ回路の負荷側とを接続する接続点と前記負荷の第１の電極との間に接続された第４の誘導性回路素子と；
前記負荷の第１の電極と前記基準電位線に接続された前記負荷の第２の電極との間に接続された第３の容量性回路素子とを備え；
前記負荷の第１の電極と前記負荷の第２の電極間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項４】
基準電位線を挟んで直列に接続された正極側の第１の直流電源及び負極側の第２の直流電源と；
前記第１の直流電源の正極側に接続され、前記第１の直流電源側から負荷側に電流を供給する第１の半導体スイッチ回路と前記負荷側から前記第１の直流電源側に電流を供給する第２の半導体スイッチ回路とを並列接続した第１の双方向スイッチ回路と；
前記第２の直流電源の負極側に接続され、前記第２の直流電源側から前記負荷側に電流を供給する第３の半導体スイッチ回路と前記負荷側から前記第２の直流電源側に電流を供給する第４の半導体スイッチ回路とを並列接続した第２の双方向スイッチ回路と；
前記第１の双方向スイッチ回路の負荷側と前記負荷の第１の電極との間に接続された第５の誘導性回路素子と、前記第２の双方向スイッチ回路の負荷側と前記負荷の第１の電極との間に接続された第６の誘導性回路素子と；
前記負荷の第１の電極と前記基準電位線に接続された前記負荷の第２の電極との間に接続された第４の容量性回路素子とを備え；
前記負荷の第１の電極と前記負荷の第２の電極間に正電圧パルスと負電圧パルスを交互に周期的に供給する；
パルス電圧供給回路。
【請求項５】
前記第１の誘導性回路素子、前記第２の誘導性回路素子、前記第３の誘導性回路素子、前記第４の誘導性回路素子、前記第５の誘導性回路素子又は前記第６の誘導性回路素子のインダクタンスが配線の有するインダクタンスを含む；
請求項１乃至請求項４のいずれか１項に記載のパルス電圧供給回路。
【請求項６】
前記第３の容量性回路素子又は前記第４の容量性回路素子のキャパシタンスが前記負荷の浮遊容量のキャパシタンスを含む；
請求項３乃至請求項５のいずれか１項に記載のパルス電圧供給回路。
【請求項７】
前記第１の半導体スイッチ回路乃至第４の半導体スイッチ回路は、パワーＭＯＳＦＥＴ、バイポーラトランジスタ又はＩＧＢＴと逆流防止用のダイオードとを直列接続して構成される；
請求項１乃至請求項６のいずれか１項に記載のパルス電圧供給回路。
【請求項８】
前記第１の直流電源及び前記第２の直流電源は交流電源から整流された直流電力からＤＣ−ＤＣ変換された電力を供給する；
請求項１乃至請求項７のいずれか１項に記載のパルス電圧供給回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００８−１１７６２７（Ｐ２００８−１１７６２７Ａ）
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願番号】特願２００６−２９９４９６（Ｐ２００６−２９９４９６）
【出願日】平成１８年１１月２日（２００６．１１．２）
【出願人】（０００１０３９７６）オリジン電気株式会社 (223)
【出願人】（５０６３７０２７２）株式会社エムアイエフピーディー (1)
【Ｆターム（参考）】
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願日】平成１８年１１月２日（２００６．１１．２）
【出願人】（０００１０３９７６）オリジン電気株式会社 (223)
【出願人】（５０６３７０２７２）株式会社エムアイエフピーディー (1)
【Ｆターム（参考）】
[ Back to top ]