プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
【課題】高精細度のＰＤＰにおいて、十分なサブフィールド数を確保するとともに、短縮化された電極端子ピッチを用いて長期間にわたって安定して駆動する。
【解決手段】プラズマディスプレイパネルの駆動方法は、第１ステップおよび第２ステップを有する。第１ステップは、プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、第１グループに含まれる電極であって第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能である。第２ステップは、第２グループに含まれる電極であって第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能である。第１ステップは、第２ステップが走査パルス電圧を印加している間、維持基準電圧を印加する。
【解決手段】プラズマディスプレイパネルの駆動方法は、第１ステップおよび第２ステップを有する。第１ステップは、プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、第１グループに含まれる電極であって第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能である。第２ステップは、第２グループに含まれる電極であって第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能である。第１ステップは、第２ステップが走査パルス電圧を印加している間、維持基準電圧を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動方法、およびこの駆動方法を用いた表示装置であるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
現在、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）を用いた表示装置においては、交流面放電型プラズマディスプレイ装置が代表的存在となっている。交流面放電型のＰＤＰでは、前面基板と背面基板とを対向配置することにより、多数の放電セルが形成されている。以下、交流面放電型のＰＤＰの構成について説明する。
【０００３】
前面基板上には、走査電極と維持電極とからなる表示電極対が、互いに平行になるよう複数対形成されている。また、前面基板上には、表示電極対を覆うように、誘電体層および保護層が積層されて形成されている。背面基板上には、データ電極が互いに平行になるよう複数形成されている。また、背面基板上には、データ電極を覆うように、誘電体層が形成され、さらにその上には、井桁状の隔壁が形成されている。誘電体層の上面と隔壁の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層が設けられている。
【０００４】
上述のように形成された前面基板と背面基板とは、表示電極対とデータ電極とが立体交差するように、微小な放電空間を挟んで対向配置され、その外周部は封着材により封着されている。内部の放電空間には、放電ガスが封入されている。このようにして、表示電極対とデータ電極とが交差する部分には、放電セルが形成される。各放電セル内においては、ガス放電により紫外線を発生させ、この紫外線により各蛍光体を励起発光させて、カラー表示を行っている。
【０００５】
ＰＤＰを駆動する構成としては、１フィールドを複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書き込み期間、および維持期間を有する。
【０００６】
初期化期間では、表示電極対である走査電極および維持電極に、所定の電圧を印加して初期化放電を発生させ、次の書き込み動作に必要な壁電荷を各電極上に形成する。書き込み期間では、走査電極に走査パルスを順次印加するとともに、表示する画像に応じて選択的に放電セルのデータ電極に書き込みパルスを印加して書き込み放電を発生させ、各電極上に壁電荷を形成する。維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加して書き込み放電を起こした放電セルで維持放電を発生させ、放電ガスを励起する。励起された放電ガスが安定状態に遷移する時に発生する紫外線により、対応する放電セルの蛍光体層が励起されて可視光線が発生し、これにより画像表示を行う。
【０００７】
また、サブフィールド法の中でも、書き込み期間と維持期間とを時間的に完全分離した、書き込み・維持分離（ＡＤＳ：Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）方式が一般的に用いられている。ＡＤＳ方式の場合、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが、互いに同一タイミングで放電を発生させることがない。したがって、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件で、ＰＤＰを駆動することができる。そのため、放電制御が比較的簡単であり、また、ＰＤＰの駆動マージンも大きく設定することができる。
【０００８】
その反面、ＡＤＳ方式では、書き込み期間を除く期間に維持期間を設定するため、ＰＤＰの高精細度化等により書き込み期間に要する時間が長くなると、高画質を確保するための十分なサブフィールド数が確保できなくなる。
【０００９】
これに対して、例えば特許文献１では、表示電極対を複数のブロックに分割する構成が開示されている。この構成では、複数のブロックのうち、２つ以上のブロックの書き込み期間が時間的に重ならないように、各ブロックにおけるサブフィールドの開始時間をずらしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−１５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来例の構成によれば、隣り合う走査電極間の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間で、絶縁破壊によるスパークが発生することがあった。さらに、ＰＤＰの走査電極を引き出す電極端子でエレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）が発生し、ショートする可能性があった。このため、通常は電極端子のピッチを広げる必要があった。一方では、現在２１６０ラインあるいは４３２０ラインといったＰＤＰの高精細度化が進められており、電極端子ピッチを短縮化する必要があった。
【００１２】
本発明は、このような課題に鑑みてなされたものであり、高精細度のＰＤＰにおいて高画質を達成することができ、かつ短縮化された電極端子ピッチを用いて長期間にわたって安定して駆動することができるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した目的を達成するために、本発明のプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、前記第１グループに含まれる電極であって前記第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能なステップと、前記第２グループに含まれる電極であって前記第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能なステップと、を有し、前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加している間、前記維持基準電圧を印加する。
【００１４】
さらに、本発明のプラズマディスプレイ装置は、走査電極、維持電極、およびデータ電極を備え、前記走査電極と前記維持電極と前記データ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する、上記に記載のプラズマディスプレイパネルの駆動方法に基づいて駆動する装置と、を含む。
【発明の効果】
【００１５】
本発明のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置によれば、少なくとも２つの表示電極対グループにそれぞれ含まれ、互いに隣接する２つの走査電極において、一方の走査電極に走査パルス電圧を印加している間、他方の走査電極に維持基準電圧を印加する。その結果、２つの走査電極間の電位差は、維持パルス電圧の大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループの一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係るＰＤＰの構造を示す分解斜視図
【図２】本発明の実施の形態１に係るＰＤＰの電極配列図
【図３】本発明の実施の形態１におけるプラズマディスプレイ装置のブロック図
【図４】本発明の実施の形態１における走査電極駆動回路の回路図
【図５】本発明の実施の形態１におけるプラズマディスプレイ装置のサブフィールド構成を示すタイミング図
【図６】本発明の実施の形態１におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図７】本発明の実施の形態１におけるＰＤＰの前面基板の各電極および電極端子の配置を示す模式的な平面図
【図８】本発明の実施の形態１におけるＰＤＰの電極端子の詳細を示す拡大図
【図９】本発明の実施の形態２におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１０】本発明の実施の形態３におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１１】本発明の実施の形態４におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１２Ａ】本発明の実施の形態における表示電極対グループ数の分割構成を説明する説明図
【図１２Ｂ】本発明の実施の形態における表示電極対グループ数の別の分割構成を説明する説明図
【図１２Ｃ】本発明の実施の形態における表示電極対グループ数のさらに別の分割構成を説明する説明図
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００１８】
（実施の形態１）
＜ＰＤＰ１０の構造＞
図１は、ＰＤＰ（プラズマディスプレイパネル：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）１０の構造を示す分解斜視図である。図１に示すように、ガラス製の前面基板２１上には、走査電極２２と維持電極２３とで構成された表示電極対２４が、複数形成されている。走査電極２２および維持電極２３は、走査電極２２と維持電極２３との間の放電ギャップで放電を発生させて光を取り出すために、幅の広い透明電極２２ａおよび透明電極２３ａをそれぞれ有する。透明電極２２ａおよび透明電極２３ａの上には、幅の狭いバス電極２２ｂおよびバス電極２３ｂが、上述した放電ギャップから遠い位置にそれぞれ積層されている。隣接する表示電極対２４の間には、光を遮断するブラックストライプ２９が設けられている。また、前面基板２１上には、走査電極２２、維持電極２３、およびブラックストライプ２９を覆うように、誘電体層２５および保護層２６が積層されて形成されている。
【００１９】
背面基板３１上には、データ電極３２が互いに平行になるように、複数形成されている。また、背面基板３１上には、データ電極３２を覆うように、誘電体層３３が形成され、さらにその上には、井桁状の隔壁３４が形成されている。誘電体層３３の上面と隔壁３４の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層３５が設けられている。
【００２０】
上述のようにして形成された前面基板２１と背面基板３１とは、表示電極対２４とデータ電極３２とが立体的に交差するように、微小な放電空間を挟んで対向配置され、その外周部は、ガラスフリット等の封着材により封着されている。内部の放電空間には、例えば、ネオンとキセノンの混合ガスが、放電ガスとして封入され、隔壁３４により複数の区画に仕切られている。このようにして、ＰＤＰ１０が構成され、表示電極対２４とデータ電極３２とが交差する部分に、放電セルが形成される。各放電セル内においては、ガス放電により発生した紫外線で各蛍光体を励起発光させて、カラー表示を行う。なお、ＰＤＰ１０の構造は上述したものに限られることはなく、例えば、ストライプ状の隔壁３４を備えたものであってもよい。
【００２１】
図２は、ＰＤＰ１０の電極配列図である。ＰＤＰ１０には、走査電極２２（ＳＣ１〜ＳＣｎ、ｎ＝２１６０）および維持電極２３（ＳＵ１〜ＳＵｎ、ｎ＝２１６０）が行方向に配列され、データ電極３２（Ｄ１〜Ｄｍ）が列方向に配列されている。すなわちＰＤＰ１０において、１ライン目は走査電極ＳＣ１および維持電極ＳＵ１で構成され、２ライン目は走査電極ＳＣ２および維持電極ＳＵ２で構成され、・・・、ｎライン目は走査電極ＳＣｎおよび維持電極ＳＵｎで構成される。ここで、例えばＡ１〜Ａｎは、Ａ１、Ａ２、・・・、Ａｎと同じ意味であり、Ａｉ（ｉ＝１〜ｎ）のようにも記載される。放電セルＣｉｊ（ｉ＝２、ｊ＝２）は、例えば、一対の走査電極ＳＣ２および維持電極ＳＵ２と、１つのデータ電極Ｄ２とが交差した部分に形成されており、全体としては放電空間内にｎ×ｍ個の放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）形成されている。なお、表示電極対２４の数ｎを２１６０本としたが、これに限られることはなく、特に制限はない。
【００２２】
走査電極ＳＣ１〜ＳＣ２１６０および維持電極ＳＵ１〜ＳＵ２１６０からなる表示電極対２４（２１６０対）は、Ｎ個の表示電極対グループＤＧ１、に分けられる。以下では、ＰＤＰ１０を上下方向に２分割して、上半分に位置する表示電極対２４（走査電極ＳＣ１〜ＳＣ１０８０および維持電極ＳＵ１〜ＳＵ１０８０）を表示電極対グループＤＧ１とし、下半分に位置する表示電極対２４（走査電極ＳＣ１０８１〜ＳＣ２１６０および維持電極ＳＵ１０８１〜ＳＵ２１６０）を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１および維持電極グループＵＧ１は表示電極対グループＤＧ１に属し、走査電極グループＳＧ２および維持電極グループＵＧ２は表示電極対グループＤＧ２に属している。
【００２３】
＜プラズマディスプレイ装置１００の構成＞
図３は、プラズマディスプレイ装置１００のブロック図である。プラズマディスプレイ装置１００は、プラズマディスプレイパネルの駆動回路４０およびＰＤＰ１０を備えている。プラズマディスプレイパネルの駆動回路４０は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００２４】
タイミング発生回路４５は、画像信号ＳＩＧの水平同期信号および垂直同期信号に基づいて、各回路ブロックの動作を制御する各種のタイミング信号Ｓ４５を生成し、各回路ブロックへ供給する。タイミング発生回路４５のうち少なくとも一部は、ワイヤードロジックで構成されてもよいし、タイミング信号Ｓ４５を生成するプログラムが組み込まれたマイクロコンピュータで構成されてもよい。画像信号処理回路４１は、タイミング信号Ｓ４５に基づいて、画像信号ＳＩＧを、各サブフィールドにおいて放電セルＣｉｊ（ｉ＝１〜２１６０、ｊ＝１〜ｍ）の発光・非発光を示す画像データに変換する。
【００２５】
データ電極駆動回路４２は、データ電極Ｄ１〜Ｄｍにそれぞれ対応するｍ個のスイッチを備える。ｍ個のスイッチのそれぞれは、画像データおよびタイミング信号Ｓ４５に基づいて、所定の書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）を選択する。その結果、データ電極駆動回路４２は、ｉライン目（ｉ＝１〜２１６０）において、ｊ列（ｊ＝１〜ｍ）ごとに書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）のうちいずれか一方の電圧を表すｍ系統の電圧信号を生成する。このｍ系統の電圧信号は、データ書き込みパルス列と呼ばれる。このようにデータ電極駆動回路４２は、タイミング信号Ｓ４５に基づいて、画像データをｉライン目（ｉ＝１〜２１６０）ごとにデータ書き込みパルス列に変換し、データ電極Ｄ１〜Ｄｍに印加する。
【００２６】
走査電極駆動回路４３は、タイミング信号Ｓ４５に基づいて、走査電極ＳＣ１〜ＳＣ２１６０を駆動する。また、維持電極駆動回路４４は、タイミング信号Ｓ４５に基づいて、維持電極ＳＵ１〜ＳＵ２１６０を駆動する。
【００２７】
図４は、走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、維持パルス発生回路５０、初期化波形発生回路６０、走査パルス発生回路７１、７２、中間経路Ｒ６０、ロー側経路ＲＬ１、ロー側経路ＲＬ２、および２１６０系統の電極経路ＲＳＣｉ（ｉ＝１〜２１６０）を備えている。走査電極駆動回路４３は、初期化期間において初期化パルス、書き込み期間において走査パルス、および維持期間において維持パルスを生成し、電極経路ＲＳＣｉを介して走査電極ＳＣｉに、それぞれ印加することが可能である（ｉ＝１〜２１６０）。１０８０系統の電極経路ＲＳＣｉ（ｉ＝１〜１０８０）は電極経路グループＲＳＧ１と呼ばれ、１０８０系統の電極経路ＲＳＣｉ（ｉ＝１０８１〜２１６０）は電極経路グループＲＳＧ２と呼ばれる。すなわち、走査電極駆動回路４３は、初期化パルス、走査パルス、および維持パルスを、電極経路グループＲＳＧ１を介して走査電極グループＳＧ１に、および電極経路グループＲＳＧ２を介して走査電極グループＳＧ２に、印加することが可能である。
【００２８】
維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨ、維持ロー側スイッチＱｓｕｓＬ、電力回収部５０ａ、および電源経路Ｒｓを備えている。電力回収部５０ａは、電力回収用のコンデンサ（図示無し）、スイッチング素子（図示無し）、およびダイオード（図示無し）を備えている。維持ハイ側スイッチＱｓｕｓＨの一端は、電源経路Ｒｓを介して電源Ｅｓに接続可能である。維持ハイ側スイッチＱｓｕｓＨの他端は、電力回収部５０ａを介して、中間経路Ｒ６０および維持ロー側スイッチＱｓｕｓＬの一端に接続され、維持ロー側スイッチＱｓｕｓＬの他端は接地される。
【００２９】
電源Ｅｓは、所定の維持パルス電圧Ｖｓを発生する。維持パルス電圧Ｖｓは、例えば正電圧である。維持ハイ側スイッチＱｓｕｓＨは、電源経路Ｒｓを介して維持パルス電圧Ｖｓを受ける。維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオンされ電力回収部５０ａの両端が導通され維持ロー側スイッチＱｓｕｓＬがオフされることにより、中間経路Ｒ６０を維持パルス電圧Ｖｓに保持する。さらに維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオフされ電力回収部５０ａの両端が遮断され維持ロー側スイッチＱｓｕｓＬがオンされることにより、中間経路Ｒ６０を接地電圧に保持する。なお、維持ロー側スイッチＱｓｕｓＬの他端は、維持基準電圧を生成する所定電源に接続されてもよい。この場合、維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオフされ維持ロー側スイッチＱｓｕｓＬがオンされることにより、中間経路Ｒ６０を維持基準電圧に保持する。
【００３０】
電力回収部５０ａは、走査電極２２と維持電極２３との間の電極間容量と、電力回収部５０ａ内部のインダクタとをＬＣ共振させる。さらに電力回収部５０ａは、このＬＣ共振に基づいて、電力回収用のコンデンサから電極間容量へと電力を供給することにより、接地電圧から維持パルス電圧Ｖｓへの維持パルスの立ち上がり動作を行う。同様に、電力回収部５０ａは、このＬＣ共振に基づいて、電極間容量から電力回収用のコンデンサへと電力を回収することにより、維持パルス電圧Ｖｓから接地電圧への維持パルスの立ち下がり動作を行う。このように、維持パルス発生回路５０は、電力回収部５０ａによる維持パルスの立ち上がり／立ち下がり動作、ならびに維持ハイ側スイッチＱｓｕｓＨおよび維持ロー側スイッチＱｓｕｓＬによる維持パルス電圧Ｖｓ／接地電圧（または維持基準電圧）の保持動作によって維持パルスを生成し、中間経路Ｒ６０へ出力する。維持パルスは、立ち上がりの状態、維持パルス電圧Ｖｓの状態、立ち下がりの状態、および接地電圧（または維持基準電圧）の状態の４つの状態を繰り返すパルス波形を表す。維持パルスの立ち上がり／立ち下がりを無視すれば、維持パルスは、維持パルス電圧Ｖｓおよび接地電圧（または維持基準電圧）の２つの電圧を繰り返すパルス波形を表すともいうことができる。電力回収部５０ａは、維持パルスの立ち上がりの状態から維持パルス電圧Ｖｓの状態を経て立ち下がりの状態へと状態が経過する間、導通状態にあり、接地電圧の状態の間、遮断状態にある。
【００３１】
このように、電力回収部５０ａは、電源から電力を供給されずに、ＬＣ共振に基づく電力の回収および供給動作により、走査電極２２および維持電極２３の駆動を行うことができるため、理想的には消費電力をゼロにすることができる。なお、上述した各スイッチは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等のスイッチング素子を用いて構成することができる。
【００３２】
初期化波形発生回路６０は、初期化ハイ側スイッチＱｓｅｔＨ、初期化ロー側スイッチＱｓｅｔＬ、走査ハイ側スイッチＱａｄＨ１、走査ロー側スイッチＱａｄＬ１、走査ハイ側スイッチＱａｄＨ２、走査ロー側スイッチＱａｄＬ２、電源経路Ｒｓｅｔ、および電源経路Ｒａｄを備えている。初期化ハイ側スイッチＱｓｅｔＨの一端は、電源経路Ｒｓｅｔを介して電源Ｅｓｅｔに接続可能である。初期化ハイ側スイッチＱｓｅｔＨの他端は、中間経路Ｒ６０を介して初期化ロー側スイッチＱｓｅｔＬの一端に接続され、初期化ロー側スイッチＱｓｅｔＬの他端は、維持ハイ側スイッチＱｓｕｓＨの他端に接続される。走査ハイ側スイッチＱａｄＨ１の一端は中間経路Ｒ６０に接続され、走査ハイ側スイッチＱａｄＨ１の他端は、ロー側経路ＲＬ１および走査ロー側スイッチＱａｄＬ１の一端に接続される。走査ロー側スイッチＱａｄＬ１の他端は、電源経路Ｒａｄを介して電源Ｅａｄに接続可能である。同様に、走査ハイ側スイッチＱａｄＨ２の一端は中間経路Ｒ６０に接続され、走査ハイ側スイッチＱａｄＨ２の他端は、ロー側経路ＲＬ２および走査ロー側スイッチＱａｄＬ２の一端に接続される。走査ロー側スイッチＱａｄＬ２の他端は、電源経路Ｒａｄを介して電源Ｅａｄに接続可能である。
【００３３】
電源Ｅｓｅｔは、所定の初期化パルス電圧Ｖｓｅｔを発生する。初期化パルス電圧Ｖｓｅｔは、例えば正電圧である。初期化ハイ側スイッチＱｓｅｔＨは、電源経路Ｒｓｅｔを介して初期化パルス電圧Ｖｓｅｔを受ける。さらに初期化ハイ側スイッチＱｓｅｔＨは、初期化期間においてオンされることにより、初期化パルス電圧Ｖｓｅｔまで緩やかに上昇する傾斜波形電圧Ｖｕｐ（図６において後述する）を生成し、中間経路Ｒ６０へ出力する。傾斜波形電圧Ｖｕｐが生成されている間、各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２はオフされている。このため、走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、初期化期間においてオンされることにより、傾斜波形電圧Ｖｕｐをそれぞれロー側経路ＲＬ１、ＲＬ２へ出力する。電源Ｅａｄは、所定の走査パルス電圧Ｖａｄを発生する。走査パルス電圧Ｖａｄは、例えば負電圧である。各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、電源経路Ｒａｄを介して走査パルス電圧Ｖａｄを受ける。初期化波形発生回路６０は、初期化期間において走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２がオフされ走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２がオンされることにより、走査パルス電圧Ｖａｄまで緩やかに下降する傾斜波形電圧Ｖｄｗ（図６において後述する）を生成し、それぞれロー側経路ＲＬ１、ＲＬ２へ出力する。このように、初期化波形発生回路６０は、傾斜波形電圧Ｖｕｐおよび傾斜波形電圧Ｖｄｗを含む初期化パルスを生成し、各ロー側経路ＲＬ１、ＲＬ２へ出力する。
【００３４】
初期化ハイ側スイッチＱｓｅｔＨおよび各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、緩やかに変化する傾斜波形電圧Ｖｕｐ、Ｖｄｗを生成するために、例えば初期化期間ではミラー積分機能を有している。初期化ロー側スイッチＱｓｅｔＬおよび各走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。
【００３５】
さらに走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、書き込み期間ではミラー積分機能を有しない。各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、例えば、ミラー積分機能を有するスイッチとミラー積分機能を有しないスイッチとの並列構成になっている（図示されていない）。傾斜波形電圧Ｖｄｗの生成時には、ミラー積分機能を有するスイッチがオンされ、書き込み期間ではミラー積分機能を有しないスイッチがオンされる。初期化波形発生回路６０は、書き込み期間において走査ハイ側スイッチＱａｄＨ１がオフされ走査ロー側スイッチＱａｄＬ１がオンされることにより、走査パルス電圧Ｖａｄをロー側経路ＲＬ１へ出力する。同様に、初期化波形発生回路６０は、書き込み期間において走査ハイ側スイッチＱａｄＨ２がオフされ走査ロー側スイッチＱａｄＬ２がオンされることにより、走査パルス電圧Ｖａｄをロー側経路ＲＬ２へ出力する。さらに、初期化波形発生回路６０は、維持期間において走査ハイ側スイッチＱａｄＨ１がオンされ走査ロー側スイッチＱａｄＬ１がオフされることにより、中間経路Ｒ６０へ出力された維持パルスをロー側経路ＲＬ１へ出力する。同様に、初期化波形発生回路６０は、維持期間において走査ハイ側スイッチＱａｄＨ２がオンされ走査ロー側スイッチＱａｄＬ２がオフされることにより、中間経路Ｒ６０へ出力された維持パルスをロー側経路ＲＬ２へ出力する。
【００３６】
走査パルス発生回路７１は、電源Ｅｙ１、スイッチグループ部ＹＧ１、およびハイ側経路ＲＨ１を備えている。スイッチグループ部ＹＧ１は、１０８０個のスイッチ部Ｙｉ（ｉ＝１〜１０８０）を備えている。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉおよび差電圧ロー側スイッチＱＬｉを備えている（ｉ＝１〜１０８０）。電源Ｅｙ１の負極はロー側経路ＲＬ１に接続され、電源Ｅｙ１の正極はハイ側経路ＲＨ１に接続される。差電圧ハイ側スイッチＱＨｉの一端はハイ側経路ＲＨ１に接続され、差電圧ハイ側スイッチＱＨｉの他端は電極経路ＲＳＣｉおよび差電圧ロー側スイッチＱＬｉの一端に接続される（ｉ＝１〜１０８０）。差電圧ロー側スイッチＱＬｉの他端は、ロー側経路ＲＬ１に接続される（ｉ＝１〜１０８０）。
【００３７】
電源Ｅｙ１は、所定の走査差電圧Ｖｙを発生する。ロー側経路ＲＬ１における電圧はロー側電圧ＶＬ１と呼ばれ、ハイ側経路ＲＨ１における電圧はハイ側電圧ＶＨ１と呼ばれる。ハイ側電圧ＶＨ１は、ロー側電圧ＶＬ１よりも走査差電圧Ｖｙだけ高い。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオフされ差電圧ロー側スイッチＱＬｉがオンされることによりロー側経路ＲＬ１を選択し、ロー側電圧ＶＬ１を電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。さらにスイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオンされ差電圧ロー側スイッチＱＬｉがオフされることによりハイ側経路ＲＨ１を選択し、ハイ側電圧ＶＨ１を電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。
【００３８】
走査パルス発生回路７２は、電源Ｅｙ２、スイッチグループ部ＹＧ２、およびハイ側経路ＲＨ２を備えている。スイッチグループ部ＹＧ２は、１０８０個のスイッチ部Ｙｉ（ｉ＝１０８１〜２１６０）を備えている。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉおよび差電圧ロー側スイッチＱＬｉを備えている（ｉ＝１０８１〜２１６０）。走査パルス発生回路７２内のこれらの構成要素は、走査パルス発生回路７１の場合と同様に接続される。
【００３９】
電源Ｅｙ２は、走査差電圧Ｖｙを発生する。ロー側経路ＲＬ２における電圧はロー側電圧ＶＬ２と呼ばれ、ハイ側経路ＲＨ２における電圧はハイ側電圧ＶＨ２と呼ばれる。ハイ側電圧ＶＨ２は、ロー側電圧ＶＬ２よりも走査差電圧Ｖｙだけ高い。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオフされ差電圧ロー側スイッチＱＬｉがオンされることによりロー側経路ＲＬ２を選択し、ロー側電圧ＶＬ２を電極経路ＲＳＣｉへ出力する（ｉ＝１０８１〜２１６０）。さらにスイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオンされ差電圧ロー側スイッチＱＬｉがオフされることによりハイ側経路ＲＨ２を選択し、ハイ側電圧ＶＨ２を電極経路ＲＳＣｉへ出力する（ｉ＝１０８１〜２１６０）。
【００４０】
走査パルス発生回路７１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を選択し、選択された電圧を同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力してもよい。さらに走査パルス発生回路７１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を、電極経路ＲＳＣｉ（ｉ＝１〜１０８０）のうち少なくとも１系統の電極経路へ出力している間、他方の電圧を残りの電極経路へ出力してもよい。走査パルス発生回路７１は、初期化期間および電極経路グループＲＳＧ１の維持期間において、ロー側電圧ＶＬ１を、同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。
【００４１】
電極経路グループＲＳＧ１の維持期間において、走査ハイ側スイッチＱａｄＨ１はオンされ走査ロー側スイッチＱａｄＬ１はオフされる。これにより、走査パルス発生回路７１は、中間経路Ｒ６０へ出力された維持パルスを、ロー側経路ＲＬ１を介して同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。さらに走査パルス発生回路７１は、初期化期間において、ロー側経路ＲＬ１へ出力された初期化パルスを同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。
【００４２】
走査パルス発生回路７１は、書き込み期間においてロー側経路ＲＬ１へ出力された走査パルス電圧Ｖａｄよりも走査差電圧Ｖｙだけ高い電圧を表す走査基準電圧Ｖｃ（図６において後述する）を生成し、ハイ側経路ＲＨ１を走査基準電圧Ｖｃにする。各スイッチ部Ｙｉ（ｉ＝１〜１０８０）は、書き込み期間内の所定のタイミングにおいて、走査パルスの幅に対応する期間だけ走査パルス電圧Ｖａｄを選択し、書き込み期間における残りの期間では走査基準電圧Ｖｃを選択することにより、走査パルスを生成する。さらにスイッチ部Ｙｉ（ｉ＝１〜１０８０）のうち１個のスイッチ部が走査パルス電圧Ｖａｄを選択している間、残りの１０７９個のスイッチ部は走査基準電圧Ｖｃを選択する。これにより、１０８０個のスイッチ部Ｙｉは、互いに異なるタイミングで走査パルスを生成し、それぞれ１０８０系統の電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。すなわち、スイッチグループ部ＹＧ１は、書き込み期間において、互いに異なる１０８０系統のタイミングで走査パルス電圧Ｖａｄおよび走査基準電圧Ｖｃを順次選択することにより、１０８０系統の互いに異なるタイミングの走査パルスを生成し、電極経路グループＲＳＧ１へ出力する。走査パルスは、走査パルス電圧Ｖａｄをピークとするパルス波形を表す。
【００４３】
走査パルス発生回路７２は、走査パルス発生回路７１の場合と同様に動作する。
【００４４】
ここで、走査差電圧Ｖｙ以外の上述した電圧（例えば、維持パルス電圧Ｖｓ、初期化パルス電圧Ｖｓｅｔ、走査パルス電圧Ｖａｄ、および接地電圧など）は、その電圧に対応する電位の、接地電位からの電位差を表している。接地電圧は実質的にゼロボルトであり、接地電圧に対応する電位は接地電位である。また、図４において上述した走査電極駆動回路４３内の各スイッチ（電力回収部５０ａ内のスイッチも含む）は、タイミング発生回路４５からのタイミング信号Ｓ４５をそのスイッチの制御端子（スイッチがＭＯＳＦＥＴまたはＩＧＢＴの場合、ゲート端子）に受ける。さらにこの各スイッチは、タイミング信号Ｓ４５により制御され、オン／オフされる。図示を簡単にするために、走査電極駆動回路４３内におけるタイミング信号Ｓ４５の配線の図示は、省略されている。
【００４５】
＜ＰＤＰ１０の駆動構成＞
図５は、１フィールド期間Ｔｆ内におけるサブフィールド構成を示すタイミング図である。図５の（ａ）、（ｂ）、（ｃ）、および（ｄ）において、縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、各維持期間Ｔｓ１、Ｔｓ２、・・・はハッチングで示している。消去期間は、各維持期間Ｔｓ１、Ｔｓ２、・・・の直後に設けられる。なお以下の説明では、１フィールド期間Ｔｆは１６．７ｍｓとしている。
【００４６】
まず、図５（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎは５００μｓとする。
【００４７】
次に、初期化期間Ｔｉｎの後、１フィールド期間Ｔｆ内のサブフィールド数を最大にするために、走査パルス幅を可能な限り短くするとともに、書き込みタイミングｔＷに示すように連続して書き込み動作を行う。ここで、図５（ｂ）に示す全書き込み期間Ｔｗを見積もる。全書き込み期間Ｔｗは、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加するために要する期間を表す。一例として、走査電極１本あたりの書き込み動作に要する期間は、０．７μｓとする。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓとなる。
【００４８】
次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８となる。その結果、図５（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１〜ＳＦ１０を確保できることがわかる。
【００４９】
このように、１フィールド期間Ｔｆにおけるサブフィールド数を１０個とし、図２において上述したように、表示電極対グループを２個とした場合、例えば図５（ｄ）に示すようなサブフィールド構成にすることができる。すなわち、維持期間Ｔｓ１〜Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。走査電極グループＳＧ１に対するサブフィールドＳＦｑ（ｑ＝１〜１０）の維持期間Ｔｓｑは、走査電極グループＳＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と、時間的に並行して設定される。さらに、走査電極グループＳＧ２に対するサブフィールドＳＦｑ（ｑ＝１〜９）の維持期間Ｔｓｑは、走査電極グループＳＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み期間Ｔｗ１と、時間的に並行して設定される。
【００５０】
＜ＰＤＰ１０の駆動電圧波形の詳細とその動作＞
図６は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。各スイッチＱａｄＨ１、ＱａｄＨ２、ＱｓｕｓＬ、ＱｓｕｓＨの波形は、該当するスイッチの制御端子が受けるタイミング信号Ｓ４５を表している。タイミング信号Ｓ４５のハイレベルまたはローレベルに対応して、該当するスイッチがそれぞれオン状態またはオフ状態となる。電力回収部５０ａの波形は、ハイレベルとなるときに、図４において上述したような、ＬＣ共振に基づく電力の回収および供給動作を行っている状態を示している。走査電極グループＳＧ１およびＳＧ２、維持電極グループＵＧ１およびＵＧ２、およびデータ電極Ｄ１〜ｍの各波形は、図３および図４において上述したように、各電極へ印加される電圧波形を示している。すなわち、走査電極グループＳＧ１、ＳＧ２の波形は、タイミング信号Ｓ４５に基づいて、走査電極駆動回路４３によって印加される電圧波形を示している。同様に、維持電極グループＵＧ１、ＵＧ２の波形は、タイミング信号Ｓ４５に基づいて、維持電極駆動回路４４によって印加される電圧波形を示している。同様に、データ電極Ｄ１〜ｍの波形は、タイミング信号Ｓ４５に基づいて、データ電極駆動回路４２によって印加される電圧波形を示している。図６におけるこのような各波形は、表示電極対グループＤＧ１、ＤＧ２のそれぞれで特定される各期間（図６の最上部に示す）に関連付けられて、生成される。
【００５１】
初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵ２１６０に、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、正の放電開始電圧よりも低い正の所定電圧Ｖｉ１から、放電開始電圧を超える正の所定電圧Ｖｉ２に向かって、緩やかに上昇する傾斜波形電圧Ｖｕｐを印加する。この傾斜波形電圧Ｖｕｐが上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と維持電極ＳＵ１〜ＳＵ２１６０との間、および走査電極ＳＣ１〜ＳＣ２１６０とデータ電極Ｄ１〜Ｄｍとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ１〜ＳＣ２１６０上には、負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵ２１６０上には、正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、および蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００５２】
次に、維持電極ＳＵ１〜ＳＵ２１６０には、正の所定電圧Ｖｅ２を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、正の放電開始電圧よりも低い正の所定電圧Ｖｉ３から、負の放電開始電圧を負方向に超える負の所定電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧Ｖｄｗを印加する。この傾斜波形電圧Ｖｄｗが下降する間に、走査電極ＳＣ１〜ＳＣ２１６０と維持電極ＳＵ１〜ＳＵ２１６０との間、および走査電極ＳＣ１〜ＳＣ２１６０とデータ電極Ｄ１〜Ｄｍとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められるとともに、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極ＳＣ１〜ＳＣ２１６０に走査基準電圧Ｖｃを印加する。このとき、走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、オフされることにより、それぞれロー側経路ＲＬ１、ＲＬ２を中間経路Ｒ６０から遮断する。これで、すべての放電セルに対して初期化放電を行う初期化動作を終了し、初期化期間Ｔｉｎを終える。
【００５３】
初期化期間Ｔｉｎ終了後、表示電極対グループＤＧ１では、サブフィールドＳＦ１における書き込み期間Ｔｗ１を開始する。具体的には、維持電極グループＵＧ１には、正の所定電圧Ｖｅ２よりも低い正の所定電圧Ｖｅを印加する。１ライン目の走査電極ＳＣ１には、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加するとともに、１ライン目において発光させるべき放電セルのデータ電極Ｄｊ（ｊ＝１〜ｍ）には、正の書き込みパルス電圧Ｖｄをピークとする書き込みパルスを印加する。このとき、データ電極Ｄｊと走査電極ＳＣ１との交差部における電圧差は、データ電極駆動回路４２および走査電極駆動回路４３による印加電圧の差（書き込みパルス電圧Ｖｄ−走査パルス電圧Ｖａｄ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始され、続いて維持電極ＳＵ１と走査電極ＳＣ１との間の放電へと進展し、書き込み放電が発生する。その結果、走査電極ＳＣ１上には、正の壁電圧が蓄積され、維持電極ＳＵ１上およびデータ電極Ｄｊ上には、負の壁電圧が蓄積される。
【００５４】
一方、書き込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄｊと走査電極ＳＣ１との交差部の電圧は、放電開始電圧を超えないので、書き込み放電は発生しない。
【００５５】
次に、１ライン目の書き込み終了後に、２ライン目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、２ライン目において発光させるべき放電セル（１ライン目において発光させるべき放電セルとは変わってもよい）のデータ電極Ｄｊに書き込みパルス電圧Ｖｄを印加する。このとき、走査パルス電圧Ｖａｄと書き込みパルス電圧Ｖｄとが同時に印加された２ライン目の放電セルでは、書き込み放電が発生し、書き込み動作が行われる。走査電極ＳＣ２に走査パルスを印加するタイミングは、走査電極ＳＣ１の走査パルス印加終了後いつでもよいが、書き込み期間Ｔｗ１をできる限り短くするために、走査電極ＳＣ１の走査パルス印加終了直後に設定される。
【００５６】
上述した書き込み動作を表示電極対グループＤＧ１に属する１０８０ライン目の走査電極ＳＣ１０８０に至るまで繰り返し、発光させるべき放電セルに対して選択的に書き込み放電を発生させて、各電極上に壁電荷を形成する。走査電極グループＳＧ１に走査パルスを印加している間、データ電極Ｄ１〜Ｄｍにはｉライン目（ｉ＝１〜１０８０）ごとに異なるデータ書き込みパルス列が印加される。
【００５７】
表示電極対グループＤＧ１がサブフィールドＳＦ１における書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２に属する走査電極グループＳＧ２には走査基準電圧Ｖｃが、維持電極グループＵＧ２には正の所定電圧Ｖｅが、印加されたままである。このように、表示電極対グループＤＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対しては、放電の発生しない休止期間Ｔｉｄとなる。
【００５８】
表示電極対グループＤＧ１では、サブフィールドＳＦ１における書き込み期間Ｔｗ１の終了後、サブフィールドＳＦ１における維持期間Ｔｓ１を開始する。走査ハイ側スイッチＱａｄＨ１は、オンされることにより、ロー側経路ＲＬ１を中間経路Ｒ６０に導通させる。具体的には、走査電極グループＳＧ１に正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。このとき、書き込み放電を発生させた放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルス電圧Ｖｓに、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差を加算したものとなり、放電開始電圧を超える（ｉ＝１〜１０８０）。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が発生し、放電ガスを励起する。励起された放電ガスが安定状態に遷移するときに発生した紫外線により、蛍光体層３５が発光する。その結果、走査電極ＳＣｉ上には、負の壁電圧が蓄積され、維持電極ＳＵｉ上およびデータ電極Ｄｊ上には、正の壁電圧が蓄積される。
【００５９】
一方、書き込み期間Ｔｗ１において、書き込み放電を発生させなかった放電セルでは、維持放電は発生せず、初期化期間Ｔｉｎの終了時における各電極上の壁電圧が保たれる。
【００６０】
次に、走査電極グループＳＧ１に電圧０（Ｖ）を印加し、維持電極グループＵＧ１に正の維持パルス電圧Ｖｓを印加する。このとき、維持放電を発生させた放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生する。その結果、維持電極ＳＵｉ上には、負の壁電圧が蓄積され、走査電極ＳＣｉ上およびデータ電極Ｄｊ上には、正の壁電圧が蓄積される。
【００６１】
以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルス電圧Ｖｓを印加して、走査電極グループＳＧ１と維持電極グループＵＧ１との間に電位差を与えることにより、書き込み期間Ｔｗ１において書き込み放電を発生させた放電セルで、維持放電が継続して行われる。ここで、走査電極グループＳＧ１は、維持ハイ側スイッチＱｓｕｓＨがオンされている間、維持パルス電圧Ｖｓとなり、維持ロー側スイッチＱｓｕｓＬがオンされている間、すなわち電力回収回路５０ａが遮断状態の間、電圧０（Ｖ）となる。
【００６２】
維持期間Ｔｓ１終了後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、正の所定電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極グループＳＧ１に印加することにより、走査電極グループＳＧ１と維持電極グループＵＧ１との間に電圧差を与えている。これにより、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去する。表示電極対グループＤＧ１は、消去期間Ｔｅの終了により、サブフィールドＳＦ１を終える。
【００６３】
表示電極対グループＤＧ１がサブフィールドＳＦ１における維持期間Ｔｓ１の間、表示電極対グループＤＧ２では書き込み動作が行われる。走査ハイ側スイッチＱａｄＨ２はオフされており、ロー側経路ＲＬ２は中間経路Ｒ６０から遮断された状態を維持している。具体的には、初期化期間Ｔｉｎ終了後、表示電極対グループＤＧ２では、休止期間Ｔｉｄを経て、サブフィールドＳＦ１における書き込み期間Ｔｗ１を開始する。書き込み期間Ｔｗ１では、維持電極グループＵＧ２には、正の所定電圧Ｖｅを印加する。
【００６４】
次に、走査電極グループＳＧ２の書き込み動作を説明する。上述したように、表示電極対グループＤＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１では、ＰＤＰ１０における画面の１ライン目から１０８０ライン目へ、ラインの整列順に従って、それぞれ走査電極ＳＣ１〜ＳＣ１０８０に順次走査パルスを印加していた。表示電極対グループＤＧ２の書き込み期間Ｔｗ１では、表示電極対グループＤＧ１が維持期間Ｔｓ１中であるので、表示電極対グループＤＧ２の２ライン目となる走査電極ＳＣ１０８２に、１ライン目よりも先に走査パルスを印加する。その後、維持期間Ｔｓ１中にある走査電極グループＳＧ１の電圧が接地電圧となるタイミングで、表示電極対グループＤＧ２の１ライン目となる走査電極ＳＣ１０８１に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加する。このように走査パルスの順序を変更することで、複数グループ間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００６５】
具体的には、最初に、１０８２ライン目の走査電極ＳＣ１０８２に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加するとともに、１０８２ライン目において発光させるべき放電セルのデータ電極Ｄｊ（ｊ＝１〜ｍ）には、正の書き込みパルス電圧Ｖｄをピークとする、１０８２ライン目に対応する書き込みパルスを印加する。このとき、データ電極Ｄｊと走査電極ＳＣ１０８２との交差部における電圧差は、データ電極駆動回路４２および走査電極駆動回路４３による印加電圧の差（書き込みパルス電圧Ｖｄ−走査パルス電圧Ｖａｄ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１０８２上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、データ電極Ｄｊと走査電極ＳＣ１０８２との間で放電が開始され、続いて維持電極ＳＵ１０８２と走査電極ＳＣ１０８２との間の放電へと進展し、書き込み放電が発生する。その結果、走査電極ＳＣ１０８２上には、正の壁電圧が蓄積され、維持電極ＳＵ１０８２上およびデータ電極Ｄｊ上には、負の壁電圧が蓄積される。
【００６６】
次に、表示電極対グループＤＧ２の２ライン目の書き込み終了後に、３ライン目となる走査電極ＳＣ１０８３に走査パルス電圧Ｖａｄを印加するとともに、３ライン目において発光させるべき放電セルのデータ電極Ｄｊに書き込みパルス電圧Ｖｄを印加する。このとき、走査パルス電圧Ｖａｄと書き込みパルス電圧Ｖｄとが同時に印加された３ライン目の放電セルでは、書き込み放電が発生し、書き込み動作が行われる。
【００６７】
上述した書き込み動作を表示電極対グループＤＧ２に属する２１６０ライン目の放電セルに至るまで繰り返し、発光させるべき放電セルに対して選択的に書き込み放電を発生させて、各電極上に壁電荷を形成する。走査電極グループＳＧ２に走査パルスを印加している間、データ電極Ｄ１〜Ｄｍにはｉライン目（ｉ＝１０８１〜２１６０）ごとに異なるデータ書き込みパルス列が印加される。
【００６８】
書き込み動作を繰り返す際に、表示電極対グループＤＧ２の１ライン目における表示電極ＳＣ１０８１の走査パルスのタイミングを決定するために、走査電極グループＳＧ１の電圧が接地電圧となる状態を検出する。走査電極グループＳＧ１の電圧が接地電圧となるのは、維持ロー側スイッチＱｓｕｓＬが受けるタイミング信号Ｓ４５がハイレベル、かつ走査ハイ側スイッチＱａｄＨ１が受けるタイミング信号Ｓ４５がハイレベルの状態である。このため、その２系統のタイミング信号Ｓ４５を検出し、表示電極対グループＤＧ２の１ライン目の走査パルスを印加する。
【００６９】
図６において、表示電極ＳＣ１０８１は、表示電極ＳＣ１０８２の書き込み時点よりも期間Ｔａ１だけ遅れた時点ｔａ１において、走査パルスを印加される。このとき、維持ロー側スイッチＱｓｕｓＬおよび走査ハイ側スイッチＱａｄＨ１のタイミング信号Ｓ４５は、ともにハイレベルになっている。また時点ｔａ１は、走査電極グループＳＧ１の維持期間Ｔｓ１において、最初の維持パルス電圧Ｖｓが印加され、続いて接地電圧が印加された（すなわち、維持ロー側スイッチＱｓｕｓＬがオン状態になった）時点以降、走査パルスを印加するタイミングが来た時点となっている。したがって、走査パルスは、走査電極グループＳＧ２に対して、例えば走査電極ＳＣ１０８２、ＳＣ１０８３、・・・、ＳＣ（１０８１＋ｋ）、ＳＣ１０８１、ＳＣ（１０８２＋ｋ）、・・・、ＳＣ２１６０の順番で印加される。走査電極ＳＣ１０８１に印加されるまでに、ｋ本の走査電極ＳＣ１０８２〜ＳＣ（１０８１＋ｋ）に印加される。ｋは、電力回収部５０ａが導通状態となる期間を走査パルスの幅で割り算し、商の小数点以下を切り上げることで求められる。
【００７０】
タイミング発生回路４５は、画像信号ＳＩＧに基づいて、上述した走査パルスの走査電極グループＳＧ２への印加タイミングを含むタイミング信号Ｓ４５を生成する。走査電極駆動回路４３において、走査パルス発生回路７２は、タイミング信号Ｓ４５に基づいて、上述した順番の走査パルスを生成し、走査電極グループＳＧ２に順次印加する。さらに、データ電極駆動回路４２は、タイミング信号Ｓ４５に基づいて、上述した順番の走査パルスに対応するデータ書き込みパルス列を生成し、データ電極Ｄ１〜Ｄｍに印加する。すなわち、データ書き込みパルス列は、１０８２ライン目、１０８３ライン目、・・・、（１０８１＋ｋ）ライン目、１０８１ライン目、（１０８２＋ｋ）ライン目、・・・、２１６０ライン目の順番で生成される。
【００７１】
表示電極対グループＤＧ２では、表示電極対グループＤＧ１と同様、サブフィールドＳＦ１での書き込み期間Ｔｗ１が終了すると、維持期間Ｔｓ１、消去期間Ｔｅ、そしてサブフィールドＳＦ２における書き込み期間Ｔｗ１へと移る。表示電極対グループＤＧ２における維持期間Ｔｓ１および消去期間Ｔｅの動作は、上述した表示電極対グループＤＧ１における維持期間Ｔｓ１および消去期間Ｔｅの動作と同様である。
【００７２】
表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、表示電極対グループＤＧ１の１０８０ライン目の走査パルスを、１０７９ライン目よりも期間Ｔａ２だけ先行する時点ｔａ２において印加する。その結果、１０８０ライン目の走査パルスが印加されている期間では、表示電極対グループＤＧ１の電圧は、接地電圧となる。このようなタイミングで表示電極対グループＤＧ１の１０８０ライン目となる走査電極ＳＣ１０８０に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加する。このように走査パルスの順序を変更することで、複数グループ間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００７３】
表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１においても、表示電極対グループＤＧ２におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に、表示電極ＳＣ１０８２の書き込み時点よりも期間Ｔａ３だけ遅れた時点ｔａ３において、走査パルスを印加する。
【００７４】
以降同様に、表示電極対グループＤＧ１および表示電極対グループＤＧ２では、表示電極対グループＤＧ２におけるサブフィールドＳＦ１０での消去期間Ｔｅ終了まで、図６において上述した駆動構成における動作を繰り返すことで、１フィールドを終了する。
【００７５】
なお、表示電極対グループＤＧ１と表示電極対グループＤＧ２のいずれかが、消去期間Ｔｅに該当するときは、書き込み動作を行わないことが望ましい。これは、消去期間Ｔｅでは壁電圧が消去されるだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えて、データ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましいからである。
【００７６】
図７は、前面基板２１における走査電極２２および維持電極２３、ならびにそれらの電極端子の配置を示す模式的な平面図である。走査電極２２のそれぞれは、引き出し線９２によって、画像表示領域外の右側の周辺部に設けられた走査電極用電極端子９７のそれぞれに接続されている。同様に、維持電極２３のそれぞれは、引き出し線９３によって、画像表示領域外の左側の周辺部に設けられた維持電極用電極端子９８のそれぞれに接続されている。この各電極端子９７、９８は、フレキシブル配線基板（図示されていない）を介して、プラズマディスプレイパネルの駆動回路４０に接続される（図３を参照）。例えば、走査電極用電極端子９７は、フレキシブル配線基板を介して、電極経路ＲＳＣ１〜ＲＳＣ２１６０に接続される。各電極端子９７、９８は、フレキシブル配線基板を接続するために、複数本ずつグルーピングされて配置されている。
【００７７】
なお、図７には２４本の走査電極２２および２４本の維持電極２３、ならびに８本ずつグルーピングされた２４本の走査電極用電極端子９７および２４本の維持電極用電極端子９８を示しているが、これらの数値は図を見やすくするために設定されている。図２に示す例に従えば、走査電極２２および維持電極２３はそれぞれ２１６０本であり、例えば走査電極用電極端子９７および維持電極用電極端子９８は、ともに２７０本ずつグルーピングされている。
【００７８】
図８は、走査電極用電極端子９７の詳細を示す拡大図である。走査電極用電極端子９７は、例えばその幅が１５０μｍ、長さが４ｍｍの細長い帯状の形状を成しており、それらが３９０μｍのピッチで配列されている。このように、走査電極用電極端子９７は、その間隔を十分広く設計する余裕がないため、走査電極用電極端子９７間に過大な電圧を印加すると絶縁破壊が発生し、スパークする恐れがある。あるいは長時間にわたり走査電極用電極端子９７間に過大な電圧を印加すると、走査電極用電極端子９７を形成している金属粒子が移動する、いわゆるエレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）を発生し、走査電極用電極端子９７間を短絡する恐れがある。
【００７９】
しかしながら、実施の形態１におけるプラズマディスプレイパネルの駆動方法によれば、少なくとも２つの表示電極対グループＤＧ１、ＤＧ２にそれぞれ含まれ、互いに隣接する２つの走査電極ＳＣ１０８０、１０８１において、一方の走査電極に走査パルス電圧Ｖａｄを印加している間、他方の走査電極に接地電圧を印加する。その結果、２つの走査電極ＳＣ１０８０、ＳＣ１０８１間の電位差は、維持パルス電圧Ｖｓの大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子９７の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループＤＧ１、ＤＧ２の一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【００８０】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。実施の形態２におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００８１】
図９は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態２の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスのタイミングを、書き込み期間Ｔｗ１になってから最初にスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになるタイミングに変更している。
【００８２】
具体的には、図９において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８１に最初に走査パルスを印加するべきところを、走査電極ＳＣ１０８２に走査パルスを印加する。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がローレベルの期間では走査電極ＳＣ１０８３から順次走査パルスを印加し、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルとなった後に、図９のように走査電極ＳＣ１０８１に走査パルスを印加する。その後、再び走査電極ＳＣ１０８２以降のラインに走査パルスを印加し、表示電極対グループＤＧ２の最終ラインの走査電極ＳＣ２１６０まで繰り返し走査パルスを印加する。
【００８３】
同様に、図９において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、時点ｔｂ１で走査電極ＳＣ４に走査パルスを印加するべきところを、走査電極ＳＣ１０８０に走査パルスを印加する。走査電極ＳＣ１０８０に対応する１０８０ライン目には、表示電極対グループＤＧ２の電圧が最初に接地電圧になる時点ｔｂ１、つまりスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルとなる時点ｔｂ１で走査パルスを印加する。その後、図９のように走査電極ＳＣ４に対応する４ライン目へ戻り、走査パルスを順次表示電極対グループＤＧ１の最終ラインである走査電極ＳＣ１０８０まで印加する。
【００８４】
走査パルスの順序を変更し、走査電極ＳＣ１０８０への走査パルスを期間Ｔｂ１だけ進めることで、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００８５】
実施の形態２の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能であるため、アドレスおよびデータ信号駆動部の信号処理を簡単化することが可能となる。
【００８６】
（実施の形態３）
実施の形態３では、実施の形態１と異なる点を中心に説明する。実施の形態３におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００８７】
図１０は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態３の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスを印加するタイミングで、他方の表示電極対グループが維持パルス電圧Ｖｓの場合に、走査パルスを停止させる。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになるタイミングで、走査パルスを再開させる駆動制御を行う。
【００８８】
具体的には、図１０において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８１に最初に走査パルスを印加するべきところを、期間Ｔｃ１の間、書き込み動作休止制御を行う。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ１で、書き込み動作休止制御を解除し、図１０のように走査パルスを順次印加し、表示電極対グループＤＧ２の最終ラインの走査電極ＳＣ２１６０まで繰り返し走査パルスを印加する。
【００８９】
同様に、図１０において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８０に最初に走査パルスを印加するべきところを、期間Ｔｃ２の間、書き込み動作休止制御を行う。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ２で、書き込み動作休止制御を解除し、図１０のように表示電極対グループＤＧ１の最終ラインである走査電極ＳＣ１０８０まで走査パルスを印加する。同様に、表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、期間Ｔｃ３の間、書き込み動作休止制御を行い、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ３で書き込み動作休止制御を解除する。
【００９０】
書き込み動作休止制御を行うことで、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、書き込み動作休止制御を行う前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００９１】
実施の形態３の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能である。それに加え、走査パルスの走査順序に変更が無いため、タイミング発生回路４５およびデータ電極駆動回路４２の信号処理を複雑にせずに実現できる。
【００９２】
（実施の形態４）
実施の形態４では、実施の形態１と異なる点を中心に説明する。実施の形態４におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００９３】
図１１は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態４の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスを印加するタイミングで、維持パルスを停止させる。その後、各電極グループの１０８０ラインもしくは１０８１ラインの走査パルスが終了した後に、維持パルスを再開させる駆動制御を行う。
【００９４】
具体的には、図１１において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、表示電極対グループＤＧ１の維持動作の開始、つまり接地電圧から電力回収部５０ａの動作を経て維持パルス電圧Ｖｓまで電圧を印加すべきところを、少なくとも期間Ｔｄ１の間、維持休止制御を行う。その間、スイッチＱｓｕｓＬのタイミング信号Ｓ４５は常にハイレベルであり、１０８１ラインの走査パルスの印加が終了した時点ｔｄ１で、維持休止制御を解除する。
【００９５】
同様に、図１１において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、表示電極対グループＤＧ２の維持動作を行うべきところを、少なくとも期間Ｔｄ２の間、維持休止制御を行う。その間、スイッチＱｓｕｓＬのタイミング信号Ｓ４５は常にハイレベルであり、１０８０ラインの走査パルスの印加が終了した時点ｔｄ２で、維持休止制御を解除する。同様に、表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、少なくとも期間Ｔｄ３の間、維持休止制御を行い、１０８１ラインの走査パルスの印加が終了した時点ｔｄ３で維持休止制御を解除する。
【００９６】
上述したように、この駆動構成によって、境界ラインに走査パルスを印加するタイミングでは、必ずスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになっている。このため、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、維持休止制御を行う前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００９７】
実施の形態４の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能である。それに加え、走査パルスの走査順序に変更が無いため、タイミング発生回路４５およびデータ電極駆動回路４２の信号処理を複雑にせずに実現できる。
【００９８】
＜実施の形態の結び＞
なお、上述した実施の形態１〜４では、表示電極対グループＤＧ１を走査電極ＳＣ１〜ＳＣ１０８０、表示電極対グループＤＧ２を走査電極ＳＣ１０８０〜ＳＣ２１６０のように、２分割として説明した（図２および図１２Ａに示す）。しかしながら、例えば、表示電極対グループＤＧ１を走査電極ＳＣ１〜ＳＣ５４０および走査電極ＳＣ１０８１〜ＳＣ１６２０、表示電極対グループＤＧ２を走査電極ＳＣ５４１〜ＳＣ１０８０および走査電極ＳＣ１６２１〜ＳＣ２１６０のように、４分割としてもよい（図１２Ｂに示す）。さらに、８分割にするならば、表示電極対グループＤＧ１を、走査電極ＳＣ１〜ＳＣ２７０、走査電極ＳＣ５４１〜ＳＣ８１０、走査電極ＳＣ１８０１〜ＳＣ１３５０、および走査電極ＳＣ１６２１〜ＳＣ１８９０とし、表示電極対グループＤＧ２を、走査電極ＳＣ２７１〜ＳＣ５４０、走査電極ＳＣ８１１〜ＳＣ１０８０、走査電極ＳＣ１３５１〜ＳＣ１６２０、および走査電極ＳＣ１８９１〜ＳＣ２１６０としてもよい（図１２Ｃに示す）。ただし、分割数が増えるに伴って、隣接する表示電極対グループの境界となるライン数が、図１２Ａの１ラインから、図１２Ｂの３ライン、図１２Ｃの７ラインのように増加する。このため、上述した実施の形態１〜４の駆動構成を、すべての境界ラインについて適応すればよい。
【００９９】
本発明は、２１６０ライン以上の超高精細度のＰＤＰであっても、スパークやショートを生じる恐れがなく、高画質を維持するための十分なサブフィールド数を確保することができ、高輝度で駆動することができるプラズマディスプレイ装置として有用である。
【０１００】
以上のように、本発明のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置によれば、少なくとも２つの表示電極対グループにそれぞれ含まれ、互いに隣接する２つの走査電極において、一方の走査電極に走査パルス電圧を印加している間、他方の走査電極に維持基準電圧を印加する。その結果、２つの走査電極間の電位差は、維持パルス電圧の大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループの一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【０１０１】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１０２】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に利用できる。
【符号の説明】
【０１０３】
１０ ＰＤＰ
２１ 前面基板
２２ 走査電極
２２ａ、２３ａ 透明電極
２２ｂ、２３ｂ バス電極
２３ 維持電極
２４ 表示電極対
２５、３３ 誘電体層
２６ 保護層
２９ ブラックストライプ
３１ 背面基板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４０ プラズマディスプレイパネルの駆動回路
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 維持パルス発生回路
５０ａ 電力回収部
６０ 初期化波形発生回路
７１、７２ 走査パルス発生回路
９２、９３ 引き出し線
９７ 走査電極用電極端子
９８ 維持電極用電極端子
１００ プラズマディスプレイ装置
Ｃｉｊ 放電セル
Ｄ１〜Ｄｍ データ電極
ＤＧ１、ＤＧ２ 表示電極対グループ
Ｅｓ、Ｅｓｅｔ、Ｅａｄ、Ｅｙ１、Ｅｙ２ 電源
ＱａｄＨ１、ＱａｄＨ２ 走査ハイ側スイッチ
ＱａｄＬ１、ＱａｄＬ２ 走査ロー側スイッチ
ＱＨ１〜ＱＨ２１６０ 差電圧ハイ側スイッチ
ＱＬ１〜ＱＬ２１６０ 差電圧ロー側スイッチ
ＱｓｅｔＨ 初期化ハイ側スイッチ
ＱｓｅｔＬ 初期化ロー側スイッチ
ＱｓｕｓＨ 維持ハイ側スイッチ
ＱｓｕｓＬ 維持ロー側スイッチ
Ｒ６０ 中間経路
ＲＨ１、ＲＨ２ ハイ側経路
ＲＬ１、 ＲＬ２ ロー側経路
Ｒｓ、Ｒｓｅｔ、Ｒａｄ 電源経路
ＲＳＣ１〜ＲＳＣ２１６０ 電極経路
ＲＳＧ１、ＲＳＧ２ 電極経路グループ
Ｓ４５ タイミング信号
ＳＣ１〜ＳＣ２１６０ 走査電極
ＳＦ１〜ＳＦ１０ サブフィールド
ＳＧ１、ＳＧ２ 走査電極グループ
ＳＩＧ 画像信号
ＳＵ１〜ＳＵ２１６０ 維持電極
Ｔｆ フィールド
Ｔｉｎ 初期化期間
ｔＷ 書き込みタイミング
Ｔｗ 全書き込み期間
Ｔｗ１ 書き込み期間
Ｔｓ１〜Ｔｓ１０ 維持期間
ＵＧ１、ＵＧ２ 維持電極グループ
Ｖａｄ 走査パルス電圧
ＶＨ１、ＶＨ２ ハイ側電圧
ＶＬ１、ＶＬ２ ロー側電圧
Ｖｃ 走査基準電圧
Ｖｄ、Ｖｅ、Ｖｅ２、Ｖｉ１、Ｖｉ２、Ｖｉ３、Ｖｉ４、Ｖｒ 電圧
Ｖｓ 維持パルス電圧
Ｖｓｅｔ 初期化パルス電圧
Ｖｕｐ、Ｖｄｗ 傾斜波形電圧
Ｖｙ 走査差電圧
Ｙ１〜Ｙ２１６０ スイッチ部
ＹＧ１、ＹＧ２ スイッチグループ部
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動方法、およびこの駆動方法を用いた表示装置であるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
現在、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）を用いた表示装置においては、交流面放電型プラズマディスプレイ装置が代表的存在となっている。交流面放電型のＰＤＰでは、前面基板と背面基板とを対向配置することにより、多数の放電セルが形成されている。以下、交流面放電型のＰＤＰの構成について説明する。
【０００３】
前面基板上には、走査電極と維持電極とからなる表示電極対が、互いに平行になるよう複数対形成されている。また、前面基板上には、表示電極対を覆うように、誘電体層および保護層が積層されて形成されている。背面基板上には、データ電極が互いに平行になるよう複数形成されている。また、背面基板上には、データ電極を覆うように、誘電体層が形成され、さらにその上には、井桁状の隔壁が形成されている。誘電体層の上面と隔壁の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層が設けられている。
【０００４】
上述のように形成された前面基板と背面基板とは、表示電極対とデータ電極とが立体交差するように、微小な放電空間を挟んで対向配置され、その外周部は封着材により封着されている。内部の放電空間には、放電ガスが封入されている。このようにして、表示電極対とデータ電極とが交差する部分には、放電セルが形成される。各放電セル内においては、ガス放電により紫外線を発生させ、この紫外線により各蛍光体を励起発光させて、カラー表示を行っている。
【０００５】
ＰＤＰを駆動する構成としては、１フィールドを複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書き込み期間、および維持期間を有する。
【０００６】
初期化期間では、表示電極対である走査電極および維持電極に、所定の電圧を印加して初期化放電を発生させ、次の書き込み動作に必要な壁電荷を各電極上に形成する。書き込み期間では、走査電極に走査パルスを順次印加するとともに、表示する画像に応じて選択的に放電セルのデータ電極に書き込みパルスを印加して書き込み放電を発生させ、各電極上に壁電荷を形成する。維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加して書き込み放電を起こした放電セルで維持放電を発生させ、放電ガスを励起する。励起された放電ガスが安定状態に遷移する時に発生する紫外線により、対応する放電セルの蛍光体層が励起されて可視光線が発生し、これにより画像表示を行う。
【０００７】
また、サブフィールド法の中でも、書き込み期間と維持期間とを時間的に完全分離した、書き込み・維持分離（ＡＤＳ：Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）方式が一般的に用いられている。ＡＤＳ方式の場合、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが、互いに同一タイミングで放電を発生させることがない。したがって、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件で、ＰＤＰを駆動することができる。そのため、放電制御が比較的簡単であり、また、ＰＤＰの駆動マージンも大きく設定することができる。
【０００８】
その反面、ＡＤＳ方式では、書き込み期間を除く期間に維持期間を設定するため、ＰＤＰの高精細度化等により書き込み期間に要する時間が長くなると、高画質を確保するための十分なサブフィールド数が確保できなくなる。
【０００９】
これに対して、例えば特許文献１では、表示電極対を複数のブロックに分割する構成が開示されている。この構成では、複数のブロックのうち、２つ以上のブロックの書き込み期間が時間的に重ならないように、各ブロックにおけるサブフィールドの開始時間をずらしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−１５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来例の構成によれば、隣り合う走査電極間の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間で、絶縁破壊によるスパークが発生することがあった。さらに、ＰＤＰの走査電極を引き出す電極端子でエレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）が発生し、ショートする可能性があった。このため、通常は電極端子のピッチを広げる必要があった。一方では、現在２１６０ラインあるいは４３２０ラインといったＰＤＰの高精細度化が進められており、電極端子ピッチを短縮化する必要があった。
【００１２】
本発明は、このような課題に鑑みてなされたものであり、高精細度のＰＤＰにおいて高画質を達成することができ、かつ短縮化された電極端子ピッチを用いて長期間にわたって安定して駆動することができるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した目的を達成するために、本発明のプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、前記第１グループに含まれる電極であって前記第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能なステップと、前記第２グループに含まれる電極であって前記第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能なステップと、を有し、前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加している間、前記維持基準電圧を印加する。
【００１４】
さらに、本発明のプラズマディスプレイ装置は、走査電極、維持電極、およびデータ電極を備え、前記走査電極と前記維持電極と前記データ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する、上記に記載のプラズマディスプレイパネルの駆動方法に基づいて駆動する装置と、を含む。
【発明の効果】
【００１５】
本発明のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置によれば、少なくとも２つの表示電極対グループにそれぞれ含まれ、互いに隣接する２つの走査電極において、一方の走査電極に走査パルス電圧を印加している間、他方の走査電極に維持基準電圧を印加する。その結果、２つの走査電極間の電位差は、維持パルス電圧の大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループの一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係るＰＤＰの構造を示す分解斜視図
【図２】本発明の実施の形態１に係るＰＤＰの電極配列図
【図３】本発明の実施の形態１におけるプラズマディスプレイ装置のブロック図
【図４】本発明の実施の形態１における走査電極駆動回路の回路図
【図５】本発明の実施の形態１におけるプラズマディスプレイ装置のサブフィールド構成を示すタイミング図
【図６】本発明の実施の形態１におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図７】本発明の実施の形態１におけるＰＤＰの前面基板の各電極および電極端子の配置を示す模式的な平面図
【図８】本発明の実施の形態１におけるＰＤＰの電極端子の詳細を示す拡大図
【図９】本発明の実施の形態２におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１０】本発明の実施の形態３におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１１】本発明の実施の形態４におけるＰＤＰの各電極に印加される駆動電圧波形を示す波形図
【図１２Ａ】本発明の実施の形態における表示電極対グループ数の分割構成を説明する説明図
【図１２Ｂ】本発明の実施の形態における表示電極対グループ数の別の分割構成を説明する説明図
【図１２Ｃ】本発明の実施の形態における表示電極対グループ数のさらに別の分割構成を説明する説明図
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００１８】
（実施の形態１）
＜ＰＤＰ１０の構造＞
図１は、ＰＤＰ（プラズマディスプレイパネル：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）１０の構造を示す分解斜視図である。図１に示すように、ガラス製の前面基板２１上には、走査電極２２と維持電極２３とで構成された表示電極対２４が、複数形成されている。走査電極２２および維持電極２３は、走査電極２２と維持電極２３との間の放電ギャップで放電を発生させて光を取り出すために、幅の広い透明電極２２ａおよび透明電極２３ａをそれぞれ有する。透明電極２２ａおよび透明電極２３ａの上には、幅の狭いバス電極２２ｂおよびバス電極２３ｂが、上述した放電ギャップから遠い位置にそれぞれ積層されている。隣接する表示電極対２４の間には、光を遮断するブラックストライプ２９が設けられている。また、前面基板２１上には、走査電極２２、維持電極２３、およびブラックストライプ２９を覆うように、誘電体層２５および保護層２６が積層されて形成されている。
【００１９】
背面基板３１上には、データ電極３２が互いに平行になるように、複数形成されている。また、背面基板３１上には、データ電極３２を覆うように、誘電体層３３が形成され、さらにその上には、井桁状の隔壁３４が形成されている。誘電体層３３の上面と隔壁３４の側面とからなる空間には、赤色、緑色、青色にそれぞれ発光する蛍光体層３５が設けられている。
【００２０】
上述のようにして形成された前面基板２１と背面基板３１とは、表示電極対２４とデータ電極３２とが立体的に交差するように、微小な放電空間を挟んで対向配置され、その外周部は、ガラスフリット等の封着材により封着されている。内部の放電空間には、例えば、ネオンとキセノンの混合ガスが、放電ガスとして封入され、隔壁３４により複数の区画に仕切られている。このようにして、ＰＤＰ１０が構成され、表示電極対２４とデータ電極３２とが交差する部分に、放電セルが形成される。各放電セル内においては、ガス放電により発生した紫外線で各蛍光体を励起発光させて、カラー表示を行う。なお、ＰＤＰ１０の構造は上述したものに限られることはなく、例えば、ストライプ状の隔壁３４を備えたものであってもよい。
【００２１】
図２は、ＰＤＰ１０の電極配列図である。ＰＤＰ１０には、走査電極２２（ＳＣ１〜ＳＣｎ、ｎ＝２１６０）および維持電極２３（ＳＵ１〜ＳＵｎ、ｎ＝２１６０）が行方向に配列され、データ電極３２（Ｄ１〜Ｄｍ）が列方向に配列されている。すなわちＰＤＰ１０において、１ライン目は走査電極ＳＣ１および維持電極ＳＵ１で構成され、２ライン目は走査電極ＳＣ２および維持電極ＳＵ２で構成され、・・・、ｎライン目は走査電極ＳＣｎおよび維持電極ＳＵｎで構成される。ここで、例えばＡ１〜Ａｎは、Ａ１、Ａ２、・・・、Ａｎと同じ意味であり、Ａｉ（ｉ＝１〜ｎ）のようにも記載される。放電セルＣｉｊ（ｉ＝２、ｊ＝２）は、例えば、一対の走査電極ＳＣ２および維持電極ＳＵ２と、１つのデータ電極Ｄ２とが交差した部分に形成されており、全体としては放電空間内にｎ×ｍ個の放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）形成されている。なお、表示電極対２４の数ｎを２１６０本としたが、これに限られることはなく、特に制限はない。
【００２２】
走査電極ＳＣ１〜ＳＣ２１６０および維持電極ＳＵ１〜ＳＵ２１６０からなる表示電極対２４（２１６０対）は、Ｎ個の表示電極対グループＤＧ１、に分けられる。以下では、ＰＤＰ１０を上下方向に２分割して、上半分に位置する表示電極対２４（走査電極ＳＣ１〜ＳＣ１０８０および維持電極ＳＵ１〜ＳＵ１０８０）を表示電極対グループＤＧ１とし、下半分に位置する表示電極対２４（走査電極ＳＣ１０８１〜ＳＣ２１６０および維持電極ＳＵ１０８１〜ＳＵ２１６０）を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１および維持電極グループＵＧ１は表示電極対グループＤＧ１に属し、走査電極グループＳＧ２および維持電極グループＵＧ２は表示電極対グループＤＧ２に属している。
【００２３】
＜プラズマディスプレイ装置１００の構成＞
図３は、プラズマディスプレイ装置１００のブロック図である。プラズマディスプレイ装置１００は、プラズマディスプレイパネルの駆動回路４０およびＰＤＰ１０を備えている。プラズマディスプレイパネルの駆動回路４０は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００２４】
タイミング発生回路４５は、画像信号ＳＩＧの水平同期信号および垂直同期信号に基づいて、各回路ブロックの動作を制御する各種のタイミング信号Ｓ４５を生成し、各回路ブロックへ供給する。タイミング発生回路４５のうち少なくとも一部は、ワイヤードロジックで構成されてもよいし、タイミング信号Ｓ４５を生成するプログラムが組み込まれたマイクロコンピュータで構成されてもよい。画像信号処理回路４１は、タイミング信号Ｓ４５に基づいて、画像信号ＳＩＧを、各サブフィールドにおいて放電セルＣｉｊ（ｉ＝１〜２１６０、ｊ＝１〜ｍ）の発光・非発光を示す画像データに変換する。
【００２５】
データ電極駆動回路４２は、データ電極Ｄ１〜Ｄｍにそれぞれ対応するｍ個のスイッチを備える。ｍ個のスイッチのそれぞれは、画像データおよびタイミング信号Ｓ４５に基づいて、所定の書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）を選択する。その結果、データ電極駆動回路４２は、ｉライン目（ｉ＝１〜２１６０）において、ｊ列（ｊ＝１〜ｍ）ごとに書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）のうちいずれか一方の電圧を表すｍ系統の電圧信号を生成する。このｍ系統の電圧信号は、データ書き込みパルス列と呼ばれる。このようにデータ電極駆動回路４２は、タイミング信号Ｓ４５に基づいて、画像データをｉライン目（ｉ＝１〜２１６０）ごとにデータ書き込みパルス列に変換し、データ電極Ｄ１〜Ｄｍに印加する。
【００２６】
走査電極駆動回路４３は、タイミング信号Ｓ４５に基づいて、走査電極ＳＣ１〜ＳＣ２１６０を駆動する。また、維持電極駆動回路４４は、タイミング信号Ｓ４５に基づいて、維持電極ＳＵ１〜ＳＵ２１６０を駆動する。
【００２７】
図４は、走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、維持パルス発生回路５０、初期化波形発生回路６０、走査パルス発生回路７１、７２、中間経路Ｒ６０、ロー側経路ＲＬ１、ロー側経路ＲＬ２、および２１６０系統の電極経路ＲＳＣｉ（ｉ＝１〜２１６０）を備えている。走査電極駆動回路４３は、初期化期間において初期化パルス、書き込み期間において走査パルス、および維持期間において維持パルスを生成し、電極経路ＲＳＣｉを介して走査電極ＳＣｉに、それぞれ印加することが可能である（ｉ＝１〜２１６０）。１０８０系統の電極経路ＲＳＣｉ（ｉ＝１〜１０８０）は電極経路グループＲＳＧ１と呼ばれ、１０８０系統の電極経路ＲＳＣｉ（ｉ＝１０８１〜２１６０）は電極経路グループＲＳＧ２と呼ばれる。すなわち、走査電極駆動回路４３は、初期化パルス、走査パルス、および維持パルスを、電極経路グループＲＳＧ１を介して走査電極グループＳＧ１に、および電極経路グループＲＳＧ２を介して走査電極グループＳＧ２に、印加することが可能である。
【００２８】
維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨ、維持ロー側スイッチＱｓｕｓＬ、電力回収部５０ａ、および電源経路Ｒｓを備えている。電力回収部５０ａは、電力回収用のコンデンサ（図示無し）、スイッチング素子（図示無し）、およびダイオード（図示無し）を備えている。維持ハイ側スイッチＱｓｕｓＨの一端は、電源経路Ｒｓを介して電源Ｅｓに接続可能である。維持ハイ側スイッチＱｓｕｓＨの他端は、電力回収部５０ａを介して、中間経路Ｒ６０および維持ロー側スイッチＱｓｕｓＬの一端に接続され、維持ロー側スイッチＱｓｕｓＬの他端は接地される。
【００２９】
電源Ｅｓは、所定の維持パルス電圧Ｖｓを発生する。維持パルス電圧Ｖｓは、例えば正電圧である。維持ハイ側スイッチＱｓｕｓＨは、電源経路Ｒｓを介して維持パルス電圧Ｖｓを受ける。維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオンされ電力回収部５０ａの両端が導通され維持ロー側スイッチＱｓｕｓＬがオフされることにより、中間経路Ｒ６０を維持パルス電圧Ｖｓに保持する。さらに維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオフされ電力回収部５０ａの両端が遮断され維持ロー側スイッチＱｓｕｓＬがオンされることにより、中間経路Ｒ６０を接地電圧に保持する。なお、維持ロー側スイッチＱｓｕｓＬの他端は、維持基準電圧を生成する所定電源に接続されてもよい。この場合、維持パルス発生回路５０は、維持ハイ側スイッチＱｓｕｓＨがオフされ維持ロー側スイッチＱｓｕｓＬがオンされることにより、中間経路Ｒ６０を維持基準電圧に保持する。
【００３０】
電力回収部５０ａは、走査電極２２と維持電極２３との間の電極間容量と、電力回収部５０ａ内部のインダクタとをＬＣ共振させる。さらに電力回収部５０ａは、このＬＣ共振に基づいて、電力回収用のコンデンサから電極間容量へと電力を供給することにより、接地電圧から維持パルス電圧Ｖｓへの維持パルスの立ち上がり動作を行う。同様に、電力回収部５０ａは、このＬＣ共振に基づいて、電極間容量から電力回収用のコンデンサへと電力を回収することにより、維持パルス電圧Ｖｓから接地電圧への維持パルスの立ち下がり動作を行う。このように、維持パルス発生回路５０は、電力回収部５０ａによる維持パルスの立ち上がり／立ち下がり動作、ならびに維持ハイ側スイッチＱｓｕｓＨおよび維持ロー側スイッチＱｓｕｓＬによる維持パルス電圧Ｖｓ／接地電圧（または維持基準電圧）の保持動作によって維持パルスを生成し、中間経路Ｒ６０へ出力する。維持パルスは、立ち上がりの状態、維持パルス電圧Ｖｓの状態、立ち下がりの状態、および接地電圧（または維持基準電圧）の状態の４つの状態を繰り返すパルス波形を表す。維持パルスの立ち上がり／立ち下がりを無視すれば、維持パルスは、維持パルス電圧Ｖｓおよび接地電圧（または維持基準電圧）の２つの電圧を繰り返すパルス波形を表すともいうことができる。電力回収部５０ａは、維持パルスの立ち上がりの状態から維持パルス電圧Ｖｓの状態を経て立ち下がりの状態へと状態が経過する間、導通状態にあり、接地電圧の状態の間、遮断状態にある。
【００３１】
このように、電力回収部５０ａは、電源から電力を供給されずに、ＬＣ共振に基づく電力の回収および供給動作により、走査電極２２および維持電極２３の駆動を行うことができるため、理想的には消費電力をゼロにすることができる。なお、上述した各スイッチは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等のスイッチング素子を用いて構成することができる。
【００３２】
初期化波形発生回路６０は、初期化ハイ側スイッチＱｓｅｔＨ、初期化ロー側スイッチＱｓｅｔＬ、走査ハイ側スイッチＱａｄＨ１、走査ロー側スイッチＱａｄＬ１、走査ハイ側スイッチＱａｄＨ２、走査ロー側スイッチＱａｄＬ２、電源経路Ｒｓｅｔ、および電源経路Ｒａｄを備えている。初期化ハイ側スイッチＱｓｅｔＨの一端は、電源経路Ｒｓｅｔを介して電源Ｅｓｅｔに接続可能である。初期化ハイ側スイッチＱｓｅｔＨの他端は、中間経路Ｒ６０を介して初期化ロー側スイッチＱｓｅｔＬの一端に接続され、初期化ロー側スイッチＱｓｅｔＬの他端は、維持ハイ側スイッチＱｓｕｓＨの他端に接続される。走査ハイ側スイッチＱａｄＨ１の一端は中間経路Ｒ６０に接続され、走査ハイ側スイッチＱａｄＨ１の他端は、ロー側経路ＲＬ１および走査ロー側スイッチＱａｄＬ１の一端に接続される。走査ロー側スイッチＱａｄＬ１の他端は、電源経路Ｒａｄを介して電源Ｅａｄに接続可能である。同様に、走査ハイ側スイッチＱａｄＨ２の一端は中間経路Ｒ６０に接続され、走査ハイ側スイッチＱａｄＨ２の他端は、ロー側経路ＲＬ２および走査ロー側スイッチＱａｄＬ２の一端に接続される。走査ロー側スイッチＱａｄＬ２の他端は、電源経路Ｒａｄを介して電源Ｅａｄに接続可能である。
【００３３】
電源Ｅｓｅｔは、所定の初期化パルス電圧Ｖｓｅｔを発生する。初期化パルス電圧Ｖｓｅｔは、例えば正電圧である。初期化ハイ側スイッチＱｓｅｔＨは、電源経路Ｒｓｅｔを介して初期化パルス電圧Ｖｓｅｔを受ける。さらに初期化ハイ側スイッチＱｓｅｔＨは、初期化期間においてオンされることにより、初期化パルス電圧Ｖｓｅｔまで緩やかに上昇する傾斜波形電圧Ｖｕｐ（図６において後述する）を生成し、中間経路Ｒ６０へ出力する。傾斜波形電圧Ｖｕｐが生成されている間、各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２はオフされている。このため、走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、初期化期間においてオンされることにより、傾斜波形電圧Ｖｕｐをそれぞれロー側経路ＲＬ１、ＲＬ２へ出力する。電源Ｅａｄは、所定の走査パルス電圧Ｖａｄを発生する。走査パルス電圧Ｖａｄは、例えば負電圧である。各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、電源経路Ｒａｄを介して走査パルス電圧Ｖａｄを受ける。初期化波形発生回路６０は、初期化期間において走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２がオフされ走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２がオンされることにより、走査パルス電圧Ｖａｄまで緩やかに下降する傾斜波形電圧Ｖｄｗ（図６において後述する）を生成し、それぞれロー側経路ＲＬ１、ＲＬ２へ出力する。このように、初期化波形発生回路６０は、傾斜波形電圧Ｖｕｐおよび傾斜波形電圧Ｖｄｗを含む初期化パルスを生成し、各ロー側経路ＲＬ１、ＲＬ２へ出力する。
【００３４】
初期化ハイ側スイッチＱｓｅｔＨおよび各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、緩やかに変化する傾斜波形電圧Ｖｕｐ、Ｖｄｗを生成するために、例えば初期化期間ではミラー積分機能を有している。初期化ロー側スイッチＱｓｅｔＬおよび各走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。
【００３５】
さらに走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、書き込み期間ではミラー積分機能を有しない。各走査ロー側スイッチＱａｄＬ１、ＱａｄＬ２は、例えば、ミラー積分機能を有するスイッチとミラー積分機能を有しないスイッチとの並列構成になっている（図示されていない）。傾斜波形電圧Ｖｄｗの生成時には、ミラー積分機能を有するスイッチがオンされ、書き込み期間ではミラー積分機能を有しないスイッチがオンされる。初期化波形発生回路６０は、書き込み期間において走査ハイ側スイッチＱａｄＨ１がオフされ走査ロー側スイッチＱａｄＬ１がオンされることにより、走査パルス電圧Ｖａｄをロー側経路ＲＬ１へ出力する。同様に、初期化波形発生回路６０は、書き込み期間において走査ハイ側スイッチＱａｄＨ２がオフされ走査ロー側スイッチＱａｄＬ２がオンされることにより、走査パルス電圧Ｖａｄをロー側経路ＲＬ２へ出力する。さらに、初期化波形発生回路６０は、維持期間において走査ハイ側スイッチＱａｄＨ１がオンされ走査ロー側スイッチＱａｄＬ１がオフされることにより、中間経路Ｒ６０へ出力された維持パルスをロー側経路ＲＬ１へ出力する。同様に、初期化波形発生回路６０は、維持期間において走査ハイ側スイッチＱａｄＨ２がオンされ走査ロー側スイッチＱａｄＬ２がオフされることにより、中間経路Ｒ６０へ出力された維持パルスをロー側経路ＲＬ２へ出力する。
【００３６】
走査パルス発生回路７１は、電源Ｅｙ１、スイッチグループ部ＹＧ１、およびハイ側経路ＲＨ１を備えている。スイッチグループ部ＹＧ１は、１０８０個のスイッチ部Ｙｉ（ｉ＝１〜１０８０）を備えている。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉおよび差電圧ロー側スイッチＱＬｉを備えている（ｉ＝１〜１０８０）。電源Ｅｙ１の負極はロー側経路ＲＬ１に接続され、電源Ｅｙ１の正極はハイ側経路ＲＨ１に接続される。差電圧ハイ側スイッチＱＨｉの一端はハイ側経路ＲＨ１に接続され、差電圧ハイ側スイッチＱＨｉの他端は電極経路ＲＳＣｉおよび差電圧ロー側スイッチＱＬｉの一端に接続される（ｉ＝１〜１０８０）。差電圧ロー側スイッチＱＬｉの他端は、ロー側経路ＲＬ１に接続される（ｉ＝１〜１０８０）。
【００３７】
電源Ｅｙ１は、所定の走査差電圧Ｖｙを発生する。ロー側経路ＲＬ１における電圧はロー側電圧ＶＬ１と呼ばれ、ハイ側経路ＲＨ１における電圧はハイ側電圧ＶＨ１と呼ばれる。ハイ側電圧ＶＨ１は、ロー側電圧ＶＬ１よりも走査差電圧Ｖｙだけ高い。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオフされ差電圧ロー側スイッチＱＬｉがオンされることによりロー側経路ＲＬ１を選択し、ロー側電圧ＶＬ１を電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。さらにスイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオンされ差電圧ロー側スイッチＱＬｉがオフされることによりハイ側経路ＲＨ１を選択し、ハイ側電圧ＶＨ１を電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。
【００３８】
走査パルス発生回路７２は、電源Ｅｙ２、スイッチグループ部ＹＧ２、およびハイ側経路ＲＨ２を備えている。スイッチグループ部ＹＧ２は、１０８０個のスイッチ部Ｙｉ（ｉ＝１０８１〜２１６０）を備えている。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉおよび差電圧ロー側スイッチＱＬｉを備えている（ｉ＝１０８１〜２１６０）。走査パルス発生回路７２内のこれらの構成要素は、走査パルス発生回路７１の場合と同様に接続される。
【００３９】
電源Ｅｙ２は、走査差電圧Ｖｙを発生する。ロー側経路ＲＬ２における電圧はロー側電圧ＶＬ２と呼ばれ、ハイ側経路ＲＨ２における電圧はハイ側電圧ＶＨ２と呼ばれる。ハイ側電圧ＶＨ２は、ロー側電圧ＶＬ２よりも走査差電圧Ｖｙだけ高い。スイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオフされ差電圧ロー側スイッチＱＬｉがオンされることによりロー側経路ＲＬ２を選択し、ロー側電圧ＶＬ２を電極経路ＲＳＣｉへ出力する（ｉ＝１０８１〜２１６０）。さらにスイッチ部Ｙｉは、差電圧ハイ側スイッチＱＨｉがオンされ差電圧ロー側スイッチＱＬｉがオフされることによりハイ側経路ＲＨ２を選択し、ハイ側電圧ＶＨ２を電極経路ＲＳＣｉへ出力する（ｉ＝１０８１〜２１６０）。
【００４０】
走査パルス発生回路７１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を選択し、選択された電圧を同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力してもよい。さらに走査パルス発生回路７１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を、電極経路ＲＳＣｉ（ｉ＝１〜１０８０）のうち少なくとも１系統の電極経路へ出力している間、他方の電圧を残りの電極経路へ出力してもよい。走査パルス発生回路７１は、初期化期間および電極経路グループＲＳＧ１の維持期間において、ロー側電圧ＶＬ１を、同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。
【００４１】
電極経路グループＲＳＧ１の維持期間において、走査ハイ側スイッチＱａｄＨ１はオンされ走査ロー側スイッチＱａｄＬ１はオフされる。これにより、走査パルス発生回路７１は、中間経路Ｒ６０へ出力された維持パルスを、ロー側経路ＲＬ１を介して同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。さらに走査パルス発生回路７１は、初期化期間において、ロー側経路ＲＬ１へ出力された初期化パルスを同時にすべての電極経路ＲＳＣｉ（ｉ＝１〜１０８０）へ出力する。
【００４２】
走査パルス発生回路７１は、書き込み期間においてロー側経路ＲＬ１へ出力された走査パルス電圧Ｖａｄよりも走査差電圧Ｖｙだけ高い電圧を表す走査基準電圧Ｖｃ（図６において後述する）を生成し、ハイ側経路ＲＨ１を走査基準電圧Ｖｃにする。各スイッチ部Ｙｉ（ｉ＝１〜１０８０）は、書き込み期間内の所定のタイミングにおいて、走査パルスの幅に対応する期間だけ走査パルス電圧Ｖａｄを選択し、書き込み期間における残りの期間では走査基準電圧Ｖｃを選択することにより、走査パルスを生成する。さらにスイッチ部Ｙｉ（ｉ＝１〜１０８０）のうち１個のスイッチ部が走査パルス電圧Ｖａｄを選択している間、残りの１０７９個のスイッチ部は走査基準電圧Ｖｃを選択する。これにより、１０８０個のスイッチ部Ｙｉは、互いに異なるタイミングで走査パルスを生成し、それぞれ１０８０系統の電極経路ＲＳＣｉへ出力する（ｉ＝１〜１０８０）。すなわち、スイッチグループ部ＹＧ１は、書き込み期間において、互いに異なる１０８０系統のタイミングで走査パルス電圧Ｖａｄおよび走査基準電圧Ｖｃを順次選択することにより、１０８０系統の互いに異なるタイミングの走査パルスを生成し、電極経路グループＲＳＧ１へ出力する。走査パルスは、走査パルス電圧Ｖａｄをピークとするパルス波形を表す。
【００４３】
走査パルス発生回路７２は、走査パルス発生回路７１の場合と同様に動作する。
【００４４】
ここで、走査差電圧Ｖｙ以外の上述した電圧（例えば、維持パルス電圧Ｖｓ、初期化パルス電圧Ｖｓｅｔ、走査パルス電圧Ｖａｄ、および接地電圧など）は、その電圧に対応する電位の、接地電位からの電位差を表している。接地電圧は実質的にゼロボルトであり、接地電圧に対応する電位は接地電位である。また、図４において上述した走査電極駆動回路４３内の各スイッチ（電力回収部５０ａ内のスイッチも含む）は、タイミング発生回路４５からのタイミング信号Ｓ４５をそのスイッチの制御端子（スイッチがＭＯＳＦＥＴまたはＩＧＢＴの場合、ゲート端子）に受ける。さらにこの各スイッチは、タイミング信号Ｓ４５により制御され、オン／オフされる。図示を簡単にするために、走査電極駆動回路４３内におけるタイミング信号Ｓ４５の配線の図示は、省略されている。
【００４５】
＜ＰＤＰ１０の駆動構成＞
図５は、１フィールド期間Ｔｆ内におけるサブフィールド構成を示すタイミング図である。図５の（ａ）、（ｂ）、（ｃ）、および（ｄ）において、縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、各維持期間Ｔｓ１、Ｔｓ２、・・・はハッチングで示している。消去期間は、各維持期間Ｔｓ１、Ｔｓ２、・・・の直後に設けられる。なお以下の説明では、１フィールド期間Ｔｆは１６．７ｍｓとしている。
【００４６】
まず、図５（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎは５００μｓとする。
【００４７】
次に、初期化期間Ｔｉｎの後、１フィールド期間Ｔｆ内のサブフィールド数を最大にするために、走査パルス幅を可能な限り短くするとともに、書き込みタイミングｔＷに示すように連続して書き込み動作を行う。ここで、図５（ｂ）に示す全書き込み期間Ｔｗを見積もる。全書き込み期間Ｔｗは、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加するために要する期間を表す。一例として、走査電極１本あたりの書き込み動作に要する期間は、０．７μｓとする。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓとなる。
【００４８】
次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８となる。その結果、図５（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１〜ＳＦ１０を確保できることがわかる。
【００４９】
このように、１フィールド期間Ｔｆにおけるサブフィールド数を１０個とし、図２において上述したように、表示電極対グループを２個とした場合、例えば図５（ｄ）に示すようなサブフィールド構成にすることができる。すなわち、維持期間Ｔｓ１〜Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。走査電極グループＳＧ１に対するサブフィールドＳＦｑ（ｑ＝１〜１０）の維持期間Ｔｓｑは、走査電極グループＳＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と、時間的に並行して設定される。さらに、走査電極グループＳＧ２に対するサブフィールドＳＦｑ（ｑ＝１〜９）の維持期間Ｔｓｑは、走査電極グループＳＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み期間Ｔｗ１と、時間的に並行して設定される。
【００５０】
＜ＰＤＰ１０の駆動電圧波形の詳細とその動作＞
図６は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。各スイッチＱａｄＨ１、ＱａｄＨ２、ＱｓｕｓＬ、ＱｓｕｓＨの波形は、該当するスイッチの制御端子が受けるタイミング信号Ｓ４５を表している。タイミング信号Ｓ４５のハイレベルまたはローレベルに対応して、該当するスイッチがそれぞれオン状態またはオフ状態となる。電力回収部５０ａの波形は、ハイレベルとなるときに、図４において上述したような、ＬＣ共振に基づく電力の回収および供給動作を行っている状態を示している。走査電極グループＳＧ１およびＳＧ２、維持電極グループＵＧ１およびＵＧ２、およびデータ電極Ｄ１〜ｍの各波形は、図３および図４において上述したように、各電極へ印加される電圧波形を示している。すなわち、走査電極グループＳＧ１、ＳＧ２の波形は、タイミング信号Ｓ４５に基づいて、走査電極駆動回路４３によって印加される電圧波形を示している。同様に、維持電極グループＵＧ１、ＵＧ２の波形は、タイミング信号Ｓ４５に基づいて、維持電極駆動回路４４によって印加される電圧波形を示している。同様に、データ電極Ｄ１〜ｍの波形は、タイミング信号Ｓ４５に基づいて、データ電極駆動回路４２によって印加される電圧波形を示している。図６におけるこのような各波形は、表示電極対グループＤＧ１、ＤＧ２のそれぞれで特定される各期間（図６の最上部に示す）に関連付けられて、生成される。
【００５１】
初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵ２１６０に、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、正の放電開始電圧よりも低い正の所定電圧Ｖｉ１から、放電開始電圧を超える正の所定電圧Ｖｉ２に向かって、緩やかに上昇する傾斜波形電圧Ｖｕｐを印加する。この傾斜波形電圧Ｖｕｐが上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と維持電極ＳＵ１〜ＳＵ２１６０との間、および走査電極ＳＣ１〜ＳＣ２１６０とデータ電極Ｄ１〜Ｄｍとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ１〜ＳＣ２１６０上には、負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵ２１６０上には、正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、および蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００５２】
次に、維持電極ＳＵ１〜ＳＵ２１６０には、正の所定電圧Ｖｅ２を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、正の放電開始電圧よりも低い正の所定電圧Ｖｉ３から、負の放電開始電圧を負方向に超える負の所定電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧Ｖｄｗを印加する。この傾斜波形電圧Ｖｄｗが下降する間に、走査電極ＳＣ１〜ＳＣ２１６０と維持電極ＳＵ１〜ＳＵ２１６０との間、および走査電極ＳＣ１〜ＳＣ２１６０とデータ電極Ｄ１〜Ｄｍとの間で、微弱な初期化放電が発生する。これにより、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められるとともに、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極ＳＣ１〜ＳＣ２１６０に走査基準電圧Ｖｃを印加する。このとき、走査ハイ側スイッチＱａｄＨ１、ＱａｄＨ２は、オフされることにより、それぞれロー側経路ＲＬ１、ＲＬ２を中間経路Ｒ６０から遮断する。これで、すべての放電セルに対して初期化放電を行う初期化動作を終了し、初期化期間Ｔｉｎを終える。
【００５３】
初期化期間Ｔｉｎ終了後、表示電極対グループＤＧ１では、サブフィールドＳＦ１における書き込み期間Ｔｗ１を開始する。具体的には、維持電極グループＵＧ１には、正の所定電圧Ｖｅ２よりも低い正の所定電圧Ｖｅを印加する。１ライン目の走査電極ＳＣ１には、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加するとともに、１ライン目において発光させるべき放電セルのデータ電極Ｄｊ（ｊ＝１〜ｍ）には、正の書き込みパルス電圧Ｖｄをピークとする書き込みパルスを印加する。このとき、データ電極Ｄｊと走査電極ＳＣ１との交差部における電圧差は、データ電極駆動回路４２および走査電極駆動回路４３による印加電圧の差（書き込みパルス電圧Ｖｄ−走査パルス電圧Ｖａｄ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始され、続いて維持電極ＳＵ１と走査電極ＳＣ１との間の放電へと進展し、書き込み放電が発生する。その結果、走査電極ＳＣ１上には、正の壁電圧が蓄積され、維持電極ＳＵ１上およびデータ電極Ｄｊ上には、負の壁電圧が蓄積される。
【００５４】
一方、書き込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄｊと走査電極ＳＣ１との交差部の電圧は、放電開始電圧を超えないので、書き込み放電は発生しない。
【００５５】
次に、１ライン目の書き込み終了後に、２ライン目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、２ライン目において発光させるべき放電セル（１ライン目において発光させるべき放電セルとは変わってもよい）のデータ電極Ｄｊに書き込みパルス電圧Ｖｄを印加する。このとき、走査パルス電圧Ｖａｄと書き込みパルス電圧Ｖｄとが同時に印加された２ライン目の放電セルでは、書き込み放電が発生し、書き込み動作が行われる。走査電極ＳＣ２に走査パルスを印加するタイミングは、走査電極ＳＣ１の走査パルス印加終了後いつでもよいが、書き込み期間Ｔｗ１をできる限り短くするために、走査電極ＳＣ１の走査パルス印加終了直後に設定される。
【００５６】
上述した書き込み動作を表示電極対グループＤＧ１に属する１０８０ライン目の走査電極ＳＣ１０８０に至るまで繰り返し、発光させるべき放電セルに対して選択的に書き込み放電を発生させて、各電極上に壁電荷を形成する。走査電極グループＳＧ１に走査パルスを印加している間、データ電極Ｄ１〜Ｄｍにはｉライン目（ｉ＝１〜１０８０）ごとに異なるデータ書き込みパルス列が印加される。
【００５７】
表示電極対グループＤＧ１がサブフィールドＳＦ１における書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２に属する走査電極グループＳＧ２には走査基準電圧Ｖｃが、維持電極グループＵＧ２には正の所定電圧Ｖｅが、印加されたままである。このように、表示電極対グループＤＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対しては、放電の発生しない休止期間Ｔｉｄとなる。
【００５８】
表示電極対グループＤＧ１では、サブフィールドＳＦ１における書き込み期間Ｔｗ１の終了後、サブフィールドＳＦ１における維持期間Ｔｓ１を開始する。走査ハイ側スイッチＱａｄＨ１は、オンされることにより、ロー側経路ＲＬ１を中間経路Ｒ６０に導通させる。具体的には、走査電極グループＳＧ１に正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。このとき、書き込み放電を発生させた放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルス電圧Ｖｓに、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差を加算したものとなり、放電開始電圧を超える（ｉ＝１〜１０８０）。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が発生し、放電ガスを励起する。励起された放電ガスが安定状態に遷移するときに発生した紫外線により、蛍光体層３５が発光する。その結果、走査電極ＳＣｉ上には、負の壁電圧が蓄積され、維持電極ＳＵｉ上およびデータ電極Ｄｊ上には、正の壁電圧が蓄積される。
【００５９】
一方、書き込み期間Ｔｗ１において、書き込み放電を発生させなかった放電セルでは、維持放電は発生せず、初期化期間Ｔｉｎの終了時における各電極上の壁電圧が保たれる。
【００６０】
次に、走査電極グループＳＧ１に電圧０（Ｖ）を印加し、維持電極グループＵＧ１に正の維持パルス電圧Ｖｓを印加する。このとき、維持放電を発生させた放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生する。その結果、維持電極ＳＵｉ上には、負の壁電圧が蓄積され、走査電極ＳＣｉ上およびデータ電極Ｄｊ上には、正の壁電圧が蓄積される。
【００６１】
以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルス電圧Ｖｓを印加して、走査電極グループＳＧ１と維持電極グループＵＧ１との間に電位差を与えることにより、書き込み期間Ｔｗ１において書き込み放電を発生させた放電セルで、維持放電が継続して行われる。ここで、走査電極グループＳＧ１は、維持ハイ側スイッチＱｓｕｓＨがオンされている間、維持パルス電圧Ｖｓとなり、維持ロー側スイッチＱｓｕｓＬがオンされている間、すなわち電力回収回路５０ａが遮断状態の間、電圧０（Ｖ）となる。
【００６２】
維持期間Ｔｓ１終了後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、正の所定電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極グループＳＧ１に印加することにより、走査電極グループＳＧ１と維持電極グループＵＧ１との間に電圧差を与えている。これにより、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去する。表示電極対グループＤＧ１は、消去期間Ｔｅの終了により、サブフィールドＳＦ１を終える。
【００６３】
表示電極対グループＤＧ１がサブフィールドＳＦ１における維持期間Ｔｓ１の間、表示電極対グループＤＧ２では書き込み動作が行われる。走査ハイ側スイッチＱａｄＨ２はオフされており、ロー側経路ＲＬ２は中間経路Ｒ６０から遮断された状態を維持している。具体的には、初期化期間Ｔｉｎ終了後、表示電極対グループＤＧ２では、休止期間Ｔｉｄを経て、サブフィールドＳＦ１における書き込み期間Ｔｗ１を開始する。書き込み期間Ｔｗ１では、維持電極グループＵＧ２には、正の所定電圧Ｖｅを印加する。
【００６４】
次に、走査電極グループＳＧ２の書き込み動作を説明する。上述したように、表示電極対グループＤＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１では、ＰＤＰ１０における画面の１ライン目から１０８０ライン目へ、ラインの整列順に従って、それぞれ走査電極ＳＣ１〜ＳＣ１０８０に順次走査パルスを印加していた。表示電極対グループＤＧ２の書き込み期間Ｔｗ１では、表示電極対グループＤＧ１が維持期間Ｔｓ１中であるので、表示電極対グループＤＧ２の２ライン目となる走査電極ＳＣ１０８２に、１ライン目よりも先に走査パルスを印加する。その後、維持期間Ｔｓ１中にある走査電極グループＳＧ１の電圧が接地電圧となるタイミングで、表示電極対グループＤＧ２の１ライン目となる走査電極ＳＣ１０８１に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加する。このように走査パルスの順序を変更することで、複数グループ間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００６５】
具体的には、最初に、１０８２ライン目の走査電極ＳＣ１０８２に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加するとともに、１０８２ライン目において発光させるべき放電セルのデータ電極Ｄｊ（ｊ＝１〜ｍ）には、正の書き込みパルス電圧Ｖｄをピークとする、１０８２ライン目に対応する書き込みパルスを印加する。このとき、データ電極Ｄｊと走査電極ＳＣ１０８２との交差部における電圧差は、データ電極駆動回路４２および走査電極駆動回路４３による印加電圧の差（書き込みパルス電圧Ｖｄ−走査パルス電圧Ｖａｄ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１０８２上の壁電圧との差を加算したものとなり、放電開始電圧を超える。これにより、データ電極Ｄｊと走査電極ＳＣ１０８２との間で放電が開始され、続いて維持電極ＳＵ１０８２と走査電極ＳＣ１０８２との間の放電へと進展し、書き込み放電が発生する。その結果、走査電極ＳＣ１０８２上には、正の壁電圧が蓄積され、維持電極ＳＵ１０８２上およびデータ電極Ｄｊ上には、負の壁電圧が蓄積される。
【００６６】
次に、表示電極対グループＤＧ２の２ライン目の書き込み終了後に、３ライン目となる走査電極ＳＣ１０８３に走査パルス電圧Ｖａｄを印加するとともに、３ライン目において発光させるべき放電セルのデータ電極Ｄｊに書き込みパルス電圧Ｖｄを印加する。このとき、走査パルス電圧Ｖａｄと書き込みパルス電圧Ｖｄとが同時に印加された３ライン目の放電セルでは、書き込み放電が発生し、書き込み動作が行われる。
【００６７】
上述した書き込み動作を表示電極対グループＤＧ２に属する２１６０ライン目の放電セルに至るまで繰り返し、発光させるべき放電セルに対して選択的に書き込み放電を発生させて、各電極上に壁電荷を形成する。走査電極グループＳＧ２に走査パルスを印加している間、データ電極Ｄ１〜Ｄｍにはｉライン目（ｉ＝１０８１〜２１６０）ごとに異なるデータ書き込みパルス列が印加される。
【００６８】
書き込み動作を繰り返す際に、表示電極対グループＤＧ２の１ライン目における表示電極ＳＣ１０８１の走査パルスのタイミングを決定するために、走査電極グループＳＧ１の電圧が接地電圧となる状態を検出する。走査電極グループＳＧ１の電圧が接地電圧となるのは、維持ロー側スイッチＱｓｕｓＬが受けるタイミング信号Ｓ４５がハイレベル、かつ走査ハイ側スイッチＱａｄＨ１が受けるタイミング信号Ｓ４５がハイレベルの状態である。このため、その２系統のタイミング信号Ｓ４５を検出し、表示電極対グループＤＧ２の１ライン目の走査パルスを印加する。
【００６９】
図６において、表示電極ＳＣ１０８１は、表示電極ＳＣ１０８２の書き込み時点よりも期間Ｔａ１だけ遅れた時点ｔａ１において、走査パルスを印加される。このとき、維持ロー側スイッチＱｓｕｓＬおよび走査ハイ側スイッチＱａｄＨ１のタイミング信号Ｓ４５は、ともにハイレベルになっている。また時点ｔａ１は、走査電極グループＳＧ１の維持期間Ｔｓ１において、最初の維持パルス電圧Ｖｓが印加され、続いて接地電圧が印加された（すなわち、維持ロー側スイッチＱｓｕｓＬがオン状態になった）時点以降、走査パルスを印加するタイミングが来た時点となっている。したがって、走査パルスは、走査電極グループＳＧ２に対して、例えば走査電極ＳＣ１０８２、ＳＣ１０８３、・・・、ＳＣ（１０８１＋ｋ）、ＳＣ１０８１、ＳＣ（１０８２＋ｋ）、・・・、ＳＣ２１６０の順番で印加される。走査電極ＳＣ１０８１に印加されるまでに、ｋ本の走査電極ＳＣ１０８２〜ＳＣ（１０８１＋ｋ）に印加される。ｋは、電力回収部５０ａが導通状態となる期間を走査パルスの幅で割り算し、商の小数点以下を切り上げることで求められる。
【００７０】
タイミング発生回路４５は、画像信号ＳＩＧに基づいて、上述した走査パルスの走査電極グループＳＧ２への印加タイミングを含むタイミング信号Ｓ４５を生成する。走査電極駆動回路４３において、走査パルス発生回路７２は、タイミング信号Ｓ４５に基づいて、上述した順番の走査パルスを生成し、走査電極グループＳＧ２に順次印加する。さらに、データ電極駆動回路４２は、タイミング信号Ｓ４５に基づいて、上述した順番の走査パルスに対応するデータ書き込みパルス列を生成し、データ電極Ｄ１〜Ｄｍに印加する。すなわち、データ書き込みパルス列は、１０８２ライン目、１０８３ライン目、・・・、（１０８１＋ｋ）ライン目、１０８１ライン目、（１０８２＋ｋ）ライン目、・・・、２１６０ライン目の順番で生成される。
【００７１】
表示電極対グループＤＧ２では、表示電極対グループＤＧ１と同様、サブフィールドＳＦ１での書き込み期間Ｔｗ１が終了すると、維持期間Ｔｓ１、消去期間Ｔｅ、そしてサブフィールドＳＦ２における書き込み期間Ｔｗ１へと移る。表示電極対グループＤＧ２における維持期間Ｔｓ１および消去期間Ｔｅの動作は、上述した表示電極対グループＤＧ１における維持期間Ｔｓ１および消去期間Ｔｅの動作と同様である。
【００７２】
表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、表示電極対グループＤＧ１の１０８０ライン目の走査パルスを、１０７９ライン目よりも期間Ｔａ２だけ先行する時点ｔａ２において印加する。その結果、１０８０ライン目の走査パルスが印加されている期間では、表示電極対グループＤＧ１の電圧は、接地電圧となる。このようなタイミングで表示電極対グループＤＧ１の１０８０ライン目となる走査電極ＳＣ１０８０に、負の走査パルス電圧Ｖａｄをピークとする走査パルスを印加する。このように走査パルスの順序を変更することで、複数グループ間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００７３】
表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１においても、表示電極対グループＤＧ２におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に、表示電極ＳＣ１０８２の書き込み時点よりも期間Ｔａ３だけ遅れた時点ｔａ３において、走査パルスを印加する。
【００７４】
以降同様に、表示電極対グループＤＧ１および表示電極対グループＤＧ２では、表示電極対グループＤＧ２におけるサブフィールドＳＦ１０での消去期間Ｔｅ終了まで、図６において上述した駆動構成における動作を繰り返すことで、１フィールドを終了する。
【００７５】
なお、表示電極対グループＤＧ１と表示電極対グループＤＧ２のいずれかが、消去期間Ｔｅに該当するときは、書き込み動作を行わないことが望ましい。これは、消去期間Ｔｅでは壁電圧が消去されるだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えて、データ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましいからである。
【００７６】
図７は、前面基板２１における走査電極２２および維持電極２３、ならびにそれらの電極端子の配置を示す模式的な平面図である。走査電極２２のそれぞれは、引き出し線９２によって、画像表示領域外の右側の周辺部に設けられた走査電極用電極端子９７のそれぞれに接続されている。同様に、維持電極２３のそれぞれは、引き出し線９３によって、画像表示領域外の左側の周辺部に設けられた維持電極用電極端子９８のそれぞれに接続されている。この各電極端子９７、９８は、フレキシブル配線基板（図示されていない）を介して、プラズマディスプレイパネルの駆動回路４０に接続される（図３を参照）。例えば、走査電極用電極端子９７は、フレキシブル配線基板を介して、電極経路ＲＳＣ１〜ＲＳＣ２１６０に接続される。各電極端子９７、９８は、フレキシブル配線基板を接続するために、複数本ずつグルーピングされて配置されている。
【００７７】
なお、図７には２４本の走査電極２２および２４本の維持電極２３、ならびに８本ずつグルーピングされた２４本の走査電極用電極端子９７および２４本の維持電極用電極端子９８を示しているが、これらの数値は図を見やすくするために設定されている。図２に示す例に従えば、走査電極２２および維持電極２３はそれぞれ２１６０本であり、例えば走査電極用電極端子９７および維持電極用電極端子９８は、ともに２７０本ずつグルーピングされている。
【００７８】
図８は、走査電極用電極端子９７の詳細を示す拡大図である。走査電極用電極端子９７は、例えばその幅が１５０μｍ、長さが４ｍｍの細長い帯状の形状を成しており、それらが３９０μｍのピッチで配列されている。このように、走査電極用電極端子９７は、その間隔を十分広く設計する余裕がないため、走査電極用電極端子９７間に過大な電圧を印加すると絶縁破壊が発生し、スパークする恐れがある。あるいは長時間にわたり走査電極用電極端子９７間に過大な電圧を印加すると、走査電極用電極端子９７を形成している金属粒子が移動する、いわゆるエレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）を発生し、走査電極用電極端子９７間を短絡する恐れがある。
【００７９】
しかしながら、実施の形態１におけるプラズマディスプレイパネルの駆動方法によれば、少なくとも２つの表示電極対グループＤＧ１、ＤＧ２にそれぞれ含まれ、互いに隣接する２つの走査電極ＳＣ１０８０、１０８１において、一方の走査電極に走査パルス電圧Ｖａｄを印加している間、他方の走査電極に接地電圧を印加する。その結果、２つの走査電極ＳＣ１０８０、ＳＣ１０８１間の電位差は、維持パルス電圧Ｖｓの大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子９７の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループＤＧ１、ＤＧ２の一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【００８０】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。実施の形態２におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００８１】
図９は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態２の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスのタイミングを、書き込み期間Ｔｗ１になってから最初にスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになるタイミングに変更している。
【００８２】
具体的には、図９において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８１に最初に走査パルスを印加するべきところを、走査電極ＳＣ１０８２に走査パルスを印加する。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がローレベルの期間では走査電極ＳＣ１０８３から順次走査パルスを印加し、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルとなった後に、図９のように走査電極ＳＣ１０８１に走査パルスを印加する。その後、再び走査電極ＳＣ１０８２以降のラインに走査パルスを印加し、表示電極対グループＤＧ２の最終ラインの走査電極ＳＣ２１６０まで繰り返し走査パルスを印加する。
【００８３】
同様に、図９において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、時点ｔｂ１で走査電極ＳＣ４に走査パルスを印加するべきところを、走査電極ＳＣ１０８０に走査パルスを印加する。走査電極ＳＣ１０８０に対応する１０８０ライン目には、表示電極対グループＤＧ２の電圧が最初に接地電圧になる時点ｔｂ１、つまりスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルとなる時点ｔｂ１で走査パルスを印加する。その後、図９のように走査電極ＳＣ４に対応する４ライン目へ戻り、走査パルスを順次表示電極対グループＤＧ１の最終ラインである走査電極ＳＣ１０８０まで印加する。
【００８４】
走査パルスの順序を変更し、走査電極ＳＣ１０８０への走査パルスを期間Ｔｂ１だけ進めることで、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、変更前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００８５】
実施の形態２の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能であるため、アドレスおよびデータ信号駆動部の信号処理を簡単化することが可能となる。
【００８６】
（実施の形態３）
実施の形態３では、実施の形態１と異なる点を中心に説明する。実施の形態３におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００８７】
図１０は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態３の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスを印加するタイミングで、他方の表示電極対グループが維持パルス電圧Ｖｓの場合に、走査パルスを停止させる。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになるタイミングで、走査パルスを再開させる駆動制御を行う。
【００８８】
具体的には、図１０において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８１に最初に走査パルスを印加するべきところを、期間Ｔｃ１の間、書き込み動作休止制御を行う。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ１で、書き込み動作休止制御を解除し、図１０のように走査パルスを順次印加し、表示電極対グループＤＧ２の最終ラインの走査電極ＳＣ２１６０まで繰り返し走査パルスを印加する。
【００８９】
同様に、図１０において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、走査電極ＳＣ１０８０に最初に走査パルスを印加するべきところを、期間Ｔｃ２の間、書き込み動作休止制御を行う。その後、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ２で、書き込み動作休止制御を解除し、図１０のように表示電極対グループＤＧ１の最終ラインである走査電極ＳＣ１０８０まで走査パルスを印加する。同様に、表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、期間Ｔｃ３の間、書き込み動作休止制御を行い、スイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになった時点ｔｃ３で書き込み動作休止制御を解除する。
【００９０】
書き込み動作休止制御を行うことで、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、書き込み動作休止制御を行う前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００９１】
実施の形態３の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能である。それに加え、走査パルスの走査順序に変更が無いため、タイミング発生回路４５およびデータ電極駆動回路４２の信号処理を複雑にせずに実現できる。
【００９２】
（実施の形態４）
実施の形態４では、実施の形態１と異なる点を中心に説明する。実施の形態４におけるその他の構成、動作、および効果は実施の形態１と同等であるので、説明を省略する。
【００９３】
図１１は、ＰＤＰ１０の各電極に印加される駆動電圧波形を示す波形図である。実施の形態４の駆動構成では、表示電極対グループＤＧ１の１０８０ライン目の走査パルスおよび表示電極対グループＤＧ２の１０８１ライン目の走査パルスを印加するタイミングで、維持パルスを停止させる。その後、各電極グループの１０８０ラインもしくは１０８１ラインの走査パルスが終了した後に、維持パルスを再開させる駆動制御を行う。
【００９４】
具体的には、図１１において、表示電極対グループＤＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１となる。この場合、本来ならば、表示電極対グループＤＧ１の維持動作の開始、つまり接地電圧から電力回収部５０ａの動作を経て維持パルス電圧Ｖｓまで電圧を印加すべきところを、少なくとも期間Ｔｄ１の間、維持休止制御を行う。その間、スイッチＱｓｕｓＬのタイミング信号Ｓ４５は常にハイレベルであり、１０８１ラインの走査パルスの印加が終了した時点ｔｄ１で、維持休止制御を解除する。
【００９５】
同様に、図１１において、表示電極対グループＤＧ２がサブフィールドＳＦ１の維持期間Ｔｓ１の間、表示電極対グループＤＧ１はサブフィールドＳＦ２の書き込み期間Ｔｗ１となる。この場合、本来ならば、表示電極対グループＤＧ２の維持動作を行うべきところを、少なくとも期間Ｔｄ２の間、維持休止制御を行う。その間、スイッチＱｓｕｓＬのタイミング信号Ｓ４５は常にハイレベルであり、１０８０ラインの走査パルスの印加が終了した時点ｔｄ２で、維持休止制御を解除する。同様に、表示電極対グループＤＧ２におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、少なくとも期間Ｔｄ３の間、維持休止制御を行い、１０８１ラインの走査パルスの印加が終了した時点ｔｄ３で維持休止制御を解除する。
【００９６】
上述したように、この駆動構成によって、境界ラインに走査パルスを印加するタイミングでは、必ずスイッチＱｓｕｓＬのタイミング信号Ｓ４５がハイレベルになっている。このため、表示電極対グループＤＧ１、ＤＧ２間の境界ラインにおいて互いに隣接する走査電極ＳＣ１０８１と走査電極ＳＣ１０８０との電位差は走査パルス電圧Ｖａｄの大きさに等しくなる。その結果、走査電極ＳＣ１０８１、ＳＣ１０８０間の電位差は、維持休止制御を行う前の電位差（Ｖｓ＋Ｖａｄ）から維持パルス電圧Ｖｓの大きさだけ低減される。
【００９７】
実施の形態４の駆動構成により、維持期間Ｔｓ１における電圧状態を検出せずに、走査パルスの順序を決定することが可能である。それに加え、走査パルスの走査順序に変更が無いため、タイミング発生回路４５およびデータ電極駆動回路４２の信号処理を複雑にせずに実現できる。
【００９８】
＜実施の形態の結び＞
なお、上述した実施の形態１〜４では、表示電極対グループＤＧ１を走査電極ＳＣ１〜ＳＣ１０８０、表示電極対グループＤＧ２を走査電極ＳＣ１０８０〜ＳＣ２１６０のように、２分割として説明した（図２および図１２Ａに示す）。しかしながら、例えば、表示電極対グループＤＧ１を走査電極ＳＣ１〜ＳＣ５４０および走査電極ＳＣ１０８１〜ＳＣ１６２０、表示電極対グループＤＧ２を走査電極ＳＣ５４１〜ＳＣ１０８０および走査電極ＳＣ１６２１〜ＳＣ２１６０のように、４分割としてもよい（図１２Ｂに示す）。さらに、８分割にするならば、表示電極対グループＤＧ１を、走査電極ＳＣ１〜ＳＣ２７０、走査電極ＳＣ５４１〜ＳＣ８１０、走査電極ＳＣ１８０１〜ＳＣ１３５０、および走査電極ＳＣ１６２１〜ＳＣ１８９０とし、表示電極対グループＤＧ２を、走査電極ＳＣ２７１〜ＳＣ５４０、走査電極ＳＣ８１１〜ＳＣ１０８０、走査電極ＳＣ１３５１〜ＳＣ１６２０、および走査電極ＳＣ１８９１〜ＳＣ２１６０としてもよい（図１２Ｃに示す）。ただし、分割数が増えるに伴って、隣接する表示電極対グループの境界となるライン数が、図１２Ａの１ラインから、図１２Ｂの３ライン、図１２Ｃの７ラインのように増加する。このため、上述した実施の形態１〜４の駆動構成を、すべての境界ラインについて適応すればよい。
【００９９】
本発明は、２１６０ライン以上の超高精細度のＰＤＰであっても、スパークやショートを生じる恐れがなく、高画質を維持するための十分なサブフィールド数を確保することができ、高輝度で駆動することができるプラズマディスプレイ装置として有用である。
【０１００】
以上のように、本発明のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置によれば、少なくとも２つの表示電極対グループにそれぞれ含まれ、互いに隣接する２つの走査電極において、一方の走査電極に走査パルス電圧を印加している間、他方の走査電極に維持基準電圧を印加する。その結果、２つの走査電極間の電位差は、維持パルス電圧の大きさだけ低減することができる。したがって、間隔の狭い２つの走査電極用電極端子の間において、さらにはフレキシブル配線基板の配線間および回路基板の配線間において、絶縁破壊に起因するスパークの発生、およびエレクトロマイグレーションに起因するショートの発生を防止することができる。これにより、高精細度ＰＤＰにおける短縮化された電極端子ピッチを用いて、長期間にわたって安定して駆動することが可能となる。さらに、高精細度ＰＤＰにおいて、２つの表示電極対グループの一方が書き込み期間の間、他方が維持期間とすることができ、書き込み期間の増加による超高精細度化、維持パルス数の増加による高輝度化、およびサブフィールド数の増加による高コントラスト化などの、プラズマディスプレイパネルの高画質化を達成することが可能となる。
【０１０１】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１０２】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に利用できる。
【符号の説明】
【０１０３】
１０ ＰＤＰ
２１ 前面基板
２２ 走査電極
２２ａ、２３ａ 透明電極
２２ｂ、２３ｂ バス電極
２３ 維持電極
２４ 表示電極対
２５、３３ 誘電体層
２６ 保護層
２９ ブラックストライプ
３１ 背面基板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４０ プラズマディスプレイパネルの駆動回路
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 維持パルス発生回路
５０ａ 電力回収部
６０ 初期化波形発生回路
７１、７２ 走査パルス発生回路
９２、９３ 引き出し線
９７ 走査電極用電極端子
９８ 維持電極用電極端子
１００ プラズマディスプレイ装置
Ｃｉｊ 放電セル
Ｄ１〜Ｄｍ データ電極
ＤＧ１、ＤＧ２ 表示電極対グループ
Ｅｓ、Ｅｓｅｔ、Ｅａｄ、Ｅｙ１、Ｅｙ２ 電源
ＱａｄＨ１、ＱａｄＨ２ 走査ハイ側スイッチ
ＱａｄＬ１、ＱａｄＬ２ 走査ロー側スイッチ
ＱＨ１〜ＱＨ２１６０ 差電圧ハイ側スイッチ
ＱＬ１〜ＱＬ２１６０ 差電圧ロー側スイッチ
ＱｓｅｔＨ 初期化ハイ側スイッチ
ＱｓｅｔＬ 初期化ロー側スイッチ
ＱｓｕｓＨ 維持ハイ側スイッチ
ＱｓｕｓＬ 維持ロー側スイッチ
Ｒ６０ 中間経路
ＲＨ１、ＲＨ２ ハイ側経路
ＲＬ１、 ＲＬ２ ロー側経路
Ｒｓ、Ｒｓｅｔ、Ｒａｄ 電源経路
ＲＳＣ１〜ＲＳＣ２１６０ 電極経路
ＲＳＧ１、ＲＳＧ２ 電極経路グループ
Ｓ４５ タイミング信号
ＳＣ１〜ＳＣ２１６０ 走査電極
ＳＦ１〜ＳＦ１０ サブフィールド
ＳＧ１、ＳＧ２ 走査電極グループ
ＳＩＧ 画像信号
ＳＵ１〜ＳＵ２１６０ 維持電極
Ｔｆ フィールド
Ｔｉｎ 初期化期間
ｔＷ 書き込みタイミング
Ｔｗ 全書き込み期間
Ｔｗ１ 書き込み期間
Ｔｓ１〜Ｔｓ１０ 維持期間
ＵＧ１、ＵＧ２ 維持電極グループ
Ｖａｄ 走査パルス電圧
ＶＨ１、ＶＨ２ ハイ側電圧
ＶＬ１、ＶＬ２ ロー側電圧
Ｖｃ 走査基準電圧
Ｖｄ、Ｖｅ、Ｖｅ２、Ｖｉ１、Ｖｉ２、Ｖｉ３、Ｖｉ４、Ｖｒ 電圧
Ｖｓ 維持パルス電圧
Ｖｓｅｔ 初期化パルス電圧
Ｖｕｐ、Ｖｄｗ 傾斜波形電圧
Ｖｙ 走査差電圧
Ｙ１〜Ｙ２１６０ スイッチ部
ＹＧ１、ＹＧ２ スイッチグループ部
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、前記第１グループに含まれる電極であって前記第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能なステップと、
前記第２グループに含まれる電極であって前記第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能なステップと、を有し、
前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加している間、前記維持基準電圧を印加する、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記維持基準電圧は、接地電圧である、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２所定電極に印加することが可能なステップは、前記走査パルス電圧を印加する時点で前記第１所定電極の電圧が前記維持パルス電圧の場合、前記走査パルス電圧を印加せず、前記第１所定電極の電圧が前記維持基準電圧になる時点で、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１所定電極に印加することが可能なステップは、所望の維持期間において前記維持パルスを印加し、
前記第２所定電極に印加することが可能なステップは、前記第１所定電極に印加することが可能なステップが前記維持期間において最初に前記維持基準電圧を印加している間に、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２所定電極に印加することが可能なステップは、前記走査パルス電圧を印加する時点で前記第１所定電極の電圧が前記維持パルス電圧の場合、前記走査パルス電圧の印加を停止し、前記第１所定電極の電圧が前記維持基準電圧になった後に、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加する時点で、前記維持パルス電圧の印加を停止し、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加した後、前記維持パルス電圧の印加を開始する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
走査電極、維持電極、およびデータ電極を備え、前記走査電極と前記維持電極と前記データ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する、請求項１に記載のプラズマディスプレイパネルの駆動方法に基づいて駆動する装置と、を含む、プラズマディスプレイ装置。
【請求項１】
プラズマディスプレイパネルを構成する複数の所定電極を、少なくとも第１グループおよび第２グループに分割し、前記第１グループに含まれる電極であって前記第２グループに隣接する第１所定電極に、維持パルス電圧と維持基準電圧とを繰り返すパルス波形を表す維持パルスを印加することが可能なステップと、
前記第２グループに含まれる電極であって前記第１所定電極に隣接する第２所定電極に、走査パルス電圧をピークとするパルス波形を表す走査パルスを印加することが可能なステップと、を有し、
前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加している間、前記維持基準電圧を印加する、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記維持基準電圧は、接地電圧である、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２所定電極に印加することが可能なステップは、前記走査パルス電圧を印加する時点で前記第１所定電極の電圧が前記維持パルス電圧の場合、前記走査パルス電圧を印加せず、前記第１所定電極の電圧が前記維持基準電圧になる時点で、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１所定電極に印加することが可能なステップは、所望の維持期間において前記維持パルスを印加し、
前記第２所定電極に印加することが可能なステップは、前記第１所定電極に印加することが可能なステップが前記維持期間において最初に前記維持基準電圧を印加している間に、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２所定電極に印加することが可能なステップは、前記走査パルス電圧を印加する時点で前記第１所定電極の電圧が前記維持パルス電圧の場合、前記走査パルス電圧の印加を停止し、前記第１所定電極の電圧が前記維持基準電圧になった後に、前記走査パルス電圧を印加する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１所定電極に印加することが可能なステップは、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加する時点で、前記維持パルス電圧の印加を停止し、前記第２所定電極に印加することが可能なステップが前記走査パルス電圧を印加した後、前記維持パルス電圧の印加を開始する、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
走査電極、維持電極、およびデータ電極を備え、前記走査電極と前記維持電極と前記データ電極との交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する、請求項１に記載のプラズマディスプレイパネルの駆動方法に基づいて駆動する装置と、を含む、プラズマディスプレイ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【公開番号】特開２０１２−１８１２１９（Ｐ２０１２−１８１２１９Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２００９−１４１２２２（Ｐ２００９−１４１２２２）
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]