プラズマディスプレイ装置
【課題】アドレス電極にデータパルスを供給する時に消費する無効電力を低減することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】アドレス電極駆動回路は、アドレス電極に印加するデータパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、第１の電位及び第２の電位の間の第３の電位を有し、表示データが変化するときには、表示データに対応するアドレス電極上のデータパルスが、第１の電位及び第２の電位の間を遷移する際に第３の電位を一定時間維持する経由期間を有し、表示データが変化しないときには、表示データに対応するアドレス電極が、第１の電位又は第２の電位を維持し、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。
【解決手段】アドレス電極駆動回路は、アドレス電極に印加するデータパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、第１の電位及び第２の電位の間の第３の電位を有し、表示データが変化するときには、表示データに対応するアドレス電極上のデータパルスが、第１の電位及び第２の電位の間を遷移する際に第３の電位を一定時間維持する経由期間を有し、表示データが変化しないときには、表示データに対応するアドレス電極が、第１の電位又は第２の電位を維持し、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、大型化に適したフラットパネルディスプレイ装置であり、家庭用の大型薄型テレビとして普及が始まっている。さらなる普及を図るために、低消費電力化・高画質化・低価格化が要求されている。
【０００３】
図９は、プラズマディスプレイ装置の構成例を示す図である。制御回路９０２は、アドレス電極駆動回路９０５、スキャン電極駆動回路９０４及び表示電極駆動回路９０３を制御する。アドレス電極駆動回路９０５は、複数のアドレス電極Ａ１，Ａ２，…，Ａｍに所定の電圧パルスを供給する。スキャン電極駆動回路９０４は、複数のスキャン電極Ｙ１，Ｙ２，…，Ｙｎに所定の電圧パルスを供給する。表示電極駆動回路９０３は、複数の表示電極Ｘ１，Ｘ２，…，Ｘｎに所定の電圧パルスを供給する。
【０００４】
プラズマディスプレイパネル９０１では、複数のスキャン電極Ｙ１〜Ｙｎ及び複数の表示電極Ｘ１〜Ｘｎが水平方向に並列に延びる行を形成し、複数のアドレス電極Ａ１〜Ａｍが垂直方向に延びる列を形成する。１本のスキャン電極Ｙｉと１本の表示電極Ｘｉとは対を成し、１組のスキャン電極Ｙｉと表示電極Ｘｉがこれらと直交する方向に延びた１本のアドレス電極Ａｊとの交点がｉ行ｊ列の表示セル（サブピクセル）になる。
【０００５】
図１０は、プラズマディスプレイ装置のアドレス期間の電圧波形図である。アドレス期間は、表示セルの選択・非選択を行う期間である。図には、ｊ列を形成するアドレス電極Ａｊに印加するデータパルスの波形及びスキャン電極Ｙ１〜Ｙｎに印加するスキャンパルスの波形を代表して記載した。スキャン電極Ｙ１〜Ｙｎには、順次に負のスキャンパルスが印加される。１本のアドレス電極Ａｊには、全スキャン電極Ｙ１〜Ｙｎの数と同数のデータＤ１〜Ｄｎが乗っている。アドレス電極Ａｊにあるｊ列上のデータＤ１〜Ｄｎがスキャン電極Ｙ１〜Ｙｎのスキャンパルスによって上から下へ対応する各行のデータとして選択される。アドレス電極ＡｊのデータＤｉがハイレベルであれば、アドレス電極Ａｊ及びスキャン電極Ｙｉ間で放電が生じ、ｉ行ｊ列の表示セルが選択される。これに対し、アドレス電極ＡｊのデータＤｉがローレベルであれば、アドレス電極Ａｊ及びスキャン電極Ｙｉ間で放電が生じず、ｉ行ｊ列の表示セルが非選択状態になる。以上のように、アドレス電極ＡｊのデータＤ１〜Ｄｎをハイレベル又はローレベルにすることにより、ｊ列の表示セルの選択又は非選択を行うことができる。他の列のアドレス電極についても同様である。
【０００６】
プラズマディスプレイ装置の１フレームは、複数のサブフレームを有する。各サブフレームは、リセット期間、アドレス期間及びサステイン放電期間により構成される。
【０００７】
リセット期間では、表示電極Ｘ１〜Ｘｎ及びスキャン電極Ｙ１〜Ｙｎに所定の電圧を印加して、表示セルの初期化を行う。
【０００８】
図１０のアドレス期間では、スキャン電極駆動回路９０４は、サステイン放電期間でサステイン放電を行う表示セルを選択するために複数のスキャン電極Ｙ１〜Ｙｎに順次、負のスキャンパルスを出力する。具体的には、スキャン電極Ｙ１〜Ｙｎに対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ａ１〜Ａｍに印加することにより表示する表示セルを選択する。スキャン電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのスキャン電極Ｙｉ及び表示電極Ｘｉの表示セルが選択される。スキャン電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのスキャン電極Ｙｉ及び表示電極Ｘｉの表示セルが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Ａｊ及びスキャン電極Ｙｉ間のアドレス放電が起こり、それを種火として表示電極Ｘｉ及びスキャン電極Ｙｉ間で放電が起こり、表示電極Ｘｉに負電荷が蓄積され、スキャン電極Ｙｉに正電荷が蓄積される。
【０００９】
サステイン放電期間では、表示電極Ｘｉ及びスキャン電極Ｙｉ間に互いに逆相のサステインパルスが印加され、アドレス期間で選択された表示セルの表示電極Ｘｉ及びスキャン電極Ｙｉ間でサステイン放電を行い、発光を行う。表示電極駆動回路９０３は、サステイン放電を行うために複数の表示電極Ｘ１〜Ｘｎにサステインパルスを出力する。スキャン電極駆動回路９０４は、サステイン放電を行うために複数のスキャン電極Ｙ１〜Ｙｎにサステインパルスを出力する。各サブフレームでは、表示電極Ｘ１〜Ｘｎ及びスキャン電極Ｙ１〜Ｙｎのサステインパルスによる発光回数（サステイン放電期間の長さ）が異なる。これにより、階調値を決めることができる。
【００１０】
以上のように、複数のスキャン電極Ｙ１〜Ｙｎは、スキャンパルスを順次スキャンして印加するための電極である。複数のアドレス電極Ａ１〜Ａｍは、複数のスキャン電極Ｙ１〜Ｙｎと交差するように設けられ、上記のスキャンパルスに対応してデータパルスを印加することにより、表示セルを選択するための電極である。複数の表示電極Ｘ１〜Ｘｎは、複数のスキャン電極Ｙ１〜Ｙｎに並行して設けられ、上記の選択された表示セルのスキャン電極Ｙ１〜Ｙｎとの間で表示放電を行う電極である。アドレス電極駆動回路９０５は、表示データに応じてデータパルスを生成して複数のアドレス電極Ａ１〜Ａｍに出力する。スキャン電極駆動回路９０４は、リセットパルス、スキャンパルス及びサステインパルスを生成して複数のスキャン電極Ｙ１〜Ｙｎに出力する。表示電極駆動回路９０３は、リセットパルス及びサステインパルスを生成して複数の表示電極Ｘ１〜Ｘｎに出力する。
【００１１】
図１１は、アドレス電極Ａｊ−１〜Ａｊ＋１に印加するデータＤの電圧波形図である。通常、データＤは、０Ｖから電位ＶＡの電圧振幅を持つパルスで構成されている。電位ＶＡとして、例えば６０Ｖから８０Ｖの値が採用されている。
【００１２】
図１２は、アドレス電極駆動回路９０５内のアドレスドライバの回路図である。アドレス電極駆動回路９０５は、複数のアドレスドライバを有する。１個のアドレスドライバは、ｎ本のアドレス電極Ａ１〜Ａｎに電圧を供給するため、アドレス電極Ａ１〜Ａｎに電源電位ＶＡを供給する複数の電界効果トランジスタ（ＦＥＴ）スイッチ１１と、グランド電位ＧＮＤを供給する複数のＦＥＴスイッチ１２を有する。各ＦＥＴスイッチ１１は、ソースが各アドレス電極Ａ１〜Ａｎに接続され、ドレインがダイオード２１のカソードに接続される。ダイオード２１のアノードは、電源電位ＶＡのノードに接続される。各ＦＥＴスイッチ１２は、ドレインが各アドレス電極Ａ１〜Ａｎに接続され、ソースがダイオード２２のアノードに接続される。ダイオード２２のカソードは、グランド電位ＧＮＤのノードに接続される。各アドレス電極Ａ１〜Ａｎには、ＦＥＴスイッチ１１をオンにしてＦＥＴスイッチ１２をオフにすると電源電位ＶＡが供給され、ＦＥＴスイッチ１１をオフにしてＦＥＴスイッチ１２をオンにするとグランド電位ＧＮＤが供給される。
【００１３】
プラズマディスプレイパネル９０１は、アドレス電極Ａ１〜Ａｍ、スキャン電極Ｙ１〜Ｙｎ、表示電極Ｘ１〜Ｘｎの複数の電極群からなるので、それぞれの電極間の静電容量が存在する。ここでは、アドレス期間に生じる電力消費について議論するので、隣接するアドレス電極Ａ１〜Ａｍ間の容量に着目して説明する。
【００１４】
図１１において、アドレス電極駆動回路９０５は、制御回路９０２から「１」の表示データを入力するとハイレベル（電源電位ＶＡ）のデータＤをアドレス電極Ａ１等に出力し、制御回路９０２から「０」の表示データを入力するとローレベル（グランド電位ＧＮＤ）のデータＤをアドレス電極Ａ１等に出力する。
【００１５】
遷移期間１０にて、相互に隣接するアドレス電極Ａｊ−１及びＡｊにおいて、アドレス電極Ａｊ−１の表示データＤが１→０、アドレス電極Ａｊの表示データＤが１→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。この時、消費電力Ｐは、（１／２）×Ｃ×Ｖ2で表わされるので、０［Ｗ］になる。ここで、容量Ｃは隣接するアドレス電極Ａｊ−1及びＡｊ間の容量であり、電圧Ｖは隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化である。
【００１６】
一方、アドレス電極Ａｊ−１の表示データＤが１→１のように同じデータが連続して現れ、アドレス電極Ａｊの表示データが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はＶＡとなる。この時、消費電力Ｐは、（１／２）×Ｃ×ＶＡ2になる。
【００１７】
また、アドレス電極Ａｊ−１の表示データＤが０→１と変化し、アドレス電極Ａｊの表示データＤが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は２×ＶＡになる。この時、消費電力Ｐは、（１／２）×Ｃ×（２×ＶＡ）2＝（１／２）×Ｃ×４×ＶＡ2になる。
【００１８】
実際の表示データＤは、このパターンの複雑な組み合わせになり、多様な瞬時電力を消費するが、たとえば、固定表示において、偶数番目のアドレス電極Ａ２，Ａ４，…の表示データが０→１→０→１→０…、奇数番目のアドレス電極Ａ１，Ａ３，…の表示データが１→０→１→０→１…になるような表示を行うと、消費電力が最大値になり、全システム電力の許容値を超えてしまうという問題が発生する。消費電力が許容値を超えると、アドレス電極駆動回路９０５が高熱になり、正常な動作が行えなくなったり、回路が破壊されてしまう問題が生じる。
【００１９】
この改善策として、特開２００６−１７１３３０号公報には、アドレス電源電圧をアドレスパルスの変化タイミングに合わせて毎回中間電圧に設定する方法が開示されている。しかしながら、一旦中間電位ＶＡ／２を経るような方法では、本来消費電力がゼロであったパターンである偶数番目のアドレス電極Ａ２，Ａ４，…の表示データが１→１、奇数番目のアドレス電極Ａ１，Ａ３，…の表示データが０→０のようになる場合、偶数番目のアドレス電極Ａ２，Ａ４，…の電位がＶＡ→（ＶＡ/２）→ＶＡ、奇数番目のアドレス電極Ａ１，Ａ３，…電位が０→（ＶＡ/２）→０と変化し、隣接するアドレス電極間の差電圧の変化ＶＡを２回伴う動作を行う。この場合、消費電力Ｐは、（１／２）×Ｃ×ＶＡ2＋（１／２）×Ｃ×ＶＡ2になり、本来消費電力がゼロであった表示パターンにおいて、消費電力を却って増大させるという問題がある。
【００２０】
また、特開２００４−３２５７０５号公報、特開平１０−１２３９９８号公報及び特開２０００−２０６９２９号公報には、プラズマディスプレイ装置のアドレス電極の駆動方法が開示されている。
【００２１】
【特許文献１】特開２００６−１７１３３０号公報
【特許文献２】特開２００４−３２５７０５号公報
【特許文献３】特開平１０−１２３９９８号公報
【特許文献４】特開２０００−２０６９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、アドレス電極にデータパルスを供給する時に消費する無効電力を低減することができるプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００２３】
本発明のプラズマディスプレイ装置は、スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記複数のスキャン電極と交差するように設けられ、前記スキャンパルスに対応してデータパルスを印加することにより、表示セルを選択する複数のアドレス電極と、前記複数のスキャン電極に並行して設けられ、前記選択された表示セルの前記スキャン電極との間で表示放電を行う複数の表示電極と、表示データに応じて前記データパルスを生成して前記複数のアドレス電極に出力するアドレス電極駆動回路とを有し、前記アドレス電極駆動回路は、前記アドレス電極に印加する前記データパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、前記第１の電位及び前記第２の電位の間の第３の電位を有し、前記表示データが変化するときには、前記表示データに対応する前記アドレス電極上のデータパルスが、前記第１の電位及び前記第２の電位の間を遷移する際に前記第３の電位を一定時間維持する経由期間を有し、前記表示データが変化しないときには、前記表示データに対応する前記アドレス電極が、前記第１の電位又は前記第２の電位を維持し、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるように前記データパルスを生成することを特徴とする。
【発明の効果】
【００２４】
第３の電位を設けることにより、１回の変化電位が小さくなり、消費電力を小さくすることができる。また、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間を相互にずらすことにより、さらに消費電力を小さくすることができる。また、表示データが変化しないときには、アドレス電極の電位を維持することにより、さらに消費電力を小さくすることができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
本発明の第１の実施形態によるプラズマディスプレイ装置は、図９の構成を有し、その説明は上記と同じである。また、本実施形態のプラズマディスプレイ装置は、上記と同様に、リセット期間、アドレス期間及びサステイン放電期間を有する。アドレス期間では、図１０の動作を行い、その説明は上記と同じである。
【００２６】
図９及び図１０において、複数のスキャン電極Ｙ１〜Ｙｎは、スキャンパルスを順次スキャンして印加するための電極である。複数のアドレス電極Ａ１〜Ａｍは、複数のスキャン電極Ｙ１〜Ｙｎと交差するように設けられ、上記のスキャンパルスに対応してデータパルスを印加することにより、表示セルを選択するための電極である。複数の表示電極Ｘ１〜Ｘｎは、複数のスキャン電極Ｙ１〜Ｙｎに並行して設けられ、上記の選択された表示セルのスキャン電極Ｙ１〜Ｙｎとの間で表示放電を行う電極である。アドレス電極駆動回路９０５は、表示データに応じてデータパルスを生成して複数のアドレス電極Ａ１〜Ａｍに出力する。スキャン電極駆動回路９０４は、リセットパルス、スキャンパルス及びサステインパルスを生成して複数のスキャン電極Ｙ１〜Ｙｎに出力する。表示電極駆動回路９０３は、リセットパルス及びサステインパルスを生成して複数の表示電極Ｘ１〜Ｘｎに出力する。
【００２７】
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。アドレス電極駆動回路９０５は、制御回路９０２から「１」の表示データを入力するとハイレベル（第１の電位ＶＡ）のデータＤをアドレス電極Ａ１等に出力し、制御回路９０２から「０」の表示データを入力するとローレベル（第２の電位ＧＮＤ）のデータＤをアドレス電極Ａ１等に出力する。第１の電位ＶＡは、電源電位であり、例えば６０Ｖ〜８０Ｖである。第２の電位ＧＮＤは、グランド電位であり、０Ｖである。第３の電位ＶＡ／２は、第１の電位ＶＡ及び第２の電位ＧＮＤの中間の電位であり、例えば３０Ｖ〜４０Ｖである。
【００２８】
アドレス電極駆動回路９０５は、アドレス電極Ａ１〜Ａｍにデータパルスを供給する。データパルスは、表示データＤの変化タイミングにおいて、一旦、第３の電位ＶＡ／２を経由する。ただし、表示データが０→０のように変化しないときには、アドレス電極Ａ１〜Ａｍの電位は第２の電位ＧＮＤを維持する。また、表示データが１→１のように変化しないときには、アドレス電極Ａ１〜Ａｍの電位は第１の電位ＶＡを維持する。すなわち、表示データＤが変化しないときには、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、次の期間１〜期間５に分けられ、期間１〜期間５の順に動作する。
【００２９】
期間１：ＶＡ→ＶＡ／２
期間２：０→ＶＡ／２
期間３：ＶＡ／２維持
期間４：ＶＡ／２→０
期間５：ＶＡ／２→ＶＡ
【００３０】
期間１は、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間である。期間２は、第２の電位ＧＮＤ（０Ｖ）から第３の電位ＶＡ／２に変化する期間である。期間３は、第３の電位ＶＡ／２を維持する期間である。期間４は、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間である。期間５は、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間である。
【００３１】
アドレス電極Ａ１〜Ａｍの表示データＤが１→１になる場合には、期間１〜期間５のすべてにおいて第１の電位ＶＡを維持する。また、アドレス電極Ａ１〜Ａｍの表示データＤが０→０になる場合には、期間１〜期間５のすべてにおいて第２の電位ＧＮＤを維持する。
【００３２】
アドレス電極Ａ１〜Ａｍの表示データＤが１→０になる場合には、期間１において第１の電位ＶＡから第３の電位ＶＡ／２に変化し、期間２及び期間３において第３の電位ＶＡ／２を維持し、期間４において第３の電位ＶＡ２／２から第２の電位ＧＮＤに変化し、期間５において第２の電位ＧＮＤを維持する。
【００３３】
アドレス電極Ａ１〜Ａｍの表示データＤが０→１になる場合には、期間１において第２の電位ＧＮＤを維持し、期間２において第２の電位ＧＮＤから第３の電位ＶＡ／２に変化し、期間３及び期間４において第３の電位ＶＡ／２を維持し、期間５において第３の電位ＶＡ／２から第１の電位ＶＡに変化する。
【００３４】
期間１〜期間５において、相互に隣接するアドレス電極Ａｊ−１及びＡｊにおいて、アドレス電極Ａｊ−１の表示データＤが１→０、アドレス電極Ａｊの表示データＤが１→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。この時、消費電力Ｐは、（１／２）×Ｃ×Ｖ2で表わされるので、０［Ｗ］になる。ここで、容量Ｃは隣接するアドレス電極Ａｊ−1及びＡｊ間の容量であり、電圧Ｖは隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化である。
【００３５】
同様に、アドレス電極Ａｊ−１の表示データＤが０→１、アドレス電極Ａｊの表示データＤが０→１のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。
【００３６】
同様に、アドレス電極Ａｊ−１の表示データＤが０→０、アドレス電極Ａｊの表示データＤが０→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。
【００３７】
また、アドレス電極Ａｊ−１の表示データＤが１→１のように同じデータが連続して現れ、アドレス電極Ａｊの表示データが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は期間１及び期間４においてそれぞれＶＡ／２となる。この時、消費電力Ｐは、（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＝（１／４）×Ｃ×ＶＡ2になり、図１１の場合の１／２になる。
【００３８】
また、アドレス電極Ａｊ−１の表示データＤが０→１と変化し、アドレス電極Ａｊの表示データＤが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は期間１、期間２、期間４、期間５においてそれぞれＶＡ／２になる。この時、消費電力Ｐは、（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＝（１／２）×Ｃ×ＶＡ2になり、図１１の場合の１／４になる。
【００３９】
アドレス電極駆動回路９０５は、アドレス電極Ａ１〜Ａｍに印加するデータパルスの電位として、選択のための第１の電位ＶＡと、非選択のための第２の電位ＧＮＤと、第１の電位ＶＡ及び第２の電位ＧＮＤの間の第３の電位ＶＡ／２を有する。また、アドレス電極駆動回路９０５は、隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。立ち上がり期間は期間２及び期間５であり、立ち下がり期間は期間１及び期間４である。これにより、本実施形態のプラズマディスプレイ装置は、上記のように、図１１の場合に比べて消費電力を低減することができる。
【００４０】
また、アドレス電極駆動回路９０５は、表示データが変化するときには、表示データに対応するアドレス電極Ａ１〜Ａｍ上のデータパルスが、第１の電位ＶＡ及び第２の電位ＧＮＤの間を遷移する際に第３の電位ＶＡ／２を一定時間維持する経由期間を有し、表示データが変化しないときには、表示データに対応するアドレス電極Ａ１〜Ａｍが、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する。このように、表示データが変化しないときには、第１の電位ＶＡ又は第２の電位ＧＮＤを維持するので、上記のように、消費電力をゼロにすることができる。
【００４１】
以上のように、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、になるように生成される。
【００４２】
上記の５つの期間１〜期間５を設けることによって、隣接するアドレス電極Ａｊ−１及びＡｊ等の相対的な電圧変化は最大ＶＡ／２、その回数を２回にまでに制限することができ、アドレス電極駆動回路９０５の消費電力の増大を抑制することができる。なお、第３の電位ＶＡ／２を維持する期間３の長さは、期間１、期間２、期間４、期間５の波形の立ち上がり、立ち下がり時間と同程度またはそれ以上であることが望ましい。
【００４３】
（第２の実施形態）
図２は、本発明の第２の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位を維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第２の実施形態では、期間２、期間１、期間３、期間５、期間４の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４４】
すなわち、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４５】
（第３の実施形態）
図３は、本発明の第３の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第３の実施形態では、期間１、期間２、期間３、期間５、期間４の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４６】
すなわち、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４７】
（第４の実施形態）
図４は、本発明の第４の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第４の実施形態では、期間２、期間１、期間３、期間４、期間５の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４８】
すなわち、アドレス電極Ａ〜Ａｍのデータパルスは、タイミングが早い順で、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４９】
（第５の実施形態）
図５は、本発明の第５の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。第１〜第４の実施形態では、すべてのアドレス電極Ａ１〜Ａｊが同じ期間１〜期間５のタイミング制御を行っていたが、本実施形態は、偶数番目のアドレス電極Ａ２，Ａ４，…，Ａｊ−１，Ａｊ＋１，…と奇数番目のアドレス電極Ａ１，Ａ３，…，Ａｊ，…とに分けて次の制御を行う。
【００５０】
（偶数番目のアドレス電極Ａｊ−１，Ａｊ＋１等）
期間６：ＶＡ→ＶＡ／２、又は０→ＶＡ／２
期間７：ＶＡ／２維持
期間８：ＶＡ／２→０、又はＶＡ／２→ＶＡ
期間９：ＶＡ又は０維持
【００５１】
（奇数番目のアドレス電極Ａｊ等）
期間６：ＶＡ又は０維持
期間７：ＶＡ→ＶＡ／２、又は０→ＶＡ／２
期間８：ＶＡ／２維持
期間９：ＶＡ／２→０、又はＶＡ／２→ＶＡ
【００５２】
偶数番目のアドレス電極Ａｊ−１，Ａｊ＋１等のデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２又は第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間６のタイミング、第３の電位ＶＡ／２を維持する期間７のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡ又は第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間８のタイミング、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する期間９のタイミング、になるように生成される。
【００５３】
奇数番目のアドレス電極Ａｊ等のデータパルスは、タイミングが早い順で、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する期間６のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２又は第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間７のタイミング、第３の電位ＶＡ／２を維持する期間８のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡ又は第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間９のタイミング、になるように生成される。
【００５４】
同一のアドレス電極のデータパルスは、第１の電位ＶＡから第３の電位ＶＡ／２に変化するタイミングと第２の電位ＧＮＤから第３の電位ＶＡ／２に変化するタイミングとが同じであり、第３の電位ＶＡ／２から第１の電位ＶＡに変化するタイミングと第３の電位ＶＡ／２から第２の電位ＧＮＤに変化するタイミングとが同じである。隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスは、相互に立ち上がり期間及び立ち下がり期間がずれている。
【００５５】
アドレス電極駆動回路９０５は、第１〜第４の実施形態と同様に、隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。これにより、本実施形態は、第１〜第４の実施形態と同様の効果を得ることができる。
【００５６】
（第６の実施形態）
図６は、本発明の第６の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。アドレス電極駆動回路９０５は、複数のアドレスドライバ６０１を有し、第１〜第５の実施形態の電圧をアドレス電極Ａ１〜Ａｍに供給することができる。１個のアドレスドライバ６０１は、ｎ本のアドレス電極Ａ１〜Ａｎに電圧を供給する。ｎは、例えば１２８、２５６又は５１２である。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００５７】
電界効果トランジスタ（ＦＥＴ）スイッチ１１〜１４は、その出力がアドレス電極Ａ１，Ａ２，…，Ａｎに接続される。ＦＥＴスイッチ１１は第１の電位ＶＡを、ＦＥＴスイッチ１２は第２の電位ＧＮＤを、ＦＥＴスイッチ１３及び１４は第３の電位ＶＡ／２をアドレス電極Ａ１〜Ａｎに供給する。ＦＥＴスイッチ１３及び１４は、それぞれ第３の電位ＶＡ／２の電源から電流を供給する役割と電流を引き抜く役割を果たす。
【００５８】
ＦＥＴスイッチ１１は、アドレス電極Ａ１及びダイオード２１のカソード間に接続される。ダイオード２１のアノードは、第１の電位ＶＡのノードに接続される。ＦＥＴスイッチ１２は、アドレス電極Ａ１及びダイオード２２のアノード間に接続される。ダイオード２２のカソードは、第２の電位ＧＮＤのノードに接続される。ＦＥＴスイッチ１３は、ダイオード２３のカソード及びダイオード２４のアノード間に接続される。ダイオード２３のアノードは、第３の電位ＶＡ／２のノードに接続される。ダイオード２４のカソードは、アドレス電極Ａ１に接続される。ＦＥＴスイッチ１４は、ダイオード２５のアノード及びダイオード２６のカソード間に接続される。ダイオード２５のカソードは、第３の電位ＶＡ／２のノードに接続される。ダイオード２６のアノードは、アドレス電極Ａ１に接続される。アドレス電極Ａ２〜Ａｎにも、それぞれ、アドレス電極Ａ１と同様に、ＦＥＴスイッチ１１〜１４及びダイオード２１〜２６が接続される。
【００５９】
ＦＥＴスイッチ１１をオンし、ＦＥＴスイッチ１２〜１４をオフすることにより、アドレス電極Ａ１等を第３の電位ＶＡ／２から第１の電位ＶＡに変化させたり、第１の電位ＶＡを維持することができる。
【００６０】
また、ＦＥＴスイッチ１２をオンし、ＦＥＴスイッチ１１，１３，１４をオフすることにより、アドレス電極Ａ１等を第３の電位ＶＡ／２から第２の電位ＧＮＤに変化させたり、第２の電位ＧＮＤを維持することができる。
【００６１】
また、ＦＥＴスイッチ１３をオンし、ＦＥＴスイッチ１１，１２，１４をオフすることにより、アドレス電極Ａ１等を第２の電位ＧＮＤから第３の電位ＶＡ／２に変化させたり、第３の電位ＶＡ／２を維持することができる。
【００６２】
また、ＦＥＴスイッチ１４をオンし、ＦＥＴスイッチ１１〜１３をオフすることにより、アドレス電極Ａ１等を第１の電位ＶＡから第３の電位ＶＡ／２に変化させたり、第３の電位ＶＡ／２を維持することができる。
【００６３】
アドレス電極駆動回路９０５は、第３の電位ＶＡ／２のノードからアドレス電極Ａ１等へ電流を供給するためのＦＥＴスイッチ（第１のスイッチ）１３と、アドレス電極Ａ１等から第３の電位ＶＡ／２のノードへ電流を引き抜くためのＦＥＴスイッチ（第２のスイッチ）１４とを有する。
【００６４】
（第７の実施形態）
図７は、本発明の第７の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。本実施形態（図７）のアドレスドライバ６０１は、第６の実施形態（図６）のアドレスドライバ６０１に対して、第３の電位ＶＡ／２の２個のノードＶＡＭ１及びＶＡＭ２を有する点が異なる。以下、本実施形態が第６の実施形態と異なる点を説明する。ノードＶＡＭ１及びＶＡＭ２は、第３の電位ＶＡ／２のノードである。ノードＶＡ１は、第１の電位ＶＡのノードである。第１の電位ＶＡのノードＶＡ１は、ダイオード２１のアノードに接続される。第３の電位ＶＡ／２のノードＶＡＭ１は、ダイオード２３のアノードに接続される。第３の電位ＶＡ／２のノードＶＡＭ２は、ダイオード２５のカソードに接続される。
【００６５】
アドレス電極駆動回路９０５は、ＦＥＴスイッチ（第１のスイッチ）１３を介して電流を供給するための第３の電位ＶＡ／２である第１のノードＶＡＭ１と、ＦＥＴスイッチ（第２のスイッチ）１４を介して電流を引き抜くための第３の電位ＶＡ／２である第２のノードＶＡＭ２とを有する。本実施形態では、第３の電位ＶＡ／２の２系統のノードＶＡＭ１及びＶＡＭ２を有する。
【００６６】
（第８の実施形態）
図８は、本発明の第８の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。本実施形態（図８）のアドレスドライバ６０１は、第７の実施形態（図７）のアドレスドライバ６０１に対して、電力回収回路を追加したものである。以下、本実施形態が第７の実施形態と異なる点を説明する。
【００６７】
電力回収回路は、インダクタ８０１，８０２、ダイオード８０３，８０４及び容量８０５を有する。インダクタ８０１は、ノードＶＡＭ２及びダイオード８０３のアノード間に接続される。インダクタ８０２は、ノードＶＡＭ１及びダイオード８０４のカソード間に接続される。容量８０５は、ダイオード８０３のカソード及びダイオード８０４のアノードの相互接続点と第２の電位ＧＮＤとの間に接続される。
【００６８】
ＦＥＴスイッチ１４をオンにすると、アドレス電極Ａ１等は第１の電位ＶＡから第３の電位ＶＡ／２へ変化する。その際、インダクタ８０１及び容量８０５のＬＣ共振により、アドレス電極Ａ１等から容量８０５に電流が流れ、容量８０５が充電され、電力が回収される。その後、ＦＥＴスイッチ１３をオンにすると、アドレス電極Ａ１等は第２の電位ＧＮＤから第３の電位ＶＡ／２へ変化する。その際、インダクタ８０２及び容量８０５のＬＣ共振により、容量８０５からアドレス電極Ａ１等に電流が流れ、回収された容量８０５の電荷が放電する。この動作を繰り返すことにより、容量８０５は、第２の電位ＶＡ／２の電源と同じ機能を果たすことができる。また、この電力回収回路の動作により、電力をさらに低減することができる。
【００６９】
アドレス電極駆動回路９０５は、第１のノードＶＡＭ１に接続される第１のインダクタ８０２と、第２のノードＶＡＭ２に接続される第２のインダクタ８０１と、第１のインダクタ８０２及び第２のインダクタ８０１に接続される容量８０５とを有する。第１のインダクタ８０２、第２のインダクタ８０１及び容量８０５は電力回収回路を構成する。
【００７０】
以上のように、本実施形態は、第３の電位ＶＡ／２の２系統のノードＶＡＭ１及びＶＡＭ２を持つアドレスドライバ６０１とその外部にインダクタ８０１及び８０２を接続し、電力の回収動作を行う。
【００７１】
上記の第１〜第８の実施形態のプラズマディスプレイ装置は、次の３つの手段（１）〜（３）で課題を解決する。（１）第１の電位（アドレス電源電位）ＶＡと第２の電位（グランド電位）ＧＮＤの間に第３の電位（中間電位）ＶＡ／２を設ける。（２）アドレス電極Ａ１〜Ａｍ上の表示データが０→１又は１→０に変化するときにのみ、第３の電位ＶＡ／２を経由して変化させる。（３）データパルスの変化タイミングの位相をずらすことにより、隣接するアドレス電極の電圧波形が同時に逆相で変化させない。
【００７２】
上記手段（１）及び（３）により、隣接するアドレス電極間の差電圧の変化は、１回のデータの遷移期間において、ＶＡ／２の変化を２回に制限することができる。すなわち、遷移期間に発生する消費電力は、（１／２）×Ｃ×（ＶＡ／２）2が２回になる。一方、手段（１）だけしか用いない場合は、遷移期間における差電圧の変化は、ＶＡの変化が２回になり、消費電力は、（１／２）×Ｃ×ＶＡ2が２回にしかならない。
【００７３】
また、上記手段（２）によって、表示データの変化しない場合にも第３の電位を経由する場合の無駄な消費電力を防止し、表示データが変化しない場合には消費電力をゼロにすることができる。
【００７４】
上記手段（１）、（２）、（３）によって、アドレス期間に消費する電力を大幅に低減することができる。
【００７５】
上記の第１〜第８の実施形態は、プラズマディスプレイ装置に限らず、マトリックス状に構成された複数の電極群を持ち、パルス波形で駆動する装置一般に適用可能であり、パルスの回数、隣接する電極間の静電容量が大きい装置に対して特に効果が大きい。
【００７６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図２】本発明の第２の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図３】本発明の第３の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図４】本発明の第４の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図５】本発明の第５の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図６】本発明の第６の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図７】本発明の第７の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図８】本発明の第８の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図９】プラズマディスプレイ装置の構成例を示す図である。
【図１０】プラズマディスプレイ装置のアドレス期間の電圧波形図である。
【図１１】アドレス電極に印加するデータの電圧波形図である。
【図１２】アドレス電極駆動回路内のアドレスドライバの回路図である。
【符号の説明】
【００７８】
１１〜１４ ＦＥＴスイッチ
２１〜２６ ダイオード
６０１ アドレスドライバ
８０１，８０２ インダクタ
８０３，８０４ ダイオード
８０５ 容量
９０１ プラズマディスプレイパネル
９０２ 制御回路
９０３ 表示電極駆動回路
９０４ スキャン電極駆動回路
９０５ アドレス電極駆動回路
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、大型化に適したフラットパネルディスプレイ装置であり、家庭用の大型薄型テレビとして普及が始まっている。さらなる普及を図るために、低消費電力化・高画質化・低価格化が要求されている。
【０００３】
図９は、プラズマディスプレイ装置の構成例を示す図である。制御回路９０２は、アドレス電極駆動回路９０５、スキャン電極駆動回路９０４及び表示電極駆動回路９０３を制御する。アドレス電極駆動回路９０５は、複数のアドレス電極Ａ１，Ａ２，…，Ａｍに所定の電圧パルスを供給する。スキャン電極駆動回路９０４は、複数のスキャン電極Ｙ１，Ｙ２，…，Ｙｎに所定の電圧パルスを供給する。表示電極駆動回路９０３は、複数の表示電極Ｘ１，Ｘ２，…，Ｘｎに所定の電圧パルスを供給する。
【０００４】
プラズマディスプレイパネル９０１では、複数のスキャン電極Ｙ１〜Ｙｎ及び複数の表示電極Ｘ１〜Ｘｎが水平方向に並列に延びる行を形成し、複数のアドレス電極Ａ１〜Ａｍが垂直方向に延びる列を形成する。１本のスキャン電極Ｙｉと１本の表示電極Ｘｉとは対を成し、１組のスキャン電極Ｙｉと表示電極Ｘｉがこれらと直交する方向に延びた１本のアドレス電極Ａｊとの交点がｉ行ｊ列の表示セル（サブピクセル）になる。
【０００５】
図１０は、プラズマディスプレイ装置のアドレス期間の電圧波形図である。アドレス期間は、表示セルの選択・非選択を行う期間である。図には、ｊ列を形成するアドレス電極Ａｊに印加するデータパルスの波形及びスキャン電極Ｙ１〜Ｙｎに印加するスキャンパルスの波形を代表して記載した。スキャン電極Ｙ１〜Ｙｎには、順次に負のスキャンパルスが印加される。１本のアドレス電極Ａｊには、全スキャン電極Ｙ１〜Ｙｎの数と同数のデータＤ１〜Ｄｎが乗っている。アドレス電極Ａｊにあるｊ列上のデータＤ１〜Ｄｎがスキャン電極Ｙ１〜Ｙｎのスキャンパルスによって上から下へ対応する各行のデータとして選択される。アドレス電極ＡｊのデータＤｉがハイレベルであれば、アドレス電極Ａｊ及びスキャン電極Ｙｉ間で放電が生じ、ｉ行ｊ列の表示セルが選択される。これに対し、アドレス電極ＡｊのデータＤｉがローレベルであれば、アドレス電極Ａｊ及びスキャン電極Ｙｉ間で放電が生じず、ｉ行ｊ列の表示セルが非選択状態になる。以上のように、アドレス電極ＡｊのデータＤ１〜Ｄｎをハイレベル又はローレベルにすることにより、ｊ列の表示セルの選択又は非選択を行うことができる。他の列のアドレス電極についても同様である。
【０００６】
プラズマディスプレイ装置の１フレームは、複数のサブフレームを有する。各サブフレームは、リセット期間、アドレス期間及びサステイン放電期間により構成される。
【０００７】
リセット期間では、表示電極Ｘ１〜Ｘｎ及びスキャン電極Ｙ１〜Ｙｎに所定の電圧を印加して、表示セルの初期化を行う。
【０００８】
図１０のアドレス期間では、スキャン電極駆動回路９０４は、サステイン放電期間でサステイン放電を行う表示セルを選択するために複数のスキャン電極Ｙ１〜Ｙｎに順次、負のスキャンパルスを出力する。具体的には、スキャン電極Ｙ１〜Ｙｎに対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ａ１〜Ａｍに印加することにより表示する表示セルを選択する。スキャン電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのスキャン電極Ｙｉ及び表示電極Ｘｉの表示セルが選択される。スキャン電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのスキャン電極Ｙｉ及び表示電極Ｘｉの表示セルが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Ａｊ及びスキャン電極Ｙｉ間のアドレス放電が起こり、それを種火として表示電極Ｘｉ及びスキャン電極Ｙｉ間で放電が起こり、表示電極Ｘｉに負電荷が蓄積され、スキャン電極Ｙｉに正電荷が蓄積される。
【０００９】
サステイン放電期間では、表示電極Ｘｉ及びスキャン電極Ｙｉ間に互いに逆相のサステインパルスが印加され、アドレス期間で選択された表示セルの表示電極Ｘｉ及びスキャン電極Ｙｉ間でサステイン放電を行い、発光を行う。表示電極駆動回路９０３は、サステイン放電を行うために複数の表示電極Ｘ１〜Ｘｎにサステインパルスを出力する。スキャン電極駆動回路９０４は、サステイン放電を行うために複数のスキャン電極Ｙ１〜Ｙｎにサステインパルスを出力する。各サブフレームでは、表示電極Ｘ１〜Ｘｎ及びスキャン電極Ｙ１〜Ｙｎのサステインパルスによる発光回数（サステイン放電期間の長さ）が異なる。これにより、階調値を決めることができる。
【００１０】
以上のように、複数のスキャン電極Ｙ１〜Ｙｎは、スキャンパルスを順次スキャンして印加するための電極である。複数のアドレス電極Ａ１〜Ａｍは、複数のスキャン電極Ｙ１〜Ｙｎと交差するように設けられ、上記のスキャンパルスに対応してデータパルスを印加することにより、表示セルを選択するための電極である。複数の表示電極Ｘ１〜Ｘｎは、複数のスキャン電極Ｙ１〜Ｙｎに並行して設けられ、上記の選択された表示セルのスキャン電極Ｙ１〜Ｙｎとの間で表示放電を行う電極である。アドレス電極駆動回路９０５は、表示データに応じてデータパルスを生成して複数のアドレス電極Ａ１〜Ａｍに出力する。スキャン電極駆動回路９０４は、リセットパルス、スキャンパルス及びサステインパルスを生成して複数のスキャン電極Ｙ１〜Ｙｎに出力する。表示電極駆動回路９０３は、リセットパルス及びサステインパルスを生成して複数の表示電極Ｘ１〜Ｘｎに出力する。
【００１１】
図１１は、アドレス電極Ａｊ−１〜Ａｊ＋１に印加するデータＤの電圧波形図である。通常、データＤは、０Ｖから電位ＶＡの電圧振幅を持つパルスで構成されている。電位ＶＡとして、例えば６０Ｖから８０Ｖの値が採用されている。
【００１２】
図１２は、アドレス電極駆動回路９０５内のアドレスドライバの回路図である。アドレス電極駆動回路９０５は、複数のアドレスドライバを有する。１個のアドレスドライバは、ｎ本のアドレス電極Ａ１〜Ａｎに電圧を供給するため、アドレス電極Ａ１〜Ａｎに電源電位ＶＡを供給する複数の電界効果トランジスタ（ＦＥＴ）スイッチ１１と、グランド電位ＧＮＤを供給する複数のＦＥＴスイッチ１２を有する。各ＦＥＴスイッチ１１は、ソースが各アドレス電極Ａ１〜Ａｎに接続され、ドレインがダイオード２１のカソードに接続される。ダイオード２１のアノードは、電源電位ＶＡのノードに接続される。各ＦＥＴスイッチ１２は、ドレインが各アドレス電極Ａ１〜Ａｎに接続され、ソースがダイオード２２のアノードに接続される。ダイオード２２のカソードは、グランド電位ＧＮＤのノードに接続される。各アドレス電極Ａ１〜Ａｎには、ＦＥＴスイッチ１１をオンにしてＦＥＴスイッチ１２をオフにすると電源電位ＶＡが供給され、ＦＥＴスイッチ１１をオフにしてＦＥＴスイッチ１２をオンにするとグランド電位ＧＮＤが供給される。
【００１３】
プラズマディスプレイパネル９０１は、アドレス電極Ａ１〜Ａｍ、スキャン電極Ｙ１〜Ｙｎ、表示電極Ｘ１〜Ｘｎの複数の電極群からなるので、それぞれの電極間の静電容量が存在する。ここでは、アドレス期間に生じる電力消費について議論するので、隣接するアドレス電極Ａ１〜Ａｍ間の容量に着目して説明する。
【００１４】
図１１において、アドレス電極駆動回路９０５は、制御回路９０２から「１」の表示データを入力するとハイレベル（電源電位ＶＡ）のデータＤをアドレス電極Ａ１等に出力し、制御回路９０２から「０」の表示データを入力するとローレベル（グランド電位ＧＮＤ）のデータＤをアドレス電極Ａ１等に出力する。
【００１５】
遷移期間１０にて、相互に隣接するアドレス電極Ａｊ−１及びＡｊにおいて、アドレス電極Ａｊ−１の表示データＤが１→０、アドレス電極Ａｊの表示データＤが１→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。この時、消費電力Ｐは、（１／２）×Ｃ×Ｖ2で表わされるので、０［Ｗ］になる。ここで、容量Ｃは隣接するアドレス電極Ａｊ−1及びＡｊ間の容量であり、電圧Ｖは隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化である。
【００１６】
一方、アドレス電極Ａｊ−１の表示データＤが１→１のように同じデータが連続して現れ、アドレス電極Ａｊの表示データが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はＶＡとなる。この時、消費電力Ｐは、（１／２）×Ｃ×ＶＡ2になる。
【００１７】
また、アドレス電極Ａｊ−１の表示データＤが０→１と変化し、アドレス電極Ａｊの表示データＤが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は２×ＶＡになる。この時、消費電力Ｐは、（１／２）×Ｃ×（２×ＶＡ）2＝（１／２）×Ｃ×４×ＶＡ2になる。
【００１８】
実際の表示データＤは、このパターンの複雑な組み合わせになり、多様な瞬時電力を消費するが、たとえば、固定表示において、偶数番目のアドレス電極Ａ２，Ａ４，…の表示データが０→１→０→１→０…、奇数番目のアドレス電極Ａ１，Ａ３，…の表示データが１→０→１→０→１…になるような表示を行うと、消費電力が最大値になり、全システム電力の許容値を超えてしまうという問題が発生する。消費電力が許容値を超えると、アドレス電極駆動回路９０５が高熱になり、正常な動作が行えなくなったり、回路が破壊されてしまう問題が生じる。
【００１９】
この改善策として、特開２００６−１７１３３０号公報には、アドレス電源電圧をアドレスパルスの変化タイミングに合わせて毎回中間電圧に設定する方法が開示されている。しかしながら、一旦中間電位ＶＡ／２を経るような方法では、本来消費電力がゼロであったパターンである偶数番目のアドレス電極Ａ２，Ａ４，…の表示データが１→１、奇数番目のアドレス電極Ａ１，Ａ３，…の表示データが０→０のようになる場合、偶数番目のアドレス電極Ａ２，Ａ４，…の電位がＶＡ→（ＶＡ/２）→ＶＡ、奇数番目のアドレス電極Ａ１，Ａ３，…電位が０→（ＶＡ/２）→０と変化し、隣接するアドレス電極間の差電圧の変化ＶＡを２回伴う動作を行う。この場合、消費電力Ｐは、（１／２）×Ｃ×ＶＡ2＋（１／２）×Ｃ×ＶＡ2になり、本来消費電力がゼロであった表示パターンにおいて、消費電力を却って増大させるという問題がある。
【００２０】
また、特開２００４−３２５７０５号公報、特開平１０−１２３９９８号公報及び特開２０００−２０６９２９号公報には、プラズマディスプレイ装置のアドレス電極の駆動方法が開示されている。
【００２１】
【特許文献１】特開２００６−１７１３３０号公報
【特許文献２】特開２００４−３２５７０５号公報
【特許文献３】特開平１０−１２３９９８号公報
【特許文献４】特開２０００−２０６９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、アドレス電極にデータパルスを供給する時に消費する無効電力を低減することができるプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００２３】
本発明のプラズマディスプレイ装置は、スキャンパルスを順次スキャンして印加する複数のスキャン電極と、前記複数のスキャン電極と交差するように設けられ、前記スキャンパルスに対応してデータパルスを印加することにより、表示セルを選択する複数のアドレス電極と、前記複数のスキャン電極に並行して設けられ、前記選択された表示セルの前記スキャン電極との間で表示放電を行う複数の表示電極と、表示データに応じて前記データパルスを生成して前記複数のアドレス電極に出力するアドレス電極駆動回路とを有し、前記アドレス電極駆動回路は、前記アドレス電極に印加する前記データパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、前記第１の電位及び前記第２の電位の間の第３の電位を有し、前記表示データが変化するときには、前記表示データに対応する前記アドレス電極上のデータパルスが、前記第１の電位及び前記第２の電位の間を遷移する際に前記第３の電位を一定時間維持する経由期間を有し、前記表示データが変化しないときには、前記表示データに対応する前記アドレス電極が、前記第１の電位又は前記第２の電位を維持し、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるように前記データパルスを生成することを特徴とする。
【発明の効果】
【００２４】
第３の電位を設けることにより、１回の変化電位が小さくなり、消費電力を小さくすることができる。また、隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間を相互にずらすことにより、さらに消費電力を小さくすることができる。また、表示データが変化しないときには、アドレス電極の電位を維持することにより、さらに消費電力を小さくすることができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
本発明の第１の実施形態によるプラズマディスプレイ装置は、図９の構成を有し、その説明は上記と同じである。また、本実施形態のプラズマディスプレイ装置は、上記と同様に、リセット期間、アドレス期間及びサステイン放電期間を有する。アドレス期間では、図１０の動作を行い、その説明は上記と同じである。
【００２６】
図９及び図１０において、複数のスキャン電極Ｙ１〜Ｙｎは、スキャンパルスを順次スキャンして印加するための電極である。複数のアドレス電極Ａ１〜Ａｍは、複数のスキャン電極Ｙ１〜Ｙｎと交差するように設けられ、上記のスキャンパルスに対応してデータパルスを印加することにより、表示セルを選択するための電極である。複数の表示電極Ｘ１〜Ｘｎは、複数のスキャン電極Ｙ１〜Ｙｎに並行して設けられ、上記の選択された表示セルのスキャン電極Ｙ１〜Ｙｎとの間で表示放電を行う電極である。アドレス電極駆動回路９０５は、表示データに応じてデータパルスを生成して複数のアドレス電極Ａ１〜Ａｍに出力する。スキャン電極駆動回路９０４は、リセットパルス、スキャンパルス及びサステインパルスを生成して複数のスキャン電極Ｙ１〜Ｙｎに出力する。表示電極駆動回路９０３は、リセットパルス及びサステインパルスを生成して複数の表示電極Ｘ１〜Ｘｎに出力する。
【００２７】
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。アドレス電極駆動回路９０５は、制御回路９０２から「１」の表示データを入力するとハイレベル（第１の電位ＶＡ）のデータＤをアドレス電極Ａ１等に出力し、制御回路９０２から「０」の表示データを入力するとローレベル（第２の電位ＧＮＤ）のデータＤをアドレス電極Ａ１等に出力する。第１の電位ＶＡは、電源電位であり、例えば６０Ｖ〜８０Ｖである。第２の電位ＧＮＤは、グランド電位であり、０Ｖである。第３の電位ＶＡ／２は、第１の電位ＶＡ及び第２の電位ＧＮＤの中間の電位であり、例えば３０Ｖ〜４０Ｖである。
【００２８】
アドレス電極駆動回路９０５は、アドレス電極Ａ１〜Ａｍにデータパルスを供給する。データパルスは、表示データＤの変化タイミングにおいて、一旦、第３の電位ＶＡ／２を経由する。ただし、表示データが０→０のように変化しないときには、アドレス電極Ａ１〜Ａｍの電位は第２の電位ＧＮＤを維持する。また、表示データが１→１のように変化しないときには、アドレス電極Ａ１〜Ａｍの電位は第１の電位ＶＡを維持する。すなわち、表示データＤが変化しないときには、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、次の期間１〜期間５に分けられ、期間１〜期間５の順に動作する。
【００２９】
期間１：ＶＡ→ＶＡ／２
期間２：０→ＶＡ／２
期間３：ＶＡ／２維持
期間４：ＶＡ／２→０
期間５：ＶＡ／２→ＶＡ
【００３０】
期間１は、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間である。期間２は、第２の電位ＧＮＤ（０Ｖ）から第３の電位ＶＡ／２に変化する期間である。期間３は、第３の電位ＶＡ／２を維持する期間である。期間４は、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間である。期間５は、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間である。
【００３１】
アドレス電極Ａ１〜Ａｍの表示データＤが１→１になる場合には、期間１〜期間５のすべてにおいて第１の電位ＶＡを維持する。また、アドレス電極Ａ１〜Ａｍの表示データＤが０→０になる場合には、期間１〜期間５のすべてにおいて第２の電位ＧＮＤを維持する。
【００３２】
アドレス電極Ａ１〜Ａｍの表示データＤが１→０になる場合には、期間１において第１の電位ＶＡから第３の電位ＶＡ／２に変化し、期間２及び期間３において第３の電位ＶＡ／２を維持し、期間４において第３の電位ＶＡ２／２から第２の電位ＧＮＤに変化し、期間５において第２の電位ＧＮＤを維持する。
【００３３】
アドレス電極Ａ１〜Ａｍの表示データＤが０→１になる場合には、期間１において第２の電位ＧＮＤを維持し、期間２において第２の電位ＧＮＤから第３の電位ＶＡ／２に変化し、期間３及び期間４において第３の電位ＶＡ／２を維持し、期間５において第３の電位ＶＡ／２から第１の電位ＶＡに変化する。
【００３４】
期間１〜期間５において、相互に隣接するアドレス電極Ａｊ−１及びＡｊにおいて、アドレス電極Ａｊ−１の表示データＤが１→０、アドレス電極Ａｊの表示データＤが１→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。この時、消費電力Ｐは、（１／２）×Ｃ×Ｖ2で表わされるので、０［Ｗ］になる。ここで、容量Ｃは隣接するアドレス電極Ａｊ−1及びＡｊ間の容量であり、電圧Ｖは隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化である。
【００３５】
同様に、アドレス電極Ａｊ−１の表示データＤが０→１、アドレス電極Ａｊの表示データＤが０→１のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。
【００３６】
同様に、アドレス電極Ａｊ−１の表示データＤが０→０、アドレス電極Ａｊの表示データＤが０→０のように変化する場合、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化はゼロになり電力は消費されない。
【００３７】
また、アドレス電極Ａｊ−１の表示データＤが１→１のように同じデータが連続して現れ、アドレス電極Ａｊの表示データが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は期間１及び期間４においてそれぞれＶＡ／２となる。この時、消費電力Ｐは、（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＝（１／４）×Ｃ×ＶＡ2になり、図１１の場合の１／２になる。
【００３８】
また、アドレス電極Ａｊ−１の表示データＤが０→１と変化し、アドレス電極Ａｊの表示データＤが１→０に変化した場合には、隣接するアドレス電極Ａｊ−1及びＡｊ間の差電圧の変化は期間１、期間２、期間４、期間５においてそれぞれＶＡ／２になる。この時、消費電力Ｐは、（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＋（１／２）×Ｃ×（ＶＡ／２）2＝（１／２）×Ｃ×ＶＡ2になり、図１１の場合の１／４になる。
【００３９】
アドレス電極駆動回路９０５は、アドレス電極Ａ１〜Ａｍに印加するデータパルスの電位として、選択のための第１の電位ＶＡと、非選択のための第２の電位ＧＮＤと、第１の電位ＶＡ及び第２の電位ＧＮＤの間の第３の電位ＶＡ／２を有する。また、アドレス電極駆動回路９０５は、隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。立ち上がり期間は期間２及び期間５であり、立ち下がり期間は期間１及び期間４である。これにより、本実施形態のプラズマディスプレイ装置は、上記のように、図１１の場合に比べて消費電力を低減することができる。
【００４０】
また、アドレス電極駆動回路９０５は、表示データが変化するときには、表示データに対応するアドレス電極Ａ１〜Ａｍ上のデータパルスが、第１の電位ＶＡ及び第２の電位ＧＮＤの間を遷移する際に第３の電位ＶＡ／２を一定時間維持する経由期間を有し、表示データが変化しないときには、表示データに対応するアドレス電極Ａ１〜Ａｍが、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する。このように、表示データが変化しないときには、第１の電位ＶＡ又は第２の電位ＧＮＤを維持するので、上記のように、消費電力をゼロにすることができる。
【００４１】
以上のように、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、になるように生成される。
【００４２】
上記の５つの期間１〜期間５を設けることによって、隣接するアドレス電極Ａｊ−１及びＡｊ等の相対的な電圧変化は最大ＶＡ／２、その回数を２回にまでに制限することができ、アドレス電極駆動回路９０５の消費電力の増大を抑制することができる。なお、第３の電位ＶＡ／２を維持する期間３の長さは、期間１、期間２、期間４、期間５の波形の立ち上がり、立ち下がり時間と同程度またはそれ以上であることが望ましい。
【００４３】
（第２の実施形態）
図２は、本発明の第２の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位を維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第２の実施形態では、期間２、期間１、期間３、期間５、期間４の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４４】
すなわち、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４５】
（第３の実施形態）
図３は、本発明の第３の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第３の実施形態では、期間１、期間２、期間３、期間５、期間４の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４６】
すなわち、アドレス電極Ａ１〜Ａｍのデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４７】
（第４の実施形態）
図４は、本発明の第４の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。データパルスの変化タイミングは、第１の実施形態と同じく、期間１〜期間５に分けられる。期間１〜期間５のそれぞれは第１の実施形態のものと同じである。第１の実施形態では期間１、期間２、期間３、期間４、期間５の順番でデータパルスのタイミング制御が行われるが、第４の実施形態では、期間２、期間１、期間３、期間４、期間５の順番でアドレス電極Ａ１〜Ａｍのデータパルスのタイミング制御が行われる。
【００４８】
すなわち、アドレス電極Ａ〜Ａｍのデータパルスは、タイミングが早い順で、第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間２のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２に変化する期間１のタイミング、第３の電位ＶＡ／２を維持する期間３のタイミング、第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間４のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡに変化する期間５のタイミング、になるように生成される。本実施形態も第１の実施形態と同様の効果を得ることができる。
【００４９】
（第５の実施形態）
図５は、本発明の第５の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図であり、図１に対応する。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態は、第１の実施形態と同様に、一旦、第３の電位ＶＡ／２を経由して変化し、０→０又は１→１のような同じ表示データが続く場合は、第３の電位ＶＡ／２を経ず、第１の電位ＶＡ又は第２の電位ＧＮＤを維持させる。第１〜第４の実施形態では、すべてのアドレス電極Ａ１〜Ａｊが同じ期間１〜期間５のタイミング制御を行っていたが、本実施形態は、偶数番目のアドレス電極Ａ２，Ａ４，…，Ａｊ−１，Ａｊ＋１，…と奇数番目のアドレス電極Ａ１，Ａ３，…，Ａｊ，…とに分けて次の制御を行う。
【００５０】
（偶数番目のアドレス電極Ａｊ−１，Ａｊ＋１等）
期間６：ＶＡ→ＶＡ／２、又は０→ＶＡ／２
期間７：ＶＡ／２維持
期間８：ＶＡ／２→０、又はＶＡ／２→ＶＡ
期間９：ＶＡ又は０維持
【００５１】
（奇数番目のアドレス電極Ａｊ等）
期間６：ＶＡ又は０維持
期間７：ＶＡ→ＶＡ／２、又は０→ＶＡ／２
期間８：ＶＡ／２維持
期間９：ＶＡ／２→０、又はＶＡ／２→ＶＡ
【００５２】
偶数番目のアドレス電極Ａｊ−１，Ａｊ＋１等のデータパルスは、タイミングが早い順で、第１の電位ＶＡから第３の電位ＶＡ／２又は第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間６のタイミング、第３の電位ＶＡ／２を維持する期間７のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡ又は第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間８のタイミング、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する期間９のタイミング、になるように生成される。
【００５３】
奇数番目のアドレス電極Ａｊ等のデータパルスは、タイミングが早い順で、第１の電位ＶＡ又は第２の電位ＧＮＤを維持する期間６のタイミング、第１の電位ＶＡから第３の電位ＶＡ／２又は第２の電位ＧＮＤから第３の電位ＶＡ／２に変化する期間７のタイミング、第３の電位ＶＡ／２を維持する期間８のタイミング、第３の電位ＶＡ／２から第１の電位ＶＡ又は第３の電位ＶＡ／２から第２の電位ＧＮＤに変化する期間９のタイミング、になるように生成される。
【００５４】
同一のアドレス電極のデータパルスは、第１の電位ＶＡから第３の電位ＶＡ／２に変化するタイミングと第２の電位ＧＮＤから第３の電位ＶＡ／２に変化するタイミングとが同じであり、第３の電位ＶＡ／２から第１の電位ＶＡに変化するタイミングと第３の電位ＶＡ／２から第２の電位ＧＮＤに変化するタイミングとが同じである。隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスは、相互に立ち上がり期間及び立ち下がり期間がずれている。
【００５５】
アドレス電極駆動回路９０５は、第１〜第４の実施形態と同様に、隣接するアドレス電極Ａｊ−１及びＡｊ等のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるようにデータパルスを生成する。これにより、本実施形態は、第１〜第４の実施形態と同様の効果を得ることができる。
【００５６】
（第６の実施形態）
図６は、本発明の第６の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。アドレス電極駆動回路９０５は、複数のアドレスドライバ６０１を有し、第１〜第５の実施形態の電圧をアドレス電極Ａ１〜Ａｍに供給することができる。１個のアドレスドライバ６０１は、ｎ本のアドレス電極Ａ１〜Ａｎに電圧を供給する。ｎは、例えば１２８、２５６又は５１２である。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００５７】
電界効果トランジスタ（ＦＥＴ）スイッチ１１〜１４は、その出力がアドレス電極Ａ１，Ａ２，…，Ａｎに接続される。ＦＥＴスイッチ１１は第１の電位ＶＡを、ＦＥＴスイッチ１２は第２の電位ＧＮＤを、ＦＥＴスイッチ１３及び１４は第３の電位ＶＡ／２をアドレス電極Ａ１〜Ａｎに供給する。ＦＥＴスイッチ１３及び１４は、それぞれ第３の電位ＶＡ／２の電源から電流を供給する役割と電流を引き抜く役割を果たす。
【００５８】
ＦＥＴスイッチ１１は、アドレス電極Ａ１及びダイオード２１のカソード間に接続される。ダイオード２１のアノードは、第１の電位ＶＡのノードに接続される。ＦＥＴスイッチ１２は、アドレス電極Ａ１及びダイオード２２のアノード間に接続される。ダイオード２２のカソードは、第２の電位ＧＮＤのノードに接続される。ＦＥＴスイッチ１３は、ダイオード２３のカソード及びダイオード２４のアノード間に接続される。ダイオード２３のアノードは、第３の電位ＶＡ／２のノードに接続される。ダイオード２４のカソードは、アドレス電極Ａ１に接続される。ＦＥＴスイッチ１４は、ダイオード２５のアノード及びダイオード２６のカソード間に接続される。ダイオード２５のカソードは、第３の電位ＶＡ／２のノードに接続される。ダイオード２６のアノードは、アドレス電極Ａ１に接続される。アドレス電極Ａ２〜Ａｎにも、それぞれ、アドレス電極Ａ１と同様に、ＦＥＴスイッチ１１〜１４及びダイオード２１〜２６が接続される。
【００５９】
ＦＥＴスイッチ１１をオンし、ＦＥＴスイッチ１２〜１４をオフすることにより、アドレス電極Ａ１等を第３の電位ＶＡ／２から第１の電位ＶＡに変化させたり、第１の電位ＶＡを維持することができる。
【００６０】
また、ＦＥＴスイッチ１２をオンし、ＦＥＴスイッチ１１，１３，１４をオフすることにより、アドレス電極Ａ１等を第３の電位ＶＡ／２から第２の電位ＧＮＤに変化させたり、第２の電位ＧＮＤを維持することができる。
【００６１】
また、ＦＥＴスイッチ１３をオンし、ＦＥＴスイッチ１１，１２，１４をオフすることにより、アドレス電極Ａ１等を第２の電位ＧＮＤから第３の電位ＶＡ／２に変化させたり、第３の電位ＶＡ／２を維持することができる。
【００６２】
また、ＦＥＴスイッチ１４をオンし、ＦＥＴスイッチ１１〜１３をオフすることにより、アドレス電極Ａ１等を第１の電位ＶＡから第３の電位ＶＡ／２に変化させたり、第３の電位ＶＡ／２を維持することができる。
【００６３】
アドレス電極駆動回路９０５は、第３の電位ＶＡ／２のノードからアドレス電極Ａ１等へ電流を供給するためのＦＥＴスイッチ（第１のスイッチ）１３と、アドレス電極Ａ１等から第３の電位ＶＡ／２のノードへ電流を引き抜くためのＦＥＴスイッチ（第２のスイッチ）１４とを有する。
【００６４】
（第７の実施形態）
図７は、本発明の第７の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。本実施形態（図７）のアドレスドライバ６０１は、第６の実施形態（図６）のアドレスドライバ６０１に対して、第３の電位ＶＡ／２の２個のノードＶＡＭ１及びＶＡＭ２を有する点が異なる。以下、本実施形態が第６の実施形態と異なる点を説明する。ノードＶＡＭ１及びＶＡＭ２は、第３の電位ＶＡ／２のノードである。ノードＶＡ１は、第１の電位ＶＡのノードである。第１の電位ＶＡのノードＶＡ１は、ダイオード２１のアノードに接続される。第３の電位ＶＡ／２のノードＶＡＭ１は、ダイオード２３のアノードに接続される。第３の電位ＶＡ／２のノードＶＡＭ２は、ダイオード２５のカソードに接続される。
【００６５】
アドレス電極駆動回路９０５は、ＦＥＴスイッチ（第１のスイッチ）１３を介して電流を供給するための第３の電位ＶＡ／２である第１のノードＶＡＭ１と、ＦＥＴスイッチ（第２のスイッチ）１４を介して電流を引き抜くための第３の電位ＶＡ／２である第２のノードＶＡＭ２とを有する。本実施形態では、第３の電位ＶＡ／２の２系統のノードＶＡＭ１及びＶＡＭ２を有する。
【００６６】
（第８の実施形態）
図８は、本発明の第８の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。本実施形態（図８）のアドレスドライバ６０１は、第７の実施形態（図７）のアドレスドライバ６０１に対して、電力回収回路を追加したものである。以下、本実施形態が第７の実施形態と異なる点を説明する。
【００６７】
電力回収回路は、インダクタ８０１，８０２、ダイオード８０３，８０４及び容量８０５を有する。インダクタ８０１は、ノードＶＡＭ２及びダイオード８０３のアノード間に接続される。インダクタ８０２は、ノードＶＡＭ１及びダイオード８０４のカソード間に接続される。容量８０５は、ダイオード８０３のカソード及びダイオード８０４のアノードの相互接続点と第２の電位ＧＮＤとの間に接続される。
【００６８】
ＦＥＴスイッチ１４をオンにすると、アドレス電極Ａ１等は第１の電位ＶＡから第３の電位ＶＡ／２へ変化する。その際、インダクタ８０１及び容量８０５のＬＣ共振により、アドレス電極Ａ１等から容量８０５に電流が流れ、容量８０５が充電され、電力が回収される。その後、ＦＥＴスイッチ１３をオンにすると、アドレス電極Ａ１等は第２の電位ＧＮＤから第３の電位ＶＡ／２へ変化する。その際、インダクタ８０２及び容量８０５のＬＣ共振により、容量８０５からアドレス電極Ａ１等に電流が流れ、回収された容量８０５の電荷が放電する。この動作を繰り返すことにより、容量８０５は、第２の電位ＶＡ／２の電源と同じ機能を果たすことができる。また、この電力回収回路の動作により、電力をさらに低減することができる。
【００６９】
アドレス電極駆動回路９０５は、第１のノードＶＡＭ１に接続される第１のインダクタ８０２と、第２のノードＶＡＭ２に接続される第２のインダクタ８０１と、第１のインダクタ８０２及び第２のインダクタ８０１に接続される容量８０５とを有する。第１のインダクタ８０２、第２のインダクタ８０１及び容量８０５は電力回収回路を構成する。
【００７０】
以上のように、本実施形態は、第３の電位ＶＡ／２の２系統のノードＶＡＭ１及びＶＡＭ２を持つアドレスドライバ６０１とその外部にインダクタ８０１及び８０２を接続し、電力の回収動作を行う。
【００７１】
上記の第１〜第８の実施形態のプラズマディスプレイ装置は、次の３つの手段（１）〜（３）で課題を解決する。（１）第１の電位（アドレス電源電位）ＶＡと第２の電位（グランド電位）ＧＮＤの間に第３の電位（中間電位）ＶＡ／２を設ける。（２）アドレス電極Ａ１〜Ａｍ上の表示データが０→１又は１→０に変化するときにのみ、第３の電位ＶＡ／２を経由して変化させる。（３）データパルスの変化タイミングの位相をずらすことにより、隣接するアドレス電極の電圧波形が同時に逆相で変化させない。
【００７２】
上記手段（１）及び（３）により、隣接するアドレス電極間の差電圧の変化は、１回のデータの遷移期間において、ＶＡ／２の変化を２回に制限することができる。すなわち、遷移期間に発生する消費電力は、（１／２）×Ｃ×（ＶＡ／２）2が２回になる。一方、手段（１）だけしか用いない場合は、遷移期間における差電圧の変化は、ＶＡの変化が２回になり、消費電力は、（１／２）×Ｃ×ＶＡ2が２回にしかならない。
【００７３】
また、上記手段（２）によって、表示データの変化しない場合にも第３の電位を経由する場合の無駄な消費電力を防止し、表示データが変化しない場合には消費電力をゼロにすることができる。
【００７４】
上記手段（１）、（２）、（３）によって、アドレス期間に消費する電力を大幅に低減することができる。
【００７５】
上記の第１〜第８の実施形態は、プラズマディスプレイ装置に限らず、マトリックス状に構成された複数の電極群を持ち、パルス波形で駆動する装置一般に適用可能であり、パルスの回数、隣接する電極間の静電容量が大きい装置に対して特に効果が大きい。
【００７６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図２】本発明の第２の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図３】本発明の第３の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図４】本発明の第４の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図５】本発明の第５の実施形態によるプラズマディスプレイ装置のアドレス期間の電圧波形例を示す図である。
【図６】本発明の第６の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図７】本発明の第７の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図８】本発明の第８の実施形態によるプラズマディスプレイ装置のアドレスドライバの構成例を示す回路図である。
【図９】プラズマディスプレイ装置の構成例を示す図である。
【図１０】プラズマディスプレイ装置のアドレス期間の電圧波形図である。
【図１１】アドレス電極に印加するデータの電圧波形図である。
【図１２】アドレス電極駆動回路内のアドレスドライバの回路図である。
【符号の説明】
【００７８】
１１〜１４ ＦＥＴスイッチ
２１〜２６ ダイオード
６０１ アドレスドライバ
８０１，８０２ インダクタ
８０３，８０４ ダイオード
８０５ 容量
９０１ プラズマディスプレイパネル
９０２ 制御回路
９０３ 表示電極駆動回路
９０４ スキャン電極駆動回路
９０５ アドレス電極駆動回路
【特許請求の範囲】
【請求項１】
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記複数のスキャン電極と交差するように設けられ、前記スキャンパルスに対応してデータパルスを印加することにより、表示セルを選択する複数のアドレス電極と、
前記複数のスキャン電極に並行して設けられ、前記選択された表示セルの前記スキャン電極との間で表示放電を行う複数の表示電極と、
表示データに応じて前記データパルスを生成して前記複数のアドレス電極に出力するアドレス電極駆動回路とを有し、
前記アドレス電極駆動回路は、
前記アドレス電極に印加する前記データパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、前記第１の電位及び前記第２の電位の間の第３の電位を有し、
前記表示データが変化するときには、前記表示データに対応する前記アドレス電極上のデータパルスが、前記第１の電位及び前記第２の電位の間を遷移する際に前記第３の電位を一定時間維持する経由期間を有し、
前記表示データが変化しないときには、前記表示データに対応する前記アドレス電極が、前記第１の電位又は前記第２の電位を維持し、
隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるように前記データパルスを生成することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記アドレス電極駆動回路は、前記第３の電位のノードから前記アドレス電極へ電流を供給するための第１のスイッチと、前記アドレス電極から前記第３の電位のノードへ電流を引き抜くための第２のスイッチとを有することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記アドレス電極駆動回路は、前記第１のスイッチを介して電流を供給するための前記第３の電位である第１のノードと、前記第２のスイッチを介して電流を引き抜くための前記第３の電位である第２のノードとを有することを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記アドレス電極駆動回路は、前記第１のノードに接続される第１のインダクタと、前記第２のノードに接続される第２のインダクタと、前記第１のインダクタ及び前記第２のインダクタに接続される容量とを有し、前記第１のインダクタ、前記第２のインダクタ及び前記容量は電力回収回路を構成することを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記データパルスは、タイミングが早い順で、前記第１の電位から前記第３の電位に変化するタイミング、前記第２の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記データパルスは、タイミングが早い順で、前記第２の電位から前記第３の電位に変化するタイミング、前記第１の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項７】
前記データパルスは、タイミングが早い順で、前記第１の電位から前記第３の電位に変化するタイミング、前記第２の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項８】
前記データパルスは、タイミングが早い順で、前記第２の電位から前記第３の電位に変化するタイミング、前記第１の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項９】
同一のアドレス電極のデータパルスは、前記第１の電位から前記第３の電位に変化するタイミングと前記第２の電位から前記第３の電位に変化するタイミングとが同じであり、前記第３の電位から前記第１の電位に変化するタイミングと前記第３の電位から前記第２の電位に変化するタイミングとが同じであり、
隣接するアドレス電極のデータパルスは、相互に立ち上がり期間及び立ち下がり期間がずれていることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１０】
前記第３の電位は、前記第１の電位及び前記第２の電位の中間の電位であることを特徴とする請求項１〜９のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１】
スキャンパルスを順次スキャンして印加する複数のスキャン電極と、
前記複数のスキャン電極と交差するように設けられ、前記スキャンパルスに対応してデータパルスを印加することにより、表示セルを選択する複数のアドレス電極と、
前記複数のスキャン電極に並行して設けられ、前記選択された表示セルの前記スキャン電極との間で表示放電を行う複数の表示電極と、
表示データに応じて前記データパルスを生成して前記複数のアドレス電極に出力するアドレス電極駆動回路とを有し、
前記アドレス電極駆動回路は、
前記アドレス電極に印加する前記データパルスの電位として、選択のための第１の電位と、非選択のための第２の電位と、前記第１の電位及び前記第２の電位の間の第３の電位を有し、
前記表示データが変化するときには、前記表示データに対応する前記アドレス電極上のデータパルスが、前記第１の電位及び前記第２の電位の間を遷移する際に前記第３の電位を一定時間維持する経由期間を有し、
前記表示データが変化しないときには、前記表示データに対応する前記アドレス電極が、前記第１の電位又は前記第２の電位を維持し、
隣接するアドレス電極のデータパルスの立ち上がり期間及び立ち下がり期間が相互にずれるように前記データパルスを生成することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記アドレス電極駆動回路は、前記第３の電位のノードから前記アドレス電極へ電流を供給するための第１のスイッチと、前記アドレス電極から前記第３の電位のノードへ電流を引き抜くための第２のスイッチとを有することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記アドレス電極駆動回路は、前記第１のスイッチを介して電流を供給するための前記第３の電位である第１のノードと、前記第２のスイッチを介して電流を引き抜くための前記第３の電位である第２のノードとを有することを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記アドレス電極駆動回路は、前記第１のノードに接続される第１のインダクタと、前記第２のノードに接続される第２のインダクタと、前記第１のインダクタ及び前記第２のインダクタに接続される容量とを有し、前記第１のインダクタ、前記第２のインダクタ及び前記容量は電力回収回路を構成することを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記データパルスは、タイミングが早い順で、前記第１の電位から前記第３の電位に変化するタイミング、前記第２の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記データパルスは、タイミングが早い順で、前記第２の電位から前記第３の電位に変化するタイミング、前記第１の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項７】
前記データパルスは、タイミングが早い順で、前記第１の電位から前記第３の電位に変化するタイミング、前記第２の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項８】
前記データパルスは、タイミングが早い順で、前記第２の電位から前記第３の電位に変化するタイミング、前記第１の電位から前記第３の電位に変化するタイミング、前記第３の電位を維持するタイミング、前記第３の電位から前記第２の電位に変化するタイミング、前記第３の電位から前記第１の電位に変化するタイミング、になるように生成されることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項９】
同一のアドレス電極のデータパルスは、前記第１の電位から前記第３の電位に変化するタイミングと前記第２の電位から前記第３の電位に変化するタイミングとが同じであり、前記第３の電位から前記第１の電位に変化するタイミングと前記第３の電位から前記第２の電位に変化するタイミングとが同じであり、
隣接するアドレス電極のデータパルスは、相互に立ち上がり期間及び立ち下がり期間がずれていることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１０】
前記第３の電位は、前記第１の電位及び前記第２の電位の中間の電位であることを特徴とする請求項１〜９のいずれか１項に記載のプラズマディスプレイ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−１３９９８８（Ｐ２０１０−１３９９８８Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２００８−３１８８１５（Ｐ２００８−３１８８１５）
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【Ｆターム（参考）】
[ Back to top ]