プリント基板
【課題】プリント基板が装置に組み込まれた状態においても、識別情報を認識可能とするプリント基板を提供する。
【解決手段】プリント基板は、複数の端子対からなるフットパターンと、フットパターン上に貼られ且つフットパターンと面する面に所定の端子対間を導通するための導電体が取り付けられているシールとを備え、導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより識別情報が付与される。従って、信号レベルを抽出することにより、プリント基板が装置に組み込まれた状態においても、電気的に識別情報を確認することができる。
【解決手段】プリント基板は、複数の端子対からなるフットパターンと、フットパターン上に貼られ且つフットパターンと面する面に所定の端子対間を導通するための導電体が取り付けられているシールとを備え、導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより識別情報が付与される。従って、信号レベルを抽出することにより、プリント基板が装置に組み込まれた状態においても、電気的に識別情報を確認することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置に組み込まれるプリント基板に関し、特に、識別情報を電気的に認識することができるプリント基板に関する。
【背景技術】
【０００２】
プリント基板は、電気回路の配線を絶縁体からなる板の表面や内部にプリントし、その上にＬＳＩ、抵抗、コンデンサなどの部品を実装した基板であって、各種装置に組み込まれ、用いられている。
【０００３】
従来のプリント基板には、各プリント基板を識別するために、各プリント基板に識別情報（例えば製造番号など）を付与し、その識別情報が印字されたシールが各プリント基板に貼り付けられている。従って、従来、プリント基板を管理又は識別する場合、プリント基板に貼り付けられたシールに記された識別情報を目視により確認する必要がある。
【０００４】
下記特許文献１は、キーボード部の外装面に設けられたキーボードの種類に対応した識別信号を設定したＩＤ設定部と、本体部にＩＤ設定部に接触する接触子を含むＩＤ検知部とを設けた情報処理装置について開示している。
【０００５】
下記特許文献２は、ＩＤ番号などの基板情報を半田パターンとして設けられたプリント基板について開示している。
【特許文献１】特開２０００−２９３２９３号公報
【特許文献２】特開平７−６６５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プリント基板に識別情報を印字したシールを貼り付けて、それを目視により確認して、プリント基板を識別する場合、次のような問題が生じる。
【０００７】
シールの印字の劣化などにより、印字が薄くなり、識別情報を目視により確認できなくなるおそれがある。
【０００８】
また、プリント基板は、通常、装置内に組み込まれて使用されているため、装置の使用中は、プリント基板の識別情報を確認することができない。プリント基板の識別情報を確認するには、いちいち装置内からプリント基板を取り出す必要があり、作業に手間がかかる。
【０００９】
そこで、本発明の目的は、プリント基板が装置に組み込まれた状態においても、識別情報を認識可能とするプリント基板を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明のプリント基板の第一の構成は、複数の端子対からなるフットパターンと、前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とする。
【００１１】
第一の構成において、例えば、非導通とする端子対に対応する導電体は、前記シールから取りはずされてもよいし、前記端子対に対して絶縁されてもよいし、端子対間の長さより短くなるように切断されてもよい。
【００１２】
また、第一の構成において、各端子対は、アースに接続するアース端子と出力側に接続する出力側端子とを備え、アース端子を、各端子対によって共有される一つの端子とすることにより、フットパターンの実装面積を小さくすることができる。
【００１３】
本発明のプリント基板の第二の構成は、３以上の端子から構成される端子組を複数備えるフットパターンと、前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とする。
【００１４】
第二の構成において、前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力する。例えば、前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、ハイレベル状態の信号、ローレベル状態の信号、又は周期的にレベルが変化する信号のいずれかを出力する。
【発明の効果】
【００１５】
本発明によれば、プリント基板の識別情報を目視によらず、電気的に確認することができる。また、識別情報を電気的に取得することができるので、装置にプリント基板が組み込まれた状態で確認することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
【００１７】
図１は、本発明の実施の形態におけるプリント基板の第一の構成例を示す図である。プリント基板１の表面には、複数の端子対１１からなるフットパターン１０が設けられ、フットパターン１０と面する面に所定の端子対間を導通するための複数の導電体２１が取り付けられたシール２０が、フットパターン１０上に貼られる。フットパターン１０は、プリント基板に表面実装部品を取り付けるために設けられた小さな角型又は丸形の端子が集まった導体パターンである。なお、本明細書では、フットパターンを、複数の端子の集合を意味する用語としても用いる。
【００１８】
シール２０のフットパターン１０と面する面は、好ましくは、粘着剤が塗布された粘着面であって、導電体２１は、シール２０の粘着面の粘着力によりシール２０に取り付けられてもよいし、導電体２１に接着剤を塗布し、シール２０のフットパターン１０と面する面に接着されて取り付けられてもよい。以下、シール２０のフットパターンと面する面は粘着面であるものとして説明する。
【００１９】
シール２０は、その粘着面に取り付けられた導電体２１がフットパターン１０の所定の端子対１１と接触するように貼られ、導電体２１が接触する端子対間は導通し、導電体２１が接触しない端子対間は非導通となる。粘着面に貼り付けられる導電体２１の配置パターンにより、端子対の導通状態（導通／非導通）のパターンが作り出され、この導通状態のパターンにより、電気的な識別情報を生成することができる。粘着面と反対面であるシールの表面には、印字により識別情報が表示されてもよい。
【００２０】
図２は、プリント基板上の回路構成例を示す図である。フットパターン１０の各端子対１１は、ＧＮＤ（アース）に接続するＧＮＤ端子１１ａと、プルアップ処理されてＦＰＧＡ(Field Programmable Gate Arrays)やＬＳＩデバイスの入力ポートに接続する出力側端子１１ｂとからなる。図２の構成例では、各出力側端子１１ｂに対してそれぞれ入力ポートが設けられる。フットパターン１０の各端子対を導電体２１で導通させるか、導電体２１を接触させずに非導通にするかにより、各端子対を導通／非導通させる。端子対１１が導電体２１の接触により導通すると、回路的にクローズ状態となり、信号レベルはアースレベルに落ちるので、導通している端子対１１の出力側端子１１ｂと接続する入力ポートの信号レベルはＬ(low)状態となる。反対に、非導通の端子対１１に対応する出力側端子１１ｂと接続する入力ポートの信号レベルはプルアップされてＨ(high)状態となる。
【００２１】
各端子対１１の導通状態は、入力ポートの信号レベル状態として認識可能であり、入力ポートに接続されたＬＳＩデバイスによる処理により、各端子対１１の導通状態に応じた入力ポートの信号レベルとして識別情報として取り出すことができる。ＬＳＩデバイスにより取得された識別情報は、所定の識別情報確認機能を有するＬＳＩデバイス自身によって電気的に確認することができるとともに、例えば、モニタに表示することにより、装置にプリント基板が組み込まれた状態で、プリント基板の識別情報を外部から確認することができる。
【００２２】
例えば、４つ端子対を一組のフットパターンとすると、４つの導通／非導通状態により１６（２の４乗）通りの導通／非導通パターンを作り出すことでき、１６進数で０〜Ｆまでの数値を表すことができる。従って、Ｎ×４の端子対１１を有するフットパターンを用意することで、１６進数によるＮ桁の識別情報を生成することができる。図２では、フットパターン１０は、４つの端子対を２組有し、１６進数２桁の識別情報を生成する回路例が示される。なお、識別情報の桁数が多い場合は、例えばパラレル／シリアル変換回路やセレクタなどを用いて、入力ポートの数を減らすようにしてもよい。
【００２３】
図３は、プリント基板上の回路構成の別の例を示す図である。図３では、各出力側端子１１ｂをセレクタ２５に接続し、セレクタ２５の制御により、順次各出力側端子１１ｂを選択して、その信号レベル状態を入力ポート側に出力することで、入力ポートの数を減らすことができる。
【００２４】
図４は、導電体２１が貼り付けられたシール２０の第一の例を示す図である。シール２０のフットパターン１０と面する粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図４（ａ）参照）。この状態で、シール２０をフットパターン１０上に貼り付けると、全ての端子対１１が導通状態となる。図４では、識別情報に応じた導通／非導通パターンを生成するために、非導通とする端子対に対応する導電体２１を取り外し（図４（ｂ）参照）、識別情報に応じた導電体２１の配置パターンを形成する。導電体２１の取り外し作業は、作業者の手作業で行われてもよいし、所定の装置により機械的に行われてもよい。図４（ｂ）は、一例として、識別情報「５３」を表す配置パターンである。
【００２５】
具体的には、図４（ａ）において、シール２０の粘着面には、初期状態として、８つの導電体２１ａ〜２１ｈが取り付けられている。４つの端子対で１６進数の数値一つを表すものとすると、４つの導電体２１ａ〜２１ｄが一桁目の数値を表し、４つの導電体２１ｅ〜２１ｈが二桁目の数値を表す。一桁目を１６進数「３」（４ビットの情報として「００１１」）とするために、導電体２１ａ、２１ｂを取りはずし、二桁目を「５」（４ビット情報として「０１０１」）とするために、導電体２１ｅ、２１ｇを取りはずす。導電体２１が取りはずされると、その部分に対応する端子対１１は非導通となり、入力ポートの信号レベルはＨ状態、すなわち１ビットの「１」となり、導電体２１が取り付けられていると、その部分に対応する端子対１１は導通し、入力ポートの信号レベルはＬ状態、すなわち１ビットの「０」となる。
【００２６】
図５は、導電体２１が取り付けられたシール２０の第二の例を示す図である。第一の例と同様に、シール２０の粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図５（ａ）参照）。そして、第二の例では、さらに、シール２０の粘着面には、導電体２１を覆うように絶縁体シート２２が貼り付けられている。絶縁体シート２２の少なくとも一面（フットパターン１１と面する面）には粘着剤が塗布されている。シール２０のフットパターン１０と面する面が粘着面でない場合は、絶縁体シート２２の両面を粘着面とすればよい。
【００２７】
絶縁体シート２２で全ての導電体２１が覆われた状態で、シール２０をフットパターン１０上に貼り付けると、全ての端子対１１が非導通状態となる。図４では、識別情報に応じた導通／非導通パターンを生成するために、導通させる端子対に対応する導電体２１を覆う部分の絶縁体シートを剥がし（図５（ｂ）参照）、識別情報に応じた導電体２１の配置パターンを形成する。図５（ｂ）は、図４（ｂ）と同様に、識別情報「５３」を表す配置パターンの例を示す。すなわち、導電体２１ｃ、２１ｄを覆う部分の絶縁体シート２２を剥がし、さらに、導電体２１ｆ、２１ｈを覆う部分の絶縁体シートを剥がす。
【００２８】
図６は、導電体２１が取り付けられたシール２０の第三の例を示す図である。第一及び第二の例と同様に、シール２０の粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図６（ａ）参照）。この状態で、シール２０をフットパターン１０上に貼り付けると、第一の例と同様に、全ての端子対１１が導通状態となる。図６では、識別情報に応じた導通／非導通パターンを生成するために、非導通とする端子対に対応する導電体２１の一部をシール２０ごと切断し（図６（ｂ）参照）、端子対間を導通させないように短くする。切断する位置は、端子対間を導通させない長さであればどこでもよい。図６（ｂ）の例も、識別情報「５３」を表すパターンである。すなわち、導電体２１ａ、２１ｂが所定長さだけ切断され、さらに、導電体２１ｅ、２１ｇも所定長さ分切断される。
【００２９】
図７は、本発明の実施の形態におけるプリント基板の第二の構成例を示す図である。第二の構成例では、プリント基板１の表面には、１対の端子対１１からなるフットパターン１０が設けられ、フットパターン１０と面する面にその１対の端子間を導通するための１つの導電体２１が取り付けられたステータス管理用シール２０が、フットパターン１０上に貼られる。すなわち、第一の構成例と比較して、フットパターン１０は、複数の端子対でなく、１対の端子１１のみで構成される。１対の端子１１により１ビットの情報（０又は１）のみを生成することができるが、例えば、「評価完了済み」などのステータス管理用に用いることができる。
【００３０】
図８は、本発明の実施の形態におけるプリント基板の第三の構成例を示す図である。第三の構成例では、プリント基板１の表面には、複数の端子対１１からなるフットパターン１０が設けられるが、各端子対１１におけるＧＮＤに接続するＧＮＤ端子１１ａが、各端子対で共有される。図示されるように、プリント基板上のフットパターンにおける中央の端子をＧＮＤ端子１１ａとし、それを囲む端子をＬＳＩデバイスの入力ポートと接続する出力側端子１１ｂに接続するように構成することで、各端子対１１でＧＮＤ端子１１ａを共通化することができる。これにより、識別情報用のフットパターン１０の実装面積を削減することができる。
【００３１】
シール２０は、フットパターン１０と面する面に導電体シート２３が貼り付けられ、さらに、非導通とされる出力側端子１１ｂの部分に、絶縁体シート２２が導電体シート２３上に重ねて貼り付けられる。ＧＮＤ端子１１ａは絶縁体シート２２で覆われない。端子対のうちの出力側端子１１ｂを絶縁することで、端子対の導通／非導通のパターンを生成することができる。
【００３２】
図８では、３列３段のフットパターン１０がプリント基板上に形成され、図８の例も、識別情報「５３」を表すパターンである。上述したように、中央の端子はＧＮＤ端子１１ａとなり、下段左からの出力側端子１１ｂ−ａ、１１ｂ−ｂ、１１ｂ−ｃ及び中段左側の端子１１ｂ−ｄは、図４及び図５の導電体２１ａ、２１ｂ、２１ｃ及び２１ｄに示したように、一桁目の数値を表す４つの端子対の一方側であって、１６進数「３（００１１）」とするために、出力側端子１１ｂ−ａ、１１ｂ−ｂを絶縁体シート２２で覆い、二桁目を「５（０１０１）」とするために、出力側端子１１ｂ−ｅ、１１ｂ−ｇを絶縁体シート２２で覆う。すなわち、出力側端子１１ｂ−ｃ、１１ｂ−ｄ、１１ｂ−ｆ及び１１ｂ−ｇとＧＮＤ端子１１ａ間とが導通するように導電体シート２２が取り付けられたシール２０がフットパターン１０上に貼り付けられる。
【００３３】
図９は、本発明の実施の形態におけるプリント基板の第四の構成例を示す図である。上述した第一乃至第三の構成例では、フットパターン１０の各端子対１１は、ＧＮＤ端子１１ａと出力側端子１１ｂとから構成されていたが、第四の構成例では、フットパターン１０は、ＧＮＤ端子１１ａと出力側端子１１ｂとに加えて、さらに異なる信号パターンに接続された端子を有する３以上の端子の組み合わせからなる端子組１１を複数備えて構成される。なお、端子対１１は、２つの端子の組み合わせからなる端子組１１と表現することもできる。
【００３４】
図９では、一例として、各端子組１１は、ＧＮＤ端子１１ａと出力側端子１１ｂとに加えて、信号パターン１（例えば２分周クロック）発生源と接続するパターン１端子１１ｃと信号パターン２（例えば４分周クロック）発生源と接続するパターン２端子１１ｄとからなる。信号パターン発生源は、例えばクロックの分周器であって、パターン１端子１１ｃは、クロックを２分周する分周器と接続し、パターン２端子１１ｄは、クロックを４分周する分周器と接続する。従って、出力側端子１１ｂとパターン１端子１１ｃ間を導通させると、入力ポートは２分周されたクロックを検出し、出力側端子１１ｂとパターン２端子１１ｄ間を導通させると、入力ポートは４分周されたクロックを検出する。
【００３５】
すなわち、入力ポートは、ＧＮＤ端子１１ａと出力側端子１１ｂ間を非導通にした場合のＨ(high)状態と、ＧＮＤ端子１１ａと出力側端子１１ｂ間を導通させた場合のＬ(low)状態とに加えて、パターン１端子１１ｃ又はパターン２端子１１ｄと出力側端子１１ｂ間を導通させた場合に、それぞれ異なる周期の信号レベル状態と検出するので、各端子組１１に４通り（２ビット）の状態を持たせることができる。これにより、例えば、２つの端子組で１６進数（４ビット）の数値を表すことができるようになる。信号レベルパターンの異なるパターン端子をさらに設けることで、各端子組１１が取りうる信号レベルパターンを増やし、各端子組の持ちうる情報量を増やすことができる。
【００３６】
シール２０の粘着面には、導電体２１が各端子組１１に対応して取り付けられ、絶縁体シート２２により、各端子組１１の導通／非導通を設定し、さらに、導通させる場合は、４つの端子のうちの２つの端子間が導通するように、絶縁体シート２２のパターンが設定される。選択される２つの端子の一方は出力側端子１１ｂであって、もう一方は、付与される情報に応じて、ＧＮＤ端子１１ａ、パターン１端子１１ｃ又はパターン２端子１１ｄのいずれか一つが選択される。
【００３７】
このように、第四の構成例では、フットパターン１０を構成する各端子組１１は、Ｈ／Ｌ状態（「１」／「０」状態）に加えて別の信号レベルパターンを有するので、各端子組１１に、より多くの情報量（ビット数）を付与することができる。
【００３８】
従来、プリント基板の識別は、シールに印字された識別情報の目視による確認のみであったが、上述の本発明の実施の形態によれば、電気信号として、識別情報を取得することができ、プリント基板が装置に組み込まれている状態でも識別情報を確認することができる。装置からプリント基板を取りはずす作業を不要とし、識別情報の確認を容易とする。
【００３９】
また、プリント基板上に設けられたＲＯＭなどにあらかじめ識別情報を記録することも想定されるが、その場合、プリント基板の製造段階でＲＯＭを通電させ、識別情報を書き込む作業が必要となる。一方、本発明の実施の形態によれば、従来通り、識別情報のシールを貼るだけでよいため、作業工程も変わらず、シールに識別情報を印字しておくことで、従来と同様に目視による管理も可能となる。劣化などにより、シール表面の識別情報が確認不能となった場合でも、印字よりも劣化が極めて小さい電気信号として識別情報を保護しているため、識別情報を取得し、確認することができる。
【００４０】
（付記１）
複数の端子対からなるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【００４１】
（付記２）
付記１において、
非導通とする端子対に対応する導電体が前記シールから取りはずされることを特徴とするプリント基板。
【００４２】
（付記３）
付記１において、
非導通とする端子対に対応する導電体は前記端子対に対して絶縁されていることを特徴とするプリント基板。
【００４３】
（付記４）
付記１において、
非導通する端子対に対応する導電体は、端子対間の長さより短くなるように切断されていることを特徴とするプリント基板。
【００４４】
（付記５）
付記１において、
各端子対は、アースに接続するアース端子と出力側に接続する出力側端子とを備え、アース端子は、各端子対によって共有される一つの端子であることを特徴とするプリント基板。
【００４５】
（付記６）
３以上の端子から構成される端子組を複数備えるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【００４６】
（付記７）
付記６において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力することを特徴とするプリント基板。
【００４７】
（付記８）
付記７において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、ハイレベル状態の信号、ローレベル状態の信号、又は周期的にレベルが変化する信号のいずれかを出力することを特徴とするプリント基板。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態におけるプリント基板の第一の構成例を示す図である。
【図２】プリント基板上の回路構成を示す図である。
【図３】プリント基板上の回路構成の別の例を示す図である。
【図４】導電体２１が取り付けられたシール２０の第一の例を示す図である。
【図５】導電体２１が取り付けられたシール２０の第二の例を示す図である。
【図６】導電体２１が取り付けられたシール２０の第三の例を示す図である。
【図７】本発明の実施の形態におけるプリント基板の第二の構成例を示す図である。
【図８】本発明の実施の形態におけるプリント基板の第三の構成例を示す図である。
【図９】本発明の実施の形態におけるプリント基板の第四の構成例を示す図である。
【符号の説明】
【００４９】
１：プリント基板、１０：フットパターン、１１：端子対、１２：出力端子、２０：シール、２１：導電体、２２：絶縁体シート、２３：導電体シート
【技術分野】
【０００１】
本発明は、装置に組み込まれるプリント基板に関し、特に、識別情報を電気的に認識することができるプリント基板に関する。
【背景技術】
【０００２】
プリント基板は、電気回路の配線を絶縁体からなる板の表面や内部にプリントし、その上にＬＳＩ、抵抗、コンデンサなどの部品を実装した基板であって、各種装置に組み込まれ、用いられている。
【０００３】
従来のプリント基板には、各プリント基板を識別するために、各プリント基板に識別情報（例えば製造番号など）を付与し、その識別情報が印字されたシールが各プリント基板に貼り付けられている。従って、従来、プリント基板を管理又は識別する場合、プリント基板に貼り付けられたシールに記された識別情報を目視により確認する必要がある。
【０００４】
下記特許文献１は、キーボード部の外装面に設けられたキーボードの種類に対応した識別信号を設定したＩＤ設定部と、本体部にＩＤ設定部に接触する接触子を含むＩＤ検知部とを設けた情報処理装置について開示している。
【０００５】
下記特許文献２は、ＩＤ番号などの基板情報を半田パターンとして設けられたプリント基板について開示している。
【特許文献１】特開２０００−２９３２９３号公報
【特許文献２】特開平７−６６５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プリント基板に識別情報を印字したシールを貼り付けて、それを目視により確認して、プリント基板を識別する場合、次のような問題が生じる。
【０００７】
シールの印字の劣化などにより、印字が薄くなり、識別情報を目視により確認できなくなるおそれがある。
【０００８】
また、プリント基板は、通常、装置内に組み込まれて使用されているため、装置の使用中は、プリント基板の識別情報を確認することができない。プリント基板の識別情報を確認するには、いちいち装置内からプリント基板を取り出す必要があり、作業に手間がかかる。
【０００９】
そこで、本発明の目的は、プリント基板が装置に組み込まれた状態においても、識別情報を認識可能とするプリント基板を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明のプリント基板の第一の構成は、複数の端子対からなるフットパターンと、前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とする。
【００１１】
第一の構成において、例えば、非導通とする端子対に対応する導電体は、前記シールから取りはずされてもよいし、前記端子対に対して絶縁されてもよいし、端子対間の長さより短くなるように切断されてもよい。
【００１２】
また、第一の構成において、各端子対は、アースに接続するアース端子と出力側に接続する出力側端子とを備え、アース端子を、各端子対によって共有される一つの端子とすることにより、フットパターンの実装面積を小さくすることができる。
【００１３】
本発明のプリント基板の第二の構成は、３以上の端子から構成される端子組を複数備えるフットパターンと、前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とする。
【００１４】
第二の構成において、前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力する。例えば、前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、ハイレベル状態の信号、ローレベル状態の信号、又は周期的にレベルが変化する信号のいずれかを出力する。
【発明の効果】
【００１５】
本発明によれば、プリント基板の識別情報を目視によらず、電気的に確認することができる。また、識別情報を電気的に取得することができるので、装置にプリント基板が組み込まれた状態で確認することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
【００１７】
図１は、本発明の実施の形態におけるプリント基板の第一の構成例を示す図である。プリント基板１の表面には、複数の端子対１１からなるフットパターン１０が設けられ、フットパターン１０と面する面に所定の端子対間を導通するための複数の導電体２１が取り付けられたシール２０が、フットパターン１０上に貼られる。フットパターン１０は、プリント基板に表面実装部品を取り付けるために設けられた小さな角型又は丸形の端子が集まった導体パターンである。なお、本明細書では、フットパターンを、複数の端子の集合を意味する用語としても用いる。
【００１８】
シール２０のフットパターン１０と面する面は、好ましくは、粘着剤が塗布された粘着面であって、導電体２１は、シール２０の粘着面の粘着力によりシール２０に取り付けられてもよいし、導電体２１に接着剤を塗布し、シール２０のフットパターン１０と面する面に接着されて取り付けられてもよい。以下、シール２０のフットパターンと面する面は粘着面であるものとして説明する。
【００１９】
シール２０は、その粘着面に取り付けられた導電体２１がフットパターン１０の所定の端子対１１と接触するように貼られ、導電体２１が接触する端子対間は導通し、導電体２１が接触しない端子対間は非導通となる。粘着面に貼り付けられる導電体２１の配置パターンにより、端子対の導通状態（導通／非導通）のパターンが作り出され、この導通状態のパターンにより、電気的な識別情報を生成することができる。粘着面と反対面であるシールの表面には、印字により識別情報が表示されてもよい。
【００２０】
図２は、プリント基板上の回路構成例を示す図である。フットパターン１０の各端子対１１は、ＧＮＤ（アース）に接続するＧＮＤ端子１１ａと、プルアップ処理されてＦＰＧＡ(Field Programmable Gate Arrays)やＬＳＩデバイスの入力ポートに接続する出力側端子１１ｂとからなる。図２の構成例では、各出力側端子１１ｂに対してそれぞれ入力ポートが設けられる。フットパターン１０の各端子対を導電体２１で導通させるか、導電体２１を接触させずに非導通にするかにより、各端子対を導通／非導通させる。端子対１１が導電体２１の接触により導通すると、回路的にクローズ状態となり、信号レベルはアースレベルに落ちるので、導通している端子対１１の出力側端子１１ｂと接続する入力ポートの信号レベルはＬ(low)状態となる。反対に、非導通の端子対１１に対応する出力側端子１１ｂと接続する入力ポートの信号レベルはプルアップされてＨ(high)状態となる。
【００２１】
各端子対１１の導通状態は、入力ポートの信号レベル状態として認識可能であり、入力ポートに接続されたＬＳＩデバイスによる処理により、各端子対１１の導通状態に応じた入力ポートの信号レベルとして識別情報として取り出すことができる。ＬＳＩデバイスにより取得された識別情報は、所定の識別情報確認機能を有するＬＳＩデバイス自身によって電気的に確認することができるとともに、例えば、モニタに表示することにより、装置にプリント基板が組み込まれた状態で、プリント基板の識別情報を外部から確認することができる。
【００２２】
例えば、４つ端子対を一組のフットパターンとすると、４つの導通／非導通状態により１６（２の４乗）通りの導通／非導通パターンを作り出すことでき、１６進数で０〜Ｆまでの数値を表すことができる。従って、Ｎ×４の端子対１１を有するフットパターンを用意することで、１６進数によるＮ桁の識別情報を生成することができる。図２では、フットパターン１０は、４つの端子対を２組有し、１６進数２桁の識別情報を生成する回路例が示される。なお、識別情報の桁数が多い場合は、例えばパラレル／シリアル変換回路やセレクタなどを用いて、入力ポートの数を減らすようにしてもよい。
【００２３】
図３は、プリント基板上の回路構成の別の例を示す図である。図３では、各出力側端子１１ｂをセレクタ２５に接続し、セレクタ２５の制御により、順次各出力側端子１１ｂを選択して、その信号レベル状態を入力ポート側に出力することで、入力ポートの数を減らすことができる。
【００２４】
図４は、導電体２１が貼り付けられたシール２０の第一の例を示す図である。シール２０のフットパターン１０と面する粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図４（ａ）参照）。この状態で、シール２０をフットパターン１０上に貼り付けると、全ての端子対１１が導通状態となる。図４では、識別情報に応じた導通／非導通パターンを生成するために、非導通とする端子対に対応する導電体２１を取り外し（図４（ｂ）参照）、識別情報に応じた導電体２１の配置パターンを形成する。導電体２１の取り外し作業は、作業者の手作業で行われてもよいし、所定の装置により機械的に行われてもよい。図４（ｂ）は、一例として、識別情報「５３」を表す配置パターンである。
【００２５】
具体的には、図４（ａ）において、シール２０の粘着面には、初期状態として、８つの導電体２１ａ〜２１ｈが取り付けられている。４つの端子対で１６進数の数値一つを表すものとすると、４つの導電体２１ａ〜２１ｄが一桁目の数値を表し、４つの導電体２１ｅ〜２１ｈが二桁目の数値を表す。一桁目を１６進数「３」（４ビットの情報として「００１１」）とするために、導電体２１ａ、２１ｂを取りはずし、二桁目を「５」（４ビット情報として「０１０１」）とするために、導電体２１ｅ、２１ｇを取りはずす。導電体２１が取りはずされると、その部分に対応する端子対１１は非導通となり、入力ポートの信号レベルはＨ状態、すなわち１ビットの「１」となり、導電体２１が取り付けられていると、その部分に対応する端子対１１は導通し、入力ポートの信号レベルはＬ状態、すなわち１ビットの「０」となる。
【００２６】
図５は、導電体２１が取り付けられたシール２０の第二の例を示す図である。第一の例と同様に、シール２０の粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図５（ａ）参照）。そして、第二の例では、さらに、シール２０の粘着面には、導電体２１を覆うように絶縁体シート２２が貼り付けられている。絶縁体シート２２の少なくとも一面（フットパターン１１と面する面）には粘着剤が塗布されている。シール２０のフットパターン１０と面する面が粘着面でない場合は、絶縁体シート２２の両面を粘着面とすればよい。
【００２７】
絶縁体シート２２で全ての導電体２１が覆われた状態で、シール２０をフットパターン１０上に貼り付けると、全ての端子対１１が非導通状態となる。図４では、識別情報に応じた導通／非導通パターンを生成するために、導通させる端子対に対応する導電体２１を覆う部分の絶縁体シートを剥がし（図５（ｂ）参照）、識別情報に応じた導電体２１の配置パターンを形成する。図５（ｂ）は、図４（ｂ）と同様に、識別情報「５３」を表す配置パターンの例を示す。すなわち、導電体２１ｃ、２１ｄを覆う部分の絶縁体シート２２を剥がし、さらに、導電体２１ｆ、２１ｈを覆う部分の絶縁体シートを剥がす。
【００２８】
図６は、導電体２１が取り付けられたシール２０の第三の例を示す図である。第一及び第二の例と同様に、シール２０の粘着面には、初期状態として、全ての端子対１１に対応する導電体２１が貼り付けられている（図６（ａ）参照）。この状態で、シール２０をフットパターン１０上に貼り付けると、第一の例と同様に、全ての端子対１１が導通状態となる。図６では、識別情報に応じた導通／非導通パターンを生成するために、非導通とする端子対に対応する導電体２１の一部をシール２０ごと切断し（図６（ｂ）参照）、端子対間を導通させないように短くする。切断する位置は、端子対間を導通させない長さであればどこでもよい。図６（ｂ）の例も、識別情報「５３」を表すパターンである。すなわち、導電体２１ａ、２１ｂが所定長さだけ切断され、さらに、導電体２１ｅ、２１ｇも所定長さ分切断される。
【００２９】
図７は、本発明の実施の形態におけるプリント基板の第二の構成例を示す図である。第二の構成例では、プリント基板１の表面には、１対の端子対１１からなるフットパターン１０が設けられ、フットパターン１０と面する面にその１対の端子間を導通するための１つの導電体２１が取り付けられたステータス管理用シール２０が、フットパターン１０上に貼られる。すなわち、第一の構成例と比較して、フットパターン１０は、複数の端子対でなく、１対の端子１１のみで構成される。１対の端子１１により１ビットの情報（０又は１）のみを生成することができるが、例えば、「評価完了済み」などのステータス管理用に用いることができる。
【００３０】
図８は、本発明の実施の形態におけるプリント基板の第三の構成例を示す図である。第三の構成例では、プリント基板１の表面には、複数の端子対１１からなるフットパターン１０が設けられるが、各端子対１１におけるＧＮＤに接続するＧＮＤ端子１１ａが、各端子対で共有される。図示されるように、プリント基板上のフットパターンにおける中央の端子をＧＮＤ端子１１ａとし、それを囲む端子をＬＳＩデバイスの入力ポートと接続する出力側端子１１ｂに接続するように構成することで、各端子対１１でＧＮＤ端子１１ａを共通化することができる。これにより、識別情報用のフットパターン１０の実装面積を削減することができる。
【００３１】
シール２０は、フットパターン１０と面する面に導電体シート２３が貼り付けられ、さらに、非導通とされる出力側端子１１ｂの部分に、絶縁体シート２２が導電体シート２３上に重ねて貼り付けられる。ＧＮＤ端子１１ａは絶縁体シート２２で覆われない。端子対のうちの出力側端子１１ｂを絶縁することで、端子対の導通／非導通のパターンを生成することができる。
【００３２】
図８では、３列３段のフットパターン１０がプリント基板上に形成され、図８の例も、識別情報「５３」を表すパターンである。上述したように、中央の端子はＧＮＤ端子１１ａとなり、下段左からの出力側端子１１ｂ−ａ、１１ｂ−ｂ、１１ｂ−ｃ及び中段左側の端子１１ｂ−ｄは、図４及び図５の導電体２１ａ、２１ｂ、２１ｃ及び２１ｄに示したように、一桁目の数値を表す４つの端子対の一方側であって、１６進数「３（００１１）」とするために、出力側端子１１ｂ−ａ、１１ｂ−ｂを絶縁体シート２２で覆い、二桁目を「５（０１０１）」とするために、出力側端子１１ｂ−ｅ、１１ｂ−ｇを絶縁体シート２２で覆う。すなわち、出力側端子１１ｂ−ｃ、１１ｂ−ｄ、１１ｂ−ｆ及び１１ｂ−ｇとＧＮＤ端子１１ａ間とが導通するように導電体シート２２が取り付けられたシール２０がフットパターン１０上に貼り付けられる。
【００３３】
図９は、本発明の実施の形態におけるプリント基板の第四の構成例を示す図である。上述した第一乃至第三の構成例では、フットパターン１０の各端子対１１は、ＧＮＤ端子１１ａと出力側端子１１ｂとから構成されていたが、第四の構成例では、フットパターン１０は、ＧＮＤ端子１１ａと出力側端子１１ｂとに加えて、さらに異なる信号パターンに接続された端子を有する３以上の端子の組み合わせからなる端子組１１を複数備えて構成される。なお、端子対１１は、２つの端子の組み合わせからなる端子組１１と表現することもできる。
【００３４】
図９では、一例として、各端子組１１は、ＧＮＤ端子１１ａと出力側端子１１ｂとに加えて、信号パターン１（例えば２分周クロック）発生源と接続するパターン１端子１１ｃと信号パターン２（例えば４分周クロック）発生源と接続するパターン２端子１１ｄとからなる。信号パターン発生源は、例えばクロックの分周器であって、パターン１端子１１ｃは、クロックを２分周する分周器と接続し、パターン２端子１１ｄは、クロックを４分周する分周器と接続する。従って、出力側端子１１ｂとパターン１端子１１ｃ間を導通させると、入力ポートは２分周されたクロックを検出し、出力側端子１１ｂとパターン２端子１１ｄ間を導通させると、入力ポートは４分周されたクロックを検出する。
【００３５】
すなわち、入力ポートは、ＧＮＤ端子１１ａと出力側端子１１ｂ間を非導通にした場合のＨ(high)状態と、ＧＮＤ端子１１ａと出力側端子１１ｂ間を導通させた場合のＬ(low)状態とに加えて、パターン１端子１１ｃ又はパターン２端子１１ｄと出力側端子１１ｂ間を導通させた場合に、それぞれ異なる周期の信号レベル状態と検出するので、各端子組１１に４通り（２ビット）の状態を持たせることができる。これにより、例えば、２つの端子組で１６進数（４ビット）の数値を表すことができるようになる。信号レベルパターンの異なるパターン端子をさらに設けることで、各端子組１１が取りうる信号レベルパターンを増やし、各端子組の持ちうる情報量を増やすことができる。
【００３６】
シール２０の粘着面には、導電体２１が各端子組１１に対応して取り付けられ、絶縁体シート２２により、各端子組１１の導通／非導通を設定し、さらに、導通させる場合は、４つの端子のうちの２つの端子間が導通するように、絶縁体シート２２のパターンが設定される。選択される２つの端子の一方は出力側端子１１ｂであって、もう一方は、付与される情報に応じて、ＧＮＤ端子１１ａ、パターン１端子１１ｃ又はパターン２端子１１ｄのいずれか一つが選択される。
【００３７】
このように、第四の構成例では、フットパターン１０を構成する各端子組１１は、Ｈ／Ｌ状態（「１」／「０」状態）に加えて別の信号レベルパターンを有するので、各端子組１１に、より多くの情報量（ビット数）を付与することができる。
【００３８】
従来、プリント基板の識別は、シールに印字された識別情報の目視による確認のみであったが、上述の本発明の実施の形態によれば、電気信号として、識別情報を取得することができ、プリント基板が装置に組み込まれている状態でも識別情報を確認することができる。装置からプリント基板を取りはずす作業を不要とし、識別情報の確認を容易とする。
【００３９】
また、プリント基板上に設けられたＲＯＭなどにあらかじめ識別情報を記録することも想定されるが、その場合、プリント基板の製造段階でＲＯＭを通電させ、識別情報を書き込む作業が必要となる。一方、本発明の実施の形態によれば、従来通り、識別情報のシールを貼るだけでよいため、作業工程も変わらず、シールに識別情報を印字しておくことで、従来と同様に目視による管理も可能となる。劣化などにより、シール表面の識別情報が確認不能となった場合でも、印字よりも劣化が極めて小さい電気信号として識別情報を保護しているため、識別情報を取得し、確認することができる。
【００４０】
（付記１）
複数の端子対からなるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【００４１】
（付記２）
付記１において、
非導通とする端子対に対応する導電体が前記シールから取りはずされることを特徴とするプリント基板。
【００４２】
（付記３）
付記１において、
非導通とする端子対に対応する導電体は前記端子対に対して絶縁されていることを特徴とするプリント基板。
【００４３】
（付記４）
付記１において、
非導通する端子対に対応する導電体は、端子対間の長さより短くなるように切断されていることを特徴とするプリント基板。
【００４４】
（付記５）
付記１において、
各端子対は、アースに接続するアース端子と出力側に接続する出力側端子とを備え、アース端子は、各端子対によって共有される一つの端子であることを特徴とするプリント基板。
【００４５】
（付記６）
３以上の端子から構成される端子組を複数備えるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【００４６】
（付記７）
付記６において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力することを特徴とするプリント基板。
【００４７】
（付記８）
付記７において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、ハイレベル状態の信号、ローレベル状態の信号、又は周期的にレベルが変化する信号のいずれかを出力することを特徴とするプリント基板。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態におけるプリント基板の第一の構成例を示す図である。
【図２】プリント基板上の回路構成を示す図である。
【図３】プリント基板上の回路構成の別の例を示す図である。
【図４】導電体２１が取り付けられたシール２０の第一の例を示す図である。
【図５】導電体２１が取り付けられたシール２０の第二の例を示す図である。
【図６】導電体２１が取り付けられたシール２０の第三の例を示す図である。
【図７】本発明の実施の形態におけるプリント基板の第二の構成例を示す図である。
【図８】本発明の実施の形態におけるプリント基板の第三の構成例を示す図である。
【図９】本発明の実施の形態におけるプリント基板の第四の構成例を示す図である。
【符号の説明】
【００４９】
１：プリント基板、１０：フットパターン、１１：端子対、１２：出力端子、２０：シール、２１：導電体、２２：絶縁体シート、２３：導電体シート
【特許請求の範囲】
【請求項１】
複数の端子対からなるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【請求項２】
３以上の端子から構成される端子組を複数備えるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【請求項３】
請求項２において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力することを特徴とするプリント基板。
【請求項１】
複数の端子対からなるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子対間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子対の信号レベルと非導通の端子対の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【請求項２】
３以上の端子から構成される端子組を複数備えるフットパターンと、
前記フットパターン上に貼られ、前記フットパターンと面する面に、所定の端子組の選択された２つの端子間を導通するための導電体が取り付けられているシールとを備え、
前記導電体により導通した端子組の信号レベルと非導通の端子組の信号レベルにより、識別情報が付与されることを特徴とするプリント基板。
【請求項３】
請求項２において、
前記導電体により導通した端子組は、選択される２つの端子の組み合わせによって、異なる信号レベルパターンを有する信号を出力することを特徴とするプリント基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−２４２８２１（Ｐ２００７−２４２８２１Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６２０２２（Ｐ２００６−６２０２２）
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]