マイクロコンピュータシステム、半導体装置、及び、無線タグ
【課題】
ユビキタスコンピューテイングに利用されるマイクロコンピュータシステムへの要望、即ち、低消費電力化とともにセキュリティの確保が可能なマイクロコンピュータシステムを提供する。
【解決手段】
システム制御を行う処理ユニット１０１と、プログラム及びデータを格納するＲＡＭブロック１０３と、システム制御用の固定プログラムを格納するＲＯＭ１０２と、ＲＡＭブロック１０３に格納する応用プログラムを取り込むための入力専用ポート１０６と、外部装置１１０との間でデータと制御信号を送受信するための入出力ポート１０７と、少なくとも処理ユニット１０１とＲＡＭブロック１０３とＲＯＭ１０２に電源供給するための内蔵電池１０８とを備えてなる。処理ユニット１０１が、応用プログラムをＲＡＭブロック１０３に取り込んだ後に、入力専用ポート１０６の動作を禁止する。
ユビキタスコンピューテイングに利用されるマイクロコンピュータシステムへの要望、即ち、低消費電力化とともにセキュリティの確保が可能なマイクロコンピュータシステムを提供する。
【解決手段】
システム制御を行う処理ユニット１０１と、プログラム及びデータを格納するＲＡＭブロック１０３と、システム制御用の固定プログラムを格納するＲＯＭ１０２と、ＲＡＭブロック１０３に格納する応用プログラムを取り込むための入力専用ポート１０６と、外部装置１１０との間でデータと制御信号を送受信するための入出力ポート１０７と、少なくとも処理ユニット１０１とＲＡＭブロック１０３とＲＯＭ１０２に電源供給するための内蔵電池１０８とを備えてなる。処理ユニット１０１が、応用プログラムをＲＡＭブロック１０３に取り込んだ後に、入力専用ポート１０６の動作を禁止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線タグ等の小型電子機器に利用可能な電池を内蔵した低消費電力型マイクロコンピュータシステムに関し、特に、システム内に保持された応用プログラムやデータに対するセキュリティ機能を強化したマイクロコンピュータシステムに関する。
【背景技術】
【０００２】
次世代の情報技術としてユビキタスコンピューテイングが注目されている。身の回りのあらゆるものに小型化されたマイクロコンピュータシステムが組み込まれることが期待されている。この一形態として、対象物を非接触で識別する無線タグが開発されている。
【０００３】
無線タグは商品等の物につけて使う荷札であり、内蔵された不揮発性メモリに物の識別番号（ＩＤ）や価格といった属性情報を格納している。また、不揮発性メモリに、個人情報データとして、名前、住所、性別等を記録している場合もある。また、近年では、不揮発性メモリに応用プログラムを格納して実行することができ、利便性の向上が図られている。無線タグは、消費電力の大きい複雑なプロトコルや暗号処理を必要とせず低消費電力化し易いという利点もある。
【０００４】
無線タグの一例として、下記の特許文献１に開示された無線タグの概略ブロック構成を、図６に示す。また、この無線タグは、電磁誘導を利用した非接触通信でデータの送受信等を行う。図７に、当該無線タグで使用されるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調通信波形を示す。図６に示すように、特許文献１に開示された無線タグ部６１０は、ＣＰＵ６０１、不揮発性メモリ６０２、電源回路６０５、Ｉ／Ｏ部６０８、ＲＦアンテナ６０９から構成されている。また、Ｉ／Ｏ部６０８は、変調回路６０３、復調回路６０４、及び、無線周波数（ＲＦ）回路６０６からなり、無線タグ部６１０のＲＦアンテナ６０９以外の回路部分は、半導体装置６０７で構成されている。データの送受信に使用する無線通信波は１３．５６ＭＨｚの搬送波を持ち、通信データはＡＳＫ振幅変調により上記搬送波に重畳される。ＡＳＫ振幅変調の変調度は１０％程度の低深度になっている。
【０００５】
無線タグを、リーダライタ装置などの外部装置が発生する磁場中に置くと、ＲＦアンテナ６０９の共振作用により交流電力が発生する。この交流電力は電源回路６０５内の整流回路で整流されて半導体装置６０７内の内部回路に供給される。
【０００６】
Ｉ／Ｏ部６０８では、ＣＰＵ６０１の処理で生成された通信データを外部装置に送信する場合に、変調回路６０３の変調動作により通信データが負荷変調されて出力される。逆に、通信データをＲＦアンテナ６０９から受信する場合に、復調回路６０４の復調動作により、通信波形の振幅を検出し、変調度１０％の場合において、振幅が１００％であれば“１”を９０％であれば“０”を割り当てることで通信データを復調する。無線周波数（ＲＦ）回路６０６では、データ通信の入出力を切り換えている。
【０００７】
復調回路６０４で復調されたデータ（応用プログラムのデータを含む。）は、ＣＰＵ６０１の処理により不揮発性メモリ６０２に記憶される。
【０００８】
しかしながら、無線タグは、電波という媒体を介して電力供給を受ける関係で、常時安定な電力を受けられるとは限らない。また、ＲＦアンテナ６０９から得られる電源電圧は外部装置（リーダライタ）との距離に左右されるため、距離が離れると微弱な電力となる可能性がある。従って、無線タグに利用されるシステム及びその構成要素は，いくぶん不安定で微弱な電力でも動作が可能なように、低消費電力化されている必要がある。
【０００９】
合わせて、無線タグに格納された物の識別番号（ＩＤ）や価格といった属性情報、名前、住所、性別等の個人情報、更に、無線タグに書き込まれている応用プログラムのセキュリティ等を確保する必要がある。
【特許文献１】特開２００２−１９７４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記無線タグに代表されるユビキタスコンピューテイングに利用されるマイクロコンピュータシステムには、低消費電力化、セキュリティ確保の要望があり、これらを同時に満足するマイクロコンピュータシステムが必要になっている。
【００１１】
しかしながら、現在のマイクロコンピュータシステムには、下記の問題がある。第一に、これらのマイクロコンピュータシステムに利用される不揮発性メモリは、待機時は非動作とすることにより、その消費電力を“０”に近くすることができ、書き込まれたデータを保持することが可能である。しかしながら、書き込み、または、読み出し時における消費電力が比較的大きいという問題がある。不揮発性メモリとして広く使用されているフラッシュメモリにおいては、ピーク電流で数十ｍＡ程度になる。無線タグに使用された場合、微弱電力下での動作が問題である。また、無線タグの通信距離はその消費電力で変わり、消費電力が大きいと通信距離が短くなるという問題がある。
【００１２】
第二に、セキュリティ上の問題としては、製品が廃棄された場合に、廃棄した製品が第三者に渡って利用される可能性がある。これらの製品が応用プログラム及びデータの書き換え等により他の目的に利用されたり、場合によっては悪用されたりする可能性がある。
【００１３】
第三に、製品が廃棄された場合、応用プログラムが製品に残留してしまうという問題がある。この場合、応用プログラム及びデータが漏洩、流出する可能性があり、セキュリティ上好ましくない。従って、製品を廃棄する場合、セキュリティを確保するための適切な処置（以下、「リジェクト処理」と称す。）を行わなければならないという問題がある。
【００１４】
上述の特許文献１に開示された無線タグにおいては、これらの問題に関しては何ら考慮されておらず、当該問題が存在する。
【００１５】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ユビキタスコンピューテイングに利用されるマイクロコンピュータシステムへの要望、即ち、低消費電力化とともにセキュリティの確保が可能なマイクロコンピュータシステムを提供する点にある。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係るマイクロコンピュータシステムは、システム制御を行う処理ユニットと、プログラム及びデータを格納するＲＡＭブロックと、システム制御用の固定プログラムを格納するＲＯＭと、前記ＲＡＭブロックに格納する応用プログラムを取り込むための入力専用ポートと、外部装置との間でデータと制御信号を送受信するための入出力ポートと、少なくとも前記処理ユニットと前記ＲＡＭブロックと前記ＲＯＭに電源供給するための内蔵電池と、を備えてなり、前記処理ユニットが、前記応用プログラムを取り込んだ後に、前記入力専用ポートの動作を禁止することを第１の特徴とする。
【００１７】
上記第１の特徴の構成とすることで、製造時、入力専用ポートを通じて応用プログラムをプログラム格納用ＲＡＭへ書き込み、書き込んだ後に入力専用ポートの動作を処理ユニットが禁止状態に設定することで、外部から応用プログラムへのアクセス経路を遮断して、応用プログラムの書き換えや漏洩、流出を防止できる。
【００１８】
また、上記第１の特徴では、プログラム及びデータを格納する手段として内蔵電池で駆動されるＲＡＭブロックを用いることにより、従来用いられていたフラッシュメモリのように書き込み或いは消去時に大きな電力を消費することなく、記憶したデータの不揮発性と低消費電力という要求を同時に満たすことが可能となる。
【００１９】
また、応用プログラムをＲＡＭブロックに書き込む構成とすることで、システムに柔軟性を与え、製造段階でのプログラムの変更を容易にすることが可能となる。製造段階の初期に応用プログラムの内容が決定されていなくても、製造の最終工程で応用プログラムを書き込むことが可能で、製造と応用プログラム開発が平行して進められ、結果として製品の短納期化が可能である。
【００２０】
近年、マイクロコンピュータシステムに内蔵して利用される電池は、小型化や薄型化（厚み、約１.５ｍｍ）が進んでいる。小型でありながら３.０Ｖ仕様で５００ｍＡｈ（２.５Ｖ終端電圧）を越える電力容量を持つものもある。これらの電池は、無線タグなどの小型電子機器に利用でき、しかも外部からの無線による電力供給がないので安定して通信距離を大きくできる。従って、上記第１の特徴では、内蔵電池を使用することで、無線による電力供給時における通信距離の問題を解消できる。
【００２１】
尚、上記第１の特徴の構成における入出力ポートは、入出力端子と入力端子と出力端子の少なくとも２種類以上の組み合わせで構成されている場合、或いは、入出力端子だけで構成されている場合が想定される。
【００２２】
本発明に係るマイクロコンピュータシステムは、上記第１の特徴に加えて、前記処理ユニットが、前記応用プログラムを取り込んだ後に、更に、前記ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を書き込み禁止状態にすることを第２の特徴とする。
【００２３】
上記第２の特徴の構成によれば、ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域の書き込みが禁止されることで、用途に応じて応用プログラムの書き込みを可能としながら、書き込み後は読み出し専用メモリとして機能させることが可能となり、ＲＡＭブロックに書き込まれた応用プログラムをより確実に保護することができる。例えば、悪意のある第三者によるプログラムの改竄から保護することが可能となり、更には、内蔵電池の消耗等により、電源電圧が不安定になった場合等、不用意な書き込みに対して応用プログラムの安全を図ることができる。また、内蔵電池から電力が供給されている期間中、ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を機能的に読み出し専用メモリとして使用することが可能である。応用プログラムを実行させるには、ＣＰＵの制御を、ＲＯＭからプログラム格納ＲＡＭへ移して実行させることが可能である。上記第２の特徴のような構成とすることにより、フラッシュメモリ等の不揮発性メモリを採用する場合に比較し、前述のように低消費電力化が可能となる。更に、ＲＯＭの用途を応用プログラムの実行制御等のマイクロコンピュータシステムの制御プログラムの格納用に限定し、応用プログラムをＲＡＭブロックに格納することにより、本発明に係るマイクロコンピュータシステムの製造後においてもプログラムの変更が可能となり用途に応じて柔軟な応用が可能となる。
【００２４】
本発明に係るマイクロコンピュータシステムは、上記第１の特徴に加えて、前記ＲＡＭブロックが少なくとも第１ＲＡＭと第２ＲＡＭを備えて構成され、前記処理ユニットが、第１の外部装置の要求に応じて、前記固定プログラムの一部をなす第１処理プログラムを実行して、前記応用プログラムを、前記入力専用ポートを経由して取り込み前記第１ＲＡＭに格納した後、前記入力専用ポートの動作と前記第１ＲＡＭへの書き込み動作を禁止し、前記第１ＲＡＭは、前記書き込み動作が禁止された後、読み出し専用のプログラムメモリとして動作し、前記処理ユニットは、第２の外部装置の要求に応じて、前記第１ＲＡＭに格納された前記応用プログラムを実行し、当該実行により生成されたデータを前記第２ＲＡＭに記憶することを第３の特徴とする。
【００２５】
上記第３の特徴の構成によれば、上記第２の特徴の構成をより具体的に実現でき、上記第１及び第２の特徴の作用効果を奏することができる。
【００２６】
本発明に係るマイクロコンピュータシステムは、上記第３の特徴に加えて、前記処理ユニットが、前記固定プログラムの一部をなす第２処理プログラムを実行して、前記応用プログラムの使用回数が、前記使用回数から決定されるシステム全体の累積消費電力量と前記内蔵電池の電力容量から導出されるライフサイクルに達する直前または直後に、前記第１ＲＡＭと前記第２ＲＡＭに記憶されたプログラム及びデータをハードウェア的手段により強制的にリセットすることを第４の特徴とする。
【００２７】
上記第４の特徴の構成によれば、本発明に係るマイクロコンピュータシステムのライフサイクルを把握でき、セキュリティ確保のためのリジェクト処理を行った後に安全にシステムを廃棄することができる。また、固定プログラムの一部をなす第２処理プログラムにライフサイクルを計算するプログラムを組み込むことで、応用プログラムを作成する場合、応用プログラム作成者はライフサイクル計算処理を気にせずプログラムを作成することができる。
【００２８】
ところで、第１ＲＡＭと第２ＲＡＭを後述するスタティック型のランダムアクセスメモリで構成した場合において、内蔵電池が消耗してその出力電圧が低下した場合に、ＣＰＵ等の処理ユニットが動作不能となった後も、当該低電源電圧状態で、第１ＲＡＭと第２ＲＡＭは記憶データを保持可能な場合がある。従って、システムとしてのライフサイクルが終了しても、第１ＲＡＭと第２ＲＡＭは依然として不揮発性メモリとして機能している可能性が高い。上記第４の特徴の構成によれば、処理ユニットが動作可能なライフサイクル期間中に、確実に第１ＲＡＭと第２ＲＡＭに対するリジェクト処理を実行することができるため、応用プログラムやデータの漏洩及び流出を確実に防止できる。
【００２９】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを第５の特徴とする。
【００３０】
上記第５の特徴の構成によれば、処理ユニット等の機能ブロックを半導体装置として構成することで、マイクロコンピュータシステムを小型電子機器として構築することが可能である。更に、ＲＡＭブロックを不揮発性でありながら消費電力の極めて小さな書き込み可能なメモリとして用いることができる。
【００３１】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記ＲＡＭブロックはスタティック型のランダムアクセスメモリからなることを第６の特徴とする。
【００３２】
上記第６の特徴の構成によれば、書き込み或いは消去動作時に大きな電力消費を必要とすることなく、更に、待機状態においてはリーク電流しか発生しないため実質的に待機時の電力消費をなくすることが可能となるため、ＲＡＭブロックを不揮発性でありながら消費電力の極めて小さな書き込み可能なメモリとして用いることができる。
【００３３】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記入出力ポートが、前記外部装置との間でデータと制御信号を無線で送受信可能に構成されていることを第７の特徴とする。
【００３４】
上記第７の特徴の構成によれば、本発明に係るマイクロコンピュータシステムを無線タグとして構築することが可能である。
【００３５】
本発明に係る半導体装置は、上記何れかの特徴を備えたマイクロコンピュータシステムにおける前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする。更に、本発明に係る無線タグは、上記第７の特徴を備えたマイクロコンピュータシステムを備えてなることを特徴とする。
【発明を実施するための最良の形態】
【００３６】
以下、本発明に係るマイクロコンピュータシステム（以下、適宜「本発明システム」と称す。）の実施の形態を、図面に基づき説明する。
【００３７】
〈第１実施形態〉
図１に、本発明システムの基本的な構成を概略的に示す。図１に示すように、本発明システム１００は、内蔵電池１０８による電池駆動であり、電池１０８は本発明システム１００の筐体（パッケージ）内に内蔵（封止）されている。本発明システム１００の電源は、電池１０８以外からは供給されておらず、また電池１０８を交換するための手段は持たない。また、製造段階に電池１０８を装填する以外に、充電器等による充電や、太陽電池等による電力供給がなく、即ち外部からのエネルギー供給は受けない。本発明システム１００は、そのライフサイクル期間中、内蔵された電池１０８から定常的に電力が供給される。このように電池１０８は、電池の交換や取り外した後に外部からの電力供給による悪意のある再利用を防止するために、上述のようにシステム内部に封止されていることが望ましい。
【００３８】
図１に示すように、本発明システム１００は、機能ブロックとして、本発明システム１００を制御するＣＰＵ等の処理ユニット１０１と、処理ユニット１０１上で実行されるシステム制御用の固定プログラムを格納するＲＯＭ１０２と、処理ユニット１０１上で実行される応用プログラム及びデータを格納するＲＡＭブロック１０３を備えて構成される。従って、ＲＯＭ１０２に格納された固定プログラムによって、処理ユニット１０１がシステム制御用に制御され、ＲＡＭブロック１０３に格納された応用プログラムによって、処理ユニット１０１が特定用途のために制御されるように構成されている。
【００３９】
また、ＲＡＭブロック１０３は、応用プログラムを格納する第１ＲＡＭ１０４と、応用プログラムの処理結果のデータを格納するための第２ＲＡＭ１０５に分割されている。第１ＲＡＭ１０４においては、書き込みを禁止する機能を持ち、内蔵された電池１０８から定常的に電流を供給することで、機能的に読み出し専用メモリとして動作させることが可能である。また、ＲＡＭブロック１０３に接続されたリセット信号により、記憶内容を消去することが可能である。
【００４０】
更に、本発明システム１００は、第１の外部装置１０９からＲＡＭブロック１０３に格納する応用プログラムを取り込むための入力専用ポート１０６と、第２の外部装置１１０との間でデータと制御信号を送受信するための入出力ポート１０７を備えて構成されている。第１の外部装置１０９は、製造時の汎用テスタ評価や、ＰＲＯＭライタでの評価を想定した外部装置であり、第２の外部装置１１０は、本発明システム１００の使用環境（送受信装置等）を想定した外部装置である。上記の各機能ブロック１０１〜１０３、入力専用ポート１０６、及び、入出力ポート１０７は、データバス１１１を介して相互に接続されている。尚、図１において、各機能ブロック１０１〜１０３間のアドレスバス及び制御信号バス等の記載は省略している。
【００４１】
入力専用ポート１０６及び入出力ポート１０７はシリアル、パラレル等のインターフェイスの形態には特に制限はない（場合によっては、アナログ入出力や非接触の通信形態がある）が、本実施形態では、下記に示すインターフェイスを採用する。
【００４２】
本実施形態では、本発明システム１００の電池１０８以外の各機能ブロック１０１〜１０３、入力専用ポート１０６、及び、入出力ポート１０７が、単一の半導体基板上に形成され半導体装置として構成される。本発明システム１００の電池１０８以外の部分を半導体装置に構成すれば、各機能ブロック間の接続において余分な電力消費がなく、より低消費電力化が可能で小型電子機器として構成できる。尚、本発明システム１００の電池１０８以外の部分をプリント基板等の基板上に構成する形態であっても構わない。
【００４３】
入力専用ポート１０６は、製造時に汎用テスタ等を用いて応用プログラムを第１ＲＡＭ１０４に読み込むためのインターフェイスであって、本発明システム１００に端子上の制約がある場合は、受信機能のみを備えたＵＡＲＴ等のシリアル通信ポートが利用できる。汎用テスタ等の第１の外部装置１０９からは、応用プログラムのデータがＵＡＲＴ通信のフォーマットに従い、シリアルに送信されてきており、入力専用ポート１０６の内部レジスタ（内部バッファ）に順次書き込まれる。処理ユニット１０１は、ＲＯＭ１０２内に記録されている第１処理プログラム（固定プログラムの一部）を実行することで、入力専用ポート１０６の内部レジスタのデータ（応用プログラム）を順次第１ＲＡＭ１０４に転送して格納する。
【００４４】
このように、ＲＯＭ１０２には、データ入力或いはＲＡＭブロック１０３への書き込み、消去等の制御プログラムが格納される。更に、応用プログラムは外部装置から入力される構成とすることにより、本発明システム１００は、その応用（用途）が固定されることはない。
【００４５】
また、応用プログラムのデータの第１ＲＡＭ１０４への書き込みが完了した場合は、処理ユニット１０１から制御レジスタ１１２を動作禁止状態に設定することにより、制御レジスタ１１２から出力される動作禁止信号によって入力専用ポート１０６の動作を禁止することが可能に構成されている。
【００４６】
入出力ポート１０７は、送受信装置等の第２の外部装置１１０との通信を行うためのポートとして使用され、第２の外部装置１１０がシリアル通信を必要とした場合は、ＵＡＲＴ等のシリアル通信ポートが利用できる。応用プログラムの実行により、処理ユニット１０１から入出力ポート１０７を制御することができ、第２の外部装置１１０とのデータ通信を行い、そのデータ通信の結果であるデータを第２ＲＡＭ１０５に格納することが可能である。
【００４７】
図２に、製造時における応用プログラムの書き込み処理手順を示す。当該書き込み処理は、製造時ハードウェアテストの最終工程に組み込まれることが望ましい。本書き込み処理手順に沿って、本発明システム１００の動作を説明することで、本発明システム１００内の各機能ブロック１０１〜１０３の機能及び動作がより一層明確となる。
【００４８】
図２に示す処理手順では、応用プログラムを第１ＲＡＭ１０４に格納するための初期設定モード（ステップＳ１１〜Ｓ１６）から、応用プログラムの格納が終了して本発明システム１００を待機状態に移す待機モード（ステップＳ１７）までの説明を行う。
【００４９】
ステップＳ１１において、第１の外部装置１０９からクロック端子を介してクロックを供給する。次に、ＴＥＳＴ端子を“Ｈ”（高レベル）に設定することで、テストモードに入る。このとき、入力専用ポート１０６は活性化されている。
【００５０】
ステップＳ１２において、本発明システム１００はテストモードにおける所定のテストを実施する。これらは一般的ハードウェアテストと同等であり、処理ユニット１０１、ＲＯＭ１０２、ＲＡＭブロック１０３、入力専用ポート１０６、入出力ポート１０７の各機能ブロックのテストをセルフテストによって実施している。テストの詳細については本願の目的とは直接関係しないので、ここでは説明を省略する。
【００５１】
ステップＳ１３において、汎用テスタ等の第１の外部装置１０９から応用プログラムの転送開始を示すコマンドが送信される。処理ユニット１０１は、入力専用ポート１０６を通してこのコマンドを受信すると、ＲＯＭ１０２に格納されている第１処理プログラムの実行を開始し、転送される応用プログラムを第１ＲＡＭ１０４上に格納するための受信準備をする。
【００５２】
ステップＳ１４において、汎用テスタ等の第１の外部装置１０９から、応用プログラムのデータがＵＡＲＴのフォーマットに従い、順次シリアルに送信され入力専用ポート１０６内のレジスタ(内部バッファ)に一旦保存される。ＲＯＭ１０２の第１処理プログラムによって、レジスタ内に保存された応用プログラムのデータは、順次第１ＲＡＭ１０４の所定アドレスに書き込まれていく。応用プログラムの書き込みが終了すると、ＲＯＭ１０２の第１処理プログラムは、以下のステップＳ１５、Ｓ１６、Ｓ１７を実行する。
【００５３】
ステップＳ１５において、入力専用ポート１０６の動作を禁止する。入力専用ポート１０６は処理ユニット１０１からのレジスタ制御により、非活性化する。
【００５４】
ステップＳ１６において、第１ＲＡＭ１０４への書き込み機能を禁止する。この時点で、第１ＲＡＭ１０４は読み出し専用メモリとなる。
【００５５】
ステップＳ１７において、本発明システム１００を待機モードとする。
【００５６】
ステップＳ１８において、ＴＥＳＴ端子＝“Ｌ”（低レベル）とすることで、本発明システム１００をテストモードから開放して、通常の動作モードに入る。
【００５７】
次に、本発明システム１００で構成される電子機器（製品）のリジェクト処理について説明する。
【００５８】
図４に、本発明システム１００における消費電力モデルを記載する。この消費電力モデルでは、Ｐ１を初期設定モードにおける消費電力量、Ｐ２を待機（ＨＡＬＴ）モードにおける消費電力量、Ｐ３を本発明システム１００の１回の動作にかかる消費電力量、と夫々定義している。
【００５９】
本発明システム１００が、ライフサイクル期間中に消費する総消費電力量ＰＴは、下記の数１で表すことができる。尚、数１中のＮが本発明システム１００の総動作回数（ライフサイクル）を表している。
【００６０】
（数１）
ＰＴ＝Ｐ１＋Ｐ２×Ｎ＋Ｐ３×Ｎ
【００６１】
ここで、初期設定モードにおける消費電力量Ｐ１、及び、本発明システム１００の１回の動作にかかる消費電力量Ｐ３は、製品の評価等を通じて実使用状況に依存して決定され得る。
【００６２】
待機（ＨＡＬＴ）モードにおける消費電力量Ｐ２は、今日の低消費型マイクロコンピュータでは、電池１０８の電流容量（Ａｈ）から換算される電力容量（Ｗｈ）に対して十分に小さく、更に、ＲＡＭブロック１０３にスタティック型のランダムアクセスメモリを用いた場合、待機モードではリーク電流しか電力消費に寄与しないので、実質的にＰ２＝０として扱える。
【００６３】
以上より、数１で与えられるライフサイクル期間中に消費する総消費電力量ＰＴが、電池１０８の初期電力容量ＰＢに等しくなると、ライフサイクル期間が終了するので、本発明システム１００のライフサイクルＮが、下記の数２で与えられる。
【００６４】
（数２）
Ｎ＝（ＰＢ−Ｐ１）／Ｐ３
【００６５】
従って、ライフサイクルＮは、電池１０８の許容電流容量及び本発明システム１００の消費電力量Ｐ１，Ｐ３の評価等から実使用状況に依存して決定され得る。本処理は、ＲＯＭ１０２に格納されている固定プログラムの一部をなす第２の処理プログラムに、応用プログラムが使用された回数ｎを計数するプログラムを組み込んでおき、回数ｎがライフサイクルＮに等しくなるか、或いは、大きくなった場合に、ライフサイクル期間の終了判定をして、第１ＲＡＭ１０４と第２ＲＡＭ１０５に夫々格納されている応用プログラムと実行の結果であるデータを消去する消去プログラムを実行させる。
【００６６】
図３に、ライフサイクルＮを決定し、応用プログラム及び実行の結果であるデータを消去する処理手順を示す。
【００６７】
ステップＳ２１において、第２の外部装置１１０に接続されることで応用プログラムが実行される。
【００６８】
ステップＳ２２において、第１ＲＡＭ１０４に格納された応用プログラムの仕様に応じたプログラムが実行される。
【００６９】
ステップＳ２３において、応用プログラムが終了した時、処理ユニット１０１の制御を第１ＲＡＭ１０４からＲＯＭ１０２へ移して第２処理プログラムを実行する。
【００７０】
ステップＳ２４において、使用回数ｎをカウントする。カウント数は処理ユニット１０１内のレジスタに格納され、使用される毎にカウントアップされる。
【００７１】
ステップＳ２５において、事前に決定され、応用プログラムに記録されているライフサイクル数Ｎと、カウントされた使用回数ｎを比較する。使用回数ｎ値がライフサイクル数Ｎ以下であれば、ステップＳ２７において処理ユニット１０１の制御をＲＯＭ１０２から第１ＲＡＭ１０４へ戻して、待機モード（ＨＡＬＴ）状態とし、次の第２の外部装置１１０からの要求を待つ。使用回数ｎがライフサイクル数Ｎよりも大きければ、ステップＳ２６において、リセット信号を用いてＲＡＭブロック１０３（第１ＲＡＭ１０４と第２ＲＡＭ１０５を含む）の消去を行う。
【００７２】
以上のようにして、製品廃棄の前にＲＡＭブロック１０３内のデータを消去することで、リジェクト処理が行え、セキュリティを確保することができる。
【００７３】
〈第２実施形態〉
次に、本発明システムの第２実施形態について説明する。第２実施形態では、本発明システムは無線タグに適用されている。また、本発明システムを無線タグに利用した場合の有効性について併せて説明する。
【００７４】
無線タグは荷札等に使用されており、例えば、名前、住所、性別等の個人情報が記録されている。また、荷物の運搬経路の記録、例えば、運搬時刻、運搬経路、運搬手段が記録されている。これらの情報(機密データ)は、手持ちまたは据置き型リーダライタ装置(図１の第２の外部装置１１０に相当)と無線タグ間で送受信される。荷物に取り付けられた無線タグとリーダライタ装置は、近接させることが困難であるために、通信距離は長いことが好ましい。また、無線タグにおいては、セキュリティが重要で、無線タグのメモリ(図１の第２ＲＡＭ１０５に相当)に記録された個人情報の管理、運搬経路の改竄等や、無線タグのメモリ（図１の第１ＲＡＭ１０４に相当）に書き込まれている応用プログラムの保護が必要である。
【００７５】
図５に、無線タグに好適な第２実施形態における本発明システム５００の概略構成を示す。尚、図５において、第１実施形態と同じ構成要素については、同じ符号を付して説明する。
【００７６】
第２実施形態では、図１に示す第１実施形態における入出力ポート１０７に代えて、変調回路５０１、復調回路５０２、通信回路５０３、ＲＦアンテナ５０４からなる、例えばＡＳＫ振幅変調を利用した無線通信による入出力ポート５０７を備えている。ここで、本発明システム５００が、第１実施形態と同様に、電池１０８を内蔵していることから、入出力ポート５０７には、電磁誘導による電力給電のための電源回路を設ける必要がない。
【００７７】
図５に示すように、本発明システム５００は、機能ブロックとして、本発明システム５００を制御するＣＰＵ等の処理ユニット１０１と、処理ユニット１０１上で実行されるシステム制御用の固定プログラムを格納するＲＯＭ１０２と、処理ユニット１０１上で実行される応用プログラム及びデータを格納するＲＡＭブロック１０３を備えて構成される。従って、ＲＯＭ１０２に格納された固定プログラムによって、処理ユニット１０１がシステム制御用に制御され、ＲＡＭブロック１０３に格納された応用プログラムによって、処理ユニット１０１が特定用途のために制御されるように構成されている。
【００７８】
また、ＲＡＭブロック１０３は、応用プログラムを格納する第１ＲＡＭ１０４と、応用プログラムの処理結果のデータを格納するための第２ＲＡＭ１０５に分割されている。第１ＲＡＭ１０４においては、書き込みを禁止する機能を持ち、内蔵された電池１０８から定常的に電流を供給することで、機能的に読み出し専用メモリとして動作させることが可能である。また、ＲＡＭブロック１０３に接続されたリセット信号により、記憶内容を消去することが可能である。
【００７９】
入力専用ポート１０６は、製造時に汎用テスタ等を用いて応用プログラムを第１ＲＡＭ１０４に書き込むためのインターフェイスで、受信機能のみを備えたＵＡＲＴ等のシリアル通信ポートである。
【００８０】
本発明システム５００の電源電圧は、電池１０８から供給されている。電池１０８からの電力は、ＲＡＭブロック１０３を含む本発明システム５００に定常的に供給されている。これにより製造時に書き込んだ応用プログラムが消去されることがない。また、電磁誘導による電力供給を受けないので、通信距離はデータ通信のための電波の届く範囲まで可能となる。これにより荷物に取り付けられた無線タグとリーダライタ装置（第２の外部装置１１０）の通信距離を確保することが可能となる。
【００８１】
通信データを送信する際には、処理ユニット１０１により通信回路５０３にデータを設定する。送信データは変調回路５０１にて負荷変調されてアンテナ６０９から出力される。通信データをＲＦアンテナ５０４から受信する場合は、復調回路５０２の復調動作により、通信波形の振幅を検出して通信データを復調している。２値の割り当ては、図７に示すように、ＡＳＫ振幅変調の変調度１０％の場合において、振幅が１００％であれば“１”を９０％であれば“０”を割り当てる。復調されたデータは通信回路５０３で受信された後、第１ＲＡＭ１０４に記憶された応用プログラムの制御を受けた処理ユニット１０１により、ＲＡＭブロック１０３の第２ＲＡＭ１０５に転送され記憶される。以上の変復調方式はＩＳＯ１４４４３規格に準拠している。
【００８２】
第２ＲＡＭ１０５への書き込みは、不揮発性メモリの書き込みに比べて消費する電力が少ないため、電圧の安定化が得られて、よりシステムが安定化する。ＲＡＭブロック１０３がスタティック型のランダムアクセスメモリである場合は、書き込み、消去時に大きな消費電力を必要とすることなく、待機時においてはリーク電流しか発生しないために、待機時における消費電流を実質的に“０”とすることができる。このことにより、システムのライフサイクルを容易に把握し、リジェクト処理を行うことができる。
【００８３】
図８に、無線タグのライフサイクル期間中の発生事象に基づく区分を示す。製造からリジェクト処理までの期間を、製造（Ｔ１）、出荷（Ｔ２）、運用（Ｔ３）、リジェクト処理（Ｔ４）の４つの段階に分けている。
【００８４】
製造段階（Ｔ１）では、製造後のハードウェアテスト、及び、応用プログラムの書き込みが行われる。この処理は、図３に示すステップＳ１１からステップＳ１８までの処理により、応用プログラムの書き込みが行える。また、応用プログラムが書き込まれた後は、入力専用ポート１０６の動作を禁止することで、セキュリティの向上を図り、更には、第１ＲＡＭ１０４の書き込みを禁止することで、応用プログラムの保護を確実にできる。
【００８５】
出荷段階（Ｔ２）では、電池が封止されたおりに、本発明システム５００には定常的に電力が供給されている。
【００８６】
運用段階（Ｔ３）では、無線タグの使用回数は、運搬経路におけるリーダライタ装置からの書き込み回数から決定する。書き込み回数は、運搬経路においてリーダライタ装置の設置箇所で決定する。
【００８７】
リジェクト処理段階（Ｔ４）では、運搬が完了した時点で、リジェクト処理を行う。リジェクト処理は、図３に示した処理手順で実行できる。運搬が完了した時点で、書き込み回数を越えた場合に、応用プログラム及び機密データの消去が行えるために、セキュリティの確保が図られている。
【図面の簡単な説明】
【００８８】
【図１】本発明に係るマイクロコンピュータシステムの基本的な構成を概略的に示すブロック図
【図２】本発明に係るマイクロコンピュータシステムの製造時における応用プログラムの書き込み処理手順を示すフローチャート
【図３】本発明に係るマイクロコンピュータシステムにおけるライフサイクル期間の終了時期を判定し、ＲＡＭブロックの記憶データを消去する処理手順を示すフローチャート
【図４】本発明に係るマイクロコンピュータシステムにおける消費電力モデルと消費電力の時間的推移を示す図
【図５】本発明に係るマイクロコンピュータシステムを無線タグに適用した場合の構成を概略的に示すブロック図
【図６】従来の無線タグの構成例を示すブロック図
【図７】無線タグで使用されるＡＳＫ変調通信波形を示す波形図
【図８】本発明に係るマイクロコンピュータシステムを無線タグに適用した場合のライフサイクルを説明する図
【符号の説明】
【００８９】
１００ 本発明に係るマイクロコンピュータシステム
１０１ 処理ユニット
１０２ ＲＯＭ
１０３ ＲＡＭブロック
１０４ 第１ＲＡＭ
１０５ 第２ＲＡＭ
１０６ 入力専用ポート
１０７ 入出力ポート
１０８ 電池
１０９ 第１の外部装置
１１０ 第２の外部装置
１１１ データバス
１１２ 制御レジスタ
５００ 無線タグ（本発明に係るマイクロコンピュータシステム）
５０１ 変調回路
５０２ 復調回路
５０３ 通信回路
５０４ ＲＦアンテナ
５０７ 入出力ポート
６０１ ＣＰＵ
６０２ 不揮発性メモリ
６０３ 変調回路
６０４ 復調回路
６０５ 電源回路
６０６ 無線周波数（ＲＦ）回路
６０７ 半導体装置
６０８ Ｉ／Ｏ部
６０９ ＲＦアンテナ
６１０ 無線タグ部
【技術分野】
【０００１】
本発明は、無線タグ等の小型電子機器に利用可能な電池を内蔵した低消費電力型マイクロコンピュータシステムに関し、特に、システム内に保持された応用プログラムやデータに対するセキュリティ機能を強化したマイクロコンピュータシステムに関する。
【背景技術】
【０００２】
次世代の情報技術としてユビキタスコンピューテイングが注目されている。身の回りのあらゆるものに小型化されたマイクロコンピュータシステムが組み込まれることが期待されている。この一形態として、対象物を非接触で識別する無線タグが開発されている。
【０００３】
無線タグは商品等の物につけて使う荷札であり、内蔵された不揮発性メモリに物の識別番号（ＩＤ）や価格といった属性情報を格納している。また、不揮発性メモリに、個人情報データとして、名前、住所、性別等を記録している場合もある。また、近年では、不揮発性メモリに応用プログラムを格納して実行することができ、利便性の向上が図られている。無線タグは、消費電力の大きい複雑なプロトコルや暗号処理を必要とせず低消費電力化し易いという利点もある。
【０００４】
無線タグの一例として、下記の特許文献１に開示された無線タグの概略ブロック構成を、図６に示す。また、この無線タグは、電磁誘導を利用した非接触通信でデータの送受信等を行う。図７に、当該無線タグで使用されるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調通信波形を示す。図６に示すように、特許文献１に開示された無線タグ部６１０は、ＣＰＵ６０１、不揮発性メモリ６０２、電源回路６０５、Ｉ／Ｏ部６０８、ＲＦアンテナ６０９から構成されている。また、Ｉ／Ｏ部６０８は、変調回路６０３、復調回路６０４、及び、無線周波数（ＲＦ）回路６０６からなり、無線タグ部６１０のＲＦアンテナ６０９以外の回路部分は、半導体装置６０７で構成されている。データの送受信に使用する無線通信波は１３．５６ＭＨｚの搬送波を持ち、通信データはＡＳＫ振幅変調により上記搬送波に重畳される。ＡＳＫ振幅変調の変調度は１０％程度の低深度になっている。
【０００５】
無線タグを、リーダライタ装置などの外部装置が発生する磁場中に置くと、ＲＦアンテナ６０９の共振作用により交流電力が発生する。この交流電力は電源回路６０５内の整流回路で整流されて半導体装置６０７内の内部回路に供給される。
【０００６】
Ｉ／Ｏ部６０８では、ＣＰＵ６０１の処理で生成された通信データを外部装置に送信する場合に、変調回路６０３の変調動作により通信データが負荷変調されて出力される。逆に、通信データをＲＦアンテナ６０９から受信する場合に、復調回路６０４の復調動作により、通信波形の振幅を検出し、変調度１０％の場合において、振幅が１００％であれば“１”を９０％であれば“０”を割り当てることで通信データを復調する。無線周波数（ＲＦ）回路６０６では、データ通信の入出力を切り換えている。
【０００７】
復調回路６０４で復調されたデータ（応用プログラムのデータを含む。）は、ＣＰＵ６０１の処理により不揮発性メモリ６０２に記憶される。
【０００８】
しかしながら、無線タグは、電波という媒体を介して電力供給を受ける関係で、常時安定な電力を受けられるとは限らない。また、ＲＦアンテナ６０９から得られる電源電圧は外部装置（リーダライタ）との距離に左右されるため、距離が離れると微弱な電力となる可能性がある。従って、無線タグに利用されるシステム及びその構成要素は，いくぶん不安定で微弱な電力でも動作が可能なように、低消費電力化されている必要がある。
【０００９】
合わせて、無線タグに格納された物の識別番号（ＩＤ）や価格といった属性情報、名前、住所、性別等の個人情報、更に、無線タグに書き込まれている応用プログラムのセキュリティ等を確保する必要がある。
【特許文献１】特開２００２−１９７４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記無線タグに代表されるユビキタスコンピューテイングに利用されるマイクロコンピュータシステムには、低消費電力化、セキュリティ確保の要望があり、これらを同時に満足するマイクロコンピュータシステムが必要になっている。
【００１１】
しかしながら、現在のマイクロコンピュータシステムには、下記の問題がある。第一に、これらのマイクロコンピュータシステムに利用される不揮発性メモリは、待機時は非動作とすることにより、その消費電力を“０”に近くすることができ、書き込まれたデータを保持することが可能である。しかしながら、書き込み、または、読み出し時における消費電力が比較的大きいという問題がある。不揮発性メモリとして広く使用されているフラッシュメモリにおいては、ピーク電流で数十ｍＡ程度になる。無線タグに使用された場合、微弱電力下での動作が問題である。また、無線タグの通信距離はその消費電力で変わり、消費電力が大きいと通信距離が短くなるという問題がある。
【００１２】
第二に、セキュリティ上の問題としては、製品が廃棄された場合に、廃棄した製品が第三者に渡って利用される可能性がある。これらの製品が応用プログラム及びデータの書き換え等により他の目的に利用されたり、場合によっては悪用されたりする可能性がある。
【００１３】
第三に、製品が廃棄された場合、応用プログラムが製品に残留してしまうという問題がある。この場合、応用プログラム及びデータが漏洩、流出する可能性があり、セキュリティ上好ましくない。従って、製品を廃棄する場合、セキュリティを確保するための適切な処置（以下、「リジェクト処理」と称す。）を行わなければならないという問題がある。
【００１４】
上述の特許文献１に開示された無線タグにおいては、これらの問題に関しては何ら考慮されておらず、当該問題が存在する。
【００１５】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ユビキタスコンピューテイングに利用されるマイクロコンピュータシステムへの要望、即ち、低消費電力化とともにセキュリティの確保が可能なマイクロコンピュータシステムを提供する点にある。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係るマイクロコンピュータシステムは、システム制御を行う処理ユニットと、プログラム及びデータを格納するＲＡＭブロックと、システム制御用の固定プログラムを格納するＲＯＭと、前記ＲＡＭブロックに格納する応用プログラムを取り込むための入力専用ポートと、外部装置との間でデータと制御信号を送受信するための入出力ポートと、少なくとも前記処理ユニットと前記ＲＡＭブロックと前記ＲＯＭに電源供給するための内蔵電池と、を備えてなり、前記処理ユニットが、前記応用プログラムを取り込んだ後に、前記入力専用ポートの動作を禁止することを第１の特徴とする。
【００１７】
上記第１の特徴の構成とすることで、製造時、入力専用ポートを通じて応用プログラムをプログラム格納用ＲＡＭへ書き込み、書き込んだ後に入力専用ポートの動作を処理ユニットが禁止状態に設定することで、外部から応用プログラムへのアクセス経路を遮断して、応用プログラムの書き換えや漏洩、流出を防止できる。
【００１８】
また、上記第１の特徴では、プログラム及びデータを格納する手段として内蔵電池で駆動されるＲＡＭブロックを用いることにより、従来用いられていたフラッシュメモリのように書き込み或いは消去時に大きな電力を消費することなく、記憶したデータの不揮発性と低消費電力という要求を同時に満たすことが可能となる。
【００１９】
また、応用プログラムをＲＡＭブロックに書き込む構成とすることで、システムに柔軟性を与え、製造段階でのプログラムの変更を容易にすることが可能となる。製造段階の初期に応用プログラムの内容が決定されていなくても、製造の最終工程で応用プログラムを書き込むことが可能で、製造と応用プログラム開発が平行して進められ、結果として製品の短納期化が可能である。
【００２０】
近年、マイクロコンピュータシステムに内蔵して利用される電池は、小型化や薄型化（厚み、約１.５ｍｍ）が進んでいる。小型でありながら３.０Ｖ仕様で５００ｍＡｈ（２.５Ｖ終端電圧）を越える電力容量を持つものもある。これらの電池は、無線タグなどの小型電子機器に利用でき、しかも外部からの無線による電力供給がないので安定して通信距離を大きくできる。従って、上記第１の特徴では、内蔵電池を使用することで、無線による電力供給時における通信距離の問題を解消できる。
【００２１】
尚、上記第１の特徴の構成における入出力ポートは、入出力端子と入力端子と出力端子の少なくとも２種類以上の組み合わせで構成されている場合、或いは、入出力端子だけで構成されている場合が想定される。
【００２２】
本発明に係るマイクロコンピュータシステムは、上記第１の特徴に加えて、前記処理ユニットが、前記応用プログラムを取り込んだ後に、更に、前記ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を書き込み禁止状態にすることを第２の特徴とする。
【００２３】
上記第２の特徴の構成によれば、ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域の書き込みが禁止されることで、用途に応じて応用プログラムの書き込みを可能としながら、書き込み後は読み出し専用メモリとして機能させることが可能となり、ＲＡＭブロックに書き込まれた応用プログラムをより確実に保護することができる。例えば、悪意のある第三者によるプログラムの改竄から保護することが可能となり、更には、内蔵電池の消耗等により、電源電圧が不安定になった場合等、不用意な書き込みに対して応用プログラムの安全を図ることができる。また、内蔵電池から電力が供給されている期間中、ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を機能的に読み出し専用メモリとして使用することが可能である。応用プログラムを実行させるには、ＣＰＵの制御を、ＲＯＭからプログラム格納ＲＡＭへ移して実行させることが可能である。上記第２の特徴のような構成とすることにより、フラッシュメモリ等の不揮発性メモリを採用する場合に比較し、前述のように低消費電力化が可能となる。更に、ＲＯＭの用途を応用プログラムの実行制御等のマイクロコンピュータシステムの制御プログラムの格納用に限定し、応用プログラムをＲＡＭブロックに格納することにより、本発明に係るマイクロコンピュータシステムの製造後においてもプログラムの変更が可能となり用途に応じて柔軟な応用が可能となる。
【００２４】
本発明に係るマイクロコンピュータシステムは、上記第１の特徴に加えて、前記ＲＡＭブロックが少なくとも第１ＲＡＭと第２ＲＡＭを備えて構成され、前記処理ユニットが、第１の外部装置の要求に応じて、前記固定プログラムの一部をなす第１処理プログラムを実行して、前記応用プログラムを、前記入力専用ポートを経由して取り込み前記第１ＲＡＭに格納した後、前記入力専用ポートの動作と前記第１ＲＡＭへの書き込み動作を禁止し、前記第１ＲＡＭは、前記書き込み動作が禁止された後、読み出し専用のプログラムメモリとして動作し、前記処理ユニットは、第２の外部装置の要求に応じて、前記第１ＲＡＭに格納された前記応用プログラムを実行し、当該実行により生成されたデータを前記第２ＲＡＭに記憶することを第３の特徴とする。
【００２５】
上記第３の特徴の構成によれば、上記第２の特徴の構成をより具体的に実現でき、上記第１及び第２の特徴の作用効果を奏することができる。
【００２６】
本発明に係るマイクロコンピュータシステムは、上記第３の特徴に加えて、前記処理ユニットが、前記固定プログラムの一部をなす第２処理プログラムを実行して、前記応用プログラムの使用回数が、前記使用回数から決定されるシステム全体の累積消費電力量と前記内蔵電池の電力容量から導出されるライフサイクルに達する直前または直後に、前記第１ＲＡＭと前記第２ＲＡＭに記憶されたプログラム及びデータをハードウェア的手段により強制的にリセットすることを第４の特徴とする。
【００２７】
上記第４の特徴の構成によれば、本発明に係るマイクロコンピュータシステムのライフサイクルを把握でき、セキュリティ確保のためのリジェクト処理を行った後に安全にシステムを廃棄することができる。また、固定プログラムの一部をなす第２処理プログラムにライフサイクルを計算するプログラムを組み込むことで、応用プログラムを作成する場合、応用プログラム作成者はライフサイクル計算処理を気にせずプログラムを作成することができる。
【００２８】
ところで、第１ＲＡＭと第２ＲＡＭを後述するスタティック型のランダムアクセスメモリで構成した場合において、内蔵電池が消耗してその出力電圧が低下した場合に、ＣＰＵ等の処理ユニットが動作不能となった後も、当該低電源電圧状態で、第１ＲＡＭと第２ＲＡＭは記憶データを保持可能な場合がある。従って、システムとしてのライフサイクルが終了しても、第１ＲＡＭと第２ＲＡＭは依然として不揮発性メモリとして機能している可能性が高い。上記第４の特徴の構成によれば、処理ユニットが動作可能なライフサイクル期間中に、確実に第１ＲＡＭと第２ＲＡＭに対するリジェクト処理を実行することができるため、応用プログラムやデータの漏洩及び流出を確実に防止できる。
【００２９】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを第５の特徴とする。
【００３０】
上記第５の特徴の構成によれば、処理ユニット等の機能ブロックを半導体装置として構成することで、マイクロコンピュータシステムを小型電子機器として構築することが可能である。更に、ＲＡＭブロックを不揮発性でありながら消費電力の極めて小さな書き込み可能なメモリとして用いることができる。
【００３１】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記ＲＡＭブロックはスタティック型のランダムアクセスメモリからなることを第６の特徴とする。
【００３２】
上記第６の特徴の構成によれば、書き込み或いは消去動作時に大きな電力消費を必要とすることなく、更に、待機状態においてはリーク電流しか発生しないため実質的に待機時の電力消費をなくすることが可能となるため、ＲＡＭブロックを不揮発性でありながら消費電力の極めて小さな書き込み可能なメモリとして用いることができる。
【００３３】
本発明に係るマイクロコンピュータシステムは、上記何れかの特徴に加えて、前記入出力ポートが、前記外部装置との間でデータと制御信号を無線で送受信可能に構成されていることを第７の特徴とする。
【００３４】
上記第７の特徴の構成によれば、本発明に係るマイクロコンピュータシステムを無線タグとして構築することが可能である。
【００３５】
本発明に係る半導体装置は、上記何れかの特徴を備えたマイクロコンピュータシステムにおける前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする。更に、本発明に係る無線タグは、上記第７の特徴を備えたマイクロコンピュータシステムを備えてなることを特徴とする。
【発明を実施するための最良の形態】
【００３６】
以下、本発明に係るマイクロコンピュータシステム（以下、適宜「本発明システム」と称す。）の実施の形態を、図面に基づき説明する。
【００３７】
〈第１実施形態〉
図１に、本発明システムの基本的な構成を概略的に示す。図１に示すように、本発明システム１００は、内蔵電池１０８による電池駆動であり、電池１０８は本発明システム１００の筐体（パッケージ）内に内蔵（封止）されている。本発明システム１００の電源は、電池１０８以外からは供給されておらず、また電池１０８を交換するための手段は持たない。また、製造段階に電池１０８を装填する以外に、充電器等による充電や、太陽電池等による電力供給がなく、即ち外部からのエネルギー供給は受けない。本発明システム１００は、そのライフサイクル期間中、内蔵された電池１０８から定常的に電力が供給される。このように電池１０８は、電池の交換や取り外した後に外部からの電力供給による悪意のある再利用を防止するために、上述のようにシステム内部に封止されていることが望ましい。
【００３８】
図１に示すように、本発明システム１００は、機能ブロックとして、本発明システム１００を制御するＣＰＵ等の処理ユニット１０１と、処理ユニット１０１上で実行されるシステム制御用の固定プログラムを格納するＲＯＭ１０２と、処理ユニット１０１上で実行される応用プログラム及びデータを格納するＲＡＭブロック１０３を備えて構成される。従って、ＲＯＭ１０２に格納された固定プログラムによって、処理ユニット１０１がシステム制御用に制御され、ＲＡＭブロック１０３に格納された応用プログラムによって、処理ユニット１０１が特定用途のために制御されるように構成されている。
【００３９】
また、ＲＡＭブロック１０３は、応用プログラムを格納する第１ＲＡＭ１０４と、応用プログラムの処理結果のデータを格納するための第２ＲＡＭ１０５に分割されている。第１ＲＡＭ１０４においては、書き込みを禁止する機能を持ち、内蔵された電池１０８から定常的に電流を供給することで、機能的に読み出し専用メモリとして動作させることが可能である。また、ＲＡＭブロック１０３に接続されたリセット信号により、記憶内容を消去することが可能である。
【００４０】
更に、本発明システム１００は、第１の外部装置１０９からＲＡＭブロック１０３に格納する応用プログラムを取り込むための入力専用ポート１０６と、第２の外部装置１１０との間でデータと制御信号を送受信するための入出力ポート１０７を備えて構成されている。第１の外部装置１０９は、製造時の汎用テスタ評価や、ＰＲＯＭライタでの評価を想定した外部装置であり、第２の外部装置１１０は、本発明システム１００の使用環境（送受信装置等）を想定した外部装置である。上記の各機能ブロック１０１〜１０３、入力専用ポート１０６、及び、入出力ポート１０７は、データバス１１１を介して相互に接続されている。尚、図１において、各機能ブロック１０１〜１０３間のアドレスバス及び制御信号バス等の記載は省略している。
【００４１】
入力専用ポート１０６及び入出力ポート１０７はシリアル、パラレル等のインターフェイスの形態には特に制限はない（場合によっては、アナログ入出力や非接触の通信形態がある）が、本実施形態では、下記に示すインターフェイスを採用する。
【００４２】
本実施形態では、本発明システム１００の電池１０８以外の各機能ブロック１０１〜１０３、入力専用ポート１０６、及び、入出力ポート１０７が、単一の半導体基板上に形成され半導体装置として構成される。本発明システム１００の電池１０８以外の部分を半導体装置に構成すれば、各機能ブロック間の接続において余分な電力消費がなく、より低消費電力化が可能で小型電子機器として構成できる。尚、本発明システム１００の電池１０８以外の部分をプリント基板等の基板上に構成する形態であっても構わない。
【００４３】
入力専用ポート１０６は、製造時に汎用テスタ等を用いて応用プログラムを第１ＲＡＭ１０４に読み込むためのインターフェイスであって、本発明システム１００に端子上の制約がある場合は、受信機能のみを備えたＵＡＲＴ等のシリアル通信ポートが利用できる。汎用テスタ等の第１の外部装置１０９からは、応用プログラムのデータがＵＡＲＴ通信のフォーマットに従い、シリアルに送信されてきており、入力専用ポート１０６の内部レジスタ（内部バッファ）に順次書き込まれる。処理ユニット１０１は、ＲＯＭ１０２内に記録されている第１処理プログラム（固定プログラムの一部）を実行することで、入力専用ポート１０６の内部レジスタのデータ（応用プログラム）を順次第１ＲＡＭ１０４に転送して格納する。
【００４４】
このように、ＲＯＭ１０２には、データ入力或いはＲＡＭブロック１０３への書き込み、消去等の制御プログラムが格納される。更に、応用プログラムは外部装置から入力される構成とすることにより、本発明システム１００は、その応用（用途）が固定されることはない。
【００４５】
また、応用プログラムのデータの第１ＲＡＭ１０４への書き込みが完了した場合は、処理ユニット１０１から制御レジスタ１１２を動作禁止状態に設定することにより、制御レジスタ１１２から出力される動作禁止信号によって入力専用ポート１０６の動作を禁止することが可能に構成されている。
【００４６】
入出力ポート１０７は、送受信装置等の第２の外部装置１１０との通信を行うためのポートとして使用され、第２の外部装置１１０がシリアル通信を必要とした場合は、ＵＡＲＴ等のシリアル通信ポートが利用できる。応用プログラムの実行により、処理ユニット１０１から入出力ポート１０７を制御することができ、第２の外部装置１１０とのデータ通信を行い、そのデータ通信の結果であるデータを第２ＲＡＭ１０５に格納することが可能である。
【００４７】
図２に、製造時における応用プログラムの書き込み処理手順を示す。当該書き込み処理は、製造時ハードウェアテストの最終工程に組み込まれることが望ましい。本書き込み処理手順に沿って、本発明システム１００の動作を説明することで、本発明システム１００内の各機能ブロック１０１〜１０３の機能及び動作がより一層明確となる。
【００４８】
図２に示す処理手順では、応用プログラムを第１ＲＡＭ１０４に格納するための初期設定モード（ステップＳ１１〜Ｓ１６）から、応用プログラムの格納が終了して本発明システム１００を待機状態に移す待機モード（ステップＳ１７）までの説明を行う。
【００４９】
ステップＳ１１において、第１の外部装置１０９からクロック端子を介してクロックを供給する。次に、ＴＥＳＴ端子を“Ｈ”（高レベル）に設定することで、テストモードに入る。このとき、入力専用ポート１０６は活性化されている。
【００５０】
ステップＳ１２において、本発明システム１００はテストモードにおける所定のテストを実施する。これらは一般的ハードウェアテストと同等であり、処理ユニット１０１、ＲＯＭ１０２、ＲＡＭブロック１０３、入力専用ポート１０６、入出力ポート１０７の各機能ブロックのテストをセルフテストによって実施している。テストの詳細については本願の目的とは直接関係しないので、ここでは説明を省略する。
【００５１】
ステップＳ１３において、汎用テスタ等の第１の外部装置１０９から応用プログラムの転送開始を示すコマンドが送信される。処理ユニット１０１は、入力専用ポート１０６を通してこのコマンドを受信すると、ＲＯＭ１０２に格納されている第１処理プログラムの実行を開始し、転送される応用プログラムを第１ＲＡＭ１０４上に格納するための受信準備をする。
【００５２】
ステップＳ１４において、汎用テスタ等の第１の外部装置１０９から、応用プログラムのデータがＵＡＲＴのフォーマットに従い、順次シリアルに送信され入力専用ポート１０６内のレジスタ(内部バッファ)に一旦保存される。ＲＯＭ１０２の第１処理プログラムによって、レジスタ内に保存された応用プログラムのデータは、順次第１ＲＡＭ１０４の所定アドレスに書き込まれていく。応用プログラムの書き込みが終了すると、ＲＯＭ１０２の第１処理プログラムは、以下のステップＳ１５、Ｓ１６、Ｓ１７を実行する。
【００５３】
ステップＳ１５において、入力専用ポート１０６の動作を禁止する。入力専用ポート１０６は処理ユニット１０１からのレジスタ制御により、非活性化する。
【００５４】
ステップＳ１６において、第１ＲＡＭ１０４への書き込み機能を禁止する。この時点で、第１ＲＡＭ１０４は読み出し専用メモリとなる。
【００５５】
ステップＳ１７において、本発明システム１００を待機モードとする。
【００５６】
ステップＳ１８において、ＴＥＳＴ端子＝“Ｌ”（低レベル）とすることで、本発明システム１００をテストモードから開放して、通常の動作モードに入る。
【００５７】
次に、本発明システム１００で構成される電子機器（製品）のリジェクト処理について説明する。
【００５８】
図４に、本発明システム１００における消費電力モデルを記載する。この消費電力モデルでは、Ｐ１を初期設定モードにおける消費電力量、Ｐ２を待機（ＨＡＬＴ）モードにおける消費電力量、Ｐ３を本発明システム１００の１回の動作にかかる消費電力量、と夫々定義している。
【００５９】
本発明システム１００が、ライフサイクル期間中に消費する総消費電力量ＰＴは、下記の数１で表すことができる。尚、数１中のＮが本発明システム１００の総動作回数（ライフサイクル）を表している。
【００６０】
（数１）
ＰＴ＝Ｐ１＋Ｐ２×Ｎ＋Ｐ３×Ｎ
【００６１】
ここで、初期設定モードにおける消費電力量Ｐ１、及び、本発明システム１００の１回の動作にかかる消費電力量Ｐ３は、製品の評価等を通じて実使用状況に依存して決定され得る。
【００６２】
待機（ＨＡＬＴ）モードにおける消費電力量Ｐ２は、今日の低消費型マイクロコンピュータでは、電池１０８の電流容量（Ａｈ）から換算される電力容量（Ｗｈ）に対して十分に小さく、更に、ＲＡＭブロック１０３にスタティック型のランダムアクセスメモリを用いた場合、待機モードではリーク電流しか電力消費に寄与しないので、実質的にＰ２＝０として扱える。
【００６３】
以上より、数１で与えられるライフサイクル期間中に消費する総消費電力量ＰＴが、電池１０８の初期電力容量ＰＢに等しくなると、ライフサイクル期間が終了するので、本発明システム１００のライフサイクルＮが、下記の数２で与えられる。
【００６４】
（数２）
Ｎ＝（ＰＢ−Ｐ１）／Ｐ３
【００６５】
従って、ライフサイクルＮは、電池１０８の許容電流容量及び本発明システム１００の消費電力量Ｐ１，Ｐ３の評価等から実使用状況に依存して決定され得る。本処理は、ＲＯＭ１０２に格納されている固定プログラムの一部をなす第２の処理プログラムに、応用プログラムが使用された回数ｎを計数するプログラムを組み込んでおき、回数ｎがライフサイクルＮに等しくなるか、或いは、大きくなった場合に、ライフサイクル期間の終了判定をして、第１ＲＡＭ１０４と第２ＲＡＭ１０５に夫々格納されている応用プログラムと実行の結果であるデータを消去する消去プログラムを実行させる。
【００６６】
図３に、ライフサイクルＮを決定し、応用プログラム及び実行の結果であるデータを消去する処理手順を示す。
【００６７】
ステップＳ２１において、第２の外部装置１１０に接続されることで応用プログラムが実行される。
【００６８】
ステップＳ２２において、第１ＲＡＭ１０４に格納された応用プログラムの仕様に応じたプログラムが実行される。
【００６９】
ステップＳ２３において、応用プログラムが終了した時、処理ユニット１０１の制御を第１ＲＡＭ１０４からＲＯＭ１０２へ移して第２処理プログラムを実行する。
【００７０】
ステップＳ２４において、使用回数ｎをカウントする。カウント数は処理ユニット１０１内のレジスタに格納され、使用される毎にカウントアップされる。
【００７１】
ステップＳ２５において、事前に決定され、応用プログラムに記録されているライフサイクル数Ｎと、カウントされた使用回数ｎを比較する。使用回数ｎ値がライフサイクル数Ｎ以下であれば、ステップＳ２７において処理ユニット１０１の制御をＲＯＭ１０２から第１ＲＡＭ１０４へ戻して、待機モード（ＨＡＬＴ）状態とし、次の第２の外部装置１１０からの要求を待つ。使用回数ｎがライフサイクル数Ｎよりも大きければ、ステップＳ２６において、リセット信号を用いてＲＡＭブロック１０３（第１ＲＡＭ１０４と第２ＲＡＭ１０５を含む）の消去を行う。
【００７２】
以上のようにして、製品廃棄の前にＲＡＭブロック１０３内のデータを消去することで、リジェクト処理が行え、セキュリティを確保することができる。
【００７３】
〈第２実施形態〉
次に、本発明システムの第２実施形態について説明する。第２実施形態では、本発明システムは無線タグに適用されている。また、本発明システムを無線タグに利用した場合の有効性について併せて説明する。
【００７４】
無線タグは荷札等に使用されており、例えば、名前、住所、性別等の個人情報が記録されている。また、荷物の運搬経路の記録、例えば、運搬時刻、運搬経路、運搬手段が記録されている。これらの情報(機密データ)は、手持ちまたは据置き型リーダライタ装置(図１の第２の外部装置１１０に相当)と無線タグ間で送受信される。荷物に取り付けられた無線タグとリーダライタ装置は、近接させることが困難であるために、通信距離は長いことが好ましい。また、無線タグにおいては、セキュリティが重要で、無線タグのメモリ(図１の第２ＲＡＭ１０５に相当)に記録された個人情報の管理、運搬経路の改竄等や、無線タグのメモリ（図１の第１ＲＡＭ１０４に相当）に書き込まれている応用プログラムの保護が必要である。
【００７５】
図５に、無線タグに好適な第２実施形態における本発明システム５００の概略構成を示す。尚、図５において、第１実施形態と同じ構成要素については、同じ符号を付して説明する。
【００７６】
第２実施形態では、図１に示す第１実施形態における入出力ポート１０７に代えて、変調回路５０１、復調回路５０２、通信回路５０３、ＲＦアンテナ５０４からなる、例えばＡＳＫ振幅変調を利用した無線通信による入出力ポート５０７を備えている。ここで、本発明システム５００が、第１実施形態と同様に、電池１０８を内蔵していることから、入出力ポート５０７には、電磁誘導による電力給電のための電源回路を設ける必要がない。
【００７７】
図５に示すように、本発明システム５００は、機能ブロックとして、本発明システム５００を制御するＣＰＵ等の処理ユニット１０１と、処理ユニット１０１上で実行されるシステム制御用の固定プログラムを格納するＲＯＭ１０２と、処理ユニット１０１上で実行される応用プログラム及びデータを格納するＲＡＭブロック１０３を備えて構成される。従って、ＲＯＭ１０２に格納された固定プログラムによって、処理ユニット１０１がシステム制御用に制御され、ＲＡＭブロック１０３に格納された応用プログラムによって、処理ユニット１０１が特定用途のために制御されるように構成されている。
【００７８】
また、ＲＡＭブロック１０３は、応用プログラムを格納する第１ＲＡＭ１０４と、応用プログラムの処理結果のデータを格納するための第２ＲＡＭ１０５に分割されている。第１ＲＡＭ１０４においては、書き込みを禁止する機能を持ち、内蔵された電池１０８から定常的に電流を供給することで、機能的に読み出し専用メモリとして動作させることが可能である。また、ＲＡＭブロック１０３に接続されたリセット信号により、記憶内容を消去することが可能である。
【００７９】
入力専用ポート１０６は、製造時に汎用テスタ等を用いて応用プログラムを第１ＲＡＭ１０４に書き込むためのインターフェイスで、受信機能のみを備えたＵＡＲＴ等のシリアル通信ポートである。
【００８０】
本発明システム５００の電源電圧は、電池１０８から供給されている。電池１０８からの電力は、ＲＡＭブロック１０３を含む本発明システム５００に定常的に供給されている。これにより製造時に書き込んだ応用プログラムが消去されることがない。また、電磁誘導による電力供給を受けないので、通信距離はデータ通信のための電波の届く範囲まで可能となる。これにより荷物に取り付けられた無線タグとリーダライタ装置（第２の外部装置１１０）の通信距離を確保することが可能となる。
【００８１】
通信データを送信する際には、処理ユニット１０１により通信回路５０３にデータを設定する。送信データは変調回路５０１にて負荷変調されてアンテナ６０９から出力される。通信データをＲＦアンテナ５０４から受信する場合は、復調回路５０２の復調動作により、通信波形の振幅を検出して通信データを復調している。２値の割り当ては、図７に示すように、ＡＳＫ振幅変調の変調度１０％の場合において、振幅が１００％であれば“１”を９０％であれば“０”を割り当てる。復調されたデータは通信回路５０３で受信された後、第１ＲＡＭ１０４に記憶された応用プログラムの制御を受けた処理ユニット１０１により、ＲＡＭブロック１０３の第２ＲＡＭ１０５に転送され記憶される。以上の変復調方式はＩＳＯ１４４４３規格に準拠している。
【００８２】
第２ＲＡＭ１０５への書き込みは、不揮発性メモリの書き込みに比べて消費する電力が少ないため、電圧の安定化が得られて、よりシステムが安定化する。ＲＡＭブロック１０３がスタティック型のランダムアクセスメモリである場合は、書き込み、消去時に大きな消費電力を必要とすることなく、待機時においてはリーク電流しか発生しないために、待機時における消費電流を実質的に“０”とすることができる。このことにより、システムのライフサイクルを容易に把握し、リジェクト処理を行うことができる。
【００８３】
図８に、無線タグのライフサイクル期間中の発生事象に基づく区分を示す。製造からリジェクト処理までの期間を、製造（Ｔ１）、出荷（Ｔ２）、運用（Ｔ３）、リジェクト処理（Ｔ４）の４つの段階に分けている。
【００８４】
製造段階（Ｔ１）では、製造後のハードウェアテスト、及び、応用プログラムの書き込みが行われる。この処理は、図３に示すステップＳ１１からステップＳ１８までの処理により、応用プログラムの書き込みが行える。また、応用プログラムが書き込まれた後は、入力専用ポート１０６の動作を禁止することで、セキュリティの向上を図り、更には、第１ＲＡＭ１０４の書き込みを禁止することで、応用プログラムの保護を確実にできる。
【００８５】
出荷段階（Ｔ２）では、電池が封止されたおりに、本発明システム５００には定常的に電力が供給されている。
【００８６】
運用段階（Ｔ３）では、無線タグの使用回数は、運搬経路におけるリーダライタ装置からの書き込み回数から決定する。書き込み回数は、運搬経路においてリーダライタ装置の設置箇所で決定する。
【００８７】
リジェクト処理段階（Ｔ４）では、運搬が完了した時点で、リジェクト処理を行う。リジェクト処理は、図３に示した処理手順で実行できる。運搬が完了した時点で、書き込み回数を越えた場合に、応用プログラム及び機密データの消去が行えるために、セキュリティの確保が図られている。
【図面の簡単な説明】
【００８８】
【図１】本発明に係るマイクロコンピュータシステムの基本的な構成を概略的に示すブロック図
【図２】本発明に係るマイクロコンピュータシステムの製造時における応用プログラムの書き込み処理手順を示すフローチャート
【図３】本発明に係るマイクロコンピュータシステムにおけるライフサイクル期間の終了時期を判定し、ＲＡＭブロックの記憶データを消去する処理手順を示すフローチャート
【図４】本発明に係るマイクロコンピュータシステムにおける消費電力モデルと消費電力の時間的推移を示す図
【図５】本発明に係るマイクロコンピュータシステムを無線タグに適用した場合の構成を概略的に示すブロック図
【図６】従来の無線タグの構成例を示すブロック図
【図７】無線タグで使用されるＡＳＫ変調通信波形を示す波形図
【図８】本発明に係るマイクロコンピュータシステムを無線タグに適用した場合のライフサイクルを説明する図
【符号の説明】
【００８９】
１００ 本発明に係るマイクロコンピュータシステム
１０１ 処理ユニット
１０２ ＲＯＭ
１０３ ＲＡＭブロック
１０４ 第１ＲＡＭ
１０５ 第２ＲＡＭ
１０６ 入力専用ポート
１０７ 入出力ポート
１０８ 電池
１０９ 第１の外部装置
１１０ 第２の外部装置
１１１ データバス
１１２ 制御レジスタ
５００ 無線タグ（本発明に係るマイクロコンピュータシステム）
５０１ 変調回路
５０２ 復調回路
５０３ 通信回路
５０４ ＲＦアンテナ
５０７ 入出力ポート
６０１ ＣＰＵ
６０２ 不揮発性メモリ
６０３ 変調回路
６０４ 復調回路
６０５ 電源回路
６０６ 無線周波数（ＲＦ）回路
６０７ 半導体装置
６０８ Ｉ／Ｏ部
６０９ ＲＦアンテナ
６１０ 無線タグ部
【特許請求の範囲】
【請求項１】
システム制御を行う処理ユニットと、
プログラム及びデータを格納するＲＡＭブロックと、
システム制御用の固定プログラムを格納するＲＯＭと、
前記ＲＡＭブロックに格納する応用プログラムを取り込むための入力専用ポートと、
外部装置との間でデータと制御信号を送受信するための入出力ポートと、
少なくとも前記処理ユニットと前記ＲＡＭブロックと前記ＲＯＭに電源供給するための内蔵電池と、を備えてなり、
前記処理ユニットは、前記応用プログラムを取り込んだ後に、前記入力専用ポートの動作を禁止することを特徴とするマイクロコンピュータシステム。
【請求項２】
前記処理ユニットは、前記応用プログラムを取り込んだ後に、更に、前記ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を書き込み禁止状態にすることを特徴とする請求項１に記載のマイクロコンピュータシステム。
【請求項３】
前記ＲＡＭブロックが少なくとも第１ＲＡＭと第２ＲＡＭを備えて構成され、
前記処理ユニットは、第１の外部装置の要求に応じて、前記固定プログラムの一部をなす第１処理プログラムを実行して、前記応用プログラムを、前記入力専用ポートを経由して取り込み前記第１ＲＡＭに格納した後、前記入力専用ポートの動作と前記第１ＲＡＭへの書き込み動作を禁止し、
前記第１ＲＡＭは、前記書き込み動作が禁止された後、読み出し専用のプログラムメモリとして動作し、
前記処理ユニットは、第２の外部装置の要求に応じて、前記第１ＲＡＭに格納された前記応用プログラムを実行し、当該実行により生成されたデータを前記第２ＲＡＭに記憶することを特徴とする請求項１に記載のマイクロコンピュータシステム。
【請求項４】
前記処理ユニットは、前記固定プログラムの一部をなす第２処理プログラムを実行して、前記応用プログラムの使用回数が、前記使用回数から決定されるシステム全体の累積消費電力量と前記内蔵電池の電力容量から導出されるライフサイクルに達する直前または直後に、前記第１ＲＡＭと前記第２ＲＡＭに記憶されたプログラム及びデータをハードウェア的手段により強制的にリセットすることを特徴とする請求項３に記載のマイクロコンピュータシステム。
【請求項５】
前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする請求項１〜４の何れか１項に記載のマイクロコンピュータシステム。
【請求項６】
前記ＲＡＭブロックはスタティック型のランダムアクセスメモリからなることを特徴とする請求項１〜５の何れか１項に記載のマイクロコンピュータシステム。
【請求項７】
前記入出力ポートが、前記外部装置との間でデータと制御信号を無線で送受信可能に構成されていることを特徴とする請求項１〜６の何れか１項に記載のマイクロコンピュータシステム。
【請求項８】
請求項１〜７の何れか１項に記載のマイクロコンピュータシステムにおける前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする半導体装置。
【請求項９】
請求項７に記載のマイクロコンピュータシステムを備えてなることを特徴とする無線タグ。
【請求項１】
システム制御を行う処理ユニットと、
プログラム及びデータを格納するＲＡＭブロックと、
システム制御用の固定プログラムを格納するＲＯＭと、
前記ＲＡＭブロックに格納する応用プログラムを取り込むための入力専用ポートと、
外部装置との間でデータと制御信号を送受信するための入出力ポートと、
少なくとも前記処理ユニットと前記ＲＡＭブロックと前記ＲＯＭに電源供給するための内蔵電池と、を備えてなり、
前記処理ユニットは、前記応用プログラムを取り込んだ後に、前記入力専用ポートの動作を禁止することを特徴とするマイクロコンピュータシステム。
【請求項２】
前記処理ユニットは、前記応用プログラムを取り込んだ後に、更に、前記ＲＡＭブロックの少なくとも前記応用プログラムを格納した記憶領域を書き込み禁止状態にすることを特徴とする請求項１に記載のマイクロコンピュータシステム。
【請求項３】
前記ＲＡＭブロックが少なくとも第１ＲＡＭと第２ＲＡＭを備えて構成され、
前記処理ユニットは、第１の外部装置の要求に応じて、前記固定プログラムの一部をなす第１処理プログラムを実行して、前記応用プログラムを、前記入力専用ポートを経由して取り込み前記第１ＲＡＭに格納した後、前記入力専用ポートの動作と前記第１ＲＡＭへの書き込み動作を禁止し、
前記第１ＲＡＭは、前記書き込み動作が禁止された後、読み出し専用のプログラムメモリとして動作し、
前記処理ユニットは、第２の外部装置の要求に応じて、前記第１ＲＡＭに格納された前記応用プログラムを実行し、当該実行により生成されたデータを前記第２ＲＡＭに記憶することを特徴とする請求項１に記載のマイクロコンピュータシステム。
【請求項４】
前記処理ユニットは、前記固定プログラムの一部をなす第２処理プログラムを実行して、前記応用プログラムの使用回数が、前記使用回数から決定されるシステム全体の累積消費電力量と前記内蔵電池の電力容量から導出されるライフサイクルに達する直前または直後に、前記第１ＲＡＭと前記第２ＲＡＭに記憶されたプログラム及びデータをハードウェア的手段により強制的にリセットすることを特徴とする請求項３に記載のマイクロコンピュータシステム。
【請求項５】
前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする請求項１〜４の何れか１項に記載のマイクロコンピュータシステム。
【請求項６】
前記ＲＡＭブロックはスタティック型のランダムアクセスメモリからなることを特徴とする請求項１〜５の何れか１項に記載のマイクロコンピュータシステム。
【請求項７】
前記入出力ポートが、前記外部装置との間でデータと制御信号を無線で送受信可能に構成されていることを特徴とする請求項１〜６の何れか１項に記載のマイクロコンピュータシステム。
【請求項８】
請求項１〜７の何れか１項に記載のマイクロコンピュータシステムにおける前記処理ユニット、前記ＲＡＭブロック、前記ＲＯＭ、前記入力専用ポート、及び、前記入出力ポートを、単一の半導体基板上に形成してなることを特徴とする半導体装置。
【請求項９】
請求項７に記載のマイクロコンピュータシステムを備えてなることを特徴とする無線タグ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１８６５６（Ｐ２００６−１８６５６Ａ）
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−１９６８１９（Ｐ２００４−１９６８１９）
【出願日】平成１６年７月２日（２００４．７．２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１６年７月２日（２００４．７．２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]