マルチセル電池パック保護回路
【課題】電池パックの過電圧充電および不足電圧放電を防止する。
【解決手段】電圧検出回路が、状態感知回路と比較回路を含むことができる。状態感知回路は、複数の電池セルの各電池セルについてのセル電圧を同時に検出することができる。比較回路は、セル電圧の最大値を第１の(高電圧)閾値と比較し、セル電圧の最小値を第２の(低電圧)閾値と比較することによって、検出された複数のセル電圧を所定の電圧閾値と同時に比較することができる。比較回路は、セル電圧がそれぞれの電圧閾値を満たさないとき、指示信号を生成することもできる。
【解決手段】電圧検出回路が、状態感知回路と比較回路を含むことができる。状態感知回路は、複数の電池セルの各電池セルについてのセル電圧を同時に検出することができる。比較回路は、セル電圧の最大値を第１の(高電圧)閾値と比較し、セル電圧の最小値を第２の(低電圧)閾値と比較することによって、検出された複数のセル電圧を所定の電圧閾値と同時に比較することができる。比較回路は、セル電圧がそれぞれの電圧閾値を満たさないとき、指示信号を生成することもできる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電池保護回路に関し、より詳しくは、マルチセル再充電可能電池パックの充電状態および放電状態を検出するための回路に関する。
【背景技術】
【０００２】
再充電可能電池は、電源コードの制約なしに電力を提供することができる。これらは、携帯電話、携帯情報端末(PDA)、ラップトップコンピュータ、電動工具などの携帯装置で広く使用されており、今では電気自動車でさえ使用することができる。再充電可能電池は、ニッケルカドミウム(NiCd)、ニッケル水素(NiMH)、またはリチウムイオン(Li-ion)であってよい。
【０００３】
複数の電池セルを互いに直列に結合してマルチセル電池パックを形成することができる。電池パックは、AC/DCアダプタなどのDC電源によって再充電することができ、抵抗器などの負荷を介して放電することができる。電池セル両端間の充電電圧が高電圧閾値を超える場合、電池パックは焼損することがあり爆発することさえある。電池セル両端間の放電電圧が低電圧閾値よりも降下した場合も、電池パックは危険となることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、電池パックの過電圧充電および不足電圧放電を防止することである。
【課題を解決するための手段】
【０００５】
一実施形態においては、電圧検出回路は、状態感知回路と比較回路を含む。状態感知回路は、複数の電池セルの各電池セルについてのセル電圧を同時に検出することができる。比較回路は、セル電圧の極値をそれぞれの所定の電圧閾値と比較することによって、検出された複数のセル電圧を所定の電圧閾値と同時に比較することができる。より具体的には、一実施形態においては、比較回路は、セル電圧の最大値を第1の(高電圧)閾値と比較し、また、別の実施形態においては、比較回路は、セル電圧の最小値を第2の(低電圧)閾値と比較する。比較回路は、セル電圧がそれぞれの電圧閾値を満たさないときに、指示信号を生成することもできる。
【０００６】
本発明の実施形態の特徴と利点は、以下の詳細な説明が進むにつれて、また、図面を参照すれば、明らかとなるであろう。図面では、同じ番号は同じ部品を示す。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態による、電池パック保護回路を示す構成図である。
【図２】本発明の一実施形態による、電流を基にした電圧検出回路を示すトポロジー図である。
【図３】本発明の一実施形態による、電圧を基にした電圧検出回路を示すトポロジー図である。
【図４】本発明の一実施形態による、図３に示す電圧検出回路のV-WTA回路を示すトポロジー図である。
【図５】本発明の一実施形態による、図３に示す電圧検出回路のV-LTA回路を示すトポロジー図である。
【図６】本発明の一実施形態による、電池パック保護回路によって実行される動作の例を示すフローチャートである。
【発明を実施するための形態】
【０００８】
次に、本発明の実施形態、マルチセル電池パック保護回路を詳細に参照する。本発明を実施形態に関連して説明するが、本発明をそれらの実施形態に限定することを意図していないことが理解されるであろう。そうではなくて、本発明は、添付の特許請求の範囲によって定義される本発明の思想および範囲内に含まれ得る、代替形態、変更形態、および等価物を包含することが意図されている。
【０００９】
さらに、以下の本発明の詳細な説明において、本発明の十分な理解が得られるようにするために数多くの具体的な詳細が記載されている。しかし、本発明は、これらの具体的な詳細なしでも実施できることが当業者には理解されよう。他の例では、公知の方法、手順、構成部品、および回路は、本発明の諸側面を不必要に分かりにくくしないようにするために、詳細には記載していない。
【００１０】
本明細書では、「極値」という用語は、与えられた値の集合の最大値または最小値のいずれかであり得る値をいう。
【００１１】
一実施形態においては、複数のセル電圧を検出し、高閾値および/または低閾値と突き合わせて電圧を監視するために、検出回路が提供される。保護回路は、いくつかの比較器を使ってセル電圧のそれぞれを一度に１つずつ高/低閾値と比較する代わりに、最大/最小セル電圧をそれぞれの高/低閾値と比較することによって、複数のセル電圧と閾値を同時に比較するための比較回路を含むことができる。したがって、製造コストおよび電力消費は相対的に低い。
【００１２】
図１を参照すると、本発明の一実施形態による、マルチセル電池パック保護回路100が示されている。いくつかの再充電可能電池セル、例えば、第1から第Nの電池セルが、互いに直列に結合されてマルチセル電池パック110を形成する。一実施形態においては、マルチセル電池パック110は、4個の再充電可能電池セル102、104、106、および108を含む。電池パック110を充電するための電源122が、電池パック110に結合されている。電源122は、220ボルトのAC入力電圧をDC出力電圧に変換するAC/DCアダプタでよい。電池パック110を放電させるための負荷120が、電池パック110に結合されている。
【００１３】
電池パック保護回路100は、電池パック110の過電圧充電および不足電圧放電を防止するために使用される。電池パック保護回路100は、電圧検出回路112と、コントローラ118と、金属酸化膜半導体電界効果トランジスタ(MOSFET)126などの充電スイッチと、MOSFET 124などの放電スイッチとを含む。電圧検出回路112は、電池セル102、104、106、および108と結合されている。MOSFET 126および124は、それぞれ、充電ループおよび放電ループに結合されている。コントローラ118は、充電過程および放電過程を制御するために電圧検出回路112ならびに2個のMOSFET 126および124に結合されている。
【００１４】
電圧検出回路112は、状態感知回路と比較回路を含むことができる。電圧検出回路112の状態感知回路は、電池セル102〜108それぞれの両端間のセル電圧を監視するために使用される。充電中に、電圧検出回路112の比較回路は、検出されたセル電圧を所定の高電圧閾値と比較する。最大検出セル電圧、例えば電池104の電圧が、所定の時間にわたって所定の高電圧閾値を超える場合、少なくとも電池104が過電圧を受けていると判定される。電圧検出回路112の比較回路は、指示信号として過電圧保護(OVP)信号114を出力する。
【００１５】
同様に、放電中に、電圧検出回路112の比較回路は、検出されたセル電圧を所定の低電圧閾値と比較する。最小検出セル電圧、例えば電池106の電圧が所定の低電圧閾値よりも下回る場合、電圧検出回路112の比較回路は、指示信号として不足電圧保護(UVP)信号116を出力する。電圧検出回路112の詳細なトポロジを図２および図２に示す。
【００１６】
一実施形態においては、いくつかの異なる過電圧/不足電圧レベルを規定するいくつかの所定の高/低電圧閾値があり、それに応じていくつかのOVP信号およびいくつかのUVP信号を出力することができる。したがって、一実施形態においては、マルチセル電池パック保護回路100は、セル電圧の最大値が第2の所定高電圧閾値より大きいとき、第2のOVP信号など、第2の指示信号を生成するための第2の所定高電圧閾値を有する。マルチセル電池パック保護回路100は、セル電圧の最小値が第2の所定低電圧閾値より小さいとき、第2のUVP信号など、第2の指示信号を生成するための第2の所定低電圧閾値を有することもできる。例えば、放電中に、セル電圧の少なくとも1つが第1の低電圧閾値よりも降下したとき、UVP信号を警報信号として送出することができる。セル電圧が降下し続ける場合、セル電圧の最小値が第2の低電圧閾値よりも降下したとき、第2のUVP信号を送出して放電ループ全体を無効にすることができる。
【００１７】
コントローラ118は、OVP信号114およびUVP信号116を受け取る。一実施形態においては、コントローラ118は、コンピュータプログラムを実行するプログラマブルプロセッサである。別の実施形態においては、コントローラ118は、フィールドプログラマブルゲートアレイ(FPGA)や特定用途向け集積回路(ASIC)などの専用論理回路である。アクティブなOVP信号114に応答して、コントローラ118は、充電ループを無効にする動作を開始することができる。アクティブなUVP信号116に応答して、コントローラ118は、放電ループを無効にすることができる。したがって、過電圧充電および不足電圧放電によって起きる電池パック110の損傷が防止される。
【００１８】
一実施形態においては、MOSFET 126および124は、nチャネルMOSFETとして実装される。例えば、アクティブなOVP信号114に応答して、コントローラ118は、充電MOSFET 126のゲート上に電圧を出力することができる。この出力電圧は、充電MOSFET 126のソース上の電圧に閾電圧を加えた値より低くなるべきである。次に充電MOSFET 126がオフになり、電源122から電池パック110への電力供給が停止される。感知される最大セル電圧が高電圧閾値未満に戻ると、充電を継続するためにコントローラ118は、充電MOSFET 126をオンにすることができる。
【００１９】
同様に、それ以上の放電を妨げるために、放電MOSFET 124をコントローラ118によってオフにすることができる。感知される最小セル電圧が低電圧閾値を越えるレベルに戻ると、コントローラ118は、放電を継続するために放電MOSFET 124をオンにする。あるいは、他の実施形態においては、MOSFET 126および124は、pチャネルMOSFETやバイポーラ接合トランジスタなど、他の種類の電子構成部品である。
【００２０】
図２を参照すると、図１に示した電圧検出回路112の一実施形態である、電流を基にした過電圧検出回路200が示されている。一実施形態においては、電流を基にした過電圧検出回路200は、単一の集積回路(IC)上に実装される。図２の実施形態において、電流を基にした過電圧検出回路200は、電流基準ブロック232と、状態感知回路、例えば電圧電流(V/I)変換回路202と、比較回路、例えばI-WTA(current winner-take-all)回路(電流の最大値を勝者とする競争式回路)224とを含む。
【００２１】
V/I変換回路202は、個々のセル電圧を電流に変換するために電池セル102〜108に結合されている。V/I変換回路202は、4個の電池セル102〜108に対応する、4個のオペアンプと、4個のMOSFETと、4個の抵抗器とを含む。説明を簡潔、明瞭にするために、電池セル108に対応する、オペアンプ208、pチャネルMOSFET 206、および抵抗器204のみを図２に示す。電池セル102〜106に対応する同様の構成部品は示さず、繰り返し説明しない。
【００２２】
オペアンプ208は、非反転入力端子、反転入力端子、および出力端子を有する。2つの入力端子は、電池セル108に結合されている。出力端子は、MOSFET 206を介して反転入力端子に帰還接続されており、MOSFET 206は、ゲートが出力端子に結合され、ソースが反転入力端子に結合されている。抵抗器204は、ノード210と電池セル108の間に結合されている。
【００２３】
オペアンプ208は、理想的なオペアンプであるものとする。オペアンプ208は、深い負帰還を生成するので、仮想的な短絡および仮想的な開放とみなすことができる。ノード210の電圧は、ノード214の電圧にほぼ等しく、抵抗器204の両端間の電圧は、電池セル108のセル電圧にほぼ等しい。MOSFET 206のドレインは、電池セル108のセル電圧を抵抗器204の抵抗で割ったものにほぼ等しい値の電流222を出力する。
【００２４】
したがって、電池セル102、104、および106に対応する他の3つの電流216、218、および220を生成することができる。V/I変換回路202内の4個のオペアンプ、4個のMOSFET、および4個の抵抗器は、実際には互いに同一なので、変換された電流216〜222は、対応する電池セルのセル電圧に正比例する。したがって、最高セル電圧が最大変換電流を生じる。4つの変換電流216〜222は、I-WTA回路224に入力される。
【００２５】
電流基準ブロック232は、所定の高電流基準252を生成するために使用される。電流基準ブロック232は、トリミングされたバンドギャップ電圧基準234と、オペアンプ236と、nチャネルMOSFET 238と、不揮発性メモリ(NVM)242と、加減抵抗器244と、一対のpチャネルMOSFET 246および248とを含む。バンドギャップ電圧基準234は、トリミング技法を使用して低い温度係数および高い初期精度を実現する比較的安定した電圧基準である。バンドギャップ電圧基準234は、オペアンプ236に入力される。
【００２６】
オペアンプ236およびMOSFET 238は深い負帰還を生成するので、ノード240の電圧はバンドギャップ電圧基準234の電圧に等しい。したがって、電流がオペアンプ236を流れないかのようにみえる。電流250はMOSFET 238によって生成される。電流250は、バンドギャップ電圧基準234の電圧を加減抵抗器244の抵抗で割った値にほぼ等しい。したがって、抵抗器244を調整することによって電流250をトリミングすることができる。
【００２７】
2つのpチャネルMOSFET 246および248を対称に配置して電流ミラーを形成する。MOSFET 246および248は、同じゲート-ソース間電圧を有するので、MOSFET 248は、電流250と同一の所定の高電流基準252を生成する。したがって、所定の高電流基準252が電流基準ブロック232によって生成され、比較閾値としてI-WTA回路224に入力される。
【００２８】
I-WTA回路224は、電流216〜222を所定の高電流基準252と同時に比較するための電流比較器226を含む。電流216〜222の最大値が所定の高電流基準252よりも大きい場合、I-WTA回路224は、過電圧状態を示すアクティブな過電圧保護(OVP)信号114を出力する。例えば、出力OVP信号114は、論理HIGHに遷移して過電圧状態を示すことができる。OVP信号114は、図１に示したコントローラ118などのコントローラに転送することができる。過電圧状態を示すOVP信号114に応答して、コントローラは、前述のように、過電圧状態の程度により、また1つの過電圧閾値が使用されているかそれとも2つの過電圧閾値が使用されているかにより、充電を停止することができ、および/または警報信号を出力することができる。
【００２９】
同様に、別の実施形態においては、比較回路は、I-LTA(current loser-take-all)回路(電流の最小値を勝者とする競争式回路)を含むことができる。I-LTA回路は、電流216〜222を所定の低電流基準と同時に比較するための電流比較器を含むことができる。電流216〜222の最小値が所定の低電流基準より小さい場合、I-LTA回路は、不足電圧状態を示すアクティブな不足電圧保護(UVP)信号を出力することができる。
【００３０】
図３を参照すると、図１に示した電圧検出回路112の別の実施形態である、本発明の一実施形態による、電圧を基にした過電圧および不足電圧検出回路300が示されている。電圧を基にした過電圧および不足電圧検出回路300は、図２に示した電流を基にした過電圧検出回路200の変形である。図２と同じ符号の要素は、同様の機能を有し、以下詳細には説明しない。回路300は、充電中に過電圧を検出することができるだけでなく、放電中に不足電圧を検出することもできる。一実施形態においては、電圧を基にした過電圧および不足電圧検出回路300は、単一のIC上に実装される。
【００３１】
電圧を基にした過電圧および不足電圧検出回路300は、電圧基準ブロック332と、状態感知回路、例えば電圧電流(V/I)変換回路202と、比較回路、例えばV-WTA(voltage winner-take-all)回路(電圧の最大値を勝者とする競争式回路)324およびV-LTA(voltage loser-take-all)回路(電圧の最小値を勝者とする競争式回路)328とを含む。
【００３２】
V/I変換回路202は、電池セル102、104、106、および108のセル電圧を電流216、218、220、および222に変換する。変換された電流216〜222は、4個のプルダウン抵抗器360、362、364、および366を用いてグランド基準の電圧に再変換される。図示するように、ノード370、372、374、および376の電圧は、それぞれ電池セル102〜108の両端間のセル電圧にほぼ等しい。ノード370〜376のグランド基準の電圧は、さらに比較するために、V-WTA回路324およびV-LTA回路328に入力される。
【００３３】
電圧基準ブロック332は、高電圧閾値と低電圧閾値の2つの比較閾値を生成するために使用される。電圧基準ブロック332は、バンドギャップ電圧基準334と、オペアンプ336と、3個の抵抗器344、346、および350を含む。
【００３４】
オペアンプ336は、負帰還を生成する。オペアンプ336が理想的なものであるとすると、ノード340の電圧は、バンドギャップ電圧基準334の電圧にほぼ等しい。3個の抵抗器344、346、および350を流れる電流は、バンドギャップ電圧基準334の電圧を抵抗器344の抵抗で割った値にほぼ等しい。NVM 342は、抵抗器344の抵抗を調整するために使用される。適切な抵抗器346および350を選択することによって、低電圧閾値がノード348で生成され、高電圧閾値がノード352で生成される。低電圧閾値および高電圧閾値は、それぞれV-LTA回路328およびV-WTA回路324に入力される。
【００３５】
V-WTA回路324およびV-LTA回路328は、図２に示した電流を基にした過電圧検出回路200のI-WTA回路224に類似している。V-WTA回路324は、ノード360〜366の電圧を所定の高電圧閾値と比較するための過電圧電圧比較器326を含む。ノード360〜366の電圧は、電池セル102〜108のセル電圧を示す。最大セル電圧が所定の高電圧閾値より大きい場合、V-WTA回路324は、過電圧状態を示すOVP信号114を出力する。例えば、出力OVP信号114は、論理HIGHになることが可能である。
【００３６】
同様に、V-LTA回路328は、電池セル102〜108の再変換されたセル電圧を所定の低電圧閾値と比較するための不足電圧電圧比較器330を含む。最低セル電圧が所定の低電圧閾値より低い場合、V-LTA回路328は不足電圧状態を示すUVP信号116を出力する。
【００３７】
OVP信号114およびUVP信号116は、両方とも、図１に示したコントローラ118などのコントローラに転送される。コントローラは、電池パックへの損傷を防止するために、それ以上の充電または放電を停止する動作を行うことができる。V-WTA回路324およびV-LTA回路328を、それぞれ、図４および図５を参照して詳細に説明する。
【００３８】
図４を参照すると、本発明の一実施形態による、図３に示した比較回路のV-WTA回路324が詳細に示されている。V-WTA回路324は、第1利得段490と、第2利得段492と、nチャネルMOSFET 442などのスレッショルドトランジスタと、pチャネルMOSFET 412などのスレッショルド負荷トランジスタと、シュミットトリガ452とを含む。一実施形態においては、第1利得段490は、nチャネルMOSFET 434〜440など、第1の第1ゲイントランジスタから第Nの第1ゲイントランジスタまでのN個の第1ゲイントランジスタを含む。第1利得段490はさらに、pチャネルMOSFET 404〜410など、第1の負荷トランジスタから第Nの負荷トランジスタまでのN個の負荷トランジスタを含む。一実施形態においては、N個の負荷トランジスタは、N個の第1ゲイントランジスタの負荷として働く。図３のノード370、372、374、および376における電池セル102、104、106、および108のセル電圧など、N個のセル電圧が、第1利得段490に入力され、各セル電圧はN個の第1ゲイントランジスタの1つによって受け取られる。所定の高電圧閾値は、スレッショルドトランジスタに入力される。第2利得段492は、pチャネルOVP MOSFET 414〜420など第1の第2ゲイントランジスタから第Nの第2ゲイントランジスタまでのN個の第2ゲイントランジスタと、nチャネルMOSFET 448などの第2ゲイン負荷トランジスタとを含む。一実施形態においては、第2ゲイン負荷トランジスタは、N個の第2ゲイントランジスタの負荷として働く。
【００３９】
N個のセル電圧の1つ、例えばN個のセル電圧の最大値である第K(k=1, 2, ...N)のセル電圧が、高電圧閾値を超えるとき、第1利得段490の第Kの第1ゲイントランジスタが動作して、スレッショルドトランジスタ、例えばnチャネルMOSFET 442に入力される高電圧閾値と第Kの第1ゲイントランジスタに入力される第Kのセル電圧との電圧差を増幅することができる。第Kの第1ゲイントランジスタに対応する第2利得段492の第Kの第2ゲイントランジスタも動作して、この電圧差をさらに増幅し、ノード472における論理HIGHなどの第1の論理電圧を生成することができる。シュミットトリガ452が、ノード472における第1の論理電圧の電圧ディザを平滑化し、最後にOVP信号114を出力するために、ノード472に結合されている。
【００４０】
N個のセル電圧がどれも高電圧閾値を超えないとき、nチャネルMOSFET 442およびpチャネルMOSFET 412が動作する。同時に、第2利得段492のN個の第2ゲイントランジスタはどれも動作しない。したがって、論理LOWなどの第2の論理電圧がノード472に生成される。
【００４１】
一例においては、第1利得段490は、4個のnチャネルMOSFET 434、436、438、および440と、4個のpチャネルMOSFET 404、406、408、および410を含む。第2利得段492は、4個のpチャネルOVP MOSFET 414、416、418、および420を含む。
【００４２】
引き続き図４を参照すると、一実施形態においては、ノード370、372、374、および376が、それぞれ4個のnチャネルMOSFET 434、436、438、および440のゲートに結合され、ノード352がnチャネルMOSFET 442のゲートに結合されている。5個のnチャネルMOSFET 434〜442は、寸法が同じであり、ノード470における同じソース電圧を共有する。5個のpチャネルMOSFET 404、406、408、410、および412は、寸法が同じである。MOSFET 404〜410は、電源電圧402の同じソース電圧およびノード460における同じゲート電圧を共有する。MOSFET 404〜410のドレインは、それぞれMOSFET 434〜440のドレインに結合されている。MOSFET 412のドレインも、ノード460に結合されている。
【００４３】
4個のpチャネルOVP MOSFET 414、416、418、および420は、寸法が同じである。これらは、電源電圧402の同じソース電圧およびノード472における同じドレイン電圧を共有する。これらのゲートは、それぞれMOSFET 434と404、436と406、438と408、ならびに440と410のドレインに結合されている。2個のnチャネルMOSFET 446および448は、寸法が同じであり、グランド454における同じソース電圧およびバイアス電圧端子444における同じゲート-ソース間電圧を共有する。MOSFET 446および448のドレインは、それぞれノード470および472に結合されている。
【００４４】
MOSFET 446および448は、V-WTA回路324全体の第1利得段490および第2利得段492に対して電流源として働く。MOSFET 446および448を流れる電流値を調整するために制御端子444を使用することができる。一実施形態においては、電源電圧402は論理HIGHを示し、グランド電圧454は論理LOWを示す。したがって、ノード470は、グランド454に結合され、論理LOWになる。MOSFET 434、436、438、440、および442は、互いに同一であるので、最大ゲート-ソース間電圧を受け取るものが最初に動作する。
【００４５】
例えば、ノード352における電圧が、(ノード370〜376における)セル102〜108のいずれにおける電圧よりも大きい場合、セル電圧がどれも所定の高電圧閾値を超えていないことを示しており、MOSFET 442が動作し、MOSFET 446からの電流がすべてMOSFET 442を通ってMOSFET 412に流れる。pチャネルMOSFET 404、406、408、および410は、同じゲート-ソース間電圧を共有するので、MOSFET 412からの電流をミラーすることができる。しかし、NチャネルMOSFET 434、436、438、440を流れる電流がなく、これにより、それらのゲート-ソース間電圧がより小さくなるので、ノード462、464、466、および468が論理HIGHにプルされて、pチャネルMOSFET 414、416、418、および420をオフにすることができる。次いで、ノード472がMOSFET 448によってLOWにプルされる。シュミットトリガ452は、ノード472における電圧ディザを平滑化し、最後にOVP信号114を出力するために、ノード472に結合されている。OVP信号114は論理LOWになる。
【００４６】
その代わりに、1つのセル電圧が所定の高電圧閾値より高くなる条件下では、OVP信号114は論理HIGHになる。例えば、ノード372における電圧がすべてのノード370〜376の中で最も高く、ノード352における電圧を超える場合、MOSFET 436が動作する。ノード464が論理LOWになり、OVP MOSFET 416が動作する。OVP MOSFET 416がオンになると、ノード472が論理HIGHになる。したがって、OVP信号114が論理HIGHになる。
【００４７】
図５を参照すると、本発明の一実施形態による、図３に示した比較回路のV-LTA回路328が示されている。V-LTA回路328は、図４に示したV-WTA回路324に類似している。図４と同じ符号の要素は、同様の機能を有し、以下詳細には説明しない。V-LTA回路328は、第1利得段590と、第2利得段592と、pチャネルMOSFET 542などのスレッショルドトランジスタと、nチャネルMOSFET 512などのスレッショルド負荷トランジスタと、シュミットトリガ552とを含む。V-WTA回路324のnチャネルMOSFETが、pチャネルMOSFETで置き換えられている。逆も同様である。pチャネルMOSFET 546および548が、V-LTA回路328全体の電流源として働く。バイアス電圧(VBN)端子544が、MOSFET 546および548を流れる電流を調整するために、2個のMOSFET 546および548のゲートに結合されている。VBN端子544において論理LOWを受け取ると、V-LTA回路328が動作を開始する。
【００４８】
ノード370、372、374、および376における電圧がどれもノード348における所定の低電圧閾値より降下しない場合、MOSFET 542がオンになる。次いで、MOSFET 512、510、508、506、および504が動作してノード562、564、566、および568を論理LOWにプルし、UVP MOSFET 520、518、516、514が遮断される。ノード572は、電流源548によってHIGHにプルされ、UVP信号116が論理HIGHになる。1つのセル電圧、例えば、ノード374における電圧がノード348における所定の低電圧閾値よりも低くなった場合、MOSFET 538および518が動作する。電流がMOSFET 548および518を流れる。ノード572がグランドに結合されているので、UVP信号116は論理LOWになる。
【００４９】
アクティブな岐路は、V-WTA回路324かV-LTA回路328のどちらかに1つしかない。したがって、V-WTA回路324およびV-LTA回路328の電力消費は、相対的に低い。
【００５０】
より先端的なLi-ion電池パックは、電池パックの残存容量を推定するためのガスゲージICを有することができる。このような先端的な電池パックでは、上記に説明した低コストの電池保護回路を二次保護手段として使用することができる。
【００５１】
図６を参照すると、本発明の一実施形態による、電池パックを過電圧充電および不足電圧放電から保護するために電池保護回路によって実行される動作過程600を示すフローチャートが示されている。電池パックを形成するように複数の電池が直列に結合されている。電池パックは、電池パック保護回路に結合することができる。フローチャートは、電池セルがどれも損傷していない初期状態に基づいて、ブロック602から開始する。
【００５２】
ブロック602で、電池セル両端間の電圧が個別に監視される。一実施形態においては、V/I変換回路を使用することができる。対応するオペアンプおよびMOSFETを用いて、ある電池セルの両端間の電圧が電流に変換される。比較に都合の良いように、電流をグランド基準の電圧に再変換することができる。再変換されたグランド基準の電圧はすべて監視される。その結果、フローチャートは、2つの形態に沿って示されている。すなわち、ブロック606からブロック612が充電中に実行され、ブロック616からブロック622が放電中に実行される。
【００５３】
ブロック606で、監視されるセル電圧が高電圧閾値または過電圧保護(OVP)閾値と比較される。一実施形態においては、比較はV-WTA回路によって行われる。ブロック608で、所定の時間にわたって最大セル電圧がOVP閾値を超える場合、フローチャートはブロック610に進む。そうでない場合は、フローチャートはブロック612に進む。ブロック610で、過電圧充電を示すためにアクティブなOVP信号が生成され、一実施形態においては、その結果、充電過程は無効にされる。アクティブなOVP信号に応答して、コントローラを使用して充電MOSFETを開放にし、それによって充電ループを無効にすることができる。ブロック610の後、フローチャートはブロック602に戻る。セル電圧は、依然として監視され、新しいサイクルが開始する。ブロック612で、充電ループが有効になり、充電過程が継続される。コントローラは、充電MOSFETをオンにすることによって電池パックの再充電を開始することができる。
【００５４】
ブロック616に戻って、放電の形態を参照すると、セル電圧は低電圧閾値または不足電圧保護(UVP)閾値と比較される。一実施形態においては、図３および図５に示したV-LTA回路328が利用される。再変換されたグランド基準のセル電圧は、V-LTA回路328に入力される。最低入力電圧は、対応するMOSFETを有効にする。
【００５５】
ブロック618で、最小セル電圧がUVP閾値を下回る場合、フローチャートはブロック620に進む。ブロック620で、コントローラは、それ以上の放電によって起きる損傷を防止するために放電ループを無効にすることができる。不足電圧放電状態を表すUVP信号が出力される。例えば、V-LTA回路328は、論理LOWを出力することができる。論理LOWのUVP信号に応答して、コントローラは、放電MOSFETをオフにするなど、放電ループを無効にする動作を開始することができる。
【００５６】
その代わりに、監視されるセル電圧がどれもUVP閾値を下回らない場合、フローチャートはブロック622に進む。ブロック622で、放電過程が継続する。一実施形態においては、電池セルがすべて安全であることを表す論理HIGHを、V-LTA回路328において出力することができる。コントローラは、論理LOWのUVP信号を受け取るまで放電MOSFETをオンにすることができる。
【００５７】
今説明した充電ループまたは放電ループを無効にする代わりに、閾値を超えた場合、警報信号を出力することができる。また、本明細書で前に説明したように、2つ以上の閾値を利用することもできる。低い方の閾値を越えた場合、警報信号を送ることができ、高い方の閾値を超えた場合、充電または放電ループを無効にすることができる。
【００５８】
したがって、一実施形態においては、電池パック保護回路の電圧検出回路300は、複数のMOSFETを使用してV-WTA回路およびV-LTA回路を形成し、それによってマルチセル電池パックの複数のセル電圧を同時に監視する。最大セル電圧が所定の高電圧閾値より大きい場合、V-WTA回路は、少なくとも1個の電池セルが過電圧状態にあることを示す信号を出力することができる。最小セル電圧が所定の低電圧閾値より小さいとき、V-LTA回路は少なくとも1個の電池セルが不足電圧状態にあることを示す信号を出力することができる。動作の際には、一対のMOSFETだけがオンになり、電圧検出回路の電力消費を節約することができる。
【００５９】
上記の説明および図面は、本発明の実施形態を表すが、それらにおいて、添付の特許請求の範囲に定義される本発明の諸原理の思想および範囲を逸脱することなく、様々な追加、変更、および代替が可能であることが理解されよう。本発明は、本発明の諸原則から逸脱することなく、本発明の実施に使用される、特定の環境および動作要件に特に適合された、形状、構造、構成、比率、材料、要素、および構成部品に、またその他の点で多くの変更を加えて使用できることが当業者には理解されるであろう。したがって、ここに開示された実施形態は、すべての点において、限定的なものではなく、例示的なものであるとみなすべきであり、本発明の範囲は、添付の特許請求の範囲およびそれらの均等物によって示され、上記の説明に限定されない。
【符号の説明】
【００６０】
100 マルチセル電池パック保護回路
102, 104, 106, 108 再充電可能電池セル
110 マルチセル電池パック
112 電圧検出回路
118 コントローラ
120 負荷
122 電源
【技術分野】
【０００１】
本発明の実施形態は、電池保護回路に関し、より詳しくは、マルチセル再充電可能電池パックの充電状態および放電状態を検出するための回路に関する。
【背景技術】
【０００２】
再充電可能電池は、電源コードの制約なしに電力を提供することができる。これらは、携帯電話、携帯情報端末(PDA)、ラップトップコンピュータ、電動工具などの携帯装置で広く使用されており、今では電気自動車でさえ使用することができる。再充電可能電池は、ニッケルカドミウム(NiCd)、ニッケル水素(NiMH)、またはリチウムイオン(Li-ion)であってよい。
【０００３】
複数の電池セルを互いに直列に結合してマルチセル電池パックを形成することができる。電池パックは、AC/DCアダプタなどのDC電源によって再充電することができ、抵抗器などの負荷を介して放電することができる。電池セル両端間の充電電圧が高電圧閾値を超える場合、電池パックは焼損することがあり爆発することさえある。電池セル両端間の放電電圧が低電圧閾値よりも降下した場合も、電池パックは危険となることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、電池パックの過電圧充電および不足電圧放電を防止することである。
【課題を解決するための手段】
【０００５】
一実施形態においては、電圧検出回路は、状態感知回路と比較回路を含む。状態感知回路は、複数の電池セルの各電池セルについてのセル電圧を同時に検出することができる。比較回路は、セル電圧の極値をそれぞれの所定の電圧閾値と比較することによって、検出された複数のセル電圧を所定の電圧閾値と同時に比較することができる。より具体的には、一実施形態においては、比較回路は、セル電圧の最大値を第1の(高電圧)閾値と比較し、また、別の実施形態においては、比較回路は、セル電圧の最小値を第2の(低電圧)閾値と比較する。比較回路は、セル電圧がそれぞれの電圧閾値を満たさないときに、指示信号を生成することもできる。
【０００６】
本発明の実施形態の特徴と利点は、以下の詳細な説明が進むにつれて、また、図面を参照すれば、明らかとなるであろう。図面では、同じ番号は同じ部品を示す。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態による、電池パック保護回路を示す構成図である。
【図２】本発明の一実施形態による、電流を基にした電圧検出回路を示すトポロジー図である。
【図３】本発明の一実施形態による、電圧を基にした電圧検出回路を示すトポロジー図である。
【図４】本発明の一実施形態による、図３に示す電圧検出回路のV-WTA回路を示すトポロジー図である。
【図５】本発明の一実施形態による、図３に示す電圧検出回路のV-LTA回路を示すトポロジー図である。
【図６】本発明の一実施形態による、電池パック保護回路によって実行される動作の例を示すフローチャートである。
【発明を実施するための形態】
【０００８】
次に、本発明の実施形態、マルチセル電池パック保護回路を詳細に参照する。本発明を実施形態に関連して説明するが、本発明をそれらの実施形態に限定することを意図していないことが理解されるであろう。そうではなくて、本発明は、添付の特許請求の範囲によって定義される本発明の思想および範囲内に含まれ得る、代替形態、変更形態、および等価物を包含することが意図されている。
【０００９】
さらに、以下の本発明の詳細な説明において、本発明の十分な理解が得られるようにするために数多くの具体的な詳細が記載されている。しかし、本発明は、これらの具体的な詳細なしでも実施できることが当業者には理解されよう。他の例では、公知の方法、手順、構成部品、および回路は、本発明の諸側面を不必要に分かりにくくしないようにするために、詳細には記載していない。
【００１０】
本明細書では、「極値」という用語は、与えられた値の集合の最大値または最小値のいずれかであり得る値をいう。
【００１１】
一実施形態においては、複数のセル電圧を検出し、高閾値および/または低閾値と突き合わせて電圧を監視するために、検出回路が提供される。保護回路は、いくつかの比較器を使ってセル電圧のそれぞれを一度に１つずつ高/低閾値と比較する代わりに、最大/最小セル電圧をそれぞれの高/低閾値と比較することによって、複数のセル電圧と閾値を同時に比較するための比較回路を含むことができる。したがって、製造コストおよび電力消費は相対的に低い。
【００１２】
図１を参照すると、本発明の一実施形態による、マルチセル電池パック保護回路100が示されている。いくつかの再充電可能電池セル、例えば、第1から第Nの電池セルが、互いに直列に結合されてマルチセル電池パック110を形成する。一実施形態においては、マルチセル電池パック110は、4個の再充電可能電池セル102、104、106、および108を含む。電池パック110を充電するための電源122が、電池パック110に結合されている。電源122は、220ボルトのAC入力電圧をDC出力電圧に変換するAC/DCアダプタでよい。電池パック110を放電させるための負荷120が、電池パック110に結合されている。
【００１３】
電池パック保護回路100は、電池パック110の過電圧充電および不足電圧放電を防止するために使用される。電池パック保護回路100は、電圧検出回路112と、コントローラ118と、金属酸化膜半導体電界効果トランジスタ(MOSFET)126などの充電スイッチと、MOSFET 124などの放電スイッチとを含む。電圧検出回路112は、電池セル102、104、106、および108と結合されている。MOSFET 126および124は、それぞれ、充電ループおよび放電ループに結合されている。コントローラ118は、充電過程および放電過程を制御するために電圧検出回路112ならびに2個のMOSFET 126および124に結合されている。
【００１４】
電圧検出回路112は、状態感知回路と比較回路を含むことができる。電圧検出回路112の状態感知回路は、電池セル102〜108それぞれの両端間のセル電圧を監視するために使用される。充電中に、電圧検出回路112の比較回路は、検出されたセル電圧を所定の高電圧閾値と比較する。最大検出セル電圧、例えば電池104の電圧が、所定の時間にわたって所定の高電圧閾値を超える場合、少なくとも電池104が過電圧を受けていると判定される。電圧検出回路112の比較回路は、指示信号として過電圧保護(OVP)信号114を出力する。
【００１５】
同様に、放電中に、電圧検出回路112の比較回路は、検出されたセル電圧を所定の低電圧閾値と比較する。最小検出セル電圧、例えば電池106の電圧が所定の低電圧閾値よりも下回る場合、電圧検出回路112の比較回路は、指示信号として不足電圧保護(UVP)信号116を出力する。電圧検出回路112の詳細なトポロジを図２および図２に示す。
【００１６】
一実施形態においては、いくつかの異なる過電圧/不足電圧レベルを規定するいくつかの所定の高/低電圧閾値があり、それに応じていくつかのOVP信号およびいくつかのUVP信号を出力することができる。したがって、一実施形態においては、マルチセル電池パック保護回路100は、セル電圧の最大値が第2の所定高電圧閾値より大きいとき、第2のOVP信号など、第2の指示信号を生成するための第2の所定高電圧閾値を有する。マルチセル電池パック保護回路100は、セル電圧の最小値が第2の所定低電圧閾値より小さいとき、第2のUVP信号など、第2の指示信号を生成するための第2の所定低電圧閾値を有することもできる。例えば、放電中に、セル電圧の少なくとも1つが第1の低電圧閾値よりも降下したとき、UVP信号を警報信号として送出することができる。セル電圧が降下し続ける場合、セル電圧の最小値が第2の低電圧閾値よりも降下したとき、第2のUVP信号を送出して放電ループ全体を無効にすることができる。
【００１７】
コントローラ118は、OVP信号114およびUVP信号116を受け取る。一実施形態においては、コントローラ118は、コンピュータプログラムを実行するプログラマブルプロセッサである。別の実施形態においては、コントローラ118は、フィールドプログラマブルゲートアレイ(FPGA)や特定用途向け集積回路(ASIC)などの専用論理回路である。アクティブなOVP信号114に応答して、コントローラ118は、充電ループを無効にする動作を開始することができる。アクティブなUVP信号116に応答して、コントローラ118は、放電ループを無効にすることができる。したがって、過電圧充電および不足電圧放電によって起きる電池パック110の損傷が防止される。
【００１８】
一実施形態においては、MOSFET 126および124は、nチャネルMOSFETとして実装される。例えば、アクティブなOVP信号114に応答して、コントローラ118は、充電MOSFET 126のゲート上に電圧を出力することができる。この出力電圧は、充電MOSFET 126のソース上の電圧に閾電圧を加えた値より低くなるべきである。次に充電MOSFET 126がオフになり、電源122から電池パック110への電力供給が停止される。感知される最大セル電圧が高電圧閾値未満に戻ると、充電を継続するためにコントローラ118は、充電MOSFET 126をオンにすることができる。
【００１９】
同様に、それ以上の放電を妨げるために、放電MOSFET 124をコントローラ118によってオフにすることができる。感知される最小セル電圧が低電圧閾値を越えるレベルに戻ると、コントローラ118は、放電を継続するために放電MOSFET 124をオンにする。あるいは、他の実施形態においては、MOSFET 126および124は、pチャネルMOSFETやバイポーラ接合トランジスタなど、他の種類の電子構成部品である。
【００２０】
図２を参照すると、図１に示した電圧検出回路112の一実施形態である、電流を基にした過電圧検出回路200が示されている。一実施形態においては、電流を基にした過電圧検出回路200は、単一の集積回路(IC)上に実装される。図２の実施形態において、電流を基にした過電圧検出回路200は、電流基準ブロック232と、状態感知回路、例えば電圧電流(V/I)変換回路202と、比較回路、例えばI-WTA(current winner-take-all)回路(電流の最大値を勝者とする競争式回路)224とを含む。
【００２１】
V/I変換回路202は、個々のセル電圧を電流に変換するために電池セル102〜108に結合されている。V/I変換回路202は、4個の電池セル102〜108に対応する、4個のオペアンプと、4個のMOSFETと、4個の抵抗器とを含む。説明を簡潔、明瞭にするために、電池セル108に対応する、オペアンプ208、pチャネルMOSFET 206、および抵抗器204のみを図２に示す。電池セル102〜106に対応する同様の構成部品は示さず、繰り返し説明しない。
【００２２】
オペアンプ208は、非反転入力端子、反転入力端子、および出力端子を有する。2つの入力端子は、電池セル108に結合されている。出力端子は、MOSFET 206を介して反転入力端子に帰還接続されており、MOSFET 206は、ゲートが出力端子に結合され、ソースが反転入力端子に結合されている。抵抗器204は、ノード210と電池セル108の間に結合されている。
【００２３】
オペアンプ208は、理想的なオペアンプであるものとする。オペアンプ208は、深い負帰還を生成するので、仮想的な短絡および仮想的な開放とみなすことができる。ノード210の電圧は、ノード214の電圧にほぼ等しく、抵抗器204の両端間の電圧は、電池セル108のセル電圧にほぼ等しい。MOSFET 206のドレインは、電池セル108のセル電圧を抵抗器204の抵抗で割ったものにほぼ等しい値の電流222を出力する。
【００２４】
したがって、電池セル102、104、および106に対応する他の3つの電流216、218、および220を生成することができる。V/I変換回路202内の4個のオペアンプ、4個のMOSFET、および4個の抵抗器は、実際には互いに同一なので、変換された電流216〜222は、対応する電池セルのセル電圧に正比例する。したがって、最高セル電圧が最大変換電流を生じる。4つの変換電流216〜222は、I-WTA回路224に入力される。
【００２５】
電流基準ブロック232は、所定の高電流基準252を生成するために使用される。電流基準ブロック232は、トリミングされたバンドギャップ電圧基準234と、オペアンプ236と、nチャネルMOSFET 238と、不揮発性メモリ(NVM)242と、加減抵抗器244と、一対のpチャネルMOSFET 246および248とを含む。バンドギャップ電圧基準234は、トリミング技法を使用して低い温度係数および高い初期精度を実現する比較的安定した電圧基準である。バンドギャップ電圧基準234は、オペアンプ236に入力される。
【００２６】
オペアンプ236およびMOSFET 238は深い負帰還を生成するので、ノード240の電圧はバンドギャップ電圧基準234の電圧に等しい。したがって、電流がオペアンプ236を流れないかのようにみえる。電流250はMOSFET 238によって生成される。電流250は、バンドギャップ電圧基準234の電圧を加減抵抗器244の抵抗で割った値にほぼ等しい。したがって、抵抗器244を調整することによって電流250をトリミングすることができる。
【００２７】
2つのpチャネルMOSFET 246および248を対称に配置して電流ミラーを形成する。MOSFET 246および248は、同じゲート-ソース間電圧を有するので、MOSFET 248は、電流250と同一の所定の高電流基準252を生成する。したがって、所定の高電流基準252が電流基準ブロック232によって生成され、比較閾値としてI-WTA回路224に入力される。
【００２８】
I-WTA回路224は、電流216〜222を所定の高電流基準252と同時に比較するための電流比較器226を含む。電流216〜222の最大値が所定の高電流基準252よりも大きい場合、I-WTA回路224は、過電圧状態を示すアクティブな過電圧保護(OVP)信号114を出力する。例えば、出力OVP信号114は、論理HIGHに遷移して過電圧状態を示すことができる。OVP信号114は、図１に示したコントローラ118などのコントローラに転送することができる。過電圧状態を示すOVP信号114に応答して、コントローラは、前述のように、過電圧状態の程度により、また1つの過電圧閾値が使用されているかそれとも2つの過電圧閾値が使用されているかにより、充電を停止することができ、および/または警報信号を出力することができる。
【００２９】
同様に、別の実施形態においては、比較回路は、I-LTA(current loser-take-all)回路(電流の最小値を勝者とする競争式回路)を含むことができる。I-LTA回路は、電流216〜222を所定の低電流基準と同時に比較するための電流比較器を含むことができる。電流216〜222の最小値が所定の低電流基準より小さい場合、I-LTA回路は、不足電圧状態を示すアクティブな不足電圧保護(UVP)信号を出力することができる。
【００３０】
図３を参照すると、図１に示した電圧検出回路112の別の実施形態である、本発明の一実施形態による、電圧を基にした過電圧および不足電圧検出回路300が示されている。電圧を基にした過電圧および不足電圧検出回路300は、図２に示した電流を基にした過電圧検出回路200の変形である。図２と同じ符号の要素は、同様の機能を有し、以下詳細には説明しない。回路300は、充電中に過電圧を検出することができるだけでなく、放電中に不足電圧を検出することもできる。一実施形態においては、電圧を基にした過電圧および不足電圧検出回路300は、単一のIC上に実装される。
【００３１】
電圧を基にした過電圧および不足電圧検出回路300は、電圧基準ブロック332と、状態感知回路、例えば電圧電流(V/I)変換回路202と、比較回路、例えばV-WTA(voltage winner-take-all)回路(電圧の最大値を勝者とする競争式回路)324およびV-LTA(voltage loser-take-all)回路(電圧の最小値を勝者とする競争式回路)328とを含む。
【００３２】
V/I変換回路202は、電池セル102、104、106、および108のセル電圧を電流216、218、220、および222に変換する。変換された電流216〜222は、4個のプルダウン抵抗器360、362、364、および366を用いてグランド基準の電圧に再変換される。図示するように、ノード370、372、374、および376の電圧は、それぞれ電池セル102〜108の両端間のセル電圧にほぼ等しい。ノード370〜376のグランド基準の電圧は、さらに比較するために、V-WTA回路324およびV-LTA回路328に入力される。
【００３３】
電圧基準ブロック332は、高電圧閾値と低電圧閾値の2つの比較閾値を生成するために使用される。電圧基準ブロック332は、バンドギャップ電圧基準334と、オペアンプ336と、3個の抵抗器344、346、および350を含む。
【００３４】
オペアンプ336は、負帰還を生成する。オペアンプ336が理想的なものであるとすると、ノード340の電圧は、バンドギャップ電圧基準334の電圧にほぼ等しい。3個の抵抗器344、346、および350を流れる電流は、バンドギャップ電圧基準334の電圧を抵抗器344の抵抗で割った値にほぼ等しい。NVM 342は、抵抗器344の抵抗を調整するために使用される。適切な抵抗器346および350を選択することによって、低電圧閾値がノード348で生成され、高電圧閾値がノード352で生成される。低電圧閾値および高電圧閾値は、それぞれV-LTA回路328およびV-WTA回路324に入力される。
【００３５】
V-WTA回路324およびV-LTA回路328は、図２に示した電流を基にした過電圧検出回路200のI-WTA回路224に類似している。V-WTA回路324は、ノード360〜366の電圧を所定の高電圧閾値と比較するための過電圧電圧比較器326を含む。ノード360〜366の電圧は、電池セル102〜108のセル電圧を示す。最大セル電圧が所定の高電圧閾値より大きい場合、V-WTA回路324は、過電圧状態を示すOVP信号114を出力する。例えば、出力OVP信号114は、論理HIGHになることが可能である。
【００３６】
同様に、V-LTA回路328は、電池セル102〜108の再変換されたセル電圧を所定の低電圧閾値と比較するための不足電圧電圧比較器330を含む。最低セル電圧が所定の低電圧閾値より低い場合、V-LTA回路328は不足電圧状態を示すUVP信号116を出力する。
【００３７】
OVP信号114およびUVP信号116は、両方とも、図１に示したコントローラ118などのコントローラに転送される。コントローラは、電池パックへの損傷を防止するために、それ以上の充電または放電を停止する動作を行うことができる。V-WTA回路324およびV-LTA回路328を、それぞれ、図４および図５を参照して詳細に説明する。
【００３８】
図４を参照すると、本発明の一実施形態による、図３に示した比較回路のV-WTA回路324が詳細に示されている。V-WTA回路324は、第1利得段490と、第2利得段492と、nチャネルMOSFET 442などのスレッショルドトランジスタと、pチャネルMOSFET 412などのスレッショルド負荷トランジスタと、シュミットトリガ452とを含む。一実施形態においては、第1利得段490は、nチャネルMOSFET 434〜440など、第1の第1ゲイントランジスタから第Nの第1ゲイントランジスタまでのN個の第1ゲイントランジスタを含む。第1利得段490はさらに、pチャネルMOSFET 404〜410など、第1の負荷トランジスタから第Nの負荷トランジスタまでのN個の負荷トランジスタを含む。一実施形態においては、N個の負荷トランジスタは、N個の第1ゲイントランジスタの負荷として働く。図３のノード370、372、374、および376における電池セル102、104、106、および108のセル電圧など、N個のセル電圧が、第1利得段490に入力され、各セル電圧はN個の第1ゲイントランジスタの1つによって受け取られる。所定の高電圧閾値は、スレッショルドトランジスタに入力される。第2利得段492は、pチャネルOVP MOSFET 414〜420など第1の第2ゲイントランジスタから第Nの第2ゲイントランジスタまでのN個の第2ゲイントランジスタと、nチャネルMOSFET 448などの第2ゲイン負荷トランジスタとを含む。一実施形態においては、第2ゲイン負荷トランジスタは、N個の第2ゲイントランジスタの負荷として働く。
【００３９】
N個のセル電圧の1つ、例えばN個のセル電圧の最大値である第K(k=1, 2, ...N)のセル電圧が、高電圧閾値を超えるとき、第1利得段490の第Kの第1ゲイントランジスタが動作して、スレッショルドトランジスタ、例えばnチャネルMOSFET 442に入力される高電圧閾値と第Kの第1ゲイントランジスタに入力される第Kのセル電圧との電圧差を増幅することができる。第Kの第1ゲイントランジスタに対応する第2利得段492の第Kの第2ゲイントランジスタも動作して、この電圧差をさらに増幅し、ノード472における論理HIGHなどの第1の論理電圧を生成することができる。シュミットトリガ452が、ノード472における第1の論理電圧の電圧ディザを平滑化し、最後にOVP信号114を出力するために、ノード472に結合されている。
【００４０】
N個のセル電圧がどれも高電圧閾値を超えないとき、nチャネルMOSFET 442およびpチャネルMOSFET 412が動作する。同時に、第2利得段492のN個の第2ゲイントランジスタはどれも動作しない。したがって、論理LOWなどの第2の論理電圧がノード472に生成される。
【００４１】
一例においては、第1利得段490は、4個のnチャネルMOSFET 434、436、438、および440と、4個のpチャネルMOSFET 404、406、408、および410を含む。第2利得段492は、4個のpチャネルOVP MOSFET 414、416、418、および420を含む。
【００４２】
引き続き図４を参照すると、一実施形態においては、ノード370、372、374、および376が、それぞれ4個のnチャネルMOSFET 434、436、438、および440のゲートに結合され、ノード352がnチャネルMOSFET 442のゲートに結合されている。5個のnチャネルMOSFET 434〜442は、寸法が同じであり、ノード470における同じソース電圧を共有する。5個のpチャネルMOSFET 404、406、408、410、および412は、寸法が同じである。MOSFET 404〜410は、電源電圧402の同じソース電圧およびノード460における同じゲート電圧を共有する。MOSFET 404〜410のドレインは、それぞれMOSFET 434〜440のドレインに結合されている。MOSFET 412のドレインも、ノード460に結合されている。
【００４３】
4個のpチャネルOVP MOSFET 414、416、418、および420は、寸法が同じである。これらは、電源電圧402の同じソース電圧およびノード472における同じドレイン電圧を共有する。これらのゲートは、それぞれMOSFET 434と404、436と406、438と408、ならびに440と410のドレインに結合されている。2個のnチャネルMOSFET 446および448は、寸法が同じであり、グランド454における同じソース電圧およびバイアス電圧端子444における同じゲート-ソース間電圧を共有する。MOSFET 446および448のドレインは、それぞれノード470および472に結合されている。
【００４４】
MOSFET 446および448は、V-WTA回路324全体の第1利得段490および第2利得段492に対して電流源として働く。MOSFET 446および448を流れる電流値を調整するために制御端子444を使用することができる。一実施形態においては、電源電圧402は論理HIGHを示し、グランド電圧454は論理LOWを示す。したがって、ノード470は、グランド454に結合され、論理LOWになる。MOSFET 434、436、438、440、および442は、互いに同一であるので、最大ゲート-ソース間電圧を受け取るものが最初に動作する。
【００４５】
例えば、ノード352における電圧が、(ノード370〜376における)セル102〜108のいずれにおける電圧よりも大きい場合、セル電圧がどれも所定の高電圧閾値を超えていないことを示しており、MOSFET 442が動作し、MOSFET 446からの電流がすべてMOSFET 442を通ってMOSFET 412に流れる。pチャネルMOSFET 404、406、408、および410は、同じゲート-ソース間電圧を共有するので、MOSFET 412からの電流をミラーすることができる。しかし、NチャネルMOSFET 434、436、438、440を流れる電流がなく、これにより、それらのゲート-ソース間電圧がより小さくなるので、ノード462、464、466、および468が論理HIGHにプルされて、pチャネルMOSFET 414、416、418、および420をオフにすることができる。次いで、ノード472がMOSFET 448によってLOWにプルされる。シュミットトリガ452は、ノード472における電圧ディザを平滑化し、最後にOVP信号114を出力するために、ノード472に結合されている。OVP信号114は論理LOWになる。
【００４６】
その代わりに、1つのセル電圧が所定の高電圧閾値より高くなる条件下では、OVP信号114は論理HIGHになる。例えば、ノード372における電圧がすべてのノード370〜376の中で最も高く、ノード352における電圧を超える場合、MOSFET 436が動作する。ノード464が論理LOWになり、OVP MOSFET 416が動作する。OVP MOSFET 416がオンになると、ノード472が論理HIGHになる。したがって、OVP信号114が論理HIGHになる。
【００４７】
図５を参照すると、本発明の一実施形態による、図３に示した比較回路のV-LTA回路328が示されている。V-LTA回路328は、図４に示したV-WTA回路324に類似している。図４と同じ符号の要素は、同様の機能を有し、以下詳細には説明しない。V-LTA回路328は、第1利得段590と、第2利得段592と、pチャネルMOSFET 542などのスレッショルドトランジスタと、nチャネルMOSFET 512などのスレッショルド負荷トランジスタと、シュミットトリガ552とを含む。V-WTA回路324のnチャネルMOSFETが、pチャネルMOSFETで置き換えられている。逆も同様である。pチャネルMOSFET 546および548が、V-LTA回路328全体の電流源として働く。バイアス電圧(VBN)端子544が、MOSFET 546および548を流れる電流を調整するために、2個のMOSFET 546および548のゲートに結合されている。VBN端子544において論理LOWを受け取ると、V-LTA回路328が動作を開始する。
【００４８】
ノード370、372、374、および376における電圧がどれもノード348における所定の低電圧閾値より降下しない場合、MOSFET 542がオンになる。次いで、MOSFET 512、510、508、506、および504が動作してノード562、564、566、および568を論理LOWにプルし、UVP MOSFET 520、518、516、514が遮断される。ノード572は、電流源548によってHIGHにプルされ、UVP信号116が論理HIGHになる。1つのセル電圧、例えば、ノード374における電圧がノード348における所定の低電圧閾値よりも低くなった場合、MOSFET 538および518が動作する。電流がMOSFET 548および518を流れる。ノード572がグランドに結合されているので、UVP信号116は論理LOWになる。
【００４９】
アクティブな岐路は、V-WTA回路324かV-LTA回路328のどちらかに1つしかない。したがって、V-WTA回路324およびV-LTA回路328の電力消費は、相対的に低い。
【００５０】
より先端的なLi-ion電池パックは、電池パックの残存容量を推定するためのガスゲージICを有することができる。このような先端的な電池パックでは、上記に説明した低コストの電池保護回路を二次保護手段として使用することができる。
【００５１】
図６を参照すると、本発明の一実施形態による、電池パックを過電圧充電および不足電圧放電から保護するために電池保護回路によって実行される動作過程600を示すフローチャートが示されている。電池パックを形成するように複数の電池が直列に結合されている。電池パックは、電池パック保護回路に結合することができる。フローチャートは、電池セルがどれも損傷していない初期状態に基づいて、ブロック602から開始する。
【００５２】
ブロック602で、電池セル両端間の電圧が個別に監視される。一実施形態においては、V/I変換回路を使用することができる。対応するオペアンプおよびMOSFETを用いて、ある電池セルの両端間の電圧が電流に変換される。比較に都合の良いように、電流をグランド基準の電圧に再変換することができる。再変換されたグランド基準の電圧はすべて監視される。その結果、フローチャートは、2つの形態に沿って示されている。すなわち、ブロック606からブロック612が充電中に実行され、ブロック616からブロック622が放電中に実行される。
【００５３】
ブロック606で、監視されるセル電圧が高電圧閾値または過電圧保護(OVP)閾値と比較される。一実施形態においては、比較はV-WTA回路によって行われる。ブロック608で、所定の時間にわたって最大セル電圧がOVP閾値を超える場合、フローチャートはブロック610に進む。そうでない場合は、フローチャートはブロック612に進む。ブロック610で、過電圧充電を示すためにアクティブなOVP信号が生成され、一実施形態においては、その結果、充電過程は無効にされる。アクティブなOVP信号に応答して、コントローラを使用して充電MOSFETを開放にし、それによって充電ループを無効にすることができる。ブロック610の後、フローチャートはブロック602に戻る。セル電圧は、依然として監視され、新しいサイクルが開始する。ブロック612で、充電ループが有効になり、充電過程が継続される。コントローラは、充電MOSFETをオンにすることによって電池パックの再充電を開始することができる。
【００５４】
ブロック616に戻って、放電の形態を参照すると、セル電圧は低電圧閾値または不足電圧保護(UVP)閾値と比較される。一実施形態においては、図３および図５に示したV-LTA回路328が利用される。再変換されたグランド基準のセル電圧は、V-LTA回路328に入力される。最低入力電圧は、対応するMOSFETを有効にする。
【００５５】
ブロック618で、最小セル電圧がUVP閾値を下回る場合、フローチャートはブロック620に進む。ブロック620で、コントローラは、それ以上の放電によって起きる損傷を防止するために放電ループを無効にすることができる。不足電圧放電状態を表すUVP信号が出力される。例えば、V-LTA回路328は、論理LOWを出力することができる。論理LOWのUVP信号に応答して、コントローラは、放電MOSFETをオフにするなど、放電ループを無効にする動作を開始することができる。
【００５６】
その代わりに、監視されるセル電圧がどれもUVP閾値を下回らない場合、フローチャートはブロック622に進む。ブロック622で、放電過程が継続する。一実施形態においては、電池セルがすべて安全であることを表す論理HIGHを、V-LTA回路328において出力することができる。コントローラは、論理LOWのUVP信号を受け取るまで放電MOSFETをオンにすることができる。
【００５７】
今説明した充電ループまたは放電ループを無効にする代わりに、閾値を超えた場合、警報信号を出力することができる。また、本明細書で前に説明したように、2つ以上の閾値を利用することもできる。低い方の閾値を越えた場合、警報信号を送ることができ、高い方の閾値を超えた場合、充電または放電ループを無効にすることができる。
【００５８】
したがって、一実施形態においては、電池パック保護回路の電圧検出回路300は、複数のMOSFETを使用してV-WTA回路およびV-LTA回路を形成し、それによってマルチセル電池パックの複数のセル電圧を同時に監視する。最大セル電圧が所定の高電圧閾値より大きい場合、V-WTA回路は、少なくとも1個の電池セルが過電圧状態にあることを示す信号を出力することができる。最小セル電圧が所定の低電圧閾値より小さいとき、V-LTA回路は少なくとも1個の電池セルが不足電圧状態にあることを示す信号を出力することができる。動作の際には、一対のMOSFETだけがオンになり、電圧検出回路の電力消費を節約することができる。
【００５９】
上記の説明および図面は、本発明の実施形態を表すが、それらにおいて、添付の特許請求の範囲に定義される本発明の諸原理の思想および範囲を逸脱することなく、様々な追加、変更、および代替が可能であることが理解されよう。本発明は、本発明の諸原則から逸脱することなく、本発明の実施に使用される、特定の環境および動作要件に特に適合された、形状、構造、構成、比率、材料、要素、および構成部品に、またその他の点で多くの変更を加えて使用できることが当業者には理解されるであろう。したがって、ここに開示された実施形態は、すべての点において、限定的なものではなく、例示的なものであるとみなすべきであり、本発明の範囲は、添付の特許請求の範囲およびそれらの均等物によって示され、上記の説明に限定されない。
【符号の説明】
【００６０】
100 マルチセル電池パック保護回路
102, 104, 106, 108 再充電可能電池セル
110 マルチセル電池パック
112 電圧検出回路
118 コントローラ
120 負荷
122 電源
【特許請求の範囲】
【請求項１】
複数のセル電圧を検出する状態感知回路を備え、前記セル電圧の各々は第１から第Ｎの電池セルを含む複数の電池セルのうちの個々の電池セルに対応し、
前記複数のセル電圧の極値を所定の電圧閾値と比較することによって前記複数のセル電圧を少なくとも１つの所定の電圧閾値と同時に比較し、前記極値が前記所定の電圧閾値を越えるとき指示信号を生成する、前記状態感知回路に結合された比較回路をさらに備える電圧検出回路。
【請求項２】
前記状態感知回路は前記複数のセル電圧を複数のセル電流に変換する電圧電流(V/I)変換回路を備える請求項１に記載の電圧検出回路。
【請求項３】
前記比較回路は、前記複数のセル電流を前記所定の電圧閾値に対応する所定の電流閾値と同時に比較し、前記複数のセル電流の前記極値が前記所定の電流閾値を越えるとき前記指示信号を生成するために使用することが可能である請求項２に記載の電圧検出回路。
【請求項４】
前記セル電流を前記セル電圧に再変換するための前記V/I変換回路に結合された複数の抵抗器をさらに備える請求項２に記載の電圧検出回路。
【請求項５】
前記比較回路は、前記複数のセル電圧を所定の高電圧閾値と同時に比較し、前記複数のセル電圧のうちの最大のセル電圧が前記所定の高電圧閾値より大きいとき前記指示信号を生成するV-WTA(voltage winner-take-all)回路を備える請求項１に記載の電圧検出回路。
【請求項６】
前記V-WTA回路は、
前記所定の高電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の高電圧閾値と、前記複数のセル電圧のうちの最大のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記指示信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである請求項５に記載の電圧検出回路。
【請求項７】
前記比較回路は、前記複数のセル電圧を所定の低電圧閾値と同時に比較し、前記複数のセル電圧のうちの最小のセル電圧が前記所定の低電圧閾値より低いとき前記指示信号を生成するV-LTA(voltage loser-take-all)回路を備える請求項１に記載の電圧検出回路。
【請求項８】
前記V-LTA回路は、
前記所定の低電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の低電圧閾値より低いとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の低電圧閾値と、前記複数のセル電圧のうちの最小のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の低電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記指示信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである、請求項７に記載の電圧検出回路。
【請求項９】
前記複数のセル電圧のうちの最大のセル電圧が第２の所定の閾値より大きいとき第２の指示信号を生成するための前記第２の所定の閾値をさらに含む、請求項１に記載の電圧検出回路。
【請求項１０】
前記複数のセル電圧のうちの最小のセル電圧が第２の所定の閾値より低いとき第２の指示信号を生成するための第２の所定の閾値をさらに含む、請求項１に記載の電圧検出回路。
【請求項１１】
第１から第Ｎの電池セルを含む複数の電池セルを含むマルチセル電池パックを保護する方法であって、
前記電池セルに対応する複数のセル電圧を感知するステップと、
前記複数のセル電圧の極値を所定の電圧閾値と比較することによって前記複数のセル電圧を少なくとも１つの所定の電圧閾値と同時に比較するステップと、
前記極値が前記所定の電圧閾値を越えるとき保護信号を生成するステップとを含む方法。
【請求項１２】
前記複数のセル電圧を複数のセル電流に変換するステップと、
前記複数のセル電流の極値が前記所定の電圧閾値に対応する所定の電流閾値を越えるとき前記保護信号を生成するステップとをさらに含む請求項１１に記載の方法。
【請求項１３】
前記セル電流を前記セル電圧に再変換するステップをさらに含み、前記セル電圧はグランド基準である請求項１２に記載の方法。
【請求項１４】
互いに直列に結合された第１から第Ｎの電池セルを含む複数の電池セルと、
前記電池セルの個々の電池セルにそれぞれ対応する複数のセル電圧を検出し、前記複数のセル電圧のうちの最大のセル電圧を所定の高電圧閾値と比較することによって前記複数のセル電圧を前記所定の高電圧閾値と同時に比較するための、前記複数の電池セルに結合された電圧検出回路と、
前記電池セルの充電を制御するための、前記複数の電池セルに結合された充電スイッチと、
前記最大のセル電圧が前記所定の高電圧閾値より大きいとき前記充電スイッチを無効にするための、前記電圧検出回路および前記充電スイッチに結合されたコントローラとを備えるマルチセル電池パック保護回路。
【請求項１５】
前記電圧検出回路が、前記複数のセル電圧を前記所定の高電圧閾値と同時に比較し、前記最大のセル電圧が前記所定の高電圧閾値より大きいとき前記コントローラへの過電圧保護(OVP)信号を生成するためのV-WTA回路を備える請求項１４に記載のマルチセル電池パック保護回路。
【請求項１６】
前記V-WTA回路が、
前記所定の高電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルの前記セル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の高電圧閾値と、前記最大のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の高電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記OVP信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とをさらに備え、Ｋ＝１，２，．．．，Ｎである請求項１５に記載のマルチセル電池パック保護回路。
【請求項１７】
前記複数のセル電圧を所定の低電圧閾値と同時に比較し、前記複数のセル電圧のうちの最小のセル電圧が前記所定の低電圧閾値より低いとき前記コントローラに対して不足電圧保護(UVP)信号を生成するためのV-LTA回路をさらに備える請求項１４に記載のマルチセル電池パック保護回路。
【請求項１８】
前記V-LTA回路は、
前記所定の低電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の低電圧閾値より低いとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の低電圧閾値と、前記最小のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の低電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記UVP信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである請求項１７に記載のマルチセル電池パック保護回路。
【請求項１９】
前記電池セルならびに前記電池セルの放電を制御するための前記コントローラに結合された放電スイッチをさらに備え、前記コントローラは前記UVP信号を受け取り、前記UVP信号に応答して前記放電スイッチを制御する請求項１７に記載のマルチセル電池パック保護回路。
【請求項２０】
前記電圧検出回路は、前記複数のセル電圧を複数のセル電流に変換するためのV/I変換回路を備える請求項１４に記載のマルチセル電池パック保護回路。
【請求項１】
複数のセル電圧を検出する状態感知回路を備え、前記セル電圧の各々は第１から第Ｎの電池セルを含む複数の電池セルのうちの個々の電池セルに対応し、
前記複数のセル電圧の極値を所定の電圧閾値と比較することによって前記複数のセル電圧を少なくとも１つの所定の電圧閾値と同時に比較し、前記極値が前記所定の電圧閾値を越えるとき指示信号を生成する、前記状態感知回路に結合された比較回路をさらに備える電圧検出回路。
【請求項２】
前記状態感知回路は前記複数のセル電圧を複数のセル電流に変換する電圧電流(V/I)変換回路を備える請求項１に記載の電圧検出回路。
【請求項３】
前記比較回路は、前記複数のセル電流を前記所定の電圧閾値に対応する所定の電流閾値と同時に比較し、前記複数のセル電流の前記極値が前記所定の電流閾値を越えるとき前記指示信号を生成するために使用することが可能である請求項２に記載の電圧検出回路。
【請求項４】
前記セル電流を前記セル電圧に再変換するための前記V/I変換回路に結合された複数の抵抗器をさらに備える請求項２に記載の電圧検出回路。
【請求項５】
前記比較回路は、前記複数のセル電圧を所定の高電圧閾値と同時に比較し、前記複数のセル電圧のうちの最大のセル電圧が前記所定の高電圧閾値より大きいとき前記指示信号を生成するV-WTA(voltage winner-take-all)回路を備える請求項１に記載の電圧検出回路。
【請求項６】
前記V-WTA回路は、
前記所定の高電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の高電圧閾値と、前記複数のセル電圧のうちの最大のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記指示信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである請求項５に記載の電圧検出回路。
【請求項７】
前記比較回路は、前記複数のセル電圧を所定の低電圧閾値と同時に比較し、前記複数のセル電圧のうちの最小のセル電圧が前記所定の低電圧閾値より低いとき前記指示信号を生成するV-LTA(voltage loser-take-all)回路を備える請求項１に記載の電圧検出回路。
【請求項８】
前記V-LTA回路は、
前記所定の低電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の低電圧閾値より低いとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の低電圧閾値と、前記複数のセル電圧のうちの最小のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の低電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記指示信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである、請求項７に記載の電圧検出回路。
【請求項９】
前記複数のセル電圧のうちの最大のセル電圧が第２の所定の閾値より大きいとき第２の指示信号を生成するための前記第２の所定の閾値をさらに含む、請求項１に記載の電圧検出回路。
【請求項１０】
前記複数のセル電圧のうちの最小のセル電圧が第２の所定の閾値より低いとき第２の指示信号を生成するための第２の所定の閾値をさらに含む、請求項１に記載の電圧検出回路。
【請求項１１】
第１から第Ｎの電池セルを含む複数の電池セルを含むマルチセル電池パックを保護する方法であって、
前記電池セルに対応する複数のセル電圧を感知するステップと、
前記複数のセル電圧の極値を所定の電圧閾値と比較することによって前記複数のセル電圧を少なくとも１つの所定の電圧閾値と同時に比較するステップと、
前記極値が前記所定の電圧閾値を越えるとき保護信号を生成するステップとを含む方法。
【請求項１２】
前記複数のセル電圧を複数のセル電流に変換するステップと、
前記複数のセル電流の極値が前記所定の電圧閾値に対応する所定の電流閾値を越えるとき前記保護信号を生成するステップとをさらに含む請求項１１に記載の方法。
【請求項１３】
前記セル電流を前記セル電圧に再変換するステップをさらに含み、前記セル電圧はグランド基準である請求項１２に記載の方法。
【請求項１４】
互いに直列に結合された第１から第Ｎの電池セルを含む複数の電池セルと、
前記電池セルの個々の電池セルにそれぞれ対応する複数のセル電圧を検出し、前記複数のセル電圧のうちの最大のセル電圧を所定の高電圧閾値と比較することによって前記複数のセル電圧を前記所定の高電圧閾値と同時に比較するための、前記複数の電池セルに結合された電圧検出回路と、
前記電池セルの充電を制御するための、前記複数の電池セルに結合された充電スイッチと、
前記最大のセル電圧が前記所定の高電圧閾値より大きいとき前記充電スイッチを無効にするための、前記電圧検出回路および前記充電スイッチに結合されたコントローラとを備えるマルチセル電池パック保護回路。
【請求項１５】
前記電圧検出回路が、前記複数のセル電圧を前記所定の高電圧閾値と同時に比較し、前記最大のセル電圧が前記所定の高電圧閾値より大きいとき前記コントローラへの過電圧保護(OVP)信号を生成するためのV-WTA回路を備える請求項１４に記載のマルチセル電池パック保護回路。
【請求項１６】
前記V-WTA回路が、
前記所定の高電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルの前記セル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の高電圧閾値より大きいとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の高電圧閾値と、前記最大のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の高電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記OVP信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とをさらに備え、Ｋ＝１，２，．．．，Ｎである請求項１５に記載のマルチセル電池パック保護回路。
【請求項１７】
前記複数のセル電圧を所定の低電圧閾値と同時に比較し、前記複数のセル電圧のうちの最小のセル電圧が前記所定の低電圧閾値より低いとき前記コントローラに対して不足電圧保護(UVP)信号を生成するためのV-LTA回路をさらに備える請求項１４に記載のマルチセル電池パック保護回路。
【請求項１８】
前記V-LTA回路は、
前記所定の低電圧閾値を受け取るためのスレッショルドトランジスタと、
前記第１から前記第Ｎの電池セルのセル電圧をそれぞれ受け取り、第Ｋのセル電圧が前記所定の低電圧閾値より低いとき第Ｋの第１ゲイントランジスタを動作させて、前記所定の低電圧閾値と、前記最小のセル電圧である前記第Ｋの第１ゲイントランジスタによって受け取られる前記第Ｋのセル電圧との電圧差を増幅するための第１から第Ｎの第１ゲイントランジスタを含む、前記スレッショルドトランジスタに結合された第１利得段と、
前記第Ｋのセル電圧が前記所定の低電圧閾値より低いとき前記第Ｋの第１ゲイントランジスタに対応する第Ｋの第２ゲイントランジスタを動作させて、前記電圧差をさらに増幅し前記UVP信号を生成するための第１から第Ｎの第２ゲイントランジスタを含む、前記第１利得段に結合された第２利得段とを備え、Ｋ＝１，２，．．．，Ｎである請求項１７に記載のマルチセル電池パック保護回路。
【請求項１９】
前記電池セルならびに前記電池セルの放電を制御するための前記コントローラに結合された放電スイッチをさらに備え、前記コントローラは前記UVP信号を受け取り、前記UVP信号に応答して前記放電スイッチを制御する請求項１７に記載のマルチセル電池パック保護回路。
【請求項２０】
前記電圧検出回路は、前記複数のセル電圧を複数のセル電流に変換するためのV/I変換回路を備える請求項１４に記載のマルチセル電池パック保護回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１８３８２５（Ｐ２０１０−１８３８２５Ａ）
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願番号】特願２０１０−１２９９（Ｐ２０１０−１２９９）
【出願日】平成２２年１月６日（２０１０．１．６）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願日】平成２２年１月６日（２０１０．１．６）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
[ Back to top ]