レーダビデオ処理装置
【課題】非同期でフォーマットの異なる複数のレーダから入力するビデオ信号を容易に合成する処理装置を提供する。
【解決手段】複数のレーダ２ａ，２ｂから入力するレーダビデオ信号を同期させるリードイネーブル信号、複数のレーダビデオ信号のフォーマットを統一させるライトイネーブル信号を出力する制御手段１４と、入力レーダビデオ信号をメモリ１２１ａ，１２１ｂに書き込み、リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングでメモリ１２１ａ，１２１ｂから読み出す入力信号処理手段１２ａ，１２ｂと、読み出されたレーダビデオ信号を、ライトイネーブル信号の書き込み要求に従って統一フォーマットに変換してメモリ１３１ａ，１３１ｂに書き込み、新たなレーダビデオ信号をメモリ１３１ａ，１３１ｂから読み出す出力信号処理手段１３ａ，１３ｂを設けた。
【解決手段】複数のレーダ２ａ，２ｂから入力するレーダビデオ信号を同期させるリードイネーブル信号、複数のレーダビデオ信号のフォーマットを統一させるライトイネーブル信号を出力する制御手段１４と、入力レーダビデオ信号をメモリ１２１ａ，１２１ｂに書き込み、リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングでメモリ１２１ａ，１２１ｂから読み出す入力信号処理手段１２ａ，１２ｂと、読み出されたレーダビデオ信号を、ライトイネーブル信号の書き込み要求に従って統一フォーマットに変換してメモリ１３１ａ，１３１ｂに書き込み、新たなレーダビデオ信号をメモリ１３１ａ，１３１ｂから読み出す出力信号処理手段１３ａ，１３ｂを設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のレーダから入力するレーダビデオ信号を合成するレーダビデオ処理装置に関する。
【背景技術】
【０００２】
近年、気象レーダ、航空レーダ、海洋レーダ等の様々な分野でレーダが利用されており、同一又は異なる種類の複数のレーダから出力されるレーダビデオ信号を、合成用の装置で合成して利用する技術がある（例えば、特許文献１参照）。
【０００３】
このレーダと合成用の装置との間の伝送は、高速なシリアル通信が用いられている。シリアル通信を用いることで、多量のデータ伝送が可能になる。一方、レーダと装置間のラインレートは統一されていても、レーダの性能によって、各レーダから装置へ送信されるデータの伝送レートが異なることがある。また、レーダは、回転しながら各方位に対する信号を検出するが、通常はこれら複数のレーダの回転は同期しておらず、回転速度も異なっている。さらに、各レーダは、最大探知距離や距離分解能等のフォーマットも異なっている。
【０００４】
そのため、このレーダビデオ信号の合成用の装置では、異なる送信レートで各レーダから受信した非同期であるレーダビデオ信号を同期させるとともに、一定のフォーマットに変換した後に、合成する必要がある。したがって、従来はレーダビデオ信号の合成の処理が複雑になる問題があった。
【特許文献１】特許第３９９０８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来のレーダビデオの合成用の装置は、レーダによってタイミングやフォーマット等が異なるレーダビデオ信号が入力されているため、合成が複雑で困難である問題があった。
【０００６】
したがって本発明は、非同期でフォーマットの異なる複数のレーダから入力するレーダビデオ信号を容易に合成するレーダビデオ処理装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の特徴に係るレーダビデオ処理装置は、複数のレーダからそれぞれ非同期でフォーマットの異なるレーダビデオ信号を入力し、入力した複数の前記レーダビデオ信号を同期させるとともに統一フォーマットに変換して、合成するレーダビデオ処理装置であって、予め定められるタイミングに従って、前記複数のレーダから入力するレーダビデオ信号を同期させるそれぞれ各レーダに対応する複数のリードイネーブル信号を出力するとともに、前記複数のレーダから入力するレーダビデオ信号のフォーマットを統一させるそれぞれ各レーダに対応する複数のライトイネーブル信号を出力する制御手段と、入力するレーダビデオ信号をメモリに書き込むとともに、前記リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングで前記レーダビデオ信号を前記メモリから読み出す入力信号処理手段と、入力信号処理手段で読み出されたレーダビデオ信号を、前記ライトイネーブル信号の書き込み要求に従って前記統一フォーマットに変換した新たなレーダビデオ信号をメモリに書き込むとともに、前記新たなレーダビデオ信号を前記メモリから読み出す出力信号処理手段と、複数の新たなレーダビデオ信号を入力すると、複数の前記新たなレーダビデオ信号を合成するレーダビデオ合成手段とを備える。
【発明の効果】
【０００８】
本発明によれば、非同期でフォーマットの異なる複数のレーダから入力するレーダビデオ信号を容易に合成することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、図面を用いて本発明の最良の実施形態に係るレーダビデオ処理装置について説明する。以下の説明において、同一の構成には同一の符号を付し、類似の構成には類似の符号を付して説明する。
【００１０】
図１に示すように、本発明に係るレーダビデオ処理装置１は、第１レーダ２ａと第２レーダ２ｂの２台のレーダと接続されており、シリアル通信を行なうことが可能である。ここでは、例えば、第１レーダ２ａが航空レーダであり、第２レーダ２ｂが気象レーダであるとする。レーダビデオ処理装置１は、第１レーダ２ａから入力した第１レーダビデオ信号と、第２レーダ２ｂから入力した第２レーダビデオ信号とを合成する。
【００１１】
また、レーダビデオ処理装置１は、合成したレーダビデオ信号をレーダビデオ表示装置３に出力する。レーダビデオ表示装置３は、レーダビデオ処理装置１で合成されたレーダビデオ信号を直交座標系に変換（スキャンコンバート）してディスプレイ４に表示する。
【００１２】
図２に、中心をレーダ２ａ，２ｂの位置とし、各レーダ２ａ，２ｂのアンテナにより検出されたレーダビデオ信号を表示した場合の一例を示している。具体的には、図２（ａ）が第１レーダ２ａから入力した第１レーダビデオ信号の表示例であり、図２（ｂ）が第２レーダ２ｂから入力した第２レーダビデオ信号の表示例である。また、図２（ｃ）が第１レーダビデオ信号と第２レーダビデオ信号とを合成して得られたレーダビデオ信号の表示例である。なお、図２に示す例では、第１レーダ２ａと第２レーダ２ｂの位置が一致しているが、第１レーダ２ａと第２レーダ２ｂとの位置が一致していない場合であっても、予め把握している各レーダ間の距離を考慮してレーダビデオ信号を合成することができる。
【００１３】
ここで、レーダビデオ処理装置１がレーダ２ａ，２ｂから入力する信号は、図３に示すように、「ヘッダ部」、「データ部」、「無効データ部」を有するシリアルデータである。この「データ部」に含まれる情報が、図２で一例を示したレーダビデオ信号に相当する。また、「ヘッダ部」には、レーダ２ａ，２ｂのアンテナの回転の角度（方角）に関する情報が含まれており、レーダビデオ信号の合成に利用される。また、「無効データ部」には、信号の生成時に発生する不要な部分である。
【００１４】
上述したように、複数のレーダの距離分解能はそれぞれ異なるが、この距離分解能が「データ部」のデータ長を決定するため、「データ部」のデータ長はレーダによって異なっている。また、「無効データ部」のデータ長もレーダによって異なっている。したがって、図３に示すように、レーダによって、出力する信号のデータ長も異なる。図３では、図３（ａ）に示す信号をレーダビデオ処理装置１が第１レーダ２ａから入力する第１入力信号の一例とし、図３（ｂ）に示す信号をレーダビデオ処理装置１が第２レーダ２ｂから入力する第２入力信号の一例とする。この図３に示す信号は、１つ分のデータのデータ長は８ビットである。例えば、図３（ａ）に示す信号のデータ部のデータ長（ビット数）は８０００ビットであり、１０００のデータに相当する。また、図３（ｂ）に示す信号のデータ部のデータ長（ビット数）は１２０００ビットであり、１５００のデータに相当する。
【００１５】
図４を用いて、レーダビデオ処理装置１の構成について説明する。レーダビデオ処理装置１は、レーダ２ａ，２ｂからの入力信号をシリアルデータからシリアル／パラレル変換によってパラレルデータに変換する複数の変換手段１１ａ，１１ｂと、パラレルデータに変換されたレーダ２ａ，２ｂからの入力信号を同期化する入力信号処理手段１２ａ，１２ｂと、入力信号処理手段１２ａ，１２ｂから信号に基づいてレーダビデオ表示装置３のフォーマットに統一させる信号を出力する出力信号処理手段１３ａ，１３ｂと、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂに制御のための信号を出力する制御手段１４と、各手段にクロック信号を出力するクロック信号出力手段１５と、出力信号処理手段１３ａ，１３ｂから出力された信号を合成するレーダビデオ合成手段１６と、レーダビデオ合成手段１６で合成された信号をパラレル／シリアル変換によってシリアルデータに変換する変換手段１７とを備えている。
【００１６】
第１変換手段１１ａは、第１レーダ２ａに対応し、シリアルデータである第１入力信号から得られた「ヘッダ部」と、「データ部」（レーダビデオ信号）とのパラレルデータを第１入力信号処理手段１２ａに出力する。また、第２変換手段１１ｂは、第２レーダ２ｂに対応し、シリアルデータである第２入力信号から得られた「ヘッダ部」と、「データ部」とのパラレルデータを第２入力信号処理手段１２ｂに出力する。
【００１７】
第１入力信号処理手段１２ａは、第１変換手段１１ａから入力したデータを書き込むＦＩＦＯ（First In First Out）方式のメモリ１２１ａを内部に有する手段である。第１入力信号処理手段１２ａは、制御手段１４から入力する第１リードイネーブル信号RE-1とクロック信号出力手段１５から入力するクロック信号CLKに従って、メモリ１２１ａに書き込んだ信号を順に読み出し、第１出力信号処理手段１３ａに出力する。具体的には、第１入力信号処理手段１２ａは、第１リードイネーブル信号RE-1の読み出し要求に従って、第１レーダ２ａから入力したデータを、他のレーダ（第２レーダ２ｂ）から入力したデータと同期させるタイミングでメモリ１２１ａから読み出す。
【００１８】
また、第２入力信号処理手段１２ｂも第１入力信号処理手段１２ｂと同様に、第２変換手段１１ｂから入力したデータを内部のメモリ１２１ｂに書き込み、制御手段１４から入力する第２リードイネーブル信号RE-2とクロック信号出力手段１５から入力するクロック信号CLKに従って、メモリ１２１ｂに書き込んだデータを順に読み出して第２出力信号処理手段１３ｂに出力する。具体的には、第２入力信号処理手段１２ｂは、第２リードイネーブル信号RE-2の読み出し要求に従って、第２レーダ２ｂから入力したデータを、他のレーダ（第１レーダ２ａ）から入力したデータと同期させるタイミングでメモリ１２１ｂから読み出す。
【００１９】
第１出力信号処理手段１３ａは、ＦＩＦＯ（First In First Out）方式のメモリ１３１ａを内部に有する手段である。第１出力信号処理手段１３ａは、制御手段１４から入力する第１ライトイネーブル信号WE-1とクロック信号出力手段１５から入力するクロック信号CLKに従って、第１入力信号処理手段１２ａから入力したデータをメモリ１３１ａに書き込む。その後、第１出力信号処理手段１３ａは、書き込んだデータをメモリ１３１ａから順に読み出してレーダビデオ合成手段１６に出力する。具体的には、第１出力信号処理手段１３ａは、第１ライトイネーブル信号WE-1の書き込み要求に従って、第１レーダ１ａから入力したデータを出力するデータのフォーマットに変換した新たなデータをメモリ１３１ａに書き込む。
【００２０】
また、第２出力信号処理手段１３ｂも第２出力信号処理手段１３ａと同様に、制御手段１４から入力する第２ライトイネーブル信号WE-2とクロック信号出力手段１５から入力するクロック信号CLKに従って、内部のメモリ１３１ｂに第２入力信号処理手段１２ｂから入力したデータを書き込んだ後、書き込んだデータをメモリ１３１ｂから順に読み出してレーダビデオ合成手段１６に出力する。具体的には、第２出力信号処理手段１３ｂは、第２ライトイネーブル信号WE-2の書き込み要求に従って、第２レーダ１ｂから入力したデータを出力するデータのフォーマットに変換した新たなデータをメモリ１３１ｂに書き込む。
【００２１】
制御手段１４は、予め設定されているタイミングと、クロック信号出力手段１５から入力するクロック信号CLKに従って、リードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2を出力する。各レーダ２ａ，２ｂから入力する入力信号の「ヘッダ部」のデータ長は全て同一であるが、「データ部」のデータ長はレーダ２ａ，２ｂによって異なる。制御手段１４には、この「ヘッダ部」のデータ長と、各レーダ２ａ，２ｂから入力する入力信号の「データ部」のデータ長が予め設定されている。したがって、制御手段１４は、設定されているデータ長の入力信号から、レーダビデオ表示装置３のフォーマットに統一（データ長を統一）した出力信号を出力させるためのリードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2を生成して出力するタイミングが設定されている。制御手段１４が出力するリードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2の詳細については、図５乃至図７を用いて後述する。
【００２２】
クロック信号出力手段１５は、入力信号処理手段１２ａ，１２ｂにおける信号読み出し、出力信号処理手段１３ａ，１３ｂにおける信号の書き込み、制御手段１４における信号の出力、レーダビデオ合成手段１６における信号の合成に利用するクロック信号CLKを、入力信号処理手段１２ａ，１２ｂ、出力信号処理手段１３ａ，１３ｂ、制御手段１４及びレーダビデオ合成手段１６に出力する。
【００２３】
レーダビデオ合成手段１６は、第１出力信号処理手段１３ａから出力された信号と、第２出力信号処理手段１３ｂから出力された信号とを、クロック信号出力手段１５から入力するクロック信号CLKに従って合成し、第３変換手段１７に出力する。出力信号処理手段１３ａ，１３ｂから入力する各信号は、レーダビデオ処理装置３のフォーマットに統一させているため、レーダビデオ合成手段１６では、信号を容易に合成することができる。
【００２４】
第３変換手段１７は、パラレルデータで入力されたデータをパラレル／シリアル変換によってシリアルデータに変換し、レーダビデオ表示装置３に出力する。
【００２５】
以下に、制御手段１４が出力するリードイネーブル信号RE-1,RE-2、ライトイネーブル信号WE-1,WE-2について説明する。ここで、レーダ２ａ，２ｂから入力した入力信号のデータ部（レーダビデオ信号）のデータ数を「入力データ数NI」とし、レーダビデオ表示装置３に出力するデータ部のデータ数を「出力データ数NO」とする。例えば、図３（ａ）に示す第１入力信号の入力データ数NIは「１０００」であり、第３（ｂ）に示す第２入力信号の入力データ数NIは「１５００」であって各入力データ数NIは異なっている。したがって、レーダビデオ処理装置１では、第１入力信号と第２入力信号のレーダビデオ信号は、合成後のレーダビデオ信号のデータ数（出力データ数NO）に統一させる。
【００２６】
《入力データ数NI＞出力データ数NOの場合》
まず、図５を用いて、入力データ数NIが出力データ数NOよりも大きい場合について説明する。入力データ数NI＞出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数よりも長いとき、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂは、入力したレーダビデオ信号を間引く処理を実行する。そのため、ライトイネーブル信号WE-1,WE-2で出力信号処理手段１３ａ，１３ｂでのメモリ１３１ａ，１３１ｂへの書き込みをコントロールする。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから連続して読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を統一のフォーマットと同一のデータ数の新たなレーダビデオ信号に変換してメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００２７】
ここで、入力信号処理手段１２ａ，１２ｂは、制御手段１４から入力するリードイネーブル信号RE-1,RE-2が「Ｈｉｇｈ」のときにメモリ１２１ａ，１２１ｂから信号を読み出し、「Ｌｏｗ」のときにはメモリ１２１ａ，１２１ｂからの信号の読み出しを停止する。また、出力信号処理手段１３ａ，１３ｂは、制御手段１４から入力するライトイネーブル信号WE-1,WE-2が「Ｈｉｇｈ」のときに入力する信号をメモリ１３１ａ，１３１ｂに書き込み、「Ｌｏｗ」のときにはメモリ１３１ａ，１３１ｂへの信号の書き込みを停止する。
【００２８】
例えば、第１入力信号の入力データ数NI1が「１０００」であり、出力データ数NO1が「５００」であるとき、制御手段１４は、図５に示すように、「Ｈｉｇｈ」が１０００のデータ（８０００ビット）連続して読み出す第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。したがって、第１入力信号処理手段１２ａは、メモリ１２１ａから１０００データ分の信号を連続して読み出す。
【００２９】
また、制御手段１４は、図５に示すように、１データ分の「Ｈｉｇｈ」と１データ分の「Ｌｏｗ」とを交互に繰り返して合計が１０００のデータになる第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。したがって、第１出力信号処理手段１３ａのメモリ１３１ａには、第１入力信号処理手段１２ａから入力した信号のうち、５００データ分の信号が書き込まれ、残りの５００データ分の信号は捨てられる。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力した第１レーダビデオ信号のうち半分のデータ数の信号が間引かれた５００データ分の信号が出力される。
【００３０】
さらに、第２入力信号の入力データ数NI2が「１５００」であり、出力データ数NO2が「５００」であるとき、制御手段１４は、図５に示すように、「Ｈｉｇｈ」が１５００のデータ（１２０００ビット）連続して読み出す第２リードイネーブル信号RE-2を第２入力信号処理手段１２ｂに出力する。したがって、第２入力信号処理手段１２ｂは、メモリ１２１ｂから１５００データ分の信号を連続して読み出す。
【００３１】
また、制御手段１４は、図５に示すように、１データ分の「Ｈｉｇｈ」と２データ分の「Ｌｏｗ」とを交互に繰り返して合計が１５００のデータになる第２ライトイネーブル信号WE-2を第２出力信号処理手段１３ｂに出力する。したがって、第２出力信号処理手段１３ｂのメモリ１３１ｂには、第２入力信号処理手段１２ｂから入力した信号のうち、５００データ分の信号が書き込まれ、残りの１０００データ分の信号は捨てられる。すなわち、第２出力信号処理手段１３ｂからは、第２レーダ２ｂから入力した第２レーダビデオ信号のうち３分の２のデータ数の信号が間引かれた５００データ分の信号が出力される。
【００３２】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに５００データであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００３３】
《入力データ数NI＜出力データ数NOの場合》
次に、図６を用いて、入力データ数NIが出力データ数NOよりも小さい場合について説明する。入力データ数NI＜出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数よりも短いとき、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂは、入力したレーダビデオ信号に不足分のデータ数のデータを追加する処理を実行する。そのため、リードイネーブル信号RE-1,RE-2で出力信号処理手段１３ａ，１３ｂでのメモリ１３１ａ，１３１ｂからの読み出しをコントロールする。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから不連続に読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を統一のフォーマットと同一のデータ数の新たなレーダビデオ信号に変換してメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００３４】
例えば、第１入力信号の入力データ数NI1が「１０００」であり、出力データ数NO1が「３０００」であるとき、制御手段１４は、図６に示すように、１データ分の「Ｈｉｇｈ」と２データ分の「Ｌｏｗ」とを交互に繰り返して合計が３０００のデータ（２４０００ビット）になる第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。すなわち、第１入力信号処理手段１２ａは、メモリ１２１ａから１０００データ分の信号を不連続に読み出す。
【００３５】
また、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が３０００のデータ連続する第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。このとき、第１出力信号処理手段１３ａには、第１入力信号処理手段１２ａから信号が１データ分入力した後、２データ分は信号が入力されない。第１出力信号処理手段１３ａでは、このように信号の入力がないときに第１ライトイネーブル信号WE-1が「Ｈｉｇｈ」である場合には、前に入力した信号と同一の値をメモリ１２１ａに書き込む。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力した１０００のデータの信号に対して、３倍である３０００のデータの信号が出力される。
【００３６】
さらに、第２入力信号の入力データ数NI2が「１５００」であり、出力データ数NO2が「３０００」であるとき、制御手段１４は、図６に示すように、１データ分の「Ｈｉｇｈ」と１データ分の「Ｌｏｗ」とを交互に繰り返して合計が３０００のデータ（２４０００ビット）になる第２リードイネーブル信号RE-2を第２入力信号処理手段１２ｂに出力する。すなわち、第１入力信号処理手段１２ａは、メモリ１２１ａから１５００データ分の信号を不連続に読み出す。
【００３７】
また、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が３０００のデータ連続する第２ライトイネーブル信号WE-2を第２出力信号処理手段１３ｂに出力する。このとき、第２出力信号処理手段１３ｂには、第２入力信号処理手段１２ｂから信号が１データ分入力した後、２データ分は信号が入力されない。第２出力信号処理手段１３ｂでは、このように信号の入力がないときに第２ライトイネーブル信号WE-2が「Ｈｉｇｈ」である場合には、前に入力した信号と同一の値をメモリ１３１ｂに書き込む。すなわち、第１出力信号処理手段１３ｂからは、第１レーダ２ｂから入力した１５００のデータの信号に対して、２倍である３０００のデータの信号が出力される。
【００３８】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに３０００のデータであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００３９】
《入力データ数NI＝出力データ数NOの場合》
続いて、図７を用いて、入力データ数NIが出力データ数NOと同一の場合について説明する。入力データ数NI＝出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数と同一のとき、入力したレーダビデオ信号をそのままデータの合成に利用できる。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから連続して読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を新たなレーダビデオ信号としてメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００４０】
例えば、第１入力信号の入力データ数NI1が「５００」であり、出力データ数NO1が「５００」であるとき、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が５００のデータ（４０００ビット）連続する第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。すなわち、第１出力信号処理手段１２ａは、メモリ１２１ａから５００データ分の信号を連続して読み出す。
【００４１】
また、制御手段１４は、図７に示すように「Ｈｉｇｈ」が５００データ分連続する第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力したレーダビデオ信号の全てが連続して出力される。
【００４２】
なお、第２入力信号の入力データ数NI2が「１０００」であり、出力データ数NO2が「５００」であるときには、制御手段１４は、図５で上述した場合と同様に第２出力信号処理手段１３ｂでのメモリ１３１ｂへの書き込みをコントロールして、５００データ分の信号をメモリ１３１ｂに書き込む。
【００４３】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに５００データであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００４４】
本発明の実施形態に係るレーダビデオ処理装置１は、上述したように、入力信号処理手段１２ａ，１２ｂで同期化の処理を実行し、出力信号処理手段１３ａ，１３ｂでレーダビデオ表示装置３のフォーマットへ統一させる処理を実行している。これにより、レーダビデオ合成手段１６において複数レーダ２ａ，２ｂから入力する非同期でフォーマットの異なるレーダビデオ信号を容易に合成することができる。
【００４５】
上述した例では、レーダビデオ処理装置１は、２台のレーダ２ａ，２ｂから信号を受信する例を示したが、レーダビデオ処理装置１に接続されるレーダの数は２台に限られない。レーダビデオ処理装置１に接続されるレーダの数が増えた場合には、レーダビデオ処理装置１が備える入力信号処理手段及び出力信号処理手段の数も追加されるとともに、制御手段１４は、追加されたこれらの各入力信号処理手段及び出力信号処理手段にもリードイネーブル信号とライトイネーブル信号を出力する。
【００４６】
なお、上述の説明では、入力データ数NIが出力データ数NOよりも大きい場合、出力信号処理手段１３ａ，１３ｂは、出力データ数NOに合わせて余りの信号を捨てるものとして説明した。しかし、例えば、出力信号処理手段１３ａ，１３ｂは、入力した信号を平均化する等のようにして、出力データ数NOに合わせた信号を生成してもよい。
【００４７】
また、上述の説明では、入力データ数NIが出力データ数NOよりも小さい場合、出力信号処理手段１３ａ，１３ｂは、出力データ数NOに合わせた信号を出力するため、同一の信号の値を連続した信号を生成するものとして説明した。しかし、例えば、出力信号処理手段１３ａ，１３ｂは、前後の信号の値から、新たな値を求めて出力データ数NOに合わせた信号を生成してもよい。
【００４８】
さらに、上述した例では、入力データ数NIに対して出力データ数NOが倍数又は約数として説明したが、倍数や約数とならない場合には、「Ｈｉｇｈ」と「Ｌｏｗ」の周期を変動させる等によって調整することが考えられる。
【図面の簡単な説明】
【００４９】
【図１】本発明の最良の実施形態に係るレーダビデオ処理装置に接続される装置について説明するブロック図である。
【図２】本発明の最良の実施形態に係るレーダビデオ処理装置で合成されるレーダビデオ信号について説明する図である。
【図３】本発明の最良の実施形態に係るレーダビデオ処理装置に入力される信号の一例である。
【図４】本発明の最良の実施形態に係るレーダビデオ処理装置の構成を説明するブロック図である。
【図５】制御手段が出力する信号の一例を説明する図である。
【図６】制御手段が出力する信号の他の例を説明する図である。
【図７】制御手段が出力する信号の他の例を説明する図である。
【符号の説明】
【００５０】
１…レーダビデオ処理装置
１１ａ…第１変換手段
１１ｂ…第２変換手段
１２ａ…第１入力信号処理手段
１２１ａ…メモリ
１２ｂ…第２入力信号処理手段
１２１ｂ…メモリ
１３ａ…第１出力信号処理手段
１３１ａ…メモリ
１３ｂ…第２出力信号処理手段
１３１ｂ…メモリ
１４…制御手段
１５…クロック信号出力手段
１６…レーダビデオ合成手段
１７…第３変換手段
２ａ…第１レーダ
２ｂ…第２レーダ
３…レーダビデオ表示装置
４…ディスプレイ
RE-1…第１リードイネーブル信号
RE-2…第２リードイネーブル信号
WE-1…第１ライトイネーブル信号
WE-2…第２ライトイネーブル信号
CLK…クロック信号
NI…入力データ数
NO…出力データ数
【技術分野】
【０００１】
本発明は、複数のレーダから入力するレーダビデオ信号を合成するレーダビデオ処理装置に関する。
【背景技術】
【０００２】
近年、気象レーダ、航空レーダ、海洋レーダ等の様々な分野でレーダが利用されており、同一又は異なる種類の複数のレーダから出力されるレーダビデオ信号を、合成用の装置で合成して利用する技術がある（例えば、特許文献１参照）。
【０００３】
このレーダと合成用の装置との間の伝送は、高速なシリアル通信が用いられている。シリアル通信を用いることで、多量のデータ伝送が可能になる。一方、レーダと装置間のラインレートは統一されていても、レーダの性能によって、各レーダから装置へ送信されるデータの伝送レートが異なることがある。また、レーダは、回転しながら各方位に対する信号を検出するが、通常はこれら複数のレーダの回転は同期しておらず、回転速度も異なっている。さらに、各レーダは、最大探知距離や距離分解能等のフォーマットも異なっている。
【０００４】
そのため、このレーダビデオ信号の合成用の装置では、異なる送信レートで各レーダから受信した非同期であるレーダビデオ信号を同期させるとともに、一定のフォーマットに変換した後に、合成する必要がある。したがって、従来はレーダビデオ信号の合成の処理が複雑になる問題があった。
【特許文献１】特許第３９９０８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来のレーダビデオの合成用の装置は、レーダによってタイミングやフォーマット等が異なるレーダビデオ信号が入力されているため、合成が複雑で困難である問題があった。
【０００６】
したがって本発明は、非同期でフォーマットの異なる複数のレーダから入力するレーダビデオ信号を容易に合成するレーダビデオ処理装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の特徴に係るレーダビデオ処理装置は、複数のレーダからそれぞれ非同期でフォーマットの異なるレーダビデオ信号を入力し、入力した複数の前記レーダビデオ信号を同期させるとともに統一フォーマットに変換して、合成するレーダビデオ処理装置であって、予め定められるタイミングに従って、前記複数のレーダから入力するレーダビデオ信号を同期させるそれぞれ各レーダに対応する複数のリードイネーブル信号を出力するとともに、前記複数のレーダから入力するレーダビデオ信号のフォーマットを統一させるそれぞれ各レーダに対応する複数のライトイネーブル信号を出力する制御手段と、入力するレーダビデオ信号をメモリに書き込むとともに、前記リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングで前記レーダビデオ信号を前記メモリから読み出す入力信号処理手段と、入力信号処理手段で読み出されたレーダビデオ信号を、前記ライトイネーブル信号の書き込み要求に従って前記統一フォーマットに変換した新たなレーダビデオ信号をメモリに書き込むとともに、前記新たなレーダビデオ信号を前記メモリから読み出す出力信号処理手段と、複数の新たなレーダビデオ信号を入力すると、複数の前記新たなレーダビデオ信号を合成するレーダビデオ合成手段とを備える。
【発明の効果】
【０００８】
本発明によれば、非同期でフォーマットの異なる複数のレーダから入力するレーダビデオ信号を容易に合成することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、図面を用いて本発明の最良の実施形態に係るレーダビデオ処理装置について説明する。以下の説明において、同一の構成には同一の符号を付し、類似の構成には類似の符号を付して説明する。
【００１０】
図１に示すように、本発明に係るレーダビデオ処理装置１は、第１レーダ２ａと第２レーダ２ｂの２台のレーダと接続されており、シリアル通信を行なうことが可能である。ここでは、例えば、第１レーダ２ａが航空レーダであり、第２レーダ２ｂが気象レーダであるとする。レーダビデオ処理装置１は、第１レーダ２ａから入力した第１レーダビデオ信号と、第２レーダ２ｂから入力した第２レーダビデオ信号とを合成する。
【００１１】
また、レーダビデオ処理装置１は、合成したレーダビデオ信号をレーダビデオ表示装置３に出力する。レーダビデオ表示装置３は、レーダビデオ処理装置１で合成されたレーダビデオ信号を直交座標系に変換（スキャンコンバート）してディスプレイ４に表示する。
【００１２】
図２に、中心をレーダ２ａ，２ｂの位置とし、各レーダ２ａ，２ｂのアンテナにより検出されたレーダビデオ信号を表示した場合の一例を示している。具体的には、図２（ａ）が第１レーダ２ａから入力した第１レーダビデオ信号の表示例であり、図２（ｂ）が第２レーダ２ｂから入力した第２レーダビデオ信号の表示例である。また、図２（ｃ）が第１レーダビデオ信号と第２レーダビデオ信号とを合成して得られたレーダビデオ信号の表示例である。なお、図２に示す例では、第１レーダ２ａと第２レーダ２ｂの位置が一致しているが、第１レーダ２ａと第２レーダ２ｂとの位置が一致していない場合であっても、予め把握している各レーダ間の距離を考慮してレーダビデオ信号を合成することができる。
【００１３】
ここで、レーダビデオ処理装置１がレーダ２ａ，２ｂから入力する信号は、図３に示すように、「ヘッダ部」、「データ部」、「無効データ部」を有するシリアルデータである。この「データ部」に含まれる情報が、図２で一例を示したレーダビデオ信号に相当する。また、「ヘッダ部」には、レーダ２ａ，２ｂのアンテナの回転の角度（方角）に関する情報が含まれており、レーダビデオ信号の合成に利用される。また、「無効データ部」には、信号の生成時に発生する不要な部分である。
【００１４】
上述したように、複数のレーダの距離分解能はそれぞれ異なるが、この距離分解能が「データ部」のデータ長を決定するため、「データ部」のデータ長はレーダによって異なっている。また、「無効データ部」のデータ長もレーダによって異なっている。したがって、図３に示すように、レーダによって、出力する信号のデータ長も異なる。図３では、図３（ａ）に示す信号をレーダビデオ処理装置１が第１レーダ２ａから入力する第１入力信号の一例とし、図３（ｂ）に示す信号をレーダビデオ処理装置１が第２レーダ２ｂから入力する第２入力信号の一例とする。この図３に示す信号は、１つ分のデータのデータ長は８ビットである。例えば、図３（ａ）に示す信号のデータ部のデータ長（ビット数）は８０００ビットであり、１０００のデータに相当する。また、図３（ｂ）に示す信号のデータ部のデータ長（ビット数）は１２０００ビットであり、１５００のデータに相当する。
【００１５】
図４を用いて、レーダビデオ処理装置１の構成について説明する。レーダビデオ処理装置１は、レーダ２ａ，２ｂからの入力信号をシリアルデータからシリアル／パラレル変換によってパラレルデータに変換する複数の変換手段１１ａ，１１ｂと、パラレルデータに変換されたレーダ２ａ，２ｂからの入力信号を同期化する入力信号処理手段１２ａ，１２ｂと、入力信号処理手段１２ａ，１２ｂから信号に基づいてレーダビデオ表示装置３のフォーマットに統一させる信号を出力する出力信号処理手段１３ａ，１３ｂと、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂに制御のための信号を出力する制御手段１４と、各手段にクロック信号を出力するクロック信号出力手段１５と、出力信号処理手段１３ａ，１３ｂから出力された信号を合成するレーダビデオ合成手段１６と、レーダビデオ合成手段１６で合成された信号をパラレル／シリアル変換によってシリアルデータに変換する変換手段１７とを備えている。
【００１６】
第１変換手段１１ａは、第１レーダ２ａに対応し、シリアルデータである第１入力信号から得られた「ヘッダ部」と、「データ部」（レーダビデオ信号）とのパラレルデータを第１入力信号処理手段１２ａに出力する。また、第２変換手段１１ｂは、第２レーダ２ｂに対応し、シリアルデータである第２入力信号から得られた「ヘッダ部」と、「データ部」とのパラレルデータを第２入力信号処理手段１２ｂに出力する。
【００１７】
第１入力信号処理手段１２ａは、第１変換手段１１ａから入力したデータを書き込むＦＩＦＯ（First In First Out）方式のメモリ１２１ａを内部に有する手段である。第１入力信号処理手段１２ａは、制御手段１４から入力する第１リードイネーブル信号RE-1とクロック信号出力手段１５から入力するクロック信号CLKに従って、メモリ１２１ａに書き込んだ信号を順に読み出し、第１出力信号処理手段１３ａに出力する。具体的には、第１入力信号処理手段１２ａは、第１リードイネーブル信号RE-1の読み出し要求に従って、第１レーダ２ａから入力したデータを、他のレーダ（第２レーダ２ｂ）から入力したデータと同期させるタイミングでメモリ１２１ａから読み出す。
【００１８】
また、第２入力信号処理手段１２ｂも第１入力信号処理手段１２ｂと同様に、第２変換手段１１ｂから入力したデータを内部のメモリ１２１ｂに書き込み、制御手段１４から入力する第２リードイネーブル信号RE-2とクロック信号出力手段１５から入力するクロック信号CLKに従って、メモリ１２１ｂに書き込んだデータを順に読み出して第２出力信号処理手段１３ｂに出力する。具体的には、第２入力信号処理手段１２ｂは、第２リードイネーブル信号RE-2の読み出し要求に従って、第２レーダ２ｂから入力したデータを、他のレーダ（第１レーダ２ａ）から入力したデータと同期させるタイミングでメモリ１２１ｂから読み出す。
【００１９】
第１出力信号処理手段１３ａは、ＦＩＦＯ（First In First Out）方式のメモリ１３１ａを内部に有する手段である。第１出力信号処理手段１３ａは、制御手段１４から入力する第１ライトイネーブル信号WE-1とクロック信号出力手段１５から入力するクロック信号CLKに従って、第１入力信号処理手段１２ａから入力したデータをメモリ１３１ａに書き込む。その後、第１出力信号処理手段１３ａは、書き込んだデータをメモリ１３１ａから順に読み出してレーダビデオ合成手段１６に出力する。具体的には、第１出力信号処理手段１３ａは、第１ライトイネーブル信号WE-1の書き込み要求に従って、第１レーダ１ａから入力したデータを出力するデータのフォーマットに変換した新たなデータをメモリ１３１ａに書き込む。
【００２０】
また、第２出力信号処理手段１３ｂも第２出力信号処理手段１３ａと同様に、制御手段１４から入力する第２ライトイネーブル信号WE-2とクロック信号出力手段１５から入力するクロック信号CLKに従って、内部のメモリ１３１ｂに第２入力信号処理手段１２ｂから入力したデータを書き込んだ後、書き込んだデータをメモリ１３１ｂから順に読み出してレーダビデオ合成手段１６に出力する。具体的には、第２出力信号処理手段１３ｂは、第２ライトイネーブル信号WE-2の書き込み要求に従って、第２レーダ１ｂから入力したデータを出力するデータのフォーマットに変換した新たなデータをメモリ１３１ｂに書き込む。
【００２１】
制御手段１４は、予め設定されているタイミングと、クロック信号出力手段１５から入力するクロック信号CLKに従って、リードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2を出力する。各レーダ２ａ，２ｂから入力する入力信号の「ヘッダ部」のデータ長は全て同一であるが、「データ部」のデータ長はレーダ２ａ，２ｂによって異なる。制御手段１４には、この「ヘッダ部」のデータ長と、各レーダ２ａ，２ｂから入力する入力信号の「データ部」のデータ長が予め設定されている。したがって、制御手段１４は、設定されているデータ長の入力信号から、レーダビデオ表示装置３のフォーマットに統一（データ長を統一）した出力信号を出力させるためのリードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2を生成して出力するタイミングが設定されている。制御手段１４が出力するリードイネーブル信号RE-1,RE-2とライトイネーブル信号WE-1,WE-2の詳細については、図５乃至図７を用いて後述する。
【００２２】
クロック信号出力手段１５は、入力信号処理手段１２ａ，１２ｂにおける信号読み出し、出力信号処理手段１３ａ，１３ｂにおける信号の書き込み、制御手段１４における信号の出力、レーダビデオ合成手段１６における信号の合成に利用するクロック信号CLKを、入力信号処理手段１２ａ，１２ｂ、出力信号処理手段１３ａ，１３ｂ、制御手段１４及びレーダビデオ合成手段１６に出力する。
【００２３】
レーダビデオ合成手段１６は、第１出力信号処理手段１３ａから出力された信号と、第２出力信号処理手段１３ｂから出力された信号とを、クロック信号出力手段１５から入力するクロック信号CLKに従って合成し、第３変換手段１７に出力する。出力信号処理手段１３ａ，１３ｂから入力する各信号は、レーダビデオ処理装置３のフォーマットに統一させているため、レーダビデオ合成手段１６では、信号を容易に合成することができる。
【００２４】
第３変換手段１７は、パラレルデータで入力されたデータをパラレル／シリアル変換によってシリアルデータに変換し、レーダビデオ表示装置３に出力する。
【００２５】
以下に、制御手段１４が出力するリードイネーブル信号RE-1,RE-2、ライトイネーブル信号WE-1,WE-2について説明する。ここで、レーダ２ａ，２ｂから入力した入力信号のデータ部（レーダビデオ信号）のデータ数を「入力データ数NI」とし、レーダビデオ表示装置３に出力するデータ部のデータ数を「出力データ数NO」とする。例えば、図３（ａ）に示す第１入力信号の入力データ数NIは「１０００」であり、第３（ｂ）に示す第２入力信号の入力データ数NIは「１５００」であって各入力データ数NIは異なっている。したがって、レーダビデオ処理装置１では、第１入力信号と第２入力信号のレーダビデオ信号は、合成後のレーダビデオ信号のデータ数（出力データ数NO）に統一させる。
【００２６】
《入力データ数NI＞出力データ数NOの場合》
まず、図５を用いて、入力データ数NIが出力データ数NOよりも大きい場合について説明する。入力データ数NI＞出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数よりも長いとき、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂは、入力したレーダビデオ信号を間引く処理を実行する。そのため、ライトイネーブル信号WE-1,WE-2で出力信号処理手段１３ａ，１３ｂでのメモリ１３１ａ，１３１ｂへの書き込みをコントロールする。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから連続して読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を統一のフォーマットと同一のデータ数の新たなレーダビデオ信号に変換してメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００２７】
ここで、入力信号処理手段１２ａ，１２ｂは、制御手段１４から入力するリードイネーブル信号RE-1,RE-2が「Ｈｉｇｈ」のときにメモリ１２１ａ，１２１ｂから信号を読み出し、「Ｌｏｗ」のときにはメモリ１２１ａ，１２１ｂからの信号の読み出しを停止する。また、出力信号処理手段１３ａ，１３ｂは、制御手段１４から入力するライトイネーブル信号WE-1,WE-2が「Ｈｉｇｈ」のときに入力する信号をメモリ１３１ａ，１３１ｂに書き込み、「Ｌｏｗ」のときにはメモリ１３１ａ，１３１ｂへの信号の書き込みを停止する。
【００２８】
例えば、第１入力信号の入力データ数NI1が「１０００」であり、出力データ数NO1が「５００」であるとき、制御手段１４は、図５に示すように、「Ｈｉｇｈ」が１０００のデータ（８０００ビット）連続して読み出す第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。したがって、第１入力信号処理手段１２ａは、メモリ１２１ａから１０００データ分の信号を連続して読み出す。
【００２９】
また、制御手段１４は、図５に示すように、１データ分の「Ｈｉｇｈ」と１データ分の「Ｌｏｗ」とを交互に繰り返して合計が１０００のデータになる第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。したがって、第１出力信号処理手段１３ａのメモリ１３１ａには、第１入力信号処理手段１２ａから入力した信号のうち、５００データ分の信号が書き込まれ、残りの５００データ分の信号は捨てられる。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力した第１レーダビデオ信号のうち半分のデータ数の信号が間引かれた５００データ分の信号が出力される。
【００３０】
さらに、第２入力信号の入力データ数NI2が「１５００」であり、出力データ数NO2が「５００」であるとき、制御手段１４は、図５に示すように、「Ｈｉｇｈ」が１５００のデータ（１２０００ビット）連続して読み出す第２リードイネーブル信号RE-2を第２入力信号処理手段１２ｂに出力する。したがって、第２入力信号処理手段１２ｂは、メモリ１２１ｂから１５００データ分の信号を連続して読み出す。
【００３１】
また、制御手段１４は、図５に示すように、１データ分の「Ｈｉｇｈ」と２データ分の「Ｌｏｗ」とを交互に繰り返して合計が１５００のデータになる第２ライトイネーブル信号WE-2を第２出力信号処理手段１３ｂに出力する。したがって、第２出力信号処理手段１３ｂのメモリ１３１ｂには、第２入力信号処理手段１２ｂから入力した信号のうち、５００データ分の信号が書き込まれ、残りの１０００データ分の信号は捨てられる。すなわち、第２出力信号処理手段１３ｂからは、第２レーダ２ｂから入力した第２レーダビデオ信号のうち３分の２のデータ数の信号が間引かれた５００データ分の信号が出力される。
【００３２】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに５００データであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００３３】
《入力データ数NI＜出力データ数NOの場合》
次に、図６を用いて、入力データ数NIが出力データ数NOよりも小さい場合について説明する。入力データ数NI＜出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数よりも短いとき、入力信号処理手段１２ａ，１２ｂ及び出力信号処理手段１３ａ，１３ｂは、入力したレーダビデオ信号に不足分のデータ数のデータを追加する処理を実行する。そのため、リードイネーブル信号RE-1,RE-2で出力信号処理手段１３ａ，１３ｂでのメモリ１３１ａ，１３１ｂからの読み出しをコントロールする。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから不連続に読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を統一のフォーマットと同一のデータ数の新たなレーダビデオ信号に変換してメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００３４】
例えば、第１入力信号の入力データ数NI1が「１０００」であり、出力データ数NO1が「３０００」であるとき、制御手段１４は、図６に示すように、１データ分の「Ｈｉｇｈ」と２データ分の「Ｌｏｗ」とを交互に繰り返して合計が３０００のデータ（２４０００ビット）になる第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。すなわち、第１入力信号処理手段１２ａは、メモリ１２１ａから１０００データ分の信号を不連続に読み出す。
【００３５】
また、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が３０００のデータ連続する第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。このとき、第１出力信号処理手段１３ａには、第１入力信号処理手段１２ａから信号が１データ分入力した後、２データ分は信号が入力されない。第１出力信号処理手段１３ａでは、このように信号の入力がないときに第１ライトイネーブル信号WE-1が「Ｈｉｇｈ」である場合には、前に入力した信号と同一の値をメモリ１２１ａに書き込む。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力した１０００のデータの信号に対して、３倍である３０００のデータの信号が出力される。
【００３６】
さらに、第２入力信号の入力データ数NI2が「１５００」であり、出力データ数NO2が「３０００」であるとき、制御手段１４は、図６に示すように、１データ分の「Ｈｉｇｈ」と１データ分の「Ｌｏｗ」とを交互に繰り返して合計が３０００のデータ（２４０００ビット）になる第２リードイネーブル信号RE-2を第２入力信号処理手段１２ｂに出力する。すなわち、第１入力信号処理手段１２ａは、メモリ１２１ａから１５００データ分の信号を不連続に読み出す。
【００３７】
また、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が３０００のデータ連続する第２ライトイネーブル信号WE-2を第２出力信号処理手段１３ｂに出力する。このとき、第２出力信号処理手段１３ｂには、第２入力信号処理手段１２ｂから信号が１データ分入力した後、２データ分は信号が入力されない。第２出力信号処理手段１３ｂでは、このように信号の入力がないときに第２ライトイネーブル信号WE-2が「Ｈｉｇｈ」である場合には、前に入力した信号と同一の値をメモリ１３１ｂに書き込む。すなわち、第１出力信号処理手段１３ｂからは、第１レーダ２ｂから入力した１５００のデータの信号に対して、２倍である３０００のデータの信号が出力される。
【００３８】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに３０００のデータであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００３９】
《入力データ数NI＝出力データ数NOの場合》
続いて、図７を用いて、入力データ数NIが出力データ数NOと同一の場合について説明する。入力データ数NI＝出力データ数NOの場合、すなわち、レーダ２ａ，２ｂから入力するレーダビデオ信号のデータ数が統一のフォーマットのデータ数と同一のとき、入力したレーダビデオ信号をそのままデータの合成に利用できる。具体的には、制御手段１４は、レーダビデオ信号をメモリ１２ａ，１２ｂから連続して読み出すリードイネーブル信号RE-1,RE-2を入力信号処理手段１２，１２に出力し、入力信号処理手段１２ａ，１２ｂで読み出されたレーダビデオ信号を新たなレーダビデオ信号としてメモリ１３ａ，１３ｂに書き込むライトイネーブル信号WE-1,WE-2を出力する。
【００４０】
例えば、第１入力信号の入力データ数NI1が「５００」であり、出力データ数NO1が「５００」であるとき、制御手段１４は、図６に示すように、「Ｈｉｇｈ」が５００のデータ（４０００ビット）連続する第１リードイネーブル信号RE-1を第１入力信号処理手段１２ａに出力する。すなわち、第１出力信号処理手段１２ａは、メモリ１２１ａから５００データ分の信号を連続して読み出す。
【００４１】
また、制御手段１４は、図７に示すように「Ｈｉｇｈ」が５００データ分連続する第１ライトイネーブル信号WE-1を第１出力信号処理手段１３ａに出力する。すなわち、第１出力信号処理手段１３ａからは、第１レーダ２ａから入力したレーダビデオ信号の全てが連続して出力される。
【００４２】
なお、第２入力信号の入力データ数NI2が「１０００」であり、出力データ数NO2が「５００」であるときには、制御手段１４は、図５で上述した場合と同様に第２出力信号処理手段１３ｂでのメモリ１３１ｂへの書き込みをコントロールして、５００データ分の信号をメモリ１３１ｂに書き込む。
【００４３】
上述のようにした場合、第１出力信号処理手段１３ａと第２出力信号処理手段１３ｂとから出力される信号はともに５００データであるため、レーダビデオ合成手段１６では、これらの信号を容易に合成することができる。
【００４４】
本発明の実施形態に係るレーダビデオ処理装置１は、上述したように、入力信号処理手段１２ａ，１２ｂで同期化の処理を実行し、出力信号処理手段１３ａ，１３ｂでレーダビデオ表示装置３のフォーマットへ統一させる処理を実行している。これにより、レーダビデオ合成手段１６において複数レーダ２ａ，２ｂから入力する非同期でフォーマットの異なるレーダビデオ信号を容易に合成することができる。
【００４５】
上述した例では、レーダビデオ処理装置１は、２台のレーダ２ａ，２ｂから信号を受信する例を示したが、レーダビデオ処理装置１に接続されるレーダの数は２台に限られない。レーダビデオ処理装置１に接続されるレーダの数が増えた場合には、レーダビデオ処理装置１が備える入力信号処理手段及び出力信号処理手段の数も追加されるとともに、制御手段１４は、追加されたこれらの各入力信号処理手段及び出力信号処理手段にもリードイネーブル信号とライトイネーブル信号を出力する。
【００４６】
なお、上述の説明では、入力データ数NIが出力データ数NOよりも大きい場合、出力信号処理手段１３ａ，１３ｂは、出力データ数NOに合わせて余りの信号を捨てるものとして説明した。しかし、例えば、出力信号処理手段１３ａ，１３ｂは、入力した信号を平均化する等のようにして、出力データ数NOに合わせた信号を生成してもよい。
【００４７】
また、上述の説明では、入力データ数NIが出力データ数NOよりも小さい場合、出力信号処理手段１３ａ，１３ｂは、出力データ数NOに合わせた信号を出力するため、同一の信号の値を連続した信号を生成するものとして説明した。しかし、例えば、出力信号処理手段１３ａ，１３ｂは、前後の信号の値から、新たな値を求めて出力データ数NOに合わせた信号を生成してもよい。
【００４８】
さらに、上述した例では、入力データ数NIに対して出力データ数NOが倍数又は約数として説明したが、倍数や約数とならない場合には、「Ｈｉｇｈ」と「Ｌｏｗ」の周期を変動させる等によって調整することが考えられる。
【図面の簡単な説明】
【００４９】
【図１】本発明の最良の実施形態に係るレーダビデオ処理装置に接続される装置について説明するブロック図である。
【図２】本発明の最良の実施形態に係るレーダビデオ処理装置で合成されるレーダビデオ信号について説明する図である。
【図３】本発明の最良の実施形態に係るレーダビデオ処理装置に入力される信号の一例である。
【図４】本発明の最良の実施形態に係るレーダビデオ処理装置の構成を説明するブロック図である。
【図５】制御手段が出力する信号の一例を説明する図である。
【図６】制御手段が出力する信号の他の例を説明する図である。
【図７】制御手段が出力する信号の他の例を説明する図である。
【符号の説明】
【００５０】
１…レーダビデオ処理装置
１１ａ…第１変換手段
１１ｂ…第２変換手段
１２ａ…第１入力信号処理手段
１２１ａ…メモリ
１２ｂ…第２入力信号処理手段
１２１ｂ…メモリ
１３ａ…第１出力信号処理手段
１３１ａ…メモリ
１３ｂ…第２出力信号処理手段
１３１ｂ…メモリ
１４…制御手段
１５…クロック信号出力手段
１６…レーダビデオ合成手段
１７…第３変換手段
２ａ…第１レーダ
２ｂ…第２レーダ
３…レーダビデオ表示装置
４…ディスプレイ
RE-1…第１リードイネーブル信号
RE-2…第２リードイネーブル信号
WE-1…第１ライトイネーブル信号
WE-2…第２ライトイネーブル信号
CLK…クロック信号
NI…入力データ数
NO…出力データ数
【特許請求の範囲】
【請求項１】
複数のレーダからそれぞれ非同期でフォーマットの異なるレーダビデオ信号を入力し、入力した複数の前記レーダビデオ信号を同期させるとともに統一フォーマットに変換して、合成するレーダビデオ処理装置であって、
予め定められるタイミングに従って、前記複数のレーダから入力するレーダビデオ信号を同期させるそれぞれ各レーダに対応する複数のリードイネーブル信号を出力するとともに、前記複数のレーダから入力するレーダビデオ信号のフォーマットを統一させるそれぞれ各レーダに対応する複数のライトイネーブル信号を出力する制御手段と、
入力するレーダビデオ信号をメモリに書き込むとともに、前記リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングで前記レーダビデオ信号を前記メモリから読み出す入力信号処理手段と、
入力信号処理手段で読み出されたレーダビデオ信号を、前記ライトイネーブル信号の書き込み要求に従って前記統一フォーマットに変換した新たなレーダビデオ信号をメモリに書き込むとともに、前記新たなレーダビデオ信号を前記メモリから読み出す出力信号処理手段と、
複数の新たなレーダビデオ信号を入力すると、複数の前記新たなレーダビデオ信号を合成するレーダビデオ合成手段と、
を備えることを特徴とするレーダビデオ処理装置。
【請求項２】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長が前記統一フォーマットのデータ長よりも長いとき、
前記レーダビデオ信号を連続して前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、前記統一フォーマットと同一のデータ長の新たなレーダビデオ信号に変換して前記メモリに書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１に記載のレーダビデオ処理装置。
【請求項３】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長が前記統一フォーマットのデータ長よりも短いとき、
前記レーダビデオ信号を不連続に前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、前記統一フォーマットと同一のデータ長の新たなレーダビデオ信号に変換して前記メモリに書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１又は２のいずれか１に記載のレーダビデオ処理装置。
【請求項４】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長と前記統一フォーマットのデータ長が一致するとき、
前記レーダビデオ信号を連続して前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、新たなレーダビデオ信号として書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１乃至３のいずれか１に記載のレーダビデオ処理装置。
【請求項１】
複数のレーダからそれぞれ非同期でフォーマットの異なるレーダビデオ信号を入力し、入力した複数の前記レーダビデオ信号を同期させるとともに統一フォーマットに変換して、合成するレーダビデオ処理装置であって、
予め定められるタイミングに従って、前記複数のレーダから入力するレーダビデオ信号を同期させるそれぞれ各レーダに対応する複数のリードイネーブル信号を出力するとともに、前記複数のレーダから入力するレーダビデオ信号のフォーマットを統一させるそれぞれ各レーダに対応する複数のライトイネーブル信号を出力する制御手段と、
入力するレーダビデオ信号をメモリに書き込むとともに、前記リードイネーブル信号の読み出し要求に従って、他のレーダから入力したレーダビデオ信号と同期させるタイミングで前記レーダビデオ信号を前記メモリから読み出す入力信号処理手段と、
入力信号処理手段で読み出されたレーダビデオ信号を、前記ライトイネーブル信号の書き込み要求に従って前記統一フォーマットに変換した新たなレーダビデオ信号をメモリに書き込むとともに、前記新たなレーダビデオ信号を前記メモリから読み出す出力信号処理手段と、
複数の新たなレーダビデオ信号を入力すると、複数の前記新たなレーダビデオ信号を合成するレーダビデオ合成手段と、
を備えることを特徴とするレーダビデオ処理装置。
【請求項２】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長が前記統一フォーマットのデータ長よりも長いとき、
前記レーダビデオ信号を連続して前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、前記統一フォーマットと同一のデータ長の新たなレーダビデオ信号に変換して前記メモリに書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１に記載のレーダビデオ処理装置。
【請求項３】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長が前記統一フォーマットのデータ長よりも短いとき、
前記レーダビデオ信号を不連続に前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、前記統一フォーマットと同一のデータ長の新たなレーダビデオ信号に変換して前記メモリに書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１又は２のいずれか１に記載のレーダビデオ処理装置。
【請求項４】
前記制御手段は、
前記レーダから入力するレーダビデオ信号のデータ長と前記統一フォーマットのデータ長が一致するとき、
前記レーダビデオ信号を連続して前記メモリから読み出すリードイネーブル信号を出力し、
読み出された前記レーダビデオ信号を、新たなレーダビデオ信号として書き込むライトイネーブル信号を出力する
ことを特徴とする請求項１乃至３のいずれか１に記載のレーダビデオ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１４６７８（Ｐ２０１０−１４６７８Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００８−１７７２７５（Ｐ２００８−１７７２７５）
【出願日】平成２０年７月７日（２００８．７．７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２０年７月７日（２００８．７．７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]