位相調整回路および位相調整方法
【課題】センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することが可能である位相調整回路および位相調整方法を提供すること。
【解決手段】三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。位相シフト回路４は、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。
【解決手段】三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。位相シフト回路４は、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相調整回路および位相調整方法に関し、特に微小信号増幅に用いる参照信号の正確な位相調整に関するものである。
【背景技術】
【０００２】
センサ１１１から得られる微小信号を増幅する手段として、同期検波を用いる方法がある。図１３に、従来技術に係る同期検波回路１００を示す。発振器１１２からは、センサ信号の伝達用搬送波として、搬送波ＲＳが出力される。センサ１１１では、搬送波ＲＳの振幅変調が行われる。振幅変調後の信号は、アンプ１１６で増幅され、同期検波回路１１５へ入力される。また位相調整回路１０１において、搬送波ＲＳの位相がシフトされる。ここで一般的には、搬送波ＲＳの位相は９０°シフトされる。また位相調整回路１０１としては、容量および抵抗素子による微分回路や、ディレイ回路が用いられる。同期検波回路１１５において同期検波が行われる。同期検波回路１１５から出力される検波信号ＤＳは、ローパスフィルタ１１３へ入力される。ローパスフィルタ１１３からは、復調信号ＤＴＳが出力され、アンプ１１７へ入力される。アンプ１１７からは、出力信号ＶＯＵＴが出力される。これにより、センサ１１１本来の信号成分のみが検出される。
【０００３】
尚、上記の関連技術として特許文献１ないし４が開示されている。
【特許文献１】特開平０４−２６７６２０号公報
【特許文献２】特開平１０−３１０３２号公報
【特許文献３】特開昭６０−１９４８２０号公報
【特許文献４】特開平０４−１６８８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし発振器１１２から出力される搬送波ＲＳの周波数ｆｒは、温度変化や経年変化により変動する場合がある。すると従来の位相調整回路１０１では、周波数ｆｒの変動に応じて、搬送波ＲＳの位相の調整量が目的値からずれる場合があるため問題である。
【０００５】
また位相の調整量は、センサ１１１の感度に合わせて微調整が必要とされる。しかし、周波数ｆｒの変動に応じて位相の調整量が変化すると、微調整が困難となるため問題である。また微分回路やディレイ回路では、構造上、位相のずれ量の微調整が困難であるため問題である。
【０００６】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することができ、かつ、確実な位相の微調整が可能である位相調整回路および位相調整方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明における位相調整回路では、参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、参照信号を三角波に変換する三角波変換回路と、三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を三角波変換回路に対して出力する三角波振幅制御回路と、入力される三角波と所定のしきい値とを比較して、移相参照信号を出力する位相シフト回路とを備え、三角波変換回路は、調整信号に応じて振幅値を調整することを特徴とする。
【０００８】
三角波変換回路は、参照信号を三角波に変換する。参照信号は例えば、所定周波数パルス列からなる搬送波が挙げられる。三角波振幅制御回路には、変換後の三角波が入力され、三角波の振幅値と振幅基準値との比較が行われる。ここで振幅基準値は、三角波の振幅値を定めるにあたっての基準となる予め定められた値であり、例えば三角波の振幅値の平均値、振幅のピーク値、ボトム値などが用いられる。そして三角波振幅制御回路は、振幅基準値と三角波の振幅値との差分に応じて、調整信号を三角波変換回路に対して出力する。三角波変換回路は、調整信号に応じて、振幅基準値と振幅値との差分を減ずるように、三角波の振幅値を調整する。これによりフィードバック制御が行われ、三角波の振幅値が振幅基準値に応じた一定値に維持される。よって例えば、参照信号の周波数がシフトするような外乱が生じた場合においても、三角波の振幅値を一定値に維持することができる。
【０００９】
位相シフト回路は、入力される三角波と所定のしきい値とを比較する。ここでしきい値は、参照信号に対する移相参照信号の位相シフト量を定める値であり、予め定められる値である。しきい値を用いて三角波を２値化すると、元の参照信号に対して位相がシフトされたパルス列信号である移相参照信号が得られる。このとき位相シフト量は、振幅値の電圧範囲におけるしきい値の相対的な電位関係により定められる。そして三角波の傾きは一定であるため、しきい値の変化量と位相シフト量との関係は比例関係となる。移相参照信号は位相シフト回路から出力され、参照信号と共に、同期検波や遅延検波などの微小信号増幅に用いられる。
【００１０】
以上により本発明に係る位相調整回路は、フィードバック制御により、三角波の振幅を振幅基準値で決まる一定値に維持する。よって参照信号の周波数が変動する場合においても、移相参照信号の参照信号に対する位相シフト量を一定値に維持することができるため、安定した微小信号増幅動作を行うことができる。
【００１１】
また三角波を用いて位相シフト量を決定することにより、しきい値の変化量と位相シフト量との関係を比例関係とすることができる。これにより、位相シフト量の微調整を容易とすることが可能となる。また電流を用いて位相シフト量を決定することにより、容量や抵抗値を可変とする場合に比して、位相シフト量の調整を簡単に行うことができる。
【発明の効果】
【００１２】
本発明の位相調整回路および位相調整方法によれば、センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することが可能となる。また、より正確な位相の微調整をすることが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の原理図を図１に示す。位相調整回路１Ｇは、三角波変換回路２Ｇ、三角波振幅制御回路３Ｇ、位相シフト回路４Ｇを備える。三角波変換回路２Ｇにはパルス列信号ＶＰＳＩＮが入力され、三角波変換回路２Ｇからは三角波ＶＣが出力される。パルス列信号ＶＰＳＩＮは、所定の周波数ｆｒを有する信号である。位相シフト回路４Ｇには三角波ＶＣおよびしきい値ＶＣＲＦが入力され、位相シフト回路４Ｇからは移相パルス列信号ＶＰＳＯＵＴが出力される。また三角波振幅制御回路３Ｇには、三角波ＶＣおよび振幅基準値ＶＰＡＪが入力される。そして三角波振幅制御回路３Ｇから出力される調整信号ＡＳが三角波変換回路２Ｇへ入力されることで、帰還経路が構成される。
【００１４】
三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇには、三角波ＶＣと振幅基準値ＶＰＡＪとが入力される。ここで振幅基準値ＶＰＡＪは、三角波ＶＣの振幅値を定めるにあたっての基準となる予め定められた値であり、例えば三角波の振幅値の平均値、振幅のピーク値、ボトム値などが挙げられる。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。
【００１５】
位相シフト回路４Ｇは、しきい値ＶＣＲＦを用いて三角波ＶＣを２値化することにより、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。パルス列信号ＶＰＳＩＮの位相に対する移相パルス列信号ＶＰＳＯＵＴの位相シフト量は、三角波ＶＣの振幅の電圧範囲に対するしきい値ＶＣＲＦの電位関係により定められる。よってしきい値ＶＣＲＦを適宜定めることにより、位相シフト量を、例えば９０°遅れなどの所定の値に定めることができる。そして位相シフト回路４Ｇから出力される移相パルス列信号ＶＰＳＯＵＴは、後段の不図示の回路において、パルス列信号ＶＰＳＩＮと共に、同期検波や遅延検波などの微小信号増幅に用いられる。
【００１６】
以上により本発明に係る位相調整回路１Ｇは、フィードバック制御により、三角波ＶＣの振幅値を振幅基準値ＶＰＡＪで決まる一定値に維持する。よってパルス列信号ＶＰＳＩＮの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量を一定値に維持することが可能となる。よって温度変化などの影響を受けずに、安定した微小信号増幅動作を行うことができる。
【００１７】
また傾きが一定値である三角波ＶＣを用いて位相シフト量を決定することにより、しきい値ＶＣＲＦの変化量と位相シフト量との関係を比例関係とすることができる。これにより、位相シフト量の微調整を容易とすることが可能となる。
【００１８】
本発明の第１実施形態を、図２ないし図５を用いて説明する。図２に、第１実施形態に係る同期検波回路１０を示す。同期検波回路１０は、位相調整回路１、センサ１１、発振器１２、ローパスフィルタ１３、コンパレータ１４、同期検波回路１５、アンプ１６および１７を備える。発振器１２から出力される搬送波ＲＳは、センサ１１に入力されると共に、コンパレータ１４の非反転入力に入力される。コンパレータ１４の反転入力端子には、基準しきい値ＶＲＥＦが入力される。センサ１１からは出力信号ＳＳが出力され、アンプ１６を介して同期検波回路１５に入力される。また同期検波回路１５には、位相調整回路１から出力される移相パルス列信号ＶＰＳＯＵＴが入力される。同期検波回路１５から出力される検波信号ＤＳは、ローパスフィルタ１３へ入力される。ローパスフィルタ１３からは、復調信号ＤＴＳが出力され、アンプ１７へ入力される。アンプ１７からは、出力信号ＶＯＵＴが出力される。
【００１９】
位相調整回路１は、三角波変換回路２、三角波振幅制御回路３、位相シフト回路４を備える。三角波変換回路２は、エッジパルス生成回路５、スイッチＳＷ１、容量Ｃ１、定電流源回路ＣＧ１およびＣＧ２を備える。エッジパルス生成回路５にはパルス列信号ＶＰＳＩＮが入力され、エッジパルス生成回路５からはエッジパルス列信号ＶＰＥＤＧが出力される。電源電圧ＶＣＣとノードＮ１との間には、定電流源回路ＣＧ１およびＣＧ２が並列接続され、ノードＮ１とグランドとの間にはスイッチＳＷ１と容量Ｃ１とが並列接続される。スイッチＳＷ１の制御端子には、エッジパルス列信号ＶＰＥＤＧが入力される。定電流源回路ＣＧ１およびＣＧ２からそれぞれ出力される電流Ｉ１およびＩ２は合成され、電流ＩＣとして容量Ｃ１に充放電される。ここで電流Ｉ１が一定とされ、電流Ｉ２が調整信号ＡＳ１に応じて可変とされる形態とされることで、電流ＩＣの微調整をより正確に行うことが可能となるメリットがある。またノードＮ１からは三角波ＶＣが出力される。
【００２０】
三角波振幅制御回路３は、ピークホールド回路ＰＨ、演算増幅器ＡＭＰ１を備える。ピークホールド回路ＰＨには三角波ＶＣが入力され、ピークホールド回路ＰＨからはピーク電圧値ＶＦＬＴが出力される。演算増幅器ＡＭＰ１の反転入力にはピーク電圧値ＶＦＬＴが入力され、非反転入力には振幅基準値ＶＰＡＪが入力される。演算増幅器ＡＭＰ１から出力される調整信号ＡＳ１は、定電流源回路ＣＧ２に入力される。定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を可変に制御する。
【００２１】
位相シフト回路４は、コンパレータ４１およびフリップフロップＦＦを備える。コンパレータ４１の非反転入力には三角波ＶＣが入力され、反転入力にはしきい値ＶＣＲＦが入力される。コンパレータ４１から出力されるパルス列ＶＤは、フリップフロップＦＦに入力される。フリップフロップＦＦからは移相パルス列信号ＶＰＳＯＵＴが出力される。
【００２２】
同期検波回路１０の動作を、図３のタイミングチャートを用いて説明する。発振器１２から出力される搬送波ＲＳが、コンパレータ１４において、基準しきい値ＶＲＥＦに応じて、パルス列信号ＶＰＳＩＮへ変換される。そして、搬送波ＲＳの周波数および位相と、パルス列信号ＶＰＳＩＮの周波数および位相とは等しくされる。このときの搬送波ＲＳおよびパルス列信号ＶＰＳＩＮの周波数ｆｒの値を、周波数値ｆ０とする。パルス列信号ＶＰＳＩＮは、三角波変換回路２に入力される。
【００２３】
三角波変換回路２において、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する動作が行われる。まずエッジパルス生成回路５において、パルス列信号ＶＰＳＩＮの立ち上がりエッジおよび立ち下がりエッジに対応して、エッジパルス列信号ＶＰＥＤＧが生成される（図３）。エッジパルス列信号ＶＰＥＤＧがローレベルの間は、スイッチＳＷ１は非導通状態とされるため、容量Ｃ１への電流ＩＣの充電状態とされる。またエッジパルス列信号ＶＰＥＤＧがハイレベルの間は、スイッチＳＷ１は導通状態とされるため、容量Ｃ１からの電荷の放電状態とされる。よって三角波ＶＣのピーク値ＶＰＥＡＫは、搬送波ＲＳの周波数ｆｒ、容量Ｃ１の容量値Ｃａ、電流ＩＣを用いて下式（１）で表される。
ＶＰＥＡＫ＝ＩＣ／（２×Ｃａ×ｆｒ）・・・式（１）
式（１）より、電流ＩＣおよび周波数ｆｒの増減に比例して、ピーク値ＶＰＥＡＫも増減することが分かる。
【００２４】
位相シフト回路４では、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。ここで、周波数値ｆ０のときの三角波ＶＣの振幅値を振幅値ＶＡＭ０、振幅値のピーク値をピーク値ＶＰＥＡＫ０とする（図３）。そして、しきい値ＶＣＲＦの値を振幅値ＶＡＭ０の範囲内の任意値に設定することで、パルス列ＶＤの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＰＤ０の値を０°より大きく１８０°より小さい位相遅れの範囲内で調整することができる。例えば、しきい値ＶＣＲＦを０（Ｖ）に設定したときは、位相シフト量ＰＤ０の値は０°となる。またしきい値ＶＣＲＦをピーク値ＶＰＥＡＫ０の値に設定したときは、位相シフト量ＰＤ０の値は１８０°の遅れとなる。本実施形態では、しきい値ＶＣＲＦを、振幅値ＶＡＭ０の１／２の電圧値であるしきい値ＶＣＲＦ０に設定することで、９０°の位相遅れとしている。なお、実際の回路設計においては、振幅値ＶＡＭ０の上限・下限に不感帯を作ることが行われる。例えば振幅値の１／６の範囲の不感帯を作る場合には、位相遅れ量の調整範囲は３０°から１５０°までとされる。
【００２５】
そしてフリップフロップＦＦによって、パルス列ＶＤが１／２分周されることで、パルス列信号ＶＰＳＩＮと等しい周波数値ｆ０のパルス列からなる移相パルス列信号ＶＰＳＯＵＴが得られる。このときの移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ０も、９０°の位相遅れとされる。
【００２６】
パルス列信号ＶＰＳＩＮの位相をシフトさせて得られた移相パルス列信号ＶＰＳＯＵＴは、同期検波回路１５に入力される。同期検波回路１５では、移相パルス列信号ＶＰＳＯＵＴを用いて、センサ１１の出力信号ＳＳを同期検波する。ローパスフィルタ１３によってセンサ１１本来の信号成分のみが検出された復調信号ＤＴＳが得られ、アンプ１７によって復調信号ＤＴＳの信号成分が増幅される。
【００２７】
ここで三角波変換回路２および三角波振幅制御回路３の動作を説明する。三角波変換回路２および三角波振幅制御回路３は、三角波ＶＣの振幅値ＶＡＭを、振幅基準値ＶＰＡＪに応じた一定値に制御するフィードバック制御を行う回路である。
【００２８】
温度変化の影響等により、搬送波ＲＳの周波数値ｆ０が高い方へシフトして周波数値ｆ１とされた場合の動作を図４を用いて説明する。まず、フィードバック制御が行われていない期間である期間Ｐ１における動作を説明する。周波数が高くなることにより、式（１）より、三角波ＶＣのピーク値は低下し、ピーク値ＶＰＥＡＫ０からＶＰＥＡＫ１へと変化する（図４）。また三角波ＶＣの振幅値は、振幅値ＶＡＭ０からＶＡＭ１へと小さくなる。またしきい値ＶＣＲＦ０は、周波数値ｆ０からｆ１へのシフトの前後で一定値とされる。このとき、三角波ＶＣは右肩上がりの傾きを有するため、振幅値の減少量に応じて、パルス列ＶＤの位相の遅れ量が大きくなる。よって、パルス列ＶＤの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＰＤ１は、９０°よりも大きい位相遅れとなる。また、フリップフロップＦＦから出力される移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ１も、９０°よりも大きい位相遅れとなる。すなわち搬送波ＲＳの周波数ｆｒの変動に応じて、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤは、狙い値（９０°の位相遅れ）の位相シフト量から変動してしまう。
【００２９】
次に、フィードバック制御の動作を説明する。期間Ｐ１では、ピークホールド回路ＰＨから出力されるピーク電圧値ＶＦＬＴの値は電圧値ＶＦＬＴ１（図４）となり、振幅基準値ＶＰＡＪに対して低い値となる。よって演算増幅器ＡＭＰ１は、電圧値ＶＦＬＴ１と振幅基準値ＶＰＡＪとの差分に応じた調整信号ＡＳ１を出力する。定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を増加させることで、電流ＩＣを増加させる。すると式（１）より、電流ＩＣの増加に伴い、三角波ＶＣの傾きが増加する。そして、ピーク電圧値ＶＦＬＴが振幅基準値ＶＰＡＪと等しくなるように、フィードバック制御が行われる。
【００３０】
図４の期間Ｐ２に示すように、ピーク電圧値がピーク電圧値ＶＦＬＴ２とされ、振幅基準値ＶＰＡＪと等しくされると、フィードバック制御が完了する。これにより三角波ＶＣの振幅値は、周波数ｆｒの変動前の状態である振幅値ＶＡＭ０へ戻される。また、パルス列ＶＤの立ち上がりエッジの位相シフト量ＰＤ２は９０°の位相遅れとされ、移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの位相シフト量ＯＰＤ２も９０°の位相遅れとされる。
【００３１】
すなわち搬送波ＲＳの周波数値ｆ０が高い方へシフトして周波数値ｆ１とされた場合においても、三角波振幅制御回路３によるフィードバック制御によって、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤは、狙い値である９０°の位相遅れに維持される。
【００３２】
また温度変化の影響等により、搬送波ＲＳの周波数値ｆ０が低い方へシフトして周波数値ｆ２とされた場合を図５を用いて説明する。周波数が低くなることにより、期間Ｐ１ａにおいて、式（１）より、三角波ＶＣのピーク値は上昇し、ピーク値ＶＰＥＡＫ０からＶＰＥＡＫ２へと変化する（図５）。また三角波ＶＣの振幅値は、振幅値ＶＡＭ０からＶＡＭ２へと大きくなる。よって、フリップフロップＦＦから出力される移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ３も、９０°よりも小さい位相遅れとなる。そして演算増幅器ＡＭＰ１は、電圧値ＶＦＬＴ３と振幅基準値ＶＰＡＪとの差分に応じた調整信号ＡＳ１を出力する。フィードバック制御の動作により定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を減少させることで、電流ＩＣを減少させる。すると式（１）より、電流ＩＣの減少に伴い、三角波ＶＣの傾きが減少する。これにより期間Ｐ２ａにおいて、ピーク電圧値がピーク電圧値ＶＦＬＴ４とされ、三角波ＶＣの振幅値は振幅値ＶＡＭ０へ戻される。すなわち搬送波ＲＳの周波数値ｆ０が低い方へシフトした場合においても、三角波振幅制御回路３によるフィードバック制御によって、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ４は、狙い値である９０°の位相遅れに維持される。
【００３３】
以上詳細に説明したとおり、第１実施形態に係る同期検波回路１０は、三角波振幅制御回路３によるフィードバック制御により、三角波ＶＣの振幅値ＶＡＭを、搬送波ＲＳの周波数ｆｒの変動に影響されずに一定値に維持することができる。これにより、搬送波ＲＳの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤが設定値から変動することを防止することができる。よって、安定した検波動作を行うことが可能となる。また、周波数ｆｒの変動の影響を受けずに位相シフト量ＯＰＤを一定値に維持する動作を実現することができる。
【００３４】
また第１実施形態に係る同期検波回路１０は、時定数を有する微分回路等を用いて位相シフト量を決定する場合と異なり、一定の傾きを有する三角波ＶＣを用いて移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤを調整している。これにより、しきい値ＶＣＲＦの変化量と位相シフト量ＯＰＤとの関係を比例関係とすることができるため、位相シフト量ＯＰＤの微調整を容易とすることが可能となる。また電流ＩＣを可変制御することで位相シフト量を決定することにより、容量Ｃ１の容量値Ｃａや抵抗値を可変制御する場合に比して、位相シフト量ＯＰＤの調整をより簡単に行うことができる。
【００３５】
本発明の第２実施形態を、図６および図７を用いて説明する。図６に、第２実施形態に係る位相調整回路１ａを示す。位相調整回路１ａは、三角波変換回路２ａ、三角波振幅制御回路３ａ、位相シフト回路４ａを備える。三角波変換回路２ａは、エッジパルス生成回路５１および５２、三角波生成部２１および２２を備える。エッジパルス生成回路５１および５２からは、エッジパルス列信号ＶＰＥＤＧ１およびＶＰＥＤＧ２がそれぞれ出力される。三角波生成部２１および２２には、エッジパルス列信号ＶＰＥＤＧ１およびＶＰＥＤＧ２、三角波振幅制御回路３ａから出力される調整信号ＡＳ１が入力される。そして三角波生成部２１および２２からは、三角波ＶＣ１およびＶＣ２がそれぞれ出力される。なお三角波生成部２１および２２の構成は、第１実施形態における三角波変換回路２と同様であるため、ここでは詳細な説明は省略する。
【００３６】
位相シフト回路４ａは、コンパレータＣＯＭＰ１１およびＣＯＭＰ１２、ＲＳフリップフロップＦＦ１を備える。コンパレータＣＯＭＰ１１およびＣＯＭＰ１２の非反転入力には、それぞれ三角波ＶＣ１およびＶＣ２が入力され、反転入力にはしきい値ＶＣＲＦが入力される。コンパレータＣＯＭＰ１１およびＣＯＭＰ１２から出力されるパルス列ＶＤ１およびＶＤ２は、ＲＳフリップフロップＦＦ１のセット入力およびリセット入力へそれぞれ入力される。ＲＳフリップフロップＦＦ１からは、移相パルス列信号ＶＰＳＯＵＴが出力される。
【００３７】
位相調整回路１ａの動作を図７を用いて説明する。三角波変換回路２ａにおいて、パルス列信号ＶＰＳＩＮを三角波ＶＣ１およびＶＣ２に変換する動作が行われる。まずエッジパルス生成回路５１によって、パルス列信号ＶＰＳＩＮの立ち上がりエッジに応じてエッジパルス列信号ＶＰＥＤＧ１が生成される。またエッジパルス生成回路５２によって、パルス列信号ＶＰＳＩＮの立ち下がりエッジに応じてエッジパルス列信号ＶＰＥＤＧ２が生成される。よってエッジパルス列信号ＶＰＥＤＧ１とＶＰＥＤＧ２とは、互いに位相が１８０°シフトした信号となる。また三角波変換回路２ａでは、第１実施形態の場合とは異なり、パルス列信号ＶＰＳＩＮの立ち上がりエッジと立ち下がりエッジとを別々にエッジパルス列信号に変換する。これにより立ち上がりエッジの位相シフト量と立ち下がりエッジの位相シフト量とを別々に調整することが可能となる。またパルス列信号ＶＰＳＩＮの周波数を１／２分周する効果が得られる。
【００３８】
三角波生成部２１はエッジパルス列信号ＶＰＥＤＧ１に応じて三角波ＶＣ１を生成し、三角波生成部２２はエッジパルス列信号ＶＰＥＤＧ２に応じて三角波ＶＣ２を生成する。このとき三角波ＶＣ１とＶＣ２とは、互いに位相が１８０°シフトした信号となる。
【００３９】
位相シフト回路４ａのコンパレータＣＯＭＰ１１において、しきい値ＶＣＲＦの値を振幅値ＶＡＭ１０（図７）の範囲内の任意値に設定することで、パルス列ＶＤ１の立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧ１に対する位相シフト量ＰＤ１１の値を、０°より大きく３６０°より小さい位相遅れの範囲内で調整することができる。またコンパレータＣＯＭＰ１２においても同様に、しきい値ＶＣＲＦの値を振幅値ＶＡＭ１０の範囲内の任意値に設定することで、位相シフト量ＰＤ１２の値を０°より大きく３６０°より小さい位相遅れの範囲内で調整することができる。本実施形態では、しきい値ＶＣＲＦを、振幅値ＶＡＭ０の１／２の電圧値であるしきい値ＶＣＲＦ１０に設定することで、位相シフト量ＰＤ１１およびＰＤ１２の値を１８０°の位相遅れとしている。そしてＲＳフリップフロップＦＦ１によって、パルス列信号ＶＰＳＩＮと等しい周波数のパルス列からなる移相パルス列信号ＶＰＳＯＵＴが得られる。このときの移相パルス列信号ＶＰＳＯＵＴの、パルス列信号ＶＰＳＩＮに対する位相シフト量ＯＰＤ１０も、１８０°の位相遅れとされる。
【００４０】
そして三角波振幅制御回路３ａにより、三角波ＶＣ１およびＶＣ２の振幅値ＶＡＭ１０が、搬送波ＲＳの周波数ｆｒの変動に関わらず一定に制御される。よってパルス列信号ＶＰＳＩＮの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ１０の値を１８０°の位相遅れ量に維持することが可能となる。
【００４１】
以上詳細に説明したとおり、第２実施形態に係る位相調整回路１ａは、搬送波ＲＳの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ１０が設定値から変動することを防止することができる。よって、安定した検波動作を行うことが可能となる。
【００４２】
なお、三角波生成部２１と２２とは同一の回路構成を有している。よって温度変化や経時変化による三角波の振幅値の変化は、三角波ＶＣ１およびＶＣ２との間で同等とみなすことができると考えられる。そのため図６に示すように、三角波ＶＣ１の振幅値のみを三角波振幅制御回路３ａで監視し、フィードバック結果を三角波生成部２１および２２に反映させれば足りると考えられる。なお、より安定した検波動作を行う場合には、三角波ＶＣ２も三角波振幅制御回路３ａへ入力させ監視してもよいことは言うまでもない。
【００４３】
本発明の第３実施形態を、図８および図９を用いて説明する。図８に、第３実施形態に係る位相調整回路１ｂを示す。位相調整回路１ｂは、三角波変換回路２ｂ、三角波振幅制御回路３ｂ１および３ｂ２、位相シフト回路４ｂを備える。三角波変換回路２ｂは、インバータＩＮＶ１およびＩＮＶ２、スイッチＳＷ１１ないしＳＷ１４、容量Ｃ１１およびＣ１２、定電流源回路ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２を備える。電源電圧ＶＣＣとノードＮ１１との間には、定電流源回路ＣＧ１１およびスイッチＳＷ１３が直列接続される。ノードＮ１１とグランドとの間には容量Ｃ１１が接続され、容量Ｃ１１と並列にスイッチＳＷ１１および定電流源回路ＣＧ１２が接続される。同様に電源電圧ＶＣＣとノードＮ１２との間には定電流源回路ＣＧ２１およびスイッチＳＷ１４が直列接続される。ノードＮ１２とグランドとの間には容量Ｃ１２が接続され、容量Ｃ１２と並列にスイッチＳＷ１２および定電流源回路ＣＧ２２が接続される。スイッチＳＷ１１およびＳＷ１４の制御端子には、パルス列信号ＶＰＳＩＮ１が入力される。スイッチＳＷ１２およびＳＷ１３の制御端子には、パルス列信号ＶＰＳＩＮ２が入力される。定電流源回路ＣＧ１１の電流Ｉ１１により容量Ｃ１１は充電され、定電流源回路ＣＧ１２の電流Ｉ１２により容量Ｃ１１は放電される。また定電流源回路ＣＧ２１の電流Ｉ２１により容量Ｃ１２は充電され、定電流源回路ＣＧ２２の電流Ｉ２２により容量Ｃ１２は放電される。電流Ｉ１１とＩ１２の値は等しくされ、電流Ｉ２１とＩ２２の値は等しくされる。ノードＮ１１からは三角波ＶＣ１１が出力され、ノードＮ１２からは三角波ＶＣ１２が出力される。
【００４４】
三角波振幅制御回路３ｂ１は、ピークホールド回路ＰＨ、演算増幅器ＡＭＰ１１を備える。ピークホールド回路ＰＨには三角波ＶＣ１１が入力され、ピークホールド回路ＰＨからはピーク電圧値ＶＰＨが出力される。演算増幅器ＡＭＰ１１の反転入力にはピーク電圧値ＶＰＨが入力され、非反転入力には振幅基準値ＶＰＡＪ１が入力される。演算増幅器ＡＭＰ１から出力される調整信号ＡＳ１１は、定電流源回路ＣＧ１１およびＣＧ２１に入力される。同様にして、三角波振幅制御回路３ｂ２は、ボトムホールド回路ＢＨ、演算増幅器ＡＭＰ１２を備える。ボトムホールド回路ＢＨには三角波ＶＣ１１が入力され、ボトムホールド回路ＢＨからはボトム電圧値ＶＢＨが出力される。演算増幅器ＡＭＰ１２から出力される調整信号ＡＳ１２は、定電流源回路ＣＧ１２およびＣＧ２２に入力される。また位相シフト回路４ｂの構成は、第２実施形態に係る位相シフト回路４ａと同様であるため、ここでは詳細な説明は省略する。
【００４５】
位相調整回路１ｂの動作を図９を用いて説明する。三角波変換回路２ｂにおいて、パルス列信号ＶＰＳＩＮを三角波ＶＣ１１およびＶＣ１２に変換する動作が行われる。パルス列信号ＶＰＳＩＮ１がハイレベルの間は、スイッチＳＷ１１が導通状態とされ、スイッチＳＷ１３が非導通状態とされる。よって電流Ｉ１２によって容量Ｃ１１が放電されるため、三角波ＶＣ１１は右肩下がりの一定の傾きを有する（矢印Ａ１１）。またパルス列信号ＶＰＳＩＮ１がローレベルの間は、スイッチＳＷ１１が非導通状態とされ、スイッチＳＷ１３が導通状態とされる。よって電流Ｉ１１によって容量Ｃ１１が充電されるため、三角波ＶＣ１１は右肩上がりの一定の傾きを有する（矢印Ａ１２）。このとき電流Ｉ１１とＩ１２の値が等しいため、上昇傾きと下降傾きは等しくなる。
【００４６】
位相シフト回路４ｂにおいて、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。しきい値ＶＣＲＦの値を振幅値ＶＡＭ１１およびＶＡＭ１２の範囲内の任意値に設定することで、移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、パルス列信号ＶＰＳＩＮに対する位相シフト量の値を０°より大きく１８０°より小さい位相遅れの範囲内で調整することができる。
【００４７】
三角波振幅制御回路３ｂ１および３ｂ２の動作を説明する。三角波振幅制御回路３ｂ１のフィードバック制御により、三角波ＶＣ１１のピーク値ＶＰＥＡＫ１１およびＶＣ１２のピーク値ＶＰＥＡＫ１２が、振幅基準値ＶＰＡＪ１に応じた一定値に制御される。また三角波振幅制御回路３ｂ２のフィードバック制御により、三角波ＶＣ１１のボトム値ＶＢＴＭ１１およびＶＣ１２のボトム値ＶＢＴＭ１２が、振幅基準値ＶＰＡＪ２に応じた一定値に制御される。よってパルス列信号ＶＰＳＩＮの周波数ｆｒの変動に影響されずに、三角波ＶＣ１１およびＶＣ１２のピーク値とボトム値とが一定とされるため、振幅値ＶＡＭ１１およびＶＡＭ１２を一定値に維持することができる。
【００４８】
また位相調整回路１ｂでは、三角波ＶＣ１１で立ち上がりエッジの位相調整を行い、三角波ＶＣ１２で立ち下がりエッジの位相調整を行っている。このように立ち上がりエッジの位相と立ち下がりエッジの位相とを別々に制御可能とすることにより、移相パルス列信号ＶＰＳＯＵＴのハイレベル信号のデューティを自在に設定することが可能となる利点がある。よって本実施形態では、しきい値ＶＣＲＦの値に関わらず、移相パルス列信号ＶＰＳＯＵＴのデューティを５０％に維持することが可能とされる。
【００４９】
以上詳細に説明したとおり、第３実施形態に係る位相調整回路１ｂは、三角波振幅制御回路３ｂ１および３ｂ２によるフィードバック制御により、三角波ＶＣ１１の振幅値ＶＡＭ１１および三角波ＶＣ１２の振幅値ＶＡＭ１２を、パルス列信号ＶＰＳＩＮの周波数ｆｒの変動に影響されずに一定値に維持することができる。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量が設定値から変動することを防止することができるため、安定した検波動作を行うことが可能となる。
【００５０】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図８に示す本発明の第３実施形態では、定電流源回路ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２を備えるとしたが、この形態に限られない。図１０に示す位相調整回路１ｃのように、定電流源回路ＣＧ３１を備える形態でも可能である。位相調整回路１ｃは、三角波変換回路２ｃ、三角波振幅制御回路３ｂ１、位相シフト回路４ｂを備える。三角波変換回路２ｃは、インバータＩＮＶ１およびＩＮＶ２、スイッチＳＷ３０ないしＳＷ３２、容量Ｃ１１およびＣ１２、定電流源回路ＣＧ３１を備える。スイッチＳＷ３０およびＳＷ３２の制御端子には、パルス列信号ＶＰＳＩＮ１が入力される。スイッチＳＷ３１の制御端子には、パルス列信号ＶＰＳＩＮ２が入力される。三角波振幅制御回路３ｂ１から出力される調整信号ＡＳ１１は、定電流源回路ＣＧ３１に入力される。その他の構成は第３実施形態に係る位相調整回路１ｂと同様であるため、ここでは詳細な説明は省略する。
【００５１】
位相調整回路１ｃに備えられる三角波変換回路２ｃの動作を図１１を用いて説明する。パルス列信号ＶＰＳＩＮ１がハイレベルの間は、スイッチＳＷ３０は定電流源回路ＣＧ３１と容量Ｃ１１とを接続する。またスイッチＳＷ３１が非導通とされ、スイッチＳＷ３２が導通状態とされる。よって電流ＩＣによって容量Ｃ１１が充電されるため、三角波ＶＣ３１は右肩上がりの一定の傾きを有する。また、三角波ＶＣ３２は０（Ｖ）が維持される。（矢印Ａ２１）。一方、パルス列信号ＶＰＳＩＮ１がローレベルの間は、スイッチＳＷ３０は定電流源回路ＣＧ３１と容量Ｃ１２とを接続する。よって電流ＩＣによって容量Ｃ１２が充電されるため、三角波ＶＣ３２は右肩上がりの一定の傾きを有する。また、三角波ＶＣ３１は０（Ｖ）が維持される。（矢印Ａ２２）。そして位相シフト回路４ｂにおいて、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。また三角波振幅制御回路３ｂ１のフィードバック制御により、三角波ＶＣ３１およびＶＣ３２の振幅値が一定値に維持される。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量が設定値から変動することを防止することができる。
【００５２】
そして位相調整回路１ｃでは、スイッチＳＷ３０によって定電流源回路ＣＧ３１を容量Ｃ１１およびＣ１２の間で共用することができる。またスイッチＳＷ３１およびＳＷ３２において、定電流源回路を介さずに電荷を放電する構成である。これにより、位相調整回路１ｂ（図８）に比して、電流源回路の数の削減を図ることができる。
【００５３】
また１実施形態における位相調整回路１では、ピークホールド回路ＰＨの出力を演算増幅器ＡＭＰ１にフィードバックするとしたが、この形態に限られない。ピークホールド回路ＰＨに代えてローパスフィルタ等の平均化回路を備え、平均化回路の出力を演算増幅器ＡＭＰ１にフィードバックし、振幅基準値ＶＰＡＪを三角波の振幅値の平均値とする形態としても良い。これにより、三角波ＶＣのジッタの影響を排除できるため、より搬送波ＲＳの周波数ｆｒの変動に影響を受けない位相調整回路１を構成することが可能となる。
【００５４】
またコンパレータ４１の反転入力に入力される信号を、しきい値ＶＣＲＦに代えて、平均化回路の出力とする形態としてもよい。これにより、平均化回路によるフィードバック制御により、しきい値ＶＣＲＦ０をより正確に振幅値の１／２の電圧値に設定することが可能となる。よって、さらに安定した検波動作を行うことが可能となる。
【００５５】
また第１実施形態において同期検波回路１０は、三角波振幅制御回路３を常に動作させるとしたがこの形態に限られない。図１２に示すように、同期検波回路１０の起動時のみ、または環境温度が許容値を超えて変化したときのみ動作する三角波振幅制御回路３ｃを備えるとしてもよい。三角波振幅制御回路３ｃは、ピークホールド回路ＰＨおよび演算増幅器ＡＭＰ１に加えて、スイッチＳＷ４１を備える。調整信号ＡＳ１は、スイッチＳＷ４１を介してレジスタＲＥＧに保持される。定電流源回路ＣＧ２は、レジスタＲＥＧの出力に応じて電流Ｉ２を可変に制御する。スイッチＳＷ４１には制御信号ＣＳが入力される。
【００５６】
同期検波回路１０の起動時のみ、三角波振幅制御回路３ｃを動作させる場合を説明する。不図示のタイマ回路により、同期検波回路１０の起動時から一定時間はハイレベルの制御信号ＣＳがスイッチＳＷ４１に入力され、スイッチＳＷ４１は導通状態とされる。よって三角波振幅制御回路３ｃによるフィードバック制御により、三角波の振幅値ＶＡＭが所定値となるように調整信号ＡＳ１が調整される。フィードバック制御が収束するために十分な所定時間が経過すると、不図示のタイマ回路からローレベルの制御信号ＣＳが出力され、スイッチＳＷ４１が非導通状態とされることで、三角波振幅制御回路３ｃの動作が停止される。
【００５７】
また環境温度が許容値を超えて変化したときのみ、三角波振幅制御回路３ｃを動作させる場合を説明する。不図示の温度センサおよび制御回路により、同期検波回路１０の環境温度が監視される。温度センサにより検出される環境温度の変化量が許容値内である場合には、ローレベルの制御信号ＣＳによりスイッチＳＷ４１は非導通状態とされ、三角波振幅制御回路３ｃは停止状態とされる。そして環境温度の変化量が許容値を超えると、制御回路からハイレベルの制御信号ＣＳが出力され、スイッチＳＷ４１は導通状態とされる。そして三角波振幅制御回路３ｃによるフィードバック制御により、三角波の振幅値ＶＡＭが所定値となるように調整信号ＡＳ１の値が調整される。そして所定時間の経過後に、再度制御信号ＣＳがローレベルとされ、スイッチＳＷ４１は非導通状態とされ、三角波振幅制御回路３ｃは停止状態とされる。これにより温度変化の影響を排除すると共に、必要な場合のみ三角波振幅制御回路３ｃを動作させることができるため、消費電力の低減を図ることができる。
【００５８】
また第１実施形態では、しきい値ＶＣＲＦの値を三角波ＶＣの振幅値ＶＡＭの範囲内の任意値に設定することにより、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤの調整が可能であるとしたが、この形態に限られない。振幅基準値ＶＰＡＪの値を任意値に設定することにより、振幅値ＶＡＭを調整することによっても位相シフト量ＯＰＤの調整が可能であることは言うまでもない。
【００５９】
また第１実施形態のエッジパルス生成回路５では、パルス列信号ＶＰＳＩＮの立ち上がりエッジおよび立ち下がりエッジに対応して、エッジパルス列信号ＶＰＥＤＧが生成されるとしたが、この形態に限られない。何れか一方のみのエッジに対応してエッジパルス列信号ＶＰＥＤＧを生成してもよい。また所定のエッジ数ごとにエッジパルス列信号ＶＰＥＤＧを生成してもよい。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒを分周する効果を得ることができ、位相シフト量の値を任意に設定することが可能となる。
【００６０】
また本実施形態では同期検波動作について説明したが、本発明が適用できる微小信号増幅方法は同期検波に限られない。パルス列信号ＶＰＳＩＮと、パルス列信号ＶＰＳＩＮの位相をシフトさせた移相パルス列信号ＶＰＳＯＵＴとを用いる微小信号増幅方法の全般に用いることができることは言うまでもなく、例えば遅延検波にも適用可能である。
【００６１】
なお、パルス列信号ＶＰＳＩＮは参照信号の一例、移相パルス列信号ＶＰＳＯＵＴは移相参照信号の一例、定電流源回路ＣＧ２は第１定電流源回路の一例、エッジパルス生成回路５はエッジ検出回路の一例、ピークホールド回路ＰＨおよびボトムホールド回路ＢＨは監視回路の一例、レジスタＲＥＧは保持回路のそれぞれ一例である。
【００６２】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換する三角波変換回路と、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力する三角波振幅制御回路と、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力する位相シフト回路とを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整回路。
（付記２）
前記三角波変換回路は、
前記調整信号に応じて電流量が可変に制御される第１定電流源回路と、
前記第１定電流源回路により充放電される容量素子と、
前記参照信号に応じて前記容量素子への充放電を制御するスイッチ回路とを備え、
前記振幅値が前記振幅基準値を超える場合には、前記調整信号に応じて前記第１定電流源回路の電流量を減少させ、
前記振幅値が前記振幅基準値に到達しない場合には、前記調整信号に応じて前記第１定電流源回路の電流量を増加させることを特徴とする付記１に記載の位相調整回路。
（付記３）
前記スイッチ回路は、
前記第１定電流源回路と直列接続され、前記容量素子と並列接続され、前記容量素子の充電時に非導通状態とされ、前記容量素子の放電時に導通状態とされることを特徴とする付記２に記載の位相調整回路。
（付記４）
前記スイッチ回路と直列接続され、前記容量素子と並列接続される第２定電流源回路を備えることを特徴とする付記３に記載の位相調整回路。
（付記５）
前記三角波変換回路は、前記参照信号の立ち上がりエッジまたは／および前記参照信号の立ち下がりエッジを検出する少なくとも一つのエッジ検出回路を備え、
前記スイッチ回路は前記エッジ検出回路のエッジ検出動作に応じて導通制御が行われることを特徴とする付記２に記載の位相調整回路。
（付記６）
前記立ち上がりエッジを検出する第１エッジ検出回路を備える第１三角波変換回路と、
前記立ち下がりエッジを検出する第２エッジ検出回路を備える第２三角波変換回路とを備えることを特徴とする付記５に記載の位相調整回路。
（付記７）
前記三角波振幅制御回路は、
前記三角波の前記振幅値の電圧範囲を監視する少なくとも一つの監視回路と、
前記監視回路ごとに備えられ、第１入力端子に前記監視回路の出力が入力され、第２入力端子に前記振幅基準値が入力され、前記調整信号を出力する演算増幅器と
を備えることを特徴とする付記１に記載の位相調整回路。
（付記８）
前記監視回路はピークホールド回路であり、
前記振幅基準値は前記振幅値の上限値であることを特徴とする付記７に記載の位相調整回路。
（付記９）
前記監視回路はボトムホールド回路であり、
前記振幅基準値は前記振幅値の下限値であることを特徴とする付記７に記載の位相調整回路。
（付記１０）
前記監視回路は平均化回路であり、
前記振幅基準値は前記振幅値の平均値であることを特徴とする付記７に記載の位相調整回路。
（付記１１）
前記演算増幅器の出力信号を保持した上で前記三角波変換回路へ出力する保持回路を備え、
前記三角波振幅制御回路は、前記保持回路に保持される前記出力信号の更新時に動作状態とされ、前記出力信号の非更新時に停止状態とされることを特徴とする付記７に記載の位相調整回路。
（付記１２）
前記位相シフト回路は、
第１入力端子に前記しきい値が入力され、第２入力端子に前記三角波が入力される電圧比較器
を備えることを特徴とする付記１に記載の位相調整回路。
（付記１３）
前記三角波振幅制御回路は前記三角波の前記振幅値の平均値を取得する平均化回路を備え、
前記第１入力端子には前記平均値が入力されることを特徴とする付記１２に記載の位相調整回路。
（付記１４）
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換するステップと、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力するステップと、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力するステップとを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整方法。
【図面の簡単な説明】
【００６３】
【図１】本発明の原理図
【図２】第１実施形態に係る同期検波回路１０の回路図
【図３】同期検波回路１０のタイミングチャート（その１）
【図４】同期検波回路１０のタイミングチャート（その２）
【図５】同期検波回路１０のタイミングチャート（その３）
【図６】第２実施形態に係る位相調整回路１ａの回路図
【図７】位相調整回路１ａのタイミングチャート
【図８】第３実施形態に係る位相調整回路１ｂの回路図
【図９】位相調整回路１ｂのタイミングチャート
【図１０】位相調整回路１ｃの回路図
【図１１】位相調整回路１ｃのタイミングチャート
【図１２】三角波振幅制御回路３ｃの回路図
【図１３】従来技術に係る同期検波回路１００の回路図
【符号の説明】
【００６４】
１ 位相調整回路
２ 三角波変換回路
３ 三角波振幅制御回路
４ 位相シフト回路
５ エッジパルス生成回路
１０ 同期検波回路
１２ 発振器
１３ ローパスフィルタ
１５ 同期検波回路
ＡＳ 調整信号
Ｃ１１、Ｃ１２ 容量
ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２ 定電流源回路
ＯＰＤ 位相シフト量
ＰＨ ピークホールド回路
ＲＳ 搬送波
ＶＡＭ 振幅値
ＶＣ 三角波
ＶＣＲＦ しきい値
ＶＰＡＪ 振幅基準値
ＶＰＳＩＮ パルス列信号
ＶＰＳＯＵＴ 移相パルス列信号
【技術分野】
【０００１】
本発明は、位相調整回路および位相調整方法に関し、特に微小信号増幅に用いる参照信号の正確な位相調整に関するものである。
【背景技術】
【０００２】
センサ１１１から得られる微小信号を増幅する手段として、同期検波を用いる方法がある。図１３に、従来技術に係る同期検波回路１００を示す。発振器１１２からは、センサ信号の伝達用搬送波として、搬送波ＲＳが出力される。センサ１１１では、搬送波ＲＳの振幅変調が行われる。振幅変調後の信号は、アンプ１１６で増幅され、同期検波回路１１５へ入力される。また位相調整回路１０１において、搬送波ＲＳの位相がシフトされる。ここで一般的には、搬送波ＲＳの位相は９０°シフトされる。また位相調整回路１０１としては、容量および抵抗素子による微分回路や、ディレイ回路が用いられる。同期検波回路１１５において同期検波が行われる。同期検波回路１１５から出力される検波信号ＤＳは、ローパスフィルタ１１３へ入力される。ローパスフィルタ１１３からは、復調信号ＤＴＳが出力され、アンプ１１７へ入力される。アンプ１１７からは、出力信号ＶＯＵＴが出力される。これにより、センサ１１１本来の信号成分のみが検出される。
【０００３】
尚、上記の関連技術として特許文献１ないし４が開示されている。
【特許文献１】特開平０４−２６７６２０号公報
【特許文献２】特開平１０−３１０３２号公報
【特許文献３】特開昭６０−１９４８２０号公報
【特許文献４】特開平０４−１６８８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし発振器１１２から出力される搬送波ＲＳの周波数ｆｒは、温度変化や経年変化により変動する場合がある。すると従来の位相調整回路１０１では、周波数ｆｒの変動に応じて、搬送波ＲＳの位相の調整量が目的値からずれる場合があるため問題である。
【０００５】
また位相の調整量は、センサ１１１の感度に合わせて微調整が必要とされる。しかし、周波数ｆｒの変動に応じて位相の調整量が変化すると、微調整が困難となるため問題である。また微分回路やディレイ回路では、構造上、位相のずれ量の微調整が困難であるため問題である。
【０００６】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することができ、かつ、確実な位相の微調整が可能である位相調整回路および位相調整方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明における位相調整回路では、参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、参照信号を三角波に変換する三角波変換回路と、三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を三角波変換回路に対して出力する三角波振幅制御回路と、入力される三角波と所定のしきい値とを比較して、移相参照信号を出力する位相シフト回路とを備え、三角波変換回路は、調整信号に応じて振幅値を調整することを特徴とする。
【０００８】
三角波変換回路は、参照信号を三角波に変換する。参照信号は例えば、所定周波数パルス列からなる搬送波が挙げられる。三角波振幅制御回路には、変換後の三角波が入力され、三角波の振幅値と振幅基準値との比較が行われる。ここで振幅基準値は、三角波の振幅値を定めるにあたっての基準となる予め定められた値であり、例えば三角波の振幅値の平均値、振幅のピーク値、ボトム値などが用いられる。そして三角波振幅制御回路は、振幅基準値と三角波の振幅値との差分に応じて、調整信号を三角波変換回路に対して出力する。三角波変換回路は、調整信号に応じて、振幅基準値と振幅値との差分を減ずるように、三角波の振幅値を調整する。これによりフィードバック制御が行われ、三角波の振幅値が振幅基準値に応じた一定値に維持される。よって例えば、参照信号の周波数がシフトするような外乱が生じた場合においても、三角波の振幅値を一定値に維持することができる。
【０００９】
位相シフト回路は、入力される三角波と所定のしきい値とを比較する。ここでしきい値は、参照信号に対する移相参照信号の位相シフト量を定める値であり、予め定められる値である。しきい値を用いて三角波を２値化すると、元の参照信号に対して位相がシフトされたパルス列信号である移相参照信号が得られる。このとき位相シフト量は、振幅値の電圧範囲におけるしきい値の相対的な電位関係により定められる。そして三角波の傾きは一定であるため、しきい値の変化量と位相シフト量との関係は比例関係となる。移相参照信号は位相シフト回路から出力され、参照信号と共に、同期検波や遅延検波などの微小信号増幅に用いられる。
【００１０】
以上により本発明に係る位相調整回路は、フィードバック制御により、三角波の振幅を振幅基準値で決まる一定値に維持する。よって参照信号の周波数が変動する場合においても、移相参照信号の参照信号に対する位相シフト量を一定値に維持することができるため、安定した微小信号増幅動作を行うことができる。
【００１１】
また三角波を用いて位相シフト量を決定することにより、しきい値の変化量と位相シフト量との関係を比例関係とすることができる。これにより、位相シフト量の微調整を容易とすることが可能となる。また電流を用いて位相シフト量を決定することにより、容量や抵抗値を可変とする場合に比して、位相シフト量の調整を簡単に行うことができる。
【発明の効果】
【００１２】
本発明の位相調整回路および位相調整方法によれば、センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することが可能となる。また、より正確な位相の微調整をすることが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の原理図を図１に示す。位相調整回路１Ｇは、三角波変換回路２Ｇ、三角波振幅制御回路３Ｇ、位相シフト回路４Ｇを備える。三角波変換回路２Ｇにはパルス列信号ＶＰＳＩＮが入力され、三角波変換回路２Ｇからは三角波ＶＣが出力される。パルス列信号ＶＰＳＩＮは、所定の周波数ｆｒを有する信号である。位相シフト回路４Ｇには三角波ＶＣおよびしきい値ＶＣＲＦが入力され、位相シフト回路４Ｇからは移相パルス列信号ＶＰＳＯＵＴが出力される。また三角波振幅制御回路３Ｇには、三角波ＶＣおよび振幅基準値ＶＰＡＪが入力される。そして三角波振幅制御回路３Ｇから出力される調整信号ＡＳが三角波変換回路２Ｇへ入力されることで、帰還経路が構成される。
【００１４】
三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇには、三角波ＶＣと振幅基準値ＶＰＡＪとが入力される。ここで振幅基準値ＶＰＡＪは、三角波ＶＣの振幅値を定めるにあたっての基準となる予め定められた値であり、例えば三角波の振幅値の平均値、振幅のピーク値、ボトム値などが挙げられる。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。
【００１５】
位相シフト回路４Ｇは、しきい値ＶＣＲＦを用いて三角波ＶＣを２値化することにより、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。パルス列信号ＶＰＳＩＮの位相に対する移相パルス列信号ＶＰＳＯＵＴの位相シフト量は、三角波ＶＣの振幅の電圧範囲に対するしきい値ＶＣＲＦの電位関係により定められる。よってしきい値ＶＣＲＦを適宜定めることにより、位相シフト量を、例えば９０°遅れなどの所定の値に定めることができる。そして位相シフト回路４Ｇから出力される移相パルス列信号ＶＰＳＯＵＴは、後段の不図示の回路において、パルス列信号ＶＰＳＩＮと共に、同期検波や遅延検波などの微小信号増幅に用いられる。
【００１６】
以上により本発明に係る位相調整回路１Ｇは、フィードバック制御により、三角波ＶＣの振幅値を振幅基準値ＶＰＡＪで決まる一定値に維持する。よってパルス列信号ＶＰＳＩＮの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量を一定値に維持することが可能となる。よって温度変化などの影響を受けずに、安定した微小信号増幅動作を行うことができる。
【００１７】
また傾きが一定値である三角波ＶＣを用いて位相シフト量を決定することにより、しきい値ＶＣＲＦの変化量と位相シフト量との関係を比例関係とすることができる。これにより、位相シフト量の微調整を容易とすることが可能となる。
【００１８】
本発明の第１実施形態を、図２ないし図５を用いて説明する。図２に、第１実施形態に係る同期検波回路１０を示す。同期検波回路１０は、位相調整回路１、センサ１１、発振器１２、ローパスフィルタ１３、コンパレータ１４、同期検波回路１５、アンプ１６および１７を備える。発振器１２から出力される搬送波ＲＳは、センサ１１に入力されると共に、コンパレータ１４の非反転入力に入力される。コンパレータ１４の反転入力端子には、基準しきい値ＶＲＥＦが入力される。センサ１１からは出力信号ＳＳが出力され、アンプ１６を介して同期検波回路１５に入力される。また同期検波回路１５には、位相調整回路１から出力される移相パルス列信号ＶＰＳＯＵＴが入力される。同期検波回路１５から出力される検波信号ＤＳは、ローパスフィルタ１３へ入力される。ローパスフィルタ１３からは、復調信号ＤＴＳが出力され、アンプ１７へ入力される。アンプ１７からは、出力信号ＶＯＵＴが出力される。
【００１９】
位相調整回路１は、三角波変換回路２、三角波振幅制御回路３、位相シフト回路４を備える。三角波変換回路２は、エッジパルス生成回路５、スイッチＳＷ１、容量Ｃ１、定電流源回路ＣＧ１およびＣＧ２を備える。エッジパルス生成回路５にはパルス列信号ＶＰＳＩＮが入力され、エッジパルス生成回路５からはエッジパルス列信号ＶＰＥＤＧが出力される。電源電圧ＶＣＣとノードＮ１との間には、定電流源回路ＣＧ１およびＣＧ２が並列接続され、ノードＮ１とグランドとの間にはスイッチＳＷ１と容量Ｃ１とが並列接続される。スイッチＳＷ１の制御端子には、エッジパルス列信号ＶＰＥＤＧが入力される。定電流源回路ＣＧ１およびＣＧ２からそれぞれ出力される電流Ｉ１およびＩ２は合成され、電流ＩＣとして容量Ｃ１に充放電される。ここで電流Ｉ１が一定とされ、電流Ｉ２が調整信号ＡＳ１に応じて可変とされる形態とされることで、電流ＩＣの微調整をより正確に行うことが可能となるメリットがある。またノードＮ１からは三角波ＶＣが出力される。
【００２０】
三角波振幅制御回路３は、ピークホールド回路ＰＨ、演算増幅器ＡＭＰ１を備える。ピークホールド回路ＰＨには三角波ＶＣが入力され、ピークホールド回路ＰＨからはピーク電圧値ＶＦＬＴが出力される。演算増幅器ＡＭＰ１の反転入力にはピーク電圧値ＶＦＬＴが入力され、非反転入力には振幅基準値ＶＰＡＪが入力される。演算増幅器ＡＭＰ１から出力される調整信号ＡＳ１は、定電流源回路ＣＧ２に入力される。定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を可変に制御する。
【００２１】
位相シフト回路４は、コンパレータ４１およびフリップフロップＦＦを備える。コンパレータ４１の非反転入力には三角波ＶＣが入力され、反転入力にはしきい値ＶＣＲＦが入力される。コンパレータ４１から出力されるパルス列ＶＤは、フリップフロップＦＦに入力される。フリップフロップＦＦからは移相パルス列信号ＶＰＳＯＵＴが出力される。
【００２２】
同期検波回路１０の動作を、図３のタイミングチャートを用いて説明する。発振器１２から出力される搬送波ＲＳが、コンパレータ１４において、基準しきい値ＶＲＥＦに応じて、パルス列信号ＶＰＳＩＮへ変換される。そして、搬送波ＲＳの周波数および位相と、パルス列信号ＶＰＳＩＮの周波数および位相とは等しくされる。このときの搬送波ＲＳおよびパルス列信号ＶＰＳＩＮの周波数ｆｒの値を、周波数値ｆ０とする。パルス列信号ＶＰＳＩＮは、三角波変換回路２に入力される。
【００２３】
三角波変換回路２において、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する動作が行われる。まずエッジパルス生成回路５において、パルス列信号ＶＰＳＩＮの立ち上がりエッジおよび立ち下がりエッジに対応して、エッジパルス列信号ＶＰＥＤＧが生成される（図３）。エッジパルス列信号ＶＰＥＤＧがローレベルの間は、スイッチＳＷ１は非導通状態とされるため、容量Ｃ１への電流ＩＣの充電状態とされる。またエッジパルス列信号ＶＰＥＤＧがハイレベルの間は、スイッチＳＷ１は導通状態とされるため、容量Ｃ１からの電荷の放電状態とされる。よって三角波ＶＣのピーク値ＶＰＥＡＫは、搬送波ＲＳの周波数ｆｒ、容量Ｃ１の容量値Ｃａ、電流ＩＣを用いて下式（１）で表される。
ＶＰＥＡＫ＝ＩＣ／（２×Ｃａ×ｆｒ）・・・式（１）
式（１）より、電流ＩＣおよび周波数ｆｒの増減に比例して、ピーク値ＶＰＥＡＫも増減することが分かる。
【００２４】
位相シフト回路４では、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。ここで、周波数値ｆ０のときの三角波ＶＣの振幅値を振幅値ＶＡＭ０、振幅値のピーク値をピーク値ＶＰＥＡＫ０とする（図３）。そして、しきい値ＶＣＲＦの値を振幅値ＶＡＭ０の範囲内の任意値に設定することで、パルス列ＶＤの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＰＤ０の値を０°より大きく１８０°より小さい位相遅れの範囲内で調整することができる。例えば、しきい値ＶＣＲＦを０（Ｖ）に設定したときは、位相シフト量ＰＤ０の値は０°となる。またしきい値ＶＣＲＦをピーク値ＶＰＥＡＫ０の値に設定したときは、位相シフト量ＰＤ０の値は１８０°の遅れとなる。本実施形態では、しきい値ＶＣＲＦを、振幅値ＶＡＭ０の１／２の電圧値であるしきい値ＶＣＲＦ０に設定することで、９０°の位相遅れとしている。なお、実際の回路設計においては、振幅値ＶＡＭ０の上限・下限に不感帯を作ることが行われる。例えば振幅値の１／６の範囲の不感帯を作る場合には、位相遅れ量の調整範囲は３０°から１５０°までとされる。
【００２５】
そしてフリップフロップＦＦによって、パルス列ＶＤが１／２分周されることで、パルス列信号ＶＰＳＩＮと等しい周波数値ｆ０のパルス列からなる移相パルス列信号ＶＰＳＯＵＴが得られる。このときの移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ０も、９０°の位相遅れとされる。
【００２６】
パルス列信号ＶＰＳＩＮの位相をシフトさせて得られた移相パルス列信号ＶＰＳＯＵＴは、同期検波回路１５に入力される。同期検波回路１５では、移相パルス列信号ＶＰＳＯＵＴを用いて、センサ１１の出力信号ＳＳを同期検波する。ローパスフィルタ１３によってセンサ１１本来の信号成分のみが検出された復調信号ＤＴＳが得られ、アンプ１７によって復調信号ＤＴＳの信号成分が増幅される。
【００２７】
ここで三角波変換回路２および三角波振幅制御回路３の動作を説明する。三角波変換回路２および三角波振幅制御回路３は、三角波ＶＣの振幅値ＶＡＭを、振幅基準値ＶＰＡＪに応じた一定値に制御するフィードバック制御を行う回路である。
【００２８】
温度変化の影響等により、搬送波ＲＳの周波数値ｆ０が高い方へシフトして周波数値ｆ１とされた場合の動作を図４を用いて説明する。まず、フィードバック制御が行われていない期間である期間Ｐ１における動作を説明する。周波数が高くなることにより、式（１）より、三角波ＶＣのピーク値は低下し、ピーク値ＶＰＥＡＫ０からＶＰＥＡＫ１へと変化する（図４）。また三角波ＶＣの振幅値は、振幅値ＶＡＭ０からＶＡＭ１へと小さくなる。またしきい値ＶＣＲＦ０は、周波数値ｆ０からｆ１へのシフトの前後で一定値とされる。このとき、三角波ＶＣは右肩上がりの傾きを有するため、振幅値の減少量に応じて、パルス列ＶＤの位相の遅れ量が大きくなる。よって、パルス列ＶＤの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＰＤ１は、９０°よりも大きい位相遅れとなる。また、フリップフロップＦＦから出力される移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ１も、９０°よりも大きい位相遅れとなる。すなわち搬送波ＲＳの周波数ｆｒの変動に応じて、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤは、狙い値（９０°の位相遅れ）の位相シフト量から変動してしまう。
【００２９】
次に、フィードバック制御の動作を説明する。期間Ｐ１では、ピークホールド回路ＰＨから出力されるピーク電圧値ＶＦＬＴの値は電圧値ＶＦＬＴ１（図４）となり、振幅基準値ＶＰＡＪに対して低い値となる。よって演算増幅器ＡＭＰ１は、電圧値ＶＦＬＴ１と振幅基準値ＶＰＡＪとの差分に応じた調整信号ＡＳ１を出力する。定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を増加させることで、電流ＩＣを増加させる。すると式（１）より、電流ＩＣの増加に伴い、三角波ＶＣの傾きが増加する。そして、ピーク電圧値ＶＦＬＴが振幅基準値ＶＰＡＪと等しくなるように、フィードバック制御が行われる。
【００３０】
図４の期間Ｐ２に示すように、ピーク電圧値がピーク電圧値ＶＦＬＴ２とされ、振幅基準値ＶＰＡＪと等しくされると、フィードバック制御が完了する。これにより三角波ＶＣの振幅値は、周波数ｆｒの変動前の状態である振幅値ＶＡＭ０へ戻される。また、パルス列ＶＤの立ち上がりエッジの位相シフト量ＰＤ２は９０°の位相遅れとされ、移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの位相シフト量ＯＰＤ２も９０°の位相遅れとされる。
【００３１】
すなわち搬送波ＲＳの周波数値ｆ０が高い方へシフトして周波数値ｆ１とされた場合においても、三角波振幅制御回路３によるフィードバック制御によって、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤは、狙い値である９０°の位相遅れに維持される。
【００３２】
また温度変化の影響等により、搬送波ＲＳの周波数値ｆ０が低い方へシフトして周波数値ｆ２とされた場合を図５を用いて説明する。周波数が低くなることにより、期間Ｐ１ａにおいて、式（１）より、三角波ＶＣのピーク値は上昇し、ピーク値ＶＰＥＡＫ０からＶＰＥＡＫ２へと変化する（図５）。また三角波ＶＣの振幅値は、振幅値ＶＡＭ０からＶＡＭ２へと大きくなる。よって、フリップフロップＦＦから出力される移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧに対する位相シフト量ＯＰＤ３も、９０°よりも小さい位相遅れとなる。そして演算増幅器ＡＭＰ１は、電圧値ＶＦＬＴ３と振幅基準値ＶＰＡＪとの差分に応じた調整信号ＡＳ１を出力する。フィードバック制御の動作により定電流源回路ＣＧ２は、調整信号ＡＳ１に応じて電流Ｉ２を減少させることで、電流ＩＣを減少させる。すると式（１）より、電流ＩＣの減少に伴い、三角波ＶＣの傾きが減少する。これにより期間Ｐ２ａにおいて、ピーク電圧値がピーク電圧値ＶＦＬＴ４とされ、三角波ＶＣの振幅値は振幅値ＶＡＭ０へ戻される。すなわち搬送波ＲＳの周波数値ｆ０が低い方へシフトした場合においても、三角波振幅制御回路３によるフィードバック制御によって、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ４は、狙い値である９０°の位相遅れに維持される。
【００３３】
以上詳細に説明したとおり、第１実施形態に係る同期検波回路１０は、三角波振幅制御回路３によるフィードバック制御により、三角波ＶＣの振幅値ＶＡＭを、搬送波ＲＳの周波数ｆｒの変動に影響されずに一定値に維持することができる。これにより、搬送波ＲＳの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤが設定値から変動することを防止することができる。よって、安定した検波動作を行うことが可能となる。また、周波数ｆｒの変動の影響を受けずに位相シフト量ＯＰＤを一定値に維持する動作を実現することができる。
【００３４】
また第１実施形態に係る同期検波回路１０は、時定数を有する微分回路等を用いて位相シフト量を決定する場合と異なり、一定の傾きを有する三角波ＶＣを用いて移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤを調整している。これにより、しきい値ＶＣＲＦの変化量と位相シフト量ＯＰＤとの関係を比例関係とすることができるため、位相シフト量ＯＰＤの微調整を容易とすることが可能となる。また電流ＩＣを可変制御することで位相シフト量を決定することにより、容量Ｃ１の容量値Ｃａや抵抗値を可変制御する場合に比して、位相シフト量ＯＰＤの調整をより簡単に行うことができる。
【００３５】
本発明の第２実施形態を、図６および図７を用いて説明する。図６に、第２実施形態に係る位相調整回路１ａを示す。位相調整回路１ａは、三角波変換回路２ａ、三角波振幅制御回路３ａ、位相シフト回路４ａを備える。三角波変換回路２ａは、エッジパルス生成回路５１および５２、三角波生成部２１および２２を備える。エッジパルス生成回路５１および５２からは、エッジパルス列信号ＶＰＥＤＧ１およびＶＰＥＤＧ２がそれぞれ出力される。三角波生成部２１および２２には、エッジパルス列信号ＶＰＥＤＧ１およびＶＰＥＤＧ２、三角波振幅制御回路３ａから出力される調整信号ＡＳ１が入力される。そして三角波生成部２１および２２からは、三角波ＶＣ１およびＶＣ２がそれぞれ出力される。なお三角波生成部２１および２２の構成は、第１実施形態における三角波変換回路２と同様であるため、ここでは詳細な説明は省略する。
【００３６】
位相シフト回路４ａは、コンパレータＣＯＭＰ１１およびＣＯＭＰ１２、ＲＳフリップフロップＦＦ１を備える。コンパレータＣＯＭＰ１１およびＣＯＭＰ１２の非反転入力には、それぞれ三角波ＶＣ１およびＶＣ２が入力され、反転入力にはしきい値ＶＣＲＦが入力される。コンパレータＣＯＭＰ１１およびＣＯＭＰ１２から出力されるパルス列ＶＤ１およびＶＤ２は、ＲＳフリップフロップＦＦ１のセット入力およびリセット入力へそれぞれ入力される。ＲＳフリップフロップＦＦ１からは、移相パルス列信号ＶＰＳＯＵＴが出力される。
【００３７】
位相調整回路１ａの動作を図７を用いて説明する。三角波変換回路２ａにおいて、パルス列信号ＶＰＳＩＮを三角波ＶＣ１およびＶＣ２に変換する動作が行われる。まずエッジパルス生成回路５１によって、パルス列信号ＶＰＳＩＮの立ち上がりエッジに応じてエッジパルス列信号ＶＰＥＤＧ１が生成される。またエッジパルス生成回路５２によって、パルス列信号ＶＰＳＩＮの立ち下がりエッジに応じてエッジパルス列信号ＶＰＥＤＧ２が生成される。よってエッジパルス列信号ＶＰＥＤＧ１とＶＰＥＤＧ２とは、互いに位相が１８０°シフトした信号となる。また三角波変換回路２ａでは、第１実施形態の場合とは異なり、パルス列信号ＶＰＳＩＮの立ち上がりエッジと立ち下がりエッジとを別々にエッジパルス列信号に変換する。これにより立ち上がりエッジの位相シフト量と立ち下がりエッジの位相シフト量とを別々に調整することが可能となる。またパルス列信号ＶＰＳＩＮの周波数を１／２分周する効果が得られる。
【００３８】
三角波生成部２１はエッジパルス列信号ＶＰＥＤＧ１に応じて三角波ＶＣ１を生成し、三角波生成部２２はエッジパルス列信号ＶＰＥＤＧ２に応じて三角波ＶＣ２を生成する。このとき三角波ＶＣ１とＶＣ２とは、互いに位相が１８０°シフトした信号となる。
【００３９】
位相シフト回路４ａのコンパレータＣＯＭＰ１１において、しきい値ＶＣＲＦの値を振幅値ＶＡＭ１０（図７）の範囲内の任意値に設定することで、パルス列ＶＤ１の立ち上がりエッジの、エッジパルス列信号ＶＰＥＤＧ１に対する位相シフト量ＰＤ１１の値を、０°より大きく３６０°より小さい位相遅れの範囲内で調整することができる。またコンパレータＣＯＭＰ１２においても同様に、しきい値ＶＣＲＦの値を振幅値ＶＡＭ１０の範囲内の任意値に設定することで、位相シフト量ＰＤ１２の値を０°より大きく３６０°より小さい位相遅れの範囲内で調整することができる。本実施形態では、しきい値ＶＣＲＦを、振幅値ＶＡＭ０の１／２の電圧値であるしきい値ＶＣＲＦ１０に設定することで、位相シフト量ＰＤ１１およびＰＤ１２の値を１８０°の位相遅れとしている。そしてＲＳフリップフロップＦＦ１によって、パルス列信号ＶＰＳＩＮと等しい周波数のパルス列からなる移相パルス列信号ＶＰＳＯＵＴが得られる。このときの移相パルス列信号ＶＰＳＯＵＴの、パルス列信号ＶＰＳＩＮに対する位相シフト量ＯＰＤ１０も、１８０°の位相遅れとされる。
【００４０】
そして三角波振幅制御回路３ａにより、三角波ＶＣ１およびＶＣ２の振幅値ＶＡＭ１０が、搬送波ＲＳの周波数ｆｒの変動に関わらず一定に制御される。よってパルス列信号ＶＰＳＩＮの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ１０の値を１８０°の位相遅れ量に維持することが可能となる。
【００４１】
以上詳細に説明したとおり、第２実施形態に係る位相調整回路１ａは、搬送波ＲＳの周波数ｆｒがシフトする場合においても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤ１０が設定値から変動することを防止することができる。よって、安定した検波動作を行うことが可能となる。
【００４２】
なお、三角波生成部２１と２２とは同一の回路構成を有している。よって温度変化や経時変化による三角波の振幅値の変化は、三角波ＶＣ１およびＶＣ２との間で同等とみなすことができると考えられる。そのため図６に示すように、三角波ＶＣ１の振幅値のみを三角波振幅制御回路３ａで監視し、フィードバック結果を三角波生成部２１および２２に反映させれば足りると考えられる。なお、より安定した検波動作を行う場合には、三角波ＶＣ２も三角波振幅制御回路３ａへ入力させ監視してもよいことは言うまでもない。
【００４３】
本発明の第３実施形態を、図８および図９を用いて説明する。図８に、第３実施形態に係る位相調整回路１ｂを示す。位相調整回路１ｂは、三角波変換回路２ｂ、三角波振幅制御回路３ｂ１および３ｂ２、位相シフト回路４ｂを備える。三角波変換回路２ｂは、インバータＩＮＶ１およびＩＮＶ２、スイッチＳＷ１１ないしＳＷ１４、容量Ｃ１１およびＣ１２、定電流源回路ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２を備える。電源電圧ＶＣＣとノードＮ１１との間には、定電流源回路ＣＧ１１およびスイッチＳＷ１３が直列接続される。ノードＮ１１とグランドとの間には容量Ｃ１１が接続され、容量Ｃ１１と並列にスイッチＳＷ１１および定電流源回路ＣＧ１２が接続される。同様に電源電圧ＶＣＣとノードＮ１２との間には定電流源回路ＣＧ２１およびスイッチＳＷ１４が直列接続される。ノードＮ１２とグランドとの間には容量Ｃ１２が接続され、容量Ｃ１２と並列にスイッチＳＷ１２および定電流源回路ＣＧ２２が接続される。スイッチＳＷ１１およびＳＷ１４の制御端子には、パルス列信号ＶＰＳＩＮ１が入力される。スイッチＳＷ１２およびＳＷ１３の制御端子には、パルス列信号ＶＰＳＩＮ２が入力される。定電流源回路ＣＧ１１の電流Ｉ１１により容量Ｃ１１は充電され、定電流源回路ＣＧ１２の電流Ｉ１２により容量Ｃ１１は放電される。また定電流源回路ＣＧ２１の電流Ｉ２１により容量Ｃ１２は充電され、定電流源回路ＣＧ２２の電流Ｉ２２により容量Ｃ１２は放電される。電流Ｉ１１とＩ１２の値は等しくされ、電流Ｉ２１とＩ２２の値は等しくされる。ノードＮ１１からは三角波ＶＣ１１が出力され、ノードＮ１２からは三角波ＶＣ１２が出力される。
【００４４】
三角波振幅制御回路３ｂ１は、ピークホールド回路ＰＨ、演算増幅器ＡＭＰ１１を備える。ピークホールド回路ＰＨには三角波ＶＣ１１が入力され、ピークホールド回路ＰＨからはピーク電圧値ＶＰＨが出力される。演算増幅器ＡＭＰ１１の反転入力にはピーク電圧値ＶＰＨが入力され、非反転入力には振幅基準値ＶＰＡＪ１が入力される。演算増幅器ＡＭＰ１から出力される調整信号ＡＳ１１は、定電流源回路ＣＧ１１およびＣＧ２１に入力される。同様にして、三角波振幅制御回路３ｂ２は、ボトムホールド回路ＢＨ、演算増幅器ＡＭＰ１２を備える。ボトムホールド回路ＢＨには三角波ＶＣ１１が入力され、ボトムホールド回路ＢＨからはボトム電圧値ＶＢＨが出力される。演算増幅器ＡＭＰ１２から出力される調整信号ＡＳ１２は、定電流源回路ＣＧ１２およびＣＧ２２に入力される。また位相シフト回路４ｂの構成は、第２実施形態に係る位相シフト回路４ａと同様であるため、ここでは詳細な説明は省略する。
【００４５】
位相調整回路１ｂの動作を図９を用いて説明する。三角波変換回路２ｂにおいて、パルス列信号ＶＰＳＩＮを三角波ＶＣ１１およびＶＣ１２に変換する動作が行われる。パルス列信号ＶＰＳＩＮ１がハイレベルの間は、スイッチＳＷ１１が導通状態とされ、スイッチＳＷ１３が非導通状態とされる。よって電流Ｉ１２によって容量Ｃ１１が放電されるため、三角波ＶＣ１１は右肩下がりの一定の傾きを有する（矢印Ａ１１）。またパルス列信号ＶＰＳＩＮ１がローレベルの間は、スイッチＳＷ１１が非導通状態とされ、スイッチＳＷ１３が導通状態とされる。よって電流Ｉ１１によって容量Ｃ１１が充電されるため、三角波ＶＣ１１は右肩上がりの一定の傾きを有する（矢印Ａ１２）。このとき電流Ｉ１１とＩ１２の値が等しいため、上昇傾きと下降傾きは等しくなる。
【００４６】
位相シフト回路４ｂにおいて、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。しきい値ＶＣＲＦの値を振幅値ＶＡＭ１１およびＶＡＭ１２の範囲内の任意値に設定することで、移相パルス列信号ＶＰＳＯＵＴの立ち上がりエッジの、パルス列信号ＶＰＳＩＮに対する位相シフト量の値を０°より大きく１８０°より小さい位相遅れの範囲内で調整することができる。
【００４７】
三角波振幅制御回路３ｂ１および３ｂ２の動作を説明する。三角波振幅制御回路３ｂ１のフィードバック制御により、三角波ＶＣ１１のピーク値ＶＰＥＡＫ１１およびＶＣ１２のピーク値ＶＰＥＡＫ１２が、振幅基準値ＶＰＡＪ１に応じた一定値に制御される。また三角波振幅制御回路３ｂ２のフィードバック制御により、三角波ＶＣ１１のボトム値ＶＢＴＭ１１およびＶＣ１２のボトム値ＶＢＴＭ１２が、振幅基準値ＶＰＡＪ２に応じた一定値に制御される。よってパルス列信号ＶＰＳＩＮの周波数ｆｒの変動に影響されずに、三角波ＶＣ１１およびＶＣ１２のピーク値とボトム値とが一定とされるため、振幅値ＶＡＭ１１およびＶＡＭ１２を一定値に維持することができる。
【００４８】
また位相調整回路１ｂでは、三角波ＶＣ１１で立ち上がりエッジの位相調整を行い、三角波ＶＣ１２で立ち下がりエッジの位相調整を行っている。このように立ち上がりエッジの位相と立ち下がりエッジの位相とを別々に制御可能とすることにより、移相パルス列信号ＶＰＳＯＵＴのハイレベル信号のデューティを自在に設定することが可能となる利点がある。よって本実施形態では、しきい値ＶＣＲＦの値に関わらず、移相パルス列信号ＶＰＳＯＵＴのデューティを５０％に維持することが可能とされる。
【００４９】
以上詳細に説明したとおり、第３実施形態に係る位相調整回路１ｂは、三角波振幅制御回路３ｂ１および３ｂ２によるフィードバック制御により、三角波ＶＣ１１の振幅値ＶＡＭ１１および三角波ＶＣ１２の振幅値ＶＡＭ１２を、パルス列信号ＶＰＳＩＮの周波数ｆｒの変動に影響されずに一定値に維持することができる。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量が設定値から変動することを防止することができるため、安定した検波動作を行うことが可能となる。
【００５０】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図８に示す本発明の第３実施形態では、定電流源回路ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２を備えるとしたが、この形態に限られない。図１０に示す位相調整回路１ｃのように、定電流源回路ＣＧ３１を備える形態でも可能である。位相調整回路１ｃは、三角波変換回路２ｃ、三角波振幅制御回路３ｂ１、位相シフト回路４ｂを備える。三角波変換回路２ｃは、インバータＩＮＶ１およびＩＮＶ２、スイッチＳＷ３０ないしＳＷ３２、容量Ｃ１１およびＣ１２、定電流源回路ＣＧ３１を備える。スイッチＳＷ３０およびＳＷ３２の制御端子には、パルス列信号ＶＰＳＩＮ１が入力される。スイッチＳＷ３１の制御端子には、パルス列信号ＶＰＳＩＮ２が入力される。三角波振幅制御回路３ｂ１から出力される調整信号ＡＳ１１は、定電流源回路ＣＧ３１に入力される。その他の構成は第３実施形態に係る位相調整回路１ｂと同様であるため、ここでは詳細な説明は省略する。
【００５１】
位相調整回路１ｃに備えられる三角波変換回路２ｃの動作を図１１を用いて説明する。パルス列信号ＶＰＳＩＮ１がハイレベルの間は、スイッチＳＷ３０は定電流源回路ＣＧ３１と容量Ｃ１１とを接続する。またスイッチＳＷ３１が非導通とされ、スイッチＳＷ３２が導通状態とされる。よって電流ＩＣによって容量Ｃ１１が充電されるため、三角波ＶＣ３１は右肩上がりの一定の傾きを有する。また、三角波ＶＣ３２は０（Ｖ）が維持される。（矢印Ａ２１）。一方、パルス列信号ＶＰＳＩＮ１がローレベルの間は、スイッチＳＷ３０は定電流源回路ＣＧ３１と容量Ｃ１２とを接続する。よって電流ＩＣによって容量Ｃ１２が充電されるため、三角波ＶＣ３２は右肩上がりの一定の傾きを有する。また、三角波ＶＣ３１は０（Ｖ）が維持される。（矢印Ａ２２）。そして位相シフト回路４ｂにおいて、パルス列信号ＶＰＳＩＮに対して位相がシフトされた移相パルス列信号ＶＰＳＯＵＴを生成する動作が行われる。また三角波振幅制御回路３ｂ１のフィードバック制御により、三角波ＶＣ３１およびＶＣ３２の振幅値が一定値に維持される。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒが変動しても、移相パルス列信号ＶＰＳＯＵＴの位相シフト量が設定値から変動することを防止することができる。
【００５２】
そして位相調整回路１ｃでは、スイッチＳＷ３０によって定電流源回路ＣＧ３１を容量Ｃ１１およびＣ１２の間で共用することができる。またスイッチＳＷ３１およびＳＷ３２において、定電流源回路を介さずに電荷を放電する構成である。これにより、位相調整回路１ｂ（図８）に比して、電流源回路の数の削減を図ることができる。
【００５３】
また１実施形態における位相調整回路１では、ピークホールド回路ＰＨの出力を演算増幅器ＡＭＰ１にフィードバックするとしたが、この形態に限られない。ピークホールド回路ＰＨに代えてローパスフィルタ等の平均化回路を備え、平均化回路の出力を演算増幅器ＡＭＰ１にフィードバックし、振幅基準値ＶＰＡＪを三角波の振幅値の平均値とする形態としても良い。これにより、三角波ＶＣのジッタの影響を排除できるため、より搬送波ＲＳの周波数ｆｒの変動に影響を受けない位相調整回路１を構成することが可能となる。
【００５４】
またコンパレータ４１の反転入力に入力される信号を、しきい値ＶＣＲＦに代えて、平均化回路の出力とする形態としてもよい。これにより、平均化回路によるフィードバック制御により、しきい値ＶＣＲＦ０をより正確に振幅値の１／２の電圧値に設定することが可能となる。よって、さらに安定した検波動作を行うことが可能となる。
【００５５】
また第１実施形態において同期検波回路１０は、三角波振幅制御回路３を常に動作させるとしたがこの形態に限られない。図１２に示すように、同期検波回路１０の起動時のみ、または環境温度が許容値を超えて変化したときのみ動作する三角波振幅制御回路３ｃを備えるとしてもよい。三角波振幅制御回路３ｃは、ピークホールド回路ＰＨおよび演算増幅器ＡＭＰ１に加えて、スイッチＳＷ４１を備える。調整信号ＡＳ１は、スイッチＳＷ４１を介してレジスタＲＥＧに保持される。定電流源回路ＣＧ２は、レジスタＲＥＧの出力に応じて電流Ｉ２を可変に制御する。スイッチＳＷ４１には制御信号ＣＳが入力される。
【００５６】
同期検波回路１０の起動時のみ、三角波振幅制御回路３ｃを動作させる場合を説明する。不図示のタイマ回路により、同期検波回路１０の起動時から一定時間はハイレベルの制御信号ＣＳがスイッチＳＷ４１に入力され、スイッチＳＷ４１は導通状態とされる。よって三角波振幅制御回路３ｃによるフィードバック制御により、三角波の振幅値ＶＡＭが所定値となるように調整信号ＡＳ１が調整される。フィードバック制御が収束するために十分な所定時間が経過すると、不図示のタイマ回路からローレベルの制御信号ＣＳが出力され、スイッチＳＷ４１が非導通状態とされることで、三角波振幅制御回路３ｃの動作が停止される。
【００５７】
また環境温度が許容値を超えて変化したときのみ、三角波振幅制御回路３ｃを動作させる場合を説明する。不図示の温度センサおよび制御回路により、同期検波回路１０の環境温度が監視される。温度センサにより検出される環境温度の変化量が許容値内である場合には、ローレベルの制御信号ＣＳによりスイッチＳＷ４１は非導通状態とされ、三角波振幅制御回路３ｃは停止状態とされる。そして環境温度の変化量が許容値を超えると、制御回路からハイレベルの制御信号ＣＳが出力され、スイッチＳＷ４１は導通状態とされる。そして三角波振幅制御回路３ｃによるフィードバック制御により、三角波の振幅値ＶＡＭが所定値となるように調整信号ＡＳ１の値が調整される。そして所定時間の経過後に、再度制御信号ＣＳがローレベルとされ、スイッチＳＷ４１は非導通状態とされ、三角波振幅制御回路３ｃは停止状態とされる。これにより温度変化の影響を排除すると共に、必要な場合のみ三角波振幅制御回路３ｃを動作させることができるため、消費電力の低減を図ることができる。
【００５８】
また第１実施形態では、しきい値ＶＣＲＦの値を三角波ＶＣの振幅値ＶＡＭの範囲内の任意値に設定することにより、移相パルス列信号ＶＰＳＯＵＴの位相シフト量ＯＰＤの調整が可能であるとしたが、この形態に限られない。振幅基準値ＶＰＡＪの値を任意値に設定することにより、振幅値ＶＡＭを調整することによっても位相シフト量ＯＰＤの調整が可能であることは言うまでもない。
【００５９】
また第１実施形態のエッジパルス生成回路５では、パルス列信号ＶＰＳＩＮの立ち上がりエッジおよび立ち下がりエッジに対応して、エッジパルス列信号ＶＰＥＤＧが生成されるとしたが、この形態に限られない。何れか一方のみのエッジに対応してエッジパルス列信号ＶＰＥＤＧを生成してもよい。また所定のエッジ数ごとにエッジパルス列信号ＶＰＥＤＧを生成してもよい。これにより、パルス列信号ＶＰＳＩＮの周波数ｆｒを分周する効果を得ることができ、位相シフト量の値を任意に設定することが可能となる。
【００６０】
また本実施形態では同期検波動作について説明したが、本発明が適用できる微小信号増幅方法は同期検波に限られない。パルス列信号ＶＰＳＩＮと、パルス列信号ＶＰＳＩＮの位相をシフトさせた移相パルス列信号ＶＰＳＯＵＴとを用いる微小信号増幅方法の全般に用いることができることは言うまでもなく、例えば遅延検波にも適用可能である。
【００６１】
なお、パルス列信号ＶＰＳＩＮは参照信号の一例、移相パルス列信号ＶＰＳＯＵＴは移相参照信号の一例、定電流源回路ＣＧ２は第１定電流源回路の一例、エッジパルス生成回路５はエッジ検出回路の一例、ピークホールド回路ＰＨおよびボトムホールド回路ＢＨは監視回路の一例、レジスタＲＥＧは保持回路のそれぞれ一例である。
【００６２】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換する三角波変換回路と、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力する三角波振幅制御回路と、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力する位相シフト回路とを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整回路。
（付記２）
前記三角波変換回路は、
前記調整信号に応じて電流量が可変に制御される第１定電流源回路と、
前記第１定電流源回路により充放電される容量素子と、
前記参照信号に応じて前記容量素子への充放電を制御するスイッチ回路とを備え、
前記振幅値が前記振幅基準値を超える場合には、前記調整信号に応じて前記第１定電流源回路の電流量を減少させ、
前記振幅値が前記振幅基準値に到達しない場合には、前記調整信号に応じて前記第１定電流源回路の電流量を増加させることを特徴とする付記１に記載の位相調整回路。
（付記３）
前記スイッチ回路は、
前記第１定電流源回路と直列接続され、前記容量素子と並列接続され、前記容量素子の充電時に非導通状態とされ、前記容量素子の放電時に導通状態とされることを特徴とする付記２に記載の位相調整回路。
（付記４）
前記スイッチ回路と直列接続され、前記容量素子と並列接続される第２定電流源回路を備えることを特徴とする付記３に記載の位相調整回路。
（付記５）
前記三角波変換回路は、前記参照信号の立ち上がりエッジまたは／および前記参照信号の立ち下がりエッジを検出する少なくとも一つのエッジ検出回路を備え、
前記スイッチ回路は前記エッジ検出回路のエッジ検出動作に応じて導通制御が行われることを特徴とする付記２に記載の位相調整回路。
（付記６）
前記立ち上がりエッジを検出する第１エッジ検出回路を備える第１三角波変換回路と、
前記立ち下がりエッジを検出する第２エッジ検出回路を備える第２三角波変換回路とを備えることを特徴とする付記５に記載の位相調整回路。
（付記７）
前記三角波振幅制御回路は、
前記三角波の前記振幅値の電圧範囲を監視する少なくとも一つの監視回路と、
前記監視回路ごとに備えられ、第１入力端子に前記監視回路の出力が入力され、第２入力端子に前記振幅基準値が入力され、前記調整信号を出力する演算増幅器と
を備えることを特徴とする付記１に記載の位相調整回路。
（付記８）
前記監視回路はピークホールド回路であり、
前記振幅基準値は前記振幅値の上限値であることを特徴とする付記７に記載の位相調整回路。
（付記９）
前記監視回路はボトムホールド回路であり、
前記振幅基準値は前記振幅値の下限値であることを特徴とする付記７に記載の位相調整回路。
（付記１０）
前記監視回路は平均化回路であり、
前記振幅基準値は前記振幅値の平均値であることを特徴とする付記７に記載の位相調整回路。
（付記１１）
前記演算増幅器の出力信号を保持した上で前記三角波変換回路へ出力する保持回路を備え、
前記三角波振幅制御回路は、前記保持回路に保持される前記出力信号の更新時に動作状態とされ、前記出力信号の非更新時に停止状態とされることを特徴とする付記７に記載の位相調整回路。
（付記１２）
前記位相シフト回路は、
第１入力端子に前記しきい値が入力され、第２入力端子に前記三角波が入力される電圧比較器
を備えることを特徴とする付記１に記載の位相調整回路。
（付記１３）
前記三角波振幅制御回路は前記三角波の前記振幅値の平均値を取得する平均化回路を備え、
前記第１入力端子には前記平均値が入力されることを特徴とする付記１２に記載の位相調整回路。
（付記１４）
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換するステップと、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力するステップと、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力するステップとを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整方法。
【図面の簡単な説明】
【００６３】
【図１】本発明の原理図
【図２】第１実施形態に係る同期検波回路１０の回路図
【図３】同期検波回路１０のタイミングチャート（その１）
【図４】同期検波回路１０のタイミングチャート（その２）
【図５】同期検波回路１０のタイミングチャート（その３）
【図６】第２実施形態に係る位相調整回路１ａの回路図
【図７】位相調整回路１ａのタイミングチャート
【図８】第３実施形態に係る位相調整回路１ｂの回路図
【図９】位相調整回路１ｂのタイミングチャート
【図１０】位相調整回路１ｃの回路図
【図１１】位相調整回路１ｃのタイミングチャート
【図１２】三角波振幅制御回路３ｃの回路図
【図１３】従来技術に係る同期検波回路１００の回路図
【符号の説明】
【００６４】
１ 位相調整回路
２ 三角波変換回路
３ 三角波振幅制御回路
４ 位相シフト回路
５ エッジパルス生成回路
１０ 同期検波回路
１２ 発振器
１３ ローパスフィルタ
１５ 同期検波回路
ＡＳ 調整信号
Ｃ１１、Ｃ１２ 容量
ＣＧ１１、ＣＧ１２、ＣＧ２１、ＣＧ２２ 定電流源回路
ＯＰＤ 位相シフト量
ＰＨ ピークホールド回路
ＲＳ 搬送波
ＶＡＭ 振幅値
ＶＣ 三角波
ＶＣＲＦ しきい値
ＶＰＡＪ 振幅基準値
ＶＰＳＩＮ パルス列信号
ＶＰＳＯＵＴ 移相パルス列信号
【特許請求の範囲】
【請求項１】
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換する三角波変換回路と、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力する三角波振幅制御回路と、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力する位相シフト回路とを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整回路。
【請求項２】
前記三角波変換回路は、
前記調整信号に応じて電流量が可変に制御される第１定電流源回路と、
前記第１定電流源回路により充放電される容量素子と、
前記参照信号に応じて前記容量素子への充放電を制御するスイッチ回路とを備え、
前記振幅値が前記振幅基準値を超える場合には、前記調整信号に応じて前記第１定電流源回路の電流量を減少させ、
前記振幅値が前記振幅基準値に到達しない場合には、前記調整信号に応じて前記第１定電流源回路の電流量を増加させることを特徴とする請求項１に記載の位相調整回路。
【請求項３】
前記スイッチ回路は、
前記第１定電流源回路と直列接続され、前記容量素子と並列接続され、前記容量素子の充電時に非導通状態とされ、前記容量素子の放電時に導通状態とされることを特徴とする請求項２に記載の位相調整回路。
【請求項４】
前記三角波変換回路は、前記参照信号の立ち上がりエッジまたは／および前記参照信号の立ち下がりエッジを検出する少なくとも一つのエッジ検出回路を備え、
前記スイッチ回路は前記エッジ検出回路のエッジ検出動作に応じて導通制御が行われることを特徴とする請求項２に記載の位相調整回路。
【請求項５】
前記三角波振幅制御回路は、
前記三角波の前記振幅値の電圧範囲を監視する少なくとも一つの監視回路と、
前記監視回路ごとに備えられ、第１入力端子に前記監視回路の出力が入力され、第２入力端子に前記振幅基準値が入力され、前記調整信号を出力する演算増幅器と
を備えることを特徴とする請求項１に記載の位相調整回路。
【請求項６】
前記監視回路はピークホールド回路であり、
前記振幅基準値は前記振幅値の上限値であることを特徴とする請求項５に記載の位相調整回路。
【請求項７】
前記監視回路は平均化回路であり、
前記振幅基準値は前記振幅値の平均値であることを特徴とする請求項５に記載の位相調整回路。
【請求項８】
前記演算増幅器の出力信号を保持した上で前記三角波変換回路へ出力する保持回路を備え、
前記三角波振幅制御回路は、前記保持回路に保持される前記出力信号の更新時に動作状態とされ、前記出力信号の非更新時に停止状態とされることを特徴とする請求項５に記載の位相調整回路。
【請求項９】
前記位相シフト回路は、
第１入力端子に前記しきい値が入力され、第２入力端子に前記三角波が入力される電圧比較器
を備えることを特徴とする請求項１に記載の位相調整回路。
【請求項１０】
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換するステップと、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力するステップと、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力するステップとを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整方法。
【請求項１】
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換する三角波変換回路と、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力する三角波振幅制御回路と、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力する位相シフト回路とを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整回路。
【請求項２】
前記三角波変換回路は、
前記調整信号に応じて電流量が可変に制御される第１定電流源回路と、
前記第１定電流源回路により充放電される容量素子と、
前記参照信号に応じて前記容量素子への充放電を制御するスイッチ回路とを備え、
前記振幅値が前記振幅基準値を超える場合には、前記調整信号に応じて前記第１定電流源回路の電流量を減少させ、
前記振幅値が前記振幅基準値に到達しない場合には、前記調整信号に応じて前記第１定電流源回路の電流量を増加させることを特徴とする請求項１に記載の位相調整回路。
【請求項３】
前記スイッチ回路は、
前記第１定電流源回路と直列接続され、前記容量素子と並列接続され、前記容量素子の充電時に非導通状態とされ、前記容量素子の放電時に導通状態とされることを特徴とする請求項２に記載の位相調整回路。
【請求項４】
前記三角波変換回路は、前記参照信号の立ち上がりエッジまたは／および前記参照信号の立ち下がりエッジを検出する少なくとも一つのエッジ検出回路を備え、
前記スイッチ回路は前記エッジ検出回路のエッジ検出動作に応じて導通制御が行われることを特徴とする請求項２に記載の位相調整回路。
【請求項５】
前記三角波振幅制御回路は、
前記三角波の前記振幅値の電圧範囲を監視する少なくとも一つの監視回路と、
前記監視回路ごとに備えられ、第１入力端子に前記監視回路の出力が入力され、第２入力端子に前記振幅基準値が入力され、前記調整信号を出力する演算増幅器と
を備えることを特徴とする請求項１に記載の位相調整回路。
【請求項６】
前記監視回路はピークホールド回路であり、
前記振幅基準値は前記振幅値の上限値であることを特徴とする請求項５に記載の位相調整回路。
【請求項７】
前記監視回路は平均化回路であり、
前記振幅基準値は前記振幅値の平均値であることを特徴とする請求項５に記載の位相調整回路。
【請求項８】
前記演算増幅器の出力信号を保持した上で前記三角波変換回路へ出力する保持回路を備え、
前記三角波振幅制御回路は、前記保持回路に保持される前記出力信号の更新時に動作状態とされ、前記出力信号の非更新時に停止状態とされることを特徴とする請求項５に記載の位相調整回路。
【請求項９】
前記位相シフト回路は、
第１入力端子に前記しきい値が入力され、第２入力端子に前記三角波が入力される電圧比較器
を備えることを特徴とする請求項１に記載の位相調整回路。
【請求項１０】
参照信号と該参照信号に対して所定の位相差を有する移相参照信号とを用いる微小信号増幅において、
前記参照信号を三角波に変換するステップと、
前記三角波が入力され、該三角波の振幅値の振幅基準値に対する差分に応じた調整信号を前記三角波変換回路に対して出力するステップと、
入力される前記三角波と所定のしきい値とを比較して、前記移相参照信号を出力するステップとを備え、
前記三角波変換回路は、前記調整信号に応じて前記振幅値を調整することを特徴とする位相調整方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００７−２１５０２１（Ｐ２００７−２１５０２１Ａ）
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願番号】特願２００６−３４１５０（Ｐ２００６−３４１５０）
【出願日】平成１８年２月１０日（２００６．２．１０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願日】平成１８年２月１０日（２００６．２．１０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]