低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ
マイクロ電子アセンブリ１００は、第１の面において露出するチップコンタクト１１２を有する半導体チップ１１０、１１１０と、チップ１１０、１１１０の面１２８、１２９と並置される基板１３０、１１３０とを含む。導電性結合素子１４４が第１のチップコンタクト１１２を基板の第１の基板コンタクト１３２、１１３２と電気的に接続することができ、第２の導電性結合素子１４６が第１のチップコンタクト１１２、１３２を第２の基板コンタクトと電気的に接続することができる。第１の結合素子１４４は第１のチップコンタクト１１２、２１２Ａに冶金学的に接合される第１の端部２４４Ａ、３４４Ａと、第１の基板コンタクトに冶金学的に接合される第２の端部２４４Ｂ、３４４Ｂとを有することができる。第２の結合素子の第１の端部２４６Ａ、３４６Ａは第１の結合素子２１２Ａに冶金学的に接合することができる。第２の結合素子は、第１のチップコンタクト１１２、２１２Ａ、１２１２又は基板コンタクト１３２、１１３２と接触する場合も、接触しない場合もある。第３の結合素子９４８を、基板コンタクト又はチップコンタクトに接合される第１の結合素子及び第２の結合素子の端部に接合することができる。一実施形態では、結合素子７４０は、第１のコンタクト７３２Ａにおいて接合される第１の端部７４２及び第２の端部７４６と、第２のコンタクト７１２Ａに接合される中央部７４４とを有する、ループ状接続を有することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本国際出願は２０１０年６月４日に出願の米国特許出願第１２／７９３，８２４号からの優先権を主張し、その米国特許出願第１２／７９３，８２４号は２０１０年４月３０日に出願の韓国特許出願第１０−２０１０−００４０４４６号からの優先権を主張し、かつ２０１０年４月９日に出願の米国仮特許出願第６１／３２２，４０４号の出願日の利益を主張する。本出願は２００９年１２月２２日に出願の米国特許出願第１２／６４４，４７６号の一部継続出願である。前述の全ての特許出願の開示は、参照することにより本明細書の一部を成すものとする。
【背景技術】
【０００２】
マイクロ電子素子、例えば半導体チップは通常、本体が平坦であり、反対側に面する概ね平坦な前面及び背面を有し、これらの面間に延在するエッジを有する。チップは一般的に、前面上に、チップ内の回路に電気的に接続されるコンタクトを有し、該コンタクトはパッド又はボンドパッドと呼ばれる場合もある。チップは通常、適切な材料を用いてチップを封入し、チップコンタクトに電気的に接続される端子を有するマイクロ電子パッケージを形成することによって、パッケージ封止される。その後、パッケージを試験装置に接続し、パッケージ封止されたデバイスが所望の性能標準規格に適合するか否かを判断することができる。試験されると、ハンダ付けのような適切な接続方法によって、パッケージ端子をプリント回路基板（ＰＣＢ）上の対応するランドに接続することによって、そのパッケージを、より大きな回路（例えば、コンピュータ又は携帯電話のような電子製品内の回路）に接続することができる。
【０００３】
マイクロ電子チップと１つ又は複数の他の電子構成要素との間に導電性接続を形成するために用いられる一般的な技法はワイヤボンディングである。従来、ワイヤボンディングツールは、熱エネルギー及び／又は超音波エネルギーを用いて、ワイヤの端部をマイクロ電子チップ上のパッドに取り付け、その後、そのワイヤを他の電子構成要素上のコンタクトまでループ状に引き回し（loop）、熱的力及び／又は超音波力を用いて、そこに第２のボンドを形成する。
【発明の概要】
【０００４】
ワイヤボンド技術が抱える問題のうちの１つは、ワイヤに沿った電磁伝送がワイヤを包囲する空間の中に広がる可能性があり、付近の導体内に電流を誘導し、不要輻射、及び線路の性能低下を引き起こす可能性があることである。ワイヤボンドは一般的に、自己インダクタンスの影響も受け、外部（例えば、付近の電子構成要素からの）雑音の影響も受ける。マイクロ電子チップ上の、及び他の電子構成要素上のコンタクト間のピッチが狭くなるほど、そしてチップが高い周波数で動作するほど、これらの問題は深刻になる可能性がある。
【０００５】
マイクロ電子アセンブリのための種々の構造及び製造技法が本明細書において記述される。１つの実施形態によれば、半導体チップのようなマイクロ電子デバイスをパッケージのようなマイクロ電子アセンブリ内のパッケージ素子にワイヤボンディングすることができる。一例では、パッケージ素子は、誘電体素子と、該誘電体素子の表面に露出する１組の導電性パッドとを有する基板又はチップキャリアとすることができる。
【０００６】
本明細書における１つの実施形態によれば、第１の面と、第２の面と、第１の面に露出する複数のチップコンタクトとを有する半導体チップを備えることができるマイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は、該基板の面において露出する複数の基板コンタクトを有することができる。アセンブリは第１の導電性結合素子と、第２の導電性結合素子とを備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子及び第２の結合素子は、チップコンタクトを対応する基板コンタクトに電気的に接続することができ、チップコンタクトと基板コンタクトとの間の並列の導電性経路を与えることができる。第１の結合素子はチップコンタクトに冶金学的に接合される第１の端部と、基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部及び第２の端部に冶金学的に接合することができる。特定の実施形態によれば、第２の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第１の結合素子に接合することができる。
【０００７】
本発明の特定の態様によれば、第１の導電性結合素子は第１のボンドワイヤとすることができ、第２の導電性結合素子は第２のボンドワイヤとすることができる。
【０００８】
１つの実施形態では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤはボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤのボールに冶金学的に接合することができる。
【０００９】
別の実施形態では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤは、ボールを含む第１の端部と、第１の端部から遠隔した第２の端部とを有することができ、第２のボンドワイヤの第２の端部は、第１のボンドワイヤのボールに冶金学的に接合することができる。
【００１０】
１つの実施形態によれば、第１の結合素子はリードボンドとすることができ、第２の結合素子はボンドワイヤとすることができる。
【００１１】
本明細書の別の実施形態によれば、マイクロ電子アセンブリであって、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる、マイクロ電子アセンブリが提供される。基板を、第１の面又は第２の面のうちの一方と並置することができる。基板は該基板の上に複数の基板コンタクトを有することができる。そのようなアセンブリは、基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子を更に備えることができる。第１の結合素子はリードボンド又はボンドワイヤとすることができる。アセンブリは、基板コンタクト及びチップコンタクトの第２の対を接続する第２の導電性結合素子を更に含むことができる。第２の結合素子もリードボンド又はボンドワイヤとすることができる。
【００１２】
第３の導電性結合素子は、リボンボンド又はボンドワイヤであり、第１の結合素子及び第２の結合素子の端部に接合することができる。第３の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第１の結合素子及び第２の結合素子に接合することができる。
【００１３】
１つの実施形態によれば、第３の結合素子と第１の結合素子及び第２の結合素子との接合部はチップコンタクトに隣接することができる。
【００１４】
１つの実施形態によれば、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は基板コンタクトに隣接することができる。
【００１５】
１つの実施形態によれば、第１の結合素子、第２の結合素子、及び第３の結合素子のそれぞれはボンドワイヤとすることができる。
【００１６】
１つの実施形態によれば、第１の結合素子及び第２の結合素子はリードボンドとすることができ、第３の結合素子はボンドワイヤとすることができる。
【００１７】
本明細書の１つの実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有することができる。リードのうちの少なくとも１つは、チップの第１の面において露出するチップコンタクトに結合される端部を有することができる。ボンドワイヤが、リードの端部に冶金学的に接合される第１の端部を有することができる。ボンドワイヤは、チップコンタクトと接触しないようにして接合することができる。ボンドワイヤは、第１の端部から遠隔し、チップコンタクトから離隔した場所においてリードに冶金学的に接合される第２の端部を有することができる。
【００１８】
１つの実施形態によれば、ボンドワイヤの第２の端部は、リードが基板の上にある場所において、リードに接合することができる。
【００１９】
本明細書の１つの実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、基板は該基板の上に複数の基板コンタクトを有する。アセンブリは、複数の導電性結合素子を更に備えることができる。結合素子はボンドリボン又はボンドワイヤとすることができ、結合素子は、チップコンタクト及び対応する基板コンタクトの対を電気的に接続することができる。少なくとも１つの結合素子は、そのようなコンタクト対の第１のコンタクトに接続される第１の端部及び第２の端部を有することができる。第１の端部と第２の端部との間の中央部は、そのコンタクト対の第２のコンタクトと冶金学的に接合することができる。そのようにして、少なくとも１つの結合素子は、第１のコンタクトにおける第１の端部から、中央部と第２のコンタクトとの接合を経て、連続ループ状で延在することができ、第２のコンタクトから第１のコンタクトまで連続ループ状にて戻ることができる。
【００２０】
１つの実施形態によれば、第２の端部は、第１のコンタクトと接触しないように、第１の端部に接合することができる。
【００２１】
１つの実施形態によれば、第１の端部及び第２の端部のそれぞれは第１のコンタクトに直接接合することができる。
【００２２】
１つの実施形態によれば、少なくとも１つの結合素子はボンドワイヤとすることができる。
【００２３】
１つの実施形態によれば、少なくとも１つの結合素子はボンドリボンとすることができる。本発明の特定の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２の結合素子は、第１のチップコンタクトを、複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続する。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子に冶金学的に接合される第１の端部を有することができる。
【００２４】
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の導電性結合素子及び第２の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２の結合素子は第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトに電気的に接続することができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接続される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。
【００２５】
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子に冶金学的に接合される第１の端部を有することができる。第２の結合素子の第２の端部は、第１の基板コンタクトに冶金学的に接合することができる。
【００２６】
そのような実施形態の１つの変形形態では、第２の結合素子の第１の端部は、第１の結合素子に、かつチップコンタクトに冶金学的に接合することができる。
【００２７】
本発明の１つの実施形態によれば、第１の面と、第２の面と、第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えるマイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、基板は、該基板の面において露出する複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、第１のボンドワイヤ及び第２のボンドワイヤは、複数のチップコンタクトのうちの第１のチップコンタクトを、複数の基板コンタクトのうちの対応する第１の基板コンタクトと電気的に接続し、第１のチップコンタクトと第１の基板コンタクトとの間の並列の導電性経路を与える。第１のボンドワイヤは、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができる。第２のボンドワイヤのボールは、第２のボンドワイヤが第１のチップコンタクト又は第１の基板コンタクトのいずれとも接触しないようにして、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方に直接、冶金学的に接合することができる。
【００２８】
本発明の１つ又は複数の態様によれば、第２のボンドワイヤのボールは、第１のボンドワイヤのボールに冶金学的に接合することができる。別の好ましい態様によれば、第２のボンドワイヤのボールから遠隔した第２のボンドワイヤの端部が、第１のボンドワイヤのボールに冶金学的に接合される。
【００２９】
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有することができる半導体チップ、を備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子を備えることができ、第１の結合素子は、例えば、リードボンド又はボンドワイヤの一方とすることができる。第２の導電性結合素子が、基板コンタクト及びチップコンタクトの第２の対を接続することができ、第２の結合素子は、リードボンド又はボンドワイヤのうちの一方とすることができる。第３の導電性結合素子は、例えば、リボンボンド又はボンドワイヤとすることができ、第１の結合素子及び第２の結合素子の端部に接合することができ、第３の結合素子は、第１の対又は第２の対のいずれのチップコンタクト又は基板コンタクトとも接触しない。
【００３０】
一例では、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は、第１の対及び第２の対のチップコンタクトと隣接することができる。別の例では、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は、第１の対及び第２の対の基板コンタクトと隣接することができる。
【００３１】
特定の例では、第１の結合素子、第２の結合素子及び第３の結合素子のそれぞれはボンドワイヤである。別の例では、第１の結合素子及び第２の結合素子はリードボンドであり、第３の結合素子はボンドワイヤである。
【００３２】
別の実施形態によるマイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有する。複数のリードのうちの第１のリードは、複数のチップコンタクトのうちの第１のチップコンタクトに結合される端部を有することができる。ボンドワイヤが第１のリードの端部に冶金学的に接合される第１の端部を有することができ、該ボンドワイヤは第１のチップコンタクトと接触せず、該ボンドワイヤは第１のチップコンタクトから離隔した場所において第１のリードに冶金学的に接合される第２の端部を有する。
【００３３】
特定の例では、ボンドワイヤの第２の端部は、第１のリードが基板の上にある場所において、第１のリードに接合することができる。
【００３４】
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、第１の結合素子を含む複数の導電性結合素子を備えることができ、第１の結合素子は、コンタクト対を電気的に接続するボンドリボン又はボンドワイヤである。コンタクト対は、複数のチップコンタクトのうちの１つのチップコンタクトと、複数の基板コンタクトのうちの対応する１つの基板コンタクトとを含むことができる。第１の結合素子は、コンタクト対の第１のコンタクトに電気的に接続される第１の端部及び第２の端部と、コンタクト対の第２のコンタクトと冶金学的に接合される、第１の端部と第２の端部との間の中央部とを有することができる。そのようなアセンブリにおいて、第１の結合素子は、第１のコンタクトにおける第１の端部から、第２のコンタクトに接合される中央部を通って、第１のコンタクトに接続される第２の端部に戻る連続ループ状にて延在することができる。
【００３５】
一例では、第１の結合素子の第２の端部は第１の端部に接合することができる。第２の端部は、第１のコンタクトと接触しないようにして接合することができる。別の例では、第１の端部及び第２の端部のそれぞれは第１のコンタクトに直接接合することができる。
【００３６】
特定の例では、少なくとも１つの結合素子はボンドワイヤとすることができる。別の例では、少なくとも１つの結合素子はボンドリボンとすることができる。
【００３７】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。該基板は、該基板の面において露出する複数の基板コンタクトを有することができる。該アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を含むことができ、第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子及び第２の結合素子は、複数のチップコンタクトのうちの第１のチップコンタクトを、複数の基板コンタクトのうちの対応する第１の基板コンタクトと電気的に接続することができ、第１のチップコンタクトと第１の基板コンタクトとの間に並列の導電性経路を与えることができる。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部及び第２の端部に冶金学的に接合することができる。
【００３８】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子のそれぞれは、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続することができ、第２の結合素子は、第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続することができる。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに電気的に接続される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。
【００３９】
一例では、第１の結合素子及び第２の結合素子のそれぞれはボンドワイヤとすることができる。第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤはボールを含むことができる。一例では、第２のボンドワイヤのボールは、第１のボンドワイヤのボールに冶金学的に接合することができる。別の例では、第２のボンドワイヤは、ボールを含む第１の端部と、該第１の端部から遠隔した第２の端部とを有することができ、第２のボンドワイヤの第２の端部は第１のボンドワイヤのボールに冶金学的に接合することができる。
【００４０】
一例では、第１の結合素子又は第２の結合素子のうちの少なくとも一方はボンドリボンとすることができる。
【００４１】
特定の例では、マイクロ電子アセンブリは、第１の基板コンタクトを第２の基板コンタクトと電気的に接続する第３の導電性結合素子を更に備えることができる。一例では、第３の結合素子は第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部に冶金学的に接合することができる。第３の結合素子は、第１の結合素子及び第２の結合素子のそれぞれの第２の端部に冶金学的に接合することができる。第３の結合素子は、第１の結合素子及び第２の結合素子が結合される第１の基板コンタクト又は第２の基板コンタクトのいずれとも接触しないように配置することができる。
【００４２】
一例では、第３の結合素子は第１の基板コンタクト及び第２の基板コンタクトに冶金学的に接合することができる。
【００４３】
特定の例では、基板はチップの第１の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有することができる。第１の結合素子及び第２の結合素子は基板内の開口部を通って延在することができる。
【００４４】
特定の例では、チップの第２の面は基板の上にあることができ、第１の結合素子及び第２の結合素子はチップの少なくとも１つのエッジを越えて延在することができる。
【００４５】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、該第１のボンドワイヤ及び該第２のボンドワイヤは複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２のボンドワイヤは第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続する。第１のボンドワイヤは第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２のボンドワイヤは第１のボンドワイヤの第１の端部に冶金学的に接合される第１の端部を有することができる。
【００４６】
一例では、第２の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部を有することができる。
【００４７】
特定の例では、マイクロ電子アセンブリは、第１の基板コンタクトを第２の基板コンタクトと電気的に接続する第３の導電性結合素子を更に備えることができる。第３の結合素子は、第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部に冶金学的に接合することができる。
【００４８】
一例では、第３の結合素子は、第１の結合素子及び第２の結合素子のそれぞれの第２の端部に冶金学的に接合することができる。一例では、第３の結合素子は第１の基板コンタクト及び第２の基板コンタクトに冶金学的に接合することができる。
【００４９】
一例では、基板はチップの第１の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有する。第１の結合素子及び第２の結合素子は基板内の開口部を通って延在することができる。
【００５０】
一例では、チップの第２の面は基板の上にあることができ、第１の結合素子及び第２の結合素子はチップの少なくとも１つのエッジを越えて延在することができる。
【００５１】
一例では、第１の結合素子、第２の結合素子及び第３の結合素子のそれぞれはボンドワイヤとすることができる。
【００５２】
一例では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部はボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤの第１の端部に直接冶金的に接合することができる。
【００５３】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は複数の基板コンタクトを有することができる。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子のそれぞれはボンドリボンとすることができる。第１の結合素子及び第２の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続することができる。第２の結合素子は第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続することができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができ、第２の結合素子は、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。第３の導電性結合素子は、第１の基板コンタクトを第２の基板コンタクトと電気的に接続することができる。
【００５４】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、第１のボンドワイヤ及び第２のボンドワイヤは複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続する。第１のボンドワイヤは第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに電気的に接続される第２の端部とを有することができる。第２のボンドワイヤは第１のボンドワイヤに冶金学的に接合される第１の端部を有することができる。第２のボンドワイヤの第１の端部は第１のチップコンタクトと接触しないように配置することができる。
【００５５】
一例では、第１の結合素子の第２の端部は第１の基板コンタクトに冶金学的に接合することができる。
【００５６】
特定の例では、第２の結合素子の第２の端部は第１の基板コンタクトに冶金学的に接合することができる。
【００５７】
一例では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部はボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤの第１の端部に直接冶金的に接合することができる。
【図面の簡単な説明】
【００５８】
【図１】一実施形態によるマイクロ電子アセンブリの断面図である。
【図２】図１に示されるようなマイクロ電子アセンブリの対応する平面図である（図１の断面図は図２の線１−１に沿って見たものである）。
【図３】本明細書の一実施形態におけるマイクロ電子アセンブリ内の結合素子間の接続を示す、断片的な部分断面図である。
【図４】本明細書の一実施形態におけるマイクロ電子アセンブリ内の結合素子間の接続を更に示す、断片的な部分断面図である。
【図５】本明細書の一実施形態におけるマイクロ電子アセンブリの変形形態における結合素子間の接続を示す、断片的な部分断面図である。
【図６】本明細書の一実施形態によるマイクロ電子アセンブリの平面図である。
【図７Ａ】本明細書の一実施形態によるマイクロ電子アセンブリの断面図である。
【図７Ｂ】本明細書におけるリードボンドを特に示す、マイクロ電子アセンブリの断片的な部分斜視図である。
【図７Ｃ】本明細書の一実施形態によるマイクロ電子アセンブリの平面図である。
【図８】本明細書の一実施形態によるマイクロ電子アセンブリの断面図である。
【図９】本明細書におけるリボンボンドを含むループ状接続を特に示す、マイクロ電子アセンブリの断片的な部分斜視図である。
【図１０】図１〜図５に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断面図である。
【図１１】図１０に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な斜視図である。
【図１２Ａ】図１〜図５に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な部分斜視図である。
【図１２Ｂ】図１２Ａに示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な部分立面図である。
【発明を実施するための形態】
【００５９】
（詳細な説明）
本開示において用いられるとき、導電性構造が誘電体構造の表面「において露出する」という表現は、誘電体構造の外部から誘電体構造の表面に向かって、誘電体構造の表面に対して垂直な方向に動く理論的な点との接触に、その導電性構造が利用可能であることを示す。したがって、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出する場合もあるし、そのような表面と同一平面を成す場合もあるし、そのような表面から奥に入り、誘電体内の穴又は凹部を通して露出する場合もある。
【００６０】
チップを別の素子、例えば、パッケージ内の基板に接続するために用いられるワイヤボンド及び他の導体は、数多くの異なる形状及びサイズを有することができる。ワイヤボンドを形成する際に用いられるワイヤは一般的に円柱形の断面を有する。ワイヤは通常、２つの直径、１ミルすなわち０．００１インチ、及び０．７ミルすなわち０．００７インチにおいて入手することができる。導体のインダクタンスは、その長さに比例し、その断面積に反比例する。したがって、ボンドワイヤは通常、該ボンドワイヤよりも短いか、又は大きな断面積を有する、チップと基板との間の幾つかの他のタイプの接続よりも、大きなインダクタンスを有する。ボンドワイヤは一般的に、フリップチップパッケージ内の、チップと基板との間のハンダ接続より大きなインダクタンスを有する。なぜなら、ハンダ接続は通常、ボンドワイヤよりも直径が大きく、かつ長さが短いためである。リードボンド及びリボンボンドのような、チップと基板との間の他のタイプの接続は一般的にボンドワイヤよりも幅が広いが、それらの長さ及び相対的に小さな断面積に起因して、ワイヤボンドと同じように特徴付けることができるインダクタンスを有する。
【００６１】
パッケージの外形を大きくすることなく、チップ上のパッドの数が増えるほど、そして動作周波数が高いほど、パッケージ内のワイヤボンドのインダクタンスを下げる方法を提供することが望ましい。述べたように、各ワイヤボンドの長さ及び断面積が、インダクタンスを主に決定する要因である。残念なことに、所与のパッケージ内で、ワイヤボンドの長さを著しく短くすることは難しい。また、ワイヤボンディングの際に用いられるワイヤは、直径に関して標準化された装置上で使用するために、標準的な直径において入手される。それゆえ、最も一般的である標準的な直径よりも大きな直径を有するワイヤを用いてワイヤボンドを形成するのは難しい。
【００６２】
したがって、本明細書において説明される実施形態は、ワイヤボンドのインダクタンスを下げる方法を提供する。図１及び図２に見られる一実施形態において、ワイヤボンドインダクタンスを下げることができる方法のうちの１つは、チップのコンタクトと基板のコンタクトとを複数のボンドワイヤを介して接続することによる。複数のボンドワイヤを用いることによって、チップコンタクトから基板コンタクトまでの接続の断面積が事実上大きくなる。なぜなら、この場合、コンタクト間の両方のボンドワイヤに沿って電流が流れることができるためである。
【００６３】
例えば、図１及び図２は、本明細書の一実施形態によるマイクロ電子アセンブリ１００を示す。マイクロ電子アセンブリ１００は、基板１３０に電気的に接続されたマイクロ電子素子１１０を含むことができる。本明細書の一実施形態では、「基板」は、複数のトレース及びボンドパッドを支持する誘電体素子を含むことができる。限定はしないが、基板の１つの特定の例は、その上にパターニングされた金属トレース及びボンドパッドを有し、ボンドパッドが誘電体素子の少なくとも１つの面において露出する、通常ポリマーから形成され、とりわけ、例えばポリイミドから形成される、シート状のフレキシブル誘電体素子とすることができる。
【００６４】
参照するのを容易にするために、本開示では、半導体チップ１１０の「上部」、すなわち、コンタクト支持表面１２８を基準にして、方向が示される場合がある。一般的に、「上方に」又は「から上昇する」として参照される方向は、チップ上面１２８に対して直交し、かつ上面から離れる方向を指すものとする。「下方に」として参照される方向は、チップ上面１２８に対して直交し、かつ上方とは反対の方向を指すものとする。基準点より「上に」という用語は、基準点の上方にある点を指すものとし、基準点より「下に」という用語は、基準的の下方にある点を指すものとする。任意の個々の素子の「上部」は、上方において最も遠くに延在する、その素子の単数又は複数の点を指すものとし、任意の素子の「下部」という用語は、下方において最も遠くに延在する、その素子の単数又は複数の点を指すものとする。
【００６５】
基板１３０は通常、相互接続機能を有する。例えば、マイクロ電子サブアセンブリは、複数の導電性リード又はトレース１３４と、マイクロ電子デバイスとの相互接続のために全体的に配置される、リード又はトレースに接続される複数のコンタクト１３２と、プリント回路基板との外部相互接続のような、別の素子との相互接続のための複数の端子１３６とを有する、パッケージの素子とすることができる。コンタクト１３２は通常、基板の上向きの面１３１において露出するボンドパッドの形をとる。
【００６６】
図１及び図２において見られるように、チップは、ワイヤボンド接続を介して、基板１３０に接続することができる。ワイヤボンド接続は、複数のボンドワイヤが１つのチップコンタクトを対応する１つの基板コンタクトに電気的に接続する接続１４０を含むことができる。さらに、ワイヤボンド接続は、単一のボンドワイヤのみが１つのチップコンタクトを対応する１つの基板コンタクトに電気的に接続する他のワイヤボンド接続１４２も含むことができる。
【００６７】
複数のボンドワイヤを含む接続１４０は特有の構造を有する。この場合、図１に見られ、図３に更に詳細に見られるように、接続が、１つのチップコンタクト１１２を対応する基板コンタクト１３２に接続する第１のボンドワイヤ１４４及び第２のボンドワイヤ１４６を含むことができる。例えば、第１のボンドワイヤ１４４は、チップコンタクト１１２と冶金学的に接合される端部１４４Ａと、基板コンタクト１３２と冶金学的に接合される別の端部１４４Ｂとを有することができる。例えば、ボンドワイヤは、超音波エネルギー、熱又はその両方を用いてコンタクトに溶接し、コンタクトとの冶金学的接合又は結合を形成することができる、金のような金属を含むことができる。対照的に、第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４の端部１４４Ａに冶金学的に結合される１つの端部１４６Ａを有することができる。第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４の端部１４４Ｂに冶金学的に結合される１つの端部１４６Ｂも有することができる。
【００６８】
図１及び図３に見られるように、第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４が冶金学的に結合されるコンタクト１１２、１３２、すなわち、ボンドパッドに接触する必要はない。代わりに、特定の実施形態では、第２のボンドワイヤの端部１４６Ａ、１４６Ｂは、第２のボンドワイヤが第２のボンドワイヤの少なくとも１つの端部においてコンタクトと接触しないようにして、第１のボンドワイヤの端部１４４Ａ、１４４Ｂに冶金学的に結合することができ、いずれの端部においてもコンタクトと接触しないこともできる。
【００６９】
図３に見られるように、各ボンドワイヤ１４４、１４６の端部１４４Ａ、１４６Ａはワイヤボンディングプロセス中に形成されたボールを含むことができる。ワイヤボンディングツールは通常、ツールのスプールから先端まで、金ワイヤの先端を進めることによって動作する。処理の一例において、ツールが第１のコンタクト、例えば、チップコンタクト１１２において第１のワイヤボンドを形成するための所定の位置にあるとき、そのツールは、ワイヤの先端が溶融してボールを形成するまで、ワイヤに超音波エネルギー、熱又はその両方を加えることができる。その後、加熱されたボールはコンタクトの表面と冶金学的に結合する。その後、ワイヤボンディングツールの先端が第１のコンタクトから離れるように動くとき、ボールはコンタクトに結合されたままになり、その間、そのようなコンタクトと第２のコンタクトとの間のボンドワイヤの長さが繰り出される。その後、ワイヤボンディングツールは、ワイヤの第２の端部において別のボールを形成することができ、該ワイヤはその端部において第２のコンタクトに冶金学的に接合される。
【００７０】
その後、上記のプロセスを、幾分異なるように繰り返して、第２のボンドワイヤを形成することができる。この場合、ワイヤボンディングツールを所定の位置に動かすことができ、その後、ワイヤボンディングツールを用いてワイヤの先端を加熱してボールを形成することができ、その際、ボールは、第２のボンドワイヤの端部１４６Ａを第１のボンドワイヤの端部１４４Ａに冶金学的に接合する。同様に、ワイヤボンディングツールがボンドワイヤの他方の端部において接合部を形成する位置にあるとき、ワイヤボンディングツールはワイヤの先端を加熱してボールを形成することができ、該ボールは端部１４６Ｂをボンドワイヤの端部１４４Ｂに冶金学的に接合する。
【００７１】
図１、図２及び図３に示される例では、コンタクト１３２のうちの幾つかが信号、すなわち、経時的に変化し、通常、情報を伝達する電圧又は電流を搬送することができる。例えば、限定はしないが、経時的に変化し、状態、変化、測定値、クロック若しくはタイミング入力、又は制御若しくはフィードバック入力を表す電圧又は電流が、信号の例である。コンタクト１３２のうちの他のコンタクトは、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧への接続は通常、回路動作の対象となる周波数にわたって、経時的に少なくともかなり安定している電圧を与える。
【００７２】
この実施形態による、複数ボンドワイヤ構造及び方法の１つの考えられる利点は、ボンドワイヤを、チップ又は基板上のボンドパッドのようなコンタクトに取り付けるための面積が制限されるときに、インダクタンスを下げることである。チップの中には、特に高いコンタクト密度及びファインピッチを有するものもある。そのようなチップ上のボンドパッドは、極めて限られた面積を有する。第２のボンドワイヤが、第１のボンドワイヤの端部に取り付けられるが、それ自体がコンタクトと接触しない端部を有する構造は、ボンドパッドのサイズの拡大を必要とすることなく、二重ボンドワイヤ構造又は複数ボンドワイヤ構造を達成することができる。したがって、図１、図２及び図３に関して説明されたような複数ボンドワイヤ構造は、ファインピッチにおいて配列されるコンタクト、又は小さな面積を有するコンタクトへのワイヤボンド接続を形成する場合であっても達成することができる。
【００７３】
さらに、高い密度を有する幾つかのそのようなチップは、高い入力速度及び出力速度、すなわち、信号がチップ上に、又はチップから送信される高い周波数も有する。十分に高い周波数では、接続のインダクタンスは著しく増加する可能性がある。この実施形態による複数ボンドワイヤ構造は、接続されたコンタクト間に電流が流れるための付加的な経路を与えることによって、ワイヤボンド接続のインダクタンスを著しく小さくすることができる。
【００７４】
図４は、その端部における第１のボンドワイヤ２４４と第２のボンドワイヤ２４６との間の接続を示す。図４に見られるように、ボンドワイヤの第１の端部において、ボール２４４Ａ及び２４６Ａが互いに冶金学的に接合することができるが、第２のワイヤ２４６Ａのボールはコンタクト２１２Ａと接触しない。第２のコンタクト２１２Ｂにおけるボンドワイヤの第２の端部２４４Ｂ、２４６Ｂでは、第２の端部２４４Ｂ、２４６Ｂにおいてボールを形成することなくワイヤ間に電気的接続を形成することができる。この場合、コンタクト２１２Ａ、２１２Ｂのうちの一方は、チップの表面において露出するチップコンタクトとすることができ、コンタクト２１２Ａ、２１２Ｂのうちの別の一方は基板の表面において露出する基板コンタクトとすることができる。代替的には、コンタクト２１２Ａ、２１２Ｂの双方をチップコンタクトとすることもできるし、コンタクト２１２Ａ、２１２Ｂの双方を基板コンタクトとすることもできる。
【００７５】
図５は、そのような実施形態（図４）の変形形態を示しており、第１のコンタクトにおいて、第１のボンドワイヤ３４４が、該第１のコンタクトに接合されるボール端部３４４Ａを有する。第２のボンドワイヤ３４６のワイヤ端部３４６Ａは、第１のコンタクト２１２Ａの上方で第１のボンドワイヤのボール端部３４４Ａに冶金学的に接合される。さらに、第２のコンタクト２１２Ｂでは、第２のボンドワイヤ３４６のボール端部３４６Ｂが、第１のボンドワイヤ３４４のワイヤ端部３４４Ｂに冶金学的に接合される。
【００７６】
上記の実施形態の別の変形形態では、複数のボンドワイヤを形成し、その端部においてコンタクトに接合される１つのボンドワイヤと接合して、それらのコンタクト間に３つ以上の並列の経路を形成することができる。この実施形態では、第３のボンドワイヤと第１のボンドワイヤ又は第２のボンドワイヤ（例えば、ワイヤ２４４、２４６（図４）又はワイヤ３４４、３４６（図５）との間の接合部が、第１のボンドワイヤの端部が接合されるコンタクトと接触しないように、第３のボンドワイヤを配置することができる。所望により、コンタクト対間に電流が流れるための並列の電気経路を与えるように、このようにして他のボンドワイヤに冶金学的に接合される更に多くの数のボンドワイヤを用いることができる。
【００７７】
図６は、上記の実施形態の変形形態を示しており、ボンドワイヤ４４６が、２つの隣接する基板コンタクト１３２Ａ及び１３２Ｂに接続されるボンドワイヤ４４４、４４５の端部に、接続され、すなわち、冶金学的に接合されていることがわかる。上記の実施形態（図１〜図５）のようにして、付加的なボンドワイヤ４４６を形成することができる。ここでも、ボンドワイヤ４４６は、第１のボンドワイヤ４４４、４４５が冶金学的に接合されるコンタクト１３２Ａ、１３２Ｂと接触する必要はない。むしろ、ボンドワイヤ４４６の端部は、例えば、図３、図４又は図５に見られるように、それ自体がコンタクトに接合される別のボンドワイヤ４４４の端部に接合することができる。また、ボンドワイヤ４４６の別の端部は、コンタクトに接合されるボンドワイヤ４４５の端部に、同じようにして接合することができる。また、図６にも見られるように、１つの変形形態では、同じように接合されるボンドワイヤ４４８を、２つのコンタクト１３２Ｃ、１３２Ｄ間に存在するコンタクト１３２Ｅ上を飛び越えるように、隣接しない基板コンタクト１３２Ｃ、１３２Ｄに接続されるボンドワイヤの端部に接合することができる。図６に更に見られるように、ボンドワイヤ４５０、４５２を、チップコンタクトにおいて、他のボンドワイヤの端部に同じようにして接合することができる。例えば、ボンドワイヤ４５０が他のボンドワイヤの端部に接合され、そのボンドワイヤが更にコンタクト４１２Ａ、４１２Ｂに接合される。
【００７８】
図７Ａ及び図７Ｂは別の実施形態を示しており、基板５３０上にリードボンド５４４が設けられ、そのリードボンドは基板５３０の１つの表面からチップのコンタクト５１２まで延在し、チップにおいてコンタクト５１２に冶金学的に接合される。図７Ｂにおいて与えられる断片的な斜視図において見られるように、リードボンドは通常、長く、かつ平坦な素子であり、リードボンドが接合されるチップコンタクト５１２に向かう方向に延在する長さを有する。リードボンドは、その長さに対して横方向に延在する幅５５０と、基板表面からの方向に延在する厚み５５４とを有することができる。リードボンドの長さは通常、その幅よりも大きい。リードボンドの幅は通常、その厚みよりも大きい。図７Ａに見られるように、ボンドワイヤ５４６は、リードボンドが接合されるコンタクトとボンドワイヤ５４６が接触しないように、チップコンタクト上方の場所において、かつ基板上方の場所において、リードボンド５４４に接合される端部を有することができる。そのようにして、ボンドワイヤは、電流のための並列経路を与えることができ、該経路は、基板とチップとの間のリードボンド接続のインダクタンスを下げるのに役立つことができる。
【００７９】
図７Ｃにおいて更に見られるように、ボンドワイヤの代わりに、他の形の結合素子を用いて、コンタクト間の並列の電流経路を形成することができる。例えば、コンタクト６１２、６３２と接触しないように、チップコンタクト６１２及び対応する基板コンタクト６３２に接合されるリードボンド６４４の端部に接合される付加的な結合素子として、ボンドリボン６４６を用いることができる。リードボンドと同様に、ボンドリボン６４６は通常、長く、かつ平坦な素子であり、同じように、チップコンタクト６１２への方向又はチップコンタクトからの方向に延在する長さと、長さに対して横方向に延在する幅と、該ボンドリボン６４６が接合された表面、すなわち、該ボンドリボン６４６が接合されたリードボンドの表面から離れる方向に延在する厚みとを有する。ボンドリボンの幅は通常、その厚みよりも大きい。ボンドリボンは通常、ボンドワイヤを形成するための上記で説明されたプロセスと同じようにして、リボンボンディングツールによって形成することができる。
【００８０】
別の変形形態では、基板表面上方において、ボンドリボン６４８を隣接するリードボンド６５０、６５２に冶金学的に接合することができる。別の変形形態では、チップコンタクトに結合される隣接するリードボンド６５８、６６０の端部にボンドリボン６５６を冶金学的に接合することができる。
【００８１】
図８は、上記の実施形態（図１〜図２）の変形形態を示しており、ボンドワイヤ７４０がループ状の接続を有し、一対のコンタクト間に同じボンドワイヤが往復して（two runs）延在し、そのコンタクト対に電気的に接続される。この実施形態では、第１のボール端部７４２がコンタクトのうちの一方（例えば、基板コンタクト７３２Ａ）に冶金学的に接合することができる。ボンドワイヤ７４０は、チップコンタクト７１２Ａに冶金学的に接合される中央部７４４と、コンタクト７３２Ａに接触しないようにして、ボンドワイヤ７４０のボール端部７４２に接合される第２の端部７４６とを有する。そのようにして、単一のボンドワイヤを用いて、同じ２つのコンタクト間に並列の電流経路を形成することができる。
【００８２】
１つの変形形態では、図８は、１つのボンドワイヤ７５０の第２の端部７５６が、ボンドワイヤの第１の端部７５２が接合されるのと同じコンタクト７３２Ｂに接合される実施形態も示す。しかしながら、この場合、第２の端部７５６はコンタクト７３２Ｂと接触し、該コンタクトに直接接合することができる。図示されない他の実施形態では、基板コンタクトのうちの１つに接合される中央部と、基板コンタクトのうちの別の１つに接合される端部とを有するか、又は基板コンタクトに接合される端部のうちの少なくとも１つと互いに接合される端部を有するボンドワイヤを用いて、基板の２つのコンタクト間に同様のループ状接続を作製することができる。更に別の変形形態では、チップコンタクトのうちの１つに接合される中央部と、チップコンタクトのうちの別の１つに接合される端部とを有するか、又はチップコンタクトに接合される端部のうちの少なくとも１つと互いに接合される端部を有するボンドワイヤを用いて、チップの２つのコンタクト間に同様のループ状接続を作製することができる。
【００８３】
図９は、ボンドワイヤの代わりにボンドリボン８４０が用いられる、図８に類似の変形形態を示しており、ボンドリボン８４０はコンタクトのうちの１つ（例えば、コンタクト８３２Ａ）に冶金学的に接合される第１の端部８４２を有する。ボンドリボン８４０は、別のコンタクト８３２Ｂに冶金学的に接合される中央部８４４を有し、ボンドリボンの第１の端部８４２に接合される第２の端部８４６を有する。ボンドリボンの第１の端部８４２と第２の端部８４６との間の接合部は、第２の端部８４６が、第１の端部が接合されるコンタクト８３２Ａと接触しないようにすることができる。代替的には、１つの変形形態（図示せず）では、図８のボンドワイヤ７５０の配置と同じように、第２の端部８４６は、第１の端部８４２が接合されるのと同じコンタクト８３２Ａと接触するか、又は直接接合することができる。コンタクトのうちの１つ、例えば、コンタクト８３２Ａ、８３２Ｂのうちの１つは、基板コンタクトとすることができ、コンタクト８３２Ａ、８３２Ｂのうちの別の１つはチップコンタクトとすることができる。代替的には、コンタクト８３２Ａ、８３２Ｂの双方を、基板の表面において露出する基板コンタクトとすることもできるし、双方のコンタクト８３２Ａ、８３２Ｂをチップの表面において露出するチップコンタクトとすることもできる。
【００８４】
上記の実施形態（図１〜図５）の１つの変形形態（図１０）では、マイクロ電子アセンブリ９００は、第１の結合素子９４４及び第２の結合素子９４６を含むことができ、各結合素子はボンドワイヤであるか、代替的にはボンドリボンであり、それぞれ、半導体チップ１１０の第１の面１２８において露出する第１のチップコンタクト１１２に電気的に接続される第１の端部９４４Ａ、９４６Ａを有する。基板１３０はチップ１１０の第１の面１２８と並置され、基板は、第１のチップコンタクト１１２を含む複数のチップコンタクトを露出させる開口部９２０を有し、第１の結合素子９４４及び第２の結合素子９４６は基板内の開口部を通って延在するようになっている。結合素子の第２の端部９４４Ｂ、９４６Ｂは、基板１３０の面１３１において露出するそれぞれの基板コンタクトに電気的に接続することができる。
【００８５】
図１０に更に見られるように、第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部９４４Ａと、第１の基板コンタクト９３２Ａに電気的に接続されるか、又は冶金学的に接合される第２の端部９４４Ｂとを有することができる。換言すれば、第１の結合素子の端部は、金属間接合プロセスによって接合することができ、第１の結合素子の端部の金属が、第１のチップコンタクト及び第１の基板コンタクトの金属と接合部を形成する。さらに、図１０に更に見られるように、第２の結合素子は、第１の結合素子９４４に冶金学的に接合される第１の端部９４６Ａと、第２の基板コンタクト９３２Ｂに電気的に接続されるか、又は冶金学的に接合される第２の端部９４６Ｂとを有することができる。第２の結合素子は、冶金学的に、すなわち、金属間接合プロセスによって第１の結合素子に接合することができ、第１の結合素子及び第２の結合素子の端部の金属が金属間接合部を形成する。特定の実施形態では、図１０に見られるように、第２の結合素子９４６の端部９４６Ａが、第１の結合素子９４４の端部９４４Ａと接合される。特定の実施形態では、図１０に見られるように、第２の結合素子９４６は、第１のチップコンタクト１１２と接触しない。換言すれば、第２の結合素子は、第２の結合素子が接合される第１の結合素子によって、第１のチップコンタクトの表面から完全に切り離すことができる。
【００８６】
図１０に特に示されるように、第２の結合素子のボール端部９４６Ａは、第１の結合素子のボール端部９４４Ａと接合される。しかしながら、代替的には、第１の結合素子及び第２の結合素子は図５に示される変形形態に従って接合することができる。
【００８７】
図１０に更に見られるように、第３の導電性結合素子９４８が、第１の基板コンタクト９３２Ａを第２の基板コンタクト９３２Ｂと電気的に接続することができる。第３の結合素子は、第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部９４４Ｂ又は９４６Ｂに冶金学的に接合することができる。一実施形態では、第３の結合素子の端部９４８Ａ、９４８Ｂは、第１の結合素子及び第２の結合素子のそれぞれの第２の端部９４４Ｂ、９４６Ｂに冶金学的に接合することができる。特定の実施形態では、第１のチップコンタクト１１２に対する第２の結合素子の第１の端部９４６Ａの配置と同じように、第３の結合素子は、第１の結合素子及び第２の結合素子が接合される第１の基板コンタクト９３２Ａ又は第２の基板コンタクト９３２Ｂのいずれとも接触する必要はない。代替的には、第３の結合素子は、９５０に示されるようにすることができ、第３の結合素子の端部は第１の基板コンタクト９３２Ａ及び第２の基板コンタクト９３２Ｂに冶金学的に接合される。
【００８８】
図１１は、図１０を参照しながら上記で説明された実施形態の変形形態を示しており、チップ１１１０は、該チップ１１１０において露出したコンタクト１１１２を有する第１の面１２８を有し、チップは、第１の面から遠隔した第２の面１２９と、第１の面１２８と第２の面１２９との間に延在する周辺エッジ１１１４とを有する。図１１に見られるように、第２の面は基板１１３０と並置される。上記の実施形態（図１０）と同様に、第１の結合素子１１４４及び第２の結合素子１１４６は互いに接合される端部を有することができる。しかしながら、第２の結合素子は、第１の結合素子が冶金学的に接合される第１のチップコンタクト１１１２と接触する必要はない。第１の結合素子１１４４及び第２の結合素子１１４６は、チップ１１１０の周辺エッジ１１１４を越えて延在することができる。第１の結合素子及び第２の結合素子は、基板の表面１１３１において露出するそれぞれの第１の基板コンタクト１１３２Ａ及び第２の基板コンタクト１１３２Ｂに冶金学的に接合される。
【００８９】
図１１は、第３の結合素子１１５０が第１の基板コンタクト１１３２Ａと第２の基板コンタクト１１３２Ｂとを電気的に接続できることを示す。第３の結合素子と第１の基板コンタクト及び第２の基板コンタクトとの間の接続は、図１０に関連して上記で説明されたようにすることができる。
【００９０】
図１２Ａは、図１〜図５に関連して上記で説明された実施形態の変形形態によるマイクロ電子アセンブリを示す。この変形形態では、第１の結合素子１２４４及び第２の結合素子１２４６は、上記で説明されたように（図１〜図５）、互いに冶金学的に接合される第１の端部１２４４Ａ、１２４６Ａを有し、第１の結合素子１２４４は半導体チップ（図示せず）の面において露出するチップコンタクト１１２に接合される。図１２Ａの特定の図に見られるように、結合素子はボンドワイヤとすることができ、各第１の端部１２４４Ａ、１２４６Ａはボールを含むことができる。第２の結合素子１２４６（例えば、その端部１２４６Ａ）は、第１のチップコンタクト１１２と接触しない。図１２に更に見られるように、第１の結合素子及び第２の結合素子のそれぞれの第２の端部１２４４Ｂ、１２４６Ｂは、基板（図示せず）の表面において露出する基板コンタクト１３２に冶金学的に接合される。
【００９１】
図１２Ａに示される実施形態の変形形態では、結合素子１２４４、１２４６はそれぞれボンドワイヤとすることができ、各第１の端部１２４４Ａ、１２４６Ａは、ボンドワイヤのボール端部、すなわち、ボールを含む端部から遠隔したワイヤ端部とすることができる。そのような変形形態では、第１の端部は図４に見られるボンドワイヤのワイヤ端部２４４Ｂ、２４６Ｂと同様にすることができる。特定の変形形態では、各ボンドワイヤの第２の端部１２４４Ｂ、１２４６Ｂはボールを含み、各第２の端部１２４４Ｂ、１２４６Ｂは基板コンタクト１３２に接合される。
【００９２】
図１２Ａに示される実施形態の更に別の変形形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤの第１の端部１２４４Ａ、１２４６Ａは、図５に示される第１のボンドワイヤ及び第２のボンドワイヤの端部：ボール端部３４４Ａ及びワイヤ端部３４６Ａと同じようにして互いに冶金学的に接合することができる。具体的には、１つのボンドワイヤの第１の端部１２４４Ａはボールを含むことができ、該第１の端部に冶金学的に接合される第２のボンドワイヤの第１の端部１２４６Ａは、第２のボンドワイヤのボール端部から遠隔したワイヤ端部を含むことができる。ボンドワイヤの各第２の端部は、図１２Ａに見られるように、基板コンタクトに接合される。
【００９３】
図１２Ｂに見られるように、上記の実施形態（図１２Ａ）の１つの変形形態では、結合素子１２５４及び１２５６の端部１２５４Ａ、１２５６Ａは互いに冶金学的に接合することができ、コンタクト１２１２にも接続することができる。図１２Ｂに示されるような具体的な実施形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤのボール端部１２５４Ａ、１２５６Ａは、チップコンタクト１２１２に、かつ互いに冶金学的に接合することができる。図１２Ａに関連して上記で検討された変形形態と同じように、図１２Ｂに示される実施形態の更なる変形形態では、ボンドワイヤの第１の端部１２５４Ａ、１２５６Ａはワイヤ端部とすることができるか、又は第１のボンドワイヤの１つの端部はボール端部とすることができ、第２のボンドワイヤの１つの端部はワイヤ端部とすることができ、第１の端部は互いに、かつチップコンタクト１２１２に冶金学的に接合される。
【００９４】
本明細書における発明は特定の実施形態を参照しながら説明されてきたが、これらの実施形態は、本発明の原理及び応用例を例示しているにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、その例示的な実施形態に対して数多くの変更を行うことができること、及び他の構成を考案できることを理解されたい。
【技術分野】
【０００１】
（関連出願の相互参照）
本国際出願は２０１０年６月４日に出願の米国特許出願第１２／７９３，８２４号からの優先権を主張し、その米国特許出願第１２／７９３，８２４号は２０１０年４月３０日に出願の韓国特許出願第１０−２０１０−００４０４４６号からの優先権を主張し、かつ２０１０年４月９日に出願の米国仮特許出願第６１／３２２，４０４号の出願日の利益を主張する。本出願は２００９年１２月２２日に出願の米国特許出願第１２／６４４，４７６号の一部継続出願である。前述の全ての特許出願の開示は、参照することにより本明細書の一部を成すものとする。
【背景技術】
【０００２】
マイクロ電子素子、例えば半導体チップは通常、本体が平坦であり、反対側に面する概ね平坦な前面及び背面を有し、これらの面間に延在するエッジを有する。チップは一般的に、前面上に、チップ内の回路に電気的に接続されるコンタクトを有し、該コンタクトはパッド又はボンドパッドと呼ばれる場合もある。チップは通常、適切な材料を用いてチップを封入し、チップコンタクトに電気的に接続される端子を有するマイクロ電子パッケージを形成することによって、パッケージ封止される。その後、パッケージを試験装置に接続し、パッケージ封止されたデバイスが所望の性能標準規格に適合するか否かを判断することができる。試験されると、ハンダ付けのような適切な接続方法によって、パッケージ端子をプリント回路基板（ＰＣＢ）上の対応するランドに接続することによって、そのパッケージを、より大きな回路（例えば、コンピュータ又は携帯電話のような電子製品内の回路）に接続することができる。
【０００３】
マイクロ電子チップと１つ又は複数の他の電子構成要素との間に導電性接続を形成するために用いられる一般的な技法はワイヤボンディングである。従来、ワイヤボンディングツールは、熱エネルギー及び／又は超音波エネルギーを用いて、ワイヤの端部をマイクロ電子チップ上のパッドに取り付け、その後、そのワイヤを他の電子構成要素上のコンタクトまでループ状に引き回し（loop）、熱的力及び／又は超音波力を用いて、そこに第２のボンドを形成する。
【発明の概要】
【０００４】
ワイヤボンド技術が抱える問題のうちの１つは、ワイヤに沿った電磁伝送がワイヤを包囲する空間の中に広がる可能性があり、付近の導体内に電流を誘導し、不要輻射、及び線路の性能低下を引き起こす可能性があることである。ワイヤボンドは一般的に、自己インダクタンスの影響も受け、外部（例えば、付近の電子構成要素からの）雑音の影響も受ける。マイクロ電子チップ上の、及び他の電子構成要素上のコンタクト間のピッチが狭くなるほど、そしてチップが高い周波数で動作するほど、これらの問題は深刻になる可能性がある。
【０００５】
マイクロ電子アセンブリのための種々の構造及び製造技法が本明細書において記述される。１つの実施形態によれば、半導体チップのようなマイクロ電子デバイスをパッケージのようなマイクロ電子アセンブリ内のパッケージ素子にワイヤボンディングすることができる。一例では、パッケージ素子は、誘電体素子と、該誘電体素子の表面に露出する１組の導電性パッドとを有する基板又はチップキャリアとすることができる。
【０００６】
本明細書における１つの実施形態によれば、第１の面と、第２の面と、第１の面に露出する複数のチップコンタクトとを有する半導体チップを備えることができるマイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は、該基板の面において露出する複数の基板コンタクトを有することができる。アセンブリは第１の導電性結合素子と、第２の導電性結合素子とを備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子及び第２の結合素子は、チップコンタクトを対応する基板コンタクトに電気的に接続することができ、チップコンタクトと基板コンタクトとの間の並列の導電性経路を与えることができる。第１の結合素子はチップコンタクトに冶金学的に接合される第１の端部と、基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部及び第２の端部に冶金学的に接合することができる。特定の実施形態によれば、第２の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第１の結合素子に接合することができる。
【０００７】
本発明の特定の態様によれば、第１の導電性結合素子は第１のボンドワイヤとすることができ、第２の導電性結合素子は第２のボンドワイヤとすることができる。
【０００８】
１つの実施形態では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤはボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤのボールに冶金学的に接合することができる。
【０００９】
別の実施形態では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤは、ボールを含む第１の端部と、第１の端部から遠隔した第２の端部とを有することができ、第２のボンドワイヤの第２の端部は、第１のボンドワイヤのボールに冶金学的に接合することができる。
【００１０】
１つの実施形態によれば、第１の結合素子はリードボンドとすることができ、第２の結合素子はボンドワイヤとすることができる。
【００１１】
本明細書の別の実施形態によれば、マイクロ電子アセンブリであって、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる、マイクロ電子アセンブリが提供される。基板を、第１の面又は第２の面のうちの一方と並置することができる。基板は該基板の上に複数の基板コンタクトを有することができる。そのようなアセンブリは、基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子を更に備えることができる。第１の結合素子はリードボンド又はボンドワイヤとすることができる。アセンブリは、基板コンタクト及びチップコンタクトの第２の対を接続する第２の導電性結合素子を更に含むことができる。第２の結合素子もリードボンド又はボンドワイヤとすることができる。
【００１２】
第３の導電性結合素子は、リボンボンド又はボンドワイヤであり、第１の結合素子及び第２の結合素子の端部に接合することができる。第３の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第１の結合素子及び第２の結合素子に接合することができる。
【００１３】
１つの実施形態によれば、第３の結合素子と第１の結合素子及び第２の結合素子との接合部はチップコンタクトに隣接することができる。
【００１４】
１つの実施形態によれば、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は基板コンタクトに隣接することができる。
【００１５】
１つの実施形態によれば、第１の結合素子、第２の結合素子、及び第３の結合素子のそれぞれはボンドワイヤとすることができる。
【００１６】
１つの実施形態によれば、第１の結合素子及び第２の結合素子はリードボンドとすることができ、第３の結合素子はボンドワイヤとすることができる。
【００１７】
本明細書の１つの実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有することができる。リードのうちの少なくとも１つは、チップの第１の面において露出するチップコンタクトに結合される端部を有することができる。ボンドワイヤが、リードの端部に冶金学的に接合される第１の端部を有することができる。ボンドワイヤは、チップコンタクトと接触しないようにして接合することができる。ボンドワイヤは、第１の端部から遠隔し、チップコンタクトから離隔した場所においてリードに冶金学的に接合される第２の端部を有することができる。
【００１８】
１つの実施形態によれば、ボンドワイヤの第２の端部は、リードが基板の上にある場所において、リードに接合することができる。
【００１９】
本明細書の１つの実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、基板は該基板の上に複数の基板コンタクトを有する。アセンブリは、複数の導電性結合素子を更に備えることができる。結合素子はボンドリボン又はボンドワイヤとすることができ、結合素子は、チップコンタクト及び対応する基板コンタクトの対を電気的に接続することができる。少なくとも１つの結合素子は、そのようなコンタクト対の第１のコンタクトに接続される第１の端部及び第２の端部を有することができる。第１の端部と第２の端部との間の中央部は、そのコンタクト対の第２のコンタクトと冶金学的に接合することができる。そのようにして、少なくとも１つの結合素子は、第１のコンタクトにおける第１の端部から、中央部と第２のコンタクトとの接合を経て、連続ループ状で延在することができ、第２のコンタクトから第１のコンタクトまで連続ループ状にて戻ることができる。
【００２０】
１つの実施形態によれば、第２の端部は、第１のコンタクトと接触しないように、第１の端部に接合することができる。
【００２１】
１つの実施形態によれば、第１の端部及び第２の端部のそれぞれは第１のコンタクトに直接接合することができる。
【００２２】
１つの実施形態によれば、少なくとも１つの結合素子はボンドワイヤとすることができる。
【００２３】
１つの実施形態によれば、少なくとも１つの結合素子はボンドリボンとすることができる。本発明の特定の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２の結合素子は、第１のチップコンタクトを、複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続する。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子に冶金学的に接合される第１の端部を有することができる。
【００２４】
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の導電性結合素子及び第２の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２の結合素子は第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトに電気的に接続することができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接続される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。
【００２５】
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子に冶金学的に接合される第１の端部を有することができる。第２の結合素子の第２の端部は、第１の基板コンタクトに冶金学的に接合することができる。
【００２６】
そのような実施形態の１つの変形形態では、第２の結合素子の第１の端部は、第１の結合素子に、かつチップコンタクトに冶金学的に接合することができる。
【００２７】
本発明の１つの実施形態によれば、第１の面と、第２の面と、第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えるマイクロ電子アセンブリが提供される。基板を第１の面又は第２の面のうちの一方と並置することができ、基板は、該基板の面において露出する複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、第１のボンドワイヤ及び第２のボンドワイヤは、複数のチップコンタクトのうちの第１のチップコンタクトを、複数の基板コンタクトのうちの対応する第１の基板コンタクトと電気的に接続し、第１のチップコンタクトと第１の基板コンタクトとの間の並列の導電性経路を与える。第１のボンドワイヤは、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができる。第２のボンドワイヤのボールは、第２のボンドワイヤが第１のチップコンタクト又は第１の基板コンタクトのいずれとも接触しないようにして、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方に直接、冶金学的に接合することができる。
【００２８】
本発明の１つ又は複数の態様によれば、第２のボンドワイヤのボールは、第１のボンドワイヤのボールに冶金学的に接合することができる。別の好ましい態様によれば、第２のボンドワイヤのボールから遠隔した第２のボンドワイヤの端部が、第１のボンドワイヤのボールに冶金学的に接合される。
【００２９】
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有することができる半導体チップ、を備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子を備えることができ、第１の結合素子は、例えば、リードボンド又はボンドワイヤの一方とすることができる。第２の導電性結合素子が、基板コンタクト及びチップコンタクトの第２の対を接続することができ、第２の結合素子は、リードボンド又はボンドワイヤのうちの一方とすることができる。第３の導電性結合素子は、例えば、リボンボンド又はボンドワイヤとすることができ、第１の結合素子及び第２の結合素子の端部に接合することができ、第３の結合素子は、第１の対又は第２の対のいずれのチップコンタクト又は基板コンタクトとも接触しない。
【００３０】
一例では、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は、第１の対及び第２の対のチップコンタクトと隣接することができる。別の例では、第３の結合素子と第１の結合素子及び第２の結合素子との接合部は、第１の対及び第２の対の基板コンタクトと隣接することができる。
【００３１】
特定の例では、第１の結合素子、第２の結合素子及び第３の結合素子のそれぞれはボンドワイヤである。別の例では、第１の結合素子及び第２の結合素子はリードボンドであり、第３の結合素子はボンドワイヤである。
【００３２】
別の実施形態によるマイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有する。複数のリードのうちの第１のリードは、複数のチップコンタクトのうちの第１のチップコンタクトに結合される端部を有することができる。ボンドワイヤが第１のリードの端部に冶金学的に接合される第１の端部を有することができ、該ボンドワイヤは第１のチップコンタクトと接触せず、該ボンドワイヤは第１のチップコンタクトから離隔した場所において第１のリードに冶金学的に接合される第２の端部を有する。
【００３３】
特定の例では、ボンドワイヤの第２の端部は、第１のリードが基板の上にある場所において、第１のリードに接合することができる。
【００３４】
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、第１の結合素子を含む複数の導電性結合素子を備えることができ、第１の結合素子は、コンタクト対を電気的に接続するボンドリボン又はボンドワイヤである。コンタクト対は、複数のチップコンタクトのうちの１つのチップコンタクトと、複数の基板コンタクトのうちの対応する１つの基板コンタクトとを含むことができる。第１の結合素子は、コンタクト対の第１のコンタクトに電気的に接続される第１の端部及び第２の端部と、コンタクト対の第２のコンタクトと冶金学的に接合される、第１の端部と第２の端部との間の中央部とを有することができる。そのようなアセンブリにおいて、第１の結合素子は、第１のコンタクトにおける第１の端部から、第２のコンタクトに接合される中央部を通って、第１のコンタクトに接続される第２の端部に戻る連続ループ状にて延在することができる。
【００３５】
一例では、第１の結合素子の第２の端部は第１の端部に接合することができる。第２の端部は、第１のコンタクトと接触しないようにして接合することができる。別の例では、第１の端部及び第２の端部のそれぞれは第１のコンタクトに直接接合することができる。
【００３６】
特定の例では、少なくとも１つの結合素子はボンドワイヤとすることができる。別の例では、少なくとも１つの結合素子はボンドリボンとすることができる。
【００３７】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。該基板は、該基板の面において露出する複数の基板コンタクトを有することができる。該アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を含むことができ、第１の結合素子及び第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子及び第２の結合素子は、複数のチップコンタクトのうちの第１のチップコンタクトを、複数の基板コンタクトのうちの対応する第１の基板コンタクトと電気的に接続することができ、第１のチップコンタクトと第１の基板コンタクトとの間に並列の導電性経路を与えることができる。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２の結合素子は、第１の結合素子の第１の端部及び第２の端部に冶金学的に接合することができる。
【００３８】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子のそれぞれは、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第１の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続することができ、第２の結合素子は、第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続することができる。第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに電気的に接続される第２の端部とを有することができる。第２の結合素子は、第１のチップコンタクトと接触しないように、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。
【００３９】
一例では、第１の結合素子及び第２の結合素子のそれぞれはボンドワイヤとすることができる。第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤはボールを含むことができる。一例では、第２のボンドワイヤのボールは、第１のボンドワイヤのボールに冶金学的に接合することができる。別の例では、第２のボンドワイヤは、ボールを含む第１の端部と、該第１の端部から遠隔した第２の端部とを有することができ、第２のボンドワイヤの第２の端部は第１のボンドワイヤのボールに冶金学的に接合することができる。
【００４０】
一例では、第１の結合素子又は第２の結合素子のうちの少なくとも一方はボンドリボンとすることができる。
【００４１】
特定の例では、マイクロ電子アセンブリは、第１の基板コンタクトを第２の基板コンタクトと電気的に接続する第３の導電性結合素子を更に備えることができる。一例では、第３の結合素子は第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部に冶金学的に接合することができる。第３の結合素子は、第１の結合素子及び第２の結合素子のそれぞれの第２の端部に冶金学的に接合することができる。第３の結合素子は、第１の結合素子及び第２の結合素子が結合される第１の基板コンタクト又は第２の基板コンタクトのいずれとも接触しないように配置することができる。
【００４２】
一例では、第３の結合素子は第１の基板コンタクト及び第２の基板コンタクトに冶金学的に接合することができる。
【００４３】
特定の例では、基板はチップの第１の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有することができる。第１の結合素子及び第２の結合素子は基板内の開口部を通って延在することができる。
【００４４】
特定の例では、チップの第２の面は基板の上にあることができ、第１の結合素子及び第２の結合素子はチップの少なくとも１つのエッジを越えて延在することができる。
【００４５】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、該第１のボンドワイヤ及び該第２のボンドワイヤは複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続し、第２のボンドワイヤは第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続する。第１のボンドワイヤは第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができる。第２のボンドワイヤは第１のボンドワイヤの第１の端部に冶金学的に接合される第１の端部を有することができる。
【００４６】
一例では、第２の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部を有することができる。
【００４７】
特定の例では、マイクロ電子アセンブリは、第１の基板コンタクトを第２の基板コンタクトと電気的に接続する第３の導電性結合素子を更に備えることができる。第３の結合素子は、第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部に冶金学的に接合することができる。
【００４８】
一例では、第３の結合素子は、第１の結合素子及び第２の結合素子のそれぞれの第２の端部に冶金学的に接合することができる。一例では、第３の結合素子は第１の基板コンタクト及び第２の基板コンタクトに冶金学的に接合することができる。
【００４９】
一例では、基板はチップの第１の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有する。第１の結合素子及び第２の結合素子は基板内の開口部を通って延在することができる。
【００５０】
一例では、チップの第２の面は基板の上にあることができ、第１の結合素子及び第２の結合素子はチップの少なくとも１つのエッジを越えて延在することができる。
【００５１】
一例では、第１の結合素子、第２の結合素子及び第３の結合素子のそれぞれはボンドワイヤとすることができる。
【００５２】
一例では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部はボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤの第１の端部に直接冶金的に接合することができる。
【００５３】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができる。基板は複数の基板コンタクトを有することができる。アセンブリは、第１の導電性結合素子及び第２の導電性結合素子を備えることができる。第１の結合素子及び第２の結合素子のそれぞれはボンドリボンとすることができる。第１の結合素子及び第２の結合素子は複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続することができる。第２の結合素子は第１のチップコンタクトを複数の基板コンタクトのうちの第２の基板コンタクトと電気的に接続することができる。第１の結合素子は第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに冶金学的に接合される第２の端部とを有することができ、第２の結合素子は、第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有することができる。第３の導電性結合素子は、第１の基板コンタクトを第２の基板コンタクトと電気的に接続することができる。
【００５４】
本発明の別の実施形態によるマイクロ電子アセンブリは、第１の面と、該第１の面から遠隔した第２の面と、該第１の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第１の面又は第２の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤを備えることができ、第１のボンドワイヤ及び第２のボンドワイヤは複数のチップコンタクトのうちの第１のチップコンタクトを複数の基板コンタクトのうちの第１の基板コンタクトと電気的に接続する。第１のボンドワイヤは第１のチップコンタクトに冶金学的に接合される第１の端部と、第１の基板コンタクトに電気的に接続される第２の端部とを有することができる。第２のボンドワイヤは第１のボンドワイヤに冶金学的に接合される第１の端部を有することができる。第２のボンドワイヤの第１の端部は第１のチップコンタクトと接触しないように配置することができる。
【００５５】
一例では、第１の結合素子の第２の端部は第１の基板コンタクトに冶金学的に接合することができる。
【００５６】
特定の例では、第２の結合素子の第２の端部は第１の基板コンタクトに冶金学的に接合することができる。
【００５７】
一例では、第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含むことができ、第２のボンドワイヤの第１の端部はボールを含むことができる。第２のボンドワイヤのボールは第１のボンドワイヤの第１の端部に直接冶金的に接合することができる。
【図面の簡単な説明】
【００５８】
【図１】一実施形態によるマイクロ電子アセンブリの断面図である。
【図２】図１に示されるようなマイクロ電子アセンブリの対応する平面図である（図１の断面図は図２の線１−１に沿って見たものである）。
【図３】本明細書の一実施形態におけるマイクロ電子アセンブリ内の結合素子間の接続を示す、断片的な部分断面図である。
【図４】本明細書の一実施形態におけるマイクロ電子アセンブリ内の結合素子間の接続を更に示す、断片的な部分断面図である。
【図５】本明細書の一実施形態におけるマイクロ電子アセンブリの変形形態における結合素子間の接続を示す、断片的な部分断面図である。
【図６】本明細書の一実施形態によるマイクロ電子アセンブリの平面図である。
【図７Ａ】本明細書の一実施形態によるマイクロ電子アセンブリの断面図である。
【図７Ｂ】本明細書におけるリードボンドを特に示す、マイクロ電子アセンブリの断片的な部分斜視図である。
【図７Ｃ】本明細書の一実施形態によるマイクロ電子アセンブリの平面図である。
【図８】本明細書の一実施形態によるマイクロ電子アセンブリの断面図である。
【図９】本明細書におけるリボンボンドを含むループ状接続を特に示す、マイクロ電子アセンブリの断片的な部分斜視図である。
【図１０】図１〜図５に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断面図である。
【図１１】図１０に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な斜視図である。
【図１２Ａ】図１〜図５に示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な部分斜視図である。
【図１２Ｂ】図１２Ａに示される実施形態の変形形態によるマイクロ電子アセンブリを示す断片的な部分立面図である。
【発明を実施するための形態】
【００５９】
（詳細な説明）
本開示において用いられるとき、導電性構造が誘電体構造の表面「において露出する」という表現は、誘電体構造の外部から誘電体構造の表面に向かって、誘電体構造の表面に対して垂直な方向に動く理論的な点との接触に、その導電性構造が利用可能であることを示す。したがって、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出する場合もあるし、そのような表面と同一平面を成す場合もあるし、そのような表面から奥に入り、誘電体内の穴又は凹部を通して露出する場合もある。
【００６０】
チップを別の素子、例えば、パッケージ内の基板に接続するために用いられるワイヤボンド及び他の導体は、数多くの異なる形状及びサイズを有することができる。ワイヤボンドを形成する際に用いられるワイヤは一般的に円柱形の断面を有する。ワイヤは通常、２つの直径、１ミルすなわち０．００１インチ、及び０．７ミルすなわち０．００７インチにおいて入手することができる。導体のインダクタンスは、その長さに比例し、その断面積に反比例する。したがって、ボンドワイヤは通常、該ボンドワイヤよりも短いか、又は大きな断面積を有する、チップと基板との間の幾つかの他のタイプの接続よりも、大きなインダクタンスを有する。ボンドワイヤは一般的に、フリップチップパッケージ内の、チップと基板との間のハンダ接続より大きなインダクタンスを有する。なぜなら、ハンダ接続は通常、ボンドワイヤよりも直径が大きく、かつ長さが短いためである。リードボンド及びリボンボンドのような、チップと基板との間の他のタイプの接続は一般的にボンドワイヤよりも幅が広いが、それらの長さ及び相対的に小さな断面積に起因して、ワイヤボンドと同じように特徴付けることができるインダクタンスを有する。
【００６１】
パッケージの外形を大きくすることなく、チップ上のパッドの数が増えるほど、そして動作周波数が高いほど、パッケージ内のワイヤボンドのインダクタンスを下げる方法を提供することが望ましい。述べたように、各ワイヤボンドの長さ及び断面積が、インダクタンスを主に決定する要因である。残念なことに、所与のパッケージ内で、ワイヤボンドの長さを著しく短くすることは難しい。また、ワイヤボンディングの際に用いられるワイヤは、直径に関して標準化された装置上で使用するために、標準的な直径において入手される。それゆえ、最も一般的である標準的な直径よりも大きな直径を有するワイヤを用いてワイヤボンドを形成するのは難しい。
【００６２】
したがって、本明細書において説明される実施形態は、ワイヤボンドのインダクタンスを下げる方法を提供する。図１及び図２に見られる一実施形態において、ワイヤボンドインダクタンスを下げることができる方法のうちの１つは、チップのコンタクトと基板のコンタクトとを複数のボンドワイヤを介して接続することによる。複数のボンドワイヤを用いることによって、チップコンタクトから基板コンタクトまでの接続の断面積が事実上大きくなる。なぜなら、この場合、コンタクト間の両方のボンドワイヤに沿って電流が流れることができるためである。
【００６３】
例えば、図１及び図２は、本明細書の一実施形態によるマイクロ電子アセンブリ１００を示す。マイクロ電子アセンブリ１００は、基板１３０に電気的に接続されたマイクロ電子素子１１０を含むことができる。本明細書の一実施形態では、「基板」は、複数のトレース及びボンドパッドを支持する誘電体素子を含むことができる。限定はしないが、基板の１つの特定の例は、その上にパターニングされた金属トレース及びボンドパッドを有し、ボンドパッドが誘電体素子の少なくとも１つの面において露出する、通常ポリマーから形成され、とりわけ、例えばポリイミドから形成される、シート状のフレキシブル誘電体素子とすることができる。
【００６４】
参照するのを容易にするために、本開示では、半導体チップ１１０の「上部」、すなわち、コンタクト支持表面１２８を基準にして、方向が示される場合がある。一般的に、「上方に」又は「から上昇する」として参照される方向は、チップ上面１２８に対して直交し、かつ上面から離れる方向を指すものとする。「下方に」として参照される方向は、チップ上面１２８に対して直交し、かつ上方とは反対の方向を指すものとする。基準点より「上に」という用語は、基準点の上方にある点を指すものとし、基準点より「下に」という用語は、基準的の下方にある点を指すものとする。任意の個々の素子の「上部」は、上方において最も遠くに延在する、その素子の単数又は複数の点を指すものとし、任意の素子の「下部」という用語は、下方において最も遠くに延在する、その素子の単数又は複数の点を指すものとする。
【００６５】
基板１３０は通常、相互接続機能を有する。例えば、マイクロ電子サブアセンブリは、複数の導電性リード又はトレース１３４と、マイクロ電子デバイスとの相互接続のために全体的に配置される、リード又はトレースに接続される複数のコンタクト１３２と、プリント回路基板との外部相互接続のような、別の素子との相互接続のための複数の端子１３６とを有する、パッケージの素子とすることができる。コンタクト１３２は通常、基板の上向きの面１３１において露出するボンドパッドの形をとる。
【００６６】
図１及び図２において見られるように、チップは、ワイヤボンド接続を介して、基板１３０に接続することができる。ワイヤボンド接続は、複数のボンドワイヤが１つのチップコンタクトを対応する１つの基板コンタクトに電気的に接続する接続１４０を含むことができる。さらに、ワイヤボンド接続は、単一のボンドワイヤのみが１つのチップコンタクトを対応する１つの基板コンタクトに電気的に接続する他のワイヤボンド接続１４２も含むことができる。
【００６７】
複数のボンドワイヤを含む接続１４０は特有の構造を有する。この場合、図１に見られ、図３に更に詳細に見られるように、接続が、１つのチップコンタクト１１２を対応する基板コンタクト１３２に接続する第１のボンドワイヤ１４４及び第２のボンドワイヤ１４６を含むことができる。例えば、第１のボンドワイヤ１４４は、チップコンタクト１１２と冶金学的に接合される端部１４４Ａと、基板コンタクト１３２と冶金学的に接合される別の端部１４４Ｂとを有することができる。例えば、ボンドワイヤは、超音波エネルギー、熱又はその両方を用いてコンタクトに溶接し、コンタクトとの冶金学的接合又は結合を形成することができる、金のような金属を含むことができる。対照的に、第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４の端部１４４Ａに冶金学的に結合される１つの端部１４６Ａを有することができる。第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４の端部１４４Ｂに冶金学的に結合される１つの端部１４６Ｂも有することができる。
【００６８】
図１及び図３に見られるように、第２のボンドワイヤ１４６は、第１のボンドワイヤ１４４が冶金学的に結合されるコンタクト１１２、１３２、すなわち、ボンドパッドに接触する必要はない。代わりに、特定の実施形態では、第２のボンドワイヤの端部１４６Ａ、１４６Ｂは、第２のボンドワイヤが第２のボンドワイヤの少なくとも１つの端部においてコンタクトと接触しないようにして、第１のボンドワイヤの端部１４４Ａ、１４４Ｂに冶金学的に結合することができ、いずれの端部においてもコンタクトと接触しないこともできる。
【００６９】
図３に見られるように、各ボンドワイヤ１４４、１４６の端部１４４Ａ、１４６Ａはワイヤボンディングプロセス中に形成されたボールを含むことができる。ワイヤボンディングツールは通常、ツールのスプールから先端まで、金ワイヤの先端を進めることによって動作する。処理の一例において、ツールが第１のコンタクト、例えば、チップコンタクト１１２において第１のワイヤボンドを形成するための所定の位置にあるとき、そのツールは、ワイヤの先端が溶融してボールを形成するまで、ワイヤに超音波エネルギー、熱又はその両方を加えることができる。その後、加熱されたボールはコンタクトの表面と冶金学的に結合する。その後、ワイヤボンディングツールの先端が第１のコンタクトから離れるように動くとき、ボールはコンタクトに結合されたままになり、その間、そのようなコンタクトと第２のコンタクトとの間のボンドワイヤの長さが繰り出される。その後、ワイヤボンディングツールは、ワイヤの第２の端部において別のボールを形成することができ、該ワイヤはその端部において第２のコンタクトに冶金学的に接合される。
【００７０】
その後、上記のプロセスを、幾分異なるように繰り返して、第２のボンドワイヤを形成することができる。この場合、ワイヤボンディングツールを所定の位置に動かすことができ、その後、ワイヤボンディングツールを用いてワイヤの先端を加熱してボールを形成することができ、その際、ボールは、第２のボンドワイヤの端部１４６Ａを第１のボンドワイヤの端部１４４Ａに冶金学的に接合する。同様に、ワイヤボンディングツールがボンドワイヤの他方の端部において接合部を形成する位置にあるとき、ワイヤボンディングツールはワイヤの先端を加熱してボールを形成することができ、該ボールは端部１４６Ｂをボンドワイヤの端部１４４Ｂに冶金学的に接合する。
【００７１】
図１、図２及び図３に示される例では、コンタクト１３２のうちの幾つかが信号、すなわち、経時的に変化し、通常、情報を伝達する電圧又は電流を搬送することができる。例えば、限定はしないが、経時的に変化し、状態、変化、測定値、クロック若しくはタイミング入力、又は制御若しくはフィードバック入力を表す電圧又は電流が、信号の例である。コンタクト１３２のうちの他のコンタクトは、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧への接続は通常、回路動作の対象となる周波数にわたって、経時的に少なくともかなり安定している電圧を与える。
【００７２】
この実施形態による、複数ボンドワイヤ構造及び方法の１つの考えられる利点は、ボンドワイヤを、チップ又は基板上のボンドパッドのようなコンタクトに取り付けるための面積が制限されるときに、インダクタンスを下げることである。チップの中には、特に高いコンタクト密度及びファインピッチを有するものもある。そのようなチップ上のボンドパッドは、極めて限られた面積を有する。第２のボンドワイヤが、第１のボンドワイヤの端部に取り付けられるが、それ自体がコンタクトと接触しない端部を有する構造は、ボンドパッドのサイズの拡大を必要とすることなく、二重ボンドワイヤ構造又は複数ボンドワイヤ構造を達成することができる。したがって、図１、図２及び図３に関して説明されたような複数ボンドワイヤ構造は、ファインピッチにおいて配列されるコンタクト、又は小さな面積を有するコンタクトへのワイヤボンド接続を形成する場合であっても達成することができる。
【００７３】
さらに、高い密度を有する幾つかのそのようなチップは、高い入力速度及び出力速度、すなわち、信号がチップ上に、又はチップから送信される高い周波数も有する。十分に高い周波数では、接続のインダクタンスは著しく増加する可能性がある。この実施形態による複数ボンドワイヤ構造は、接続されたコンタクト間に電流が流れるための付加的な経路を与えることによって、ワイヤボンド接続のインダクタンスを著しく小さくすることができる。
【００７４】
図４は、その端部における第１のボンドワイヤ２４４と第２のボンドワイヤ２４６との間の接続を示す。図４に見られるように、ボンドワイヤの第１の端部において、ボール２４４Ａ及び２４６Ａが互いに冶金学的に接合することができるが、第２のワイヤ２４６Ａのボールはコンタクト２１２Ａと接触しない。第２のコンタクト２１２Ｂにおけるボンドワイヤの第２の端部２４４Ｂ、２４６Ｂでは、第２の端部２４４Ｂ、２４６Ｂにおいてボールを形成することなくワイヤ間に電気的接続を形成することができる。この場合、コンタクト２１２Ａ、２１２Ｂのうちの一方は、チップの表面において露出するチップコンタクトとすることができ、コンタクト２１２Ａ、２１２Ｂのうちの別の一方は基板の表面において露出する基板コンタクトとすることができる。代替的には、コンタクト２１２Ａ、２１２Ｂの双方をチップコンタクトとすることもできるし、コンタクト２１２Ａ、２１２Ｂの双方を基板コンタクトとすることもできる。
【００７５】
図５は、そのような実施形態（図４）の変形形態を示しており、第１のコンタクトにおいて、第１のボンドワイヤ３４４が、該第１のコンタクトに接合されるボール端部３４４Ａを有する。第２のボンドワイヤ３４６のワイヤ端部３４６Ａは、第１のコンタクト２１２Ａの上方で第１のボンドワイヤのボール端部３４４Ａに冶金学的に接合される。さらに、第２のコンタクト２１２Ｂでは、第２のボンドワイヤ３４６のボール端部３４６Ｂが、第１のボンドワイヤ３４４のワイヤ端部３４４Ｂに冶金学的に接合される。
【００７６】
上記の実施形態の別の変形形態では、複数のボンドワイヤを形成し、その端部においてコンタクトに接合される１つのボンドワイヤと接合して、それらのコンタクト間に３つ以上の並列の経路を形成することができる。この実施形態では、第３のボンドワイヤと第１のボンドワイヤ又は第２のボンドワイヤ（例えば、ワイヤ２４４、２４６（図４）又はワイヤ３４４、３４６（図５）との間の接合部が、第１のボンドワイヤの端部が接合されるコンタクトと接触しないように、第３のボンドワイヤを配置することができる。所望により、コンタクト対間に電流が流れるための並列の電気経路を与えるように、このようにして他のボンドワイヤに冶金学的に接合される更に多くの数のボンドワイヤを用いることができる。
【００７７】
図６は、上記の実施形態の変形形態を示しており、ボンドワイヤ４４６が、２つの隣接する基板コンタクト１３２Ａ及び１３２Ｂに接続されるボンドワイヤ４４４、４４５の端部に、接続され、すなわち、冶金学的に接合されていることがわかる。上記の実施形態（図１〜図５）のようにして、付加的なボンドワイヤ４４６を形成することができる。ここでも、ボンドワイヤ４４６は、第１のボンドワイヤ４４４、４４５が冶金学的に接合されるコンタクト１３２Ａ、１３２Ｂと接触する必要はない。むしろ、ボンドワイヤ４４６の端部は、例えば、図３、図４又は図５に見られるように、それ自体がコンタクトに接合される別のボンドワイヤ４４４の端部に接合することができる。また、ボンドワイヤ４４６の別の端部は、コンタクトに接合されるボンドワイヤ４４５の端部に、同じようにして接合することができる。また、図６にも見られるように、１つの変形形態では、同じように接合されるボンドワイヤ４４８を、２つのコンタクト１３２Ｃ、１３２Ｄ間に存在するコンタクト１３２Ｅ上を飛び越えるように、隣接しない基板コンタクト１３２Ｃ、１３２Ｄに接続されるボンドワイヤの端部に接合することができる。図６に更に見られるように、ボンドワイヤ４５０、４５２を、チップコンタクトにおいて、他のボンドワイヤの端部に同じようにして接合することができる。例えば、ボンドワイヤ４５０が他のボンドワイヤの端部に接合され、そのボンドワイヤが更にコンタクト４１２Ａ、４１２Ｂに接合される。
【００７８】
図７Ａ及び図７Ｂは別の実施形態を示しており、基板５３０上にリードボンド５４４が設けられ、そのリードボンドは基板５３０の１つの表面からチップのコンタクト５１２まで延在し、チップにおいてコンタクト５１２に冶金学的に接合される。図７Ｂにおいて与えられる断片的な斜視図において見られるように、リードボンドは通常、長く、かつ平坦な素子であり、リードボンドが接合されるチップコンタクト５１２に向かう方向に延在する長さを有する。リードボンドは、その長さに対して横方向に延在する幅５５０と、基板表面からの方向に延在する厚み５５４とを有することができる。リードボンドの長さは通常、その幅よりも大きい。リードボンドの幅は通常、その厚みよりも大きい。図７Ａに見られるように、ボンドワイヤ５４６は、リードボンドが接合されるコンタクトとボンドワイヤ５４６が接触しないように、チップコンタクト上方の場所において、かつ基板上方の場所において、リードボンド５４４に接合される端部を有することができる。そのようにして、ボンドワイヤは、電流のための並列経路を与えることができ、該経路は、基板とチップとの間のリードボンド接続のインダクタンスを下げるのに役立つことができる。
【００７９】
図７Ｃにおいて更に見られるように、ボンドワイヤの代わりに、他の形の結合素子を用いて、コンタクト間の並列の電流経路を形成することができる。例えば、コンタクト６１２、６３２と接触しないように、チップコンタクト６１２及び対応する基板コンタクト６３２に接合されるリードボンド６４４の端部に接合される付加的な結合素子として、ボンドリボン６４６を用いることができる。リードボンドと同様に、ボンドリボン６４６は通常、長く、かつ平坦な素子であり、同じように、チップコンタクト６１２への方向又はチップコンタクトからの方向に延在する長さと、長さに対して横方向に延在する幅と、該ボンドリボン６４６が接合された表面、すなわち、該ボンドリボン６４６が接合されたリードボンドの表面から離れる方向に延在する厚みとを有する。ボンドリボンの幅は通常、その厚みよりも大きい。ボンドリボンは通常、ボンドワイヤを形成するための上記で説明されたプロセスと同じようにして、リボンボンディングツールによって形成することができる。
【００８０】
別の変形形態では、基板表面上方において、ボンドリボン６４８を隣接するリードボンド６５０、６５２に冶金学的に接合することができる。別の変形形態では、チップコンタクトに結合される隣接するリードボンド６５８、６６０の端部にボンドリボン６５６を冶金学的に接合することができる。
【００８１】
図８は、上記の実施形態（図１〜図２）の変形形態を示しており、ボンドワイヤ７４０がループ状の接続を有し、一対のコンタクト間に同じボンドワイヤが往復して（two runs）延在し、そのコンタクト対に電気的に接続される。この実施形態では、第１のボール端部７４２がコンタクトのうちの一方（例えば、基板コンタクト７３２Ａ）に冶金学的に接合することができる。ボンドワイヤ７４０は、チップコンタクト７１２Ａに冶金学的に接合される中央部７４４と、コンタクト７３２Ａに接触しないようにして、ボンドワイヤ７４０のボール端部７４２に接合される第２の端部７４６とを有する。そのようにして、単一のボンドワイヤを用いて、同じ２つのコンタクト間に並列の電流経路を形成することができる。
【００８２】
１つの変形形態では、図８は、１つのボンドワイヤ７５０の第２の端部７５６が、ボンドワイヤの第１の端部７５２が接合されるのと同じコンタクト７３２Ｂに接合される実施形態も示す。しかしながら、この場合、第２の端部７５６はコンタクト７３２Ｂと接触し、該コンタクトに直接接合することができる。図示されない他の実施形態では、基板コンタクトのうちの１つに接合される中央部と、基板コンタクトのうちの別の１つに接合される端部とを有するか、又は基板コンタクトに接合される端部のうちの少なくとも１つと互いに接合される端部を有するボンドワイヤを用いて、基板の２つのコンタクト間に同様のループ状接続を作製することができる。更に別の変形形態では、チップコンタクトのうちの１つに接合される中央部と、チップコンタクトのうちの別の１つに接合される端部とを有するか、又はチップコンタクトに接合される端部のうちの少なくとも１つと互いに接合される端部を有するボンドワイヤを用いて、チップの２つのコンタクト間に同様のループ状接続を作製することができる。
【００８３】
図９は、ボンドワイヤの代わりにボンドリボン８４０が用いられる、図８に類似の変形形態を示しており、ボンドリボン８４０はコンタクトのうちの１つ（例えば、コンタクト８３２Ａ）に冶金学的に接合される第１の端部８４２を有する。ボンドリボン８４０は、別のコンタクト８３２Ｂに冶金学的に接合される中央部８４４を有し、ボンドリボンの第１の端部８４２に接合される第２の端部８４６を有する。ボンドリボンの第１の端部８４２と第２の端部８４６との間の接合部は、第２の端部８４６が、第１の端部が接合されるコンタクト８３２Ａと接触しないようにすることができる。代替的には、１つの変形形態（図示せず）では、図８のボンドワイヤ７５０の配置と同じように、第２の端部８４６は、第１の端部８４２が接合されるのと同じコンタクト８３２Ａと接触するか、又は直接接合することができる。コンタクトのうちの１つ、例えば、コンタクト８３２Ａ、８３２Ｂのうちの１つは、基板コンタクトとすることができ、コンタクト８３２Ａ、８３２Ｂのうちの別の１つはチップコンタクトとすることができる。代替的には、コンタクト８３２Ａ、８３２Ｂの双方を、基板の表面において露出する基板コンタクトとすることもできるし、双方のコンタクト８３２Ａ、８３２Ｂをチップの表面において露出するチップコンタクトとすることもできる。
【００８４】
上記の実施形態（図１〜図５）の１つの変形形態（図１０）では、マイクロ電子アセンブリ９００は、第１の結合素子９４４及び第２の結合素子９４６を含むことができ、各結合素子はボンドワイヤであるか、代替的にはボンドリボンであり、それぞれ、半導体チップ１１０の第１の面１２８において露出する第１のチップコンタクト１１２に電気的に接続される第１の端部９４４Ａ、９４６Ａを有する。基板１３０はチップ１１０の第１の面１２８と並置され、基板は、第１のチップコンタクト１１２を含む複数のチップコンタクトを露出させる開口部９２０を有し、第１の結合素子９４４及び第２の結合素子９４６は基板内の開口部を通って延在するようになっている。結合素子の第２の端部９４４Ｂ、９４６Ｂは、基板１３０の面１３１において露出するそれぞれの基板コンタクトに電気的に接続することができる。
【００８５】
図１０に更に見られるように、第１の結合素子は、第１のチップコンタクトに冶金学的に接合される第１の端部９４４Ａと、第１の基板コンタクト９３２Ａに電気的に接続されるか、又は冶金学的に接合される第２の端部９４４Ｂとを有することができる。換言すれば、第１の結合素子の端部は、金属間接合プロセスによって接合することができ、第１の結合素子の端部の金属が、第１のチップコンタクト及び第１の基板コンタクトの金属と接合部を形成する。さらに、図１０に更に見られるように、第２の結合素子は、第１の結合素子９４４に冶金学的に接合される第１の端部９４６Ａと、第２の基板コンタクト９３２Ｂに電気的に接続されるか、又は冶金学的に接合される第２の端部９４６Ｂとを有することができる。第２の結合素子は、冶金学的に、すなわち、金属間接合プロセスによって第１の結合素子に接合することができ、第１の結合素子及び第２の結合素子の端部の金属が金属間接合部を形成する。特定の実施形態では、図１０に見られるように、第２の結合素子９４６の端部９４６Ａが、第１の結合素子９４４の端部９４４Ａと接合される。特定の実施形態では、図１０に見られるように、第２の結合素子９４６は、第１のチップコンタクト１１２と接触しない。換言すれば、第２の結合素子は、第２の結合素子が接合される第１の結合素子によって、第１のチップコンタクトの表面から完全に切り離すことができる。
【００８６】
図１０に特に示されるように、第２の結合素子のボール端部９４６Ａは、第１の結合素子のボール端部９４４Ａと接合される。しかしながら、代替的には、第１の結合素子及び第２の結合素子は図５に示される変形形態に従って接合することができる。
【００８７】
図１０に更に見られるように、第３の導電性結合素子９４８が、第１の基板コンタクト９３２Ａを第２の基板コンタクト９３２Ｂと電気的に接続することができる。第３の結合素子は、第１の結合素子及び第２の結合素子のうちの少なくとも一方の、第２の端部９４４Ｂ又は９４６Ｂに冶金学的に接合することができる。一実施形態では、第３の結合素子の端部９４８Ａ、９４８Ｂは、第１の結合素子及び第２の結合素子のそれぞれの第２の端部９４４Ｂ、９４６Ｂに冶金学的に接合することができる。特定の実施形態では、第１のチップコンタクト１１２に対する第２の結合素子の第１の端部９４６Ａの配置と同じように、第３の結合素子は、第１の結合素子及び第２の結合素子が接合される第１の基板コンタクト９３２Ａ又は第２の基板コンタクト９３２Ｂのいずれとも接触する必要はない。代替的には、第３の結合素子は、９５０に示されるようにすることができ、第３の結合素子の端部は第１の基板コンタクト９３２Ａ及び第２の基板コンタクト９３２Ｂに冶金学的に接合される。
【００８８】
図１１は、図１０を参照しながら上記で説明された実施形態の変形形態を示しており、チップ１１１０は、該チップ１１１０において露出したコンタクト１１１２を有する第１の面１２８を有し、チップは、第１の面から遠隔した第２の面１２９と、第１の面１２８と第２の面１２９との間に延在する周辺エッジ１１１４とを有する。図１１に見られるように、第２の面は基板１１３０と並置される。上記の実施形態（図１０）と同様に、第１の結合素子１１４４及び第２の結合素子１１４６は互いに接合される端部を有することができる。しかしながら、第２の結合素子は、第１の結合素子が冶金学的に接合される第１のチップコンタクト１１１２と接触する必要はない。第１の結合素子１１４４及び第２の結合素子１１４６は、チップ１１１０の周辺エッジ１１１４を越えて延在することができる。第１の結合素子及び第２の結合素子は、基板の表面１１３１において露出するそれぞれの第１の基板コンタクト１１３２Ａ及び第２の基板コンタクト１１３２Ｂに冶金学的に接合される。
【００８９】
図１１は、第３の結合素子１１５０が第１の基板コンタクト１１３２Ａと第２の基板コンタクト１１３２Ｂとを電気的に接続できることを示す。第３の結合素子と第１の基板コンタクト及び第２の基板コンタクトとの間の接続は、図１０に関連して上記で説明されたようにすることができる。
【００９０】
図１２Ａは、図１〜図５に関連して上記で説明された実施形態の変形形態によるマイクロ電子アセンブリを示す。この変形形態では、第１の結合素子１２４４及び第２の結合素子１２４６は、上記で説明されたように（図１〜図５）、互いに冶金学的に接合される第１の端部１２４４Ａ、１２４６Ａを有し、第１の結合素子１２４４は半導体チップ（図示せず）の面において露出するチップコンタクト１１２に接合される。図１２Ａの特定の図に見られるように、結合素子はボンドワイヤとすることができ、各第１の端部１２４４Ａ、１２４６Ａはボールを含むことができる。第２の結合素子１２４６（例えば、その端部１２４６Ａ）は、第１のチップコンタクト１１２と接触しない。図１２に更に見られるように、第１の結合素子及び第２の結合素子のそれぞれの第２の端部１２４４Ｂ、１２４６Ｂは、基板（図示せず）の表面において露出する基板コンタクト１３２に冶金学的に接合される。
【００９１】
図１２Ａに示される実施形態の変形形態では、結合素子１２４４、１２４６はそれぞれボンドワイヤとすることができ、各第１の端部１２４４Ａ、１２４６Ａは、ボンドワイヤのボール端部、すなわち、ボールを含む端部から遠隔したワイヤ端部とすることができる。そのような変形形態では、第１の端部は図４に見られるボンドワイヤのワイヤ端部２４４Ｂ、２４６Ｂと同様にすることができる。特定の変形形態では、各ボンドワイヤの第２の端部１２４４Ｂ、１２４６Ｂはボールを含み、各第２の端部１２４４Ｂ、１２４６Ｂは基板コンタクト１３２に接合される。
【００９２】
図１２Ａに示される実施形態の更に別の変形形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤの第１の端部１２４４Ａ、１２４６Ａは、図５に示される第１のボンドワイヤ及び第２のボンドワイヤの端部：ボール端部３４４Ａ及びワイヤ端部３４６Ａと同じようにして互いに冶金学的に接合することができる。具体的には、１つのボンドワイヤの第１の端部１２４４Ａはボールを含むことができ、該第１の端部に冶金学的に接合される第２のボンドワイヤの第１の端部１２４６Ａは、第２のボンドワイヤのボール端部から遠隔したワイヤ端部を含むことができる。ボンドワイヤの各第２の端部は、図１２Ａに見られるように、基板コンタクトに接合される。
【００９３】
図１２Ｂに見られるように、上記の実施形態（図１２Ａ）の１つの変形形態では、結合素子１２５４及び１２５６の端部１２５４Ａ、１２５６Ａは互いに冶金学的に接合することができ、コンタクト１２１２にも接続することができる。図１２Ｂに示されるような具体的な実施形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤのボール端部１２５４Ａ、１２５６Ａは、チップコンタクト１２１２に、かつ互いに冶金学的に接合することができる。図１２Ａに関連して上記で検討された変形形態と同じように、図１２Ｂに示される実施形態の更なる変形形態では、ボンドワイヤの第１の端部１２５４Ａ、１２５６Ａはワイヤ端部とすることができるか、又は第１のボンドワイヤの１つの端部はボール端部とすることができ、第２のボンドワイヤの１つの端部はワイヤ端部とすることができ、第１の端部は互いに、かつチップコンタクト１２１２に冶金学的に接合される。
【００９４】
本明細書における発明は特定の実施形態を参照しながら説明されてきたが、これらの実施形態は、本発明の原理及び応用例を例示しているにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、その例示的な実施形態に対して数多くの変更を行うことができること、及び他の構成を考案できることを理解されたい。
【特許請求の範囲】
【請求項１】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは、前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、前記第１のボンドワイヤは、前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、該第２のボンドワイヤのボールは前記第１のボンドワイヤのボールに直接冶金的に接合され、該第２のボンドワイヤは前記第１のチップコンタクト又は前記第１の基板コンタクトのいずれとも接触しない、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項２】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、前記第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、該第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方に直接冶金的に接合され、該第２のボンドワイヤのボールから遠隔した該第２のボンドワイヤの端部は前記第１のボンドワイヤのボールに冶金学的に接合され、該第２のボンドワイヤは前記第１のチップコンタクト又は前記第１の基板コンタクトのいずれとも接触しない、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項３】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子であって、該第１の結合素子はリードボンド又はボンドワイヤのうちの一方である、第１の導電性結合素子と、
基板コンタクト及びチップコンタクトの第２の対を接続する第２の導電性結合素子であって、該第２の結合素子はリードボンド又はボンドワイヤのうちの一方である、第２の導電性結合素子と、
前記第１の結合素子及び前記第２の結合素子の端部に接合される第３の導電性結合素子であって、該第３の導電性結合素子は前記第１の対又は前記第２の対のいずれの前記チップコンタクト又は前記基板コンタクトとも接触せず、該第３の結合素子はリボンボンド又はボンドワイヤのうちの一方である、第３の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項４】
前記第３の結合素子と前記第１の結合素子及び前記第２の結合素子との接合部は、前記第１の対及び前記第２の対の前記チップコンタクトに隣接する、請求項３に記載のマイクロ電子アセンブリ。
【請求項５】
前記第３の結合素子と前記第１の結合素子及び前記第２の結合素子との接合部は、前記第１の対及び前記第２の対の前記基板コンタクトに隣接する、請求項３に記載のマイクロ電子アセンブリ。
【請求項６】
前記第１の結合素子、前記第２の結合素子、及び前記第３の結合素子のそれぞれはボンドワイヤである、請求項３に記載のマイクロ電子アセンブリ。
【請求項７】
前記第１の結合素子及び前記第２の結合素子はリードボンドであり、前記第３の結合素子はボンドワイヤである、請求項３に記載のマイクロ電子アセンブリ。
【請求項８】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有し、該複数のリードのうちの第１のリードは前記複数のチップコンタクトのうちの第１のチップコンタクトに結合される端部を有する、基板と、
前記第１のリードの端部に冶金学的に接合される第１の端部を有するボンドワイヤであって、該ボンドワイヤは前記第１のチップコンタクトとは接触せず、該ボンドワイヤは前記第１のチップコンタクトから離隔する場所において前記第１のリードに冶金学的に接合される第２の端部を有する、ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項９】
前記ボンドワイヤの第２の端部は、前記第１のリードが前記基板の上にある場所において、前記第１のリードに接合される、請求項８に記載のマイクロ電子アセンブリ。
【請求項１０】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
第１の結合素子を含む複数の導電性結合素子であって、該第１の結合素子は一対のコンタクトを電気的に接続するボンドリボン又はボンドワイヤであり、前記対は前記複数のチップコンタクトのうちの１つのチップコンタクトと、前記複数の基板コンタクトのうちの対応する１つの基板コンタクトとを含み、前記第１の結合素子は前記コンタクト対の第１のコンタクトに電気的に接続される第１の端部及び第２の端部と、前記コンタクト対の第２のコンタクトと冶金学的に接合される、前記第１の端部と前記第２の端部との間の中央部とを有し、前記第１の結合素子は、前記第１のコンタクトにおける前記第１の端部から、前記第２のコンタクトに接合される前記中央部を通って、前記第１のコンタクトに接続される前記第２の端部に戻る連続ループにおいて延在するようになっている、第１の結合素子を含む複数の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１１】
前記第２の端部は前記第１の端部に接合され、前記第１のコンタクトとは接触しない、請求項１０に記載のマイクロ電子アセンブリ。
【請求項１２】
前記第１の端部及び前記第２の端部のそれぞれは前記第１のコンタクトに直接接合される、請求項１０に記載のマイクロ電子アセンブリ。
【請求項１３】
前記少なくとも１つの結合素子はボンドワイヤである、請求項１１に記載のマイクロ電子アセンブリ。
【請求項１４】
前記少なくとも１つの結合素子はボンドリボンである、請求項１１に記載のマイクロ電子アセンブリ。
【請求項１５】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の導電性結合素子及び該第２の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第１の結合素子及び該第２の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２の結合素子は前記第１の結合素子の第１の端部及び第２の端部に冶金学的に接合される、第１の導電性結合素子及び第２の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１６】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の結合素子及び該第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第１の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２の結合素子は前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに電気的に接続される第２の端部とを有し、該第２の結合素子は、該第２の結合素子が前記第１のチップコンタクトと接触しないようにして、前記第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性結合素子及び第２の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１７】
前記第１の結合素子及び前記第２の結合素子のそれぞれはボンドワイヤである、請求項１６に記載のマイクロ電子アセンブリ。
【請求項１８】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤはボールを含み、前記第２のボンドワイヤのボールは、前記第１のボンドワイヤのボールに冶金学的に接合される、請求項１７に記載のマイクロ電子アセンブリ。
【請求項１９】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤは、ボールを含む第１の端部と、該第１の端部から遠隔した第２の端部とを有し、前記第２のボンドワイヤの第２の端部は前記第１のボンドワイヤのボールに冶金学的に接合される、請求項１７に記載のマイクロ電子アセンブリ。
【請求項２０】
前記第１の結合素子又は前記第２の結合素子のうちの少なくとも一方はボンドリボンである、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２１】
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子を更に備える、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２２】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子のうちの少なくとも一方の第２の端部に冶金学的に接合される、請求項２１に記載のマイクロ電子アセンブリ。
【請求項２３】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子のそれぞれの第２の端部に冶金学的に接合される、請求項２２に記載のマイクロ電子アセンブリ。
【請求項２４】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子が結合される前記第１の基板コンタクト又は前記第２の基板コンタクトのいずれとも接触しない、請求項２３に記載のマイクロ電子アセンブリ。
【請求項２５】
前記第３の結合素子は前記第１の基板コンタクト及び前記第２の基板コンタクトに冶金学的に接合される、請求項２１に記載のマイクロ電子アセンブリ。
【請求項２６】
前記基板は、前記チップの第１の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第１の結合素子及び前記第２の結合素子は前記基板内の前記開口部を通って延在する、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２７】
前記チップの前記第２の面は前記基板の上にあり、前記第１の結合素子及び前記第２の結合素子は前記チップの少なくとも１つのエッジを越えて延在する、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２８】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２のボンドワイヤは前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２のボンドワイヤは前記第１のボンドワイヤの第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項２９】
前記第２のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部を有する、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３０】
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子を更に備える、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３１】
前記第３の結合素子は、前記第１のボンドワイヤ及び前記第２のボンドワイヤのうちの少なくとも一方の第２の端部に冶金学的に接合される、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３２】
前記第３の結合素子は、前記第１のボンドワイヤ及び前記第２のボンドワイヤのそれぞれの第２の端部に冶金学的に接合される、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３３】
前記第３の結合素子は前記第１の基板コンタクト及び前記第２の基板コンタクトに冶金学的に接合される、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３４】
前記基板は、前記チップの第１の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第１のボンドワイヤ及び前記第２のボンドワイヤは前記基板内の前記開口部を通って延在する、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３５】
前記チップの第２の面は前記基板の上にあり、前記第１のボンドワイヤ及び前記第２のボンドワイヤは前記チップの少なくとも１つのエッジを越えて延在する、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３６】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部はボールを含み、前記第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部に直接冶金的に接合される、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３７】
前記第３の結合素子はボンドワイヤである、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３８】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の結合素子及び該第２の結合素子のそれぞれはボンドリボンであり、該第１の結合素子及び該第２の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２の結合素子は前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２の結合素子は、前記第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性結合素子及び第２の導電性結合素子と、
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項３９】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに電気的に接続される第２の端部とを有し、該第２のボンドワイヤは前記第１のボンドワイヤに冶金学的に接合される第１の端部を有し、該第２のボンドワイヤの第１の端部は前記第１のチップコンタクトと接触せず、該第１のボンドワイヤ及び該第２のボンドワイヤのそれぞれは基本的に同じ金属組成を有する、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項４０】
前記第１のボンドワイヤの第２の端部は前記第１の基板コンタクトに冶金学的に接合される、請求項３９に記載のマイクロ電子アセンブリ。
【請求項４１】
前記第２のボンドワイヤの第２の端部は前記第１の基板コンタクトに冶金学的に接合される、請求項４０に記載のマイクロ電子アセンブリ。
【請求項４２】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部はボールを含み、前記第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部に直接冶金的に接合される、請求項３９に記載のマイクロ電子アセンブリ。
【請求項４３】
前記第１のボンドワイヤ及び前記第２のボンドワイヤのそれぞれは基本的に金からなる、請求項３９に記載のマイクロ電子アセンブリ。
【請求項１】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは、前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、前記第１のボンドワイヤは、前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、該第２のボンドワイヤのボールは前記第１のボンドワイヤのボールに直接冶金的に接合され、該第２のボンドワイヤは前記第１のチップコンタクト又は前記第１の基板コンタクトのいずれとも接触しない、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項２】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、前記第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、該第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方に直接冶金的に接合され、該第２のボンドワイヤのボールから遠隔した該第２のボンドワイヤの端部は前記第１のボンドワイヤのボールに冶金学的に接合され、該第２のボンドワイヤは前記第１のチップコンタクト又は前記第１の基板コンタクトのいずれとも接触しない、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項３】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
基板コンタクト及びチップコンタクトの第１の対を接続する第１の導電性結合素子であって、該第１の結合素子はリードボンド又はボンドワイヤのうちの一方である、第１の導電性結合素子と、
基板コンタクト及びチップコンタクトの第２の対を接続する第２の導電性結合素子であって、該第２の結合素子はリードボンド又はボンドワイヤのうちの一方である、第２の導電性結合素子と、
前記第１の結合素子及び前記第２の結合素子の端部に接合される第３の導電性結合素子であって、該第３の導電性結合素子は前記第１の対又は前記第２の対のいずれの前記チップコンタクト又は前記基板コンタクトとも接触せず、該第３の結合素子はリボンボンド又はボンドワイヤのうちの一方である、第３の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項４】
前記第３の結合素子と前記第１の結合素子及び前記第２の結合素子との接合部は、前記第１の対及び前記第２の対の前記チップコンタクトに隣接する、請求項３に記載のマイクロ電子アセンブリ。
【請求項５】
前記第３の結合素子と前記第１の結合素子及び前記第２の結合素子との接合部は、前記第１の対及び前記第２の対の前記基板コンタクトに隣接する、請求項３に記載のマイクロ電子アセンブリ。
【請求項６】
前記第１の結合素子、前記第２の結合素子、及び前記第３の結合素子のそれぞれはボンドワイヤである、請求項３に記載のマイクロ電子アセンブリ。
【請求項７】
前記第１の結合素子及び前記第２の結合素子はリードボンドであり、前記第３の結合素子はボンドワイヤである、請求項３に記載のマイクロ電子アセンブリ。
【請求項８】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有し、該複数のリードのうちの第１のリードは前記複数のチップコンタクトのうちの第１のチップコンタクトに結合される端部を有する、基板と、
前記第１のリードの端部に冶金学的に接合される第１の端部を有するボンドワイヤであって、該ボンドワイヤは前記第１のチップコンタクトとは接触せず、該ボンドワイヤは前記第１のチップコンタクトから離隔する場所において前記第１のリードに冶金学的に接合される第２の端部を有する、ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項９】
前記ボンドワイヤの第２の端部は、前記第１のリードが前記基板の上にある場所において、前記第１のリードに接合される、請求項８に記載のマイクロ電子アセンブリ。
【請求項１０】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
第１の結合素子を含む複数の導電性結合素子であって、該第１の結合素子は一対のコンタクトを電気的に接続するボンドリボン又はボンドワイヤであり、前記対は前記複数のチップコンタクトのうちの１つのチップコンタクトと、前記複数の基板コンタクトのうちの対応する１つの基板コンタクトとを含み、前記第１の結合素子は前記コンタクト対の第１のコンタクトに電気的に接続される第１の端部及び第２の端部と、前記コンタクト対の第２のコンタクトと冶金学的に接合される、前記第１の端部と前記第２の端部との間の中央部とを有し、前記第１の結合素子は、前記第１のコンタクトにおける前記第１の端部から、前記第２のコンタクトに接合される前記中央部を通って、前記第１のコンタクトに接続される前記第２の端部に戻る連続ループにおいて延在するようになっている、第１の結合素子を含む複数の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１１】
前記第２の端部は前記第１の端部に接合され、前記第１のコンタクトとは接触しない、請求項１０に記載のマイクロ電子アセンブリ。
【請求項１２】
前記第１の端部及び前記第２の端部のそれぞれは前記第１のコンタクトに直接接合される、請求項１０に記載のマイクロ電子アセンブリ。
【請求項１３】
前記少なくとも１つの結合素子はボンドワイヤである、請求項１１に記載のマイクロ電子アセンブリ。
【請求項１４】
前記少なくとも１つの結合素子はボンドリボンである、請求項１１に記載のマイクロ電子アセンブリ。
【請求項１５】
マイクロ電子アセンブリであって、
第１の面と、第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の導電性結合素子及び該第２の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第１の結合素子及び該第２の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの対応する第１の基板コンタクトとを電気的に接続し、該第１のチップコンタクトと該第１の基板コンタクトとの間に並列の導電性経路を与え、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２の結合素子は前記第１の結合素子の第１の端部及び第２の端部に冶金学的に接合される、第１の導電性結合素子及び第２の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１６】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の結合素子及び該第２の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第１の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２の結合素子は前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに電気的に接続される第２の端部とを有し、該第２の結合素子は、該第２の結合素子が前記第１のチップコンタクトと接触しないようにして、前記第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性結合素子及び第２の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項１７】
前記第１の結合素子及び前記第２の結合素子のそれぞれはボンドワイヤである、請求項１６に記載のマイクロ電子アセンブリ。
【請求項１８】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤはボールを含み、前記第２のボンドワイヤのボールは、前記第１のボンドワイヤのボールに冶金学的に接合される、請求項１７に記載のマイクロ電子アセンブリ。
【請求項１９】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤは、ボールを含む第１の端部と、該第１の端部から遠隔した第２の端部とを有し、前記第２のボンドワイヤの第２の端部は前記第１のボンドワイヤのボールに冶金学的に接合される、請求項１７に記載のマイクロ電子アセンブリ。
【請求項２０】
前記第１の結合素子又は前記第２の結合素子のうちの少なくとも一方はボンドリボンである、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２１】
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子を更に備える、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２２】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子のうちの少なくとも一方の第２の端部に冶金学的に接合される、請求項２１に記載のマイクロ電子アセンブリ。
【請求項２３】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子のそれぞれの第２の端部に冶金学的に接合される、請求項２２に記載のマイクロ電子アセンブリ。
【請求項２４】
前記第３の結合素子は、前記第１の結合素子及び前記第２の結合素子が結合される前記第１の基板コンタクト又は前記第２の基板コンタクトのいずれとも接触しない、請求項２３に記載のマイクロ電子アセンブリ。
【請求項２５】
前記第３の結合素子は前記第１の基板コンタクト及び前記第２の基板コンタクトに冶金学的に接合される、請求項２１に記載のマイクロ電子アセンブリ。
【請求項２６】
前記基板は、前記チップの第１の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第１の結合素子及び前記第２の結合素子は前記基板内の前記開口部を通って延在する、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２７】
前記チップの前記第２の面は前記基板の上にあり、前記第１の結合素子及び前記第２の結合素子は前記チップの少なくとも１つのエッジを越えて延在する、請求項１６に記載のマイクロ電子アセンブリ。
【請求項２８】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２のボンドワイヤは前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２のボンドワイヤは前記第１のボンドワイヤの第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項２９】
前記第２のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部を有する、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３０】
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子を更に備える、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３１】
前記第３の結合素子は、前記第１のボンドワイヤ及び前記第２のボンドワイヤのうちの少なくとも一方の第２の端部に冶金学的に接合される、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３２】
前記第３の結合素子は、前記第１のボンドワイヤ及び前記第２のボンドワイヤのそれぞれの第２の端部に冶金学的に接合される、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３３】
前記第３の結合素子は前記第１の基板コンタクト及び前記第２の基板コンタクトに冶金学的に接合される、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３４】
前記基板は、前記チップの第１の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第１のボンドワイヤ及び前記第２のボンドワイヤは前記基板内の前記開口部を通って延在する、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３５】
前記チップの第２の面は前記基板の上にあり、前記第１のボンドワイヤ及び前記第２のボンドワイヤは前記チップの少なくとも１つのエッジを越えて延在する、請求項３１に記載のマイクロ電子アセンブリ。
【請求項３６】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部はボールを含み、前記第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部に直接冶金的に接合される、請求項２８に記載のマイクロ電子アセンブリ。
【請求項３７】
前記第３の結合素子はボンドワイヤである、請求項３０に記載のマイクロ電子アセンブリ。
【請求項３８】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性結合素子及び第２の導電性結合素子であって、該第１の結合素子及び該第２の結合素子のそれぞれはボンドリボンであり、該第１の結合素子及び該第２の結合素子は前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第２の結合素子は前記第１のチップコンタクトと前記複数の基板コンタクトのうちの第２の基板コンタクトとを電気的に接続し、該第１の結合素子は前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに冶金学的に接合される第２の端部とを有し、該第２の結合素子は、前記第１の結合素子の第１の端部に冶金学的に接合される第１の端部を有する、第１の導電性結合素子及び第２の導電性結合素子と、
前記第１の基板コンタクトと前記第２の基板コンタクトとを電気的に接続する第３の導電性結合素子と、
を備える、マイクロ電子アセンブリ。
【請求項３９】
マイクロ電子アセンブリであって、
第１の面と、該第１の面から遠隔した第２の面と、前記第１の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第１の面又は前記第２の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤであって、該第１のボンドワイヤ及び該第２のボンドワイヤは前記複数のチップコンタクトのうちの第１のチップコンタクトと前記複数の基板コンタクトのうちの第１の基板コンタクトとを電気的に接続し、該第１のボンドワイヤは前記第１のチップコンタクトに冶金学的に接合される第１の端部と、前記第１の基板コンタクトに電気的に接続される第２の端部とを有し、該第２のボンドワイヤは前記第１のボンドワイヤに冶金学的に接合される第１の端部を有し、該第２のボンドワイヤの第１の端部は前記第１のチップコンタクトと接触せず、該第１のボンドワイヤ及び該第２のボンドワイヤのそれぞれは基本的に同じ金属組成を有する、第１の導電性ボンドワイヤ及び第２の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。
【請求項４０】
前記第１のボンドワイヤの第２の端部は前記第１の基板コンタクトに冶金学的に接合される、請求項３９に記載のマイクロ電子アセンブリ。
【請求項４１】
前記第２のボンドワイヤの第２の端部は前記第１の基板コンタクトに冶金学的に接合される、請求項４０に記載のマイクロ電子アセンブリ。
【請求項４２】
前記第１のボンドワイヤの第１の端部及び第２の端部のうちの一方はボールを含み、前記第２のボンドワイヤの第１の端部はボールを含み、前記第２のボンドワイヤのボールは前記第１のボンドワイヤの第１の端部に直接冶金的に接合される、請求項３９に記載のマイクロ電子アセンブリ。
【請求項４３】
前記第１のボンドワイヤ及び前記第２のボンドワイヤのそれぞれは基本的に金からなる、請求項３９に記載のマイクロ電子アセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【公表番号】特表２０１３−５１５３７１（Ｐ２０１３−５１５３７１Ａ）
【公表日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−５４５９３０（Ｐ２０１２−５４５９３０）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／００３２１３
【国際公開番号】ＷＯ２０１１／０８７４８５
【国際公開日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５０４１４２４１１）テッセラ，インコーポレイテッド (33)
【Ｆターム（参考）】
【公表日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／００３２１３
【国際公開番号】ＷＯ２０１１／０８７４８５
【国際公開日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５０４１４２４１１）テッセラ，インコーポレイテッド (33)
【Ｆターム（参考）】
[ Back to top ]