信号モニタリングシステム
【課題】信号モニタリングシステムにおいて、応答速度およびモニタリング精度の両方を向上させる。
【解決手段】信号フィルタは、ノードと、第１端と、第２端と、前記ノード並びに前記第１および第２端に結合されたエネルギ蓄積回路とを有する。ノードは、入力信号および基準信号を選択的に受信する。第１端は、前記入力信号および基準信号によって特定された出力信号を提供する。第２端は、前記出力信号を示すフィードバック信号を受信する。エネルギ蓄積回路は、前記入力信号および基準信号に基づいて前記第１端で前記出力信号を発生させる。またエネルギ蓄積回路は、ノードを介して入力信号を受信するとともに、第２端を介してフィードバック信号を受信する、該動作を交互に実行する。信号フィルタの支配極は、第１入力信号およびフィードバック信号が交代されることについての周波数によって制御される。
【解決手段】信号フィルタは、ノードと、第１端と、第２端と、前記ノード並びに前記第１および第２端に結合されたエネルギ蓄積回路とを有する。ノードは、入力信号および基準信号を選択的に受信する。第１端は、前記入力信号および基準信号によって特定された出力信号を提供する。第２端は、前記出力信号を示すフィードバック信号を受信する。エネルギ蓄積回路は、前記入力信号および基準信号に基づいて前記第１端で前記出力信号を発生させる。またエネルギ蓄積回路は、ノードを介して入力信号を受信するとともに、第２端を介してフィードバック信号を受信する、該動作を交互に実行する。信号フィルタの支配極は、第１入力信号およびフィードバック信号が交代されることについての周波数によって制御される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号モニタリングシステムに関するものである。
［関連出願］
本出願は、２０１０年６月２２日に出願された米国仮出願Ｎｏ．６１／３５７，１８１の優先権の利益を主張し、その全てが引用によってここに組み込まれている。
【背景技術】
【０００２】
図１は、従来の信号モニタリングシステム１００を示している。信号モニタリングシステム１００は、差動抵抗コンデンサ（ＲＣ）ローパスフィルタ（ＬＰＦ）１０２と差動アナログ／デジタル変換器（ＡＤＣ）１０４とを有している。差動ＡＤＣ１０４は、差動ＲＣ ＬＰＦ１０２に結合された入力端子ＩＮＰおよびＩＮＮを有している。差動ＲＣ ＬＰＦ１０２は、入力信号ＶＩＮを受信して、前記入力信号ＶＩＮに混入された高周波ノイズをブロックまたは減衰させるとともに、前記入力信号ＶＩＮの低周波部分Ｖ’ＩＮを差動ＡＤＣ１０４に通過させる。差動ＲＣ ＬＰＦ１０２は、出力信号ＶＯＵ１およびＶＯＵＴ２の組を生成することができるとともに、出力信号ＶＯＵ１およびＶＯＵＴ２の間の差が、差動ＲＣ ＬＰＦ１０２のゲインｇ１０２が乗算された前記低周波部分Ｖ’ＩＮと等しくなるように、例えば、ＶＯＵＴ２−ＶＯＵ１＝ＶＩＮ＊ｇ１０２ となるように、制御することができる。差動ＡＤＣ１０４は、例えば、ＶＤ ＝ＶＯＵＴ２−ＶＯＵ１である、差分信号ＶＤを受信することができるとともに、差分信号ＶＤを示すデジタル信号１０６を生成することができる。
【０００３】
しかしながら、従来の信号モニタリングシステム１００では、システム応答速度とモニタリング精度との間にトレードオフがある。より詳細には、ローパスフィルタの特性に応じて、差動ＲＣ ＬＰＦ１０２の支配極ｆｐ（または第１極）が、
数式 ｆｐ ＝ １／（２π＊Ｒ＊Ｃ) によって与えられる。
ここで、Ｒは差動ＲＣ ＬＰＦ１０２の等価抵抗を表し、Ｃは差動ＲＣ ＬＰＦ１０２の等価キャパシタンスを表す。差動ＲＣ ＬＰＦ１０２の等価抵抗および等価キャパシタンスは一定であるので、差動ＲＣ ＬＰＦ１０２の支配極ｆｐも一定である。したがって、支配極ｆｐによって決定される差動ＲＣ ＬＰＦ１０２のバンド幅もまた一定である。
【０００４】
一方、入力信号ＶＩＮの変化量にしたがって出力信号ＶＯＵ１およびＶＯＵＴ２が変化するように、差動ＲＣ ＬＰＦ１０２の応答速度を速くするために、差動ＲＣ ＬＰＦ１０２のバンド幅を拡げる必要がある。しかしながら、差動ＲＣ ＬＰＦ１０２のバンド幅が広ければ広いほど、より多く、入力信号ＶＩＮに混入されるノイズが差動ＡＤＣ１０４まで通過することとなる。換言すれば、差動ＲＣ ＬＰＦ１０２のバンド幅を拡げれば、信号モニタリングシステム１００のモニタリング精度を低減することとなる。他方では、差動ＡＤＣ１０４まで通過するノイズを低減させるためには、差動ＲＣ ＬＰＦ１０２のバンド幅を狭くする必要がある。しかしながら、差動ＲＣ ＬＰＦ１０２のバンド幅が狭ければ狭いほど、差動ＲＣ ＬＰＦ１０２の応答速度が遅くなる。したがって、応答速度とモニタリング精度との間には、トレードオフの関係がある。従来の信号モニタリングシステム１００では、応答速度およびモニタリング精度の両方を向上させることは困難である。
【０００５】
さらに、入力信号ＶＩＮが０Ｖから５Ｖの範囲であって、差動ＲＣ ＬＰＦ１０２のゲインｇ１０２が１と同一である場合、差動ＲＣ ＬＰＦ１０２から差動ＡＤＣ１０４への差分信号ＶＤもまた０Ｖから５Ｖの範囲となる。差動ＡＤＣ１０４がバイポーラ型入力ＡＤＣであるので、差動ＡＤＣ１０４の差動入力の範囲は、少なくとも−５Ｖから５Ｖである。差動ＡＤＣ１０４が１２ビットＡＤＣである場合、差動ＡＤＣ１０４の最下位ビット（ＬＳＢ）は、数式 ＬＳＢ ＝ ５／２11＝２．４４ ｍＶ で与えられる。最下位ビットが大きければ大きいほど、差動ＡＤＣ１０４の測定精度が低くなる。しかしながら、信号モニタリングシステム１００では、差動ＡＤＣ１０４の差動入力範囲の半分、例えば、−５Ｖから０Ｖ が無駄にされる。
【発明の概要】
【課題を解決するための手段】
【０００６】
一実施形態において、信号フィルタは、ノードと、第１端と、第２端と、前記ノード並びに前記第１および第２端に結合されたエネルギ蓄積回路とを有する。前記ノードは、入力信号および基準信号を選択的に受信する。前記第１端は、前記入力信号および基準信号によって特定された出力信号を提供する。前記第２端は、前記出力信号を示すフィードバック信号を受信する。前記エネルギ蓄積回路は、前記入力信号および基準信号に基づいて前記第１端で前記出力信号を発生させる。また、前記エネルギ蓄積回路は、前記ノードを介して前記入力信号を受信するとともに、前記第２端を介して前記フィードバック信号を受信する、これらの動作を交互に実行する。前記信号フィルタの支配極は、前記第１入力信号および前記フィードバック信号が交代されることについての周波数によって制御される。
【０００７】
本発明の実施形態の特徴および利点は、以下に続く詳細な説明によって、および同一の参照符号が同一の構成要素を示す図面を参照することによって、明白になる。
【図面の簡単な説明】
【０００８】
【図１】図１は、従来の信号モニタリングシステムを示している。
【図２】図２は、本発明の実施形態に係るバッテリーモニタリングシステムの一実施例のブロック図を示している。
【図３Ａ】図３Ａは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図３Ｂ】図３Ｂは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図３Ｃ】図３Ｃは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図４Ａ】図４Ａは、本発明の一実施形態に係るスイッチドキャパシタ・フィルタの回路図の一実施例を示している。
【図４Ｂ】図４Ｂは、本発明の一実施形態に係るスイッチドキャパシタ・フィルタの回路図の一実施例を示している。
【図５】図５は、本発明の一実施形態に係るクロック信号の実施例の波形ダイヤグラムを示している。
【図６Ａ】図６Ａは、本発明の一実施形態に係る、図４Ａおよび図４Ｂのスイッチドキャパシタ・フィルタの実施例の等価回路図を示している
【図６Ｂ】図６Ｂは、本発明の一実施形態に係る、図４Ａおよび図４Ｂのスイッチドキャパシタ・フィルタの実施例の等価回路図を示している
【図７】図７は、本発明の一実施形態に係る信号モニタリングシステムによって実行される動作の実施例のフローチャートを示している。
【発明を実施するための形態】
【０００９】
本発明の実施形態を以下に詳細に説明する。本発明はこれらの実施形態に関して説明されるが、無論、本発明はこれらの実施態様に限定されるものではない。反対に、本発明は、付随する請求項により規定される本発明の精神および範囲内に含まれる代案、修正および等価の内容を含むものとする。
【００１０】
さらに、下記の本発明の詳細な説明で、本発明を完全に理解するために、多くの具体的な詳細を記載する。しかし、当業者には理解される様に、本発明は、これらの具体的な詳細が無くても実行することができる。また、良く知られている方法、手順、成分、および回路は、本発明の態様を不必要に混乱させない様に、詳細には説明していない。
【００１１】
一実施形態において、本発明は、差動フィルタとアナログ／デジタル変換器（ＡＤＣ）などの差動変換回路とを含む、信号モニタリングシステムを提供する。前記信号モニタリングシステムは、前記フィルタのバンド幅を制御するために前記フィルタの支配極を制御する。前記フィルタのバンド幅を制御することによって、前記信号モニタリングシステムの応答速度と前記信号モニタリングシステムのモニタリング精度とが向上される。さらに、前記フィルタは、前記ＡＤＣの差動入力範囲が全体的に利用されるように、前記ＡＤＣの差動入力信号のレベルを制御することができる。また、前記ＡＤＣの測定精度を向上させるように、前記ＡＤＣの差動入力範囲は、狭くされることができる。
【００１２】
図２は、本発明の実施形態に係るバッテリーモニタリングシステム２００の一実施例のブロック図を示している。バッテリーモニタリングシステム２００は、一組のセル240_1, 240_2,…, 240_N（例えばリチウム・イオン・バッテリセルまたは鉛酸バッテリーセルなど）を有する。バッテリーモニタリングシステム２００は、セル240_1, 240_2,…, 240_Nのセル電圧をモニタリングする動作が可能である信号モニタリングシステム２５０をさらに有する。信号モニタリングシステム２５０は、マルチプレクサ２１０と、信号フィルタ２０２（例えばスイッチド・キャパシタ（ＳＣ）フィルタなど）と、ＡＤＣ２２０（例えば差動ＡＤＣなど）と、信号発生器２３０とを有する。一実施形態において、信号フィルタ２０２は、差動スイッチド・キャパシタ・ローパスフィルタである。
【００１３】
図２に示されているように、マルチプレクサ２１０は、一組の信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）および基準信号ＶＲＥＦ０を受信して、入力信号ＶＩＮＮおよび入力信号ＶＩＮＰを信号フィルタ２０２に出力する。一実施形態において、基準信号ＶＲＥＦ０は、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）のためのコモングランドとして使用される。基準信号ＶＲＥＦ０は、接地されることとしてもよく、または基準電圧源（図２では図示せず）によって提供されるものとしてもよい。図２の実施形態において、入力信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）は、セル240_1, 240_2,…, 240_Nのプラス電極での端子電圧であり、基準信号ＶＲＥＦ０は接地されている。
【００１４】
一実施形態において、入力信号ＶＩＮＮは、接地されていることとしてもよい。そうすると、信号フィルタ２０２は、シングルエンド信号（例えば、入力信号ＶＩＮＰ）を受信して、差動出力信号をＡＤＣ２２０に出力する。入力信号ＶＩＮＰは、セル240_1, 240_2,…, 240_Nのセル電圧Ｖ１，Ｖ２，…，ＶＮから選択されるものとすることができる。一例として、マルチプレクサ２１０は、端子電圧ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）および基準信号ＶＲＥＦ０を受信して、セル電圧Ｖ１，Ｖ２，…，ＶＮを出力する。ここで、セル電圧Ｖ１，Ｖ２，…，ＶＮは、差ＶＩＮ（１）−ＶＲＥＦ０, ＶＩＮ（２）− ＶＩＮ（１）, …, ＶＩＮ（Ｎ）−ＶＩＮ（Ｎ−１）にそれぞれ等しい。マルチプレクサ２１０は、さらに、セル電圧Ｖ１，Ｖ２，…，ＶＮから入力信号ＶＩＮＰを選択して、前記入力信号ＶＩＮＰを信号フィルタ２０２に送出する。
【００１５】
他の実施形態において、入力信号ＶＩＮＮおよびＶＩＮＰは、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）およびＶＲＥＦ０から選択される。例えば、マルチプレクサ２１０は、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）およびＶＲＥＦ０から選択された２つの信号を信号フィルタに送出するための一組のスイッチングチャンネルを有する。前記一組のスイッチングチャンネルは、様々な構造を持つこととしてもよい。一実施形態において、信号フィルタ２０２が差動入力信号ＶＩＮ（１）−ＶＲＥＦ０（例えば、セル電圧Ｖ１）を受信するように、マルチプレクサ２１０は、信号のＶＩＮ（１）およびＶＲＥＦ０を信号フィルタ２０２に送出するために、２つのスイッチングチャンネルをオン状態にすることができる。同様に、信号フィルタ２０２がセル電圧Ｖ１，Ｖ２，…，ＶＮを連続して受信することができるように、マルチプレクサ２１０は、スイッチングチャンネルを連続してオン状態にすることができる。
【００１６】
信号フィルタ２０２は、第１入力信号ＶＩＮＰを受信するための入力端子ＩＮＰ１と、第２入力信号ＶＩＮＮを受信するための入力端子ＩＮＮ１と、出力信号ＶＯＵＴＮを出力するための出力端子ＯＵＴＮ１と、出力信号ＶＯＵＴＰを出力するための出力端子ＯＵＴＰ１とを有する。信号フィルタ２０２は、入力信号ＶＩＮＮおよびＶＩＮＰ間の差と等しい差動入力信号を受信して、出力信号ＶＯＵＴＮおよびＶＯＵＴＰ間の差と等しい差動出力信号を出力する。差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、差動入力信号ＶＩＮＰ−ＶＩＮＮを示し、例えば、差ＶＯＵＴＰ−ＶＯＵＴＮが差ＶＩＮＰ−ＶＩＮＮに比例する。ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを受信して、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを示し、さらに差動入力信号ＶＩＮＰ−ＶＩＮＮを示すデジタル信号２２６を出力する。
【００１７】
一実施形態において、信号発生器２３０は、クロック信号発生器であることとしてもよい。前記クロック信号発生器は、信号フィルタ２０２を制御するためのクロック信号ＣＬＫ１およびＣＬＫ２のような制御信号を発生させるための１つ以上の発振器を有している。クロック信号ＣＬＫ１およびＣＬＫ２は、差動入力信号ＶＩＮＰ−ＶＩＮＮの状態に応じて信号フィルタ２０２の支配極（または第１極）ｆｐ０を制御する。図２の実施形態において、信号発生器２３０は、信号フィルタ２０２の外側に配置されている。しかしながら、信号発生器２３０が信号フィルタ２０２の内側に配置されていることとしてもよい。
【００１８】
好適なものとして、信号モニタリングシステム２５０がＡＤＣ２２０の差動入力範囲の全体を利用できることとなるように、信号フィルタ２０２の差動出力範囲が制御されることとしてもよい。これは、ＡＤＣ２２０の差動入力範囲を狭くすることができるようにして、ＡＤＣ２２０の測定精度を高めるための構成である。さらに、信号モニタリングシステム２５０の応答速度、例えば、入力信号ＶＩＮＮおよびＶＩＮＰの変化に応じて出力信号ＶＯＵＴＮおよびＶＯＵＴＰが変化することについての速度、は増加する。信号モニタリングシステム２５０のモニタリング精度、例えば入力信号ＶＩＮＮおよびＶＩＮＰ間の差を示すデジタル信号２２６の精度もまた、改善される。
【００１９】
より詳細には、一実施形態において、信号フィルタ２０２は第１入力信号ＶＩＮＮおよび第２入力信号ＶＩＮＰを受信するとともに、前記第１入力信号ＶＩＮＮおよび第２入力信号ＶＩＮＰにしたがって、さらに、基準信号ＶＲＥＦＨおよび基準信号ＶＲＥＦＬにしたがって、第１出力信号Ｖ’ＩＮＮおよび第２出力信号Ｖ’ＩＮＰ（図２に図示せず）を発生する。基準信号ＶＲＥＦＨおよび基準信号ＶＲＥＦは、信号フィルタ２０２の内側または外側に実装される基準信号源（図２では図示せず）によって提供されることができる。信号フィルタ２０２は、出力信号Ｖ’ＩＮＮと出力信号Ｖ’ＩＮＰとの差が、（入力信号ＶＩＮＮおよびＶＩＮＰ間の差）マイナス（基準信号ＶＲＥＦＨおよびＶＲＥＦＬ間の差）と等しくなるように、出力信号Ｖ’ＩＮＮの電圧レベルと出力信号Ｖ’ＩＮＰの電圧レベルとを制御する。換言すれば、出力信号Ｖ’ＩＮＮと出力信号Ｖ’ＩＮＰとの差は、下記の数式（１）によって与えられることができる。
【００２０】
【数１】
【００２１】
一実施形態において、信号フィルタ２０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮを受信し、前記差動入力信号ＶＩＮＰ−ＶＩＮＮを差分信号Ｖ’ＩＮＰ−Ｖ’ＩＮＮに変換するとともに、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを生成する。前記差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、差分信号Ｖ’ＩＮＰ−Ｖ’ＩＮＮに信号フィルタ２０２のゲインｇ２０２が乗算された信号に等しい。上記の数式（１）によれば、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、下記の数式（２）によって与えられることができる。
【００２２】
【数２】
【００２３】
したがって、信号フィルタ２０２の差動出力範囲は、基準信号ＶＲＥＦＨおよびＶＲＥＦＬによって制御される。ＶＣＯＭは信号フィルタ２０２の出力コモンモード電圧であり、例えば、ＶＣＯＭ＝（ＶＯＵＴＰ＋ＶＯＵＴＮ）／２ であることとしてもよい。したがって、出力信号ＶＯＵＴＰおよびＶＯＵＴＮの電圧レベルは、それぞれ、下記の数式（３ａ）および（３ｂ）によって与えられることができる。
【００２４】
【数３】
【００２５】
その結果、出力信号ＶＯＵＴＰおよびＶＯＵＴＮの範囲は、出力コモンモード電圧ＶＣＯＭと、基準信号ＶＲＥＦＨおよびＶＲＥＦＬとによって制御される。
【００２６】
一実施形態において、基準信号ＶＲＥＦＨおよびＶＲＥＦＬは、差ＶＲＥＦＨ−ＶＲＥＦＬが差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲内になるように設定される。したがって、差Ｖ’ＩＮＰ−Ｖ’ＩＮＮの最大絶対値、例えばレベル｜Ｖ’ＩＮＰ−Ｖ’ＩＮＮ｜の最大値は、差ＶＩＮＰ−ＶＩＮＮの最大絶対値、例えば、レベル｜ＶＩＮＰ−ＶＩＮＮ｜の最大値よりも小さい。そういうわけで、ＡＤＣ２２０の差動入力範囲を狭くすることができる。一例として、差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲は、０Ｖから最大レベルＶＭＡＸまでである。基準信号ＶＲＥＦＨおよびＶＲＥＦＬは、差ＶＲＥＦＨ−ＶＲＥＦＬが前記最大レベルＶＭＡＸの半分（例えば、ＶＲＥＦＨ−ＶＲＥＦＬ＝ＶＭＡＸ／２）と等しくなるように設定される。したがって、上記の数式（１）および（２）に基づいて、下記の数式（４）が得られる。
【００２７】
【数４】
【００２８】
差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲が０Ｖから最大レベルＶＭＡＸまでであるので、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮの範囲は、レベル−（ＶＭＡＸ／２）＊ｇ２０２からレベル（ＶＭＡＸ／２）＊ｇ２０２までとなる。信号フィルタ２０２のゲインｇ２０２が１と等しく、さらに、前記最大レベルＶＭＡＸが５Ｖに等しい場合、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮの範囲は、−２．５Ｖから２．５Ｖまでとなる。したがって、ＡＤＣ２２０の差動入力範囲は、少なくとも、−２．５Ｖから２．５Ｖまでに設定されることができる。そういうわけで、ＡＤＣ２２０の差動入力範囲を完全に利用することができる。ＡＤＣ２２０が１２ビットＡＤＣである場合、ＡＤＣ２２０の最下位ビット（ＬＳＢ）は、
ＬＳＢ＝２．５／２１１＝１．２２ｍＶ となる。
図１における従来の信号モニタリングシステム１００のＡＤＣと比較して、図２のＡＤＣ２２０は、差動入力範囲をより小さくすることができて、最下位ビット（ＬＳＢ）をより小さくすることができる。その結果、ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮをより正確に測定することができる。
【００２９】
そのような一実施形態において、ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを代表するデジタル信号ＤＩＧＩＮを生成するとともに、前記デジタル信号ＤＩＧＩＮに基準デジタル信号ＤＩＧＲＥＦを加算したものに等しいデジタル信号２２６を出力する。前記基準デジタル信号ＤＩＧＲＥＦは、差ＶＲＥＦＨ−ＶＲＥＦＬを示す。したがって、デジタル信号２２６は、差動入力信号ＶＩＮＰ−ＶＩＮＮを表す。
【００３０】
一実施形態において、信号フィルタ２０２は、スイッチド・キャパシタ回路を有している。等価抵抗ＲＳＣを提供するために、クロック信号ＣＬＫ１およびＣＬＫ２から選択された制御信号ＳＣＦ_ＣＬＫは、例えば、スイッチド・キャパシタ回路のスイッチを交互にオンオフさせるように制御する。スイッチド・キャパシタ回路は様々な構造を持つことができるとともに、スイッチド・キャパシタ回路の等価抵抗ＲＳＣは、下記の数式（５）によって与えられる。
【００３１】
【数５】
【００３２】
ここで、ＣＳＣはスイッチド・キャパシタ回路におけるキャパシタンス・パラメータを示し、ｆＣＬＫはスイッチド・キャパシタ回路におけるスイッチを制御する制御信号ＳＣＦ_ＣＬＫの周波数を示す。
【００３３】
さらに、そのような実施形態において、信号フィルタ２０２は、ローパスフィルタである。ローパスフィルタの特性にしたがって、信号フィルタ２０２の支配極ｆｐ０は、下記の数式（６）によって与えられることができる。
【００３４】
【数６】
【００３５】
ここで、ＲＥＱＶは信号フィルタ２０２の等価抵抗を示し、ＣＥＱＶは信号フィルタ２０２の等価キャパシタンスを示す。信号フィルタ２０２の等価抵抗ＲＥＱＶは、スイッチド・キャパシタ回路によって提供され、したがって、前記スイッチド・キャパシタ回路の等価抵抗ＲＳＣと同一である。数式（５）および（６）に基づいて、下記の数式（７）が得られる。
【００３６】
【数７】
【００３７】
このように、周波数ｆＣＬＫが高くなる場合、信号フィルタ２０２の支配極ｆｐ０は大きくなり、周波数ｆＣＬＫが低くなる場合、信号フィルタ２０２の支配極ｆｐ０が小さくなる。信号発生器２３０は、信号フィルタ２０２の支配極ｆｐ０を大きくするために制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを高くすることができ、したがって、信号フィルタ２０２のバンド幅を広くすることができる。また、信号発生器２３０は、支配極ｆｐ０を小さくするために周波数ｆＣＬＫを低くすることができ、したがって、信号フィルタ２０２のバンド幅を狭くすることができる。
【００３８】
図３Ａは、本発明の実施形態に係る信号フィルタ２０２のスイッチを制御する制御信号ＳＣＦ_ＣＬＫの実施例の周波数ダイアグラムを示している。図３Ａは、図２と組み合わせて説明される。
【００３９】
図３Ａに示されているように、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫは、周波数ｆＣＬＫ１と周波数ｆＣＬＫ１より低い周波数ｆＣＬＫ２とを持つことができる。一例として、信号発生器２３０は、差入力回路信号ＶＩＮＰ−ＶＩＮＮの状態にしたがって信号フィルタ２０２の支配極ｆｐ０を制御するために、クロック信号ＣＬＫ１およびＣＬＫ２から制御信号ＳＣＦ_ＣＬＫを選択する。クロック信号ＣＬＫ１は周波数ｆＣＬＫ１を持っており、クロック信号ＣＬＫ２は周波数ｆＣＬＫ２を持っている。信号モニタリングシステム２５０がセル電圧Ｖ１，Ｖ２，…，ＶＮのそれぞれをモニタリングできることとなるように、マルチプレクサ２１０は、連続して、セル電圧Ｖ１，Ｖ２，…，ＶＮから一つのセル電圧を選択して、信号フィルタ２０２へ提供することができる。一実施形態において、例えば時間ｔ０において、差動入力信号ＶＩＮＰ−ＶＩＮＮが第１信号（例えば、セル電圧Ｖ１）から第２信号（例えば、セル電圧Ｖ２）に切り換えられたとき、信号発生器２３０は、信号フィルタ２０２を制御するために、周波数ｆＣＬＫ１を持つクロック信号ＣＬＫ１を選択する。信号発生器２３０は、時間をカウントするタイマを有する、こととしてもよい。プリセット期間ＴＰＲＥ１が終了したとき、例えば時間ｔ１で、信号発生器２３０は、信号フィルタ２０２を制御するために、周波数ｆＣＬＫ２を持つクロック信号ＣＬＫ２を選択する。プリセット期間ｔＰＲＥ２が終了したとき、例えば時間ｔ２で、差動入力信号ＶＩＮＰ−ＶＩＮＮが第２信号（例えば、セル電圧Ｖ２）から第３信号（例えば、セル電圧Ｖ３）に切り換えられる。時間ｔ２において、信号発生器２３０は、再び、信号フィルタ２０２を制御するために、クロック信号ＣＬＫ１を選択する。その結果、差動入力信号ＶＩＮＰ−ＶＩＮＮがある信号から他の信号に切り換えられたとき、信号フィルタ２０２は、応答速度を向上させるために、自身のバンド幅を大きくすることができる。プリセット期間ＴＰＲＥ１が終了したとき、信号フィルタ２０２は、ＡＤＣ２２０の精度を向上させるために、自身のバンド幅を小さくすることができる。
【００４０】
一実施形態において、信号発生器２３０は、信号フィルタ２０２を制御するために、クロック信号ＣＬＫ１およびＣＬＫ２から制御信号ＳＣＦ_ＣＬＫを選択する。しかしながら、本発明は、これらの実施形態に限定されるものではない。図３Ｂおよび図３Ｃは、本発明の実施形態に係る、制御信号ＳＣＦ_ＣＬＫの実施例の周波数ダイアグラムを示している。図３Ｂおよび図３Ｃは、図２と組み合わせて説明される。
【００４１】
図３Ｂの実施形態では、信号発生器２３０は、信号フィルタ２０２を制御するために、例えば、ｆＣＬＫ１、ｆ１、ｆ２、およびｆＣＬＫ２など、異なる周波数を持つ３つ以上のクロック信号から制御信号ＳＣＦ_ＣＬＫを選択する。図３Ｃの実施形態では、差動入力信号ＶＩＮＰ−ＶＩＮＮがある信号から他の信号に切り換えられたとき、例えば、時間ｔ０、ｔ２、ｔ４などで、信号発生器２３０は、より高い周波数ｆＣＬＫ１を持つように制御信号ＳＣＦ_ＣＬＫを制御し、その後、図３Ｃに示すように、継続的により低い周波数ｆＣＬＫ２になるまで、制御信号ＳＣＦ_ＣＬＫの周波数を低下させる。
【００４２】
図４Ａおよび図４Ｂは、本発明の一実施形態に係る、図２における信号フィルタ２０２の回路図の一実施例を示している。信号フィルタ２０２は、フィルタ回路と前記フィルタ回路に結合された差動増幅回路４０２とを有する。フィルタ回路は、複数のスイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６と、複数のコンデンサ４３２、４４２、４３４、４４４、４３６、４４６、４３８、４４８、４０４、４０６と、１組の信号線４２２、４２４、４２８、４２６とを有する。
【００４３】
図４Ａおよび図４Ｂに示すように、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６の各スイッチは、符号「ＣＴＬ」が付けられた制御端子（以下、「ＣＴＬ端子」と呼ぶ）と、符号「Ｓ１」が付けられた端子（以下、「Ｓ１端子」と呼ぶ）と、符号「Ｓ２」が付けられた端子（以下、「Ｓ２端子」と呼ぶ）とを有している。ＣＴＬ端子において制御信号は、スイッチの状態を制御できる。例えば、制御信号が論理ハイである場合、スイッチはオン状態にされ、信号がＳ１端子とＳ２端子との間で転送されることができる。制御信号が論理ローである場合、スイッチはオフ状態にされる。
【００４４】
コンデンサ４３２の第１端４５２は、スイッチ４１６_１を介して入力信号ＶＩＮＰを受信するように結合されているとともに、スイッチ４１８_１を介して基準信号ＶＲＥＦＨを受信するように結合されている。コンデンサ４３２の第２端４５４は、スイッチ４１２_１を介して、基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されているとともに、コンデンサ４３６およびスイッチ４１４_４を介して出力信号Ｖ’ＩＮＮを提供するように結合されている。コンデンサ４４２の第１端４５６は、スイッチ４１６_２を介して入力信号ＶＩＮＮを受信するように結合されているとともに、スイッチ４１８_２を介して基準信号ＶＲＥＦＬを受信するように結合されている。コンデンサ４４２の第２端４５８は、スイッチ４１２_２を介して、スイッチスイッチ４１２_１で受信されたものと同じ基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されているとともに、コンデンサ４４６およびスイッチ４１４_５を介して出力信号Ｖ’ＩＮＰを提供するように結合されている。さらに、コンデンサ４３４、４３６、４４６、４４４それぞれの２つの端は、対応するスイッチ４１２_１−スイッチ４１２_６を介して、スイッチ４１２_１およびスイッチ４１２_２で受信されたものと同じ基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されている。また、コンデンサ４３４および４４４は、それぞれ、スイッチ４１４_３および４１４_６を介してフィードバック信号ＶＯＵＴＮおよびＶＯＵＴＰを受信するように結合される。スイッチ４１４_１および４１４_２は、コンデンサ４３８および４４８を制御するように結合されている。
【００４５】
フィルタ回路は、入力コンデンサ４３２および４４２を介して入力信号ＶＩＮＮおよびＶＩＮＰと、基準信号ＶＲＥＦＨおよびＶＲＥＦＬとを受信するとともに、フィードバックコンデンサ４３４および４４４を介してフィードバック信号ＶＯＵＴＮおよびＶＯＵＴＰを受信する。さらにフィルタ回路は、数式（１）にしたがって出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰを出力する。差動増幅回路４０２は、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰを受信するとともに、数式（３ａ）および（３ｂ）にしたがって出力信号ＶＯＵＴＮおよびＶＯＵＴＰを出力する。
【００４６】
一実施形態において、信号フィルタ２０２がノード４５２を介して入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨを交互に受信するとともに、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨによって決定された出力信号Ｖ’ＩＮＮを生成するために、信号フィルタ２０２は、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６を制御するための制御信号ＳＣＦ_ＣＬＫを受信する。また、信号フィルタ２０２は、ノード４５６を介して入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬを交互に受信することができるとともに、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬによって決定された出力信号Ｖ’ＩＮＰを出力することができる。したがって、出力信号Ｖ’ＩＮＰおよびＶ’ＩＮＮ間の差は、数式（１）によって与えられることができる。さらに、信号フィルタ２０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信する。そして、前記差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信するときの該交互についての周波数によって、信号フィルタ２０２の等価抵抗が制御される。前記周波数は、例えば、数式（５）にしたがって、制御信号ＣＦ_ＣＬＫの周波数ｆＣＬＫとする。したがって、信号フィルタ２０２の支配極ｆｐ０は、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを制御することによって、制御される。
【００４７】
より詳細には、スイッチ４１６_１および４１６_２は、信号線４２６に結合されているとともに、信号線４２６におけるクロック信号ＰＨ１Ｂによって制御される。スイッチ４１８_１および４１８_２は、信号線４２８に結合されているとともに、信号線４２８におけるクロック信号ＰＨ２Ｂによって制御される。スイッチ４１２_１−４１２_２（図４Ａ参照）およびスイッチ４１２_３−４１２_６（図４Ｂ参照）は、信号線４２２に結合されているとともに、信号線４２２におけるクロック信号ＰＨ１Ａによって制御される。スイッチ４１４_１−４１４_２（図４Ａ参照）およびスイッチ４１４_３−４１４_６（図４Ｂ参照）は、信号線４２４に結合されているとともに、信号線４２４におけるクロック信号ＰＨ２Ａによって制御される。
【００４８】
非オーバーラップクロック発生器４５０は、制御信号ＳＣＦ_ＣＬＫ（例えばクロック信号）を受信することができるとともに、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを持つ、または周波数ｆＣＬＫに正比例している周波数を持つ、クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂを出力することができる。また、非オーバーラップクロック発生器４５０は、クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂ間の位相差を制御する。図５は、本発明の一実施形態に係る、クロック信号ＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂの波形の実施例を示す。
【００４９】
図５に示されているように、クロック信号ＰＨ１ＡおよびＰＨ２Ａは１組の非オーバーラップ信号であり、クロック信号ＰＨ１ＢおよびＰＨ２Ｂは１組の非オーバーラップ信号である。より詳細には、クロック信号ＰＨ１Ａが論理ハイである場合、クロック信号ＰＨ２Ａは論理ローであり、クロック信号ＰＨ２Ａが論理ハイである場合、クロック信号ＰＨ１Ａは論理ローである。同様に、クロック信号ＰＨ１Ｂが論理ハイである場合、クロック信号ＰＨ２Ｂは論理ローであり、クロック信号ＰＨ２Ｂが論理ハイである場合、クロック信号ＰＨ１Ｂは論理ローである。さらに、クロック信号ＰＨ１Ｂはクロック信号ＰＨ１Ａが遅延されたバージョンであり、クロック信号ＰＨ２Ｂはクロック信号ＰＨ２Ａが遅延されたバージョンである。一例として、クロック信号ＰＨ１Ａの立ち上がりエッジは時間ｔＰ０のときに生じ、クロック信号ＰＨ１Ｂの対応する立ち上がりエッジは時間ｔＰ０から時間Δｔだけ遅延した時間ｔＰ１のときに生じる。さらに、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは、デューティサイクルが同一である。同様に、クロック信号ＰＨ２Ａの立ち上がりエッジは時間ｔＰ４のときに生じ、クロック信号ＰＨ２Ｂの対応する立ち上がりエッジは時間ｔＰ４から時間Δｔだけ遅延した時間ｔＰ５のときに生じる。さらに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは、デューティサイクルが同一である。クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂの周期時間と比較して、遅延時間Δｔは比較的短い。
【００５０】
期間ｔＰ１−ｔＰ２の間、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは論理ハイであるとともに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは論理ローである。したがって、スイッチ４１６_１−４１６_２およびスイッチ４１２_１−４１２_６はオン状態であるとともに、スイッチ４１８_１−４１８_２およびスイッチ４１４_１−４１４_６はオフ状態である。図６Ａに示されているものは、期間ｔＰ１−ｔＰ２の間における、信号フィルタ２０２の等価回路６００の一実施形態である。期間ｔＰ５−ｔＰ６の間、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは論理ローであるとともに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは論理ハイである。したがって、スイッチ４１６_１−４１６_２およびスイッチ４１２_１−４１２_６はオフ状態であるとともに、スイッチ４１８_１−４１８_２およびスイッチ４１４_１−４１４_６はオン状態である。図６Ｂに示されているものは、期間ｔＰ５−ｔＰ６の間における、信号フィルタ２０２の等価回路６００’の一実施形態である。
【００５１】
図６Ａに示されているように、期間ｔＰ１−ｔＰ２の間、コンデンサ４３２は、コンデンサ４３２の第１端４５２を介して入力信号ＶＩＮＰを受信するとともに、コンデンサ４３２の第２端４５４を介して基準信号ＶＲＥＦＨを受信する。コンデンサ４３２に渡る電圧ＶＣ１は、基準信号ＶＲＥＦＨと入力信号ＶＩＮＰの差と等しい（例えば、ＶＣ１＝ＶＲＥＦＨ−ＶＩＮＰ）。コンデンサ４４２は、コンデンサ４４２の第１端４５６を介して入力信号ＶＩＮＮを受信するとともに、コンデンサ４４２の第２端４５８を介して基準信号ＶＲＥＦＨを受信する。コンデンサ４４２に渡る電圧ＶＣ３は、基準信号ＶＲＥＦＨと入力信号ＶＩＮＮの差と等しい（例えば、ＶＣ３＝ＶＲＥＦＨ−ＶＩＮＮ）。さらに、コンデンサ４３４、４３６、４４６、４４４それぞれの２つの端は、基準信号ＶＲＥＦＨを受信する。コンデンサ４３４、４３６、４４６、４４４を渡る電圧は、ゼロボルトである。
【００５２】
図６Ｂに示すように、期間ｔＰ５−ｔＰ６の間、コンデンサ４３２は、コンデンサ４３２の第１端４５２を介して基準信号ＶＲＥＦＨを受信するとともに、コンデンサ４３２の第２端４５４を介して、およびコンデンサ４３６を介して、差動増幅回路４０２に転送される出力信号Ｖ’ＩＮＮを出力する。コンデンサ４４２は、コンデンサ４４２の第１端４５６を介して基準信号ＶＲＥＦＬを受信するとともに、コンデンサ４４２の第２端４５８を介して、およびコンデンサ４４６を介して、差動増幅回路４０２に転送される出力信号Ｖ’ＩＮＰを出力する。より詳細には、コンデンサ４３２の電圧ＶＣ１およびコンデンサ４３６の電あるＶＣ２が急に変化することはなく、コンデンサ４３２の第２端４５４の電圧は、基準信号ＶＲＥＦＨにレベルＶＲＥＦＨ−ＶＩＮＰを加算したものと同一になることができ、出力信号Ｖ’ＩＮＮは、レベルＶＲＥＦＨ＋ＶＲＥＦＨ−ＶＩＮＰにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号Ｖ’ＩＮＮは、下記の数式（８）によって与えられることができる。
【００５３】
【数８】
【００５４】
同様に、コンデンサ４４２の第２端での電圧は、基準信号ＶＲＥＦＬにレベルＶＲＥＦＨ−ＶＩＮＮを加算したもの同一となることができ、出力信号Ｖ’ＩＮＰは、レベルＶＲＥＦＬ＋ＶＲＥＦＨ−ＶＩＮＰにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号Ｖ’ＩＮＰは、下記の数式（９）によって与えられることができる。
【００５５】
【数９】
【００５６】
その結果、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得られる。
【００５７】
換言すれば、一実施形態において、エネルギ蓄積回路６０２は、前記ノードを介して前記入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨを選択的に受信する。エネルギ蓄積回路６０２のノード４５６は、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬを選択的に受信することができる。スイッチ４１４_４のＳ２端子は、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨによって決定された出力信号Ｖ’ＩＮＮを提供する。スイッチ４１４_５のＳ２端子は、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬによって決定された出力信号Ｖ’ＩＮＰを提供する。スイッチ４１４_３のＳ２端子は、出力信号Ｖ’ＩＮＮを示すフィードバック信号ＶＯＵＴＮを受信する。スイッチ４１４_６のＳ２端子は、出力信号Ｖ’ＩＮＰを示すフィードバック信号ＶＯＵＴＰを受信する。エネルギ蓄積回路６０２は、スイッチ４１４_４のＳ２端子において出力信号Ｖ’ＩＮＮを出力するとともに、スイッチ４１４_５のＳ２端子において出力信号Ｖ’ＩＮＳを出力する。出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得られる。
【００５８】
図４Ａ，４Ｂおよび図６Ａ，６Ｂの実施形態では、第１期間（例えば、期間ｔＰ１からｔＰ２）において、コンデンサ４３２の第２端４５４と、コンデンサ４４２の第２端４５８と、コンデンサ４３６および４４６の４つの端子とが、基準信号ＶＲＥＦＨを受信するが、本発明はこれに限定されるものではない。他の実施形態では、第１期間（例えば、期間ｔＰ１からｔＰ２）において、コンデンサ４３２の第１端４５２は入力信号ＶＩＮＰを受信し、コンデンサ４４２の第１端４５６は入力信号ＶＩＮＮを受信する。さらに、コンデンサ４３２の第２端４５４と、コンデンサ４４２の第２端４５８と、コンデンサ４３６および４４６の４つの端子とは、基準信号ＶＲＥＦＨの代わりに、他の基準信号Ｖ’ＲＥＦを受信する。第２期間（例えば、期間ｔＰ５からｔＰ６）において、コンデンサ４３２の第１端４５２は基準信号ＶＲＥＦＨを受信し、コンデンサ４４２の第１端４５６は基準信号ＶＲＥＦＬを受信する。さらに、コンデンサ４３２の第２端４５４はコンデンサ４３６を介して出力信号Ｖ’ＩＮＮを出力し、コンデンサ４４２の第２端４５８はコンデンサ４４６を介して出力信号Ｖ’ＩＮＰを出力する。このような実施形態では、下記の数式（１０）および数式（１１）を得ることができる。
【００５９】
【数１０】
【数１１】
【００６０】
また、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得ることができる。
【００６１】
さらに、エネルギ蓄積回路６０２は、ノード４５２を介して入力信号ＶＩＮＰを受信すること、およびスイッチ４１４_３のＳ２端末を介してフィードバック信号ＶＯＵＴＰを受信すること、を交互にすることができ、さらに、ノード４５６を介して入力信号ＶＩＮＮを受信すること、およびスイッチ４１４_６のＳ２端末を介してフィードバック信号ＶＯＵＴＮを受信すること、を交互にすることができる。そういうわけで、信号フィルタ２０２の支配極ｆｐ０は、入力信号ＶＩＮＰとフィードバック信号ＶＯＵＴＰとを切り換える周波数によって、または、入力信号ＶＩＮＮとフィードバック信号ＶＯＵＴＮとを切り換える周波数によって制御される。一例として、図６Ａに示すように、期間ｔＰ１−ｔＰ２の間、コンデンサ４３２、４４２、４３４、４４４、４３６、４４６を含むエネルギ蓄積回路６０２に蓄積された電荷は、差動入力信号ＶＩＮＰ−ＶＩＮＮによって制御される。例えば、エネルギ蓄積回路６０２に蓄積された電荷ＱＳＣは、ＣＳＣ＊（ＶＩＮＰ−ＶＩＮＮ）で与えられる。ＣＳＣは、エネルギ蓄積回路６０２の容量パラメータを示す。図６Ｂに示すように、期間ｔＰ５−ｔＰ６の間、エネルギ蓄積回路６０２に蓄積された電荷は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮによって制御される。例えば、エネルギ蓄積回路６０２に蓄積された電荷Ｑ’ＳＣは、ＣＳＣ＊（ＶＯＵＴＰ−ＶＯＵＴＮ）によって与えられる。周波数ｆＣＬＫで交互に切り替わる、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮによって、エネルギ蓄積回路６０２に蓄積された電荷が制御されるように、 制御信号ＳＣＦ_ＣＬＫは、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６を制御することができる。周期ＴＣＬＫ（例えば、１／ｆＣＬＫ）においては、エネルギ蓄積回路６０２に蓄積された電荷のなかの電荷ΔＱは、
Ｑ’ＳＣ−ＱＳＣ＝ＣＳＣ＊［（ＶＯＵＴＰ−ＶＯＵＴＮ）−（ＶＩＮＰ−ＶＩＮＮ）］ と等しい。したがって、エネルギ蓄積回路６０２から流れる平均電流ＩＳＣは、
ΔＱ／ＴＣＬＫ＝ＣＳＣ＊ｆＣＬＫ＊［（ＶＯＵＴＰ−ＶＯＵＴＮ）−（ＶＩＮＰ−ＶＩＮＮ）］と等しい。さらに、エネルギ蓄積回路６０２における等価抵抗ＲＳＣは、／ＩＳＣ と等しい。したがって、等価抵抗ＲＳＣは、ＲＳＣ＝１／（ＣＳＣ＊ｆＣＬＫ） によって与えられることができる。その結果、信号フィルタ２０２の支配極ｆｐ０は、周波数ｆＣＬＫによって制御される。
【００６２】
一実施形態において、コンデンサ４３８、４４８、４０４、４０６の容量は、コンデンサ４３２、４４２、４３４、４４４の容量Ｃ０と等しい場合がる。コンデンサ４３２、４４２、４３４、４４４の容量Ｃ０は、０．５＊Ｃ１ と等しい場合がる。コンデンサ４３６、４４６の容量は、容量Ｃ１と等しい場合がある。そのような一実施形態では、信号フィルタ２０２の支配極ｆｐ０は、下記の数式（１２）によって与えられることができる。
【００６３】
【数１２】
【００６４】
ここで、ｆ’ＣＬＫは、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６のスイッチング周波数を示す。したがって、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを制御することによって、信号フィルタ２０２の支配極ｆｐ０を制御することができる。
【００６５】
図４Ａおよび図４Ｂの実施形態では、信号フィルタ２０２はスイッチ４１８_２およびスイッチ４１６_２を有している。しかしながら、他の実施形態では、スイッチ４１８_２およびスイッチ４１６_２を省略することができる。そのような実施形態の一つでは、基準信号ＶＲＥＦＬおよび入力信号ＶＩＮＰを接地することができる。信号フィルタ２０２は、シングルエンド入力信号ＶＩＮＰを受信して、前記入力信号ＶＩＮＰを示す差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを出力することができる。
【００６６】
図７は、本発明の一実施形態に係る信号モニタリングシステムによって実行される動作の実施例のフローチャート７００を示している。図７について、図２、図３Ａ〜図３Ｃ、図４Ａ，図４Ｂ、図５、図６Ａ，図６Ｂと組み合わせて説明する。
【００６７】
ブロック７０２では、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨがエネルギ蓄積回路６０２の例えばノード４５２で選択的に受信される。また、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨは、エネルギ蓄積回路６０２の例えばノード４５６で選択的に受信される。
【００６８】
ブロック７０４では、入力信号ＶＩＮＰと基準信号ＶＲＥＦＨにしたがって、出力信号Ｖ’ＩＮＮがスイッチ４１４_４のＳ２端末から出力されるとともに、入力信号ＶＩＮＮと基準信号ＶＲＥＦＬにしたがって、出力信号Ｖ’ＩＮＰがスイッチ４１４_５のＳ２端末から出力される。
【００６９】
ブロック７０６では、出力信号Ｖ’ＩＮＮを示すフィードバック信号ＶＯＵＴＮがエネルギ蓄積回路６０２における例えばスイッチ４１４_３のＳ２端末で受信されるとともに、出力信号Ｖ’ＩＮＰを示すフィードバック信号ＶＯＵＴＰがエネルギ蓄積回路６０２における例えばスイッチ４１４_６のＳ２端末で受信される。入力信号ＶＩＮＰおよびフィードバック信号ＶＯＵＴＮがエネルギ蓄積回路６０２で交互に受信されるとともに、入力信号ＶＩＮＮおよびフィードバック信号ＶＯＵＴＰがエネルギ蓄積回路６０２で受信される。換言すれば、エネルギ蓄積回路６０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動フィードバック信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信する。
【００７０】
ブロック７０８では、エネルギ蓄積回路６０２で受信される差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動フィードバック信号ＶＯＵＴＰ−ＶＯＵＴＮについての前記周波数ｆＣＬＫを制御することによって、信号フィルタ２０２の支配極ｆｐ０が制御される。
【００７１】
したがって、一実施形態において、本発明は、入力信号をモニタリングするための信号モニタリングシステムを提供する。前記信号モニタリングシステムは、一実施形態において、入力信号をフィルタリングするためのスイッチドキャパシタ・フィルタを有し、ＡＤＣに差動出力信号を提供する。差動出力信号がＡＤＣについての所望範囲内になるように、さらに、信号フィルタの支配極が適切に制御されるように、クロック信号は信号フィルタ内のスイッチを制御する。前記信号モニタリングシステムは、例えば、多重信号モニタリングシステム、バッテリ・モニタリングシステムなどの様々な用途で使用されることができる。
【００７２】
上記の発明の詳細な説明および図面は本発明の実施形態を示しているが、添付の特許請求の範囲で定義された本願発明の本質の趣旨および範囲から逸脱することなく、上記実施形態に様々な追加、変更および置換をすることが可能である、と理解される。本発明は、本発明の本質から逸脱することなく、フォーム、構造、配置、比率、素材、要素およびコンポーネントを変更して使用されることができるとともに、その他に、本発明の本質から逸脱することなく、特定環境に特に適合するように、および必要条件で動作するように、発明の実施で使用される、と当業者は理解する。したがって、ここで開示された実施形態は、一例であって限定するものではない、とあらゆる点でみなされ、特許請求の範囲によって示された本発明の範囲およびそれらの法的な均等物は、上記の明細書では限定されない。
【符号の説明】
【００７３】
２０２ 信号フィルタ
２１０ マルチプレクサ
２２０ ＡＤＣ
２３０ 信号発生器
２５０ 信号モニタリングシステム
【技術分野】
【０００１】
本発明は、信号モニタリングシステムに関するものである。
［関連出願］
本出願は、２０１０年６月２２日に出願された米国仮出願Ｎｏ．６１／３５７，１８１の優先権の利益を主張し、その全てが引用によってここに組み込まれている。
【背景技術】
【０００２】
図１は、従来の信号モニタリングシステム１００を示している。信号モニタリングシステム１００は、差動抵抗コンデンサ（ＲＣ）ローパスフィルタ（ＬＰＦ）１０２と差動アナログ／デジタル変換器（ＡＤＣ）１０４とを有している。差動ＡＤＣ１０４は、差動ＲＣ ＬＰＦ１０２に結合された入力端子ＩＮＰおよびＩＮＮを有している。差動ＲＣ ＬＰＦ１０２は、入力信号ＶＩＮを受信して、前記入力信号ＶＩＮに混入された高周波ノイズをブロックまたは減衰させるとともに、前記入力信号ＶＩＮの低周波部分Ｖ’ＩＮを差動ＡＤＣ１０４に通過させる。差動ＲＣ ＬＰＦ１０２は、出力信号ＶＯＵ１およびＶＯＵＴ２の組を生成することができるとともに、出力信号ＶＯＵ１およびＶＯＵＴ２の間の差が、差動ＲＣ ＬＰＦ１０２のゲインｇ１０２が乗算された前記低周波部分Ｖ’ＩＮと等しくなるように、例えば、ＶＯＵＴ２−ＶＯＵ１＝ＶＩＮ＊ｇ１０２ となるように、制御することができる。差動ＡＤＣ１０４は、例えば、ＶＤ ＝ＶＯＵＴ２−ＶＯＵ１である、差分信号ＶＤを受信することができるとともに、差分信号ＶＤを示すデジタル信号１０６を生成することができる。
【０００３】
しかしながら、従来の信号モニタリングシステム１００では、システム応答速度とモニタリング精度との間にトレードオフがある。より詳細には、ローパスフィルタの特性に応じて、差動ＲＣ ＬＰＦ１０２の支配極ｆｐ（または第１極）が、
数式 ｆｐ ＝ １／（２π＊Ｒ＊Ｃ) によって与えられる。
ここで、Ｒは差動ＲＣ ＬＰＦ１０２の等価抵抗を表し、Ｃは差動ＲＣ ＬＰＦ１０２の等価キャパシタンスを表す。差動ＲＣ ＬＰＦ１０２の等価抵抗および等価キャパシタンスは一定であるので、差動ＲＣ ＬＰＦ１０２の支配極ｆｐも一定である。したがって、支配極ｆｐによって決定される差動ＲＣ ＬＰＦ１０２のバンド幅もまた一定である。
【０００４】
一方、入力信号ＶＩＮの変化量にしたがって出力信号ＶＯＵ１およびＶＯＵＴ２が変化するように、差動ＲＣ ＬＰＦ１０２の応答速度を速くするために、差動ＲＣ ＬＰＦ１０２のバンド幅を拡げる必要がある。しかしながら、差動ＲＣ ＬＰＦ１０２のバンド幅が広ければ広いほど、より多く、入力信号ＶＩＮに混入されるノイズが差動ＡＤＣ１０４まで通過することとなる。換言すれば、差動ＲＣ ＬＰＦ１０２のバンド幅を拡げれば、信号モニタリングシステム１００のモニタリング精度を低減することとなる。他方では、差動ＡＤＣ１０４まで通過するノイズを低減させるためには、差動ＲＣ ＬＰＦ１０２のバンド幅を狭くする必要がある。しかしながら、差動ＲＣ ＬＰＦ１０２のバンド幅が狭ければ狭いほど、差動ＲＣ ＬＰＦ１０２の応答速度が遅くなる。したがって、応答速度とモニタリング精度との間には、トレードオフの関係がある。従来の信号モニタリングシステム１００では、応答速度およびモニタリング精度の両方を向上させることは困難である。
【０００５】
さらに、入力信号ＶＩＮが０Ｖから５Ｖの範囲であって、差動ＲＣ ＬＰＦ１０２のゲインｇ１０２が１と同一である場合、差動ＲＣ ＬＰＦ１０２から差動ＡＤＣ１０４への差分信号ＶＤもまた０Ｖから５Ｖの範囲となる。差動ＡＤＣ１０４がバイポーラ型入力ＡＤＣであるので、差動ＡＤＣ１０４の差動入力の範囲は、少なくとも−５Ｖから５Ｖである。差動ＡＤＣ１０４が１２ビットＡＤＣである場合、差動ＡＤＣ１０４の最下位ビット（ＬＳＢ）は、数式 ＬＳＢ ＝ ５／２11＝２．４４ ｍＶ で与えられる。最下位ビットが大きければ大きいほど、差動ＡＤＣ１０４の測定精度が低くなる。しかしながら、信号モニタリングシステム１００では、差動ＡＤＣ１０４の差動入力範囲の半分、例えば、−５Ｖから０Ｖ が無駄にされる。
【発明の概要】
【課題を解決するための手段】
【０００６】
一実施形態において、信号フィルタは、ノードと、第１端と、第２端と、前記ノード並びに前記第１および第２端に結合されたエネルギ蓄積回路とを有する。前記ノードは、入力信号および基準信号を選択的に受信する。前記第１端は、前記入力信号および基準信号によって特定された出力信号を提供する。前記第２端は、前記出力信号を示すフィードバック信号を受信する。前記エネルギ蓄積回路は、前記入力信号および基準信号に基づいて前記第１端で前記出力信号を発生させる。また、前記エネルギ蓄積回路は、前記ノードを介して前記入力信号を受信するとともに、前記第２端を介して前記フィードバック信号を受信する、これらの動作を交互に実行する。前記信号フィルタの支配極は、前記第１入力信号および前記フィードバック信号が交代されることについての周波数によって制御される。
【０００７】
本発明の実施形態の特徴および利点は、以下に続く詳細な説明によって、および同一の参照符号が同一の構成要素を示す図面を参照することによって、明白になる。
【図面の簡単な説明】
【０００８】
【図１】図１は、従来の信号モニタリングシステムを示している。
【図２】図２は、本発明の実施形態に係るバッテリーモニタリングシステムの一実施例のブロック図を示している。
【図３Ａ】図３Ａは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図３Ｂ】図３Ｂは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図３Ｃ】図３Ｃは、本発明の実施形態に係るクロック信号の実施例の周波数ダイアグラムを示している。
【図４Ａ】図４Ａは、本発明の一実施形態に係るスイッチドキャパシタ・フィルタの回路図の一実施例を示している。
【図４Ｂ】図４Ｂは、本発明の一実施形態に係るスイッチドキャパシタ・フィルタの回路図の一実施例を示している。
【図５】図５は、本発明の一実施形態に係るクロック信号の実施例の波形ダイヤグラムを示している。
【図６Ａ】図６Ａは、本発明の一実施形態に係る、図４Ａおよび図４Ｂのスイッチドキャパシタ・フィルタの実施例の等価回路図を示している
【図６Ｂ】図６Ｂは、本発明の一実施形態に係る、図４Ａおよび図４Ｂのスイッチドキャパシタ・フィルタの実施例の等価回路図を示している
【図７】図７は、本発明の一実施形態に係る信号モニタリングシステムによって実行される動作の実施例のフローチャートを示している。
【発明を実施するための形態】
【０００９】
本発明の実施形態を以下に詳細に説明する。本発明はこれらの実施形態に関して説明されるが、無論、本発明はこれらの実施態様に限定されるものではない。反対に、本発明は、付随する請求項により規定される本発明の精神および範囲内に含まれる代案、修正および等価の内容を含むものとする。
【００１０】
さらに、下記の本発明の詳細な説明で、本発明を完全に理解するために、多くの具体的な詳細を記載する。しかし、当業者には理解される様に、本発明は、これらの具体的な詳細が無くても実行することができる。また、良く知られている方法、手順、成分、および回路は、本発明の態様を不必要に混乱させない様に、詳細には説明していない。
【００１１】
一実施形態において、本発明は、差動フィルタとアナログ／デジタル変換器（ＡＤＣ）などの差動変換回路とを含む、信号モニタリングシステムを提供する。前記信号モニタリングシステムは、前記フィルタのバンド幅を制御するために前記フィルタの支配極を制御する。前記フィルタのバンド幅を制御することによって、前記信号モニタリングシステムの応答速度と前記信号モニタリングシステムのモニタリング精度とが向上される。さらに、前記フィルタは、前記ＡＤＣの差動入力範囲が全体的に利用されるように、前記ＡＤＣの差動入力信号のレベルを制御することができる。また、前記ＡＤＣの測定精度を向上させるように、前記ＡＤＣの差動入力範囲は、狭くされることができる。
【００１２】
図２は、本発明の実施形態に係るバッテリーモニタリングシステム２００の一実施例のブロック図を示している。バッテリーモニタリングシステム２００は、一組のセル240_1, 240_2,…, 240_N（例えばリチウム・イオン・バッテリセルまたは鉛酸バッテリーセルなど）を有する。バッテリーモニタリングシステム２００は、セル240_1, 240_2,…, 240_Nのセル電圧をモニタリングする動作が可能である信号モニタリングシステム２５０をさらに有する。信号モニタリングシステム２５０は、マルチプレクサ２１０と、信号フィルタ２０２（例えばスイッチド・キャパシタ（ＳＣ）フィルタなど）と、ＡＤＣ２２０（例えば差動ＡＤＣなど）と、信号発生器２３０とを有する。一実施形態において、信号フィルタ２０２は、差動スイッチド・キャパシタ・ローパスフィルタである。
【００１３】
図２に示されているように、マルチプレクサ２１０は、一組の信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）および基準信号ＶＲＥＦ０を受信して、入力信号ＶＩＮＮおよび入力信号ＶＩＮＰを信号フィルタ２０２に出力する。一実施形態において、基準信号ＶＲＥＦ０は、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）のためのコモングランドとして使用される。基準信号ＶＲＥＦ０は、接地されることとしてもよく、または基準電圧源（図２では図示せず）によって提供されるものとしてもよい。図２の実施形態において、入力信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）は、セル240_1, 240_2,…, 240_Nのプラス電極での端子電圧であり、基準信号ＶＲＥＦ０は接地されている。
【００１４】
一実施形態において、入力信号ＶＩＮＮは、接地されていることとしてもよい。そうすると、信号フィルタ２０２は、シングルエンド信号（例えば、入力信号ＶＩＮＰ）を受信して、差動出力信号をＡＤＣ２２０に出力する。入力信号ＶＩＮＰは、セル240_1, 240_2,…, 240_Nのセル電圧Ｖ１，Ｖ２，…，ＶＮから選択されるものとすることができる。一例として、マルチプレクサ２１０は、端子電圧ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）および基準信号ＶＲＥＦ０を受信して、セル電圧Ｖ１，Ｖ２，…，ＶＮを出力する。ここで、セル電圧Ｖ１，Ｖ２，…，ＶＮは、差ＶＩＮ（１）−ＶＲＥＦ０, ＶＩＮ（２）− ＶＩＮ（１）, …, ＶＩＮ（Ｎ）−ＶＩＮ（Ｎ−１）にそれぞれ等しい。マルチプレクサ２１０は、さらに、セル電圧Ｖ１，Ｖ２，…，ＶＮから入力信号ＶＩＮＰを選択して、前記入力信号ＶＩＮＰを信号フィルタ２０２に送出する。
【００１５】
他の実施形態において、入力信号ＶＩＮＮおよびＶＩＮＰは、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）およびＶＲＥＦ０から選択される。例えば、マルチプレクサ２１０は、信号ＶＩＮ（１）、ＶＩＮ（２）、…、ＶＩＮ（Ｎ）およびＶＲＥＦ０から選択された２つの信号を信号フィルタに送出するための一組のスイッチングチャンネルを有する。前記一組のスイッチングチャンネルは、様々な構造を持つこととしてもよい。一実施形態において、信号フィルタ２０２が差動入力信号ＶＩＮ（１）−ＶＲＥＦ０（例えば、セル電圧Ｖ１）を受信するように、マルチプレクサ２１０は、信号のＶＩＮ（１）およびＶＲＥＦ０を信号フィルタ２０２に送出するために、２つのスイッチングチャンネルをオン状態にすることができる。同様に、信号フィルタ２０２がセル電圧Ｖ１，Ｖ２，…，ＶＮを連続して受信することができるように、マルチプレクサ２１０は、スイッチングチャンネルを連続してオン状態にすることができる。
【００１６】
信号フィルタ２０２は、第１入力信号ＶＩＮＰを受信するための入力端子ＩＮＰ１と、第２入力信号ＶＩＮＮを受信するための入力端子ＩＮＮ１と、出力信号ＶＯＵＴＮを出力するための出力端子ＯＵＴＮ１と、出力信号ＶＯＵＴＰを出力するための出力端子ＯＵＴＰ１とを有する。信号フィルタ２０２は、入力信号ＶＩＮＮおよびＶＩＮＰ間の差と等しい差動入力信号を受信して、出力信号ＶＯＵＴＮおよびＶＯＵＴＰ間の差と等しい差動出力信号を出力する。差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、差動入力信号ＶＩＮＰ−ＶＩＮＮを示し、例えば、差ＶＯＵＴＰ−ＶＯＵＴＮが差ＶＩＮＰ−ＶＩＮＮに比例する。ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを受信して、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを示し、さらに差動入力信号ＶＩＮＰ−ＶＩＮＮを示すデジタル信号２２６を出力する。
【００１７】
一実施形態において、信号発生器２３０は、クロック信号発生器であることとしてもよい。前記クロック信号発生器は、信号フィルタ２０２を制御するためのクロック信号ＣＬＫ１およびＣＬＫ２のような制御信号を発生させるための１つ以上の発振器を有している。クロック信号ＣＬＫ１およびＣＬＫ２は、差動入力信号ＶＩＮＰ−ＶＩＮＮの状態に応じて信号フィルタ２０２の支配極（または第１極）ｆｐ０を制御する。図２の実施形態において、信号発生器２３０は、信号フィルタ２０２の外側に配置されている。しかしながら、信号発生器２３０が信号フィルタ２０２の内側に配置されていることとしてもよい。
【００１８】
好適なものとして、信号モニタリングシステム２５０がＡＤＣ２２０の差動入力範囲の全体を利用できることとなるように、信号フィルタ２０２の差動出力範囲が制御されることとしてもよい。これは、ＡＤＣ２２０の差動入力範囲を狭くすることができるようにして、ＡＤＣ２２０の測定精度を高めるための構成である。さらに、信号モニタリングシステム２５０の応答速度、例えば、入力信号ＶＩＮＮおよびＶＩＮＰの変化に応じて出力信号ＶＯＵＴＮおよびＶＯＵＴＰが変化することについての速度、は増加する。信号モニタリングシステム２５０のモニタリング精度、例えば入力信号ＶＩＮＮおよびＶＩＮＰ間の差を示すデジタル信号２２６の精度もまた、改善される。
【００１９】
より詳細には、一実施形態において、信号フィルタ２０２は第１入力信号ＶＩＮＮおよび第２入力信号ＶＩＮＰを受信するとともに、前記第１入力信号ＶＩＮＮおよび第２入力信号ＶＩＮＰにしたがって、さらに、基準信号ＶＲＥＦＨおよび基準信号ＶＲＥＦＬにしたがって、第１出力信号Ｖ’ＩＮＮおよび第２出力信号Ｖ’ＩＮＰ（図２に図示せず）を発生する。基準信号ＶＲＥＦＨおよび基準信号ＶＲＥＦは、信号フィルタ２０２の内側または外側に実装される基準信号源（図２では図示せず）によって提供されることができる。信号フィルタ２０２は、出力信号Ｖ’ＩＮＮと出力信号Ｖ’ＩＮＰとの差が、（入力信号ＶＩＮＮおよびＶＩＮＰ間の差）マイナス（基準信号ＶＲＥＦＨおよびＶＲＥＦＬ間の差）と等しくなるように、出力信号Ｖ’ＩＮＮの電圧レベルと出力信号Ｖ’ＩＮＰの電圧レベルとを制御する。換言すれば、出力信号Ｖ’ＩＮＮと出力信号Ｖ’ＩＮＰとの差は、下記の数式（１）によって与えられることができる。
【００２０】
【数１】
【００２１】
一実施形態において、信号フィルタ２０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮを受信し、前記差動入力信号ＶＩＮＰ−ＶＩＮＮを差分信号Ｖ’ＩＮＰ−Ｖ’ＩＮＮに変換するとともに、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを生成する。前記差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、差分信号Ｖ’ＩＮＰ−Ｖ’ＩＮＮに信号フィルタ２０２のゲインｇ２０２が乗算された信号に等しい。上記の数式（１）によれば、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮは、下記の数式（２）によって与えられることができる。
【００２２】
【数２】
【００２３】
したがって、信号フィルタ２０２の差動出力範囲は、基準信号ＶＲＥＦＨおよびＶＲＥＦＬによって制御される。ＶＣＯＭは信号フィルタ２０２の出力コモンモード電圧であり、例えば、ＶＣＯＭ＝（ＶＯＵＴＰ＋ＶＯＵＴＮ）／２ であることとしてもよい。したがって、出力信号ＶＯＵＴＰおよびＶＯＵＴＮの電圧レベルは、それぞれ、下記の数式（３ａ）および（３ｂ）によって与えられることができる。
【００２４】
【数３】
【００２５】
その結果、出力信号ＶＯＵＴＰおよびＶＯＵＴＮの範囲は、出力コモンモード電圧ＶＣＯＭと、基準信号ＶＲＥＦＨおよびＶＲＥＦＬとによって制御される。
【００２６】
一実施形態において、基準信号ＶＲＥＦＨおよびＶＲＥＦＬは、差ＶＲＥＦＨ−ＶＲＥＦＬが差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲内になるように設定される。したがって、差Ｖ’ＩＮＰ−Ｖ’ＩＮＮの最大絶対値、例えばレベル｜Ｖ’ＩＮＰ−Ｖ’ＩＮＮ｜の最大値は、差ＶＩＮＰ−ＶＩＮＮの最大絶対値、例えば、レベル｜ＶＩＮＰ−ＶＩＮＮ｜の最大値よりも小さい。そういうわけで、ＡＤＣ２２０の差動入力範囲を狭くすることができる。一例として、差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲は、０Ｖから最大レベルＶＭＡＸまでである。基準信号ＶＲＥＦＨおよびＶＲＥＦＬは、差ＶＲＥＦＨ−ＶＲＥＦＬが前記最大レベルＶＭＡＸの半分（例えば、ＶＲＥＦＨ−ＶＲＥＦＬ＝ＶＭＡＸ／２）と等しくなるように設定される。したがって、上記の数式（１）および（２）に基づいて、下記の数式（４）が得られる。
【００２７】
【数４】
【００２８】
差動入力信号ＶＩＮＰ−ＶＩＮＮの範囲が０Ｖから最大レベルＶＭＡＸまでであるので、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮの範囲は、レベル−（ＶＭＡＸ／２）＊ｇ２０２からレベル（ＶＭＡＸ／２）＊ｇ２０２までとなる。信号フィルタ２０２のゲインｇ２０２が１と等しく、さらに、前記最大レベルＶＭＡＸが５Ｖに等しい場合、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮの範囲は、−２．５Ｖから２．５Ｖまでとなる。したがって、ＡＤＣ２２０の差動入力範囲は、少なくとも、−２．５Ｖから２．５Ｖまでに設定されることができる。そういうわけで、ＡＤＣ２２０の差動入力範囲を完全に利用することができる。ＡＤＣ２２０が１２ビットＡＤＣである場合、ＡＤＣ２２０の最下位ビット（ＬＳＢ）は、
ＬＳＢ＝２．５／２１１＝１．２２ｍＶ となる。
図１における従来の信号モニタリングシステム１００のＡＤＣと比較して、図２のＡＤＣ２２０は、差動入力範囲をより小さくすることができて、最下位ビット（ＬＳＢ）をより小さくすることができる。その結果、ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮをより正確に測定することができる。
【００２９】
そのような一実施形態において、ＡＤＣ２２０は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを代表するデジタル信号ＤＩＧＩＮを生成するとともに、前記デジタル信号ＤＩＧＩＮに基準デジタル信号ＤＩＧＲＥＦを加算したものに等しいデジタル信号２２６を出力する。前記基準デジタル信号ＤＩＧＲＥＦは、差ＶＲＥＦＨ−ＶＲＥＦＬを示す。したがって、デジタル信号２２６は、差動入力信号ＶＩＮＰ−ＶＩＮＮを表す。
【００３０】
一実施形態において、信号フィルタ２０２は、スイッチド・キャパシタ回路を有している。等価抵抗ＲＳＣを提供するために、クロック信号ＣＬＫ１およびＣＬＫ２から選択された制御信号ＳＣＦ_ＣＬＫは、例えば、スイッチド・キャパシタ回路のスイッチを交互にオンオフさせるように制御する。スイッチド・キャパシタ回路は様々な構造を持つことができるとともに、スイッチド・キャパシタ回路の等価抵抗ＲＳＣは、下記の数式（５）によって与えられる。
【００３１】
【数５】
【００３２】
ここで、ＣＳＣはスイッチド・キャパシタ回路におけるキャパシタンス・パラメータを示し、ｆＣＬＫはスイッチド・キャパシタ回路におけるスイッチを制御する制御信号ＳＣＦ_ＣＬＫの周波数を示す。
【００３３】
さらに、そのような実施形態において、信号フィルタ２０２は、ローパスフィルタである。ローパスフィルタの特性にしたがって、信号フィルタ２０２の支配極ｆｐ０は、下記の数式（６）によって与えられることができる。
【００３４】
【数６】
【００３５】
ここで、ＲＥＱＶは信号フィルタ２０２の等価抵抗を示し、ＣＥＱＶは信号フィルタ２０２の等価キャパシタンスを示す。信号フィルタ２０２の等価抵抗ＲＥＱＶは、スイッチド・キャパシタ回路によって提供され、したがって、前記スイッチド・キャパシタ回路の等価抵抗ＲＳＣと同一である。数式（５）および（６）に基づいて、下記の数式（７）が得られる。
【００３６】
【数７】
【００３７】
このように、周波数ｆＣＬＫが高くなる場合、信号フィルタ２０２の支配極ｆｐ０は大きくなり、周波数ｆＣＬＫが低くなる場合、信号フィルタ２０２の支配極ｆｐ０が小さくなる。信号発生器２３０は、信号フィルタ２０２の支配極ｆｐ０を大きくするために制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを高くすることができ、したがって、信号フィルタ２０２のバンド幅を広くすることができる。また、信号発生器２３０は、支配極ｆｐ０を小さくするために周波数ｆＣＬＫを低くすることができ、したがって、信号フィルタ２０２のバンド幅を狭くすることができる。
【００３８】
図３Ａは、本発明の実施形態に係る信号フィルタ２０２のスイッチを制御する制御信号ＳＣＦ_ＣＬＫの実施例の周波数ダイアグラムを示している。図３Ａは、図２と組み合わせて説明される。
【００３９】
図３Ａに示されているように、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫは、周波数ｆＣＬＫ１と周波数ｆＣＬＫ１より低い周波数ｆＣＬＫ２とを持つことができる。一例として、信号発生器２３０は、差入力回路信号ＶＩＮＰ−ＶＩＮＮの状態にしたがって信号フィルタ２０２の支配極ｆｐ０を制御するために、クロック信号ＣＬＫ１およびＣＬＫ２から制御信号ＳＣＦ_ＣＬＫを選択する。クロック信号ＣＬＫ１は周波数ｆＣＬＫ１を持っており、クロック信号ＣＬＫ２は周波数ｆＣＬＫ２を持っている。信号モニタリングシステム２５０がセル電圧Ｖ１，Ｖ２，…，ＶＮのそれぞれをモニタリングできることとなるように、マルチプレクサ２１０は、連続して、セル電圧Ｖ１，Ｖ２，…，ＶＮから一つのセル電圧を選択して、信号フィルタ２０２へ提供することができる。一実施形態において、例えば時間ｔ０において、差動入力信号ＶＩＮＰ−ＶＩＮＮが第１信号（例えば、セル電圧Ｖ１）から第２信号（例えば、セル電圧Ｖ２）に切り換えられたとき、信号発生器２３０は、信号フィルタ２０２を制御するために、周波数ｆＣＬＫ１を持つクロック信号ＣＬＫ１を選択する。信号発生器２３０は、時間をカウントするタイマを有する、こととしてもよい。プリセット期間ＴＰＲＥ１が終了したとき、例えば時間ｔ１で、信号発生器２３０は、信号フィルタ２０２を制御するために、周波数ｆＣＬＫ２を持つクロック信号ＣＬＫ２を選択する。プリセット期間ｔＰＲＥ２が終了したとき、例えば時間ｔ２で、差動入力信号ＶＩＮＰ−ＶＩＮＮが第２信号（例えば、セル電圧Ｖ２）から第３信号（例えば、セル電圧Ｖ３）に切り換えられる。時間ｔ２において、信号発生器２３０は、再び、信号フィルタ２０２を制御するために、クロック信号ＣＬＫ１を選択する。その結果、差動入力信号ＶＩＮＰ−ＶＩＮＮがある信号から他の信号に切り換えられたとき、信号フィルタ２０２は、応答速度を向上させるために、自身のバンド幅を大きくすることができる。プリセット期間ＴＰＲＥ１が終了したとき、信号フィルタ２０２は、ＡＤＣ２２０の精度を向上させるために、自身のバンド幅を小さくすることができる。
【００４０】
一実施形態において、信号発生器２３０は、信号フィルタ２０２を制御するために、クロック信号ＣＬＫ１およびＣＬＫ２から制御信号ＳＣＦ_ＣＬＫを選択する。しかしながら、本発明は、これらの実施形態に限定されるものではない。図３Ｂおよび図３Ｃは、本発明の実施形態に係る、制御信号ＳＣＦ_ＣＬＫの実施例の周波数ダイアグラムを示している。図３Ｂおよび図３Ｃは、図２と組み合わせて説明される。
【００４１】
図３Ｂの実施形態では、信号発生器２３０は、信号フィルタ２０２を制御するために、例えば、ｆＣＬＫ１、ｆ１、ｆ２、およびｆＣＬＫ２など、異なる周波数を持つ３つ以上のクロック信号から制御信号ＳＣＦ_ＣＬＫを選択する。図３Ｃの実施形態では、差動入力信号ＶＩＮＰ−ＶＩＮＮがある信号から他の信号に切り換えられたとき、例えば、時間ｔ０、ｔ２、ｔ４などで、信号発生器２３０は、より高い周波数ｆＣＬＫ１を持つように制御信号ＳＣＦ_ＣＬＫを制御し、その後、図３Ｃに示すように、継続的により低い周波数ｆＣＬＫ２になるまで、制御信号ＳＣＦ_ＣＬＫの周波数を低下させる。
【００４２】
図４Ａおよび図４Ｂは、本発明の一実施形態に係る、図２における信号フィルタ２０２の回路図の一実施例を示している。信号フィルタ２０２は、フィルタ回路と前記フィルタ回路に結合された差動増幅回路４０２とを有する。フィルタ回路は、複数のスイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６と、複数のコンデンサ４３２、４４２、４３４、４４４、４３６、４４６、４３８、４４８、４０４、４０６と、１組の信号線４２２、４２４、４２８、４２６とを有する。
【００４３】
図４Ａおよび図４Ｂに示すように、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６の各スイッチは、符号「ＣＴＬ」が付けられた制御端子（以下、「ＣＴＬ端子」と呼ぶ）と、符号「Ｓ１」が付けられた端子（以下、「Ｓ１端子」と呼ぶ）と、符号「Ｓ２」が付けられた端子（以下、「Ｓ２端子」と呼ぶ）とを有している。ＣＴＬ端子において制御信号は、スイッチの状態を制御できる。例えば、制御信号が論理ハイである場合、スイッチはオン状態にされ、信号がＳ１端子とＳ２端子との間で転送されることができる。制御信号が論理ローである場合、スイッチはオフ状態にされる。
【００４４】
コンデンサ４３２の第１端４５２は、スイッチ４１６_１を介して入力信号ＶＩＮＰを受信するように結合されているとともに、スイッチ４１８_１を介して基準信号ＶＲＥＦＨを受信するように結合されている。コンデンサ４３２の第２端４５４は、スイッチ４１２_１を介して、基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されているとともに、コンデンサ４３６およびスイッチ４１４_４を介して出力信号Ｖ’ＩＮＮを提供するように結合されている。コンデンサ４４２の第１端４５６は、スイッチ４１６_２を介して入力信号ＶＩＮＮを受信するように結合されているとともに、スイッチ４１８_２を介して基準信号ＶＲＥＦＬを受信するように結合されている。コンデンサ４４２の第２端４５８は、スイッチ４１２_２を介して、スイッチスイッチ４１２_１で受信されたものと同じ基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されているとともに、コンデンサ４４６およびスイッチ４１４_５を介して出力信号Ｖ’ＩＮＰを提供するように結合されている。さらに、コンデンサ４３４、４３６、４４６、４４４それぞれの２つの端は、対応するスイッチ４１２_１−スイッチ４１２_６を介して、スイッチ４１２_１およびスイッチ４１２_２で受信されたものと同じ基準信号（例えば、基準信号ＶＲＥＦＨ、または図４Ａでは図示していない他の基準信号Ｖ’ＲＥＦ）を受信するように結合されている。また、コンデンサ４３４および４４４は、それぞれ、スイッチ４１４_３および４１４_６を介してフィードバック信号ＶＯＵＴＮおよびＶＯＵＴＰを受信するように結合される。スイッチ４１４_１および４１４_２は、コンデンサ４３８および４４８を制御するように結合されている。
【００４５】
フィルタ回路は、入力コンデンサ４３２および４４２を介して入力信号ＶＩＮＮおよびＶＩＮＰと、基準信号ＶＲＥＦＨおよびＶＲＥＦＬとを受信するとともに、フィードバックコンデンサ４３４および４４４を介してフィードバック信号ＶＯＵＴＮおよびＶＯＵＴＰを受信する。さらにフィルタ回路は、数式（１）にしたがって出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰを出力する。差動増幅回路４０２は、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰを受信するとともに、数式（３ａ）および（３ｂ）にしたがって出力信号ＶＯＵＴＮおよびＶＯＵＴＰを出力する。
【００４６】
一実施形態において、信号フィルタ２０２がノード４５２を介して入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨを交互に受信するとともに、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨによって決定された出力信号Ｖ’ＩＮＮを生成するために、信号フィルタ２０２は、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６を制御するための制御信号ＳＣＦ_ＣＬＫを受信する。また、信号フィルタ２０２は、ノード４５６を介して入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬを交互に受信することができるとともに、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬによって決定された出力信号Ｖ’ＩＮＰを出力することができる。したがって、出力信号Ｖ’ＩＮＰおよびＶ’ＩＮＮ間の差は、数式（１）によって与えられることができる。さらに、信号フィルタ２０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信する。そして、前記差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信するときの該交互についての周波数によって、信号フィルタ２０２の等価抵抗が制御される。前記周波数は、例えば、数式（５）にしたがって、制御信号ＣＦ_ＣＬＫの周波数ｆＣＬＫとする。したがって、信号フィルタ２０２の支配極ｆｐ０は、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを制御することによって、制御される。
【００４７】
より詳細には、スイッチ４１６_１および４１６_２は、信号線４２６に結合されているとともに、信号線４２６におけるクロック信号ＰＨ１Ｂによって制御される。スイッチ４１８_１および４１８_２は、信号線４２８に結合されているとともに、信号線４２８におけるクロック信号ＰＨ２Ｂによって制御される。スイッチ４１２_１−４１２_２（図４Ａ参照）およびスイッチ４１２_３−４１２_６（図４Ｂ参照）は、信号線４２２に結合されているとともに、信号線４２２におけるクロック信号ＰＨ１Ａによって制御される。スイッチ４１４_１−４１４_２（図４Ａ参照）およびスイッチ４１４_３−４１４_６（図４Ｂ参照）は、信号線４２４に結合されているとともに、信号線４２４におけるクロック信号ＰＨ２Ａによって制御される。
【００４８】
非オーバーラップクロック発生器４５０は、制御信号ＳＣＦ_ＣＬＫ（例えばクロック信号）を受信することができるとともに、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを持つ、または周波数ｆＣＬＫに正比例している周波数を持つ、クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂを出力することができる。また、非オーバーラップクロック発生器４５０は、クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂ間の位相差を制御する。図５は、本発明の一実施形態に係る、クロック信号ＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂの波形の実施例を示す。
【００４９】
図５に示されているように、クロック信号ＰＨ１ＡおよびＰＨ２Ａは１組の非オーバーラップ信号であり、クロック信号ＰＨ１ＢおよびＰＨ２Ｂは１組の非オーバーラップ信号である。より詳細には、クロック信号ＰＨ１Ａが論理ハイである場合、クロック信号ＰＨ２Ａは論理ローであり、クロック信号ＰＨ２Ａが論理ハイである場合、クロック信号ＰＨ１Ａは論理ローである。同様に、クロック信号ＰＨ１Ｂが論理ハイである場合、クロック信号ＰＨ２Ｂは論理ローであり、クロック信号ＰＨ２Ｂが論理ハイである場合、クロック信号ＰＨ１Ｂは論理ローである。さらに、クロック信号ＰＨ１Ｂはクロック信号ＰＨ１Ａが遅延されたバージョンであり、クロック信号ＰＨ２Ｂはクロック信号ＰＨ２Ａが遅延されたバージョンである。一例として、クロック信号ＰＨ１Ａの立ち上がりエッジは時間ｔＰ０のときに生じ、クロック信号ＰＨ１Ｂの対応する立ち上がりエッジは時間ｔＰ０から時間Δｔだけ遅延した時間ｔＰ１のときに生じる。さらに、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは、デューティサイクルが同一である。同様に、クロック信号ＰＨ２Ａの立ち上がりエッジは時間ｔＰ４のときに生じ、クロック信号ＰＨ２Ｂの対応する立ち上がりエッジは時間ｔＰ４から時間Δｔだけ遅延した時間ｔＰ５のときに生じる。さらに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは、デューティサイクルが同一である。クロック信号のＰＨ１Ａ、ＰＨ２Ａ、ＰＨ１Ｂ、ＰＨ２Ｂの周期時間と比較して、遅延時間Δｔは比較的短い。
【００５０】
期間ｔＰ１−ｔＰ２の間、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは論理ハイであるとともに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは論理ローである。したがって、スイッチ４１６_１−４１６_２およびスイッチ４１２_１−４１２_６はオン状態であるとともに、スイッチ４１８_１−４１８_２およびスイッチ４１４_１−４１４_６はオフ状態である。図６Ａに示されているものは、期間ｔＰ１−ｔＰ２の間における、信号フィルタ２０２の等価回路６００の一実施形態である。期間ｔＰ５−ｔＰ６の間、クロック信号ＰＨ１ＡおよびＰＨ１Ｂは論理ローであるとともに、クロック信号ＰＨ２ＡおよびＰＨ２Ｂは論理ハイである。したがって、スイッチ４１６_１−４１６_２およびスイッチ４１２_１−４１２_６はオフ状態であるとともに、スイッチ４１８_１−４１８_２およびスイッチ４１４_１−４１４_６はオン状態である。図６Ｂに示されているものは、期間ｔＰ５−ｔＰ６の間における、信号フィルタ２０２の等価回路６００’の一実施形態である。
【００５１】
図６Ａに示されているように、期間ｔＰ１−ｔＰ２の間、コンデンサ４３２は、コンデンサ４３２の第１端４５２を介して入力信号ＶＩＮＰを受信するとともに、コンデンサ４３２の第２端４５４を介して基準信号ＶＲＥＦＨを受信する。コンデンサ４３２に渡る電圧ＶＣ１は、基準信号ＶＲＥＦＨと入力信号ＶＩＮＰの差と等しい（例えば、ＶＣ１＝ＶＲＥＦＨ−ＶＩＮＰ）。コンデンサ４４２は、コンデンサ４４２の第１端４５６を介して入力信号ＶＩＮＮを受信するとともに、コンデンサ４４２の第２端４５８を介して基準信号ＶＲＥＦＨを受信する。コンデンサ４４２に渡る電圧ＶＣ３は、基準信号ＶＲＥＦＨと入力信号ＶＩＮＮの差と等しい（例えば、ＶＣ３＝ＶＲＥＦＨ−ＶＩＮＮ）。さらに、コンデンサ４３４、４３６、４４６、４４４それぞれの２つの端は、基準信号ＶＲＥＦＨを受信する。コンデンサ４３４、４３６、４４６、４４４を渡る電圧は、ゼロボルトである。
【００５２】
図６Ｂに示すように、期間ｔＰ５−ｔＰ６の間、コンデンサ４３２は、コンデンサ４３２の第１端４５２を介して基準信号ＶＲＥＦＨを受信するとともに、コンデンサ４３２の第２端４５４を介して、およびコンデンサ４３６を介して、差動増幅回路４０２に転送される出力信号Ｖ’ＩＮＮを出力する。コンデンサ４４２は、コンデンサ４４２の第１端４５６を介して基準信号ＶＲＥＦＬを受信するとともに、コンデンサ４４２の第２端４５８を介して、およびコンデンサ４４６を介して、差動増幅回路４０２に転送される出力信号Ｖ’ＩＮＰを出力する。より詳細には、コンデンサ４３２の電圧ＶＣ１およびコンデンサ４３６の電あるＶＣ２が急に変化することはなく、コンデンサ４３２の第２端４５４の電圧は、基準信号ＶＲＥＦＨにレベルＶＲＥＦＨ−ＶＩＮＰを加算したものと同一になることができ、出力信号Ｖ’ＩＮＮは、レベルＶＲＥＦＨ＋ＶＲＥＦＨ−ＶＩＮＰにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号Ｖ’ＩＮＮは、下記の数式（８）によって与えられることができる。
【００５３】
【数８】
【００５４】
同様に、コンデンサ４４２の第２端での電圧は、基準信号ＶＲＥＦＬにレベルＶＲＥＦＨ−ＶＩＮＮを加算したもの同一となることができ、出力信号Ｖ’ＩＮＰは、レベルＶＲＥＦＬ＋ＶＲＥＦＨ−ＶＩＮＰにゼロボルトを加算したものと同一になることができる。換言すれば、出力信号Ｖ’ＩＮＰは、下記の数式（９）によって与えられることができる。
【００５５】
【数９】
【００５６】
その結果、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得られる。
【００５７】
換言すれば、一実施形態において、エネルギ蓄積回路６０２は、前記ノードを介して前記入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨを選択的に受信する。エネルギ蓄積回路６０２のノード４５６は、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬを選択的に受信することができる。スイッチ４１４_４のＳ２端子は、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨによって決定された出力信号Ｖ’ＩＮＮを提供する。スイッチ４１４_５のＳ２端子は、入力信号ＶＩＮＮおよび基準信号ＶＲＥＦＬによって決定された出力信号Ｖ’ＩＮＰを提供する。スイッチ４１４_３のＳ２端子は、出力信号Ｖ’ＩＮＮを示すフィードバック信号ＶＯＵＴＮを受信する。スイッチ４１４_６のＳ２端子は、出力信号Ｖ’ＩＮＰを示すフィードバック信号ＶＯＵＴＰを受信する。エネルギ蓄積回路６０２は、スイッチ４１４_４のＳ２端子において出力信号Ｖ’ＩＮＮを出力するとともに、スイッチ４１４_５のＳ２端子において出力信号Ｖ’ＩＮＳを出力する。出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得られる。
【００５８】
図４Ａ，４Ｂおよび図６Ａ，６Ｂの実施形態では、第１期間（例えば、期間ｔＰ１からｔＰ２）において、コンデンサ４３２の第２端４５４と、コンデンサ４４２の第２端４５８と、コンデンサ４３６および４４６の４つの端子とが、基準信号ＶＲＥＦＨを受信するが、本発明はこれに限定されるものではない。他の実施形態では、第１期間（例えば、期間ｔＰ１からｔＰ２）において、コンデンサ４３２の第１端４５２は入力信号ＶＩＮＰを受信し、コンデンサ４４２の第１端４５６は入力信号ＶＩＮＮを受信する。さらに、コンデンサ４３２の第２端４５４と、コンデンサ４４２の第２端４５８と、コンデンサ４３６および４４６の４つの端子とは、基準信号ＶＲＥＦＨの代わりに、他の基準信号Ｖ’ＲＥＦを受信する。第２期間（例えば、期間ｔＰ５からｔＰ６）において、コンデンサ４３２の第１端４５２は基準信号ＶＲＥＦＨを受信し、コンデンサ４４２の第１端４５６は基準信号ＶＲＥＦＬを受信する。さらに、コンデンサ４３２の第２端４５４はコンデンサ４３６を介して出力信号Ｖ’ＩＮＮを出力し、コンデンサ４４２の第２端４５８はコンデンサ４４６を介して出力信号Ｖ’ＩＮＰを出力する。このような実施形態では、下記の数式（１０）および数式（１１）を得ることができる。
【００５９】
【数１０】
【数１１】
【００６０】
また、出力信号Ｖ’ＩＮＮおよびＶ’ＩＮＰ間の差は、数式（１）にしたがって得ることができる。
【００６１】
さらに、エネルギ蓄積回路６０２は、ノード４５２を介して入力信号ＶＩＮＰを受信すること、およびスイッチ４１４_３のＳ２端末を介してフィードバック信号ＶＯＵＴＰを受信すること、を交互にすることができ、さらに、ノード４５６を介して入力信号ＶＩＮＮを受信すること、およびスイッチ４１４_６のＳ２端末を介してフィードバック信号ＶＯＵＴＮを受信すること、を交互にすることができる。そういうわけで、信号フィルタ２０２の支配極ｆｐ０は、入力信号ＶＩＮＰとフィードバック信号ＶＯＵＴＰとを切り換える周波数によって、または、入力信号ＶＩＮＮとフィードバック信号ＶＯＵＴＮとを切り換える周波数によって制御される。一例として、図６Ａに示すように、期間ｔＰ１−ｔＰ２の間、コンデンサ４３２、４４２、４３４、４４４、４３６、４４６を含むエネルギ蓄積回路６０２に蓄積された電荷は、差動入力信号ＶＩＮＰ−ＶＩＮＮによって制御される。例えば、エネルギ蓄積回路６０２に蓄積された電荷ＱＳＣは、ＣＳＣ＊（ＶＩＮＰ−ＶＩＮＮ）で与えられる。ＣＳＣは、エネルギ蓄積回路６０２の容量パラメータを示す。図６Ｂに示すように、期間ｔＰ５−ｔＰ６の間、エネルギ蓄積回路６０２に蓄積された電荷は、差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮによって制御される。例えば、エネルギ蓄積回路６０２に蓄積された電荷Ｑ’ＳＣは、ＣＳＣ＊（ＶＯＵＴＰ−ＶＯＵＴＮ）によって与えられる。周波数ｆＣＬＫで交互に切り替わる、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮによって、エネルギ蓄積回路６０２に蓄積された電荷が制御されるように、 制御信号ＳＣＦ_ＣＬＫは、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６を制御することができる。周期ＴＣＬＫ（例えば、１／ｆＣＬＫ）においては、エネルギ蓄積回路６０２に蓄積された電荷のなかの電荷ΔＱは、
Ｑ’ＳＣ−ＱＳＣ＝ＣＳＣ＊［（ＶＯＵＴＰ−ＶＯＵＴＮ）−（ＶＩＮＰ−ＶＩＮＮ）］ と等しい。したがって、エネルギ蓄積回路６０２から流れる平均電流ＩＳＣは、
ΔＱ／ＴＣＬＫ＝ＣＳＣ＊ｆＣＬＫ＊［（ＶＯＵＴＰ−ＶＯＵＴＮ）−（ＶＩＮＰ−ＶＩＮＮ）］と等しい。さらに、エネルギ蓄積回路６０２における等価抵抗ＲＳＣは、／ＩＳＣ と等しい。したがって、等価抵抗ＲＳＣは、ＲＳＣ＝１／（ＣＳＣ＊ｆＣＬＫ） によって与えられることができる。その結果、信号フィルタ２０２の支配極ｆｐ０は、周波数ｆＣＬＫによって制御される。
【００６２】
一実施形態において、コンデンサ４３８、４４８、４０４、４０６の容量は、コンデンサ４３２、４４２、４３４、４４４の容量Ｃ０と等しい場合がる。コンデンサ４３２、４４２、４３４、４４４の容量Ｃ０は、０．５＊Ｃ１ と等しい場合がる。コンデンサ４３６、４４６の容量は、容量Ｃ１と等しい場合がある。そのような一実施形態では、信号フィルタ２０２の支配極ｆｐ０は、下記の数式（１２）によって与えられることができる。
【００６３】
【数１２】
【００６４】
ここで、ｆ’ＣＬＫは、スイッチ４１６_１−４１６_２、４１８_１−４１８_２、４１２_１−４１２_６、４１４_１−４１４_６のスイッチング周波数を示す。したがって、制御信号ＳＣＦ_ＣＬＫの周波数ｆＣＬＫを制御することによって、信号フィルタ２０２の支配極ｆｐ０を制御することができる。
【００６５】
図４Ａおよび図４Ｂの実施形態では、信号フィルタ２０２はスイッチ４１８_２およびスイッチ４１６_２を有している。しかしながら、他の実施形態では、スイッチ４１８_２およびスイッチ４１６_２を省略することができる。そのような実施形態の一つでは、基準信号ＶＲＥＦＬおよび入力信号ＶＩＮＰを接地することができる。信号フィルタ２０２は、シングルエンド入力信号ＶＩＮＰを受信して、前記入力信号ＶＩＮＰを示す差動出力信号ＶＯＵＴＰ−ＶＯＵＴＮを出力することができる。
【００６６】
図７は、本発明の一実施形態に係る信号モニタリングシステムによって実行される動作の実施例のフローチャート７００を示している。図７について、図２、図３Ａ〜図３Ｃ、図４Ａ，図４Ｂ、図５、図６Ａ，図６Ｂと組み合わせて説明する。
【００６７】
ブロック７０２では、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨがエネルギ蓄積回路６０２の例えばノード４５２で選択的に受信される。また、入力信号ＶＩＮＰおよび基準信号ＶＲＥＦＨは、エネルギ蓄積回路６０２の例えばノード４５６で選択的に受信される。
【００６８】
ブロック７０４では、入力信号ＶＩＮＰと基準信号ＶＲＥＦＨにしたがって、出力信号Ｖ’ＩＮＮがスイッチ４１４_４のＳ２端末から出力されるとともに、入力信号ＶＩＮＮと基準信号ＶＲＥＦＬにしたがって、出力信号Ｖ’ＩＮＰがスイッチ４１４_５のＳ２端末から出力される。
【００６９】
ブロック７０６では、出力信号Ｖ’ＩＮＮを示すフィードバック信号ＶＯＵＴＮがエネルギ蓄積回路６０２における例えばスイッチ４１４_３のＳ２端末で受信されるとともに、出力信号Ｖ’ＩＮＰを示すフィードバック信号ＶＯＵＴＰがエネルギ蓄積回路６０２における例えばスイッチ４１４_６のＳ２端末で受信される。入力信号ＶＩＮＰおよびフィードバック信号ＶＯＵＴＮがエネルギ蓄積回路６０２で交互に受信されるとともに、入力信号ＶＩＮＮおよびフィードバック信号ＶＯＵＴＰがエネルギ蓄積回路６０２で受信される。換言すれば、エネルギ蓄積回路６０２は、差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動フィードバック信号ＶＯＵＴＰ−ＶＯＵＴＮを交互に受信する。
【００７０】
ブロック７０８では、エネルギ蓄積回路６０２で受信される差動入力信号ＶＩＮＰ−ＶＩＮＮおよび差動フィードバック信号ＶＯＵＴＰ−ＶＯＵＴＮについての前記周波数ｆＣＬＫを制御することによって、信号フィルタ２０２の支配極ｆｐ０が制御される。
【００７１】
したがって、一実施形態において、本発明は、入力信号をモニタリングするための信号モニタリングシステムを提供する。前記信号モニタリングシステムは、一実施形態において、入力信号をフィルタリングするためのスイッチドキャパシタ・フィルタを有し、ＡＤＣに差動出力信号を提供する。差動出力信号がＡＤＣについての所望範囲内になるように、さらに、信号フィルタの支配極が適切に制御されるように、クロック信号は信号フィルタ内のスイッチを制御する。前記信号モニタリングシステムは、例えば、多重信号モニタリングシステム、バッテリ・モニタリングシステムなどの様々な用途で使用されることができる。
【００７２】
上記の発明の詳細な説明および図面は本発明の実施形態を示しているが、添付の特許請求の範囲で定義された本願発明の本質の趣旨および範囲から逸脱することなく、上記実施形態に様々な追加、変更および置換をすることが可能である、と理解される。本発明は、本発明の本質から逸脱することなく、フォーム、構造、配置、比率、素材、要素およびコンポーネントを変更して使用されることができるとともに、その他に、本発明の本質から逸脱することなく、特定環境に特に適合するように、および必要条件で動作するように、発明の実施で使用される、と当業者は理解する。したがって、ここで開示された実施形態は、一例であって限定するものではない、とあらゆる点でみなされ、特許請求の範囲によって示された本発明の範囲およびそれらの法的な均等物は、上記の明細書では限定されない。
【符号の説明】
【００７３】
２０２ 信号フィルタ
２１０ マルチプレクサ
２２０ ＡＤＣ
２３０ 信号発生器
２５０ 信号モニタリングシステム
【特許請求の範囲】
【請求項１】
第１入力信号および第１基準信号を選択的に受信する動作が可能であるノードと、
前記第１入力信号および前記第１基準信号によって特定された第１出力信号を提供する動作が可能である第１端子と、
前記第１出力信号を示すフィードバック信号を受信する動作が可能である第２端子と、
前記ノードと前記第１端子と前記第２端子とに結合されたエネルギ蓄積回路と、
を有し、
前記エネルギ蓄積回路は、
前記第１入力信号および前記基準信号に基づいて前記第１端子において前記第１出力信号を発生させる動作が可能であるとともに、前記ノードを介して前記第１入力信号を受信する動作と、前記第２端子を介して前記フィードバック信号を受信する動作とを、交代交代に実行可能であり、
前記信号フィルタの支配極は、前記第１入力信号および前記フィードバック信号が交代されることについての周波数によって制御される、信号フィルタ。
【請求項２】
前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項１に記載の信号フィルタ。
【請求項３】
前記エネルギ蓄積回路は、コンデンサを有し、
前記コンデンサは、第１スイッチを介して前記第１入力信号を受信するように結合されているとともに、第２スイッチを介して前記第１基準信号を受信するように結合されている第１端を具備し、
さらに前記コンデンサは、第３スイッチを介して第２基準信号を受信するように結合されているとともに、第４スイッチを介して前記第１出力信号を提供するように結合されている第２端を具備する、請求項１に記載の信号フィルタ。
【請求項４】
第１期間において、前記第１および第３スイッチがオン状態にされるとともに、前記第２および第４スイッチがオフ状態にされ、第２期間において、前記第１および第３スイッチがオフ状態にされるとともに、前記第２および第４スイッチがオン状態にされる、請求項３に記載の信号フィルタ。
【請求項５】
前記エネルギ蓄積回路は、第５スイッチを介して前記フィードバック信号を受信する動作が可能であり、
前記第１および第５スイッチは、交互にオン状態にされる、請求項３に記載の信号フィルタ。
【請求項６】
前記信号フィルタの差動出力信号がＶ’ＩＮＰ−Ｖ’ＩＮＮ=(ＶＩＮＰ−ＶＩＮＮ)−(ＶＲＥＦＨ−ＶＲＥＦＬ)として出力され、ここで、Ｖ’ＩＮＰは、前記信号フィルタの第２出力信号を示し、Ｖ’ＩＮＮは、前記第１出力信号を示し、ＶＩＮＰは、前記第１入力信号を示し、ＶＩＮＮは、前記信号フィルタの第２入力信号を示し、ＶＲＥＦＨは、第１基準信号を示し、ＶＲＥＦＬは、第２基準信号を示す、請求項１に記載の信号フィルタ。
【請求項７】
前記差（Ｖ’ＩＮＰ−Ｖ’ＩＮＮ）の最大絶対値は、前記差（ＶＩＮＰ−ＶＩＮＮ）の最大絶対値よりも小さい、請求項６に記載の信号フィルタ。
【請求項８】
前記差(ＶＲＥＦＨ−ＶＲＥＦＬ)は、前記差（ＶＩＮＰ−ＶＩＮＮ）の最大レベルの半分と等しい、請求項６に記載の信号フィルタ。
【請求項９】
前記周波数が上げられた場合、前記支配極は大きくなり、前記周波数が下げられた場合、前記支配極は小さくなる、請求項１に記載の信号フィルタ。
【請求項１０】
前記第１入力信号は複数の信号から選択され、前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、前記周波数が第１の値を持ち、期間が終了したときに、前記周波数は前記第１の値よりも小さい第２の値を持つ、請求項１に記載の信号フィルタ。
【請求項１１】
信号フィルタを使用して第１入力信号をフィルタリングするための方法であって、
前記第１入力信号および第１基準信号をエネルギ蓄積回路で受信するステップと、
前記第１入力信号および前記基準信号に基づいて第１出力信号を発生させるステップと、
前記第１出力信号を示すフィードバック信号を前記エネルギ蓄積回路で受信するステップであって、前記第１入力信号およびフィードバック信号が、交代交代に、前記エネルギ蓄積回路で受信されるステップと、
前記第１入力信号およびフィードバック信号が前記エネルギ蓄積回路で受信されることについての周波数を制御することによって、前記信号フィルタの支配極を制御するステップと、を含む方法。
【請求項１２】
前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項１１に記載の方法。
【請求項１３】
第１期間において、コンデンサの第１端で前記第１入力信号を受信するステップと、
前記第１期間において、前記コンデンサの第２端で第２基準信号を受信するステップと、
第２期間において、前記コンデンサの前記第１端で前記第１基準信号を受信するステップと、
前記第２期間において、前記コンデンサの前記第２端で前記第１出力信号を提供するステップと、をさらに含む、請求項１１に記載の方法。
【請求項１４】
第２出力信号を提供するステップ、をさらに含み、
前記第１出力信号と前記第２出力信号との差は、前記第１入力信号と第２入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第１入力信号と第２入力信号との差の範囲内にある、請求項１１に記載の方法。
【請求項１５】
前記支配極を大きくするために前記周波数を上げるステップと、
前記支配極を小さくするために前記周波数を下げるステップと
をさらに含む、請求項１１に記載の方法。
【請求項１６】
複数の信号から前記第１入力信号を選択するステップと、
前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、第１の値を持つように前記周波数を制御するステップと、
期間が終了したときに、前記第１の値よりも小さい第２の値を持つように前記周波数を制御するステップと
をさらに含む、請求項１１に記載の方法。
【請求項１７】
第１入力信号および第１基準信号に基づいて第１出力信号を発生させるための動作が可能であるとともに、前記第１出力信号を示すフィードバック信号を受信するための動作が可能である信号フィルタであって、前記第１入力信号および前記基準信号を選択的に前記信号フィルタ内のエネルギ蓄積回路に伝送するためのものであって、前記第１入力信号および前記フィードバック信号を選択的に前記エネルギ蓄積回路に伝送するためのものである複数のスイッチを有する信号フィルタと、
前記信号フィルタに結合されているとともに、前記複数のスイッチを制御するために制御信号を発生させる動作が可能であり、さらに、前記信号フィルタの支配極を制御するために前記制御信号の周波数を制御する動作が可能である信号発生器と
を含む、信号モニタリングシステム。
【請求項１８】
前記信号フィルタに結合されているとともに、前記信号フィルタの前記第１出力信号と前記第２出力信号との差を示すデジタル信号を発生させる動作が可能であるアナログ／デジタルコンバータをさらに有する、請求項１７に記載の信号モニタリングシステム。
【請求項１９】
前記エネルギ蓄積回路は、スイッチドキャパスタ回路を有する、請求項１７に記載の信号モニタリングシステム。
【請求項２０】
前記制御信号は、第１期間において、コンデンサが該コンデンサの第１端を介して前記第１入力信号を受信するとともに、該コンデンサの第２端を介して第２基準信号を受信するように、さらに、第２期間において、該コンデンサが前記第１端を介して前記第１基準信号を受信するとともに、前記第２端を介して前記第１出力信号を提供するように、前記スイッチを制御するための信号である、請求項１７に記載の信号モニタリングシステム。
【請求項２１】
前記信号フィルタの前記第１出力信号と第２出力信号との差は、前記第１入力信号と第２入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第１入力信号と第２入力信号との差の範囲内にある、請求項１７に記載の信号モニタリングシステム。
【請求項２２】
複数の信号から前記第１入力信号を選択するためのマルチプレクサをさらに有する、請求項１７に記載の信号モニタリングシステム。
【請求項２３】
前記信号発生器は、前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、第１周波数になるように前記制御信号を制御するとともに、期間が終了したときに、前記第１周波数よりも小さい第２周波数になるように前記制御信号を制御する、請求項２２に記載の信号モニタリングシステム。
【請求項１】
第１入力信号および第１基準信号を選択的に受信する動作が可能であるノードと、
前記第１入力信号および前記第１基準信号によって特定された第１出力信号を提供する動作が可能である第１端子と、
前記第１出力信号を示すフィードバック信号を受信する動作が可能である第２端子と、
前記ノードと前記第１端子と前記第２端子とに結合されたエネルギ蓄積回路と、
を有し、
前記エネルギ蓄積回路は、
前記第１入力信号および前記基準信号に基づいて前記第１端子において前記第１出力信号を発生させる動作が可能であるとともに、前記ノードを介して前記第１入力信号を受信する動作と、前記第２端子を介して前記フィードバック信号を受信する動作とを、交代交代に実行可能であり、
前記信号フィルタの支配極は、前記第１入力信号および前記フィードバック信号が交代されることについての周波数によって制御される、信号フィルタ。
【請求項２】
前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項１に記載の信号フィルタ。
【請求項３】
前記エネルギ蓄積回路は、コンデンサを有し、
前記コンデンサは、第１スイッチを介して前記第１入力信号を受信するように結合されているとともに、第２スイッチを介して前記第１基準信号を受信するように結合されている第１端を具備し、
さらに前記コンデンサは、第３スイッチを介して第２基準信号を受信するように結合されているとともに、第４スイッチを介して前記第１出力信号を提供するように結合されている第２端を具備する、請求項１に記載の信号フィルタ。
【請求項４】
第１期間において、前記第１および第３スイッチがオン状態にされるとともに、前記第２および第４スイッチがオフ状態にされ、第２期間において、前記第１および第３スイッチがオフ状態にされるとともに、前記第２および第４スイッチがオン状態にされる、請求項３に記載の信号フィルタ。
【請求項５】
前記エネルギ蓄積回路は、第５スイッチを介して前記フィードバック信号を受信する動作が可能であり、
前記第１および第５スイッチは、交互にオン状態にされる、請求項３に記載の信号フィルタ。
【請求項６】
前記信号フィルタの差動出力信号がＶ’ＩＮＰ−Ｖ’ＩＮＮ=(ＶＩＮＰ−ＶＩＮＮ)−(ＶＲＥＦＨ−ＶＲＥＦＬ)として出力され、ここで、Ｖ’ＩＮＰは、前記信号フィルタの第２出力信号を示し、Ｖ’ＩＮＮは、前記第１出力信号を示し、ＶＩＮＰは、前記第１入力信号を示し、ＶＩＮＮは、前記信号フィルタの第２入力信号を示し、ＶＲＥＦＨは、第１基準信号を示し、ＶＲＥＦＬは、第２基準信号を示す、請求項１に記載の信号フィルタ。
【請求項７】
前記差（Ｖ’ＩＮＰ−Ｖ’ＩＮＮ）の最大絶対値は、前記差（ＶＩＮＰ−ＶＩＮＮ）の最大絶対値よりも小さい、請求項６に記載の信号フィルタ。
【請求項８】
前記差(ＶＲＥＦＨ−ＶＲＥＦＬ)は、前記差（ＶＩＮＰ−ＶＩＮＮ）の最大レベルの半分と等しい、請求項６に記載の信号フィルタ。
【請求項９】
前記周波数が上げられた場合、前記支配極は大きくなり、前記周波数が下げられた場合、前記支配極は小さくなる、請求項１に記載の信号フィルタ。
【請求項１０】
前記第１入力信号は複数の信号から選択され、前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、前記周波数が第１の値を持ち、期間が終了したときに、前記周波数は前記第１の値よりも小さい第２の値を持つ、請求項１に記載の信号フィルタ。
【請求項１１】
信号フィルタを使用して第１入力信号をフィルタリングするための方法であって、
前記第１入力信号および第１基準信号をエネルギ蓄積回路で受信するステップと、
前記第１入力信号および前記基準信号に基づいて第１出力信号を発生させるステップと、
前記第１出力信号を示すフィードバック信号を前記エネルギ蓄積回路で受信するステップであって、前記第１入力信号およびフィードバック信号が、交代交代に、前記エネルギ蓄積回路で受信されるステップと、
前記第１入力信号およびフィードバック信号が前記エネルギ蓄積回路で受信されることについての周波数を制御することによって、前記信号フィルタの支配極を制御するステップと、を含む方法。
【請求項１２】
前記エネルギ蓄積回路は、スイッチドキャパシタ回路を有する、請求項１１に記載の方法。
【請求項１３】
第１期間において、コンデンサの第１端で前記第１入力信号を受信するステップと、
前記第１期間において、前記コンデンサの第２端で第２基準信号を受信するステップと、
第２期間において、前記コンデンサの前記第１端で前記第１基準信号を受信するステップと、
前記第２期間において、前記コンデンサの前記第２端で前記第１出力信号を提供するステップと、をさらに含む、請求項１１に記載の方法。
【請求項１４】
第２出力信号を提供するステップ、をさらに含み、
前記第１出力信号と前記第２出力信号との差は、前記第１入力信号と第２入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第１入力信号と第２入力信号との差の範囲内にある、請求項１１に記載の方法。
【請求項１５】
前記支配極を大きくするために前記周波数を上げるステップと、
前記支配極を小さくするために前記周波数を下げるステップと
をさらに含む、請求項１１に記載の方法。
【請求項１６】
複数の信号から前記第１入力信号を選択するステップと、
前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、第１の値を持つように前記周波数を制御するステップと、
期間が終了したときに、前記第１の値よりも小さい第２の値を持つように前記周波数を制御するステップと
をさらに含む、請求項１１に記載の方法。
【請求項１７】
第１入力信号および第１基準信号に基づいて第１出力信号を発生させるための動作が可能であるとともに、前記第１出力信号を示すフィードバック信号を受信するための動作が可能である信号フィルタであって、前記第１入力信号および前記基準信号を選択的に前記信号フィルタ内のエネルギ蓄積回路に伝送するためのものであって、前記第１入力信号および前記フィードバック信号を選択的に前記エネルギ蓄積回路に伝送するためのものである複数のスイッチを有する信号フィルタと、
前記信号フィルタに結合されているとともに、前記複数のスイッチを制御するために制御信号を発生させる動作が可能であり、さらに、前記信号フィルタの支配極を制御するために前記制御信号の周波数を制御する動作が可能である信号発生器と
を含む、信号モニタリングシステム。
【請求項１８】
前記信号フィルタに結合されているとともに、前記信号フィルタの前記第１出力信号と前記第２出力信号との差を示すデジタル信号を発生させる動作が可能であるアナログ／デジタルコンバータをさらに有する、請求項１７に記載の信号モニタリングシステム。
【請求項１９】
前記エネルギ蓄積回路は、スイッチドキャパスタ回路を有する、請求項１７に記載の信号モニタリングシステム。
【請求項２０】
前記制御信号は、第１期間において、コンデンサが該コンデンサの第１端を介して前記第１入力信号を受信するとともに、該コンデンサの第２端を介して第２基準信号を受信するように、さらに、第２期間において、該コンデンサが前記第１端を介して前記第１基準信号を受信するとともに、前記第２端を介して前記第１出力信号を提供するように、前記スイッチを制御するための信号である、請求項１７に記載の信号モニタリングシステム。
【請求項２１】
前記信号フィルタの前記第１出力信号と第２出力信号との差は、前記第１入力信号と第２入力信号との差から所定レベルを引いたものを示しており、前記所定レベルは、前記第１入力信号と第２入力信号との差の範囲内にある、請求項１７に記載の信号モニタリングシステム。
【請求項２２】
複数の信号から前記第１入力信号を選択するためのマルチプレクサをさらに有する、請求項１７に記載の信号モニタリングシステム。
【請求項２３】
前記信号発生器は、前記第１入力信号が前記複数の信号の第１信号から前記複数の信号の第２信号に切り換えられたときに、第１周波数になるように前記制御信号を制御するとともに、期間が終了したときに、前記第１周波数よりも小さい第２周波数になるように前記制御信号を制御する、請求項２２に記載の信号モニタリングシステム。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【公開番号】特開２０１２−１０３２９（Ｐ２０１２−１０３２９Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−１２０２８１（Ｐ２０１１−１２０２８１）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１１−１２０２８１（Ｐ２０１１−１２０２８１）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
[ Back to top ]