信号送信機、信号受信機及び多重差動伝送システム
【課題】３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、送信機側の差動ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに差動ドライバによる消費電力を低減する。
【解決手段】多重差動伝送システムにおいて、信号送信機１０は、それぞれ出力信号Ｓ１１ａ〜Ｓ１３ａと反転出力信号Ｓ１１ｂ〜Ｓ１３ｂとを送信する差動ドライバ１１〜１３を備え、出力信号Ｓ１１ａ及びＳ１３ｂを合成して信号線３１に送信し、出力信号Ｓ１２ａ及びＳ１１ｂを合成して信号線３２に送信し、出力信号Ｓ１３ａ及びＳ１２ｂを合成して信号線３３に送信し、差動レシーバ２１〜２３の検出可能な最小電圧値がＸであるとき、出力信号Ｓ１１ａ，Ｓ１２ａの信号電圧Ｖｄ１と出力信号Ｓ１３ａの信号電圧Ｖｄ３とを、Ｖｄ１≧２Ｘ及びＶｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘを満たすように設定した。
【解決手段】多重差動伝送システムにおいて、信号送信機１０は、それぞれ出力信号Ｓ１１ａ〜Ｓ１３ａと反転出力信号Ｓ１１ｂ〜Ｓ１３ｂとを送信する差動ドライバ１１〜１３を備え、出力信号Ｓ１１ａ及びＳ１３ｂを合成して信号線３１に送信し、出力信号Ｓ１２ａ及びＳ１１ｂを合成して信号線３２に送信し、出力信号Ｓ１３ａ及びＳ１２ｂを合成して信号線３３に送信し、差動レシーバ２１〜２３の検出可能な最小電圧値がＸであるとき、出力信号Ｓ１１ａ，Ｓ１２ａの信号電圧Ｖｄ１と出力信号Ｓ１３ａの信号電圧Ｖｄ３とを、Ｖｄ１≧２Ｘ及びＶｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘを満たすように設定した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号送信機、信号受信機及び多重差動伝送システムに関し、特に、３ビットのビット情報信号を３本の信号線からなる信号伝送路を介して差動伝送する多重差動伝送システムと、当該多重差動伝送システムに用いる信号送信機及び信号受信機に関する。
【背景技術】
【０００２】
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Video Graphics Array)からＸＧＡ(eXtended Graphics Array)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速デジタル・データ伝送の方法として、低振幅の差動伝送方法が用いられるようになった。
【０００３】
この伝送方法は、１本の平衡ケーブルか、プリント基板上に形成された２本の信号線パターンを通じて、互いに逆相の信号を送る伝送方法である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
【０００４】
【特許文献１】特許第３５０７６８７号公報。
【特許文献２】特開平４−２３０１４７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
差動伝送方法は、通常のシングルエンド伝送方法に比べ、上述したような高速伝送における多くのメリットを有する。しかし、１つのデータビット伝送に信号線を２本必要とするため、多ビット伝送を実現するには、信号線の数が多くなる、プリント基板上の信号線領域が大きくなる、などの問題を有していた。このため、今後更なる高速伝送を実現していく上での大きな課題となっていた。
【０００６】
この課題に関して、例えば、特許文献１で示されている差動データ伝送方法では、３本線を用いて、１つの線を相補データ線として用いることで、２つのデータビット伝送を３本線（従来の差動伝送方法では４本必要）で実現し、データ信号線の削減を達成しているが、３本線を流れる信号の平衡がとれておらず、通常の差動伝送に比べて輻射ノイズが大きくなるなどの問題点があった。
【０００７】
また、特許文献２では３本の信号線を用いて３ビットのビット情報信号の差動伝送を行っているが、３つ全ての差動ドライバの出力信号が異ならなければならないといった制限や、３つ全てのビットが０及び１の状態を伝送することができず、３ビット（８状態）から３つ全てのビットが０及び１の状態を除いた６状態しか伝送できないため、実使用にあたっては大きな問題点があった。
【０００８】
さらに、送信機側の差動ドライバの信号電圧の値が適切でない場合、受信機側の差動レシーバに印加される電圧が差動レシーバの検出可能なしきい値電圧以下となり、誤検出が起こる可能性があった。
【０００９】
本発明の目的は以上の問題点を解決し、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、送信機側の差動ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに差動ドライバによる消費電力を低減する多重差動伝送システムと、当該多重差動伝送システムに用いる信号送信機及び信号受信機とを提供することにある。
【課題を解決するための手段】
【００１０】
第１の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、第３のビット情報信号に応答して、第１出力信号及び第２出力信号とは異なる信号電圧を有する第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバとを備え、上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、前記信号受信機の差動レシーバの検出可能な最小電圧値がＸであるとき、前記第１出力信号及び第２出力信号の信号電圧Ｖｄ１と、前記第３出力信号の信号電圧Ｖｄ３とを、
［数１］
Ｖｄ１≧２Ｘ
及び
［数２］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ
を満たすように設定したことを特徴とする。
【００１１】
第２の発明に係る信号受信機は、上記信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号受信機において、上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、前記第３終端抵抗の両端電圧がしきい値以上であるか否かを判定する判定部とを備え、前記第３終端抵抗の両端電圧がしきい値以上であるとき、前記第１、第２及び第３差動レシーバにより第１、第２及び第３ビット情報をそれぞれ検出し、前記第３終端抵抗の両端電圧がしきい値未満であるとき、第３差動レシーバの検出結果のみにより、前記各ビット情報全てが０又は全てが１と判定し、前記第１、第２及び第３差動レシーバの検出可能な最小電圧値がＸであることを特徴とする。
【００１２】
第３の発明に係る多重差動伝送システムは、上記信号送信機と、上記信号受信機とを備えたことを特徴とする。
【発明の効果】
【００１３】
本発明に係る信号送信機、信号受信機及び多重差動伝送システムによれば、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、送信機側の差動ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに差動ドライバによる消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る一実施形態について図面を参照して説明する。なお、以下の実施形態において、同様の構成要素については同一の符号を付している。
【００１５】
実施形態．
図１は本発明の一実施形態に係る多重差動伝送システムの構成を示すブロック図である。図１において、本実施形態に係る多重差動伝送システムは、信号送信機１０と信号受信機２０とが信号伝送路３０を介して接続されて構成される。
【００１６】
信号送信機１０は、
（ａ）ハイレベル又はローレベルを有するビット情報信号Ｂ１に応答して、第１出力信号Ｓ１１ａとその位相反転信号である反転第１出力信号Ｓ１１ｂを出力する差動ドライバ１１と、
（ｂ）ハイレベル又はローレベルを有するビット情報信号Ｂ２に応答して、第２出力信号Ｓ１２ａとその位相反転信号である反転第２出力信号Ｓ１２ｂを出力する差動ドライバ１２と、
（ｃ）ハイレベル又はローレベルを有するビット情報信号Ｂ３に応答して、第３出力信号Ｓ１３ａとその位相反転信号である反転第３出力信号Ｓ１３ｂを出力する差動ドライバ１３とを備える。差動ドライバ１１と差動ドライバ１２の出力信号の２値電圧レベルは±２００［ｍＶ］で等しいが、差動ドライバ１３の出力信号の２値電圧レベルは±４００［ｍＶ］であって、その絶対値は差動ドライバ１１，１２に比較して高く設定されており、差動ドライバ１１，１２，１３はクロックＣＬＫの立ち上がりタイミングで各出力信号を送信するように動作する。
【００１７】
信号伝送路３０は信号線３１，３２，３３により構成される。ここで、差動ドライバ１１からの第１出力信号Ｓ１１ａと、差動ドライバ１３からの反転第３出力信号Ｓ１３ｂとが合成された後、信号線３１に送出される。また、差動ドライバ１２からの第２出力信号Ｓ１２ａと、差動ドライバ１１からの反転第１出力信号Ｓ１１ｂとが合成された後、信号線３２に送出される。さらに、差動ドライバ１３からの第３出力信号Ｓ１３ａと、差動ドライバ１２からの反転第２出力信号Ｓ１２ｂとが合成された後、信号線３３に送出される。
【００１８】
信号受信機２０は、それぞれビット情報判定器（終端電圧Ｖ１，Ｖ２，Ｖ３が負であるか否かを判断するコンパレータで構成される。）である３個の差動レシーバ２１，２２，２３と、クロック再生回路２４と、それぞれ抵抗値Ｒ１，Ｒ２，Ｒ３を有する３個の終端抵抗４１，４２，４３と、しきい値電圧源４４を有する比較器２５と、比較器２５からの出力信号により連動して切り替え制御される切替スイッチ２６，２７と、絶対値演算器２８とを備えて構成される。信号線３１と信号線３２の間に終端抵抗４１が接続され、当該終端抵抗４１に流れる電流の方向又は終端抵抗４１に発生する終端電圧Ｖ１の極性は差動レシーバ２１により検出される。また、信号線３２と信号線３３の間に終端抵抗４２が接続され、当該終端抵抗４２に流れる電流の方向又は終端抵抗４２に発生する終端電圧Ｖ２の極性は差動レシーバ２２により検出される。さらに、信号線３３と信号線３１の間に終端抵抗４３が接続され、当該終端抵抗４３に流れる電流の方向又は終端抵抗４３に発生する終端電圧Ｖ３の極性は差動レシーバ２３により検出される。
【００１９】
クロック再生回路２４は、立ち上がり検出回路及びＰＬＬ回路を含んで構成され、３本の信号線３１，３２，３３に伝送される伝送信号の立ち上がりエッジを検出することにより所定の周期を有するクロックＣＬＫを再生して各差動レシーバ２１，２２，２３に出力する。各差動レシーバ２１，２２，２３は、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。
【００２０】
絶対値演算器２８は終端抵抗４３の終端電圧Ｖ３を検出した後、その絶対値｜Ｖ３｜を演算して、それを示す電圧信号を比較器２５の非反転入力端子（＋）に出力する。比較器２５は終端電圧Ｖ３の絶対値｜Ｖ３｜をしきい値電圧源４４からのしきい値電圧Ｖｔｈと比較して、｜Ｖ３｜＞｜Ｖｔｈ｜のときハイレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ａ側に切り替える一方、｜Ｖ３｜≦｜Ｖｔｈ｜のときローレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ｂ側に切り替える。各差動レシーバ２１，２２，２３は、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。ここで、切替スイッチ２６，２７が接点ａ側に切り替えられているとき（図５のステップＳ１１でＹＥＳのときでステップＳ２１−Ｓ２３の処理が実行される。）差動レシーバ２１からのビット情報信号Ｂ１は切替スイッチ２６の接点ａ側を介して出力され、差動レシーバ２２からのビット情報信号Ｂ２は切替スイッチ２７の接点ａ側を介して出力され、差動レシーバ２３からのビット情報信号Ｂ３はそのまま出力される。一方、切替スイッチ２６，２７が接点ｂ側に切り替えられているとき（図５のステップＳ１１でＮＯのときでステップＳ１２−Ｓ１４の処理が実行される。）差動レシーバ２３からのビット情報信号Ｂ３の判定結果（０００又は１１１）を有するビット情報信号がビット情報信号Ｂ１，Ｂ２，Ｂ３として出力される。
【００２１】
差動ドライバ１１及び１２の各出力信号の絶対値をそれぞれＶｄ１及びＶｄ２とし、差動ドライバ１３の出力信号の２値信号電圧の絶対値をＶｄ３とすると、本実施形態に係る設定条件（Ｖｄ３＞Ｖｄ１＝Ｖｄ２（例えば、Ｖｄ１＝Ｖｄ２＝２００［ｍＶ］；Ｖｄ３＝４００［ｍＶ］のとき）においては、ビット情報信号０００、１１１とその他全部のビット情報信号を区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報信号０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報信号０１０，ｌ０１１，１００，１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ３｜＞｜Ｖｄ１｜／２：しきい値｜Ｖｔｈ｜が０以下になり判定不可となるため。
（５）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。
【００２２】
当該第１の設定例において、しきい値Ｖｔｈは２００［ｍＶ］＜Ｖｔｈ＜４００［ｍＶ］となるように設定され、例えば、Ｖｔｈ＝３００［ｍＶ］である。
【００２３】
本実施形態において、差動レシーバ２１，２２，２３が検出可能な最小電圧値Ｘ＝１００［ｍＶ］であり、差動ドライバ２１と差動ドライバ２２の信号電圧レベルはＶｄ１＝Ｖｄ２＝２００［ｍＶ］（＝２Ｘ）で等しく、差動ドライバ２３の信号電圧レベルはＶｄ３＝４００［ｍＶ］（＝２Ｖｄ１）である。なお、電圧Ｖｄ１，Ｖｄ２，Ｖｄ３は、検出可能な最小電圧値Ｘに対して、次式（１）及び（２）を満たすように設定される。なお、当該明細書において、数式がイメージ入力された墨付き括弧の数番号と、数式が文字入力された大括弧の数式番号とを混在して用いており、また、当該明細書での一連の数式番号として「式（１）」の形式を用いて数式番号を式の最後部に付与して（付与していない数式も存在する）用いることとする。
【００２４】
［数３］
Ｖｄ１≧２Ｘ （１）
【００２５】
［数４］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ （２）
【００２６】
図２は図１の各差動ドライバ１１，１２，１３の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。また、図３は図１の信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。各差動レシーバ２１，２２，２３は、入力されるビット情報信号に応じて、図２に示される出力信号を出力し、このとき、入力される３ビットのビット情報信号に応じて、信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３は図３に示すようになる。
【００２７】
ここで、各信号線３１，３２，３３の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３について説明する。各信号線３１，３２，３３には２つの差動ドライバ（１１，１２；１２，１３；１３，１１）からの信号電圧Ｖｉ１，Ｖｉ２が重畳される。各差動ドライバ１１，１２，１３の内部抵抗をｒとし、信号受信機２０の終端抵抗４１，４２，４３のインピーダンスをＺとする（差動レシーバ２１，２２，２３の入力インピーダンスは無限大（理想値）とする。）と、各信号線３１，３２，３３に発生する信号電圧Ｖｓは、次式で表される。
【００２８】
【数１】
【００２９】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００３０】
【数２】
【００３１】
図４は図１の多重差動伝送システムにおいて伝送されるビット情報と、各信号線３１，３２，３３を伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３０の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【００３２】
以上説明したように、１つの差動ドライバ１３のみの信号電圧レベルを他の差動ドライバ１１，１２の信号電圧レベルと異なる値とし、全ビット補償回路を形成する回路素子２５−２８を具備することで、全ビットが０及び全ビットが１の場合も含めた全８状態のビット情報信号を復号することが可能である。また、信号伝送路３０の各信号線３１，３２，３３に印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００３３】
図５は図１の多重差動伝送システムにおいて信号受信機２０の各差動レシーバ２１，２２，２３及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【００３４】
図５において、まず、ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ３の絶対値｜Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本実施形態では、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときはステップＳ２１に進み、各差動レシーバ２１，２２，２３によって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。そして、当該ビット情報判定処理を終了する。
【００３５】
図６は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４１の両端電圧Ｖ１との関係を示す図である。図７は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４２の両端電圧Ｖ２との関係を示す図である。図８は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４３の両端電圧Ｖ３との関係を示す図である。図６〜図８において、差動ドライバ１１，１２の信号電圧Ｖｄ１，Ｖｄ２を２００［ｍＶ］として固定し、差動ドライバ１３の信号電圧Ｖｄ３を２００［ｍＶ］から１２００［ｍＶ］まで変化させたとき、各終端抵抗４１，４２，４３の両端電圧Ｖ１，Ｖ２，Ｖ３は、各図６〜８に示すように、ビット情報信号Ｂ１，Ｂ２，Ｂ３の値に応じて変化する。
【００３６】
差動レシーバ２１，２２，２３において電流方向を検出するためには、差動レシーバ２１，２２，２３の非反転入力端子（＋）と反転入力端子（−）間に印加される電位差が、検出可能な最小電圧値Ｘ以上である必要がある。
【００３７】
図９は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と差動レシーバ２１，２２，２３の最小電圧の絶対値との関係を示す図である。差動レシーバ２１，２２，２３の最小電圧は、図６〜図８に示した各終端抵抗４１，４２，４３の両端電圧Ｖ１，Ｖ２，Ｖ３のうち最小である値と一致する。図９において、差動レシーバ２１，２２，２３が検出可能な最小電圧値Ｘが１００［ｍＶ］である場合を点線で示す。この場合、差動ドライバ１３の信号電圧Ｖｄ３が４００［ｍＶ］であるときと、８００［ｍＶ］以上の範囲であるときとにおいて多重差動伝送が可能である。ここで、差動ドライバ１３の信号電圧Ｖｄ３は出来るだけ小さいほうがシステム全体の消費電力を低減できるので、上記多重差動伝送が可能である値のうち最小の信号電圧は４００［ｍＶ］であり、最も好ましい。
【００３８】
また、図９において、別の例として、検出可能な最小電圧値Ｘが５０［ｍＶ］の場合を１点鎖線で示す。この場合に電圧Ｖｄ１及びＶｄ２を２００［ｍＶ］とすると、上述した式に従い、電圧Ｖｄ３は、３００〜５００［ｍＶ］の範囲及び７００［ｍＶ］以上の範囲で多重差動伝送を構築可能であり、消費電力を低減させるためには３００〜５００［ｍＶ］の範囲がより好ましく、３００［ｍＶ］が最も好ましい。
【００３９】
次に、上記式（１）及び（２）に示した検出可能な最小電圧値Ｘと信号電圧Ｖｄ１及びＶｄ３との関係の算出方法について説明する。例えば、図６の関係図に基づいて考えた場合、信号電圧Ｖｄ３は、［Ｂ１，Ｂ２，Ｂ３］＝０００である直線と検出可能な最小電圧値Ｘを示す直線との交点Ｃ１から、［Ｂ１，Ｂ２，Ｂ３］＝１０１である直線と検出可能な最小電圧値Ｘを示す直線との交点Ｃ２までの範囲となる。［Ｂ１，Ｂ２，Ｂ３］＝０００であるとき、終端抵抗４１の両端電圧は電圧Ｖｓ１と電圧Ｖｓ２との差電圧である（−Ｖｄ１＋Ｖｄ３）／２−（−Ｖｄ１＋Ｖｄ１）／２、即ち（Ｖｄ３−Ｖｄ１）／２となり、［Ｂ１，Ｂ２，Ｂ３］＝１０１であるとき、終端抵抗４１の両端電圧は（Ｖｄ１−Ｖｄ３）／２−（−Ｖｄ１−Ｖｄ１）／２、即ち（３Ｖｄ１−Ｖｄ３）／２となる。交点Ｃ１はＸ＝（Ｖｄ３−Ｖｄ１）／２で表され、即ち電圧Ｖｄ３は（Ｖｄ１＋２Ｘ）となる。交点Ｃ２はＸ＝（３Ｖｄ１−Ｖｄ３）／２で表され、即ち電圧Ｖｄ３は（３Ｖｄ１−２Ｘ）となる。従って、電圧Ｖｄ３は、（Ｖｄ１＋２Ｘ）から（３Ｖｄ１−２Ｘ）までの範囲となり、上記式（２）が導出される。電圧Ｖｄ１は、上記式（２）からＶｄ１＋２Ｘ≦３Ｖｄ１−２Ｘの関係式から導出される。
【００４０】
以上説明したように、本発明に係る多重差動伝送システムによれば、信号受信機２０の差動レシーバ２１〜２３の検出可能な最小電圧値がＸであるとき、差動ドライバ１１及び１２の各出力信号の信号電圧Ｖｄ１と、差動ドライバ１３の出力信号の信号電圧Ｖｄ３とを、Ｖｄ１≧２Ｘ及びＶｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘを満たすように設定したので、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、出力ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに送信側の出力ドライバによる消費電力を低減することができる。
【産業上の利用可能性】
【００４１】
本発明に係る信号送信機、信号受信機及び多重差動伝送システムによれば、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、出力ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに送信側の出力ドライバによる消費電力を低減することができる。
【００４２】
本発明の多重差動伝送システムは、従来以上の高画質を実現するためのディスプレイ用の多ビット伝送や、小型化が必要な機器における高速伝送方法として利用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図２】図１の各差動ドライバ１１，１２，１３の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。
【図３】図１の信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図４】図１の多重差動伝送システムにおいて伝送されるビット情報と、各信号線３１，３２，３３を伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３０の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図５】図１の多重差動伝送システムにおいて信号受信機２０の各差動レシーバ２１，２２，２３及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【図６】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４１の両端電圧Ｖ１との関係を示す図である。
【図７】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４２の両端電圧Ｖ２との関係を示す図である。
【図８】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４３の両端電圧Ｖ３との関係を示す図である。
【図９】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と差動レシーバ２１，２２，２３の最小電圧の絶対値との関係を示す図である。
【符号の説明】
【００４４】
１０…信号送信機、
１１，１２，１３…差動ドライバ、
２０…信号受信機、
２１，２２，２３…差動レシーバ、
２４…クロック再生回路、
２５…比較器、
２６，２７…切替スイッチ、
２８…絶対値演算器、
３０…信号伝送路、
３１，３２，３３…信号線、
４１，４２，４３…終端抵抗、
４４…しきい値電圧源。
【技術分野】
【０００１】
本発明は、信号送信機、信号受信機及び多重差動伝送システムに関し、特に、３ビットのビット情報信号を３本の信号線からなる信号伝送路を介して差動伝送する多重差動伝送システムと、当該多重差動伝送システムに用いる信号送信機及び信号受信機に関する。
【背景技術】
【０００２】
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Video Graphics Array)からＸＧＡ(eXtended Graphics Array)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速デジタル・データ伝送の方法として、低振幅の差動伝送方法が用いられるようになった。
【０００３】
この伝送方法は、１本の平衡ケーブルか、プリント基板上に形成された２本の信号線パターンを通じて、互いに逆相の信号を送る伝送方法である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
【０００４】
【特許文献１】特許第３５０７６８７号公報。
【特許文献２】特開平４−２３０１４７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
差動伝送方法は、通常のシングルエンド伝送方法に比べ、上述したような高速伝送における多くのメリットを有する。しかし、１つのデータビット伝送に信号線を２本必要とするため、多ビット伝送を実現するには、信号線の数が多くなる、プリント基板上の信号線領域が大きくなる、などの問題を有していた。このため、今後更なる高速伝送を実現していく上での大きな課題となっていた。
【０００６】
この課題に関して、例えば、特許文献１で示されている差動データ伝送方法では、３本線を用いて、１つの線を相補データ線として用いることで、２つのデータビット伝送を３本線（従来の差動伝送方法では４本必要）で実現し、データ信号線の削減を達成しているが、３本線を流れる信号の平衡がとれておらず、通常の差動伝送に比べて輻射ノイズが大きくなるなどの問題点があった。
【０００７】
また、特許文献２では３本の信号線を用いて３ビットのビット情報信号の差動伝送を行っているが、３つ全ての差動ドライバの出力信号が異ならなければならないといった制限や、３つ全てのビットが０及び１の状態を伝送することができず、３ビット（８状態）から３つ全てのビットが０及び１の状態を除いた６状態しか伝送できないため、実使用にあたっては大きな問題点があった。
【０００８】
さらに、送信機側の差動ドライバの信号電圧の値が適切でない場合、受信機側の差動レシーバに印加される電圧が差動レシーバの検出可能なしきい値電圧以下となり、誤検出が起こる可能性があった。
【０００９】
本発明の目的は以上の問題点を解決し、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、送信機側の差動ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに差動ドライバによる消費電力を低減する多重差動伝送システムと、当該多重差動伝送システムに用いる信号送信機及び信号受信機とを提供することにある。
【課題を解決するための手段】
【００１０】
第１の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、第３のビット情報信号に応答して、第１出力信号及び第２出力信号とは異なる信号電圧を有する第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバとを備え、上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、前記信号受信機の差動レシーバの検出可能な最小電圧値がＸであるとき、前記第１出力信号及び第２出力信号の信号電圧Ｖｄ１と、前記第３出力信号の信号電圧Ｖｄ３とを、
［数１］
Ｖｄ１≧２Ｘ
及び
［数２］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ
を満たすように設定したことを特徴とする。
【００１１】
第２の発明に係る信号受信機は、上記信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号受信機において、上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、前記第３終端抵抗の両端電圧がしきい値以上であるか否かを判定する判定部とを備え、前記第３終端抵抗の両端電圧がしきい値以上であるとき、前記第１、第２及び第３差動レシーバにより第１、第２及び第３ビット情報をそれぞれ検出し、前記第３終端抵抗の両端電圧がしきい値未満であるとき、第３差動レシーバの検出結果のみにより、前記各ビット情報全てが０又は全てが１と判定し、前記第１、第２及び第３差動レシーバの検出可能な最小電圧値がＸであることを特徴とする。
【００１２】
第３の発明に係る多重差動伝送システムは、上記信号送信機と、上記信号受信機とを備えたことを特徴とする。
【発明の効果】
【００１３】
本発明に係る信号送信機、信号受信機及び多重差動伝送システムによれば、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、送信機側の差動ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに差動ドライバによる消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る一実施形態について図面を参照して説明する。なお、以下の実施形態において、同様の構成要素については同一の符号を付している。
【００１５】
実施形態．
図１は本発明の一実施形態に係る多重差動伝送システムの構成を示すブロック図である。図１において、本実施形態に係る多重差動伝送システムは、信号送信機１０と信号受信機２０とが信号伝送路３０を介して接続されて構成される。
【００１６】
信号送信機１０は、
（ａ）ハイレベル又はローレベルを有するビット情報信号Ｂ１に応答して、第１出力信号Ｓ１１ａとその位相反転信号である反転第１出力信号Ｓ１１ｂを出力する差動ドライバ１１と、
（ｂ）ハイレベル又はローレベルを有するビット情報信号Ｂ２に応答して、第２出力信号Ｓ１２ａとその位相反転信号である反転第２出力信号Ｓ１２ｂを出力する差動ドライバ１２と、
（ｃ）ハイレベル又はローレベルを有するビット情報信号Ｂ３に応答して、第３出力信号Ｓ１３ａとその位相反転信号である反転第３出力信号Ｓ１３ｂを出力する差動ドライバ１３とを備える。差動ドライバ１１と差動ドライバ１２の出力信号の２値電圧レベルは±２００［ｍＶ］で等しいが、差動ドライバ１３の出力信号の２値電圧レベルは±４００［ｍＶ］であって、その絶対値は差動ドライバ１１，１２に比較して高く設定されており、差動ドライバ１１，１２，１３はクロックＣＬＫの立ち上がりタイミングで各出力信号を送信するように動作する。
【００１７】
信号伝送路３０は信号線３１，３２，３３により構成される。ここで、差動ドライバ１１からの第１出力信号Ｓ１１ａと、差動ドライバ１３からの反転第３出力信号Ｓ１３ｂとが合成された後、信号線３１に送出される。また、差動ドライバ１２からの第２出力信号Ｓ１２ａと、差動ドライバ１１からの反転第１出力信号Ｓ１１ｂとが合成された後、信号線３２に送出される。さらに、差動ドライバ１３からの第３出力信号Ｓ１３ａと、差動ドライバ１２からの反転第２出力信号Ｓ１２ｂとが合成された後、信号線３３に送出される。
【００１８】
信号受信機２０は、それぞれビット情報判定器（終端電圧Ｖ１，Ｖ２，Ｖ３が負であるか否かを判断するコンパレータで構成される。）である３個の差動レシーバ２１，２２，２３と、クロック再生回路２４と、それぞれ抵抗値Ｒ１，Ｒ２，Ｒ３を有する３個の終端抵抗４１，４２，４３と、しきい値電圧源４４を有する比較器２５と、比較器２５からの出力信号により連動して切り替え制御される切替スイッチ２６，２７と、絶対値演算器２８とを備えて構成される。信号線３１と信号線３２の間に終端抵抗４１が接続され、当該終端抵抗４１に流れる電流の方向又は終端抵抗４１に発生する終端電圧Ｖ１の極性は差動レシーバ２１により検出される。また、信号線３２と信号線３３の間に終端抵抗４２が接続され、当該終端抵抗４２に流れる電流の方向又は終端抵抗４２に発生する終端電圧Ｖ２の極性は差動レシーバ２２により検出される。さらに、信号線３３と信号線３１の間に終端抵抗４３が接続され、当該終端抵抗４３に流れる電流の方向又は終端抵抗４３に発生する終端電圧Ｖ３の極性は差動レシーバ２３により検出される。
【００１９】
クロック再生回路２４は、立ち上がり検出回路及びＰＬＬ回路を含んで構成され、３本の信号線３１，３２，３３に伝送される伝送信号の立ち上がりエッジを検出することにより所定の周期を有するクロックＣＬＫを再生して各差動レシーバ２１，２２，２３に出力する。各差動レシーバ２１，２２，２３は、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。
【００２０】
絶対値演算器２８は終端抵抗４３の終端電圧Ｖ３を検出した後、その絶対値｜Ｖ３｜を演算して、それを示す電圧信号を比較器２５の非反転入力端子（＋）に出力する。比較器２５は終端電圧Ｖ３の絶対値｜Ｖ３｜をしきい値電圧源４４からのしきい値電圧Ｖｔｈと比較して、｜Ｖ３｜＞｜Ｖｔｈ｜のときハイレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ａ側に切り替える一方、｜Ｖ３｜≦｜Ｖｔｈ｜のときローレベルの制御信号を切替スイッチ２６，２７に出力することにより、切替スイッチ２６，２７を接点ｂ側に切り替える。各差動レシーバ２１，２２，２３は、入力されるクロックＣＬＫの立ち上がりで後述するようにビット情報の判定を実行して、それぞれビット情報信号Ｂ１，Ｂ２，Ｂ３を出力する。ここで、切替スイッチ２６，２７が接点ａ側に切り替えられているとき（図５のステップＳ１１でＹＥＳのときでステップＳ２１−Ｓ２３の処理が実行される。）差動レシーバ２１からのビット情報信号Ｂ１は切替スイッチ２６の接点ａ側を介して出力され、差動レシーバ２２からのビット情報信号Ｂ２は切替スイッチ２７の接点ａ側を介して出力され、差動レシーバ２３からのビット情報信号Ｂ３はそのまま出力される。一方、切替スイッチ２６，２７が接点ｂ側に切り替えられているとき（図５のステップＳ１１でＮＯのときでステップＳ１２−Ｓ１４の処理が実行される。）差動レシーバ２３からのビット情報信号Ｂ３の判定結果（０００又は１１１）を有するビット情報信号がビット情報信号Ｂ１，Ｂ２，Ｂ３として出力される。
【００２１】
差動ドライバ１１及び１２の各出力信号の絶対値をそれぞれＶｄ１及びＶｄ２とし、差動ドライバ１３の出力信号の２値信号電圧の絶対値をＶｄ３とすると、本実施形態に係る設定条件（Ｖｄ３＞Ｖｄ１＝Ｖｄ２（例えば、Ｖｄ１＝Ｖｄ２＝２００［ｍＶ］；Ｖｄ３＝４００［ｍＶ］のとき）においては、ビット情報信号０００、１１１とその他全部のビット情報信号を区別する方法であって、以下の条件のもとで実行できる。
（１）｜Ｖｄ１｜＝｜Ｖｄ２｜
（２）｜Ｖｄ３｜≠｜Ｖｄ１｜：Ｖｄ３＝Ｖｄ１のとき、ビット情報信号０００，１１１を送ると各信号線間電位差が０になり判定不可となるため。
（３）｜Ｖｄ３｜≠｜３Ｖｄ１｜：Ｖｄ３＝３Ｖｄ１のとき、ビット情報信号０１０，ｌ０１１，１００，１０１を送ると各信号線間電位差に０が発生し判定不可となるため。
（４）｜Ｖｄ３｜＞｜Ｖｄ１｜／２：しきい値｜Ｖｔｈ｜が０以下になり判定不可となるため。
（５）｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜：しきい値条件である。これにより、比較器２５及び絶対値演算器２８でのみ判断可能となる。
【００２２】
当該第１の設定例において、しきい値Ｖｔｈは２００［ｍＶ］＜Ｖｔｈ＜４００［ｍＶ］となるように設定され、例えば、Ｖｔｈ＝３００［ｍＶ］である。
【００２３】
本実施形態において、差動レシーバ２１，２２，２３が検出可能な最小電圧値Ｘ＝１００［ｍＶ］であり、差動ドライバ２１と差動ドライバ２２の信号電圧レベルはＶｄ１＝Ｖｄ２＝２００［ｍＶ］（＝２Ｘ）で等しく、差動ドライバ２３の信号電圧レベルはＶｄ３＝４００［ｍＶ］（＝２Ｖｄ１）である。なお、電圧Ｖｄ１，Ｖｄ２，Ｖｄ３は、検出可能な最小電圧値Ｘに対して、次式（１）及び（２）を満たすように設定される。なお、当該明細書において、数式がイメージ入力された墨付き括弧の数番号と、数式が文字入力された大括弧の数式番号とを混在して用いており、また、当該明細書での一連の数式番号として「式（１）」の形式を用いて数式番号を式の最後部に付与して（付与していない数式も存在する）用いることとする。
【００２４】
［数３］
Ｖｄ１≧２Ｘ （１）
【００２５】
［数４］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ （２）
【００２６】
図２は図１の各差動ドライバ１１，１２，１３の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。また、図３は図１の信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。各差動レシーバ２１，２２，２３は、入力されるビット情報信号に応じて、図２に示される出力信号を出力し、このとき、入力される３ビットのビット情報信号に応じて、信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３は図３に示すようになる。
【００２７】
ここで、各信号線３１，３２，３３の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３について説明する。各信号線３１，３２，３３には２つの差動ドライバ（１１，１２；１２，１３；１３，１１）からの信号電圧Ｖｉ１，Ｖｉ２が重畳される。各差動ドライバ１１，１２，１３の内部抵抗をｒとし、信号受信機２０の終端抵抗４１，４２，４３のインピーダンスをＺとする（差動レシーバ２１，２２，２３の入力インピーダンスは無限大（理想値）とする。）と、各信号線３１，３２，３３に発生する信号電圧Ｖｓは、次式で表される。
【００２８】
【数１】
【００２９】
ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。
【００３０】
【数２】
【００３１】
図４は図１の多重差動伝送システムにおいて伝送されるビット情報と、各信号線３１，３２，３３を伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３０の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【００３２】
以上説明したように、１つの差動ドライバ１３のみの信号電圧レベルを他の差動ドライバ１１，１２の信号電圧レベルと異なる値とし、全ビット補償回路を形成する回路素子２５−２８を具備することで、全ビットが０及び全ビットが１の場合も含めた全８状態のビット情報信号を復号することが可能である。また、信号伝送路３０の各信号線３１，３２，３３に印加される信号電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００３３】
図５は図１の多重差動伝送システムにおいて信号受信機２０の各差動レシーバ２１，２２，２３及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【００３４】
図５において、まず、ステップＳ１１において比較器２５により終端抵抗４３の終端電圧Ｖ３の絶対値｜Ｖ３｜がしきい値Ｖｔｈを超えるか否かを判断する。なお、本実施形態では、｜Ｖ１−Ｖ３｜＜｜Ｖｔｈ｜は上述のしきい値条件（｜Ｖｄ１−Ｖｄ３｜＜｜Ｖｔｈ｜）で予め設定されている。ステップＳ１１でＮＯのときはステップＳ１２に進み一方、ＹＥＳのときはステップＳ２１に進み、各差動レシーバ２１，２２，２３によって各終端抵抗４１，４２，４３の終端電圧Ｖｉ（ｉ＝１，２，３）の極性が負であるか否かが判断され、ＹＥＳのときはステップＳ２２に進みビット情報信号Ｂｉに０を設定する一方、ＮＯのときはステップＳ２３に進みビット情報信号Ｂｉに１を設定する。そして、当該ビット情報判定処理を終了する。ステップＳ１２において終端抵抗４３の終端電圧Ｖ３が負であるか否かが判断され、ＹＥＳのときはステップＳ１３に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に０を設定する一方、ＮＯのときはステップＳ１４に進み全ビット情報信号Ｂ１，Ｂ２，Ｂ３に１を設定する。そして、当該ビット情報判定処理を終了する。
【００３５】
図６は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４１の両端電圧Ｖ１との関係を示す図である。図７は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４２の両端電圧Ｖ２との関係を示す図である。図８は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４３の両端電圧Ｖ３との関係を示す図である。図６〜図８において、差動ドライバ１１，１２の信号電圧Ｖｄ１，Ｖｄ２を２００［ｍＶ］として固定し、差動ドライバ１３の信号電圧Ｖｄ３を２００［ｍＶ］から１２００［ｍＶ］まで変化させたとき、各終端抵抗４１，４２，４３の両端電圧Ｖ１，Ｖ２，Ｖ３は、各図６〜８に示すように、ビット情報信号Ｂ１，Ｂ２，Ｂ３の値に応じて変化する。
【００３６】
差動レシーバ２１，２２，２３において電流方向を検出するためには、差動レシーバ２１，２２，２３の非反転入力端子（＋）と反転入力端子（−）間に印加される電位差が、検出可能な最小電圧値Ｘ以上である必要がある。
【００３７】
図９は図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と差動レシーバ２１，２２，２３の最小電圧の絶対値との関係を示す図である。差動レシーバ２１，２２，２３の最小電圧は、図６〜図８に示した各終端抵抗４１，４２，４３の両端電圧Ｖ１，Ｖ２，Ｖ３のうち最小である値と一致する。図９において、差動レシーバ２１，２２，２３が検出可能な最小電圧値Ｘが１００［ｍＶ］である場合を点線で示す。この場合、差動ドライバ１３の信号電圧Ｖｄ３が４００［ｍＶ］であるときと、８００［ｍＶ］以上の範囲であるときとにおいて多重差動伝送が可能である。ここで、差動ドライバ１３の信号電圧Ｖｄ３は出来るだけ小さいほうがシステム全体の消費電力を低減できるので、上記多重差動伝送が可能である値のうち最小の信号電圧は４００［ｍＶ］であり、最も好ましい。
【００３８】
また、図９において、別の例として、検出可能な最小電圧値Ｘが５０［ｍＶ］の場合を１点鎖線で示す。この場合に電圧Ｖｄ１及びＶｄ２を２００［ｍＶ］とすると、上述した式に従い、電圧Ｖｄ３は、３００〜５００［ｍＶ］の範囲及び７００［ｍＶ］以上の範囲で多重差動伝送を構築可能であり、消費電力を低減させるためには３００〜５００［ｍＶ］の範囲がより好ましく、３００［ｍＶ］が最も好ましい。
【００３９】
次に、上記式（１）及び（２）に示した検出可能な最小電圧値Ｘと信号電圧Ｖｄ１及びＶｄ３との関係の算出方法について説明する。例えば、図６の関係図に基づいて考えた場合、信号電圧Ｖｄ３は、［Ｂ１，Ｂ２，Ｂ３］＝０００である直線と検出可能な最小電圧値Ｘを示す直線との交点Ｃ１から、［Ｂ１，Ｂ２，Ｂ３］＝１０１である直線と検出可能な最小電圧値Ｘを示す直線との交点Ｃ２までの範囲となる。［Ｂ１，Ｂ２，Ｂ３］＝０００であるとき、終端抵抗４１の両端電圧は電圧Ｖｓ１と電圧Ｖｓ２との差電圧である（−Ｖｄ１＋Ｖｄ３）／２−（−Ｖｄ１＋Ｖｄ１）／２、即ち（Ｖｄ３−Ｖｄ１）／２となり、［Ｂ１，Ｂ２，Ｂ３］＝１０１であるとき、終端抵抗４１の両端電圧は（Ｖｄ１−Ｖｄ３）／２−（−Ｖｄ１−Ｖｄ１）／２、即ち（３Ｖｄ１−Ｖｄ３）／２となる。交点Ｃ１はＸ＝（Ｖｄ３−Ｖｄ１）／２で表され、即ち電圧Ｖｄ３は（Ｖｄ１＋２Ｘ）となる。交点Ｃ２はＸ＝（３Ｖｄ１−Ｖｄ３）／２で表され、即ち電圧Ｖｄ３は（３Ｖｄ１−２Ｘ）となる。従って、電圧Ｖｄ３は、（Ｖｄ１＋２Ｘ）から（３Ｖｄ１−２Ｘ）までの範囲となり、上記式（２）が導出される。電圧Ｖｄ１は、上記式（２）からＶｄ１＋２Ｘ≦３Ｖｄ１−２Ｘの関係式から導出される。
【００４０】
以上説明したように、本発明に係る多重差動伝送システムによれば、信号受信機２０の差動レシーバ２１〜２３の検出可能な最小電圧値がＸであるとき、差動ドライバ１１及び１２の各出力信号の信号電圧Ｖｄ１と、差動ドライバ１３の出力信号の信号電圧Ｖｄ３とを、Ｖｄ１≧２Ｘ及びＶｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘを満たすように設定したので、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、出力ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに送信側の出力ドライバによる消費電力を低減することができる。
【産業上の利用可能性】
【００４１】
本発明に係る信号送信機、信号受信機及び多重差動伝送システムによれば、ノイズの発生を抑え、かつ更なるデータ信号線の削減を実現すべく、３ビットのビット情報信号の差動伝送を３本線の信号線で実現することができ、しかも３ビット全ての状態を伝送可能であり、出力ドライバの電圧値が適切でない場合に起こり得る誤検出を防ぐとともに送信側の出力ドライバによる消費電力を低減することができる。
【００４２】
本発明の多重差動伝送システムは、従来以上の高画質を実現するためのディスプレイ用の多ビット伝送や、小型化が必要な機器における高速伝送方法として利用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図２】図１の各差動ドライバ１１，１２，１３の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂの信号波形を示す信号波形図である。
【図３】図１の信号伝送路３０の信号線３１，３２，３３を介して伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の信号波形と割り当てられるビット情報の関係を示す波形図である。
【図４】図１の多重差動伝送システムにおいて伝送されるビット情報と、各信号線３１，３２，３３を伝送する伝送信号の信号電圧Ｖｓ１，Ｖｓ２，Ｖｓ３と、信号受信機３０の各終端抵抗４１，４２，４３の終端電圧Ｖ１，Ｖ２，Ｖ３とその極性との関係を示す図である。
【図５】図１の多重差動伝送システムにおいて信号受信機２０の各差動レシーバ２１，２２，２３及び比較器２５によって実行されるビット情報判定処理の第１の実施例を示すフローチャートである。
【図６】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４１の両端電圧Ｖ１との関係を示す図である。
【図７】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４２の両端電圧Ｖ２との関係を示す図である。
【図８】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と終端抵抗４３の両端電圧Ｖ３との関係を示す図である。
【図９】図１の多重差動伝送システムにおける差動ドライバ１３の信号電圧Ｖｄ３と差動レシーバ２１，２２，２３の最小電圧の絶対値との関係を示す図である。
【符号の説明】
【００４４】
１０…信号送信機、
１１，１２，１３…差動ドライバ、
２０…信号受信機、
２１，２２，２３…差動レシーバ、
２４…クロック再生回路、
２５…比較器、
２６，２７…切替スイッチ、
２８…絶対値演算器、
３０…信号伝送路、
３１，３２，３３…信号線、
４１，４２，４３…終端抵抗、
４４…しきい値電圧源。
【特許請求の範囲】
【請求項１】
信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、
第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、
第３のビット情報信号に応答して、第１出力信号及び第２出力信号とは異なる信号電圧を有する第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、
前記信号受信機の差動レシーバの検出可能な最小電圧値がＸであるとき、前記第１出力信号及び第２出力信号の信号電圧Ｖｄ１と、前記第３出力信号の信号電圧Ｖｄ３とを、
［数１］
Ｖｄ１≧２Ｘ
及び
［数２］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ
を満たすように設定したことを特徴とする信号送信機。
【請求項２】
請求項１記載の信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号受信機において、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、
前記第３終端抵抗の両端電圧がしきい値以上であるか否かを判定する判定部とを備え、
前記第３終端抵抗の両端電圧がしきい値以上であるとき、前記第１、第２及び第３差動レシーバにより第１、第２及び第３ビット情報をそれぞれ検出し、前記第３終端抵抗の両端電圧がしきい値未満であるとき、第３差動レシーバの検出結果のみにより、前記各ビット情報全てが０又は全てが１と判定し、
前記第１、第２及び第３差動レシーバの検出可能な最小電圧値がＸであることを特徴とする信号受信機。
【請求項３】
請求項１記載の信号送信機と、
請求項２記載の信号受信機とを備えたことを特徴とする多重差動伝送システム。
【請求項１】
信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
第１のビット情報信号に応答して、第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを送信する第１の差動ドライバと、
第２のビット情報信号に応答して、第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを送信する第２の差動ドライバと、
第３のビット情報信号に応答して、第１出力信号及び第２出力信号とは異なる信号電圧を有する第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを送信する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とを合成して第１の信号線に送信し、上記第２出力信号と上記反転第１出力信号とを合成して第２の信号線に送信し、上記第３出力信号と上記反転第２出力信号とを合成して第３の信号線に送信し、
前記信号受信機の差動レシーバの検出可能な最小電圧値がＸであるとき、前記第１出力信号及び第２出力信号の信号電圧Ｖｄ１と、前記第３出力信号の信号電圧Ｖｄ３とを、
［数１］
Ｖｄ１≧２Ｘ
及び
［数２］
Ｖｄ１＋２Ｘ≦Ｖｄ３≦３Ｖｄ１−２Ｘ
を満たすように設定したことを特徴とする信号送信機。
【請求項２】
請求項１記載の信号送信機と、信号受信機と、上記信号送信機と信号受信機との間を接続する第１、第２及び第３の信号線からなる信号伝送路とを備えた多重差動伝送システムのための信号受信機において、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第１のビット情報信号として出力する第１の差動レシーバと、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第２のビット情報信号として出力する第２の差動レシーバと、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗に発生する終端電圧の極性を検出して、当該検出結果を第３のビット情報信号として出力する第３の差動レシーバと、
前記第３終端抵抗の両端電圧がしきい値以上であるか否かを判定する判定部とを備え、
前記第３終端抵抗の両端電圧がしきい値以上であるとき、前記第１、第２及び第３差動レシーバにより第１、第２及び第３ビット情報をそれぞれ検出し、前記第３終端抵抗の両端電圧がしきい値未満であるとき、第３差動レシーバの検出結果のみにより、前記各ビット情報全てが０又は全てが１と判定し、
前記第１、第２及び第３差動レシーバの検出可能な最小電圧値がＸであることを特徴とする信号受信機。
【請求項３】
請求項１記載の信号送信機と、
請求項２記載の信号受信機とを備えたことを特徴とする多重差動伝送システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−６０４８９（Ｐ２００９−６０４８９Ａ）
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願番号】特願２００７−２２７４７８（Ｐ２００７−２２７４７８）
【出願日】平成１９年９月３日（２００７．９．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願日】平成１９年９月３日（２００７．９．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]