光ゲート素子
【課題】製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を提供する。
【解決手段】半導体基板上に、下部クラッド層、バルク材料からなる活性層１３、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極２１と、を備え、該導波路構造は、ハイメサ導波路構造Ｉと、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方とハイメサ導波路構造Ｉとの間に形成され、ハイメサ導波路構造Ｉと光の導波方向に連続する埋込み導波路構造ＩＩa、ＩＩbと、を含み、上部電極２１は、該導波路構造の少なくとも一部の上方に形成される主電極部２１ａと、ハイメサ導波路構造Ｉの導波方向の側方、かつ、半導体基板の上方に形成される電極パッド部２１ｂと、主電極部２１ａと電極パッド部２１ｂとを電気的に接続する接続部２１ｃと、を含む。
【解決手段】半導体基板上に、下部クラッド層、バルク材料からなる活性層１３、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極２１と、を備え、該導波路構造は、ハイメサ導波路構造Ｉと、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方とハイメサ導波路構造Ｉとの間に形成され、ハイメサ導波路構造Ｉと光の導波方向に連続する埋込み導波路構造ＩＩa、ＩＩbと、を含み、上部電極２１は、該導波路構造の少なくとも一部の上方に形成される主電極部２１ａと、ハイメサ導波路構造Ｉの導波方向の側方、かつ、半導体基板の上方に形成される電極パッド部２１ｂと、主電極部２１ａと電極パッド部２１ｂとを電気的に接続する接続部２１ｃと、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ゲート素子に係り、特に、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子に関する。
【背景技術】
【０００２】
従来から、光サンプリング装置においては、光信号のサンプリングを行う光ゲート素子として、電界吸収効果を利用した電界吸収型半導体光変調器（以下、ＥＡ光変調器と記す）が用いられている。
【０００３】
電界吸収効果とは、電界の印加により半導体材料のバンド構造が変化し、それに伴って光の吸収係数が変化する効果である。具体的には、図１３に示すように、ＥＡ光変調器に逆バイアス電圧が印加されていない状態では、ある波長域における吸収係数が十分小さく、一方、ＥＡ光変調器に逆バイアス電圧が印加されている状態では、吸収スペクトラムが長波長側に移動して該波長域における吸収係数が増加する。
【０００４】
従って、上記の波長域にＥＡ光変調器の動作波長が含まれるようにＥＡ光変調器を設計することにより、ＥＡ光変調器は、逆バイアス電圧非印加時に光信号を透過させ、逆バイアス電圧印加時に光信号を遮断する光ゲート素子として機能する。このような光ゲート機能を実現できるＥＡ光変調器としては、例えば、特許文献１に開示されたものが公知である。
【０００５】
図１４に示すように、特許文献１に開示された従来のＥＡ光変調器１００においては、ｎ型ＩｎＰ基板６１上に、ｎ型ＩｎＰ下部クラッド層６２、ｎ側ＧＲＩＮ−ＳＣＨ層６３、ＭＱＷ吸収層６４、ｐ側ＧＲＩＮ−ＳＣＨ層６５、ｐ型ＩｎＰ上部クラッド層６６が順次積層されたメサが形成されている。
【０００６】
メサの両脇は、半絶縁性のＦｅドープＩｎＰ層６７、およびｎ型ＩｎＰ層６８で埋め込まれている。半絶縁性のＦｅドープＩｎＰ層６７を設けるのは、電子トラップ層として働かせると同時に、寄生容量を低減するためである。さらに、容量低減のために、メサに沿ってトレンチ６９が形成されている。このようにして寄生容量を低減することにより、いわゆるＣＲ時定数制限による光変調器としての変調周波数限界（＝１／πＲＣ）を向上させることができる。これは、ＥＡ光変調器１００を高周波電圧信号により駆動する際に重要となる。
【０００７】
メサ上およびｎ型ＩｎＰ層６８上には、ｐ型ＩｎＰ再成長クラッド層７０、およびｐ型ＩｎＧａＡｓコンタクト層７１が順次積層され、さらにｐ側電極７２が設けてある。なお、ｎ型ＩｎＰ基板６１の上記積層構造の形成面とは他方の面にはｎ側電極７３が設けてある。
【０００８】
なお、ＥＡ光変調器は、上述のように、印加される逆バイアス電圧に応じて吸収係数が変化する電界吸収効果を利用して光信号を強度変調するだけでなく、ポンプ光として入力される光パルスの光強度に応じて吸収係数が変化する相互吸収飽和特性を利用して光信号を強度変調することもできる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４５５０３７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に開示されたような従来のＥＡ光変調器においては、ＦｅドープＩｎＰ層のＦｅと、該ＦｅドープＩｎＰ層に隣接するｐ型ＩｎＰ上部クラッド層中のＺｎとが相互拡散してＦｅドープＩｎＰ層の比抵抗が減少するため、ＦｅドープＩｎＰ層の半絶縁性層としての信頼性に問題がある。さらに、ＦｅドープＩｎＰのような半絶縁性ＩｎＰ材料を用いる埋込み装置と埋込み技術には、多額の設備投資と長い開発期間を必要とするという問題もある。
【００１１】
ところで、通常、光通信システムを構成する光ファイバや各種光素子の状態は、外的要因（環境温度や外力等）によって時々刻々変化し、これに起因して光通信システムから送出される光信号の偏波方向も時々刻々変化する。このため、光通信システムからの光信号を測定する装置に適用される光ゲート素子には、任意の偏波方向の光信号に対して常に一定の光ゲート機能を発揮するために偏波無依存性が求められる。ＭＱＷ構造には、偏波依存性を有するという欠点がある。
【００１２】
本発明は、このような従来の課題を解決するためになされたものであって、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の請求項１の光ゲート素子は、半導体基板上に、下部クラッド層、バルク材料からなる活性層、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極と、前記半導体基板の下方に形成される下部電極と、を備え、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子であって、前記導波路構造は、ハイメサ導波路構造と、光入射端面および光出射端面のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と光の導波方向に連続する埋込み導波路構造と、を含み、前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部と、前記ハイメサ導波路構造の前記導波方向の側方、かつ、前記半導体基板の上方に形成される電極パッド部と、前記主電極部と前記電極パッド部とを電気的に接続する接続部と、を含むことを特徴とする構成を有している。
【００１４】
この構成により、ｐｎ接合による埋込み層と、バルク材料からなる活性層を具備することにより、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を実現できる。
【００１５】
また、本発明の請求項２の光ゲート素子は、前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする構成を有している。
この構成により、埋込み層を介したリーク電流を低減できる。
【００１６】
また、本発明の請求項３の光ゲート素子は、前記ハイメサ導波路構造の前記導波方向に直交する幅方向の側面に配置され、前記主電極部の上面に平行な上面、および、前記導波方向に対して所定の角度を成して傾斜する傾斜面を有する接続部形成用部材をさらに備え、前記接続部が、少なくとも前記接続部形成用部材の前記上面および前記傾斜面上の一部に形成されることを特徴とする構成を有している。
【００１７】
この構成により、垂直面よりも傾斜の緩い傾斜面上に接続部の一部が形成されることにより、該接続部と電極パッド部の導通を確保できる。
【００１８】
また、本発明の請求項４の光ゲート素子は、前記接続部形成用部材が、ｐ型ＩｎＰおよびｎ型ＩｎＰからなる埋込み層を含むことを特徴とする構成を有している。
【００１９】
この構成により、多額の設備投資と長い開発期間を必要とするＦｅドープＩｎＰからなる埋込み層の代わりに、一般的なｐｎ接合による埋込み層を採用することにより、光ゲート素子の製造を容易にすることができる。
【発明の効果】
【００２０】
本発明は、ｐｎ接合による埋込み層と、バルク材料からなる活性層を具備することにより、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を提供するものである。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る光ゲート素子の概略構成を示す斜視図
【図２】第１の実施形態に係る光ゲート素子の概略構成を示す上面図
【図３】第１の実施形態に係る光ゲート素子の概略構成を示す正面図、および、Ａ−Ａ'線断面図
【図４】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図５】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図６】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の要部の構成を示す概略図
【図７】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の測定原理を説明する説明図
【図８】第２の実施形態に係る光ゲート素子の概略構成を示す上面図
【図９】第３の実施形態に係る光ゲート素子の概略構成を示す上面図
【図１０】第３の実施形態に係る光ゲート素子の要部の構成を示す斜視図
【図１１】第３の実施形態に係る光ゲート素子のＢ−Ｂ'線断面図、および、Ｃ−Ｃ'線断面図
【図１２】第３の実施形態に係る光ゲート素子の製造方法を示す工程図
【図１３】従来のＥＡ光変調器における光の吸収特性を示すグラフ
【図１４】従来のＥＡ光変調器の概略構成を示す斜視図
【発明を実施するための形態】
【００２２】
以下、本発明に係る光ゲート素子の実施形態について図面を用いて説明する。本発明に係る光ゲート素子は、相互吸収飽和特性を利用して光入力信号のサンプリングを行うものである。
【００２３】
なお、本発明に係る光ゲート素子は、光入力信号としては例えば４０Ｇｂｐｓなどの高速信号を想定しているが、印加される電圧信号としては一定の逆バイアス電圧を想定している。従って、本発明に係る光ゲート素子は、電圧信号に対する高速応答性を必要としないため、寄生容量の低減は変調器ほど重要ではなく、ＦｅドープＩｎＰからなる埋込み層の代わりに、一般的なｐｎ接合による埋込み層を用いて形成することができる。
【００２４】
（第１の実施形態）
本発明に係る光ゲート素子の第１の実施形態を図１〜図７を参照しながら説明する。図１は第１の実施形態に係る光ゲート素子１の概略構成を示す斜視図であり、図２は上面図、図３は正面図（ａ）、および図２のＡ−Ａ'線断面図（ｂ）である。なお、各図面上の各構成の寸法比は、実際の寸法比と必ずしも一致していない。
【００２５】
図２に示すように、光ゲート素子１は、劈開によって形成された光入射端面１０ａと光出射端面１０ｂとの間に形成された導波路構造を備える。この導波路構造は、さらに、ハイメサ導波路構造Ｉと、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方の端面とハイメサ導波路構造Ｉとの間に形成され、ハイメサ導波路構造Ｉと光の導波方向に連続する埋込み導波路構造ＩＩa、ＩＩbと、を含む。ここで、ＩＩaは光入射端面１０ａ側の埋込み導波路構造を、ＩＩbは光出射端面１０ｂ側の埋込み導波路構造を指している。なお、以降では、単に導波路構造と記述する場合は、ハイメサ導波路構造Ｉと埋込み導波路構造ＩＩa、ＩＩbの両方を指すものとする。
【００２６】
図１、図３に示すように、導波路構造Ｉ、ＩＩa、ＩＩbは、ｎ−ＩｎＰからなる半導体基板１１と、半導体基板１１上に形成されたｎ−ＩｎＰからなる下部クラッド層１２と、下部クラッド層１２の上方に形成されたバルクのＩｎＧａＡｓＰからなる活性層１３と、活性層１３の上方に形成されたｐ−ＩｎＰからなる上部クラッド層１４と、を有する。なお、活性層１３は、ＳＣＨ層（光閉じ込め層）１５ａ、１５ｂに上下を挟まれていてもよいが、これらのＳＣＨ層１５ａ、１５ｂは必須の構成要件ではない。
【００２７】
下部クラッド層１２、活性層１３、ＳＣＨ層１５ａ、１５ｂ、および上部クラッド層１４は、光入射端面１０ａから入射した光入力信号を導波させ、導波の過程でこの光入力信号を活性層１３で吸収する光導波路を構成する。
【００２８】
埋込み導波路構造ＩＩa、ＩＩbにおいては、光導波路の光の導波方向に直交する幅方向の側面に、ｐ−ＩｎＰからなる下部埋込み層１６およびｎ−ＩｎＰからなる上部埋込み層１７が形成されている。
【００２９】
逆バイアス電圧非印加時には、ｎ−ＩｎＰからなる上部埋込み層１７およびｐ−ＩｎＰからなる下部埋込み層１６は、逆バイアスの方向となり、電流ブロック層として機能する。一方、逆バイアス電圧印加時には、ｎ−ＩｎＰからなる下部クラッド層１２およびｐ−ＩｎＰからなる下部埋込み層１６、ならびに、ｎ−ＩｎＰからなる上部埋込み層１７およびｐ−ＩｎＰからなる上部クラッド層１４が、それぞれ逆バイアスの方向となり、電流ブロック層として機能する。
【００３０】
導波路構造Ｉ、ＩＩa、ＩＩbに含まれる上部クラッド層１４上には、ｐ−ＩｎＧａＡｓからなるコンタクト層１８が形成されている。一方、図２、図３に符号１９ａ、１９ｂを付して示す溝部によって導波路構造Ｉ、ＩＩa、ＩＩbと隔てられた上部クラッド層１４の上面、ならびに、溝部１９ａ、１９ｂの側面および底面には、例えばＳｉＮx膜またはＳｉＯ2膜からなる絶縁層２０が形成されている。
【００３１】
さらに、上部クラッド層１４上には、コンタクト層１８または絶縁層２０を介して、ｐ型の上部電極２１が取付られている。一方、半導体基板１１の下面にはｎ型の下部電極２２が取付けられている。
【００３２】
溝部１９ａ、１９ｂは、後述するように、上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２をウェットエッチングまたはドライエッチングすることにより形成されるものである。即ち、溝部１９ａ、１９ｂの下方には、半導体基板１１（あるいは、下部クラッド層１２および半導体基板１１）が配置されているが、ｐ−ＩｎＰまたはｎ−ＩｎＰからなる埋込み層は配置されていない。
【００３３】
上部電極２１は、図２および図３に示すように、導波路構造Ｉ、ＩＩa、ＩＩbの上部にコンタクト層１８を介して形成される主電極部２１ａと、ハイメサ導波路構造Ｉの側方に設けられた溝部１９ｂの上面に絶縁層２０を介して形成される電極パッド部２１ｂと、ハイメサ導波路構造Ｉの側面に絶縁層２０を介して形成され、主電極部２１ａと電極パッド部２１ｂとを電気的に接続する接続部２１ｃと、からなる。なお、図２の上面図において、間隔の広い斜線を施した部分は上部電極２１を示しており、間隔の狭い斜線を施した部分は活性層１３を示している。
【００３４】
なお、図１〜図３には、光入射端面１０ａおよび光出射端面１０ｂの両端面とハイメサ導波路構造Ｉとの間に埋込み導波路構造ＩＩa、ＩＩbが形成される構成を示した。光入射端面１０ａおよび光出射端面１０ｂにおける活性層１３の幅Ｗa、Ｗbは、光入射端面１０ａおよび光出射端面１０ｂのそれぞれを介して光結合する光ファイバや光導波路素子との結合効率が適切な値となるように設定すればよい。どちらか一方の端面を介した光結合のみで高い結合効率を得られればよい場合には、埋込み導波路構造ＩＩa、ＩＩbが該一方の端面とハイメサ導波路構造Ｉとの間のみに形成されてもよい。
【００３５】
なお、半導体基板１１としてｎ−ＩｎＰ材料を採用したが、ｐ−ＩｎＰ基板や半絶縁性ＩｎＰ基板などを採用してもよい。また、活性層１３を構成するバルク材料としてＩｎＧａＡｓＰを採用したが、ＩｎＧａＡｓやＩｎＧａＡｌＡｓを採用してもよい。
【００３６】
以下、本実施形態に係る光ゲート素子１の製造方法の一例を図４、図５を用いて説明する。まず、（１００）結晶面を上面とし、長尺方向が＜０１１＞方向、短尺方向が＜０−１１＞方向である長方形に形成され、ｎ型の不純物がドープされたｎ−ＩｎＰからなる半導体基板１１を準備する。
【００３７】
図４（ａ）に示すように、半導体基板１１の上面に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ−3であるｎ−ＩｎＰからなる下部クラッド層１２を形成する。この下部クラッド層１２の上面に、層厚が１００ｎｍ程度のＳＣＨ層１５ａを形成した後、ＳＣＨ層１５ａの上面に、層厚が０．１〜０．３μｍ程度でノンドープのＩｎＧａＡｓＰからなるバルクの活性層１３を形成し、これに引き続き層厚が１００ｎｍ程度のＳＣＨ層１５ｂを形成する。
【００３８】
次に、プラズマＣＶＤ法を用いて、層厚が８０ｎｍのＳｉＮx膜（またはＳｉＯ2膜）をＳＣＨ層１５ｂの上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって光導波路を形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２７を形成する。
【００３９】
なお、図４（ａ）にはマスクパターン２７として１つの素子に相当する部分のみを示しているが、同様のマスクパターンが素子の長尺方向である＜０１１＞方向に繰り返し形成されていてもよい。
【００４０】
次に、図４（ｂ）に示すように、上記により形成されたエッチングマスク２７を用いて、ＳＣＨ層１５ｂ、活性層１３、ＳＣＨ層１５ａ、および下部クラッド層１２の途中までをウェットエッチングまたはドライエッチングする。ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用することにより、＜０−１１＞方向にほぼ垂直のエッチング面を形成することができる。
【００４１】
次に、図４（ｃ）に示すように、エッチングで除去された部分にＭＯＶＰＥ法を用い、エッチングマスク２７を成長阻害マスクとして利用して、ｐ−ＩｎＰからなる下部埋込み層１６およびｎ−ＩｎＰからなる上部埋込み層１７を順次積層する。
【００４２】
具体的には、層厚が０．７μｍでＺｎを不純物とし、不純物の濃度が１×１０18ｃｍ−3である下部埋込み層１６と、この下部埋込み層１６の上側に、層厚が１．１５μｍでＳｉを不純物とし、不純物の濃度が２×１０18ｃｍ−3である上部埋込み層１７を形成する。
【００４３】
次に、エッチングマスク２７をフッ酸で除去して、図５（ｄ）に示すように、層厚が数μｍ程度でｐ型不純物の濃度が５〜７×１０17ｃｍ−3であるｐ−ＩｎＰからなる上部クラッド層１４を積層して、上部埋込み層１７の上面を覆う。
【００４４】
さらに、図５（ｄ）に示すように、プラズマＣＶＤ法を用いて、層厚が８０ｎｍのＳｉＮx膜（またはＳｉＯ2膜）を上部クラッド層１４の上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって導波路構造Ｉ、ＩＩa、ＩＩbを形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２８を形成する。
【００４５】
次に、上記により形成されたエッチングマスク２８を用いて、上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２をウェットエッチングまたはドライエッチングする。なお、このエッチングは、下部クラッド層１２の底面まで行ってもよいし、下部クラッド層１２の途中まで行ってもよい。既に述べたように、ウェットエッチングの場合は、＜０−１１＞方向に垂直な面を形成するために、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用する。そして、図５（ｅ）に示すように、エッチングマスク２８をフッ酸で除去して、上部クラッド層１４の上面を露出させる。
【００４６】
次に、図５（ｆ）に示すように、導波路構造Ｉ、ＩＩa、ＩＩbにおける上部クラッド層１４の上面に、層厚が１μｍ未満のｐ−ＩｎＧａＡｓからなるコンタクト層１８をＭＯＶＰＥ法によって積層する。
【００４７】
さらに、コンタクト層１８が形成されていない上部クラッド層１４の上面と、エッチングマスク２８を用いたエッチングによって形成された上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２の各側面と、下部クラッド層１２（または半導体基板１１）の上面に、ＳｉＮx膜（またはＳｉＯ2膜）からなる絶縁層２０を形成する。
【００４８】
最後に、図１に示したように、コンタクト層１８の上面と絶縁層２０の上面および側面の一部にｐ型の上部電極２１を蒸着形成し、さらに、半導体基板１１の下面にｎ型の下部電極２２を蒸着形成する。
【００４９】
なお、以上の説明では１つの素子に相当する部分のみを示したが、実際には図４、図５に示した工程において、素子の長尺方向や短尺方向に複数の素子が連なった半導体ウエハを形成し、最後に劈開を行って個々の光ゲート素子に分離する。
【００５０】
以上のように製造される本実施形態の光ゲート素子１の動作を、光ゲート素子１をサンプリング波形測定装置に適用した場合を例に取って説明する。ここでは、光ゲート素子１は、ポンプ光として入力される光パルスＰｓの光強度に応じて吸収係数が変化する相互吸収飽和特性を利用して、光入力信号の強度変調を行うとする。
【００５１】
図６は、本実施形態の光ゲート素子１を適用したサンプリング波形測定装置の要部の構成を示す概略図である。光ゲート素子１の活性層１３を含む光導波路に、光入射端面１０ａ側から光通信システム（不図示）からの光入力信号（例えば、４０Ｇｂｐｓ）が入力される。光ゲート素子１には、光入力信号の波長に対して高い吸収係数を示す逆バイアス電圧Ｖｂが、直流電源４０から上部電極２１および下部電極２２を介して加えられている。
【００５２】
この状態で、光パルス発生器（不図示）からの光パルスＰｓが光サーキュレータ５０を介して光出射端面１０ｂ側から光導波路に入力される。光パルスＰｓがオンとなる期間では、活性層１３内でキャリアが励起される。この励起キャリアが活性層１３内に蓄積されることにより、活性層１３における光吸収が飽和し、吸収係数（光損失）が小さい状態（即ち、ゲートが開いた状態）となる。
【００５３】
一方、光パルスＰｓがオフとなる期間では、光パルスＰｓがオンとなる期間に励起されたキャリアが速やかに活性層１３に吸収され、吸収係数（光損失）が大きい状態（即ち、ゲートが閉じている状態）となる。
【００５４】
これにより、光パルスＰｓがオンとなるタイミングで光入力信号がサンプリングされて光出射端面１０ｂ側から出力される。サンプリングされた光入力信号は光サーキュレータ５０を介して受光器（不図示）に入力される。
【００５５】
図７は、サンプリング波形測定装置のサンプリング波形の測定原理を説明する説明図である。光パルスＰｓ（図７（ｂ））の繰返し周期は光入力信号（図７（ａ））の繰返し周期の整数倍よりも僅かに長く設定されており、光入力信号のパルス波形上の相対的なサンプリング位置は、その一つ前のサンプリング位置よりも僅かに後方となる。
【００５６】
この相対的なサンプリング位置の差をΔｔとすると、光入力信号が繰返し波形の場合、光入力信号を０、Δｔ、２Δｔ、３Δｔ・・・の位置でサンプリングしたものと等価な信号が光ゲート素子１から出力される。
【００５７】
光ゲート素子１の出力信号（図７（ｃ））からは、光入力信号のパルス波形を時間軸方向に拡大した包絡線が得られる。従って、低速の受光器（不図示）やＡＤ変換回路（不図示）を用いて高速の光入力信号の波形を観測することが可能になる。
【００５８】
以上説明したように、本発明に係る光ゲート素子は、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングを可能とすることができる。さらに、本発明に係る光ゲート素子は、バルク材料からなる活性層を具備することにより、ＭＱＷ構造を採用した場合と比較して動作波長帯域を広くすることができる。
【００５９】
（第２の実施形態）
本発明に係る光ゲート素子の第２の実施形態を図８を参照しながら説明する。なお、第１の実施形態と同様の構成については説明を省略する。
【００６０】
本実施形態の光ゲート素子２においては、主電極部２１ａが、ハイメサ導波路構造Ｉの上方のみに形成される。言い換えれば、下部埋込み層１６および上部埋込み層１７をそれぞれ有する埋込み導波路構造ＩＩa、ＩＩbの上方には、主電極部２１ａが形成されない。この構成により、第１の実施形態と比較して、埋込み層を介したリーク電流を低減することができる。
【００６１】
（第３の実施形態）
本発明に係る光ゲート素子の第３の実施形態を図９〜図１２を参照しながら説明する。なお、第１または第２の実施形態と同様の構成については説明を省略する。
【００６２】
上記の実施形態においては、上部電極２１の接続部２１ｃは、ハイメサ導波路構造Ｉの＜０−１１＞方向にほぼ垂直な側面に絶縁層２０を介して形成されている。この側面に平坦度の乱れ（凹凸）があると、上部電極２１を形成する工程において接続部２１ｃに途切れが発生し易くなる。本実施形態の光ゲート素子３はこの点を改善するものである。
【００６３】
図９は第３の実施形態に係る光ゲート素子３の概略構成を示す上面図であり、図１０は要部の構成を示す斜視図、図１１は図９のＢ−Ｂ'線断面図（ａ）および図９のＣ−Ｃ'線断面図（ｂ）である。なお、各図面上の各構成の寸法比や角度は、実際の寸法比や角度と必ずしも一致していない。
【００６４】
光ゲート素子３は、図１１（ａ）に示すように、ハイメサ導波路構造Ｉの光の導波方向に直交する幅方向の側面に配置される接続部形成用部材２３を備える。接続部形成用部材２３は、下部クラッド層１２、下部埋込み層１６、上部埋込み層１７、上部クラッド層１４、および絶縁層２０の一部からなる。
【００６５】
図１１（ｂ）は接続部形成用部材２３を含む領域の＜０−１１＞方向に垂直な断面を示しており、図１１（ａ）、（ｂ）に示すように、接続部形成用部材２３は、主電極部２１ａの上面に平行な上面２４ａ、光の導波方向に対して所定の角度θを成して傾斜する傾斜面２４ｂ、２４ｃ、および、＜０−１１＞方向にほぼ垂直な垂直面２４ｄを有する。
【００６６】
上部電極２１の接続部２１ｃは、この接続部形成用部材２３の上面２４ａ、傾斜面２４ｂ、２４ｃ、および垂直面２４ｄ上に蒸着形成され、図１０、図１１（ｂ）に示すように、接続部形成用部材２３の上記各面に対応する上面２５ａ、傾斜面２５ｂ、２５ｃ、および垂直面２５ｄを有する。傾斜面２５ｂ、２５ｃ、および垂直面２５ｄは、電極パッド部２１ｂに連続している。
【００６７】
上記の構成の接続部形成用部材２３および上部電極２１を形成する際には、まず、第１の実施形態の図４（ａ）〜（ｃ）に示した工程を経た後、図５（ｄ）に示した工程において、導波路構造Ｉ、ＩＩa、ＩＩbを形成するためのエッチングマスクとして、図１２に符号２９を付して示す形状のものを上部クラッド層１４上に形成すればよい。
【００６８】
そして、このエッチングマスク２９を用いて、ｐ−ＩｎＰからなる上部クラッド層１４、ｎ−ＩｎＰからなる上部埋込み層１７、ｐ−ＩｎＰからなる下部埋込み層１６、およびｎ−ＩｎＰからなる下部クラッド層１２をウェットエッチングまたはドライエッチングする。
【００６９】
ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用することにより、＜０−１１＞方向に垂直な面と、＜０１１＞方向に約４５度（即ち、θ＝４５°）の傾斜面２４ｂ、２４ｃを出すことができる。
【００７０】
その後、エッチングマスク２９をフッ酸で除去して、コンタクト層１８、絶縁層２０を順次形成し、コンタクト層１８の上面および絶縁層２０の上面の一部にｐ型の上部電極２１を蒸着形成する。
【００７１】
このように、接続部形成用部材２３が傾斜面２４ｂ、２４ｃを有することにより、上部電極２１の垂直面２５ｄで途切れが発生したとしても、傾斜の緩い傾斜面２５ｂ、２５ｃ側で導通を確保できるため、上述の途切れの問題を解消することができる。
【００７２】
なお、接続部形成用部材２３は、上記の埋込み層に限らず、比誘電率εrの小さいポリイミドなどで形成されてもよい。
【産業上の利用可能性】
【００７３】
本発明に係る光ゲート素子は、サンプリング波形測定装置や、サンプリング波形測定装置に光入力信号の品質を表す値を算出する信号品質算出回路を追加した信号品質モニタに適用可能な光ゲート素子として有用である。
【符号の説明】
【００７４】
１、２、３ 光ゲート素子
１０ａ 光入射端面
１０ｂ 光出射端面
１１ 半導体基板
１２ 下部クラッド層
１３ 活性層
１４ 上部クラッド層
１５ａ、１５ｂ ＳＣＨ層
１６ 下部埋込み層
１７ 上部埋込み層
１８ コンタクト層
１９ａ、１９ｂ 溝部
２０ 絶縁層
２１ 上部電極
２１ａ 主電極部
２１ｂ 電極パッド部
２１ｃ 接続部
２２ 下部電極
２３ 接続部形成用部材
２４ａ、２５ａ 上面
２４ｂ、２４ｃ、２５ｂ、２５ｃ 傾斜面
２４ｄ、２５ｄ 垂直面
２７、２８、２９ エッチングマスク
４０ 直流電源
５０ 光サーキュレータ
【技術分野】
【０００１】
本発明は、光ゲート素子に係り、特に、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子に関する。
【背景技術】
【０００２】
従来から、光サンプリング装置においては、光信号のサンプリングを行う光ゲート素子として、電界吸収効果を利用した電界吸収型半導体光変調器（以下、ＥＡ光変調器と記す）が用いられている。
【０００３】
電界吸収効果とは、電界の印加により半導体材料のバンド構造が変化し、それに伴って光の吸収係数が変化する効果である。具体的には、図１３に示すように、ＥＡ光変調器に逆バイアス電圧が印加されていない状態では、ある波長域における吸収係数が十分小さく、一方、ＥＡ光変調器に逆バイアス電圧が印加されている状態では、吸収スペクトラムが長波長側に移動して該波長域における吸収係数が増加する。
【０００４】
従って、上記の波長域にＥＡ光変調器の動作波長が含まれるようにＥＡ光変調器を設計することにより、ＥＡ光変調器は、逆バイアス電圧非印加時に光信号を透過させ、逆バイアス電圧印加時に光信号を遮断する光ゲート素子として機能する。このような光ゲート機能を実現できるＥＡ光変調器としては、例えば、特許文献１に開示されたものが公知である。
【０００５】
図１４に示すように、特許文献１に開示された従来のＥＡ光変調器１００においては、ｎ型ＩｎＰ基板６１上に、ｎ型ＩｎＰ下部クラッド層６２、ｎ側ＧＲＩＮ−ＳＣＨ層６３、ＭＱＷ吸収層６４、ｐ側ＧＲＩＮ−ＳＣＨ層６５、ｐ型ＩｎＰ上部クラッド層６６が順次積層されたメサが形成されている。
【０００６】
メサの両脇は、半絶縁性のＦｅドープＩｎＰ層６７、およびｎ型ＩｎＰ層６８で埋め込まれている。半絶縁性のＦｅドープＩｎＰ層６７を設けるのは、電子トラップ層として働かせると同時に、寄生容量を低減するためである。さらに、容量低減のために、メサに沿ってトレンチ６９が形成されている。このようにして寄生容量を低減することにより、いわゆるＣＲ時定数制限による光変調器としての変調周波数限界（＝１／πＲＣ）を向上させることができる。これは、ＥＡ光変調器１００を高周波電圧信号により駆動する際に重要となる。
【０００７】
メサ上およびｎ型ＩｎＰ層６８上には、ｐ型ＩｎＰ再成長クラッド層７０、およびｐ型ＩｎＧａＡｓコンタクト層７１が順次積層され、さらにｐ側電極７２が設けてある。なお、ｎ型ＩｎＰ基板６１の上記積層構造の形成面とは他方の面にはｎ側電極７３が設けてある。
【０００８】
なお、ＥＡ光変調器は、上述のように、印加される逆バイアス電圧に応じて吸収係数が変化する電界吸収効果を利用して光信号を強度変調するだけでなく、ポンプ光として入力される光パルスの光強度に応じて吸収係数が変化する相互吸収飽和特性を利用して光信号を強度変調することもできる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４５５０３７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に開示されたような従来のＥＡ光変調器においては、ＦｅドープＩｎＰ層のＦｅと、該ＦｅドープＩｎＰ層に隣接するｐ型ＩｎＰ上部クラッド層中のＺｎとが相互拡散してＦｅドープＩｎＰ層の比抵抗が減少するため、ＦｅドープＩｎＰ層の半絶縁性層としての信頼性に問題がある。さらに、ＦｅドープＩｎＰのような半絶縁性ＩｎＰ材料を用いる埋込み装置と埋込み技術には、多額の設備投資と長い開発期間を必要とするという問題もある。
【００１１】
ところで、通常、光通信システムを構成する光ファイバや各種光素子の状態は、外的要因（環境温度や外力等）によって時々刻々変化し、これに起因して光通信システムから送出される光信号の偏波方向も時々刻々変化する。このため、光通信システムからの光信号を測定する装置に適用される光ゲート素子には、任意の偏波方向の光信号に対して常に一定の光ゲート機能を発揮するために偏波無依存性が求められる。ＭＱＷ構造には、偏波依存性を有するという欠点がある。
【００１２】
本発明は、このような従来の課題を解決するためになされたものであって、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の請求項１の光ゲート素子は、半導体基板上に、下部クラッド層、バルク材料からなる活性層、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極と、前記半導体基板の下方に形成される下部電極と、を備え、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子であって、前記導波路構造は、ハイメサ導波路構造と、光入射端面および光出射端面のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と光の導波方向に連続する埋込み導波路構造と、を含み、前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部と、前記ハイメサ導波路構造の前記導波方向の側方、かつ、前記半導体基板の上方に形成される電極パッド部と、前記主電極部と前記電極パッド部とを電気的に接続する接続部と、を含むことを特徴とする構成を有している。
【００１４】
この構成により、ｐｎ接合による埋込み層と、バルク材料からなる活性層を具備することにより、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を実現できる。
【００１５】
また、本発明の請求項２の光ゲート素子は、前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする構成を有している。
この構成により、埋込み層を介したリーク電流を低減できる。
【００１６】
また、本発明の請求項３の光ゲート素子は、前記ハイメサ導波路構造の前記導波方向に直交する幅方向の側面に配置され、前記主電極部の上面に平行な上面、および、前記導波方向に対して所定の角度を成して傾斜する傾斜面を有する接続部形成用部材をさらに備え、前記接続部が、少なくとも前記接続部形成用部材の前記上面および前記傾斜面上の一部に形成されることを特徴とする構成を有している。
【００１７】
この構成により、垂直面よりも傾斜の緩い傾斜面上に接続部の一部が形成されることにより、該接続部と電極パッド部の導通を確保できる。
【００１８】
また、本発明の請求項４の光ゲート素子は、前記接続部形成用部材が、ｐ型ＩｎＰおよびｎ型ＩｎＰからなる埋込み層を含むことを特徴とする構成を有している。
【００１９】
この構成により、多額の設備投資と長い開発期間を必要とするＦｅドープＩｎＰからなる埋込み層の代わりに、一般的なｐｎ接合による埋込み層を採用することにより、光ゲート素子の製造を容易にすることができる。
【発明の効果】
【００２０】
本発明は、ｐｎ接合による埋込み層と、バルク材料からなる活性層を具備することにより、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングが可能な光ゲート素子を提供するものである。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る光ゲート素子の概略構成を示す斜視図
【図２】第１の実施形態に係る光ゲート素子の概略構成を示す上面図
【図３】第１の実施形態に係る光ゲート素子の概略構成を示す正面図、および、Ａ−Ａ'線断面図
【図４】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図５】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図６】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の要部の構成を示す概略図
【図７】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の測定原理を説明する説明図
【図８】第２の実施形態に係る光ゲート素子の概略構成を示す上面図
【図９】第３の実施形態に係る光ゲート素子の概略構成を示す上面図
【図１０】第３の実施形態に係る光ゲート素子の要部の構成を示す斜視図
【図１１】第３の実施形態に係る光ゲート素子のＢ−Ｂ'線断面図、および、Ｃ−Ｃ'線断面図
【図１２】第３の実施形態に係る光ゲート素子の製造方法を示す工程図
【図１３】従来のＥＡ光変調器における光の吸収特性を示すグラフ
【図１４】従来のＥＡ光変調器の概略構成を示す斜視図
【発明を実施するための形態】
【００２２】
以下、本発明に係る光ゲート素子の実施形態について図面を用いて説明する。本発明に係る光ゲート素子は、相互吸収飽和特性を利用して光入力信号のサンプリングを行うものである。
【００２３】
なお、本発明に係る光ゲート素子は、光入力信号としては例えば４０Ｇｂｐｓなどの高速信号を想定しているが、印加される電圧信号としては一定の逆バイアス電圧を想定している。従って、本発明に係る光ゲート素子は、電圧信号に対する高速応答性を必要としないため、寄生容量の低減は変調器ほど重要ではなく、ＦｅドープＩｎＰからなる埋込み層の代わりに、一般的なｐｎ接合による埋込み層を用いて形成することができる。
【００２４】
（第１の実施形態）
本発明に係る光ゲート素子の第１の実施形態を図１〜図７を参照しながら説明する。図１は第１の実施形態に係る光ゲート素子１の概略構成を示す斜視図であり、図２は上面図、図３は正面図（ａ）、および図２のＡ−Ａ'線断面図（ｂ）である。なお、各図面上の各構成の寸法比は、実際の寸法比と必ずしも一致していない。
【００２５】
図２に示すように、光ゲート素子１は、劈開によって形成された光入射端面１０ａと光出射端面１０ｂとの間に形成された導波路構造を備える。この導波路構造は、さらに、ハイメサ導波路構造Ｉと、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方の端面とハイメサ導波路構造Ｉとの間に形成され、ハイメサ導波路構造Ｉと光の導波方向に連続する埋込み導波路構造ＩＩa、ＩＩbと、を含む。ここで、ＩＩaは光入射端面１０ａ側の埋込み導波路構造を、ＩＩbは光出射端面１０ｂ側の埋込み導波路構造を指している。なお、以降では、単に導波路構造と記述する場合は、ハイメサ導波路構造Ｉと埋込み導波路構造ＩＩa、ＩＩbの両方を指すものとする。
【００２６】
図１、図３に示すように、導波路構造Ｉ、ＩＩa、ＩＩbは、ｎ−ＩｎＰからなる半導体基板１１と、半導体基板１１上に形成されたｎ−ＩｎＰからなる下部クラッド層１２と、下部クラッド層１２の上方に形成されたバルクのＩｎＧａＡｓＰからなる活性層１３と、活性層１３の上方に形成されたｐ−ＩｎＰからなる上部クラッド層１４と、を有する。なお、活性層１３は、ＳＣＨ層（光閉じ込め層）１５ａ、１５ｂに上下を挟まれていてもよいが、これらのＳＣＨ層１５ａ、１５ｂは必須の構成要件ではない。
【００２７】
下部クラッド層１２、活性層１３、ＳＣＨ層１５ａ、１５ｂ、および上部クラッド層１４は、光入射端面１０ａから入射した光入力信号を導波させ、導波の過程でこの光入力信号を活性層１３で吸収する光導波路を構成する。
【００２８】
埋込み導波路構造ＩＩa、ＩＩbにおいては、光導波路の光の導波方向に直交する幅方向の側面に、ｐ−ＩｎＰからなる下部埋込み層１６およびｎ−ＩｎＰからなる上部埋込み層１７が形成されている。
【００２９】
逆バイアス電圧非印加時には、ｎ−ＩｎＰからなる上部埋込み層１７およびｐ−ＩｎＰからなる下部埋込み層１６は、逆バイアスの方向となり、電流ブロック層として機能する。一方、逆バイアス電圧印加時には、ｎ−ＩｎＰからなる下部クラッド層１２およびｐ−ＩｎＰからなる下部埋込み層１６、ならびに、ｎ−ＩｎＰからなる上部埋込み層１７およびｐ−ＩｎＰからなる上部クラッド層１４が、それぞれ逆バイアスの方向となり、電流ブロック層として機能する。
【００３０】
導波路構造Ｉ、ＩＩa、ＩＩbに含まれる上部クラッド層１４上には、ｐ−ＩｎＧａＡｓからなるコンタクト層１８が形成されている。一方、図２、図３に符号１９ａ、１９ｂを付して示す溝部によって導波路構造Ｉ、ＩＩa、ＩＩbと隔てられた上部クラッド層１４の上面、ならびに、溝部１９ａ、１９ｂの側面および底面には、例えばＳｉＮx膜またはＳｉＯ2膜からなる絶縁層２０が形成されている。
【００３１】
さらに、上部クラッド層１４上には、コンタクト層１８または絶縁層２０を介して、ｐ型の上部電極２１が取付られている。一方、半導体基板１１の下面にはｎ型の下部電極２２が取付けられている。
【００３２】
溝部１９ａ、１９ｂは、後述するように、上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２をウェットエッチングまたはドライエッチングすることにより形成されるものである。即ち、溝部１９ａ、１９ｂの下方には、半導体基板１１（あるいは、下部クラッド層１２および半導体基板１１）が配置されているが、ｐ−ＩｎＰまたはｎ−ＩｎＰからなる埋込み層は配置されていない。
【００３３】
上部電極２１は、図２および図３に示すように、導波路構造Ｉ、ＩＩa、ＩＩbの上部にコンタクト層１８を介して形成される主電極部２１ａと、ハイメサ導波路構造Ｉの側方に設けられた溝部１９ｂの上面に絶縁層２０を介して形成される電極パッド部２１ｂと、ハイメサ導波路構造Ｉの側面に絶縁層２０を介して形成され、主電極部２１ａと電極パッド部２１ｂとを電気的に接続する接続部２１ｃと、からなる。なお、図２の上面図において、間隔の広い斜線を施した部分は上部電極２１を示しており、間隔の狭い斜線を施した部分は活性層１３を示している。
【００３４】
なお、図１〜図３には、光入射端面１０ａおよび光出射端面１０ｂの両端面とハイメサ導波路構造Ｉとの間に埋込み導波路構造ＩＩa、ＩＩbが形成される構成を示した。光入射端面１０ａおよび光出射端面１０ｂにおける活性層１３の幅Ｗa、Ｗbは、光入射端面１０ａおよび光出射端面１０ｂのそれぞれを介して光結合する光ファイバや光導波路素子との結合効率が適切な値となるように設定すればよい。どちらか一方の端面を介した光結合のみで高い結合効率を得られればよい場合には、埋込み導波路構造ＩＩa、ＩＩbが該一方の端面とハイメサ導波路構造Ｉとの間のみに形成されてもよい。
【００３５】
なお、半導体基板１１としてｎ−ＩｎＰ材料を採用したが、ｐ−ＩｎＰ基板や半絶縁性ＩｎＰ基板などを採用してもよい。また、活性層１３を構成するバルク材料としてＩｎＧａＡｓＰを採用したが、ＩｎＧａＡｓやＩｎＧａＡｌＡｓを採用してもよい。
【００３６】
以下、本実施形態に係る光ゲート素子１の製造方法の一例を図４、図５を用いて説明する。まず、（１００）結晶面を上面とし、長尺方向が＜０１１＞方向、短尺方向が＜０−１１＞方向である長方形に形成され、ｎ型の不純物がドープされたｎ−ＩｎＰからなる半導体基板１１を準備する。
【００３７】
図４（ａ）に示すように、半導体基板１１の上面に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ−3であるｎ−ＩｎＰからなる下部クラッド層１２を形成する。この下部クラッド層１２の上面に、層厚が１００ｎｍ程度のＳＣＨ層１５ａを形成した後、ＳＣＨ層１５ａの上面に、層厚が０．１〜０．３μｍ程度でノンドープのＩｎＧａＡｓＰからなるバルクの活性層１３を形成し、これに引き続き層厚が１００ｎｍ程度のＳＣＨ層１５ｂを形成する。
【００３８】
次に、プラズマＣＶＤ法を用いて、層厚が８０ｎｍのＳｉＮx膜（またはＳｉＯ2膜）をＳＣＨ層１５ｂの上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって光導波路を形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２７を形成する。
【００３９】
なお、図４（ａ）にはマスクパターン２７として１つの素子に相当する部分のみを示しているが、同様のマスクパターンが素子の長尺方向である＜０１１＞方向に繰り返し形成されていてもよい。
【００４０】
次に、図４（ｂ）に示すように、上記により形成されたエッチングマスク２７を用いて、ＳＣＨ層１５ｂ、活性層１３、ＳＣＨ層１５ａ、および下部クラッド層１２の途中までをウェットエッチングまたはドライエッチングする。ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用することにより、＜０−１１＞方向にほぼ垂直のエッチング面を形成することができる。
【００４１】
次に、図４（ｃ）に示すように、エッチングで除去された部分にＭＯＶＰＥ法を用い、エッチングマスク２７を成長阻害マスクとして利用して、ｐ−ＩｎＰからなる下部埋込み層１６およびｎ−ＩｎＰからなる上部埋込み層１７を順次積層する。
【００４２】
具体的には、層厚が０．７μｍでＺｎを不純物とし、不純物の濃度が１×１０18ｃｍ−3である下部埋込み層１６と、この下部埋込み層１６の上側に、層厚が１．１５μｍでＳｉを不純物とし、不純物の濃度が２×１０18ｃｍ−3である上部埋込み層１７を形成する。
【００４３】
次に、エッチングマスク２７をフッ酸で除去して、図５（ｄ）に示すように、層厚が数μｍ程度でｐ型不純物の濃度が５〜７×１０17ｃｍ−3であるｐ−ＩｎＰからなる上部クラッド層１４を積層して、上部埋込み層１７の上面を覆う。
【００４４】
さらに、図５（ｄ）に示すように、プラズマＣＶＤ法を用いて、層厚が８０ｎｍのＳｉＮx膜（またはＳｉＯ2膜）を上部クラッド層１４の上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって導波路構造Ｉ、ＩＩa、ＩＩbを形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２８を形成する。
【００４５】
次に、上記により形成されたエッチングマスク２８を用いて、上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２をウェットエッチングまたはドライエッチングする。なお、このエッチングは、下部クラッド層１２の底面まで行ってもよいし、下部クラッド層１２の途中まで行ってもよい。既に述べたように、ウェットエッチングの場合は、＜０−１１＞方向に垂直な面を形成するために、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用する。そして、図５（ｅ）に示すように、エッチングマスク２８をフッ酸で除去して、上部クラッド層１４の上面を露出させる。
【００４６】
次に、図５（ｆ）に示すように、導波路構造Ｉ、ＩＩa、ＩＩbにおける上部クラッド層１４の上面に、層厚が１μｍ未満のｐ−ＩｎＧａＡｓからなるコンタクト層１８をＭＯＶＰＥ法によって積層する。
【００４７】
さらに、コンタクト層１８が形成されていない上部クラッド層１４の上面と、エッチングマスク２８を用いたエッチングによって形成された上部クラッド層１４、上部埋込み層１７、下部埋込み層１６、および下部クラッド層１２の各側面と、下部クラッド層１２（または半導体基板１１）の上面に、ＳｉＮx膜（またはＳｉＯ2膜）からなる絶縁層２０を形成する。
【００４８】
最後に、図１に示したように、コンタクト層１８の上面と絶縁層２０の上面および側面の一部にｐ型の上部電極２１を蒸着形成し、さらに、半導体基板１１の下面にｎ型の下部電極２２を蒸着形成する。
【００４９】
なお、以上の説明では１つの素子に相当する部分のみを示したが、実際には図４、図５に示した工程において、素子の長尺方向や短尺方向に複数の素子が連なった半導体ウエハを形成し、最後に劈開を行って個々の光ゲート素子に分離する。
【００５０】
以上のように製造される本実施形態の光ゲート素子１の動作を、光ゲート素子１をサンプリング波形測定装置に適用した場合を例に取って説明する。ここでは、光ゲート素子１は、ポンプ光として入力される光パルスＰｓの光強度に応じて吸収係数が変化する相互吸収飽和特性を利用して、光入力信号の強度変調を行うとする。
【００５１】
図６は、本実施形態の光ゲート素子１を適用したサンプリング波形測定装置の要部の構成を示す概略図である。光ゲート素子１の活性層１３を含む光導波路に、光入射端面１０ａ側から光通信システム（不図示）からの光入力信号（例えば、４０Ｇｂｐｓ）が入力される。光ゲート素子１には、光入力信号の波長に対して高い吸収係数を示す逆バイアス電圧Ｖｂが、直流電源４０から上部電極２１および下部電極２２を介して加えられている。
【００５２】
この状態で、光パルス発生器（不図示）からの光パルスＰｓが光サーキュレータ５０を介して光出射端面１０ｂ側から光導波路に入力される。光パルスＰｓがオンとなる期間では、活性層１３内でキャリアが励起される。この励起キャリアが活性層１３内に蓄積されることにより、活性層１３における光吸収が飽和し、吸収係数（光損失）が小さい状態（即ち、ゲートが開いた状態）となる。
【００５３】
一方、光パルスＰｓがオフとなる期間では、光パルスＰｓがオンとなる期間に励起されたキャリアが速やかに活性層１３に吸収され、吸収係数（光損失）が大きい状態（即ち、ゲートが閉じている状態）となる。
【００５４】
これにより、光パルスＰｓがオンとなるタイミングで光入力信号がサンプリングされて光出射端面１０ｂ側から出力される。サンプリングされた光入力信号は光サーキュレータ５０を介して受光器（不図示）に入力される。
【００５５】
図７は、サンプリング波形測定装置のサンプリング波形の測定原理を説明する説明図である。光パルスＰｓ（図７（ｂ））の繰返し周期は光入力信号（図７（ａ））の繰返し周期の整数倍よりも僅かに長く設定されており、光入力信号のパルス波形上の相対的なサンプリング位置は、その一つ前のサンプリング位置よりも僅かに後方となる。
【００５６】
この相対的なサンプリング位置の差をΔｔとすると、光入力信号が繰返し波形の場合、光入力信号を０、Δｔ、２Δｔ、３Δｔ・・・の位置でサンプリングしたものと等価な信号が光ゲート素子１から出力される。
【００５７】
光ゲート素子１の出力信号（図７（ｃ））からは、光入力信号のパルス波形を時間軸方向に拡大した包絡線が得られる。従って、低速の受光器（不図示）やＡＤ変換回路（不図示）を用いて高速の光入力信号の波形を観測することが可能になる。
【００５８】
以上説明したように、本発明に係る光ゲート素子は、製造が容易で、任意の偏波方向の光入力信号に対するサンプリングを可能とすることができる。さらに、本発明に係る光ゲート素子は、バルク材料からなる活性層を具備することにより、ＭＱＷ構造を採用した場合と比較して動作波長帯域を広くすることができる。
【００５９】
（第２の実施形態）
本発明に係る光ゲート素子の第２の実施形態を図８を参照しながら説明する。なお、第１の実施形態と同様の構成については説明を省略する。
【００６０】
本実施形態の光ゲート素子２においては、主電極部２１ａが、ハイメサ導波路構造Ｉの上方のみに形成される。言い換えれば、下部埋込み層１６および上部埋込み層１７をそれぞれ有する埋込み導波路構造ＩＩa、ＩＩbの上方には、主電極部２１ａが形成されない。この構成により、第１の実施形態と比較して、埋込み層を介したリーク電流を低減することができる。
【００６１】
（第３の実施形態）
本発明に係る光ゲート素子の第３の実施形態を図９〜図１２を参照しながら説明する。なお、第１または第２の実施形態と同様の構成については説明を省略する。
【００６２】
上記の実施形態においては、上部電極２１の接続部２１ｃは、ハイメサ導波路構造Ｉの＜０−１１＞方向にほぼ垂直な側面に絶縁層２０を介して形成されている。この側面に平坦度の乱れ（凹凸）があると、上部電極２１を形成する工程において接続部２１ｃに途切れが発生し易くなる。本実施形態の光ゲート素子３はこの点を改善するものである。
【００６３】
図９は第３の実施形態に係る光ゲート素子３の概略構成を示す上面図であり、図１０は要部の構成を示す斜視図、図１１は図９のＢ−Ｂ'線断面図（ａ）および図９のＣ−Ｃ'線断面図（ｂ）である。なお、各図面上の各構成の寸法比や角度は、実際の寸法比や角度と必ずしも一致していない。
【００６４】
光ゲート素子３は、図１１（ａ）に示すように、ハイメサ導波路構造Ｉの光の導波方向に直交する幅方向の側面に配置される接続部形成用部材２３を備える。接続部形成用部材２３は、下部クラッド層１２、下部埋込み層１６、上部埋込み層１７、上部クラッド層１４、および絶縁層２０の一部からなる。
【００６５】
図１１（ｂ）は接続部形成用部材２３を含む領域の＜０−１１＞方向に垂直な断面を示しており、図１１（ａ）、（ｂ）に示すように、接続部形成用部材２３は、主電極部２１ａの上面に平行な上面２４ａ、光の導波方向に対して所定の角度θを成して傾斜する傾斜面２４ｂ、２４ｃ、および、＜０−１１＞方向にほぼ垂直な垂直面２４ｄを有する。
【００６６】
上部電極２１の接続部２１ｃは、この接続部形成用部材２３の上面２４ａ、傾斜面２４ｂ、２４ｃ、および垂直面２４ｄ上に蒸着形成され、図１０、図１１（ｂ）に示すように、接続部形成用部材２３の上記各面に対応する上面２５ａ、傾斜面２５ｂ、２５ｃ、および垂直面２５ｄを有する。傾斜面２５ｂ、２５ｃ、および垂直面２５ｄは、電極パッド部２１ｂに連続している。
【００６７】
上記の構成の接続部形成用部材２３および上部電極２１を形成する際には、まず、第１の実施形態の図４（ａ）〜（ｃ）に示した工程を経た後、図５（ｄ）に示した工程において、導波路構造Ｉ、ＩＩa、ＩＩbを形成するためのエッチングマスクとして、図１２に符号２９を付して示す形状のものを上部クラッド層１４上に形成すればよい。
【００６８】
そして、このエッチングマスク２９を用いて、ｐ−ＩｎＰからなる上部クラッド層１４、ｎ−ＩｎＰからなる上部埋込み層１７、ｐ−ＩｎＰからなる下部埋込み層１６、およびｎ−ＩｎＰからなる下部クラッド層１２をウェットエッチングまたはドライエッチングする。
【００６９】
ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用することにより、＜０−１１＞方向に垂直な面と、＜０１１＞方向に約４５度（即ち、θ＝４５°）の傾斜面２４ｂ、２４ｃを出すことができる。
【００７０】
その後、エッチングマスク２９をフッ酸で除去して、コンタクト層１８、絶縁層２０を順次形成し、コンタクト層１８の上面および絶縁層２０の上面の一部にｐ型の上部電極２１を蒸着形成する。
【００７１】
このように、接続部形成用部材２３が傾斜面２４ｂ、２４ｃを有することにより、上部電極２１の垂直面２５ｄで途切れが発生したとしても、傾斜の緩い傾斜面２５ｂ、２５ｃ側で導通を確保できるため、上述の途切れの問題を解消することができる。
【００７２】
なお、接続部形成用部材２３は、上記の埋込み層に限らず、比誘電率εrの小さいポリイミドなどで形成されてもよい。
【産業上の利用可能性】
【００７３】
本発明に係る光ゲート素子は、サンプリング波形測定装置や、サンプリング波形測定装置に光入力信号の品質を表す値を算出する信号品質算出回路を追加した信号品質モニタに適用可能な光ゲート素子として有用である。
【符号の説明】
【００７４】
１、２、３ 光ゲート素子
１０ａ 光入射端面
１０ｂ 光出射端面
１１ 半導体基板
１２ 下部クラッド層
１３ 活性層
１４ 上部クラッド層
１５ａ、１５ｂ ＳＣＨ層
１６ 下部埋込み層
１７ 上部埋込み層
１８ コンタクト層
１９ａ、１９ｂ 溝部
２０ 絶縁層
２１ 上部電極
２１ａ 主電極部
２１ｂ 電極パッド部
２１ｃ 接続部
２２ 下部電極
２３ 接続部形成用部材
２４ａ、２５ａ 上面
２４ｂ、２４ｃ、２５ｂ、２５ｃ 傾斜面
２４ｄ、２５ｄ 垂直面
２７、２８、２９ エッチングマスク
４０ 直流電源
５０ 光サーキュレータ
【特許請求の範囲】
【請求項１】
半導体基板（１１）上に、下部クラッド層（１２）、バルク材料からなる活性層（１３）、および、上部クラッド層（１４）が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極（２１）と、前記半導体基板の下方に形成される下部電極（２２）と、を備え、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子であって、
前記導波路構造は、ハイメサ導波路構造と、
光入射端面（１０ａ）および光出射端面（１０ｂ）のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と光の導波方向に連続する埋込み導波路構造と、を含み、
前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部（２１ａ）と、前記ハイメサ導波路構造の前記導波方向の側方、かつ、前記半導体基板の上方に形成される電極パッド部（２１ｂ）と、前記主電極部と前記電極パッド部とを電気的に接続する接続部（２１ｃ）と、を含むことを特徴とする光ゲート素子。
【請求項２】
前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする請求項１に記載の光ゲート素子。
【請求項３】
前記ハイメサ導波路構造の前記導波方向に直交する幅方向の側面に配置され、前記主電極部の上面に平行な上面（２４ａ）、および、前記導波方向に対して所定の角度を成して傾斜する傾斜面（２４ｂ、２４ｃ）を有する接続部形成用部材（２３）をさらに備え、
前記接続部が、少なくとも前記接続部形成用部材の前記上面および前記傾斜面上の一部に形成されることを特徴とする請求項１または請求項２に記載の光ゲート素子。
【請求項４】
前記接続部形成用部材が、ｐ型ＩｎＰおよびｎ型ＩｎＰからなる埋込み層（１６、１７）を含むことを特徴とする請求項３に記載の光ゲート素子。
【請求項１】
半導体基板（１１）上に、下部クラッド層（１２）、バルク材料からなる活性層（１３）、および、上部クラッド層（１４）が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極（２１）と、前記半導体基板の下方に形成される下部電極（２２）と、を備え、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子であって、
前記導波路構造は、ハイメサ導波路構造と、
光入射端面（１０ａ）および光出射端面（１０ｂ）のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と光の導波方向に連続する埋込み導波路構造と、を含み、
前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部（２１ａ）と、前記ハイメサ導波路構造の前記導波方向の側方、かつ、前記半導体基板の上方に形成される電極パッド部（２１ｂ）と、前記主電極部と前記電極パッド部とを電気的に接続する接続部（２１ｃ）と、を含むことを特徴とする光ゲート素子。
【請求項２】
前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする請求項１に記載の光ゲート素子。
【請求項３】
前記ハイメサ導波路構造の前記導波方向に直交する幅方向の側面に配置され、前記主電極部の上面に平行な上面（２４ａ）、および、前記導波方向に対して所定の角度を成して傾斜する傾斜面（２４ｂ、２４ｃ）を有する接続部形成用部材（２３）をさらに備え、
前記接続部が、少なくとも前記接続部形成用部材の前記上面および前記傾斜面上の一部に形成されることを特徴とする請求項１または請求項２に記載の光ゲート素子。
【請求項４】
前記接続部形成用部材が、ｐ型ＩｎＰおよびｎ型ＩｎＰからなる埋込み層（１６、１７）を含むことを特徴とする請求項３に記載の光ゲート素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−８３４７４（Ｐ２０１２−８３４７４Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１０−２２８５８４（Ｐ２０１０−２２８５８４）
【出願日】平成２２年１０月８日（２０１０．１０．８）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２２年１０月８日（２０１０．１０．８）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
[ Back to top ]