光電変換装置、焦点検出装置及び撮像システム
【課題】良好な出力線形性、安定した駆動電流、及び／又は良好な感度均一性を得ることができる光電変換装置を提供することを課題とする。
【解決手段】光電変換装置は、光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部（１００）と、共通出力線より入力した信号を第１のメモリ容量に保持し、第１のメモリ容量に保持した信号を第２の正転アンプにより共通出力線に正転出力する第１のメモリセル部（１０１）と、共通出力線の信号をアンプにより正転又は反転して共通出力線に出力する転送部（１１３）と、転送部の入力端子及び共通出力線間に設けられるトランスファースイッチ（１２１）と、転送部の出力端子及び共通出力線間に設けられるフィードバックスイッチ（１２０）とを有する。
【解決手段】光電変換装置は、光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部（１００）と、共通出力線より入力した信号を第１のメモリ容量に保持し、第１のメモリ容量に保持した信号を第２の正転アンプにより共通出力線に正転出力する第１のメモリセル部（１０１）と、共通出力線の信号をアンプにより正転又は反転して共通出力線に出力する転送部（１１３）と、転送部の入力端子及び共通出力線間に設けられるトランスファースイッチ（１２１）と、転送部の出力端子及び共通出力線間に設けられるフィードバックスイッチ（１２０）とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、焦点検出装置及び撮像システムに関する。
【背景技術】
【０００２】
撮像システムにおいては、焦点を検出する焦点検出（ＡＦ：Auto Focusing）センサを備えることが一般的である。近年のＡＦセンサは測距点数の多点化のみならず焦点検出の高精度化と高速化が求められている。測距点数を増やす手段として、測距点を構成するリニアセンサを複数本並列に配置して列方向に共通配線で接続するエリアタイプが採用されている。エリアタイプＡＦセンサの回路構成として特許文献１には、センサセル部から出力された信号をメモリセル部に転送する転送系を備えた固体撮像装置が記載されている。センサ信号のＳＮ比を上げてＡＦの測距精度を高めるために、センサのリセットノイズ及び固定パターンノイズを除去する必要がある。特許文献１ではセンサセル部及びメモリセル部に信号の反転出力機能を持たせてセンサセル部とメモリセル部自身の固定パターンノイズを除去している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２００６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のようにセンサセル部とメモリセル部に信号の反転出力機能を持たせると、信号の入出力線形性と回路面積のトレードオフが生じる。たとえば、反転出力回路としてよく使われるスイッチトキャパシタは差動回路と帰還容量で構成されるので回路規模が非常に大きくなる。また特許文献１のようにソース接地型反転アンプを用いた場合、以下の３つの問題点が挙げられる。第１に、半導体基板バイアス効果により、出力信号の線形性が悪化する。第２に、入力信号の振幅によって反転アンプの駆動電流が変化するので、回路応答性を上げると消費電流が増大する。第３に、トランジスタの相対ばらつきにより反転アンプのゲインがばらつくので、出力電圧の不均一性が悪化する。
【０００５】
本発明の目的は、良好な出力線形性、安定した駆動電流、及び／又は良好な感度均一性を得ることができる光電変換装置、焦点検出装置及び撮像システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の光電変換装置は、光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部と、前記共通出力線より入力した信号を第１のメモリ容量に保持し、前記第１のメモリ容量に保持した信号を第２の正転アンプにより前記共通出力線に正転出力する第１のメモリセル部と、前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、前記センサセル部は、第１のスイッチを介して前記第１の正転アンプの正転出力を前記共通出力線に出力し、前記第１のメモリセル部は、第１のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第１のメモリ容量に入力し、前記第２のスイッチを介して前記第２の正転アンプの正転出力を前記共通出力線に出力することを特徴とする。
【発明の効果】
【０００７】
センサセル部及び第１のメモリセル部に正転アンプを用いることにより、良好な出力線形性、安定した駆動電流、及び／又は良好な感度均一性を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る光電変換装置の撮像面の模式図である。
【図２】本発明の第１の実施形態に係るラインセンサ部のブロック図である。
【図３】本発明の第１の実施形態に係る光電変換装置の回路図である。
【図４】本発明の第１の実施形態に係るタイミング図である。
【図５】本発明の第１の実施形態に係る光電変換装置の第１のレイアウト図である。
【図６】本発明の第１の実施形態に係る光電変換装置の第２のレイアウト図である。
【図７】本発明の第２の実施形態に係る光電変換装置の回路図である。
【図８】本発明の第２の実施形態に係るタイミング図である。
【図９】本発明の第３の実施形態に係る焦点検出装置の構成図である。
【図１０】本発明の第４の実施形態に係る撮像システムの構成図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
本発明の第１の実施形態は、位相差焦点検出（ＡＦ：Auto Focusing）用の光電変換装置に適用した例を示す。図１は、位相差ＡＦ用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢが存在する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。ラインセンサ部の画素開口部の配置間隔を狭めて、二次元アレイ状に配置した構成をエリアタイプＡＦセンサと呼んでいる。各ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・、ＬＮＡは複数の単位画素１１Ａ、１２Ａ、・・・等を有し、各ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・、ＬＮＡは複数の単位画素１１Ｂ、１２Ｂ、・・・等を有する。
【００１０】
図２は、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・に係る部分をより詳細に示したブロック図である。ラインセンサ部Ｌ１Ａは、単位画素１１Ａ、１２Ａ、・・・を有する。ラインセンサ部Ｌ２Ａは、単位画素２１Ａ、２２Ａ、・・・を有する。単位画素１１Ａ、１２Ａ、２１Ａ、２２Ａ等は、それぞれ、センサセル部１００、第１のメモリセル部１０１及び第２のメモリセル部１０２を有する。センサセル部１００、第１のメモリセル部１０１及び第２のメモリセル部１０２は、共通出力線１１２を介して転送部１１３に接続される。異なるラインセンサ部Ｌ１Ａ及びＬ２Ａの同じ列の位置に存在する単位画素１１Ａ及び２１Ａは、共通出力線１１２を介して共通の転送部１１３に接続される。同様に、異なるラインセンサ部Ｌ１Ａ及びＬ２Ａの同じ列の位置に存在する単位画素１２Ａ及び２２Ａは、共通出力線１１２を介して共通の転送部１１３に接続される。各転送部１１３は、共通のバッファアンプ１２３に接続される。ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・も図２と同様の構成を有する。
【００１１】
図３は、図２で示した構成のうちの一部を抜き出しており、特に単位画素１１Ａと、これと接続された転送部１１３とに着目して説明を行う。単位画素１１Ａは、センサセル部１００、第１のメモリセル部１０１、及び第２のメモリセル部１０２を含む。図３において、ＭＯＳトランジスタの制御電極並びにスイッチに付された「φ」は、不図示の制御部から供給される信号を意味している。
【００１２】
単位画素１１Ａに着目すると、センサセル部１００は光電変換素子であるフォトダイオード（ＰＤ）１０３、センサセル部書き込みスイッチ１０６、及びトランジスタＭ１１、Ｍ１２を含む。フォトダイオード１０３のアノードはセンサセル部書き込みスイッチ１０６の一方の端子とトランジスタＭ１１の制御電極に接続され、カソードは電源電圧ノードに接続される。トランジスタＭ１１はセルフバイアス接続されているので、ＭＯＳトランジスタＭ１２が導通すると負荷ＭＯＳトランジスタＭ１３とともにゲインが１のセルフバイアスソースフォロワすなわち正転アンプを構成する。センサセル部１００は、このソースフォロワを介してフォトダイオード１０３で光電変換された電荷量に基づく蓄積信号を共通出力線１１２に出力する。つまり、ＭＯＳトランジスタＭ１２はセンサセル部１００を選択するための選択スイッチとして機能する。センサセル部書き込みスイッチ１０６はフォトダイオード１０３のアノードと共通出力線１１２との導通又は非導通を切り換えるもので、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタなどで構成することができる。メモリセル部１０１及び１０２は、センサセル部１００におけるフォトダイオード１０３をメモリ容量１０４、１０５に置き換えた構成となっている。第１のメモリセル部１０１では、トランジスタＭ３１、Ｍ３２及びスイッチ１０７は、それぞれ、センサセル部１００のトランジスタＭ１１、Ｍ１２及びスイッチ１０６に対応する。第２のメモリセル部１０２では、トランジスタＭ４１、Ｍ４２及びスイッチ１０８は、それぞれ、センサセル部１００のトランジスタＭ１１、Ｍ１２及びスイッチ１０６に対応する。センサセル部１００は、光電変換素子１０３により光電変換された信号を第１の正転アンプＭ１１により共通出力線１１２に正転出力する。第１のメモリセル部１０１は、共通出力線１１２より入力した信号を第１のメモリ容量１０４に保持し、第１のメモリ容量１０４に保持した信号を第２の正転アンプＭ３１により共通出力線１１２に正転出力する。第２のメモリセル部１０５は、共通出力線１１２より入力した信号を第２のメモリ容量１０５に保持し、第２のメモリ容量１０５に保持した信号を第３の正転アンプＭ４１により共通出力線１１２に正転出力する。センサセル部１００は、第１のスイッチＭ１２を介して第１の正転アンプＭ１１の正転出力を共通出力線１１２に出力する。第１のメモリセル部１０１は、第１のメモリセル部書き込みスイッチ１０７を介して共通出力線１１２の信号を第１のメモリ容量１０４に入力し、第２のスイッチＭ３２を介して第２の正転アンプＭ３１の正転出力を共通出力線１１２に出力する。第２のメモリセル部１０２は、第２のメモリセル部書き込みスイッチ１０８を介して共通出力線１１２の信号を第２のメモリ容量１０５に入力し、第３のスイッチＭ４２を介して第３の正転アンプＭ４１の正転出力を共通出力線１１２に出力する。
【００１３】
次に、転送部１１３について説明する。転送部１１３は、ＭＯＳトランジスタＭ２１、Ｍ２３、転送容量１１７、定電流源１２４を含む。ＭＯＳトランジスタＭ２１と定電流源１２４とでソースフォロワを形成している。共通出力線１１２はトランスファースイッチ１２１とフィードバックスイッチ１２０に接続される。トランスファースイッチ１２１の他方の端子は、転送容量１１７の一方の端子Ａ、ＭＯＳトランジスタＭ２２の一方の主電極、及びＭＯＳトランジスタＭ２４の一方の主電極に接続される。ＭＯＳトランジスタＭ２２の他方の主電極は基準電圧ＶＲＳのノードに接続される。光信号読み出しスイッチであるＭＯＳトランジスタＭ２４の他方の主電極はバッファアンプ１２３に接続される。転送容量１１７の他方の端子ＢはＭＯＳトランジスタＭ２１の制御電極及びＭＯＳトランジスタＭ２３の一方の主電極に接続される。ＭＯＳトランジスタＭ２１の一方の主電極は電源電圧ＶＤＤのノードに接続され、他方の主電極は定電流源１２４、及びフィードバックスイッチ１２０の他方の端子、センサアレイ外部に配置されたモニタ部１３０に接続される。転送部１１３は後述する動作により、（１）センサセル部１００の出力を反転する処理、（２）センサセル部１００から出力された信号と、メモリセル部１０１，１０２に書き込まれたリセットノイズ及び転送部１１３で生じるノイズとの差分処理を行う。転送部１１３は、共通出力線１１２の信号をアンプＭ２１により正転又は反転して共通出力線１１２に出力する。トランスファースイッチ１２１は、転送部１１３の入力端子及び共通出力線１１２間に設けられる。フィードバックスイッチ１２０は、転送部１１３の出力端子及び共通出力線１１２間に設けられる。
【００１４】
図４では、図３に示すスイッチやＭＯＳトランジスタの制御電極に与えられる信号を示している。以下では図３及び図４を参照しながら本実施形態に係る光電変換装置の動作を説明する。各スイッチ及びＭＯＳトランジスタは、図４に示す信号がハイレベルで導通する。信号φＬは、ハイレベルのとき負荷ＭＯＳトランジスタＭ１３が一定の電流を駆動するゲート電位に設定される。
【００１５】
図４において、期間Ｔ１では、フォトダイオード１０３及びメモリ容量１０４、１０５をリセットする動作が行われる。その後、センサセル部１００のソースフォロワの固定パターンノイズＮｓを転送容量１１７に書き込む動作を行う。具体的には、期間Ｔ１では、まず、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＧＲがハイレベルになる。これにより、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７、１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びＭＯＳトランジスタＭ２３が導通する。ＭＯＳトランジスタＭ２２は、転送部１１３の入力端子Ａを基準電圧ＶＲＳにリセットするためのリセット部である。これにより、フォトダイオード１０３及びメモリ容量１０４、１０５が基準電圧ＶＲＳにリセットされるとともに、転送容量１１７の端子Ａが基準電圧ＶＲＳ、端子Ｂがクランプ電圧ＶＧＲにリセットされる。ここで、クランプ電圧ＶＧＲの電位は基準電位ＶＲＳにセンサセル部１００、メモリセル部１０１，１０２又は転送部１１３のセルフバイアスソースフォロワの閾値Ｖｔｈを加えた、ＶＧＲ＝ＶＲＳ＋Ｖｔｈに設定する。
【００１６】
次に、信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ１及びφＬがハイレベルになる。すると、リセット電位ＶＲＳにセンサセル部１００のソースフォロワの閾値Ｖｔｈと、センサセル部１００の固定パターンノイズＮｓが加わったＶＲＳ−Ｖｔｈ＋Ｎｓが転送容量１１７の端子Ａに書き込まれる。そして、信号φＧＲがローレベルになることにより、転送容量１１７の端子Ｂがフローティングになる。さらに、信号φＲＳがハイレベルになった後、信号φＦＴがローレベルになることで、転送容量１１７の端子Ａが基準電圧ＶＲＳに変化するので端子Ｂの電位はＶＧＲ＋Ｖｔｈ−Ｎｓ＝ＶＲＳ＋２×Ｖｔｈ−Ｎｓになる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、信号φＧＲのローレベルによりクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力する。
【００１７】
期間Ｔ２では、信号φＦＢがハイレベルになると、転送容量１１７の端子Ｂに保持された電圧ＶＲＳ＋２×Ｖｔｈ−Ｎｓに転送部１１３のソースフォロワの閾値ＶｔｈとノイズＮｔが重畳された電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔが共通出力線１１２に出力される。この期間に、信号φＰＳ１が一時的にハイレベルとなることで、電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔがセンサセル部１００に書き込まれる。信号φＰＳ１がローレベルになったタイミングから、センサセル部１００の蓄積動作期間が開始する。すなわち、転送部１１３は、信号φＰＳ１及びφＦＢのハイレベルによりセンサセル部１００の固定パターンノイズＮｓと、転送部１１３に起因するノイズＮｔをセンサセル部１００に出力する。
【００１８】
期間Ｔ３では、信号φＲＳがハイレベル、信号φＧＲがハイレベルになると、転送容量１１７の端子Ａには基準電位ＶＲＳが、他方の端子Ｂにはクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）が与えられる。信号φＧＲがローレベルになると、転送容量１１７の端子Ｂがフローティングになる。転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００１９】
期間Ｔ４では、信号φＳＬ１、φＬ、φＦＴがハイレベルになると、センサセル部１００に保持されていた電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔにメモリセル部１０１，１０２のソースフォロワの閾値電圧Ｖｔｈと固定パターンノイズＮｓが加わって出力される。すなわち、センサセル部１００の出力は電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔ−Ｖｔｈ＋Ｎｓ＝ＶＲＳ＋Ｎｔとなる。この時点で、センサセル部１００のノイズＮｓがキャンセルされる。転送容量１１７の端子Ａの電位がＶＲＳ＋Ｎｔになり、転送部ノイズＮｔ分だけ変動するので、端子Ｂの電位はＶＲＳ＋Ｖｔｈ＋Ｎｔになる。信号φＦＴがローレベルになってから、信号φＦＢがハイレベルになると、転送部１１３のソースフォロワから電圧ＶＲＳ＋２×Ｎｔが出力される。式には明示しないが、ノイズ２×Ｎｔに加えて、期間Ｔ１でセンサセル部１００を初期化したことによって生じるランダムノイズ（以下、リセットノイズという）も重畳されている。転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力し、信号φＰＳ２＿１及びφＦＢのハイレベルによりセンサセル部１００のリセットノイズを第１のメモリセル部１０１に出力する。第１のメモリセル部１０１は、センサセル部１００のリセットノイズを保持する。
【００２０】
さらに、期間Ｔ４では、信号φＰＳ２＿１、φＰＳ２＿２がともにハイレベルになるので、スイッチ１０７及び１０８を介してメモリセル部１０１、１０２にも電圧ＶＲＳ＋２×Ｎｔが同時に書き込まれる。ここで、同時とは、期間Ｔ４において、信号φＦＢがハイレベルである期間に、信号φＰＳ２＿１、φＰＳ２＿２によって電圧ＶＲＳ＋２×Ｎｔがメモリセル部１０１と１０２の両者に書き込まれることを意味する。信号φＰＳ２＿１とφＰＳ２＿２とが同時にローレベルに遷移することは必ずしも必要ではない。
【００２１】
期間Ｔ５では、信号φＳＬ１及びφＬ、φＦＴがハイレベルになるので、センサセル部１００のソースフォロワが動作して共通出力線１１２にはセンサセル部１００で光電変換された信号Ｓ１に応じたレベルが現れる。期間Ｔ５までの動作で、センサセル部１００には、電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔが書き込まれていたので、センサセル部１００から出力されて転送容量１１７の端子Ａに入力される信号は電圧ＶＲＳ＋Ｎｔ＋Ｓ１となる。さらに、信号φＧＲをハイレベルにするので、端子Ｂがクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）にリセットされる。その後、信号φＦＴ及びφＧＲがローレベルになり、転送容量１１７の端子Ａと端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００２２】
期間Ｔ６からオートゲインコントロール（ＡＧＣ）動作が開始される。この期間では、信号φＲＳがハイレベルになり、転送容量１１７の端子Ａを基準電圧ＶＲＳに固定するので、転送容量１１７の端子Ｂの電位はＶＲＳ＋Ｖｔｈ−Ｎｔ−Ｓ１となる。これに転送部１１３のソースフォロワ閾値電圧Ｖｔｈと固定パターンノイズＮｔが加わった電圧ＶＲＳ−Ｓ１がモニタ部１３０に入力されるので、モニタ部１３０ではノイズの影響のない光信号Ｓ１だけをモニタすることができる。期間Ｔ６におけるセンサセル部１００の出力はモニタ部１３０にてリアルタイムで観測される。モニタ部１３０にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロール（ＡＧＣ）と呼ぶ。期間Ｔ５と期間Ｔ６を定期的に繰り返すことにより、モニタ部１３０でフォトダイオード１０３の電荷蓄積状況をリアルタイムにモニタできる。モニタ部１３０によるモニタ動作の結果、期間Ｔ６での電荷蓄積動作が終了した時点での、センサセル部１００から出力される光信号をＳ２とする。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力し、センサセル部１００の出力電圧を外部のモニタ部１３０に出力する。
【００２３】
期間Ｔ７では、信号φＳＬ２＿１、φＬ、φＧＲ、φＦＴがハイレベルになると、第１のメモリセル部１０１に保持されていたノイズ２Ｎｔに、第１のメモリセル部１０１のノイズＮｍ１が加わる。すると、電圧ＶＲＳ−Ｖｔｈ＋２Ｎｔ＋Ｎｍ１が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）になる。その後、信号φＧＲがローレベルになることで、転送容量１１７の端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＳＬ２＿１及びφＦＴのハイレベルにより第１のメモリセル部１０１の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００２４】
期間Ｔ８では、信号φＦＴ、φＳＬ１、φＬがハイレベルになることで、転送容量１１７の端子Ａに、電圧ＶＲＳ＋Ｓ２＋Ｎｔが入力され、転送容量１１７の端子Ｂには電圧ＶＲＳ＋２Ｖｔｈ＋Ｓ２−Ｎｔ−Ｎｍが現れる。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力する。
【００２５】
期間Ｔ９では、信号φＦＴがローレベルになる。信号φＦＢがハイレベルの期間に信号φＰＳ２＿１がハイレベルになると、転送部１１３から転送部１１３の閾値ＶｔｈとノイズＮｔが加わって、電圧ＶＲＳ＋Ｖｔｈ＋Ｓ２−Ｎｍ１が第１のメモリセル部１０１に与えられる。以上のように、転送部１１３は、信号φＰＳ２＿１及びφＦＢのハイレベルにより、センサセル部１００の出力電圧から第１のメモリセル部１０１に保持されていたリセットノイズを除去した電圧を第１のメモリセル部１０１に出力する。
【００２６】
期間Ｔ１０では、信号φＦＢがローレベルになり、信号φＦＴがハイレベルになる。この期間に信号φＬ及びφＳＬ２＿１がハイレベルになることで、第１のメモリセル部１０１に保持された電圧ＶＲＳ＋Ｖｔｈ＋Ｓ２−Ｎｍ１が出力される。さらに、第１のメモリセル部１０１の閾値ＶｔｈとノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｓ２が転送容量１１７の端子Ａに与えられる。つまり、結果的にノイズの影響が低減された信号が出力される。この期間に、不図示のシフトレジスタから信号φＨが供給されると、信号Ｓ２がバッファアンプ１２３に伝達されて、不図示の後段の信号処理回路に出力される。
【００２７】
期間Ｔ１１〜Ｔ１４に係る動作は、期間Ｔ７〜Ｔ１０の動作を、第２のメモリセル部１０２に対して行う。これにより、１回の電荷蓄積シーケンスでセンサセル部１００から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、１回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００２８】
以上で説明したように、本実施形態で特徴的なのは、以下の２点である。第１に、センサセル部１００とメモリセル部１０１，１０２の出力を、特許文献１の反転出力から、セルフバイアスソースフォロワの正転出力に変更したことである。第２に、センサセル部１００とメモリセル部１０１，１０２が正転出力であっても、センサセル部１００、メモリセル部１０１，１０２、転送部１１３で発生する固定パターンノイズを除去できるよう転送部１１３がクランプ動作を行うことである。
【００２９】
特許文献１で用いている反転アンプは、省レイアウトと出力特性を両立させることが困難である。すなわち、差動アンプと帰還容量で構成されるスイッチトキャパシタを用いると、レイアウト面積が大きくなる。ＡＦセンサは光学系によりファインダー上の測距点配置によりセンサ上の画素開口位置が限定されるので、反転アンプのレイアウトが大きくなると、測距点を密に配置できず、ＡＦ特性を悪化させる要因になる。また、特許文献１で用いているソース接地反転アンプは、スイッチトキャパシタに比べて省面積で実装可能である。しかし、ソース接地反転アンプは、基板バイアス効果により出力の線形性が悪化する。また、反転アンプの入力に応じて駆動電流が大きく変化するので、センサの省電力と回路応答性を両立させることが難しい。さらに、反転アンプのトランジスタの相対ばらつきによって、出力のゲインが変化して感度不均一性（ＰＲＮＵ）が悪化しやすいという特徴がある。
【００３０】
一方、本実施形態のように、セルフバイアスソースフォロワの正転出力を用いることで、ソース接地の反転アンプに対して良好な線形性、安定した駆動電流、相対ばらつきが感度不均一性（ＰＲＮＵ）に影響しにくいといった利点が得られる。その結果、エリアタイプＡＦセンサでオートフォーカスの測距点を多点化しても、高精度化、高速化を実現することができる。本実施形態では、メモリセル部を２つ設けた例を説明したが、メモリセル部の数は１又は３以上であってもよい。３つ以上の場合には、期間Ｔ７〜Ｔ１０の動作に対応する操作を、追加したメモリセル部に対しても行う。
【００３１】
図３に示した光電変換装置のレイアウト例を図５及び図６に示す。図５では、センサセル部１００と第１のメモリセル部１０１と第２のメモリセル部１０２とを一つの組１３２として、その組１３２を行列状に配列したものである。転送部１１３及びシフトレジスタ１３１は、各列に設けられた複数のセンサセル部１００とメモリセル部１０１，１０２に対して共通に設けられている。
【００３２】
図６は、センサセル部１００のみが配列された領域と、メモリセル部１０１，１０２のみが配列された領域とに分けてレイアウトした場合の図である。このレイアウトにおいても、転送部１１３及びシフトレジスタ１３１は、各列に設けられた複数のセンサセル部１００とメモリセル部１０１，１０２に対して共通に設けられている。
【００３３】
（第２の実施形態）
以下では、図７及び図８を参照しながら、本発明の第２の実施形態に係る光電変換装置の動作を説明する。図７は本発明の第２の実施形態に係る光電変換装置の回路図であり、図８は本発明の第２の実施形態に係るタイミング図である。図７において、図３と共通部分については説明を省略する。図７のセンサセル部１００とメモリセル部１０１，１０２の出力アンプはセルフバイアスでないソースフォロワのトランジスタＭ１１，Ｍ３１，Ｍ４１を用いており、そのゲインをＧｓｆとする。転送部１１３は、差動アンプ１２６、帰還容量１２５及び転送容量１１７を有する。転送容量１１７と帰還容量１２５でフィードバック系を構成する。フィードバック系のゲインは前述のソースフォロワのゲインＧｓｆの逆数１／Ｇｓｆである。本実施形態では、差動アンプ１２６の正転入力端子は、基準電圧ＶＲＳのノードに接続される。以下で、Ｖｔｈは、センサセル部１００及びメモリセル部１０１，１０２のセルフバイアスでないソースフォロワの閾値電圧とする。
【００３４】
期間Ｔ１では、フォトダイオード１０３及びメモリ容量１０４、１０５をリセットする動作が行われる。その後、センサセル部１００の出力アンプの固定パターンノイズＮｓを転送容量１１７に書き込む動作を行う。具体的には、まず、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＧＲがハイレベルになる。これにより、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７、１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びスイッチ１３３が導通する。これにより、フォトダイオード１０３及びメモリ容量１０４、１０５が基準電圧ＶＲＳにリセットされるとともに、転送容量１１７の両電極が基準電圧ＶＲＳに差動アンプ１２６の出力オフセットノイズＮｔを加えた電位にリセットされる。帰還容量１２５の両電極は電圧ＶＲＳ＋Ｎｔでリセットされる。以上のように、転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされる。
【００３５】
次に、信号φＧＲがローレベルになることにより、転送容量１１７の端子Ｂがフローティングになる。そして、信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ１及びφＬがハイレベルになる。すると、センサセル部１００からソースフォロワのゲインと閾値Ｖｔｈと固定パターンノイズＮｓが印加された電位ＶＲＳ−Ｖｔｈ＋Ｎｓが転送容量１１７の端子Ａに書き込まれる。以上のように、転送部１１３は、信号φＧＲのローレベルによりクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力する。
【００３６】
期間Ｔ２では、信号φＦＢがハイレベルになると、転送容量１１７の端子Ｂの変動分−Ｖｔｈ＋Ｎｓに転送部１１３のゲイン−１／Ｇｓｆが印加される。さらに、転送部１１３のノイズＮｔが重畳されるので、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔが、共通出力線１１２に出力される。この期間に信号φＰＳ１が一時的にハイレベルになることで、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔがセンサセル部１００に書き込まれる。信号φＰＳ１がローレベルになったタイミングから、センサセル部１００の電荷蓄積動作期間が開始する。以上のように、転送部１１３は、信号φＰＳ１及びφＦＢのハイレベルによりセンサセル部１００の固定パターンノイズＮｓに、センサセル部１００のゲインが加えられたノイズと、転送部１１３に起因するノイズＮｔとをセンサセル部１００に出力する。
【００３７】
期間Ｔ３では、信号φＳＬ１、φＬがハイレベルになると、センサセル部１００に保持されていた電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋ＮｔにゲインＧｓｆが印加されてから固定パターンノイズＮｓが加わって出力される。すなわち、センサセル部１００の出力は電圧ＶＲＳ＋Ｇｓｆ×Ｎｔとなる。この時点で、センサセル部１００のノイズＮｓがキャンセルされる。このとき、信号φＧＲ及びφＦＴがハイレベルになると、転送容量１１７の端子Ａには上記の電圧が、端子Ｂには電圧ＶＲＳ＋Ｎｔが与えられる。その後、信号φＧＲがローレベルになると、転送容量１１７の端子Ｂがフローティングとなる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００３８】
期間Ｔ４では、信号φＲＳがハイレベルになると、転送容量１１７の端子Ａが基準電圧ＶＲＳになる。このとき、信号φＦＢがハイレベルであるので、転送部１１３の出力端子から電圧ＶＲＳ＋２×Ｎｔが出力される。式には明示しないが、ノイズ２×Ｎｔに加えて、期間Ｔ１でセンサセル部１００を初期化したことによって生じるランダムノイズ（以下、リセットノイズという）も重畳されている。
【００３９】
さらに、期間Ｔ４では、信号φＰＳ２＿１、φＰＳ２＿２はともにハイレベルであるので、スイッチ１０７及び１０８を介して、メモリセル部１０１、１０２にも上記の電圧ＶＲＳ＋２×Ｎｔが同時に書き込まれる。ここで、同時とは、期間Ｔ４において、信号φＲＳとφＦＢとがともにハイレベルである期間に、信号φＰＳ２＿１、φＰＳ２＿２によってメモリセル部１０１と１０２の両者に書き込まれることを意味する。信号φＰＳ２＿１とφＰＳ２＿２とが同時にローレベルに遷移することは必ずしも必要ではない。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力し、信号φＰＳ２＿１及びφＦＢのハイレベルによりセンサセル部１００のリセットノイズを第１のメモリセル部１０１に出力する。第１のメモリセル部１０１は、センサセル部１００のリセットノイズを保持する。
【００４０】
期間Ｔ５では、信号φＦＴがハイレベルである。期間Ｔ５に信号φＲＳ及びφＧＲがハイレベルになると、共通出力線１１２と転送容量１１７の端子Ａが基準電圧ＶＲＳに、端子Ｂが電圧ＶＲＳ＋Ｎｔになる。その後、信号φＲＳ及びφＧＲをローレベルにすることで、転送容量１１７の端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされ、信号φＧＲのローレベルによりクランプが解除される。
【００４１】
期間Ｔ６からＡＧＣ動作が開始される。この期間では、信号φＳＬ１及びφＬがハイレベルになるので、センサセル部１００のソースフォロワが動作して共通出力線１１２にはセンサセル部１００で光電変換された信号Ｓ１に応じたレベルが現れる。期間Ｔ５までの動作で、センサセル部１００には、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔが書き込まれていたので、センサセル部１００から出力される信号は電圧ＶＲＳ＋Ｇｓｆ×（Ｎｔ＋Ｓ１）となる。この結果、転送容量１１７の端子Ｂは電位Ｇｓｆ×（Ｎｔ＋Ｓ１）だけ変動するので、転送部１１３の出力は電圧ＶＲＳ−Ｓ１となる。すなわち、モニタ部１３０では、ノイズの影響のない光信号−Ｓ１だけをモニタすることができる。こうして期間Ｔ６におけるセンサセル部１００の出力変化は、リアルタイムでモニタ部１３０にて観測される。モニタ部１３０にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロール（ＡＧＣ）と呼ぶ。モニタ部１３０によるモニタ動作の結果、期間Ｔ６での電荷蓄積動作が終了した時点での、センサセル部１０１から出力される光信号を−Ｓ２とする。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力し、センサセル部１００の出力電圧をモニタ部１３０に出力する。
【００４２】
期間Ｔ７では、信号φＦＴ、φＳＬ１、φＬ、φＧＲがハイレベルになることで、転送容量１１７の端子Ａが電圧ＶＲＳ＋Ｇｓｆ×（Ｎｔ＋Ｓ２）になり、端子Ｂが電圧ＶＲＳ＋Ｎｔになる。すなわち、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、信号φＧＲのローレベルによりクランプが解除される。
【００４３】
期間Ｔ８では、信号φＳＬ２＿１及びφＬがハイレベルになる。すると、第１のメモリセル部１０１に保持されていた電圧ＶＲＳ＋２×Ｎｔに第１のメモリセル部１０１のノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｇｓｆ×２×Ｎｔ−Ｖｔｈ＋Ｎｍ１が転送容量１１７の端子Ａに与えられる。つまり、転送容量１１７の端子Ｂは、電位Ｇｓｆ×（Ｎｔ−Ｓ２）−Ｖｔｈ＋Ｎｍ１変動する。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ２＿１及びφＦＴのハイレベルにより第１のメモリセル部１０１の出力を入力する。
【００４４】
期間Ｔ９では、信号φＦＴがローレベルになる。信号φＦＢがハイレベルの期間に信号φＰＳ２＿１がハイレベルになると、転送部１１３から、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｍ１）×１／Ｇｓｆ＋Ｓ２が第１のメモリセル部１０１に与えられる。すなわち、転送部１１３は、信号φＰＳ２＿１及びφＦＢのハイレベルにより、センサセル部１００の出力電圧から第１のメモリセル部１０１に保持されていたリセットノイズを除去した電圧を第１のメモリセル部１０１に出力する。
【００４５】
期間Ｔ１０では、信号φＦＢがローレベルになり、信号φＦＴがハイレベルになり、この期間に信号φＬ及びφＳＬ２＿１がハイレベルになる。これにより、第１のメモリセル部１０１に保持された電圧ＶＲＳ＋（Ｖｔｈ−Ｎｍ１）×１／Ｇｓｆ＋Ｓ２に第１のメモリセル部１０１のゲインＧｓｆとノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｇｓｆ×Ｓ２が転送容量１１７の端子Ａに与えられる。つまり、結果的にノイズの影響が除去された信号が出力される。この期間に、不図示のシフトレジスタから信号φＨが供給されると、信号Ｓ２×Ｇｓｆがバッファアンプ１２３に伝達されて、不図示の後段の信号処理回路に出力される。
【００４６】
期間Ｔ１１〜Ｔ１４における動作は、期間Ｔ７〜Ｔ１０の動作を、第２のメモリセル部１０２に対して行う。これにより、１回の電荷蓄積シーケンスでセンサセル部１００から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、１回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００４７】
以上で説明したように、第１の実施形態に対して本実施形態で特徴的なのは、以下の３点である。第１に、センサセル部１００とメモリセル部１０１，１０２の出力を第１の実施形態のセルフバイアスソースフォロワからセルフバイアスでないソースフォロワに変更したことである。第２に、転送部１１３に差動アンプ１２６と帰還容量１２５のフィードバック系で構成されるスイッチトキャパシタアンプを備えたことである。第３に、転送容量１１７のクランプタイミングを変更したことである。
【００４８】
本実施形態では、セルフバイアスでないソースフォロワを用いることで、センサセル部１００とメモリセル部１０１，１０２においてソースフォロワが占める面積を小さくすることができる。その際、ソースフォロワの出力はゲインＧｓｆ（通常は＜×１）分低下するので、比較的面積に余裕がある転送部１１３にゲイン−１／Ｇｓｆの反転アンプを備える。さらに、センサセル部１００、メモリセル部１０１，１０２、転送部１１３の各固定パターンノイズを除去できるように駆動タイミングを変更している。また、図７のバッファアンプ１２３で十分なゲインを印加することで、後段の回路ノイズによるＳＮ比低下を防ぐことができる。本実施形態は、このような構成と駆動方法を採ることで、第１の実施形態に対してセンサセル部１００の画素開口面積を大きくできるので、センサの感度向上を実現できる。また、メモリセル部１０１，１０２のメモリ容量１０４，１０５を大きくできるので、スイッチノイズを低減し、ＳＮ比向上を実現できる。
【００４９】
（第３の実施形態）
図９を参照しながら、本発明の第３の実施形態に係る焦点検出装置を説明する。図９は、第１又は第２の実施形態に係る光電変換装置を、位相差検出方式の焦点検出装置（以下、ＡＦセンサという）に適用した第３の実施形態の構成例を示すブロック図である。ＡＦセンサ８１１は、センサブロック８２０と、外部インターフェースとＡＦセンサのタイミング信号を生成する機能を持つロジックブロック８０１と、アナログ回路ブロック８１０とを含む。センサブロック８２０には、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・及びＬ１Ｂ、Ｌ２Ｂ、・・・が配列されている。アナログ回路ブロック８１０は、ＡＧＣ回路８０２〜８０５を備え、ラインセンサ部からの信号のモニタリングや、電荷蓄積時間の制御を行う。ＡＧＣ回路８０２〜８０５の１つに対して、複数のラインセンサ部が対応する。本実施形態では、４つのＡＧＣ回路８０２〜８０５を搭載しているが、回路規模と電荷蓄積処理速度の観点から、ＡＧＣ回路の個数を最適化できる。アナログ回路ブロック８１０は、更に、光電変換装置で用いられる参照電圧や参照電流を生成する参照電圧電流生成回路８０６、温度計回路８０７等を含んでなる。８１３及び８１４は外部通信端子である。ロジックブロック８０１は、シリアル通信端子８１２を介して外部とのシリアル通信によってＡＦセンサ８１１の駆動タイミングを制御する。ラインセンサ部の信号は、ＡＦゲイン回路８０８でゲイン印加され、出力マルチプレクサ８０９を通して、アナログ信号出力端子８１５から取り出される。本実施形態においても、第１又は第２の実施形態で説明した光電変換装置を用いることで、高速かつ高精度な焦点検出動作を実現できる。
【００５０】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る撮像システム（カメラ）の構成例を示すブロック図である。９０１は、レンズ９０２のプロテクトを行うバリア、９０２は被写体の光学像を固体撮像装置９０４に結像するレンズ、９０３はレンズ９０２を通過した光量を調整するための絞りである。９０４はレンズ９０２で結像された被写体の光学像を画像信号として取得する固体撮像装置である。９０５は、先述の各実施形態で説明した光電変換装置を用いた第３の実施形態のＡＦセンサ（焦点検出装置）である。９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理するアナログ信号処理装置、９０７は信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。９０８は、Ａ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。９０９は画像データを一時記憶するためのメモリ部、９１０は外部コンピュータなどと通信するための外部Ｉ／Ｆ回路、９１１はデジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部である。９１２は各種演算とカメラ全体を制御する全体制御・演算部、９１３は記録媒体制御Ｉ／Ｆ部、９１４は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、９１５は外部コンピュータである。
【００５１】
次に、上記の撮像システムの撮影時の動作について説明する。バリア９０１がオープンされ、ＡＦセンサ９０５から出力された信号を基に、全体制御・演算部９１２は位相差検出により被写体までの距離を演算する。その後、全体制御・演算部９１２は、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に、固体撮像装置９０４による電荷蓄積動作が始まる。固体撮像装置９０４の電荷蓄積動作が終了すると、固体撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り、全体制御・演算部９１２によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは、全体制御・演算部９１２の制御により、記録媒体制御Ｉ／Ｆ部９１０を介して記録媒体９１４に記録される。また、メモリ部９０９に蓄積されたデータは、外部Ｉ／Ｆ部９１０を通り、直接コンピュータ９１５などに出力される。
【００５２】
第１〜第４の実施形態では、センサセル部１００及びメモリセル部１０１，１０２に正転アンプＭ１１，Ｍ３１，Ｍ４１を用いる。これにより、良好な出力線形性、安定した駆動電流、少ないゲインばらつき、小さい回路規模及び／又は良好な感度均一性を得ることができる。
【００５３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５４】
１００ センサセル部、１０１ 第１のメモリセル部、１０２ 第２のメモリセル部、１０３ 光電変換素子、１０４ 第１のメモリ容量、１０５ 第２のメモリ容量、１０７ 第１のメモリセル部書き込みスイッチ、１０８ 第２のメモリセル部書き込みスイッチ、１１２ 共通出力線、１１３ 転送部、１２０ フィードバックスイッチ、１２１ トランスファースイッチ
【技術分野】
【０００１】
本発明は、光電変換装置、焦点検出装置及び撮像システムに関する。
【背景技術】
【０００２】
撮像システムにおいては、焦点を検出する焦点検出（ＡＦ：Auto Focusing）センサを備えることが一般的である。近年のＡＦセンサは測距点数の多点化のみならず焦点検出の高精度化と高速化が求められている。測距点数を増やす手段として、測距点を構成するリニアセンサを複数本並列に配置して列方向に共通配線で接続するエリアタイプが採用されている。エリアタイプＡＦセンサの回路構成として特許文献１には、センサセル部から出力された信号をメモリセル部に転送する転送系を備えた固体撮像装置が記載されている。センサ信号のＳＮ比を上げてＡＦの測距精度を高めるために、センサのリセットノイズ及び固定パターンノイズを除去する必要がある。特許文献１ではセンサセル部及びメモリセル部に信号の反転出力機能を持たせてセンサセル部とメモリセル部自身の固定パターンノイズを除去している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２００６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のようにセンサセル部とメモリセル部に信号の反転出力機能を持たせると、信号の入出力線形性と回路面積のトレードオフが生じる。たとえば、反転出力回路としてよく使われるスイッチトキャパシタは差動回路と帰還容量で構成されるので回路規模が非常に大きくなる。また特許文献１のようにソース接地型反転アンプを用いた場合、以下の３つの問題点が挙げられる。第１に、半導体基板バイアス効果により、出力信号の線形性が悪化する。第２に、入力信号の振幅によって反転アンプの駆動電流が変化するので、回路応答性を上げると消費電流が増大する。第３に、トランジスタの相対ばらつきにより反転アンプのゲインがばらつくので、出力電圧の不均一性が悪化する。
【０００５】
本発明の目的は、良好な出力線形性、安定した駆動電流、及び／又は良好な感度均一性を得ることができる光電変換装置、焦点検出装置及び撮像システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の光電変換装置は、光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部と、前記共通出力線より入力した信号を第１のメモリ容量に保持し、前記第１のメモリ容量に保持した信号を第２の正転アンプにより前記共通出力線に正転出力する第１のメモリセル部と、前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、前記センサセル部は、第１のスイッチを介して前記第１の正転アンプの正転出力を前記共通出力線に出力し、前記第１のメモリセル部は、第１のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第１のメモリ容量に入力し、前記第２のスイッチを介して前記第２の正転アンプの正転出力を前記共通出力線に出力することを特徴とする。
【発明の効果】
【０００７】
センサセル部及び第１のメモリセル部に正転アンプを用いることにより、良好な出力線形性、安定した駆動電流、及び／又は良好な感度均一性を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る光電変換装置の撮像面の模式図である。
【図２】本発明の第１の実施形態に係るラインセンサ部のブロック図である。
【図３】本発明の第１の実施形態に係る光電変換装置の回路図である。
【図４】本発明の第１の実施形態に係るタイミング図である。
【図５】本発明の第１の実施形態に係る光電変換装置の第１のレイアウト図である。
【図６】本発明の第１の実施形態に係る光電変換装置の第２のレイアウト図である。
【図７】本発明の第２の実施形態に係る光電変換装置の回路図である。
【図８】本発明の第２の実施形態に係るタイミング図である。
【図９】本発明の第３の実施形態に係る焦点検出装置の構成図である。
【図１０】本発明の第４の実施形態に係る撮像システムの構成図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
本発明の第１の実施形態は、位相差焦点検出（ＡＦ：Auto Focusing）用の光電変換装置に適用した例を示す。図１は、位相差ＡＦ用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢが存在する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。ラインセンサ部の画素開口部の配置間隔を狭めて、二次元アレイ状に配置した構成をエリアタイプＡＦセンサと呼んでいる。各ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・、ＬＮＡは複数の単位画素１１Ａ、１２Ａ、・・・等を有し、各ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・、ＬＮＡは複数の単位画素１１Ｂ、１２Ｂ、・・・等を有する。
【００１０】
図２は、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・に係る部分をより詳細に示したブロック図である。ラインセンサ部Ｌ１Ａは、単位画素１１Ａ、１２Ａ、・・・を有する。ラインセンサ部Ｌ２Ａは、単位画素２１Ａ、２２Ａ、・・・を有する。単位画素１１Ａ、１２Ａ、２１Ａ、２２Ａ等は、それぞれ、センサセル部１００、第１のメモリセル部１０１及び第２のメモリセル部１０２を有する。センサセル部１００、第１のメモリセル部１０１及び第２のメモリセル部１０２は、共通出力線１１２を介して転送部１１３に接続される。異なるラインセンサ部Ｌ１Ａ及びＬ２Ａの同じ列の位置に存在する単位画素１１Ａ及び２１Ａは、共通出力線１１２を介して共通の転送部１１３に接続される。同様に、異なるラインセンサ部Ｌ１Ａ及びＬ２Ａの同じ列の位置に存在する単位画素１２Ａ及び２２Ａは、共通出力線１１２を介して共通の転送部１１３に接続される。各転送部１１３は、共通のバッファアンプ１２３に接続される。ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・も図２と同様の構成を有する。
【００１１】
図３は、図２で示した構成のうちの一部を抜き出しており、特に単位画素１１Ａと、これと接続された転送部１１３とに着目して説明を行う。単位画素１１Ａは、センサセル部１００、第１のメモリセル部１０１、及び第２のメモリセル部１０２を含む。図３において、ＭＯＳトランジスタの制御電極並びにスイッチに付された「φ」は、不図示の制御部から供給される信号を意味している。
【００１２】
単位画素１１Ａに着目すると、センサセル部１００は光電変換素子であるフォトダイオード（ＰＤ）１０３、センサセル部書き込みスイッチ１０６、及びトランジスタＭ１１、Ｍ１２を含む。フォトダイオード１０３のアノードはセンサセル部書き込みスイッチ１０６の一方の端子とトランジスタＭ１１の制御電極に接続され、カソードは電源電圧ノードに接続される。トランジスタＭ１１はセルフバイアス接続されているので、ＭＯＳトランジスタＭ１２が導通すると負荷ＭＯＳトランジスタＭ１３とともにゲインが１のセルフバイアスソースフォロワすなわち正転アンプを構成する。センサセル部１００は、このソースフォロワを介してフォトダイオード１０３で光電変換された電荷量に基づく蓄積信号を共通出力線１１２に出力する。つまり、ＭＯＳトランジスタＭ１２はセンサセル部１００を選択するための選択スイッチとして機能する。センサセル部書き込みスイッチ１０６はフォトダイオード１０３のアノードと共通出力線１１２との導通又は非導通を切り換えるもので、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタなどで構成することができる。メモリセル部１０１及び１０２は、センサセル部１００におけるフォトダイオード１０３をメモリ容量１０４、１０５に置き換えた構成となっている。第１のメモリセル部１０１では、トランジスタＭ３１、Ｍ３２及びスイッチ１０７は、それぞれ、センサセル部１００のトランジスタＭ１１、Ｍ１２及びスイッチ１０６に対応する。第２のメモリセル部１０２では、トランジスタＭ４１、Ｍ４２及びスイッチ１０８は、それぞれ、センサセル部１００のトランジスタＭ１１、Ｍ１２及びスイッチ１０６に対応する。センサセル部１００は、光電変換素子１０３により光電変換された信号を第１の正転アンプＭ１１により共通出力線１１２に正転出力する。第１のメモリセル部１０１は、共通出力線１１２より入力した信号を第１のメモリ容量１０４に保持し、第１のメモリ容量１０４に保持した信号を第２の正転アンプＭ３１により共通出力線１１２に正転出力する。第２のメモリセル部１０５は、共通出力線１１２より入力した信号を第２のメモリ容量１０５に保持し、第２のメモリ容量１０５に保持した信号を第３の正転アンプＭ４１により共通出力線１１２に正転出力する。センサセル部１００は、第１のスイッチＭ１２を介して第１の正転アンプＭ１１の正転出力を共通出力線１１２に出力する。第１のメモリセル部１０１は、第１のメモリセル部書き込みスイッチ１０７を介して共通出力線１１２の信号を第１のメモリ容量１０４に入力し、第２のスイッチＭ３２を介して第２の正転アンプＭ３１の正転出力を共通出力線１１２に出力する。第２のメモリセル部１０２は、第２のメモリセル部書き込みスイッチ１０８を介して共通出力線１１２の信号を第２のメモリ容量１０５に入力し、第３のスイッチＭ４２を介して第３の正転アンプＭ４１の正転出力を共通出力線１１２に出力する。
【００１３】
次に、転送部１１３について説明する。転送部１１３は、ＭＯＳトランジスタＭ２１、Ｍ２３、転送容量１１７、定電流源１２４を含む。ＭＯＳトランジスタＭ２１と定電流源１２４とでソースフォロワを形成している。共通出力線１１２はトランスファースイッチ１２１とフィードバックスイッチ１２０に接続される。トランスファースイッチ１２１の他方の端子は、転送容量１１７の一方の端子Ａ、ＭＯＳトランジスタＭ２２の一方の主電極、及びＭＯＳトランジスタＭ２４の一方の主電極に接続される。ＭＯＳトランジスタＭ２２の他方の主電極は基準電圧ＶＲＳのノードに接続される。光信号読み出しスイッチであるＭＯＳトランジスタＭ２４の他方の主電極はバッファアンプ１２３に接続される。転送容量１１７の他方の端子ＢはＭＯＳトランジスタＭ２１の制御電極及びＭＯＳトランジスタＭ２３の一方の主電極に接続される。ＭＯＳトランジスタＭ２１の一方の主電極は電源電圧ＶＤＤのノードに接続され、他方の主電極は定電流源１２４、及びフィードバックスイッチ１２０の他方の端子、センサアレイ外部に配置されたモニタ部１３０に接続される。転送部１１３は後述する動作により、（１）センサセル部１００の出力を反転する処理、（２）センサセル部１００から出力された信号と、メモリセル部１０１，１０２に書き込まれたリセットノイズ及び転送部１１３で生じるノイズとの差分処理を行う。転送部１１３は、共通出力線１１２の信号をアンプＭ２１により正転又は反転して共通出力線１１２に出力する。トランスファースイッチ１２１は、転送部１１３の入力端子及び共通出力線１１２間に設けられる。フィードバックスイッチ１２０は、転送部１１３の出力端子及び共通出力線１１２間に設けられる。
【００１４】
図４では、図３に示すスイッチやＭＯＳトランジスタの制御電極に与えられる信号を示している。以下では図３及び図４を参照しながら本実施形態に係る光電変換装置の動作を説明する。各スイッチ及びＭＯＳトランジスタは、図４に示す信号がハイレベルで導通する。信号φＬは、ハイレベルのとき負荷ＭＯＳトランジスタＭ１３が一定の電流を駆動するゲート電位に設定される。
【００１５】
図４において、期間Ｔ１では、フォトダイオード１０３及びメモリ容量１０４、１０５をリセットする動作が行われる。その後、センサセル部１００のソースフォロワの固定パターンノイズＮｓを転送容量１１７に書き込む動作を行う。具体的には、期間Ｔ１では、まず、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＧＲがハイレベルになる。これにより、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７、１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びＭＯＳトランジスタＭ２３が導通する。ＭＯＳトランジスタＭ２２は、転送部１１３の入力端子Ａを基準電圧ＶＲＳにリセットするためのリセット部である。これにより、フォトダイオード１０３及びメモリ容量１０４、１０５が基準電圧ＶＲＳにリセットされるとともに、転送容量１１７の端子Ａが基準電圧ＶＲＳ、端子Ｂがクランプ電圧ＶＧＲにリセットされる。ここで、クランプ電圧ＶＧＲの電位は基準電位ＶＲＳにセンサセル部１００、メモリセル部１０１，１０２又は転送部１１３のセルフバイアスソースフォロワの閾値Ｖｔｈを加えた、ＶＧＲ＝ＶＲＳ＋Ｖｔｈに設定する。
【００１６】
次に、信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ１及びφＬがハイレベルになる。すると、リセット電位ＶＲＳにセンサセル部１００のソースフォロワの閾値Ｖｔｈと、センサセル部１００の固定パターンノイズＮｓが加わったＶＲＳ−Ｖｔｈ＋Ｎｓが転送容量１１７の端子Ａに書き込まれる。そして、信号φＧＲがローレベルになることにより、転送容量１１７の端子Ｂがフローティングになる。さらに、信号φＲＳがハイレベルになった後、信号φＦＴがローレベルになることで、転送容量１１７の端子Ａが基準電圧ＶＲＳに変化するので端子Ｂの電位はＶＧＲ＋Ｖｔｈ−Ｎｓ＝ＶＲＳ＋２×Ｖｔｈ−Ｎｓになる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、信号φＧＲのローレベルによりクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力する。
【００１７】
期間Ｔ２では、信号φＦＢがハイレベルになると、転送容量１１７の端子Ｂに保持された電圧ＶＲＳ＋２×Ｖｔｈ−Ｎｓに転送部１１３のソースフォロワの閾値ＶｔｈとノイズＮｔが重畳された電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔが共通出力線１１２に出力される。この期間に、信号φＰＳ１が一時的にハイレベルとなることで、電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔがセンサセル部１００に書き込まれる。信号φＰＳ１がローレベルになったタイミングから、センサセル部１００の蓄積動作期間が開始する。すなわち、転送部１１３は、信号φＰＳ１及びφＦＢのハイレベルによりセンサセル部１００の固定パターンノイズＮｓと、転送部１１３に起因するノイズＮｔをセンサセル部１００に出力する。
【００１８】
期間Ｔ３では、信号φＲＳがハイレベル、信号φＧＲがハイレベルになると、転送容量１１７の端子Ａには基準電位ＶＲＳが、他方の端子Ｂにはクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）が与えられる。信号φＧＲがローレベルになると、転送容量１１７の端子Ｂがフローティングになる。転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００１９】
期間Ｔ４では、信号φＳＬ１、φＬ、φＦＴがハイレベルになると、センサセル部１００に保持されていた電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔにメモリセル部１０１，１０２のソースフォロワの閾値電圧Ｖｔｈと固定パターンノイズＮｓが加わって出力される。すなわち、センサセル部１００の出力は電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔ−Ｖｔｈ＋Ｎｓ＝ＶＲＳ＋Ｎｔとなる。この時点で、センサセル部１００のノイズＮｓがキャンセルされる。転送容量１１７の端子Ａの電位がＶＲＳ＋Ｎｔになり、転送部ノイズＮｔ分だけ変動するので、端子Ｂの電位はＶＲＳ＋Ｖｔｈ＋Ｎｔになる。信号φＦＴがローレベルになってから、信号φＦＢがハイレベルになると、転送部１１３のソースフォロワから電圧ＶＲＳ＋２×Ｎｔが出力される。式には明示しないが、ノイズ２×Ｎｔに加えて、期間Ｔ１でセンサセル部１００を初期化したことによって生じるランダムノイズ（以下、リセットノイズという）も重畳されている。転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力し、信号φＰＳ２＿１及びφＦＢのハイレベルによりセンサセル部１００のリセットノイズを第１のメモリセル部１０１に出力する。第１のメモリセル部１０１は、センサセル部１００のリセットノイズを保持する。
【００２０】
さらに、期間Ｔ４では、信号φＰＳ２＿１、φＰＳ２＿２がともにハイレベルになるので、スイッチ１０７及び１０８を介してメモリセル部１０１、１０２にも電圧ＶＲＳ＋２×Ｎｔが同時に書き込まれる。ここで、同時とは、期間Ｔ４において、信号φＦＢがハイレベルである期間に、信号φＰＳ２＿１、φＰＳ２＿２によって電圧ＶＲＳ＋２×Ｎｔがメモリセル部１０１と１０２の両者に書き込まれることを意味する。信号φＰＳ２＿１とφＰＳ２＿２とが同時にローレベルに遷移することは必ずしも必要ではない。
【００２１】
期間Ｔ５では、信号φＳＬ１及びφＬ、φＦＴがハイレベルになるので、センサセル部１００のソースフォロワが動作して共通出力線１１２にはセンサセル部１００で光電変換された信号Ｓ１に応じたレベルが現れる。期間Ｔ５までの動作で、センサセル部１００には、電圧ＶＲＳ＋Ｖｔｈ−Ｎｓ＋Ｎｔが書き込まれていたので、センサセル部１００から出力されて転送容量１１７の端子Ａに入力される信号は電圧ＶＲＳ＋Ｎｔ＋Ｓ１となる。さらに、信号φＧＲをハイレベルにするので、端子Ｂがクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）にリセットされる。その後、信号φＦＴ及びφＧＲがローレベルになり、転送容量１１７の端子Ａと端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００２２】
期間Ｔ６からオートゲインコントロール（ＡＧＣ）動作が開始される。この期間では、信号φＲＳがハイレベルになり、転送容量１１７の端子Ａを基準電圧ＶＲＳに固定するので、転送容量１１７の端子Ｂの電位はＶＲＳ＋Ｖｔｈ−Ｎｔ−Ｓ１となる。これに転送部１１３のソースフォロワ閾値電圧Ｖｔｈと固定パターンノイズＮｔが加わった電圧ＶＲＳ−Ｓ１がモニタ部１３０に入力されるので、モニタ部１３０ではノイズの影響のない光信号Ｓ１だけをモニタすることができる。期間Ｔ６におけるセンサセル部１００の出力はモニタ部１３０にてリアルタイムで観測される。モニタ部１３０にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロール（ＡＧＣ）と呼ぶ。期間Ｔ５と期間Ｔ６を定期的に繰り返すことにより、モニタ部１３０でフォトダイオード１０３の電荷蓄積状況をリアルタイムにモニタできる。モニタ部１３０によるモニタ動作の結果、期間Ｔ６での電荷蓄積動作が終了した時点での、センサセル部１００から出力される光信号をＳ２とする。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力し、センサセル部１００の出力電圧を外部のモニタ部１３０に出力する。
【００２３】
期間Ｔ７では、信号φＳＬ２＿１、φＬ、φＧＲ、φＦＴがハイレベルになると、第１のメモリセル部１０１に保持されていたノイズ２Ｎｔに、第１のメモリセル部１０１のノイズＮｍ１が加わる。すると、電圧ＶＲＳ−Ｖｔｈ＋２Ｎｔ＋Ｎｍ１が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はクランプ電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）になる。その後、信号φＧＲがローレベルになることで、転送容量１１７の端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＳＬ２＿１及びφＦＴのハイレベルにより第１のメモリセル部１０１の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００２４】
期間Ｔ８では、信号φＦＴ、φＳＬ１、φＬがハイレベルになることで、転送容量１１７の端子Ａに、電圧ＶＲＳ＋Ｓ２＋Ｎｔが入力され、転送容量１１７の端子Ｂには電圧ＶＲＳ＋２Ｖｔｈ＋Ｓ２−Ｎｔ−Ｎｍが現れる。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力する。
【００２５】
期間Ｔ９では、信号φＦＴがローレベルになる。信号φＦＢがハイレベルの期間に信号φＰＳ２＿１がハイレベルになると、転送部１１３から転送部１１３の閾値ＶｔｈとノイズＮｔが加わって、電圧ＶＲＳ＋Ｖｔｈ＋Ｓ２−Ｎｍ１が第１のメモリセル部１０１に与えられる。以上のように、転送部１１３は、信号φＰＳ２＿１及びφＦＢのハイレベルにより、センサセル部１００の出力電圧から第１のメモリセル部１０１に保持されていたリセットノイズを除去した電圧を第１のメモリセル部１０１に出力する。
【００２６】
期間Ｔ１０では、信号φＦＢがローレベルになり、信号φＦＴがハイレベルになる。この期間に信号φＬ及びφＳＬ２＿１がハイレベルになることで、第１のメモリセル部１０１に保持された電圧ＶＲＳ＋Ｖｔｈ＋Ｓ２−Ｎｍ１が出力される。さらに、第１のメモリセル部１０１の閾値ＶｔｈとノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｓ２が転送容量１１７の端子Ａに与えられる。つまり、結果的にノイズの影響が低減された信号が出力される。この期間に、不図示のシフトレジスタから信号φＨが供給されると、信号Ｓ２がバッファアンプ１２３に伝達されて、不図示の後段の信号処理回路に出力される。
【００２７】
期間Ｔ１１〜Ｔ１４に係る動作は、期間Ｔ７〜Ｔ１０の動作を、第２のメモリセル部１０２に対して行う。これにより、１回の電荷蓄積シーケンスでセンサセル部１００から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、１回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００２８】
以上で説明したように、本実施形態で特徴的なのは、以下の２点である。第１に、センサセル部１００とメモリセル部１０１，１０２の出力を、特許文献１の反転出力から、セルフバイアスソースフォロワの正転出力に変更したことである。第２に、センサセル部１００とメモリセル部１０１，１０２が正転出力であっても、センサセル部１００、メモリセル部１０１，１０２、転送部１１３で発生する固定パターンノイズを除去できるよう転送部１１３がクランプ動作を行うことである。
【００２９】
特許文献１で用いている反転アンプは、省レイアウトと出力特性を両立させることが困難である。すなわち、差動アンプと帰還容量で構成されるスイッチトキャパシタを用いると、レイアウト面積が大きくなる。ＡＦセンサは光学系によりファインダー上の測距点配置によりセンサ上の画素開口位置が限定されるので、反転アンプのレイアウトが大きくなると、測距点を密に配置できず、ＡＦ特性を悪化させる要因になる。また、特許文献１で用いているソース接地反転アンプは、スイッチトキャパシタに比べて省面積で実装可能である。しかし、ソース接地反転アンプは、基板バイアス効果により出力の線形性が悪化する。また、反転アンプの入力に応じて駆動電流が大きく変化するので、センサの省電力と回路応答性を両立させることが難しい。さらに、反転アンプのトランジスタの相対ばらつきによって、出力のゲインが変化して感度不均一性（ＰＲＮＵ）が悪化しやすいという特徴がある。
【００３０】
一方、本実施形態のように、セルフバイアスソースフォロワの正転出力を用いることで、ソース接地の反転アンプに対して良好な線形性、安定した駆動電流、相対ばらつきが感度不均一性（ＰＲＮＵ）に影響しにくいといった利点が得られる。その結果、エリアタイプＡＦセンサでオートフォーカスの測距点を多点化しても、高精度化、高速化を実現することができる。本実施形態では、メモリセル部を２つ設けた例を説明したが、メモリセル部の数は１又は３以上であってもよい。３つ以上の場合には、期間Ｔ７〜Ｔ１０の動作に対応する操作を、追加したメモリセル部に対しても行う。
【００３１】
図３に示した光電変換装置のレイアウト例を図５及び図６に示す。図５では、センサセル部１００と第１のメモリセル部１０１と第２のメモリセル部１０２とを一つの組１３２として、その組１３２を行列状に配列したものである。転送部１１３及びシフトレジスタ１３１は、各列に設けられた複数のセンサセル部１００とメモリセル部１０１，１０２に対して共通に設けられている。
【００３２】
図６は、センサセル部１００のみが配列された領域と、メモリセル部１０１，１０２のみが配列された領域とに分けてレイアウトした場合の図である。このレイアウトにおいても、転送部１１３及びシフトレジスタ１３１は、各列に設けられた複数のセンサセル部１００とメモリセル部１０１，１０２に対して共通に設けられている。
【００３３】
（第２の実施形態）
以下では、図７及び図８を参照しながら、本発明の第２の実施形態に係る光電変換装置の動作を説明する。図７は本発明の第２の実施形態に係る光電変換装置の回路図であり、図８は本発明の第２の実施形態に係るタイミング図である。図７において、図３と共通部分については説明を省略する。図７のセンサセル部１００とメモリセル部１０１，１０２の出力アンプはセルフバイアスでないソースフォロワのトランジスタＭ１１，Ｍ３１，Ｍ４１を用いており、そのゲインをＧｓｆとする。転送部１１３は、差動アンプ１２６、帰還容量１２５及び転送容量１１７を有する。転送容量１１７と帰還容量１２５でフィードバック系を構成する。フィードバック系のゲインは前述のソースフォロワのゲインＧｓｆの逆数１／Ｇｓｆである。本実施形態では、差動アンプ１２６の正転入力端子は、基準電圧ＶＲＳのノードに接続される。以下で、Ｖｔｈは、センサセル部１００及びメモリセル部１０１，１０２のセルフバイアスでないソースフォロワの閾値電圧とする。
【００３４】
期間Ｔ１では、フォトダイオード１０３及びメモリ容量１０４、１０５をリセットする動作が行われる。その後、センサセル部１００の出力アンプの固定パターンノイズＮｓを転送容量１１７に書き込む動作を行う。具体的には、まず、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＧＲがハイレベルになる。これにより、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７、１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びスイッチ１３３が導通する。これにより、フォトダイオード１０３及びメモリ容量１０４、１０５が基準電圧ＶＲＳにリセットされるとともに、転送容量１１７の両電極が基準電圧ＶＲＳに差動アンプ１２６の出力オフセットノイズＮｔを加えた電位にリセットされる。帰還容量１２５の両電極は電圧ＶＲＳ＋Ｎｔでリセットされる。以上のように、転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされる。
【００３５】
次に、信号φＧＲがローレベルになることにより、転送容量１１７の端子Ｂがフローティングになる。そして、信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ１及びφＬがハイレベルになる。すると、センサセル部１００からソースフォロワのゲインと閾値Ｖｔｈと固定パターンノイズＮｓが印加された電位ＶＲＳ−Ｖｔｈ＋Ｎｓが転送容量１１７の端子Ａに書き込まれる。以上のように、転送部１１３は、信号φＧＲのローレベルによりクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力する。
【００３６】
期間Ｔ２では、信号φＦＢがハイレベルになると、転送容量１１７の端子Ｂの変動分−Ｖｔｈ＋Ｎｓに転送部１１３のゲイン−１／Ｇｓｆが印加される。さらに、転送部１１３のノイズＮｔが重畳されるので、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔが、共通出力線１１２に出力される。この期間に信号φＰＳ１が一時的にハイレベルになることで、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔがセンサセル部１００に書き込まれる。信号φＰＳ１がローレベルになったタイミングから、センサセル部１００の電荷蓄積動作期間が開始する。以上のように、転送部１１３は、信号φＰＳ１及びφＦＢのハイレベルによりセンサセル部１００の固定パターンノイズＮｓに、センサセル部１００のゲインが加えられたノイズと、転送部１１３に起因するノイズＮｔとをセンサセル部１００に出力する。
【００３７】
期間Ｔ３では、信号φＳＬ１、φＬがハイレベルになると、センサセル部１００に保持されていた電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋ＮｔにゲインＧｓｆが印加されてから固定パターンノイズＮｓが加わって出力される。すなわち、センサセル部１００の出力は電圧ＶＲＳ＋Ｇｓｆ×Ｎｔとなる。この時点で、センサセル部１００のノイズＮｓがキャンセルされる。このとき、信号φＧＲ及びφＦＴがハイレベルになると、転送容量１１７の端子Ａには上記の電圧が、端子Ｂには電圧ＶＲＳ＋Ｎｔが与えられる。その後、信号φＧＲがローレベルになると、転送容量１１７の端子Ｂがフローティングとなる。以上のように、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、その後に信号φＧＲのローレベルによりクランプが解除される。
【００３８】
期間Ｔ４では、信号φＲＳがハイレベルになると、転送容量１１７の端子Ａが基準電圧ＶＲＳになる。このとき、信号φＦＢがハイレベルであるので、転送部１１３の出力端子から電圧ＶＲＳ＋２×Ｎｔが出力される。式には明示しないが、ノイズ２×Ｎｔに加えて、期間Ｔ１でセンサセル部１００を初期化したことによって生じるランダムノイズ（以下、リセットノイズという）も重畳されている。
【００３９】
さらに、期間Ｔ４では、信号φＰＳ２＿１、φＰＳ２＿２はともにハイレベルであるので、スイッチ１０７及び１０８を介して、メモリセル部１０１、１０２にも上記の電圧ＶＲＳ＋２×Ｎｔが同時に書き込まれる。ここで、同時とは、期間Ｔ４において、信号φＲＳとφＦＢとがともにハイレベルである期間に、信号φＰＳ２＿１、φＰＳ２＿２によってメモリセル部１０１と１０２の両者に書き込まれることを意味する。信号φＰＳ２＿１とφＰＳ２＿２とが同時にローレベルに遷移することは必ずしも必要ではない。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＲＳのハイレベルにより基準電圧ＶＲＳを入力し、信号φＰＳ２＿１及びφＦＢのハイレベルによりセンサセル部１００のリセットノイズを第１のメモリセル部１０１に出力する。第１のメモリセル部１０１は、センサセル部１００のリセットノイズを保持する。
【００４０】
期間Ｔ５では、信号φＦＴがハイレベルである。期間Ｔ５に信号φＲＳ及びφＧＲがハイレベルになると、共通出力線１１２と転送容量１１７の端子Ａが基準電圧ＶＲＳに、端子Ｂが電圧ＶＲＳ＋Ｎｔになる。その後、信号φＲＳ及びφＧＲをローレベルにすることで、転送容量１１７の端子Ｂがフローティングになる。以上のように、転送部１１３は、信号φＲＳのハイレベルにより基準電圧ＶＲＳでクランプされ、信号φＧＲのローレベルによりクランプが解除される。
【００４１】
期間Ｔ６からＡＧＣ動作が開始される。この期間では、信号φＳＬ１及びφＬがハイレベルになるので、センサセル部１００のソースフォロワが動作して共通出力線１１２にはセンサセル部１００で光電変換された信号Ｓ１に応じたレベルが現れる。期間Ｔ５までの動作で、センサセル部１００には、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｓ）／Ｇｓｆ＋Ｎｔが書き込まれていたので、センサセル部１００から出力される信号は電圧ＶＲＳ＋Ｇｓｆ×（Ｎｔ＋Ｓ１）となる。この結果、転送容量１１７の端子Ｂは電位Ｇｓｆ×（Ｎｔ＋Ｓ１）だけ変動するので、転送部１１３の出力は電圧ＶＲＳ−Ｓ１となる。すなわち、モニタ部１３０では、ノイズの影響のない光信号−Ｓ１だけをモニタすることができる。こうして期間Ｔ６におけるセンサセル部１００の出力変化は、リアルタイムでモニタ部１３０にて観測される。モニタ部１３０にはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロール（ＡＧＣ）と呼ぶ。モニタ部１３０によるモニタ動作の結果、期間Ｔ６での電荷蓄積動作が終了した時点での、センサセル部１０１から出力される光信号を−Ｓ２とする。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力を入力し、センサセル部１００の出力電圧をモニタ部１３０に出力する。
【００４２】
期間Ｔ７では、信号φＦＴ、φＳＬ１、φＬ、φＧＲがハイレベルになることで、転送容量１１７の端子Ａが電圧ＶＲＳ＋Ｇｓｆ×（Ｎｔ＋Ｓ２）になり、端子Ｂが電圧ＶＲＳ＋Ｎｔになる。すなわち、転送部１１３は、信号φＳＬ１及びφＦＴのハイレベルによりセンサセル部１００の出力でクランプされ、信号φＧＲのローレベルによりクランプが解除される。
【００４３】
期間Ｔ８では、信号φＳＬ２＿１及びφＬがハイレベルになる。すると、第１のメモリセル部１０１に保持されていた電圧ＶＲＳ＋２×Ｎｔに第１のメモリセル部１０１のノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｇｓｆ×２×Ｎｔ−Ｖｔｈ＋Ｎｍ１が転送容量１１７の端子Ａに与えられる。つまり、転送容量１１７の端子Ｂは、電位Ｇｓｆ×（Ｎｔ−Ｓ２）−Ｖｔｈ＋Ｎｍ１変動する。以上のように、転送部１１３は、上記のクランプを解除した後、信号φＳＬ２＿１及びφＦＴのハイレベルにより第１のメモリセル部１０１の出力を入力する。
【００４４】
期間Ｔ９では、信号φＦＴがローレベルになる。信号φＦＢがハイレベルの期間に信号φＰＳ２＿１がハイレベルになると、転送部１１３から、電圧ＶＲＳ＋（Ｖｔｈ−Ｎｍ１）×１／Ｇｓｆ＋Ｓ２が第１のメモリセル部１０１に与えられる。すなわち、転送部１１３は、信号φＰＳ２＿１及びφＦＢのハイレベルにより、センサセル部１００の出力電圧から第１のメモリセル部１０１に保持されていたリセットノイズを除去した電圧を第１のメモリセル部１０１に出力する。
【００４５】
期間Ｔ１０では、信号φＦＢがローレベルになり、信号φＦＴがハイレベルになり、この期間に信号φＬ及びφＳＬ２＿１がハイレベルになる。これにより、第１のメモリセル部１０１に保持された電圧ＶＲＳ＋（Ｖｔｈ−Ｎｍ１）×１／Ｇｓｆ＋Ｓ２に第１のメモリセル部１０１のゲインＧｓｆとノイズＮｍ１が加わって、電圧ＶＲＳ＋Ｇｓｆ×Ｓ２が転送容量１１７の端子Ａに与えられる。つまり、結果的にノイズの影響が除去された信号が出力される。この期間に、不図示のシフトレジスタから信号φＨが供給されると、信号Ｓ２×Ｇｓｆがバッファアンプ１２３に伝達されて、不図示の後段の信号処理回路に出力される。
【００４６】
期間Ｔ１１〜Ｔ１４における動作は、期間Ｔ７〜Ｔ１０の動作を、第２のメモリセル部１０２に対して行う。これにより、１回の電荷蓄積シーケンスでセンサセル部１００から、異なる電荷蓄積時間に基づく信号を取得することができる。これにより、１回の電荷蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００４７】
以上で説明したように、第１の実施形態に対して本実施形態で特徴的なのは、以下の３点である。第１に、センサセル部１００とメモリセル部１０１，１０２の出力を第１の実施形態のセルフバイアスソースフォロワからセルフバイアスでないソースフォロワに変更したことである。第２に、転送部１１３に差動アンプ１２６と帰還容量１２５のフィードバック系で構成されるスイッチトキャパシタアンプを備えたことである。第３に、転送容量１１７のクランプタイミングを変更したことである。
【００４８】
本実施形態では、セルフバイアスでないソースフォロワを用いることで、センサセル部１００とメモリセル部１０１，１０２においてソースフォロワが占める面積を小さくすることができる。その際、ソースフォロワの出力はゲインＧｓｆ（通常は＜×１）分低下するので、比較的面積に余裕がある転送部１１３にゲイン−１／Ｇｓｆの反転アンプを備える。さらに、センサセル部１００、メモリセル部１０１，１０２、転送部１１３の各固定パターンノイズを除去できるように駆動タイミングを変更している。また、図７のバッファアンプ１２３で十分なゲインを印加することで、後段の回路ノイズによるＳＮ比低下を防ぐことができる。本実施形態は、このような構成と駆動方法を採ることで、第１の実施形態に対してセンサセル部１００の画素開口面積を大きくできるので、センサの感度向上を実現できる。また、メモリセル部１０１，１０２のメモリ容量１０４，１０５を大きくできるので、スイッチノイズを低減し、ＳＮ比向上を実現できる。
【００４９】
（第３の実施形態）
図９を参照しながら、本発明の第３の実施形態に係る焦点検出装置を説明する。図９は、第１又は第２の実施形態に係る光電変換装置を、位相差検出方式の焦点検出装置（以下、ＡＦセンサという）に適用した第３の実施形態の構成例を示すブロック図である。ＡＦセンサ８１１は、センサブロック８２０と、外部インターフェースとＡＦセンサのタイミング信号を生成する機能を持つロジックブロック８０１と、アナログ回路ブロック８１０とを含む。センサブロック８２０には、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・及びＬ１Ｂ、Ｌ２Ｂ、・・・が配列されている。アナログ回路ブロック８１０は、ＡＧＣ回路８０２〜８０５を備え、ラインセンサ部からの信号のモニタリングや、電荷蓄積時間の制御を行う。ＡＧＣ回路８０２〜８０５の１つに対して、複数のラインセンサ部が対応する。本実施形態では、４つのＡＧＣ回路８０２〜８０５を搭載しているが、回路規模と電荷蓄積処理速度の観点から、ＡＧＣ回路の個数を最適化できる。アナログ回路ブロック８１０は、更に、光電変換装置で用いられる参照電圧や参照電流を生成する参照電圧電流生成回路８０６、温度計回路８０７等を含んでなる。８１３及び８１４は外部通信端子である。ロジックブロック８０１は、シリアル通信端子８１２を介して外部とのシリアル通信によってＡＦセンサ８１１の駆動タイミングを制御する。ラインセンサ部の信号は、ＡＦゲイン回路８０８でゲイン印加され、出力マルチプレクサ８０９を通して、アナログ信号出力端子８１５から取り出される。本実施形態においても、第１又は第２の実施形態で説明した光電変換装置を用いることで、高速かつ高精度な焦点検出動作を実現できる。
【００５０】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る撮像システム（カメラ）の構成例を示すブロック図である。９０１は、レンズ９０２のプロテクトを行うバリア、９０２は被写体の光学像を固体撮像装置９０４に結像するレンズ、９０３はレンズ９０２を通過した光量を調整するための絞りである。９０４はレンズ９０２で結像された被写体の光学像を画像信号として取得する固体撮像装置である。９０５は、先述の各実施形態で説明した光電変換装置を用いた第３の実施形態のＡＦセンサ（焦点検出装置）である。９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理するアナログ信号処理装置、９０７は信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。９０８は、Ａ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。９０９は画像データを一時記憶するためのメモリ部、９１０は外部コンピュータなどと通信するための外部Ｉ／Ｆ回路、９１１はデジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部である。９１２は各種演算とカメラ全体を制御する全体制御・演算部、９１３は記録媒体制御Ｉ／Ｆ部、９１４は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、９１５は外部コンピュータである。
【００５１】
次に、上記の撮像システムの撮影時の動作について説明する。バリア９０１がオープンされ、ＡＦセンサ９０５から出力された信号を基に、全体制御・演算部９１２は位相差検出により被写体までの距離を演算する。その後、全体制御・演算部９１２は、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に、固体撮像装置９０４による電荷蓄積動作が始まる。固体撮像装置９０４の電荷蓄積動作が終了すると、固体撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り、全体制御・演算部９１２によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは、全体制御・演算部９１２の制御により、記録媒体制御Ｉ／Ｆ部９１０を介して記録媒体９１４に記録される。また、メモリ部９０９に蓄積されたデータは、外部Ｉ／Ｆ部９１０を通り、直接コンピュータ９１５などに出力される。
【００５２】
第１〜第４の実施形態では、センサセル部１００及びメモリセル部１０１，１０２に正転アンプＭ１１，Ｍ３１，Ｍ４１を用いる。これにより、良好な出力線形性、安定した駆動電流、少ないゲインばらつき、小さい回路規模及び／又は良好な感度均一性を得ることができる。
【００５３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５４】
１００ センサセル部、１０１ 第１のメモリセル部、１０２ 第２のメモリセル部、１０３ 光電変換素子、１０４ 第１のメモリ容量、１０５ 第２のメモリ容量、１０７ 第１のメモリセル部書き込みスイッチ、１０８ 第２のメモリセル部書き込みスイッチ、１１２ 共通出力線、１１３ 転送部、１２０ フィードバックスイッチ、１２１ トランスファースイッチ
【特許請求の範囲】
【請求項１】
光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部と、
前記共通出力線より入力した信号を第１のメモリ容量に保持し、前記第１のメモリ容量に保持した信号を第２の正転アンプにより前記共通出力線に正転出力する第１のメモリセル部と、
前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、
前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、
前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、
前記センサセル部は、第１のスイッチを介して前記第１の正転アンプの正転出力を前記共通出力線に出力し、
前記第１のメモリセル部は、第１のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第１のメモリ容量に入力し、前記第２のスイッチを介して前記第２の正転アンプの正転出力を前記共通出力線に出力することを特徴とする光電変換装置。
【請求項２】
さらに、前記転送部の入力端子を基準電圧にリセットするためのリセット部を有することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部のリセットノイズを前記第１のメモリセル部に出力することを特徴とする請求項２又は３記載の光電変換装置。
【請求項５】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項２〜４のいずれか１項に記載の光電変換装置。
【請求項６】
前記転送部は、前記第１のメモリセル部の出力でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧から前記第１のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第１のメモリセル部に出力することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記転送部は、差動アンプを有することを特徴とする請求項２記載の光電変換装置。
【請求項８】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項７記載の光電変換装置。
【請求項９】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部のリセットノイズを前記第１のメモリセル部に出力することを特徴とする請求項７又は８記載の光電変換装置。
【請求項１０】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項７〜９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記第１のメモリセル部の出力を入力し、前記センサセル部の出力電圧から前記第１のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第１のメモリセル部に出力することを特徴とする請求項７〜１０のいずれか１項に記載の光電変換装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の光電変換装置を有することを特徴とする焦点検出装置。
【請求項１３】
請求項１２記載の焦点検出装置を有することを特徴とする撮像システム。
【請求項１】
光電変換素子により光電変換された信号を第１の正転アンプにより共通出力線に正転出力するセンサセル部と、
前記共通出力線より入力した信号を第１のメモリ容量に保持し、前記第１のメモリ容量に保持した信号を第２の正転アンプにより前記共通出力線に正転出力する第１のメモリセル部と、
前記共通出力線の信号をアンプにより正転又は反転して前記共通出力線に出力する転送部と、
前記転送部の入力端子及び前記共通出力線間に設けられるトランスファースイッチと、
前記転送部の出力端子及び前記共通出力線間に設けられるフィードバックスイッチとを有し、
前記センサセル部は、第１のスイッチを介して前記第１の正転アンプの正転出力を前記共通出力線に出力し、
前記第１のメモリセル部は、第１のメモリセル部書き込みスイッチを介して前記共通出力線の信号を前記第１のメモリ容量に入力し、前記第２のスイッチを介して前記第２の正転アンプの正転出力を前記共通出力線に出力することを特徴とする光電変換装置。
【請求項２】
さらに、前記転送部の入力端子を基準電圧にリセットするためのリセット部を有することを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部のリセットノイズを前記第１のメモリセル部に出力することを特徴とする請求項２又は３記載の光電変換装置。
【請求項５】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項２〜４のいずれか１項に記載の光電変換装置。
【請求項６】
前記転送部は、前記第１のメモリセル部の出力でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧から前記第１のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第１のメモリセル部に出力することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記転送部は、差動アンプを有することを特徴とする請求項２記載の光電変換装置。
【請求項８】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の固定パターンノイズを前記センサセル部に出力することを特徴とする請求項７記載の光電変換装置。
【請求項９】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記基準電圧を入力し、前記センサセル部のリセットノイズを前記第１のメモリセル部に出力することを特徴とする請求項７又は８記載の光電変換装置。
【請求項１０】
前記転送部は、前記基準電圧でクランプされ、前記クランプを解除した後、前記センサセル部の出力を入力し、前記センサセル部の出力電圧をモニタ部に出力することを特徴とする請求項７〜９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記転送部は、前記センサセル部の出力でクランプされ、前記クランプを解除した後、前記第１のメモリセル部の出力を入力し、前記センサセル部の出力電圧から前記第１のメモリセル部に保持されていたリセットノイズを除去した電圧を前記第１のメモリセル部に出力することを特徴とする請求項７〜１０のいずれか１項に記載の光電変換装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の光電変換装置を有することを特徴とする焦点検出装置。
【請求項１３】
請求項１２記載の焦点検出装置を有することを特徴とする撮像システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−３０９１３（Ｐ２０１３−３０９１３Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６４５０５（Ｐ２０１１−１６４５０５）
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]