出力制御装置、ならびに、これを用いたAC/DC電源装置、回路装置、LEDバックライト回路装置及びスイッチング型DC/DCコンバータ装置
【課題】チップサイズを縮小することができ、低コスト化が可能な出力制御装置を提供する。
【解決手段】出力制御装置1は、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ3と、スイッチングトランジスタ3によって制御された出力電圧に基づいて、スイッチングトランジスタ3のオン・オフの時間比率を制御する制御IC4とを備え、スイッチングトランジスタ3を横型パワーMOSFETによって構成した。
【解決手段】出力制御装置1は、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ3と、スイッチングトランジスタ3によって制御された出力電圧に基づいて、スイッチングトランジスタ3のオン・オフの時間比率を制御する制御IC4とを備え、スイッチングトランジスタ3を横型パワーMOSFETによって構成した。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備えた出力制御装置に関する。
【背景技術】
【0002】
商用AC電源を電気・電子機器用DC電源に変換するスイッチング電源システムにおいて、1次側回路に接続されるスイッチ素子とそのスイッチ素子を制御する制御ICとを備えたスイッチング電源システムが知られている。非特許文献1の1577頁の図1には、縦型パワーMOSFETと制御回路との組み合わせによって、このようなスイッチング電源システムを構成した例が開示されている。
【0003】
特許文献1には、制御回路に横型パワーMOSFETのスイッチングトランジスタを内蔵して、モノリシック、1チップ化を図った構成が開示されている。
【0004】
また、従来のスイッチング電源システムにおいて、制御ICとスイッチングトランジスタとを、それぞれ別にパッケージングした構成が開示されている(非特許文献2)。
【0005】
特許文献2の図5には、制御ICチップとスイッチングトランジスタとを2チップ1パッケージに収めた構成を開示しているが、一般にスイッチングトランジスタは縦形トランジスタであるため、ダイボンドエリアがドレイン(コレクタ)となり、回路的に制御ICのチップ裏面の電位(一般にGND)と縦形トランジスタのドレイン(コレクタ)との間に大きな電位差が発生する。このため制御ICチップの裏面とスイッチングトランジスタのダイボンドエリアとは絶縁しなければならず、制御ICチップの裏面に絶縁シートを敷いてダイボンドしている。
【0006】
また、制御ICチップの裏面とスイッチングトランジスタのダイボンドエリアとを絶縁するため、リードフレームのアイランドを分割し、一方のアイランドに制御ICチップをダイボンドし、他方のアイランドにスイッチングトランジスタをダイボンドする構成が知られている(特許文献2、図1、図2)。
【0007】
特許文献3の図1及び図2には、縦型パワーMOSFETをディスクリートで作製している構成が開示されている。
【特許文献1】US特許 5,023,678、FIG.5
【特許文献2】実開昭63−197358号公報、第1図、第2図、第5図
【特許文献3】US特許4,376,286、Fig.1、Fig.2
【非特許文献1】IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.38, NO.7,JULY 1991:ページ1577、Fig.1
【非特許文献2】CQ出版社 トランジスタ技術スペシャルNo.28 最新・電源回路設計技術のすべて p106 図8、1991年7月1日発行
【発明の開示】
【発明が解決しようとする課題】
【0008】
非特許文献1に記載の構成では、スイッチングトランジスタとして縦型パワーMOSFETを採用しており、縦型パワーMOSFETは構造上、隣り合うボディー/ボディー間に寄生の接合型電界トランジスタ(以下、J−FETという)が存在する。寄生J−FETは縦型パワーMOSFETのオン抵抗を増大させる。このため、J−FETの寄生抵抗を低減させるために、隣り合う縦型パワーMOSFETは距離を20μm以上離す必要がある。その結果、ゲート電極が長くなる。そのため、スイッチングトランジスタのゲート容量が増大する。
【0009】
上記理由により、スイッチングトランジスタのゲート容量が増大するため、スイッチングトランジスタを駆動するには、制御回路の大きな出力電流を必要とし、このため、制御回路の出力トランジスタサイズが大きくなり、その結果、チップサイズが大きくなり、コストアップ要因となるという問題が生じる。また、スイッチングトランジスタのゲート容量が増大するため、高速スイッチングに対応できないという問題が生じる。
【0010】
特許文献1に開示された構成では、制御ICは低耐圧プロセスであって微細なプロセスの方がチップサイズを縮小して低コストにできる。一方、スイッチングトランジスタはデザインルールの大きい高耐圧プロセスが必要となる。この2つのデバイスを同一チップ上に形成するためには、双方のデバイスの性能を作り込むプロセスが必要で、プロセスコストが非常に高価となる。マスク枚数は、例えば、個別に作製すると、制御ICマスク:13枚、スイッチングトランジスタマスク:9枚で済むが、同一チップ上に作製しようとすると、マスク:17枚が必要となり、チップ全面積をこのマスク枚数で作製しなければならず、コスト高につながるのは明らかであるという問題が生じる。
【0011】
非特許文献2に開示された構成では、制御IC、スイッチングトランジスタをそれぞれにモールド・アセンブリするため、高コストとなり、また小型化もできないという問題が生じる。
【0012】
また、制御ICとスイッチングトランジスタとの間の配線が長く、この配線のインダクタ成分の働きにより、制御ICが生成するスイッチングトランジスタ駆動信号波形になまりを生じ、その結果スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【0013】
さらに、制御ICとスイッチングトランジスタとの間の配線が長く、他の回路からのノイズの影響を受けやすく、制御ICが生成するスイッチングトランジスタ駆動信号波形に乱れを生じさせ、その結果、スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【0014】
制御ICとスイッチングトランジスタとの間の配線が長く、この配線とGND間容量の働きにより、制御ICがスイッチングトランジスタ駆動信号を生成する際、配線とGND間容量の充放電のための電流も同時に供給しなければならず、制御ICから見たドライブ能力が必要となり、その分制御ICの消費電力が増加し、チップサイズも大きくなるという問題が生じる。
【0015】
特許文献2の図5に開示された構成では、絶縁シートが高価であり、また、制御ICチップが絶縁シートを介して100V以上の電圧振幅を持つリードフレームと容量結合するため、制御ICの回路が誤動作を起こす可能性があるという問題が生じる。
【0016】
特許文献2の図1及び図2に開示された構成では、制御ICチップをダイボンドしたアイランドが回路的にGNDであるのに対し、スイッチングトランジスタチップをダイボンドしたアイランドは100V以上の電圧振幅を持つため、このアイランド間の容量結合により、制御ICの回路が誤動作を起こす可能性があるという問題が生じる。誤動作を防ぐためにはアイランド間の容量を減らす必要があり、そのためにある一定以上の間隔が必要である。しかしこの従来技術にはその記載及び示唆がない。
【0017】
スイッチングトランジスタは消費電力が大きく、発熱が大きい。一方制御ICは安定動作のために温度上昇を避けた方がよい。この従来技術は、スイッチングトランジスタで発生した熱を制御ICに伝えにくくする効果があるが、その効果を出すために必要なアイランド間隔については記載及び示唆がない。
【0018】
また、大容量電源でスイッチングトランジスタの放熱対策が必要な場合、スイッチングトランジスタが搭載されているアイランドのみをパッケージ裏面から露出させて外部放熱板に接続する必要があり、フレーム構造が極めて複雑となり、コストも高くなる。
【0019】
本発明の目的は、チップサイズを縮小することができ、低コスト化が可能となる出力制御装置を提供することにある。
【課題を解決するための手段】
【0020】
本発明に係る出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備え、前記スイッチングトランジスタを横型パワーMOSFETによって構成したことを特徴とする。
【0021】
上記特徴によれば、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタが、横型パワーMOSFETによって構成される。横型パワーMOSFETは、寄生JFETが存在しないため、ゲート電極を短くすることができる。このため、ゲート容量を低減することができ、制御ICの出力電流を削減することができる。従って、制御ICに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となる。
【0022】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御することが好ましい。
【0023】
上記構成によれば、AC/DC電源の出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0024】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0025】
上記構成によれば、LEDバックライト回路またはLEDを負荷とする回路に設けられた出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0026】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0027】
上記構成によれば、スイッチング型DC/DCコンバータに設けられた出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0028】
本発明に係る他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップを横型パワーMOSFETによって構成したことを特徴とする。
【0029】
この特徴によれば、スイッチングトランジスタと制御ICとを別チップで構成しているので、1チップ構成に比較して、プロセスコストを低減することができる。また、スイッチングトランジスタと制御ICとを1パッケージで構成しているので、2パッケージ構成に比べ、小型化、低コスト化することができる。
【0030】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載することが好ましい。
【0031】
上記構成によれば、2パッケージ構成と比較して、スイッチングトランジスタと制御ICとはほぼ同一温度になるため、制御IC側でスイッチングトランジスタの温度を検出することができる。さらに、放熱を良好に出来る裏面露出フレームにも対応することができる。
【0032】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、e0:真空の誘電率、em:制御ICチップのモールド樹脂の比誘電率、Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、V:スイッチングトランジスタチップでの電圧振幅、Rc:制御ICチップの制御回路インピーダンス、BW:制御ICチップの制御回路の帯域幅、Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、とすると、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足することが好ましい。
【0033】
上記構成によれば、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ICチップへの伝達を低減することができる。
【0034】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの少なくとも一方を搭載したアイランドと、前記アイランドに接続されたリード端子とをさらに備えることが好ましい。
【0035】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ICチップへの伝熱を大きく低減することができる。このような放熱のためのリード端子は、ダミー(NC)ピンによって構成してもよい。
【0036】
本発明に係る他の出力制御装置では、前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【0037】
上記構成によれば、制御ICチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源(スイッチングトランジスタチップ)から遠ざけることができる。
【0038】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップと反対側に配置されたドレイン取り出し端子を有することが好ましい。
【0039】
上記構成によれば、スイッチングトランジスタチップのレイアウトにおいて、ノイズの放出源となるドレイン取り出し端子を制御ICチップから遠い位置に配置することができる。
【0040】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ICチップのグランド用リード端子とをさらに備えることが好ましい。
【0041】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ICチップのグランド電流からある程度分離することができるので、スイッチングトランジスタチップから制御ICチップへのグランドを経由したノイズの回り込みを軽減することができる。
【0042】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載し、前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されていることが好ましい。
【0043】
上記構成によれば、制御ICチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【0044】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ICチップを搭載したチップアイランドとをさらに備え、前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されていることが好ましい。
【0045】
上記構成によれば、制御ICチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【0046】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップよりも薄いことが好ましい。
【0047】
上記構成によれば、スイッチングトランジスタチップのRthを小さくすることができる。2パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けないが、1パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【0048】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップの裏面は、Agペーストによってダイボンドされていることが好ましい。
【0049】
上記構成によれば、横型パワーMOSFETの電流はチップの表面を流れ、チップの裏面を流れないので、低コストのAgペーストを採用することが可能である。
【0050】
本発明に係る他の出力制御装置では、前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【0051】
上記構成によれば、制御ICチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【0052】
本発明に係る他の出力制御装置では、前記アイランドは、前記スイッチングトランジスタチップと前記制御ICチップとの間に形成されたスリットを有することが好ましい。
【0053】
上記構成によれば、スイッチングトランジスタチップと制御ICチップとの間に形成されたスリットによって、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達の低減とフレーム一括成型を同時に実現することができる。
【0054】
本発明に係る他の出力制御装置では、前記スリットの幅は、0.5mm以上であることが好ましい。
【0055】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を効果的に低減することができる。
【0056】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタのグランド用リード端子が前記スリットを有したアイランドに接続されていることが好ましい。
【0057】
上記構成によれば、制御ICチップのグランドを、アイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの変わり込みをさらに低減することができる。
【0058】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、前記制御ICチップを搭載するチップアイランドとをさらに備えることが好ましい。
【0059】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。また、横型パワーMOSFETによって構成されたスイッチングトランジスタを搭載したトランジスタアイランドの材料を、低熱抵抗率の材料に変更することができる。
【0060】
本発明に係る他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上であることが好ましい。
【0061】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。
【0062】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、AC/DC電源の出力電圧を制御することが好ましい。
【0063】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、AC/DC電源の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0064】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0065】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、LEDバックライト回路またはLEDを負荷とする回路の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0066】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0067】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、スイッチング型DC/DCコンバータの効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0068】
本発明に係るさらに他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ICチップを搭載したチップアイランドと、前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップは、縦型パワーMOSFETによって構成されていることを特徴とする。
【0069】
この特徴によれば、スイッチングトランジスタチップと制御ICチップとを電気的に絶縁すると同時に、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。また、スイッチングトランジスタチップを構成する縦型パワーMOSFETを搭載するアイランドを低熱抵抗率の材料に変更することができる。
【0070】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上であることが好ましい。
【0071】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。
【0072】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、e0:真空の誘電率、em:制御ICチップのモールド樹脂の比誘電率、Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、V:スイッチングトランジスタチップでの電圧振幅、Rc:制御ICチップの制御回路インピーダンス、BW:制御ICチップの制御回路の帯域幅、Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、とすると、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足することが好ましい。
【0073】
上記構成によれば、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ICチップへの伝達を低減することができる。
【0074】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備えることが好ましい。
【0075】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ICチップへの伝熱を大きく低減することができる。
【0076】
本発明に係るさらに他の出力制御装置では、前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【0077】
上記構成によれば、制御ICチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源(スイッチングトランジスタチップ)から遠ざけることができる。
【0078】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ICチップのグランド用リード端子とをさらに備えることが好ましい。
【0079】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ICチップのグランド電流から完全に分離することができるので、スイッチングトランジスタチップから制御ICチップへのグランドを経由したノイズの回り込みを軽減することができる。
【0080】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップよりも薄いことが好ましい。
【0081】
上記構成によれば、スイッチングトランジスタチップのRthを小さくすることができる。2パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けないが、1パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【0082】
本発明に係るさらに他の出力制御装置では、前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【0083】
上記構成によれば、制御ICチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【0084】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御することが好ましい。
【0085】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、AC/DC電源の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0086】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0087】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、LEDバックライト回路またはLEDを負荷とする回路の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0088】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0089】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、スイッチング型DC/DCコンバータの効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0090】
本発明に係るAC/DC電源装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0091】
本発明に係るLEDを負荷とする回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0092】
本発明に係るLEDバックライト回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0093】
本発明に係るスイッチング型DC/DCコンバータ装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【発明の効果】
【0094】
本発明に係る出力制御装置は、以上のように、スイッチングトランジスタを横型パワーMOSFETによって構成したので、制御ICに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となるという効果を奏する。
【0095】
本発明に係る他の出力制御装置は、以上のように、スイッチングトランジスタと制御ICとを別チップで構成しているので、1チップ構成に比較して、プロセスコストを低減することができるという効果を奏する。また、スイッチングトランジスタと制御ICとを1パッケージで構成しているので、2パッケージ構成に比べ、小型化、低コスト化することができるという効果を奏する。
【0096】
本発明では、スイッチングトランジスタとして裏面がソース(GND)であるという特徴を持つ横型パワーMOSFETを用いており、裏面がGNDである制御ICチップとスイッチングトランジスタチップとを(同電位である)同一アイランド上に搭載することが出来き低コスト化できる。
【0097】
加えて、この同一アイランドのスイッチングトランジスタチップと制御ICチップとの間にスリットを入れることにより、フレームの一括成型を用いながらも、同一アイランドの場合よりもスイッチングトランジスタチップで発生した熱の伝達の低減を実現できる。
【0098】
さらに、スイッチングトランジスタチップのアイランドと制御ICチップのアイランドとを分離することにより、スイッチングトランジスタチップで発生した熱が制御ICチップへ伝達することを大きく低減できる。また、発熱の大きいスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に変更することが出来る。
【発明を実施するための最良の形態】
【0099】
本発明の一実施形態について図1ないし図17に基づいて説明すると以下の通りである。
【0100】
(実施の形態1)
図1は、実施の形態1に係るAC/DC電源2の構成を示す回路図である。AC/DC電源2は、AC電源からDC5Vなどの電子機器への充電を行うACアダプター等に使用される。AC/DC電源2の方式の特徴は、制御IC4を用いて出力電圧を一定に保つようにしていることである。トランス11を境に1次側(高圧)と2次側(低圧)に分かれる。
【0101】
AC/DC電源2は、ダイオードブリッジ10を備えている。ダイオードブリッジ10は、AC電源入力端子9に入力された100V〜240Vの交流電圧を整流して1次回路側の出力電圧(DC140V〜DC340V)としてトランス11に供給する。トランス11は、1次側回路の出力を、2次側回路の出力電圧(5V、12V等)に変換してDC出力端子12から出力する。
【0102】
AC/DC電源2には、出力制御装置1が設けられている。出力制御装置1には、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ3が設けられている。AC/DC電源2には、出力制御装置1によって制御された出力電圧に基づいて、フィードバック信号を生成するフィードバック回路13が設けられている。出力制御装置1は、フィードバック回路13からのフィードバック信号に基づいて、スイッチングトランジスタ3のオン・オフの時間比率を制御する制御IC4を有している。実施の形態1−6は、図1に示す制御IC4とスイッチングトランジスタ3との1パッケージ化に関している。
【0103】
図2(a)は、AC/DC電源2の出力制御装置1に設けられた横型パワーMOSFET14の構成を示す断面図であり、図2(b)は、縦型パワーMOSFET15の構成を示す断面図である。スイッチングトランジスタ3は、横型パワーMOSFET14によって構成されている。
【0104】
ここで、横型パワーMOSFETとは、電流がチップの表面とほぼ平行に流れるパワーMOSFETをいい、縦型パワーMOSFETは、電流がチップの厚さ方向に流れ、一般にドレインをチップ裏面から取り出すパワーMOSFETとして定義される。
【0105】
横型パワーMOSFET14は、縦型パワーMOSFET15で寄生的に存在する寄生J−FET18が無いため、ゲート電極16をゲート電極16aよりも短く出来る。そのため横型パワーMOSFET14はゲート容量17をゲート容量17aよりも低減でき、パワーMOSFETを駆動する電流を少なくすることができる。このため、制御IC4の出力電流が削減できる。そのため、制御IC4の出力トランジスタの小型化が可能となり、チップサイズの縮小が可能となる。すなわち制御IC4を低コスト化することができる。
【0106】
スイッチングトランジスタとして横型パワーMOSFET14を採用すると、ゲート容量17が低減できるため高速スイッチングが可能となり、電源モジュールのトランスを小型化することができる。
【0107】
このように構成されたAC/DC電源2においては、AC100V〜AC240VがAC電源入力端子9に入力されると、ダイオードブリッジ10にて交流を整流する。そして、スイッチングトランジスタ3により、トランス11に流れる電流をON、OFFし、トランス11を介して高電圧が低電圧に変換される。次に、フィードバック回路13は、DC出力端子12から出力されるDC出力電圧を監視し、その情報を表わすフィードバック信号を制御IC4に伝える。
【0108】
制御IC4は、出力電圧に対応したフィードバック信号を受けて、所望の電圧よりも出力電圧が高い場合は、スイッチングトランジスタ3のオフ時間の比率を上げトランス11に流れる電流を少なくし、出力電圧が所望の電圧よりも低い場合はオン時間の比率を上げ電流を多くする。この制御により出力電圧を一定に保つ。
【0109】
(実施の形態2)
図3(a)は、実施の形態2に係る出力制御装置1aの構成を示す平面図であり、図3(b)は、図3(a)に示す面AAに沿った断面図である。図4(a)は、出力制御装置1aに設けられたスイッチングトランジスタチップ3aを構成する横型パワーMOSFET14の構成を示す断面図であり、図4(b)は、縦型パワーMOSFET15の構成を示す断面図である。
【0110】
出力制御装置1aは、パッケージ5を備えている。パッケージ5には、長方形状をした板状のアイランド6が設けられている。アイランド6の上には、スイッチングトランジスタチップ3aと制御ICチップ4aとが距離dcの間隔を空けて設けられている。スイッチングトランジスタチップ3aは、横型パワーMOSFET14によって構成されている。
【0111】
図4(b)に示す縦型パワーMOSFET15を用いた従来のスイッチングトランジスタチップは、裏面がドレイン電極のため、0〜700Vの電圧で変動する。このため容易に制御ICチップ(裏面GND)と同一アイランドに搭載することが出来ない。
【0112】
本実施の形態で用いる図4(a)の横型パワーMOSFET14を用いたスイッチングトランジスタチップ3aでは裏面がソースと同電位のためGNDにすることができ、制御ICチップ4aと同一のアイランドに搭載できる。
【0113】
このように、横型パワーMOSFETチップの裏面はソース(GND接地)であり、制御ICチップの裏面と同電位のため、絶縁シートやアイランドの特別な加工なしに同一アイランドに搭載でき、低コストにできる。さらに、出来るだけ微細化したプロセスで製造することが好ましい制御ICチップと、デザインルールが大きいパワーMOSFETとを、それぞれ最適なプロセスを用いて作成できるため、ワンチップで作成した場合と比較してプロセスコストを低減することができる。
【0114】
また、2パッケージで実現した場合よりもパッケージコストを低減することができ、小型化も可能となる。
【0115】
スイッチングトランジスタチップ3aと制御ICチップ4aとを同一パッケージに配置したため、制御ICチップ4a側でスイッチングトランジスタチップ3aの温度を検出することが可能となる。さらに、アイランドが同一電位のため、裏面露出フレームに対応することができ、放熱に優れる。
【0116】
パッケージ5には、リード端子7a・7b・7c・7dが設けられており、これらのリード端子7a・7b・7c・7dは、制御ICチップ4aにワイヤボンディングされている。リード端子7dは、制御ICチップ4aのグランド用リード端子である。パッケージ5には、さらにリード端子7e・7f・7g・7hが設けられており、これらのリード端子7e・7f・7g・7hは、スイッチングトランジスタチップ3aにワイヤボンディングされている。リード端子7hは、スイッチングトランジスタチップ3aのグランド用リード端子である。
【0117】
リード端子7d・7h・7gは、アイランド6に接続されることによって、アイランド6を構成する金属の熱伝導率はモールド樹脂よりも優れているため放熱に優れる。このため、リード端子(ソースピン、GNDピン)をアイランドに接続することで、スイッチングトランジスタチップ3aからアイランド6に伝わった熱をリード端子(ソースピン、GNDピン)を経由して基板のGNDに逃すことが出来る。ダミー(NC)ピンを放熱用に用いることにより、さらに放熱に優れた構成を得ることができる。
【0118】
制御ICチップとスイッチングトランジスタチップとを2チップ構成にすることにより、開発期間が短縮されるという効果が得られる。制御ICチップとスイッチングトランジスタチップとを個別に開発できるので、仕様変更のある場合、その変更があるチップのみの対応で済み、変更のない側のチップは対応の必要がなくなるからである。
【0119】
また、開発期間短縮による開発コスト低減の効果も得られる。またそれ以外に次のような開発コスト低減効果も得られる。1チップ構成の場合、制御ICチップとスイッチングトランジスタチップとのいずれか一方で仕様変更が必要になった場合でも、例えばマスク17枚の変更が必要となる。これに対し、2チップ構成の場合は変更が生じた側のチップのマスク変更だけで済み、例えば制御ICチップであれば13枚、スイッチングトランジスタチップであれば9枚の変更となる。プロセスコストは、マスク枚数にほぼ比例するので、マスク変更にかかる費用が、例えば、約37%減少する。
【0120】
また、負荷の種類に対応するラインナップの開発期間が短くなる。すなわち、2チップ構成の場合は、負荷の種類が変わった場合、ほとんどはスイッチングトランジスタの交換のみで対応できる。このため、スイッチングトランジスタのみの開発で多くの負荷の種類に対応するラインナップをそろえることができ、開発期間が短くて済むという効果を奏する。
【0121】
図5は、AC/DC電源を1パッケージ化する効果を説明するための図である。AC/DCスイッチング電源において、スイッチングトランジスタ3と制御IC4とを1パッケージ化すると、制御IC4から、駆動するパワーMOSFET(スイッチングトランジスタ3)のゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なく出来る。従って、そのL、C、R成分によるスイッチング損失を低減でき、電源の効率を向上させる事が出来る。また、1パッケージ化することにより、効率低下の原因となるスイッチングトランジスタの波形の歪が取り除かれるという効果を奏する。
【0122】
図6は、出力制御装置に設けられたスイッチングトランジスタチップ3aと制御ICチップ4aとの配置を説明するための平面図である。制御ICチップ4aにおいて、ノイズに弱いアナログ回路領域20をスイッチングノイズの発生源となるスイッチングトランジスタチップ3aから遠い方に配置し、ノイズに強いデジタル回路領域19をスイッチングトランジスタチップ3aから近いほうにレイアウトすることにより、制御ICチップ4aがノイズに強くなる。
【0123】
ノイズの発生源となるスイッチングトランジスタ3aのドレイン取り出し端子28を制御ICチップ4aから遠いところに配置することにより、制御ICチップ4aへのノイズの伝達を減らすことができる。
【0124】
図7は、出力制御装置に設けられたリード端子を説明するための平面図である。スイッチングトランジスタ3aのグランドピンとしてリード端子7hを設け、制御ICチップ4aのグランドピンとしてリード端子7dを設けると、スイッチングトランジスタチップ3aのソースに流れた電流が制御ICチップ4a側のGNDピンであるリード端子7dに流れることを低減出来るため、スイッチングトランジスタチップ3aに流れる電流による制御ICチップ4aのGND電位の変動の影響を減らすことができる。
【0125】
また、制御ICチップ4aとスイッチングトランジスタチップ3aとのGNDピンを別にして、スイッチングトランジスタチップ3aのソースピンのみアイランド6に接続し、制御ICチップ4aのGNDピンであるリード端子7dはアイランド6に接続せず、制御ICチップ4aのGNDピンであるリード端子7dは、アイランド6と分離し、制御ICチップ4aとワイヤーで接続する。
【0126】
このように構成すると、スイッチングトランジスタチップ3aのソースに流れた電流が制御ICチップ4a側のGNDに流れないように出来るため、スイッチングトランジスタチップ3aに流れる電流による制御ICチップ4aのGND電位変動の影響を減らせると同時に、スイッチングトランジスタチップ3aの放熱効果も得られる。
【0127】
スイッチングトランジスタチップはドレインからソースに電流が流れるため発熱する部分はチップ表面となり、この部分で発生した熱はチップの厚さ方向に伝わり裏面より放出する。ここでスイッチングトランジスタチップ3aの厚みを、P−subの厚みD3を小さくすることで薄くすることにより放熱特性が良好になる。
【0128】
図8は、出力制御装置に設けられたスイッチングトランジスタチップ3aと制御ICチップ4aとの間の距離を説明するための図である。
【0129】
スイッチングトランジスタのドレイン端は、AC電源を整流して作られた電圧が印加されるので、スイッチング動作により200V以上の電圧振幅が発生する。チップ間容量Cmは真空の誘電率e0、モールド樹脂の比誘電率em、2つのチップが向かい合う面積をSc、チップ間距離をdcとして、
Cm=e0・em・(Sc/dc)、
のように表わされる。
【0130】
またスイッチングトランジスタでの電圧振幅をV、制御回路インピーダンスをRc、制御回路の帯域幅をBWとすると、制御回路内ノードに発生するノイズ電圧Vncは、
Vnc=Cm(dV/dt)・Rc
=Cm・V・BW・Rc
=e0・em・(Sc/dc)・V・BW・Rc
で表わされる。
【0131】
従って、制御回路内に発生するノイズ電圧をVnc以下に抑えるために必要なチップ間距離dcは、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
となる。
【0132】
例として今、Scを2mm2、emを4.5、スイッチングトランジスタの電圧振幅Vを200V、制御回路インピーダンスRcを100kΩ、制御回路の帯域幅BWを10kHz、また制御回路内ノイズ電圧Vncを例えばA/Dコンバータ精度より10mV以下に収めるとすると、必要なチップ間距離は2mm以上と求められる。
【0133】
ここで、Vncは、(Sc/dc)に比例し、一方、Scはチップ厚と2個のチップが向かい合う辺の長さで決まる。チップ厚をほぼ一定、2個のチップが向かい合う辺の長さをWcとすると、Vncは、(Wc/dc)に比例する。本例のSc=2mm2はWc=1.5mmの場合に相当するので、この場合(Wc/dc)=0.75となる。ここからVnc≦10mVのために必要なdcは、
dc≧1.3×Wc
とチップが向かい合う辺の長さとの比の形で求められる。
【0134】
このように、スイッチングトランジスタチップ3aと制御ICチップ4aとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップ4aのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップ3aと制御ICチップ4aとが向かい合う面積、
V:スイッチングトランジスタチップ3aでの電圧振幅、
Rc:制御ICチップ4aの制御回路インピーダンス、
BW:制御ICチップ4aの制御回路の帯域幅、
Vnc:制御ICチップ4aの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する。
【0135】
縦型パワーMOSFET15は、チップ裏面がドレイン電極となるため、低抵抗で高価な共晶ハンダによるダイボンドが必要だが、横型パワーMOSFET14の電流はチップ表面を流れ、チップ裏面に電極がないため低コストのAgペーストでダイボンドすることが出来る。
【0136】
(実施の形態3)
図9(a)は、実施の形態3に係る出力制御装置1bの構成を示す平面図であり、図9(b)は、図9(a)に示す面A1A1に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0137】
実施の形態3に係る出力制御装置1bが、実施の形態2に係る出力制御装置1aと異なる点は、アイランド6aにスリット8を形成した点である。
【0138】
スリット8の幅を0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0139】
図10(a)は、出力制御装置1bに設けられたアイランド6aに形成されたスリット8の熱伝達抑止効果を説明するための回路モデルを示す図であり、図10(b)は、上記回路モデル内素子を物理的に説明するための図である。図10(a)に示すモデルは熱的回路を電気回路に置き換えて表現したもので、回路内の素子は物理的には図10(b)に示すように、スイッチングトランジスタの発熱や各部分の熱抵抗を表わしている。
【0140】
図10(b)におけるスイッチングトランジスタチップの消費電力を電流源に、各部分の熱抵抗を電気抵抗に置き換えると、図10(a)に示すような回路が出来る。アイランド1パッケージ熱抵抗、アイランド2パッケージ熱抵抗は、アイランド1、アイランド2からパッケージ外に放散される際の熱抵抗であり、モールド樹脂、リードフレームなどによる熱の放散効果を含んでいる。アイランド1熱抵抗、アイランド2熱抵抗はアイランド金属そのものの熱抵抗である。アイランド間熱抵抗は、アイランド間スリットの間に埋められているモールド樹脂の熱抵抗である。
【0141】
Rthmは、
モールド樹脂の熱伝導率Gthm、熱伝導断面積Sth、アイランド間距離diを用いて、
Rthm=di/(Sth・Gthm)、
のように表わされる。
【0142】
今、diを0.5mm、Sthを3mm2、Gthmを0.6W/m・KとするとRthmは278℃/Wと求められる。
【0143】
また、スイッチングトランジスタの消費電力を1W、アイランド1パッケージ熱抵抗Rthp1、アイランド2パッケージ熱抵抗Rthp2をそれぞれ100℃/W、アイランド1熱抵抗Rthi1、アイランド2熱抵抗Rthi2を150℃/Wとして制御ICアイランドにおける温度上昇を求めると、11℃となる。
【0144】
一方、Rthmを0℃/W、すなわちスイッチングトランジスタと制御ICの双方を共通のアイランドにダイボンドした場合は、制御ICアイランドにおける温度上昇は20℃と求められる。
【0145】
一般のモールド樹脂の熱伝導率は、リードフレームの材料として用いられる42アロイの1/20以下であり、アイランド間が0.5mmあればスイッチングトランジスタから制御ICへの熱伝導の抑止効果が得られる。
【0146】
さらに熱伝導の抑止効果を得るためには、制御ICチップ4aを熱伝導率の低い樹脂でコーティングしたのち、両チップを樹脂封止する。
【0147】
このとき、スリット8の効果により、熱伝導率の高いアイランドから直接伝わる熱が減り、樹脂を介して伝わる熱が多くなる。したがって、制御ICチップ4aを熱伝導率の低い樹脂でコーティングすることにより制御ICチップ4aへの熱の伝わりを低下させることができる。
【0148】
実施の形態3によれば、アイランドにスリットを形成したので、スイッチングトランジスタチップで発生した熱が制御ICチップへ伝達することを低減することとフレーム一括成型とを同時に実現することができる。
【0149】
必要なチップ間距離dcの下限値を定めているため、実施の形態2と同様の効果が得られる。
【0150】
また、アイランドにリード端子を接続しているので、実施の形態2と同様の効果が得られる。また、制御ICチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態2と同様の効果が得られる。また、制御ICチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態2と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態2と同様の効果が得られる。また、Agペーストを用いたので、実施の形態2と同様の効果が得られる。
(実施の形態4)
図11(a)は、実施の形態4に係る出力制御装置1cの構成を示す平面図であり、図11(b)は、図11(a)に示す面A2A2に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0151】
実施の形態4に係る出力制御装置1cが、実施の形態2に係る出力制御装置1aと異なる点は、アイランドを分離して、スイッチングトランジスタチップ3aを搭載するトランジスタアイランド6cと、制御ICチップ4aを搭載するチップアイランド6bとを設けた点である。
【0152】
横型パワーMOSFETチップと制御ICチップとを、分離したアイランドにそれぞれ実装したので、スイッチングトランジスタチップ3aから発生した熱が、アイランドを介してダイレクトに制御ICチップ4aに伝わることを防ぐことが出来るので、同一アイランドの場合よりも熱の影響を低減することができる。このため、制御ICチップ4aの裏面に絶縁シート入れなくてもよく、低コストを実現できる。また、アイランドが分離しているため、発熱の多いスイッチングトランジスタのトランジスタアイランド6cのみを低熱抵抗率の材料に換え、低コストで高放熱な構成にすることが出来る。
【0153】
トランジスタアイランド6cとチップアイランド6bとの間の距離D4を、0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0154】
実施の形態4によれば、必要なチップ間距離dcの下限値を定めているため、実施の形態2と同様の効果が得られる。また、アイランドにリード端子を接続しているので、実施の形態2と同様の効果が得られる。また、制御ICチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態2と同様の効果が得られる。また、制御ICチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態2と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態2と同様の効果が得られる。また、Agペーストを用いたので、実施の形態2と同様の効果が得られる。また、制御ICチップに樹脂コートしたので、実施の形態2と同様の効果が得られる。
【0155】
(実施の形態5)
図12(a)は、実施の形態5に係る出力制御装置1dの構成を示す平面図であり、図12(b)は、図12(a)に示す面A3A3に沿った断面図である。図13は、出力制御装置1dに設けられたスイッチングトランジスタチップ3bを構成する縦型パワーMOSFETの構成を示す断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0156】
実施の形態5に係る出力制御装置1dが、実施の形態4に係る出力制御装置1cと異なる点は、スイッチングトランジスタ3bを縦型パワーMOSFETによって構成した点である。
【0157】
縦型パワーMOSFET(図4(b))を用いて、スイッチングトランジスタチップ3bと制御ICチップ4aとをアイランドを分離して同一パッケージに封止する場合に、スイッチングトランジスタ3bから発生するノイズ、熱の影響を低減するためのアイランド間隔の具体的な数値を定め、また、リードフレームやレイアウトに工夫をして制御ICへの影響を少なくする。以下、具体的に説明する。
【0158】
縦型パワーMOSFETチップと制御ICチップとを、分離したアイランドにそれぞれ実装すると、2つのチップを電気的に絶縁し、スイッチングノイズや熱の伝達を大きく低減することができる。また、制御ICチップの裏面に絶縁シート入れなくともよく、低コストを実現することができる。このように、低コストと制御ICチップの熱的分離とが同時に実現できる。また、アイランドを分離しているため、発熱の多いスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に換えることができ、低コストで高放熱に出来る。
【0159】
アイランド間距離D4を0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0160】
チップ間距離dcは、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc、
で表わされる距離とする。
【0161】
但し、e0は真空の誘電率、emはモールド樹脂の比誘電率、Scは2つのチップが向かい合う面積、Vはスイッチングトランジスタでの電圧振幅、Rcは制御回路インピーダンス、BWは制御回路の帯域幅、Vncは制御回路内で許されるノイズの電圧振幅を表わす。
【0162】
このように構成すると、I=C(dV/dt)で規定されるカップリングノイズを減らすことができる。
【0163】
リード端子とアイランドとを接続させると、アイランドを構成する金属の熱伝導率はモールド樹脂よりも優れているため、放熱に優れた構成を得ることができる。
【0164】
制御ICチップ4aのアナログ回路領域を、スイッチングトランジスタチップ3bから遠くなる位置にレイアウトすると、制御ICチップ4aにおいて、ノイズに弱いアナログ回路領域を、スイッチングノイズの発生源となるスイッチングトランジスタチップ3bから遠い方に配置し、ノイズに強いデジタル回路領域を近いほうにレイアウトすることにより、制御ICチップ4aがノイズに強くなる。
【0165】
制御ICチップ4aとスイッチングトランジスタ3bのGNDピンを別にすると(リード端子7h、7d)、スイッチングトランジスタ3bのソースに流れた電流が制御ICチップ側のGNDピンに流れないように出来るため、スイッチングトランジスタ3bに流れる電流による、制御ICチップ4aのGND電位変動の影響を減らせる。
【0166】
スイッチングトランジスタチップ3bのチップの厚みを減らすと、スイッチングトランジスタチップ3bで発生した熱は、主に裏面からトランジスタアイランド6cへ放熱される。チップを薄くすることにより熱抵抗が低下し、放熱に優れた構成を得ることができる。デバイスの耐圧はN−エピタキシャル層に依存するため、チップを薄くしても耐圧に影響しない。
【0167】
制御ICチップ4aを熱伝導率の低い樹脂でコーティングした後、両チップを樹脂封止すると、アイランドが分離しているためスイッチングトランジスタチップ3bで発生した熱は樹脂を介して制御ICチップ4aに伝わる。制御ICチップ4aを熱伝導率の低い樹脂でコーティングすることにより制御ICチップ4aへの熱の伝わりを低下させることができる。
【0168】
(実施の形態6)
前述した実施の形態に係る出力制御装置は、AC/DC電源に設けられる例を説明した。しかしながら、本発明はこれに限定されない。本発明に係る出力制御装置は、例えば、LEDバックライト回路、調光機能付きLED照明回路、またはスイッチング型DC/DCコンバータに設けても良い。
【0169】
図14は、実施の形態6に係るLEDバックライト回路2aの構成を示す回路図である。LEDバックライト回路2aは、昇圧回路22を備えている。昇圧回路22は、所定のDC入力(たとえば25V)を高いDC電圧(たとえば60V)に昇圧して出力する。昇圧されたDC電圧は、LEDに供給される。昇圧回路22には、出力制御装置1が設けられている。出力制御装置1は、オン・オフの時間比率が制御されることによってDC電圧を制御するスイッチングトランジスタ3を有している。
【0170】
LEDバックライト回路2aは、フィードバック回路13を有している。フィードバック回路13は、LEDに流れる電流を検出してフィードバック信号を制御IC4に供給する。制御IC4は、フィードバック信号に基づいて、LEDに流れる電流を監視し、適切な電流が出力されるように、スイッチングトランジスタ3のオンオフ時間を制御する。LED負荷の場合は制御IC4を用いてDC出力の電流を所望の値になるように制御する。このアプリケーション回路には、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0171】
図15は、実施の形態6に係る調光機能付きLED照明回路2bの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0172】
図15に示す調光機能付きLED照明回路2bは、図14のLED23とGNDとの間に調光用スイッチングトランジスタ24を付加したものである。調光用スイッチングトランジスタ24も裏面がGNDであり、制御IC4の裏面と共通電位に出来る。このため、このアプリケーション回路は、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0173】
図16は、実施の形態6に係るスイッチング型DC/DCコンバータ2cの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0174】
スイッチング型DC/DCコンバータ2cは、昇圧回路22aを備えている。昇圧回路22aは、所定のDC入力(たとえば12V)を高いDC電圧(たとえば24V)に昇圧して出力する。
【0175】
昇圧回路22には、出力制御装置1が設けられている。出力制御装置1は、オン・オフの時間比率が制御されることによってDC電圧を制御するスイッチングトランジスタ3を有している。
【0176】
スイッチング型DC/DCコンバータ2cは、フィードバック回路13を有している。フィードバック回路13は、出力電圧を検出してフィードバック信号を制御IC4に供給する。制御IC4は、フィードバック信号に基づいて、出力電圧を監視し、適切な電圧が出力されるように、スイッチングトランジスタ3のオンオフ時間を制御する。このアプリケーション回路には、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0177】
図17は、実施の形態6に係る他のスイッチング型DC/DCコンバータ2dの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0178】
スイッチング型DC/DCコンバータ2dは、降圧回路25を備えている。降圧回路25は、所定のDC入力(たとえば12V)を低いDC電圧(たとえば3.3V)に降圧して出力する。スイッチング型DC/DCコンバータ2dは、ACアダプターの場合と同様に制御IC4を用いてDC出力の電圧を一定に保つ。
【0179】
ここで、図14〜図16までのアプリケーション回路はすべて横型N−chパワーMOSFETによるスイッチングトランジスタとP−sub上に形成されたCMOSで作製された制御ICとを前提としていた。これに対して、図17に示すアプリケーション回路では、スイッチングトランジスタ3として横型P−chパワーMOSFETを用い、さらに制御IC4としてN−sub上に形成したCMOSで回路を構成することで、本発明の実施の形態の技術を適用することができる。
【0180】
P−chパワーMOSFETは、図4(a)においてPとNの導電体をすべて逆にすることで実現できる。P−chパワーMOSFETとN−sub上に形成したCMOSとはいずれもチップ裏面が回路の中での最高電位となり、図17のアプリケーション回路の場合、DC電源入力端子を双方のチップ裏面電位とすることにより、2個のチップの裏面を同電位とすることができる。このようにして2個のチップは共通アイランドにダイボンドすることができ、本発明の実施の形態の技術を適用することができる。
【0181】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0182】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備えた出力制御装置に適用することができる。この出力制御装置は、例えば、AC/DC電源、LEDバックライト回路またはLEDを負荷とする回路、及びスイッチング型DC/DCコンバータに適用することができる。
【図面の簡単な説明】
【0183】
【図1】実施の形態1に係るAC/DC電源の構成を示す回路図である。
【図2】(a)は、上記AC/DC電源の出力制御装置に設けられた横型パワーMOSFETの構成を示す断面図であり、(b)は、縦型パワーMOSFETの構成を示す断面図である。
【図3】(a)は、実施の形態2に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面AAに沿った断面図である。
【図4】(a)は、上記出力制御装置に設けられたスイッチングトランジスタチップを構成する横型パワーMOSFETの構成を示す断面図であり、(b)は、縦型パワーMOSFETの構成を示す断面図である。
【図5】AC/DC電源を1パッケージ化する効果を説明するための図である。
【図6】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ICチップとの配置を説明するための平面図である。
【図7】上記出力制御装置に設けられたリード端子を説明するための平面図である。
【図8】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ICチップとの間の距離を説明するための図である。
【図9】(a)は、実施の形態3に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A1A1に沿った断面図である。
【図10】(a)は、上記出力制御装置に設けられたアイランドに形成されたスリットの熱伝達抑止効果を説明するための回路モデルを示す図であり、(b)は、上記回路モデル内素子を物理的に説明するための図である。
【図11】(a)は、実施の形態4に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A2A2に沿った断面図である。
【図12】(a)は、実施の形態5に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A3A3に沿った断面図である。
【図13】上記出力制御装置に設けられたスイッチングトランジスタを構成する縦型パワーMOSFETの構成を示す断面図である。
【図14】実施の形態6に係るLEDバックライト回路の構成を示す回路図である。
【図15】実施の形態6に係る調光機能付きLED照明回路の構成を示す回路図である。
【図16】実施の形態6に係るスイッチング型DC/DCコンバータの構成を示す回路図である。
【図17】実施の形態6に係る他のスイッチング型DC/DCコンバータの構成を示す回路図である。
【符号の説明】
【0184】
1 出力制御装置
2 AC/DC電源
2a LEDバックライト回路
2b 調光機能付きLED照明回路
2c スイッチング型DC/DCコンバータ
3 スイッチングトランジスタ
3a、3b スイッチングトランジスタチップ
4 制御IC
4a 制御ICチップ
5 パッケージ
6、6a アイランド
6b チップアイランド
6c トランジスタアイランド
7a〜7h リード端子
8 スリット
9 AC電源入力端子
10 ダイオードブリッジ
11 トランス
12 DC出力端子
13 フィードバック回路
14 横型パワーMOSFET
15 縦型パワーMOSFET
16、16a ゲート電極
17、17a ゲート容量
18 J−FET
19 デジタル回路
20 アナログ回路
21 ソースパッド
22、22a 昇圧回路
23 LED証明用チップ
24 調光用スイッチングトランジスタ
25 降圧回路
28 ドレイン取り出し端子
D1、D2 距離
D3 厚み
D4、C5 距離
【技術分野】
【0001】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備えた出力制御装置に関する。
【背景技術】
【0002】
商用AC電源を電気・電子機器用DC電源に変換するスイッチング電源システムにおいて、1次側回路に接続されるスイッチ素子とそのスイッチ素子を制御する制御ICとを備えたスイッチング電源システムが知られている。非特許文献1の1577頁の図1には、縦型パワーMOSFETと制御回路との組み合わせによって、このようなスイッチング電源システムを構成した例が開示されている。
【0003】
特許文献1には、制御回路に横型パワーMOSFETのスイッチングトランジスタを内蔵して、モノリシック、1チップ化を図った構成が開示されている。
【0004】
また、従来のスイッチング電源システムにおいて、制御ICとスイッチングトランジスタとを、それぞれ別にパッケージングした構成が開示されている(非特許文献2)。
【0005】
特許文献2の図5には、制御ICチップとスイッチングトランジスタとを2チップ1パッケージに収めた構成を開示しているが、一般にスイッチングトランジスタは縦形トランジスタであるため、ダイボンドエリアがドレイン(コレクタ)となり、回路的に制御ICのチップ裏面の電位(一般にGND)と縦形トランジスタのドレイン(コレクタ)との間に大きな電位差が発生する。このため制御ICチップの裏面とスイッチングトランジスタのダイボンドエリアとは絶縁しなければならず、制御ICチップの裏面に絶縁シートを敷いてダイボンドしている。
【0006】
また、制御ICチップの裏面とスイッチングトランジスタのダイボンドエリアとを絶縁するため、リードフレームのアイランドを分割し、一方のアイランドに制御ICチップをダイボンドし、他方のアイランドにスイッチングトランジスタをダイボンドする構成が知られている(特許文献2、図1、図2)。
【0007】
特許文献3の図1及び図2には、縦型パワーMOSFETをディスクリートで作製している構成が開示されている。
【特許文献1】US特許 5,023,678、FIG.5
【特許文献2】実開昭63−197358号公報、第1図、第2図、第5図
【特許文献3】US特許4,376,286、Fig.1、Fig.2
【非特許文献1】IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.38, NO.7,JULY 1991:ページ1577、Fig.1
【非特許文献2】CQ出版社 トランジスタ技術スペシャルNo.28 最新・電源回路設計技術のすべて p106 図8、1991年7月1日発行
【発明の開示】
【発明が解決しようとする課題】
【0008】
非特許文献1に記載の構成では、スイッチングトランジスタとして縦型パワーMOSFETを採用しており、縦型パワーMOSFETは構造上、隣り合うボディー/ボディー間に寄生の接合型電界トランジスタ(以下、J−FETという)が存在する。寄生J−FETは縦型パワーMOSFETのオン抵抗を増大させる。このため、J−FETの寄生抵抗を低減させるために、隣り合う縦型パワーMOSFETは距離を20μm以上離す必要がある。その結果、ゲート電極が長くなる。そのため、スイッチングトランジスタのゲート容量が増大する。
【0009】
上記理由により、スイッチングトランジスタのゲート容量が増大するため、スイッチングトランジスタを駆動するには、制御回路の大きな出力電流を必要とし、このため、制御回路の出力トランジスタサイズが大きくなり、その結果、チップサイズが大きくなり、コストアップ要因となるという問題が生じる。また、スイッチングトランジスタのゲート容量が増大するため、高速スイッチングに対応できないという問題が生じる。
【0010】
特許文献1に開示された構成では、制御ICは低耐圧プロセスであって微細なプロセスの方がチップサイズを縮小して低コストにできる。一方、スイッチングトランジスタはデザインルールの大きい高耐圧プロセスが必要となる。この2つのデバイスを同一チップ上に形成するためには、双方のデバイスの性能を作り込むプロセスが必要で、プロセスコストが非常に高価となる。マスク枚数は、例えば、個別に作製すると、制御ICマスク:13枚、スイッチングトランジスタマスク:9枚で済むが、同一チップ上に作製しようとすると、マスク:17枚が必要となり、チップ全面積をこのマスク枚数で作製しなければならず、コスト高につながるのは明らかであるという問題が生じる。
【0011】
非特許文献2に開示された構成では、制御IC、スイッチングトランジスタをそれぞれにモールド・アセンブリするため、高コストとなり、また小型化もできないという問題が生じる。
【0012】
また、制御ICとスイッチングトランジスタとの間の配線が長く、この配線のインダクタ成分の働きにより、制御ICが生成するスイッチングトランジスタ駆動信号波形になまりを生じ、その結果スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【0013】
さらに、制御ICとスイッチングトランジスタとの間の配線が長く、他の回路からのノイズの影響を受けやすく、制御ICが生成するスイッチングトランジスタ駆動信号波形に乱れを生じさせ、その結果、スイッチングトランジスタが設計通りに動作せず、電源回路全体の変換効率が低下するという問題が生じる。
【0014】
制御ICとスイッチングトランジスタとの間の配線が長く、この配線とGND間容量の働きにより、制御ICがスイッチングトランジスタ駆動信号を生成する際、配線とGND間容量の充放電のための電流も同時に供給しなければならず、制御ICから見たドライブ能力が必要となり、その分制御ICの消費電力が増加し、チップサイズも大きくなるという問題が生じる。
【0015】
特許文献2の図5に開示された構成では、絶縁シートが高価であり、また、制御ICチップが絶縁シートを介して100V以上の電圧振幅を持つリードフレームと容量結合するため、制御ICの回路が誤動作を起こす可能性があるという問題が生じる。
【0016】
特許文献2の図1及び図2に開示された構成では、制御ICチップをダイボンドしたアイランドが回路的にGNDであるのに対し、スイッチングトランジスタチップをダイボンドしたアイランドは100V以上の電圧振幅を持つため、このアイランド間の容量結合により、制御ICの回路が誤動作を起こす可能性があるという問題が生じる。誤動作を防ぐためにはアイランド間の容量を減らす必要があり、そのためにある一定以上の間隔が必要である。しかしこの従来技術にはその記載及び示唆がない。
【0017】
スイッチングトランジスタは消費電力が大きく、発熱が大きい。一方制御ICは安定動作のために温度上昇を避けた方がよい。この従来技術は、スイッチングトランジスタで発生した熱を制御ICに伝えにくくする効果があるが、その効果を出すために必要なアイランド間隔については記載及び示唆がない。
【0018】
また、大容量電源でスイッチングトランジスタの放熱対策が必要な場合、スイッチングトランジスタが搭載されているアイランドのみをパッケージ裏面から露出させて外部放熱板に接続する必要があり、フレーム構造が極めて複雑となり、コストも高くなる。
【0019】
本発明の目的は、チップサイズを縮小することができ、低コスト化が可能となる出力制御装置を提供することにある。
【課題を解決するための手段】
【0020】
本発明に係る出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備え、前記スイッチングトランジスタを横型パワーMOSFETによって構成したことを特徴とする。
【0021】
上記特徴によれば、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタが、横型パワーMOSFETによって構成される。横型パワーMOSFETは、寄生JFETが存在しないため、ゲート電極を短くすることができる。このため、ゲート容量を低減することができ、制御ICの出力電流を削減することができる。従って、制御ICに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となる。
【0022】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御することが好ましい。
【0023】
上記構成によれば、AC/DC電源の出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0024】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0025】
上記構成によれば、LEDバックライト回路またはLEDを負荷とする回路に設けられた出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0026】
本発明に係る出力制御装置では、前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0027】
上記構成によれば、スイッチング型DC/DCコンバータに設けられた出力制御装置における制御ICのチップサイズを縮小することができ、低コスト化が可能となる。
【0028】
本発明に係る他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップを横型パワーMOSFETによって構成したことを特徴とする。
【0029】
この特徴によれば、スイッチングトランジスタと制御ICとを別チップで構成しているので、1チップ構成に比較して、プロセスコストを低減することができる。また、スイッチングトランジスタと制御ICとを1パッケージで構成しているので、2パッケージ構成に比べ、小型化、低コスト化することができる。
【0030】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載することが好ましい。
【0031】
上記構成によれば、2パッケージ構成と比較して、スイッチングトランジスタと制御ICとはほぼ同一温度になるため、制御IC側でスイッチングトランジスタの温度を検出することができる。さらに、放熱を良好に出来る裏面露出フレームにも対応することができる。
【0032】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、e0:真空の誘電率、em:制御ICチップのモールド樹脂の比誘電率、Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、V:スイッチングトランジスタチップでの電圧振幅、Rc:制御ICチップの制御回路インピーダンス、BW:制御ICチップの制御回路の帯域幅、Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、とすると、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足することが好ましい。
【0033】
上記構成によれば、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ICチップへの伝達を低減することができる。
【0034】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの少なくとも一方を搭載したアイランドと、前記アイランドに接続されたリード端子とをさらに備えることが好ましい。
【0035】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ICチップへの伝熱を大きく低減することができる。このような放熱のためのリード端子は、ダミー(NC)ピンによって構成してもよい。
【0036】
本発明に係る他の出力制御装置では、前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【0037】
上記構成によれば、制御ICチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源(スイッチングトランジスタチップ)から遠ざけることができる。
【0038】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップと反対側に配置されたドレイン取り出し端子を有することが好ましい。
【0039】
上記構成によれば、スイッチングトランジスタチップのレイアウトにおいて、ノイズの放出源となるドレイン取り出し端子を制御ICチップから遠い位置に配置することができる。
【0040】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ICチップのグランド用リード端子とをさらに備えることが好ましい。
【0041】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ICチップのグランド電流からある程度分離することができるので、スイッチングトランジスタチップから制御ICチップへのグランドを経由したノイズの回り込みを軽減することができる。
【0042】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載し、前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されていることが好ましい。
【0043】
上記構成によれば、制御ICチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【0044】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ICチップを搭載したチップアイランドとをさらに備え、前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されていることが好ましい。
【0045】
上記構成によれば、制御ICチップのグランドをアイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの回り込みをさらに低減することができる。
【0046】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップよりも薄いことが好ましい。
【0047】
上記構成によれば、スイッチングトランジスタチップのRthを小さくすることができる。2パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けないが、1パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【0048】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップの裏面は、Agペーストによってダイボンドされていることが好ましい。
【0049】
上記構成によれば、横型パワーMOSFETの電流はチップの表面を流れ、チップの裏面を流れないので、低コストのAgペーストを採用することが可能である。
【0050】
本発明に係る他の出力制御装置では、前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【0051】
上記構成によれば、制御ICチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【0052】
本発明に係る他の出力制御装置では、前記アイランドは、前記スイッチングトランジスタチップと前記制御ICチップとの間に形成されたスリットを有することが好ましい。
【0053】
上記構成によれば、スイッチングトランジスタチップと制御ICチップとの間に形成されたスリットによって、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達の低減とフレーム一括成型を同時に実現することができる。
【0054】
本発明に係る他の出力制御装置では、前記スリットの幅は、0.5mm以上であることが好ましい。
【0055】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を効果的に低減することができる。
【0056】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタのグランド用リード端子が前記スリットを有したアイランドに接続されていることが好ましい。
【0057】
上記構成によれば、制御ICチップのグランドを、アイランドに接続しないリード端子にワイヤ接続することにより、スイッチングトランジスタチップからのノイズの変わり込みをさらに低減することができる。
【0058】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、前記制御ICチップを搭載するチップアイランドとをさらに備えることが好ましい。
【0059】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。また、横型パワーMOSFETによって構成されたスイッチングトランジスタを搭載したトランジスタアイランドの材料を、低熱抵抗率の材料に変更することができる。
【0060】
本発明に係る他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上であることが好ましい。
【0061】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。
【0062】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、AC/DC電源の出力電圧を制御することが好ましい。
【0063】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、AC/DC電源の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0064】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0065】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、LEDバックライト回路またはLEDを負荷とする回路の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0066】
本発明に係る他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0067】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、スイッチング型DC/DCコンバータの効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0068】
本発明に係るさらに他の出力制御装置は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、前記制御ICチップを搭載したチップアイランドと、前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、前記スイッチングトランジスタチップは、縦型パワーMOSFETによって構成されていることを特徴とする。
【0069】
この特徴によれば、スイッチングトランジスタチップと制御ICチップとを電気的に絶縁すると同時に、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。また、スイッチングトランジスタチップを構成する縦型パワーMOSFETを搭載するアイランドを低熱抵抗率の材料に変更することができる。
【0070】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上であることが好ましい。
【0071】
上記構成によれば、スイッチングトランジスタチップで発生した熱の制御ICチップへの伝達を大きく低減することができる。
【0072】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、e0:真空の誘電率、em:制御ICチップのモールド樹脂の比誘電率、Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、V:スイッチングトランジスタチップでの電圧振幅、Rc:制御ICチップの制御回路インピーダンス、BW:制御ICチップの制御回路の帯域幅、Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、とすると、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足することが好ましい。
【0073】
上記構成によれば、dc≧e0・em・Sc・(V/Vnc)・BW・Rcを満足するほどに距離を離すので、スイッチングトランジスタチップからのスイッチングノイズの制御ICチップへの伝達を低減することができる。
【0074】
本発明に係るさらに他の出力制御装置では、前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備えることが好ましい。
【0075】
上記構成によれば、スイッチングトランジスタチップからの発熱を、アイランドに接続されたリード端子を通して放熱することができ、制御ICチップへの伝熱を大きく低減することができる。
【0076】
本発明に係るさらに他の出力制御装置では、前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有することが好ましい。
【0077】
上記構成によれば、制御ICチップ上のレイアウトにおいて、スイッチングトランジスタチップに近い側にデジタル回路を配置することによって、ノイズに敏感なアナログ回路をノイズ源(スイッチングトランジスタチップ)から遠ざけることができる。
【0078】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップのグランド用リード端子と、前記制御ICチップのグランド用リード端子とをさらに備えることが好ましい。
【0079】
上記構成によれば、スイッチングトランジスタチップのソース電流を、制御ICチップのグランド電流から完全に分離することができるので、スイッチングトランジスタチップから制御ICチップへのグランドを経由したノイズの回り込みを軽減することができる。
【0080】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、前記制御ICチップよりも薄いことが好ましい。
【0081】
上記構成によれば、スイッチングトランジスタチップのRthを小さくすることができる。2パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けないが、1パッケージの場合は、制御ICチップはスイッチングトランジスタチップからの発熱の影響を受けるため、特に放熱が重要になる。
【0082】
本発明に係るさらに他の出力制御装置では、前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされていることが好ましい。
【0083】
上記構成によれば、制御ICチップに対するスイッチングトランジスタチップの発熱の影響を小さくすることができる。
【0084】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御することが好ましい。
【0085】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、AC/DC電源の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0086】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御することが好ましい。
【0087】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、LEDバックライト回路またはLEDを負荷とする回路の効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0088】
本発明に係るさらに他の出力制御装置では、前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御することが好ましい。
【0089】
上記構成によれば、制御ICチップから駆動する横型パワーMOSFETのゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なくすることができる。このため、そのL、C及びR成分によるスイッチング損失を低減することができ、スイッチング型DC/DCコンバータの効率を向上させることができるとともに、制御ICの出力電流を抑え、制御ICのチップサイズの縮小化ができる。
【0090】
本発明に係るAC/DC電源装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0091】
本発明に係るLEDを負荷とする回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0092】
本発明に係るLEDバックライト回路装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【0093】
本発明に係るスイッチング型DC/DCコンバータ装置は、本発明に係る出力制御装置を用いたことを特徴とする。
【発明の効果】
【0094】
本発明に係る出力制御装置は、以上のように、スイッチングトランジスタを横型パワーMOSFETによって構成したので、制御ICに設けられた出力トランジスタの小型化が可能となり、チップサイズを縮小することができ、低コスト化が可能となるという効果を奏する。
【0095】
本発明に係る他の出力制御装置は、以上のように、スイッチングトランジスタと制御ICとを別チップで構成しているので、1チップ構成に比較して、プロセスコストを低減することができるという効果を奏する。また、スイッチングトランジスタと制御ICとを1パッケージで構成しているので、2パッケージ構成に比べ、小型化、低コスト化することができるという効果を奏する。
【0096】
本発明では、スイッチングトランジスタとして裏面がソース(GND)であるという特徴を持つ横型パワーMOSFETを用いており、裏面がGNDである制御ICチップとスイッチングトランジスタチップとを(同電位である)同一アイランド上に搭載することが出来き低コスト化できる。
【0097】
加えて、この同一アイランドのスイッチングトランジスタチップと制御ICチップとの間にスリットを入れることにより、フレームの一括成型を用いながらも、同一アイランドの場合よりもスイッチングトランジスタチップで発生した熱の伝達の低減を実現できる。
【0098】
さらに、スイッチングトランジスタチップのアイランドと制御ICチップのアイランドとを分離することにより、スイッチングトランジスタチップで発生した熱が制御ICチップへ伝達することを大きく低減できる。また、発熱の大きいスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に変更することが出来る。
【発明を実施するための最良の形態】
【0099】
本発明の一実施形態について図1ないし図17に基づいて説明すると以下の通りである。
【0100】
(実施の形態1)
図1は、実施の形態1に係るAC/DC電源2の構成を示す回路図である。AC/DC電源2は、AC電源からDC5Vなどの電子機器への充電を行うACアダプター等に使用される。AC/DC電源2の方式の特徴は、制御IC4を用いて出力電圧を一定に保つようにしていることである。トランス11を境に1次側(高圧)と2次側(低圧)に分かれる。
【0101】
AC/DC電源2は、ダイオードブリッジ10を備えている。ダイオードブリッジ10は、AC電源入力端子9に入力された100V〜240Vの交流電圧を整流して1次回路側の出力電圧(DC140V〜DC340V)としてトランス11に供給する。トランス11は、1次側回路の出力を、2次側回路の出力電圧(5V、12V等)に変換してDC出力端子12から出力する。
【0102】
AC/DC電源2には、出力制御装置1が設けられている。出力制御装置1には、オン・オフの時間比率が制御されることによって出力電圧を制御するスイッチングトランジスタ3が設けられている。AC/DC電源2には、出力制御装置1によって制御された出力電圧に基づいて、フィードバック信号を生成するフィードバック回路13が設けられている。出力制御装置1は、フィードバック回路13からのフィードバック信号に基づいて、スイッチングトランジスタ3のオン・オフの時間比率を制御する制御IC4を有している。実施の形態1−6は、図1に示す制御IC4とスイッチングトランジスタ3との1パッケージ化に関している。
【0103】
図2(a)は、AC/DC電源2の出力制御装置1に設けられた横型パワーMOSFET14の構成を示す断面図であり、図2(b)は、縦型パワーMOSFET15の構成を示す断面図である。スイッチングトランジスタ3は、横型パワーMOSFET14によって構成されている。
【0104】
ここで、横型パワーMOSFETとは、電流がチップの表面とほぼ平行に流れるパワーMOSFETをいい、縦型パワーMOSFETは、電流がチップの厚さ方向に流れ、一般にドレインをチップ裏面から取り出すパワーMOSFETとして定義される。
【0105】
横型パワーMOSFET14は、縦型パワーMOSFET15で寄生的に存在する寄生J−FET18が無いため、ゲート電極16をゲート電極16aよりも短く出来る。そのため横型パワーMOSFET14はゲート容量17をゲート容量17aよりも低減でき、パワーMOSFETを駆動する電流を少なくすることができる。このため、制御IC4の出力電流が削減できる。そのため、制御IC4の出力トランジスタの小型化が可能となり、チップサイズの縮小が可能となる。すなわち制御IC4を低コスト化することができる。
【0106】
スイッチングトランジスタとして横型パワーMOSFET14を採用すると、ゲート容量17が低減できるため高速スイッチングが可能となり、電源モジュールのトランスを小型化することができる。
【0107】
このように構成されたAC/DC電源2においては、AC100V〜AC240VがAC電源入力端子9に入力されると、ダイオードブリッジ10にて交流を整流する。そして、スイッチングトランジスタ3により、トランス11に流れる電流をON、OFFし、トランス11を介して高電圧が低電圧に変換される。次に、フィードバック回路13は、DC出力端子12から出力されるDC出力電圧を監視し、その情報を表わすフィードバック信号を制御IC4に伝える。
【0108】
制御IC4は、出力電圧に対応したフィードバック信号を受けて、所望の電圧よりも出力電圧が高い場合は、スイッチングトランジスタ3のオフ時間の比率を上げトランス11に流れる電流を少なくし、出力電圧が所望の電圧よりも低い場合はオン時間の比率を上げ電流を多くする。この制御により出力電圧を一定に保つ。
【0109】
(実施の形態2)
図3(a)は、実施の形態2に係る出力制御装置1aの構成を示す平面図であり、図3(b)は、図3(a)に示す面AAに沿った断面図である。図4(a)は、出力制御装置1aに設けられたスイッチングトランジスタチップ3aを構成する横型パワーMOSFET14の構成を示す断面図であり、図4(b)は、縦型パワーMOSFET15の構成を示す断面図である。
【0110】
出力制御装置1aは、パッケージ5を備えている。パッケージ5には、長方形状をした板状のアイランド6が設けられている。アイランド6の上には、スイッチングトランジスタチップ3aと制御ICチップ4aとが距離dcの間隔を空けて設けられている。スイッチングトランジスタチップ3aは、横型パワーMOSFET14によって構成されている。
【0111】
図4(b)に示す縦型パワーMOSFET15を用いた従来のスイッチングトランジスタチップは、裏面がドレイン電極のため、0〜700Vの電圧で変動する。このため容易に制御ICチップ(裏面GND)と同一アイランドに搭載することが出来ない。
【0112】
本実施の形態で用いる図4(a)の横型パワーMOSFET14を用いたスイッチングトランジスタチップ3aでは裏面がソースと同電位のためGNDにすることができ、制御ICチップ4aと同一のアイランドに搭載できる。
【0113】
このように、横型パワーMOSFETチップの裏面はソース(GND接地)であり、制御ICチップの裏面と同電位のため、絶縁シートやアイランドの特別な加工なしに同一アイランドに搭載でき、低コストにできる。さらに、出来るだけ微細化したプロセスで製造することが好ましい制御ICチップと、デザインルールが大きいパワーMOSFETとを、それぞれ最適なプロセスを用いて作成できるため、ワンチップで作成した場合と比較してプロセスコストを低減することができる。
【0114】
また、2パッケージで実現した場合よりもパッケージコストを低減することができ、小型化も可能となる。
【0115】
スイッチングトランジスタチップ3aと制御ICチップ4aとを同一パッケージに配置したため、制御ICチップ4a側でスイッチングトランジスタチップ3aの温度を検出することが可能となる。さらに、アイランドが同一電位のため、裏面露出フレームに対応することができ、放熱に優れる。
【0116】
パッケージ5には、リード端子7a・7b・7c・7dが設けられており、これらのリード端子7a・7b・7c・7dは、制御ICチップ4aにワイヤボンディングされている。リード端子7dは、制御ICチップ4aのグランド用リード端子である。パッケージ5には、さらにリード端子7e・7f・7g・7hが設けられており、これらのリード端子7e・7f・7g・7hは、スイッチングトランジスタチップ3aにワイヤボンディングされている。リード端子7hは、スイッチングトランジスタチップ3aのグランド用リード端子である。
【0117】
リード端子7d・7h・7gは、アイランド6に接続されることによって、アイランド6を構成する金属の熱伝導率はモールド樹脂よりも優れているため放熱に優れる。このため、リード端子(ソースピン、GNDピン)をアイランドに接続することで、スイッチングトランジスタチップ3aからアイランド6に伝わった熱をリード端子(ソースピン、GNDピン)を経由して基板のGNDに逃すことが出来る。ダミー(NC)ピンを放熱用に用いることにより、さらに放熱に優れた構成を得ることができる。
【0118】
制御ICチップとスイッチングトランジスタチップとを2チップ構成にすることにより、開発期間が短縮されるという効果が得られる。制御ICチップとスイッチングトランジスタチップとを個別に開発できるので、仕様変更のある場合、その変更があるチップのみの対応で済み、変更のない側のチップは対応の必要がなくなるからである。
【0119】
また、開発期間短縮による開発コスト低減の効果も得られる。またそれ以外に次のような開発コスト低減効果も得られる。1チップ構成の場合、制御ICチップとスイッチングトランジスタチップとのいずれか一方で仕様変更が必要になった場合でも、例えばマスク17枚の変更が必要となる。これに対し、2チップ構成の場合は変更が生じた側のチップのマスク変更だけで済み、例えば制御ICチップであれば13枚、スイッチングトランジスタチップであれば9枚の変更となる。プロセスコストは、マスク枚数にほぼ比例するので、マスク変更にかかる費用が、例えば、約37%減少する。
【0120】
また、負荷の種類に対応するラインナップの開発期間が短くなる。すなわち、2チップ構成の場合は、負荷の種類が変わった場合、ほとんどはスイッチングトランジスタの交換のみで対応できる。このため、スイッチングトランジスタのみの開発で多くの負荷の種類に対応するラインナップをそろえることができ、開発期間が短くて済むという効果を奏する。
【0121】
図5は、AC/DC電源を1パッケージ化する効果を説明するための図である。AC/DCスイッチング電源において、スイッチングトランジスタ3と制御IC4とを1パッケージ化すると、制御IC4から、駆動するパワーMOSFET(スイッチングトランジスタ3)のゲートまでの間のリードがなくなり、配線も短くなり、配線のL、C及びR成分を少なく出来る。従って、そのL、C、R成分によるスイッチング損失を低減でき、電源の効率を向上させる事が出来る。また、1パッケージ化することにより、効率低下の原因となるスイッチングトランジスタの波形の歪が取り除かれるという効果を奏する。
【0122】
図6は、出力制御装置に設けられたスイッチングトランジスタチップ3aと制御ICチップ4aとの配置を説明するための平面図である。制御ICチップ4aにおいて、ノイズに弱いアナログ回路領域20をスイッチングノイズの発生源となるスイッチングトランジスタチップ3aから遠い方に配置し、ノイズに強いデジタル回路領域19をスイッチングトランジスタチップ3aから近いほうにレイアウトすることにより、制御ICチップ4aがノイズに強くなる。
【0123】
ノイズの発生源となるスイッチングトランジスタ3aのドレイン取り出し端子28を制御ICチップ4aから遠いところに配置することにより、制御ICチップ4aへのノイズの伝達を減らすことができる。
【0124】
図7は、出力制御装置に設けられたリード端子を説明するための平面図である。スイッチングトランジスタ3aのグランドピンとしてリード端子7hを設け、制御ICチップ4aのグランドピンとしてリード端子7dを設けると、スイッチングトランジスタチップ3aのソースに流れた電流が制御ICチップ4a側のGNDピンであるリード端子7dに流れることを低減出来るため、スイッチングトランジスタチップ3aに流れる電流による制御ICチップ4aのGND電位の変動の影響を減らすことができる。
【0125】
また、制御ICチップ4aとスイッチングトランジスタチップ3aとのGNDピンを別にして、スイッチングトランジスタチップ3aのソースピンのみアイランド6に接続し、制御ICチップ4aのGNDピンであるリード端子7dはアイランド6に接続せず、制御ICチップ4aのGNDピンであるリード端子7dは、アイランド6と分離し、制御ICチップ4aとワイヤーで接続する。
【0126】
このように構成すると、スイッチングトランジスタチップ3aのソースに流れた電流が制御ICチップ4a側のGNDに流れないように出来るため、スイッチングトランジスタチップ3aに流れる電流による制御ICチップ4aのGND電位変動の影響を減らせると同時に、スイッチングトランジスタチップ3aの放熱効果も得られる。
【0127】
スイッチングトランジスタチップはドレインからソースに電流が流れるため発熱する部分はチップ表面となり、この部分で発生した熱はチップの厚さ方向に伝わり裏面より放出する。ここでスイッチングトランジスタチップ3aの厚みを、P−subの厚みD3を小さくすることで薄くすることにより放熱特性が良好になる。
【0128】
図8は、出力制御装置に設けられたスイッチングトランジスタチップ3aと制御ICチップ4aとの間の距離を説明するための図である。
【0129】
スイッチングトランジスタのドレイン端は、AC電源を整流して作られた電圧が印加されるので、スイッチング動作により200V以上の電圧振幅が発生する。チップ間容量Cmは真空の誘電率e0、モールド樹脂の比誘電率em、2つのチップが向かい合う面積をSc、チップ間距離をdcとして、
Cm=e0・em・(Sc/dc)、
のように表わされる。
【0130】
またスイッチングトランジスタでの電圧振幅をV、制御回路インピーダンスをRc、制御回路の帯域幅をBWとすると、制御回路内ノードに発生するノイズ電圧Vncは、
Vnc=Cm(dV/dt)・Rc
=Cm・V・BW・Rc
=e0・em・(Sc/dc)・V・BW・Rc
で表わされる。
【0131】
従って、制御回路内に発生するノイズ電圧をVnc以下に抑えるために必要なチップ間距離dcは、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
となる。
【0132】
例として今、Scを2mm2、emを4.5、スイッチングトランジスタの電圧振幅Vを200V、制御回路インピーダンスRcを100kΩ、制御回路の帯域幅BWを10kHz、また制御回路内ノイズ電圧Vncを例えばA/Dコンバータ精度より10mV以下に収めるとすると、必要なチップ間距離は2mm以上と求められる。
【0133】
ここで、Vncは、(Sc/dc)に比例し、一方、Scはチップ厚と2個のチップが向かい合う辺の長さで決まる。チップ厚をほぼ一定、2個のチップが向かい合う辺の長さをWcとすると、Vncは、(Wc/dc)に比例する。本例のSc=2mm2はWc=1.5mmの場合に相当するので、この場合(Wc/dc)=0.75となる。ここからVnc≦10mVのために必要なdcは、
dc≧1.3×Wc
とチップが向かい合う辺の長さとの比の形で求められる。
【0134】
このように、スイッチングトランジスタチップ3aと制御ICチップ4aとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップ4aのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップ3aと制御ICチップ4aとが向かい合う面積、
V:スイッチングトランジスタチップ3aでの電圧振幅、
Rc:制御ICチップ4aの制御回路インピーダンス、
BW:制御ICチップ4aの制御回路の帯域幅、
Vnc:制御ICチップ4aの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する。
【0135】
縦型パワーMOSFET15は、チップ裏面がドレイン電極となるため、低抵抗で高価な共晶ハンダによるダイボンドが必要だが、横型パワーMOSFET14の電流はチップ表面を流れ、チップ裏面に電極がないため低コストのAgペーストでダイボンドすることが出来る。
【0136】
(実施の形態3)
図9(a)は、実施の形態3に係る出力制御装置1bの構成を示す平面図であり、図9(b)は、図9(a)に示す面A1A1に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0137】
実施の形態3に係る出力制御装置1bが、実施の形態2に係る出力制御装置1aと異なる点は、アイランド6aにスリット8を形成した点である。
【0138】
スリット8の幅を0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0139】
図10(a)は、出力制御装置1bに設けられたアイランド6aに形成されたスリット8の熱伝達抑止効果を説明するための回路モデルを示す図であり、図10(b)は、上記回路モデル内素子を物理的に説明するための図である。図10(a)に示すモデルは熱的回路を電気回路に置き換えて表現したもので、回路内の素子は物理的には図10(b)に示すように、スイッチングトランジスタの発熱や各部分の熱抵抗を表わしている。
【0140】
図10(b)におけるスイッチングトランジスタチップの消費電力を電流源に、各部分の熱抵抗を電気抵抗に置き換えると、図10(a)に示すような回路が出来る。アイランド1パッケージ熱抵抗、アイランド2パッケージ熱抵抗は、アイランド1、アイランド2からパッケージ外に放散される際の熱抵抗であり、モールド樹脂、リードフレームなどによる熱の放散効果を含んでいる。アイランド1熱抵抗、アイランド2熱抵抗はアイランド金属そのものの熱抵抗である。アイランド間熱抵抗は、アイランド間スリットの間に埋められているモールド樹脂の熱抵抗である。
【0141】
Rthmは、
モールド樹脂の熱伝導率Gthm、熱伝導断面積Sth、アイランド間距離diを用いて、
Rthm=di/(Sth・Gthm)、
のように表わされる。
【0142】
今、diを0.5mm、Sthを3mm2、Gthmを0.6W/m・KとするとRthmは278℃/Wと求められる。
【0143】
また、スイッチングトランジスタの消費電力を1W、アイランド1パッケージ熱抵抗Rthp1、アイランド2パッケージ熱抵抗Rthp2をそれぞれ100℃/W、アイランド1熱抵抗Rthi1、アイランド2熱抵抗Rthi2を150℃/Wとして制御ICアイランドにおける温度上昇を求めると、11℃となる。
【0144】
一方、Rthmを0℃/W、すなわちスイッチングトランジスタと制御ICの双方を共通のアイランドにダイボンドした場合は、制御ICアイランドにおける温度上昇は20℃と求められる。
【0145】
一般のモールド樹脂の熱伝導率は、リードフレームの材料として用いられる42アロイの1/20以下であり、アイランド間が0.5mmあればスイッチングトランジスタから制御ICへの熱伝導の抑止効果が得られる。
【0146】
さらに熱伝導の抑止効果を得るためには、制御ICチップ4aを熱伝導率の低い樹脂でコーティングしたのち、両チップを樹脂封止する。
【0147】
このとき、スリット8の効果により、熱伝導率の高いアイランドから直接伝わる熱が減り、樹脂を介して伝わる熱が多くなる。したがって、制御ICチップ4aを熱伝導率の低い樹脂でコーティングすることにより制御ICチップ4aへの熱の伝わりを低下させることができる。
【0148】
実施の形態3によれば、アイランドにスリットを形成したので、スイッチングトランジスタチップで発生した熱が制御ICチップへ伝達することを低減することとフレーム一括成型とを同時に実現することができる。
【0149】
必要なチップ間距離dcの下限値を定めているため、実施の形態2と同様の効果が得られる。
【0150】
また、アイランドにリード端子を接続しているので、実施の形態2と同様の効果が得られる。また、制御ICチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態2と同様の効果が得られる。また、制御ICチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態2と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態2と同様の効果が得られる。また、Agペーストを用いたので、実施の形態2と同様の効果が得られる。
(実施の形態4)
図11(a)は、実施の形態4に係る出力制御装置1cの構成を示す平面図であり、図11(b)は、図11(a)に示す面A2A2に沿った断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0151】
実施の形態4に係る出力制御装置1cが、実施の形態2に係る出力制御装置1aと異なる点は、アイランドを分離して、スイッチングトランジスタチップ3aを搭載するトランジスタアイランド6cと、制御ICチップ4aを搭載するチップアイランド6bとを設けた点である。
【0152】
横型パワーMOSFETチップと制御ICチップとを、分離したアイランドにそれぞれ実装したので、スイッチングトランジスタチップ3aから発生した熱が、アイランドを介してダイレクトに制御ICチップ4aに伝わることを防ぐことが出来るので、同一アイランドの場合よりも熱の影響を低減することができる。このため、制御ICチップ4aの裏面に絶縁シート入れなくてもよく、低コストを実現できる。また、アイランドが分離しているため、発熱の多いスイッチングトランジスタのトランジスタアイランド6cのみを低熱抵抗率の材料に換え、低コストで高放熱な構成にすることが出来る。
【0153】
トランジスタアイランド6cとチップアイランド6bとの間の距離D4を、0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0154】
実施の形態4によれば、必要なチップ間距離dcの下限値を定めているため、実施の形態2と同様の効果が得られる。また、アイランドにリード端子を接続しているので、実施の形態2と同様の効果が得られる。また、制御ICチップ上の回路レイアウトおよびスイッチングトランジスタのドレイン取り出し端子の配置を工夫しているので、実施の形態2と同様の効果が得られる。また、制御ICチップとスイッチングトランジスタチップとでグランドを別ピンにしているので、実施の形態2と同様の効果が得られる。また、スイッチングトランジスタチップを薄くしたので、実施の形態2と同様の効果が得られる。また、Agペーストを用いたので、実施の形態2と同様の効果が得られる。また、制御ICチップに樹脂コートしたので、実施の形態2と同様の効果が得られる。
【0155】
(実施の形態5)
図12(a)は、実施の形態5に係る出力制御装置1dの構成を示す平面図であり、図12(b)は、図12(a)に示す面A3A3に沿った断面図である。図13は、出力制御装置1dに設けられたスイッチングトランジスタチップ3bを構成する縦型パワーMOSFETの構成を示す断面図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0156】
実施の形態5に係る出力制御装置1dが、実施の形態4に係る出力制御装置1cと異なる点は、スイッチングトランジスタ3bを縦型パワーMOSFETによって構成した点である。
【0157】
縦型パワーMOSFET(図4(b))を用いて、スイッチングトランジスタチップ3bと制御ICチップ4aとをアイランドを分離して同一パッケージに封止する場合に、スイッチングトランジスタ3bから発生するノイズ、熱の影響を低減するためのアイランド間隔の具体的な数値を定め、また、リードフレームやレイアウトに工夫をして制御ICへの影響を少なくする。以下、具体的に説明する。
【0158】
縦型パワーMOSFETチップと制御ICチップとを、分離したアイランドにそれぞれ実装すると、2つのチップを電気的に絶縁し、スイッチングノイズや熱の伝達を大きく低減することができる。また、制御ICチップの裏面に絶縁シート入れなくともよく、低コストを実現することができる。このように、低コストと制御ICチップの熱的分離とが同時に実現できる。また、アイランドを分離しているため、発熱の多いスイッチングトランジスタのアイランドのみを低熱抵抗率の材料に換えることができ、低コストで高放熱に出来る。
【0159】
アイランド間距離D4を0.5mm以上にすると、アイランド間の熱伝達を抑えることができ、制御ICチップ4aの温度上昇を防ぐことができる。
【0160】
チップ間距離dcは、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc、
で表わされる距離とする。
【0161】
但し、e0は真空の誘電率、emはモールド樹脂の比誘電率、Scは2つのチップが向かい合う面積、Vはスイッチングトランジスタでの電圧振幅、Rcは制御回路インピーダンス、BWは制御回路の帯域幅、Vncは制御回路内で許されるノイズの電圧振幅を表わす。
【0162】
このように構成すると、I=C(dV/dt)で規定されるカップリングノイズを減らすことができる。
【0163】
リード端子とアイランドとを接続させると、アイランドを構成する金属の熱伝導率はモールド樹脂よりも優れているため、放熱に優れた構成を得ることができる。
【0164】
制御ICチップ4aのアナログ回路領域を、スイッチングトランジスタチップ3bから遠くなる位置にレイアウトすると、制御ICチップ4aにおいて、ノイズに弱いアナログ回路領域を、スイッチングノイズの発生源となるスイッチングトランジスタチップ3bから遠い方に配置し、ノイズに強いデジタル回路領域を近いほうにレイアウトすることにより、制御ICチップ4aがノイズに強くなる。
【0165】
制御ICチップ4aとスイッチングトランジスタ3bのGNDピンを別にすると(リード端子7h、7d)、スイッチングトランジスタ3bのソースに流れた電流が制御ICチップ側のGNDピンに流れないように出来るため、スイッチングトランジスタ3bに流れる電流による、制御ICチップ4aのGND電位変動の影響を減らせる。
【0166】
スイッチングトランジスタチップ3bのチップの厚みを減らすと、スイッチングトランジスタチップ3bで発生した熱は、主に裏面からトランジスタアイランド6cへ放熱される。チップを薄くすることにより熱抵抗が低下し、放熱に優れた構成を得ることができる。デバイスの耐圧はN−エピタキシャル層に依存するため、チップを薄くしても耐圧に影響しない。
【0167】
制御ICチップ4aを熱伝導率の低い樹脂でコーティングした後、両チップを樹脂封止すると、アイランドが分離しているためスイッチングトランジスタチップ3bで発生した熱は樹脂を介して制御ICチップ4aに伝わる。制御ICチップ4aを熱伝導率の低い樹脂でコーティングすることにより制御ICチップ4aへの熱の伝わりを低下させることができる。
【0168】
(実施の形態6)
前述した実施の形態に係る出力制御装置は、AC/DC電源に設けられる例を説明した。しかしながら、本発明はこれに限定されない。本発明に係る出力制御装置は、例えば、LEDバックライト回路、調光機能付きLED照明回路、またはスイッチング型DC/DCコンバータに設けても良い。
【0169】
図14は、実施の形態6に係るLEDバックライト回路2aの構成を示す回路図である。LEDバックライト回路2aは、昇圧回路22を備えている。昇圧回路22は、所定のDC入力(たとえば25V)を高いDC電圧(たとえば60V)に昇圧して出力する。昇圧されたDC電圧は、LEDに供給される。昇圧回路22には、出力制御装置1が設けられている。出力制御装置1は、オン・オフの時間比率が制御されることによってDC電圧を制御するスイッチングトランジスタ3を有している。
【0170】
LEDバックライト回路2aは、フィードバック回路13を有している。フィードバック回路13は、LEDに流れる電流を検出してフィードバック信号を制御IC4に供給する。制御IC4は、フィードバック信号に基づいて、LEDに流れる電流を監視し、適切な電流が出力されるように、スイッチングトランジスタ3のオンオフ時間を制御する。LED負荷の場合は制御IC4を用いてDC出力の電流を所望の値になるように制御する。このアプリケーション回路には、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0171】
図15は、実施の形態6に係る調光機能付きLED照明回路2bの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0172】
図15に示す調光機能付きLED照明回路2bは、図14のLED23とGNDとの間に調光用スイッチングトランジスタ24を付加したものである。調光用スイッチングトランジスタ24も裏面がGNDであり、制御IC4の裏面と共通電位に出来る。このため、このアプリケーション回路は、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0173】
図16は、実施の形態6に係るスイッチング型DC/DCコンバータ2cの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0174】
スイッチング型DC/DCコンバータ2cは、昇圧回路22aを備えている。昇圧回路22aは、所定のDC入力(たとえば12V)を高いDC電圧(たとえば24V)に昇圧して出力する。
【0175】
昇圧回路22には、出力制御装置1が設けられている。出力制御装置1は、オン・オフの時間比率が制御されることによってDC電圧を制御するスイッチングトランジスタ3を有している。
【0176】
スイッチング型DC/DCコンバータ2cは、フィードバック回路13を有している。フィードバック回路13は、出力電圧を検出してフィードバック信号を制御IC4に供給する。制御IC4は、フィードバック信号に基づいて、出力電圧を監視し、適切な電圧が出力されるように、スイッチングトランジスタ3のオンオフ時間を制御する。このアプリケーション回路には、前述した実施の形態1〜5の出力制御装置を適用することができる。
【0177】
図17は、実施の形態6に係る他のスイッチング型DC/DCコンバータ2dの構成を示す回路図である。前述した構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0178】
スイッチング型DC/DCコンバータ2dは、降圧回路25を備えている。降圧回路25は、所定のDC入力(たとえば12V)を低いDC電圧(たとえば3.3V)に降圧して出力する。スイッチング型DC/DCコンバータ2dは、ACアダプターの場合と同様に制御IC4を用いてDC出力の電圧を一定に保つ。
【0179】
ここで、図14〜図16までのアプリケーション回路はすべて横型N−chパワーMOSFETによるスイッチングトランジスタとP−sub上に形成されたCMOSで作製された制御ICとを前提としていた。これに対して、図17に示すアプリケーション回路では、スイッチングトランジスタ3として横型P−chパワーMOSFETを用い、さらに制御IC4としてN−sub上に形成したCMOSで回路を構成することで、本発明の実施の形態の技術を適用することができる。
【0180】
P−chパワーMOSFETは、図4(a)においてPとNの導電体をすべて逆にすることで実現できる。P−chパワーMOSFETとN−sub上に形成したCMOSとはいずれもチップ裏面が回路の中での最高電位となり、図17のアプリケーション回路の場合、DC電源入力端子を双方のチップ裏面電位とすることにより、2個のチップの裏面を同電位とすることができる。このようにして2個のチップは共通アイランドにダイボンドすることができ、本発明の実施の形態の技術を適用することができる。
【0181】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0182】
本発明は、オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備えた出力制御装置に適用することができる。この出力制御装置は、例えば、AC/DC電源、LEDバックライト回路またはLEDを負荷とする回路、及びスイッチング型DC/DCコンバータに適用することができる。
【図面の簡単な説明】
【0183】
【図1】実施の形態1に係るAC/DC電源の構成を示す回路図である。
【図2】(a)は、上記AC/DC電源の出力制御装置に設けられた横型パワーMOSFETの構成を示す断面図であり、(b)は、縦型パワーMOSFETの構成を示す断面図である。
【図3】(a)は、実施の形態2に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面AAに沿った断面図である。
【図4】(a)は、上記出力制御装置に設けられたスイッチングトランジスタチップを構成する横型パワーMOSFETの構成を示す断面図であり、(b)は、縦型パワーMOSFETの構成を示す断面図である。
【図5】AC/DC電源を1パッケージ化する効果を説明するための図である。
【図6】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ICチップとの配置を説明するための平面図である。
【図7】上記出力制御装置に設けられたリード端子を説明するための平面図である。
【図8】上記出力制御装置に設けられたスイッチングトランジスタチップと制御ICチップとの間の距離を説明するための図である。
【図9】(a)は、実施の形態3に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A1A1に沿った断面図である。
【図10】(a)は、上記出力制御装置に設けられたアイランドに形成されたスリットの熱伝達抑止効果を説明するための回路モデルを示す図であり、(b)は、上記回路モデル内素子を物理的に説明するための図である。
【図11】(a)は、実施の形態4に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A2A2に沿った断面図である。
【図12】(a)は、実施の形態5に係る出力制御装置の構成を示す平面図であり、(b)は、(a)に示す面A3A3に沿った断面図である。
【図13】上記出力制御装置に設けられたスイッチングトランジスタを構成する縦型パワーMOSFETの構成を示す断面図である。
【図14】実施の形態6に係るLEDバックライト回路の構成を示す回路図である。
【図15】実施の形態6に係る調光機能付きLED照明回路の構成を示す回路図である。
【図16】実施の形態6に係るスイッチング型DC/DCコンバータの構成を示す回路図である。
【図17】実施の形態6に係る他のスイッチング型DC/DCコンバータの構成を示す回路図である。
【符号の説明】
【0184】
1 出力制御装置
2 AC/DC電源
2a LEDバックライト回路
2b 調光機能付きLED照明回路
2c スイッチング型DC/DCコンバータ
3 スイッチングトランジスタ
3a、3b スイッチングトランジスタチップ
4 制御IC
4a 制御ICチップ
5 パッケージ
6、6a アイランド
6b チップアイランド
6c トランジスタアイランド
7a〜7h リード端子
8 スリット
9 AC電源入力端子
10 ダイオードブリッジ
11 トランス
12 DC出力端子
13 フィードバック回路
14 横型パワーMOSFET
15 縦型パワーMOSFET
16、16a ゲート電極
17、17a ゲート容量
18 J−FET
19 デジタル回路
20 アナログ回路
21 ソースパッド
22、22a 昇圧回路
23 LED証明用チップ
24 調光用スイッチングトランジスタ
25 降圧回路
28 ドレイン取り出し端子
D1、D2 距離
D3 厚み
D4、C5 距離
【特許請求の範囲】
【請求項1】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、
前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備え、
前記スイッチングトランジスタを横型パワーMOSFETによって構成したことを特徴とする出力制御装置。
【請求項2】
前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御する請求項1記載の出力制御装置。
【請求項3】
前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項1記載の出力制御装置。
【請求項4】
前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項1記載の出力制御装置。
【請求項5】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、
前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーMOSFETによって構成したことを特徴とする出力制御装置。
【請求項6】
前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載した請求項5記載の出力制御装置。
【請求項7】
前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、
V:スイッチングトランジスタチップでの電圧振幅、
Rc:制御ICチップの制御回路インピーダンス、
BW:制御ICチップの制御回路の帯域幅、
Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する請求項5記載の出力制御装置。
【請求項8】
前記スイッチングトランジスタチップと前記制御ICチップとの少なくとも一方を搭載したアイランドと、
前記アイランドに接続されたリード端子とをさらに備える請求項5記載の出力制御装置。
【請求項9】
前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項5記載の出力制御装置。
【請求項10】
前記スイッチングトランジスタチップは、前記制御ICチップと反対側に配置されたドレイン取り出し端子を有する請求項5記載の出力制御装置。
【請求項11】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ICチップのグランド用リード端子とをさらに備える請求項5記載の出力制御装置。
【請求項12】
前記スイッチングトランジスタチップと前記制御ICチップとを搭載したアイランドをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項11記載の出力制御装置。
【請求項13】
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ICチップを搭載したチップアイランドとをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されている請求項11記載の出力制御装置。
【請求項14】
前記スイッチングトランジスタチップは、前記制御ICチップよりも薄い請求項5記載の出力制御装置。
【請求項15】
前記スイッチングトランジスタチップの裏面は、Agペーストによってダイボンドされている請求項5記載の出力制御装置。
【請求項16】
前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされている請求項5記載の出力制御装置。
【請求項17】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ICチップとの間に形成されたスリットを有する請求項6記載の出力制御装置。
【請求項18】
前記スリットの幅は、0.5mm以上である請求項17記載の出力制御装置。
【請求項19】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項17記載の出力制御装置。
【請求項20】
前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、
前記制御ICチップを搭載するチップアイランドとをさらに備える請求項5記載の出力制御装置。
【請求項21】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上である請求項20記載の出力制御装置。
【請求項22】
前記スイッチングトランジスタチップは、AC/DC電源の出力電圧を制御する請求項5記載の出力制御装置。
【請求項23】
前記スイッチングトランジスタチップは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項5記載の出力制御装置。
【請求項24】
前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項5記載の出力制御装置。
【請求項25】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ICチップを搭載したチップアイランドと、
前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップは、縦型パワーMOSFETによって構成されていることを特徴とする出力制御装置。
【請求項26】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上である請求項25記載の出力制御装置。
【請求項27】
前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、
V:スイッチングトランジスタチップでの電圧振幅、
Rc:制御ICチップの制御回路インピーダンス、
BW:制御ICチップの制御回路の帯域幅、
Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する請求項25記載の出力制御装置。
【請求項28】
前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備える請求項25記載の出力制御装置。
【請求項29】
前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項25記載の出力制御装置。
【請求項30】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ICチップのグランド用リード端子とをさらに備える請求項25記載の出力制御装置。
【請求項31】
前記スイッチングトランジスタチップは、前記制御ICチップよりも薄い請求項25記載の出力制御装置。
【請求項32】
前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされている請求項25記載の出力制御装置。
【請求項33】
前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御する請求項25記載の出力制御装置。
【請求項34】
前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項25記載の出力制御装置。
【請求項35】
前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項25記載の出力制御装置。
【請求項36】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたAC/DC電源装置。
【請求項37】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたLEDを負荷とする回路装置。
【請求項38】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたLEDバックライト回路装置。
【請求項39】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたスイッチング型DC/DCコンバータ装置。
【請求項1】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するスイッチングトランジスタと、
前記スイッチングトランジスタによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタのオン・オフの時間比率を制御する制御ICとを備え、
前記スイッチングトランジスタを横型パワーMOSFETによって構成したことを特徴とする出力制御装置。
【請求項2】
前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御する請求項1記載の出力制御装置。
【請求項3】
前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項1記載の出力制御装置。
【請求項4】
前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項1記載の出力制御装置。
【請求項5】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、
前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップを横型パワーMOSFETによって構成したことを特徴とする出力制御装置。
【請求項6】
前記スイッチングトランジスタチップと前記制御ICチップを同一アイランドに搭載した請求項5記載の出力制御装置。
【請求項7】
前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、
V:スイッチングトランジスタチップでの電圧振幅、
Rc:制御ICチップの制御回路インピーダンス、
BW:制御ICチップの制御回路の帯域幅、
Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する請求項5記載の出力制御装置。
【請求項8】
前記スイッチングトランジスタチップと前記制御ICチップとの少なくとも一方を搭載したアイランドと、
前記アイランドに接続されたリード端子とをさらに備える請求項5記載の出力制御装置。
【請求項9】
前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項5記載の出力制御装置。
【請求項10】
前記スイッチングトランジスタチップは、前記制御ICチップと反対側に配置されたドレイン取り出し端子を有する請求項5記載の出力制御装置。
【請求項11】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ICチップのグランド用リード端子とをさらに備える請求項5記載の出力制御装置。
【請求項12】
前記スイッチングトランジスタチップと前記制御ICチップとを搭載したアイランドをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記アイランドに接続されている請求項11記載の出力制御装置。
【請求項13】
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ICチップを搭載したチップアイランドとをさらに備え、
前記スイッチングトランジスタチップのグランド用リード端子は、前記トランジスタアイランドに接続されている請求項11記載の出力制御装置。
【請求項14】
前記スイッチングトランジスタチップは、前記制御ICチップよりも薄い請求項5記載の出力制御装置。
【請求項15】
前記スイッチングトランジスタチップの裏面は、Agペーストによってダイボンドされている請求項5記載の出力制御装置。
【請求項16】
前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされている請求項5記載の出力制御装置。
【請求項17】
前記アイランドは、前記スイッチングトランジスタチップと前記制御ICチップとの間に形成されたスリットを有する請求項6記載の出力制御装置。
【請求項18】
前記スリットの幅は、0.5mm以上である請求項17記載の出力制御装置。
【請求項19】
前記スイッチングトランジスタのグランド用リード端子が前記アイランドに接続されている請求項17記載の出力制御装置。
【請求項20】
前記スイッチングトランジスタチップを搭載するトランジスタアイランドと、
前記制御ICチップを搭載するチップアイランドとをさらに備える請求項5記載の出力制御装置。
【請求項21】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上である請求項20記載の出力制御装置。
【請求項22】
前記スイッチングトランジスタチップは、AC/DC電源の出力電圧を制御する請求項5記載の出力制御装置。
【請求項23】
前記スイッチングトランジスタチップは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項5記載の出力制御装置。
【請求項24】
前記スイッチングトランジスタチップは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項5記載の出力制御装置。
【請求項25】
オン・オフの時間比率が制御されることによって出力電圧又は出力電流を制御するために形成されたスイッチングトランジスタチップと、
前記スイッチングトランジスタチップによって制御された出力電圧又は出力電流に基づいて、前記スイッチングトランジスタチップのオン・オフの時間比率を制御するために形成された制御ICチップと、
前記スイッチングトランジスタチップを搭載したトランジスタアイランドと、
前記制御ICチップを搭載したチップアイランドと、
前記スイッチングトランジスタチップと前記制御ICチップとを収納したパッケージとを備え、
前記スイッチングトランジスタチップは、縦型パワーMOSFETによって構成されていることを特徴とする出力制御装置。
【請求項26】
前記トランジスタアイランドと前記チップアイランドとの間の距離は、0.5mm以上である請求項25記載の出力制御装置。
【請求項27】
前記スイッチングトランジスタチップと前記制御ICチップとの間の距離dcは、
e0:真空の誘電率、
em:制御ICチップのモールド樹脂の比誘電率、
Sc:スイッチングトランジスタチップと制御ICチップとが向かい合う面積、
V:スイッチングトランジスタチップでの電圧振幅、
Rc:制御ICチップの制御回路インピーダンス、
BW:制御ICチップの制御回路の帯域幅、
Vnc:制御ICチップの制御回路内で許されるノイズの電圧振幅、
とすると、
dc≧e0・em・Sc・(V/Vnc)・BW・Rc
を満足する請求項25記載の出力制御装置。
【請求項28】
前記トランジスタアイランドと前記チップアイランドとの一方に接続されたリード端子をさらに備える請求項25記載の出力制御装置。
【請求項29】
前記制御ICチップは、デジタル回路と、前記デジタル回路に対して前記スイッチングトランジスタチップと反対側に配置されたアナログ回路とを有する請求項25記載の出力制御装置。
【請求項30】
前記スイッチングトランジスタチップのグランド用リード端子と、
前記制御ICチップのグランド用リード端子とをさらに備える請求項25記載の出力制御装置。
【請求項31】
前記スイッチングトランジスタチップは、前記制御ICチップよりも薄い請求項25記載の出力制御装置。
【請求項32】
前記制御ICチップは、熱伝導率の低い樹脂によってコーティングされている請求項25記載の出力制御装置。
【請求項33】
前記スイッチングトランジスタは、AC/DC電源の出力電圧を制御する請求項25記載の出力制御装置。
【請求項34】
前記スイッチングトランジスタは、LEDバックライト回路またはLEDを負荷とする回路の出力電流を制御する請求項25記載の出力制御装置。
【請求項35】
前記スイッチングトランジスタは、スイッチング型DC/DCコンバータの出力電圧を制御する請求項25記載の出力制御装置。
【請求項36】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたAC/DC電源装置。
【請求項37】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたLEDを負荷とする回路装置。
【請求項38】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたLEDバックライト回路装置。
【請求項39】
請求項1〜35のいずれか一項に記載の出力制御装置を用いたスイッチング型DC/DCコンバータ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2009−38873(P2009−38873A)
【公開日】平成21年2月19日(2009.2.19)
【国際特許分類】
【出願番号】特願2007−199981(P2007−199981)
【出願日】平成19年7月31日(2007.7.31)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成21年2月19日(2009.2.19)
【国際特許分類】
【出願日】平成19年7月31日(2007.7.31)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]