制御装置の設計支援装置および設計支援方法、ならびに制御装置
【課題】入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計する。
【解決手段】本発明にかかる設計支援装置は、第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力手段と、制御装置の設計情報をユーザから受け付ける設計情報入力手段と、第１入力信号と第２入力信号の信号周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、を備える。
【解決手段】本発明にかかる設計支援装置は、第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力手段と、制御装置の設計情報をユーザから受け付ける設計情報入力手段と、第１入力信号と第２入力信号の信号周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置の設計支援装置および設計支援方法ならびに制御装置に関する。
【背景技術】
【０００２】
制御装置は、種々の入力信号を受け付け、制御対象へ制御信号を出力する。このような制御装置を設計するにあたり、ハードウェアの制約や既存システムの整合性などの理由により、入力信号間や入出力信号間で信号周期を等しくできない場合がある。このような場合、信号周期の最小公倍数を基本周期として設計を行うか、マルチレート制御法（非特許文献１）を用いることになる。
【０００３】
信号周期の最小公倍数を基本周期とすれば、制御方式の設計は比較的簡単であるが、制御周期が長くなりすぎ設計が難しくなる場合がある。例えば、信号周期が２０ミリ秒と５０ミリ秒の２つの入力信号があるとき、最小公倍数は１００ミリ秒となってしまう。また、既存システムに制御装置を組み込む場合は、制御出力の周期があらかじめ決まっているという制約により、設計が困難となる場合もある。
【０００４】
一方、マルチレート制御法を用いると、高精度な制御が可能である上に設計の自由度も高い。しかし、フレーム（最小公倍数）と基本周期（最大公約数）を組み合わせた周期（信号周期が２０ミリ秒と５０ミリ秒だと、それぞれ１００ミリ秒と１０ミリ秒）に基づく複雑な制御方式を組み立てる必要があり、高度な制御方式の設計・実装技術が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２９６９０６号公報
【特許文献２】特開２００１−３２５００５号公報
【非特許文献】
【０００６】
【非特許文献１】藤本 博志、堀 洋一、河村 篤男、「マルチレートフィードフォワード制御を用いた完全追従制御法」、計測自動制御学会論文集、Vol. 36, No. 9, pp. 766-772, 2000
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明にかかる設計支援装置は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力手段と、
制御装置の設計情報をユーザから受け付ける設計情報入力手段と、
第１入力信号と第２入力信号の信号周期（入力周期）を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記
設計情報にしたがって制御対象への制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、
を備える。
【０００９】
ここで、入力信号の取得元である第１センサや第２センサが制御対象と同一であってもかまわない。また、第１入力信号の入力周期、第２入力信号の入力周期、制御信号の出力周期は、全て等しい場合を除けば、互いに等しくてもかまわない。なお、入力周期が出力周期と等しい入力信号についてはレート変換を行う必要がない。
【００１０】
このように、入力周期の異なるセンサからの入力信号に基づいて制御を行う場合に、制御演算の周期と入力信号の周期を一致させることで、複雑なマルチレート制御方式を用いずに、簡易なシングルレートの制御方式が利用可能となる。また、制御信号の周期を所望の値に設定できるので、既存システムに対して新たな制御装置を設置する場合など制御信号の周期に制約がある場合であっても対応できる。また、ユーザは入力信号や制御信号の信号周期を入力するだけでよく、レート変換に関する機能は設計支援装置が自動的に設計するので、ユーザは制御装置の設計だけを考えれば良く、信号周期について煩わされることがない。
【００１１】
本発明において、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、前記コード生成手段は、前記フィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、ことも好ましい。
【００１２】
レート変換のためにはフィルタ設計が必要となるが、既存の設計を記憶しておきそれを流用することで、ユーザがフィルタ設計する必要がなくなる。
【００１３】
本発明において、前記周期入力手段は、第２の制御対象への制御信号の出力周期も、ユーザから受け付け、前記コード生成手段は、第２の制御対象への制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
ことも好ましい。
【００１４】
このようすれば、信号周期の異なる複数の制御対象を制御する場合も、シングルレートの制御方式が可能となる。
【００１５】
なお、本発明は、上記手段の少なくとも一部を有する制御装置の設計支援装置として捉えることができる。また、本発明は、上記処理を実行する設計支援方法、あるいは上記処理をコンピュータに実行させるためのプログラムとして捉えることもできる。また、本発明は上記のようにして設計された制御装置として捉えることもできる。また、上記手段および処理の各々は可能な限り互いに組み合わせて本発明を構成することができる。
【００１６】
例えば、本発明の一態様としての設計支援方法は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、
第１センサからの第１入力信号の入力周期、第２センサからの第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、
制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、
第１入力信号と第２入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコード
を出力するコード生成ステップと、
を含む。
【００１７】
また、本発明の一態様としての制御装置は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、
第１センサから第１入力周期で第１入力信号を取得し、第２センサから第２入力周期で第２入力信号を取得する、信号取得手段と、
第１入力信号と第２入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、
レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、
を備える。
【発明の効果】
【００１８】
本発明によれば、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる。
【図面の簡単な説明】
【００１９】
【図１】設計支援装置のハードウェア構成を示す図である。
【図２】設計支援装置の機能ブロックを示す図である。
【図３】レート変換フィルタを説明する図である。
【図４】設計支援装置を用いた設計方法を示すフローチャートである。
【図５】設計支援装置を用いて設計する制御装置の例を説明する図である。
【図６】設計支援装置を用いて設計する制御装置の例を説明する図である。
【発明を実施するための形態】
【００２０】
本発明にかかる設計支援装置は、制御対象へ制御信号を与える制御装置の設計を支援するための装置である。ここで、制御装置が入力する信号は、サンプルレートの異なる信号であることを想定する。本発明にかかる設計支援装置では、このような制御装置を設計する際にユーザ（設計者）の負担を軽減する。以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００２１】
図１は、本実施形態にかかる設計支援装置１のハードウェア的な構成を示す図である。設計支援装置１は通常のコンピュータと同様の構成であり、ＣＰＵ（中央演算処理装置）１０、ＲＡＭなどのメインメモリ１１、他のコンピュータと通信を行うための通信処理部１２、記憶部１３、入力部１４、出力部１５を備えている。通信処理部１２は、ネットワークやケーブル等の回線あるいは無線リンクを介して他のコンピュータと通信を行う。記憶部１３はオペレーティングシステム（ＯＳ）やアプリケーションプログラム（設計支援プログラム）を記憶している。入力部１４はＣＰＵ１０へ情報を入力する手段であり、キーボードやマウス、タッチパネルなどのデバイス、メモリカードやＤＶＤ−ＲＯＭ等の記憶媒体から情報を読み取るデバイスを有する。また、出力部１５は、処理結果を出力する手段であり、処理結果等を表示する表示装置や、データを印刷するプリンタ等を有する。ＣＰＵ１０は、記憶部１３からＯＳやアプリケーションプログラムをメインメモリ１１に読み出し、読み出したＯＳやアプリケーションプログラムを実行する。
【００２２】
なお、ここでは一台のコンピュータが、アプリケーションプログラムを実行するものとして説明する。ただし、全ての処理が一台のコンピュータによって実行される必要はなく、ネットワークを介して接続された複数のコンピュータから構成されるシステムによって上記処理が実行されても良い。また、全ての処理をソフトウェアによって実現する必要は
なく、一部または全部の処理を専用のハードウェアによって実現してもかまわない。
【００２３】
図２は、本実施形態にかかる設計支援装置の機能ブロックを示す図である。ＣＰＵ１０がＯＳやアプリケーションプログラムを実行することで、設計支援装置は図２に示すような各機能部として機能する。
【００２４】
設計情報入力部１０１は、制御装置の制御アルゴリズムなどの設計を入力するための機能部である。設計情報入力部１０１には、従来の任意の技術を採用することができる。例えば、モデルベース開発手法によって設計を行う場合には、ＭａｔｈＷｏｒｋｓ社のＭＡＴＬＡＢ（登録商標）／Ｓｉｍｕｌｉｎｋ（登録商標）によるブロック線図モデルなどの図式表現を用いた設計支援ツールを利用することが考えられる。
【００２５】
信号周期入力部１０２は、設計対象の制御装置が取得する入力信号の信号周期および制御装置へ出力する制御信号の信号周期を、ユーザから受け付ける。制御装置は複数の入力信号に基づいて制御信号を演算するものであり、したがって入力信号の信号周期も複数取得する。また、制御対象の制御装置が複数である場合には、制御信号の信号周期も複数取得する。
【００２６】
ここで、信号周期をユーザが入力する方法は、種々の方法が考えられる。例えば、ユーザが明示的に信号周期の値を入力することが考えられる。また、信号を取得する機器や制御の対象である機器の設計情報が既に存在する場合は、これらの機器またはその設計情報を指定することで、信号周期の入力とすることができる。
【００２７】
コード生成部１０４は、ユーザによって入力された制御機器の設計情報および入出力信号の信号周期に基づいて、制御機器のプログラムコードを生成する。ここで、生成されるプログラムコードは任意の形態であって良い。例えば、生成されたプログラムコードを実際のＥＣＵ（Electronic Control Unit）上で動作させる場合には、Ｃ言語などによるソ
ースコードあるいはそれをコンパイルしたオブジェクトコードとしてプログラムコードを生成することが考えられる。また、ＦＰＧＡ（Field Programmable Gate Array）上など
で動作させる場合には、ＨＤＬ（Hardware Description Language）によるプログラムコ
ードを生成する。また、生成されるプログラムは実機上で動作する必要はなく、ＭＡＴＬＡＢやＶｅｒｉｌｏｇなどのシミュレーション環境上で動作してもよい。この場合、コード生成部１０４が生成するプログラムコードは、シミュレーション環境に応じたものとなる。
【００２８】
コード生成部１０４は、制御用コード生成部１０５とレート変換フィルタコード生成部１０６から構成される。
【００２９】
制御用コード生成部１０５は、設計情報入力部１０１を介してユーザから入力された、制御装置の中核的な制御を司る機能についてプログラムコードを生成する。この機能は、ＭＡＴＬＡＢ／Ｓｉｍｕｌｉｎｋなどの従来の設計支援ツールと同様である。
【００３０】
レート変換フィルタコード生成部１０６は、信号周期入力部１０２から入力された、入力信号の信号周期および制御信号の信号周期に基づいて、各信号の信号周期を変換する機能（レート変換フィルタ）のプログラムコードを生成する。上述のように、設計対象である制御装置は、複数の機器から信号を入力し、制御対象機器に対して制御信号を出力する。設計対象である制御装置は、信号周期入力部１０２で入力された固有の信号周期で入力信号を受け取る。そこで、制御装置内での信号周期が一定となるように、入力信号に対してレート変換を施して出力信号（制御信号）の信号周期と一致させる。
【００３１】
ここで、入力信号の信号周期を制御信号の信号周期に一致させているが、信号周期の異なる複数の機器を制御対象とする場合には、いずれかの制御対象機器の信号周期に一致させる。そして、信号周期の異なる制御対象機器へ出力する制御信号について、制御対象機器の信号周期に一致させるようにするレート変換を施す。
【００３２】
なお、入力信号の入力元（センサ）と制御信号の出力先（アクチュエータ）は同一の機器であることもあっても良い。また、入力信号と出力信号（制御信号）の信号周期が等しい場合には、入力信号のレート変換を行う必要はない。
【００３３】
レート変換フィルタコード生成部１０６は、図３に示すように、Ｌ倍のアップサンプラ３１とローパスフィルタ３２と１／Ｍ倍のダウンサンプラ３３によって、Ｌ／Ｍ倍のレート変換を行うプログラムコードを生成する。このフィルタのプログラムコードは変換比率に応じてレート変換フィルタコード生成部１０６が生成するようにしても良い。また、種々の変換比率について設計済みのフィルタをフィルタ設計記憶部１０７に記憶しておくことも好ましい。レート変換フィルタコード生成部１０６は、入力信号や制御信号に施すべきレート変換の変換比率に応じてフィルタ設計記憶部１０７から設計済みのフィルタ設計を選択して、それを元にプログラムコードを生成しても良い。
【００３４】
図４は、本実施形態にかかる設計支援装置を用いて、制御装置の設計を行う方法を示すフローチャートである。ユーザは、設計対象の制御機器に入力される信号の信号周期を入力し（Ｓ１０１）、また、制御機器が出力する制御信号の信号周期を入力する（Ｓ１０２）。ここで、信号周期が異なる複数の制御対象を制御する場合には、制御機器内部においてどの信号周期に信号周期を一致させるかを、ユーザに指定させる。
【００３５】
次に、ユーザはＭＡＴＬＡＢ／Ｓｉｍｌｉｎｋなどの設計支援ツールを用いて制御機器の設計を行う（Ｓ１０３）。この際、入力信号の信号周期が全て制御信号の信号周期に一致しているため、単純なシングルレートの制御方式に基づいて制御演算を設計できる。
【００３６】
制御機器の設計が完了したら、設計支援装置によってプログラムコードの生成を行う（Ｓ１０４）。生成されたコードを実機に載せて稼働させたり、シミュレーション環境内で実行させたりしてシミュレーションを行うことができる。
【００３７】
制御装置設計の例として、車両の速度を制御するクルーズコントロール装置の例を示す。図５の例では、クルーズコントロール装置５１は、周期的な入力信号として、車速センサ５４から得られる自車速度およびエンジン制御マイコン５５から得られるエンジン発生トルクを取得し、エンジン制御マイコン５５に対するエンジントルク要求を演算して出力する。ここで、車速センサ５４から得られる自車速度は、２０ミリ秒周期で入力されるものとする。また、エンジン制御マイコン５５から得られる発生トルクは、５０ミリ秒で入力されるものとする。また、エンジン制御マイコン５５に対する要求トルクは、５０ミリ秒で出力するものとする。
【００３８】
この場合、エンジン発生トルクはエンジン要求トルクと周期が一致しているため前処理（レート変換）が必要ではない。車速センサ５４から得られる自車速度は２０ミリ秒周期なので、１／５倍のダウンサンプラと２倍のアップサンプラおよび低域通過フィルタを組み合わせたレート変換処理を行い、５０ミリ秒周期にレート変換した信号に基づいてエンジン要求トルクを演算する。
【００３９】
本実施形態にかかる設計支援装置を用いた設計では、ユーザが車速センサの信号周期、エンジン制御の入出力信号の信号周期を入力すると、設計支援装置が制御信号の信号周期（５０ミリ秒）と異なる信号周期を有する車速センサからの入力信号に対するレート変換
器５２を自動設計する。
【００４０】
ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはＥＣＵやＦＰＧＡあるいはシミュレータにおいて実行されることで、車速センサ５４から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、自車速度信号を５０ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号とエンジン発生トルク信号からエンジン要求トルクを演算し、エンジン制御マイコン５５へ出力する制御手段として機能する。
【００４１】
図６は、図５と比較して入力及び出力が増えたクルーズコントロール装置（アダプティブクルーズコントロール装置）の例である。この例では図５の場合と比較して、レーダセンサ６３から先行車の速度も取得すると共に、ブレーキ制御マイコン６４に対しても制御信号を出力する。ここで、レーダセンサ６３からの入力信号周期は６０ミリ秒であり、ブレーキ制御マイコン６４に対する信号出力周期は４０ミリ秒とする。また、この例ではクルーズコントロール装置５１内部では、エンジン制御マイコン５５に対する信号出力周期である５０ミリ秒に全ての信号周期を一致させて、制御信号の演算を行う。
【００４２】
したがって、車速センサ５３からの入力信号に２／５倍のレート変換を行って、２０ミリ秒周期から５０ミリ秒周期に変換する。同様に、レーダセンサ６３からの入力信号に６／５倍のレート変換を行って、６０ミリ秒周期から５０ミリ秒周期に変換する。また、演算制御部５３が演算するブレーキ制御マイコン６４に対するブレーキ要求トルクも、４／５倍のレート変換を行って５０ミリ秒周期から４０ミリ秒周期に変換する。
【００４３】
本実施形態の設計支援装置を用いた設計では、ユーザは、ユーザが車速センサ、レーダセンサ、エンジン制御マイコンおよびブレーキ制御マイコンの信号周期を入力する。ここで、制御対象の一つ（ここではエンジン制御マイコン）の信号周期を基準周期として選択する。すると、設計支援装置が、車速センサ５４からの入力信号の信号周期を変換するレート変換器５２、レーダセンサからの入力信号の信号周期を変換するレート変換器６１、およびブレーキ制御マイコンへの制御信号の信号周期を変換するレート変換器６２を自動的に設計する。
【００４４】
ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはＥＣＵやＦＰＧＡあるいはシミュレータにおいて実行されることで、車速センサ５４から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、レーダセンサ６３から先行車速度信号を取得する信号取得手段と、自車速度信号および先行車速度信号を５０ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号と先行車速度とエンジン発生トルク信号からエンジン要求トルクおよびブレーキ要求トルクを演算し、エンジン制御マイコン５５へ出力する制御手段と、ブレーキ要求トルク信号を４０ミリ秒周期にレート変換するレート変換手段として機能する。
【００４５】
以上のように、本実施形態によれば、入力信号（センサ入力）の周期を出力信号（制御出力）に一致させ、周期を一致させた入力信号に基づいて、制御出力に同期した周期で制御演算を行う。これにより、従来の単純なシングルレートの制御方式が利用可能になる。この際、ユーザは入力信号や出力信号の信号周期を入力するだけで、レート変換に関する機能の設計は設計支援装置が自動設計するので、ユーザは信号周期について煩わされることなく制御アルゴリズム等の設計に専念できる。また、制御信号の周期を所望の値に設定できるので、既存のシステムに対して新たな制御装置を設置する場合など制御信号の周期
に制約がある場合であっても対応可能である。レート変換によって信号周期を一致させる制御では、マルチレート制御のような複雑な制御は期待できないが、少ない労力で素早く設計できるため、開発初期段階におけるプロトタイプ試作やシミュレーションなどには特に有用であると考えられる。
【００４６】
なお、上記の説明において制御装置が受け取る入力信号の数は２つあるいは３つであったが、その数は上記に限られない。また、制御装置を制御する装置の数は１つあるいは２つであったが、その数も上記に限られない。すなわち、制御装置が受け取る入力信号の数および出力する制御信号の数は任意であってかまわない。
【符号の説明】
【００４７】
１ 設計支援装置
１０１ 設計情報入力部
１０２ 信号周期入力部
１０４ コード生成部
１０５ 制御用コード生成部
１０６ レート変換フィルタ用コード生成部
１０７ フィルタ設計記憶部
【技術分野】
【０００１】
本発明は、制御装置の設計支援装置および設計支援方法ならびに制御装置に関する。
【背景技術】
【０００２】
制御装置は、種々の入力信号を受け付け、制御対象へ制御信号を出力する。このような制御装置を設計するにあたり、ハードウェアの制約や既存システムの整合性などの理由により、入力信号間や入出力信号間で信号周期を等しくできない場合がある。このような場合、信号周期の最小公倍数を基本周期として設計を行うか、マルチレート制御法（非特許文献１）を用いることになる。
【０００３】
信号周期の最小公倍数を基本周期とすれば、制御方式の設計は比較的簡単であるが、制御周期が長くなりすぎ設計が難しくなる場合がある。例えば、信号周期が２０ミリ秒と５０ミリ秒の２つの入力信号があるとき、最小公倍数は１００ミリ秒となってしまう。また、既存システムに制御装置を組み込む場合は、制御出力の周期があらかじめ決まっているという制約により、設計が困難となる場合もある。
【０００４】
一方、マルチレート制御法を用いると、高精度な制御が可能である上に設計の自由度も高い。しかし、フレーム（最小公倍数）と基本周期（最大公約数）を組み合わせた周期（信号周期が２０ミリ秒と５０ミリ秒だと、それぞれ１００ミリ秒と１０ミリ秒）に基づく複雑な制御方式を組み立てる必要があり、高度な制御方式の設計・実装技術が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２９６９０６号公報
【特許文献２】特開２００１−３２５００５号公報
【非特許文献】
【０００６】
【非特許文献１】藤本 博志、堀 洋一、河村 篤男、「マルチレートフィードフォワード制御を用いた完全追従制御法」、計測自動制御学会論文集、Vol. 36, No. 9, pp. 766-772, 2000
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明にかかる設計支援装置は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力手段と、
制御装置の設計情報をユーザから受け付ける設計情報入力手段と、
第１入力信号と第２入力信号の信号周期（入力周期）を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記
設計情報にしたがって制御対象への制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、
を備える。
【０００９】
ここで、入力信号の取得元である第１センサや第２センサが制御対象と同一であってもかまわない。また、第１入力信号の入力周期、第２入力信号の入力周期、制御信号の出力周期は、全て等しい場合を除けば、互いに等しくてもかまわない。なお、入力周期が出力周期と等しい入力信号についてはレート変換を行う必要がない。
【００１０】
このように、入力周期の異なるセンサからの入力信号に基づいて制御を行う場合に、制御演算の周期と入力信号の周期を一致させることで、複雑なマルチレート制御方式を用いずに、簡易なシングルレートの制御方式が利用可能となる。また、制御信号の周期を所望の値に設定できるので、既存システムに対して新たな制御装置を設置する場合など制御信号の周期に制約がある場合であっても対応できる。また、ユーザは入力信号や制御信号の信号周期を入力するだけでよく、レート変換に関する機能は設計支援装置が自動的に設計するので、ユーザは制御装置の設計だけを考えれば良く、信号周期について煩わされることがない。
【００１１】
本発明において、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、前記コード生成手段は、前記フィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、ことも好ましい。
【００１２】
レート変換のためにはフィルタ設計が必要となるが、既存の設計を記憶しておきそれを流用することで、ユーザがフィルタ設計する必要がなくなる。
【００１３】
本発明において、前記周期入力手段は、第２の制御対象への制御信号の出力周期も、ユーザから受け付け、前記コード生成手段は、第２の制御対象への制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
ことも好ましい。
【００１４】
このようすれば、信号周期の異なる複数の制御対象を制御する場合も、シングルレートの制御方式が可能となる。
【００１５】
なお、本発明は、上記手段の少なくとも一部を有する制御装置の設計支援装置として捉えることができる。また、本発明は、上記処理を実行する設計支援方法、あるいは上記処理をコンピュータに実行させるためのプログラムとして捉えることもできる。また、本発明は上記のようにして設計された制御装置として捉えることもできる。また、上記手段および処理の各々は可能な限り互いに組み合わせて本発明を構成することができる。
【００１６】
例えば、本発明の一態様としての設計支援方法は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、
第１センサからの第１入力信号の入力周期、第２センサからの第２入力信号の入力周期、制御対象への制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、
制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、
第１入力信号と第２入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコード
を出力するコード生成ステップと、
を含む。
【００１７】
また、本発明の一態様としての制御装置は、
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、
第１センサから第１入力周期で第１入力信号を取得し、第２センサから第２入力周期で第２入力信号を取得する、信号取得手段と、
第１入力信号と第２入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、
レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、
を備える。
【発明の効果】
【００１８】
本発明によれば、入力信号間または入出力信号間で信号周期が異なる制御装置を簡易に設計できる。
【図面の簡単な説明】
【００１９】
【図１】設計支援装置のハードウェア構成を示す図である。
【図２】設計支援装置の機能ブロックを示す図である。
【図３】レート変換フィルタを説明する図である。
【図４】設計支援装置を用いた設計方法を示すフローチャートである。
【図５】設計支援装置を用いて設計する制御装置の例を説明する図である。
【図６】設計支援装置を用いて設計する制御装置の例を説明する図である。
【発明を実施するための形態】
【００２０】
本発明にかかる設計支援装置は、制御対象へ制御信号を与える制御装置の設計を支援するための装置である。ここで、制御装置が入力する信号は、サンプルレートの異なる信号であることを想定する。本発明にかかる設計支援装置では、このような制御装置を設計する際にユーザ（設計者）の負担を軽減する。以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００２１】
図１は、本実施形態にかかる設計支援装置１のハードウェア的な構成を示す図である。設計支援装置１は通常のコンピュータと同様の構成であり、ＣＰＵ（中央演算処理装置）１０、ＲＡＭなどのメインメモリ１１、他のコンピュータと通信を行うための通信処理部１２、記憶部１３、入力部１４、出力部１５を備えている。通信処理部１２は、ネットワークやケーブル等の回線あるいは無線リンクを介して他のコンピュータと通信を行う。記憶部１３はオペレーティングシステム（ＯＳ）やアプリケーションプログラム（設計支援プログラム）を記憶している。入力部１４はＣＰＵ１０へ情報を入力する手段であり、キーボードやマウス、タッチパネルなどのデバイス、メモリカードやＤＶＤ−ＲＯＭ等の記憶媒体から情報を読み取るデバイスを有する。また、出力部１５は、処理結果を出力する手段であり、処理結果等を表示する表示装置や、データを印刷するプリンタ等を有する。ＣＰＵ１０は、記憶部１３からＯＳやアプリケーションプログラムをメインメモリ１１に読み出し、読み出したＯＳやアプリケーションプログラムを実行する。
【００２２】
なお、ここでは一台のコンピュータが、アプリケーションプログラムを実行するものとして説明する。ただし、全ての処理が一台のコンピュータによって実行される必要はなく、ネットワークを介して接続された複数のコンピュータから構成されるシステムによって上記処理が実行されても良い。また、全ての処理をソフトウェアによって実現する必要は
なく、一部または全部の処理を専用のハードウェアによって実現してもかまわない。
【００２３】
図２は、本実施形態にかかる設計支援装置の機能ブロックを示す図である。ＣＰＵ１０がＯＳやアプリケーションプログラムを実行することで、設計支援装置は図２に示すような各機能部として機能する。
【００２４】
設計情報入力部１０１は、制御装置の制御アルゴリズムなどの設計を入力するための機能部である。設計情報入力部１０１には、従来の任意の技術を採用することができる。例えば、モデルベース開発手法によって設計を行う場合には、ＭａｔｈＷｏｒｋｓ社のＭＡＴＬＡＢ（登録商標）／Ｓｉｍｕｌｉｎｋ（登録商標）によるブロック線図モデルなどの図式表現を用いた設計支援ツールを利用することが考えられる。
【００２５】
信号周期入力部１０２は、設計対象の制御装置が取得する入力信号の信号周期および制御装置へ出力する制御信号の信号周期を、ユーザから受け付ける。制御装置は複数の入力信号に基づいて制御信号を演算するものであり、したがって入力信号の信号周期も複数取得する。また、制御対象の制御装置が複数である場合には、制御信号の信号周期も複数取得する。
【００２６】
ここで、信号周期をユーザが入力する方法は、種々の方法が考えられる。例えば、ユーザが明示的に信号周期の値を入力することが考えられる。また、信号を取得する機器や制御の対象である機器の設計情報が既に存在する場合は、これらの機器またはその設計情報を指定することで、信号周期の入力とすることができる。
【００２７】
コード生成部１０４は、ユーザによって入力された制御機器の設計情報および入出力信号の信号周期に基づいて、制御機器のプログラムコードを生成する。ここで、生成されるプログラムコードは任意の形態であって良い。例えば、生成されたプログラムコードを実際のＥＣＵ（Electronic Control Unit）上で動作させる場合には、Ｃ言語などによるソ
ースコードあるいはそれをコンパイルしたオブジェクトコードとしてプログラムコードを生成することが考えられる。また、ＦＰＧＡ（Field Programmable Gate Array）上など
で動作させる場合には、ＨＤＬ（Hardware Description Language）によるプログラムコ
ードを生成する。また、生成されるプログラムは実機上で動作する必要はなく、ＭＡＴＬＡＢやＶｅｒｉｌｏｇなどのシミュレーション環境上で動作してもよい。この場合、コード生成部１０４が生成するプログラムコードは、シミュレーション環境に応じたものとなる。
【００２８】
コード生成部１０４は、制御用コード生成部１０５とレート変換フィルタコード生成部１０６から構成される。
【００２９】
制御用コード生成部１０５は、設計情報入力部１０１を介してユーザから入力された、制御装置の中核的な制御を司る機能についてプログラムコードを生成する。この機能は、ＭＡＴＬＡＢ／Ｓｉｍｕｌｉｎｋなどの従来の設計支援ツールと同様である。
【００３０】
レート変換フィルタコード生成部１０６は、信号周期入力部１０２から入力された、入力信号の信号周期および制御信号の信号周期に基づいて、各信号の信号周期を変換する機能（レート変換フィルタ）のプログラムコードを生成する。上述のように、設計対象である制御装置は、複数の機器から信号を入力し、制御対象機器に対して制御信号を出力する。設計対象である制御装置は、信号周期入力部１０２で入力された固有の信号周期で入力信号を受け取る。そこで、制御装置内での信号周期が一定となるように、入力信号に対してレート変換を施して出力信号（制御信号）の信号周期と一致させる。
【００３１】
ここで、入力信号の信号周期を制御信号の信号周期に一致させているが、信号周期の異なる複数の機器を制御対象とする場合には、いずれかの制御対象機器の信号周期に一致させる。そして、信号周期の異なる制御対象機器へ出力する制御信号について、制御対象機器の信号周期に一致させるようにするレート変換を施す。
【００３２】
なお、入力信号の入力元（センサ）と制御信号の出力先（アクチュエータ）は同一の機器であることもあっても良い。また、入力信号と出力信号（制御信号）の信号周期が等しい場合には、入力信号のレート変換を行う必要はない。
【００３３】
レート変換フィルタコード生成部１０６は、図３に示すように、Ｌ倍のアップサンプラ３１とローパスフィルタ３２と１／Ｍ倍のダウンサンプラ３３によって、Ｌ／Ｍ倍のレート変換を行うプログラムコードを生成する。このフィルタのプログラムコードは変換比率に応じてレート変換フィルタコード生成部１０６が生成するようにしても良い。また、種々の変換比率について設計済みのフィルタをフィルタ設計記憶部１０７に記憶しておくことも好ましい。レート変換フィルタコード生成部１０６は、入力信号や制御信号に施すべきレート変換の変換比率に応じてフィルタ設計記憶部１０７から設計済みのフィルタ設計を選択して、それを元にプログラムコードを生成しても良い。
【００３４】
図４は、本実施形態にかかる設計支援装置を用いて、制御装置の設計を行う方法を示すフローチャートである。ユーザは、設計対象の制御機器に入力される信号の信号周期を入力し（Ｓ１０１）、また、制御機器が出力する制御信号の信号周期を入力する（Ｓ１０２）。ここで、信号周期が異なる複数の制御対象を制御する場合には、制御機器内部においてどの信号周期に信号周期を一致させるかを、ユーザに指定させる。
【００３５】
次に、ユーザはＭＡＴＬＡＢ／Ｓｉｍｌｉｎｋなどの設計支援ツールを用いて制御機器の設計を行う（Ｓ１０３）。この際、入力信号の信号周期が全て制御信号の信号周期に一致しているため、単純なシングルレートの制御方式に基づいて制御演算を設計できる。
【００３６】
制御機器の設計が完了したら、設計支援装置によってプログラムコードの生成を行う（Ｓ１０４）。生成されたコードを実機に載せて稼働させたり、シミュレーション環境内で実行させたりしてシミュレーションを行うことができる。
【００３７】
制御装置設計の例として、車両の速度を制御するクルーズコントロール装置の例を示す。図５の例では、クルーズコントロール装置５１は、周期的な入力信号として、車速センサ５４から得られる自車速度およびエンジン制御マイコン５５から得られるエンジン発生トルクを取得し、エンジン制御マイコン５５に対するエンジントルク要求を演算して出力する。ここで、車速センサ５４から得られる自車速度は、２０ミリ秒周期で入力されるものとする。また、エンジン制御マイコン５５から得られる発生トルクは、５０ミリ秒で入力されるものとする。また、エンジン制御マイコン５５に対する要求トルクは、５０ミリ秒で出力するものとする。
【００３８】
この場合、エンジン発生トルクはエンジン要求トルクと周期が一致しているため前処理（レート変換）が必要ではない。車速センサ５４から得られる自車速度は２０ミリ秒周期なので、１／５倍のダウンサンプラと２倍のアップサンプラおよび低域通過フィルタを組み合わせたレート変換処理を行い、５０ミリ秒周期にレート変換した信号に基づいてエンジン要求トルクを演算する。
【００３９】
本実施形態にかかる設計支援装置を用いた設計では、ユーザが車速センサの信号周期、エンジン制御の入出力信号の信号周期を入力すると、設計支援装置が制御信号の信号周期（５０ミリ秒）と異なる信号周期を有する車速センサからの入力信号に対するレート変換
器５２を自動設計する。
【００４０】
ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはＥＣＵやＦＰＧＡあるいはシミュレータにおいて実行されることで、車速センサ５４から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、自車速度信号を５０ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号とエンジン発生トルク信号からエンジン要求トルクを演算し、エンジン制御マイコン５５へ出力する制御手段として機能する。
【００４１】
図６は、図５と比較して入力及び出力が増えたクルーズコントロール装置（アダプティブクルーズコントロール装置）の例である。この例では図５の場合と比較して、レーダセンサ６３から先行車の速度も取得すると共に、ブレーキ制御マイコン６４に対しても制御信号を出力する。ここで、レーダセンサ６３からの入力信号周期は６０ミリ秒であり、ブレーキ制御マイコン６４に対する信号出力周期は４０ミリ秒とする。また、この例ではクルーズコントロール装置５１内部では、エンジン制御マイコン５５に対する信号出力周期である５０ミリ秒に全ての信号周期を一致させて、制御信号の演算を行う。
【００４２】
したがって、車速センサ５３からの入力信号に２／５倍のレート変換を行って、２０ミリ秒周期から５０ミリ秒周期に変換する。同様に、レーダセンサ６３からの入力信号に６／５倍のレート変換を行って、６０ミリ秒周期から５０ミリ秒周期に変換する。また、演算制御部５３が演算するブレーキ制御マイコン６４に対するブレーキ要求トルクも、４／５倍のレート変換を行って５０ミリ秒周期から４０ミリ秒周期に変換する。
【００４３】
本実施形態の設計支援装置を用いた設計では、ユーザは、ユーザが車速センサ、レーダセンサ、エンジン制御マイコンおよびブレーキ制御マイコンの信号周期を入力する。ここで、制御対象の一つ（ここではエンジン制御マイコン）の信号周期を基準周期として選択する。すると、設計支援装置が、車速センサ５４からの入力信号の信号周期を変換するレート変換器５２、レーダセンサからの入力信号の信号周期を変換するレート変換器６１、およびブレーキ制御マイコンへの制御信号の信号周期を変換するレート変換器６２を自動的に設計する。
【００４４】
ユーザから入力された信号周期についての情報と、制御装置の制御アルゴリズムに関する設計情報を元に、設計支援装置は制御装置のプログラムコードを生成する。生成されるプログラムはＥＣＵやＦＰＧＡあるいはシミュレータにおいて実行されることで、車速センサ５４から自車速度信号を取得する信号取得手段と、エンジン制御マイコンからエンジン発生トルク信号を取得する信号取得手段と、レーダセンサ６３から先行車速度信号を取得する信号取得手段と、自車速度信号および先行車速度信号を５０ミリ秒周期に変換するレート変換手段と、レート変換された自車速度信号と先行車速度とエンジン発生トルク信号からエンジン要求トルクおよびブレーキ要求トルクを演算し、エンジン制御マイコン５５へ出力する制御手段と、ブレーキ要求トルク信号を４０ミリ秒周期にレート変換するレート変換手段として機能する。
【００４５】
以上のように、本実施形態によれば、入力信号（センサ入力）の周期を出力信号（制御出力）に一致させ、周期を一致させた入力信号に基づいて、制御出力に同期した周期で制御演算を行う。これにより、従来の単純なシングルレートの制御方式が利用可能になる。この際、ユーザは入力信号や出力信号の信号周期を入力するだけで、レート変換に関する機能の設計は設計支援装置が自動設計するので、ユーザは信号周期について煩わされることなく制御アルゴリズム等の設計に専念できる。また、制御信号の周期を所望の値に設定できるので、既存のシステムに対して新たな制御装置を設置する場合など制御信号の周期
に制約がある場合であっても対応可能である。レート変換によって信号周期を一致させる制御では、マルチレート制御のような複雑な制御は期待できないが、少ない労力で素早く設計できるため、開発初期段階におけるプロトタイプ試作やシミュレーションなどには特に有用であると考えられる。
【００４６】
なお、上記の説明において制御装置が受け取る入力信号の数は２つあるいは３つであったが、その数は上記に限られない。また、制御装置を制御する装置の数は１つあるいは２つであったが、その数も上記に限られない。すなわち、制御装置が受け取る入力信号の数および出力する制御信号の数は任意であってかまわない。
【符号の説明】
【００４７】
１ 設計支援装置
１０１ 設計情報入力部
１０２ 信号周期入力部
１０４ コード生成部
１０５ 制御用コード生成部
１０６ レート変換フィルタ用コード生成部
１０７ フィルタ設計記憶部
【特許請求の範囲】
【請求項１】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力手段と、
制御装置の設計情報をユーザから受け付ける設計情報入力手段と、
第１入力信号と第２入力信号の信号周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象へ出力する制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、
を備える設計支援装置。
【請求項２】
レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、
前記コード生成手段は、前記フィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、
請求項１に記載の設計支援装置。
【請求項３】
前記周期入力手段は、第２の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、
前記コード生成手段は、第２の制御対象へ出力する制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
請求項１または２に記載の設計支援装置。
【請求項４】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、
制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、
第１入力信号と第２入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコードを出力するコード生成ステップと、
を含む設計支援方法。
【請求項５】
前記コード生成ステップでは、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、
請求項４に記載の設計支援方法。
【請求項６】
前記周期入力ステップは、第２の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、
前記コード生成ステップは、第２の制御対象へ出力する制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
請求項４または５に記載の設計支援方法。
【請求項７】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、
第１センサから第１入力周期で第１入力信号を取得し、第２センサから第２入力周期で第２入力信号を取得する、信号取得手段と、
第１入力信号と第２入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、
レート変換された第１入力信号と第２入力信号に基づいて制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、
を備える制御装置。
【請求項８】
出力信号周期の異なる第１制御対象および第２制御対象へ制御信号を出力するものであり、
前記レート変換手段は、第１入力信号と第２入力信号の信号周期を、第１制御対象の出力周期にレート変換し、
前記制御手段は、レート変換された第１入力信号と第２入力信号に基づいて第１制御対象に対する第１制御信号および第２制御対象に対する第２制御信号を演算し、第１制御信号はレート変換せずに第１制御対象に出力し、第２制御信号は第２制御対象への出力周期にレート変換してから第２制御対象に出力する、
請求項７に記載の制御装置。
【請求項１】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援装置であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力手段と、
制御装置の設計情報をユーザから受け付ける設計情報入力手段と、
第１入力信号と第２入力信号の信号周期を制御信号の出力周期にレート変換するフィルタ機能と、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象へ出力する制御信号を演算するための演算機能と、を含むプログラムコードを出力するコード生成手段と、
を備える設計支援装置。
【請求項２】
レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段を有し、
前記コード生成手段は、前記フィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、
請求項１に記載の設計支援装置。
【請求項３】
前記周期入力手段は、第２の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、
前記コード生成手段は、第２の制御対象へ出力する制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
請求項１または２に記載の設計支援装置。
【請求項４】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置を設計するための設計支援方法であって、
第１センサから入力される第１入力信号の入力周期、第２センサから入力される第２入力信号の入力周期、制御対象へ出力する制御信号の出力周期を、ユーザから受け付ける周期入力ステップと、
制御装置の設計情報をユーザから受け付ける設計情報入力ステップと、
第１入力信号と第２入力信号の信号周期を制御対象への出力周期にレート変換するフィルタ機能および、レート変換された第１入力信号と第２入力信号を入力として前記設計情報にしたがって制御対象への制御信号を演算するための演算機能を含むプログラムコードを出力するコード生成ステップと、
を含む設計支援方法。
【請求項５】
前記コード生成ステップでは、レート変換の変換比率ごとにフィルタ機能のプログラムコードを記憶するフィルタコード記憶手段から、第１入力信号の入力周期と制御信号の出力周期の比率および第２の入力信号の入力周期と制御信号の出力周期の比率に応じたフィルタ機能のプログラムコードを選択して出力する、
請求項４に記載の設計支援方法。
【請求項６】
前記周期入力ステップは、第２の制御対象へ出力する制御信号の出力周期も、ユーザから受け付け、
前記コード生成ステップは、第２の制御対象へ出力する制御信号を、第２の制御対象への出力周期にレート変換するフィルタ機能も含むプログラムコードを出力する、
請求項４または５に記載の設計支援方法。
【請求項７】
第１センサおよび第２センサからの入力信号に基づいて制御対象へ制御信号を出力する制御装置であって、
第１センサから第１入力周期で第１入力信号を取得し、第２センサから第２入力周期で第２入力信号を取得する、信号取得手段と、
第１入力信号と第２入力信号の信号周期を、制御対象への出力周期にレート変換するレート変換手段と、
レート変換された第１入力信号と第２入力信号に基づいて制御対象に対する制御信号を演算し、制御対象へ出力する制御手段と、
を備える制御装置。
【請求項８】
出力信号周期の異なる第１制御対象および第２制御対象へ制御信号を出力するものであり、
前記レート変換手段は、第１入力信号と第２入力信号の信号周期を、第１制御対象の出力周期にレート変換し、
前記制御手段は、レート変換された第１入力信号と第２入力信号に基づいて第１制御対象に対する第１制御信号および第２制御対象に対する第２制御信号を演算し、第１制御信号はレート変換せずに第１制御対象に出力し、第２制御信号は第２制御対象への出力周期にレート変換してから第２制御対象に出力する、
請求項７に記載の制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−３６６６（Ｐ２０１３−３６６６Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３１３０３（Ｐ２０１１−１３１３０３）
【出願日】平成２３年６月１３日（２０１１．６．１３）
【出願人】（５０２０８７４６０）株式会社トヨタＩＴ開発センター (232)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１３日（２０１１．６．１３）
【出願人】（５０２０８７４６０）株式会社トヨタＩＴ開発センター (232)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]