半導体光変調器およびその製造方法
【課題】材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようにする。
【解決手段】第１半導体層１０２は、第１導電型のシリコンから構成され、第２半導体層１０６は、第２導電型のシリコンから構成されている。また、第１障壁層１０３は、第１組成のシリコンゲルマニウムから構成されている。また、量子構造層１０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第２障壁層１０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されている。
【解決手段】第１半導体層１０２は、第１導電型のシリコンから構成され、第２半導体層１０６は、第２導電型のシリコンから構成されている。また、第１障壁層１０３は、第１組成のシリコンゲルマニウムから構成されている。また、量子構造層１０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第２障壁層１０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲルマニウムから構成されて波長１３１０ｎｍ帯で動作する半導体光変調器およびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、半導体光変調器は、半導体光変調素子とフィルタ，レンズ，およびアイソレータなどの光受動素子が各々単体で製造され、これらが光学系を介して結合する状態に組み立てられ、さらには電子回路などの半導体電子素子が付随され、電気配線を施した後にパッケージングされて実使用に供されている。
【０００３】
このように、半導体光変調器は、複数の素子を必要とするため、組み立てコストの占める割合が大きく、また、光学系を必要とすることから、小型化に限界があり、装置化するうえで問題になっている。また、上述した半導体光変調器は、ＩＩＩ−Ｖ族化合物半導体を材料とする場合がほとんどであり、シリコンなどのＩＶ族半導体を材料とし、大量生産が可能な場合と比べて材料コストの削減には限界があった。
【０００４】
上述した組み立てコストの削減のため、半導体光変調器、光受動素子および半導体電子素子の集積化が検討されている。しかしながら、主にシリコンからなる電子回路などの半導体電子素子と、主にシリコン酸化物からなる光受動素子と、主にＩＩＩ−Ｖ族半導体からなる半導体光変調素子は、集積化する際に、異種基板接合などの特殊な実装工程を要するため、組み立てコストの抜本的削減にはつながっていない。
【０００５】
光受動素子を、シリコン系材料に置き換える試みも行われている。特に、光配線に該当する光導波路や、光波素子などは、シリコン系材料で製造する検討がなされており、デバイス寸法を劇的に小さくすることが可能になりつつある。
【０００６】
一方、シリコンを材料とした半導体光変調素子として、シリコン内のキャリアプラズマ効果と干渉計を用いた光変調素子が検討されている（非特許文献１参照）。しかし、シリコン内のキャリアの移動速度のため、上述した素子では、高速性に限界があった。
【０００７】
これに対し、近年、ゲルマニウムを材料とし、電界吸収効果、例えば、量子閉じ込めシュタルク効果(Quantum Confined Stark Effect, ＱＣＳＥ）を用いた光変調器が検討されている（非特許文献１参照）。電界吸収効果を用いた光変調器は、高速応答が可能であり、シリコン系材料を用いた高速光変調器として期待されている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】G. T. Reed et al. , "Silicon optical modulators", Nature Photonics, vol.4, pp.518-526, 2010.
【非特許文献２】J. Liu et l. , "Ge-on-Si laser operating at room temperature",Optical Letters, vol.35, no.5, pp.675-681, 2010.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、電界吸収効果を用いた光変調は、吸収係数が急激に変化する半導体の直接遷移端(Γ点)の波長近傍で動作させることが必要である。しかしながら、ゲルマニウムは、Γ点のバンドギャップエネルギーが０．８ｅＶ（波長換算で１５５０ｎｍ）であり、１３１０ｎｍの光を変調することは困難である。これに対し、ゲルマニウムに圧縮性歪みを印加することにより、Γ点のバンドギャップエネルギーを拡大させることができる。
【００１０】
しかし、間接遷移（Ｌ点）のバンドギャップエネルギーは、上記歪みにより拡大するもののその傾向はΓ点に比して小さく、さらにΓ点の上にある間接遷移端であるΔ点は、バンドギャップエネルギーが圧縮性歪みにより逆に縮小する。このため、結果的には、これらの間接遷移吸収により、直接遷移での電界吸収が隠されるため、１３１０ｎｍの光の変調器としては動作させることはできない。
【００１１】
最近、ゲルマニウムのレーザー発振において、Ｌ点の伝導帯を電子で埋めて、間接遷移のバンドギャップエネルギーの波長での光吸収を抑制する効果が見いだされている（非特許文献２参照）。しかしながら、この効果を、前述した圧縮性歪みを利用した直接遷移バンドギャップエネルギー拡大に利用しても、間接遷移バンド端と直遷移バンド端とのエネルギー差が歪みにより大きくなるため、Ｌ点やΔ点を電子で埋め尽くすことは困難であり、変調器動作を期待することはできない。
【００１２】
以上に説明したように、ＩＶ族系のゲルマニウムを使った電界吸収効果では、現在の光通信システムに不可欠な１３１０ｎｍの光変調を行えていないという問題があった。
【００１３】
本発明は、以上のような問題点を解消するためになされたものであり、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体光変調器は、量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、第１導電型のシリコンから構成された第１半導体層と、第１組成のシリコンゲルマニウムから構成されて第１半導体層の上に形成された第１障壁層と、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて第１障壁層の上に形成された量子構造層と、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されて量子構造層の上に形成された第２障壁層と、第２導電型のシリコンから構成されて第２障壁層の上に形成された第２半導体層とを備え、量子構造層は、第１障壁層および第２障壁層と量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されている
。
【００１５】
上記半導体光変調器において、量子構造は、第２組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱である。
【００１６】
上記半導体光変調器において、量子井戸層に３次元島状の領域を含む。
【００１７】
本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第１の温度で結晶成長する結晶成長工程と、第１障壁層および第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、量子構造層に内在する圧縮性の歪みを制御するために第１の温度を第２の温度より低くする。
【００１８】
また、本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第１の温度で結晶成長する結晶成長工程と、第１障壁層および第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、量子構造層における圧縮性の歪みを制御するために第１の温度を第２の温度と同じまたは第２の温度より高くする。また、第２障壁層を形成した後に量子構造層と他の層との界面に部分的に転位を挿入することで量子構造層における圧縮性の歪みを制御する、第３の温度によりアニールを行う熱処理工程をさらに含む。
【発明の効果】
【００１９】
以上説明したことにより、本発明によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態１における半導体光変調器の構成を示す断面図である。
【図２】図２は、実際に作製した試料の断面を、走査型電子顕微鏡で観察した結果を示す写真である。
【図３】図３は、実際に作製した試料１および試料２のＸ線回折分析結果を示す特性図である。
【図４】図４は、ゲルマニウム単結晶の層とシリコンゲルマニウム混晶の層とを積層する構造において、シリコンゲルマニウム混晶層のシリコン含有率を横軸にとり、ゲルマニウム単結晶層の膜厚を縦軸にとったとき、歪みを緩和せずに積層可能なゲルマニウム単結晶層の層厚を見積もったグラフである。
【図５】図５は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。
【図６】図６は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。
【図７】図７は、本発明の実施の形態２における半導体光変調器の構成を示す断面図である。
【図８】図８は、本発明の実施の形態２における他の半導体光変調器の一部構成を示す断面図である。
【図９】図９は、本発明の実施の形態２における他の半導体光変調器の一部構成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について図を参照して説明する。
【００２２】
[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層１０１と、下部クラッド層１０１の上に形成されたコア部１２０と、コア部１２０の上に形成された上部クラッド層１０７とを備え、光導波路を構成している。この光導波路は、図１の紙面手前より奥に向けて光が導波する。
【００２３】
また、本実施の形態において、コア部１２０は、下部クラッド層１０１の上に形成された第１半導体層１０２と、第１半導体層１０２の上に形成された第１障壁層１０３と、第１障壁層１０３の上に形成された量子構造層１０４と、量子構造層１０４の上に形成された第２障壁層１０５と、第２障壁層１０５の上に形成された第２半導体層１０６とから構成されている。
【００２４】
このように構成されたコア部１２０において、まず、第１半導体層１０２は、第１導電型のシリコンから構成され、第２半導体層１０６は、第２導電型のシリコンから構成されている。また、第１障壁層１０３は、第１組成のシリコンゲルマニウムから構成されている。また、量子構造層１０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第２障壁層１０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されている。
【００２５】
例えば、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子井戸層である。また、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子細線を量子構造として備える量子細線構造とされている。また、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子箱を量子構造として備える量子箱構造とされている。なお、第２組成のシリコンゲルマニウムは、シリコンを含まずにゲルマニウムのみから構成されてるものも含むものとする。
【００２６】
上述した構成に加え、本実施の形態における半導体光変調器は、量子構造層１０４を構成する量子構造層１０４に内在する圧縮性の歪みが制御されている。例えば、量子構造層１０４が量子井戸層の場合、この量子井戸層に内在する圧縮性歪みが小さくされ、または除去された状態となっている。この圧縮性の歪みは、第１障壁層１０３および第２障壁層１０５と量子構造層１０４との材料の違いによる熱膨張係数の差で発生するものである。
【００２７】
上述した本実施の形態における半導体光変調器では、コア部１２０は、第１障壁層１０３，量子構造層１０４，第２障壁層１０５の部分を第１半導体層１０２および第２半導体層１０６で挟んだｐｉｎ構造としている。この半導体光変調器では、量子構造層１０４においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子構造層１０４を構成する量子構造層の内部に発生する圧縮性の歪みを小さくし、また除去するなど制御することで、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収を抑制している。言い換えると、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収が抑制される状態となるように、層の内部に発生する圧縮性の歪みを制御している。この結果、第１半導体層１０２および第２半導体層１０６に印加する電界により、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部１２０で変調することができる。
【００２８】
以下、波長１３１０ｎｍ体の光が変調できることについて、より詳細に説明する。ゲルマニウムを主成分とし，ゲルマニウムと同じＩＶ族半導体であるシリコンを副成分とする材料を用い，成分比を変えた異なる２種類のシリコンゲルマニウム混晶を積層することで，量子井戸構造あるいは量子細線構造あるいは量子箱構造を形成すれば、バンドギャップエネルギーを制御することができる。
【００２９】
直接遷移型の半導体光変調素子の動作波長範囲は、光を吸収する部分を構成する材料のバンドギャップエネルギーで決まる。ゲルマニウムのバンドギャップエネルギー（Γ点）は、０．８ｅＶ（波長換算でおおよそ１５５０ｎｍ）であるが、この層の厚さや幅などを小さくして量子井戸構造をとることで、量子効果を発現させれば、バンドギャップエネルギーを広げることができる。
【００３０】
この構成としては、バンドギャップエネルギーが小さいゲルマニウムを多く含んだシリコンゲルマニウム混晶を量子井戸とし、バンドギャップエネルギーが大きいシリコンを多く含んだシリコンゲルマニウム混晶を量子障壁とする量子井戸構造がある。また、量子井戸層の部分を、量子細線構造あるいは量子箱構造としてもよい。これらの量子構造とすることで、半導体光変調器の動作波長を１３１０ｎｍ帯にまで広げることができる。
【００３１】
また、障壁層とするシリコンゲルマニウム混晶の結晶成長時の温度、および量子構造層とするシリコンゲルマニウム混晶（ゲルマニウム単結晶）の結晶成長時の温度によっては、室温まで温度低下した際の熱膨張率の違いにより、歪みの大きさを制御できる。
【００３２】
例えば、熱膨張係数が大きいゲルマニウムを多く含んだシリコンゲルマニウム混晶（例えば量子井戸層）の結晶成長時の温度を、熱膨張係数が小さいシリコンを多く含んだシリコンゲルマニウム混晶（障壁層）の結晶成長時の温度より低く設定すれば、室温（２４℃程度）まで温度低下した時に、量子構造層の圧縮性歪みを小さくすることができる。
【００３３】
また、量子構造層の結晶成長時の温度を、障壁層の結晶成長時の温度より高く、もしくは同じに設定して、室温まで温度低下した時に、部分的に緩和させることで、量子構造層界面の歪の一部を解放し，結果として量子構造層内部の圧縮性歪みを一部開放して小さくするか、なくすことができる。
【００３４】
また、量子構造層の内部に大きな圧縮性歪みが残っている場合、結晶成長後に熱処理を施すことで、圧縮性歪みを制御することができる。結晶成長後に高温アニールを施すことで、量子構造層の界面に部分的に転位を挿入し、量子構造層界面の歪の一部を開放し，結果として量子構造層内部の圧縮性歪みを小さくするか、なくすことができる。
【００３５】
以上のことから、量子サイズ効果が発現する量子構造層１０４を用い、加えて、第１障壁層１０３、量子構造層１０４、第２障壁層１０５の結晶成長時の温度、もしくは、結晶成長後の熱処理温度を制御することで、ＩＶ族半導体を材料とし、１３１０ｎｍ帯で動作する直接遷移型の半導体光変調素子を実現することができる。
【００３６】
次に、実際に作製した素子構造（試料）の特性評価について説明する。まず、次に示す試料を作製する。超高真空化学気相堆積法により、シリコン基板上に、シリコン単結晶を結晶成長させる。次に、結晶成長したシリコン層の上に、シリコンとゲルマニウムが３：７の比率になるシリコンゲルマニウム混晶の障壁層を結晶成長させ、次いで、ゲルマニウム単結晶からなる量子井戸層を結晶成長させ、さらにシリコンとゲルマニウムが３：７の比率になるシリコンゲルマニウム混晶の障壁層を形成する。
【００３７】
図２は、上述した試料の断面を、走査型電子顕微鏡で観察した結果を示す写真（走査型電子顕微鏡像）である。図２の（ａ）は、シリコン層２０１の上に形成した障壁層２０２，量子井戸層２０３，および障壁層２０４のいずれも、結晶成長温度を４５０℃とした試料１の写真である。また、図２の（ｂ）は、シリコン層２１１の上に形成した障壁層２１２および障壁層２１４は、結晶成長温度を４５０℃とし、量子井戸層２１３の結晶成長温度は、３７０℃とした試料２の写真である。
【００３８】
障壁層と量子井戸層とは、シリコンとゲルマニウムとの組成比が異なり、格子定数が異なるため、結晶内部に歪みが存在する。各相の界面での歪みエネルギーと、各層の結晶内部での歪みエネルギーを比較したとき、結晶内部での歪みエネルギーの方が大きい場合は、界面は歪みに耐えられなくなり緩和することになる。結晶内部での歪みエネルギーは、結晶成長時の温度と室温の差に起因する熱収縮に伴う残留歪みエネルギーである。従って、結晶成長温度を下げることで小さくすることができる。逆に、結晶成長温度を上げることで歪みを大きくし、結晶成長後に室温に戻した際に、歪みを緩和させることで歪みを制御することも可能である。
【００３９】
図２の（ａ）の試料１では、量子井戸層２０３（像中で黒く見える部分）の部分的領域で３次元島状成長し、結晶内部の歪みを開放している。これに対し、図１の（ｂ）の試料２では量子井戸層２１３が連続した層状となっており、小さな圧縮性歪みを保っていることがわかる。
【００４０】
これらからもわかるように、結晶成長時の温度を障壁層２１２，障壁層２１３より低く設定した量子井戸層２１３では、圧縮性歪みを小さくすることができる。また、結晶成長時の温度を障壁層２０２，障壁層２０３と同じ、もしくはより高く設定した量子井戸層２０３では、圧縮性歪みが大きくなり、常温に戻した際に緩和させることができ、これにより、歪みを制御することができる。
【００４１】
また、結晶成長後に高温アニール（例えば、４５０℃）を施すことで、量子井戸層の界面に部分的に転位を挿入し、量子井戸層における圧縮性歪みを小さくすることができる。このような高温アニールによる圧縮性歪みの緩和は、単に常温に戻すことによる圧縮性歪みの緩和よりも圧縮性歪みの制御性が良い。
【００４２】
図３は、上述した試料１および試料２のＸ線回折分析結果を示す特性図である。図３の（ａ）は、試料１のＸ線回折分析結果を示し、図３の（ｂ）は、試料２のＸ線回折分析結果を示している。横軸が８８°付近の鋭いピークは、シリコンのピークであり、横軸８４．８°付近がゲルマニウムのピークであり、横軸８５．４°付近がシリコンゲルマニウム混晶のピークである。
【００４３】
量子井戸層の結晶成長時の温度を４５０℃とした試料１では、図３の（ａ）に示すように、ゲルマニウムのピークは確認できない。これに対し、量子井戸層の結晶成長時の温度を３７０℃とした試料２では、図３の（ｂ）に示すように、ゲルマニウムのピークが確認できる。このことからも、量子井戸層の結晶成長時の温度を低く設定することで、量子井戸層を薄い連続した層状態で維持し、圧縮性歪みを小さくできることがわかる。一方、量子井戸層の結晶成長時の温度を高く設定することで、量子井戸層の歪みを大きくし、室温に戻した際に緩和させることで、歪みを制御することもできることが分かる。
【００４４】
図４は、ゲルマニウム単結晶の層とシリコンゲルマニウム混晶の層とを積層する構造において、シリコンゲルマニウム混晶層のシリコン含有率を横軸にとり、ゲルマニウム単結晶層の膜厚を縦軸にとったとき、歪みを緩和せずに積層可能なゲルマニウム単結晶層の層厚を見積もったグラフである。シリコンゲルマニウム混晶層の組成比をシリコンが３割、ゲルマニウムが７割とした場合、ゲルマニウム単結晶層の層厚が数十ｎｍ以下であれば圧縮性歪みを小さいまま保持することがわかる。一方、ゲルマニウム単結晶層の層厚が数十ｎｍ以上であれば、歪みが緩和することがわかる。
【００４５】
図５，図６は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。これらは、量子井戸層をゲルマニウム単結晶から構成し、障壁層をシリコンゲルマニウム混晶から構成した量子井戸構造の、バンドギャップエネルギーを計算した結果を示している。また、図６は、図５の一部（Ａ）を拡大して示している。横軸は量子井戸層の層厚であり、縦軸はバンドギャップエネルギーである。また、パラメータ（x=0.1，x=0.2，x=0.3，x=0.4，x=0.5）は障壁層のシリコン含有率である。障壁層における組成比をシリコンが３割、ゲルマニウムが７割とした場合、量子井戸層の層厚が７ｎｍ程度であれば、バンドギャップエネルギーは１３１０ｎｍ帯にまで拡大することがわかる。
【００４６】
以上に説明したように、本実施の形態では、光変調を行うコア部１２０を、第１障壁層１０３，量子構造層１０４，第２障壁層１０５から構成し、量子サイズ効果が発現するようにしたので、材料に用いているゲルマニウムのバンドギャップエネルギーより広いバンドギャップエネルギーが得られるようになる。この結果、第１半導体層１０２および第２半導体層１０６に印加する電界により、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部１２０で変調することができる。このように、本実施の形態によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになる。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について図７を用いて説明する。図７は、本発明の実施の形態２における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層７０１と、下部クラッド層７０１の上に形成された第１半導体層７０２と、第１半導体層７０２の上に形成された第１障壁層７０３と、第１障壁層７０３の上に形成された量子井戸層７０４と、量子井戸層７０４の上に形成された第２障壁層７０５と、第２障壁層７０５の上に形成された第２半導体層７０６とを備える。下部クラッド層７０１は、シリコン基部７１０の上に設けられている。
【００４８】
シリコン基部７１０，下部クラッド層７０１，第１半導体層７０２は、よく知られたＳＯＩ（Silicon on Insulator）基板を用いて形成されている。下部クラッド層７０１は、ＳＯＩ基板の埋め込み絶縁層であり、第１半導体層７０２は、表面シリコン層である。
【００４９】
また、一部の第１半導体層７０２と、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５，第２半導体層７０６は、リッジ形状のコア部７２０に加工され、上部クラッド層７０７で覆われている。このように、実施の形態２では、下部クラッド層７０１，第１半導体層７０２の下部の平板部、上述したリッジ形状に加工されたコア部７２０、上部クラッド層７０７により、スラブ型の光導波路が構成されている。この光導波路は、図７の紙面手前より奥に向けて光が導波する。コア部７２０は、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５の部分を第１半導体層７０２および第２半導体層７０６で挟んだｐｉｎ構造としている。なお、図７では、便宜上、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５，第２半導体層７０６の部分をコア部７２０として示しているが、コア部７２０は、一部の第１半導体層７０２も含んでいる。
【００５０】
この光導波路は、導波する光に対してシングルモード条件となるように、各寸法が設定されている。例えば、波長１３１０ｎｍの赤外光の場合、コア部７２０の導波方向断面において、層厚方向の高さは２５０ｎｍとされ、幅は５００ｎｍとされていればよい。また、下部クラッド層７０１の層厚が３μｍ以上と厚いので、上記光導波路を導波する光が、シリコン基部７１０の側に漏れ出すことはない。また、各クラッド層、例えば、シリコンおよびゲルマニウムよりも屈折率が小さい誘電体から構成されていればよい。このような誘電体としては、シリコンの酸化物であればよい。また、ゲルマニウムの酸化物、シリコンの酸窒化物、シリコンの窒化物、シリコンの炭化物、アルミニウムの酸化物、チタンの酸化物、ジルコニウムの酸化物であってもよく、これらの混合物であってもよい。また、上部クラッド層７０７は、真空や空気としてもよい。
【００５１】
また、第１半導体層７０２の下部の平板部には、第１電極７１１が接続され、第２半導体層７０６には、第２電極７１２が接続されている。第１半導体層７０２は、ｐ型のシリコンから構成され、第２半導体層７０６は、ｎ型のシリコンから構成されている。第１半導体層７０２をｎ型とし、第２半導体層７０６をｐ型としてもよい。また、第１障壁層７０３は、第１組成のＳｉ1-xＧｅxから構成され、量子井戸層７０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のＳｉ1-yＧｅyから構成され、第２障壁層７０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のＳｉ1-zＧｅzから構成されている。ここで、ｘ＝０．７，ｙ＝１．０，ｚ＝０．７であればよい。なお、ｘおよびｚは、０．５〜０．９の範囲であればよく、また、ｙ＞ｘおよびｙ＞ｚとなっていればよい。また、ｘ＝ｚであってもよい。
【００５２】
上述した構成に加え、本実施の形態における半導体光変調器は、量子井戸層７０４の圧縮性の歪みエネルギーが、組成の違いによる格子定数差で発生する歪みより小さくされている。例えば、量子井戸層７０４と第１障壁層７０３および第２障壁層７０５との界面における圧縮性歪みが除去された状態となっている。
【００５３】
上述した本実施の形態における半導体光変調器において、まず、コア部７２０は、例えば、ＳＯＩ基板のＳＯＩ層の上に第１障壁層７０３とする層、量子井戸層７０４とする層、第２障壁層７０５とする層、および第２半導体層７０６とする層を、超高真空化学堆積法などで形成し、これらを公知のリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。
【００５４】
また、上部クラッド層７０７は、例えば、スパッタリング法などによって酸化シリコンを堆積して酸化シリコン膜を形成し、これをリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。パターニングにより、第１電極７１１と第１半導体層７０２との接続のための貫通孔、および、第２電極７１２と第２半導体層７０６との接続のための貫通孔を形成する。また、第１電極７１１，第２電極７１２は、蒸着法および公知のリフトオフ法により形成すればよい。これらのように、実施の形態２における半導体光変調器は、一般に用いられている半導体装置の製造技術を用いれば形成できる。
【００５５】
実施の形態２の半導体光変調器においても、量子井戸層７０４においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子井戸層７０４を構成する量子構造の内部における圧縮性の歪みを小さくし、また除去している。この結果、第１電極７１１および第２電極７１２に逆方向電圧を印加すれば、上述した光導波路を導波する光のエネルギーが，第１障壁層７０３，量子井戸層７０４，第２障壁層７０５の各々のバンドギャップエネルギーよりも大きい場合、本半導体変調器により導波する光を変調できる。例えば、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部７２０で変調できる。
【００５６】
ところで、上述した実施の形態２では、量子井戸層７０４を用いるようにしたが、これに限るものではない。例えば、量子井戸層７０４の代わりに、図８に示す量子細線構造８０４を用いるようにしてもよい。量子細線構造８０４は、Ｓｉ1-yＧｅyから構成された量子細線８４１と、Ｓｉ1-xＧｅxから構成された障壁層８４２とが交互に配列されている。量子細線構造８０４を用いることで、量子化された準位の状態密度を大きくすることができる。これにより間接吸収を低減させることができ、結果として変調器の消光比を大きくすることができるので、小さな印加電圧で変調器を駆動することができ、低消費電力化につながる。
【００５７】
なお、ここで、ｘおよびｙの値としては、例えばｘ＝０．７，ｙ＝１．０などが考えられる。なお、これに限定されるものではなく、ｘは０．５〜０．９の値をとることが可能であり、ｙ＞ｘとなればよい。量子細線８４１は、超高真空化学堆積法などでＳｉ1-yＧｅyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子細線８４１を形成した後、超高真空化学堆積法などでＳｉ1-xＧｅxの薄膜を形成することで障壁層８４２が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子細線構造８０４が形成できる。
【００５８】
また、例えば、量子井戸層７０４の代わりに、図９に示す量子箱構造９０４を用いるようにしてもよい。量子箱構造９０４は、Ｓｉ1-yＧｅyから構成された複数の量子箱９４１と、量子箱９４１の周囲を囲うＳｉ1-xＧｅxから構成された障壁層９４２とから構成されている。量子箱構造９０４を用いることで、量子化された準位の状態密度をさらに大きくすることができる。これにより間接吸収をさらに低減させることができ、結果として変調器の消光比をさらに大きくすることができるので、さらに小さな印加電圧で変調器を駆動することができ、さらなる低消費電力化につながる。
【００５９】
なお、ここで、ｘおよびｙの値としては、例えばｘ＝０．７，ｙ＝１．０などが考えられる。なお、これに限定されるものではなく、ｘは０．５〜０．９の値をとることが可能であり、ｙ＞ｘとなればよい。量子箱９４１は、超高真空化学堆積法などでＳｉ1-yＧｅyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子箱９４１を形成した後、超高真空化学堆積法などでＳｉ1-xＧｅxの薄膜を形成することで障壁層９４２が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子箱構造９０４が形成できる。
【００６０】
以上詳細に説明したように、本発明によれば、シリコンおよびゲルマニウムを材料とすることで安価な製造コストを実現し、１３１０ｎｍ帯で機能する半導体光変調素子が実現できる。また、本発明による半導体変調器によれば、半導体電子回路と集積させて用いることが容易である。
【００６１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００６２】
１０１…下部クラッド層、１０２…第１半導体層、１０３…第１障壁層、１０４…量子構造層、１０５…第２障壁層、１０６…第２半導体層、１０７…上部クラッド層。
【技術分野】
【０００１】
本発明は、ゲルマニウムから構成されて波長１３１０ｎｍ帯で動作する半導体光変調器およびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、半導体光変調器は、半導体光変調素子とフィルタ，レンズ，およびアイソレータなどの光受動素子が各々単体で製造され、これらが光学系を介して結合する状態に組み立てられ、さらには電子回路などの半導体電子素子が付随され、電気配線を施した後にパッケージングされて実使用に供されている。
【０００３】
このように、半導体光変調器は、複数の素子を必要とするため、組み立てコストの占める割合が大きく、また、光学系を必要とすることから、小型化に限界があり、装置化するうえで問題になっている。また、上述した半導体光変調器は、ＩＩＩ−Ｖ族化合物半導体を材料とする場合がほとんどであり、シリコンなどのＩＶ族半導体を材料とし、大量生産が可能な場合と比べて材料コストの削減には限界があった。
【０００４】
上述した組み立てコストの削減のため、半導体光変調器、光受動素子および半導体電子素子の集積化が検討されている。しかしながら、主にシリコンからなる電子回路などの半導体電子素子と、主にシリコン酸化物からなる光受動素子と、主にＩＩＩ−Ｖ族半導体からなる半導体光変調素子は、集積化する際に、異種基板接合などの特殊な実装工程を要するため、組み立てコストの抜本的削減にはつながっていない。
【０００５】
光受動素子を、シリコン系材料に置き換える試みも行われている。特に、光配線に該当する光導波路や、光波素子などは、シリコン系材料で製造する検討がなされており、デバイス寸法を劇的に小さくすることが可能になりつつある。
【０００６】
一方、シリコンを材料とした半導体光変調素子として、シリコン内のキャリアプラズマ効果と干渉計を用いた光変調素子が検討されている（非特許文献１参照）。しかし、シリコン内のキャリアの移動速度のため、上述した素子では、高速性に限界があった。
【０００７】
これに対し、近年、ゲルマニウムを材料とし、電界吸収効果、例えば、量子閉じ込めシュタルク効果(Quantum Confined Stark Effect, ＱＣＳＥ）を用いた光変調器が検討されている（非特許文献１参照）。電界吸収効果を用いた光変調器は、高速応答が可能であり、シリコン系材料を用いた高速光変調器として期待されている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】G. T. Reed et al. , "Silicon optical modulators", Nature Photonics, vol.4, pp.518-526, 2010.
【非特許文献２】J. Liu et l. , "Ge-on-Si laser operating at room temperature",Optical Letters, vol.35, no.5, pp.675-681, 2010.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、電界吸収効果を用いた光変調は、吸収係数が急激に変化する半導体の直接遷移端(Γ点)の波長近傍で動作させることが必要である。しかしながら、ゲルマニウムは、Γ点のバンドギャップエネルギーが０．８ｅＶ（波長換算で１５５０ｎｍ）であり、１３１０ｎｍの光を変調することは困難である。これに対し、ゲルマニウムに圧縮性歪みを印加することにより、Γ点のバンドギャップエネルギーを拡大させることができる。
【００１０】
しかし、間接遷移（Ｌ点）のバンドギャップエネルギーは、上記歪みにより拡大するもののその傾向はΓ点に比して小さく、さらにΓ点の上にある間接遷移端であるΔ点は、バンドギャップエネルギーが圧縮性歪みにより逆に縮小する。このため、結果的には、これらの間接遷移吸収により、直接遷移での電界吸収が隠されるため、１３１０ｎｍの光の変調器としては動作させることはできない。
【００１１】
最近、ゲルマニウムのレーザー発振において、Ｌ点の伝導帯を電子で埋めて、間接遷移のバンドギャップエネルギーの波長での光吸収を抑制する効果が見いだされている（非特許文献２参照）。しかしながら、この効果を、前述した圧縮性歪みを利用した直接遷移バンドギャップエネルギー拡大に利用しても、間接遷移バンド端と直遷移バンド端とのエネルギー差が歪みにより大きくなるため、Ｌ点やΔ点を電子で埋め尽くすことは困難であり、変調器動作を期待することはできない。
【００１２】
以上に説明したように、ＩＶ族系のゲルマニウムを使った電界吸収効果では、現在の光通信システムに不可欠な１３１０ｎｍの光変調を行えていないという問題があった。
【００１３】
本発明は、以上のような問題点を解消するためになされたものであり、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体光変調器は、量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、第１導電型のシリコンから構成された第１半導体層と、第１組成のシリコンゲルマニウムから構成されて第１半導体層の上に形成された第１障壁層と、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて第１障壁層の上に形成された量子構造層と、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されて量子構造層の上に形成された第２障壁層と、第２導電型のシリコンから構成されて第２障壁層の上に形成された第２半導体層とを備え、量子構造層は、第１障壁層および第２障壁層と量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されている
。
【００１５】
上記半導体光変調器において、量子構造は、第２組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱である。
【００１６】
上記半導体光変調器において、量子井戸層に３次元島状の領域を含む。
【００１７】
本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第１の温度で結晶成長する結晶成長工程と、第１障壁層および第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、量子構造層に内在する圧縮性の歪みを制御するために第１の温度を第２の温度より低くする。
【００１８】
また、本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第１の温度で結晶成長する結晶成長工程と、第１障壁層および第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、量子構造層における圧縮性の歪みを制御するために第１の温度を第２の温度と同じまたは第２の温度より高くする。また、第２障壁層を形成した後に量子構造層と他の層との界面に部分的に転位を挿入することで量子構造層における圧縮性の歪みを制御する、第３の温度によりアニールを行う熱処理工程をさらに含む。
【発明の効果】
【００１９】
以上説明したことにより、本発明によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態１における半導体光変調器の構成を示す断面図である。
【図２】図２は、実際に作製した試料の断面を、走査型電子顕微鏡で観察した結果を示す写真である。
【図３】図３は、実際に作製した試料１および試料２のＸ線回折分析結果を示す特性図である。
【図４】図４は、ゲルマニウム単結晶の層とシリコンゲルマニウム混晶の層とを積層する構造において、シリコンゲルマニウム混晶層のシリコン含有率を横軸にとり、ゲルマニウム単結晶層の膜厚を縦軸にとったとき、歪みを緩和せずに積層可能なゲルマニウム単結晶層の層厚を見積もったグラフである。
【図５】図５は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。
【図６】図６は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。
【図７】図７は、本発明の実施の形態２における半導体光変調器の構成を示す断面図である。
【図８】図８は、本発明の実施の形態２における他の半導体光変調器の一部構成を示す断面図である。
【図９】図９は、本発明の実施の形態２における他の半導体光変調器の一部構成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について図を参照して説明する。
【００２２】
[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層１０１と、下部クラッド層１０１の上に形成されたコア部１２０と、コア部１２０の上に形成された上部クラッド層１０７とを備え、光導波路を構成している。この光導波路は、図１の紙面手前より奥に向けて光が導波する。
【００２３】
また、本実施の形態において、コア部１２０は、下部クラッド層１０１の上に形成された第１半導体層１０２と、第１半導体層１０２の上に形成された第１障壁層１０３と、第１障壁層１０３の上に形成された量子構造層１０４と、量子構造層１０４の上に形成された第２障壁層１０５と、第２障壁層１０５の上に形成された第２半導体層１０６とから構成されている。
【００２４】
このように構成されたコア部１２０において、まず、第１半導体層１０２は、第１導電型のシリコンから構成され、第２半導体層１０６は、第２導電型のシリコンから構成されている。また、第１障壁層１０３は、第１組成のシリコンゲルマニウムから構成されている。また、量子構造層１０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第２障壁層１０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されている。
【００２５】
例えば、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子井戸層である。また、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子細線を量子構造として備える量子細線構造とされている。また、量子構造層１０４は、第２組成のシリコンゲルマニウムからなる量子箱を量子構造として備える量子箱構造とされている。なお、第２組成のシリコンゲルマニウムは、シリコンを含まずにゲルマニウムのみから構成されてるものも含むものとする。
【００２６】
上述した構成に加え、本実施の形態における半導体光変調器は、量子構造層１０４を構成する量子構造層１０４に内在する圧縮性の歪みが制御されている。例えば、量子構造層１０４が量子井戸層の場合、この量子井戸層に内在する圧縮性歪みが小さくされ、または除去された状態となっている。この圧縮性の歪みは、第１障壁層１０３および第２障壁層１０５と量子構造層１０４との材料の違いによる熱膨張係数の差で発生するものである。
【００２７】
上述した本実施の形態における半導体光変調器では、コア部１２０は、第１障壁層１０３，量子構造層１０４，第２障壁層１０５の部分を第１半導体層１０２および第２半導体層１０６で挟んだｐｉｎ構造としている。この半導体光変調器では、量子構造層１０４においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子構造層１０４を構成する量子構造層の内部に発生する圧縮性の歪みを小さくし、また除去するなど制御することで、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収を抑制している。言い換えると、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収が抑制される状態となるように、層の内部に発生する圧縮性の歪みを制御している。この結果、第１半導体層１０２および第２半導体層１０６に印加する電界により、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部１２０で変調することができる。
【００２８】
以下、波長１３１０ｎｍ体の光が変調できることについて、より詳細に説明する。ゲルマニウムを主成分とし，ゲルマニウムと同じＩＶ族半導体であるシリコンを副成分とする材料を用い，成分比を変えた異なる２種類のシリコンゲルマニウム混晶を積層することで，量子井戸構造あるいは量子細線構造あるいは量子箱構造を形成すれば、バンドギャップエネルギーを制御することができる。
【００２９】
直接遷移型の半導体光変調素子の動作波長範囲は、光を吸収する部分を構成する材料のバンドギャップエネルギーで決まる。ゲルマニウムのバンドギャップエネルギー（Γ点）は、０．８ｅＶ（波長換算でおおよそ１５５０ｎｍ）であるが、この層の厚さや幅などを小さくして量子井戸構造をとることで、量子効果を発現させれば、バンドギャップエネルギーを広げることができる。
【００３０】
この構成としては、バンドギャップエネルギーが小さいゲルマニウムを多く含んだシリコンゲルマニウム混晶を量子井戸とし、バンドギャップエネルギーが大きいシリコンを多く含んだシリコンゲルマニウム混晶を量子障壁とする量子井戸構造がある。また、量子井戸層の部分を、量子細線構造あるいは量子箱構造としてもよい。これらの量子構造とすることで、半導体光変調器の動作波長を１３１０ｎｍ帯にまで広げることができる。
【００３１】
また、障壁層とするシリコンゲルマニウム混晶の結晶成長時の温度、および量子構造層とするシリコンゲルマニウム混晶（ゲルマニウム単結晶）の結晶成長時の温度によっては、室温まで温度低下した際の熱膨張率の違いにより、歪みの大きさを制御できる。
【００３２】
例えば、熱膨張係数が大きいゲルマニウムを多く含んだシリコンゲルマニウム混晶（例えば量子井戸層）の結晶成長時の温度を、熱膨張係数が小さいシリコンを多く含んだシリコンゲルマニウム混晶（障壁層）の結晶成長時の温度より低く設定すれば、室温（２４℃程度）まで温度低下した時に、量子構造層の圧縮性歪みを小さくすることができる。
【００３３】
また、量子構造層の結晶成長時の温度を、障壁層の結晶成長時の温度より高く、もしくは同じに設定して、室温まで温度低下した時に、部分的に緩和させることで、量子構造層界面の歪の一部を解放し，結果として量子構造層内部の圧縮性歪みを一部開放して小さくするか、なくすことができる。
【００３４】
また、量子構造層の内部に大きな圧縮性歪みが残っている場合、結晶成長後に熱処理を施すことで、圧縮性歪みを制御することができる。結晶成長後に高温アニールを施すことで、量子構造層の界面に部分的に転位を挿入し、量子構造層界面の歪の一部を開放し，結果として量子構造層内部の圧縮性歪みを小さくするか、なくすことができる。
【００３５】
以上のことから、量子サイズ効果が発現する量子構造層１０４を用い、加えて、第１障壁層１０３、量子構造層１０４、第２障壁層１０５の結晶成長時の温度、もしくは、結晶成長後の熱処理温度を制御することで、ＩＶ族半導体を材料とし、１３１０ｎｍ帯で動作する直接遷移型の半導体光変調素子を実現することができる。
【００３６】
次に、実際に作製した素子構造（試料）の特性評価について説明する。まず、次に示す試料を作製する。超高真空化学気相堆積法により、シリコン基板上に、シリコン単結晶を結晶成長させる。次に、結晶成長したシリコン層の上に、シリコンとゲルマニウムが３：７の比率になるシリコンゲルマニウム混晶の障壁層を結晶成長させ、次いで、ゲルマニウム単結晶からなる量子井戸層を結晶成長させ、さらにシリコンとゲルマニウムが３：７の比率になるシリコンゲルマニウム混晶の障壁層を形成する。
【００３７】
図２は、上述した試料の断面を、走査型電子顕微鏡で観察した結果を示す写真（走査型電子顕微鏡像）である。図２の（ａ）は、シリコン層２０１の上に形成した障壁層２０２，量子井戸層２０３，および障壁層２０４のいずれも、結晶成長温度を４５０℃とした試料１の写真である。また、図２の（ｂ）は、シリコン層２１１の上に形成した障壁層２１２および障壁層２１４は、結晶成長温度を４５０℃とし、量子井戸層２１３の結晶成長温度は、３７０℃とした試料２の写真である。
【００３８】
障壁層と量子井戸層とは、シリコンとゲルマニウムとの組成比が異なり、格子定数が異なるため、結晶内部に歪みが存在する。各相の界面での歪みエネルギーと、各層の結晶内部での歪みエネルギーを比較したとき、結晶内部での歪みエネルギーの方が大きい場合は、界面は歪みに耐えられなくなり緩和することになる。結晶内部での歪みエネルギーは、結晶成長時の温度と室温の差に起因する熱収縮に伴う残留歪みエネルギーである。従って、結晶成長温度を下げることで小さくすることができる。逆に、結晶成長温度を上げることで歪みを大きくし、結晶成長後に室温に戻した際に、歪みを緩和させることで歪みを制御することも可能である。
【００３９】
図２の（ａ）の試料１では、量子井戸層２０３（像中で黒く見える部分）の部分的領域で３次元島状成長し、結晶内部の歪みを開放している。これに対し、図１の（ｂ）の試料２では量子井戸層２１３が連続した層状となっており、小さな圧縮性歪みを保っていることがわかる。
【００４０】
これらからもわかるように、結晶成長時の温度を障壁層２１２，障壁層２１３より低く設定した量子井戸層２１３では、圧縮性歪みを小さくすることができる。また、結晶成長時の温度を障壁層２０２，障壁層２０３と同じ、もしくはより高く設定した量子井戸層２０３では、圧縮性歪みが大きくなり、常温に戻した際に緩和させることができ、これにより、歪みを制御することができる。
【００４１】
また、結晶成長後に高温アニール（例えば、４５０℃）を施すことで、量子井戸層の界面に部分的に転位を挿入し、量子井戸層における圧縮性歪みを小さくすることができる。このような高温アニールによる圧縮性歪みの緩和は、単に常温に戻すことによる圧縮性歪みの緩和よりも圧縮性歪みの制御性が良い。
【００４２】
図３は、上述した試料１および試料２のＸ線回折分析結果を示す特性図である。図３の（ａ）は、試料１のＸ線回折分析結果を示し、図３の（ｂ）は、試料２のＸ線回折分析結果を示している。横軸が８８°付近の鋭いピークは、シリコンのピークであり、横軸８４．８°付近がゲルマニウムのピークであり、横軸８５．４°付近がシリコンゲルマニウム混晶のピークである。
【００４３】
量子井戸層の結晶成長時の温度を４５０℃とした試料１では、図３の（ａ）に示すように、ゲルマニウムのピークは確認できない。これに対し、量子井戸層の結晶成長時の温度を３７０℃とした試料２では、図３の（ｂ）に示すように、ゲルマニウムのピークが確認できる。このことからも、量子井戸層の結晶成長時の温度を低く設定することで、量子井戸層を薄い連続した層状態で維持し、圧縮性歪みを小さくできることがわかる。一方、量子井戸層の結晶成長時の温度を高く設定することで、量子井戸層の歪みを大きくし、室温に戻した際に緩和させることで、歪みを制御することもできることが分かる。
【００４４】
図４は、ゲルマニウム単結晶の層とシリコンゲルマニウム混晶の層とを積層する構造において、シリコンゲルマニウム混晶層のシリコン含有率を横軸にとり、ゲルマニウム単結晶層の膜厚を縦軸にとったとき、歪みを緩和せずに積層可能なゲルマニウム単結晶層の層厚を見積もったグラフである。シリコンゲルマニウム混晶層の組成比をシリコンが３割、ゲルマニウムが７割とした場合、ゲルマニウム単結晶層の層厚が数十ｎｍ以下であれば圧縮性歪みを小さいまま保持することがわかる。一方、ゲルマニウム単結晶層の層厚が数十ｎｍ以上であれば、歪みが緩和することがわかる。
【００４５】
図５，図６は、実施の形態１における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。これらは、量子井戸層をゲルマニウム単結晶から構成し、障壁層をシリコンゲルマニウム混晶から構成した量子井戸構造の、バンドギャップエネルギーを計算した結果を示している。また、図６は、図５の一部（Ａ）を拡大して示している。横軸は量子井戸層の層厚であり、縦軸はバンドギャップエネルギーである。また、パラメータ（x=0.1，x=0.2，x=0.3，x=0.4，x=0.5）は障壁層のシリコン含有率である。障壁層における組成比をシリコンが３割、ゲルマニウムが７割とした場合、量子井戸層の層厚が７ｎｍ程度であれば、バンドギャップエネルギーは１３１０ｎｍ帯にまで拡大することがわかる。
【００４６】
以上に説明したように、本実施の形態では、光変調を行うコア部１２０を、第１障壁層１０３，量子構造層１０４，第２障壁層１０５から構成し、量子サイズ効果が発現するようにしたので、材料に用いているゲルマニウムのバンドギャップエネルギーより広いバンドギャップエネルギーが得られるようになる。この結果、第１半導体層１０２および第２半導体層１０６に印加する電界により、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部１２０で変調することができる。このように、本実施の形態によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになる。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について図７を用いて説明する。図７は、本発明の実施の形態２における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層７０１と、下部クラッド層７０１の上に形成された第１半導体層７０２と、第１半導体層７０２の上に形成された第１障壁層７０３と、第１障壁層７０３の上に形成された量子井戸層７０４と、量子井戸層７０４の上に形成された第２障壁層７０５と、第２障壁層７０５の上に形成された第２半導体層７０６とを備える。下部クラッド層７０１は、シリコン基部７１０の上に設けられている。
【００４８】
シリコン基部７１０，下部クラッド層７０１，第１半導体層７０２は、よく知られたＳＯＩ（Silicon on Insulator）基板を用いて形成されている。下部クラッド層７０１は、ＳＯＩ基板の埋め込み絶縁層であり、第１半導体層７０２は、表面シリコン層である。
【００４９】
また、一部の第１半導体層７０２と、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５，第２半導体層７０６は、リッジ形状のコア部７２０に加工され、上部クラッド層７０７で覆われている。このように、実施の形態２では、下部クラッド層７０１，第１半導体層７０２の下部の平板部、上述したリッジ形状に加工されたコア部７２０、上部クラッド層７０７により、スラブ型の光導波路が構成されている。この光導波路は、図７の紙面手前より奥に向けて光が導波する。コア部７２０は、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５の部分を第１半導体層７０２および第２半導体層７０６で挟んだｐｉｎ構造としている。なお、図７では、便宜上、第１障壁層７０３，量子井戸層７０４，第２障壁層７０５，第２半導体層７０６の部分をコア部７２０として示しているが、コア部７２０は、一部の第１半導体層７０２も含んでいる。
【００５０】
この光導波路は、導波する光に対してシングルモード条件となるように、各寸法が設定されている。例えば、波長１３１０ｎｍの赤外光の場合、コア部７２０の導波方向断面において、層厚方向の高さは２５０ｎｍとされ、幅は５００ｎｍとされていればよい。また、下部クラッド層７０１の層厚が３μｍ以上と厚いので、上記光導波路を導波する光が、シリコン基部７１０の側に漏れ出すことはない。また、各クラッド層、例えば、シリコンおよびゲルマニウムよりも屈折率が小さい誘電体から構成されていればよい。このような誘電体としては、シリコンの酸化物であればよい。また、ゲルマニウムの酸化物、シリコンの酸窒化物、シリコンの窒化物、シリコンの炭化物、アルミニウムの酸化物、チタンの酸化物、ジルコニウムの酸化物であってもよく、これらの混合物であってもよい。また、上部クラッド層７０７は、真空や空気としてもよい。
【００５１】
また、第１半導体層７０２の下部の平板部には、第１電極７１１が接続され、第２半導体層７０６には、第２電極７１２が接続されている。第１半導体層７０２は、ｐ型のシリコンから構成され、第２半導体層７０６は、ｎ型のシリコンから構成されている。第１半導体層７０２をｎ型とし、第２半導体層７０６をｐ型としてもよい。また、第１障壁層７０３は、第１組成のＳｉ1-xＧｅxから構成され、量子井戸層７０４は、第１組成よりゲルマニウムの組成比が大きい第２組成のＳｉ1-yＧｅyから構成され、第２障壁層７０５は、第２組成よりゲルマニウムの組成比が小さい第３組成のＳｉ1-zＧｅzから構成されている。ここで、ｘ＝０．７，ｙ＝１．０，ｚ＝０．７であればよい。なお、ｘおよびｚは、０．５〜０．９の範囲であればよく、また、ｙ＞ｘおよびｙ＞ｚとなっていればよい。また、ｘ＝ｚであってもよい。
【００５２】
上述した構成に加え、本実施の形態における半導体光変調器は、量子井戸層７０４の圧縮性の歪みエネルギーが、組成の違いによる格子定数差で発生する歪みより小さくされている。例えば、量子井戸層７０４と第１障壁層７０３および第２障壁層７０５との界面における圧縮性歪みが除去された状態となっている。
【００５３】
上述した本実施の形態における半導体光変調器において、まず、コア部７２０は、例えば、ＳＯＩ基板のＳＯＩ層の上に第１障壁層７０３とする層、量子井戸層７０４とする層、第２障壁層７０５とする層、および第２半導体層７０６とする層を、超高真空化学堆積法などで形成し、これらを公知のリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。
【００５４】
また、上部クラッド層７０７は、例えば、スパッタリング法などによって酸化シリコンを堆積して酸化シリコン膜を形成し、これをリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。パターニングにより、第１電極７１１と第１半導体層７０２との接続のための貫通孔、および、第２電極７１２と第２半導体層７０６との接続のための貫通孔を形成する。また、第１電極７１１，第２電極７１２は、蒸着法および公知のリフトオフ法により形成すればよい。これらのように、実施の形態２における半導体光変調器は、一般に用いられている半導体装置の製造技術を用いれば形成できる。
【００５５】
実施の形態２の半導体光変調器においても、量子井戸層７０４においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子井戸層７０４を構成する量子構造の内部における圧縮性の歪みを小さくし、また除去している。この結果、第１電極７１１および第２電極７１２に逆方向電圧を印加すれば、上述した光導波路を導波する光のエネルギーが，第１障壁層７０３，量子井戸層７０４，第２障壁層７０５の各々のバンドギャップエネルギーよりも大きい場合、本半導体変調器により導波する光を変調できる。例えば、光導波路を導波してきた波長１３１０ｎｍ帯の光をコア部７２０で変調できる。
【００５６】
ところで、上述した実施の形態２では、量子井戸層７０４を用いるようにしたが、これに限るものではない。例えば、量子井戸層７０４の代わりに、図８に示す量子細線構造８０４を用いるようにしてもよい。量子細線構造８０４は、Ｓｉ1-yＧｅyから構成された量子細線８４１と、Ｓｉ1-xＧｅxから構成された障壁層８４２とが交互に配列されている。量子細線構造８０４を用いることで、量子化された準位の状態密度を大きくすることができる。これにより間接吸収を低減させることができ、結果として変調器の消光比を大きくすることができるので、小さな印加電圧で変調器を駆動することができ、低消費電力化につながる。
【００５７】
なお、ここで、ｘおよびｙの値としては、例えばｘ＝０．７，ｙ＝１．０などが考えられる。なお、これに限定されるものではなく、ｘは０．５〜０．９の値をとることが可能であり、ｙ＞ｘとなればよい。量子細線８４１は、超高真空化学堆積法などでＳｉ1-yＧｅyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子細線８４１を形成した後、超高真空化学堆積法などでＳｉ1-xＧｅxの薄膜を形成することで障壁層８４２が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子細線構造８０４が形成できる。
【００５８】
また、例えば、量子井戸層７０４の代わりに、図９に示す量子箱構造９０４を用いるようにしてもよい。量子箱構造９０４は、Ｓｉ1-yＧｅyから構成された複数の量子箱９４１と、量子箱９４１の周囲を囲うＳｉ1-xＧｅxから構成された障壁層９４２とから構成されている。量子箱構造９０４を用いることで、量子化された準位の状態密度をさらに大きくすることができる。これにより間接吸収をさらに低減させることができ、結果として変調器の消光比をさらに大きくすることができるので、さらに小さな印加電圧で変調器を駆動することができ、さらなる低消費電力化につながる。
【００５９】
なお、ここで、ｘおよびｙの値としては、例えばｘ＝０．７，ｙ＝１．０などが考えられる。なお、これに限定されるものではなく、ｘは０．５〜０．９の値をとることが可能であり、ｙ＞ｘとなればよい。量子箱９４１は、超高真空化学堆積法などでＳｉ1-yＧｅyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子箱９４１を形成した後、超高真空化学堆積法などでＳｉ1-xＧｅxの薄膜を形成することで障壁層９４２が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子箱構造９０４が形成できる。
【００６０】
以上詳細に説明したように、本発明によれば、シリコンおよびゲルマニウムを材料とすることで安価な製造コストを実現し、１３１０ｎｍ帯で機能する半導体光変調素子が実現できる。また、本発明による半導体変調器によれば、半導体電子回路と集積させて用いることが容易である。
【００６１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００６２】
１０１…下部クラッド層、１０２…第１半導体層、１０３…第１障壁層、１０４…量子構造層、１０５…第２障壁層、１０６…第２半導体層、１０７…上部クラッド層。
【特許請求の範囲】
【請求項１】
量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、
第１導電型のシリコンから構成された第１半導体層と、
第１組成のシリコンゲルマニウムから構成されて前記第１半導体層の上に形成された第１障壁層と、
前記第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて前記第１障壁層の上に形成された量子構造層と、
前記第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されて前記量子構造層の上に形成された第２障壁層と、
第２導電型のシリコンから構成されて前記第２障壁層の上に形成された第２半導体層と
を備え、
前記量子構造層は、前記第１障壁層および前記第２障壁層と前記量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されていることを特徴とする半導体光変調器。
【請求項２】
請求項１記載の半導体光変調器において、
前記量子構造は、前記第２組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱であることを特徴とする半導体光変調器。
【請求項３】
請求項２に記載の半導体光変調器において、
前記量子井戸層に３次元島状の領域を含むことを特徴とする半導体光変調器。
【請求項４】
請求項１記載の半導体光変調器の製造方法であって、
前記量子構造を第１の温度で結晶成長する結晶成長工程と、
前記第１障壁層および前記第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、
前記量子構造層に内在する圧縮性の歪みを制御するために第１の温度を第２の温度より低くする
ことを特徴とする半導体光変調器の製造方法。
【請求項５】
請求項２記載の半導体光変調器の製造方法であって、
前記量子構造を第１の温度で結晶成長する結晶成長工程と、
前記第１障壁層および前記第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、
前記量子構造層における圧縮性の歪みを制御するために第１の温度を第２の温度と同じまたは第２の温度より高くすることを特徴とする半導体光変調器の製造方法。
【請求項６】
請求項５記載の半導体光変調器の製造方法において、
前記第２障壁層を形成した後に前記量子構造層と他の層との界面に部分的に転位を挿入することで前記量子構造層における圧縮性の歪みを制御する、第３の温度によりアニールを行う熱処理工程をさらに含むことを特徴とする半導体光変調器の製造方法。
【請求項１】
量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、
第１導電型のシリコンから構成された第１半導体層と、
第１組成のシリコンゲルマニウムから構成されて前記第１半導体層の上に形成された第１障壁層と、
前記第１組成よりゲルマニウムの組成比が大きい第２組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて前記第１障壁層の上に形成された量子構造層と、
前記第２組成よりゲルマニウムの組成比が小さい第３組成のシリコンゲルマニウムから構成されて前記量子構造層の上に形成された第２障壁層と、
第２導電型のシリコンから構成されて前記第２障壁層の上に形成された第２半導体層と
を備え、
前記量子構造層は、前記第１障壁層および前記第２障壁層と前記量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されていることを特徴とする半導体光変調器。
【請求項２】
請求項１記載の半導体光変調器において、
前記量子構造は、前記第２組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱であることを特徴とする半導体光変調器。
【請求項３】
請求項２に記載の半導体光変調器において、
前記量子井戸層に３次元島状の領域を含むことを特徴とする半導体光変調器。
【請求項４】
請求項１記載の半導体光変調器の製造方法であって、
前記量子構造を第１の温度で結晶成長する結晶成長工程と、
前記第１障壁層および前記第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、
前記量子構造層に内在する圧縮性の歪みを制御するために第１の温度を第２の温度より低くする
ことを特徴とする半導体光変調器の製造方法。
【請求項５】
請求項２記載の半導体光変調器の製造方法であって、
前記量子構造を第１の温度で結晶成長する結晶成長工程と、
前記第１障壁層および前記第２障壁層を第２の温度で結晶成長する結晶成長工程とを含み、
前記量子構造層における圧縮性の歪みを制御するために第１の温度を第２の温度と同じまたは第２の温度より高くすることを特徴とする半導体光変調器の製造方法。
【請求項６】
請求項５記載の半導体光変調器の製造方法において、
前記第２障壁層を形成した後に前記量子構造層と他の層との界面に部分的に転位を挿入することで前記量子構造層における圧縮性の歪みを制御する、第３の温度によりアニールを行う熱処理工程をさらに含むことを特徴とする半導体光変調器の製造方法。
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【公開番号】特開２０１３−６１５０６（Ｐ２０１３−６１５０６Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２００１９３（Ｐ２０１１−２００１９３）
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１４日（２０１１．９．１４）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【Ｆターム（参考）】
[ Back to top ]