半導体光変調器の製造方法及び半導体光変調器
【課題】光導波損失を低下させることが可能な半導体光変調器の製造方法等を提供する。
【解決手段】半導体光変調器の製造方法は、ｐ型半導体基板３上に、ｐ型半導体層５を形成する工程と、ｐ型半導体層５を表面５Ｓからエッチングしてｐ型半導体基板３の主面３Ｓに沿った第１の方向に沿って延びる孔部５Ｈを形成することにより、一対のストライプ構造５Ｐを形成する工程と、孔部５Ｈに埋め込み層１５を形成する工程と、埋め込み層１５上にコア層１７を形成する工程と、コア層１７上に、ｎ型半導体材料からなる上部クラッド層２３を形成する工程と、ｎ電極３７及びｐ電極３９を形成する工程と、を備える。埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【解決手段】半導体光変調器の製造方法は、ｐ型半導体基板３上に、ｐ型半導体層５を形成する工程と、ｐ型半導体層５を表面５Ｓからエッチングしてｐ型半導体基板３の主面３Ｓに沿った第１の方向に沿って延びる孔部５Ｈを形成することにより、一対のストライプ構造５Ｐを形成する工程と、孔部５Ｈに埋め込み層１５を形成する工程と、埋め込み層１５上にコア層１７を形成する工程と、コア層１７上に、ｎ型半導体材料からなる上部クラッド層２３を形成する工程と、ｎ電極３７及びｐ電極３９を形成する工程と、を備える。埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光変調器の製造方法及び半導体光変調器に関する。
【背景技術】
【０００２】
下記非特許文献１には、半導体光変調器に利用される半導体光導波路の製造方法が記載されている。この製造方法においては、まず、ｐ型半導体基板上に、ＡｌＩｎＡｓからなるｐ型半導体層を形成した後、このｐ型半導体層上に多重量子井戸構造のコア層等を形成することにより、光導波層を形成する。続いて、光導波層の側面に空孔を形成し、この空孔を通じてｐ型半導体層を、その側面から光導波方向に沿った方向にウェットエッチングすることにより、光導波方向に延びる空間ギャップをｐ型半導体層内に形成する。この空間ギャップの存在により、光導波層内におけるｐ型半導体層が減少する。これにより、ｐ型半導体層による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減可能であることが記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T. H. Stievater et. al., “Enhanced Electro-Optic Phase Shifts in Suspended Waveguides”,OPTICS EXPRESS, 18 January 2010, Vol.18, No.2, pp.885-892
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように、上記非特許文献１に記載の半導体光導波路の製造方法においては、光導波層内におけるｐ型半導体層を減少させるために、ｐ型半導体層を、その側面から光導波方向に沿った方向にウェットエッチングしている。この場合、深さ方向の深さはエッチングストップ層を設けることにより、均一にすることが可能である。一方、空間ギャップ幅(光の導波方向に対し、垂直方向の幅)については、ウェットエッチングのエッチング速度及びエッチング時間等により制御される。この空間ギャップ幅は、光導波路の長さである数mmに渡り、均一にする必要がある。
【０００５】
しかし、このウェットエッチングを用いた半導体光導波路の製造方法では、光導波層内のｐ型半導体層を光導波方向に沿って均一に除去することは難しい。具体的には、上記非特許文献１に記載の半導体光導波路の製造方法では、空間ギャップの形状（例えば、光導波方向と垂直な空間ギャップの断面形状）を均一にすることが難しい。その結果、光導波層内のｐ型半導体層の除去量が光導波方向に沿って不均一となる。この不均一性は、光導波層を導波する光の散乱、さらには、導波路損失の分布の原因となってしまうため、このような製造方法によって製造した半導体光導波路を利用した半導体光変調器においては、光導波損失を十分に低下させることが難しいという問題があった。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、本発明に係る半導体光変調器の製造方法は、ｐ型半導体基板の主面上に、ｐ型半導体層を形成するｐ型半導体層形成工程と、ｐ型半導体層を表面からエッチングしてｐ型半導体基板の主面に沿った第１の方向に沿って延びる孔部を形成し、これにより、第１の方向に沿って延び、ｐ型半導体基板の主面３Ｓと交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、上記孔部に埋め込み層を形成する埋め込み層形成工程と、埋め込み層上に、当該埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、コア層上に、ｎ型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、上部クラッド層と電気的に接続されたｎ電極を形成すると共に、ｐ型半導体基板の裏面と電気的に接続されたｐ電極を形成する電極形成工程と、を備え、埋め込み層は、ノンドープの半導体材料、上記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【０００８】
本発明に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてｐ型半導体層に孔部を形成し、埋め込み層形成工程において、この孔部に埋め込み層を形成している。そして、この埋め込み層は、ノンドープの半導体材料、上記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。そのため、このような孔部及び埋め込み層を形成しなかった場合と比較して、ｐ型半導体材料からなる領域が減少する、又は、ｐ型の不純物濃度が減少する。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能な半導体光変調器が得られる。
【０００９】
そして、本発明に係る半導体光変調器の製造方法においては、ｐ型半導体層に孔部を形成する際、ｐ型半導体層を表面からエッチングしている。即ち、光導波路の光導波方向となる第１の方向とは垂直方向にｐ型半導体層をエッチングしている。このようなエッチング方法で第１の方向に沿って延びる孔部を形成することで、当該孔部を第１の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。
【００１０】
以上より、本発明に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体光変調器が得られる。
【００１１】
さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、上記孔部に、第１の成長速度で上記埋め込み層の一部を形成する第１形成工程と、上記埋め込み層の上記一部上に、第２の成長速度で上記埋め込み層の他の一部を形成する第２形成工程と、を有し、第２の成長速度は第１の成長速度よりも遅いことが好ましい。これにより、埋め込み層の表面をより平坦にすることができるため、光導波路の光導波損失をより低減させることができる。
【００１２】
さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、上記埋め込み層が上記孔部を埋め込むと共に、上記一対のストライプ構造の上面を覆うように、上記埋め込み層を形成することが好ましい。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。
【００１３】
また、上述の課題を解決するため、本発明に係る半導体光変調器は、ｐ型半導体基板と、当該ｐ型半導体基板の主面上に設けられ、当該ｐ型半導体基板の主面に沿った第１の方向に沿って延びる一対のストライプ構造と、一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、埋め込み層上に設けられた、埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、コア層上に設けられたｎ型半導体材料からなる上部クラッド層と、上部クラッド層と電気的に接続されたｎ電極と、ｐ型半導体基板の裏面と電気的に接続されたｐ電極と、を備え、一対のストライプ構造は、ｐ型半導体層からなり、埋め込み層は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【００１４】
本発明に係る半導体光変調器は、ｐ型半導体基板上に、孔部を規定するｐ型半導体層からなる一対のストライプ構造と、この孔部内に設けられた埋め込み層を備えている。そして、この埋め込み層は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００１５】
そのため、このような孔部及び埋め込み層を設けずに、ｐ型半導体基板上に均一の厚さのｐ型半導体層を設け、そのｐ型半導体層上にコア層等を設けた場合と比較して、ｐ型半導体材料からなる領域が減少する、又は、ｐ型の不純物濃度が減少する。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能となる。
【００１６】
そして、本発明に係る半導体光変調器においては、ｐ型半導体基板上に均一の厚さのｐ型半導体層を形成した後、当該ｐ型半導体層を光導波路の光導波方向となる第１の方向とは垂直方向にｐ型半導体層をエッチングすることにより、上記孔部を容易に形成することができる。そのため、ｐ型半導体層を第１の方向に沿ってウェットエッチングにより当該孔部を形成する場合と比較して、当該孔部を第１の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。
【００１７】
以上より、本発明に係る半導体光変調器によれば、光導波損失を低下させることが可能となる。
【発明の効果】
【００１８】
本発明によれば、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器が提供される。
【図面の簡単な説明】
【００１９】
【図１】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図２】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図３】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図４】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図５】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図６】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図７】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図８】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図９】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１０】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１１】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１２】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１３】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１４】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１５】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１６】マッハツェンダ型半導体光変調器の構成を示す模式的な平面図である。
【図１７】変形例に係る半導体変調器の斜視図である。
【発明を実施するための形態】
【００２０】
以下、実施の形態に係る半導体光変調器の製造方法及び半導体光変調器について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００２１】
本発明に係る半導体変調器の製造方法は、ｐ型半導体層形成工程と、ストライプ構造形成工程と、埋め込み層形成工程と、コア層形成工程と、上部クラッド層形成工程と、光導波路加工工程と、電極形成工程と、を備える。図１〜図１５は、本実施形態に係る半導体変調器の製造方法を説明するための斜視図である。以下、これらの図面を参照しながら、上記各工程について詳細に説明する。
【００２２】
（ｐ型半導体層形成工程）
初めに、ｐ型半導体層形成工程が行われる。本工程では、まず、ｐ型半導体基板３を準備する。ｐ型半導体基板３は、本実施形態では、矩形の板状であり、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体基板３は、略平坦な主面３Ｓ及び略平坦な裏面３Ｂを有する。ｐ型半導体基板３は、例えば、ｐ型不純物がドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。
【００２３】
なお、図１においては、直交座標系２が示されており、ｐ型半導体基板３の主面３Ｓと平行な方向にＸ軸とＹ軸が設定され、ｐ型半導体基板３の厚さ方向にＺ軸を設定している。図２以降の各図においても、図１と対応して直交座標系２が示されている。
【００２４】
続いて、図１に示すように、ｐ型半導体基板３の主面３Ｓ上に、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、ｐ型半導体層５を形成する。ｐ型半導体層５は、例えばＺｎ等のｐ型不純物がドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。ｐ型半導体層５の厚さは、例えば、１．５μｍ〜２．０μｍとすることができる。ｐ型半導体層５のｐ型不純物濃度は、例えば１×１０１８ｃｍ−３とすることができる。
【００２５】
（ストライプ構造形成工程）
続いて、ストライプ構造形成工程が行われる。本工程では、まず、図２に示すように、ｐ型半導体層５上に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、ＳｉＮ等からなる絶縁膜７を形成する。絶縁膜７の厚さは、例えば、３００ｎｍとすることができる。続いて、図２に示すように、フォトリソグラフィーにより絶縁膜７上に一対のレジストパターン９を形成する。一対のレジストパターン９は、それぞれｐ型半導体基板３の主面３Ｓに沿った第１の方向、即ち、Ｙ軸方向に沿って延びている。一対のレジストパターン９のＸ軸方向の幅Ｗ９は、例えば１μｍとすることができ、一対のレジストパターン９のＹ軸方向に沿った長さは、例えば３ｍｍ〜４ｍｍとすることができる。また、一対のレジストパターン９は、互いにＸ軸方向に離間している。この離間距離Ｂ９は、後の工程で形成されるリッジ部３１（図１０参照）のＸ軸方向の幅よりも大きくなっており、例えば、離間距離Ｂ９は、リッジ部３１のＸ軸方向の幅よりも３μｍ大きくすることができる。
【００２６】
次に、図３に示すように、一対のレジストパターン９をマスクとして、例えばCF４ガスを用いた反応性イオンエッチング（ＲＩＥ）等のドライエッチングによって絶縁膜７をエッチングし、一対のレジストパターン９を除去する。これにより、一対のレジストパターン９の形状が絶縁膜７に転写され、絶縁膜７は、一対の絶縁膜パターン７Ｐに加工される。
【００２７】
続いて、図４に示すように、一対の絶縁膜パターン７Ｐをマスクとして、例えばＣｌ２系のガスを用いたＲＩＥ等のドライエッチングによって、ｐ型半導体層５を、その表面５ＳからＺ軸方向にエッチングして、ｐ型半導体層５内に孔部５Ｈを形成する。これにより、ｐ型半導体層５は、一対のストライプ構造５Ｐに加工される。このようなｐ型半導体層５のエッチングは、ドライエッチングによって行うことが好ましいが、ウェットエッチングによって行うこともできる。
【００２８】
孔部５Ｈは、一対のストライプ構造５Ｐによって規定され、Ｙ軸方向（第１の方向）に沿って延びる。一対のストライプ構造５Ｐも同様に、Ｙ軸方向（第１の方向）に沿って延びる。また、一対のストライプ構造５Ｐは、ｐ型半導体基板３の主面３Ｓと交差する方向（例えば、Ｚ軸方向）に突出する。一対のストライプ構造５ＰのＹ軸方向に沿った長さと、一対の絶縁膜パターン７ＰのＹ軸方向に沿った長さは、略等しい。一対のストライプ構造５Ｐの離間距離Ｂ５Ｐは、一対のレジストパターン９の離間距離Ｂ９と略等しくなる。
【００２９】
本実施形態においては、上述のｐ型半導体層５のエッチングを、ｐ型半導体基板３の主面３Ｓが露出するまで行う。そのため、本実施形態では、孔部５Ｈの高さ（ｐ型半導体層５のエッチング深さ）は、ｐ型半導体層５の厚さと略同一であり、例えば１．５μｍ〜２．０μｍである。孔部５ＨのＹ軸に沿った方向の長さは、孔部５Ｈの高さよりも長く、例えば３ｍｍ〜４ｍｍである。なお、上述のｐ型半導体層５のエッチングは、ｐ型半導体基板３の主面３Ｓが露出しないようにｐ型半導体層５の厚さ方向の中間位置まで行ってもよい。
【００３０】
上述のように孔部５Ｈを形成した後、例えばバッファードフッ酸（ＢＨＦ）によるウェットエッチング等により、一対の絶縁膜パターン７Ｐを除去する。
【００３１】
（埋め込み層形成工程）
次に、埋め込み層形成工程が行われる。本工程は、第１形成工程と第２形成工程とを有する。
【００３２】
（第１形成工程）
第１形成工程では、孔部５Ｈ内に、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、第１部分領域１５Ｐ１を形成する。第１部分領域１５Ｐ１は、孔部５Ｈの底面から形成され始めるため、本実施形態においては、ｐ型半導体基板３の主面３Ｓ上に形成される。第１部分領域１５Ｐ１は、埋め込み層１５（図６参照）の一部となる領域である。
【００３３】
第１部分領域１５Ｐ１の形成は、後に言及する第２の成長速度よりも早い第１の成長速度で行うことが好ましい。第１の成長速度は、例えば、１．０μｍ／ｈ〜２．０μｍ／ｈとすることができる。
【００３４】
第１部分領域１５Ｐ１は、当該第１部分領域１５Ｐ１が孔部５Ｈの一部を埋め込むように形成される。そのため、第１部分領域１５Ｐ１もＹ軸方向に沿って延びる。また、第１部分領域１５Ｐ１の高さＴ１５Ａは、一対のストライプ構造５Ｐの高さＴ５Ｐよりも低くなり、第１部分領域１５Ｐ１の上面Ｓ１５Ｐ１は、一対のストライプ構造５Ｐの上面Ｓ５Ｐよりも低くなる。第１部分領域１５Ｐ１の高さＴ１５Ａは、例えば、１．４μｍ〜１．９μｍとすることができる。
【００３５】
（第２形成工程）
第２形成工程では、図６に示すように、第１部分領域１５Ｐ１上に、第２部分領域１５Ｐ２を、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって形成する。第２部分領域１５Ｐ２は、第１部分領域１５Ｐ１と同様の材料からなる。第２部分領域１５Ｐ２は、埋め込み層１５の他の一部であり、本実施形態では、第１部分領域１５Ｐ１と第２部分領域１５Ｐ２とで、埋め込み層１５となる。第２部分領域１５Ｐ２はＹ軸方向に沿って延びるため、埋め込み層１５はＹ軸方向に沿って延びる。
【００３６】
第２部分領域１５Ｐ２は、孔部５Ｈのうち第１部分領域１５Ｐ１によって埋め込まれなかった領域を埋め込むように形成される。そのため、埋め込み層１５によって、孔部５Ｈは完全に埋め込まれる。
【００３７】
また、第２部分領域１５Ｐ２の形成は、第１の成長速度よりも遅い第２の成長速度で行われることが好ましい。第２の成長速度は、例えば、０．１μｍ／ｈ〜０．３μｍ／ｈとすることができる。
【００３８】
さらに、図６に示すように、第２部分領域１５Ｐ２の形成は、一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように行われることが好ましい。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。この場合、埋め込み層１５の高さＴ１５Ｂは、一対のストライプ構造５Ｐの高さＴ５Ｐよりも高くなり、例えば、１．６μｍ〜２．１μｍとすることができる。
【００３９】
埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５（図１〜３参照）よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。埋め込み層１５を構成する半導体材料としては、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体を挙げることができる。埋め込み層１５を構成する半導体材料のキャリア濃度が５×１０１６ｃｍ−３以下である場合、埋め込み層１５はノンドープの半導体材料からなるとみなすことができる。また、埋め込み層１５は、ｐ型半導体層５と同じ半導体材料で構成されることが好ましいが、ｐ型半導体層５と異なる半導体材料で構成されてもよい。
【００４０】
このようにして、孔部５Ｈに埋め込み層１５が形成される。
【００４１】
（コア層形成工程及び上部クラッド層形成工程）
次に、コア層形成工程及び上部クラッド層形成工程が行われる。本工程では、埋め込み層１５上に、コア層及び上部クラッド層を含む積層体を形成する。
【００４２】
具体的には、図７に示すように、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、埋め込み層１５上にコア層１７、半導体層１９、エッチングストップ層２１、上部クラッド層２３、及び、コンタクト層２５を、この順に形成する。
【００４３】
コア層１７は、埋め込み層１５及びｐ型半導体基板３よりも屈折率の大きな半導体材料からなる。そのため、埋め込み層１５及びｐ型半導体基板３は、コア層１７に対して、下部クラッドとして機能する。
【００４４】
コア層１７は、例えば、ＭＱＷ（多重量子井戸）構造やＳＱＷ（単一量子井戸）構造を有する半導体積層とすることができる。この場合、コア層１７は、例えば、ＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コア層１７の厚さは、例えば、０．３μｍ〜０．５μｍとすることができる。
【００４５】
半導体層１９は、例えば、ノンドープのＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体層１９の厚さは、例えば、１００ｎｍ〜２００ｎｍとすることができる。半導体層１９は、自由キャリア吸収を低減するために設けられている。
【００４６】
エッチングストップ層２１は、上部クラッド層２３とは異なる半導体材料からなり、例えば、ｎ型のＧａＩｎＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチングストップ層２１は、後述の光導波路加工工程において、エッチングストップ機能を発揮する（図１０参照）。エッチングストップ層２１の厚さは、例えば、３０ｎｍ〜５０ｎｍとすることができる。
【００４７】
上部クラッド層２３は、ｎ型の半導体材料からなり、例えばｎ型のＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。また、上部クラッド層２３は、コア層１７よりも屈折率が小さい半導体材料からなる。上部クラッド層２３の厚さは、例えば、１．５μｍ〜２．０μｍとすることができる。
【００４８】
コンタクト層２５は、ｎ型の半導体材料からなり、例えばｎ型のＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コンタクト層２５の厚さは、例えば３００ｎｍとすることができる。
【００４９】
このようにして、埋め込み層１５上に、コア層及び上部クラッド層を含む積層体を形成し、ｐ型半導体基板３、一対のストライプ構造５Ｐ、埋め込み層１５、コア層１７、半導体層１９、エッチングストップ層２１、及び上部クラッド層２３からなる光導波路２４が形成される。光導波路２４は、第１の方向（Ｙ軸方向）に沿って延び、光を第１の方向に沿って伝搬させる。
【００５０】
（光導波路加工工程）
次に、光導波路加工工程が行われる。本工程では、まず、図８に示すように、コンタクト層２５上に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、ＳｉＮ等からなる絶縁膜２７を形成する。絶縁膜２７の厚さは、例えば、３００ｎｍとすることができる。続いて、図８に示すように、フォトリソグラフィーにより絶縁膜２７上にレジストパターン２９を形成する。
【００５１】
レジストパターン２９は、Ｙ軸方向に沿って延びる。レジストパターン２９のＸ軸方向の幅Ｂ２９は、一対のストライプ構造５Ｐの離間距離Ｂ５Ｐよりも小さい。また、レジストパターン２９は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に設けられている。
【００５２】
続いて、図９に示すように、レジストパターン２９をマスクとして、例えばCF４ガスを用いたＲＩＥ等のドライエッチングによって絶縁膜２７をエッチングし、レジストパターン２９を除去する。これにより、レジストパターン２９の形状が絶縁膜２７に転写され、絶縁膜２７は、絶縁膜パターン２７Ｐに加工される。
【００５３】
続いて、図１０に示すように、絶縁膜パターン２７Ｐをマスクとして、例えばＣｌ２系のガスを用いたＲＩＥ等のドライエッチングによって、コンタクト層２５の全体及び上部クラッド層２３一部をエッチングする。その後、上部クラッド層２３の残りの一部を、例えばＨＣｌ等を用いたウェットエッチングにより、エッチングする。このウェットエッチングにより、コンタクト層２５の全体及び上部クラッド層２３一部をドライエッチングした際に上部クラッド層２３に生じた損傷層を除去することができる。また、上部クラッド層２３の上記残りの一部のエッチングを行う際、エッチングストップ層２１をエッチングストップ層として機能させることが好ましい。
【００５４】
このようにして、絶縁膜２７の形状がコンタクト層２５及び上部クラッド層２３に転写され、コンタクト層２５は、ストライプ状コンタクト層２５Ｐに加工され、上部クラッド層２３は、ストライプ状上部クラッド層２３Ｐに加工される。これにより、光導波路２４内に、ストライプ状上部クラッド層２３Ｐ及びストライプ状コンタクト層２５Ｐからなるリッジ部３１が形成される。リッジ部３１は、Ｙ軸方向に沿って延びると共に、Ｚ軸方向に突出する。また、リッジ部３１は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に形成されている。
【００５５】
上述のようにリッジ部３１の形成後に、例えばバッファードフッ酸（ＢＨＦ）によるウェットエッチング等により、絶縁膜パターン２７Ｐを除去する。
【００５６】
（電極形成工程）
次に、電極形成工程が行われる。本工程では、コンタクト層２５（ストライプ状コンタクト層２５Ｐ）と電気的に接続されたｎ電極と、ｐ型半導体基板３の裏面３Ｂと電気的に接続されたｐ電極を形成する。
【００５７】
具体的には、まず、図１１に示すように、エッチングストップ層２１の露出表面、及び、リッジ部３１の露出表面に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、酸化シリコン（ＳｉＯ２）等の酸化物材料からなる保護層３３を形成する。
【００５８】
続いて、図１２に示すように、保護層３３上に、リッジ部３１を埋め込むように樹脂部３５を樹脂の塗布等の方法によって形成する。樹脂部３５は、例えば、ベンゾシクロブテン（ＢＣＢ）樹脂からなる。
【００５９】
続いて、図１３に示すように、樹脂部３５に、Ｙ軸方向に沿って延びる開口３５Ｈ１を形成する。この開口３５Ｈ１により、保護層３３のうち、リッジ部３１上の領域が露出する。開口３５Ｈ１は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に形成される。このような開口３５Ｈ１の形成は、例えば、四フッ化炭素（ＣＦ４）と酸素（Ｏ２）の混合ガスを用いたＲＩＥを利用したフォトリソグラフィーにより、形成することができる。
【００６０】
続いて、図１４に示すように、保護層３３のうち、開口３５Ｈ１によって露出した部分を、例えば四フッ化炭素（ＣＦ４）ガスを用いたＲＩＥによってエッチングすることにより、Ｙ軸方向に沿って延びる開口３５Ｈ２を形成する。開口３５Ｈ２は、樹脂部３５の表面からリッジ導波路２４内のストライプ状コンタクト層２５Ｐに至る。このようにして、リッジ導波路２４内のストライプ状コンタクト層２５Ｐを露出させる。
【００６１】
続いて、図１５に示すように、リッジ導波路２４内のストライプ状コンタクト層２５Ｐ上に、金属からなりコンタクト層２５とオーミック接触するように直接接触するｎ電極３７を形成する。また、ｐ型半導体基板３の裏面３Ｂに、裏面３Ｂと直接接触するｐ電極３９を形成する。このようにして、本発明に係る半導体変調器１Ａが得られる。半導体変調器１Ａは、そのＹ軸負側の端面から入射した光を、Ｙ軸正側の端面まで導波させる。この際、半導体変調器１Ａが備える電源によって、ｎ電極３７及びｐ電極３９間に電圧を印加又は電流を流すことにより、光導波路２４の屈折率を変化させることができる。そのため、半導体変調器１Ａは、光変調器として機能する。
【００６２】
次に、本実施形態の半導体変調器１Ａをマッハツェンダ型半導体光変調器に用いる例について説明する。図１６は、マッハツエンダ型半導体光変調器の構成を示す模式的な平面図である。
【００６３】
図１６に示すように、マッハツエンダ型半導体光変調器１００は、第１アーム５１、第２アーム５２、第３アーム５３、第４アーム５４、第５アーム５５、第６アーム５６、第１ＭＭＩカプラＫ１、及び第２ＭＭＩカプラＫ２を備える。第１アーム５１は半導体変調器１Ａを有する。同様に、第２アーム５２は半導体変調器１Ａを有する。第１ＭＭＩカプラＫ１は、２つの光入力部Ｐ１、Ｐ２及び２つの光出力部Ｐ３、Ｐ４を有する。第２ＭＭＩカプラＫ２は、２つの光入力部Ｐ５、Ｐ６及び２つの光出力部Ｐ７、Ｐ８を有する。
【００６４】
第１アーム５１の一端は第一ＭＭＩカプラＫ１の２つの光出力部Ｐ３、Ｐ４の一方Ｐ３に接続され、他端は第２ＭＭＩカプラＫ２の２つの光入力部Ｐ５、Ｐ６の一方Ｐ５に接続される。第２アーム５２の一端は第１ＭＭＩカプラＫ１の２つの光出力部Ｐ３、Ｐ４の他方Ｐ４に接続され、他端は、第２ＭＭＩカプラＫ２の２つの光入力部Ｐ５、Ｐ６の他方Ｐ６に接続される。第３アーム５３の一端はマッハツエンダ型半導体光変調器１００の一端まで延び、他端は第１ＭＭＩカプラＫ１の２つの光入力部Ｐ１、Ｐ２の一方Ｐ１に接続される。第４アーム５４の一端はマッハツエンダ型半導体光変調器１００の一端まで延び、他端は、第１ＭＭＩカプラＫ１の２つの光入力部Ｐ１、Ｐ２の他方Ｐ２に接続される。第５アーム５５の一端は第２ＭＭＩカプラＫ２の２つの光出力部Ｐ７、Ｐ８の一方Ｐ７に接続され、他端はマッハツエンダ型半導体光変調器１００の他端まで延びる。第６アーム５６の一端は、マッハツエンダ型半導体光変調器１００の他端まで延びる。第６アーム５６の他端は、第２ＭＭＩカプラＫ２の２つの光出力部Ｐ７、Ｐ８の他方Ｐ８に接続される。
【００６５】
上述のような本実施形態に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてｐ型半導体層５に孔部５Ｈを形成し、埋め込み層形成工程において、この孔部５Ｈに埋め込み層１５を形成している（図２〜図６参照）。そして、この埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００６６】
そのため、このような孔部５Ｈ及び埋め込み層１５を形成しなかった場合（即ち、図１に示すｐ型半導体層５上に、コア層１７等の光導波路２４を構成する層の一部を形成した場合）と比較して、ｐ型半導体材料からなる領域（上述の実施形態においては、ｐ型半導体層５）が減少する（埋め込み層１５が、ノンドープの半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる場合に対応、図３〜図６参照）、又は、ｐ型の不純物濃度が減少する（埋め込み層１５が、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料からなる場合に対応、図３〜図６参照）。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波路２４を光が導波する際の光導波損失を低減することが可能な半導体変調器１Ａが得られる（図１５参照）。なお、埋め込み層１５がｎ型半導体材料からなる場合であっても、埋め込み層１５のｎ型不純物濃度は１×１０１７ｃｍ−３以下であるため、光導波路２４を光が導波する際のｎ型不純物による散乱は十分に低くなる。
【００６７】
そして、本実施形態に係る半導体光変調器の製造方法においては、ｐ型半導体層５に孔部５Ｈを形成する際、ｐ型半導体層５を表面５Ｓからドライエッチング等によりエッチングしている（図３及び図４参照）。即ち、光導波路２４の光導波方向となる第１の方向（Ｙ軸方向）とは垂直方向（Ｚ軸方向）にｐ型半導体層５をエッチングしている。このようなエッチング方法で第１の方向（Ｙ軸方向）に沿って延びる孔部５Ｈを形成することで、当該孔部５Ｈを第１の方向（Ｙ軸方向）に沿って均一に形成することができる（図３及び図４参照）。そのため、当該孔部５Ｈの形状の不均一性に起因した光導波路２４の光導波損失を低減させることができる。
【００６８】
以上より、本実施形態に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体変調器１Ａが得られる。
【００６９】
さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、孔部５Ｈに、第１の成長速度で埋め込み層１５の一部（第１部分領域１５Ｐ１）を形成する第１形成工程と、埋め込み層１５の一部（第１部分領域１５Ｐ１）上に、第２の成長速度で埋め込み層１５の他の一部（第２部分領域１５Ｐ２）を形成する第２形成工程と、を有し、第２の成長速度は第１の成長速度よりも遅い（図５及び図６参照）。これにより、埋め込み層１５を構成する各層の表面をより平坦にすることができるため、光導波路２４の光導波損失をより低減させることができる。
【００７０】
さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、埋め込み層１５が孔部５Ｈを埋め込むと共に、一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように、埋め込み層１５を形成している（図６参照）。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。
【００７１】
また、上述のような本実施形態に係る半導体光変調器は、ｐ型半導体基板３上に、孔部５Ｈを規定するｐ型半導体層からなる一対のストライプ構造５Ｐと、この孔部５Ｈ内に設けられた埋め込み層１５を備えている（図１５参照）。そして、この埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００７２】
そのため、このような孔部５Ｈ及び埋め込み層１５を設けずに、ｐ型半導体基板上に均一の厚さのｐ型半導体層を設け、そのｐ型半導体層上にコア層等を設けた場合（即ち、図１に示すｐ型半導体層５上に、コア層１７等の光導波路２４を構成する層の一部を設けた場合）と比較して、ｐ型半導体材料からなる領域（上述の実施形態においては、ｐ型半導体層５）が減少する（埋め込み層１５が、ノンドープの半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる場合に対応、図３〜図６参照）、又は、ｐ型の不純物濃度が減少する（埋め込み層１５が、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料からなる場合に対応、図３〜図６参照）。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波路２４を光が導波する際の光導波損失を低減することが可能となる。なお、埋め込み層１５がｎ型半導体材料からなる場合であっても、埋め込み層１５のｎ型不純物濃度は１×１０１７ｃｍ−３以下であるため、光導波路２４を光が導波する際のｎ型不純物による散乱は十分に低くなる。
【００７３】
そして、本実施形態に係る半導体変調器１Ａにおいては、ｐ型半導体基板３上に均一の厚さのｐ型半導体層５を形成した後、ｐ型半導体層５を光導波路２４の光導波方向となる第１の方向（Ｙ軸方向）とは垂直方向（Ｚ軸方向）にｐ型半導体層５をドライエッチング等によりエッチングを行うことで、孔部５Ｈを容易に形成することができる（図１〜図４参照）。このようなエッチング方法で第１の方向に沿って延びる孔部５Ｈを形成することで、孔部５Ｈを第１の方向（Ｙ軸方向）に沿って均一に形成することができる（図３及び図４参照）。そのため、孔部５Ｈの形状の不均一性に起因した光導波路２４の光導波損失を低減させることができる。
【００７４】
以上より、本実施形態に係る半導体変調器１Ａによれば、光導波損失を低下させることが可能となる。
【００７５】
本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。
【００７６】
例えば、上述の実施形態においては、埋め込み層１５上に半導体層１９及びエッチングストップ層２１を形成しているが（図７参照）、埋め込み層１５上及び／又は半導体層１９を形成しなくてもよい。
【００７７】
また、上述の実施形態においては、埋め込み層形成工程において、埋め込み層１５を、当該埋め込み層１５が一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように形成しているが（図６参照）、当該埋め込み層１５が一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆わないように孔部５Ｈ内のみに埋め込み層１５を形成してもよい。この場合、コア層１７は、埋め込み層１５と一対のストライプ構造５Ｐの両方に直接接触する（図７参照）。
【００７８】
また、上述の実施形態においては、光導波路加工工程において、光導波路２４の最上層（上述の実施形態ではコンタクト層２５）からコア層１７よりも上部の層（上述の実施形態ではエッチングストップ層２１）までエッチングすることにより、光導波路２４の一部をリッジ状に加工しているが（図８〜図１０参照）、光導波路加工工程においては、光導波路２４の最上層からコア層１７よりも下部の層（例えば、埋め込み層１５）までエッチングしてもよい。このような変形例に係る半導体変調器の斜視図を図１７に示す。図１７に示すように、変形例に係る半導体変調器１Ｂにおいては、光導波路加工工程において光導波路２４の最上層であるコンタクト層２５からコア層１７よりも下部の層である埋め込み層１５までエッチングすることにより、光導波路２４の一部にメサ部３１Ｂを形成している。このような変形例に係る半導体変調器１Ｂの製造方法においても、上述の半導体変調器１Ａの製造方法についての理由と同様の理由により、光導波損失を低下させることが可能な半導体変調器１Ａが得られる。また、このような変形例に係る半導体変調器１Ｂによれば、上述の半導体変調器１Ａについての理由と同様の理由により、光導波損失を低下させることが可能となる。
【符号の説明】
【００７９】
１Ａ、１Ｂ・・・半導体変調器、３・・・ｐ型半導体基板、３Ｓ・・・ｐ型半導体基板の主面、５・・・ｐ型半導体層、５Ｓ・・・ｐ型半導体層の表面、５Ｈ・・・孔部、１５・・・埋め込み層、１７・・・コア層、２３・・・上部クラッド層、３７・・・ｎ電極、３９・・・ｐ電極。
【技術分野】
【０００１】
本発明は、半導体光変調器の製造方法及び半導体光変調器に関する。
【背景技術】
【０００２】
下記非特許文献１には、半導体光変調器に利用される半導体光導波路の製造方法が記載されている。この製造方法においては、まず、ｐ型半導体基板上に、ＡｌＩｎＡｓからなるｐ型半導体層を形成した後、このｐ型半導体層上に多重量子井戸構造のコア層等を形成することにより、光導波層を形成する。続いて、光導波層の側面に空孔を形成し、この空孔を通じてｐ型半導体層を、その側面から光導波方向に沿った方向にウェットエッチングすることにより、光導波方向に延びる空間ギャップをｐ型半導体層内に形成する。この空間ギャップの存在により、光導波層内におけるｐ型半導体層が減少する。これにより、ｐ型半導体層による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減可能であることが記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T. H. Stievater et. al., “Enhanced Electro-Optic Phase Shifts in Suspended Waveguides”,OPTICS EXPRESS, 18 January 2010, Vol.18, No.2, pp.885-892
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように、上記非特許文献１に記載の半導体光導波路の製造方法においては、光導波層内におけるｐ型半導体層を減少させるために、ｐ型半導体層を、その側面から光導波方向に沿った方向にウェットエッチングしている。この場合、深さ方向の深さはエッチングストップ層を設けることにより、均一にすることが可能である。一方、空間ギャップ幅(光の導波方向に対し、垂直方向の幅)については、ウェットエッチングのエッチング速度及びエッチング時間等により制御される。この空間ギャップ幅は、光導波路の長さである数mmに渡り、均一にする必要がある。
【０００５】
しかし、このウェットエッチングを用いた半導体光導波路の製造方法では、光導波層内のｐ型半導体層を光導波方向に沿って均一に除去することは難しい。具体的には、上記非特許文献１に記載の半導体光導波路の製造方法では、空間ギャップの形状（例えば、光導波方向と垂直な空間ギャップの断面形状）を均一にすることが難しい。その結果、光導波層内のｐ型半導体層の除去量が光導波方向に沿って不均一となる。この不均一性は、光導波層を導波する光の散乱、さらには、導波路損失の分布の原因となってしまうため、このような製造方法によって製造した半導体光導波路を利用した半導体光変調器においては、光導波損失を十分に低下させることが難しいという問題があった。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、本発明に係る半導体光変調器の製造方法は、ｐ型半導体基板の主面上に、ｐ型半導体層を形成するｐ型半導体層形成工程と、ｐ型半導体層を表面からエッチングしてｐ型半導体基板の主面に沿った第１の方向に沿って延びる孔部を形成し、これにより、第１の方向に沿って延び、ｐ型半導体基板の主面３Ｓと交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、上記孔部に埋め込み層を形成する埋め込み層形成工程と、埋め込み層上に、当該埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、コア層上に、ｎ型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、上部クラッド層と電気的に接続されたｎ電極を形成すると共に、ｐ型半導体基板の裏面と電気的に接続されたｐ電極を形成する電極形成工程と、を備え、埋め込み層は、ノンドープの半導体材料、上記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【０００８】
本発明に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてｐ型半導体層に孔部を形成し、埋め込み層形成工程において、この孔部に埋め込み層を形成している。そして、この埋め込み層は、ノンドープの半導体材料、上記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。そのため、このような孔部及び埋め込み層を形成しなかった場合と比較して、ｐ型半導体材料からなる領域が減少する、又は、ｐ型の不純物濃度が減少する。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能な半導体光変調器が得られる。
【０００９】
そして、本発明に係る半導体光変調器の製造方法においては、ｐ型半導体層に孔部を形成する際、ｐ型半導体層を表面からエッチングしている。即ち、光導波路の光導波方向となる第１の方向とは垂直方向にｐ型半導体層をエッチングしている。このようなエッチング方法で第１の方向に沿って延びる孔部を形成することで、当該孔部を第１の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。
【００１０】
以上より、本発明に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体光変調器が得られる。
【００１１】
さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、上記孔部に、第１の成長速度で上記埋め込み層の一部を形成する第１形成工程と、上記埋め込み層の上記一部上に、第２の成長速度で上記埋め込み層の他の一部を形成する第２形成工程と、を有し、第２の成長速度は第１の成長速度よりも遅いことが好ましい。これにより、埋め込み層の表面をより平坦にすることができるため、光導波路の光導波損失をより低減させることができる。
【００１２】
さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、上記埋め込み層が上記孔部を埋め込むと共に、上記一対のストライプ構造の上面を覆うように、上記埋め込み層を形成することが好ましい。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。
【００１３】
また、上述の課題を解決するため、本発明に係る半導体光変調器は、ｐ型半導体基板と、当該ｐ型半導体基板の主面上に設けられ、当該ｐ型半導体基板の主面に沿った第１の方向に沿って延びる一対のストライプ構造と、一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、埋め込み層上に設けられた、埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、コア層上に設けられたｎ型半導体材料からなる上部クラッド層と、上部クラッド層と電気的に接続されたｎ電極と、ｐ型半導体基板の裏面と電気的に接続されたｐ電極と、を備え、一対のストライプ構造は、ｐ型半導体層からなり、埋め込み層は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする。
【００１４】
本発明に係る半導体光変調器は、ｐ型半導体基板上に、孔部を規定するｐ型半導体層からなる一対のストライプ構造と、この孔部内に設けられた埋め込み層を備えている。そして、この埋め込み層は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００１５】
そのため、このような孔部及び埋め込み層を設けずに、ｐ型半導体基板上に均一の厚さのｐ型半導体層を設け、そのｐ型半導体層上にコア層等を設けた場合と比較して、ｐ型半導体材料からなる領域が減少する、又は、ｐ型の不純物濃度が減少する。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能となる。
【００１６】
そして、本発明に係る半導体光変調器においては、ｐ型半導体基板上に均一の厚さのｐ型半導体層を形成した後、当該ｐ型半導体層を光導波路の光導波方向となる第１の方向とは垂直方向にｐ型半導体層をエッチングすることにより、上記孔部を容易に形成することができる。そのため、ｐ型半導体層を第１の方向に沿ってウェットエッチングにより当該孔部を形成する場合と比較して、当該孔部を第１の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。
【００１７】
以上より、本発明に係る半導体光変調器によれば、光導波損失を低下させることが可能となる。
【発明の効果】
【００１８】
本発明によれば、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器が提供される。
【図面の簡単な説明】
【００１９】
【図１】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図２】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図３】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図４】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図５】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図６】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図７】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図８】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図９】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１０】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１１】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１２】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１３】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１４】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１５】実施形態に係る半導体変調器の製造方法を説明するための斜視図である。
【図１６】マッハツェンダ型半導体光変調器の構成を示す模式的な平面図である。
【図１７】変形例に係る半導体変調器の斜視図である。
【発明を実施するための形態】
【００２０】
以下、実施の形態に係る半導体光変調器の製造方法及び半導体光変調器について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００２１】
本発明に係る半導体変調器の製造方法は、ｐ型半導体層形成工程と、ストライプ構造形成工程と、埋め込み層形成工程と、コア層形成工程と、上部クラッド層形成工程と、光導波路加工工程と、電極形成工程と、を備える。図１〜図１５は、本実施形態に係る半導体変調器の製造方法を説明するための斜視図である。以下、これらの図面を参照しながら、上記各工程について詳細に説明する。
【００２２】
（ｐ型半導体層形成工程）
初めに、ｐ型半導体層形成工程が行われる。本工程では、まず、ｐ型半導体基板３を準備する。ｐ型半導体基板３は、本実施形態では、矩形の板状であり、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体基板３は、略平坦な主面３Ｓ及び略平坦な裏面３Ｂを有する。ｐ型半導体基板３は、例えば、ｐ型不純物がドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。
【００２３】
なお、図１においては、直交座標系２が示されており、ｐ型半導体基板３の主面３Ｓと平行な方向にＸ軸とＹ軸が設定され、ｐ型半導体基板３の厚さ方向にＺ軸を設定している。図２以降の各図においても、図１と対応して直交座標系２が示されている。
【００２４】
続いて、図１に示すように、ｐ型半導体基板３の主面３Ｓ上に、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、ｐ型半導体層５を形成する。ｐ型半導体層５は、例えばＺｎ等のｐ型不純物がドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。ｐ型半導体層５の厚さは、例えば、１．５μｍ〜２．０μｍとすることができる。ｐ型半導体層５のｐ型不純物濃度は、例えば１×１０１８ｃｍ−３とすることができる。
【００２５】
（ストライプ構造形成工程）
続いて、ストライプ構造形成工程が行われる。本工程では、まず、図２に示すように、ｐ型半導体層５上に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、ＳｉＮ等からなる絶縁膜７を形成する。絶縁膜７の厚さは、例えば、３００ｎｍとすることができる。続いて、図２に示すように、フォトリソグラフィーにより絶縁膜７上に一対のレジストパターン９を形成する。一対のレジストパターン９は、それぞれｐ型半導体基板３の主面３Ｓに沿った第１の方向、即ち、Ｙ軸方向に沿って延びている。一対のレジストパターン９のＸ軸方向の幅Ｗ９は、例えば１μｍとすることができ、一対のレジストパターン９のＹ軸方向に沿った長さは、例えば３ｍｍ〜４ｍｍとすることができる。また、一対のレジストパターン９は、互いにＸ軸方向に離間している。この離間距離Ｂ９は、後の工程で形成されるリッジ部３１（図１０参照）のＸ軸方向の幅よりも大きくなっており、例えば、離間距離Ｂ９は、リッジ部３１のＸ軸方向の幅よりも３μｍ大きくすることができる。
【００２６】
次に、図３に示すように、一対のレジストパターン９をマスクとして、例えばCF４ガスを用いた反応性イオンエッチング（ＲＩＥ）等のドライエッチングによって絶縁膜７をエッチングし、一対のレジストパターン９を除去する。これにより、一対のレジストパターン９の形状が絶縁膜７に転写され、絶縁膜７は、一対の絶縁膜パターン７Ｐに加工される。
【００２７】
続いて、図４に示すように、一対の絶縁膜パターン７Ｐをマスクとして、例えばＣｌ２系のガスを用いたＲＩＥ等のドライエッチングによって、ｐ型半導体層５を、その表面５ＳからＺ軸方向にエッチングして、ｐ型半導体層５内に孔部５Ｈを形成する。これにより、ｐ型半導体層５は、一対のストライプ構造５Ｐに加工される。このようなｐ型半導体層５のエッチングは、ドライエッチングによって行うことが好ましいが、ウェットエッチングによって行うこともできる。
【００２８】
孔部５Ｈは、一対のストライプ構造５Ｐによって規定され、Ｙ軸方向（第１の方向）に沿って延びる。一対のストライプ構造５Ｐも同様に、Ｙ軸方向（第１の方向）に沿って延びる。また、一対のストライプ構造５Ｐは、ｐ型半導体基板３の主面３Ｓと交差する方向（例えば、Ｚ軸方向）に突出する。一対のストライプ構造５ＰのＹ軸方向に沿った長さと、一対の絶縁膜パターン７ＰのＹ軸方向に沿った長さは、略等しい。一対のストライプ構造５Ｐの離間距離Ｂ５Ｐは、一対のレジストパターン９の離間距離Ｂ９と略等しくなる。
【００２９】
本実施形態においては、上述のｐ型半導体層５のエッチングを、ｐ型半導体基板３の主面３Ｓが露出するまで行う。そのため、本実施形態では、孔部５Ｈの高さ（ｐ型半導体層５のエッチング深さ）は、ｐ型半導体層５の厚さと略同一であり、例えば１．５μｍ〜２．０μｍである。孔部５ＨのＹ軸に沿った方向の長さは、孔部５Ｈの高さよりも長く、例えば３ｍｍ〜４ｍｍである。なお、上述のｐ型半導体層５のエッチングは、ｐ型半導体基板３の主面３Ｓが露出しないようにｐ型半導体層５の厚さ方向の中間位置まで行ってもよい。
【００３０】
上述のように孔部５Ｈを形成した後、例えばバッファードフッ酸（ＢＨＦ）によるウェットエッチング等により、一対の絶縁膜パターン７Ｐを除去する。
【００３１】
（埋め込み層形成工程）
次に、埋め込み層形成工程が行われる。本工程は、第１形成工程と第２形成工程とを有する。
【００３２】
（第１形成工程）
第１形成工程では、孔部５Ｈ内に、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、第１部分領域１５Ｐ１を形成する。第１部分領域１５Ｐ１は、孔部５Ｈの底面から形成され始めるため、本実施形態においては、ｐ型半導体基板３の主面３Ｓ上に形成される。第１部分領域１５Ｐ１は、埋め込み層１５（図６参照）の一部となる領域である。
【００３３】
第１部分領域１５Ｐ１の形成は、後に言及する第２の成長速度よりも早い第１の成長速度で行うことが好ましい。第１の成長速度は、例えば、１．０μｍ／ｈ〜２．０μｍ／ｈとすることができる。
【００３４】
第１部分領域１５Ｐ１は、当該第１部分領域１５Ｐ１が孔部５Ｈの一部を埋め込むように形成される。そのため、第１部分領域１５Ｐ１もＹ軸方向に沿って延びる。また、第１部分領域１５Ｐ１の高さＴ１５Ａは、一対のストライプ構造５Ｐの高さＴ５Ｐよりも低くなり、第１部分領域１５Ｐ１の上面Ｓ１５Ｐ１は、一対のストライプ構造５Ｐの上面Ｓ５Ｐよりも低くなる。第１部分領域１５Ｐ１の高さＴ１５Ａは、例えば、１．４μｍ〜１．９μｍとすることができる。
【００３５】
（第２形成工程）
第２形成工程では、図６に示すように、第１部分領域１５Ｐ１上に、第２部分領域１５Ｐ２を、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって形成する。第２部分領域１５Ｐ２は、第１部分領域１５Ｐ１と同様の材料からなる。第２部分領域１５Ｐ２は、埋め込み層１５の他の一部であり、本実施形態では、第１部分領域１５Ｐ１と第２部分領域１５Ｐ２とで、埋め込み層１５となる。第２部分領域１５Ｐ２はＹ軸方向に沿って延びるため、埋め込み層１５はＹ軸方向に沿って延びる。
【００３６】
第２部分領域１５Ｐ２は、孔部５Ｈのうち第１部分領域１５Ｐ１によって埋め込まれなかった領域を埋め込むように形成される。そのため、埋め込み層１５によって、孔部５Ｈは完全に埋め込まれる。
【００３７】
また、第２部分領域１５Ｐ２の形成は、第１の成長速度よりも遅い第２の成長速度で行われることが好ましい。第２の成長速度は、例えば、０．１μｍ／ｈ〜０．３μｍ／ｈとすることができる。
【００３８】
さらに、図６に示すように、第２部分領域１５Ｐ２の形成は、一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように行われることが好ましい。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。この場合、埋め込み層１５の高さＴ１５Ｂは、一対のストライプ構造５Ｐの高さＴ５Ｐよりも高くなり、例えば、１．６μｍ〜２．１μｍとすることができる。
【００３９】
埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５（図１〜３参照）よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。埋め込み層１５を構成する半導体材料としては、例えば、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体を挙げることができる。埋め込み層１５を構成する半導体材料のキャリア濃度が５×１０１６ｃｍ−３以下である場合、埋め込み層１５はノンドープの半導体材料からなるとみなすことができる。また、埋め込み層１５は、ｐ型半導体層５と同じ半導体材料で構成されることが好ましいが、ｐ型半導体層５と異なる半導体材料で構成されてもよい。
【００４０】
このようにして、孔部５Ｈに埋め込み層１５が形成される。
【００４１】
（コア層形成工程及び上部クラッド層形成工程）
次に、コア層形成工程及び上部クラッド層形成工程が行われる。本工程では、埋め込み層１５上に、コア層及び上部クラッド層を含む積層体を形成する。
【００４２】
具体的には、図７に示すように、例えば有機金属気相成長法（ＯＭＶＰＥ）等のエピタキシャル成長法によって、埋め込み層１５上にコア層１７、半導体層１９、エッチングストップ層２１、上部クラッド層２３、及び、コンタクト層２５を、この順に形成する。
【００４３】
コア層１７は、埋め込み層１５及びｐ型半導体基板３よりも屈折率の大きな半導体材料からなる。そのため、埋め込み層１５及びｐ型半導体基板３は、コア層１７に対して、下部クラッドとして機能する。
【００４４】
コア層１７は、例えば、ＭＱＷ（多重量子井戸）構造やＳＱＷ（単一量子井戸）構造を有する半導体積層とすることができる。この場合、コア層１７は、例えば、ＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コア層１７の厚さは、例えば、０．３μｍ〜０．５μｍとすることができる。
【００４５】
半導体層１９は、例えば、ノンドープのＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。半導体層１９の厚さは、例えば、１００ｎｍ〜２００ｎｍとすることができる。半導体層１９は、自由キャリア吸収を低減するために設けられている。
【００４６】
エッチングストップ層２１は、上部クラッド層２３とは異なる半導体材料からなり、例えば、ｎ型のＧａＩｎＡｓＰ等のＩＩＩ−Ｖ族化合物半導体からなる。エッチングストップ層２１は、後述の光導波路加工工程において、エッチングストップ機能を発揮する（図１０参照）。エッチングストップ層２１の厚さは、例えば、３０ｎｍ〜５０ｎｍとすることができる。
【００４７】
上部クラッド層２３は、ｎ型の半導体材料からなり、例えばｎ型のＩｎＰ等のＩＩＩ−Ｖ族化合物半導体からなる。また、上部クラッド層２３は、コア層１７よりも屈折率が小さい半導体材料からなる。上部クラッド層２３の厚さは、例えば、１．５μｍ〜２．０μｍとすることができる。
【００４８】
コンタクト層２５は、ｎ型の半導体材料からなり、例えばｎ型のＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。コンタクト層２５の厚さは、例えば３００ｎｍとすることができる。
【００４９】
このようにして、埋め込み層１５上に、コア層及び上部クラッド層を含む積層体を形成し、ｐ型半導体基板３、一対のストライプ構造５Ｐ、埋め込み層１５、コア層１７、半導体層１９、エッチングストップ層２１、及び上部クラッド層２３からなる光導波路２４が形成される。光導波路２４は、第１の方向（Ｙ軸方向）に沿って延び、光を第１の方向に沿って伝搬させる。
【００５０】
（光導波路加工工程）
次に、光導波路加工工程が行われる。本工程では、まず、図８に示すように、コンタクト層２５上に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、ＳｉＮ等からなる絶縁膜２７を形成する。絶縁膜２７の厚さは、例えば、３００ｎｍとすることができる。続いて、図８に示すように、フォトリソグラフィーにより絶縁膜２７上にレジストパターン２９を形成する。
【００５１】
レジストパターン２９は、Ｙ軸方向に沿って延びる。レジストパターン２９のＸ軸方向の幅Ｂ２９は、一対のストライプ構造５Ｐの離間距離Ｂ５Ｐよりも小さい。また、レジストパターン２９は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に設けられている。
【００５２】
続いて、図９に示すように、レジストパターン２９をマスクとして、例えばCF４ガスを用いたＲＩＥ等のドライエッチングによって絶縁膜２７をエッチングし、レジストパターン２９を除去する。これにより、レジストパターン２９の形状が絶縁膜２７に転写され、絶縁膜２７は、絶縁膜パターン２７Ｐに加工される。
【００５３】
続いて、図１０に示すように、絶縁膜パターン２７Ｐをマスクとして、例えばＣｌ２系のガスを用いたＲＩＥ等のドライエッチングによって、コンタクト層２５の全体及び上部クラッド層２３一部をエッチングする。その後、上部クラッド層２３の残りの一部を、例えばＨＣｌ等を用いたウェットエッチングにより、エッチングする。このウェットエッチングにより、コンタクト層２５の全体及び上部クラッド層２３一部をドライエッチングした際に上部クラッド層２３に生じた損傷層を除去することができる。また、上部クラッド層２３の上記残りの一部のエッチングを行う際、エッチングストップ層２１をエッチングストップ層として機能させることが好ましい。
【００５４】
このようにして、絶縁膜２７の形状がコンタクト層２５及び上部クラッド層２３に転写され、コンタクト層２５は、ストライプ状コンタクト層２５Ｐに加工され、上部クラッド層２３は、ストライプ状上部クラッド層２３Ｐに加工される。これにより、光導波路２４内に、ストライプ状上部クラッド層２３Ｐ及びストライプ状コンタクト層２５Ｐからなるリッジ部３１が形成される。リッジ部３１は、Ｙ軸方向に沿って延びると共に、Ｚ軸方向に突出する。また、リッジ部３１は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に形成されている。
【００５５】
上述のようにリッジ部３１の形成後に、例えばバッファードフッ酸（ＢＨＦ）によるウェットエッチング等により、絶縁膜パターン２７Ｐを除去する。
【００５６】
（電極形成工程）
次に、電極形成工程が行われる。本工程では、コンタクト層２５（ストライプ状コンタクト層２５Ｐ）と電気的に接続されたｎ電極と、ｐ型半導体基板３の裏面３Ｂと電気的に接続されたｐ電極を形成する。
【００５７】
具体的には、まず、図１１に示すように、エッチングストップ層２１の露出表面、及び、リッジ部３１の露出表面に、例えば化学気相成長法（ＣＶＤ）法等の堆積法によって、酸化シリコン（ＳｉＯ２）等の酸化物材料からなる保護層３３を形成する。
【００５８】
続いて、図１２に示すように、保護層３３上に、リッジ部３１を埋め込むように樹脂部３５を樹脂の塗布等の方法によって形成する。樹脂部３５は、例えば、ベンゾシクロブテン（ＢＣＢ）樹脂からなる。
【００５９】
続いて、図１３に示すように、樹脂部３５に、Ｙ軸方向に沿って延びる開口３５Ｈ１を形成する。この開口３５Ｈ１により、保護層３３のうち、リッジ部３１上の領域が露出する。開口３５Ｈ１は、埋め込み層１５のうち一対のストライプ構造５Ｐの間にある領域の上方に形成される。このような開口３５Ｈ１の形成は、例えば、四フッ化炭素（ＣＦ４）と酸素（Ｏ２）の混合ガスを用いたＲＩＥを利用したフォトリソグラフィーにより、形成することができる。
【００６０】
続いて、図１４に示すように、保護層３３のうち、開口３５Ｈ１によって露出した部分を、例えば四フッ化炭素（ＣＦ４）ガスを用いたＲＩＥによってエッチングすることにより、Ｙ軸方向に沿って延びる開口３５Ｈ２を形成する。開口３５Ｈ２は、樹脂部３５の表面からリッジ導波路２４内のストライプ状コンタクト層２５Ｐに至る。このようにして、リッジ導波路２４内のストライプ状コンタクト層２５Ｐを露出させる。
【００６１】
続いて、図１５に示すように、リッジ導波路２４内のストライプ状コンタクト層２５Ｐ上に、金属からなりコンタクト層２５とオーミック接触するように直接接触するｎ電極３７を形成する。また、ｐ型半導体基板３の裏面３Ｂに、裏面３Ｂと直接接触するｐ電極３９を形成する。このようにして、本発明に係る半導体変調器１Ａが得られる。半導体変調器１Ａは、そのＹ軸負側の端面から入射した光を、Ｙ軸正側の端面まで導波させる。この際、半導体変調器１Ａが備える電源によって、ｎ電極３７及びｐ電極３９間に電圧を印加又は電流を流すことにより、光導波路２４の屈折率を変化させることができる。そのため、半導体変調器１Ａは、光変調器として機能する。
【００６２】
次に、本実施形態の半導体変調器１Ａをマッハツェンダ型半導体光変調器に用いる例について説明する。図１６は、マッハツエンダ型半導体光変調器の構成を示す模式的な平面図である。
【００６３】
図１６に示すように、マッハツエンダ型半導体光変調器１００は、第１アーム５１、第２アーム５２、第３アーム５３、第４アーム５４、第５アーム５５、第６アーム５６、第１ＭＭＩカプラＫ１、及び第２ＭＭＩカプラＫ２を備える。第１アーム５１は半導体変調器１Ａを有する。同様に、第２アーム５２は半導体変調器１Ａを有する。第１ＭＭＩカプラＫ１は、２つの光入力部Ｐ１、Ｐ２及び２つの光出力部Ｐ３、Ｐ４を有する。第２ＭＭＩカプラＫ２は、２つの光入力部Ｐ５、Ｐ６及び２つの光出力部Ｐ７、Ｐ８を有する。
【００６４】
第１アーム５１の一端は第一ＭＭＩカプラＫ１の２つの光出力部Ｐ３、Ｐ４の一方Ｐ３に接続され、他端は第２ＭＭＩカプラＫ２の２つの光入力部Ｐ５、Ｐ６の一方Ｐ５に接続される。第２アーム５２の一端は第１ＭＭＩカプラＫ１の２つの光出力部Ｐ３、Ｐ４の他方Ｐ４に接続され、他端は、第２ＭＭＩカプラＫ２の２つの光入力部Ｐ５、Ｐ６の他方Ｐ６に接続される。第３アーム５３の一端はマッハツエンダ型半導体光変調器１００の一端まで延び、他端は第１ＭＭＩカプラＫ１の２つの光入力部Ｐ１、Ｐ２の一方Ｐ１に接続される。第４アーム５４の一端はマッハツエンダ型半導体光変調器１００の一端まで延び、他端は、第１ＭＭＩカプラＫ１の２つの光入力部Ｐ１、Ｐ２の他方Ｐ２に接続される。第５アーム５５の一端は第２ＭＭＩカプラＫ２の２つの光出力部Ｐ７、Ｐ８の一方Ｐ７に接続され、他端はマッハツエンダ型半導体光変調器１００の他端まで延びる。第６アーム５６の一端は、マッハツエンダ型半導体光変調器１００の他端まで延びる。第６アーム５６の他端は、第２ＭＭＩカプラＫ２の２つの光出力部Ｐ７、Ｐ８の他方Ｐ８に接続される。
【００６５】
上述のような本実施形態に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてｐ型半導体層５に孔部５Ｈを形成し、埋め込み層形成工程において、この孔部５Ｈに埋め込み層１５を形成している（図２〜図６参照）。そして、この埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００６６】
そのため、このような孔部５Ｈ及び埋め込み層１５を形成しなかった場合（即ち、図１に示すｐ型半導体層５上に、コア層１７等の光導波路２４を構成する層の一部を形成した場合）と比較して、ｐ型半導体材料からなる領域（上述の実施形態においては、ｐ型半導体層５）が減少する（埋め込み層１５が、ノンドープの半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる場合に対応、図３〜図６参照）、又は、ｐ型の不純物濃度が減少する（埋め込み層１５が、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料からなる場合に対応、図３〜図６参照）。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波路２４を光が導波する際の光導波損失を低減することが可能な半導体変調器１Ａが得られる（図１５参照）。なお、埋め込み層１５がｎ型半導体材料からなる場合であっても、埋め込み層１５のｎ型不純物濃度は１×１０１７ｃｍ−３以下であるため、光導波路２４を光が導波する際のｎ型不純物による散乱は十分に低くなる。
【００６７】
そして、本実施形態に係る半導体光変調器の製造方法においては、ｐ型半導体層５に孔部５Ｈを形成する際、ｐ型半導体層５を表面５Ｓからドライエッチング等によりエッチングしている（図３及び図４参照）。即ち、光導波路２４の光導波方向となる第１の方向（Ｙ軸方向）とは垂直方向（Ｚ軸方向）にｐ型半導体層５をエッチングしている。このようなエッチング方法で第１の方向（Ｙ軸方向）に沿って延びる孔部５Ｈを形成することで、当該孔部５Ｈを第１の方向（Ｙ軸方向）に沿って均一に形成することができる（図３及び図４参照）。そのため、当該孔部５Ｈの形状の不均一性に起因した光導波路２４の光導波損失を低減させることができる。
【００６８】
以上より、本実施形態に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体変調器１Ａが得られる。
【００６９】
さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、孔部５Ｈに、第１の成長速度で埋め込み層１５の一部（第１部分領域１５Ｐ１）を形成する第１形成工程と、埋め込み層１５の一部（第１部分領域１５Ｐ１）上に、第２の成長速度で埋め込み層１５の他の一部（第２部分領域１５Ｐ２）を形成する第２形成工程と、を有し、第２の成長速度は第１の成長速度よりも遅い（図５及び図６参照）。これにより、埋め込み層１５を構成する各層の表面をより平坦にすることができるため、光導波路２４の光導波損失をより低減させることができる。
【００７０】
さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、埋め込み層１５が孔部５Ｈを埋め込むと共に、一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように、埋め込み層１５を形成している（図６参照）。これにより、ストライプ構造上に平坦な埋め込み層(再成長界面)が形成され、それに伴い、平坦なコア層を形成できる。
【００７１】
また、上述のような本実施形態に係る半導体光変調器は、ｐ型半導体基板３上に、孔部５Ｈを規定するｐ型半導体層からなる一対のストライプ構造５Ｐと、この孔部５Ｈ内に設けられた埋め込み層１５を備えている（図１５参照）。そして、この埋め込み層１５は、ノンドープの半導体材料、ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる。
【００７２】
そのため、このような孔部５Ｈ及び埋め込み層１５を設けずに、ｐ型半導体基板上に均一の厚さのｐ型半導体層を設け、そのｐ型半導体層上にコア層等を設けた場合（即ち、図１に示すｐ型半導体層５上に、コア層１７等の光導波路２４を構成する層の一部を設けた場合）と比較して、ｐ型半導体材料からなる領域（上述の実施形態においては、ｐ型半導体層５）が減少する（埋め込み層１５が、ノンドープの半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなる場合に対応、図３〜図６参照）、又は、ｐ型の不純物濃度が減少する（埋め込み層１５が、ｐ型半導体層５よりもｐ型不純物濃度の低いｐ型半導体材料からなる場合に対応、図３〜図６参照）。その結果、ｐ型半導体材料による価電子帯吸収を低減させることができるため、光導波路２４を光が導波する際の光導波損失を低減することが可能となる。なお、埋め込み層１５がｎ型半導体材料からなる場合であっても、埋め込み層１５のｎ型不純物濃度は１×１０１７ｃｍ−３以下であるため、光導波路２４を光が導波する際のｎ型不純物による散乱は十分に低くなる。
【００７３】
そして、本実施形態に係る半導体変調器１Ａにおいては、ｐ型半導体基板３上に均一の厚さのｐ型半導体層５を形成した後、ｐ型半導体層５を光導波路２４の光導波方向となる第１の方向（Ｙ軸方向）とは垂直方向（Ｚ軸方向）にｐ型半導体層５をドライエッチング等によりエッチングを行うことで、孔部５Ｈを容易に形成することができる（図１〜図４参照）。このようなエッチング方法で第１の方向に沿って延びる孔部５Ｈを形成することで、孔部５Ｈを第１の方向（Ｙ軸方向）に沿って均一に形成することができる（図３及び図４参照）。そのため、孔部５Ｈの形状の不均一性に起因した光導波路２４の光導波損失を低減させることができる。
【００７４】
以上より、本実施形態に係る半導体変調器１Ａによれば、光導波損失を低下させることが可能となる。
【００７５】
本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。
【００７６】
例えば、上述の実施形態においては、埋め込み層１５上に半導体層１９及びエッチングストップ層２１を形成しているが（図７参照）、埋め込み層１５上及び／又は半導体層１９を形成しなくてもよい。
【００７７】
また、上述の実施形態においては、埋め込み層形成工程において、埋め込み層１５を、当該埋め込み層１５が一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆うように形成しているが（図６参照）、当該埋め込み層１５が一対のストライプ構造５Ｐの上面Ｓ５Ｐを覆わないように孔部５Ｈ内のみに埋め込み層１５を形成してもよい。この場合、コア層１７は、埋め込み層１５と一対のストライプ構造５Ｐの両方に直接接触する（図７参照）。
【００７８】
また、上述の実施形態においては、光導波路加工工程において、光導波路２４の最上層（上述の実施形態ではコンタクト層２５）からコア層１７よりも上部の層（上述の実施形態ではエッチングストップ層２１）までエッチングすることにより、光導波路２４の一部をリッジ状に加工しているが（図８〜図１０参照）、光導波路加工工程においては、光導波路２４の最上層からコア層１７よりも下部の層（例えば、埋め込み層１５）までエッチングしてもよい。このような変形例に係る半導体変調器の斜視図を図１７に示す。図１７に示すように、変形例に係る半導体変調器１Ｂにおいては、光導波路加工工程において光導波路２４の最上層であるコンタクト層２５からコア層１７よりも下部の層である埋め込み層１５までエッチングすることにより、光導波路２４の一部にメサ部３１Ｂを形成している。このような変形例に係る半導体変調器１Ｂの製造方法においても、上述の半導体変調器１Ａの製造方法についての理由と同様の理由により、光導波損失を低下させることが可能な半導体変調器１Ａが得られる。また、このような変形例に係る半導体変調器１Ｂによれば、上述の半導体変調器１Ａについての理由と同様の理由により、光導波損失を低下させることが可能となる。
【符号の説明】
【００７９】
１Ａ、１Ｂ・・・半導体変調器、３・・・ｐ型半導体基板、３Ｓ・・・ｐ型半導体基板の主面、５・・・ｐ型半導体層、５Ｓ・・・ｐ型半導体層の表面、５Ｈ・・・孔部、１５・・・埋め込み層、１７・・・コア層、２３・・・上部クラッド層、３７・・・ｎ電極、３９・・・ｐ電極。
【特許請求の範囲】
【請求項１】
ｐ型半導体基板の主面上に、ｐ型半導体層を形成するｐ型半導体層形成工程と、
前記ｐ型半導体層を表面からエッチングして前記ｐ型半導体基板の前記主面に沿った第１の方向に沿って延びる孔部を形成し、これにより、前記第１の方向に沿って延び、前記ｐ型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、
前記孔部に埋め込み層を形成する埋め込み層形成工程と、
前記埋め込み層上に、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、
前記コア層上に、ｎ型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、
前記上部クラッド層と電気的に接続されたｎ電極を形成すると共に、前記ｐ型半導体基板の裏面と電気的に接続されたｐ電極を形成する電極形成工程と、
を備え、
前記埋め込み層は、ノンドープの半導体材料、前記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする半導体光変調器の製造方法。
【請求項２】
前記埋め込み層形成工程は、
前記孔部に、第１の成長速度で前記埋め込み層の一部を形成する第１形成工程と、
前記埋め込み層の前記一部上に、第２の成長速度で前記埋め込み層の他の一部を形成する第２形成工程と、
を有し、
前記第２の成長速度は前記第１の成長速度よりも遅いことを特徴とする請求項１に記載の半導体光変調器の製造方法。
【請求項３】
前記埋め込み層形成工程では、前記埋め込み層が前記孔部を埋め込むと共に、前記一対のストライプ構造の上面を覆うように、前記埋め込み層を形成することを特徴とする請求項１又は２に記載の半導体光変調器の製造方法。
【請求項４】
ｐ型半導体基板と、
前記ｐ型半導体基板の主面上に設けられ、前記ｐ型半導体基板の前記主面に沿った第１の方向に沿って延び、前記ｐ型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造と、
前記一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、
前記埋め込み層上に設けられた、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、
前記コア層上に設けられたｎ型半導体材料からなる上部クラッド層と、
前記上部クラッド層と電気的に接続されたｎ電極と、
前記ｐ型半導体基板の裏面と電気的に接続されたｐ電極と、
を備え、
前記一対のストライプ構造は、ｐ型半導体層からなり、
前記埋め込み層は、ノンドープの半導体材料、前記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする半導体光変調器。
【請求項１】
ｐ型半導体基板の主面上に、ｐ型半導体層を形成するｐ型半導体層形成工程と、
前記ｐ型半導体層を表面からエッチングして前記ｐ型半導体基板の前記主面に沿った第１の方向に沿って延びる孔部を形成し、これにより、前記第１の方向に沿って延び、前記ｐ型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、
前記孔部に埋め込み層を形成する埋め込み層形成工程と、
前記埋め込み層上に、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、
前記コア層上に、ｎ型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、
前記上部クラッド層と電気的に接続されたｎ電極を形成すると共に、前記ｐ型半導体基板の裏面と電気的に接続されたｐ電極を形成する電極形成工程と、
を備え、
前記埋め込み層は、ノンドープの半導体材料、前記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする半導体光変調器の製造方法。
【請求項２】
前記埋め込み層形成工程は、
前記孔部に、第１の成長速度で前記埋め込み層の一部を形成する第１形成工程と、
前記埋め込み層の前記一部上に、第２の成長速度で前記埋め込み層の他の一部を形成する第２形成工程と、
を有し、
前記第２の成長速度は前記第１の成長速度よりも遅いことを特徴とする請求項１に記載の半導体光変調器の製造方法。
【請求項３】
前記埋め込み層形成工程では、前記埋め込み層が前記孔部を埋め込むと共に、前記一対のストライプ構造の上面を覆うように、前記埋め込み層を形成することを特徴とする請求項１又は２に記載の半導体光変調器の製造方法。
【請求項４】
ｐ型半導体基板と、
前記ｐ型半導体基板の主面上に設けられ、前記ｐ型半導体基板の前記主面に沿った第１の方向に沿って延び、前記ｐ型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造と、
前記一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、
前記埋め込み層上に設けられた、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、
前記コア層上に設けられたｎ型半導体材料からなる上部クラッド層と、
前記上部クラッド層と電気的に接続されたｎ電極と、
前記ｐ型半導体基板の裏面と電気的に接続されたｐ電極と、
を備え、
前記一対のストライプ構造は、ｐ型半導体層からなり、
前記埋め込み層は、ノンドープの半導体材料、前記ｐ型半導体層よりもｐ型不純物濃度の低いｐ型半導体材料、又は、ｎ型不純物濃度が１×１０１７ｃｍ−３以下のｎ型半導体材料からなることを特徴とする半導体光変調器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−２５２１３９（Ｐ２０１２−２５２１３９Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２４２９９（Ｐ２０１１−１２４２９９）
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]