半導体処理装置
【課題】多階調表示が可能なメモリ性液晶を備える半導体処理装置を提供する。
【解決手段】半導体処理装置１は、多階調表示が可能なメモリ性液晶パネル２と、メモリ性液晶パネル２を駆動するための書込電圧を多段階で変化させるＬＣＤ駆動回路１１とを備える。
【解決手段】半導体処理装置１は、多階調表示が可能なメモリ性液晶パネル２と、メモリ性液晶パネル２を駆動するための書込電圧を多段階で変化させるＬＣＤ駆動回路１１とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体処理装置に関し、特にメモリ性液晶の階調表現技術に関する。
【背景技術】
【０００２】
近年、携帯電話、パーソナルコンピュータなどのように液晶パネルを用いた装置が広く普及している。ＳＴＮ（Super Twisted Nematic）型などの液晶パネルを用いた装置においては、液晶分子の弾性が比較的高く、表示状態を維持するためには液晶パネルに対して駆動電圧波形を与え続ける必要がある。以下、このような液晶パネルを通常の液晶パネルと呼ぶことにする。
【０００３】
これに対して、強誘電性液晶のような液晶パネルは、一旦表示データを書き込むと、その表示状態を維持することができる。以下、このような液晶パネルをメモリ性液晶パネルと呼ぶことにする。これに関連する技術として、下記の特許文献１に開示された発明がある。
【０００４】
特許文献１は、環境温度の変化に拘らず、部分電極駆動による表示を良好に行うことを可能としたメモリ性液晶を用いた液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板と、第２の透明基板と、第１及び第２の透明基板の間に挟持された液晶と、第１又は第２の透明基板上に形成され且つ液晶を駆動するための複数の電極と、温度センサと、複数の電極の全てに電圧を印加する全電極駆動による表示及び複数の電極の一部に電圧を印加する部分電極駆動による表示を温度センサの出力に応じて切換える表示制御部とを有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０２３４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１などに記載された従来の技術では、白黒間の中間色（グレー色）を階調表示するための波形出力機能がないため、白と黒しか表示できない。また、ブラインド等の遮光用途にネマティック液晶等の通常の液晶を用いた場合、一定の光量に留めることが困難である。
【０００７】
それゆえに、本発明の目的は、多階調表示が可能なメモリ性液晶を備える半導体処理装置を提供することである。
【０００８】
さらに、メモリ性液晶を用いたブラインドでの遮光用途を始めとした光量調節装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態の半導体処理装置は、メモリ性液晶パネルと、メモリ性液晶パネルを多階調表示駆動するための書込電圧を多段階で変化させる駆動回路とを備える。
【００１０】
また本発明の別の実施形態にかかる光量調節装置は、多階調表示制御可能なメモリ性液晶駆動装置とメモリ性液晶パネルとからなる。
【発明の効果】
【００１１】
本発明の一実施形態の半導体処理装置によれば、多階調表示が可能なメモリ性液晶を実現できる。
【００１２】
また本発明の別の実施形態に係る光量調節装置は、多階調表示可能なメモリ性液晶を用いた光量調節装置を実現できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における半導体処理装置の構成を表わす図である。
【図２】メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。
【図３】半導体処理装置内のＬＣＤ駆動回路１１の構成例を示す図である。
【図４】（ａ）は、書込みフレームにおける書込電圧ＶＬ１の変化を表わす図である。（ｂ）は、書込みフレームにおける書込電圧ＶＬ２の変化を表わす図である。（ｃ）は、書込みフレームにおける書込電圧ＶＬ３の変化を表わす図である。本図は4値の画素値を例とした場合である。
【図５】ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。
【図６】本実施の形態における、書き込みフレームでの多階調の書込動作の手順を表わすフローチャートである。本図は4値の画素値を例とした場合である。
【図７】メモリ性液晶表示パネルに表示される画像の例を表わす図である。本図は4値の画素値を例とした場合である。
【図８】メモリ性液晶付きブラインドの例を表わす図である。
【図９】車のガラスにメモリ性液晶パネルを用いた例を表わす図である。
【図１０】第２の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【図１１】第３の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【図１２】第４の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【発明を実施するための形態】
【００１４】
［第１の実施形態］
本明細書の記載においてメモリ性液晶表示パネルとは、電源を切ってもそのまま画面に表示させた内容が維持される液晶表示パネルを指す。メモリ性液晶パネルでは、画素を構成する液晶分子が、電圧を印加した期間においてはその捩れ等が変化し、電圧印加を停止した時点でのその捩れ状態を比較的長い時間維持できるものである(双安定または多安定性)。そのため、画素を構成する液晶分子の捩れ等を変化させて表示状態を変化させる間において電力を必要とするが、同じ表示状態を維持している間においては電力を特に必要としない。一方で、ＴＮ型液晶等の通常の液晶表示パネルとは、画素を構成する液晶分子の捩れ等を電圧を印加して変化させたとしても、比較的短時間で捩れ状態が元に戻るものである(単安定性)。そのため、同じ表示状態を維持するためであっても、画素を構成する液晶分子の捩れ等を変化させる（または変化状態を維持させる）ために、液晶分子への電圧印加を繰り返すことを必要とする液晶パネルを指す。
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
（構成）
図１は、本発明の実施の形態における半導体処理の構成を表わす図である。
【００１６】
半導体処理装置１は、メモリ性液晶パネル２と、ＬＣＤ駆動回路１１と、半導体処理装置１全体の制御を行なうＣＰＵ（Central Processing Unit）１２と、ＲＯＭ（Read Only Memory）１３と、ＲＡＭ（Random Access Memory）１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ（Direct Memory Access Controller）１７と、ＩＮＴＣ（Interrupt Controller）１８とを含む。
【００１７】
ＣＰＵ１２は、ＲＯＭ１３、ＲＡＭ１４などに記憶されるプログラムを実行することによって、半導体処理装置１の全体的な制御を行なう。
【００１８】
クロック発生回路１６は、ＣＰＵ１２、ＬＣＤ駆動回路１１などに供給するクロック信号を生成する。
【００１９】
ＤＭＡＣ１７は、ＣＰＵ１２によって書き込まれたパラメータに基づいて、ＬＣＤ駆動回路１１内の表示データメモリ、ＲＯＭ１３、ＲＡＭ１４などのメモリ間や、メモリ−ＩＯ（Input Output）間のＤＭＡ転送を制御する。
【００２０】
ＩＮＴＣ１８は、タイマ１５、ＤＭＡＣ１７などから出力される割り込み信号を受け、割り込み優先順位に応じてＣＰＵ１２に割り込み要求を出力する。そして、割り込みベクタ方式であれば、ＩＮＴＣ１８は、ＣＰＵ１２から割り込み応答が返ってきたときに、ＣＰＵ１２に対して割り込みベクタを出力する。
【００２１】
ＬＣＤ駆動回路１１は、メモリ性液晶パネル２を駆動するためのＣＯＭ（走査駆動電圧）信号およびＳＥＧ（信号駆動電圧波形）信号を生成して出力する。
【００２２】
（メモリ性液晶パネルの走査電極と信号電極）
透明導電膜パターンにより構成した４本の走査電極がメモリ性液晶パネル２の全体に渡って配置される。また、透明導電膜パターンにより構成した３２本の信号電極が走査電極と直行するようにメモリ性液晶パネル２の全体に渡って配置される。走査電極と信号電極ｂが交差する各ポイントが、メモリ性液晶の各画素（１２８画素）となる。４本の走査電極には、ＣＯＭ０〜ＣＯＭ３が与えられる。３２本の信号電極には、ＳＥＧ０〜ＳＥＧ３１信号が与えられる。
【００２３】
（駆動波形）
ここで、本実施の形態における半導体処理装置１の動作原理の理解のために、メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）のそれぞれについて説明する。
【００２４】
図２は、メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。なお、図２においても、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。
【００２５】
Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＳＳからＶＬ３に変化し、ＳＥＧ０がＶＬ３からＶＳＳに変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ３からＶＬ３に変化して電位差が−最大から＋最大となり、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して消去が行なわれる。
【００２６】
Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ２からＶＬ１に変化し、ＳＥＧ０がＶＬ１からＶＬ２に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ１から−ＶＬ１に変化するが、電位差が少ないため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。
【００２７】
同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。Ｔ１からＴ５までの１フレームが消去フレームである。
【００２８】
Ｔ５からＴ６までの（３）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して電位差が＋最大から−最大となる。その結果、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して書込みが行なわれる。
【００２９】
Ｔ６からＴ７までの（４）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。
【００３０】
同様にして、Ｔ７からＴ８までの（４）の期間、およびＴ８からＴ９までの（４）の期間において、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。Ｔ５からＴ９までの１フレームが書込みフレームである。
【００３１】
メモリ性液晶パネル２は、一度書き込みを行なうとその状態を保持するため、見た目には静止した状態となる。したがって、次に表示内容を書き換えるまでは、駆動波形を与える必要がなくなる。その間、半導体処理装置1は、動作停止状態で良く、メモリ性液晶表示パネル２においては、一切の電力を消費しない。その為超低消費である事が最大の特徴である。
【００３２】
（ＬＣＤ駆動回路）
図３は、半導体処理装置内のＬＣＤ駆動回路１１の構成例を示す図である。
【００３３】
このＬＣＤ駆動回路１１は、ＬＣＤ基準クロック発生回路２１と、動作開始レジスタ２３と、フレーム発生回路２２と、書込電圧制御部２６と、ＣＯＭ電圧制御回路２７と、ＳＥＧ電圧制御回路２８と、表示データメモリ２９とを含む。
【００３４】
ＬＣＤ基準クロック発生回路２１は、クロック発生回路１６から出力されるクロック信号を受け、ＬＣＤ駆動回路１１内で使用する基準クロックを生成してフレーム発生回路２２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に出力する。
【００３５】
動作開始レジスタ２３は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム発生回路２２に出力する。この動作開始レジスタ２３の値が“０”のときはＬＣＤ駆動回路１１の動作停止であることを示し、“１”のときはＬＣＤ駆動回路１１の動作中であることを示す。
【００３６】
フレーム発生回路２２は、ＬＣＤ基準クロック発生回路２１から出力される基準クロックおよび動作開始レジスタ２３から出力される信号を受け、動作開始レジスタ２３の値が“１”のときに、メモリ性液晶パネル２のフレーム周期を示す信号を生成して出力する。
【００３７】
表示データメモリ２９は、メモリ性液晶パネル２に表示する多階調の画像データを格納する。本実施の形態では、画像データの各画素値は、「０」、「１」、「２」、「３」のうちのいずれかである。本実施の形態では、メモリ性液晶の分子が与えられる電圧に応じて、複数の安定状態をとる性質を利用して、多階調の画像を表現する。
【００３８】
書込電圧制御部２６は、画像データの画素値がＮ種類をとりうるときに、１フレームにおいて、書込電圧ＶＬ１、ＶＬ２、ＶＬ３を１段階ずつ（Ｎ−１）段階まで増加させて、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に供給する。本実施の形態では、書込電圧制御部２６は、書込電圧ＶＬ１、ＶＬ２、ＶＬ３を１段階ずつ３段階まで増加させる。
【００３９】
図４（ａ）は、書込みフレームにおける書込電圧ＶＬ１の変化を表わす図である。
図４（ａ）に示すように、書込電圧ＶＬ１は、ＶＬ１Ｌ、ＶＬ１Ｍ、ＶＬ１Ｈの順に変化する。
【００４０】
図４（ｂ）は、書込みフレームにおける書込電圧ＶＬ２の変化を表わす図である。
図４（ｂ）に示すように、書込電圧ＶＬ２は、ＶＬ２Ｌ、ＶＬ２Ｍ、ＶＬ２Ｈの順に変化する。
【００４１】
図４（ｃ）は、書込みフレームにおける書込電圧ＶＬ３の変化を表わす図である。
図４（ｃ）に示すように、書込電圧ＶＬ３は、ＶＬ３Ｌ、ＶＬ３Ｍ、ＶＬ３Ｈの順に変化する。
【００４２】
ＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３の大きさを制御する。
ＳＥＧ電圧制御回路２８は、メモリ性液晶パネルに格納されている画像データに従って、ＳＥＧ０〜ＳＥＧ３１の大きさを制御する。
【００４３】
（出力バッファ）
図５は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。この出力バッファは、４つのＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと呼ぶ。）３１〜３４によって構成される。
【００４４】
図５において、ａ信号、ｂ信号、ｃ信号およびｄ信号のいずれか１つが“１”となり、それ以外の信号が“０”となる。
【００４５】
ａ信号が“１”のときにトランジスタ３１がオンとなって、出力バッファからＶＬ３が出力される。
【００４６】
ｂ信号が“１”のときにトランジスタ３２がオンとなって、出力バッファからＶＬ２が出力される。
【００４７】
ｃ信号が“１”のときにトランジスタ３３がオンとなって、出力バッファからＶＬ１が出力される。
【００４８】
ｄ信号が“１”のときにトランジスタ３４がオンとなって、出力バッファからＶＳＳが出力される。
【００４９】
ここで、ａ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ａ”とし、ｂ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｂ”とし、ｃ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｃ”とし、ｄ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｄ”とすることにする。
【００５０】
たとえば、ＣＯＭ電圧制御回路２７は、図２に示すＣＯＭ０の駆動波形を生成する場合、ＣＯＭ電圧制御回路２７内部においてＤ”，“Ａ”、“Ｂ”、“Ｃ”、“Ｂ”…というパターンを順次生成して、トランジスタ３１〜３４に与えていく。このような駆動波形の生成方法は、従来と同様である。その結果、図３に示すようなメモリ性液晶パネル２用の駆動波形であるＣＯＭ０の消去フレームが生成されることになる。ＣＯＭ１〜ＣＯＭ３についても同様である。
【００５１】
ＳＥＧ電圧制御回路２８についても同様の制御が行なわれる。ＳＥＧ電圧制御回路２８は、ＣＯＭ電圧制御回路２７とは異なり表示データメモリ２９に記憶される画像データによって出力バッファに与えられるパターンが変化することになるが、これは従来の駆動波形の生成方法と同様である。
【００５２】
（書込動作）
図６は、本実施の形態における、書き込みフレームでの多階調の書込動作の手順を表わすフローチャートである。図７は、メモリ性液晶表示パネルに表示される画像の例を表わす図である。本図は4値の画素値を例とした場合である。
【００５３】
図６において、ＶＬ３Ｌ＜ＶＬ３Ｍ＜ＶＬ３Ｈである。ＶＬ２Ｌ＜ＶＬ２Ｍ＜ＶＬ２Ｈである。ＶＬ１Ｌ＜ＶＬ１Ｍ＜ＶＬ１Ｈである。また、ＶＬ１Ｌ＜ＶＬ２Ｌ＜ＶＬ３Ｌ、ＶＬ１Ｍ＜ＶＬ２Ｍ＜ＶＬ３Ｍ、ＶＬ１Ｈ＜ＶＬ２Ｈ＜ＶＬ３Ｈである。
【００５４】
まず、ＣＰＵは、表示データメモリへ「０」、「１」、「２」、「３」の４値の画素値を有する画像データを転送する（ステップＳ１０１）。
【００５５】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｌ、ＶＬ２＝ＶＬ２Ｌ、ＶＬ１＝ＶＬ１Ｌに設定する（ステップＳ１０２）。
【００５６】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「１」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する。（ステップＳ１０３）。
【００５７】
以上の動作によって、画素値が「１」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｌから−ＶＬ３Ｌに変化して、この画素が第１の中間の安定状態をとる。その結果、図７（ａ）に示すように、メモリ性液晶パネルの画素値「１」の画素が階調「１」で表示される。
【００５８】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｍ、ＶＬ２＝ＶＬ２Ｍ、ＶＬ１＝ＶＬ１Ｍに設定する（ステップＳ１０４）。
【００５９】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「２」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する（ステップＳ１０５）。
【００６０】
以上の動作によって、画素値が「２」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｍから−ＶＬ３Ｍに変化して、この画素が第２の中間の安定状態をとる。その結果、図７（ｂ）に示すように、メモリ性液晶パネルの画素値「２」の画素が階調「２」で表示される。
【００６１】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｈ、ＶＬ２＝ＶＬ２Ｈ、ＶＬ１＝ＶＬ１Ｈに設定する（ステップＳ１０６）。
【００６２】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「３」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する（ステップＳ１０７）。
【００６３】
以上の動作によって、画素値が「３」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｈから−ＶＬ３Ｈに変化して、この画素が安定状態をとる。その結果、図７（ｃ）に示すように、メモリ性液晶パネルの画素値「３」の画素が階調「３」で表示される。
【００６４】
（応用例）
本実施の形態のメモリ性液晶によれば、従来では表示できなかった、白（透明）から黒の中間色が表示でき、セグメント単位で濃度を自由にコントロールすることが可能である。本実施の形態によれば、「一度書き込む事で、その後一切電力を消費しない」というメモリ性液晶の特徴を利用することによって、様々な用途に適用できる。
【００６５】
たとえば、光の透過率をコントロールすることが可能となり、メモリ性液晶付きブラインド、車のガラスなどのように光をさえぎる物(光量調節装置)に応用できる。通常の液晶表示パネルを用いて光量調節装置を構成した場合、光の透過率を一定にするためには画素を構成する液晶分子の捩れ状態を維持できる程度の間隔で液晶分子への電圧印加を繰り返す必要があり、消費電力が高くなることは明らかである。また電圧印加周波数を低くした場合は、人間の目の残像効果により平均的には光量を制御できるものの、人間の目では認識できない程度で光量変化(明暗の繰返し)を生じる。メモリ性液晶表示パネルでは、液晶分子の捩れ状態を長時間維持できることから、消費電力を低減できると共に、人間の目に認識できない光量変化をも防止することが可能となる。
【００６６】
図８は、メモリ性液晶付きブラインドの例を表わす図である。
メモリ性液晶パネル２を窓ガラスの一部または全部として用いることによって、メモリ性液晶付きブラインドを実現できる。さらには図８に示すように、メモリ性液晶パネル２に広告画像および文字を表示することもできる。
【００６７】
図９は、車のガラスにメモリ性液晶パネルを用いた例を表わす図である。図８、図９に示すような光量調節装置は、図６および図７で説明をしたメモリ性液晶の表示制御と同じであり、夫々の画素の階調を制御することで実現できる。
【００６８】
［第２の実施形態］
第２の実施形態の半導体処理装置は、図１の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるＴＮ型液晶パネル９９と、バックライト光源９７とをさらに備える。
【００６９】
図１０は、第２の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１０を参照して、メモリ性液晶パネル２は、ＴＮ型液晶パネル９９の背面に設けられる。メモリ性液晶パネル２は、バックライト光源９７からの光を受ける。
【００７０】
これによって、バックライトの光の通過量に階調をもたせることができるので、ＴＮ型液晶パネルのコントラストおよび彩度を上げることができ、映像表現力を向上させることができる。
【００７１】
［第３の実施形態］
第３の実施形態の半導体処理装置は、図１の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるＴＮ型液晶パネル９９をさらに備える。
【００７２】
図１１は、第３の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１１を参照して、メモリ性液晶パネル２は、ＴＮ型液晶パネル９９の背面に設けられる。メモリ性液晶パネル２は、環境光を受ける。
【００７３】
これによって、環境光の通過量に階調を持たせることができ、ＴＮ型液晶パネルとメモリ性液晶パネルとからなる新たなディスプレイを提供できる。若しくは、環境光の光量ばらつきを図示しない光センサで測定し、環境光のばらつきを解消してＴＮ型液晶パネルを透過する光量を一定化することができ、環境光を図１０のバックライト光源９７の代用として用いることもできる。
【００７４】
［第４の実施形態］
第４の実施形態の半導体処理装置は、図１の構成に加えて、カラーフィルタ９８をさらに備える。
【００７５】
図１２は、第４の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１２を参照して、メモリ性液晶パネル２の前面にカラーフィルタ９８が設けられる。メモリ性液晶パネル２は、環境光を受ける。
【００７６】
これによって、第３の実施の形態と同様に、メモリ性液晶パネルとカラーフィルタからなる低消費電力のデジタルフォトフレームを提供することができる。
【００７７】
なお、第２および第３の実施形態において、ＴＮ型液晶パネル以外の他の液晶パネルを用いることとしてもよい。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１ 半導体処理装置、２ メモリ性液晶パネル、１１ ＬＣＤ駆動回路、１２ ＣＰＵ、１３ ＲＯＭ、１４ ＲＡＭ、１５ タイマ、１６ クロック発生回路、１７ ＤＭＡＣ、１８ ＩＮＴＣ、２１ ＬＣＤ基準クロック発生回路、２２ フレーム発生回路、２３ 動作開始レジスタ、２６ 書込電圧制御部、２７ ＣＯＭ電圧制御回路、２８ ＳＥＧ電圧制御回路、２９ ＳＥＧ電圧制御回路、９７ バックライト光源、９８ カラーフィルタ、９９ ＴＮ型液晶パネル。
【技術分野】
【０００１】
本発明は、半導体処理装置に関し、特にメモリ性液晶の階調表現技術に関する。
【背景技術】
【０００２】
近年、携帯電話、パーソナルコンピュータなどのように液晶パネルを用いた装置が広く普及している。ＳＴＮ（Super Twisted Nematic）型などの液晶パネルを用いた装置においては、液晶分子の弾性が比較的高く、表示状態を維持するためには液晶パネルに対して駆動電圧波形を与え続ける必要がある。以下、このような液晶パネルを通常の液晶パネルと呼ぶことにする。
【０００３】
これに対して、強誘電性液晶のような液晶パネルは、一旦表示データを書き込むと、その表示状態を維持することができる。以下、このような液晶パネルをメモリ性液晶パネルと呼ぶことにする。これに関連する技術として、下記の特許文献１に開示された発明がある。
【０００４】
特許文献１は、環境温度の変化に拘らず、部分電極駆動による表示を良好に行うことを可能としたメモリ性液晶を用いた液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板と、第２の透明基板と、第１及び第２の透明基板の間に挟持された液晶と、第１又は第２の透明基板上に形成され且つ液晶を駆動するための複数の電極と、温度センサと、複数の電極の全てに電圧を印加する全電極駆動による表示及び複数の電極の一部に電圧を印加する部分電極駆動による表示を温度センサの出力に応じて切換える表示制御部とを有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０２３４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１などに記載された従来の技術では、白黒間の中間色（グレー色）を階調表示するための波形出力機能がないため、白と黒しか表示できない。また、ブラインド等の遮光用途にネマティック液晶等の通常の液晶を用いた場合、一定の光量に留めることが困難である。
【０００７】
それゆえに、本発明の目的は、多階調表示が可能なメモリ性液晶を備える半導体処理装置を提供することである。
【０００８】
さらに、メモリ性液晶を用いたブラインドでの遮光用途を始めとした光量調節装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態の半導体処理装置は、メモリ性液晶パネルと、メモリ性液晶パネルを多階調表示駆動するための書込電圧を多段階で変化させる駆動回路とを備える。
【００１０】
また本発明の別の実施形態にかかる光量調節装置は、多階調表示制御可能なメモリ性液晶駆動装置とメモリ性液晶パネルとからなる。
【発明の効果】
【００１１】
本発明の一実施形態の半導体処理装置によれば、多階調表示が可能なメモリ性液晶を実現できる。
【００１２】
また本発明の別の実施形態に係る光量調節装置は、多階調表示可能なメモリ性液晶を用いた光量調節装置を実現できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における半導体処理装置の構成を表わす図である。
【図２】メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。
【図３】半導体処理装置内のＬＣＤ駆動回路１１の構成例を示す図である。
【図４】（ａ）は、書込みフレームにおける書込電圧ＶＬ１の変化を表わす図である。（ｂ）は、書込みフレームにおける書込電圧ＶＬ２の変化を表わす図である。（ｃ）は、書込みフレームにおける書込電圧ＶＬ３の変化を表わす図である。本図は4値の画素値を例とした場合である。
【図５】ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。
【図６】本実施の形態における、書き込みフレームでの多階調の書込動作の手順を表わすフローチャートである。本図は4値の画素値を例とした場合である。
【図７】メモリ性液晶表示パネルに表示される画像の例を表わす図である。本図は4値の画素値を例とした場合である。
【図８】メモリ性液晶付きブラインドの例を表わす図である。
【図９】車のガラスにメモリ性液晶パネルを用いた例を表わす図である。
【図１０】第２の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【図１１】第３の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【図１２】第４の実施形態のメモリ性液晶パネルの配置例を表わす図である。
【発明を実施するための形態】
【００１４】
［第１の実施形態］
本明細書の記載においてメモリ性液晶表示パネルとは、電源を切ってもそのまま画面に表示させた内容が維持される液晶表示パネルを指す。メモリ性液晶パネルでは、画素を構成する液晶分子が、電圧を印加した期間においてはその捩れ等が変化し、電圧印加を停止した時点でのその捩れ状態を比較的長い時間維持できるものである(双安定または多安定性)。そのため、画素を構成する液晶分子の捩れ等を変化させて表示状態を変化させる間において電力を必要とするが、同じ表示状態を維持している間においては電力を特に必要としない。一方で、ＴＮ型液晶等の通常の液晶表示パネルとは、画素を構成する液晶分子の捩れ等を電圧を印加して変化させたとしても、比較的短時間で捩れ状態が元に戻るものである(単安定性)。そのため、同じ表示状態を維持するためであっても、画素を構成する液晶分子の捩れ等を変化させる（または変化状態を維持させる）ために、液晶分子への電圧印加を繰り返すことを必要とする液晶パネルを指す。
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
（構成）
図１は、本発明の実施の形態における半導体処理の構成を表わす図である。
【００１６】
半導体処理装置１は、メモリ性液晶パネル２と、ＬＣＤ駆動回路１１と、半導体処理装置１全体の制御を行なうＣＰＵ（Central Processing Unit）１２と、ＲＯＭ（Read Only Memory）１３と、ＲＡＭ（Random Access Memory）１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ（Direct Memory Access Controller）１７と、ＩＮＴＣ（Interrupt Controller）１８とを含む。
【００１７】
ＣＰＵ１２は、ＲＯＭ１３、ＲＡＭ１４などに記憶されるプログラムを実行することによって、半導体処理装置１の全体的な制御を行なう。
【００１８】
クロック発生回路１６は、ＣＰＵ１２、ＬＣＤ駆動回路１１などに供給するクロック信号を生成する。
【００１９】
ＤＭＡＣ１７は、ＣＰＵ１２によって書き込まれたパラメータに基づいて、ＬＣＤ駆動回路１１内の表示データメモリ、ＲＯＭ１３、ＲＡＭ１４などのメモリ間や、メモリ−ＩＯ（Input Output）間のＤＭＡ転送を制御する。
【００２０】
ＩＮＴＣ１８は、タイマ１５、ＤＭＡＣ１７などから出力される割り込み信号を受け、割り込み優先順位に応じてＣＰＵ１２に割り込み要求を出力する。そして、割り込みベクタ方式であれば、ＩＮＴＣ１８は、ＣＰＵ１２から割り込み応答が返ってきたときに、ＣＰＵ１２に対して割り込みベクタを出力する。
【００２１】
ＬＣＤ駆動回路１１は、メモリ性液晶パネル２を駆動するためのＣＯＭ（走査駆動電圧）信号およびＳＥＧ（信号駆動電圧波形）信号を生成して出力する。
【００２２】
（メモリ性液晶パネルの走査電極と信号電極）
透明導電膜パターンにより構成した４本の走査電極がメモリ性液晶パネル２の全体に渡って配置される。また、透明導電膜パターンにより構成した３２本の信号電極が走査電極と直行するようにメモリ性液晶パネル２の全体に渡って配置される。走査電極と信号電極ｂが交差する各ポイントが、メモリ性液晶の各画素（１２８画素）となる。４本の走査電極には、ＣＯＭ０〜ＣＯＭ３が与えられる。３２本の信号電極には、ＳＥＧ０〜ＳＥＧ３１信号が与えられる。
【００２３】
（駆動波形）
ここで、本実施の形態における半導体処理装置１の動作原理の理解のために、メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）のそれぞれについて説明する。
【００２４】
図２は、メモリ性液晶パネル２の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。なお、図２においても、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。
【００２５】
Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＳＳからＶＬ３に変化し、ＳＥＧ０がＶＬ３からＶＳＳに変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ３からＶＬ３に変化して電位差が−最大から＋最大となり、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して消去が行なわれる。
【００２６】
Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ２からＶＬ１に変化し、ＳＥＧ０がＶＬ１からＶＬ２に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ１から−ＶＬ１に変化するが、電位差が少ないため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。
【００２７】
同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。Ｔ１からＴ５までの１フレームが消去フレームである。
【００２８】
Ｔ５からＴ６までの（３）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して電位差が＋最大から−最大となる。その結果、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して書込みが行なわれる。
【００２９】
Ｔ６からＴ７までの（４）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。
【００３０】
同様にして、Ｔ７からＴ８までの（４）の期間、およびＴ８からＴ９までの（４）の期間において、電位差が少ない。そのため、メモリ性液晶パネルのＣＯＭ０およびＳＥＧ０を受ける画素に対して何も行なわれない。Ｔ５からＴ９までの１フレームが書込みフレームである。
【００３１】
メモリ性液晶パネル２は、一度書き込みを行なうとその状態を保持するため、見た目には静止した状態となる。したがって、次に表示内容を書き換えるまでは、駆動波形を与える必要がなくなる。その間、半導体処理装置1は、動作停止状態で良く、メモリ性液晶表示パネル２においては、一切の電力を消費しない。その為超低消費である事が最大の特徴である。
【００３２】
（ＬＣＤ駆動回路）
図３は、半導体処理装置内のＬＣＤ駆動回路１１の構成例を示す図である。
【００３３】
このＬＣＤ駆動回路１１は、ＬＣＤ基準クロック発生回路２１と、動作開始レジスタ２３と、フレーム発生回路２２と、書込電圧制御部２６と、ＣＯＭ電圧制御回路２７と、ＳＥＧ電圧制御回路２８と、表示データメモリ２９とを含む。
【００３４】
ＬＣＤ基準クロック発生回路２１は、クロック発生回路１６から出力されるクロック信号を受け、ＬＣＤ駆動回路１１内で使用する基準クロックを生成してフレーム発生回路２２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に出力する。
【００３５】
動作開始レジスタ２３は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム発生回路２２に出力する。この動作開始レジスタ２３の値が“０”のときはＬＣＤ駆動回路１１の動作停止であることを示し、“１”のときはＬＣＤ駆動回路１１の動作中であることを示す。
【００３６】
フレーム発生回路２２は、ＬＣＤ基準クロック発生回路２１から出力される基準クロックおよび動作開始レジスタ２３から出力される信号を受け、動作開始レジスタ２３の値が“１”のときに、メモリ性液晶パネル２のフレーム周期を示す信号を生成して出力する。
【００３７】
表示データメモリ２９は、メモリ性液晶パネル２に表示する多階調の画像データを格納する。本実施の形態では、画像データの各画素値は、「０」、「１」、「２」、「３」のうちのいずれかである。本実施の形態では、メモリ性液晶の分子が与えられる電圧に応じて、複数の安定状態をとる性質を利用して、多階調の画像を表現する。
【００３８】
書込電圧制御部２６は、画像データの画素値がＮ種類をとりうるときに、１フレームにおいて、書込電圧ＶＬ１、ＶＬ２、ＶＬ３を１段階ずつ（Ｎ−１）段階まで増加させて、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に供給する。本実施の形態では、書込電圧制御部２６は、書込電圧ＶＬ１、ＶＬ２、ＶＬ３を１段階ずつ３段階まで増加させる。
【００３９】
図４（ａ）は、書込みフレームにおける書込電圧ＶＬ１の変化を表わす図である。
図４（ａ）に示すように、書込電圧ＶＬ１は、ＶＬ１Ｌ、ＶＬ１Ｍ、ＶＬ１Ｈの順に変化する。
【００４０】
図４（ｂ）は、書込みフレームにおける書込電圧ＶＬ２の変化を表わす図である。
図４（ｂ）に示すように、書込電圧ＶＬ２は、ＶＬ２Ｌ、ＶＬ２Ｍ、ＶＬ２Ｈの順に変化する。
【００４１】
図４（ｃ）は、書込みフレームにおける書込電圧ＶＬ３の変化を表わす図である。
図４（ｃ）に示すように、書込電圧ＶＬ３は、ＶＬ３Ｌ、ＶＬ３Ｍ、ＶＬ３Ｈの順に変化する。
【００４２】
ＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３の大きさを制御する。
ＳＥＧ電圧制御回路２８は、メモリ性液晶パネルに格納されている画像データに従って、ＳＥＧ０〜ＳＥＧ３１の大きさを制御する。
【００４３】
（出力バッファ）
図５は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。この出力バッファは、４つのＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと呼ぶ。）３１〜３４によって構成される。
【００４４】
図５において、ａ信号、ｂ信号、ｃ信号およびｄ信号のいずれか１つが“１”となり、それ以外の信号が“０”となる。
【００４５】
ａ信号が“１”のときにトランジスタ３１がオンとなって、出力バッファからＶＬ３が出力される。
【００４６】
ｂ信号が“１”のときにトランジスタ３２がオンとなって、出力バッファからＶＬ２が出力される。
【００４７】
ｃ信号が“１”のときにトランジスタ３３がオンとなって、出力バッファからＶＬ１が出力される。
【００４８】
ｄ信号が“１”のときにトランジスタ３４がオンとなって、出力バッファからＶＳＳが出力される。
【００４９】
ここで、ａ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ａ”とし、ｂ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｂ”とし、ｃ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｃ”とし、ｄ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｄ”とすることにする。
【００５０】
たとえば、ＣＯＭ電圧制御回路２７は、図２に示すＣＯＭ０の駆動波形を生成する場合、ＣＯＭ電圧制御回路２７内部においてＤ”，“Ａ”、“Ｂ”、“Ｃ”、“Ｂ”…というパターンを順次生成して、トランジスタ３１〜３４に与えていく。このような駆動波形の生成方法は、従来と同様である。その結果、図３に示すようなメモリ性液晶パネル２用の駆動波形であるＣＯＭ０の消去フレームが生成されることになる。ＣＯＭ１〜ＣＯＭ３についても同様である。
【００５１】
ＳＥＧ電圧制御回路２８についても同様の制御が行なわれる。ＳＥＧ電圧制御回路２８は、ＣＯＭ電圧制御回路２７とは異なり表示データメモリ２９に記憶される画像データによって出力バッファに与えられるパターンが変化することになるが、これは従来の駆動波形の生成方法と同様である。
【００５２】
（書込動作）
図６は、本実施の形態における、書き込みフレームでの多階調の書込動作の手順を表わすフローチャートである。図７は、メモリ性液晶表示パネルに表示される画像の例を表わす図である。本図は4値の画素値を例とした場合である。
【００５３】
図６において、ＶＬ３Ｌ＜ＶＬ３Ｍ＜ＶＬ３Ｈである。ＶＬ２Ｌ＜ＶＬ２Ｍ＜ＶＬ２Ｈである。ＶＬ１Ｌ＜ＶＬ１Ｍ＜ＶＬ１Ｈである。また、ＶＬ１Ｌ＜ＶＬ２Ｌ＜ＶＬ３Ｌ、ＶＬ１Ｍ＜ＶＬ２Ｍ＜ＶＬ３Ｍ、ＶＬ１Ｈ＜ＶＬ２Ｈ＜ＶＬ３Ｈである。
【００５４】
まず、ＣＰＵは、表示データメモリへ「０」、「１」、「２」、「３」の４値の画素値を有する画像データを転送する（ステップＳ１０１）。
【００５５】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｌ、ＶＬ２＝ＶＬ２Ｌ、ＶＬ１＝ＶＬ１Ｌに設定する（ステップＳ１０２）。
【００５６】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「１」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する。（ステップＳ１０３）。
【００５７】
以上の動作によって、画素値が「１」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｌから−ＶＬ３Ｌに変化して、この画素が第１の中間の安定状態をとる。その結果、図７（ａ）に示すように、メモリ性液晶パネルの画素値「１」の画素が階調「１」で表示される。
【００５８】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｍ、ＶＬ２＝ＶＬ２Ｍ、ＶＬ１＝ＶＬ１Ｍに設定する（ステップＳ１０４）。
【００５９】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「２」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する（ステップＳ１０５）。
【００６０】
以上の動作によって、画素値が「２」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｍから−ＶＬ３Ｍに変化して、この画素が第２の中間の安定状態をとる。その結果、図７（ｂ）に示すように、メモリ性液晶パネルの画素値「２」の画素が階調「２」で表示される。
【００６１】
次に、書込電圧制御部は、ＶＬ３＝ＶＬ３Ｈ、ＶＬ２＝ＶＬ２Ｈ、ＶＬ１＝ＶＬ１Ｈに設定する（ステップＳ１０６）。
【００６２】
次に、ＣＯＭ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、ＣＯＭ０−ＣＯＭ３を出力する。ＳＥＧ電圧制御回路２７は、設定されたＶＬ３、ＶＬ２、ＶＬ１に基づいて、画素値が「３」の画素に対して書き込みが行なわれるような波形を有するＳＥＧ０〜ＳＥＧ３１を出力する（ステップＳ１０７）。
【００６３】
以上の動作によって、画素値が「３」の画素に与えられる電位ＣＯＭ−ＳＥＧがＶＬ３Ｈから−ＶＬ３Ｈに変化して、この画素が安定状態をとる。その結果、図７（ｃ）に示すように、メモリ性液晶パネルの画素値「３」の画素が階調「３」で表示される。
【００６４】
（応用例）
本実施の形態のメモリ性液晶によれば、従来では表示できなかった、白（透明）から黒の中間色が表示でき、セグメント単位で濃度を自由にコントロールすることが可能である。本実施の形態によれば、「一度書き込む事で、その後一切電力を消費しない」というメモリ性液晶の特徴を利用することによって、様々な用途に適用できる。
【００６５】
たとえば、光の透過率をコントロールすることが可能となり、メモリ性液晶付きブラインド、車のガラスなどのように光をさえぎる物(光量調節装置)に応用できる。通常の液晶表示パネルを用いて光量調節装置を構成した場合、光の透過率を一定にするためには画素を構成する液晶分子の捩れ状態を維持できる程度の間隔で液晶分子への電圧印加を繰り返す必要があり、消費電力が高くなることは明らかである。また電圧印加周波数を低くした場合は、人間の目の残像効果により平均的には光量を制御できるものの、人間の目では認識できない程度で光量変化(明暗の繰返し)を生じる。メモリ性液晶表示パネルでは、液晶分子の捩れ状態を長時間維持できることから、消費電力を低減できると共に、人間の目に認識できない光量変化をも防止することが可能となる。
【００６６】
図８は、メモリ性液晶付きブラインドの例を表わす図である。
メモリ性液晶パネル２を窓ガラスの一部または全部として用いることによって、メモリ性液晶付きブラインドを実現できる。さらには図８に示すように、メモリ性液晶パネル２に広告画像および文字を表示することもできる。
【００６７】
図９は、車のガラスにメモリ性液晶パネルを用いた例を表わす図である。図８、図９に示すような光量調節装置は、図６および図７で説明をしたメモリ性液晶の表示制御と同じであり、夫々の画素の階調を制御することで実現できる。
【００６８】
［第２の実施形態］
第２の実施形態の半導体処理装置は、図１の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるＴＮ型液晶パネル９９と、バックライト光源９７とをさらに備える。
【００６９】
図１０は、第２の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１０を参照して、メモリ性液晶パネル２は、ＴＮ型液晶パネル９９の背面に設けられる。メモリ性液晶パネル２は、バックライト光源９７からの光を受ける。
【００７０】
これによって、バックライトの光の通過量に階調をもたせることができるので、ＴＮ型液晶パネルのコントラストおよび彩度を上げることができ、映像表現力を向上させることができる。
【００７１】
［第３の実施形態］
第３の実施形態の半導体処理装置は、図１の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるＴＮ型液晶パネル９９をさらに備える。
【００７２】
図１１は、第３の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１１を参照して、メモリ性液晶パネル２は、ＴＮ型液晶パネル９９の背面に設けられる。メモリ性液晶パネル２は、環境光を受ける。
【００７３】
これによって、環境光の通過量に階調を持たせることができ、ＴＮ型液晶パネルとメモリ性液晶パネルとからなる新たなディスプレイを提供できる。若しくは、環境光の光量ばらつきを図示しない光センサで測定し、環境光のばらつきを解消してＴＮ型液晶パネルを透過する光量を一定化することができ、環境光を図１０のバックライト光源９７の代用として用いることもできる。
【００７４】
［第４の実施形態］
第４の実施形態の半導体処理装置は、図１の構成に加えて、カラーフィルタ９８をさらに備える。
【００７５】
図１２は、第４の実施形態のメモリ性液晶パネルの配置例を表わす図である。
図１２を参照して、メモリ性液晶パネル２の前面にカラーフィルタ９８が設けられる。メモリ性液晶パネル２は、環境光を受ける。
【００７６】
これによって、第３の実施の形態と同様に、メモリ性液晶パネルとカラーフィルタからなる低消費電力のデジタルフォトフレームを提供することができる。
【００７７】
なお、第２および第３の実施形態において、ＴＮ型液晶パネル以外の他の液晶パネルを用いることとしてもよい。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１ 半導体処理装置、２ メモリ性液晶パネル、１１ ＬＣＤ駆動回路、１２ ＣＰＵ、１３ ＲＯＭ、１４ ＲＡＭ、１５ タイマ、１６ クロック発生回路、１７ ＤＭＡＣ、１８ ＩＮＴＣ、２１ ＬＣＤ基準クロック発生回路、２２ フレーム発生回路、２３ 動作開始レジスタ、２６ 書込電圧制御部、２７ ＣＯＭ電圧制御回路、２８ ＳＥＧ電圧制御回路、２９ ＳＥＧ電圧制御回路、９７ バックライト光源、９８ カラーフィルタ、９９ ＴＮ型液晶パネル。
【特許請求の範囲】
【請求項１】
多階調表示が可能なメモリ性液晶パネルと、
前記メモリ性液晶パネルを駆動するための書込電圧を多段階で変化させる駆動回路とを備えた、半導体処理装置。
【請求項２】
前記駆動回路は、
多階調の画像データを記憶するメモリと、
書込電圧を多段階で変化させる書込電圧制御部と、
前記書込電圧を用いて前記メモリ性液晶パネルの走査駆動電圧波形を生成する第１の電圧制御回路と、
前記画像データに基づいて、前記書込電圧を用いて前記メモリ性液晶パネルの信号駆動電圧波形を生成する第２の電圧制御回路と、請求項１記載の半導体処理装置。
【請求項３】
前記画像データの画素値がＮ種類をとりうるときに、
前記書込電圧制御部は、１フレームの画像において、前記書込電圧を１段階から（Ｎ−１）段階まで１段階ずつ増加させる、請求項２記載の半導体処理装置。
【請求項４】
前記メモリ性液晶パネルが、窓ガラスの一部または全体として用いられる、請求項１記載の半導体処理装置。
【請求項５】
前記半導体処理装置は
メモリ性を有しない方式の他の液晶パネルと、
バックライト光源とを備え、
前記メモリ性液晶パネルは、前記他の液晶パネルの背面に設けられ、
前記メモリ性液晶パネルは、前記バックライト光源を受ける、請求項１記載の半導体処理装置。
【請求項６】
前記半導体処理装置は
メモリ性を有しない方式の他の液晶パネルを備え、
前記メモリ性液晶パネルは、液晶パネルの背面に設けられ、
前記メモリ性液晶パネルは、環境光を受ける、請求項１記載の半導体処理装置。
【請求項７】
前記半導体処理装置は、
カラーフィルタをさらに備え、
前記メモリ性液晶パネルの前面に、前記カラーフィルタが設けられ、
前記メモリ性液晶パネルは、環境光を受ける、請求項１記載の半導体処理装置。
【請求項１】
多階調表示が可能なメモリ性液晶パネルと、
前記メモリ性液晶パネルを駆動するための書込電圧を多段階で変化させる駆動回路とを備えた、半導体処理装置。
【請求項２】
前記駆動回路は、
多階調の画像データを記憶するメモリと、
書込電圧を多段階で変化させる書込電圧制御部と、
前記書込電圧を用いて前記メモリ性液晶パネルの走査駆動電圧波形を生成する第１の電圧制御回路と、
前記画像データに基づいて、前記書込電圧を用いて前記メモリ性液晶パネルの信号駆動電圧波形を生成する第２の電圧制御回路と、請求項１記載の半導体処理装置。
【請求項３】
前記画像データの画素値がＮ種類をとりうるときに、
前記書込電圧制御部は、１フレームの画像において、前記書込電圧を１段階から（Ｎ−１）段階まで１段階ずつ増加させる、請求項２記載の半導体処理装置。
【請求項４】
前記メモリ性液晶パネルが、窓ガラスの一部または全体として用いられる、請求項１記載の半導体処理装置。
【請求項５】
前記半導体処理装置は
メモリ性を有しない方式の他の液晶パネルと、
バックライト光源とを備え、
前記メモリ性液晶パネルは、前記他の液晶パネルの背面に設けられ、
前記メモリ性液晶パネルは、前記バックライト光源を受ける、請求項１記載の半導体処理装置。
【請求項６】
前記半導体処理装置は
メモリ性を有しない方式の他の液晶パネルを備え、
前記メモリ性液晶パネルは、液晶パネルの背面に設けられ、
前記メモリ性液晶パネルは、環境光を受ける、請求項１記載の半導体処理装置。
【請求項７】
前記半導体処理装置は、
カラーフィルタをさらに備え、
前記メモリ性液晶パネルの前面に、前記カラーフィルタが設けられ、
前記メモリ性液晶パネルは、環境光を受ける、請求項１記載の半導体処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図１２】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図１２】
【図８】
【図９】
【公開番号】特開２０１２−２５２１４１（Ｐ２０１２−２５２１４１Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２４３１３（Ｐ２０１１−１２４３１３）
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]