半導体装置、その製造方法、及び半導体装置の検査方法
【課題】ボンディングの不良品を確実かつ簡便に選別する。
【解決手段】ボンディングパッド１０１を備えた半導体素子１０２が搭載され、入出力用端子１０３及び電源用端子１０４が形成された半導体基板１０５と、半導体基板１０５、入出力用端子１０３及び電源用端子１０４を覆う封止樹脂１１１と、半導体基板１０５のうち、平面視で半導体素子１０２と重ならない領域に形成され、封止樹脂１１１で覆われていない第一、第二のテスト用電極とを有し、ボンディングパッド１０１と入出力用端子１０３とがボンディングワイヤー１０６ａを介して接続されており、ボンディングパッド１０１と電源用端子１０４とがボンディングワイヤー１０６ｂを介して接続されており、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極と第二のテスト用電極とが電気的に接続されている、半導体装置を提供する。
【解決手段】ボンディングパッド１０１を備えた半導体素子１０２が搭載され、入出力用端子１０３及び電源用端子１０４が形成された半導体基板１０５と、半導体基板１０５、入出力用端子１０３及び電源用端子１０４を覆う封止樹脂１１１と、半導体基板１０５のうち、平面視で半導体素子１０２と重ならない領域に形成され、封止樹脂１１１で覆われていない第一、第二のテスト用電極とを有し、ボンディングパッド１０１と入出力用端子１０３とがボンディングワイヤー１０６ａを介して接続されており、ボンディングパッド１０１と電源用端子１０４とがボンディングワイヤー１０６ｂを介して接続されており、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極と第二のテスト用電極とが電気的に接続されている、半導体装置を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法、及び半導体装置の検査方法に関する。
【背景技術】
【０００２】
従来、ワイヤーボンディングを用いて半導体素子を半導体基板に接続する技術が知られている（特許文献１−４）。
【０００３】
特許文献１には、導電体上にチップをダイボンディングして該チップの各パッドとリード端子とを接続する半導体装置が記載されている。特許文献１では、チップ基板への供給電源を取り出し可能なパッドをチップに設け、該パッドとチップをダイボンディングした導電体とを電気的に接続するようにしたことで、より安定した電源供給が行えて電気的特性の安定した半導体装置を提供するものとされている。
【０００４】
特許文献２には、半導体基板にワイヤーボンディングを用いて半導体素子を接続する部位を樹脂封止する樹脂封止型半導体装置が記載されている。特許文献２では、ダミーワイヤーでワイヤーを覆い、かつ外側に該ワイヤーより本数を多くし、狭い間隔でダミーワイヤーを張ることで、半導体装置の封止樹脂中に含まれるカーボン粒子によるワイヤー間のリーク不良を低減することができ、また電磁シールド効果を発揮することができ、誤動作を防ぐことができるとされている。
【０００５】
特許文献３には、半導体チップ同士を金属線で接続するときに、一方の半導体チップ上でワイヤボンドを完了させることなく、近傍にあらかじめ設けられたダミーパッド上でワイヤボンドを完了させる半導体装置が記載されている。こうすることで、特許文献３では、半導体チップのカッターによる破損が防止され、歩留の高い、信頼性の高い半導体装置が得られるとされている。
【０００６】
特許文献４には、基板に半導体チップをダイボンディングし、基板と半導体チップの電極間をワイヤーボンディング方式にて実装した半導体装置のリペア方法が記載されている。具体的には、特許文献４には、基板の電極に接続されているワイヤーの付け根部分にワイヤー切断用工具を加圧してワイヤーを切断し、その後、樹脂を加熱して半導体チップと基板との接着強度を低下させた状態で、半導体チップと基板との接着を剥離せしめ、ワイヤーを半導体チップの電極に保持したまま半導体チップを除去することが記載されている。特許文献４では、ワイヤーを除去する工程が不要であると共に配線間のショートなどが生じない、あるいは基板を熱により損傷させることなく半導体チップを除去できるとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１２０９７４号公報
【特許文献２】特開２００５−１２３３７９号公報
【特許文献３】特開平２−１４６７３９号公報
【特許文献４】特開平６−１６３６４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ワイヤーボンディング工程でボンディング不良が発生した場合、出荷前には不良品として良品と選別される必要がある。そこで、入出力端子用のワイヤーがショートしたり、抜かれてオープンになったりすると、電気的に接続不良となることを利用し、まとまった単位（辺単位など）のワイヤーを倒してショートさせたり、抜いたりして、接続不良を発生させ、電気的テスト工程で、不良品として除去する方法が使われている。
【０００９】
しかしながら、ショートさせたワイヤー、又は、抜かれたワイヤーに入出力端子用のワイヤーが含まれていない場合は、接続不良を検出することは困難である。また、入出力端子用のワイヤーを目視で判別することは困難である。さらに、ワイヤーの本数や周回数が多い製品では、こうした処置自体に時間を要することに加え、接続不良を確実に発生させることも困難となる。
【００１０】
そこで、ワイヤーボンディング工程で不良品が発見された場合に、後の電気的テスト工程において、簡便な手法で確実に不良品を検出できる技術が求められていた。
【課題を解決するための手段】
【００１１】
本発明によれば、
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、半導体装置が提供される。
【００１２】
また、本発明によれば、
搭載される半導体素子ごとに設けられた一体基板の基板領域に、外部接続端子をそれぞれ形成する工程と、
前記外部接続端子から電気的に独立している第一、第二のテスト用電極を前記一体基板の前記基板領域ごとに形成する工程と、
前記一体基板の前記第一、第二のテスト用電極に重ならない領域に、電極パッドを備えた半導体素子を搭載する工程と、
ボンディングワイヤーを介して前記電極パッドと前記外部接続端子とを接続する工程と、
前記半導体素子及び前記外部接続端子を封止樹脂で覆う工程と、
を含み、
前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一、第二のテスト用電極は、前記半導体素子に電気的に接続されず、
前記封止樹脂で覆う前記工程において、前記第一、第二のテスト用電極を前記封止樹脂で覆わない、半導体装置の製造方法が提供される。
【００１３】
さらに、本発明によれば、
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている半導体装置を用意するステップと、
前記ボンディングワイヤーを介した前記電極パッドと前記外部接続端子との接続が不良であるとき、前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断するステップと、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断するステップと、
を含み、
判断する前記ステップにおいて、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていないとき、前記半導体装置を良品と判定し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているとき、前記半導体装置を不良品と判定する、半導体装置の検査方法が提供される。
【００１４】
この発明によれば、半導体素子及び外部接続端子から独立して、第一のテスト用電極と第二のテスト用電極とが電気的に接続されている。これにより、ワイヤーボンディング工程で不良品が発見された場合は、第一のテスト用電極と第二のテスト用電極とを電気的に切断することにより、電気的テストを行うことで、第一のテスト用電極と第二のテスト用電極との接続不良を検出することができる。したがって、ワイヤーボンディング工程で発見された不良品を確実かつ簡便に良品から選別することが可能になる。
【発明の効果】
【００１５】
本発明によれば、ワイヤーボンディングの不良品を確実かつ簡便に選別することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る半導体装置を模式的に示した平面図である。
【図２】（ａ）は、図１のＡ−Ａ'断面図であり、（ｂ）は、（ａ）の部分拡大図である。
【図３】実施の形態の半導体装置の製造方法を説明する平面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図５】図４のＢ−Ｂ'断面図である。
【図６】第１の実施形態に係る半導体装置の検査方法を説明する図である。
【図７】第１の実施形態に係る半導体装置の検査方法を説明する図である。
【図８】第２の実施形態に係る半導体装置を模式的に示した平面図である。
【図９】（ａ）は、図８のＣ−Ｃ'断面図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１０】第２の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図１１】図１０のＤ−Ｄ'断面図である。
【図１２】第２の実施形態に係る半導体装置の検査方法を説明する図である。
【図１３】第２の実施形態に係る半導体装置の検査方法を説明する図である。
【図１４】関連する半導体装置を模式的に示した平面図である。
【図１５】図１４のＥ−Ｅ'断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
（第１の実施形態）
図１は、本実施形態の半導体装置を示す模式的な平面図である。また、図２（ａ）は、図１のＡ−Ａ'断面図である。図２（ｂ）は、図２（ａ）の破線で囲んだ領域を拡大した図である。図示するように、本実施形態の半導体装置は、ボンディングパッド（電極パッド）１０１を備えた半導体素子１０２が搭載され、入出力用端子１０３及び電源用端子１０４（外部接続端子）が形成された半導体基板１０５と、半導体素子１０２、入出力用端子１０３及び電源用端子１０４を覆う封止樹脂１１１と、半導体基板１０５のうち、平面視で半導体素子１０２と重ならない領域に形成され、封止樹脂１１１で覆われていない第一、第二のテスト用電極１１０ａ、１１０ｂと、を有する。ボンディングパッド１０１と入出力用端子１０３とがボンディングワイヤー１０６ａを介して接続されており、ボンディングパッド１０１と電源用端子１０４とがボンディングワイヤー１０６ｂを介して接続されている。半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に接続されている。
【００１９】
図２（ａ）で示すように、半導体基板１０５は、第一の面１ａと、第一の面１ａの反対側に設けられた第二の面１ｂとを有している。半導体素子１０２は、第一の面１ａに搭載されている。また、入出力用端子１０３及び電源用端子１０４もまた、第一の面１ａに搭載されている。一方、第一のテスト用電極１１０ａ及び第二のテスト用電極１１０ｂは、第二の面１ｂに形成されている。半導体基板１０５の第一の面１ａは、封止樹脂１１１で覆われているが、第二の面１ｂは、封止樹脂１１１で覆われていない。
【００２０】
より具体的には、第一の面１ａには、第一、第二のマーク用パッド１０８ａ、１０８ｂが形成されている。マーク用ワイヤー１０７を第一のマーク用パッド１０８ａ及び第二のマーク用パッド１０８ｂにボンディングすることで、第一の面１ａ側で、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとを接続させることができる。第一、第二のマーク用パッド１０８ａ、１０８ｂは、それぞれ、半導体基板１０５を貫通する第一、第二の貫通電極１０９ａ、１０９ｂを介して、第一、第二のテスト用電極１１０ａ、１１０ｂに接続されている。一方、第一、第二のマーク用パッド１０８ａ、１０８ｂ、及び、第一、第二のテスト用電極１１０ａ、１１０ｂは、いずれも、製品用の配線には接続していない。したがって、マーク用ワイヤー１０７により、半導体素子１０２、入出力用パッド１０３及び電源用端子１０４から独立して、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとが接続されることになり、これにより、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に接続されることになる。このようにして、本実施形態の半導体装置には、第一、第二のマーク用パッド１０８ａ、１０８ｂと、第一、第二の貫通電極１０９ａ、１０９ｂと、第一、第二のテスト用電極１１０ａ、１１０ｂと、マーク用ワイヤー１０７とで、製品の動作とは電気的に分離した配線構造が設けられている。
【００２１】
半導体基板１０５は、特に限定されないが、本実施形態では、ＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージ用基板を例に挙げて説明する。半導体基板１０５の形状は、特に限定されず、矩形（長方形、正方形）であってもよいし、円形であってもよい。ここでは、矩形のものを例に挙げて説明する。
【００２２】
第一、第二のテスト用電極１１０ａ、１１０ｂは、半導体装置の動作に影響のない位置に配置すればよく、半導体基板１０５の任意の領域に形成させることができるが、半導体素子１０２の形成面（第一の面１ａ）とは反対面（第二の面１ｂ）に形成させることが好ましい。また、製造上簡便に形成させることができるという観点から、図示するように、半導体基板１０５のコーナー部に形成させることがより好ましい。また、第一、第二のマーク用パッド１０８ａ、１０８ｂもまた、半導体装置の動作に影響のない位置に配置すればよく、半導体基板１０５のコーナー部に形成させることが好ましい。また、第一、第二のマーク用パッド１０８ａ、１０８ｂを半導体素子１０２の形成面と同じ面（第一の面１ａ）に形成し、かつ、封止樹脂１１１により第一の面１ａを覆うまでの工程では、マーク用ワイヤー１０７の切断の有無を容易に視認することができる。
【００２３】
なお、入出力用端子１０３は、半導体基板１０５の入出力用端子であり、電源用端子１０４は、半導体基板１０５の電源用端子である。
【００２４】
続いて、本実施形態の半導体装置の製造方法について図３〜７を用いて説明する。
まず、図３で示すように、基板領域１０ａ、１０ｂと、スクライブ領域１１とが設けられた一体基板１２を用意する。基板領域１０ａ、１０ｂは、搭載される半導体素子１０２ごとに設けられる。一体基板１２がスクライブ領域１１に沿って切断され、個片化したものが半導体基板１０５であり、換言すると、一体基板１２は、半導体基板１０５の集合体である。
ついで、一体基板１２の基板領域１０ａ、１０ｂごとに入出力用端子１０３及び電源用端子１０４を形成する。また、基板領域１０ａ、１０ｂごとに一体基板１２を貫通する第一、第二の貫通電極１０９ａ、１０９ｂを形成する。そして、一体基板１２の半導体素子１０２の形成面側に露出した第一の貫通電極１０９ａの端部に第一のマーク用パッド１０８ａを形成し、半導体素子１０２の形成面と反対面に露出した第一の貫通電極１０９ａの端部に、第一のテスト用電極１１０ａを形成する。また、一体基板１２の半導体素子１０２の形成面側に露出した第二の貫通電極１０９ｂの端部には、第二のマーク用パッド１０８ｂを形成し、半導体素子１０２の形成面と反対面に露出した第二の貫通電極１０９ｂの端部には、第二のテスト用電極１１０ｂを形成する。したがって、第一、第二のテスト用電極１１０ａ、１１０ｂは、いずれも、入出力用端子１０３及び電源用端子１０４から電気的に独立するように形成される。
その後、基板領域１０ａ、１０ｂの第一、第二のテスト用電極１１０ａ、１１０ｂに重ならない領域に、それぞれ、ボンディングパッド１０１を備えた半導体素子１０２を搭載する。
ついで、ボンディングワイヤー１０６ａを介してボンディングパッド１０１と入出力用端子１０３とを接続し、ボンディングワイヤー１０６ｂを介してボンディングパッド１０１と電源用端子１０４とを接続する。また、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとをマーク用ワイヤー１０７で接続する。このとき、第一、第二のテスト用電極１１０ａ、１１０ｂは半導体素子１０２に電気的に接続されない。したがって、第一、第二のテスト用電極１１０ａ、１１０ｂは、入出力用端子１０３、電源用端子１０４及び半導体素子１０２から電気的に独立して、第一のテスト用電極１１０ａと第二１１０ｂとが接続されることになる。このようにして、図３で示す基板領域１０ａ、１０ｂには、それぞれ、図１に示す同様な構造が形成される。
【００２５】
ここで、ボンディングワイヤー１０６ａをボンディングパッド１０１及び入出力用端子１０３にボンディングしたり、ボンディングワイヤー１０６ｂをボンディングパッド１０１及び電源用端子１０４にボンディングしたりするとき、ボンディング不良が発生することがある。例えば、図３で示す基板領域１０ａでは、良好にボンディングが行われたが、基板領域１０ｂにおいて、ボンディング不良が発見されたとする。そうすると、基板領域１０ｂでは、手動又は治具を用いるなどしてマーク用ワイヤー１０７を抜き、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとを電気的にも物理的にも切断する。こうすることで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されることになる。図４は、切断後の基板領域１０ｂの平面図であり、図５は、図４のＢ−Ｂ'断面図である。
【００２６】
その後、半導体素子１０２、入出力用端子１０３及び電源用端子１０４を封止樹脂１１１で覆うが、このとき、第一、第二のテスト用電極１１０ａ、１１０ｂは、封止樹脂１１１で覆わない。そして、スクライブ領域１１に沿って基板領域１０ａ、１０ｂごとに一体基板１２を切断する（ダイシング工程）。
【００２７】
ついで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているか否かを判断し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていない基板領域内に形成された半導体素子１０２を選別する（検査工程）。第一、第二のマーク用パッド１０８ａ、１０８ｂが封止樹脂１１１で覆われていないときは、切断されたマーク用ワイヤー１０７ｂが視認できるので、視覚により、マーク用ワイヤー１０７が切断されているか否かを判断することができる。このため、マーク用ワイヤー１０７が切断されていれば、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断することができる。
【００２８】
また、図６、７で示すように電気的テスト用テスタ３０１を用いた電気的テスト（オープン／ショートテスト）を実行することで、確実に第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの切断を確認することができる。図６は、基板領域１０ａで形成された半導体素子１０２を個片化して得られた半導体装置の検査工程を説明する図であり、図７は、基板領域１０ｂで形成された半導体素子１０２を個片化して得られた半導体装置の検査工程を説明する図である。こうした電気的テスト用テスタ３０１を用いたテストでは、まず、半導体基板１０５裏面（第二の面１ｂ）に形成された第二のテスト用電極１１０ｂに入力配線３０３を接続し、第一のテスト用電極１１０ａに出力配線３０４を接続する。つまり、第一、第二のテスト用電極１１０ａ、１１０ｂは、電気的テスト用テスタ３０１に接続するための専用部品の役割を有する。そして、電圧印加端子３０２から入力配線３０３に電圧が印加され、入力配線３０３と、第二のテスト用電極１１０ｂと、第二の貫通電極１０９ｂと、第二のマーク用パッド１０８ｂと、マーク用ワイヤー１０７と、第一のマーク用パッド１０８ａと、第一の貫通電極１０９ａと、第一のテスト用電極１１０ａと、出力配線３０４との間にこの順で電流Ｉが流れ、電気的テスト用テスタ３０１の入出力端子（電圧印加端子３０２、電圧計測端子３０５）が接続されるか否かが検査される。
【００２９】
図６で示すように、基板領域１０ａでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないので、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３とマーク用ワイヤー１０７と出力配線３０４とを介して電流Ｉが流れる。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５において、電圧が計測されることとなる。一方、図７で示すように、基板領域１０ｂでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているため、入力配線３０３を通過した電流Ｉはマーク用ワイヤー１０７で遮断されてしまう。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５では、電圧を計測することができない。したがって、電圧計測端子３０５で電圧が計測されるか否かを調べることにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているかどうかを判断することができる。
【００３０】
このように、視覚又は電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないと判断されたとき、得られた半導体装置を良品と判定する。一方、視覚又は電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断されたとき、得られた半導体装置を不良品と判定する。したがって、ここでは、基板領域１０ａから得られた半導体装置は、良品と判定され、基板領域１０ｂから得られた半導体装置は、不良品と判定される。これにより、良品のみを選別して出荷することが可能になる。
【００３１】
つづいて、本実施形態の半導体装置の作用効果について説明する。この発明によれば、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとがマーク用ワイヤー１０７で電気的に接続されている。これにより、ワイヤーボンディング工程で不良品が発見された場合は、マーク用ワイヤー１０７を切断することで、容易に第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとを電気的に切断することができ、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているか否かを視覚的あるいは電気的テストにより確認することができる。したがって、ワイヤーボンディング工程で発見された不良品を確実かつ簡便に選別して、良品から不良品を除去することが可能になる。
【００３２】
図１４には、比較の半導体装置の構造を示す。図１５には、図１４のＥ−Ｅ'断面を示す（９０１：ボンディングパッド、９０２：半導体素子、９０３：入出力用端子、９０４：電源用端子、９０５：半導体基板）。図示するように、マーク用パッド、並びに、これに接続する貫通電極及びテスト用電極を有しない構造では、電気的テスト工程で確実に不良品とするには、良品・不良品の判定が可能な入出力用端子９０３に接続するボンディングワイヤー９０６ａを含めた不良処置が必要となる。しかしながら、ボンディングワイヤーが入出力用端子９０３に接続しているのか、電源用端子９０４（またはグラウンド端子用パッド）に接続しているのかを視覚的に判別するのが困難である。そのため、入出力用端子９０３に接続するボンディングワイヤー９０６ａが含まれる様に、複数のボンディングワイヤー（例えば１辺の全ワイヤ）を倒してショートさせる、または複数のボンディングワイヤーを引き抜いてオープンにすることが行われていた。そのため、ワイヤーの本数や周回数が多くなると不良処置に時間を要し、倒し方が不十分だと不良と検出されない可能性があることが問題とされていた。
【００３３】
一方、本実施形態の半導体装置では、第一、第二のテスト用電極１１０ａ、１１０ｂ、第一、第二の貫通電極１０９ａ、１０９ｂ及び、第一、第二のマーク用パッド１０８ａ、１０８ｂを製品動作で使用する入出力用端子１０３及び電源用端子１０４から独立して半導体基板１０５に設けるため、ボンディング不良の半導体装置でのワイヤー処理を短時間で実施することができる。また、本実施形態の半導体装置では、第一、第二のマーク用パッド１０８ａ、１０８ｂを半導体素子１０２の形成面に形成し、製品動作で使用する入出力用端子１０３及び電源用端子１０４から独立して、マーク用ワイヤー１０７により接続するため、ボンディング不良の半導体装置を視覚で識別することができ、さらに、簡便かつ短時間でボンディングの不良品を良品と選別することができる。さらに、不良識別のために必要な処置は、１本のワイヤー（マーク用ワイヤー１０７）を抜くだけなので、処置に掛かる手間はかからず、時間も短く済む。したがって、ボンディング不良品が流出するリスクを確実に低減することが可能になる。
【００３４】
（第２の実施形態）
図８は、本実施形態の半導体装置を示す模式的な平面図である。また、図９（ａ）は、図８のＣ−Ｃ'断面図である。図９（ｂ）は、図９（ａ）の破線で囲んだ領域を拡大した図である。図示するように、本実施形態の半導体装置では、第１の実施形態とは異なり、第一、第二のマーク用パッド１０８ａ、１０８ｂ、マーク用ワイヤー１０７は有しない代わりに、マーク用配線２０７が第一の貫通電極１０９ａと第二の貫通電極１０９ｂとを接続している。これにより、第一のテスト用電極１１０ａと、第二のテスト用電極１１０ｂとがマーク用配線２０７を介して接続されることになる。マーク用配線２０７は、半導体基板１０５の内部に形成されている。その他の構成は、第１の実施形態の半導体装置と同様である。
【００３５】
続いて、本実施形態の半導体装置の製造方法について、図３、１０〜１３を用いつつ、第１の実施形態とは異なる点のみを説明する。
まず、図３で示す一体基板１２を用意し、基板領域１０ａ、１０ｂに、図８に示す同様な構造を形成させる。本実施形態では、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとは半導体基板１０５内のマーク用配線２０７で電気的に接続させるため、ワイヤーボンディング工程でワイヤーによる接続は行わない。そして、例えば、基板領域１０ｂにおいて、ボンディング不良が発見されたとすると、基板領域１０ｂでは、半導体基板１０５の表面のレジストを塗布していない箇所のマーク用配線２０７を手動又は治具を用いるなどして切断して、オープンの状態にする。こうすることで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとを電気的に切断させることができる。図１０は、切断後の基板領域１０ｂの平面図であり、図１１は、図１０のＤ−Ｄ'断面図である。
【００３６】
ついで、半導体基板１０５の第一の面１ａを封止樹脂１１１で覆い、ダイシングを行う。その後、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが切断されているか否かを判断し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが切断されていない基板領域内に形成された半導体素子１０２を選別する。
【００３７】
具体的には、図１２、１３で示すように電気的テスト用テスタ３０１を用いた電気的テストを実行し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの切断を確認することでボンディングの良不良を選別する。図１２は、基板領域１０ａで形成された半導体素子１０２が個片化して得られた半導体装置の検査工程を説明する図である。図１３は、基板領域１０ｂで形成された半導体素子１０２が個片化して得られた半導体装置の検査工程を説明する図である。こうした電気的テスト用テスタ３０１を用いたテストでは、まず、半導体基板１０５裏面（第二の面１ｂ）に形成された第二のテスト用電極１１０ｂに入力配線３０３が接続され、第一のテスト用電極１１０ａに出力配線３０４が接続される。そして、電圧印加端子３０２から入力配線３０３に電圧が印加され、入力配線３０３と、第二のテスト用電極１１０ｂと、第二の貫通電極１０９ｂとマーク用配線２０７と、第一の貫通電極１０９ａと、第一のテスト用電極１１０ａと、出力配線３０４との間にこの順で電流Ｉが流れ、電気的テスト用テスタ３０１の入出力端子（電圧印加端子３０２、電圧計測端子３０５）が接続されるか否かが検査される。
【００３８】
図１２で示すように、基板領域１０ａでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの接続が切断されていないので、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３とマーク用配線２０７と出力配線３０４とを介して電流が流れる。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５において、電圧が計測されることとなる。一方、図１３で示すように、チップ領域１０ｂでは、マーク用配線２０７間の接続が切断されているため、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３からの電流Ｉはマーク用配線２０７ｂで遮断されてしまう。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５では、電圧を計測することができない。したがって、電圧計測端子３０５で電圧が計測されるか否かを調べることにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているかどうかを判断することができる。
【００３９】
このように、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないと判断されたとき、得られた半導体装置を良品と判定する。一方、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断されたき、得られた半導体装置を不良品と判定する。したがって、ここでは、基板領域１０ａから得られた半導体装置は、良品と判定され、基板領域１０ｂから得られた半導体装置は、不良品と判定される。これにより、本実施形態においても第１の実施形態と同様に、良品のみを選別して出荷することが可能になる。
【００４０】
本実施形態においても、第１の実施形態と同様な効果が得られるが、本実施形態では、第１の実施形態とは異なり、第一、第二のマーク用パッド１０８ａ、１０８ｂやマーク用ワイヤー１０７を使用していない。そのため、半導体基板の構成のみを変更だけすればよく、第１の実施形態の技術よりも安価に、ワイヤーボンディング工程の良品と不良品との識別が可能になる。
【００４１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、実施の形態では、第一、第二のマーク用電極、第一、第二の貫通電極、及び、第一、第二のテスト用電極をそれぞれ１ずつ有する例のみを挙げて説明したが、これに限定されず、複数有することもできる。
また、実施の形態では、検査工程をダイシング工程の後に行う例を示したが、検査工程は、ワイヤーボンディング工程の後であれば、どのようなタイミングで行ってもよい。
また、実施の形態では、第一、第二のテスト用電極が貫通電極を介して接続される例を挙げて説明したが、第一のテスト用電極と第二のテスト用電極との間は、半導体素子など、製品の動作に影響する部材と電気的に分離されるように接続されていればよく、一般的な配線により、接続されていてもよい。例えば、第１の実施形態では、第一、第二のマーク用パッドと第一、第二のテスト用電極とが直線上に配置されていたが、配線で接続させることにより、第一のマーク用パッド及び第一のテスト用電極の配置や、第二のマーク用パッド及び第二のテスト用電極の配置を直線上にしなくても、これらが接続可能である。したがって、第一、第二のマーク用パッド及び第一、第二のテスト用電極の配置やパターンのバリエーションがさらに豊富になるというメリットが得られる。
【符号の説明】
【００４２】
１ａ 第一の面
１ｂ 第二の面
１０ａ 基板領域
１０ｂ 基板領域
１１ スクライブ領域
１２ 一体基板
１０１ ボンディングパッド
１０２ 半導体素子
１０３ 入出力用端子
１０４ 電源用端子
１０５ 半導体基板
１０６ａ ボンディングワイヤー
１０６ｂ ボンディングワイヤー
１０７ マーク用ワイヤー
１０７ｂ 切断されたマーク用ワイヤー
１０８ａ 第一のマーク用パッド
１０８ｂ 第二のマーク用パッド
１０９ａ 第一の貫通電極
１０９ｂ 第二の貫通電極
１１０ａ 第一のテスト用電極
１１０ｂ 第二のテスト用電極
１１１ 封止樹脂
２０７ マーク用配線
２０７ｂ 切断されたマーク用配線
３０１ 電気的テスト用テスタ
３０２ 電圧印加端子
３０３ 入力配線
３０４ 出力配線
３０５ 電圧計測端子
９０２ 半導体素子
９０３ 入出力用端子
９０４ 電源用端子
９０５ 半導体基板
９０６ａ ボンディングワイヤー
９０６ｂ ボンディングワイヤー
Ｉ 電流
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法、及び半導体装置の検査方法に関する。
【背景技術】
【０００２】
従来、ワイヤーボンディングを用いて半導体素子を半導体基板に接続する技術が知られている（特許文献１−４）。
【０００３】
特許文献１には、導電体上にチップをダイボンディングして該チップの各パッドとリード端子とを接続する半導体装置が記載されている。特許文献１では、チップ基板への供給電源を取り出し可能なパッドをチップに設け、該パッドとチップをダイボンディングした導電体とを電気的に接続するようにしたことで、より安定した電源供給が行えて電気的特性の安定した半導体装置を提供するものとされている。
【０００４】
特許文献２には、半導体基板にワイヤーボンディングを用いて半導体素子を接続する部位を樹脂封止する樹脂封止型半導体装置が記載されている。特許文献２では、ダミーワイヤーでワイヤーを覆い、かつ外側に該ワイヤーより本数を多くし、狭い間隔でダミーワイヤーを張ることで、半導体装置の封止樹脂中に含まれるカーボン粒子によるワイヤー間のリーク不良を低減することができ、また電磁シールド効果を発揮することができ、誤動作を防ぐことができるとされている。
【０００５】
特許文献３には、半導体チップ同士を金属線で接続するときに、一方の半導体チップ上でワイヤボンドを完了させることなく、近傍にあらかじめ設けられたダミーパッド上でワイヤボンドを完了させる半導体装置が記載されている。こうすることで、特許文献３では、半導体チップのカッターによる破損が防止され、歩留の高い、信頼性の高い半導体装置が得られるとされている。
【０００６】
特許文献４には、基板に半導体チップをダイボンディングし、基板と半導体チップの電極間をワイヤーボンディング方式にて実装した半導体装置のリペア方法が記載されている。具体的には、特許文献４には、基板の電極に接続されているワイヤーの付け根部分にワイヤー切断用工具を加圧してワイヤーを切断し、その後、樹脂を加熱して半導体チップと基板との接着強度を低下させた状態で、半導体チップと基板との接着を剥離せしめ、ワイヤーを半導体チップの電極に保持したまま半導体チップを除去することが記載されている。特許文献４では、ワイヤーを除去する工程が不要であると共に配線間のショートなどが生じない、あるいは基板を熱により損傷させることなく半導体チップを除去できるとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１２０９７４号公報
【特許文献２】特開２００５−１２３３７９号公報
【特許文献３】特開平２−１４６７３９号公報
【特許文献４】特開平６−１６３６４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ワイヤーボンディング工程でボンディング不良が発生した場合、出荷前には不良品として良品と選別される必要がある。そこで、入出力端子用のワイヤーがショートしたり、抜かれてオープンになったりすると、電気的に接続不良となることを利用し、まとまった単位（辺単位など）のワイヤーを倒してショートさせたり、抜いたりして、接続不良を発生させ、電気的テスト工程で、不良品として除去する方法が使われている。
【０００９】
しかしながら、ショートさせたワイヤー、又は、抜かれたワイヤーに入出力端子用のワイヤーが含まれていない場合は、接続不良を検出することは困難である。また、入出力端子用のワイヤーを目視で判別することは困難である。さらに、ワイヤーの本数や周回数が多い製品では、こうした処置自体に時間を要することに加え、接続不良を確実に発生させることも困難となる。
【００１０】
そこで、ワイヤーボンディング工程で不良品が発見された場合に、後の電気的テスト工程において、簡便な手法で確実に不良品を検出できる技術が求められていた。
【課題を解決するための手段】
【００１１】
本発明によれば、
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、半導体装置が提供される。
【００１２】
また、本発明によれば、
搭載される半導体素子ごとに設けられた一体基板の基板領域に、外部接続端子をそれぞれ形成する工程と、
前記外部接続端子から電気的に独立している第一、第二のテスト用電極を前記一体基板の前記基板領域ごとに形成する工程と、
前記一体基板の前記第一、第二のテスト用電極に重ならない領域に、電極パッドを備えた半導体素子を搭載する工程と、
ボンディングワイヤーを介して前記電極パッドと前記外部接続端子とを接続する工程と、
前記半導体素子及び前記外部接続端子を封止樹脂で覆う工程と、
を含み、
前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一、第二のテスト用電極は、前記半導体素子に電気的に接続されず、
前記封止樹脂で覆う前記工程において、前記第一、第二のテスト用電極を前記封止樹脂で覆わない、半導体装置の製造方法が提供される。
【００１３】
さらに、本発明によれば、
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている半導体装置を用意するステップと、
前記ボンディングワイヤーを介した前記電極パッドと前記外部接続端子との接続が不良であるとき、前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断するステップと、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断するステップと、
を含み、
判断する前記ステップにおいて、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていないとき、前記半導体装置を良品と判定し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているとき、前記半導体装置を不良品と判定する、半導体装置の検査方法が提供される。
【００１４】
この発明によれば、半導体素子及び外部接続端子から独立して、第一のテスト用電極と第二のテスト用電極とが電気的に接続されている。これにより、ワイヤーボンディング工程で不良品が発見された場合は、第一のテスト用電極と第二のテスト用電極とを電気的に切断することにより、電気的テストを行うことで、第一のテスト用電極と第二のテスト用電極との接続不良を検出することができる。したがって、ワイヤーボンディング工程で発見された不良品を確実かつ簡便に良品から選別することが可能になる。
【発明の効果】
【００１５】
本発明によれば、ワイヤーボンディングの不良品を確実かつ簡便に選別することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る半導体装置を模式的に示した平面図である。
【図２】（ａ）は、図１のＡ−Ａ'断面図であり、（ｂ）は、（ａ）の部分拡大図である。
【図３】実施の形態の半導体装置の製造方法を説明する平面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図５】図４のＢ−Ｂ'断面図である。
【図６】第１の実施形態に係る半導体装置の検査方法を説明する図である。
【図７】第１の実施形態に係る半導体装置の検査方法を説明する図である。
【図８】第２の実施形態に係る半導体装置を模式的に示した平面図である。
【図９】（ａ）は、図８のＣ−Ｃ'断面図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１０】第２の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図１１】図１０のＤ−Ｄ'断面図である。
【図１２】第２の実施形態に係る半導体装置の検査方法を説明する図である。
【図１３】第２の実施形態に係る半導体装置の検査方法を説明する図である。
【図１４】関連する半導体装置を模式的に示した平面図である。
【図１５】図１４のＥ−Ｅ'断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
（第１の実施形態）
図１は、本実施形態の半導体装置を示す模式的な平面図である。また、図２（ａ）は、図１のＡ−Ａ'断面図である。図２（ｂ）は、図２（ａ）の破線で囲んだ領域を拡大した図である。図示するように、本実施形態の半導体装置は、ボンディングパッド（電極パッド）１０１を備えた半導体素子１０２が搭載され、入出力用端子１０３及び電源用端子１０４（外部接続端子）が形成された半導体基板１０５と、半導体素子１０２、入出力用端子１０３及び電源用端子１０４を覆う封止樹脂１１１と、半導体基板１０５のうち、平面視で半導体素子１０２と重ならない領域に形成され、封止樹脂１１１で覆われていない第一、第二のテスト用電極１１０ａ、１１０ｂと、を有する。ボンディングパッド１０１と入出力用端子１０３とがボンディングワイヤー１０６ａを介して接続されており、ボンディングパッド１０１と電源用端子１０４とがボンディングワイヤー１０６ｂを介して接続されている。半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に接続されている。
【００１９】
図２（ａ）で示すように、半導体基板１０５は、第一の面１ａと、第一の面１ａの反対側に設けられた第二の面１ｂとを有している。半導体素子１０２は、第一の面１ａに搭載されている。また、入出力用端子１０３及び電源用端子１０４もまた、第一の面１ａに搭載されている。一方、第一のテスト用電極１１０ａ及び第二のテスト用電極１１０ｂは、第二の面１ｂに形成されている。半導体基板１０５の第一の面１ａは、封止樹脂１１１で覆われているが、第二の面１ｂは、封止樹脂１１１で覆われていない。
【００２０】
より具体的には、第一の面１ａには、第一、第二のマーク用パッド１０８ａ、１０８ｂが形成されている。マーク用ワイヤー１０７を第一のマーク用パッド１０８ａ及び第二のマーク用パッド１０８ｂにボンディングすることで、第一の面１ａ側で、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとを接続させることができる。第一、第二のマーク用パッド１０８ａ、１０８ｂは、それぞれ、半導体基板１０５を貫通する第一、第二の貫通電極１０９ａ、１０９ｂを介して、第一、第二のテスト用電極１１０ａ、１１０ｂに接続されている。一方、第一、第二のマーク用パッド１０８ａ、１０８ｂ、及び、第一、第二のテスト用電極１１０ａ、１１０ｂは、いずれも、製品用の配線には接続していない。したがって、マーク用ワイヤー１０７により、半導体素子１０２、入出力用パッド１０３及び電源用端子１０４から独立して、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとが接続されることになり、これにより、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に接続されることになる。このようにして、本実施形態の半導体装置には、第一、第二のマーク用パッド１０８ａ、１０８ｂと、第一、第二の貫通電極１０９ａ、１０９ｂと、第一、第二のテスト用電極１１０ａ、１１０ｂと、マーク用ワイヤー１０７とで、製品の動作とは電気的に分離した配線構造が設けられている。
【００２１】
半導体基板１０５は、特に限定されないが、本実施形態では、ＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージ用基板を例に挙げて説明する。半導体基板１０５の形状は、特に限定されず、矩形（長方形、正方形）であってもよいし、円形であってもよい。ここでは、矩形のものを例に挙げて説明する。
【００２２】
第一、第二のテスト用電極１１０ａ、１１０ｂは、半導体装置の動作に影響のない位置に配置すればよく、半導体基板１０５の任意の領域に形成させることができるが、半導体素子１０２の形成面（第一の面１ａ）とは反対面（第二の面１ｂ）に形成させることが好ましい。また、製造上簡便に形成させることができるという観点から、図示するように、半導体基板１０５のコーナー部に形成させることがより好ましい。また、第一、第二のマーク用パッド１０８ａ、１０８ｂもまた、半導体装置の動作に影響のない位置に配置すればよく、半導体基板１０５のコーナー部に形成させることが好ましい。また、第一、第二のマーク用パッド１０８ａ、１０８ｂを半導体素子１０２の形成面と同じ面（第一の面１ａ）に形成し、かつ、封止樹脂１１１により第一の面１ａを覆うまでの工程では、マーク用ワイヤー１０７の切断の有無を容易に視認することができる。
【００２３】
なお、入出力用端子１０３は、半導体基板１０５の入出力用端子であり、電源用端子１０４は、半導体基板１０５の電源用端子である。
【００２４】
続いて、本実施形態の半導体装置の製造方法について図３〜７を用いて説明する。
まず、図３で示すように、基板領域１０ａ、１０ｂと、スクライブ領域１１とが設けられた一体基板１２を用意する。基板領域１０ａ、１０ｂは、搭載される半導体素子１０２ごとに設けられる。一体基板１２がスクライブ領域１１に沿って切断され、個片化したものが半導体基板１０５であり、換言すると、一体基板１２は、半導体基板１０５の集合体である。
ついで、一体基板１２の基板領域１０ａ、１０ｂごとに入出力用端子１０３及び電源用端子１０４を形成する。また、基板領域１０ａ、１０ｂごとに一体基板１２を貫通する第一、第二の貫通電極１０９ａ、１０９ｂを形成する。そして、一体基板１２の半導体素子１０２の形成面側に露出した第一の貫通電極１０９ａの端部に第一のマーク用パッド１０８ａを形成し、半導体素子１０２の形成面と反対面に露出した第一の貫通電極１０９ａの端部に、第一のテスト用電極１１０ａを形成する。また、一体基板１２の半導体素子１０２の形成面側に露出した第二の貫通電極１０９ｂの端部には、第二のマーク用パッド１０８ｂを形成し、半導体素子１０２の形成面と反対面に露出した第二の貫通電極１０９ｂの端部には、第二のテスト用電極１１０ｂを形成する。したがって、第一、第二のテスト用電極１１０ａ、１１０ｂは、いずれも、入出力用端子１０３及び電源用端子１０４から電気的に独立するように形成される。
その後、基板領域１０ａ、１０ｂの第一、第二のテスト用電極１１０ａ、１１０ｂに重ならない領域に、それぞれ、ボンディングパッド１０１を備えた半導体素子１０２を搭載する。
ついで、ボンディングワイヤー１０６ａを介してボンディングパッド１０１と入出力用端子１０３とを接続し、ボンディングワイヤー１０６ｂを介してボンディングパッド１０１と電源用端子１０４とを接続する。また、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとをマーク用ワイヤー１０７で接続する。このとき、第一、第二のテスト用電極１１０ａ、１１０ｂは半導体素子１０２に電気的に接続されない。したがって、第一、第二のテスト用電極１１０ａ、１１０ｂは、入出力用端子１０３、電源用端子１０４及び半導体素子１０２から電気的に独立して、第一のテスト用電極１１０ａと第二１１０ｂとが接続されることになる。このようにして、図３で示す基板領域１０ａ、１０ｂには、それぞれ、図１に示す同様な構造が形成される。
【００２５】
ここで、ボンディングワイヤー１０６ａをボンディングパッド１０１及び入出力用端子１０３にボンディングしたり、ボンディングワイヤー１０６ｂをボンディングパッド１０１及び電源用端子１０４にボンディングしたりするとき、ボンディング不良が発生することがある。例えば、図３で示す基板領域１０ａでは、良好にボンディングが行われたが、基板領域１０ｂにおいて、ボンディング不良が発見されたとする。そうすると、基板領域１０ｂでは、手動又は治具を用いるなどしてマーク用ワイヤー１０７を抜き、第一のマーク用パッド１０８ａと第二のマーク用パッド１０８ｂとを電気的にも物理的にも切断する。こうすることで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されることになる。図４は、切断後の基板領域１０ｂの平面図であり、図５は、図４のＢ−Ｂ'断面図である。
【００２６】
その後、半導体素子１０２、入出力用端子１０３及び電源用端子１０４を封止樹脂１１１で覆うが、このとき、第一、第二のテスト用電極１１０ａ、１１０ｂは、封止樹脂１１１で覆わない。そして、スクライブ領域１１に沿って基板領域１０ａ、１０ｂごとに一体基板１２を切断する（ダイシング工程）。
【００２７】
ついで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているか否かを判断し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていない基板領域内に形成された半導体素子１０２を選別する（検査工程）。第一、第二のマーク用パッド１０８ａ、１０８ｂが封止樹脂１１１で覆われていないときは、切断されたマーク用ワイヤー１０７ｂが視認できるので、視覚により、マーク用ワイヤー１０７が切断されているか否かを判断することができる。このため、マーク用ワイヤー１０７が切断されていれば、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断することができる。
【００２８】
また、図６、７で示すように電気的テスト用テスタ３０１を用いた電気的テスト（オープン／ショートテスト）を実行することで、確実に第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの切断を確認することができる。図６は、基板領域１０ａで形成された半導体素子１０２を個片化して得られた半導体装置の検査工程を説明する図であり、図７は、基板領域１０ｂで形成された半導体素子１０２を個片化して得られた半導体装置の検査工程を説明する図である。こうした電気的テスト用テスタ３０１を用いたテストでは、まず、半導体基板１０５裏面（第二の面１ｂ）に形成された第二のテスト用電極１１０ｂに入力配線３０３を接続し、第一のテスト用電極１１０ａに出力配線３０４を接続する。つまり、第一、第二のテスト用電極１１０ａ、１１０ｂは、電気的テスト用テスタ３０１に接続するための専用部品の役割を有する。そして、電圧印加端子３０２から入力配線３０３に電圧が印加され、入力配線３０３と、第二のテスト用電極１１０ｂと、第二の貫通電極１０９ｂと、第二のマーク用パッド１０８ｂと、マーク用ワイヤー１０７と、第一のマーク用パッド１０８ａと、第一の貫通電極１０９ａと、第一のテスト用電極１１０ａと、出力配線３０４との間にこの順で電流Ｉが流れ、電気的テスト用テスタ３０１の入出力端子（電圧印加端子３０２、電圧計測端子３０５）が接続されるか否かが検査される。
【００２９】
図６で示すように、基板領域１０ａでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないので、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３とマーク用ワイヤー１０７と出力配線３０４とを介して電流Ｉが流れる。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５において、電圧が計測されることとなる。一方、図７で示すように、基板領域１０ｂでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているため、入力配線３０３を通過した電流Ｉはマーク用ワイヤー１０７で遮断されてしまう。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５では、電圧を計測することができない。したがって、電圧計測端子３０５で電圧が計測されるか否かを調べることにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているかどうかを判断することができる。
【００３０】
このように、視覚又は電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないと判断されたとき、得られた半導体装置を良品と判定する。一方、視覚又は電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断されたとき、得られた半導体装置を不良品と判定する。したがって、ここでは、基板領域１０ａから得られた半導体装置は、良品と判定され、基板領域１０ｂから得られた半導体装置は、不良品と判定される。これにより、良品のみを選別して出荷することが可能になる。
【００３１】
つづいて、本実施形態の半導体装置の作用効果について説明する。この発明によれば、半導体素子１０２、入出力用端子１０３及び電源用端子１０４から独立して、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとがマーク用ワイヤー１０７で電気的に接続されている。これにより、ワイヤーボンディング工程で不良品が発見された場合は、マーク用ワイヤー１０７を切断することで、容易に第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとを電気的に切断することができ、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているか否かを視覚的あるいは電気的テストにより確認することができる。したがって、ワイヤーボンディング工程で発見された不良品を確実かつ簡便に選別して、良品から不良品を除去することが可能になる。
【００３２】
図１４には、比較の半導体装置の構造を示す。図１５には、図１４のＥ−Ｅ'断面を示す（９０１：ボンディングパッド、９０２：半導体素子、９０３：入出力用端子、９０４：電源用端子、９０５：半導体基板）。図示するように、マーク用パッド、並びに、これに接続する貫通電極及びテスト用電極を有しない構造では、電気的テスト工程で確実に不良品とするには、良品・不良品の判定が可能な入出力用端子９０３に接続するボンディングワイヤー９０６ａを含めた不良処置が必要となる。しかしながら、ボンディングワイヤーが入出力用端子９０３に接続しているのか、電源用端子９０４（またはグラウンド端子用パッド）に接続しているのかを視覚的に判別するのが困難である。そのため、入出力用端子９０３に接続するボンディングワイヤー９０６ａが含まれる様に、複数のボンディングワイヤー（例えば１辺の全ワイヤ）を倒してショートさせる、または複数のボンディングワイヤーを引き抜いてオープンにすることが行われていた。そのため、ワイヤーの本数や周回数が多くなると不良処置に時間を要し、倒し方が不十分だと不良と検出されない可能性があることが問題とされていた。
【００３３】
一方、本実施形態の半導体装置では、第一、第二のテスト用電極１１０ａ、１１０ｂ、第一、第二の貫通電極１０９ａ、１０９ｂ及び、第一、第二のマーク用パッド１０８ａ、１０８ｂを製品動作で使用する入出力用端子１０３及び電源用端子１０４から独立して半導体基板１０５に設けるため、ボンディング不良の半導体装置でのワイヤー処理を短時間で実施することができる。また、本実施形態の半導体装置では、第一、第二のマーク用パッド１０８ａ、１０８ｂを半導体素子１０２の形成面に形成し、製品動作で使用する入出力用端子１０３及び電源用端子１０４から独立して、マーク用ワイヤー１０７により接続するため、ボンディング不良の半導体装置を視覚で識別することができ、さらに、簡便かつ短時間でボンディングの不良品を良品と選別することができる。さらに、不良識別のために必要な処置は、１本のワイヤー（マーク用ワイヤー１０７）を抜くだけなので、処置に掛かる手間はかからず、時間も短く済む。したがって、ボンディング不良品が流出するリスクを確実に低減することが可能になる。
【００３４】
（第２の実施形態）
図８は、本実施形態の半導体装置を示す模式的な平面図である。また、図９（ａ）は、図８のＣ−Ｃ'断面図である。図９（ｂ）は、図９（ａ）の破線で囲んだ領域を拡大した図である。図示するように、本実施形態の半導体装置では、第１の実施形態とは異なり、第一、第二のマーク用パッド１０８ａ、１０８ｂ、マーク用ワイヤー１０７は有しない代わりに、マーク用配線２０７が第一の貫通電極１０９ａと第二の貫通電極１０９ｂとを接続している。これにより、第一のテスト用電極１１０ａと、第二のテスト用電極１１０ｂとがマーク用配線２０７を介して接続されることになる。マーク用配線２０７は、半導体基板１０５の内部に形成されている。その他の構成は、第１の実施形態の半導体装置と同様である。
【００３５】
続いて、本実施形態の半導体装置の製造方法について、図３、１０〜１３を用いつつ、第１の実施形態とは異なる点のみを説明する。
まず、図３で示す一体基板１２を用意し、基板領域１０ａ、１０ｂに、図８に示す同様な構造を形成させる。本実施形態では、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとは半導体基板１０５内のマーク用配線２０７で電気的に接続させるため、ワイヤーボンディング工程でワイヤーによる接続は行わない。そして、例えば、基板領域１０ｂにおいて、ボンディング不良が発見されたとすると、基板領域１０ｂでは、半導体基板１０５の表面のレジストを塗布していない箇所のマーク用配線２０７を手動又は治具を用いるなどして切断して、オープンの状態にする。こうすることで、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとを電気的に切断させることができる。図１０は、切断後の基板領域１０ｂの平面図であり、図１１は、図１０のＤ−Ｄ'断面図である。
【００３６】
ついで、半導体基板１０５の第一の面１ａを封止樹脂１１１で覆い、ダイシングを行う。その後、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが切断されているか否かを判断し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが切断されていない基板領域内に形成された半導体素子１０２を選別する。
【００３７】
具体的には、図１２、１３で示すように電気的テスト用テスタ３０１を用いた電気的テストを実行し、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの切断を確認することでボンディングの良不良を選別する。図１２は、基板領域１０ａで形成された半導体素子１０２が個片化して得られた半導体装置の検査工程を説明する図である。図１３は、基板領域１０ｂで形成された半導体素子１０２が個片化して得られた半導体装置の検査工程を説明する図である。こうした電気的テスト用テスタ３０１を用いたテストでは、まず、半導体基板１０５裏面（第二の面１ｂ）に形成された第二のテスト用電極１１０ｂに入力配線３０３が接続され、第一のテスト用電極１１０ａに出力配線３０４が接続される。そして、電圧印加端子３０２から入力配線３０３に電圧が印加され、入力配線３０３と、第二のテスト用電極１１０ｂと、第二の貫通電極１０９ｂとマーク用配線２０７と、第一の貫通電極１０９ａと、第一のテスト用電極１１０ａと、出力配線３０４との間にこの順で電流Ｉが流れ、電気的テスト用テスタ３０１の入出力端子（電圧印加端子３０２、電圧計測端子３０５）が接続されるか否かが検査される。
【００３８】
図１２で示すように、基板領域１０ａでは、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとの接続が切断されていないので、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３とマーク用配線２０７と出力配線３０４とを介して電流が流れる。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５において、電圧が計測されることとなる。一方、図１３で示すように、チップ領域１０ｂでは、マーク用配線２０７間の接続が切断されているため、電気的テスト用テスタ３０１の電圧印加端子３０２から印加された電圧により、入力配線３０３からの電流Ｉはマーク用配線２０７ｂで遮断されてしまう。そのため、電気的テスト用テスタ３０１の電圧計測端子３０５では、電圧を計測することができない。したがって、電圧計測端子３０５で電圧が計測されるか否かを調べることにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されているかどうかを判断することができる。
【００３９】
このように、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていないと判断されたとき、得られた半導体装置を良品と判定する。一方、電気的テストにより、第一のテスト用電極１１０ａと第二のテスト用電極１１０ｂとが電気的に切断されていると判断されたき、得られた半導体装置を不良品と判定する。したがって、ここでは、基板領域１０ａから得られた半導体装置は、良品と判定され、基板領域１０ｂから得られた半導体装置は、不良品と判定される。これにより、本実施形態においても第１の実施形態と同様に、良品のみを選別して出荷することが可能になる。
【００４０】
本実施形態においても、第１の実施形態と同様な効果が得られるが、本実施形態では、第１の実施形態とは異なり、第一、第二のマーク用パッド１０８ａ、１０８ｂやマーク用ワイヤー１０７を使用していない。そのため、半導体基板の構成のみを変更だけすればよく、第１の実施形態の技術よりも安価に、ワイヤーボンディング工程の良品と不良品との識別が可能になる。
【００４１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、実施の形態では、第一、第二のマーク用電極、第一、第二の貫通電極、及び、第一、第二のテスト用電極をそれぞれ１ずつ有する例のみを挙げて説明したが、これに限定されず、複数有することもできる。
また、実施の形態では、検査工程をダイシング工程の後に行う例を示したが、検査工程は、ワイヤーボンディング工程の後であれば、どのようなタイミングで行ってもよい。
また、実施の形態では、第一、第二のテスト用電極が貫通電極を介して接続される例を挙げて説明したが、第一のテスト用電極と第二のテスト用電極との間は、半導体素子など、製品の動作に影響する部材と電気的に分離されるように接続されていればよく、一般的な配線により、接続されていてもよい。例えば、第１の実施形態では、第一、第二のマーク用パッドと第一、第二のテスト用電極とが直線上に配置されていたが、配線で接続させることにより、第一のマーク用パッド及び第一のテスト用電極の配置や、第二のマーク用パッド及び第二のテスト用電極の配置を直線上にしなくても、これらが接続可能である。したがって、第一、第二のマーク用パッド及び第一、第二のテスト用電極の配置やパターンのバリエーションがさらに豊富になるというメリットが得られる。
【符号の説明】
【００４２】
１ａ 第一の面
１ｂ 第二の面
１０ａ 基板領域
１０ｂ 基板領域
１１ スクライブ領域
１２ 一体基板
１０１ ボンディングパッド
１０２ 半導体素子
１０３ 入出力用端子
１０４ 電源用端子
１０５ 半導体基板
１０６ａ ボンディングワイヤー
１０６ｂ ボンディングワイヤー
１０７ マーク用ワイヤー
１０７ｂ 切断されたマーク用ワイヤー
１０８ａ 第一のマーク用パッド
１０８ｂ 第二のマーク用パッド
１０９ａ 第一の貫通電極
１０９ｂ 第二の貫通電極
１１０ａ 第一のテスト用電極
１１０ｂ 第二のテスト用電極
１１１ 封止樹脂
２０７ マーク用配線
２０７ｂ 切断されたマーク用配線
３０１ 電気的テスト用テスタ
３０２ 電圧印加端子
３０３ 入力配線
３０４ 出力配線
３０５ 電圧計測端子
９０２ 半導体素子
９０３ 入出力用端子
９０４ 電源用端子
９０５ 半導体基板
９０６ａ ボンディングワイヤー
９０６ｂ ボンディングワイヤー
Ｉ 電流
【特許請求の範囲】
【請求項１】
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、半導体装置。
【請求項２】
前記基板は、矩形であり、
前記第一、第二のテスト用電極が前記基板のコーナー部に形成されている、請求項１に記載の半導体装置。
【請求項３】
前記基板は、第一の面と、前記第一の面とは異なる第二の面とを有し、
前記半導体素子が、前記第一の面に搭載されており、
前記第一、第二のテスト用電極が、前記第二の面に形成されている、請求項１又は２に記載の半導体装置。
【請求項４】
前記第一の面に形成された第一、第二のマーク用パッドと、
前記第一のマーク用パッドと第二のマーク用パッドとを接続しているマーク用ワイヤーと、
をさらに有し、
前記マーク用ワイヤーが、前記半導体素子及び前記電極パッドから独立して、前記第一のマーク用パッドと第二のマーク用パッドとを接続することにより、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、請求項３に記載の半導体装置。
【請求項５】
前記第一のテスト用電極と、前記第二のテスト用電極とを電気的に接続しているマーク用配線をさらに有し、
前記マーク用配線が前記基板の内部に形成されている、請求項３に記載の半導体装置。
【請求項６】
搭載される半導体素子ごとに設けられた一体基板の基板領域に、外部接続端子をそれぞれ形成する工程と、
前記外部接続端子から電気的に独立している第一、第二のテスト用電極を前記一体基板の前記基板領域ごとに形成する工程と、
前記一体基板の前記第一、第二のテスト用電極に重ならない領域に、電極パッドを備えた半導体素子を搭載する工程と、
ボンディングワイヤーを介して前記電極パッドと前記外部接続端子とを接続する工程と、
前記半導体素子及び前記外部接続端子を封止樹脂で覆う工程と、
を含み、
前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一、第二のテスト用電極は、前記半導体素子に電気的に接続されず、
前記封止樹脂で覆う前記工程において、前記第一、第二のテスト用電極を前記封止樹脂で覆わない、半導体装置の製造方法。
【請求項７】
前記第一、第二のテスト用電極を前記基板領域ごとに形成する前記工程、又は、前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一のテスト用電極と第二のテスト用電極とを電気的に接続し、
前記電極パッドと前記外部接続端子とを接続する前記工程の後、前記基板領域内で前記外部接続端子と前記電極パッドとの接続不良を発見したとき、不良を発見した前記基板領域内の前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断する、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記基板領域ごとに前記一体基板を切断するダイシング工程と、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていない前記基板領域内に形成された前記半導体素子を選別する検査工程と、
を含む請求項７に記載の半導体装置の製造方法。
【請求項９】
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている半導体装置を用意するステップと、
前記ボンディングワイヤーを介した前記電極パッドと前記外部接続端子との接続が不良であるとき、前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断するステップと、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断するステップと、
を含み、
判断する前記ステップにおいて、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていないとき、前記半導体装置を良品と判定し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているとき、前記半導体装置を不良品と判定する、半導体装置の検査方法。
【請求項１】
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、半導体装置。
【請求項２】
前記基板は、矩形であり、
前記第一、第二のテスト用電極が前記基板のコーナー部に形成されている、請求項１に記載の半導体装置。
【請求項３】
前記基板は、第一の面と、前記第一の面とは異なる第二の面とを有し、
前記半導体素子が、前記第一の面に搭載されており、
前記第一、第二のテスト用電極が、前記第二の面に形成されている、請求項１又は２に記載の半導体装置。
【請求項４】
前記第一の面に形成された第一、第二のマーク用パッドと、
前記第一のマーク用パッドと第二のマーク用パッドとを接続しているマーク用ワイヤーと、
をさらに有し、
前記マーク用ワイヤーが、前記半導体素子及び前記電極パッドから独立して、前記第一のマーク用パッドと第二のマーク用パッドとを接続することにより、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている、請求項３に記載の半導体装置。
【請求項５】
前記第一のテスト用電極と、前記第二のテスト用電極とを電気的に接続しているマーク用配線をさらに有し、
前記マーク用配線が前記基板の内部に形成されている、請求項３に記載の半導体装置。
【請求項６】
搭載される半導体素子ごとに設けられた一体基板の基板領域に、外部接続端子をそれぞれ形成する工程と、
前記外部接続端子から電気的に独立している第一、第二のテスト用電極を前記一体基板の前記基板領域ごとに形成する工程と、
前記一体基板の前記第一、第二のテスト用電極に重ならない領域に、電極パッドを備えた半導体素子を搭載する工程と、
ボンディングワイヤーを介して前記電極パッドと前記外部接続端子とを接続する工程と、
前記半導体素子及び前記外部接続端子を封止樹脂で覆う工程と、
を含み、
前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一、第二のテスト用電極は、前記半導体素子に電気的に接続されず、
前記封止樹脂で覆う前記工程において、前記第一、第二のテスト用電極を前記封止樹脂で覆わない、半導体装置の製造方法。
【請求項７】
前記第一、第二のテスト用電極を前記基板領域ごとに形成する前記工程、又は、前記電極パッドと前記外部接続端子とを接続する前記工程において、前記第一のテスト用電極と第二のテスト用電極とを電気的に接続し、
前記電極パッドと前記外部接続端子とを接続する前記工程の後、前記基板領域内で前記外部接続端子と前記電極パッドとの接続不良を発見したとき、不良を発見した前記基板領域内の前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断する、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記基板領域ごとに前記一体基板を切断するダイシング工程と、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていない前記基板領域内に形成された前記半導体素子を選別する検査工程と、
を含む請求項７に記載の半導体装置の製造方法。
【請求項９】
電極パッドを備えた半導体素子が搭載され、外部接続端子が形成された基板と、
前記半導体素子及び前記外部接続端子を覆う封止樹脂と、
前記基板のうち、平面視で前記半導体素子と重ならない領域に形成され、前記封止樹脂で覆われていない第一、第二のテスト用電極と、
を有し、
前記電極パッドと前記外部接続端子とがボンディングワイヤーを介して接続されており、
前記半導体素子及び前記外部接続端子から独立して、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に接続されている半導体装置を用意するステップと、
前記ボンディングワイヤーを介した前記電極パッドと前記外部接続端子との接続が不良であるとき、前記第一のテスト用電極と前記第二のテスト用電極とを電気的に切断するステップと、
前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているか否かを判断するステップと、
を含み、
判断する前記ステップにおいて、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されていないとき、前記半導体装置を良品と判定し、前記第一のテスト用電極と前記第二のテスト用電極とが電気的に切断されているとき、前記半導体装置を不良品と判定する、半導体装置の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−１３４２７６（Ｐ２０１２−１３４２７６Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８４２２８（Ｐ２０１０−２８４２２８）
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]