半導体装置、その製造方法及びそれを備えた実装体
【課題】半導体素子を実装する際に、位置ずれが生じることを防ぎ、信頼性が高い半導体装置が得られるようにする。
【解決手段】
半導体装置は、第１の面１４ａ及び該第１の面１４ａと反対側の第２の面１４ｂを有する基板１４と、基板１４の第１の面１４ａに固着された半導体素子１１と、基板１４の第１の面１４ａから第２の面１４ｂまでを貫通するように形成された第１の透明樹脂部１５と、基板１４の第２の面１４ｂ側における第１の透明樹脂部１５の上に形成されたアライメントパターン１７とを備えている。
【解決手段】
半導体装置は、第１の面１４ａ及び該第１の面１４ａと反対側の第２の面１４ｂを有する基板１４と、基板１４の第１の面１４ａに固着された半導体素子１１と、基板１４の第１の面１４ａから第２の面１４ｂまでを貫通するように形成された第１の透明樹脂部１５と、基板１４の第２の面１４ｂ側における第１の透明樹脂部１５の上に形成されたアライメントパターン１７とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法及びそれを備えた実装体に関し、特に、アライメントパターンを備えている半導体装置、その製造方法及びそれを備えた実装体に関する。
【背景技術】
【０００２】
半導体装置は、個片化された半導体素子をリードフレーム又は基板の上にダイボンディング材料を介して実装（１次実装）し、ワイヤボンディング、樹脂封止及び基板ダイシングを順次行うことにより製造される。また、半導体装置を実装基板に実装（２次実装）し、半導体装置に電圧を供給することによって半導体装置を駆動することができる。
【０００３】
１次実装において、半導体素子をリードフレーム又は基板の上に位置精度良く実装することは極めて重要である。半導体素子の実装精度が悪化すると、その後の工程のワイヤボンディングの位置決めが困難となる。また、１次実装において半導体素子の位置が偏ると、組立後の半導体装置の応力のバランスが悪化して半導体装置が反ってしまうため、精度良く２次実装をすることが困難となる。
【０００４】
光ピックアップ及びイメージセンサ等のオプトデバイスでは、半導体素子が所定の位置において光を受光する必要があるため、半導体素子を目的の位置に正確に１次実装することは極めて重要である。特に、光ピックアップは、レーザ光がＣＤ（compact disc）、ＤＶＤ（digital versatile disc）及びＢｌｕ−ｒａｙ（登録商標）等のディスクの上で反射した反射光を受光し、ディスクの上の微細な凹凸を読み取るため、半導体素子の実装精度が悪化すると正確な読み取りができなくなる。これらの理由により、半導体デバイスには極めて高い実装精度が要求される。
【０００５】
一般に、半導体素子を基板に実装するダイボンディング工程では、基板の主面に形成された配線、及びダイパッド等のパターンを認識して半導体素子を実装する。このとき、認識率が低いパターンを用いると誤認識が生じて実装精度が低下する。
【０００６】
この問題を解決するために、金属等からなるアライメントパターンを配線と共に基板の主面上に形成することにより、実装精度を向上する方法が用いられている（例えば、特許文献１等を参照。）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６５７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の半導体装置のように、アライメントパターンが形成され、正確に１次実装がなされたとしても、２次実装の際に半導体素子が目的の位置に対してずれるおそれがある。これは、層間ずれと呼ばれ、基板の主面パターンと裏面パターンとがずれていることにより生じる。
【０００９】
通常、基板の主面パターンと裏面パターンとの位置合わせは、基板を厚さ方向に貫通する位置合わせ穴を用いて行われる。しかしながら、位置合わせ穴の加工ばらつきが生じることにより基板の表裏の位置合わせにずれが生じる。一般に、基板にビルドアップ工法を用いた場合は、基板を多層に積層するほど、ずれの量が大きくなる。このようなずれが生じるため、精度良く半導体素子を１次実装しても半導体装置の２次実装の際に、半導体素子が所望の位置からずれてしまう。例えば、極めて高い実装精度が要求される光ピックアップでは、半導体素子の位置ずれが生じると、ディスクのデータを正確に読み取ることができない等の不良が起こることとなる。
【００１０】
また、そのようなずれは、ダイボンディング工程のみならず、基板のダイシング工程においても問題となる。基板のダイシング工程において、基板の主面側に形成されたアライメントパターンを用いると、半導体装置の２次実装の際に半導体素子が所望の位置からずれてしまう。さらに、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることもある。
【００１１】
前記の問題の他に、金属めっきからなるアライメントパターンを基板の主面側に形成する場合には、信頼性が低下する問題がある。一般に、金属めっきと封止樹脂との密着性は極めて低い。２次実装の際のリフロー等の熱処理により半導体デバイスに応力が発生し、封止樹脂と基板の主面に形成された金属めっきからなるアライメントパターンとが密着している面積が大きいほど、半導体装置の内部で界面剥離が生じやすくなり、半導体装置の信頼性が低下する。
【００１２】
本発明は前記の問題に鑑み、その目的は、半導体素子を実装する際に、位置ずれが生じることを防ぎ、信頼性が高い半導体装置が得られるようにすることにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、本発明は半導体装置を、基板の第１の面に固着された半導体素子と基板を貫通する透明樹脂部に形成されたアライメントパターンとを含み、該アライメントパターンは半導体素子が固着された面と反対側の面に形成された構成とする。
【００１４】
具体的に、本発明に係る半導体装置は、第１の面及び該第１の面と反対側の第２の面を有する基板と、基板の第１の面に固着された半導体素子と、基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、基板の第２の面側における第１の透明樹脂部の上に形成されたアライメントパターンとを備えている。
【００１５】
本発明に係る半導体装置によると、基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、基板の第２の面側における第１の透明樹脂部の上に形成されたアライメントパターンとを備えている。このため、半導体素子を基板にダイボンディングする際に、基板の半導体素子が固着された側と反対側の面である第２の面側に形成されたアライメントパターンを基板の第１の面側から透明樹脂部を介して認識することができるので、精度良く半導体素子が実装された半導体装置を得ることができる。また、基板の第２の面側にアライメントパターンが形成されているため、基板の層間ずれを防止できる。その結果、２次実装の際の半導体素子のずれを防ぐことができる。ビルドアップ工法を用いた場合は、基板を多層に積層するほどずれの量が大きくなるため、本発明によるずれの発生を防止する効果は顕著となる。このため、本発明の半導体装置を光ピックアップ及びイメージセンサ等のオプトデバイスに用いる場合には、２次実装の後に、光を受光するための所望の位置がずれることを防止できる。また、半導体素子が所望の位置に対して精度良く実装され、樹脂封止の後の応力のバランスの変化による半導体装置の反りを防ぐことができるため、２次実装の信頼性を向上することができる。このような効果は、オプトデバイスの他に、ＢＧＡ（ball grid array）等のデバイスにおいても期待できる。さらに、基板の第２の面側に形成されたアライメントパターンをダイシング工程にも用いることにより、２次実装の際の半導体素子のずれを防ぐことができる。加えて、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることを防止できる。さらに、金属めっきからなるアライメントパターンを基板の第１の面側に形成する場合に比べて、基板の第１の面に形成された金属パターンの量を低減できる。封止樹脂と基板の第１の面に形成された金属パターンとが密着している面積が大きいほど、半導体装置の内部で界面剥離が生じやすくなるため、基板の第１の面に形成された金属パターンが少ないほど、半導体装置の信頼性を向上できる。
【００１６】
本発明に係る半導体装置は、半導体素子の上に形成された電極パッドと、基板の第１の面から第２の面までを貫通するように形成された貫通ビアと、基板の第１の面上に形成され、貫通ビアと接続された第１の電極ランドと、基板の第２の面上に形成され、貫通ビアと接続された第２の電極ランドと、電極パッドと第１の電極ランドとの間を電気的に接続する導電体とをさらに備えていることが好ましい。
【００１７】
このようにすると、外部端子と半導体素子とを導通することができ、また、基板の第１の主面と第２の主面との間を十分に導通できる。
【００１８】
この場合、貫通ビアは、前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアホールに充填されていてもよい。
【００１９】
また、貫通ビアの内部に形成された第２の透明樹脂部をさらに備えていてもよい。
【００２０】
さらに、この場合、第１の透明樹脂部と第２の透明樹脂部とは、同一の材料からなることが好ましい。
【００２１】
このようにすると、第１の透明樹脂部と第２の透明樹脂部とを同一工程で形成することができ、工程を削減できるため、製造コストを低減することができる。
【００２２】
本発明に係る半導体装置は、基板の第２の面上にアライメントパターンを覆うように形成され、第２の電極ランドの少なくとも一部を露出する開口部を含む保護膜をさらに備えていることが好ましい。
【００２３】
このようにすると、アライメントパターンを保護することができる。
【００２４】
本発明に係る半導体装置は、基板の第１の面上に前記半導体素子を覆うように形成された保護部材をさらに備えていることが好ましい。
【００２５】
このようにすると、半導体素子を外乱から保護することができる。
【００２６】
この場合、保護部材は、可視光に対して透明な樹脂からなることが好ましい。
【００２７】
このようにすると、半導体素子は光を受光することができる。
【００２８】
本発明に係る半導体装置において、保護部材は、可視光に対して非透光性を有する樹脂からなっていてもよい。
【００２９】
本発明に係る半導体装置において、保護部材は、側壁と蓋体とからなっていてもよい。
【００３０】
本発明に係る半導体装置において、導電体はワイヤであり、半導体素子の電極パッドが形成された面と反対側の面は、接着材により基板の第１の面に固着されていてもよい。
【００３１】
本発明に係る半導体装置は、導電体はバンプであり、半導体素子の電極パッドが形成された面は、バンプを介して電極パッドと第１の電極ランドとが電気的に接続するように、基板の第１の面に固着されていてもよい。
【００３２】
本発明に係る実装体は、実装基板と、実装基板の上に固着された前記の本発明に係る半導体装置を備えている。
【００３３】
本発明に係る実装体によると、前記の半導体装置を備えているため、本発明に係る半導体装置と同様の効果を得ることができ、信頼性が高い実装体を得ることができる。
【００３４】
本発明に係る半導体装置の製造方法は、第１の面及び該第１の面と反対側の第２の面とを有する複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成する工程（ａ）と、複数の第１の貫通ビアホールにそれぞれ透明樹脂を充填することにより複数の透明樹脂部を形成する工程（ｂ）と、基板の第２の面側における複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する工程（ｃ）と、基板の第１の面に複数の半導体素子を固着する工程（ｄ）と、基板を個片化する工程（ｅ）とを備えている。
【００３５】
本発明に係る半導体装置の製造方法によると、複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成し、複数の第１の貫通ビアホールにそれぞれ透明樹脂部を形成し、基板の第２の面側における複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する。このため、半導体素子を基板にダイボンディングする際に、基板の半導体素子が固着された側と反対側の面である第２の面側に形成されたアライメントパターンを基板の第１の面側から透明樹脂部を介して認識することができるので、精度良く半導体素子が実装された半導体装置を得ることができる。さらに、基板の第２の面側に形成されたアライメントパターンをダイシング工程にも用いることにより、ダイシング工程に起因するずれを防ぐことができる。また、基板の第２の面側にアライメントパターンを形成するため、基板の層間ずれを防止でき、信頼性が高い半導体装置を得ることができる。
【００３６】
本発明に係る半導体装置の製造方法は、基板の第１の面から第２の面までを貫通する複数の第２の貫通ビアホールを形成する工程（ｆ）と、複数の第２の貫通ビアホールに、それぞれ金属膜を形成することにより複数の貫通ビアを形成すると共に、基板の第１の面上及び第２の面上に貫通ビアと接続するように複数の第１の電極ランド及び第２の電極ランドをそれぞれ形成する工程（ｇ）と、半導体素子の上に電極パッドを形成する工程（ｈ）と、電極パッドと第１の電極ランドとを導電体により電気的に接続する工程（ｉ）とをさらに備え、工程（ｃ）を、工程（ｇ）と共に行ってもよい。
【００３７】
本発明に係る半導体装置の製造方法は、複数の第２の貫通ビアホールに透明樹脂を部分的に充填する工程（ｊ）をさらに備え、工程（ｊ）を、工程（ｂ）と共に行ってもよい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｄ）及び（ｅ）を、工程（ｃ）よりも後に行い、且つ、前記アライメントパターンを用いて行うことが好ましい。
【００３９】
本発明に係る半導体装置の製造方法において、導電体はワイヤであり、工程（ｄ）において、半導体素子の電極パッドが形成された面と反対側の面を基板に固着してもよい。
【００４０】
本発明に係る半導体装置の製造方法において、導電体はバンプであり、工程（ｄ）において、半導体素子の電極パッドが形成された面を、バンプを介して電極パッドと第１の電極ランドとが電気的に接続するように、基板の第１の面に固着することにより、工程（ｉ）を共に行ってもよい。
【発明の効果】
【００４１】
本発明に係る半導体装置、その製造方法及びそれを備えた実装体によると、半導体素子の実装の際のずれを防ぎ、信頼性が高い半導体装置及びそれを備えた実装体を得ることができる。
【図面の簡単な説明】
【００４２】
【図１】（ａ）は本発明の第１の実施形態に係る半導体装置を示す断面図であり、（ｂ）は本発明の第１の実施形態に係る半導体装置が実装された実装体を示す平面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の詳細を示し、（ａ）はアライメントパターンの拡大図であり、（ｂ）は貫通ビア及びその周辺の断面図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置を示し、（ａ）はその断面図であり、（ｂ）はその貫通ビアの断面図である。
【発明を実施するための形態】
【００４３】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその実装体について図１及び図２を参照しながら説明する。
【００４４】
本実施形態に係る半導体装置において、図１（ａ）に示すように、基板１４の第１の面（主面）１４ａに接着材１３を介して半導体素子１１が固着され、半導体素子１１の上には電極パッド１２が形成されている。半導体素子１１の上には、電極パッド１２の他に、回路パターン（図示せず）が形成されている。また、本実施形態の半導体装置が光ピックアップ及びイメージセンサ等のオプト製品に用いられる場合には、半導体素子１１の上に光を電気信号に変換するフォトダイオードがさらに形成されていてもよい。基板１４には、その第１の面１４ａから第２の面（裏面）１４ｂまでを貫通する透明樹脂部１５及び貫通ビア１６が形成されている。ここで、透明樹脂部１５及び貫通ビア１６は、基板１４の第１の面１４ａから第２の面１４ｂまでを貫通する第１の貫通ビアホール１５Ａ及び第２の貫通ビアホール１６Ａに、それぞれ透明樹脂及び金属膜が埋め込まれることにより形成されている。基板１４の第２の面１４ｂ側における透明樹脂部１５の上には、アライメントパターン１７が形成されている。基板１４の第１の面１４ａ上には、貫通ビア１６と接続された第１の電極ランド１８ａが形成され、基板１４の第２の面１４ｂ上に貫通ビア１６と接続された第２の電極ランド１８ｂが形成されている。第１の電極ランド１８ａと電極パッド１２とは、導電体であるワイヤ１９により電気的に接続されている。基板１４の第２の面１４ｂには、アライメントパターン１７を覆い、第２の電極ランド１８ｂの少なくとも一部を露出する開口部を有する保護膜２０が形成されている。基板１４の第１の面１４ａには、半導体素子１１を覆うように封止樹脂である保護部材２１が形成されている。
【００４５】
また、図１（ｂ）に示すように、本実施形態に係る半導体装置が、実装基板２２の上に固着されることによって本実施形態に係る実装体が形成され得る。
【００４６】
半導体素子１１は、シリコン（Ｓｉ）からなることが望ましい。また、半導体素子１１は、Ｓｉの他に炭化シリコン（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）及び窒化ガリウム（ＧａＮ）等からなってもよく、その機能に応じて選択され得る。
【００４７】
電極パッド１２は、ワイヤ１９に対して十分な密着性を有する金属からなることが好ましく、より好ましくはアルミニウム（Ａｌ）及び金（Ａｕ）からなり、また、不純物を含む合金からなっても構わない。
【００４８】
接着材１３は、半導体素子１１を固着するのに十分な接着強度を有していればよく、導電性又は絶縁性を有していてもよい。導電性の接着材１３は、主剤のエポキシ樹脂の中に銀（Ａｇ）フィラーを分散させたＡｇペーストであることが好ましい。また、コストの低減のために、Ａｇフィラーの代わりにＣｕ合金フィラーが分散されていてもよい。絶縁性の接着材１３は、主剤のエポキシ樹脂の中にシリカフィラーを分散させたペーストであることが望ましい。また、本実施形態の半導体装置がＢｌｕ−ｒａｙ用の光ピックアップ、及びＬＥＤ（Light Emitting Diode）等の強度の高い光を扱う装置に用いられる場合には、接着材１３に耐光性のある主剤が用いられることが望ましく、具体的にはシリコーンである。
【００４９】
基板１４は、基材が２層以上積層された基板であってもよい。また、基板１４は、ガラスエポキシ基板、セラミック基板又はハロゲンフリー基板であることが望ましく、特にガラスエポキシ基板を用いるとコストを低減できる。また、積層された基板１４の内部には、半導体素子１１からの信号を基板１４を介して外部端子に伝達できるパターンが銅（Ｃｕ）箔等により形成されていてもよい。
【００５０】
第１の電極ランド１８ａは、積層された複数の金属層により構成されていることが望ましい。積層される金属は、ワイヤ１９と安定に接続できる金属であればよい。具体的に、第１の電極ランド１８ａは、Ｃｕ膜の上に、ニッケル（Ｎｉ）膜、鉛（Ｐｂ）膜及びＡｕ膜か、Ｎｉ膜及びＡｕ膜か、又はＮｉ膜及びＡｇ膜が順次積層されていることが好ましい。
【００５１】
ワイヤ１９は、電極パッド１２及び第１の電極ランド１８と安定に接続され得る金属からなればよく、Ａｕ、Ａｌ及びＣｕ等の金属からなることが好ましい。また、本実施形態の半導体装置がＬＥＤのような白色に発光するデバイスに用いられる場合は、発光効率を向上するために、ワイヤ１９はＡｇからなることが好ましい。
【００５２】
アライメントパターン１７は、図１（ｂ）に示すように、半導体素子１１よりも外側に位置することが好ましい。また、アライメントパターン１７は、半導体素子１１を挟むように、その対角のそれぞれの近傍領域に設けられることが好ましい。さらに、図２（ａ）に示すように、アライメントパターン１７は、特異な形状のパターンであることが望ましく、例えば基板１４の第１の面１４ａ側から見て十字形又はＬ字形である。アライメントパターン１７の中心から端部までの寸法は５０μｍ以上であることが好ましく、例えば７５μｍである。アライメントパターン１７は、Ａｕ、Ｎｉ、Ａｇ及びＣｕ等からなることが好ましい。また、アライメントパターン１７は、積層された複数の金属からなってもよく、好ましくは、めっき法により形成されたＣｕ膜、Ｎｉ膜及びＡｕ膜を含む多層膜である。
【００５３】
図２（ａ）に示すように、例えば、アライメントパターン１７が十字形の場合は、十字の交差部分の大きさよりも、透明樹脂部１５は十分に大きい径を有することが好ましく、例えばその径は２００μｍ以上である。
【００５４】
透明樹脂部１５は、可視光に対して透明であることが好ましく、その屈折率は１．４〜１．６であることがより好ましい。透明樹脂部１５の主成分は、基板１４の基材の主成分と同一であることが好ましい。このようにすると、透明樹脂部１５と基板１４との密着強度を高めることができる。
【００５５】
貫通ビア１６は、金属膜が第２の貫通ビアホール１６Ａに完全に充填された構成であってもよいし、完全に充填されていなくてもよい。また、その金属膜の材料は複数であってもよい。また、貫通ビア１６の内部には、樹脂（図示せず）が含まれていてもよい。一般に、樹脂の弾性率は金属よりも低いため、貫通ビア１６の内部に樹脂を含むことにより、貫通ビア１６に発生する応力を吸収することができる。また、貫通ビア１６に用いられる金属膜の量を低減できるため、コストを低減できる。
【００５６】
保護膜２０は、ソルダーレジスト膜であることが望ましい。ソルダーレジスト膜の色は、ダイボンディング、ワイヤボンディング及びダイシング等の工程に用いる装置が認識する照明の色に対して補色であることが好ましい。
【００５７】
保護部材２１は、主成分がエポキシ樹脂であり、可視光に対して非透光性を有するように黒色に着色され、カーボンブラックを含んでいてもよい。ここで、透明樹脂部１５と保護部材２１との主成分が同一であることが好ましい。これにより、透明樹脂部１５と保護部材２１との密着強度を高めることができる。本実施形態に係る半導体装置がオプトデバイスに用いられる場合には、保護部材２１は可視光に対して透明な樹脂からなることが好ましい。また、透明樹脂部１５及び保護部材２１が所定の光に対して透明となるように、透明樹脂部１５及び保護部材２１の含有物の種類及び量を適宜調整してもよい。また、本実施形態に係る半導体装置がＢｌｕ−ｒａｙ用ピックアップ及びＬＥＤ等の強度の高い光を扱う装置に用いられる場合には、透明樹脂部１５及び保護部材２１に耐光性のある主剤が用いられることが望ましく、具体的にはシリコーンである。
【００５８】
本発明の第１の実施形態に係る半導体装置によると、半導体素子１１を基板１４にダイボンディングする際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を基板１４の第１の面１４ａ側から透明樹脂部１５を介して認識することができるため、精度良く半導体素子１１を実装することができる。
【００５９】
また、本実施形態に係る半導体装置を実装基板２２に２次実装する際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を用いると、位置ずれを防止でき、所望の位置に半導体装置が実装された実装体を得ることができる。ビルドアップ工法を用いた基板１４の場合は、多層に積層するほどずれ量が拡大するため、本実施形態に係る半導体装置による前記の効果は顕著となる。このため、本実施形態に係る半導体装置が光ピックアップ及びイメージセンサ等のオプトデバイスに用いられる場合には、光を受光する所望の位置がずれることを防ぐことができるので、信頼性が高い半導体装置の実装体を得ることができる。
【００６０】
それらの効果の他に、本実施形態に係る半導体装置では、半導体素子１１を所望の位置に精度良く実装することができるため、封止後の応力のバランスの変化による半導体デバイスの反りを防止することができ、２次実装の信頼性を向上できる。また、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７をダイシング工程にも用いることにより、２次実装の際の半導体素子１１のずれを防止することができる。さらに、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることを防止できる。また、基板１４の第２の面１４ｂ側にアライメントパターン１７が形成されていることにより、金属めっきからなるアライメントパターン１７を基板１４の第１の面１４ａ側に形成する場合と比べて、基板１４の第１の面１４ａに形成される金属パターンの量を低減できる。一般に、金属めっきと封止樹脂からなる保護部材２１との密着性は極めて低い。２次実装の際のリフロー等の熱処理により半導体デバイスに応力が発生する。このとき、保護部材２１と基板１４の第１の面１４ａに形成された金属パターンとの密着面積が大きいほど、半導体装置の内部において界面剥離が生じやすくなる。このため、基板１４の第１の面１４ａ側に金属めっきからなるアライメントパターン１７が形成されている場合と比べて、基板１４の第１の面１４ａに形成された金属パターンの量を低減できるので、半導体装置の信頼性を向上することができる。
【００６１】
次に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
【００６２】
本実施形態に係る半導体装置の製造方法は、基板１４を形成する際に、透明樹脂部１５を基板１４に形成するという点が公知の方法と異なる。具体的に、まず、複数の基板１４を用意する。ここで、用意される基板１４は、後に半導体素子が固着される複数のボンディング領域を有する個片化前の基板である。基板１４を用意した後、透明樹脂部１５及び貫通ビア１６を形成したい領域に基板１４の第１の面１４ａから第２の面１４ｂまでを貫通する複数の第１の貫通ビアホール１５Ａ及び第２の貫通ビアホール１６Ａをそれぞれ形成する。その後、公知の方法で、複数の第１の貫通ビアホール１５Ａにそれぞれ透明樹脂を充填して複数の透明樹脂部１５を形成する。また、複数の第２の貫通ビアホール１６Ａにそれぞれ金属膜を形成して複数の貫通ビア１６を形成すると共に、基板１４の第１の面１４ａ上に複数の第１の電極ランド１８ａを形成し、第２の面１４ｂ上に複数の第２の電極ランド１８ｂを形成する。具体的に、図２（ｂ）に示すように、基板１４の第１の面１４ａ上における第２の貫通ビアホール１６Ａの周辺部にＣｕ箔２３を形成し、めっき法により第２の貫通ビアホール１６ＡをＣｕめっき２４により埋め込むことによって貫通ビア１６を形成することが好ましい。また、Ｃｕめっき２４の上に、めっき法によりＮｉめっき２５及びＡｕめっき２６を順次形成することが好ましい。ここで、第１の電極ランド１８ａ及び第２の電極ランド１８ｂを、貫通ビア１６と同一の材料を用いてめっき法により形成してもよく、また、貫通ビア１６と同一の工程により、貫通ビア１６と一体となるように形成してもよい。図２（ｂ）では、貫通ビア１６と同様に、Ｃｕ箔２３を用いて形成されたＣｕめっき２４と、Ｃｕめっき２４上に順次形成されたＮｉめっき２５及びＡｕめっき２６とにより構成されている第２の電極ランド１８ｂを示している。また、透明樹脂部１５の第２の面１４ｂ側に、例えば金属からなるアライメントパターン１７を形成する。ここで、貫通ビア１６をアライメントパターン１７と共に形成することが好ましい。ここで、図２（ｂ）では、第２の貫通ビアホール１６Ａの壁面が基板１４の第１の面１４ａ及び第２の面１４ｂに対して垂直でなく、傾斜しているが、図１（ａ）に示すように、垂直となるように形成されても構わない。
【００６３】
前記のように基板１４を加工した後に、基板１４に複数の半導体素子１１を固着するダイボンディング工程を行う。具体的に、半導体素子１１の上に電極パッド１２を形成し、電極パッド１２が形成された面と反対側の面を、接着材１３により基板１４の第１の面１４ａに固着する。この工程は、アライメントパターン１７を用いて行われる。
【００６４】
続いて、電極パッド１２と第１の電極ランド１８ａとをワイヤ１９により接続し、半導体素子１１を覆うように、例えば封止樹脂である保護部材２１を基板１４の第１の面１４ａ上に形成する。
【００６５】
その後、基板１４を個片化するダイシング工程を行う。この工程は、基板１４の第２の面１４ｂ側に形成された複数のアライメントパターン１７を用いて行われる。
【００６６】
本発明の第１の実施形態に係る半導体装置の製造方法によると、半導体素子１１を基板１４に固着するダイボンディング工程の際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を基板１４の第１の面１４ａ側から透明樹脂部１５を介して認識することができるため、精度良く半導体素子１１を実装することができる。また、そのアライメントパターン１７により、基板１４の層間ずれを防止することができるため、２次実装の際の半導体素子１１のずれを防止することができる。ビルドアップ工法を用いた基板１４であって、多層に基板１４を積層する場合には、本実施形態に係る半導体装置の製造方法によるずれを防止する効果は顕著となる。このため、光ピックアップ及びイメージセンサ等のオプトデバイスにおいて、プリント基板等に２次実装した後に、光の受光する所望の位置がずれることを防止でき、信頼性が高い半導体装置の実装体を得ることができる。また、半導体素子１１が所望の位置に対して精度良く実装することができるため、封止後の応力のバランスの変化による半導体デバイスの反りを防止することができ、２次実装の信頼性を向上することができる。また、基板１４の裏面のアライメントパターン１７をダイシングにも応用することにより、２次実装の際の半導体素子１１のずれを防止することができる。さらに、個片化後の半導体デバイスにおいて、半導体デバイスの中心から端面までの距離が設計値からずれることを防止できる。
【００６７】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置について図３を参照しながら説明する。本実施形態において、第１の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。
【００６８】
図３（ａ）に示すように、第２の実施形態に係る半導体装置は、第１の貫通ビアホール１５Ａに第１の透明樹脂部１５ａが形成され、第２の貫通ビアホール１６Ａに貫通ビア１６が形成され、貫通ビア１６の内部に第２の透明樹脂部１５ｂが形成されている。具体的に、本実施形態では、第２の貫通ビアホール１６Ａの壁面に、例えばＣｕめっきが形成され、第２の透明樹脂部１５ｂが第２の貫通ビアホール１６Ａに充填されている。第２の透明樹脂部１５ｂは、第１の透明樹脂部１５ａと同一の材料からなることが好ましく、このようにすると、それらを同一の工程で形成することができる。また、第２の透明樹脂部１５ｂの第１の面１４ａ側及び第２の面１４ｂ側を覆うように、例えばＣｕめっき（蓋めっき）が形成されている。なお、蓋めっきの上にＮｉめっき及びＡｕめっきが順次形成されていることが好ましい。
【００６９】
また、第１の貫通ビアホール１５Ａの壁面に、Ｃｕめっきが形成されていてもよい（図示せず）。但し、基板１４の第１の面１４ａ側からアライメントパターン１７が見えるように第１の透明樹脂部１５ａには、蓋めっきが形成されていないことが好ましい。
【００７０】
本発明の第２の実施形態に係る半導体装置によると、第１の実施形態と同様の効果に加え、第２の貫通ビアホール１６Ａにも第２の透明樹脂部１５ｂを形成するため、金属膜の量を低減でき、コストを低減することができる。
【００７１】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
【００７２】
第２の実施形態に係る半導体装置の製造方法は、第１の実施形態と比較して、貫通ビア１６の形成方法が異なる。本実施形態では、第１の貫通ビアホール１５Ａと第２の貫通ビアホール１６Ａを形成し、少なくとも第２の貫通ビアホール１６ＡにＣｕめっきを形成した後、透明樹脂を第１の貫通ビアホール１５Ａと第２の貫通ビアホール１６Ａとに充填する。具体的に、図３（ｂ）に示すように、基板１４の第１の面１４ａ上及び第２の面１４ｂ上における第２の貫通ビアホール１６Ａの周辺部にＣｕ箔２３を形成し、Ｃｕ箔２３を用いためっき法により第２の貫通ビアホール１６Ａの壁面にＣｕめっき２４を形成する。その後に、第２の貫通ビアホール１６Ａに、透明樹脂を充填することにより第２の透明樹脂部１５ｂを形成する。この際に、第１の貫通ビアホール１５Ａにも透明樹脂を充填することにより第１の透明樹脂部１５ａを形成することが好ましい。これにより、工程を削減でき、製造コストを低減することができる。その後に、第２の透明樹脂部１５ｂの第１の面１４ａ側及び第２の面１４ｂ側を覆うようにＣｕめっき（蓋めっき）２７を形成し、形成した蓋めっき２７の上にＮｉめっき２５及びＡｕめっき２６を順次形成することが好ましい。
【００７３】
本発明の第２の実施形態に係る半導体装置の製造方法によると、第１の実施形態と同様の効果に加え、第２の貫通ビアホール１６Ａにも第２の透明樹脂部１５ｂを形成するため、金属膜の量を低減でき、コストを低減することができる。
【００７４】
上述の各実施形態では、半導体素子１１における電極パッド１２が形成された面と反対側の面が、接着材１３を介して基板１４に固着され、電極パッド１２と第１の電極ランド１８ａとが導電体であるワイヤ１９によって接続された半導体装置について説明したが、本発明はこれに限られない。例えば、半導体素子１１における電極パッド１２が形成された面が、導電体であるバンプを介して基板１４に固着されると共に、電極パッド１２と第１の電極ランド１８ａとが前記バンプを介して接続された、いわゆるフリップチップ型の半導体装置であっても構わない。
【００７５】
また、各実施形態では、半導体素子１１が保護部材２１により樹脂封止された半導体装置について説明したが、本発明はこれに限られない。例えば、側壁と蓋体とからなる保護部材、又はキャップ体である保護部材によって基板１４の第１の面１４ａ上の半導体素子１１が覆われている半導体装置であってもよい。また、保護部材を設けず、半導体素子１１が露出していてもよい。
【００７６】
また、各実施形態では、１つの半導体素子１１が基板１４の第１の面１４ａに固着された半導体装置について説明したが、本発明はこれに限られるものではなく、複数の半導体素子１１が積層されている半導体装置であってもよい。
【００７７】
また、各実施形態で用いた数字は、本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
【００７８】
また、各実施形態で示した半導体装置の構成は、本発明を具体的に説明するために例示するためのものであり、本発明に係る半導体装置は、上記構成の全てを必ずしも備える必要はない。言い換えると、本発明に係る半導体装置は、本発明の効果を発揮できる最小限の構成のみを備えていればよい。
【産業上の利用可能性】
【００７９】
本発明に係る半導体装置、その製造方法及びそれを備えた実装体は、半導体素子の実装の際のずれを防ぎ、信頼性を向上でき、特に、アライメントパターンを備えている半導体装置、その製造方法及びそれを備えた実装体等に有用である。
【符号の説明】
【００８０】
１１ 半導体素子
１２ 電極パッド
１３ 接着材
１４ 基板
１５ 透明樹脂部
１５Ａ 第１の貫通ビアホール
１５ａ 第１の透明樹脂部
１５ｂ 第２の透明樹脂部
１６ 貫通ビア
１６Ａ 第２の貫通ビアホール
１７ アライメントパターン
１８ａ 第１の電極ランド
１８ｂ 第２の電極ランド
１９ ワイヤ
２０ 保護膜
２１ 封止樹脂
２２ 実装基板
２３ Ｃｕ箔
２４ Ｃｕめっき
２５ Ｎｉめっき
２６ Ａｕめっき
２７ Ｃｕめっき（蓋めっき）
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法及びそれを備えた実装体に関し、特に、アライメントパターンを備えている半導体装置、その製造方法及びそれを備えた実装体に関する。
【背景技術】
【０００２】
半導体装置は、個片化された半導体素子をリードフレーム又は基板の上にダイボンディング材料を介して実装（１次実装）し、ワイヤボンディング、樹脂封止及び基板ダイシングを順次行うことにより製造される。また、半導体装置を実装基板に実装（２次実装）し、半導体装置に電圧を供給することによって半導体装置を駆動することができる。
【０００３】
１次実装において、半導体素子をリードフレーム又は基板の上に位置精度良く実装することは極めて重要である。半導体素子の実装精度が悪化すると、その後の工程のワイヤボンディングの位置決めが困難となる。また、１次実装において半導体素子の位置が偏ると、組立後の半導体装置の応力のバランスが悪化して半導体装置が反ってしまうため、精度良く２次実装をすることが困難となる。
【０００４】
光ピックアップ及びイメージセンサ等のオプトデバイスでは、半導体素子が所定の位置において光を受光する必要があるため、半導体素子を目的の位置に正確に１次実装することは極めて重要である。特に、光ピックアップは、レーザ光がＣＤ（compact disc）、ＤＶＤ（digital versatile disc）及びＢｌｕ−ｒａｙ（登録商標）等のディスクの上で反射した反射光を受光し、ディスクの上の微細な凹凸を読み取るため、半導体素子の実装精度が悪化すると正確な読み取りができなくなる。これらの理由により、半導体デバイスには極めて高い実装精度が要求される。
【０００５】
一般に、半導体素子を基板に実装するダイボンディング工程では、基板の主面に形成された配線、及びダイパッド等のパターンを認識して半導体素子を実装する。このとき、認識率が低いパターンを用いると誤認識が生じて実装精度が低下する。
【０００６】
この問題を解決するために、金属等からなるアライメントパターンを配線と共に基板の主面上に形成することにより、実装精度を向上する方法が用いられている（例えば、特許文献１等を参照。）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６５７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の半導体装置のように、アライメントパターンが形成され、正確に１次実装がなされたとしても、２次実装の際に半導体素子が目的の位置に対してずれるおそれがある。これは、層間ずれと呼ばれ、基板の主面パターンと裏面パターンとがずれていることにより生じる。
【０００９】
通常、基板の主面パターンと裏面パターンとの位置合わせは、基板を厚さ方向に貫通する位置合わせ穴を用いて行われる。しかしながら、位置合わせ穴の加工ばらつきが生じることにより基板の表裏の位置合わせにずれが生じる。一般に、基板にビルドアップ工法を用いた場合は、基板を多層に積層するほど、ずれの量が大きくなる。このようなずれが生じるため、精度良く半導体素子を１次実装しても半導体装置の２次実装の際に、半導体素子が所望の位置からずれてしまう。例えば、極めて高い実装精度が要求される光ピックアップでは、半導体素子の位置ずれが生じると、ディスクのデータを正確に読み取ることができない等の不良が起こることとなる。
【００１０】
また、そのようなずれは、ダイボンディング工程のみならず、基板のダイシング工程においても問題となる。基板のダイシング工程において、基板の主面側に形成されたアライメントパターンを用いると、半導体装置の２次実装の際に半導体素子が所望の位置からずれてしまう。さらに、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることもある。
【００１１】
前記の問題の他に、金属めっきからなるアライメントパターンを基板の主面側に形成する場合には、信頼性が低下する問題がある。一般に、金属めっきと封止樹脂との密着性は極めて低い。２次実装の際のリフロー等の熱処理により半導体デバイスに応力が発生し、封止樹脂と基板の主面に形成された金属めっきからなるアライメントパターンとが密着している面積が大きいほど、半導体装置の内部で界面剥離が生じやすくなり、半導体装置の信頼性が低下する。
【００１２】
本発明は前記の問題に鑑み、その目的は、半導体素子を実装する際に、位置ずれが生じることを防ぎ、信頼性が高い半導体装置が得られるようにすることにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、本発明は半導体装置を、基板の第１の面に固着された半導体素子と基板を貫通する透明樹脂部に形成されたアライメントパターンとを含み、該アライメントパターンは半導体素子が固着された面と反対側の面に形成された構成とする。
【００１４】
具体的に、本発明に係る半導体装置は、第１の面及び該第１の面と反対側の第２の面を有する基板と、基板の第１の面に固着された半導体素子と、基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、基板の第２の面側における第１の透明樹脂部の上に形成されたアライメントパターンとを備えている。
【００１５】
本発明に係る半導体装置によると、基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、基板の第２の面側における第１の透明樹脂部の上に形成されたアライメントパターンとを備えている。このため、半導体素子を基板にダイボンディングする際に、基板の半導体素子が固着された側と反対側の面である第２の面側に形成されたアライメントパターンを基板の第１の面側から透明樹脂部を介して認識することができるので、精度良く半導体素子が実装された半導体装置を得ることができる。また、基板の第２の面側にアライメントパターンが形成されているため、基板の層間ずれを防止できる。その結果、２次実装の際の半導体素子のずれを防ぐことができる。ビルドアップ工法を用いた場合は、基板を多層に積層するほどずれの量が大きくなるため、本発明によるずれの発生を防止する効果は顕著となる。このため、本発明の半導体装置を光ピックアップ及びイメージセンサ等のオプトデバイスに用いる場合には、２次実装の後に、光を受光するための所望の位置がずれることを防止できる。また、半導体素子が所望の位置に対して精度良く実装され、樹脂封止の後の応力のバランスの変化による半導体装置の反りを防ぐことができるため、２次実装の信頼性を向上することができる。このような効果は、オプトデバイスの他に、ＢＧＡ（ball grid array）等のデバイスにおいても期待できる。さらに、基板の第２の面側に形成されたアライメントパターンをダイシング工程にも用いることにより、２次実装の際の半導体素子のずれを防ぐことができる。加えて、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることを防止できる。さらに、金属めっきからなるアライメントパターンを基板の第１の面側に形成する場合に比べて、基板の第１の面に形成された金属パターンの量を低減できる。封止樹脂と基板の第１の面に形成された金属パターンとが密着している面積が大きいほど、半導体装置の内部で界面剥離が生じやすくなるため、基板の第１の面に形成された金属パターンが少ないほど、半導体装置の信頼性を向上できる。
【００１６】
本発明に係る半導体装置は、半導体素子の上に形成された電極パッドと、基板の第１の面から第２の面までを貫通するように形成された貫通ビアと、基板の第１の面上に形成され、貫通ビアと接続された第１の電極ランドと、基板の第２の面上に形成され、貫通ビアと接続された第２の電極ランドと、電極パッドと第１の電極ランドとの間を電気的に接続する導電体とをさらに備えていることが好ましい。
【００１７】
このようにすると、外部端子と半導体素子とを導通することができ、また、基板の第１の主面と第２の主面との間を十分に導通できる。
【００１８】
この場合、貫通ビアは、前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアホールに充填されていてもよい。
【００１９】
また、貫通ビアの内部に形成された第２の透明樹脂部をさらに備えていてもよい。
【００２０】
さらに、この場合、第１の透明樹脂部と第２の透明樹脂部とは、同一の材料からなることが好ましい。
【００２１】
このようにすると、第１の透明樹脂部と第２の透明樹脂部とを同一工程で形成することができ、工程を削減できるため、製造コストを低減することができる。
【００２２】
本発明に係る半導体装置は、基板の第２の面上にアライメントパターンを覆うように形成され、第２の電極ランドの少なくとも一部を露出する開口部を含む保護膜をさらに備えていることが好ましい。
【００２３】
このようにすると、アライメントパターンを保護することができる。
【００２４】
本発明に係る半導体装置は、基板の第１の面上に前記半導体素子を覆うように形成された保護部材をさらに備えていることが好ましい。
【００２５】
このようにすると、半導体素子を外乱から保護することができる。
【００２６】
この場合、保護部材は、可視光に対して透明な樹脂からなることが好ましい。
【００２７】
このようにすると、半導体素子は光を受光することができる。
【００２８】
本発明に係る半導体装置において、保護部材は、可視光に対して非透光性を有する樹脂からなっていてもよい。
【００２９】
本発明に係る半導体装置において、保護部材は、側壁と蓋体とからなっていてもよい。
【００３０】
本発明に係る半導体装置において、導電体はワイヤであり、半導体素子の電極パッドが形成された面と反対側の面は、接着材により基板の第１の面に固着されていてもよい。
【００３１】
本発明に係る半導体装置は、導電体はバンプであり、半導体素子の電極パッドが形成された面は、バンプを介して電極パッドと第１の電極ランドとが電気的に接続するように、基板の第１の面に固着されていてもよい。
【００３２】
本発明に係る実装体は、実装基板と、実装基板の上に固着された前記の本発明に係る半導体装置を備えている。
【００３３】
本発明に係る実装体によると、前記の半導体装置を備えているため、本発明に係る半導体装置と同様の効果を得ることができ、信頼性が高い実装体を得ることができる。
【００３４】
本発明に係る半導体装置の製造方法は、第１の面及び該第１の面と反対側の第２の面とを有する複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成する工程（ａ）と、複数の第１の貫通ビアホールにそれぞれ透明樹脂を充填することにより複数の透明樹脂部を形成する工程（ｂ）と、基板の第２の面側における複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する工程（ｃ）と、基板の第１の面に複数の半導体素子を固着する工程（ｄ）と、基板を個片化する工程（ｅ）とを備えている。
【００３５】
本発明に係る半導体装置の製造方法によると、複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成し、複数の第１の貫通ビアホールにそれぞれ透明樹脂部を形成し、基板の第２の面側における複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する。このため、半導体素子を基板にダイボンディングする際に、基板の半導体素子が固着された側と反対側の面である第２の面側に形成されたアライメントパターンを基板の第１の面側から透明樹脂部を介して認識することができるので、精度良く半導体素子が実装された半導体装置を得ることができる。さらに、基板の第２の面側に形成されたアライメントパターンをダイシング工程にも用いることにより、ダイシング工程に起因するずれを防ぐことができる。また、基板の第２の面側にアライメントパターンを形成するため、基板の層間ずれを防止でき、信頼性が高い半導体装置を得ることができる。
【００３６】
本発明に係る半導体装置の製造方法は、基板の第１の面から第２の面までを貫通する複数の第２の貫通ビアホールを形成する工程（ｆ）と、複数の第２の貫通ビアホールに、それぞれ金属膜を形成することにより複数の貫通ビアを形成すると共に、基板の第１の面上及び第２の面上に貫通ビアと接続するように複数の第１の電極ランド及び第２の電極ランドをそれぞれ形成する工程（ｇ）と、半導体素子の上に電極パッドを形成する工程（ｈ）と、電極パッドと第１の電極ランドとを導電体により電気的に接続する工程（ｉ）とをさらに備え、工程（ｃ）を、工程（ｇ）と共に行ってもよい。
【００３７】
本発明に係る半導体装置の製造方法は、複数の第２の貫通ビアホールに透明樹脂を部分的に充填する工程（ｊ）をさらに備え、工程（ｊ）を、工程（ｂ）と共に行ってもよい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｄ）及び（ｅ）を、工程（ｃ）よりも後に行い、且つ、前記アライメントパターンを用いて行うことが好ましい。
【００３９】
本発明に係る半導体装置の製造方法において、導電体はワイヤであり、工程（ｄ）において、半導体素子の電極パッドが形成された面と反対側の面を基板に固着してもよい。
【００４０】
本発明に係る半導体装置の製造方法において、導電体はバンプであり、工程（ｄ）において、半導体素子の電極パッドが形成された面を、バンプを介して電極パッドと第１の電極ランドとが電気的に接続するように、基板の第１の面に固着することにより、工程（ｉ）を共に行ってもよい。
【発明の効果】
【００４１】
本発明に係る半導体装置、その製造方法及びそれを備えた実装体によると、半導体素子の実装の際のずれを防ぎ、信頼性が高い半導体装置及びそれを備えた実装体を得ることができる。
【図面の簡単な説明】
【００４２】
【図１】（ａ）は本発明の第１の実施形態に係る半導体装置を示す断面図であり、（ｂ）は本発明の第１の実施形態に係る半導体装置が実装された実装体を示す平面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の詳細を示し、（ａ）はアライメントパターンの拡大図であり、（ｂ）は貫通ビア及びその周辺の断面図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置を示し、（ａ）はその断面図であり、（ｂ）はその貫通ビアの断面図である。
【発明を実施するための形態】
【００４３】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその実装体について図１及び図２を参照しながら説明する。
【００４４】
本実施形態に係る半導体装置において、図１（ａ）に示すように、基板１４の第１の面（主面）１４ａに接着材１３を介して半導体素子１１が固着され、半導体素子１１の上には電極パッド１２が形成されている。半導体素子１１の上には、電極パッド１２の他に、回路パターン（図示せず）が形成されている。また、本実施形態の半導体装置が光ピックアップ及びイメージセンサ等のオプト製品に用いられる場合には、半導体素子１１の上に光を電気信号に変換するフォトダイオードがさらに形成されていてもよい。基板１４には、その第１の面１４ａから第２の面（裏面）１４ｂまでを貫通する透明樹脂部１５及び貫通ビア１６が形成されている。ここで、透明樹脂部１５及び貫通ビア１６は、基板１４の第１の面１４ａから第２の面１４ｂまでを貫通する第１の貫通ビアホール１５Ａ及び第２の貫通ビアホール１６Ａに、それぞれ透明樹脂及び金属膜が埋め込まれることにより形成されている。基板１４の第２の面１４ｂ側における透明樹脂部１５の上には、アライメントパターン１７が形成されている。基板１４の第１の面１４ａ上には、貫通ビア１６と接続された第１の電極ランド１８ａが形成され、基板１４の第２の面１４ｂ上に貫通ビア１６と接続された第２の電極ランド１８ｂが形成されている。第１の電極ランド１８ａと電極パッド１２とは、導電体であるワイヤ１９により電気的に接続されている。基板１４の第２の面１４ｂには、アライメントパターン１７を覆い、第２の電極ランド１８ｂの少なくとも一部を露出する開口部を有する保護膜２０が形成されている。基板１４の第１の面１４ａには、半導体素子１１を覆うように封止樹脂である保護部材２１が形成されている。
【００４５】
また、図１（ｂ）に示すように、本実施形態に係る半導体装置が、実装基板２２の上に固着されることによって本実施形態に係る実装体が形成され得る。
【００４６】
半導体素子１１は、シリコン（Ｓｉ）からなることが望ましい。また、半導体素子１１は、Ｓｉの他に炭化シリコン（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）及び窒化ガリウム（ＧａＮ）等からなってもよく、その機能に応じて選択され得る。
【００４７】
電極パッド１２は、ワイヤ１９に対して十分な密着性を有する金属からなることが好ましく、より好ましくはアルミニウム（Ａｌ）及び金（Ａｕ）からなり、また、不純物を含む合金からなっても構わない。
【００４８】
接着材１３は、半導体素子１１を固着するのに十分な接着強度を有していればよく、導電性又は絶縁性を有していてもよい。導電性の接着材１３は、主剤のエポキシ樹脂の中に銀（Ａｇ）フィラーを分散させたＡｇペーストであることが好ましい。また、コストの低減のために、Ａｇフィラーの代わりにＣｕ合金フィラーが分散されていてもよい。絶縁性の接着材１３は、主剤のエポキシ樹脂の中にシリカフィラーを分散させたペーストであることが望ましい。また、本実施形態の半導体装置がＢｌｕ−ｒａｙ用の光ピックアップ、及びＬＥＤ（Light Emitting Diode）等の強度の高い光を扱う装置に用いられる場合には、接着材１３に耐光性のある主剤が用いられることが望ましく、具体的にはシリコーンである。
【００４９】
基板１４は、基材が２層以上積層された基板であってもよい。また、基板１４は、ガラスエポキシ基板、セラミック基板又はハロゲンフリー基板であることが望ましく、特にガラスエポキシ基板を用いるとコストを低減できる。また、積層された基板１４の内部には、半導体素子１１からの信号を基板１４を介して外部端子に伝達できるパターンが銅（Ｃｕ）箔等により形成されていてもよい。
【００５０】
第１の電極ランド１８ａは、積層された複数の金属層により構成されていることが望ましい。積層される金属は、ワイヤ１９と安定に接続できる金属であればよい。具体的に、第１の電極ランド１８ａは、Ｃｕ膜の上に、ニッケル（Ｎｉ）膜、鉛（Ｐｂ）膜及びＡｕ膜か、Ｎｉ膜及びＡｕ膜か、又はＮｉ膜及びＡｇ膜が順次積層されていることが好ましい。
【００５１】
ワイヤ１９は、電極パッド１２及び第１の電極ランド１８と安定に接続され得る金属からなればよく、Ａｕ、Ａｌ及びＣｕ等の金属からなることが好ましい。また、本実施形態の半導体装置がＬＥＤのような白色に発光するデバイスに用いられる場合は、発光効率を向上するために、ワイヤ１９はＡｇからなることが好ましい。
【００５２】
アライメントパターン１７は、図１（ｂ）に示すように、半導体素子１１よりも外側に位置することが好ましい。また、アライメントパターン１７は、半導体素子１１を挟むように、その対角のそれぞれの近傍領域に設けられることが好ましい。さらに、図２（ａ）に示すように、アライメントパターン１７は、特異な形状のパターンであることが望ましく、例えば基板１４の第１の面１４ａ側から見て十字形又はＬ字形である。アライメントパターン１７の中心から端部までの寸法は５０μｍ以上であることが好ましく、例えば７５μｍである。アライメントパターン１７は、Ａｕ、Ｎｉ、Ａｇ及びＣｕ等からなることが好ましい。また、アライメントパターン１７は、積層された複数の金属からなってもよく、好ましくは、めっき法により形成されたＣｕ膜、Ｎｉ膜及びＡｕ膜を含む多層膜である。
【００５３】
図２（ａ）に示すように、例えば、アライメントパターン１７が十字形の場合は、十字の交差部分の大きさよりも、透明樹脂部１５は十分に大きい径を有することが好ましく、例えばその径は２００μｍ以上である。
【００５４】
透明樹脂部１５は、可視光に対して透明であることが好ましく、その屈折率は１．４〜１．６であることがより好ましい。透明樹脂部１５の主成分は、基板１４の基材の主成分と同一であることが好ましい。このようにすると、透明樹脂部１５と基板１４との密着強度を高めることができる。
【００５５】
貫通ビア１６は、金属膜が第２の貫通ビアホール１６Ａに完全に充填された構成であってもよいし、完全に充填されていなくてもよい。また、その金属膜の材料は複数であってもよい。また、貫通ビア１６の内部には、樹脂（図示せず）が含まれていてもよい。一般に、樹脂の弾性率は金属よりも低いため、貫通ビア１６の内部に樹脂を含むことにより、貫通ビア１６に発生する応力を吸収することができる。また、貫通ビア１６に用いられる金属膜の量を低減できるため、コストを低減できる。
【００５６】
保護膜２０は、ソルダーレジスト膜であることが望ましい。ソルダーレジスト膜の色は、ダイボンディング、ワイヤボンディング及びダイシング等の工程に用いる装置が認識する照明の色に対して補色であることが好ましい。
【００５７】
保護部材２１は、主成分がエポキシ樹脂であり、可視光に対して非透光性を有するように黒色に着色され、カーボンブラックを含んでいてもよい。ここで、透明樹脂部１５と保護部材２１との主成分が同一であることが好ましい。これにより、透明樹脂部１５と保護部材２１との密着強度を高めることができる。本実施形態に係る半導体装置がオプトデバイスに用いられる場合には、保護部材２１は可視光に対して透明な樹脂からなることが好ましい。また、透明樹脂部１５及び保護部材２１が所定の光に対して透明となるように、透明樹脂部１５及び保護部材２１の含有物の種類及び量を適宜調整してもよい。また、本実施形態に係る半導体装置がＢｌｕ−ｒａｙ用ピックアップ及びＬＥＤ等の強度の高い光を扱う装置に用いられる場合には、透明樹脂部１５及び保護部材２１に耐光性のある主剤が用いられることが望ましく、具体的にはシリコーンである。
【００５８】
本発明の第１の実施形態に係る半導体装置によると、半導体素子１１を基板１４にダイボンディングする際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を基板１４の第１の面１４ａ側から透明樹脂部１５を介して認識することができるため、精度良く半導体素子１１を実装することができる。
【００５９】
また、本実施形態に係る半導体装置を実装基板２２に２次実装する際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を用いると、位置ずれを防止でき、所望の位置に半導体装置が実装された実装体を得ることができる。ビルドアップ工法を用いた基板１４の場合は、多層に積層するほどずれ量が拡大するため、本実施形態に係る半導体装置による前記の効果は顕著となる。このため、本実施形態に係る半導体装置が光ピックアップ及びイメージセンサ等のオプトデバイスに用いられる場合には、光を受光する所望の位置がずれることを防ぐことができるので、信頼性が高い半導体装置の実装体を得ることができる。
【００６０】
それらの効果の他に、本実施形態に係る半導体装置では、半導体素子１１を所望の位置に精度良く実装することができるため、封止後の応力のバランスの変化による半導体デバイスの反りを防止することができ、２次実装の信頼性を向上できる。また、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７をダイシング工程にも用いることにより、２次実装の際の半導体素子１１のずれを防止することができる。さらに、個片化後の半導体装置において、半導体装置の中心から端面までの距離が設計値からずれることを防止できる。また、基板１４の第２の面１４ｂ側にアライメントパターン１７が形成されていることにより、金属めっきからなるアライメントパターン１７を基板１４の第１の面１４ａ側に形成する場合と比べて、基板１４の第１の面１４ａに形成される金属パターンの量を低減できる。一般に、金属めっきと封止樹脂からなる保護部材２１との密着性は極めて低い。２次実装の際のリフロー等の熱処理により半導体デバイスに応力が発生する。このとき、保護部材２１と基板１４の第１の面１４ａに形成された金属パターンとの密着面積が大きいほど、半導体装置の内部において界面剥離が生じやすくなる。このため、基板１４の第１の面１４ａ側に金属めっきからなるアライメントパターン１７が形成されている場合と比べて、基板１４の第１の面１４ａに形成された金属パターンの量を低減できるので、半導体装置の信頼性を向上することができる。
【００６１】
次に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
【００６２】
本実施形態に係る半導体装置の製造方法は、基板１４を形成する際に、透明樹脂部１５を基板１４に形成するという点が公知の方法と異なる。具体的に、まず、複数の基板１４を用意する。ここで、用意される基板１４は、後に半導体素子が固着される複数のボンディング領域を有する個片化前の基板である。基板１４を用意した後、透明樹脂部１５及び貫通ビア１６を形成したい領域に基板１４の第１の面１４ａから第２の面１４ｂまでを貫通する複数の第１の貫通ビアホール１５Ａ及び第２の貫通ビアホール１６Ａをそれぞれ形成する。その後、公知の方法で、複数の第１の貫通ビアホール１５Ａにそれぞれ透明樹脂を充填して複数の透明樹脂部１５を形成する。また、複数の第２の貫通ビアホール１６Ａにそれぞれ金属膜を形成して複数の貫通ビア１６を形成すると共に、基板１４の第１の面１４ａ上に複数の第１の電極ランド１８ａを形成し、第２の面１４ｂ上に複数の第２の電極ランド１８ｂを形成する。具体的に、図２（ｂ）に示すように、基板１４の第１の面１４ａ上における第２の貫通ビアホール１６Ａの周辺部にＣｕ箔２３を形成し、めっき法により第２の貫通ビアホール１６ＡをＣｕめっき２４により埋め込むことによって貫通ビア１６を形成することが好ましい。また、Ｃｕめっき２４の上に、めっき法によりＮｉめっき２５及びＡｕめっき２６を順次形成することが好ましい。ここで、第１の電極ランド１８ａ及び第２の電極ランド１８ｂを、貫通ビア１６と同一の材料を用いてめっき法により形成してもよく、また、貫通ビア１６と同一の工程により、貫通ビア１６と一体となるように形成してもよい。図２（ｂ）では、貫通ビア１６と同様に、Ｃｕ箔２３を用いて形成されたＣｕめっき２４と、Ｃｕめっき２４上に順次形成されたＮｉめっき２５及びＡｕめっき２６とにより構成されている第２の電極ランド１８ｂを示している。また、透明樹脂部１５の第２の面１４ｂ側に、例えば金属からなるアライメントパターン１７を形成する。ここで、貫通ビア１６をアライメントパターン１７と共に形成することが好ましい。ここで、図２（ｂ）では、第２の貫通ビアホール１６Ａの壁面が基板１４の第１の面１４ａ及び第２の面１４ｂに対して垂直でなく、傾斜しているが、図１（ａ）に示すように、垂直となるように形成されても構わない。
【００６３】
前記のように基板１４を加工した後に、基板１４に複数の半導体素子１１を固着するダイボンディング工程を行う。具体的に、半導体素子１１の上に電極パッド１２を形成し、電極パッド１２が形成された面と反対側の面を、接着材１３により基板１４の第１の面１４ａに固着する。この工程は、アライメントパターン１７を用いて行われる。
【００６４】
続いて、電極パッド１２と第１の電極ランド１８ａとをワイヤ１９により接続し、半導体素子１１を覆うように、例えば封止樹脂である保護部材２１を基板１４の第１の面１４ａ上に形成する。
【００６５】
その後、基板１４を個片化するダイシング工程を行う。この工程は、基板１４の第２の面１４ｂ側に形成された複数のアライメントパターン１７を用いて行われる。
【００６６】
本発明の第１の実施形態に係る半導体装置の製造方法によると、半導体素子１１を基板１４に固着するダイボンディング工程の際に、基板１４の第２の面１４ｂ側に形成されたアライメントパターン１７を基板１４の第１の面１４ａ側から透明樹脂部１５を介して認識することができるため、精度良く半導体素子１１を実装することができる。また、そのアライメントパターン１７により、基板１４の層間ずれを防止することができるため、２次実装の際の半導体素子１１のずれを防止することができる。ビルドアップ工法を用いた基板１４であって、多層に基板１４を積層する場合には、本実施形態に係る半導体装置の製造方法によるずれを防止する効果は顕著となる。このため、光ピックアップ及びイメージセンサ等のオプトデバイスにおいて、プリント基板等に２次実装した後に、光の受光する所望の位置がずれることを防止でき、信頼性が高い半導体装置の実装体を得ることができる。また、半導体素子１１が所望の位置に対して精度良く実装することができるため、封止後の応力のバランスの変化による半導体デバイスの反りを防止することができ、２次実装の信頼性を向上することができる。また、基板１４の裏面のアライメントパターン１７をダイシングにも応用することにより、２次実装の際の半導体素子１１のずれを防止することができる。さらに、個片化後の半導体デバイスにおいて、半導体デバイスの中心から端面までの距離が設計値からずれることを防止できる。
【００６７】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置について図３を参照しながら説明する。本実施形態において、第１の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。
【００６８】
図３（ａ）に示すように、第２の実施形態に係る半導体装置は、第１の貫通ビアホール１５Ａに第１の透明樹脂部１５ａが形成され、第２の貫通ビアホール１６Ａに貫通ビア１６が形成され、貫通ビア１６の内部に第２の透明樹脂部１５ｂが形成されている。具体的に、本実施形態では、第２の貫通ビアホール１６Ａの壁面に、例えばＣｕめっきが形成され、第２の透明樹脂部１５ｂが第２の貫通ビアホール１６Ａに充填されている。第２の透明樹脂部１５ｂは、第１の透明樹脂部１５ａと同一の材料からなることが好ましく、このようにすると、それらを同一の工程で形成することができる。また、第２の透明樹脂部１５ｂの第１の面１４ａ側及び第２の面１４ｂ側を覆うように、例えばＣｕめっき（蓋めっき）が形成されている。なお、蓋めっきの上にＮｉめっき及びＡｕめっきが順次形成されていることが好ましい。
【００６９】
また、第１の貫通ビアホール１５Ａの壁面に、Ｃｕめっきが形成されていてもよい（図示せず）。但し、基板１４の第１の面１４ａ側からアライメントパターン１７が見えるように第１の透明樹脂部１５ａには、蓋めっきが形成されていないことが好ましい。
【００７０】
本発明の第２の実施形態に係る半導体装置によると、第１の実施形態と同様の効果に加え、第２の貫通ビアホール１６Ａにも第２の透明樹脂部１５ｂを形成するため、金属膜の量を低減でき、コストを低減することができる。
【００７１】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
【００７２】
第２の実施形態に係る半導体装置の製造方法は、第１の実施形態と比較して、貫通ビア１６の形成方法が異なる。本実施形態では、第１の貫通ビアホール１５Ａと第２の貫通ビアホール１６Ａを形成し、少なくとも第２の貫通ビアホール１６ＡにＣｕめっきを形成した後、透明樹脂を第１の貫通ビアホール１５Ａと第２の貫通ビアホール１６Ａとに充填する。具体的に、図３（ｂ）に示すように、基板１４の第１の面１４ａ上及び第２の面１４ｂ上における第２の貫通ビアホール１６Ａの周辺部にＣｕ箔２３を形成し、Ｃｕ箔２３を用いためっき法により第２の貫通ビアホール１６Ａの壁面にＣｕめっき２４を形成する。その後に、第２の貫通ビアホール１６Ａに、透明樹脂を充填することにより第２の透明樹脂部１５ｂを形成する。この際に、第１の貫通ビアホール１５Ａにも透明樹脂を充填することにより第１の透明樹脂部１５ａを形成することが好ましい。これにより、工程を削減でき、製造コストを低減することができる。その後に、第２の透明樹脂部１５ｂの第１の面１４ａ側及び第２の面１４ｂ側を覆うようにＣｕめっき（蓋めっき）２７を形成し、形成した蓋めっき２７の上にＮｉめっき２５及びＡｕめっき２６を順次形成することが好ましい。
【００７３】
本発明の第２の実施形態に係る半導体装置の製造方法によると、第１の実施形態と同様の効果に加え、第２の貫通ビアホール１６Ａにも第２の透明樹脂部１５ｂを形成するため、金属膜の量を低減でき、コストを低減することができる。
【００７４】
上述の各実施形態では、半導体素子１１における電極パッド１２が形成された面と反対側の面が、接着材１３を介して基板１４に固着され、電極パッド１２と第１の電極ランド１８ａとが導電体であるワイヤ１９によって接続された半導体装置について説明したが、本発明はこれに限られない。例えば、半導体素子１１における電極パッド１２が形成された面が、導電体であるバンプを介して基板１４に固着されると共に、電極パッド１２と第１の電極ランド１８ａとが前記バンプを介して接続された、いわゆるフリップチップ型の半導体装置であっても構わない。
【００７５】
また、各実施形態では、半導体素子１１が保護部材２１により樹脂封止された半導体装置について説明したが、本発明はこれに限られない。例えば、側壁と蓋体とからなる保護部材、又はキャップ体である保護部材によって基板１４の第１の面１４ａ上の半導体素子１１が覆われている半導体装置であってもよい。また、保護部材を設けず、半導体素子１１が露出していてもよい。
【００７６】
また、各実施形態では、１つの半導体素子１１が基板１４の第１の面１４ａに固着された半導体装置について説明したが、本発明はこれに限られるものではなく、複数の半導体素子１１が積層されている半導体装置であってもよい。
【００７７】
また、各実施形態で用いた数字は、本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
【００７８】
また、各実施形態で示した半導体装置の構成は、本発明を具体的に説明するために例示するためのものであり、本発明に係る半導体装置は、上記構成の全てを必ずしも備える必要はない。言い換えると、本発明に係る半導体装置は、本発明の効果を発揮できる最小限の構成のみを備えていればよい。
【産業上の利用可能性】
【００７９】
本発明に係る半導体装置、その製造方法及びそれを備えた実装体は、半導体素子の実装の際のずれを防ぎ、信頼性を向上でき、特に、アライメントパターンを備えている半導体装置、その製造方法及びそれを備えた実装体等に有用である。
【符号の説明】
【００８０】
１１ 半導体素子
１２ 電極パッド
１３ 接着材
１４ 基板
１５ 透明樹脂部
１５Ａ 第１の貫通ビアホール
１５ａ 第１の透明樹脂部
１５ｂ 第２の透明樹脂部
１６ 貫通ビア
１６Ａ 第２の貫通ビアホール
１７ アライメントパターン
１８ａ 第１の電極ランド
１８ｂ 第２の電極ランド
１９ ワイヤ
２０ 保護膜
２１ 封止樹脂
２２ 実装基板
２３ Ｃｕ箔
２４ Ｃｕめっき
２５ Ｎｉめっき
２６ Ａｕめっき
２７ Ｃｕめっき（蓋めっき）
【特許請求の範囲】
【請求項１】
第１の面及び該第１の面と反対側の第２の面を有する基板と、
前記基板の第１の面に固着された半導体素子と、
前記基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、
前記基板の第２の面側における前記第１の透明樹脂部の上に形成されたアライメントパターンとを備えていることを特徴とする半導体装置。
【請求項２】
前記半導体素子の上に形成された電極パッドと、
前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアと、
前記基板の第１の面上に形成され、前記貫通ビアと接続された第１の電極ランドと、
前記基板の第２の面上に形成され、前記貫通ビアと接続された第２の電極ランドと、
前記電極パッドと前記第１の電極ランドとの間を電気的に接続する導電体とをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通ビアは、前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアホールに充填されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記貫通ビアの内部に形成された第２の透明樹脂部をさらに備えていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１の透明樹脂部と第２の透明樹脂部とは、同一の材料からなることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記基板の第２の面上に前記アライメントパターンを覆うように形成され、前記第２の電極ランドの少なくとも一部を露出する開口部を含む保護膜をさらに備えていることを特徴とする請求項２〜５のうちのいずれか１項に記載の半導体装置。
【請求項７】
前記基板の第１の面上に前記半導体素子を覆うように形成された保護部材をさらに備えていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記保護部材は、可視光に対して透明な樹脂からなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記保護部材は、可視光に対して非透光性を有する樹脂からなることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記保護部材は、側壁と蓋体とからなることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記導電体はワイヤであり、
前記半導体素子の前記電極パッドが形成された面と反対側の面は、接着材により前記基板の第１の面に固着されていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置。
【請求項１２】
前記導電体はバンプであり、
前記半導体素子の前記電極パッドが形成された面は、前記バンプを介して前記電極パッドと前記第１の電極ランドとが電気的に接続するように、前記基板の第１の面に固着されていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置。
【請求項１３】
実装基板と、
前記実装基板の上に固着された請求項１〜１２のうちのいずれか１項に記載の半導体装置を備えていることを特徴とする半導体装置の実装体。
【請求項１４】
第１の面及び該第１の面と反対側の第２の面とを有する複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成する工程（ａ）と、
前記複数の第１の貫通ビアホールにそれぞれ透明樹脂を充填することにより複数の透明樹脂部を形成する工程（ｂ）と、
前記基板の第２の面側における前記複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する工程（ｃ）と、
前記基板の第１の面に複数の半導体素子を固着する工程（ｄ）と、
前記基板を個片化する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
前記基板の第１の面から第２の面までを貫通する複数の第２の貫通ビアホールを形成する工程（ｆ）と、
前記複数の第２の貫通ビアホールに、それぞれ金属膜を形成することにより複数の貫通ビアを形成すると共に、前記基板の第１の面上及び第２の面上に前記貫通ビアと接続するように複数の第１の電極ランド及び第２の電極ランドをそれぞれ形成する工程（ｇ）と、
前記半導体素子の上に電極パッドを形成する工程（ｈ）と、
前記電極パッドと前記第１の電極ランドとを導電体により電気的に接続する工程（ｉ）とをさらに備え、
前記工程（ｃ）を、前記工程（ｇ）と共に行うことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記複数の第２の貫通ビアホールに透明樹脂を部分的に充填する工程（ｊ）をさらに備え、
前記工程（ｊ）を、前記工程（ｂ）と共に行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）及び（ｅ）を、前記工程（ｃ）よりも後に行い、且つ、前記アライメントパターンを用いて行うことを特徴とする請求項１４〜１６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記導電体はワイヤであり、
前記工程（ｄ）において、前記半導体素子の前記電極パッドが形成された面と反対側の面を前記基板に固着することを特徴とする請求項１４〜１７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記導電体はバンプであり、
前記工程（ｄ）において、前記半導体素子の前記電極パッドが形成された面を、前記バンプを介して前記電極パッドと前記第１の電極ランドとが電気的に接続するように、前記基板の第１の面に固着することにより、前記工程（ｉ）を共に行うことを特徴とする請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
第１の面及び該第１の面と反対側の第２の面を有する基板と、
前記基板の第１の面に固着された半導体素子と、
前記基板の第１の面から第２の面までを貫通するように形成された第１の透明樹脂部と、
前記基板の第２の面側における前記第１の透明樹脂部の上に形成されたアライメントパターンとを備えていることを特徴とする半導体装置。
【請求項２】
前記半導体素子の上に形成された電極パッドと、
前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアと、
前記基板の第１の面上に形成され、前記貫通ビアと接続された第１の電極ランドと、
前記基板の第２の面上に形成され、前記貫通ビアと接続された第２の電極ランドと、
前記電極パッドと前記第１の電極ランドとの間を電気的に接続する導電体とをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通ビアは、前記基板の第１の面から第２の面までを貫通するように形成された貫通ビアホールに充填されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記貫通ビアの内部に形成された第２の透明樹脂部をさらに備えていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１の透明樹脂部と第２の透明樹脂部とは、同一の材料からなることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記基板の第２の面上に前記アライメントパターンを覆うように形成され、前記第２の電極ランドの少なくとも一部を露出する開口部を含む保護膜をさらに備えていることを特徴とする請求項２〜５のうちのいずれか１項に記載の半導体装置。
【請求項７】
前記基板の第１の面上に前記半導体素子を覆うように形成された保護部材をさらに備えていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記保護部材は、可視光に対して透明な樹脂からなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記保護部材は、可視光に対して非透光性を有する樹脂からなることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記保護部材は、側壁と蓋体とからなることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記導電体はワイヤであり、
前記半導体素子の前記電極パッドが形成された面と反対側の面は、接着材により前記基板の第１の面に固着されていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置。
【請求項１２】
前記導電体はバンプであり、
前記半導体素子の前記電極パッドが形成された面は、前記バンプを介して前記電極パッドと前記第１の電極ランドとが電気的に接続するように、前記基板の第１の面に固着されていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置。
【請求項１３】
実装基板と、
前記実装基板の上に固着された請求項１〜１２のうちのいずれか１項に記載の半導体装置を備えていることを特徴とする半導体装置の実装体。
【請求項１４】
第１の面及び該第１の面と反対側の第２の面とを有する複数の基板に、該基板の第１の面から第２の面までを貫通する複数の第１の貫通ビアホールを形成する工程（ａ）と、
前記複数の第１の貫通ビアホールにそれぞれ透明樹脂を充填することにより複数の透明樹脂部を形成する工程（ｂ）と、
前記基板の第２の面側における前記複数の透明樹脂部の上にアライメントパターンをそれぞれ形成する工程（ｃ）と、
前記基板の第１の面に複数の半導体素子を固着する工程（ｄ）と、
前記基板を個片化する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
前記基板の第１の面から第２の面までを貫通する複数の第２の貫通ビアホールを形成する工程（ｆ）と、
前記複数の第２の貫通ビアホールに、それぞれ金属膜を形成することにより複数の貫通ビアを形成すると共に、前記基板の第１の面上及び第２の面上に前記貫通ビアと接続するように複数の第１の電極ランド及び第２の電極ランドをそれぞれ形成する工程（ｇ）と、
前記半導体素子の上に電極パッドを形成する工程（ｈ）と、
前記電極パッドと前記第１の電極ランドとを導電体により電気的に接続する工程（ｉ）とをさらに備え、
前記工程（ｃ）を、前記工程（ｇ）と共に行うことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記複数の第２の貫通ビアホールに透明樹脂を部分的に充填する工程（ｊ）をさらに備え、
前記工程（ｊ）を、前記工程（ｂ）と共に行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）及び（ｅ）を、前記工程（ｃ）よりも後に行い、且つ、前記アライメントパターンを用いて行うことを特徴とする請求項１４〜１６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記導電体はワイヤであり、
前記工程（ｄ）において、前記半導体素子の前記電極パッドが形成された面と反対側の面を前記基板に固着することを特徴とする請求項１４〜１７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記導電体はバンプであり、
前記工程（ｄ）において、前記半導体素子の前記電極パッドが形成された面を、前記バンプを介して前記電極パッドと前記第１の電極ランドとが電気的に接続するように、前記基板の第１の面に固着することにより、前記工程（ｉ）を共に行うことを特徴とする請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−５１３２２（Ｐ２０１３−５１３２２Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８８７８６（Ｐ２０１１−１８８７８６）
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]