半導体装置およびその製造方法
保護膜に生じた欠陥を高精度に検出せしめる封止構造を有する半導体装置およびその製造方法を提供する。半導体装置１は、基板１０と、基板１０上に形成されている半導体素子１４と、半導体素子１４を封止する保護膜１７とを備えるとともに、保護膜１７の裏面と接する第１導電層１６と、保護膜１７の表面と接する第２導電層１８とを有する。
【発明の詳細な説明】
【技術分野】
本発明は、有機ＥＬ（エレクトロルミネッセント）素子、発光ダイオードまたは容量素子などの半導体素子の封止構造に関する。
【背景技術】
有機ＥＬパネルは、主に有機材料の発光層を有する有機ＥＬ素子を備えており、有機ＥＬ素子は水分や酸素などに曝されると劣化するため、外気から遮断すべく、有機ＥＬ素子全体を被覆し封止する保護膜（パッシベーション膜）が形成されている。前記保護膜は、封止性能の向上のために、緻密で、不純物の透過に対する阻止性能の高い膜を含むのが一般的である。
この保護膜にクラックやピンホールなどの欠陥があると、当該欠陥を通じて透過した水分や酸素などの不純物が素子構成材料の酸化などを促進させ、有機ＥＬ素子を劣化させる。この種の劣化は、発光面中のダークスポット（非発光点）の発生とその拡大、素子の短寿命化並びに歩留まりの低下を招来してしまうため、保護膜の欠陥の発生をいかに防止するか、欠陥が発生した場合に当該欠陥をいかに補修するかは、重要な課題である。かかる課題を解決するための封止技術は、たとえば、特許文献１（特開２００２−１３４２７０号公報）、特許文献２（特開２００２−１６４１６４号公報）、特許文献３（特開平６−９６８５８号公報）、特許文献４（特開平１０−３１２８８３号公報）、特許文献５（特開２００２−２６０８４６号公報）および特許文献６（特開２００２−３２９７２０号公報）に開示されている。
また、製造工程で発生した保護膜の欠陥を検出する技術も、歩留まりの向上を図り欠陥を補修するために重要である。保護膜に生じた欠陥を目視や画像処理で検出することは可能ではあるが、目視や画像処理では、予期しない欠陥や保護膜の表面に現れない欠陥などを正確に検出することが難しく、検出精度に限界がある。
以上の状況などに鑑みて本発明の主な目的は、有機ＥＬ素子などの半導体素子を封止する保護膜に生じた欠陥を高精度に検出せしめる封止構造を有する半導体装置およびその製造方法を提供する点にある。
【発明の開示】
上記目的を達成すべく、本発明は、基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、前記保護膜の裏面と接する第１導電層と、前記保護膜の表面と接する第２導電層と、を備えることを特徴としている。
また、他の発明は、基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、（ａ）第１導電層を形成するステップと、（ｂ）前記第１導電層上に、前記半導体素子を被覆する保護膜を形成するステップと、（ｃ）前記保護膜上に第２導電層を形成するステップと、（ｄ）前記第１導電層と前記第２導電層との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴としている。
【図面の簡単な説明】
図１は、本発明に係る第１の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図２は、有機ＥＬ素子を構成する有機機能層の一例を概略的に示す断面図である。
図３は、第１の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図４は、保護膜の欠陥が補修された有機ＥＬパネルの断面を概略的に示す図である。
図５は、本発明に係る第２の実施例の有機ＥＬパネルを概略的に示す平面図である。
図６は、第２の実施例の有機ＥＬパネルを概略的に示す平面図である。
図７Ａおよび図７Ｂは、第２の実施例の欠陥検出処理を説明するグラフである。
図８は、本発明に係る第３の実施例の有機ＥＬパネルを概略的に示す平面図である。
図９は、第３の実施例の有機ＥＬパネルを概略的に示す平面図である。
図１０は、本発明に係る第４の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図１１は、第４の実施例の有機ＥＬパネルを概略的に示す平面図である。
図１２は、保護膜の欠陥が補修された有機ＥＬパネルの断面を概略的に示す図である。
発明を実施するための形態
以下、本発明に係る種々の実施例について説明する。
１．第１の実施例
図１は、本発明に係る第１の実施例の有機ＥＬパネル（半導体装置）１の断面を概略的に示す図である。この有機ＥＬパネル１は、絶縁基板１０と、この絶縁基板１０上に形成される、第１電極層１１、有機機能層１２および第２電極層１３からなる有機ＥＬ素子（半導体素子）１４とを備えている。絶縁基板１０としては、たとえば、ガラス基板、あるいはポリカーボネートなどを基材とした可撓性のプラスチック基板を用いることができる。
また、有機ＥＬパネル１は、有機ＥＬ素子１４上に、電気絶縁性の絶縁膜１５、第１導電層１６、保護膜（パッシベーション膜）１７および第２導電層１８をこの順で積層して構成されている。第１導電層１６は保護膜１７の裏面（内側の面）と接するように、第２導電層１８は保護膜１７の表面（外側の面）と接するように、それぞれ形成されている。
保護膜１７は、水分や酸素などの不純物の有機ＥＬ素子１４への浸透を阻止する単層または複数層の膜からなり、第１導電層１６と第２導電層１８とに挟み込まれ、且つ第１導電層１６と第２導電層１８との間を電気的に絶縁するように形成されている。保護膜１７の構成材料としては、たとえば、酸化シリコン（ＳｉＯ２）などの金属酸化物、シリコン窒化物などの金属窒化物、窒化酸化シリコン（ＳｉＯＮ）などの金属窒化酸化物、またはポリイミド系樹脂などの有機絶縁材料が挙げられる。このような膜材料を、真空蒸着法，スピンコート法，スパッタリング法，プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着）法，レーザＣＶＤ法，熱ＣＶＤ法，イオンプレーティング法またはスピンコート法などの製法により堆積して保護膜１７を形成することができる。
特に、第１導電層１６との密着性を向上させ、ピンホールの少ない保護膜１７を形成するには、イオンプレーティング法またはＣＶＤ法を採用するのが好ましい。また、ピンホールの少ない緻密な膜を均一に且つ一定の膜厚で形成するには、ポリパラキシリレン，ポリモノクロロパラキシリレン，ポリジクロロパラキシリレンまたはポリモノブロムパラキシリレンなどのポリパラキシレン系樹脂を用いて、ＣＶＤ法により保護膜１７を成膜することも好ましい。
さらに、保護膜１７は、防湿性能の向上の観点から、酸化カルシウム，酸化バリウムなどのアルカリ金属酸化物、またはイソシアネート基を有する有機物などの水分吸収膜を含むのが好ましい。
第１導電層１６と第２導電層１８の構成材料としては、アルミニウム（Ａｌ），銀（Ａｇ），銅（Ｃｕ），金（Ａｕ），白金（Ｐｔ），パラジウム（Ｐｄ），クロム（Ｃｒ），モリブデン（Ｍｏ），チタン（Ｔｉ）およびニッケル（Ｎｉ）などの金属材料のうちから選択した一種若しくは二種以上からなる合金、またはＩＴＯ（酸化インジウム錫；Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ），ＩＺＯ（酸化亜鉛；Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）若しくは酸化スズなどの透明導電材料、またはポリチオフェン若しくはポリアニリンなどの導電性高分子材料が挙げられる。特に、後述する保護膜１７の欠陥検出を精度良く行う観点からは、高い電気伝導率を持つ金属材料や透明導電材料を選択するのが好ましい。
第１導電層１６は、図１に示されるように、有機ＥＬ素子１４の形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第１導電層１６は、第１の電極端子１９Ａと連続し且つ電気的に接続している。この第１の電極端子１９Ａは、欠陥検出用の金属製の探針（プローブ）２０Ａが接触し得る表面積を有している。また、第２導電層１８も、有機ＥＬ素子１４の形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第２導電層１８は、第１の電極端子１９Ｂと連続し且つ電気的に接続している。この電極端子１９Ｂも、欠陥検出用の金属製の探針（プローブ）２０Ｂが接触し得る表面積を有している。第１および第２の探針２０Ａ，２０Ｂは、欠陥検出処理を実行する検出器２１と接続されている。欠陥検出処理については後述する。
絶縁膜１５は、有機ＥＬ素子１４と第１導電層１６とを電気的に絶縁する膜であれば良く、絶縁膜１５の構成材料およびその製法は特に制限されない。ただし、絶縁膜１５の成膜工程において、下方の素子構造に与えるダメージをできるだけ小さくし得る膜材料を選択することが好ましい。また、スパッタリング法，真空蒸着法，ＣＶＤ法，スピンコート法またはスクリーン印刷法などの製法により絶縁膜１５を形成することができる。
有機ＥＬ素子１４を構成する第１電極層１１と第２電極層１３の電極パターンは図に明示されていないが、第１電極層１１と第２電極層１３は、互いに直交するように帯状に形成されていてもよい。第１電極層１１は、有機機能層１２への正孔注入の観点から大きな仕事関数を有する陽極材料からなることが好ましい。たとえば、ＩＴＯ（酸化インジウム・錫；Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（酸化亜鉛；Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）または酸化スズなどの導電性金属酸化物の陽極材料を、真空蒸着法、スパッタリング法、イオンプレーティング法または気相成長法などによって絶縁基板１０上に堆積し、レジストをマスクとしてパターニングすることで第１電極層１１を形成することができる。また、第２電極層１３は、有機機能層１２への電子注入の観点から小さな仕事関数を有し且つ化学的に比較的安定している陰極材料からなることが好ましい。たとえば、ＭｇＡｇ合金、マグネシウム、アルミニウムまたはアルミニウム合金などの陰極材料を真空蒸着法などにより有機機能層１２の上に成膜しパターニングすることで第２電極層１３を形成することができる。
なお、本実施例では、第１電極層１１が有機機能層１２に正孔を注入する陽極として、第２電極層１３が有機機能層１２に電子を注入する陰極としてそれぞれ説明されているが、この代わりに、第１電極層１１を陰極とし、第２電極層１３を陽極としてもよい。
次に、図２は、有機機能層１２の一例を概略的に示す断面図である。図２を参照すると、有機機能層１２は、絶縁基板１０上の第１電極層１１の上に、正孔注入層３０，正孔輸送層３１，発光層３２および電子注入層３３をこの順で積層して構成される。電子注入層３３上には、第２電極層１３が形成されている。外部からの電圧により第１電極層１１から正孔が注入され第２電極層１３から電子が注入されると、正孔と電子は有機機能層１２中を移動し、発光層３２において所定の確率で再結合する。再結合のエネルギーは、発光層３２を構成する有機分子の一重項励起状態および三重項励起状態のうち一方または双方を介して放出され、蛍光もしくはりん光、または蛍光とりん光の双方が発せられることとなる。正孔注入層３０および正孔輸送層３１の構成材料としては、銅フタロシアニンおよびＴＰＤ（トリフェニルアミンの２量体）、または、ポリチオフェンおよびポリアニリンを採用できる。また、発光層３２を構成する発光材料としては、Ａｌｑ３（アルミキノリノール錯体）、ＢＡｌｑ１（アルミキノリノール錯体）、ＤＰＶＢｉ（ジスチリルアリーレン誘導体）、ＥＭ２（オキサジアゾール誘導体）、ＢＭＡ−ｎＴ（オリゴチオフェン誘導体；ｎは正整数）などが挙げられる。そして電子注入層３３の構成材料としてはＬｉ２Ｏ（酸化リチウム）などが挙げられる。
なお、上記有機機能層１２は４層型素子であるが、この代わりに、有機機能層１２が、発光層３２のみからなる単層型素子、または発光層３２と正孔輸送層３１と正孔注入層３０とからなる３層型素子でもよい。
また、有機ＥＬパネル１は、図１に示される構成要素の他に、有機ＥＬ素子１４を分断する複数の隔壁、ＴＦＴ（薄膜トランジスタ）およびキャパシタなどを含む駆動回路といった図示されない構成要素を含んでもよい。
以上の構成を有する有機ＥＬパネル１の製造方法の一手順を以下に概説する。
図１を参照すると、まず、絶縁基板１０上に、第１電極層１１，有機機能層１２および第２電極層１３をこの順で形成することで絶縁基板１０上の素子形成領域に有機ＥＬ素子１４を形成する。次いで、有機ＥＬ素子１４の上に金属窒化膜などの絶縁材料を用いて絶縁膜１５を形成する。
その後、有機ＥＬ素子１４および絶縁膜１５を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングする。この結果、電極端子１９Ａと第１導電層１６とが形成される。続けて、ＣＶＤ法により、第１導電層１６を被覆するように窒化シリコンなどの絶縁材料を堆積することで保護膜１７を形成する。さらに、この保護膜１７を被覆するように、蒸着法またはスパッタリング法などによリアルミニウムなどの金属材料を堆積しパターニングして第２導電層１８と電極端子１９Ｂとを形成する。
その後、保護膜１７の欠陥検出処理を実行する。具体的には、図１に示されるように、一方の探針２０Ａを電極端子１９Ａに接触させ、他方の探針２０Ｂを電極端子１９Ｂに接触させる。かかる状態で、検出器２１は、電極端子１９Ａ，１９Ｂに電位差を与えて電極端子１９Ａ，１９Ｂの間の電気抵抗率などの電気伝導を測定し、その測定結果に基づいて保護膜１７の欠陥を検出するのである。図３に示すように保護膜１７に欠陥４０がある場合は、当該欠陥４０を介して第１導電層１６と第２導電層１８とが電気的に導通する一方、図１に示すように保護膜１７に欠陥が無い場合は、第１導電層１６と第２導電層１８とは電気的にほとんど導通せず、両層間の電気伝導度は低く、両層間の電気抵抗率は高い。よって、検出器２１は、電極端子１９Ａ，１９Ｂの間に電気伝導が生じていると判断した場合は、保護膜１７に欠陥有りと判定する一方、電極端子１９Ａ，１９Ｂの間に電気伝導が生じていないと判断した場合は、保護膜１７に欠陥無しと判定する。たとえば、測定した電気抵抗率が予め設定した値を超えている場合は、保護膜１７にピンホールなどの欠陥が無いと判定し、前記電気抵抗率が設定した値以下の場合は、保護膜１７に欠陥があると判定することができる。その欠陥の有無の判定結果は、ＬＥＤ表示器などに表示される。
このような欠陥検出処理により、保護膜１７の欠陥を高精度に検出することが可能である。また、上記欠陥検出処理を有機ＥＬパネル１の製造工程に組み入れることで不良品を早期に発見することができるため、信頼性の高い有機ＥＬパネル１の提供が可能となる。
上記欠陥検出処理で保護膜１７の欠陥が検出されたときは、次の補修工程において、少なくとも欠陥個所付近の第２導電層１８の凹凸状の表面を平坦化した後に、バリア性の高い絶縁材料を欠陥個所付近の第２導電層１８の上に堆積し、図４に示すような補修層（パッチ層）４１を成膜する。具体的には、ＣＶＤ法などのドライプロセスでパレリンなどの樹脂膜を成膜するか、或いは、ウェットプロセスで光硬化性または熱硬化性の樹脂を塗布し硬化させることで欠陥個所付近の凹凸状の表面を平坦化し、その後、その平坦化した表面上に窒化シリコンなどのバリア性の高い絶縁材料を堆積することができる。
なお、前記補修層４１は、有機ＥＬパネル１の素子形成領域の全体に亘って成膜してもよいし、若しくは、欠陥個所付近の第２導電層１８の表面のみを局所的に被覆するように補修層４１を成膜しても構わない。たとえば、真空蒸着法やスパッタリング法などの成膜工程において、孔またはノズルが設けられた遮蔽板を有機ＥＬパネル１の前面に配設し、この遮蔽板をマスクとして、欠陥箇所付近の領域のみに局所的に膜材料を堆積させることが可能である。
前記補修工程により、図４に示すように保護膜１７の欠陥４０が補修された有機ＥＬパネル１Ａを提供できるため、歩留まりが向上し、有機ＥＬ素子の劣化を予防し且つ寿命の長い有機ＥＬパネル１を提供することが可能となる。
なお、上記補修層４１を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ＥＬパネル１Ａの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板１０に接合すればよい。
２．第２の実施例
次に、本発明に係る第２の実施例について説明する。図５は、第２の実施例の有機ＥＬパネル（半導体装置）１を概略的に示す平面図である。図５中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図５を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４（図示せず）が形成されており、この素子形成領域の全体を被覆するように第１導電層１６，保護膜１７および第２導電層１８がこの順で成膜されている。素子形成領域外における絶縁基板１０の一方の周縁部上に、一方の電極端子１９Ａが当該周縁部に沿ったＸ方向に帯状に形成されており、素子形成領域外における絶縁基板１０の他方の周縁部上には、他方の電極端子１９Ｂが当該周縁部に沿ったＹ方向すなわちＸ方向と直交する方向に帯状に形成されている。
第１導電層１６と第２導電層１８との間の電気伝導を測定する際には、図６に示すように、まず、電極端子１９Ａの表面の測定点Ｐ１に一方の探針２０Ａを接触させる。次に、電極端子１９Ｂの表面に他方の探針２０Ｂを接触させつつ、電極端子１９Ｂの一方の端から他方の端までＹ方向へ探針２０Ｂを走査させる。この探針２０Ｂの走査の間、検出器２１は、探針２０Ａ，２０Ｂ間の電気伝導を示す量（たとえば、電気抵抗率）のＹ方向に関する分布を測定しこれを内部メモリ（図示せず）に記録する。次に、新たな測定点Ｐ２について以上の測定処理を繰り返し実行する。
その後、全ての測定点Ｐ１，Ｐ２，…，ＰＮ（Ｎは２以上の正整数）について測定処理が終了した後は、検出器２１は、内部メモリに蓄積した電気伝導の分布を読み出しこれらを解析して保護膜１７の欠陥を検出するとともに欠陥箇所を特定する。図７Ａおよび図７Ｂは、それぞれ、或る測定点ＰＫ（Ｋは１〜Ｎの整数）についての電気抵抗率の分布曲線の一例を概略的に示すグラフである。測定点ＰＫに関して保護膜１７に欠陥が無い場合は、図７Ａのグラフに示すように、電気抵抗率の分布は略一定の値を有する一方、測定点ＰＫに関して保護膜１７に一つの欠陥が有る場合は、図７Ｂのグラフに示すように、電気抵抗率の分布は、欠陥箇所に対応する位置ＹＤにおいてピークを形成する。検出器２１は、測定された電気伝導分布中に、図７Ｂに示すピークなどの異常を検出することによって保護膜１７の欠陥を検出することができる。
また、図６に示すように保護膜１７に欠陥４０が存在するときは、２つの探針２０Ａ，２０Ｂの位置に対応して、測定された電気伝導分布に図７Ｂに示すような異常が現れるため、検出器２１は当該欠陥４０の位置の特定が可能である。その後、少なくとも当該欠陥箇所近傍の第２導電層１８の表面上に補修層４１を局所的に成膜することにより、欠陥４０は補修される。
以上の通り、第２の実施例では、保護膜１７の欠陥個所を特定できるため、保護膜１７中の欠陥の位置および数に応じて、補修層４１の成膜範囲や補修の有無を迅速且つ容易に判断することが可能となる。
３．第３の実施例
次に、本発明に係る第３の実施例について説明する。図８は、第３の実施例の有機ＥＬパネル（半導体装置）２を概略的に示す平面図である。図８中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図８を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４（図示せず）が形成されており、この素子形成領域の全体を被覆するように第１導電層１６，保護膜１７および第２導電層１８がこの順で成膜されている。第１導電層１６および第２導電層１８は互いに交差するようにストライプ状に形成されている。第１導電層１６は、絶縁基板１０の一方の周縁部に沿ったＸ方向に所定間隔で配列し且つＸ方向と直交するＹ方向に延びる複数の帯状導電片１６１，１６２，…，１６Ｍから構成されており、第２導電層１８は、絶縁基板１０の他方の周縁部に沿ったＹ方向に所定間隔で配列し且つＸ方向に延びる複数の帯状導電片１８１，１８２，…，１８Ｎから構成されている。
また、素子形成領域外における絶縁基板１０の一方の周縁部上に、第１導電層１６と連続的に接続する電極端子１９Ａが形成され、他方の周縁部上に、第２導電層１８と連続的に接続する電極端子１９Ｂが形成されている。一方の電極端子１９Ａは、絶縁基板１０の一方の周縁部に沿ったＸ方向へ配列する複数の電極片１９Ａ１，１９Ａ２，…１９ＡＭから構成され、電極片１９Ａ１，１９Ａ２，…，１９ＡＭは、それぞれ、帯状導電片１６１，１６２，…，１６Ｍと連続している。他方の電極端子１９Ｂは、他方の周縁部に沿ったＹ方向へ配列する複数の電極片１９Ｂ１，１９Ｂ２，…，１９ＢＮから構成され、電極片１９Ｂ１，１９Ｂ２，…，１９ＢＮは、それぞれ、帯状導電片１８１，１８２，…，１８Ｎと連続している。
第１導電層１６と第２導電層１８との間の電気伝導を測定する際には、図９に示すように、まず、電極片１９Ａ１の表面に一方の探針２０Ａを接触させる。次に、電極片１９Ｂ１の表面に他方の探針２０８を接触させた状態で、検出器２１は、探針２０Ａ，２０Ｂ間の電気伝導を示す量（たとえば、電気抵抗率）を測定しこれを探針２０Ａ，２０Ｂの位置に関連付けて内部メモリ（図示せず）に記録する。次に、他方の探針２０Ｂを電極片１９Ｂ２の表面に移動させ接触させる。かかる状態で、電気伝導を示す量を測定しこれを探針２０Ａ，２０Ｂの位置に関連付けて前記内部メモリに記録する。このようにして、Ｘ方向に配列する電極片１９Ａ１，…，１９ＡＭと、Ｙ方向に配列する電極片１９Ｂ１，…，１９ＢＮとの全ての組み合わせについてＭ×Ｎ個の電気伝導を測定し、その測定結果を内部メモリに蓄積する。
その後、検出器２１は、内部メモリに蓄積したＭ×Ｎ個の測定量を読み出しこれらを解析して保護膜１７の欠陥を検出するとともに欠陥箇所を特定する。具体的には、保護膜１７に欠陥４０があると、当該欠陥箇所を交差する２電極片１９ＡＰ，１９ＢＱ（Ｐは１〜Ｍの整数；Ｑは１〜Ｎの整数）が電気的に導通するか、若しくは両電極片１９ＡＰ，１９ＢＱ間の電気抵抗率が低くなるため、検出器２１は、かかる状態を測定量から検出したときに、２電極片１９ＡＰ，１９ＢＱが交差する領域に保護膜１７の欠陥４０が含まれていると判定し、欠陥箇所を特定することができる。保護膜１７の欠陥４０を検出した後は、少なくとも当該欠陥箇所近傍の第２導電層１８の表面上に補修層４１を局所的に成膜することで欠陥４０は補修される。
以上の通り、第３の実施例では、上記第２の実施例と同様に、保護膜１７の欠陥個所を特定できるため、保護膜１７中の欠陥の位置および数に応じて、補修層４１の成膜範囲や補修の有無を迅速且つ容易に決定することが可能となる。また、第２の実施例と比べると、欠陥個所を容易に特定することが可能である。
４．第４の実施例
次に、本発明に係る第４の実施例について説明する。図１０は、第４の実施例の有機ＥＬパネル（半導体装置）３の断面を概略的に示す図である。図１０中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
この有機ＥＬパネル３は、絶縁基板１０と、この絶縁基板１０上に形成される、第１電極層１１、有機機能層１２および第２電極層１３Ａからなる有機ＥＬ素子（半導体素子）１４Ａとを備えている。第２電極層１３Ａは有機ＥＬ素子１４Ａの最外層を形成する。有機ＥＬパネル３は、さらに、有機ＥＬ素子１４上に、保護膜（パッシベーション膜）１７と導電層１８がこの順で成膜されている。
保護膜１７は、第２電極層１３Ａと導電層１８との間に挟み込まれ、且つ第２電極層１３Ａと導電層１８との間を電気的に絶縁するように形成されている。このように有機ＥＬ素子１４Ａの第２電極層１３Ａを欠陥検出用に使用している点で、本実施例の構造は上記第１の実施例の構造と相違する。
第２電極層１３Ａは、図１０に示されるように、有機ＥＬ素子１４Ａの形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第２電極層１３Ａは、第１の電極端子５０Ａと連続し且つ電気的に接続している。この電極端子５０Ａは、欠陥検出用の探針２０Ａが接触し得る表面積を有している。また、導電層１８は、有機ＥＬ素子１４Ａの形成領域外における絶縁基板１０の他方の周縁部上に延在し、当該周縁部上の導電層１８は、第２の電極端子５０Ｂと連続し且つ電気的に接続している。この電極端子５０Ｂは、欠陥検出用の探針２０Ｂが接触し得る表面積を有している。
図１１は、上記有機ＥＬパネル３を概略的に示す平面図である。図１１を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４Ａ（図示せず）が形成されており、絶縁基板１０の表面に沿って、第２電極層１３Ａがストライプ状に形成されて帯状の導電膜１３Ａ１，１３Ａ２，…，１３ＡＭを構成している。これら導電膜１３Ａ１，１３Ａ２，…，１３ＡＭは、それぞれ、絶縁基板１０の周縁部上に延伸して複数の電極片５０Ａ１，５０Ａ２，…，５０ＡＭと連続している。第１の電極端子５０Ａは、これら電極片５０Ａ１，５０Ａ２，…５０ＡＭによって構成される。また、電極端子５０Ａ上には、保護膜１７および導電層１８がこの順で成膜されている。
なお、図１１に示した例では、導電層１８は、素子形成領域の全体に亘って連続的に形成されている。この代わりに、導電層１８は、帯状の導電膜１３Ａ１，１３Ａ２，…，１３ＡＭと交差するようにストライプ状に形成されてもよい。また、図１１に示した例では第２電極層１３Ａがストライプ状に形成されているが、この代わりに、第２電極層１３Ａが素子形成領域の全体に亘って連続的に形成されてもよい。
以上の構成を有する有機ＥＬパネル３の製造方法の一手順を以下に概説する。
図１０を参照すると、まず、絶縁基板１０上に、第１電極層１１および有機機能層１２をこの順で成膜し、続けて、有機機能層１２の上に導電材料を堆積しパターニングして電極端子５０Ａと導電層１８とを成膜する。その後、第１導電層１６を被覆するように窒化シリコンなどの絶縁材料を堆積して保護膜１７を形成する。さらに、この保護膜１７を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングすることで導電層１８と電極端子５０Ｂとを成膜する。
その後、第２電極層１３Ａと電極端子５０Ａとの間の電気伝導を測定しこれを解析する欠陥検出処理を実行するが、この欠陥検出処理の方法は、上記第１〜第３の実施例の欠陥検出法と略同じであるため、その詳細な説明を省略する。
図１２に示すように保護膜１７に欠陥５１がある場合は、検出器２１は、電極端子５０Ａに当てた探針２０Ａと、電極端子５０Ｂに当てた探針２０Ｂとの間の電気抵抗率などに異常を検出する。かかる場合、次の補修工程において、少なくとも欠陥箇所近傍の導電層１８の表面を被覆するように、金属窒化物などの絶縁材料を導電層１８上に堆積して補修層（パッチ層）５２を成膜する。この結果、図１２に示すように保護膜１７の欠陥５１が補修された有機ＥＬパネル３Ａを提供することができる。
なお、上記補修層５２を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ＥＬパネル３Ａの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板１０に接合すればよい。
以上に説明した通り、第４の実施例では、有機ＥＬ素子１４Ａを構成する第２電極層１３Ａを保護膜１７の欠陥検出に併用しているため、スペース効率の高い有機ＥＬパネルの提供が可能であり、製造工程数が少なくて済むため製造コストの抑制が可能となる。
以上、本発明に係る第１〜第４の実施例について説明した。上記した各実施例の封止構造および製造方法は、有機ＥＬ素子に限らず、レーザダイオードや容量素子などの、保護膜を必要とするあらゆる半導体素子に適用可能である。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【技術分野】
本発明は、有機ＥＬ（エレクトロルミネッセント）素子、発光ダイオードまたは容量素子などの半導体素子の封止構造に関する。
【背景技術】
有機ＥＬパネルは、主に有機材料の発光層を有する有機ＥＬ素子を備えており、有機ＥＬ素子は水分や酸素などに曝されると劣化するため、外気から遮断すべく、有機ＥＬ素子全体を被覆し封止する保護膜（パッシベーション膜）が形成されている。前記保護膜は、封止性能の向上のために、緻密で、不純物の透過に対する阻止性能の高い膜を含むのが一般的である。
この保護膜にクラックやピンホールなどの欠陥があると、当該欠陥を通じて透過した水分や酸素などの不純物が素子構成材料の酸化などを促進させ、有機ＥＬ素子を劣化させる。この種の劣化は、発光面中のダークスポット（非発光点）の発生とその拡大、素子の短寿命化並びに歩留まりの低下を招来してしまうため、保護膜の欠陥の発生をいかに防止するか、欠陥が発生した場合に当該欠陥をいかに補修するかは、重要な課題である。かかる課題を解決するための封止技術は、たとえば、特許文献１（特開２００２−１３４２７０号公報）、特許文献２（特開２００２−１６４１６４号公報）、特許文献３（特開平６−９６８５８号公報）、特許文献４（特開平１０−３１２８８３号公報）、特許文献５（特開２００２−２６０８４６号公報）および特許文献６（特開２００２−３２９７２０号公報）に開示されている。
また、製造工程で発生した保護膜の欠陥を検出する技術も、歩留まりの向上を図り欠陥を補修するために重要である。保護膜に生じた欠陥を目視や画像処理で検出することは可能ではあるが、目視や画像処理では、予期しない欠陥や保護膜の表面に現れない欠陥などを正確に検出することが難しく、検出精度に限界がある。
以上の状況などに鑑みて本発明の主な目的は、有機ＥＬ素子などの半導体素子を封止する保護膜に生じた欠陥を高精度に検出せしめる封止構造を有する半導体装置およびその製造方法を提供する点にある。
【発明の開示】
上記目的を達成すべく、本発明は、基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、前記保護膜の裏面と接する第１導電層と、前記保護膜の表面と接する第２導電層と、を備えることを特徴としている。
また、他の発明は、基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、（ａ）第１導電層を形成するステップと、（ｂ）前記第１導電層上に、前記半導体素子を被覆する保護膜を形成するステップと、（ｃ）前記保護膜上に第２導電層を形成するステップと、（ｄ）前記第１導電層と前記第２導電層との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴としている。
【図面の簡単な説明】
図１は、本発明に係る第１の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図２は、有機ＥＬ素子を構成する有機機能層の一例を概略的に示す断面図である。
図３は、第１の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図４は、保護膜の欠陥が補修された有機ＥＬパネルの断面を概略的に示す図である。
図５は、本発明に係る第２の実施例の有機ＥＬパネルを概略的に示す平面図である。
図６は、第２の実施例の有機ＥＬパネルを概略的に示す平面図である。
図７Ａおよび図７Ｂは、第２の実施例の欠陥検出処理を説明するグラフである。
図８は、本発明に係る第３の実施例の有機ＥＬパネルを概略的に示す平面図である。
図９は、第３の実施例の有機ＥＬパネルを概略的に示す平面図である。
図１０は、本発明に係る第４の実施例の有機ＥＬパネルの断面を概略的に示す図である。
図１１は、第４の実施例の有機ＥＬパネルを概略的に示す平面図である。
図１２は、保護膜の欠陥が補修された有機ＥＬパネルの断面を概略的に示す図である。
発明を実施するための形態
以下、本発明に係る種々の実施例について説明する。
１．第１の実施例
図１は、本発明に係る第１の実施例の有機ＥＬパネル（半導体装置）１の断面を概略的に示す図である。この有機ＥＬパネル１は、絶縁基板１０と、この絶縁基板１０上に形成される、第１電極層１１、有機機能層１２および第２電極層１３からなる有機ＥＬ素子（半導体素子）１４とを備えている。絶縁基板１０としては、たとえば、ガラス基板、あるいはポリカーボネートなどを基材とした可撓性のプラスチック基板を用いることができる。
また、有機ＥＬパネル１は、有機ＥＬ素子１４上に、電気絶縁性の絶縁膜１５、第１導電層１６、保護膜（パッシベーション膜）１７および第２導電層１８をこの順で積層して構成されている。第１導電層１６は保護膜１７の裏面（内側の面）と接するように、第２導電層１８は保護膜１７の表面（外側の面）と接するように、それぞれ形成されている。
保護膜１７は、水分や酸素などの不純物の有機ＥＬ素子１４への浸透を阻止する単層または複数層の膜からなり、第１導電層１６と第２導電層１８とに挟み込まれ、且つ第１導電層１６と第２導電層１８との間を電気的に絶縁するように形成されている。保護膜１７の構成材料としては、たとえば、酸化シリコン（ＳｉＯ２）などの金属酸化物、シリコン窒化物などの金属窒化物、窒化酸化シリコン（ＳｉＯＮ）などの金属窒化酸化物、またはポリイミド系樹脂などの有機絶縁材料が挙げられる。このような膜材料を、真空蒸着法，スピンコート法，スパッタリング法，プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着）法，レーザＣＶＤ法，熱ＣＶＤ法，イオンプレーティング法またはスピンコート法などの製法により堆積して保護膜１７を形成することができる。
特に、第１導電層１６との密着性を向上させ、ピンホールの少ない保護膜１７を形成するには、イオンプレーティング法またはＣＶＤ法を採用するのが好ましい。また、ピンホールの少ない緻密な膜を均一に且つ一定の膜厚で形成するには、ポリパラキシリレン，ポリモノクロロパラキシリレン，ポリジクロロパラキシリレンまたはポリモノブロムパラキシリレンなどのポリパラキシレン系樹脂を用いて、ＣＶＤ法により保護膜１７を成膜することも好ましい。
さらに、保護膜１７は、防湿性能の向上の観点から、酸化カルシウム，酸化バリウムなどのアルカリ金属酸化物、またはイソシアネート基を有する有機物などの水分吸収膜を含むのが好ましい。
第１導電層１６と第２導電層１８の構成材料としては、アルミニウム（Ａｌ），銀（Ａｇ），銅（Ｃｕ），金（Ａｕ），白金（Ｐｔ），パラジウム（Ｐｄ），クロム（Ｃｒ），モリブデン（Ｍｏ），チタン（Ｔｉ）およびニッケル（Ｎｉ）などの金属材料のうちから選択した一種若しくは二種以上からなる合金、またはＩＴＯ（酸化インジウム錫；Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ），ＩＺＯ（酸化亜鉛；Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）若しくは酸化スズなどの透明導電材料、またはポリチオフェン若しくはポリアニリンなどの導電性高分子材料が挙げられる。特に、後述する保護膜１７の欠陥検出を精度良く行う観点からは、高い電気伝導率を持つ金属材料や透明導電材料を選択するのが好ましい。
第１導電層１６は、図１に示されるように、有機ＥＬ素子１４の形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第１導電層１６は、第１の電極端子１９Ａと連続し且つ電気的に接続している。この第１の電極端子１９Ａは、欠陥検出用の金属製の探針（プローブ）２０Ａが接触し得る表面積を有している。また、第２導電層１８も、有機ＥＬ素子１４の形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第２導電層１８は、第１の電極端子１９Ｂと連続し且つ電気的に接続している。この電極端子１９Ｂも、欠陥検出用の金属製の探針（プローブ）２０Ｂが接触し得る表面積を有している。第１および第２の探針２０Ａ，２０Ｂは、欠陥検出処理を実行する検出器２１と接続されている。欠陥検出処理については後述する。
絶縁膜１５は、有機ＥＬ素子１４と第１導電層１６とを電気的に絶縁する膜であれば良く、絶縁膜１５の構成材料およびその製法は特に制限されない。ただし、絶縁膜１５の成膜工程において、下方の素子構造に与えるダメージをできるだけ小さくし得る膜材料を選択することが好ましい。また、スパッタリング法，真空蒸着法，ＣＶＤ法，スピンコート法またはスクリーン印刷法などの製法により絶縁膜１５を形成することができる。
有機ＥＬ素子１４を構成する第１電極層１１と第２電極層１３の電極パターンは図に明示されていないが、第１電極層１１と第２電極層１３は、互いに直交するように帯状に形成されていてもよい。第１電極層１１は、有機機能層１２への正孔注入の観点から大きな仕事関数を有する陽極材料からなることが好ましい。たとえば、ＩＴＯ（酸化インジウム・錫；Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（酸化亜鉛；Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）または酸化スズなどの導電性金属酸化物の陽極材料を、真空蒸着法、スパッタリング法、イオンプレーティング法または気相成長法などによって絶縁基板１０上に堆積し、レジストをマスクとしてパターニングすることで第１電極層１１を形成することができる。また、第２電極層１３は、有機機能層１２への電子注入の観点から小さな仕事関数を有し且つ化学的に比較的安定している陰極材料からなることが好ましい。たとえば、ＭｇＡｇ合金、マグネシウム、アルミニウムまたはアルミニウム合金などの陰極材料を真空蒸着法などにより有機機能層１２の上に成膜しパターニングすることで第２電極層１３を形成することができる。
なお、本実施例では、第１電極層１１が有機機能層１２に正孔を注入する陽極として、第２電極層１３が有機機能層１２に電子を注入する陰極としてそれぞれ説明されているが、この代わりに、第１電極層１１を陰極とし、第２電極層１３を陽極としてもよい。
次に、図２は、有機機能層１２の一例を概略的に示す断面図である。図２を参照すると、有機機能層１２は、絶縁基板１０上の第１電極層１１の上に、正孔注入層３０，正孔輸送層３１，発光層３２および電子注入層３３をこの順で積層して構成される。電子注入層３３上には、第２電極層１３が形成されている。外部からの電圧により第１電極層１１から正孔が注入され第２電極層１３から電子が注入されると、正孔と電子は有機機能層１２中を移動し、発光層３２において所定の確率で再結合する。再結合のエネルギーは、発光層３２を構成する有機分子の一重項励起状態および三重項励起状態のうち一方または双方を介して放出され、蛍光もしくはりん光、または蛍光とりん光の双方が発せられることとなる。正孔注入層３０および正孔輸送層３１の構成材料としては、銅フタロシアニンおよびＴＰＤ（トリフェニルアミンの２量体）、または、ポリチオフェンおよびポリアニリンを採用できる。また、発光層３２を構成する発光材料としては、Ａｌｑ３（アルミキノリノール錯体）、ＢＡｌｑ１（アルミキノリノール錯体）、ＤＰＶＢｉ（ジスチリルアリーレン誘導体）、ＥＭ２（オキサジアゾール誘導体）、ＢＭＡ−ｎＴ（オリゴチオフェン誘導体；ｎは正整数）などが挙げられる。そして電子注入層３３の構成材料としてはＬｉ２Ｏ（酸化リチウム）などが挙げられる。
なお、上記有機機能層１２は４層型素子であるが、この代わりに、有機機能層１２が、発光層３２のみからなる単層型素子、または発光層３２と正孔輸送層３１と正孔注入層３０とからなる３層型素子でもよい。
また、有機ＥＬパネル１は、図１に示される構成要素の他に、有機ＥＬ素子１４を分断する複数の隔壁、ＴＦＴ（薄膜トランジスタ）およびキャパシタなどを含む駆動回路といった図示されない構成要素を含んでもよい。
以上の構成を有する有機ＥＬパネル１の製造方法の一手順を以下に概説する。
図１を参照すると、まず、絶縁基板１０上に、第１電極層１１，有機機能層１２および第２電極層１３をこの順で形成することで絶縁基板１０上の素子形成領域に有機ＥＬ素子１４を形成する。次いで、有機ＥＬ素子１４の上に金属窒化膜などの絶縁材料を用いて絶縁膜１５を形成する。
その後、有機ＥＬ素子１４および絶縁膜１５を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングする。この結果、電極端子１９Ａと第１導電層１６とが形成される。続けて、ＣＶＤ法により、第１導電層１６を被覆するように窒化シリコンなどの絶縁材料を堆積することで保護膜１７を形成する。さらに、この保護膜１７を被覆するように、蒸着法またはスパッタリング法などによリアルミニウムなどの金属材料を堆積しパターニングして第２導電層１８と電極端子１９Ｂとを形成する。
その後、保護膜１７の欠陥検出処理を実行する。具体的には、図１に示されるように、一方の探針２０Ａを電極端子１９Ａに接触させ、他方の探針２０Ｂを電極端子１９Ｂに接触させる。かかる状態で、検出器２１は、電極端子１９Ａ，１９Ｂに電位差を与えて電極端子１９Ａ，１９Ｂの間の電気抵抗率などの電気伝導を測定し、その測定結果に基づいて保護膜１７の欠陥を検出するのである。図３に示すように保護膜１７に欠陥４０がある場合は、当該欠陥４０を介して第１導電層１６と第２導電層１８とが電気的に導通する一方、図１に示すように保護膜１７に欠陥が無い場合は、第１導電層１６と第２導電層１８とは電気的にほとんど導通せず、両層間の電気伝導度は低く、両層間の電気抵抗率は高い。よって、検出器２１は、電極端子１９Ａ，１９Ｂの間に電気伝導が生じていると判断した場合は、保護膜１７に欠陥有りと判定する一方、電極端子１９Ａ，１９Ｂの間に電気伝導が生じていないと判断した場合は、保護膜１７に欠陥無しと判定する。たとえば、測定した電気抵抗率が予め設定した値を超えている場合は、保護膜１７にピンホールなどの欠陥が無いと判定し、前記電気抵抗率が設定した値以下の場合は、保護膜１７に欠陥があると判定することができる。その欠陥の有無の判定結果は、ＬＥＤ表示器などに表示される。
このような欠陥検出処理により、保護膜１７の欠陥を高精度に検出することが可能である。また、上記欠陥検出処理を有機ＥＬパネル１の製造工程に組み入れることで不良品を早期に発見することができるため、信頼性の高い有機ＥＬパネル１の提供が可能となる。
上記欠陥検出処理で保護膜１７の欠陥が検出されたときは、次の補修工程において、少なくとも欠陥個所付近の第２導電層１８の凹凸状の表面を平坦化した後に、バリア性の高い絶縁材料を欠陥個所付近の第２導電層１８の上に堆積し、図４に示すような補修層（パッチ層）４１を成膜する。具体的には、ＣＶＤ法などのドライプロセスでパレリンなどの樹脂膜を成膜するか、或いは、ウェットプロセスで光硬化性または熱硬化性の樹脂を塗布し硬化させることで欠陥個所付近の凹凸状の表面を平坦化し、その後、その平坦化した表面上に窒化シリコンなどのバリア性の高い絶縁材料を堆積することができる。
なお、前記補修層４１は、有機ＥＬパネル１の素子形成領域の全体に亘って成膜してもよいし、若しくは、欠陥個所付近の第２導電層１８の表面のみを局所的に被覆するように補修層４１を成膜しても構わない。たとえば、真空蒸着法やスパッタリング法などの成膜工程において、孔またはノズルが設けられた遮蔽板を有機ＥＬパネル１の前面に配設し、この遮蔽板をマスクとして、欠陥箇所付近の領域のみに局所的に膜材料を堆積させることが可能である。
前記補修工程により、図４に示すように保護膜１７の欠陥４０が補修された有機ＥＬパネル１Ａを提供できるため、歩留まりが向上し、有機ＥＬ素子の劣化を予防し且つ寿命の長い有機ＥＬパネル１を提供することが可能となる。
なお、上記補修層４１を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ＥＬパネル１Ａの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板１０に接合すればよい。
２．第２の実施例
次に、本発明に係る第２の実施例について説明する。図５は、第２の実施例の有機ＥＬパネル（半導体装置）１を概略的に示す平面図である。図５中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図５を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４（図示せず）が形成されており、この素子形成領域の全体を被覆するように第１導電層１６，保護膜１７および第２導電層１８がこの順で成膜されている。素子形成領域外における絶縁基板１０の一方の周縁部上に、一方の電極端子１９Ａが当該周縁部に沿ったＸ方向に帯状に形成されており、素子形成領域外における絶縁基板１０の他方の周縁部上には、他方の電極端子１９Ｂが当該周縁部に沿ったＹ方向すなわちＸ方向と直交する方向に帯状に形成されている。
第１導電層１６と第２導電層１８との間の電気伝導を測定する際には、図６に示すように、まず、電極端子１９Ａの表面の測定点Ｐ１に一方の探針２０Ａを接触させる。次に、電極端子１９Ｂの表面に他方の探針２０Ｂを接触させつつ、電極端子１９Ｂの一方の端から他方の端までＹ方向へ探針２０Ｂを走査させる。この探針２０Ｂの走査の間、検出器２１は、探針２０Ａ，２０Ｂ間の電気伝導を示す量（たとえば、電気抵抗率）のＹ方向に関する分布を測定しこれを内部メモリ（図示せず）に記録する。次に、新たな測定点Ｐ２について以上の測定処理を繰り返し実行する。
その後、全ての測定点Ｐ１，Ｐ２，…，ＰＮ（Ｎは２以上の正整数）について測定処理が終了した後は、検出器２１は、内部メモリに蓄積した電気伝導の分布を読み出しこれらを解析して保護膜１７の欠陥を検出するとともに欠陥箇所を特定する。図７Ａおよび図７Ｂは、それぞれ、或る測定点ＰＫ（Ｋは１〜Ｎの整数）についての電気抵抗率の分布曲線の一例を概略的に示すグラフである。測定点ＰＫに関して保護膜１７に欠陥が無い場合は、図７Ａのグラフに示すように、電気抵抗率の分布は略一定の値を有する一方、測定点ＰＫに関して保護膜１７に一つの欠陥が有る場合は、図７Ｂのグラフに示すように、電気抵抗率の分布は、欠陥箇所に対応する位置ＹＤにおいてピークを形成する。検出器２１は、測定された電気伝導分布中に、図７Ｂに示すピークなどの異常を検出することによって保護膜１７の欠陥を検出することができる。
また、図６に示すように保護膜１７に欠陥４０が存在するときは、２つの探針２０Ａ，２０Ｂの位置に対応して、測定された電気伝導分布に図７Ｂに示すような異常が現れるため、検出器２１は当該欠陥４０の位置の特定が可能である。その後、少なくとも当該欠陥箇所近傍の第２導電層１８の表面上に補修層４１を局所的に成膜することにより、欠陥４０は補修される。
以上の通り、第２の実施例では、保護膜１７の欠陥個所を特定できるため、保護膜１７中の欠陥の位置および数に応じて、補修層４１の成膜範囲や補修の有無を迅速且つ容易に判断することが可能となる。
３．第３の実施例
次に、本発明に係る第３の実施例について説明する。図８は、第３の実施例の有機ＥＬパネル（半導体装置）２を概略的に示す平面図である。図８中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図８を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４（図示せず）が形成されており、この素子形成領域の全体を被覆するように第１導電層１６，保護膜１７および第２導電層１８がこの順で成膜されている。第１導電層１６および第２導電層１８は互いに交差するようにストライプ状に形成されている。第１導電層１６は、絶縁基板１０の一方の周縁部に沿ったＸ方向に所定間隔で配列し且つＸ方向と直交するＹ方向に延びる複数の帯状導電片１６１，１６２，…，１６Ｍから構成されており、第２導電層１８は、絶縁基板１０の他方の周縁部に沿ったＹ方向に所定間隔で配列し且つＸ方向に延びる複数の帯状導電片１８１，１８２，…，１８Ｎから構成されている。
また、素子形成領域外における絶縁基板１０の一方の周縁部上に、第１導電層１６と連続的に接続する電極端子１９Ａが形成され、他方の周縁部上に、第２導電層１８と連続的に接続する電極端子１９Ｂが形成されている。一方の電極端子１９Ａは、絶縁基板１０の一方の周縁部に沿ったＸ方向へ配列する複数の電極片１９Ａ１，１９Ａ２，…１９ＡＭから構成され、電極片１９Ａ１，１９Ａ２，…，１９ＡＭは、それぞれ、帯状導電片１６１，１６２，…，１６Ｍと連続している。他方の電極端子１９Ｂは、他方の周縁部に沿ったＹ方向へ配列する複数の電極片１９Ｂ１，１９Ｂ２，…，１９ＢＮから構成され、電極片１９Ｂ１，１９Ｂ２，…，１９ＢＮは、それぞれ、帯状導電片１８１，１８２，…，１８Ｎと連続している。
第１導電層１６と第２導電層１８との間の電気伝導を測定する際には、図９に示すように、まず、電極片１９Ａ１の表面に一方の探針２０Ａを接触させる。次に、電極片１９Ｂ１の表面に他方の探針２０８を接触させた状態で、検出器２１は、探針２０Ａ，２０Ｂ間の電気伝導を示す量（たとえば、電気抵抗率）を測定しこれを探針２０Ａ，２０Ｂの位置に関連付けて内部メモリ（図示せず）に記録する。次に、他方の探針２０Ｂを電極片１９Ｂ２の表面に移動させ接触させる。かかる状態で、電気伝導を示す量を測定しこれを探針２０Ａ，２０Ｂの位置に関連付けて前記内部メモリに記録する。このようにして、Ｘ方向に配列する電極片１９Ａ１，…，１９ＡＭと、Ｙ方向に配列する電極片１９Ｂ１，…，１９ＢＮとの全ての組み合わせについてＭ×Ｎ個の電気伝導を測定し、その測定結果を内部メモリに蓄積する。
その後、検出器２１は、内部メモリに蓄積したＭ×Ｎ個の測定量を読み出しこれらを解析して保護膜１７の欠陥を検出するとともに欠陥箇所を特定する。具体的には、保護膜１７に欠陥４０があると、当該欠陥箇所を交差する２電極片１９ＡＰ，１９ＢＱ（Ｐは１〜Ｍの整数；Ｑは１〜Ｎの整数）が電気的に導通するか、若しくは両電極片１９ＡＰ，１９ＢＱ間の電気抵抗率が低くなるため、検出器２１は、かかる状態を測定量から検出したときに、２電極片１９ＡＰ，１９ＢＱが交差する領域に保護膜１７の欠陥４０が含まれていると判定し、欠陥箇所を特定することができる。保護膜１７の欠陥４０を検出した後は、少なくとも当該欠陥箇所近傍の第２導電層１８の表面上に補修層４１を局所的に成膜することで欠陥４０は補修される。
以上の通り、第３の実施例では、上記第２の実施例と同様に、保護膜１７の欠陥個所を特定できるため、保護膜１７中の欠陥の位置および数に応じて、補修層４１の成膜範囲や補修の有無を迅速且つ容易に決定することが可能となる。また、第２の実施例と比べると、欠陥個所を容易に特定することが可能である。
４．第４の実施例
次に、本発明に係る第４の実施例について説明する。図１０は、第４の実施例の有機ＥＬパネル（半導体装置）３の断面を概略的に示す図である。図１０中、図１に示した符号と同一符号を付された構成要素は、上記第１の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
この有機ＥＬパネル３は、絶縁基板１０と、この絶縁基板１０上に形成される、第１電極層１１、有機機能層１２および第２電極層１３Ａからなる有機ＥＬ素子（半導体素子）１４Ａとを備えている。第２電極層１３Ａは有機ＥＬ素子１４Ａの最外層を形成する。有機ＥＬパネル３は、さらに、有機ＥＬ素子１４上に、保護膜（パッシベーション膜）１７と導電層１８がこの順で成膜されている。
保護膜１７は、第２電極層１３Ａと導電層１８との間に挟み込まれ、且つ第２電極層１３Ａと導電層１８との間を電気的に絶縁するように形成されている。このように有機ＥＬ素子１４Ａの第２電極層１３Ａを欠陥検出用に使用している点で、本実施例の構造は上記第１の実施例の構造と相違する。
第２電極層１３Ａは、図１０に示されるように、有機ＥＬ素子１４Ａの形成領域外における絶縁基板１０の周縁部上に延在しており、当該周縁部上の第２電極層１３Ａは、第１の電極端子５０Ａと連続し且つ電気的に接続している。この電極端子５０Ａは、欠陥検出用の探針２０Ａが接触し得る表面積を有している。また、導電層１８は、有機ＥＬ素子１４Ａの形成領域外における絶縁基板１０の他方の周縁部上に延在し、当該周縁部上の導電層１８は、第２の電極端子５０Ｂと連続し且つ電気的に接続している。この電極端子５０Ｂは、欠陥検出用の探針２０Ｂが接触し得る表面積を有している。
図１１は、上記有機ＥＬパネル３を概略的に示す平面図である。図１１を参照すると、絶縁基板１０上の素子形成領域に有機ＥＬ素子１４Ａ（図示せず）が形成されており、絶縁基板１０の表面に沿って、第２電極層１３Ａがストライプ状に形成されて帯状の導電膜１３Ａ１，１３Ａ２，…，１３ＡＭを構成している。これら導電膜１３Ａ１，１３Ａ２，…，１３ＡＭは、それぞれ、絶縁基板１０の周縁部上に延伸して複数の電極片５０Ａ１，５０Ａ２，…，５０ＡＭと連続している。第１の電極端子５０Ａは、これら電極片５０Ａ１，５０Ａ２，…５０ＡＭによって構成される。また、電極端子５０Ａ上には、保護膜１７および導電層１８がこの順で成膜されている。
なお、図１１に示した例では、導電層１８は、素子形成領域の全体に亘って連続的に形成されている。この代わりに、導電層１８は、帯状の導電膜１３Ａ１，１３Ａ２，…，１３ＡＭと交差するようにストライプ状に形成されてもよい。また、図１１に示した例では第２電極層１３Ａがストライプ状に形成されているが、この代わりに、第２電極層１３Ａが素子形成領域の全体に亘って連続的に形成されてもよい。
以上の構成を有する有機ＥＬパネル３の製造方法の一手順を以下に概説する。
図１０を参照すると、まず、絶縁基板１０上に、第１電極層１１および有機機能層１２をこの順で成膜し、続けて、有機機能層１２の上に導電材料を堆積しパターニングして電極端子５０Ａと導電層１８とを成膜する。その後、第１導電層１６を被覆するように窒化シリコンなどの絶縁材料を堆積して保護膜１７を形成する。さらに、この保護膜１７を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングすることで導電層１８と電極端子５０Ｂとを成膜する。
その後、第２電極層１３Ａと電極端子５０Ａとの間の電気伝導を測定しこれを解析する欠陥検出処理を実行するが、この欠陥検出処理の方法は、上記第１〜第３の実施例の欠陥検出法と略同じであるため、その詳細な説明を省略する。
図１２に示すように保護膜１７に欠陥５１がある場合は、検出器２１は、電極端子５０Ａに当てた探針２０Ａと、電極端子５０Ｂに当てた探針２０Ｂとの間の電気抵抗率などに異常を検出する。かかる場合、次の補修工程において、少なくとも欠陥箇所近傍の導電層１８の表面を被覆するように、金属窒化物などの絶縁材料を導電層１８上に堆積して補修層（パッチ層）５２を成膜する。この結果、図１２に示すように保護膜１７の欠陥５１が補修された有機ＥＬパネル３Ａを提供することができる。
なお、上記補修層５２を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ＥＬパネル３Ａの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板１０に接合すればよい。
以上に説明した通り、第４の実施例では、有機ＥＬ素子１４Ａを構成する第２電極層１３Ａを保護膜１７の欠陥検出に併用しているため、スペース効率の高い有機ＥＬパネルの提供が可能であり、製造工程数が少なくて済むため製造コストの抑制が可能となる。
以上、本発明に係る第１〜第４の実施例について説明した。上記した各実施例の封止構造および製造方法は、有機ＥＬ素子に限らず、レーザダイオードや容量素子などの、保護膜を必要とするあらゆる半導体素子に適用可能である。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、
前記保護膜の裏面と接する第１導電層と、
前記保護膜の表面と接する第２導電層と、
を備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記半導体素子上に形成された電気絶縁性の絶縁膜をさらに備え、前記絶縁膜上に前記第１導電層が形成されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、前記半導体素子は、最外層をなす電極層を前記第１導電層として含むことを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、前記第１導電層および前記第２導電層のうちの少なくとも一方がストライプ状に形成されていることを特徴とする半導体装置。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、前記第１導電層および前記第２導電層は互いに交差するようにストライプ状に形成されていることを特徴とする半導体装置。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の半導体装置であって、前記第１導電層に接続する第１の電極端子と、前記第２導電層に接続する第２の電極端子とを備えることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、前記第１および第２の電極端子は、前記半導体素子の形成領域外における前記基板の周縁部上に設けられていることを特徴とする半導体装置。
【請求項８】
請求項６または請求項７記載の半導体装置であって、前記第１の電極端子および前記第２の電極端子のうちの少なくとも一方は、前記基板の周縁部に沿って所定間隔で配列する複数の電極片からなることを特徴とする半導体装置。
【請求項９】
請求項１から請求項８のうちのいずれか１項に記載の半導体装置であって、前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置。
【請求項１０】
基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、
（ａ）第１導電層を形成するステップと、
（ｂ）前記第１導電層上に、前記半導体素子を被覆する保護膜を形成するステップと、
（ｃ）前記保護膜上に第２導電層を形成するステップと、
（ｄ）前記第１導電層と前記第２導電層との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、前記ステップ（ｄ）で前記保護膜の欠陥を検出した後は、少なくとも前記保護膜の欠陥個所近傍の前記第２導電層の表面を被覆する補修層を形成するステップ、をさらに備えることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０または請求項１１記載の半導体装置の製造方法であって、前記半導体素子上に電気絶縁性の絶縁膜を形成するステップ、をさらに備え、前記ステップ（ａ）において、前記第１導電層は前記絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０または請求項１１記載の半導体装置の製造方法であって、前記半導体素子は、最外層をなす電極層を前記第１導電層として含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０から請求項１３のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）において、前記第１導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０から請求項１４のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ｃ）において、前記第２導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０から請求項１３のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）および（ｃ）は、前記第１導電層および前記第２導電層を互いに交差するようにストライプ状に形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１０から請求項１６のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）は、前記第１導電層に接続する第１の電極端子を形成する工程を含み、前記ステップ（ｃ）は、前記第２導電層に接続する第２の電極端子を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法であって、前記ステップ（ｄ）は、前記第１の電極端子および前記第２の電極端子のうちの一方の表面に第１の探針を接触させる一方、前記第１の電極端子および前記第２の電極端子のうちの他方の表面に第２の探針を接触させつつ走査したときに、前記第１および第２の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥箇所を特定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１７記載の半導体装置の製造方法であって、前記ステップ（ｄ）は、前記第１の電極端子および前記第２の電極端子のうちの一方の表面に第１の探針を接触させる一方、前記第１の電極端子および前記第２の電極端子のうちの他方の表面上の所定の複数の点に第２の探針を順次接触させたときに、前記第１および第２の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥個所を特定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１７から請求項１９のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）および（ｃ）において、前記第１および第２の電極端子は、それぞれ、前記半導体素子の形成領域外における前記基板の周縁部上に設けられることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１７から請求項２０のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第１の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１７から請求項２１のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ｃ）は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第２の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１０から請求項２２のうちのいずれか１項に記載の半導体装置の製造方法であって、前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置の製造方法。
【請求項１】
基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、
前記保護膜の裏面と接する第１導電層と、
前記保護膜の表面と接する第２導電層と、
を備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記半導体素子上に形成された電気絶縁性の絶縁膜をさらに備え、前記絶縁膜上に前記第１導電層が形成されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、前記半導体素子は、最外層をなす電極層を前記第１導電層として含むことを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、前記第１導電層および前記第２導電層のうちの少なくとも一方がストライプ状に形成されていることを特徴とする半導体装置。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、前記第１導電層および前記第２導電層は互いに交差するようにストライプ状に形成されていることを特徴とする半導体装置。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の半導体装置であって、前記第１導電層に接続する第１の電極端子と、前記第２導電層に接続する第２の電極端子とを備えることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、前記第１および第２の電極端子は、前記半導体素子の形成領域外における前記基板の周縁部上に設けられていることを特徴とする半導体装置。
【請求項８】
請求項６または請求項７記載の半導体装置であって、前記第１の電極端子および前記第２の電極端子のうちの少なくとも一方は、前記基板の周縁部に沿って所定間隔で配列する複数の電極片からなることを特徴とする半導体装置。
【請求項９】
請求項１から請求項８のうちのいずれか１項に記載の半導体装置であって、前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置。
【請求項１０】
基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、
（ａ）第１導電層を形成するステップと、
（ｂ）前記第１導電層上に、前記半導体素子を被覆する保護膜を形成するステップと、
（ｃ）前記保護膜上に第２導電層を形成するステップと、
（ｄ）前記第１導電層と前記第２導電層との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、前記ステップ（ｄ）で前記保護膜の欠陥を検出した後は、少なくとも前記保護膜の欠陥個所近傍の前記第２導電層の表面を被覆する補修層を形成するステップ、をさらに備えることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０または請求項１１記載の半導体装置の製造方法であって、前記半導体素子上に電気絶縁性の絶縁膜を形成するステップ、をさらに備え、前記ステップ（ａ）において、前記第１導電層は前記絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０または請求項１１記載の半導体装置の製造方法であって、前記半導体素子は、最外層をなす電極層を前記第１導電層として含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０から請求項１３のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）において、前記第１導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０から請求項１４のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ｃ）において、前記第２導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０から請求項１３のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）および（ｃ）は、前記第１導電層および前記第２導電層を互いに交差するようにストライプ状に形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１０から請求項１６のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）は、前記第１導電層に接続する第１の電極端子を形成する工程を含み、前記ステップ（ｃ）は、前記第２導電層に接続する第２の電極端子を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法であって、前記ステップ（ｄ）は、前記第１の電極端子および前記第２の電極端子のうちの一方の表面に第１の探針を接触させる一方、前記第１の電極端子および前記第２の電極端子のうちの他方の表面に第２の探針を接触させつつ走査したときに、前記第１および第２の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥箇所を特定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１７記載の半導体装置の製造方法であって、前記ステップ（ｄ）は、前記第１の電極端子および前記第２の電極端子のうちの一方の表面に第１の探針を接触させる一方、前記第１の電極端子および前記第２の電極端子のうちの他方の表面上の所定の複数の点に第２の探針を順次接触させたときに、前記第１および第２の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥個所を特定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１７から請求項１９のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）および（ｃ）において、前記第１および第２の電極端子は、それぞれ、前記半導体素子の形成領域外における前記基板の周縁部上に設けられることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１７から請求項２０のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ａ）は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第１の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１７から請求項２１のうちのいずれか１項に記載の半導体装置の製造方法であって、前記ステップ（ｃ）は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第２の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１０から請求項２２のうちのいずれか１項に記載の半導体装置の製造方法であって、前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置の製造方法。
【国際公開番号】ＷＯ２００５／０７１７４６
【国際公開日】平成１７年８月４日（２００５．８．４）
【発行日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００５−５１７３０５（Ｐ２００５−５１７３０５）
【国際出願番号】ＰＣＴ／ＪＰ２００５／０００９３４
【国際出願日】平成１７年１月１９日（２００５．１．１９）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【Ｆターム（参考）】
【国際公開日】平成１７年８月４日（２００５．８．４）
【発行日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【国際出願番号】ＰＣＴ／ＪＰ２００５／０００９３４
【国際出願日】平成１７年１月１９日（２００５．１．１９）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【Ｆターム（参考）】
[ Back to top ]