半導体装置の製造方法
【課題】ビアの密度の変動による上部配線の厚さの変動を低減し、歩留りや信頼性の高い半導体装置を提供することを目的としている。
【解決手段】埋め込みプラグ１０７を形成後、埋め込みプラグ１０７を成長させるか、もしくは、埋め込みプラグ１０７の表面に貼り付けプラグを形成することにより、ビアの密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差が緩和もしくは解消され、反射防止膜１０８厚を一定とすることができるので、ビアの密度の変動により上部配線の厚さが変動する現象を低減することができ、歩留りや信頼性の高い半導体装置を提供することができる。
【解決手段】埋め込みプラグ１０７を形成後、埋め込みプラグ１０７を成長させるか、もしくは、埋め込みプラグ１０７の表面に貼り付けプラグを形成することにより、ビアの密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差が緩和もしくは解消され、反射防止膜１０８厚を一定とすることができるので、ビアの密度の変動により上部配線の厚さが変動する現象を低減することができ、歩留りや信頼性の高い半導体装置を提供することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビア密度の異なる領域を有する半導体装置の製造方法における、ビア及び上部配線の形成方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化に伴い、配線抵抗の低減が重要な課題となっている。配線抵抗を低減するために、比抵抗の低い銅を配線の材料として用いる方法が実用化されている。
銅を材料とする配線構造を製造する方法としては、（１）シングルダマシン法と（２）デュアルダマシン法の２つが提案されているが、後者の方が製造工数が少ないため広く受け入れられている。以下、デュアルダマシン法による半導体装置の製造方法を、図面を参照しながら説明する。
【０００３】
図４３〜５０は、デュアルダマシン法による従来の半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【０００４】
まず、図４３に示すように、第１絶縁膜１の内部に下部配線２を形成する。
次に、図４４に示すように、第１絶縁膜１および下部配線２の表面に保護膜３および第２絶縁膜４を順に堆積した後に、リソグラフィーおよびドライエッチングにより、第２絶縁膜４の内部にビア５を形成する。
【０００５】
次に、図４５に示すように、第２絶縁膜４の表面に埋め込み用レジスト６を塗布する。これにより、ビア５の内部も埋め込み用レジスト６により埋め込まれる。
次に、図４６に示すように、ドライエッチングにより、第２絶縁膜４の表面の埋め込み用レジスト６を除去する。これにより、埋め込み用レジスト６はビア５の内部にのみ残存するため、埋め込みプラグ７が形成される。
【０００６】
次に、図４７に示すように、第２絶縁膜４および埋め込みプラグ７の表面に反射防止膜８および加工用レジスト９を塗布する。
次に、図４８に示すように、リソグラフィーおよびドライエッチングにより、第２絶縁膜４の内部に配線溝１０を形成する。
【０００７】
次に、図４９に示すように、アッシングにより、反射防止膜８および加工用レジスト９を除去した後、ドライエッチングにより、ビア５の底部に露出した埋め込みプラグ７および保護膜３を除去する。
【０００８】
最後に、ビア５および配線溝１０を金属膜で埋め込むことにより、図５０に示すように、下部配線２、ビア５および上部配線１１から成る、配線構造が形成される（例えば、特許文献１参照）。
【特許文献１】特開２０００−１８８３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の技術による半導体装置の製造方法には、下記のような問題がある。
図４５の（ａ）および（ｂ）は、ビア５の密度が低い領域と高い領域で、埋め込み用レジスト６を塗布した後の状態を比較したものである。この図に示されているように、第２絶縁膜４の表面の埋め込み用レジスト６は、ビア５の密度が低い領域に比べて高い領域の方が薄くなる。これは、ビア５の密度が高い領域では、ビア５に埋め込まれる埋め込み用レジスト６の量が多くなり、第２絶縁膜４の表面に残存する埋め込み用レジスト６の量が減少するためである。
【００１０】
この結果、図４６（ａ）および（ｂ）に示すように、ドライエッチングの後に形成される埋め込みプラグ７の高さに違いが生じる。すなわち、ビア５の密度が低い領域で、第２絶縁膜４の表面と埋め込みプラグ７の表面が同じ高さになるように設定すると、ビア５の密度が高い領域では、第２絶縁膜４の表面より埋め込みプラグ７の表面の方が低くなってしまう。
【００１１】
この状態で、第２絶縁膜４および埋め込みプラグ７の表面に反射防止膜８を塗布すると、図４７（ａ）および（ｂ）に示すように、第２絶縁膜４表面の反射防止膜８は、ビア５の密度が低い領域に比べて高い領域の方が薄くなる。これは埋め込み用レジスト６を塗布する場合と同様の理由による。
【００１２】
この後、図４８（ａ）および（ｂ）に示すように、反射防止膜８の表面に加工用レジスト９を塗布し、リソグラフィーおよびドライエッチングにより第２絶縁膜４の内部に配線溝１０を形成するが、ビア５の密度が低い領域に比べて高い領域の方が配線溝１０が深くなる。これは、それぞれの領域における反射防止膜８の膜厚の違いに由来する。
【００１３】
この結果、図５０（ａ）および（ｂ）に示すように、上部配線１１は、ビア５の密度が低い領域に比べて高い領域の方が厚くなる。
このような、ビア５の密度の変動により上部配線１１の厚さが変動する現象は、設計上の特性と実際の半導体装置の特性との間に差異を生じさせ、半導体装置の歩留りや信頼性の低下を引き起こす。
【００１４】
本発明は、上記の問題点を解決させるためのものであり、ビア５の密度の変動による上部配線１１の厚さの変動を低減し、歩留りや信頼性の高い半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、請求項１記載の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、前記凹部の内部にプラグを形成する工程と、前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させる工程とを有することを特徴とする。
【００１６】
請求項２記載の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、前記凹部の内部にプラグを形成する工程と、前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにする工程とを有することを特徴とする。
【００１７】
請求項３記載の半導体装置の製造方法は、半導体装置の下部配線上方に形成される上部配線を形成するに際し、前記下部配線上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数のビアを形成する工程と、前記ビアの内部にプラグを形成する工程と、前記ビアの形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させる工程と、前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記加工膜を除去する工程と、前記配線溝に金属膜を埋め込む工程とを有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする。
【００１８】
請求項４記載の半導体装置の製造方法は、請求項１または請求項３に記載の半導体装置の製造方法において、前記プラグを成長させる工程において、前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させることを特徴とする。
【００１９】
請求項５記載の半導体装置の製造方法は、半導体装置の下部配線上方に形成される上部配線を形成するに際し、前記下部配線上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数のビアを形成する工程と、前記ビアの内部にプラグを形成する工程と、前記ビアの形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにする工程と、前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記加工膜を除去する工程と、前記配線溝に金属膜を埋め込む工程とを有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする。
【００２０】
請求項６記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記埋め込みプラグを形成する工程において、前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにすることを特徴とする。
【００２１】
請求項７記載の半導体装置の製造方法は、請求項３または請求項５のいずれかに記載の半導体装置の製造方法において、前記加工膜が反射防止膜および加工用レジストが積層されて成ることを特徴とする。
【００２２】
請求項８記載の半導体装置の製造方法は、請求項３または請求項５のいずれかに記載の半導体装置の製造方法において、前記加工膜が加工用レジストであることを特徴とする。
請求項９記載の半導体装置の製造方法は、請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記プラグの成長を、前記プラグを溶液に暴露して膨潤させることにより行うことを特徴とする。
【００２３】
請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、前記溶液として、フェノール、安息香酸ナトリウム、ベンゾトリアゾールのいずれかを含む溶液を用いることを特徴とする。
【００２４】
請求項１１記載の半導体装置の製造方法は、請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記プラグにあらかじめ発泡剤を添加し、前記プラグの成長を、前記プラグの内部に添加した発泡剤を分解することにより行うことを特徴とする。
【００２５】
請求項１２記載の半導体装置の製造方法は、請求項１１記載の半導体装置の製造方法において、前記発泡剤として、アゾジカルボンアミド、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン、４，４’−オキシビスベンゼンスルホニルヒドラジドのいずれかを使用することを特徴とする。
【００２６】
請求項１３記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグ上に埋め込みプラグを形成する際に、前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、前記プラグに励起光を照射し、前記プラグから前記励起光によって誘起される蛍光により前記感光性レジストを感光させ、前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００２７】
請求項１４記載の半導体装置の製造方法は、請求項１３記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される蛍光剤を含有することを特徴とする。
【００２８】
請求項１５記載の半導体装置の製造方法は、請求項１３記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する蛍光剤を含有することを特徴とする。
【００２９】
請求項１６記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグ上に埋め込みプラグを形成する際に、前記プラグに励起光を照射し、前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、前記プラグから前記励起光によって誘起される燐光により前記感光性レジストを感光させ、前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００３０】
請求項１７記載の半導体装置の製造方法は、請求項１６記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される燐光剤を含有することを特徴とする。
【００３１】
請求項１８記載の半導体装置の製造方法は、請求項１６記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する燐光剤を含有することを特徴とする。
【００３２】
請求項１９記載の半導体装置の製造方法は、請求項１４または請求項１５または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法において、前記蛍光剤または前記燐光剤が、共役二重結合、不飽和ケトン、ベンゼン環の分子骨格に、メチル基またはアミノ基の官能基が付加されて成ることを特徴とする。
【００３３】
請求項２０記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグを加熱処理により化学物質を発生する材料により形成しておき、前記プラグ上に埋め込みプラグを形成する際に、前記絶縁膜および前記プラグの表面に反応性レジストを塗布し、前記プラグを加熱し、前記プラグから発生する前記化学物質により前記反応性レジストを変質させ、前記反応性レジストを現像することにより前記プラグの表面に選択的に前記反応性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００３４】
請求項２１記載の半導体装置の製造方法は、請求項２０記載の半導体装置の製造方法において、前記プラグから放出される前記化学物質が酸であり、前記反応性レジストが前記酸により架橋反応を起こして変質することを特徴とする。
【００３５】
請求項２２記載の半導体装置の製造方法は、請求項１〜２１のいずれかに記載の半導体装置の製造方法において、前記絶縁膜から突き出た前記プラグを除去する工程を備えることを特徴とする。
【００３６】
請求項２３記載の半導体装置の製造方法は、請求項２２記載の半導体装置の製造方法において、前記プラグの除去をＣＭＰにより行うことを特徴とする。
請求項２４記載の半導体装置の製造方法は、請求項１〜２３のいずれかに記載の半導体装置の製造方法において、前記プラグの材料がレジストであることを特徴とする。
【００３７】
以上のように、ビアの密度の変動による上部配線の厚さの変動を低減することにより、歩留りや信頼性の高い半導体装置を提供することができる。
【発明の効果】
【００３８】
本発明による半導体装置の製造方法は、埋め込みプラグを形成後、埋め込みプラグを成長させるか、もしくは、埋め込みプラグの表面に貼り付けプラグを形成することにより、ビアの密度が高い領域で発生している第２絶縁膜の表面と埋め込みプラグの表面の段差が緩和もしくは解消され、反射防止膜厚を一定とすることができるので、ビアの密度の変動により上部配線の厚さが変動する現象を低減することができ、歩留りや信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３９】
本発明は、絶縁膜に形成された凹部の形成密度に係わらず、その上層に形成される膜の膜厚を一定化する技術である。まず、例えば、半導体装置の形成において、基板上に絶縁膜を堆積する。次に、絶縁膜の任意の箇所に複数の凹部を形成する。次に、形成された凹部を含む絶縁膜上にレジスト等のプラグ材料を堆積し、凹部上以外のプラグ材料を除去して凹部内にプラグを形成する。この際、形成された凹部の密度により、密度の高い領域の凹部内のプラグは絶縁膜表面より低くなる。次に、最も密度の高い領域の凹部内のプラグが絶縁膜表面と同一の高さになるように、プラグを成長させる、または、プラグ上に埋め込みプラグを形成する。これにより、凹部内のプラグが絶縁膜表面と同一またはそれ以上の高さになるため、歩留りや信頼性の高い半導体装置を提供することができる。
【００４０】
以下、本発明による半導体装置の製造方法について、絶縁膜に形成されるビアと上部配線の形成工程を例として、図面を参照しながら説明する。
（第１の実施例）
図１〜９は、本発明の第１の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００４１】
まず、図１に示すように、第１絶縁膜１０１の内部に下部配線１０２を形成する。
次に、図２に示すように、第１絶縁膜１０１および下部配線１０２の表面に保護膜１０３および第２絶縁膜１０４を順に堆積した後に、リソグラフィーおよびドライエッチングにより、第２絶縁膜１０４の内部にビア１０５を形成する。
【００４２】
次に、図３に示すように、第２絶縁膜１０４の表面に埋め込み用レジスト１０６を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１０６により埋め込まれる。
次に、図４に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１０６を除去する。これにより、埋め込み用レジスト１０６はビア１０５の内部にのみ残存するため、埋め込みプラグ１０７が形成される。ここまでは、従来の技術と同様である。
【００４３】
次に、図５に示すように、埋め込みプラグ１０７を成長させ、ビア１０５の密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差を、ビア密度が最も高い領域でも段差がなくなる程度に緩和もしくは解消する。ここが本発明の特徴的工程である。このとき、埋め込みプラグ１０７の成長の程度は、わずかであっても第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面との段差が緩和されれば本発明の効果を奏する。この段差を緩和すればするほど本発明の効果が大きくなるものであり、すべての埋め込みプラグ１０７の表面が第２絶縁膜１０４の表面とほぼ同じかわずかに高くなるまで成長させることが好ましい。ちなみに、埋め込みプラグ１０７は密度が高いほど、高さは低くなっているため、すべての埋め込みプラグ１０７の表面を第２絶縁膜１０４の表面とほぼ同じ高さかわずかに高くするには、最も密度が高い領域の埋め込みプラグ１０７の表面が第２絶縁膜１０４の表面とほぼ同じ高さになっていればよいことになる。
【００４４】
また、このときの埋め込みプラグの密度とは、単位面積あたりのプラグの占める面積の割合である。密度の高さは、異なる２箇所について比較した相対的なものでよい。ここで言う単位面積とは、例えば５ｕｍ×５ｕｍといった任意に設定した面積でよく、異なる２箇所とは、任意の２箇所を選択すればよい。
【００４５】
他には、チップ全体の面積に対するプラグ全部の面積の割合を基準密度とし、この基準密度よりも高いか低いかで密度を判断しても良い。
具体例としては、基準密度が５％の一つのチップ内にプラグの密度が１％以下となる領域と１０％以上となる領域とが共存するような場合には、この課題が特に顕著に発生する。
【００４６】
次に、図６に示すように、第２絶縁膜１０４および埋め込みプラグ１０７の表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである（図６（ｂ））。また、ビア１０５の密度が低い領域において、埋め込みプラグ１０７が成長する分だけ埋め込みプラグ１０７が第２絶縁膜１０４からはみ出ることになるが、密度が低いため、反射防止膜１０８の厚みにさほど影響しない。
【００４７】
次に、図７に示すように、リソグラフィーおよびドライエッチングにより、第２絶縁膜１０４の内部に配線溝１１０を形成する。従来の技術と異なり、反射防止膜１０８の厚さはビア１０５の密度に係わりなくほぼ一定であるので、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となる。
【００４８】
次に、図８に示すように、アッシングにより、反射防止膜１０８および加工用レジスト１０９を除去した後、ドライエッチングにより、ビア１０５の底部に露出した埋め込みプラグ１０７および保護膜１０３を除去する。
【００４９】
最後に、ビア１０５および配線溝１１０を金属膜で埋め込むことにより、図９に示すように、下部配線１０２、ビア１０５および上部配線１１１から成る配線構造が形成される。
【００５０】
従来の技術と異なり、埋め込みプラグ１０７を成長させてビア１０５の密度が高い領域においても第２絶縁膜１０４と埋め込みプラグ１０７の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となるため、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となり、上部配線１１１の深さは、ビア１０５の密度に係わりなくほぼ一定となる。
【００５１】
ここで、埋め込みプラグ１０７を成長させる方法について説明する。発明者は、埋め込みプラグ１０７を成長させる方法として、２つの方法を開発した。第１の方法は、埋め込みプラグ１０７を溶液に暴露して膨潤させる方法である。溶液中の物質に求められる特性としては、
（１）レジストへの親和性が高い
一般的に、レジストは疎水基を主成分として構成されているので、レジストの内部へ高速で拡散させるという観点から、この物質は疎水基を有することが好ましい。
【００５２】
（２）水への親和性が高い：親水基を有する
取り扱いの容易性という観点から、溶媒としては水を用いることが好ましい。この場合、レジストの内部に拡散させる物質は、水に溶解する必要があるので、親水基を有することが好ましい。
【００５３】
（３）レジスト内部に浸透可能：分子のサイズがレジストの格子間隔より小さい
レジストの格子間隔より大きいサイズの分子は、レジスト内部に拡散することはできない。したがって、レジストの内部に拡散させる物質の分子のサイズは、レジストの格子間隔より小さい必要がある。
の３点が挙げられ、フェノール、安息香酸ナトリウム、ベンゾトリアゾールなどが使用可能である。
【００５４】
第２の方法は、埋め込みプラグ１０７を形成した後に、あらかじめ埋め込み用レジスト１０６に添加しておいた発泡剤を分解してガスを発生させる方法である。発泡剤としては、半導体装置の動作への悪影響を防止するために金属を含有しない物質が好ましく、アゾジカルボンアミド（ＡＤＣＡ）、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン（ＤＰＴ）、４，４’−オキシビスベンゼンスルホニルヒドラジド（ＯＢＳＨ）などが使用可能である。ここで、ＡＤＣＡはＨ２ＮＯＣＮ＝ＮＣＯＮＨ２なる構造の物質であり、１４０〜２１０℃の温度で分解・発泡する。ＤＰＴはＣ５Ｈ１０Ｎ６２なる組成の物質であり、１２０〜２１０℃の温度で分解・発泡する。ＯＢＳＨはＣ１２Ｈ１４Ｎ４Ｏ５Ｓ２なる組成の物質であり、１２０〜１６０℃の温度で分解・発泡する。
（第２の実施例）
図１０〜２１は、本発明の第２の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００５５】
まず、図１０〜１１に示すように、第２絶縁膜１０４の内部にビア１０５を形成する。これらの工程は、第１の実施例と同様である。
次に、図１２に示すように、第２絶縁膜１０４の表面に、蛍光剤を添加した感光性の埋め込み用レジスト１１２を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１１２により埋め込まれる。なお、埋め込み用レジスト１１２に添加する蛍光剤としては、後述のように様々なものが使用可能であるが、ここでは、波長１９３ｎｍの紫外光を吸収して波長２４８ｎｍの紫外光を放射する蛍光剤を使用する形態について説明する。
【００５６】
次に、図１３に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１１２を除去する。これにより、埋め込み用レジスト１１２はビア１０５の内部にのみ残存するため、埋め込みプラグ１１３が形成される。
【００５７】
次に、図１４に示すように、第２絶縁膜１０４および埋め込みプラグ１１３の表面に、貼り付け用レジスト１１４を塗布する。貼り付け用レジスト１１４には、波長１９３ｎｍの紫外光に対しては透過性を有するが、波長２４８ｎｍの紫外光には感光するネガレジストを使用する。
【００５８】
次に、図１５に示すように、貼り付け用レジスト１１４の表面に波長１９３ｎｍの紫外光（図ではｈυ１で示す）を照射する。波長１９３ｎｍの紫外光は貼り付け用レジスト１１４を透過して、埋め込みプラグ１１３に到達する。
【００５９】
すると、図１６に示すように、埋め込みプラグ１１３に含まれている蛍光剤が波長１９３ｎｍの紫外光を吸収し、波長２４８ｎｍの紫外光（図ではｈυ２で示す）を放射する。この波長２４８ｎｍの紫外光の作用により、貼り付け用レジスト１１４のうち、埋め込みプラグ１１３に接した部分に感光領域１１５が形成される。このとき、ビア１０５の密度が高い領域において、第２絶縁膜１０４の表面と、感光領域１１５の表面の高さがほぼ等しくなるように、波長１９３ｎｍの紫外光の強度や照射時間などを調整する。
【００６０】
次に、図１７に示すように、貼り付け用レジスト１１４を現像すると、感光領域１１５の部分のみが残存して、貼り付けプラグ１１６が形成される。
次に、図１８に示すように、第２絶縁膜１０４および貼り付けプラグ１１６の表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために起こる第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである。
【００６１】
以降、図１９〜２１に示すように、第１の実施例と同様の方法で、上部配線１１１を形成する。
従来の技術と異なり、貼り付けプラグ１１６を形成することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１１６の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となるため、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となり、上部配線１１１の深さは、ビア１０５の密度に係わりなくほぼ一定となる。
【００６２】
ここで、埋め込み用レジスト１１２に添加する蛍光剤について説明する。この蛍光剤に関しては、様々なものが使用可能であるが、１５７ｎｍ・１９３ｎｍ・２４８ｎｍ・３６５ｎｍ・４３６ｎｍのいずれかを吸収もしくは放射する蛍光剤を用いることが好ましい。これは、これらの波長の光を使用するリソグラフィー技術が存在しているため、励起用光源やレジストなどの入手・活用が容易であるためである。
【００６３】
なお、以上の実施例では、蛍光剤を含む埋め込みプラグ１１３の表面に貼り付け用レジスト１１４を塗布した後、励起用の紫外光を貼り付け用レジスト１１４を通して照射しているが、本発明はこの形態に限定されるものではない。例えば、燐光剤を含む埋め込みプラグを形成し、励起用の紫外光を照射した後、加工用レジストを塗布し、埋め込みプラグから放射される燐光により加工用レジストの一部を感光させる方法も考えられる。この場合も、蛍光剤の場合と同様の理由から、１５７ｎｍ・１９３ｎｍ・２４８ｎｍ・３６５ｎｍ・４３６ｎｍのいずれかを吸収もしくは放射する燐光剤を用いることが好ましい。
【００６４】
これらの蛍光剤や燐光剤は、共役二重結合、不飽和ケトン、ベンゼン環などの分子骨格に、メチル基やアミノ基などの適当な官能基を付加することにより設計可能である。
（第３の実施例）
図２２〜３２は、本発明の第３の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００６５】
まず、図２２〜図２３に示すように、第２絶縁膜１０４の内部にビア１０５を形成する。これらの工程は、第１の実施例と同様である。
次に、図２４に示すように、第２絶縁膜１０４の表面に加熱処理により酸等の化学物質を発生する埋め込み用レジスト１１７を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１１７により埋め込まれる。
【００６６】
次に、図２５に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１１７を除去する。これにより、埋め込み用レジスト１１７はビア１０５の内部にのみ残存するため、埋め込みプラグ１１８が形成される。
【００６７】
次に、図２６に示すように、第２絶縁膜１０４および埋め込みプラグ１１８の表面に、反応性の貼り付け用レジスト１１９を塗布する。貼り付け用レジスト１１９には、酸の存在により可溶する材料を主成分とし、埋め込み用レジスト１１７を溶解しない溶剤に溶解されたものを使用する。
【００６８】
次に、図２７に示すように、半導体基板を加熱すと、埋め込みプラグ１１８の内部で酸が発生し、これが、貼り付け用レジスト１１９に拡散する。この酸の作用により、貼り付け用レジスト１１９のうち、埋め込みプラグ１１８に接した部分に架橋領域１２０が形成される。このとき、ビア１０５の密度が高い領域において、第２絶縁膜１０４の表面と、架橋領域１２０の表面の高さがほぼ等しくなるように、半導体基板の加熱温度や加熱時間などを調整する。
【００６９】
次に、図２８に示すように、貼り付け用レジスト１１９を現像すると、架橋領域１２０の部分のみが残存して、貼り付けプラグ１２１が形成される。
次に、図２９に示すように、第２絶縁膜１０４および貼り付けプラグ１２１表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。
【００７０】
従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである。
【００７１】
以降、図３０〜３２に示すように、第１の実施例と同様の方法で、配線溝１１０および上部配線１１１を形成する。
従来の技術と異なり、貼り付けプラグ１２１を形成することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１２１の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、上部配線１１１の深さはほぼ一定となる。
【００７２】
以上の説明では酸を発生するレジスト用いたが、貼り付け用レジストに架橋領域を形成するような化学物質を発生するレジストを用いても同様の効果を奏することができる。
（第４の実施例）
これまで説明してきた実施例では、ビア１０５の密度が高い領域においては、第２絶縁膜１０４の表面と埋め込みプラグ１０７（１１３，１２１）の表面の段差が緩和もしくは解消される反面、ビア１０５の密度が低い領域では、埋め込みプラグ１０７の表面が、第２絶縁膜１０４の表面より高くなってしまう。ビア１０５の密度が低い領域では、埋め込みプラグ１０７の表面の高さは反射防止膜１０８の厚さに大きな影響を与えないので、通常、この現象は問題とはならない。ただし、特別に高速に動作する半導体装置を製造する場合、埋め込みプラグ１０７（１１３，１２１）の突き出しにより反射防止膜１０８が厚くなる結果、上部配線１１１が薄くなる現象が問題になる可能性がある。そこで、本発明の第４の実施例として、この問題を解決するための半導体装置の製造方法を説明する。
【００７３】
図３３〜４２は、本発明の第４の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００７４】
まず、図３３〜図３７に示すように、第２絶縁膜１０４の内部に埋め込みプラグ１０７を形成した後、埋め込みプラグ１０７を成長させ、ビア１０５の密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差を緩和もしくは解消する。これらの工程は、第１の実施例と同様である。
【００７５】
次に、図３８に示すように、ビア１０５の密度が低い領域で発生している埋め込みプラグ１０７の突き出しを除去する。
以降、図３９〜４２に示すように、第１の実施例と同様の方法で、上部配線１１１を形成する。このような方法で半導体装置を製造すると、ビア１０５の密度に関わらず、反射防止膜１０８の厚さが一定となるため、上部配線１１１の深さの変動を完全に抑制することができる。
【００７６】
ここで、埋め込みプラグ１０７の突き出しを除去する方法について説明する。埋め込みプラグ１０７の除去にはＣＭＰが有効である。この際、埋め込みプラグ１０７の研磨速度が、第２絶縁膜１０４の研磨速度より大きくなるように条件を設定することにより、第２絶縁膜１０４の膜厚の現象を抑制しつつ、効果的に埋め込みプラグ１０７の突き出しを除去することが可能となる。
【００７７】
なお、本実施例では、実施例１に対して改良を加えた形態を取り上げているが、実施例２〜３に対しても、ビア１０５の密度が低い領域で発生している埋め込みプラグ（１１３，１２１）の突き出しを除去することにより、同様の効果を奏することが可能である。
【００７８】
以上のように、貼り付けプラグ１０７（１１３，１２１）を形成すると共に、ビア１０５の密度が低い領域で発生している埋め込みプラグ１０７（１１３，１２１）の突き出しを除去することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１０７（１１３，１２１）の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、上部配線１１１の深さはほぼ一定となる。
【００７９】
以上、本発明の４つの実施例について説明してきたが、本発明はこれらの実施例に限定されるものではない。例えば、以上の実施例では、ビアに埋め込む材料としてレジストを使用しているが、他の材料を使用することも可能である。そのような材料の例としては、カーボンポリマーやシリコン酸化膜が挙げられる。また、以上の実施例では、配線溝よりビアを先に形成してビアの中にプラグを形成する場合を取り上げているが、反対に、ビアより配線溝を先に形成して配線溝の中にプラグを形成する形態も考えられる。
【００８０】
また、これまでの説明では、いずれも、加工用レジストの下に反射防止膜を塗布しているが、リソグラフィーの方法によっては、反射防止膜の塗布が不要な場合もある。この場合、ビアの密度の変動によって加工用レジストの膜厚が変動し、その結果、配線溝の幅のばらつきが大きくなる現象が問題となる。このような現象に対しても、本発明により提供される埋め込みプラグの成長や貼り付けプラグの形成により、効果的に抑制することができる。
【００８１】
さらに、これまでの説明では、いずれも、配線とビアからなる配線構造の形成を取り上げているが、本発明はこの形態に限定されるものではなく、凹部に埋め込みプラグを形成する半導体装置の製造方法であれば、全て同様に適用可能である。
【００８２】
その他、本発明の趣旨を逸脱しない範囲で、様々な形態に変形して適用可能である。
【産業上の利用可能性】
【００８３】
本発明は、ビアの密度の変動による上部配線の厚さの変動を低減することにより、歩留りや信頼性の高い半導体装置を提供することができ、ビア密度の異なる領域を有する半導体装置の製造方法等に有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図２】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図３】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図４】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図５】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図６】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図７】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図８】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図９】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図１０】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１１】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１２】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１３】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１４】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１５】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１６】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１７】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１８】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１９】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２０】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２１】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２２】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２３】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２４】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２５】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２６】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２７】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２８】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２９】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３０】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３１】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３２】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３３】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３４】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３５】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３６】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３７】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３８】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３９】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４０】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４１】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４２】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４３】従来の半導体装置の製造方法を示す工程断面図
【図４４】従来の半導体装置の製造方法を示す工程断面図
【図４５】従来の半導体装置の製造方法を示す工程断面図
【図４６】従来の半導体装置の製造方法を示す工程断面図
【図４７】従来の半導体装置の製造方法を示す工程断面図
【図４８】従来の半導体装置の製造方法を示す工程断面図
【図４９】従来の半導体装置の製造方法を示す工程断面図
【図５０】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
【００８５】
１ 第１絶縁膜
２ 下部配線
３ 保護膜
４ 第２絶縁膜
５ ビア
６ 埋め込み用レジスト
７ 埋め込みプラグ
８ 反射防止膜
９ 加工用レジスト
１０ 配線溝
１１ 上部配線
１０１ 第１絶縁膜
１０２ 下部配線
１０３ 保護膜
１０４ 第２絶縁膜
１０５ ビア
１０６ 埋め込み用レジスト
１０７ 埋め込みプラグ
１０８ 反射防止膜
１０９ 加工用レジスト
１１０ 配線溝
１１１ 上部配線
１１２ 埋め込み用レジスト
１１３ 埋め込みプラグ
１１４ 貼り付け用レジスト
１１５ 感光領域
１１６ 貼り付けプラグ
１１７ 埋め込み用レジスト
１１８ 埋め込みプラグ
１１９ 貼り付け用レジスト
１２０ 架橋領域
１２１ 貼り付けプラグ
【技術分野】
【０００１】
本発明は、ビア密度の異なる領域を有する半導体装置の製造方法における、ビア及び上部配線の形成方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化に伴い、配線抵抗の低減が重要な課題となっている。配線抵抗を低減するために、比抵抗の低い銅を配線の材料として用いる方法が実用化されている。
銅を材料とする配線構造を製造する方法としては、（１）シングルダマシン法と（２）デュアルダマシン法の２つが提案されているが、後者の方が製造工数が少ないため広く受け入れられている。以下、デュアルダマシン法による半導体装置の製造方法を、図面を参照しながら説明する。
【０００３】
図４３〜５０は、デュアルダマシン法による従来の半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【０００４】
まず、図４３に示すように、第１絶縁膜１の内部に下部配線２を形成する。
次に、図４４に示すように、第１絶縁膜１および下部配線２の表面に保護膜３および第２絶縁膜４を順に堆積した後に、リソグラフィーおよびドライエッチングにより、第２絶縁膜４の内部にビア５を形成する。
【０００５】
次に、図４５に示すように、第２絶縁膜４の表面に埋め込み用レジスト６を塗布する。これにより、ビア５の内部も埋め込み用レジスト６により埋め込まれる。
次に、図４６に示すように、ドライエッチングにより、第２絶縁膜４の表面の埋め込み用レジスト６を除去する。これにより、埋め込み用レジスト６はビア５の内部にのみ残存するため、埋め込みプラグ７が形成される。
【０００６】
次に、図４７に示すように、第２絶縁膜４および埋め込みプラグ７の表面に反射防止膜８および加工用レジスト９を塗布する。
次に、図４８に示すように、リソグラフィーおよびドライエッチングにより、第２絶縁膜４の内部に配線溝１０を形成する。
【０００７】
次に、図４９に示すように、アッシングにより、反射防止膜８および加工用レジスト９を除去した後、ドライエッチングにより、ビア５の底部に露出した埋め込みプラグ７および保護膜３を除去する。
【０００８】
最後に、ビア５および配線溝１０を金属膜で埋め込むことにより、図５０に示すように、下部配線２、ビア５および上部配線１１から成る、配線構造が形成される（例えば、特許文献１参照）。
【特許文献１】特開２０００−１８８３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の技術による半導体装置の製造方法には、下記のような問題がある。
図４５の（ａ）および（ｂ）は、ビア５の密度が低い領域と高い領域で、埋め込み用レジスト６を塗布した後の状態を比較したものである。この図に示されているように、第２絶縁膜４の表面の埋め込み用レジスト６は、ビア５の密度が低い領域に比べて高い領域の方が薄くなる。これは、ビア５の密度が高い領域では、ビア５に埋め込まれる埋め込み用レジスト６の量が多くなり、第２絶縁膜４の表面に残存する埋め込み用レジスト６の量が減少するためである。
【００１０】
この結果、図４６（ａ）および（ｂ）に示すように、ドライエッチングの後に形成される埋め込みプラグ７の高さに違いが生じる。すなわち、ビア５の密度が低い領域で、第２絶縁膜４の表面と埋め込みプラグ７の表面が同じ高さになるように設定すると、ビア５の密度が高い領域では、第２絶縁膜４の表面より埋め込みプラグ７の表面の方が低くなってしまう。
【００１１】
この状態で、第２絶縁膜４および埋め込みプラグ７の表面に反射防止膜８を塗布すると、図４７（ａ）および（ｂ）に示すように、第２絶縁膜４表面の反射防止膜８は、ビア５の密度が低い領域に比べて高い領域の方が薄くなる。これは埋め込み用レジスト６を塗布する場合と同様の理由による。
【００１２】
この後、図４８（ａ）および（ｂ）に示すように、反射防止膜８の表面に加工用レジスト９を塗布し、リソグラフィーおよびドライエッチングにより第２絶縁膜４の内部に配線溝１０を形成するが、ビア５の密度が低い領域に比べて高い領域の方が配線溝１０が深くなる。これは、それぞれの領域における反射防止膜８の膜厚の違いに由来する。
【００１３】
この結果、図５０（ａ）および（ｂ）に示すように、上部配線１１は、ビア５の密度が低い領域に比べて高い領域の方が厚くなる。
このような、ビア５の密度の変動により上部配線１１の厚さが変動する現象は、設計上の特性と実際の半導体装置の特性との間に差異を生じさせ、半導体装置の歩留りや信頼性の低下を引き起こす。
【００１４】
本発明は、上記の問題点を解決させるためのものであり、ビア５の密度の変動による上部配線１１の厚さの変動を低減し、歩留りや信頼性の高い半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、請求項１記載の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、前記凹部の内部にプラグを形成する工程と、前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させる工程とを有することを特徴とする。
【００１６】
請求項２記載の半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、前記凹部の内部にプラグを形成する工程と、前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにする工程とを有することを特徴とする。
【００１７】
請求項３記載の半導体装置の製造方法は、半導体装置の下部配線上方に形成される上部配線を形成するに際し、前記下部配線上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数のビアを形成する工程と、前記ビアの内部にプラグを形成する工程と、前記ビアの形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させる工程と、前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記加工膜を除去する工程と、前記配線溝に金属膜を埋め込む工程とを有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする。
【００１８】
請求項４記載の半導体装置の製造方法は、請求項１または請求項３に記載の半導体装置の製造方法において、前記プラグを成長させる工程において、前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させることを特徴とする。
【００１９】
請求項５記載の半導体装置の製造方法は、半導体装置の下部配線上方に形成される上部配線を形成するに際し、前記下部配線上に絶縁膜を堆積する工程と、前記絶縁膜上の任意の位置に複数のビアを形成する工程と、前記ビアの内部にプラグを形成する工程と、前記ビアの形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにする工程と、前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記加工膜を除去する工程と、前記配線溝に金属膜を埋め込む工程とを有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする。
【００２０】
請求項６記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記埋め込みプラグを形成する工程において、前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにすることを特徴とする。
【００２１】
請求項７記載の半導体装置の製造方法は、請求項３または請求項５のいずれかに記載の半導体装置の製造方法において、前記加工膜が反射防止膜および加工用レジストが積層されて成ることを特徴とする。
【００２２】
請求項８記載の半導体装置の製造方法は、請求項３または請求項５のいずれかに記載の半導体装置の製造方法において、前記加工膜が加工用レジストであることを特徴とする。
請求項９記載の半導体装置の製造方法は、請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記プラグの成長を、前記プラグを溶液に暴露して膨潤させることにより行うことを特徴とする。
【００２３】
請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、前記溶液として、フェノール、安息香酸ナトリウム、ベンゾトリアゾールのいずれかを含む溶液を用いることを特徴とする。
【００２４】
請求項１１記載の半導体装置の製造方法は、請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記プラグにあらかじめ発泡剤を添加し、前記プラグの成長を、前記プラグの内部に添加した発泡剤を分解することにより行うことを特徴とする。
【００２５】
請求項１２記載の半導体装置の製造方法は、請求項１１記載の半導体装置の製造方法において、前記発泡剤として、アゾジカルボンアミド、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン、４，４’−オキシビスベンゼンスルホニルヒドラジドのいずれかを使用することを特徴とする。
【００２６】
請求項１３記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグ上に埋め込みプラグを形成する際に、前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、前記プラグに励起光を照射し、前記プラグから前記励起光によって誘起される蛍光により前記感光性レジストを感光させ、前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００２７】
請求項１４記載の半導体装置の製造方法は、請求項１３記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される蛍光剤を含有することを特徴とする。
【００２８】
請求項１５記載の半導体装置の製造方法は、請求項１３記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する蛍光剤を含有することを特徴とする。
【００２９】
請求項１６記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグ上に埋め込みプラグを形成する際に、前記プラグに励起光を照射し、前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、前記プラグから前記励起光によって誘起される燐光により前記感光性レジストを感光させ、前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００３０】
請求項１７記載の半導体装置の製造方法は、請求項１６記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される燐光剤を含有することを特徴とする。
【００３１】
請求項１８記載の半導体装置の製造方法は、請求項１６記載の半導体装置の製造方法において、前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する燐光剤を含有することを特徴とする。
【００３２】
請求項１９記載の半導体装置の製造方法は、請求項１４または請求項１５または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法において、前記蛍光剤または前記燐光剤が、共役二重結合、不飽和ケトン、ベンゼン環の分子骨格に、メチル基またはアミノ基の官能基が付加されて成ることを特徴とする。
【００３３】
請求項２０記載の半導体装置の製造方法は、請求項２または請求項５のいずれかに記載の半導体装置の製造方法において、前記プラグを加熱処理により化学物質を発生する材料により形成しておき、前記プラグ上に埋め込みプラグを形成する際に、前記絶縁膜および前記プラグの表面に反応性レジストを塗布し、前記プラグを加熱し、前記プラグから発生する前記化学物質により前記反応性レジストを変質させ、前記反応性レジストを現像することにより前記プラグの表面に選択的に前記反応性レジストを前記埋め込みプラグとして残存させることを特徴とする。
【００３４】
請求項２１記載の半導体装置の製造方法は、請求項２０記載の半導体装置の製造方法において、前記プラグから放出される前記化学物質が酸であり、前記反応性レジストが前記酸により架橋反応を起こして変質することを特徴とする。
【００３５】
請求項２２記載の半導体装置の製造方法は、請求項１〜２１のいずれかに記載の半導体装置の製造方法において、前記絶縁膜から突き出た前記プラグを除去する工程を備えることを特徴とする。
【００３６】
請求項２３記載の半導体装置の製造方法は、請求項２２記載の半導体装置の製造方法において、前記プラグの除去をＣＭＰにより行うことを特徴とする。
請求項２４記載の半導体装置の製造方法は、請求項１〜２３のいずれかに記載の半導体装置の製造方法において、前記プラグの材料がレジストであることを特徴とする。
【００３７】
以上のように、ビアの密度の変動による上部配線の厚さの変動を低減することにより、歩留りや信頼性の高い半導体装置を提供することができる。
【発明の効果】
【００３８】
本発明による半導体装置の製造方法は、埋め込みプラグを形成後、埋め込みプラグを成長させるか、もしくは、埋め込みプラグの表面に貼り付けプラグを形成することにより、ビアの密度が高い領域で発生している第２絶縁膜の表面と埋め込みプラグの表面の段差が緩和もしくは解消され、反射防止膜厚を一定とすることができるので、ビアの密度の変動により上部配線の厚さが変動する現象を低減することができ、歩留りや信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３９】
本発明は、絶縁膜に形成された凹部の形成密度に係わらず、その上層に形成される膜の膜厚を一定化する技術である。まず、例えば、半導体装置の形成において、基板上に絶縁膜を堆積する。次に、絶縁膜の任意の箇所に複数の凹部を形成する。次に、形成された凹部を含む絶縁膜上にレジスト等のプラグ材料を堆積し、凹部上以外のプラグ材料を除去して凹部内にプラグを形成する。この際、形成された凹部の密度により、密度の高い領域の凹部内のプラグは絶縁膜表面より低くなる。次に、最も密度の高い領域の凹部内のプラグが絶縁膜表面と同一の高さになるように、プラグを成長させる、または、プラグ上に埋め込みプラグを形成する。これにより、凹部内のプラグが絶縁膜表面と同一またはそれ以上の高さになるため、歩留りや信頼性の高い半導体装置を提供することができる。
【００４０】
以下、本発明による半導体装置の製造方法について、絶縁膜に形成されるビアと上部配線の形成工程を例として、図面を参照しながら説明する。
（第１の実施例）
図１〜９は、本発明の第１の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００４１】
まず、図１に示すように、第１絶縁膜１０１の内部に下部配線１０２を形成する。
次に、図２に示すように、第１絶縁膜１０１および下部配線１０２の表面に保護膜１０３および第２絶縁膜１０４を順に堆積した後に、リソグラフィーおよびドライエッチングにより、第２絶縁膜１０４の内部にビア１０５を形成する。
【００４２】
次に、図３に示すように、第２絶縁膜１０４の表面に埋め込み用レジスト１０６を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１０６により埋め込まれる。
次に、図４に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１０６を除去する。これにより、埋め込み用レジスト１０６はビア１０５の内部にのみ残存するため、埋め込みプラグ１０７が形成される。ここまでは、従来の技術と同様である。
【００４３】
次に、図５に示すように、埋め込みプラグ１０７を成長させ、ビア１０５の密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差を、ビア密度が最も高い領域でも段差がなくなる程度に緩和もしくは解消する。ここが本発明の特徴的工程である。このとき、埋め込みプラグ１０７の成長の程度は、わずかであっても第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面との段差が緩和されれば本発明の効果を奏する。この段差を緩和すればするほど本発明の効果が大きくなるものであり、すべての埋め込みプラグ１０７の表面が第２絶縁膜１０４の表面とほぼ同じかわずかに高くなるまで成長させることが好ましい。ちなみに、埋め込みプラグ１０７は密度が高いほど、高さは低くなっているため、すべての埋め込みプラグ１０７の表面を第２絶縁膜１０４の表面とほぼ同じ高さかわずかに高くするには、最も密度が高い領域の埋め込みプラグ１０７の表面が第２絶縁膜１０４の表面とほぼ同じ高さになっていればよいことになる。
【００４４】
また、このときの埋め込みプラグの密度とは、単位面積あたりのプラグの占める面積の割合である。密度の高さは、異なる２箇所について比較した相対的なものでよい。ここで言う単位面積とは、例えば５ｕｍ×５ｕｍといった任意に設定した面積でよく、異なる２箇所とは、任意の２箇所を選択すればよい。
【００４５】
他には、チップ全体の面積に対するプラグ全部の面積の割合を基準密度とし、この基準密度よりも高いか低いかで密度を判断しても良い。
具体例としては、基準密度が５％の一つのチップ内にプラグの密度が１％以下となる領域と１０％以上となる領域とが共存するような場合には、この課題が特に顕著に発生する。
【００４６】
次に、図６に示すように、第２絶縁膜１０４および埋め込みプラグ１０７の表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである（図６（ｂ））。また、ビア１０５の密度が低い領域において、埋め込みプラグ１０７が成長する分だけ埋め込みプラグ１０７が第２絶縁膜１０４からはみ出ることになるが、密度が低いため、反射防止膜１０８の厚みにさほど影響しない。
【００４７】
次に、図７に示すように、リソグラフィーおよびドライエッチングにより、第２絶縁膜１０４の内部に配線溝１１０を形成する。従来の技術と異なり、反射防止膜１０８の厚さはビア１０５の密度に係わりなくほぼ一定であるので、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となる。
【００４８】
次に、図８に示すように、アッシングにより、反射防止膜１０８および加工用レジスト１０９を除去した後、ドライエッチングにより、ビア１０５の底部に露出した埋め込みプラグ１０７および保護膜１０３を除去する。
【００４９】
最後に、ビア１０５および配線溝１１０を金属膜で埋め込むことにより、図９に示すように、下部配線１０２、ビア１０５および上部配線１１１から成る配線構造が形成される。
【００５０】
従来の技術と異なり、埋め込みプラグ１０７を成長させてビア１０５の密度が高い領域においても第２絶縁膜１０４と埋め込みプラグ１０７の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となるため、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となり、上部配線１１１の深さは、ビア１０５の密度に係わりなくほぼ一定となる。
【００５１】
ここで、埋め込みプラグ１０７を成長させる方法について説明する。発明者は、埋め込みプラグ１０７を成長させる方法として、２つの方法を開発した。第１の方法は、埋め込みプラグ１０７を溶液に暴露して膨潤させる方法である。溶液中の物質に求められる特性としては、
（１）レジストへの親和性が高い
一般的に、レジストは疎水基を主成分として構成されているので、レジストの内部へ高速で拡散させるという観点から、この物質は疎水基を有することが好ましい。
【００５２】
（２）水への親和性が高い：親水基を有する
取り扱いの容易性という観点から、溶媒としては水を用いることが好ましい。この場合、レジストの内部に拡散させる物質は、水に溶解する必要があるので、親水基を有することが好ましい。
【００５３】
（３）レジスト内部に浸透可能：分子のサイズがレジストの格子間隔より小さい
レジストの格子間隔より大きいサイズの分子は、レジスト内部に拡散することはできない。したがって、レジストの内部に拡散させる物質の分子のサイズは、レジストの格子間隔より小さい必要がある。
の３点が挙げられ、フェノール、安息香酸ナトリウム、ベンゾトリアゾールなどが使用可能である。
【００５４】
第２の方法は、埋め込みプラグ１０７を形成した後に、あらかじめ埋め込み用レジスト１０６に添加しておいた発泡剤を分解してガスを発生させる方法である。発泡剤としては、半導体装置の動作への悪影響を防止するために金属を含有しない物質が好ましく、アゾジカルボンアミド（ＡＤＣＡ）、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン（ＤＰＴ）、４，４’−オキシビスベンゼンスルホニルヒドラジド（ＯＢＳＨ）などが使用可能である。ここで、ＡＤＣＡはＨ２ＮＯＣＮ＝ＮＣＯＮＨ２なる構造の物質であり、１４０〜２１０℃の温度で分解・発泡する。ＤＰＴはＣ５Ｈ１０Ｎ６２なる組成の物質であり、１２０〜２１０℃の温度で分解・発泡する。ＯＢＳＨはＣ１２Ｈ１４Ｎ４Ｏ５Ｓ２なる組成の物質であり、１２０〜１６０℃の温度で分解・発泡する。
（第２の実施例）
図１０〜２１は、本発明の第２の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００５５】
まず、図１０〜１１に示すように、第２絶縁膜１０４の内部にビア１０５を形成する。これらの工程は、第１の実施例と同様である。
次に、図１２に示すように、第２絶縁膜１０４の表面に、蛍光剤を添加した感光性の埋め込み用レジスト１１２を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１１２により埋め込まれる。なお、埋め込み用レジスト１１２に添加する蛍光剤としては、後述のように様々なものが使用可能であるが、ここでは、波長１９３ｎｍの紫外光を吸収して波長２４８ｎｍの紫外光を放射する蛍光剤を使用する形態について説明する。
【００５６】
次に、図１３に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１１２を除去する。これにより、埋め込み用レジスト１１２はビア１０５の内部にのみ残存するため、埋め込みプラグ１１３が形成される。
【００５７】
次に、図１４に示すように、第２絶縁膜１０４および埋め込みプラグ１１３の表面に、貼り付け用レジスト１１４を塗布する。貼り付け用レジスト１１４には、波長１９３ｎｍの紫外光に対しては透過性を有するが、波長２４８ｎｍの紫外光には感光するネガレジストを使用する。
【００５８】
次に、図１５に示すように、貼り付け用レジスト１１４の表面に波長１９３ｎｍの紫外光（図ではｈυ１で示す）を照射する。波長１９３ｎｍの紫外光は貼り付け用レジスト１１４を透過して、埋め込みプラグ１１３に到達する。
【００５９】
すると、図１６に示すように、埋め込みプラグ１１３に含まれている蛍光剤が波長１９３ｎｍの紫外光を吸収し、波長２４８ｎｍの紫外光（図ではｈυ２で示す）を放射する。この波長２４８ｎｍの紫外光の作用により、貼り付け用レジスト１１４のうち、埋め込みプラグ１１３に接した部分に感光領域１１５が形成される。このとき、ビア１０５の密度が高い領域において、第２絶縁膜１０４の表面と、感光領域１１５の表面の高さがほぼ等しくなるように、波長１９３ｎｍの紫外光の強度や照射時間などを調整する。
【００６０】
次に、図１７に示すように、貼り付け用レジスト１１４を現像すると、感光領域１１５の部分のみが残存して、貼り付けプラグ１１６が形成される。
次に、図１８に示すように、第２絶縁膜１０４および貼り付けプラグ１１６の表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために起こる第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである。
【００６１】
以降、図１９〜２１に示すように、第１の実施例と同様の方法で、上部配線１１１を形成する。
従来の技術と異なり、貼り付けプラグ１１６を形成することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１１６の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となるため、配線溝１１０の深さもビア１０５の密度に係わりなくほぼ一定となり、上部配線１１１の深さは、ビア１０５の密度に係わりなくほぼ一定となる。
【００６２】
ここで、埋め込み用レジスト１１２に添加する蛍光剤について説明する。この蛍光剤に関しては、様々なものが使用可能であるが、１５７ｎｍ・１９３ｎｍ・２４８ｎｍ・３６５ｎｍ・４３６ｎｍのいずれかを吸収もしくは放射する蛍光剤を用いることが好ましい。これは、これらの波長の光を使用するリソグラフィー技術が存在しているため、励起用光源やレジストなどの入手・活用が容易であるためである。
【００６３】
なお、以上の実施例では、蛍光剤を含む埋め込みプラグ１１３の表面に貼り付け用レジスト１１４を塗布した後、励起用の紫外光を貼り付け用レジスト１１４を通して照射しているが、本発明はこの形態に限定されるものではない。例えば、燐光剤を含む埋め込みプラグを形成し、励起用の紫外光を照射した後、加工用レジストを塗布し、埋め込みプラグから放射される燐光により加工用レジストの一部を感光させる方法も考えられる。この場合も、蛍光剤の場合と同様の理由から、１５７ｎｍ・１９３ｎｍ・２４８ｎｍ・３６５ｎｍ・４３６ｎｍのいずれかを吸収もしくは放射する燐光剤を用いることが好ましい。
【００６４】
これらの蛍光剤や燐光剤は、共役二重結合、不飽和ケトン、ベンゼン環などの分子骨格に、メチル基やアミノ基などの適当な官能基を付加することにより設計可能である。
（第３の実施例）
図２２〜３２は、本発明の第３の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００６５】
まず、図２２〜図２３に示すように、第２絶縁膜１０４の内部にビア１０５を形成する。これらの工程は、第１の実施例と同様である。
次に、図２４に示すように、第２絶縁膜１０４の表面に加熱処理により酸等の化学物質を発生する埋め込み用レジスト１１７を塗布する。これにより、ビア１０５の内部も埋め込み用レジスト１１７により埋め込まれる。
【００６６】
次に、図２５に示すように、ドライエッチングにより、第２絶縁膜１０４の表面の埋め込み用レジスト１１７を除去する。これにより、埋め込み用レジスト１１７はビア１０５の内部にのみ残存するため、埋め込みプラグ１１８が形成される。
【００６７】
次に、図２６に示すように、第２絶縁膜１０４および埋め込みプラグ１１８の表面に、反応性の貼り付け用レジスト１１９を塗布する。貼り付け用レジスト１１９には、酸の存在により可溶する材料を主成分とし、埋め込み用レジスト１１７を溶解しない溶剤に溶解されたものを使用する。
【００６８】
次に、図２７に示すように、半導体基板を加熱すと、埋め込みプラグ１１８の内部で酸が発生し、これが、貼り付け用レジスト１１９に拡散する。この酸の作用により、貼り付け用レジスト１１９のうち、埋め込みプラグ１１８に接した部分に架橋領域１２０が形成される。このとき、ビア１０５の密度が高い領域において、第２絶縁膜１０４の表面と、架橋領域１２０の表面の高さがほぼ等しくなるように、半導体基板の加熱温度や加熱時間などを調整する。
【００６９】
次に、図２８に示すように、貼り付け用レジスト１１９を現像すると、架橋領域１２０の部分のみが残存して、貼り付けプラグ１２１が形成される。
次に、図２９に示すように、第２絶縁膜１０４および貼り付けプラグ１２１表面に反射防止膜１０８および加工用レジスト１０９等の加工用膜を塗布する。
【００７０】
従来の技術の場合と異なり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、ほぼ一定となる。これは、ビア１０５の密度が高い領域において、反射防止膜１０８がビア１０５に埋め込まれるために第２絶縁膜１０４の表面の反射防止膜１０８が薄くなる現象を防止できるためである。
【００７１】
以降、図３０〜３２に示すように、第１の実施例と同様の方法で、配線溝１１０および上部配線１１１を形成する。
従来の技術と異なり、貼り付けプラグ１２１を形成することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１２１の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、上部配線１１１の深さはほぼ一定となる。
【００７２】
以上の説明では酸を発生するレジスト用いたが、貼り付け用レジストに架橋領域を形成するような化学物質を発生するレジストを用いても同様の効果を奏することができる。
（第４の実施例）
これまで説明してきた実施例では、ビア１０５の密度が高い領域においては、第２絶縁膜１０４の表面と埋め込みプラグ１０７（１１３，１２１）の表面の段差が緩和もしくは解消される反面、ビア１０５の密度が低い領域では、埋め込みプラグ１０７の表面が、第２絶縁膜１０４の表面より高くなってしまう。ビア１０５の密度が低い領域では、埋め込みプラグ１０７の表面の高さは反射防止膜１０８の厚さに大きな影響を与えないので、通常、この現象は問題とはならない。ただし、特別に高速に動作する半導体装置を製造する場合、埋め込みプラグ１０７（１１３，１２１）の突き出しにより反射防止膜１０８が厚くなる結果、上部配線１１１が薄くなる現象が問題になる可能性がある。そこで、本発明の第４の実施例として、この問題を解決するための半導体装置の製造方法を説明する。
【００７３】
図３３〜４２は、本発明の第４の実施例による半導体装置の製造方法を示す工程断面図であり、それぞれの図において、（ａ）はビアの密度が低い領域、（ｂ）はビアの密度が高い領域における工程断面図である。
【００７４】
まず、図３３〜図３７に示すように、第２絶縁膜１０４の内部に埋め込みプラグ１０７を形成した後、埋め込みプラグ１０７を成長させ、ビア１０５の密度が高い領域で発生している第２絶縁膜１０４の表面と埋め込みプラグ１０７の表面の段差を緩和もしくは解消する。これらの工程は、第１の実施例と同様である。
【００７５】
次に、図３８に示すように、ビア１０５の密度が低い領域で発生している埋め込みプラグ１０７の突き出しを除去する。
以降、図３９〜４２に示すように、第１の実施例と同様の方法で、上部配線１１１を形成する。このような方法で半導体装置を製造すると、ビア１０５の密度に関わらず、反射防止膜１０８の厚さが一定となるため、上部配線１１１の深さの変動を完全に抑制することができる。
【００７６】
ここで、埋め込みプラグ１０７の突き出しを除去する方法について説明する。埋め込みプラグ１０７の除去にはＣＭＰが有効である。この際、埋め込みプラグ１０７の研磨速度が、第２絶縁膜１０４の研磨速度より大きくなるように条件を設定することにより、第２絶縁膜１０４の膜厚の現象を抑制しつつ、効果的に埋め込みプラグ１０７の突き出しを除去することが可能となる。
【００７７】
なお、本実施例では、実施例１に対して改良を加えた形態を取り上げているが、実施例２〜３に対しても、ビア１０５の密度が低い領域で発生している埋め込みプラグ（１１３，１２１）の突き出しを除去することにより、同様の効果を奏することが可能である。
【００７８】
以上のように、貼り付けプラグ１０７（１１３，１２１）を形成すると共に、ビア１０５の密度が低い領域で発生している埋め込みプラグ１０７（１１３，１２１）の突き出しを除去することによりビア１０５の密度が高い領域においても第２絶縁膜１０４と貼り付けプラグ１０７（１１３，１２１）の高さが同一となり、反射防止膜１０８の厚さは、ビア１０５の密度に係わりなく、上部配線１１１の深さはほぼ一定となる。
【００７９】
以上、本発明の４つの実施例について説明してきたが、本発明はこれらの実施例に限定されるものではない。例えば、以上の実施例では、ビアに埋め込む材料としてレジストを使用しているが、他の材料を使用することも可能である。そのような材料の例としては、カーボンポリマーやシリコン酸化膜が挙げられる。また、以上の実施例では、配線溝よりビアを先に形成してビアの中にプラグを形成する場合を取り上げているが、反対に、ビアより配線溝を先に形成して配線溝の中にプラグを形成する形態も考えられる。
【００８０】
また、これまでの説明では、いずれも、加工用レジストの下に反射防止膜を塗布しているが、リソグラフィーの方法によっては、反射防止膜の塗布が不要な場合もある。この場合、ビアの密度の変動によって加工用レジストの膜厚が変動し、その結果、配線溝の幅のばらつきが大きくなる現象が問題となる。このような現象に対しても、本発明により提供される埋め込みプラグの成長や貼り付けプラグの形成により、効果的に抑制することができる。
【００８１】
さらに、これまでの説明では、いずれも、配線とビアからなる配線構造の形成を取り上げているが、本発明はこの形態に限定されるものではなく、凹部に埋め込みプラグを形成する半導体装置の製造方法であれば、全て同様に適用可能である。
【００８２】
その他、本発明の趣旨を逸脱しない範囲で、様々な形態に変形して適用可能である。
【産業上の利用可能性】
【００８３】
本発明は、ビアの密度の変動による上部配線の厚さの変動を低減することにより、歩留りや信頼性の高い半導体装置を提供することができ、ビア密度の異なる領域を有する半導体装置の製造方法等に有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図２】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図３】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図４】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図５】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図６】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図７】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図８】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図９】本発明の第１の実施例による半導体装置の製造方法を示す工程断面図
【図１０】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１１】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１２】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１３】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１４】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１５】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１６】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１７】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１８】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図１９】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２０】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２１】本発明の第２の実施例による半導体装置の製造方法を示す工程断面図
【図２２】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２３】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２４】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２５】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２６】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２７】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２８】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図２９】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３０】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３１】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３２】本発明の第３の実施例による半導体装置の製造方法を示す工程断面図
【図３３】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３４】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３５】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３６】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３７】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３８】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図３９】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４０】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４１】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４２】本発明の第４の実施例による半導体装置の製造方法を示す工程断面図
【図４３】従来の半導体装置の製造方法を示す工程断面図
【図４４】従来の半導体装置の製造方法を示す工程断面図
【図４５】従来の半導体装置の製造方法を示す工程断面図
【図４６】従来の半導体装置の製造方法を示す工程断面図
【図４７】従来の半導体装置の製造方法を示す工程断面図
【図４８】従来の半導体装置の製造方法を示す工程断面図
【図４９】従来の半導体装置の製造方法を示す工程断面図
【図５０】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
【００８５】
１ 第１絶縁膜
２ 下部配線
３ 保護膜
４ 第２絶縁膜
５ ビア
６ 埋め込み用レジスト
７ 埋め込みプラグ
８ 反射防止膜
９ 加工用レジスト
１０ 配線溝
１１ 上部配線
１０１ 第１絶縁膜
１０２ 下部配線
１０３ 保護膜
１０４ 第２絶縁膜
１０５ ビア
１０６ 埋め込み用レジスト
１０７ 埋め込みプラグ
１０８ 反射防止膜
１０９ 加工用レジスト
１１０ 配線溝
１１１ 上部配線
１１２ 埋め込み用レジスト
１１３ 埋め込みプラグ
１１４ 貼り付け用レジスト
１１５ 感光領域
１１６ 貼り付けプラグ
１１７ 埋め込み用レジスト
１１８ 埋め込みプラグ
１１９ 貼り付け用レジスト
１２０ 架橋領域
１２１ 貼り付けプラグ
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、
前記凹部の内部にプラグを形成する工程と、
前記プラグを成長させる工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、
前記凹部の内部にプラグを形成する工程と、
前記プラグ上に埋め込みプラグを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
半導体装置の下部配線上方に形成される上部配線を形成するに際し、
前記下部配線上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数のビアを形成する工程と、
前記ビアの内部にプラグを形成する工程と、
前記プラグを成長させる工程と、
前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、
前記絶縁膜に配線溝を形成する工程と、
前記加工膜を除去する工程と、
前記配線溝に金属膜を埋め込む工程と
を有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする半導体装置の製造方法。
【請求項４】
前記プラグを成長させる工程において、
前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させることを特徴とする請求項１または請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体装置の下部配線上方に形成される上部配線を形成するに際し、
前記下部配線上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数のビアを形成する工程と、
前記ビアの内部にプラグを形成する工程と、
前記プラグ上に埋め込みプラグを形成する工程と、
前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、
前記絶縁膜に配線溝を形成する工程と、
前記加工膜を除去する工程と、
前記配線溝に金属膜を埋め込む工程と
を有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする半導体装置の製造方法。
【請求項６】
前記埋め込みプラグを形成する工程において、
前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにすることを特徴とする請求項２または請求項５に記載の半導体装置の製造方法。
【請求項７】
前記加工膜が反射防止膜および加工用レジストが積層されて成ることを特徴とする請求項３または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記加工膜が加工用レジストであることを特徴とする請求項３または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記プラグの成長を、前記プラグを溶液に暴露して膨潤させることにより行うことを特徴とする請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記溶液として、フェノール、安息香酸ナトリウム、ベンゾトリアゾールのいずれかを含む溶液を用いることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記プラグにあらかじめ発泡剤を添加し、前記プラグの成長を、前記プラグの内部に添加した発泡剤を分解することにより行うことを特徴とする請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記発泡剤として、アゾジカルボンアミド、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン、４，４’−オキシビスベンゼンスルホニルヒドラジドのいずれかを使用することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記プラグ上に埋め込みプラグを形成する際に、
前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、
前記プラグに励起光を照射し、
前記プラグから前記励起光によって誘起される蛍光により前記感光性レジストを感光させ、
前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される蛍光剤を含有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する蛍光剤を含有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記プラグ上に埋め込みプラグを形成する際に、
前記プラグに励起光を照射し、
前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、
前記プラグから前記励起光によって誘起される燐光により前記感光性レジストを感光させ、
前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される燐光剤を含有することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する燐光剤を含有することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１９】
前記蛍光剤または前記燐光剤が、共役二重結合、不飽和ケトン、ベンゼン環の分子骨格に、メチル基またはアミノ基の官能基が付加されて成ることを特徴とする請求項１４または請求項１５または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記プラグを加熱処理により化学物質を発生する材料により形成しておき、
前記プラグ上に埋め込みプラグを形成する際に、
前記絶縁膜および前記プラグの表面に反応性レジストを塗布し、
前記プラグを加熱し、
前記プラグから発生する前記化学物質により前記反応性レジストを変質させ、
前記反応性レジストを現像することにより前記プラグの表面に選択的に前記反応性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項２１】
前記プラグから放出される前記化学物質が酸であり、前記反応性レジストが前記酸により架橋反応を起こして変質することを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記絶縁膜から突き出た前記プラグを除去する工程を備えることを特徴とする請求項１〜２１のいずれかに記載の半導体装置の製造方法。
【請求項２３】
前記プラグの除去をＣＭＰにより行うことを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２４】
前記プラグの材料がレジストであることを特徴とする請求項１〜２３のいずれかに記載の半導体装置の製造方法。
【請求項１】
半導体基板上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、
前記凹部の内部にプラグを形成する工程と、
前記プラグを成長させる工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数の凹部を形成する工程と、
前記凹部の内部にプラグを形成する工程と、
前記プラグ上に埋め込みプラグを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
半導体装置の下部配線上方に形成される上部配線を形成するに際し、
前記下部配線上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数のビアを形成する工程と、
前記ビアの内部にプラグを形成する工程と、
前記プラグを成長させる工程と、
前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、
前記絶縁膜に配線溝を形成する工程と、
前記加工膜を除去する工程と、
前記配線溝に金属膜を埋め込む工程と
を有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする半導体装置の製造方法。
【請求項４】
前記プラグを成長させる工程において、
前記凹部の形成密度が最も高い領域にて前記プラグと前記絶縁膜の高さが同一になるように前記プラグを成長させることを特徴とする請求項１または請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体装置の下部配線上方に形成される上部配線を形成するに際し、
前記下部配線上に絶縁膜を堆積する工程と、
前記絶縁膜上の任意の位置に複数のビアを形成する工程と、
前記ビアの内部にプラグを形成する工程と、
前記プラグ上に埋め込みプラグを形成する工程と、
前記ビアおよび前記絶縁膜上に加工用膜を形成する工程と、
前記絶縁膜に配線溝を形成する工程と、
前記加工膜を除去する工程と、
前記配線溝に金属膜を埋め込む工程と
を有し、前記加工用膜厚に及ぼす影響が大きくなる、前記ビアの形成密度が高い領域での前記プラグと前記絶縁膜との間の段差を緩和することを特徴とする半導体装置の製造方法。
【請求項６】
前記埋め込みプラグを形成する工程において、
前記凹部の形成密度が最も高い領域にて前記プラグ上に埋め込みプラグを形成して前記埋め込みプラグと前記絶縁膜の高さが同一になるようにすることを特徴とする請求項２または請求項５に記載の半導体装置の製造方法。
【請求項７】
前記加工膜が反射防止膜および加工用レジストが積層されて成ることを特徴とする請求項３または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記加工膜が加工用レジストであることを特徴とする請求項３または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記プラグの成長を、前記プラグを溶液に暴露して膨潤させることにより行うことを特徴とする請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記溶液として、フェノール、安息香酸ナトリウム、ベンゾトリアゾールのいずれかを含む溶液を用いることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記プラグにあらかじめ発泡剤を添加し、前記プラグの成長を、前記プラグの内部に添加した発泡剤を分解することにより行うことを特徴とする請求項１または請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記発泡剤として、アゾジカルボンアミド、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン、４，４’−オキシビスベンゼンスルホニルヒドラジドのいずれかを使用することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記プラグ上に埋め込みプラグを形成する際に、
前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、
前記プラグに励起光を照射し、
前記プラグから前記励起光によって誘起される蛍光により前記感光性レジストを感光させ、
前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される蛍光剤を含有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する蛍光剤を含有することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記プラグ上に埋め込みプラグを形成する際に、
前記プラグに励起光を照射し、
前記絶縁膜および前記プラグの表面に感光性レジストを塗布し、
前記プラグから前記励起光によって誘起される燐光により前記感光性レジストを感光させ、
前記感光性レジストを現像することにより前記プラグの表面に選択的に前記感光性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光により励起される燐光剤を含有することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記感光性レジストが、１５７ｎｍ、１９３ｎｍ、２４８ｎｍ、３６５ｎｍ、４３６ｎｍのいずれかの波長の光を放出する燐光剤を含有することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１９】
前記蛍光剤または前記燐光剤が、共役二重結合、不飽和ケトン、ベンゼン環の分子骨格に、メチル基またはアミノ基の官能基が付加されて成ることを特徴とする請求項１４または請求項１５または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記プラグを加熱処理により化学物質を発生する材料により形成しておき、
前記プラグ上に埋め込みプラグを形成する際に、
前記絶縁膜および前記プラグの表面に反応性レジストを塗布し、
前記プラグを加熱し、
前記プラグから発生する前記化学物質により前記反応性レジストを変質させ、
前記反応性レジストを現像することにより前記プラグの表面に選択的に前記反応性レジストを前記埋め込みプラグとして残存させ
ることを特徴とする請求項２または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項２１】
前記プラグから放出される前記化学物質が酸であり、前記反応性レジストが前記酸により架橋反応を起こして変質することを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記絶縁膜から突き出た前記プラグを除去する工程を備えることを特徴とする請求項１〜２１のいずれかに記載の半導体装置の製造方法。
【請求項２３】
前記プラグの除去をＣＭＰにより行うことを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２４】
前記プラグの材料がレジストであることを特徴とする請求項１〜２３のいずれかに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【公開番号】特開２００８−１６５７４（Ｐ２００８−１６５７４Ａ）
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００６−１８５０２１（Ｐ２００６−１８５０２１）
【出願日】平成１８年７月５日（２００６．７．５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１８年７月５日（２００６．７．５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]