半導体装置
【課題】半導体装置のプリント配線基板上に半導体チップを搭載するための接着剤が流出してプリント配線基板上の接続用電極を汚染することによるボンディングワイヤ不着を防止する。
【解決手段】平板状の基材８の一面の一部に導体が形成され、導体の一部及び基材の一面の一部上にソルダーレジスト６が設けられたプリント配線基板１と、プリント配線基板の主面に接着剤１１を介して搭載された半導体チップ９と、半導体チップに形成されたチップ電極１０とプリント配線基板の主面に形成された接続用電極７とを接続するボンディングワイヤ１２とを備え、接続用電極と半導体チップとの間には、接続用電極から近い順に、基材が露出した第１の基材露出部８ａと、導体及びソルダーレジストからなる堰き止め部と、基材上に直接ソルダーレジストが形成されているソルダーレジスト凹部６ｃとが設けられている半導体装置とした。
【解決手段】平板状の基材８の一面の一部に導体が形成され、導体の一部及び基材の一面の一部上にソルダーレジスト６が設けられたプリント配線基板１と、プリント配線基板の主面に接着剤１１を介して搭載された半導体チップ９と、半導体チップに形成されたチップ電極１０とプリント配線基板の主面に形成された接続用電極７とを接続するボンディングワイヤ１２とを備え、接続用電極と半導体チップとの間には、接続用電極から近い順に、基材が露出した第１の基材露出部８ａと、導体及びソルダーレジストからなる堰き止め部と、基材上に直接ソルダーレジストが形成されているソルダーレジスト凹部６ｃとが設けられている半導体装置とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にプリント配線基板の主面に半導体チップを搭載し、プリント配線基板の接続用電極と半導体チップのチップ電極とをボンディングワイヤで接続した半導体装置に関するものである。
【背景技術】
【０００２】
各種電子機器に採用されているＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）形半導体装置は、プリント配線基板上に搭載された半導体チップの電極パッドと、前記プリント配線基板上のボンディング電極とを導電性ワイヤを介してワイヤボンド接続することにより電気的に接続した上で、前記プリント配線基板の前記半導体チップ搭載面を樹脂封止することにより製造される。
【０００３】
近年の電子機器の高機能化に伴い、ＢＧＡ形半導体装置の高機能化が進み、前記ＢＧＡ形半導体装置に搭載される半導体チップの大面積化が年々進んでいる。そのため、前記ＢＧＡ形半導体装置において、前記半導体チップと前記プリント配線基板上の前記ボンディング電極との間の距離が縮小する傾向にある。これにより、前記半導体チップを前記プリント配線基板上に接着するためのダイボンドペーストが前記ボンディング電極へ向かって流出することで前記ボンディング電極の表面が汚染され、ワイヤボンド不着を起こす危険性が高まっている。
【０００４】
この対策として、図３に示すような半導体装置が知られている（特許文献１）。半導体装置１０１は、プリント配線基板１０２の半導体チップ搭載面に半導体チップ１０３が接着剤１０５を介して搭載されている。プリント配線基板１０２は、基板コア１０２ａの両面にソルダーレジスト１０２ｃが塗布されて形成されている。半導体チップ１０３のパッド電極１０３ａとプリント配線基板１０２上に形成されたボンディング電極１０２ｂとが、ボンディングワイヤ１０４を介して電気的に接続されており、ボンディング電極１０２ｂはプリント配線基板１０２に形成された配線を介して、プリント配線基板１０２裏面の電極に電気的に接続されている。半導体チップ１０３とボンディング電極１０２ｂとの間には、接着剤１０５の流出を防止する額縁状の溝１０２ｄがソルダーレジスト１０２ｃに設けられている。この溝１０２ｄによって、ダイボンド時に接着剤１０５が接続用電極１０２ｂまで流出し前記ボンディング電極１０２ｂ表面を汚染することを防止する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２６７４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、プリント配線基板１０２の半導体チップ搭載面における、半導体チップ１０３とボンディング電極１０２ｂの間のスペースには、ビアが多数設けられていることが多い。基板製造ルール上、ビアランドは必ずソルダーレジスト１０２ｃにより完全に被覆されなければならないため、半導体チップ１０３周縁部とボンディング電極１０２ｂの間の距離、ビアの配置によっては、ソルダーレジスト１０２ｃ上の溝１０２ｄの深さＤ１の最大値が制限されたり、あるいは、深さＤ１の加工公差によっては溝１０２ｄを設けることができない箇所が発生したりすることが起こり得る。
【０００７】
また、特許文献１に開示された技術では、溝１０２ｄの深さＤ１は最大でもソルダーレジスト１０２ｃの厚み分となるため、ソルダーレジストの膜厚の面内バラツキや深さＤ１の加工公差、あるいは接着剤１０５の流出量、粘度によっては、上記溝１０２ｄが接着剤１０５を完全にせき止められないことが起こり得る。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係る半導体装置は、平板状の基材の一面の一部に導体が形成され、該導体の一部及び該基材の一面の一部上にソルダーレジストが設けられたプリント配線基板と、前記プリント配線基板の主面に接着剤を介して搭載された半導体チップと、前記半導体チップに形成されたチップ電極と前記プリント配線基板の主面に形成された接続用電極とを接続するボンディングワイヤとを備え、前記接続用電極と前記半導体チップとの間には、該接続用電極から近い順に、前記基材が露出した第１の基材露出部と、前記導体及び前記ソルダーレジストからなる堰き止め部と、前記基材上に直接前記ソルダーレジストが形成されているソルダーレジスト凹部とが設けられている構成とした。
【０００９】
ソルダーレジスト凹部に取り囲まれている、基材が露出した第２の基材露出部がさらに設けられている構成とすることもできる。
【発明の効果】
【００１０】
上記の構成とすることにより、半導体チップ下面から接着剤がはみ出しても、接続用電極に達することを確実に防ぐことができ、ボンディングワイヤが接続用電極に付着しないことを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は第１の実施形態の半導体装置を示す平面図、（ｂ）はＡ−Ａ断面図、（ｃ）はプリント配線基板上の導体の詳細図である。
【図２】（ａ）は第２の実施形態の半導体装置を示す平面図、（ｂ）はＢ−Ｂ断面図、（ｃ）はプリント配線基板上の導体の詳細図である。
【図３】（ａ）は従来の半導体装置を示す平面図、（ｂ）はＣ−Ｃ断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００１３】
（第１の実施形態）
第１の実施形態においては、プリント配線基板の半導体チップ搭載面上に、銅等の導電体を薄く形成することにより設けられた導体の平面（導体プレーン）が存在するが、前記導体プレーンをエッチングにより部分的に除去することで、導体のない領域（導体プレーン開口）を形成することができる。また、ボンディングワイヤを介して半導体チップとプリント配線基板との電気的接続を行うためにプリント配線基板上に設けられた接続用電極を囲んでソルダーレジスト開口が設けられている。以下、具体的に説明をする。
【００１４】
図１は、第１の実施形態の半導体装置の一部を示す平面図ならびに断面図である。プリント配線基板１は、基材８の一面に導体のパターン（導体プレーン２，２ａ，２ｂ，２ｃ）が形成され、その上にソルダーレジスト６が形成されている。導体のパターンは基材８の一面の一部に設けられ、ソルダーレジスト６も導体上の一部と基材８上の一部に設けられているだけであるので、上から見ると、導体の一部及び基材８の一部がソルダーレジスト６に覆われずに露出している。プリント配線基板１の主面上には、半導体チップ９が接着剤１１によって搭載されて固定されている。
【００１５】
半導体チップ９上には電極パッド（チップ電極）１０が設けられていて、プリント配線基板１の半導体チップ９搭載面（主面）上に接続用電極７が設けられている。そして電極パッド１０と接続用電極７にボンディングされたボンディングワイヤ１２を介して、半導体チップ９とプリント配線基板１とが電気的に接続されている。さらに、プリント配線基板１の半導体チップ９搭載面上には導体プレーン２，２ａ（帯状）、２ｂ、２ｃならびにソルダーレジスト６が形成されており、ソルダーレジスト６の一部が除去されるような構造で、接続用電極７を囲んでソルダーレジスト開口６ａが設けられている。
【００１６】
接続用電極７は導体プレーン２の一部であり、接続用電極７上には金メッキ７ａが形成されている。導体プレーン２には、プリント配線基板１の下面に形成されているボールランドとの電気的接続を確保するためにビアランド４が形成され、かつ、ビア５が接続されている。
【００１７】
接続用電極７の半導体チップ９側に隣接して第一の導体プレーン開口（基材８上から導体が除去された部分）３ａならびに基材８が半導体チップ９搭載面上に露出しこの第一の導体プレーン開口３内に存する第１の基材露出部８ａが設けられている。第一の導体プレーン開口３ａの半導体チップ９側に隣接して導体プレーン２ａとその導体プレーン２ａの上面に設けられたソルダーレジスト６ｂとからなる堰き止め部が設けられ、さらにこの堰き止め部の半導体チップ９側に隣接して第二の導体プレーン開口３ｂが設けられ、第二の導体プレーン開口３ｂ部分にソルダーレジスト凹部６ｃが設けられている。ソルダーレジスト凹部６ｃは基材８上に直接ソルダーレジスト６を載せているところであるため、堰き止め部のような導体２ａ上にソルダーレジスト６ｂを載せた部分よりも基材８上の厚みが小さく、周囲に比べて窪んだ部分となっている。
【００１８】
上記のような構成とすることにより、ダイボンド時に半導体チップ９下面から流出した接着剤１１をせき止めるためのダム（ソルダーレジスト凹部６ｃ）の深さを十分確保することができ、もし半導体チップ９をプリント配線基板１へ接着する際に接着剤１１が接続用電極７へ向かって流出した場合であっても、接着剤１１は、導体プレーン２ｂならびにソルダーレジスト６ｂからなる堰き止め部によってせき止められることによりソルダーレジスト凹部６ｃへ流入・滞留する。
【００１９】
さらに、もし接着剤１１の流出量が多大のため、接着剤１１が堰き止め部を越えて接続用電極７へ向かって流れた場合でも、第１の基板露出部８ａに接着剤１１が滞留することで、接着剤１１による接続用電極７の上面部分の汚染を防止することができる。
【００２０】
これにより、接着剤１１が接続用電極７上面に形成された金メッキ７ａ上に流入することで発生する汚染によって生ずるワイヤボンド不着を防止することができる。
【００２１】
（第２の実施形態）
図２は、第２の実施形態の半導体装置を示す平面図ならびに断面図である。第２の実施形態は第２の基材露出部８ｂが存している点が第１の実施形態と異なっており、それ以外は同じであるので、第１の実施形態と異なっている点を以下に説明する。
【００２２】
第２の実施形態の半導体装置では、第１の実施形態における構成に加えて、ソルダーレジスト凹部６ｃの領域内に基材８が露出した第２の基材露出部８ｂが設けられている。即ち、ソルダーレジスト凹部６ｃに第２の基材露出部８ｂが取り囲まれた構成となっている。
【００２３】
上記のような構成とすることにより、もし半導体チップ９をプリント配線基板１へ接着する際に接着剤１１が接続用電極７へ向かって流出した場合であっても、接着剤１１は、導体プレーン２ａならびにソルダーレジスト６ｂからなる堰き止め部によってせき止められることによりソルダーレジスト凹部６ｃもしくは第２の基材露出部８ｂへ流入・滞留する。本実施形態では、前記ソルダーレジスト凹部６ｃの領域内に第２の基材露出部８ｂが設けられていることにより、堰き止め部によってせき止められた接着剤１１を第１の実施形態よりも大量に、前記ソルダーレジスト凹部６ｃ内に滞留させることができる。
【００２４】
さらに、もし接着剤１１の流出量が多大のため、接着剤１１が堰き止め部を越えて接続用電極７へ向かって流れた場合でも、第１の基板露出部８ａに接着剤１１が滞留することで、接着剤１１による接続用電極７の上面部分の汚染を防止することができる。
【００２５】
これにより、接着剤１１が接続用電極７上面に形成された金メッキ７ａ上に流入することで発生する汚染によって生ずるワイヤボンド不着を防止することができる。
【産業上の利用可能性】
【００２６】
以上説明したように、本発明に係る半導体装置は、各種電子機器に搭載されている半導体装置、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）形半導体装置に適用可能である。
【符号の説明】
【００２７】
１ プリント配線基板
２、２ａ、２ｂ、２ｃ 導体プレーン
３ａ，３ｂ 導体プレーン開口
４ ビアランド
５ ビアホール
６、６ｂ ソルダーレジスト
６ａ ソルダーレジスト開口
６ｃ ソルダーレジスト凹部
７ 接続用電極
７ａ 金メッキ
８ 基材
８ａ 第１の基材露出部
８ｂ 第２の基材露出部
９ 半導体チップ
１０ チップ電極
１１ 接着剤
１２ ボンディングワイヤ
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にプリント配線基板の主面に半導体チップを搭載し、プリント配線基板の接続用電極と半導体チップのチップ電極とをボンディングワイヤで接続した半導体装置に関するものである。
【背景技術】
【０００２】
各種電子機器に採用されているＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）形半導体装置は、プリント配線基板上に搭載された半導体チップの電極パッドと、前記プリント配線基板上のボンディング電極とを導電性ワイヤを介してワイヤボンド接続することにより電気的に接続した上で、前記プリント配線基板の前記半導体チップ搭載面を樹脂封止することにより製造される。
【０００３】
近年の電子機器の高機能化に伴い、ＢＧＡ形半導体装置の高機能化が進み、前記ＢＧＡ形半導体装置に搭載される半導体チップの大面積化が年々進んでいる。そのため、前記ＢＧＡ形半導体装置において、前記半導体チップと前記プリント配線基板上の前記ボンディング電極との間の距離が縮小する傾向にある。これにより、前記半導体チップを前記プリント配線基板上に接着するためのダイボンドペーストが前記ボンディング電極へ向かって流出することで前記ボンディング電極の表面が汚染され、ワイヤボンド不着を起こす危険性が高まっている。
【０００４】
この対策として、図３に示すような半導体装置が知られている（特許文献１）。半導体装置１０１は、プリント配線基板１０２の半導体チップ搭載面に半導体チップ１０３が接着剤１０５を介して搭載されている。プリント配線基板１０２は、基板コア１０２ａの両面にソルダーレジスト１０２ｃが塗布されて形成されている。半導体チップ１０３のパッド電極１０３ａとプリント配線基板１０２上に形成されたボンディング電極１０２ｂとが、ボンディングワイヤ１０４を介して電気的に接続されており、ボンディング電極１０２ｂはプリント配線基板１０２に形成された配線を介して、プリント配線基板１０２裏面の電極に電気的に接続されている。半導体チップ１０３とボンディング電極１０２ｂとの間には、接着剤１０５の流出を防止する額縁状の溝１０２ｄがソルダーレジスト１０２ｃに設けられている。この溝１０２ｄによって、ダイボンド時に接着剤１０５が接続用電極１０２ｂまで流出し前記ボンディング電極１０２ｂ表面を汚染することを防止する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２６７４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、プリント配線基板１０２の半導体チップ搭載面における、半導体チップ１０３とボンディング電極１０２ｂの間のスペースには、ビアが多数設けられていることが多い。基板製造ルール上、ビアランドは必ずソルダーレジスト１０２ｃにより完全に被覆されなければならないため、半導体チップ１０３周縁部とボンディング電極１０２ｂの間の距離、ビアの配置によっては、ソルダーレジスト１０２ｃ上の溝１０２ｄの深さＤ１の最大値が制限されたり、あるいは、深さＤ１の加工公差によっては溝１０２ｄを設けることができない箇所が発生したりすることが起こり得る。
【０００７】
また、特許文献１に開示された技術では、溝１０２ｄの深さＤ１は最大でもソルダーレジスト１０２ｃの厚み分となるため、ソルダーレジストの膜厚の面内バラツキや深さＤ１の加工公差、あるいは接着剤１０５の流出量、粘度によっては、上記溝１０２ｄが接着剤１０５を完全にせき止められないことが起こり得る。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係る半導体装置は、平板状の基材の一面の一部に導体が形成され、該導体の一部及び該基材の一面の一部上にソルダーレジストが設けられたプリント配線基板と、前記プリント配線基板の主面に接着剤を介して搭載された半導体チップと、前記半導体チップに形成されたチップ電極と前記プリント配線基板の主面に形成された接続用電極とを接続するボンディングワイヤとを備え、前記接続用電極と前記半導体チップとの間には、該接続用電極から近い順に、前記基材が露出した第１の基材露出部と、前記導体及び前記ソルダーレジストからなる堰き止め部と、前記基材上に直接前記ソルダーレジストが形成されているソルダーレジスト凹部とが設けられている構成とした。
【０００９】
ソルダーレジスト凹部に取り囲まれている、基材が露出した第２の基材露出部がさらに設けられている構成とすることもできる。
【発明の効果】
【００１０】
上記の構成とすることにより、半導体チップ下面から接着剤がはみ出しても、接続用電極に達することを確実に防ぐことができ、ボンディングワイヤが接続用電極に付着しないことを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は第１の実施形態の半導体装置を示す平面図、（ｂ）はＡ−Ａ断面図、（ｃ）はプリント配線基板上の導体の詳細図である。
【図２】（ａ）は第２の実施形態の半導体装置を示す平面図、（ｂ）はＢ−Ｂ断面図、（ｃ）はプリント配線基板上の導体の詳細図である。
【図３】（ａ）は従来の半導体装置を示す平面図、（ｂ）はＣ−Ｃ断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００１３】
（第１の実施形態）
第１の実施形態においては、プリント配線基板の半導体チップ搭載面上に、銅等の導電体を薄く形成することにより設けられた導体の平面（導体プレーン）が存在するが、前記導体プレーンをエッチングにより部分的に除去することで、導体のない領域（導体プレーン開口）を形成することができる。また、ボンディングワイヤを介して半導体チップとプリント配線基板との電気的接続を行うためにプリント配線基板上に設けられた接続用電極を囲んでソルダーレジスト開口が設けられている。以下、具体的に説明をする。
【００１４】
図１は、第１の実施形態の半導体装置の一部を示す平面図ならびに断面図である。プリント配線基板１は、基材８の一面に導体のパターン（導体プレーン２，２ａ，２ｂ，２ｃ）が形成され、その上にソルダーレジスト６が形成されている。導体のパターンは基材８の一面の一部に設けられ、ソルダーレジスト６も導体上の一部と基材８上の一部に設けられているだけであるので、上から見ると、導体の一部及び基材８の一部がソルダーレジスト６に覆われずに露出している。プリント配線基板１の主面上には、半導体チップ９が接着剤１１によって搭載されて固定されている。
【００１５】
半導体チップ９上には電極パッド（チップ電極）１０が設けられていて、プリント配線基板１の半導体チップ９搭載面（主面）上に接続用電極７が設けられている。そして電極パッド１０と接続用電極７にボンディングされたボンディングワイヤ１２を介して、半導体チップ９とプリント配線基板１とが電気的に接続されている。さらに、プリント配線基板１の半導体チップ９搭載面上には導体プレーン２，２ａ（帯状）、２ｂ、２ｃならびにソルダーレジスト６が形成されており、ソルダーレジスト６の一部が除去されるような構造で、接続用電極７を囲んでソルダーレジスト開口６ａが設けられている。
【００１６】
接続用電極７は導体プレーン２の一部であり、接続用電極７上には金メッキ７ａが形成されている。導体プレーン２には、プリント配線基板１の下面に形成されているボールランドとの電気的接続を確保するためにビアランド４が形成され、かつ、ビア５が接続されている。
【００１７】
接続用電極７の半導体チップ９側に隣接して第一の導体プレーン開口（基材８上から導体が除去された部分）３ａならびに基材８が半導体チップ９搭載面上に露出しこの第一の導体プレーン開口３内に存する第１の基材露出部８ａが設けられている。第一の導体プレーン開口３ａの半導体チップ９側に隣接して導体プレーン２ａとその導体プレーン２ａの上面に設けられたソルダーレジスト６ｂとからなる堰き止め部が設けられ、さらにこの堰き止め部の半導体チップ９側に隣接して第二の導体プレーン開口３ｂが設けられ、第二の導体プレーン開口３ｂ部分にソルダーレジスト凹部６ｃが設けられている。ソルダーレジスト凹部６ｃは基材８上に直接ソルダーレジスト６を載せているところであるため、堰き止め部のような導体２ａ上にソルダーレジスト６ｂを載せた部分よりも基材８上の厚みが小さく、周囲に比べて窪んだ部分となっている。
【００１８】
上記のような構成とすることにより、ダイボンド時に半導体チップ９下面から流出した接着剤１１をせき止めるためのダム（ソルダーレジスト凹部６ｃ）の深さを十分確保することができ、もし半導体チップ９をプリント配線基板１へ接着する際に接着剤１１が接続用電極７へ向かって流出した場合であっても、接着剤１１は、導体プレーン２ｂならびにソルダーレジスト６ｂからなる堰き止め部によってせき止められることによりソルダーレジスト凹部６ｃへ流入・滞留する。
【００１９】
さらに、もし接着剤１１の流出量が多大のため、接着剤１１が堰き止め部を越えて接続用電極７へ向かって流れた場合でも、第１の基板露出部８ａに接着剤１１が滞留することで、接着剤１１による接続用電極７の上面部分の汚染を防止することができる。
【００２０】
これにより、接着剤１１が接続用電極７上面に形成された金メッキ７ａ上に流入することで発生する汚染によって生ずるワイヤボンド不着を防止することができる。
【００２１】
（第２の実施形態）
図２は、第２の実施形態の半導体装置を示す平面図ならびに断面図である。第２の実施形態は第２の基材露出部８ｂが存している点が第１の実施形態と異なっており、それ以外は同じであるので、第１の実施形態と異なっている点を以下に説明する。
【００２２】
第２の実施形態の半導体装置では、第１の実施形態における構成に加えて、ソルダーレジスト凹部６ｃの領域内に基材８が露出した第２の基材露出部８ｂが設けられている。即ち、ソルダーレジスト凹部６ｃに第２の基材露出部８ｂが取り囲まれた構成となっている。
【００２３】
上記のような構成とすることにより、もし半導体チップ９をプリント配線基板１へ接着する際に接着剤１１が接続用電極７へ向かって流出した場合であっても、接着剤１１は、導体プレーン２ａならびにソルダーレジスト６ｂからなる堰き止め部によってせき止められることによりソルダーレジスト凹部６ｃもしくは第２の基材露出部８ｂへ流入・滞留する。本実施形態では、前記ソルダーレジスト凹部６ｃの領域内に第２の基材露出部８ｂが設けられていることにより、堰き止め部によってせき止められた接着剤１１を第１の実施形態よりも大量に、前記ソルダーレジスト凹部６ｃ内に滞留させることができる。
【００２４】
さらに、もし接着剤１１の流出量が多大のため、接着剤１１が堰き止め部を越えて接続用電極７へ向かって流れた場合でも、第１の基板露出部８ａに接着剤１１が滞留することで、接着剤１１による接続用電極７の上面部分の汚染を防止することができる。
【００２５】
これにより、接着剤１１が接続用電極７上面に形成された金メッキ７ａ上に流入することで発生する汚染によって生ずるワイヤボンド不着を防止することができる。
【産業上の利用可能性】
【００２６】
以上説明したように、本発明に係る半導体装置は、各種電子機器に搭載されている半導体装置、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）形半導体装置に適用可能である。
【符号の説明】
【００２７】
１ プリント配線基板
２、２ａ、２ｂ、２ｃ 導体プレーン
３ａ，３ｂ 導体プレーン開口
４ ビアランド
５ ビアホール
６、６ｂ ソルダーレジスト
６ａ ソルダーレジスト開口
６ｃ ソルダーレジスト凹部
７ 接続用電極
７ａ 金メッキ
８ 基材
８ａ 第１の基材露出部
８ｂ 第２の基材露出部
９ 半導体チップ
１０ チップ電極
１１ 接着剤
１２ ボンディングワイヤ
【特許請求の範囲】
【請求項１】
平板状の基材の一面の一部に導体が形成され、該導体の一部及び該基材の一面の一部上にソルダーレジストが設けられたプリント配線基板と、
前記プリント配線基板の主面に接着剤を介して搭載された半導体チップと、
前記半導体チップに形成されたチップ電極と前記プリント配線基板の主面に形成された接続用電極とを接続するボンディングワイヤと
を備えた半導体装置であって、
前記接続用電極と前記半導体チップとの間には、該接続用電極から近い順に、前記基材が露出した第１の基材露出部と、前記導体及び前記ソルダーレジストからなる堰き止め部と、前記基材上に直接前記ソルダーレジストが形成されているソルダーレジスト凹部とが設けられている、半導体装置。
【請求項２】
前記ソルダーレジスト凹部に取り囲まれている、前記基材が露出した第２の基材露出部がさらに設けられていることを特徴とする、請求項１記載の半導体装置。
【請求項１】
平板状の基材の一面の一部に導体が形成され、該導体の一部及び該基材の一面の一部上にソルダーレジストが設けられたプリント配線基板と、
前記プリント配線基板の主面に接着剤を介して搭載された半導体チップと、
前記半導体チップに形成されたチップ電極と前記プリント配線基板の主面に形成された接続用電極とを接続するボンディングワイヤと
を備えた半導体装置であって、
前記接続用電極と前記半導体チップとの間には、該接続用電極から近い順に、前記基材が露出した第１の基材露出部と、前記導体及び前記ソルダーレジストからなる堰き止め部と、前記基材上に直接前記ソルダーレジストが形成されているソルダーレジスト凹部とが設けられている、半導体装置。
【請求項２】
前記ソルダーレジスト凹部に取り囲まれている、前記基材が露出した第２の基材露出部がさらに設けられていることを特徴とする、請求項１記載の半導体装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１１４０６６（Ｐ２０１１−１１４０６６Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２６７４９９（Ｐ２００９−２６７４９９）
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]