半導体集積回路装置の製造方法
【課題】半田バンプを有するフリップチップ方式の半導体デバイスに関するウエハプローブ検査においては、ウエハ上の半田バンプに直接、プローブ針をコンタクトさせて高温状態で電気的試験を実行する場合がある。このような高温プローブテストに関して本願発明者らが種々検討したところ、以下のような問題が有ることが明らかとなった。すなわち、パラジウム合金プローブ針を用いて、摂氏９０度以上の高温プローブテストを実行したところ、針先に半田バンプに起因する錫拡散が生じ、これによる高抵抗化のため、オープン不良が発生するというものである。
【解決手段】本願発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。
【解決手段】本願発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法における電気的試験技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平７−１４０１６８号公報（特許文献１）には、半導体デバイスの電気的試験用のタングステンを母材とするプローブ針に関して、ウエハプローブ検査の際に、アルミニウムパッドからのアルミナ等の異物付着を防止するために、タングステンに金、銀、銅、レニウム等の異種金属を添加する技術が開示されている。
【０００３】
日本特開２００２−１６２４１５号公報（特許文献２）または、これに対応する米国特許公開２００２−１５３９１３号公報（特許文献３）には、パラジウム系垂直針を用いた高温ウエハプローブ検査（摂氏８５度または摂氏１５０度）が開示されている。そこでは、ウエハ上のアルミニウム系電極に対する十分な加圧を確保するために、パラジウム系プローブ針の表面にニッケル又はニッケル合金がメッキされている。なお、このパラジウム系プローブ針の母材は、パラジウム系６元合金であり、その組成は、たとえば、Ｐｄ：３５質量％、Ａｇ：３０質量％、Ｐｔ：１０質量％、Ａｕ：１０質量％、Ｃｕ：１４質量％、Ｚｎ：１質量％である。
【０００４】
日本特開２００４−９３３５５号公報（特許文献４）には、パラジウム系プローブピンを用いたウエハプローブ検査において、検査対象物からの半田転写を防止するために、たとえば、金、銀、白金等を添加するとともに、針先を非平坦形状とする技術が開示されている。
【０００５】
日本特開平８−１１５９５５号公報（特許文献５）には、デバイス等のプローブ検査において、錫メッキ等がされた被検査電極等に高温強度に優れたタングステン合金針の先端部に錫と化合物を作らないＣ、Ｅｕ、Ｉｒ等をコーティングすることが開示されるとともに、パラジウム合金針等への適用も示唆されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１４０１６８号公報
【特許文献２】特開２００２−１６２４１５号公報
【特許文献３】米国特許公開２００２−１５３９１３号公報
【特許文献４】特開２００４−９３３５５号公報
【特許文献５】特開平８−１１５９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半田バンプを有するフリップチップ方式の半導体デバイスに関するウエハプローブ検査においては、ウエハ上の半田バンプに直接、プローブ針をコンタクトさせて高温状態（たとえば、摂氏９０度から１３０度程度）で電気的試験を実行する場合がある。このような高温プローブテストに関して本願発明者らが種々検討したところ、以下のような問題が有ることが明らかとなった。すなわち、パラジウム合金プローブ針を用いて、摂氏９０度以上の高温プローブテストを実行したところ、針先に半田バンプに起因する錫拡散が生じ、これに起因する高抵抗化のため、オープン不良が発生するというものである。
【０００８】
本願発明は、これらの課題を解決するためになされたものである。
【０００９】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
すなわち、本願の一つの発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１４】
すなわち、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたことにより、半田成分の拡散による針先の高抵抗化等に起因するオープン不良等の発生を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。
【図２】本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。
【図３】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。
【図４】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図５】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図６】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。
【図７】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。
【図８】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。
【図９】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。
【図１０】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスタ、プローブ装置およびプローブカードの全体模式断面図である。
【図１１】図１０のプローブカード部分の拡大模式断面図である。
【図１２】図１１のプローブ針および被検査ウエハの拡大断面図である。
【図１３】図１２のプローブ針の先端部および先端近傍部の拡大断面図である。
【図１４】図１３の断面部分切り出し領域Ｒ１の粒界構造を説明するための模式粒界構造図である。
【図１５】図１３のプローブ針の先端面の拡大平面図である。
【図１６】図１５の先端面一部切り出し領域Ｒ２の粒界構造を説明するための模式粒界構造図である。
【図１７】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。
【図１８】図１７の高温テストのブロックフロー図である。
【図１９】図１８の検査実行時のプローブ針先端部とウエハ上のバンプとの関係を示すプローブ針およびウエハの模式断面図である。
【図２０】図１９のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。
【図２１】図２０の部分拡大図である。
【図２２】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。
【図２３】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。
【図２４】柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。
【図２５】図２４の比較に用いた粒状粒界構造を有するプローブ針のＴＥＭ画像である。
【図２６】図２４の比較に用いた柱状粒界構造を有するプローブ針の先端面のＳＥＭ画像である。
【図２７】図２４の比較に用いた柱状粒界構造を有するプローブ針のＴＥＭ画像である。
【発明を実施するための形態】
【００１６】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１７】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に複数の集積回路チップ領域を形成する工程；
（ｂ）前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田バンプを形成する工程；
（ｃ）前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田バンプの各々に、パラジウム系プローブ針をコンタクトさせた状態で、高温プローブテストを実行する工程、
ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。
【００１８】
２．前記１項の半導体集積回路装置の製造方法において、前記複数の半田バンプは、錫系鉛フリー半田である。
【００１９】
３．前記１または２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。
【００２０】
４．前記１または２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針のほぼ全体は、主に粒状グレイン構造を有する。
【００２１】
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第１の主面に対して、ほぼ垂直にされている。
【００２２】
６．前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。
【００２３】
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。
【００２４】
８．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。
【００２５】
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される。
【００２６】
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記複数の半田バンプの各々は、非アルミニウム系メタルパッド上に設けられている。
【００２７】
１１．前記１０項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。
【００２８】
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。
【００２９】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３０】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３１】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまでのＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。なお、フリップチップ製品やウエハレベルパッケージプロセスにおいては、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）形成プロセス、バンプ形成プロセス等も含む。
【００３２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００３５】
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００３６】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３７】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３８】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３９】
６．本願に於いて、「集積回路チップ領域」とは、ウエハ分割後に半導体チップとなるべき領域を言う。
【００４０】
また、「高温プローブテスト」とは、ウエハプローブテストの内、ウエハ温度を摂氏８０度以上の所定の温度に設定して実施される電気的試験を言う。一般的上限温度は、摂氏２００度前後であるが、本願が主に扱う錫系半田バンプを有する製品に関しては、通常、摂氏１５０度程度と考えられている。なお、ウエハプローブテストの温度に関してこの他に、「常温テスト」、「低温テスト」等があるが、「常温テスト」は、通常、摂氏２５度前後（範囲としては、摂氏１５度から３５度程度）のウエハ温度で実施される。一方、「低温テスト」は、通常、摂氏マイナス４０度前後（範囲としては、摂氏マイナス１０度からマイナス６０度程度）のウエハ温度で実施される。
【００４１】
７．本願に於いて、プローブ針に関して、「先端部」とは、「先端面」から半田成分の拡散が懸念される範囲を言う。一方、「先端近傍部」とは、針先のクリーニングを繰り返す内に、「先端部」となりえる部分を言う。また、「上半部」とは、上端部を含む部分であって、「先端部」および「先端近傍部」よりも上方の部分である。
【００４２】
なお、プローブ針には、先端部がウエハの表面に対して斜めに延びる「カンチレバー型プローブ針」（マイクロカンチレバーを含む）と、先端部がウエハの表面に対して垂直に延びる「先端垂直型プローブ針」に分類できる。この先端垂直型プローブ針は、更に、全体がほぼ直線状の「全垂直型プローブ針」と、一部が屈曲又は湾曲している「先端垂直型湾曲プローブ針」（いわゆる「コブラ（Ｃｏｂｒａ）針」）に分類される。以下の実施形態では、主に先端垂直型湾曲プローブ針について説明するが、本願発明は、全垂直型プローブ針やカンチレバー型プローブ針にも適用できることは言うまでもない。
【００４３】
また、針母材について言えば、プローブ針の母材には、主にタングステン、パラジウム合金、銅ベリリウム合金等がある。これらにそれぞれ対応して、タングステン系プローブ針、パラジウム系プローブ針、銅ベリリウム系プローブ針がある。タングステン系プローブ針は、比較的硬く、アルミニウム系パッドに対するコンタクトに適している。パラジウム系プローブ針は、相対的に軟らかいと考えられており、金バンプや半田バンプ等へのコンタクトに適している。一方、銅ベリリウム系プローブ針は、大電流のデバイスへのコンタクトに適している。以下の実施形態では、主にパラジウム系プローブ針について説明するが、本願発明は、タングステン系プローブ針や銅ベリリウム系プローブ針にも適用できることは言うまでもない。
【００４４】
８．「フリップチップ型半導体素子」は、通常、略円形（円形、８角形、６角形等）のメタルパッドの上層（再配線を利用する場合は、水平にシフトする）にバンプ電極を形成するが、このメタルパッドとしては、主に「アルミニウム系メタルパッド」（アルミニウム系メタルパッド方式）または「非アルミニウム系メタルパッド」（非アルミニウム系メタルパッド方式）が使用される。「アルミニウム系メタルパッド方式」は、ワイヤボンディング製品とウエハを共用できる等のメリットがあるが、その分、工程は複雑となる。一方、「非アルミニウム系メタルパッド方式」は、銅系埋め込み配線上では構造を簡単にできるメリットが在り、特にＵＢＭ（ＵＮｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）自体をメタルパッドとする方式（「ＵＢＭパッド方式」という）では、構造が非常に簡単になる。以下の実施形態に於いては、主にＵＢＭパッド方式について説明するが、本願発明は、アルミニウム系メタルパッド方式や、ＵＢＭパッド方式以外の非アルミニウム系メタルパッド方式にも適用できることは言うまでもない。
【００４５】
なお、フリップチップ型半導体素子には、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）型と、以下で主に説明するベアチップ（Ｂａｒｅ Ｃｈｉｐ）型があるが、本願発明は、ＷＬＰ型にも適用できることは言うまでもない。
【００４６】
９．「半田」は、一般に錫を主要成分の一つとする低融点（摂氏２５０度未満程度）の金属材料である。「半田」には、鉛を含む「鉛含有半田」と、鉛を含まない「鉛フリー半田」がある。本願では、錫を主要成分とする鉛フリー半田を特に「錫系鉛フリー半田」と呼ぶ。
【００４７】
また、錫系鉛フリー半田には、銀添加錫系鉛フリー半田、ビスマス添加錫系鉛フリー半田、銀−銅添加錫系鉛フリー半田、銀−アンチモン−ビスマス添加錫系鉛フリー半田、ビスマス−銀−銅添加錫系鉛フリー半田等がある。以下の実施形態では、一例として、銀１．５重量％程度添加した銀添加錫系鉛フリー半田（融点：摂氏２２１度程度）を例に取り具体的に説明するが、他の銀添加錫系鉛フリー半田（銀３．５重量％程度添加）や、その他の２元系錫系鉛フリー半田、３元系錫系鉛フリー半田、または４元系錫系鉛フリー半田でもよいことはいうまでもない。なお、「鉛フリー」といっても、実際上は、微量の鉛を含有するのが普通である。
【００４８】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４９】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００５０】
１．本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等の説明（主に図１）
このセクションでは、半導体集積回路チップとして、４０ｎｍテクノロジノードのＭＩＳＦＥＴ等を多数集積したＣＭＩＳ型集積回路を例にとり、具体的に説明するが、以下の実施の形態は、ＭＩＳ型集積回路に限らず、バイポーラ型集積回路でも、単体デバイスでもよいことはいうまでもない。また、以下の例は、４０ｎｍテクノロジノードのデバイスに限定されるものではなく、これよりも微細なテクノロジノードのデバイスにも適用できるし、これよりも微細でないテクノロジノードのデバイスにも適用できることは言うまでもない。なお、これらの半導体集積回路チップは、回路システムとしては、たとえば、ＳＯＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）型のチップ、マイクロコンピュータおよびその周辺チップ等に対応する。
【００５１】
また、このセクションでは、８層の銅系埋め込み配線を有する集積回路を例に取り具体的に説明するが、本願の実施の形態は、これと異なる層数の配線システムを有する集積回路にも適用できることは言うまでもない。
【００５２】
図１は本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等を説明する。
【００５３】
図１に示すように、たとえば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型の素子分離フィールド絶縁膜３７で分離されたＰ型単結晶シリコン基板１ｓ（ウエハ１または半導体チップ２）のデバイス面１ａ（裏面１ｂの反対側の面）上には、ＰチャネルＭＯＳＦＥＴまたはＮチャネルＭＯＳＦＥＴ（８）が形成されている。それらの上には、エッチストップ膜である窒化シリコンライナー膜４（たとえば約３０ｎｍ）が形成されている。その上には、たとえば、窒化シリコンライナー膜４よりもずっと厚く、下層の熱ＣＶＤ法によるオゾンＴＥＯＳ酸化シリコン膜（たとえば約２００ｎｍ）および上層のプラズマＴＥＯＳ酸化シリコン膜（たとえば約２７０ｎｍ）等からなるプリメタル（Ｐｒｅｍｅｔａｌ）層間絶縁膜５が形成されている。また、これらのプリメタル絶縁膜を貫通して、タングステンプラグ３が形成されている。窒化シリコンライナー膜４とプリメタル層間絶縁膜５が存在する層がプリメタル領域ＰＭである。
【００５４】
その上の第１配線層Ｍ１は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等の絶縁性バリア膜１４および主層間絶縁膜であるプラズマシリコン酸化膜１５（たとえば約１５０ｎｍ）等およびそれらに形成された配線溝に埋め込まれた銅配線１３等から構成されている。この層は、いわゆるシングルダマシン（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。
【００５５】
その上の第２配線層から第６配線層Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。各層は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等からなる絶縁性バリア膜（ライナー膜）２４、３４，４４、５４，６４、および上層のほとんどの領域を占める主層間絶縁膜２５，３５，４５，５５，６５等から構成されている。この主層間絶縁膜２５，３５，４５，５５，６５は、たとえば、カーボンドープ酸化シリコン膜、すなわち、ＳｉＯＣ膜（たとえば約４００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線２３，３３，４３，５３，６３が形成されている。なお、第１配線層から第６配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、たとえば、この例ではローカル配線である。
【００５６】
その上の第７配線層から第８配線層Ｍ７，Ｍ８は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン構造の銅系埋め込み配線である。すなわち、グローバル下層配線層層間絶縁膜１９は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜７４、上層のプラズマＴＥＯＳシリコン酸化膜７５ａ，８５ａ（たとえば約８５０ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線７３が形成されている。なお、ここでは、説明を省略したが、銅埋め込み配線７３の側面および底面は、たとえば、ＴａＮ膜（Ｔａ膜との積層膜を含む）等のバリアメタル膜で囲まれている（以下の銅埋め込み配線について同じ）。
【００５７】
一方、グローバル上層配線層層間絶縁膜１８は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜８４、上層のプラズマＴＥＯＳシリコン酸化膜８５（たとえば約１２００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線８３が形成されている。銅埋め込み配線８３上をキャップしているのが、埋め込み型第８配線層上バリアメタル膜（たとえば、厚さ２００ｎｍ程度のＴｉＮ膜）である。ここまでが、埋め込み型多層配線層ＤＷである。なお、この例では、グローバル配線を２層としたが、グローバル配線の層数は、必要に応じて、３層以上とすることもできるし、１層とすることもできる。
【００５８】
この上にあるのが、たとえば、下層の無機系ファイナルパッシベーション膜１１（たとえば、厚さ３００ｎｍ程度のＳｉＯＮ膜）および上層の有機系ファイナルパッシベーション膜９（たとえば、厚さ１．５マイクロメートル程度のポリイミド系膜）等から構成されたファイナルパッシベーション膜１７である。なお、無機系ファイナルパッシベーション膜としては、ＳｉＯＮ膜に限らず、他の酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、これらの複合膜等が好適である。また、有機系ファイナルパッシベーション膜としては、ポリイミド系絶縁膜のほか、たとえば、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）絶縁膜等の耐熱性高分子樹脂膜等が好適である。
【００５９】
これらのファイナルパッシベーション膜１７の開口内および上面には、下部ＵＢＭ膜１６ａ（たとえば、厚さ２００ｎｍ程度のＴｉＷ膜）が設けられており、この上には、下部銅膜１６ｂ（たとえば、厚さ２００ｎｍ程度）が設けられている。なお、下部ＵＢＭ膜としては、ＴｉＷ膜のほか、クロム、チタン、タングステン又はこれらの複合膜等が好適である。
【００６０】
この下部銅膜１６ｂの上には、半田に対するバリア膜として、ニッケル膜１６ｃ（たとえば、厚さ３マイクロメートル程度）が設けられており、この上には、更に、半田との接続面として、上部銅膜１６ｄ（たとえば、厚さ４００ｎｍ程度）が設けられている。これらの下部ＵＢＭ膜１６ａ、下部銅膜１６ｂ、ニッケル膜１６ｃおよび上部銅膜１６ｄより、ＵＢＭ膜１６が構成されており、これ他の全体は、メタルパッド１２でもある。
【００６１】
更に、メタルパッド１２上には、半田バンプ７が形成されている。なお、この例では、バンプ高さＨは、たとえば、８０マイクロメートル程度である。この半田バンプ７は、ここでは、鉛フリー半田であり、たとえば、錫系鉛フリー半田（その組成は、具体的には、たとえば、錫９８．５重量％、銀１．５重量％；融点は、摂氏２２１度程度）を好適なものとして例示することができる。なお、錫系鉛フリー半田としては、Ｓｎ−Ａｇ系，Ｓｎ−Ｂｉ系等の２元系に限らず、この例では、摂氏２００度以上の融点を有するものであれば、Ｓｎ−Ａｇ−Ｃｕ系等の３元系でも、Ｓｎ−Ｂｉ−Ａｇ−Ｃｕ系，Ｓｎ−Ａｇ−Ｂｉ−Ｓｂ系等の４元系等でもよい。
【００６２】
以上説明したように、この例では、メタルパッド１２は、非アルミニウム系メタルパッドであり、ＵＢＭ膜１６の中には、金膜がないのが特徴となっている。もちろん、非アルミニウム系メタルパッドに代えて、アルミニウム系メタルパッドを形成しても良い。また、ＵＢＭ膜１６の中に金膜を設けても良い。しかし、非アルミニウム系メタルパッドにすることで、デバイス構造は非常に簡単になるメリットがある。また、高価な金膜を使用しないことは、コスト上のメリットとなる。
【００６３】
２．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等の説明（主に図２から図９、図１を参照）
半田バンプの形成方式には、ポリイミド系ファイナルパッシベーション膜（有機系ファイナルパッシベーション膜）のエッジでバンプの両側を規定するいわゆるＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型と、ポリイミド系ファイナルパッシベーション膜のエッジでバンプの両側を規定しないｎｏｎ−ＳＭＤ（ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型がある。このセクションでは、一例として、ｎｏｎ−ＳＭＤ型を説明するが、本願の実施の形態は、ＳＭＤ型にも適用できることは言うまでもない。
【００６４】
図２は本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。図３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。図４は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。図５は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。図６は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。図７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。図８は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。図９は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明する。
【００６５】
たとえば、３００ファイのＰ型単結晶シリコンウエハ１（図１参照）を準備する（ウエハの直径については、４５０ファイでも、２２０ファイでも、必要に応じて、その他もよい）。このウエハ１に対して、図２に示すように、多数のＭＩＳＦＥＴ（８）等を形成する等のＦＥＯＬプロセス２０１を実行する。続いて、たとえば、８層からなる銅埋め込み配線（半導体基板１ｓ上の配線層ＷＳ）を形成するＢＥＯＬプロセス２０２を実行する。
【００６６】
このようにして、埋め込み型第８配線層Ｍ８まで形成した時点の断面構造を図３に示す。図３に示すように、埋め込み型第７配線層Ｍ７上に埋め込み型第８配線層Ｍ８が形成されており、たとえばＳｉＣ系絶縁性バリア膜８４およびプラズマＴＥＯＳ系主層間絶縁膜８５等から構成されたグローバル配線上層配線層間絶縁膜１８中に、第８層銅埋め込み配線８３が埋め込まれている。ここで、ウエハのデバイス面１ａ（第１の主面）側に於いて、第８層銅埋め込み配線８３上を被覆しているのは、埋め込み型第８配線層上バリアメタル膜１０（たとえばＴｉＮ膜）である。
【００６７】
次に、図４に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、無機系ファイナルパッシベーション膜１１（たとえば、ＳｉＯＮ膜）を成膜する。この無機系ファイナルパッシベーション膜１１を、たとえば、通常のリソグラフィにより、パターニングすることにより、下部ファイナルパッシベーション開口３０を形成する。
【００６８】
次に、図５に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、感光性ポリイミド膜等を塗布し、パターニングすることにより、有機系ファイナルパッシベーション膜９（たとえばポリイミド系膜）および上部ファイナルパッシベーション開口３１を形成する。これらの無機系ファイナルパッシベーション膜１１および上部ファイナルパッシベーション開口３１でファイナルパッシベーション膜１７を構成する。なお、ファイナルパッシベーション膜１７の構成は、このほかに各種の構成が可能であるが、有機系ファイナルパッシベーション膜は、リフロー処理等の際の応力の吸収等に有効である。
【００６９】
次に、半田バンプ形成工程２０３（図２）を説明する。図６に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、スパッタリング成膜により、接着層（Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ）として下部ＵＢＭ膜１６ａ（たとえばＴｉＷ膜）を成膜する。次に、下部ＵＢＭ膜１６ａ上のほぼ全面に、たとえば、スパッタリング成膜により、シード層として、下部銅膜１６ｂを成膜する。次に、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、ＵＢＭめっき用レジスト膜３６を形成する。次に、下部銅膜１６ｂ上に、たとえば電気メッキにより、バリア膜として、たとえばニッケル膜１６ｃを選択的に成膜する。次に、ニッケル膜１６ｃ上に、たとえば電気メッキにより、ウエッティング層（Ｗｅｔｔｉｎｇ Ｌａｙｅｒ）として、上部銅膜１６ｄを成膜する。その後、不要になったレジスト膜３６を、例えば、アッシング等により、全面除去する。次に、下部銅膜１６ｂを、たとえば、ウエットエッチング（たとえば硫酸および過酸化水素水混合溶液等）等により、自己整合的に、パターニングする（図７参照）。
【００７０】
次に、図７に示すように、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜３２を形成する。次に、たとえば電気メッキにより、半田バンプ７（リフロー前）を形成する。その後、不要になったレジスト膜３２を、例えば、アッシング等により、全面除去する。なお、半田バンプの形成は、メッキ法のほか、各種の印刷法等でも可能である。しかし、バンプピッチの微細化に於いては、メッキ法が有利である。
【００７１】
次に、図８に示すように、下部ＵＢＭ膜１６ａを、たとえば、ウエットエッチング（たとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液）等により、自己整合的に、パターニングする。
【００７２】
次に、図９に示すように、リフロー処理（たとえば、摂氏２４０度から２６０度程度）することにより、半田バンプ７（たとえば、鉛フリー半田）を略球形に整形する。ＴｉＷ膜１６ａは、半田に濡れず、銅膜１６ｂ、１６ｄおよびニッケル膜１６ｃは、半田に濡れるので、整形は、自律的に行われる。
【００７３】
３．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードの説明（主に図１０から図１６）
このセクションでは、プローブ針の先が平坦な例を具体的に説明するが、本願発明は、針の先端が凹凸を有する場合や、針の先端がとがった形状を有する場合にも適用できることは言うまでもない。
【００７４】
また、以下の説明では、同一の装置で、常温テスト、高温テスト、および低温テストを実行する例を具体的に説明するが、本願発明は、常温テストおよび低温テストの少なくとも一つを、別のプローバで実施する場合にも適用できることは言うまでもない。
【００７５】
図１０は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスタ、プローブ装置およびプローブカードの全体模式断面図である。図１１は図１０のプローブカード部分の拡大模式断面図である。図１２は図１１のプローブ針および被検査ウエハの拡大断面図である。図１３は図１２のプローブ針の先端部および先端近傍部の拡大断面図である。図１４は図１３の断面部分切り出し領域Ｒ１の粒界構造を説明するための模式粒界構造図である。図１５は図１３のプローブ針の先端面の拡大平面図である。図１６は図１５の先端面一部切り出し領域Ｒ２の粒界構造を説明するための模式粒界構造図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明する。
【００７６】
図１０に、バンプ付ウエハのウエハプローブ検査２０４（図２）に使用できるウエハプローバ１０３の一例を示す。図１０に示すように、プローバ基体１０４上のＸＹＺ駆動テーブル１０５上には、ウエハ吸着台１０６（加熱又は冷却台）が設置されており、テスト時に於いては、このウエハ吸着台１０６上には、被テストウエハ１が、デバイス面１ａを上に向けて真空吸着されている。プローバ基体１０４上の支柱１０７上に、プローブカードホールダ１０８が設けられており、これにより、プローブカード１０９が多数のプローブ針９２（たとえば、１５０００本程度）を下に向けて保持されている。プローブカード１０９の上方には、テストヘッド１１１があり、プローブカード１０９とテストヘッド１１１の間は、ポゴピン１１０によって接続されており、テストヘッド１１１は、テスタ１０２との間で信号のやり取りをするように構成されている。
【００７７】
次に、プローブカード１０９の断面の一例を図１１に示す。図１１に示すように、プローブカード１０９の本体は、主配線基板１１２で構成されており、主配線基板１１２の上面には、剛性を確保するための補強板１１４が取り付けられている。また、主配線基板１１２の上面周辺部には、ポゴピン１１０とコンタクトを取るためのポゴ座１１３（ポゴピンコンタクト部）が設けられている。一方、主配線基板１１２の下面には、針集合体ホールダ１１６が取り付けられており、針集合体ホールダ１１６の中央部の主配線基板１１２の下面には、中継配線基板１１５が設置されている。中継配線基板１１５は、内部に中継配線１１８を有し、上部接続電極１１９を介して、主配線基板１１２と接続されている。一方、中継配線基板１１５の下面には、針接続電極１２０が設けられており、そこにプローブ針９２が設置されている。これらのプローブ針９２の中央部は、針集合体ホールダ１１６の下端部に設けられた針保持板１１７によって保持されている。
【００７８】
次に、プローブ針９２およびその下方の拡大図を図１２に示す。図１２に示すように、プローブ針９２の上半部９３は、上端根元の取り付け部９７、その下部の湾曲部９８等から構成されており（すなわち、上半部９３の少なくとも一部は湾曲している）、プローブ針９２の下半部９４のほぼ全体は、ウエハ１の上面１ａ（半田バンプ７が設けられている面）に対して、ほぼ垂直に延びている。プローブ針９２の下端部は、先端面９９、先端部９５、およびその近傍の先端近傍部９６等から構成されており、この例では、先端面９９は、ウエハ１の上面１ａとほぼ平行な比較的平坦な面となっている。ここで、好適なプローブ針の一例としては、たとえば、米国のＷｅｎｔｗｏｒｔｈ Ｌａｂｏｒａｔｏｒｉｅｓ社製のパラジウム系プローブ針（粒状粒界構造）である「Ｐａｌｉｎｅｙ７」（Ｃｏｂｒａ針）等を例示することができる。この母材は、パラジウムを主要な成分とする６元合金であり、その組成は、パラジウム：３５質量％、銀：３０質量％、白金：１０質量％、金：１０質量％、銅：１４質量％、亜鉛：１質量％である（すなわち、銀または銀及ぶ銅を主要な成分の一つとして含む。以下の母材についても同じ）。母材としては、この他に、たとえば、３元合金（組成は、たとえばパラジウム：４０質量％、銀：４０質量％、銅：２０質量％）、４元合金（組成は、たとえばパラジウム：４２〜４４質量％、銀：３８〜４１質量％、白金：０〜１質量％、銅：１６〜１７質量％）等を好適なものとして例示できる。しかし、ここで使用するパラジウム系プローブ針は、粒状粒界構造を有するものであれば、いかなる組成のものでも良い。
【００７９】
すなわち、パラジウム系プローブ針は、少なくとも、その先端部９９が、主に粒状粒界構造を有することが必要である。また、以下で述べる針クリーニングまたは針再生処理を考慮すると、その先端部９９および先端近傍部９６が、主に粒状粒界構造を有することが望ましい。また、製造の容易さを考慮すると、そのほぼ全体が、主に粒状粒界構造を有することが更に望ましい。しかし、湾曲部９２の剛性を確保するために、当該部分を柱状粒界構造にする等は、有効であり、また、先端部９９のみを付け替えたり、先端部９９のみを再生処理として粒状粒界化する等も考えられるので、先端近傍部９６および針全体の粒状粒界構造は、必須ではない。
【００８０】
次に、図１２のプローブ針９２の下端部、すなわち、先端面９９、先端部９５、および先端近傍部９６の拡大断面図を図１３に示す。図１３に示すように、プローブ針９２の下端部の外形は、ほぼ円柱状であり、側面１００は、湾曲した円柱の表面に対応している。先端面９９は、円柱の主軸にほぼ垂直な平面となっている。なお、この例におけるプローブ針の直径は、たとえば８０マイクロメートル程度であり、全長は、たとえば５．５ミリメートル程度である。
【００８１】
次に、図１３の断面部分切り出し領域Ｒ１の微視的な結晶粒界構造を模式的に図１４に示す。図１４（図１６についても同じ）に示すように、粒界構造は、いわゆる粒状構造（Ｇｒａｎｕｌａｒ Ｓｔｒｕｃｔｕｒｅ）であり、プローブ針９２の主軸に沿って長く延びた柱状構造（Ｃｏｌｕｍｎａｒ Ｓｔｒｕｃｔｕｒｅ）と対比される構造である。柱状構造は、１軸性的であるが、粒状構造は、等軸的であるので、等軸性構造（Ｅｑｕｉａｘｅｄ Ｓｔｒｕｃｔｕｒｅ）とも呼ばれる。また、一般に、軸方向に比較的長く延びた柱状構造のグレイン（Ｇｒａｉｎ）と異なり、プローブ針９２の径（前記の例では、たとえば、８０マイクロメートル程度）に比較して、グレイン径が十分に小さいので、微細粒状構造（Ｆｉｎｅ−Ｇｒａｉｎｅｄ Ｓｔｒｕｃｔｕｒｅ）と呼ばれることがある。因みに、先に例示したプローブ針９２のグレイン径の平均値は、ほぼ０．１マイクロメートルから０．３マイクロメートル程度である。
【００８２】
次に、図１３の下面図（先端面９９の平面図）を図１５に示す。図１５に示すように、プローブ針９２の先端面９９は、ほぼ円形（直径：たとえば８０マイクロメートル程度）であるが、実際にバンプ電極７とコンタクトする部分、すなわち、測定時の接触部分１２１は、ほぼ円形の部分となり、その直径は、たとえば、３０マイクロメートル程度（直径８０マイクロメートル程度の太さのプローブ針の場合）となる。
【００８３】
次に、図１５の先端面一部切り出し領域Ｒ２の微視的な結晶粒界構造を模式的に図１６に示すが、これが、先に説明したものとほぼ同じである。
【００８４】
４．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスの説明（主に図１７から図２１、図２を参照）
このセクションでは、単一チップ領域内に数千個程度の半田バンプを有する３００Φウエハを例にとり説明するが、対象ウエハは、２００ファイでも、４５０ファイでも、その他の径のウエハでもよいことは言うまでもない。また、単一チップ領域内のバンプ数は、これより多くても、少なくても良い。
【００８５】
また、単一プローブカードが有するプローブ針の本数（針数）は、チップ４個分を同時に測定する場合でも、１５０００本程度となる。従って、全ウエハをカバーするためには、水平方向に相対的にウエハを移動しなければならないが、この一度にカバーできる領域、すなわち、「単位測定領域」は、比較的正方形に近い略矩形領域のこともあれば、ウエハを横断する帯状領域の場合もある。以下の例では、便宜上、単位測定領域が、略矩形領域の場合を説明するが、これは、帯状領域でも、全ウエハを１回のコンタクトでカバーする全ウエハ一括測定方式でも良い。
【００８６】
図１７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。図１８は図１７の高温テストのブロックフロー図である。図１９は図１８の検査実行時のプローブ針先端部とウエハ上のバンプとの関係を示すプローブ針およびウエハの模式断面図である。図２０は図１９のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。図２１は図２０の部分拡大図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明する。
【００８７】
先ず、ウエハプローブ検査２０４（図２）時の被検査ウエハ１の状態を図２０および図２１により説明する。図２０に示すように、通常、ウエハ１のデバイス面１ａ上の多数の半導体チップ領域２は、ノッチ２１を方位の基準として、相互に直交する軸に沿って、マトリクス状に敷き詰められている（実際の半導体チップ領域２の数は、ずっと多いが、図示の都合上、極めて少なめに表示している）。図中に破線で示したのは、１回のコンタクトで測定できる範囲９１ａ，９１ｂ（単位測定範囲）の一例である。この単位測定範囲の構成は、単位測定範囲９１ａ，９１ｂのように、できるだけ近距離のチップ領域２のみから構成するもの（コンパクト型）と、単位測定範囲９１’のように、ウエハを横断するもの（横断型）があるが、ここでは、コンパクト型を例に取り説明する。なお、ウエハ1上の全チップ領域２を単位測定範囲とすることもできる。
【００８８】
次に、図２０の個々のチップ領域２およびその週辺の拡大平面図を図２１に示す。図２１に示すように、ウエハ１のデバイス領域１ａ上に、マトリクス状に敷き詰められた各チップ領域２は、相互に、格子状のダイシング領域２０（スクライブ領域）を間に挟んで、近接して配置されている。各チップ領域２上には、たとえば、正方格子状（格子の１辺の長さは、たとえば、２４０マイクロメートル程度）に、半田バンプ７が配置されている。なお、半田バンプ７の配置は、必要に従って配置されるので、格子状といっても一部の格子点または格子点列等を欠くこともある。また、実際のＳＯＣデバイスチップやマイクロコンピュータ関係チップでは、単位チップ領域あたりのバンプ数は、通常、数千個のオーダであるが、ここでは、図示の都合上、極めて少ないものを示す。なお、バンプの配列は、前記のように２次元単純正方格子のほか、図２６のような体心正方格子でもよいし、その他の直交格子、あるいは、斜方格子でもよい。
【００８９】
次に、これらのウエハ１に対するウエハプローブ検査２０４（図２）の全体の流れの一例を図１７（図１０から図１２を参照）に示す。図１７に示すように、被検査ウエハ１を図１０のウエハステージ１０６に吸着し（ウエハロード工程２０４ａ）、たとえば、常温テスト２０４ｂを実行する。次に、たとえば、ウエハステージ１０６を昇温させることによって、高温テスト２０４ｃを実行する。次に、たとえば、ウエハステージ１０６を冷却することによって、低温テスト２０４ｄを実行する。実施すべき全ての試験が終了すると、ウエハステージ１０６の真空吸着がオフとなり、検査が終了した被検査ウエハ１は、ウエハステージ１０６外に搬出され、新たな被検査ウエハ１が被検査ウエハ１を図１０のウエハステージ１０６に吸着される。以後、このサイクルが、対象ウエハ１がなくなるまで、繰り返される。なお、ここで、常温テスト２０４ｂおよび低温テスト２０４ｄの内、いずれか一つ又は両方を実施しないか、他のプローバで実施する場合は、図の破線のように、実施しないテストをスキップすればよい。
【００９０】
次に、各テスト、すなわち、常温テスト２０４ｂ、高温テスト２０４ｃ、および低温テスト２０４ｄにおける具体的テスト手順を図１８および図１９により説明する。各テストの手順は、テスト工の句の相違はあるものの、常温テスト２０４ｂ、高温テスト２０４ｃ、または低温テスト２０４ｄのいずれであっても、ほぼ同様であるので、ここでは、高温テスト２０４ｃについて説明する。
【００９１】
図１８および図１９に示すように、ウエハ１の温度が所定の高温テスト温度（たとえば、摂氏９０度以上、摂氏１３０度以下の所定の温度）に安定すると、テストが開始される（すなわち、高温プローブテストは、半導体ウエハをたとえば摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される）。被検査ウエハ１がウエハステージ１０６（図１０）に吸着された状態で水平方向（ＸＹ方向）の位置合わせが、ＸＹＺ駆動テーブル１０５の（図１０）水平方向の移動によって完了すると、ＸＹＺ駆動テーブル１０５は上昇して、コンタクト状態に至る（図１８のタッチダウン工程２０４ｃａ）。このとき検査領域は、たとえば単位測定範囲９１ａとする。
【００９２】
この例の場合は、先に説明したように、図１９に示すように、被検査ウエハ１は、半導体基板１ｓ、半導体基板上の配線層ＷＳおよびファイナルパッシベーション膜１７等から構成されており、ウエハ上のメタルパッド１２（この例では、非アルミニウム系メタルパッド）上に、半田バンプ７（この例では、錫系鉛フリー半田バンプ）が形成されている。
【００９３】
このコンタクト状態で、単位測定範囲９１ａの属する各チップ領域２に対する検査が実行される（図１８の検査実行工程２０４ｃｂ）。単位測定範囲９１ａの属する各チップ領域２に対する検査が完了すると、ＸＹＺ駆動テーブル１０５（図１０）が降下する（図１８のリフトオフ工程２０４ｃｃ）。単位測定範囲９１ａが、全チップ領域の場合は、破線のように迂回して、テストを終了する。一方、単位測定範囲９１ａの図に示すように、単位測定範囲９１ａに属するチップ領域２が全チップ領域の一部である場合は、たとえば図２０の単位測定範囲９１ｂに移動する（図１８のウエハ移動工程２０４ｃｄ）。ウエハの移動が完了すると、再び、先と同様に、タッチダウン工程２０４ｃｅ、検査実行工程２０４ｃｆ、およびリフトオフ工程２０４ｃｇが繰り返される。以後、被検査チップ領域が残っている限り、ウエハ移動２０４ｃｄからリフトオフ工程２０４ｃｇまでのサイクルが繰り返される。
【００９４】
５．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生に関する説明（主に図２２）
このセクションでは、プローブ針の再生方法として、プローブ針をヤスリ様の面で削る例を説明するが、プローブ針の再生方法としては、この他、先端を切断するとか、先端部およびその近傍を付け替える等の種々の方法が適用可能である。
【００９５】
なお、針の再生の実施は、任意であるが、実際問題としては、非常に高価なプローブカードをウエハ数枚から十数枚の使用で新品に交換するのは、あまり現実的ではない。
【００９６】
図２２は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法について説明する。
【００９７】
図２２に示すように、通常、プローブ針９２が、プローブカード１０９と一体となっている状態で、クリーニングシート１０１に押し付けられ、水平方向に移動される（通常、微細距離の前進後退を繰り返す）。これによって、針先が、例えば、数マイクロメートル程度削られると、クリーニング後の先端面９９ｒが現れ、これが新たな先端面９９となる。
【００９８】
６．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降の説明（主に図２３、図２を参照）
このセクションでは、パッケージ工程として、標準的な個別樹脂封止方式を例に取り具体的に説明するが、本願発明は、これに限定されるものではなく、セラミック封止方式、キャン封止方式等や、全体を一括して樹脂封止した後、パッケージダイシングによって個々のデバイスに分離するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式にも適用できることは言うまでもない。
【００９９】
また、ここでは、フリップチップ方式で、直接、パッケージ配線基板の上面にダイボンディング（フリップチップボンディング）する例を具体的に説明したが、パッケージ配線基板の下面にダイボンディング（フリップチップボンディング）してもよい。更に、パッケージ配線基板の上面にダイボンディングされた他のチップのデバイス面等にダイボンディング（フリップチップボンディング）してもよい。
【０１００】
図２３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明する。
【０１０１】
図２に示すように、ウエハプローブ検査２０４が完了したウエハ１は、必要に応じて、バンプ高さ検査２０５（たとえば、反射による光学検査）等の外観検査を実施する。もっとも、これらの検査が、必要でないときは、破線のようにスキップすることができる。次に、必要に応じて、たとえば、ウエハ１の裏面１ｂに対して、バックグラインディング等を実施する。
【０１０２】
次に、図２に示すように、半田バンプ７がある状態で、たとえば、ウエハ１のデバイス面１ａ（第１の主面）をダイシングテープに貼り付けた状態で、たとえば、ダイシング等により、ウエハ１を個々のチップ２に分割する（ウエハダイシング工程２０６）。
【０１０３】
次に、図２および図２３に示すように、たとえば、個々のチップ２をダイシングテープからピックアップして、パッケージ配線基板２６の上面のメタルランド（たとえば、銅膜等）等の上にマウントする。その後、リフローすることにより、パッケージ配線基板２６上のメタルランドとの接続を形成する（フリップチップボンディング工程２１１）。
【０１０４】
次に、図２および図２３に示すように、パッケージ配線基板２６とチップ２のデバイス面１ａとの間をアンダーフィル用液状樹脂２８で満たした後、加熱処理（キュア処理）して硬化させる（アンダーフィル工程２１２）。
【０１０５】
次に、図２および図２３に示すように、トランスファーモールドや圧縮モールド等により、例えば、エポキシ系封止樹脂により、封止することにより、パッケージ配線基板２６の上面に、チップ２を封止するように、封止樹脂体２９を形成する（樹脂封止工程２１３）。
【０１０６】
次に、図２および図２３に示すように、パッケージ配線基板２６の下面のメタルランド部２７（例えば、銅膜）上に半田ボールをマウントして、リフローすることによって、外部の半田バンプ２２（たとえば、鉛フリー半田バンプ）を形成する（外部半田バンプ形成工程２１４）。
【０１０７】
７．前記実施の形態および全般に関する予備的説明並びに考察（主に図２４から図２７）
図２４は柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。図２５は図２４の比較に用いた粒状粒界構造を有するプローブ針のＴＥＭ画像である。図２６は図２４の比較に用いた柱状粒界構造を有するプローブ針の先端面のＳＥＭ画像である。図２７は図２４の比較に用いた柱状粒界構造を有するプローブ針のＴＥＭ画像である。これらに基づいて、前記実施の形態および全般に関する予備的説明並びに考察を行う。
【０１０８】
図２４は、柱状結晶（比較例）と粒状結晶（前記実施の形態に対応する例）のパラジウム系プローブ針を用いて、高温プローブ検査を実施した場合のオープン不良の発生の有無（丸印は発生せず、×印は、発生あり）を比較したものである。テスト時間１０秒は、単位測定範囲９１ａ，９１ｂ，９１’あたりの通常の平均的テスト時間であり、テスト時間６０秒は、相違を明確にするための長めに設定された効果加速用テスト時間である。テスト温度は、摂氏９０度から、摂氏１３０度まで１０度間隔で測定を実行した。また、摂氏２５度の場合を、基準として示した。対象ウエハは、３００Φウエハ２枚分であり、各ウエハについて、ウエハ移動、タッチダウン、検査実行、リフトオフからなるサイクル回数は、たとえば、２７６回程度である。
【０１０９】
この結果からわかるように、柱状結晶の結晶粒界構造を有するプローブ針による摂氏１１０度以上の高温テストでは、通常の検査時間でも、ウエハ２枚分の測定で、すでに、オープン不良の発生が避けられない。また、柱状結晶の結晶粒界構造を有するプローブ針によると、摂氏９０度から１１０度未満の高温テストでも、ウエハ１２枚分に相当する測定で、オープン不良の発生が避けられないことがわかる。
【０１１０】
一方、粒状結晶の結晶粒界構造を有するプローブ針では、摂氏１３０度においてのウエハ１２枚分に相当する測定でも、オープン不良の発生がないことがわかる。もちろん、テストを繰り返すうちに、汚れがついたり、不可避的な母材の酸化などにより、一定の間隔で再生処理が必要であるのは、他のプローブ針と同じである。
【０１１１】
次に、図２５に粒状結晶の結晶粒界構造を有するプローブ針のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を示す。図２５に示すように、各グレインは、比較的微細な粒状の形状を呈していることがわかる。
【０１１２】
図２６は、オープン不良の発生した柱状結晶の結晶粒界構造を有するプローブ針の先端面（針の下面）のＳＥＭ画像である。この画像からわかるように、プローブ針の中央部に半田成分が付着しており、その周りに、半田成分が円形状に拡散しているのがわかる。この円形状の汚れは、元素分析の結果、半田由来の錫成分であることが同定された。
【０１１３】
これを更に明確にするために、図２６のプローブ針をその主軸に沿って切った断面のＴＥＭ画像を図２７に示す。図２７に示すように、プローブ針の先端面９９から内部に錫が拡散した部分１２２が有るのがわかる。これについても、元素分析の結果、半田由来の錫成分であることが同定されている。
【０１１４】
また、これからわかるように、柱状結晶の結晶粒界構造を有するプローブ針では、主軸（円柱の主軸）方向に沿って、相当程度長い柱状結晶が延びているのがわかる。
【０１１５】
これらの結果から、柱状結晶の結晶粒界構造を有するプローブ針では、プローブ針の主軸に沿った柱状結晶間の高速拡散路に沿って、表面に付着した錫成分が、比較的深い位置まで高速拡散するとともに急速に酸化するため、グレイン間の導通経路が急速に閉ざされる結果、オープン不良が発生するものと考えられる。
【０１１６】
これに対して、粒状結晶の結晶粒界構造を有するプローブ針では、粒状結晶間の高速拡散路が、比較的短く、方向性がないため、付着した錫成分が、内部まで拡散せず、表面領域のごく一部に留まっており、定期的な、クリーニング処理等で、容易に除去されるため、問題とならないものと考えられる。
【０１１７】
一般に、タングステン系プローブ針は、剛性が高いという好適な特性を有するが、半田成分が付着しやすいという問題があり、これに対して、パラジウム系プローブ針は、剛性は若干低いが、半田成分が付着しにくいという好適な特性を持っている。そのため、半田バンプ付ウエハ等のプローブ針としては、パラジウム系プローブ針が多用されている。このパラジウム系プローブ針は、他の系統のプローブ針と同様に、一般にパラジウム系母材からビレット（Ｂｉｌｌｅｔ）を形成し、それを押し出し加工（Ｅｘｔｒｕｓｉｏｎ）して、線材を形成する。この線材を引き抜きダイ（Ｄｒａｗｉｎｇ Ｄｉｅ）による引き抜き加工（Ｄｒａｗｉｎｇ）とその後のアニール（再結晶化処理等）を多数回繰り返すことによって、目的とする太さのプローブ針を得ている。
【０１１８】
このような製造方法と、パラジウム系プローブ針の剛性が比較的低いことを考慮すると、多くのパラジウム系プローブ針が、剛性を確保するために、引き抜き加工による柱状結晶化を重視して、再結晶化処理を弱めに設定しているものと考えられる。一方、先に例示したような、粒状結晶の結晶粒界構造を有するプローブ針は、剛性の要求が比較的ゆるい特殊な用途向けに、引き抜き加工毎に、十分な再結晶化を進行させて、等軸的な微細グレイン構造を有するように、調整されたものと考えられる。
【０１１９】
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２０】
例えば、前記実施の形態では、主に銅系埋め込み配線を有するデバイスを対象に具体的に説明したが、本発明はそれに限定されるものではなく、アルミニウム系非埋め込み配線、銀系埋め込み配線その他のメタル系埋め込み配線を有するデバイスにも適用できることは言うまでもない。
【０１２１】
また、銅に対するバリアメタルとして、窒化タンタル系バリアメタルを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、窒化チタン系バリアメタル（Ｔｉ/ＴｉＮの多層バリアを含む）、ルテニウム系バリアメタル等のその他のバリアメタルでも良いことは、言うまでもない。また、ここでは、ＴａＮ膜単層のバリアメタルの例をとり具体的に説明したが、本発明はそれに限定されるものではなく、Ｔａ/ＴａＮの多層バリアでも良いことは、言うまでもない。
【０１２２】
更に、絶縁性銅拡散バリア膜として、主にＳｉＣ等を用いた例を具体的に説明したが、本発明はそれに限定されるものではなく、ＳｉＣＮ，ＳｉＮ等、その他の膜であってもよいことは言うまでもない。
【０１２３】
前記実施の形態では、主にＰ型の単結晶シリコンウエハをスターティングマテリアルとして、半導体集積回路装置を形成する例を示したが、本発明はそれに限定されるものではなく、Ｎ型の単結晶シリコンウエハ、ＳＯＩウエハ、エピタキシウエハ等をスターティングマテリアルとして、半導体集積回路装置を形成する場合にも適用できることは言うまでもない。また、ウエハの母材としては、シリコン系半導体のほか、ＳｉＧｅ，ＧａＡｓ，ＳｉＣ，ＧａＮ，ＩｎＰ等の化合物半導体にも適用できることは言うまでもない。
【符号の説明】
【０１２４】
１ 半導体ウエハ
１ａ 基板又はウエハのデバイス面（第１の主面）
１ｂ 基板又はウエハの裏面（第２の主面）
１ｓ 基板又はウエハのＰ型単結晶シリコン基板部
２ 半導体基板又は集積回路チップ（半導体チップ領域）
３ タングステンプラグ
４ 窒化シリコンライナー膜（エッチストップ膜）
５ プリメタル層間絶縁膜
６ 基板コンタクト領域
７ （チップ上の）半田バンプ
８ ＭＩＳＦＥＴ
９ 有機系ファイナルパッシベーション膜（ポリイミド系膜）
１０ 埋め込み型第８配線層上バリアメタル膜（ＴｉＮ膜）
１１ 無機系ファイナルパッシベーション膜（ＳｉＯＮ膜）
１２ メタルパッド
１３ 埋め込まれた銅配線
１４ ＳｉＣ系絶縁性バリア膜
１５ プラズマＴＥＯＳ系主層間絶縁膜
１６ ＵＢＭ膜
１６ａ 下部ＵＢＭ膜（ＴｉＷ膜）
１６ｂ 下部銅膜
１６ｃ ニッケル膜
１６ｄ 上部銅膜
１７ ファイナルパッシベーション膜
１８ グローバル配線上層配線層間絶縁膜
１９ グローバル配線下層配線層間絶縁膜
２０ ダイシング領域（スクライブ領域）
２１ ノッチ
２２ 外部の半田バンプ
２３ 銅埋め込み配線
２４ ＳｉＣ系絶縁性バリア膜
２５ ＳｉＯＣ系主層間絶縁膜
２６ パッケージ配線基板
２７ メタルランド部
２８ アンダーフィル樹脂
２９ 封止樹脂体
３０ 下部ファイナルパッシベーション開口
３１ 上部ファイナルパッシベーション開口
３２ 半田めっき用レジスト膜
３３ 銅埋め込み配線
３４ ＳｉＣ系絶縁性バリア膜
３５ ＳｉＯＣ系主層間絶縁膜
３６ ＵＢＭめっき用レジスト膜
３７ 素子分離領域（ＳＴＩ絶縁膜領域）
４３ 銅埋め込み配線
４４ ＳｉＣ系絶縁性バリア膜
４５ ＳｉＯＣ系主層間絶縁膜
５３ 銅埋め込み配線
５４ ＳｉＣ系絶縁性バリア膜
５５ ＳｉＯＣ系主層間絶縁膜
６３ 銅埋め込み配線
６４ ＳｉＣ系絶縁性バリア膜
６５ ＳｉＯＣ系主層間絶縁膜
７３ 第７層銅埋め込み配線
７４ ＳｉＣ系絶縁性バリア膜
７５ プラズマＴＥＯＳ系主層間絶縁膜
８３ 第８層銅埋め込み配線
８４ ＳｉＣ系絶縁性バリア膜
８５ プラズマＴＥＯＳ系主層間絶縁膜
９１ａ，９１ｂ，９１’ １回のコンタクトで測定できる範囲（単位測定範囲）
９２ プローブ針
９３ 上半部
９４ 下半部
９５ 先端部
９６ 先端近傍部
９７ 取り付け部
９８ 湾曲部
９９ 先端面
９９ｒ クリーニング後の先端面
１００ 側面
１０１ クリーニングシート
１０２ テスタ
１０３ プローバ
１０４ プローバ基体
１０５ ＸＹＺ駆動テーブル
１０６ ウエハ吸着台（加熱又は冷却台）
１０７ 支柱
１０８ プローブカードホールダ
１０９ プローブカード
１１０ ポゴピン
１１１ テストヘッド
１１２ 主配線基板
１１３ ポゴ座（ポゴピンコンタクト部）
１１４ 補強板
１１５ 中継配線基板
１１６ 針集合体ホールダ
１１７ 針保持板
１１８ 中継配線
１１９ 上部接続電極
１２０ 針接続電極
１２１ 測定時の接触部分
１２２ 錫が拡散した部分
２０１ ＦＥＯＬ工程
２０２ ＢＥＯＬ工程
２０３ 半田バンプ形成工程
２０４ ウエハプローブ検査工程
２０４ａ ウエハロード工程
２０４ｂ 常温テスト工程
２０４ｃ 高温テスト工程
２０４ｃａ タッチダウン工程
２０４ｃｂ 検査実行工程
２０４ｃｃ リフトオフ工程
２０４ｃｄ ウエハ移動
２０４ｃｅ タッチダウン工程
２０４ｃｆ 検査実行工程
２０４ｃｇ リフトオフ工程
２０４ｄ 低温テスト工程
２０４ｅ ウエハアンロード工程
２０５ バンプ高さ検査工程
２０６ ウエハダイシング工程
２１１ フリップチップボンディング工程
２１２ アンダーフィル工程
２１３ 樹脂封止工程
２１４ 外部半田バンプ形成工程
Ｈ バンプ高さ
Ｍ１ 埋め込み型第１配線層
Ｍ２ 埋め込み型第２配線層
Ｍ３ 埋め込み型第３配線層
Ｍ４ 埋め込み型第４配線層
Ｍ５ 埋め込み型第５配線層
Ｍ６ 埋め込み型第６配線層
Ｍ７ 埋め込み型第７配線層
Ｍ８ 埋め込み型第８配線層
ＰＭ プリメタル領域
Ｒ１ 断面部分切り出し領域
Ｒ２ 先端面一部切り出し領域
ＷＳ 半導体基板上の配線層
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の製造方法における電気的試験技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平７−１４０１６８号公報（特許文献１）には、半導体デバイスの電気的試験用のタングステンを母材とするプローブ針に関して、ウエハプローブ検査の際に、アルミニウムパッドからのアルミナ等の異物付着を防止するために、タングステンに金、銀、銅、レニウム等の異種金属を添加する技術が開示されている。
【０００３】
日本特開２００２−１６２４１５号公報（特許文献２）または、これに対応する米国特許公開２００２−１５３９１３号公報（特許文献３）には、パラジウム系垂直針を用いた高温ウエハプローブ検査（摂氏８５度または摂氏１５０度）が開示されている。そこでは、ウエハ上のアルミニウム系電極に対する十分な加圧を確保するために、パラジウム系プローブ針の表面にニッケル又はニッケル合金がメッキされている。なお、このパラジウム系プローブ針の母材は、パラジウム系６元合金であり、その組成は、たとえば、Ｐｄ：３５質量％、Ａｇ：３０質量％、Ｐｔ：１０質量％、Ａｕ：１０質量％、Ｃｕ：１４質量％、Ｚｎ：１質量％である。
【０００４】
日本特開２００４−９３３５５号公報（特許文献４）には、パラジウム系プローブピンを用いたウエハプローブ検査において、検査対象物からの半田転写を防止するために、たとえば、金、銀、白金等を添加するとともに、針先を非平坦形状とする技術が開示されている。
【０００５】
日本特開平８−１１５９５５号公報（特許文献５）には、デバイス等のプローブ検査において、錫メッキ等がされた被検査電極等に高温強度に優れたタングステン合金針の先端部に錫と化合物を作らないＣ、Ｅｕ、Ｉｒ等をコーティングすることが開示されるとともに、パラジウム合金針等への適用も示唆されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１４０１６８号公報
【特許文献２】特開２００２−１６２４１５号公報
【特許文献３】米国特許公開２００２−１５３９１３号公報
【特許文献４】特開２００４−９３３５５号公報
【特許文献５】特開平８−１１５９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半田バンプを有するフリップチップ方式の半導体デバイスに関するウエハプローブ検査においては、ウエハ上の半田バンプに直接、プローブ針をコンタクトさせて高温状態（たとえば、摂氏９０度から１３０度程度）で電気的試験を実行する場合がある。このような高温プローブテストに関して本願発明者らが種々検討したところ、以下のような問題が有ることが明らかとなった。すなわち、パラジウム合金プローブ針を用いて、摂氏９０度以上の高温プローブテストを実行したところ、針先に半田バンプに起因する錫拡散が生じ、これに起因する高抵抗化のため、オープン不良が発生するというものである。
【０００８】
本願発明は、これらの課題を解決するためになされたものである。
【０００９】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
すなわち、本願の一つの発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１４】
すなわち、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたことにより、半田成分の拡散による針先の高抵抗化等に起因するオープン不良等の発生を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。
【図２】本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。
【図３】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。
【図４】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図５】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。
【図６】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。
【図７】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。
【図８】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。
【図９】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。
【図１０】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスタ、プローブ装置およびプローブカードの全体模式断面図である。
【図１１】図１０のプローブカード部分の拡大模式断面図である。
【図１２】図１１のプローブ針および被検査ウエハの拡大断面図である。
【図１３】図１２のプローブ針の先端部および先端近傍部の拡大断面図である。
【図１４】図１３の断面部分切り出し領域Ｒ１の粒界構造を説明するための模式粒界構造図である。
【図１５】図１３のプローブ針の先端面の拡大平面図である。
【図１６】図１５の先端面一部切り出し領域Ｒ２の粒界構造を説明するための模式粒界構造図である。
【図１７】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。
【図１８】図１７の高温テストのブロックフロー図である。
【図１９】図１８の検査実行時のプローブ針先端部とウエハ上のバンプとの関係を示すプローブ針およびウエハの模式断面図である。
【図２０】図１９のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。
【図２１】図２０の部分拡大図である。
【図２２】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。
【図２３】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。
【図２４】柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。
【図２５】図２４の比較に用いた粒状粒界構造を有するプローブ針のＴＥＭ画像である。
【図２６】図２４の比較に用いた柱状粒界構造を有するプローブ針の先端面のＳＥＭ画像である。
【図２７】図２４の比較に用いた柱状粒界構造を有するプローブ針のＴＥＭ画像である。
【発明を実施するための形態】
【００１６】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１７】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に複数の集積回路チップ領域を形成する工程；
（ｂ）前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田バンプを形成する工程；
（ｃ）前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田バンプの各々に、パラジウム系プローブ針をコンタクトさせた状態で、高温プローブテストを実行する工程、
ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。
【００１８】
２．前記１項の半導体集積回路装置の製造方法において、前記複数の半田バンプは、錫系鉛フリー半田である。
【００１９】
３．前記１または２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。
【００２０】
４．前記１または２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針のほぼ全体は、主に粒状グレイン構造を有する。
【００２１】
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第１の主面に対して、ほぼ垂直にされている。
【００２２】
６．前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。
【００２３】
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。
【００２４】
８．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。
【００２５】
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される。
【００２６】
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記複数の半田バンプの各々は、非アルミニウム系メタルパッド上に設けられている。
【００２７】
１１．前記１０項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。
【００２８】
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。
【００２９】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３０】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３１】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまでのＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。なお、フリップチップ製品やウエハレベルパッケージプロセスにおいては、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）形成プロセス、バンプ形成プロセス等も含む。
【００３２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００３５】
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００３６】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３７】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３８】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３９】
６．本願に於いて、「集積回路チップ領域」とは、ウエハ分割後に半導体チップとなるべき領域を言う。
【００４０】
また、「高温プローブテスト」とは、ウエハプローブテストの内、ウエハ温度を摂氏８０度以上の所定の温度に設定して実施される電気的試験を言う。一般的上限温度は、摂氏２００度前後であるが、本願が主に扱う錫系半田バンプを有する製品に関しては、通常、摂氏１５０度程度と考えられている。なお、ウエハプローブテストの温度に関してこの他に、「常温テスト」、「低温テスト」等があるが、「常温テスト」は、通常、摂氏２５度前後（範囲としては、摂氏１５度から３５度程度）のウエハ温度で実施される。一方、「低温テスト」は、通常、摂氏マイナス４０度前後（範囲としては、摂氏マイナス１０度からマイナス６０度程度）のウエハ温度で実施される。
【００４１】
７．本願に於いて、プローブ針に関して、「先端部」とは、「先端面」から半田成分の拡散が懸念される範囲を言う。一方、「先端近傍部」とは、針先のクリーニングを繰り返す内に、「先端部」となりえる部分を言う。また、「上半部」とは、上端部を含む部分であって、「先端部」および「先端近傍部」よりも上方の部分である。
【００４２】
なお、プローブ針には、先端部がウエハの表面に対して斜めに延びる「カンチレバー型プローブ針」（マイクロカンチレバーを含む）と、先端部がウエハの表面に対して垂直に延びる「先端垂直型プローブ針」に分類できる。この先端垂直型プローブ針は、更に、全体がほぼ直線状の「全垂直型プローブ針」と、一部が屈曲又は湾曲している「先端垂直型湾曲プローブ針」（いわゆる「コブラ（Ｃｏｂｒａ）針」）に分類される。以下の実施形態では、主に先端垂直型湾曲プローブ針について説明するが、本願発明は、全垂直型プローブ針やカンチレバー型プローブ針にも適用できることは言うまでもない。
【００４３】
また、針母材について言えば、プローブ針の母材には、主にタングステン、パラジウム合金、銅ベリリウム合金等がある。これらにそれぞれ対応して、タングステン系プローブ針、パラジウム系プローブ針、銅ベリリウム系プローブ針がある。タングステン系プローブ針は、比較的硬く、アルミニウム系パッドに対するコンタクトに適している。パラジウム系プローブ針は、相対的に軟らかいと考えられており、金バンプや半田バンプ等へのコンタクトに適している。一方、銅ベリリウム系プローブ針は、大電流のデバイスへのコンタクトに適している。以下の実施形態では、主にパラジウム系プローブ針について説明するが、本願発明は、タングステン系プローブ針や銅ベリリウム系プローブ針にも適用できることは言うまでもない。
【００４４】
８．「フリップチップ型半導体素子」は、通常、略円形（円形、８角形、６角形等）のメタルパッドの上層（再配線を利用する場合は、水平にシフトする）にバンプ電極を形成するが、このメタルパッドとしては、主に「アルミニウム系メタルパッド」（アルミニウム系メタルパッド方式）または「非アルミニウム系メタルパッド」（非アルミニウム系メタルパッド方式）が使用される。「アルミニウム系メタルパッド方式」は、ワイヤボンディング製品とウエハを共用できる等のメリットがあるが、その分、工程は複雑となる。一方、「非アルミニウム系メタルパッド方式」は、銅系埋め込み配線上では構造を簡単にできるメリットが在り、特にＵＢＭ（ＵＮｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）自体をメタルパッドとする方式（「ＵＢＭパッド方式」という）では、構造が非常に簡単になる。以下の実施形態に於いては、主にＵＢＭパッド方式について説明するが、本願発明は、アルミニウム系メタルパッド方式や、ＵＢＭパッド方式以外の非アルミニウム系メタルパッド方式にも適用できることは言うまでもない。
【００４５】
なお、フリップチップ型半導体素子には、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）型と、以下で主に説明するベアチップ（Ｂａｒｅ Ｃｈｉｐ）型があるが、本願発明は、ＷＬＰ型にも適用できることは言うまでもない。
【００４６】
９．「半田」は、一般に錫を主要成分の一つとする低融点（摂氏２５０度未満程度）の金属材料である。「半田」には、鉛を含む「鉛含有半田」と、鉛を含まない「鉛フリー半田」がある。本願では、錫を主要成分とする鉛フリー半田を特に「錫系鉛フリー半田」と呼ぶ。
【００４７】
また、錫系鉛フリー半田には、銀添加錫系鉛フリー半田、ビスマス添加錫系鉛フリー半田、銀−銅添加錫系鉛フリー半田、銀−アンチモン−ビスマス添加錫系鉛フリー半田、ビスマス−銀−銅添加錫系鉛フリー半田等がある。以下の実施形態では、一例として、銀１．５重量％程度添加した銀添加錫系鉛フリー半田（融点：摂氏２２１度程度）を例に取り具体的に説明するが、他の銀添加錫系鉛フリー半田（銀３．５重量％程度添加）や、その他の２元系錫系鉛フリー半田、３元系錫系鉛フリー半田、または４元系錫系鉛フリー半田でもよいことはいうまでもない。なお、「鉛フリー」といっても、実際上は、微量の鉛を含有するのが普通である。
【００４８】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４９】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００５０】
１．本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等の説明（主に図１）
このセクションでは、半導体集積回路チップとして、４０ｎｍテクノロジノードのＭＩＳＦＥＴ等を多数集積したＣＭＩＳ型集積回路を例にとり、具体的に説明するが、以下の実施の形態は、ＭＩＳ型集積回路に限らず、バイポーラ型集積回路でも、単体デバイスでもよいことはいうまでもない。また、以下の例は、４０ｎｍテクノロジノードのデバイスに限定されるものではなく、これよりも微細なテクノロジノードのデバイスにも適用できるし、これよりも微細でないテクノロジノードのデバイスにも適用できることは言うまでもない。なお、これらの半導体集積回路チップは、回路システムとしては、たとえば、ＳＯＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）型のチップ、マイクロコンピュータおよびその周辺チップ等に対応する。
【００５１】
また、このセクションでは、８層の銅系埋め込み配線を有する集積回路を例に取り具体的に説明するが、本願の実施の形態は、これと異なる層数の配線システムを有する集積回路にも適用できることは言うまでもない。
【００５２】
図１は本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等を説明する。
【００５３】
図１に示すように、たとえば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型の素子分離フィールド絶縁膜３７で分離されたＰ型単結晶シリコン基板１ｓ（ウエハ１または半導体チップ２）のデバイス面１ａ（裏面１ｂの反対側の面）上には、ＰチャネルＭＯＳＦＥＴまたはＮチャネルＭＯＳＦＥＴ（８）が形成されている。それらの上には、エッチストップ膜である窒化シリコンライナー膜４（たとえば約３０ｎｍ）が形成されている。その上には、たとえば、窒化シリコンライナー膜４よりもずっと厚く、下層の熱ＣＶＤ法によるオゾンＴＥＯＳ酸化シリコン膜（たとえば約２００ｎｍ）および上層のプラズマＴＥＯＳ酸化シリコン膜（たとえば約２７０ｎｍ）等からなるプリメタル（Ｐｒｅｍｅｔａｌ）層間絶縁膜５が形成されている。また、これらのプリメタル絶縁膜を貫通して、タングステンプラグ３が形成されている。窒化シリコンライナー膜４とプリメタル層間絶縁膜５が存在する層がプリメタル領域ＰＭである。
【００５４】
その上の第１配線層Ｍ１は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等の絶縁性バリア膜１４および主層間絶縁膜であるプラズマシリコン酸化膜１５（たとえば約１５０ｎｍ）等およびそれらに形成された配線溝に埋め込まれた銅配線１３等から構成されている。この層は、いわゆるシングルダマシン（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。
【００５５】
その上の第２配線層から第６配線層Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）構造の銅系埋め込み配線である。各層は、たとえば、下層のＳｉＣ膜（たとえば約５０ｎｍ）等からなる絶縁性バリア膜（ライナー膜）２４、３４，４４、５４，６４、および上層のほとんどの領域を占める主層間絶縁膜２５，３５，４５，５５，６５等から構成されている。この主層間絶縁膜２５，３５，４５，５５，６５は、たとえば、カーボンドープ酸化シリコン膜、すなわち、ＳｉＯＣ膜（たとえば約４００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線２３，３３，４３，５３，６３が形成されている。なお、第１配線層から第６配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、たとえば、この例ではローカル配線である。
【００５６】
その上の第７配線層から第８配線層Ｍ７，Ｍ８は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン構造の銅系埋め込み配線である。すなわち、グローバル下層配線層層間絶縁膜１９は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜７４、上層のプラズマＴＥＯＳシリコン酸化膜７５ａ，８５ａ（たとえば約８５０ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線７３が形成されている。なお、ここでは、説明を省略したが、銅埋め込み配線７３の側面および底面は、たとえば、ＴａＮ膜（Ｔａ膜との積層膜を含む）等のバリアメタル膜で囲まれている（以下の銅埋め込み配線について同じ）。
【００５７】
一方、グローバル上層配線層層間絶縁膜１８は、たとえば、下層のＳｉＣ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜８４、上層のプラズマＴＥＯＳシリコン酸化膜８５（たとえば約１２００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線８３が形成されている。銅埋め込み配線８３上をキャップしているのが、埋め込み型第８配線層上バリアメタル膜（たとえば、厚さ２００ｎｍ程度のＴｉＮ膜）である。ここまでが、埋め込み型多層配線層ＤＷである。なお、この例では、グローバル配線を２層としたが、グローバル配線の層数は、必要に応じて、３層以上とすることもできるし、１層とすることもできる。
【００５８】
この上にあるのが、たとえば、下層の無機系ファイナルパッシベーション膜１１（たとえば、厚さ３００ｎｍ程度のＳｉＯＮ膜）および上層の有機系ファイナルパッシベーション膜９（たとえば、厚さ１．５マイクロメートル程度のポリイミド系膜）等から構成されたファイナルパッシベーション膜１７である。なお、無機系ファイナルパッシベーション膜としては、ＳｉＯＮ膜に限らず、他の酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、これらの複合膜等が好適である。また、有機系ファイナルパッシベーション膜としては、ポリイミド系絶縁膜のほか、たとえば、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）絶縁膜等の耐熱性高分子樹脂膜等が好適である。
【００５９】
これらのファイナルパッシベーション膜１７の開口内および上面には、下部ＵＢＭ膜１６ａ（たとえば、厚さ２００ｎｍ程度のＴｉＷ膜）が設けられており、この上には、下部銅膜１６ｂ（たとえば、厚さ２００ｎｍ程度）が設けられている。なお、下部ＵＢＭ膜としては、ＴｉＷ膜のほか、クロム、チタン、タングステン又はこれらの複合膜等が好適である。
【００６０】
この下部銅膜１６ｂの上には、半田に対するバリア膜として、ニッケル膜１６ｃ（たとえば、厚さ３マイクロメートル程度）が設けられており、この上には、更に、半田との接続面として、上部銅膜１６ｄ（たとえば、厚さ４００ｎｍ程度）が設けられている。これらの下部ＵＢＭ膜１６ａ、下部銅膜１６ｂ、ニッケル膜１６ｃおよび上部銅膜１６ｄより、ＵＢＭ膜１６が構成されており、これ他の全体は、メタルパッド１２でもある。
【００６１】
更に、メタルパッド１２上には、半田バンプ７が形成されている。なお、この例では、バンプ高さＨは、たとえば、８０マイクロメートル程度である。この半田バンプ７は、ここでは、鉛フリー半田であり、たとえば、錫系鉛フリー半田（その組成は、具体的には、たとえば、錫９８．５重量％、銀１．５重量％；融点は、摂氏２２１度程度）を好適なものとして例示することができる。なお、錫系鉛フリー半田としては、Ｓｎ−Ａｇ系，Ｓｎ−Ｂｉ系等の２元系に限らず、この例では、摂氏２００度以上の融点を有するものであれば、Ｓｎ−Ａｇ−Ｃｕ系等の３元系でも、Ｓｎ−Ｂｉ−Ａｇ−Ｃｕ系，Ｓｎ−Ａｇ−Ｂｉ−Ｓｂ系等の４元系等でもよい。
【００６２】
以上説明したように、この例では、メタルパッド１２は、非アルミニウム系メタルパッドであり、ＵＢＭ膜１６の中には、金膜がないのが特徴となっている。もちろん、非アルミニウム系メタルパッドに代えて、アルミニウム系メタルパッドを形成しても良い。また、ＵＢＭ膜１６の中に金膜を設けても良い。しかし、非アルミニウム系メタルパッドにすることで、デバイス構造は非常に簡単になるメリットがある。また、高価な金膜を使用しないことは、コスト上のメリットとなる。
【００６３】
２．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等の説明（主に図２から図９、図１を参照）
半田バンプの形成方式には、ポリイミド系ファイナルパッシベーション膜（有機系ファイナルパッシベーション膜）のエッジでバンプの両側を規定するいわゆるＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型と、ポリイミド系ファイナルパッシベーション膜のエッジでバンプの両側を規定しないｎｏｎ−ＳＭＤ（ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）型がある。このセクションでは、一例として、ｎｏｎ−ＳＭＤ型を説明するが、本願の実施の形態は、ＳＭＤ型にも適用できることは言うまでもない。
【００６４】
図２は本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。図３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層ＷＳの形成完了時点）である。図４は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。図５は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。図６は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜成膜完了時点）である。図７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。図８は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（ＵＢＭ膜最下層膜加工完了時点）である。図９は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明する。
【００６５】
たとえば、３００ファイのＰ型単結晶シリコンウエハ１（図１参照）を準備する（ウエハの直径については、４５０ファイでも、２２０ファイでも、必要に応じて、その他もよい）。このウエハ１に対して、図２に示すように、多数のＭＩＳＦＥＴ（８）等を形成する等のＦＥＯＬプロセス２０１を実行する。続いて、たとえば、８層からなる銅埋め込み配線（半導体基板１ｓ上の配線層ＷＳ）を形成するＢＥＯＬプロセス２０２を実行する。
【００６６】
このようにして、埋め込み型第８配線層Ｍ８まで形成した時点の断面構造を図３に示す。図３に示すように、埋め込み型第７配線層Ｍ７上に埋め込み型第８配線層Ｍ８が形成されており、たとえばＳｉＣ系絶縁性バリア膜８４およびプラズマＴＥＯＳ系主層間絶縁膜８５等から構成されたグローバル配線上層配線層間絶縁膜１８中に、第８層銅埋め込み配線８３が埋め込まれている。ここで、ウエハのデバイス面１ａ（第１の主面）側に於いて、第８層銅埋め込み配線８３上を被覆しているのは、埋め込み型第８配線層上バリアメタル膜１０（たとえばＴｉＮ膜）である。
【００６７】
次に、図４に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、無機系ファイナルパッシベーション膜１１（たとえば、ＳｉＯＮ膜）を成膜する。この無機系ファイナルパッシベーション膜１１を、たとえば、通常のリソグラフィにより、パターニングすることにより、下部ファイナルパッシベーション開口３０を形成する。
【００６８】
次に、図５に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、感光性ポリイミド膜等を塗布し、パターニングすることにより、有機系ファイナルパッシベーション膜９（たとえばポリイミド系膜）および上部ファイナルパッシベーション開口３１を形成する。これらの無機系ファイナルパッシベーション膜１１および上部ファイナルパッシベーション開口３１でファイナルパッシベーション膜１７を構成する。なお、ファイナルパッシベーション膜１７の構成は、このほかに各種の構成が可能であるが、有機系ファイナルパッシベーション膜は、リフロー処理等の際の応力の吸収等に有効である。
【００６９】
次に、半田バンプ形成工程２０３（図２）を説明する。図６に示すように、ウエハのデバイス面１ａ側のほぼ全面に、たとえば、スパッタリング成膜により、接着層（Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ）として下部ＵＢＭ膜１６ａ（たとえばＴｉＷ膜）を成膜する。次に、下部ＵＢＭ膜１６ａ上のほぼ全面に、たとえば、スパッタリング成膜により、シード層として、下部銅膜１６ｂを成膜する。次に、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、ＵＢＭめっき用レジスト膜３６を形成する。次に、下部銅膜１６ｂ上に、たとえば電気メッキにより、バリア膜として、たとえばニッケル膜１６ｃを選択的に成膜する。次に、ニッケル膜１６ｃ上に、たとえば電気メッキにより、ウエッティング層（Ｗｅｔｔｉｎｇ Ｌａｙｅｒ）として、上部銅膜１６ｄを成膜する。その後、不要になったレジスト膜３６を、例えば、アッシング等により、全面除去する。次に、下部銅膜１６ｂを、たとえば、ウエットエッチング（たとえば硫酸および過酸化水素水混合溶液等）等により、自己整合的に、パターニングする（図７参照）。
【００７０】
次に、図７に示すように、ウエハのデバイス面１ａ側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜３２を形成する。次に、たとえば電気メッキにより、半田バンプ７（リフロー前）を形成する。その後、不要になったレジスト膜３２を、例えば、アッシング等により、全面除去する。なお、半田バンプの形成は、メッキ法のほか、各種の印刷法等でも可能である。しかし、バンプピッチの微細化に於いては、メッキ法が有利である。
【００７１】
次に、図８に示すように、下部ＵＢＭ膜１６ａを、たとえば、ウエットエッチング（たとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液）等により、自己整合的に、パターニングする。
【００７２】
次に、図９に示すように、リフロー処理（たとえば、摂氏２４０度から２６０度程度）することにより、半田バンプ７（たとえば、鉛フリー半田）を略球形に整形する。ＴｉＷ膜１６ａは、半田に濡れず、銅膜１６ｂ、１６ｄおよびニッケル膜１６ｃは、半田に濡れるので、整形は、自律的に行われる。
【００７３】
３．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードの説明（主に図１０から図１６）
このセクションでは、プローブ針の先が平坦な例を具体的に説明するが、本願発明は、針の先端が凹凸を有する場合や、針の先端がとがった形状を有する場合にも適用できることは言うまでもない。
【００７４】
また、以下の説明では、同一の装置で、常温テスト、高温テスト、および低温テストを実行する例を具体的に説明するが、本願発明は、常温テストおよび低温テストの少なくとも一つを、別のプローバで実施する場合にも適用できることは言うまでもない。
【００７５】
図１０は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスタ、プローブ装置およびプローブカードの全体模式断面図である。図１１は図１０のプローブカード部分の拡大模式断面図である。図１２は図１１のプローブ針および被検査ウエハの拡大断面図である。図１３は図１２のプローブ針の先端部および先端近傍部の拡大断面図である。図１４は図１３の断面部分切り出し領域Ｒ１の粒界構造を説明するための模式粒界構造図である。図１５は図１３のプローブ針の先端面の拡大平面図である。図１６は図１５の先端面一部切り出し領域Ｒ２の粒界構造を説明するための模式粒界構造図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明する。
【００７６】
図１０に、バンプ付ウエハのウエハプローブ検査２０４（図２）に使用できるウエハプローバ１０３の一例を示す。図１０に示すように、プローバ基体１０４上のＸＹＺ駆動テーブル１０５上には、ウエハ吸着台１０６（加熱又は冷却台）が設置されており、テスト時に於いては、このウエハ吸着台１０６上には、被テストウエハ１が、デバイス面１ａを上に向けて真空吸着されている。プローバ基体１０４上の支柱１０７上に、プローブカードホールダ１０８が設けられており、これにより、プローブカード１０９が多数のプローブ針９２（たとえば、１５０００本程度）を下に向けて保持されている。プローブカード１０９の上方には、テストヘッド１１１があり、プローブカード１０９とテストヘッド１１１の間は、ポゴピン１１０によって接続されており、テストヘッド１１１は、テスタ１０２との間で信号のやり取りをするように構成されている。
【００７７】
次に、プローブカード１０９の断面の一例を図１１に示す。図１１に示すように、プローブカード１０９の本体は、主配線基板１１２で構成されており、主配線基板１１２の上面には、剛性を確保するための補強板１１４が取り付けられている。また、主配線基板１１２の上面周辺部には、ポゴピン１１０とコンタクトを取るためのポゴ座１１３（ポゴピンコンタクト部）が設けられている。一方、主配線基板１１２の下面には、針集合体ホールダ１１６が取り付けられており、針集合体ホールダ１１６の中央部の主配線基板１１２の下面には、中継配線基板１１５が設置されている。中継配線基板１１５は、内部に中継配線１１８を有し、上部接続電極１１９を介して、主配線基板１１２と接続されている。一方、中継配線基板１１５の下面には、針接続電極１２０が設けられており、そこにプローブ針９２が設置されている。これらのプローブ針９２の中央部は、針集合体ホールダ１１６の下端部に設けられた針保持板１１７によって保持されている。
【００７８】
次に、プローブ針９２およびその下方の拡大図を図１２に示す。図１２に示すように、プローブ針９２の上半部９３は、上端根元の取り付け部９７、その下部の湾曲部９８等から構成されており（すなわち、上半部９３の少なくとも一部は湾曲している）、プローブ針９２の下半部９４のほぼ全体は、ウエハ１の上面１ａ（半田バンプ７が設けられている面）に対して、ほぼ垂直に延びている。プローブ針９２の下端部は、先端面９９、先端部９５、およびその近傍の先端近傍部９６等から構成されており、この例では、先端面９９は、ウエハ１の上面１ａとほぼ平行な比較的平坦な面となっている。ここで、好適なプローブ針の一例としては、たとえば、米国のＷｅｎｔｗｏｒｔｈ Ｌａｂｏｒａｔｏｒｉｅｓ社製のパラジウム系プローブ針（粒状粒界構造）である「Ｐａｌｉｎｅｙ７」（Ｃｏｂｒａ針）等を例示することができる。この母材は、パラジウムを主要な成分とする６元合金であり、その組成は、パラジウム：３５質量％、銀：３０質量％、白金：１０質量％、金：１０質量％、銅：１４質量％、亜鉛：１質量％である（すなわち、銀または銀及ぶ銅を主要な成分の一つとして含む。以下の母材についても同じ）。母材としては、この他に、たとえば、３元合金（組成は、たとえばパラジウム：４０質量％、銀：４０質量％、銅：２０質量％）、４元合金（組成は、たとえばパラジウム：４２〜４４質量％、銀：３８〜４１質量％、白金：０〜１質量％、銅：１６〜１７質量％）等を好適なものとして例示できる。しかし、ここで使用するパラジウム系プローブ針は、粒状粒界構造を有するものであれば、いかなる組成のものでも良い。
【００７９】
すなわち、パラジウム系プローブ針は、少なくとも、その先端部９９が、主に粒状粒界構造を有することが必要である。また、以下で述べる針クリーニングまたは針再生処理を考慮すると、その先端部９９および先端近傍部９６が、主に粒状粒界構造を有することが望ましい。また、製造の容易さを考慮すると、そのほぼ全体が、主に粒状粒界構造を有することが更に望ましい。しかし、湾曲部９２の剛性を確保するために、当該部分を柱状粒界構造にする等は、有効であり、また、先端部９９のみを付け替えたり、先端部９９のみを再生処理として粒状粒界化する等も考えられるので、先端近傍部９６および針全体の粒状粒界構造は、必須ではない。
【００８０】
次に、図１２のプローブ針９２の下端部、すなわち、先端面９９、先端部９５、および先端近傍部９６の拡大断面図を図１３に示す。図１３に示すように、プローブ針９２の下端部の外形は、ほぼ円柱状であり、側面１００は、湾曲した円柱の表面に対応している。先端面９９は、円柱の主軸にほぼ垂直な平面となっている。なお、この例におけるプローブ針の直径は、たとえば８０マイクロメートル程度であり、全長は、たとえば５．５ミリメートル程度である。
【００８１】
次に、図１３の断面部分切り出し領域Ｒ１の微視的な結晶粒界構造を模式的に図１４に示す。図１４（図１６についても同じ）に示すように、粒界構造は、いわゆる粒状構造（Ｇｒａｎｕｌａｒ Ｓｔｒｕｃｔｕｒｅ）であり、プローブ針９２の主軸に沿って長く延びた柱状構造（Ｃｏｌｕｍｎａｒ Ｓｔｒｕｃｔｕｒｅ）と対比される構造である。柱状構造は、１軸性的であるが、粒状構造は、等軸的であるので、等軸性構造（Ｅｑｕｉａｘｅｄ Ｓｔｒｕｃｔｕｒｅ）とも呼ばれる。また、一般に、軸方向に比較的長く延びた柱状構造のグレイン（Ｇｒａｉｎ）と異なり、プローブ針９２の径（前記の例では、たとえば、８０マイクロメートル程度）に比較して、グレイン径が十分に小さいので、微細粒状構造（Ｆｉｎｅ−Ｇｒａｉｎｅｄ Ｓｔｒｕｃｔｕｒｅ）と呼ばれることがある。因みに、先に例示したプローブ針９２のグレイン径の平均値は、ほぼ０．１マイクロメートルから０．３マイクロメートル程度である。
【００８２】
次に、図１３の下面図（先端面９９の平面図）を図１５に示す。図１５に示すように、プローブ針９２の先端面９９は、ほぼ円形（直径：たとえば８０マイクロメートル程度）であるが、実際にバンプ電極７とコンタクトする部分、すなわち、測定時の接触部分１２１は、ほぼ円形の部分となり、その直径は、たとえば、３０マイクロメートル程度（直径８０マイクロメートル程度の太さのプローブ針の場合）となる。
【００８３】
次に、図１５の先端面一部切り出し領域Ｒ２の微視的な結晶粒界構造を模式的に図１６に示すが、これが、先に説明したものとほぼ同じである。
【００８４】
４．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスの説明（主に図１７から図２１、図２を参照）
このセクションでは、単一チップ領域内に数千個程度の半田バンプを有する３００Φウエハを例にとり説明するが、対象ウエハは、２００ファイでも、４５０ファイでも、その他の径のウエハでもよいことは言うまでもない。また、単一チップ領域内のバンプ数は、これより多くても、少なくても良い。
【００８５】
また、単一プローブカードが有するプローブ針の本数（針数）は、チップ４個分を同時に測定する場合でも、１５０００本程度となる。従って、全ウエハをカバーするためには、水平方向に相対的にウエハを移動しなければならないが、この一度にカバーできる領域、すなわち、「単位測定領域」は、比較的正方形に近い略矩形領域のこともあれば、ウエハを横断する帯状領域の場合もある。以下の例では、便宜上、単位測定領域が、略矩形領域の場合を説明するが、これは、帯状領域でも、全ウエハを１回のコンタクトでカバーする全ウエハ一括測定方式でも良い。
【００８６】
図１７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。図１８は図１７の高温テストのブロックフロー図である。図１９は図１８の検査実行時のプローブ針先端部とウエハ上のバンプとの関係を示すプローブ針およびウエハの模式断面図である。図２０は図１９のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。図２１は図２０の部分拡大図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明する。
【００８７】
先ず、ウエハプローブ検査２０４（図２）時の被検査ウエハ１の状態を図２０および図２１により説明する。図２０に示すように、通常、ウエハ１のデバイス面１ａ上の多数の半導体チップ領域２は、ノッチ２１を方位の基準として、相互に直交する軸に沿って、マトリクス状に敷き詰められている（実際の半導体チップ領域２の数は、ずっと多いが、図示の都合上、極めて少なめに表示している）。図中に破線で示したのは、１回のコンタクトで測定できる範囲９１ａ，９１ｂ（単位測定範囲）の一例である。この単位測定範囲の構成は、単位測定範囲９１ａ，９１ｂのように、できるだけ近距離のチップ領域２のみから構成するもの（コンパクト型）と、単位測定範囲９１’のように、ウエハを横断するもの（横断型）があるが、ここでは、コンパクト型を例に取り説明する。なお、ウエハ1上の全チップ領域２を単位測定範囲とすることもできる。
【００８８】
次に、図２０の個々のチップ領域２およびその週辺の拡大平面図を図２１に示す。図２１に示すように、ウエハ１のデバイス領域１ａ上に、マトリクス状に敷き詰められた各チップ領域２は、相互に、格子状のダイシング領域２０（スクライブ領域）を間に挟んで、近接して配置されている。各チップ領域２上には、たとえば、正方格子状（格子の１辺の長さは、たとえば、２４０マイクロメートル程度）に、半田バンプ７が配置されている。なお、半田バンプ７の配置は、必要に従って配置されるので、格子状といっても一部の格子点または格子点列等を欠くこともある。また、実際のＳＯＣデバイスチップやマイクロコンピュータ関係チップでは、単位チップ領域あたりのバンプ数は、通常、数千個のオーダであるが、ここでは、図示の都合上、極めて少ないものを示す。なお、バンプの配列は、前記のように２次元単純正方格子のほか、図２６のような体心正方格子でもよいし、その他の直交格子、あるいは、斜方格子でもよい。
【００８９】
次に、これらのウエハ１に対するウエハプローブ検査２０４（図２）の全体の流れの一例を図１７（図１０から図１２を参照）に示す。図１７に示すように、被検査ウエハ１を図１０のウエハステージ１０６に吸着し（ウエハロード工程２０４ａ）、たとえば、常温テスト２０４ｂを実行する。次に、たとえば、ウエハステージ１０６を昇温させることによって、高温テスト２０４ｃを実行する。次に、たとえば、ウエハステージ１０６を冷却することによって、低温テスト２０４ｄを実行する。実施すべき全ての試験が終了すると、ウエハステージ１０６の真空吸着がオフとなり、検査が終了した被検査ウエハ１は、ウエハステージ１０６外に搬出され、新たな被検査ウエハ１が被検査ウエハ１を図１０のウエハステージ１０６に吸着される。以後、このサイクルが、対象ウエハ１がなくなるまで、繰り返される。なお、ここで、常温テスト２０４ｂおよび低温テスト２０４ｄの内、いずれか一つ又は両方を実施しないか、他のプローバで実施する場合は、図の破線のように、実施しないテストをスキップすればよい。
【００９０】
次に、各テスト、すなわち、常温テスト２０４ｂ、高温テスト２０４ｃ、および低温テスト２０４ｄにおける具体的テスト手順を図１８および図１９により説明する。各テストの手順は、テスト工の句の相違はあるものの、常温テスト２０４ｂ、高温テスト２０４ｃ、または低温テスト２０４ｄのいずれであっても、ほぼ同様であるので、ここでは、高温テスト２０４ｃについて説明する。
【００９１】
図１８および図１９に示すように、ウエハ１の温度が所定の高温テスト温度（たとえば、摂氏９０度以上、摂氏１３０度以下の所定の温度）に安定すると、テストが開始される（すなわち、高温プローブテストは、半導体ウエハをたとえば摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される）。被検査ウエハ１がウエハステージ１０６（図１０）に吸着された状態で水平方向（ＸＹ方向）の位置合わせが、ＸＹＺ駆動テーブル１０５の（図１０）水平方向の移動によって完了すると、ＸＹＺ駆動テーブル１０５は上昇して、コンタクト状態に至る（図１８のタッチダウン工程２０４ｃａ）。このとき検査領域は、たとえば単位測定範囲９１ａとする。
【００９２】
この例の場合は、先に説明したように、図１９に示すように、被検査ウエハ１は、半導体基板１ｓ、半導体基板上の配線層ＷＳおよびファイナルパッシベーション膜１７等から構成されており、ウエハ上のメタルパッド１２（この例では、非アルミニウム系メタルパッド）上に、半田バンプ７（この例では、錫系鉛フリー半田バンプ）が形成されている。
【００９３】
このコンタクト状態で、単位測定範囲９１ａの属する各チップ領域２に対する検査が実行される（図１８の検査実行工程２０４ｃｂ）。単位測定範囲９１ａの属する各チップ領域２に対する検査が完了すると、ＸＹＺ駆動テーブル１０５（図１０）が降下する（図１８のリフトオフ工程２０４ｃｃ）。単位測定範囲９１ａが、全チップ領域の場合は、破線のように迂回して、テストを終了する。一方、単位測定範囲９１ａの図に示すように、単位測定範囲９１ａに属するチップ領域２が全チップ領域の一部である場合は、たとえば図２０の単位測定範囲９１ｂに移動する（図１８のウエハ移動工程２０４ｃｄ）。ウエハの移動が完了すると、再び、先と同様に、タッチダウン工程２０４ｃｅ、検査実行工程２０４ｃｆ、およびリフトオフ工程２０４ｃｇが繰り返される。以後、被検査チップ領域が残っている限り、ウエハ移動２０４ｃｄからリフトオフ工程２０４ｃｇまでのサイクルが繰り返される。
【００９４】
５．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生に関する説明（主に図２２）
このセクションでは、プローブ針の再生方法として、プローブ針をヤスリ様の面で削る例を説明するが、プローブ針の再生方法としては、この他、先端を切断するとか、先端部およびその近傍を付け替える等の種々の方法が適用可能である。
【００９５】
なお、針の再生の実施は、任意であるが、実際問題としては、非常に高価なプローブカードをウエハ数枚から十数枚の使用で新品に交換するのは、あまり現実的ではない。
【００９６】
図２２は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法について説明する。
【００９７】
図２２に示すように、通常、プローブ針９２が、プローブカード１０９と一体となっている状態で、クリーニングシート１０１に押し付けられ、水平方向に移動される（通常、微細距離の前進後退を繰り返す）。これによって、針先が、例えば、数マイクロメートル程度削られると、クリーニング後の先端面９９ｒが現れ、これが新たな先端面９９となる。
【００９８】
６．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降の説明（主に図２３、図２を参照）
このセクションでは、パッケージ工程として、標準的な個別樹脂封止方式を例に取り具体的に説明するが、本願発明は、これに限定されるものではなく、セラミック封止方式、キャン封止方式等や、全体を一括して樹脂封止した後、パッケージダイシングによって個々のデバイスに分離するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式にも適用できることは言うまでもない。
【００９９】
また、ここでは、フリップチップ方式で、直接、パッケージ配線基板の上面にダイボンディング（フリップチップボンディング）する例を具体的に説明したが、パッケージ配線基板の下面にダイボンディング（フリップチップボンディング）してもよい。更に、パッケージ配線基板の上面にダイボンディングされた他のチップのデバイス面等にダイボンディング（フリップチップボンディング）してもよい。
【０１００】
図２３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明する。
【０１０１】
図２に示すように、ウエハプローブ検査２０４が完了したウエハ１は、必要に応じて、バンプ高さ検査２０５（たとえば、反射による光学検査）等の外観検査を実施する。もっとも、これらの検査が、必要でないときは、破線のようにスキップすることができる。次に、必要に応じて、たとえば、ウエハ１の裏面１ｂに対して、バックグラインディング等を実施する。
【０１０２】
次に、図２に示すように、半田バンプ７がある状態で、たとえば、ウエハ１のデバイス面１ａ（第１の主面）をダイシングテープに貼り付けた状態で、たとえば、ダイシング等により、ウエハ１を個々のチップ２に分割する（ウエハダイシング工程２０６）。
【０１０３】
次に、図２および図２３に示すように、たとえば、個々のチップ２をダイシングテープからピックアップして、パッケージ配線基板２６の上面のメタルランド（たとえば、銅膜等）等の上にマウントする。その後、リフローすることにより、パッケージ配線基板２６上のメタルランドとの接続を形成する（フリップチップボンディング工程２１１）。
【０１０４】
次に、図２および図２３に示すように、パッケージ配線基板２６とチップ２のデバイス面１ａとの間をアンダーフィル用液状樹脂２８で満たした後、加熱処理（キュア処理）して硬化させる（アンダーフィル工程２１２）。
【０１０５】
次に、図２および図２３に示すように、トランスファーモールドや圧縮モールド等により、例えば、エポキシ系封止樹脂により、封止することにより、パッケージ配線基板２６の上面に、チップ２を封止するように、封止樹脂体２９を形成する（樹脂封止工程２１３）。
【０１０６】
次に、図２および図２３に示すように、パッケージ配線基板２６の下面のメタルランド部２７（例えば、銅膜）上に半田ボールをマウントして、リフローすることによって、外部の半田バンプ２２（たとえば、鉛フリー半田バンプ）を形成する（外部半田バンプ形成工程２１４）。
【０１０７】
７．前記実施の形態および全般に関する予備的説明並びに考察（主に図２４から図２７）
図２４は柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。図２５は図２４の比較に用いた粒状粒界構造を有するプローブ針のＴＥＭ画像である。図２６は図２４の比較に用いた柱状粒界構造を有するプローブ針の先端面のＳＥＭ画像である。図２７は図２４の比較に用いた柱状粒界構造を有するプローブ針のＴＥＭ画像である。これらに基づいて、前記実施の形態および全般に関する予備的説明並びに考察を行う。
【０１０８】
図２４は、柱状結晶（比較例）と粒状結晶（前記実施の形態に対応する例）のパラジウム系プローブ針を用いて、高温プローブ検査を実施した場合のオープン不良の発生の有無（丸印は発生せず、×印は、発生あり）を比較したものである。テスト時間１０秒は、単位測定範囲９１ａ，９１ｂ，９１’あたりの通常の平均的テスト時間であり、テスト時間６０秒は、相違を明確にするための長めに設定された効果加速用テスト時間である。テスト温度は、摂氏９０度から、摂氏１３０度まで１０度間隔で測定を実行した。また、摂氏２５度の場合を、基準として示した。対象ウエハは、３００Φウエハ２枚分であり、各ウエハについて、ウエハ移動、タッチダウン、検査実行、リフトオフからなるサイクル回数は、たとえば、２７６回程度である。
【０１０９】
この結果からわかるように、柱状結晶の結晶粒界構造を有するプローブ針による摂氏１１０度以上の高温テストでは、通常の検査時間でも、ウエハ２枚分の測定で、すでに、オープン不良の発生が避けられない。また、柱状結晶の結晶粒界構造を有するプローブ針によると、摂氏９０度から１１０度未満の高温テストでも、ウエハ１２枚分に相当する測定で、オープン不良の発生が避けられないことがわかる。
【０１１０】
一方、粒状結晶の結晶粒界構造を有するプローブ針では、摂氏１３０度においてのウエハ１２枚分に相当する測定でも、オープン不良の発生がないことがわかる。もちろん、テストを繰り返すうちに、汚れがついたり、不可避的な母材の酸化などにより、一定の間隔で再生処理が必要であるのは、他のプローブ針と同じである。
【０１１１】
次に、図２５に粒状結晶の結晶粒界構造を有するプローブ針のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を示す。図２５に示すように、各グレインは、比較的微細な粒状の形状を呈していることがわかる。
【０１１２】
図２６は、オープン不良の発生した柱状結晶の結晶粒界構造を有するプローブ針の先端面（針の下面）のＳＥＭ画像である。この画像からわかるように、プローブ針の中央部に半田成分が付着しており、その周りに、半田成分が円形状に拡散しているのがわかる。この円形状の汚れは、元素分析の結果、半田由来の錫成分であることが同定された。
【０１１３】
これを更に明確にするために、図２６のプローブ針をその主軸に沿って切った断面のＴＥＭ画像を図２７に示す。図２７に示すように、プローブ針の先端面９９から内部に錫が拡散した部分１２２が有るのがわかる。これについても、元素分析の結果、半田由来の錫成分であることが同定されている。
【０１１４】
また、これからわかるように、柱状結晶の結晶粒界構造を有するプローブ針では、主軸（円柱の主軸）方向に沿って、相当程度長い柱状結晶が延びているのがわかる。
【０１１５】
これらの結果から、柱状結晶の結晶粒界構造を有するプローブ針では、プローブ針の主軸に沿った柱状結晶間の高速拡散路に沿って、表面に付着した錫成分が、比較的深い位置まで高速拡散するとともに急速に酸化するため、グレイン間の導通経路が急速に閉ざされる結果、オープン不良が発生するものと考えられる。
【０１１６】
これに対して、粒状結晶の結晶粒界構造を有するプローブ針では、粒状結晶間の高速拡散路が、比較的短く、方向性がないため、付着した錫成分が、内部まで拡散せず、表面領域のごく一部に留まっており、定期的な、クリーニング処理等で、容易に除去されるため、問題とならないものと考えられる。
【０１１７】
一般に、タングステン系プローブ針は、剛性が高いという好適な特性を有するが、半田成分が付着しやすいという問題があり、これに対して、パラジウム系プローブ針は、剛性は若干低いが、半田成分が付着しにくいという好適な特性を持っている。そのため、半田バンプ付ウエハ等のプローブ針としては、パラジウム系プローブ針が多用されている。このパラジウム系プローブ針は、他の系統のプローブ針と同様に、一般にパラジウム系母材からビレット（Ｂｉｌｌｅｔ）を形成し、それを押し出し加工（Ｅｘｔｒｕｓｉｏｎ）して、線材を形成する。この線材を引き抜きダイ（Ｄｒａｗｉｎｇ Ｄｉｅ）による引き抜き加工（Ｄｒａｗｉｎｇ）とその後のアニール（再結晶化処理等）を多数回繰り返すことによって、目的とする太さのプローブ針を得ている。
【０１１８】
このような製造方法と、パラジウム系プローブ針の剛性が比較的低いことを考慮すると、多くのパラジウム系プローブ針が、剛性を確保するために、引き抜き加工による柱状結晶化を重視して、再結晶化処理を弱めに設定しているものと考えられる。一方、先に例示したような、粒状結晶の結晶粒界構造を有するプローブ針は、剛性の要求が比較的ゆるい特殊な用途向けに、引き抜き加工毎に、十分な再結晶化を進行させて、等軸的な微細グレイン構造を有するように、調整されたものと考えられる。
【０１１９】
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２０】
例えば、前記実施の形態では、主に銅系埋め込み配線を有するデバイスを対象に具体的に説明したが、本発明はそれに限定されるものではなく、アルミニウム系非埋め込み配線、銀系埋め込み配線その他のメタル系埋め込み配線を有するデバイスにも適用できることは言うまでもない。
【０１２１】
また、銅に対するバリアメタルとして、窒化タンタル系バリアメタルを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、窒化チタン系バリアメタル（Ｔｉ/ＴｉＮの多層バリアを含む）、ルテニウム系バリアメタル等のその他のバリアメタルでも良いことは、言うまでもない。また、ここでは、ＴａＮ膜単層のバリアメタルの例をとり具体的に説明したが、本発明はそれに限定されるものではなく、Ｔａ/ＴａＮの多層バリアでも良いことは、言うまでもない。
【０１２２】
更に、絶縁性銅拡散バリア膜として、主にＳｉＣ等を用いた例を具体的に説明したが、本発明はそれに限定されるものではなく、ＳｉＣＮ，ＳｉＮ等、その他の膜であってもよいことは言うまでもない。
【０１２３】
前記実施の形態では、主にＰ型の単結晶シリコンウエハをスターティングマテリアルとして、半導体集積回路装置を形成する例を示したが、本発明はそれに限定されるものではなく、Ｎ型の単結晶シリコンウエハ、ＳＯＩウエハ、エピタキシウエハ等をスターティングマテリアルとして、半導体集積回路装置を形成する場合にも適用できることは言うまでもない。また、ウエハの母材としては、シリコン系半導体のほか、ＳｉＧｅ，ＧａＡｓ，ＳｉＣ，ＧａＮ，ＩｎＰ等の化合物半導体にも適用できることは言うまでもない。
【符号の説明】
【０１２４】
１ 半導体ウエハ
１ａ 基板又はウエハのデバイス面（第１の主面）
１ｂ 基板又はウエハの裏面（第２の主面）
１ｓ 基板又はウエハのＰ型単結晶シリコン基板部
２ 半導体基板又は集積回路チップ（半導体チップ領域）
３ タングステンプラグ
４ 窒化シリコンライナー膜（エッチストップ膜）
５ プリメタル層間絶縁膜
６ 基板コンタクト領域
７ （チップ上の）半田バンプ
８ ＭＩＳＦＥＴ
９ 有機系ファイナルパッシベーション膜（ポリイミド系膜）
１０ 埋め込み型第８配線層上バリアメタル膜（ＴｉＮ膜）
１１ 無機系ファイナルパッシベーション膜（ＳｉＯＮ膜）
１２ メタルパッド
１３ 埋め込まれた銅配線
１４ ＳｉＣ系絶縁性バリア膜
１５ プラズマＴＥＯＳ系主層間絶縁膜
１６ ＵＢＭ膜
１６ａ 下部ＵＢＭ膜（ＴｉＷ膜）
１６ｂ 下部銅膜
１６ｃ ニッケル膜
１６ｄ 上部銅膜
１７ ファイナルパッシベーション膜
１８ グローバル配線上層配線層間絶縁膜
１９ グローバル配線下層配線層間絶縁膜
２０ ダイシング領域（スクライブ領域）
２１ ノッチ
２２ 外部の半田バンプ
２３ 銅埋め込み配線
２４ ＳｉＣ系絶縁性バリア膜
２５ ＳｉＯＣ系主層間絶縁膜
２６ パッケージ配線基板
２７ メタルランド部
２８ アンダーフィル樹脂
２９ 封止樹脂体
３０ 下部ファイナルパッシベーション開口
３１ 上部ファイナルパッシベーション開口
３２ 半田めっき用レジスト膜
３３ 銅埋め込み配線
３４ ＳｉＣ系絶縁性バリア膜
３５ ＳｉＯＣ系主層間絶縁膜
３６ ＵＢＭめっき用レジスト膜
３７ 素子分離領域（ＳＴＩ絶縁膜領域）
４３ 銅埋め込み配線
４４ ＳｉＣ系絶縁性バリア膜
４５ ＳｉＯＣ系主層間絶縁膜
５３ 銅埋め込み配線
５４ ＳｉＣ系絶縁性バリア膜
５５ ＳｉＯＣ系主層間絶縁膜
６３ 銅埋め込み配線
６４ ＳｉＣ系絶縁性バリア膜
６５ ＳｉＯＣ系主層間絶縁膜
７３ 第７層銅埋め込み配線
７４ ＳｉＣ系絶縁性バリア膜
７５ プラズマＴＥＯＳ系主層間絶縁膜
８３ 第８層銅埋め込み配線
８４ ＳｉＣ系絶縁性バリア膜
８５ プラズマＴＥＯＳ系主層間絶縁膜
９１ａ，９１ｂ，９１’ １回のコンタクトで測定できる範囲（単位測定範囲）
９２ プローブ針
９３ 上半部
９４ 下半部
９５ 先端部
９６ 先端近傍部
９７ 取り付け部
９８ 湾曲部
９９ 先端面
９９ｒ クリーニング後の先端面
１００ 側面
１０１ クリーニングシート
１０２ テスタ
１０３ プローバ
１０４ プローバ基体
１０５ ＸＹＺ駆動テーブル
１０６ ウエハ吸着台（加熱又は冷却台）
１０７ 支柱
１０８ プローブカードホールダ
１０９ プローブカード
１１０ ポゴピン
１１１ テストヘッド
１１２ 主配線基板
１１３ ポゴ座（ポゴピンコンタクト部）
１１４ 補強板
１１５ 中継配線基板
１１６ 針集合体ホールダ
１１７ 針保持板
１１８ 中継配線
１１９ 上部接続電極
１２０ 針接続電極
１２１ 測定時の接触部分
１２２ 錫が拡散した部分
２０１ ＦＥＯＬ工程
２０２ ＢＥＯＬ工程
２０３ 半田バンプ形成工程
２０４ ウエハプローブ検査工程
２０４ａ ウエハロード工程
２０４ｂ 常温テスト工程
２０４ｃ 高温テスト工程
２０４ｃａ タッチダウン工程
２０４ｃｂ 検査実行工程
２０４ｃｃ リフトオフ工程
２０４ｃｄ ウエハ移動
２０４ｃｅ タッチダウン工程
２０４ｃｆ 検査実行工程
２０４ｃｇ リフトオフ工程
２０４ｄ 低温テスト工程
２０４ｅ ウエハアンロード工程
２０５ バンプ高さ検査工程
２０６ ウエハダイシング工程
２１１ フリップチップボンディング工程
２１２ アンダーフィル工程
２１３ 樹脂封止工程
２１４ 外部半田バンプ形成工程
Ｈ バンプ高さ
Ｍ１ 埋め込み型第１配線層
Ｍ２ 埋め込み型第２配線層
Ｍ３ 埋め込み型第３配線層
Ｍ４ 埋め込み型第４配線層
Ｍ５ 埋め込み型第５配線層
Ｍ６ 埋め込み型第６配線層
Ｍ７ 埋め込み型第７配線層
Ｍ８ 埋め込み型第８配線層
ＰＭ プリメタル領域
Ｒ１ 断面部分切り出し領域
Ｒ２ 先端面一部切り出し領域
ＷＳ 半導体基板上の配線層
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に複数の集積回路チップ領域を形成する工程；
（ｂ）前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田バンプを形成する工程；
（ｃ）前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田バンプの各々に、パラジウム系プローブ針をコンタクトさせた状態で、高温プローブテストを実行する工程、
ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記複数の半田バンプは、錫系鉛フリー半田である。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。
【請求項４】
前記２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針のほぼ全体は、主に粒状グレイン構造を有する。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第１の主面に対して、ほぼ垂直にされている。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。
【請求項７】
前記６項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。
【請求項８】
前記６項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される。
【請求項１０】
前記８項の半導体集積回路装置の製造方法において、前記複数の半田バンプの各々は、非アルミニウム系メタルパッド上に設けられている。
【請求項１１】
前記１０項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。
【請求項１２】
前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に複数の集積回路チップ領域を形成する工程；
（ｂ）前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田バンプを形成する工程；
（ｃ）前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田バンプの各々に、パラジウム系プローブ針をコンタクトさせた状態で、高温プローブテストを実行する工程、
ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記複数の半田バンプは、錫系鉛フリー半田である。
【請求項３】
前記２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。
【請求項４】
前記２項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針のほぼ全体は、主に粒状グレイン構造を有する。
【請求項５】
前記４項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第１の主面に対して、ほぼ垂直にされている。
【請求項６】
前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。
【請求項７】
前記６項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。
【請求項８】
前記６項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。
【請求項９】
前記８項の半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏９０度以上、摂氏１３０度以下の所定の温度に加熱した状態で実行される。
【請求項１０】
前記８項の半導体集積回路装置の製造方法において、前記複数の半田バンプの各々は、非アルミニウム系メタルパッド上に設けられている。
【請求項１１】
前記１０項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。
【請求項１２】
前記５項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１３−６４６７８（Ｐ２０１３−６４６７８Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０４２４４（Ｐ２０１１−２０４２４４）
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]