【課題】オーサリングの手間を増大させることなく、品位が高い立体視映像を再生することができる半導体集積回路を提供する。
【解決手段】字幕ストリーム内にオフセット制御の制御情報(3d_graphics_offset,3d_graphics_offset_deirection)が存在しており、オフセット制御の制御情報は、ピクチャデータと合成すべきグラフィクスを、ワンプレーンオフセットモードで再生する場合におけるプレーンメモリのオフセット制御を規定するオフセットシーケンスを含む。集積回路は、このオフセットシーケンスに基づき字幕ストリームの再生を行う。

【特許請求の範囲】
【請求項１】
メインビュービデオストリームと、サブビュービデオストリームと、グラフィクスストリームとが記録された記録媒体から受信したデータに対して、映像信号処理を行う半導体集積回路であって、
前記メインビュービデオストリームは、立体視映像のメインビューを構成するピクチャデータを含み、
前記サブビュービデオストリームは、立体視映像のサブビューを構成するピクチャデータを含み、
前記グラフィクスストリームは、グラフィクスデータと、前記グラフィクスデータをグラフィクスプレーンに描画する際の描画位置を示す座標情報とを含み、
前記グラフィクスプレーンは、前記メインビューを構成するピクチャデータが描画されるメインビュービデオプレーン及び前記サブビューを構成するピクチャデータが描画されるサブビュービデオプレーンと重畳され、
前記グラフィクスストリームは、前記グラフィクスデータに対して、前記座標情報によって示される描画位置に対する水平座標の右方向及び左方向のオフセットを与えて、グラフィクスプレーンに描画する、オフセット制御を規定する制御情報をさらに含み、
前記制御情報は、前記グラフィクスデータのオフセット値を画素数で示す情報を含み、
前記メインビュービデオストリームは、メインビュートランスポートストリームとして多重化された後、複数のメインビューデータ群に分割され、
前記サブビュービデオストリームは、サブビュートランスポートストリームとして多重化された後、複数のサブビューデータ群に分割され、
前記メインビューデータ群と前記サブビューデータ群は交互に配置されたデータとして記録されており、
前記グラフィクスストリームは、グラフィクストランスポートストリームとして多重化されており、
前記半導体集積回路は、
前記半導体集積回路の制御を行う主制御部と、
前記記録媒体から、前記メインビューデータ群と前記サブビューデータ群が交互に配置されたデータと、前記グラフィクストランスポートストリームを受信し、前記半導体集積回路の内部もしくは外部に設けられたメモリに一旦格納した後、前記ピクチャデータと前記グラフィクスデータとに多重分離するストリーム処理部と、
前記ピクチャデータと前記グラフィクスデータをそれぞれデコードする信号処理部と、
デコードされた前記ピクチャデータを出力するAV出力部とを備えており、
前記ストリーム処理部は、受信した前記メインビューデータ群と前記サブビューデータ群が交互に配置されたデータを前記メモリに格納する際、格納先を切り替える切替部とを備えており、
前記メモリは、第１の領域と第２の領域と第３の領域と第４の領域と第５の領域とを有しており、
前記主制御部は、前記メインビューデータ群を、前記第１の領域に格納するように前記切替部を制御し、前記サブビューデータ群を、前記第２の領域に格納するように前記切替部を制御し、
前記デコードされたピクチャデータのうち前記メインビューデータ群に属しているデータは、前記第３の領域に格納され、前記第３の領域は、メインビュービデオプレーンに対応しており、
前記デコードされたピクチャデータのうち前記サブビューデータ群に属しているデータは、前記第４の領域に格納され、前記第４の領域は、サブビュービデオプレーンに対応しており、
前記デコードされたグラフィクスデータは、前記第５の領域に格納され、前記第５の領域はグラフィクスプレーンに対応しており、
前記AV出力部は、前記デコードされたピクチャデータと前記デコードされたグラフィクスデータとを重畳する画像重畳部を備えており、
前記画像重畳部は、前記グラフィクスデータが、前記制御情報に基づいて、水平座標の右方向及び左方向のオフセットを与えられて描画されている前記グラフィクスプレーンを、前記メインビュービデオプレーン及び前記サブビュービデオプレーンと重畳し、
前記AV出力部は、前記デコードされたグラフィクスデータが重畳された前記デコードされたピクチャデータを出力する
ことを特徴とする半導体集積回路。
【請求項２】
メインビュービデオストリームと、サブビュービデオストリームと、グラフィクスストリームと、管理情報とが記録された記録媒体から受信したデータに対して、映像信号処理を行う半導体集積回路であって、
前記メインビュービデオストリームは、立体視映像のメインビューを構成するピクチャデータを含み、
前記サブビュービデオストリームは、立体視映像のサブビューを構成するピクチャデータを含み、
前記グラフィクスストリームは、グラフィクスデータを含み、前記グラフィクスデータが描画されるグラフィクスプレーンは、前記メインビューを構成するピクチャデータが描画されるメインビュービデオプレーン及び前記サブビューを構成するピクチャデータが描画されるサブビュービデオプレーンと重畳され、
前記管理情報は、前記グラフィクスプレーンに対して水平座標の右方向及び左方向のオフセットを与えて、それぞれ前記メインビュービデオプレーン及び前記サブビュービデオプレーンと合成する、オフセット制御を規定する制御情報を含み、
前記制御情報は、前記グラフィクスプレーンのオフセット値を画素数で示す情報を含み、
前記メインビュービデオストリームは、メインビュートランスポートストリームとして多重化された後、複数のメインビューデータ群に分割され、
前記サブビュービデオストリームは、サブビュートランスポートストリームとして多重化された後、複数のサブビューデータ群に分割され、
前記メインビューデータ群と前記サブビューデータ群は交互に配置されたデータとして記録されており、
前記グラフィクスストリームは、グラフィクストランスポートストリームとして多重化されており、
前記半導体集積回路は、
前記半導体集積回路の制御を行う主制御部と、
前記記録媒体から、前記メインビューデータ群と前記サブビューデータ群が交互に配置されたデータと、前記グラフィクストランスポートストリームを受信し、前記半導体集積回路の内部もしくは外部に設けられたメモリに一旦格納した後、前記ピクチャデータと前記グラフィクスデータとに多重分離するストリーム処理部と、
前記ピクチャデータと前記グラフィクスデータをそれぞれデコードする信号処理部と、
デコードされた前記ピクチャデータを出力するAV出力部とを備えており、
前記ストリーム処理部は、受信した前記メインビューデータ群と前記サブビューデータ群が交互に配置されたデータを前記メモリに格納する際、格納先を切り替える切替部とを備えており、
前記メモリは、第１の領域と第２の領域と第３の領域と第４の領域と第５の領域とを有しており、
前記主制御部は、前記メインビューデータ群を、前記第１の領域に格納するように前記切替部を制御し、前記サブビューデータ群を、前記第２の領域に格納するように前記切替部を制御し、
前記デコードされたピクチャデータのうち前記メインビューデータ群に属しているデータは、前記第３の領域に格納され、前記第３の領域は、メインビュービデオプレーンに対応しており、
前記デコードされたピクチャデータのうち前記サブビューデータ群に属しているデータは、前記第４の領域に格納され、前記第４の領域は、サブビュービデオプレーンに対応しており、
前記デコードされたグラフィクスデータは、前記第５の領域に格納され、前記第５の領域はグラフィクスプレーンに対応しており、
前記AV出力部は、前記デコードされたピクチャデータと前記デコードされたグラフィクスデータとを重畳する画像重畳部を備えており、
前記画像重畳部は、前記制御情報に基づいて、前記グラフィクスプレーンに対して水平座標の右方向及び左方向のオフセットを与えて、それぞれ前記メインビュービデオプレーン及び前記サブビュービデオプレーンと重畳し、
前記AV出力部は、前記デコードされたグラフィクスデータが重畳された前記デコードされたピクチャデータを出力する。
ことを特徴とする半導体集積回路。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【図７５】

【図７６】

【図７７】

【図７８】

【図７９】

【図８０】

【図８１】

【図８２】

【図８３】

【図８４】

【図８５】

【図８６】

【図８７】

【図８８】

【図８９】

【図９０】

【図９１】

【図９２】

【図９３】

【図９４】

【図９５】

【図９６】

【図９７】

【図９８】

【図９９】

【図１００】

【図１０１】

【図１０２】

【図１０３】

【図１０４】

【公開番号】特開２０１１−９７５９５（Ｐ２０１１−９７５９５Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２０１０−２４９３９６（Ｐ２０１０−２４９３９６）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【分割の表示】特願２０１０−１５８６４０（Ｐ２０１０−１５８６４０）の分割
【原出願日】平成２２年２月１５日（２０１０．２．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】