半導体電力変換装置
【課題】本発明はスナバ回路を必要とせずに、スイッチング動作時のピーク電圧の抑制を行う半導体電力変換装置を提供する。
【解決手段】ゲートに順バイアスと逆バイアスを印加し半導体素子のエミッタを中点電位とする電圧印加手段と、コレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフの場合にゲートに分圧手段により分圧された電圧が印加し、コレクタとエミッタ間電圧が分圧手段により定まる電圧以上となった場合に、コレクタとエミッタ間電圧に応じてゲート電圧を制御するようにする。
【効果】本発明によればスナバ回路を省略することによりスナバ損失がなくなり、電力変換装置の小形化,高効率化および低コスト化を達成できる。
【解決手段】ゲートに順バイアスと逆バイアスを印加し半導体素子のエミッタを中点電位とする電圧印加手段と、コレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフの場合にゲートに分圧手段により分圧された電圧が印加し、コレクタとエミッタ間電圧が分圧手段により定まる電圧以上となった場合に、コレクタとエミッタ間電圧に応じてゲート電圧を制御するようにする。
【効果】本発明によればスナバ回路を省略することによりスナバ損失がなくなり、電力変換装置の小形化,高効率化および低コスト化を達成できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体素子等を用いた半導体電力変換装置に係り、特にスナバ回路を必要とせずに、スイッチング動作時のピーク電圧の抑制を行う半導体電力変換装置に関する。
【背景技術】
【0002】
絶縁ゲートトランジスタとして代表的なIGBT(Insulated Gate Bipoler
Transisnter)は、ゲート駆動電力がすくなく、高速なスイッチングによりスイッチング損失がすくないといったことから、比較的中小容量の半導体電力変換装置に用いられているが、さらに大容量の半導体電力変換装置への適用が求められている。一般にスナバ回路をもつIGBTの跳ね上がり電圧ΔVは、スナバコンデンサ容量Cから
【0003】
【数1】
【0004】
式(1−1)のような関係がある。すなわち、スイッチング電流Iおよび配線インダクタンスLの平方根に比例した跳ね上がり電圧ΔVとなる。そこで中小容量の変換装置において配線インダクタンスLが極小にでき、スイッチング電流Iが少ない場合は、IGBTのスイッチング損失Eoff があることからスナバコンデンサCを省略したスナバレスにすることができる。しかしながら、大容量の半導体電力変換装置では大きいスイッチング電流によるオフ時のピーク電圧抑制のためのスナバ回路、更に直流電圧が高く素子の直列接続にともなう電圧分担均等化のためスナバ回路が必要となり、その損失は変換器効率を低下させ無視できないものであった。さらに、スナバ回路を接続することはコストが高くなり、製品のおおきなものとなっていた。また、多数個直列接続した場合、電圧分担を均等化するため直列接続されたすべてのIGBTのオンタイミングおよびオフタイミングを高精度に調整する必要があり、時間とコストが掛かっていた。そこで近年、IGBTのオフ時のピーク電圧抑制、または直列接続のための静的な電圧分担を均等化をスナバレスにて行うための回路方式が提案されている。この近年提案されている回路方式は特願平9−
334633号に記載のように、IGBTのコレクタとゲート間にツェナーダイオードまたはツェナーダイオードと抵抗器の直列回路を基本構成としたゲート駆動回路である。
【0005】
この公知例の回路では、IGBTのコレクタ電圧がツェナーダイオードのアバランシェ電圧以上となった場合にアバランシェ電流がながれ、ゲート抵抗の電圧を高くすることでIGBTのコレクタ電圧のピークを抑制する。しかし、IGBT自体の高耐圧化にともないツェナーダイオードのアバランシェ電圧も数kV必要となるとともに、アバランシェ電流によりIGBTのゲート電圧を持ち上げるために、数A〜数十Aのアバランシェ電流が必要となり、さらに、ゲート抵抗も数十Ω程度必要となりIGBTのスイッチング損失が大きくなっていた。
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来のIGBTのピーク電圧を抑制する場合、IGBTの高耐圧化にともないIGBTのコレクタに接続するツェナーダイオードのアバランシェ電圧が高いものが必要であった。さらに、ツェナーダイオードのアバランシェ電流の大きいものとするか、スイッチング損失を大きくする代わりにゲート抵抗値を大きくする必要があった。そのため、IGBTの高耐圧化に対応することが困難であるとともに、スイッチング損失も大きくなってしまうといった問題があった。
【0007】
また、従来のIGBTのオフ時のピーク電圧を抑制する回路方式をもちいて、同時にスイッチングするIGBTを複数個直列接続した場合、回路を構成するIGBT,抵抗,ツェナーダイオードおよびトランジスタといった素子の製品ごとの特性ばらつきを厳密に選定して揃えないと、オフ時のピーク電圧にばらつきが発生し、静的な電圧分担もばらついてしまった。このため、スイッチング周波数を高くすることができなかった。
【0008】
本発明は、上記に鑑みてなされたもので、電力変換装置の小形化,高効率化および低コスト化を達成することのできる半導体電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するために本発明の半導体電力変換装置は、半導体素子のゲートに接続され入力される駆動信号に基づいてゲートを駆動する駆動手段と、ゲートに順バイアスと逆バイアスを印加し半導体素子のエミッタを中点電位とする電圧印加手段と、半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフの場合にゲートに分圧手段により分圧された電圧が印加し、半導体素子のコレクタとエミッタ間電圧が分圧手段により定まる電圧以上となった場合に、コレクタとエミッタ間電圧に応じてゲート電圧を制御することを特徴とするものである。
【0010】
また、本発明の半導体電力変換装置は、半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段として、コレクタと逆バイアスを印加する負極側を含んで分圧するようにしたものである。
【0011】
また、本発明の半導体電力変換装置は、絶縁ゲートトランジスタに代表される半導体素子のゲートに接続され、制御手段によるオンまたはオフの指令に基づいて駆動信号を選択できるスイッチング素子による選択手段を設け、前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧し駆動信号がオフ指令の際に半導体素子のゲート電圧がこの分圧された電圧値に基づいた電圧値となる分圧手段を設けることにより、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、ターンオフのゲート抵抗を大きくすることなくターンオフ直後は逆バイアス電圧を印加することができ、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合に、ゲート電圧が逆バイアスからコレクタ−エミッタ間電圧に応じた順バイアスに切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合は、このコレクタ−エミッタ間電圧に応じた順バイアスのゲート電圧をすることにより、コレクタ−エミッタ間電圧のピーク電圧が抑制される。
【0012】
また、本発明の半導体電力変換装置は、半導体素子のゲートに接続され、制御手段によるオンまたはオフの指令に基づいて駆動信号を選択できるスイッチング素子による選択手段を設け、半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧する手段を設けて、この分圧した電圧値が所定の電圧値以下の場合は半導体素子のゲートに電源電圧相当の逆バイアス電圧を印加し、分圧した電圧値が所定の電圧値以上の場合は半導体素子のゲートにコレクタ−エミッタ間電圧に比例した順バイアス電圧を印加するための切替手段を設けることにより、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以下の場合はゲートに逆バイアスを印加し、所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、ターンオフのゲート抵抗を大きくすることなくターンオフ逆バイアス電圧を印加することができ、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以下の場合はノイズ耐量が高くなるようにゲートに逆バイアスを印加し、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合にはゲート電圧が逆バイアスから順バイアスに切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合はこのコレクタ−エミッタ間電圧に比例した順バイアスのゲート電圧をすることによりコレクタ−エミッタ間電圧のオフ時のピーク電圧が抑制される。
【0013】
また、本発明の半導体電力変換装置は、半導体素子のゲートに接続され、制御手段によるオン指令に基づいてオンする抵抗器を直列に接続した第1のスイッチとオフ指令に基づいてオンする抵抗器を直列接続した第2のスイッチにより半導体素子のゲートに順バイアスおよび逆バイアスを印加する駆動手段を設け、半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧する手段を設け、この分圧した電圧に比例したゲート電圧とするための第1のスイッチおよび抵抗器からなる直列体と並列に第3のスイッチを接続し第2のスイッチと直列に第4のスイッチを接続した調整手段を設けることにより、半導体素子のターンオンおよびターンオフ時のスイッチング損失を少なくすることができるとともに、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、半導体素子のコレクタ電流が少ない場合においてピーク電圧の抑制をほとんど行わないような状態であってもスイッチング損失を少なくして、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合にゲート電圧が逆バイアスから順バイアスに比例して切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合はこのコレクタ−エミッタ間電圧に比例した順バイアスのゲート電圧をすることにより、コレクタ−エミッタ間電圧のピーク電圧が抑制される。
【0014】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗と直列にツェナーダイオードもしくは電圧源を挿入し、ピーク電圧を抑制するさいの半導体素子のコレクタ−エミッタ間電圧に対するゲート電圧の変化率を大きくしピーク電圧抑制の効果を高めたものである。この構成により、半導体素子のターンオフにおけるピーク電圧抑制を効果的に行うことができる。
【0015】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗器の一部と並列にコンデンサもしくはスイッチからなる回路を接続して半導体素子のコレクタ−エミッタ間電圧の上昇開始とともに連続的もしくは段階的に分圧比を変更するための手段をもち、半導体素子のコレクタ−エミッタ間電圧のdv/dtが高い場合であってもピーク電圧を抑制できるように設定を変更することができるようにしたものである。この構成により、半導体電力変換装置の効率を高めるために半導体素子の電流遮断の際のコレクタ−エミッタ間電圧のdv/dtを高くすることができるとともに、半導体素子の電流遮断時以外における高いdv/dtに対しても半導体素子のゲート容量の充電時間によるピーク電圧を抑制することができる。
【0016】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗器の一部と並列に接続した時限スイッチにより分圧比を変更する手段をもち、ターンオフ後に半導体素子のコレクタ−エミッタ間電圧が静的に電源電圧が安定してから一定時間経過後に、分圧比を電源電圧より高めに変更することにより、半導体素子のゲートに逆バイアスを印加することが印加できるようにしたものである。この構成により、ピーク電圧を抑制後の半導体素子のコレクタ−エミッタ間電圧は電源電圧を素子直列数で割った電圧に安定したのちに、ゲートに逆バイアスを与えることができ、誤ったオン状態がおきないようにノイズ耐量を高めることができる。
【0017】
更に、本発明の半導体電力変換装置は、半導体素子を2個以上直列に接続され同時にオンまたオフするアームにおいて、おのおのの半導体素子のコレクタ−エミッタ間電圧の分担が均等になるように分圧手段の分圧比を設定して直列接続した半導体素子のコレクタ−エミッタ間電圧の均等化を行うことができる。この構成により、複数個直列接続された半導体素子が同時にオンまたはオフする半導体電力変換装置において、直列接続されたおのおのの半導体素子のコレクタ−エミッタ間電圧のピーク電圧を抑制するとともに、ピーク電圧抑制後の静的な電圧安定を高速に行い半導体電力変換装置のスイッチング周波数を高めて、変換器効率を高くすることができる。
【0018】
また、本発明の半導体電力変換装置は、ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、ゲートに接続され駆動信号に基づいて前記ゲートを駆動する駆動手段と、ゲートに順バイアスと逆バイアスを印加するバイアス印加手段と、コレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフでコレクタとエミッタ間の電圧が分圧手段により定まる電圧以上となった場合に、ゲートに順バイアスを印加することを特徴とするものである。
【0019】
一部繰り返しになるが、ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記ゲートに接続され入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記ゲートに順バイアスと逆バイアスを印加し前記半導体素子のエミッタを中点電位とする電圧印加手段と、
前記半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段とを備え、
前記駆動信号がオフの場合に前記ゲートに前記分圧手段による分圧に基づく電圧が印加し、前記半導体素子のコレクタとエミッタ間電圧に応じて前記ゲート電圧を制御することを特徴とする半導体電力変換装置(構成1)を構成する。
【0020】
構成1の半導体電力変換装置において、
前記分圧手段により検出された分圧値が設定電圧以下の場合は前記ゲートに前記逆バイアス相当の負電圧を印加し、前記分圧手段による分圧が設定電圧以上の場合は前記ゲートに分圧にもとづいた電圧を印加する切替え手段を備えたことを特徴とする半導体電力変換装置(構成2)を構成する。
【0021】
構成1の半導体電力変換装置において、
前記分圧手段による電圧値により前記ゲート電圧を調整する第1のスイッチと、該第1のスイッチと並列に接続され前記駆動信号により制御される第2のスイッチ、前記分圧手段による電圧値に応じて前記ゲート電圧を調整する第3のスイッチと、該第3のスイッチと直列に接続され前記駆動信号により制御される第4のスイッチを備え、
前記半導体素子のコレクタ,エミッタ間電圧が所定の電圧以上となった場合に、前記半導体素子のコレクタ,エミッタ間電圧に応じて前記ゲート電圧を制御すること特徴とする半導体電力変換装置(構成3)を構成する。
【0022】
構成1から構成3までのうちの一つの半導体電力変換装置において、
前記分圧手段は前記半導体素子のコレクタと前記ゲート電圧源の負側電極間をツェナーダイオードを含む抵抗回路により分圧することを特徴とする半導体電力変換装置(構成4)を構成する。
【0023】
構成1から構成4までのうちの一つの半導体電力変換装置において、
前記分圧手段はコレクタ電位に対してゲート電圧を変えるように分圧比を変化させることを特徴とする半導体電力変換装置(構成5)を構成する。
【0024】
構成5の半導体電力変換装置において、
前記分圧手段は前記駆動信号がオンからオフへ切り替わってから所定の時間で分圧比が変化することを特徴とする半導体電力駆動装置および半導体駆動装置(構成6)を構成する。
【0025】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと前記電圧源の負側電極を抵抗により分圧し、前記駆動信号がオフ指令の際に前記半導体素子のゲート電圧が分圧に応じた電圧状態となる分圧手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にコレクタ−エミッタ間電圧に応じたゲート電圧に制御することを特徴とする半導体電力変換装置
(構成7)を構成する。
【0026】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと前記電圧源の負側電極を抵抗により分圧し、駆動信号がオフ指令の際に前記半導体素子のゲート電圧が分圧に応じた電圧値となる分圧手段と、
前記分圧手段により検出された分圧値が設定電圧以下の場合はゲート電圧を前記電圧源相当の負電圧とし前記分圧手段による分圧が設定電圧以上の場合はゲート電圧を分圧値にもとづいた電圧値となるように切り替える切替手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成8)を構成する。
【0027】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記半導体素子のゲートにそれぞれ抵抗を直列接続したオン用の第1のスイッチおよびオフ用の第2スイッチが接続され、入力される駆動信号に基づいてゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと電圧源の負側電極を抵抗により分圧し前記半導体素子のコレクタ−エミッタ間電圧を検出する分圧手段と、
前記分圧手段による電圧値によりゲート信号を調整するため第1のスイッチと並列に接続した第3のスイッチと第2のスイッチと直列に接続した第4のスイッチからなる調整手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成9)を構成する。
【0028】
構成7から9のいずれかに記載の半導体電力変換装置において、
前記分圧手段は前記半導体素子のコレクタ電位に対するゲート信号の電圧変化率を高くできるようにツェナーダイオードもしくは電圧源をもちい、前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にコレクタ−エミッタ間電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成10)を構成する。
【0029】
構成7から10のいずれかに記載の半導体電力変換装置において、
前記分圧手段はコレクタ電位の立ち上がり開始とともに連続的もしくは段階的にコレクタ電位に対するゲート電圧の関係を変化できるように分圧比を変更させ、前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成11)を構成する。
【0030】
構成7から11のいずれかに記載の半導体電力変換装置において、
前記分圧手段は駆動信号がオンからオフへ切り替わってから所定の時間で分圧比が変化する時限手段によりゲート信号を逆バイアスすることを特徴とする半導体電力変換装置
(構成12)を構成する。
【0031】
構成7から構成12のいずれかに記載の半導体電力変換装置において、
前記半導体素子を2個以上直列接続してアームを構成し、
それぞれの前記半導体素子が有する分圧手段は分圧比をアームに印加する電圧をアームの直列素子数にて割った電圧値に設定し、それぞれの前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合に、コレクタ−エミッタ間電圧に応じたゲート電圧に制御して、それぞれの前記半導体素子の電圧分担を均等に行うことを特徴とする半導体電力変換装置(構成13)を構成する。
【0032】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記ゲートに接続され駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記ゲートに順バイアスと逆バイアスを印加するバイアス印加手段と、
前記コレクタと前記エミッタ間の電圧を分圧する分圧手段とを備え、
前記駆動信号がオフで前記コレクタとエミッタ間の電圧が前記分圧手段により定まる電圧以上となった場合に、前記ゲートに順バイアスを印加することを特徴とする半導体電力変換装置(構成14)を構成する。
【発明の効果】
【0033】
以上説明したように、本発明によればピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を省略することによりスナバ損失がなくなり、電力変換装置の小形化,高効率化および低コスト化を達成した半導体電力変換装置を提供できる。
【0034】
また、本発明によればピーク電圧の抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、さらに設定電圧への収束速度を早めることができるのでスイッチング周波数を高く設定した半導体電力変換装置が実現できる。
【発明を実施するための最良の形態】
【0035】
以下、本発明の実施の形態を図面を用いて説明する。
【0036】
図1,図2および図3は、本発明の第1の実施の形態を示す図である。
【0037】
図1は、主回路のアーム単位での構成を示している。この図1に示すように、本実施形態では、絶縁ゲートトランジスタ1に逆並列ダイオード2が接続され、ゲート抵抗3にはトランジスタ4,5aが接続されている。そしてこれらトランジスタ4,5aにはオンおよびオフ指令が制御回路6より出される。また、バイアスを設けるための電源7,8を備えている。絶縁ゲートトランジスタ1のコレクタ電極Cと電源8の負極側については抵抗器9および抵抗器10からなる直列体を接続している。抵抗器9および抵抗器10にて分圧された絶縁ゲートトランジスタ1のコレクタ電極Cと電源8の負極間の電圧は、コンプリメンタリ接続されたトランジスタ11およびトランジスタ12により伝達され、トランジスタ5aのコレクタに接続されている。
【0038】
上図のように構成された本実施の形態の作用を、図2および図3を用いて説明する。図2は、絶縁ゲートトランジスタ1がターンオフした際のコレクタ電流Icとコレクタ−エミッタ間電圧VCEおよび図1に示したVgを示している。制御回路6によりオン信号が出力されている場合、トランジスタ4がオンしており、ゲート抵抗3を介して絶縁ゲートトランジスタ1のゲート端子には電源7の電圧を印加され、絶縁ゲートトランジスタ1はオン状態である。オン状態のとき、絶縁ゲートトランジスタのVCEはほぼ0Vであることから、コンプリメンタリ接続されたトランジスタ11と12からの出力はほぼ電源電圧8の負極側電圧となる。この状態から、制御回路6がオフ信号を出力するとトランジスタ4はオフし、トランジスタ5aがオンする。これにより、絶縁ゲートトランジスタ1のゲート電極にはゲート抵抗3を介して、コンプリメンタリを構成したトランジスタ11と12の出力電圧である、電源8の負極側電圧と同等の逆バイアス電圧が印加されることとなる。この逆バイアス電圧により絶縁ゲートトランジスタ1のゲート−エミッタ間のゲート電荷が引き抜かれることとなる。ゲート電荷が引き抜かれた絶縁ゲートトランジスタ1のVCEは上昇を始める。このときゲート電極の電圧も、VCEを抵抗器9および10により分圧した電圧にしたがって上昇することとなる。あらかじめ設定されたVCEの電圧にてVgが0V近傍となるように抵抗器9および抵抗器10の分圧比をさだめておくことにより、VCEが設定電圧以上となるとVCEに応じた順バイアス電圧をゲート電極へ印加し、絶縁ゲートトランジスタ1はコレクタ−エミッタ間のインピーダンス変化率が低くさせる。これによりVCEのピーク電圧を抑制する。VCEのピーク電圧が設定電圧近傍に収束してくると、
Vgも0V近傍へ収束させる。
【0039】
図3は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。このようにVgはVCEの電圧にほぼ比例させている。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合に、VCEに応じたVgにより、ピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0040】
図4および図5は,本発明の第2の実施の形態を示す。
【0041】
図4,図5および後述の各実施形態を示す図において前記図1における回路素子と同等ないし均等なものは、前記と同一符号を以って示し、重複した説明を省略する。
【0042】
図4は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負側電極間を分圧する、上記第1の実施の形態と同様の構成の検出回路にて検出された電圧は、比較器15にて抵抗器13と抵抗器14にて分圧された基準電圧値と比較される。検出電圧が基準電圧以下の場合、比較器15はトランジスタ16をオフさせ、トランジスタ17をオンさせることによりVge電源8の電圧相当の逆バイアス電圧とする。また、検出電圧が基準電圧以上である場合、比較器15は検出電圧に応じた電圧を出力し、コンプリメンタリを構成したトランジスタ16およびトランジスタ17も同様の電圧を出力する。ここで、基準電圧をVCEの設定電圧相当とした場合、VCEが設定電圧以上になったときのみVgをVCEに応じた順電圧を印加できる。
【0043】
上述のように構成された本実施形態の作用を、図5および図6を用いて説明する。図5は、絶縁ゲートトランジスタ1がターンオフした際のコレクタ電流Icとコレクタ−エミッタ間電圧VCEおよび図4に示したVgを示している。制御回路6によりオン信号が出力されている場合、トランジスタ4がオンしており、ゲート抵抗3を介して絶縁ゲートトランジスタ1のゲート端子には電源7の電圧を印加され、絶縁ゲートトランジスタ1はオン状態である。オン状態のとき、絶縁ゲートトランジスタのVCEはほぼ0Vであることから、コンプリメンタリ接続されたトランジスタ11と12からの出力はほぼ電源電圧8の負極側電圧となる。この状態から、制御回路6がオフ信号を出力するとトランジスタ4はオフし、トランジスタ5aがオンする。このとき、抵抗器9および抵抗器10で分圧された電圧値は、抵抗器13および抵抗器14による基準電圧以下であるので、比較器15はトランジスタ17をオンさせて、Vgを電源8の負極側電圧と同等の逆バイアス電圧とする。この逆バイアス電圧により絶縁ゲートトランジスタ1のゲート−エミッタ間のゲート電荷が引き抜かれることとなる。ゲート電荷が引き抜かれた絶縁ゲートトランジスタ1の
VCEは上昇を始める。VCEの上昇に伴って、抵抗器9および抵抗器10の分圧値も上昇することとなるが、抵抗器13および抵抗器14による基準電圧以下である状態では、Vgは電源8の電圧相当の逆バイアス電圧となる。さらにVCEが上昇し基準電圧以上となった場合、比較器15によりVgはVCEに応じた順バイアス電圧とし、絶縁ゲートトランジスタ1はコレクタ−エミッタ間のインピーダンス変化率が低くさせる。これによりVCEのピーク電圧を抑制する。VCEのピーク電圧が設定電圧近傍に収束してくると、Vgも0V近傍へ収束させる。図7は、VCEとVgの関係を示したものである。VgはVCEの設定電圧以下では、ほぼ電源8の電圧相当の逆バイアス電圧となり、VCEが設定電圧以上でVgが0V以上に切り替わる。VCEが設定電圧以上では、Vgはほぼ比例した電圧値となる。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合に、
VCEに応じたVgにより、ピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、VCEが設定電圧以下ではVgを逆バイアス電圧とすることにより、誤点弧などのノイズにより誤動作が発生しにくいようにノイズ耐量を高くし、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0044】
図7は、本発明の第3の実施の形態を示す。図7は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負側電極間を分圧する、上記第1の実施の形態と同様の構成の検出回路にて検出された電圧によりコンプリメンタリ接続したトランジスタ4とトランジスタ5aを駆動する。トランジスタ4と並列にトランジスタ18と抵抗器19からなる直列体が並列に接続され、制御回路6により駆動されている。また、トランジスタ5aと直列に制御回路6により駆動されるトランジスタ20が接続されている。すなわち、分圧された電圧に応じてゲート電圧を調整するトランジスタ4と制御回路6により駆動されるトランジスタ18は、論理回路のORの関係となる。さらに、分圧された電圧に応じたVgを調整するトランジスタ5aと制御回路6により駆動されるトランジスタ20は、論理回路のANDの関係となる。これにより、絶縁ゲートトランジスタ1をオンさせるさいに最適なゲート抵抗19を選定することができ、ターンオン損失を低減することができる。さらに、VCEに応じたVgを出力する際には、トランジスタ4は直接絶縁ゲートトランジスタ1のゲートに接続されることにより、Vgの変化に対するVCEの制御をよりはやくすることができる。本実施形態によれば、VCEに応じたゲート電圧を出力するトランジスタと、通常のターンオンするためのスイッチを別個にもうけることによって、通常のターンオン動作による絶縁ゲートトランジスタ1の損失を低減することができるとともに、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧を抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0045】
図8および図9は、本発明の第4の実施の形態を示す。図8は、主回路のアーム単位での構成を示している。本実施形態では、コンプリメンタリ接続されたトランジスタ11と12の出力電圧によりVgを制御するといった、上記第1の実施の形態と同様の構成で絶縁ゲートトランジスタ1のピーク電圧を抑制する。このとき、抵抗器9と直列にツェナーダイオード21を接続することにより、VCE設定電圧近傍でのVgの変化率を大きくさせている。これは、ツェナーダイオードのアバランシェ電圧をV1とすると、電源8の電圧をV1加算したことと等価となる。また、電圧源をツェナーダイオードの代わりに抵抗器9に直列にいれることも可能である。これにより、電源の電圧をV2とすると、電圧8の電圧にV2を加算したことと等価となる。
【0046】
上述のように構成された本実施形態の作用を、図9を用いて説明する。図9は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。ツェナーダイオードにより電源8の電圧がV1増加したことと等価となり、VCE設定電圧近傍でのVgの変化率が高くなっている。一般に絶縁ゲートトランジスタのVgeのしきい値(3〜6V)以下では、Icはほとんど流すことができず、ピークを抑制するためインピーダンスを下げる効果は少ない。そこで、VCEの設定値近傍の
VCEに対するVgの変化率を高くすることにより設定電圧への収束を早めることができる。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧の抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、さらに設定電圧への収束速度を早めることができるのでスイッチング周波数を高くすることが可能になる。そして、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0047】
図10および図11は、本発明の第5の実施の形態を示す。図10は、主回路のアーム単位での構成を示している。本実施形態では、抵抗器9と直列にツェナーダイオード21を直列接続した、上記第4の実施の形態と同様の構成で、このツェナーダイオードを並列にコンデンサ22を接続している。コンデンサ22を接続することにより、ターンオフ後のVCEが立ち上がるさいにツェナーダイオード21はコンデンサ22の充電によりアバランシェ電圧にすぐには達することができない。そのため、分圧された絶縁ゲートトランジスタのコレクタおよび電源8の分圧値はツェナーダイオード21のアバランシェした状態のVCE設定電圧以下で、Vgを順バイアス電圧とすることとなる。コンデンサ22は徐々に充電するため、VCEとVgの関係は変化し、ツェナーダイオード21がアバランシェできる電圧まで充電した時点でVCEが所定の設定電圧となり安定する。コンデンサ22の容量を適当に選定することにより、ピーク電圧を抑制する効果を高めることができる。
【0048】
上述のように構成された本実施形態の作用を、図11を用いて説明する。
【0049】
図11は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。VCEが立ち上がり始めたときは、コンデンサ22には電荷が蓄積されておらず、ツェナーダイオードの電圧は0Vである。これにより、当初のVCE設定電圧は所定のVCEよりも低い電圧とした状態と等価となる。コンデンサ22は徐々にツェナーダイオード21の電圧まで充電する。これに伴って、VCEの設定電圧も徐々に上昇することとなり、本来の所定の設定電圧まで達する。絶縁ゲートトランジスタ1のインピーダンスは、VCEを検出してからVgを制御するまでの遅れや、Vgの変化に対しての遅れが若干あるためVCE立ち上がり時の設定電圧を低めに抑えることによりピーク抑制効果が高くなる。本実施形態によれば、回路の動作遅れや絶縁ゲートトランジスタ1のVgに対する反応の遅れを補償する形で、dv/dtが高い場合でも絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧を抑制効果を高めることができ、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0050】
図12,図13および図14は、本発明の第6の実施の形態を示す。
【0051】
図12は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負極側を分圧した、上記第1の実施の形態と同様の構成で、分圧するための抵抗器10を10aと10bに分割し、10bにはスイッチ23を並列に接続したものである。絶縁ゲートトランジスタ1がターンオフした直後は、スイッチ23はオフの状態にあり、抵抗器9および抵抗器10a,10bによるVCE設定電圧は、所定の状態にある。ターンオフによるピーク電圧が電源電圧まで収束したのちに、スイッチ23がオンすることにより、抵抗器10bは短絡する。これによりVCEに対する設定電圧が高めに変更されることとなる。VCE設定電圧が高めに設定されることにより、Vgは数Vの逆バイアス電圧となり、誤点弧などに対するノイズ耐量を高めることができる。
【0052】
上述のように構成された本実施形態の作用を、図13および図14を用いて説明する。図13は、VCEとVgの関係を示したものである。ターンオフ直後は図13の(1)の
VCEとVgの関係にあり、ピーク電圧は電源電圧である設定電圧に収束することとなる。VCEが電源電圧に収束してから、所定の時間経過後にスイッチ23をオンさせることにより、VCEとVgの関係を図13の(2)のようにすることができる。このとき、VCEは電源電圧で安定しているためVgのみが数Vさがることとなり、数Vの逆バイアス電圧が印加できることとなる。図14は、VCEが設定電圧に収束したのち、スイッチ23がオンすることにより数Vの逆バイアス電圧が印加される状態を示す。本実施形態によれば、複雑な回路を必要とせずに絶縁ゲートトランジスタのオフ期間中の誤点弧がおきにくいようにノイズ耐量を高くし、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0053】
図15は、本発明の第7の実施の形態を示す。
【0054】
図15は、同時にオンまたはオフするn個の絶縁ゲートトランジスタが直列接続された主回路のアーム単位での構成を示している。本実施形態では、ここの絶縁ゲートトランジスタ11〜1nは、コレクタと電源81〜8nの負極側を分圧した上記第1の実施の形態と同様の構成となっている。制御回路61〜6nにより、同時にオフする絶縁ゲートトランジスタ11〜1nは、それぞれが第1の実施の形態と同様にピーク電圧を抑制する。また、それぞれがピーク電圧から設定されたVCEへ収束するため、VCEの設定値を、直流電源電圧を直列接続されたn個で均等に分担した電圧とすることにより、電源電圧を均等に分圧することができる。一般に、直列接続された絶縁ゲートトランジスタはそれぞれが、対地静電容量が異なり、回路特性や素子特性が異なるため、電圧を均等化するためスナバ回路やゲートタイミング調整が必要であった。しかし本実施形態によれば、ここの絶縁ゲートトランジスタが個々にピーク電圧を抑制するとともに、所定のVCEへ収束することにより電源電圧の均等分担を行なうことができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、所定のVCEへ収束することから、スナバ回路を不要もしくは低容量化し、回路や素子の選定や微調整を不要とした、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0055】
また、この図15ではアームを構成する回路を第1の実施の形態と同様の構成としているが、この第1の実施の形態以外にも前述した実施の形態の回路をアームを構成する回路として適用できることは言うまでもない。
【図面の簡単な説明】
【0056】
【図1】本発明に係わる絶縁ゲートトランジスタを用いた半導体電力変換装置の第1の実施の形態を示す回路図である。
【図2】上記第1の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図3】上記第1の実施の形態においてVCEとVgの関係を説明するための図である。
【図4】本発明の第2の実施の形態を示す回路図である。
【図5】上記第2の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図6】上記第2の実施の形態においてVCEとVgの関係を説明するための図である。
【図7】本発明の第3の実施の形態を示す回路図である。
【図8】本発明の第4の実施の形態を示す回路図である。
【図9】上記第4の実施の形態においてVCEとVgの関係を説明するための図である。
【図10】本発明の第5の実施の形態を示す回路図である。
【図11】上記第5の実施の形態においてVCEとVgの関係を説明するための図である。
【図12】本発明の第6の実施の形態を示す回路図である。
【図13】上記第6の実施の形態においてVCEとVgの関係を説明するための図である。
【図14】上記第2の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図15】本発明の第7の実施の形態を示す回路図である。
【符号の説明】
【0057】
1,11〜1n…絶縁ゲートトランジスタ(IGBT)、2,21〜2n…逆並列ダイオード、3,31〜3n,19…ゲート抵抗、4,41〜4n…トランジスタ(第1のスイッチ)、5a,5a1〜5an…トランジスタ(第2のスイッチ)、5b,5b1〜
5bn…ダイオード、6,61〜6n…制御回路、7,71〜7n,8,81〜8n…電源(電圧源)、9,91〜9n,10,101〜10n,10a,10b,13,14,24…抵抗器、11,111〜11n,12,121〜12n,16,17…トランジスタ、15…比較器、18…トランジスタ(第3のスイッチ)、20…トランジスタ(第4のスイッチ)、21,25…ツェナーダイオード、22…コンデンサ、23…スイッチ、26…分圧抵抗。
【技術分野】
【0001】
本発明は半導体素子等を用いた半導体電力変換装置に係り、特にスナバ回路を必要とせずに、スイッチング動作時のピーク電圧の抑制を行う半導体電力変換装置に関する。
【背景技術】
【0002】
絶縁ゲートトランジスタとして代表的なIGBT(Insulated Gate Bipoler
Transisnter)は、ゲート駆動電力がすくなく、高速なスイッチングによりスイッチング損失がすくないといったことから、比較的中小容量の半導体電力変換装置に用いられているが、さらに大容量の半導体電力変換装置への適用が求められている。一般にスナバ回路をもつIGBTの跳ね上がり電圧ΔVは、スナバコンデンサ容量Cから
【0003】
【数1】
【0004】
式(1−1)のような関係がある。すなわち、スイッチング電流Iおよび配線インダクタンスLの平方根に比例した跳ね上がり電圧ΔVとなる。そこで中小容量の変換装置において配線インダクタンスLが極小にでき、スイッチング電流Iが少ない場合は、IGBTのスイッチング損失Eoff があることからスナバコンデンサCを省略したスナバレスにすることができる。しかしながら、大容量の半導体電力変換装置では大きいスイッチング電流によるオフ時のピーク電圧抑制のためのスナバ回路、更に直流電圧が高く素子の直列接続にともなう電圧分担均等化のためスナバ回路が必要となり、その損失は変換器効率を低下させ無視できないものであった。さらに、スナバ回路を接続することはコストが高くなり、製品のおおきなものとなっていた。また、多数個直列接続した場合、電圧分担を均等化するため直列接続されたすべてのIGBTのオンタイミングおよびオフタイミングを高精度に調整する必要があり、時間とコストが掛かっていた。そこで近年、IGBTのオフ時のピーク電圧抑制、または直列接続のための静的な電圧分担を均等化をスナバレスにて行うための回路方式が提案されている。この近年提案されている回路方式は特願平9−
334633号に記載のように、IGBTのコレクタとゲート間にツェナーダイオードまたはツェナーダイオードと抵抗器の直列回路を基本構成としたゲート駆動回路である。
【0005】
この公知例の回路では、IGBTのコレクタ電圧がツェナーダイオードのアバランシェ電圧以上となった場合にアバランシェ電流がながれ、ゲート抵抗の電圧を高くすることでIGBTのコレクタ電圧のピークを抑制する。しかし、IGBT自体の高耐圧化にともないツェナーダイオードのアバランシェ電圧も数kV必要となるとともに、アバランシェ電流によりIGBTのゲート電圧を持ち上げるために、数A〜数十Aのアバランシェ電流が必要となり、さらに、ゲート抵抗も数十Ω程度必要となりIGBTのスイッチング損失が大きくなっていた。
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来のIGBTのピーク電圧を抑制する場合、IGBTの高耐圧化にともないIGBTのコレクタに接続するツェナーダイオードのアバランシェ電圧が高いものが必要であった。さらに、ツェナーダイオードのアバランシェ電流の大きいものとするか、スイッチング損失を大きくする代わりにゲート抵抗値を大きくする必要があった。そのため、IGBTの高耐圧化に対応することが困難であるとともに、スイッチング損失も大きくなってしまうといった問題があった。
【0007】
また、従来のIGBTのオフ時のピーク電圧を抑制する回路方式をもちいて、同時にスイッチングするIGBTを複数個直列接続した場合、回路を構成するIGBT,抵抗,ツェナーダイオードおよびトランジスタといった素子の製品ごとの特性ばらつきを厳密に選定して揃えないと、オフ時のピーク電圧にばらつきが発生し、静的な電圧分担もばらついてしまった。このため、スイッチング周波数を高くすることができなかった。
【0008】
本発明は、上記に鑑みてなされたもので、電力変換装置の小形化,高効率化および低コスト化を達成することのできる半導体電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するために本発明の半導体電力変換装置は、半導体素子のゲートに接続され入力される駆動信号に基づいてゲートを駆動する駆動手段と、ゲートに順バイアスと逆バイアスを印加し半導体素子のエミッタを中点電位とする電圧印加手段と、半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフの場合にゲートに分圧手段により分圧された電圧が印加し、半導体素子のコレクタとエミッタ間電圧が分圧手段により定まる電圧以上となった場合に、コレクタとエミッタ間電圧に応じてゲート電圧を制御することを特徴とするものである。
【0010】
また、本発明の半導体電力変換装置は、半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段として、コレクタと逆バイアスを印加する負極側を含んで分圧するようにしたものである。
【0011】
また、本発明の半導体電力変換装置は、絶縁ゲートトランジスタに代表される半導体素子のゲートに接続され、制御手段によるオンまたはオフの指令に基づいて駆動信号を選択できるスイッチング素子による選択手段を設け、前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧し駆動信号がオフ指令の際に半導体素子のゲート電圧がこの分圧された電圧値に基づいた電圧値となる分圧手段を設けることにより、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、ターンオフのゲート抵抗を大きくすることなくターンオフ直後は逆バイアス電圧を印加することができ、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合に、ゲート電圧が逆バイアスからコレクタ−エミッタ間電圧に応じた順バイアスに切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合は、このコレクタ−エミッタ間電圧に応じた順バイアスのゲート電圧をすることにより、コレクタ−エミッタ間電圧のピーク電圧が抑制される。
【0012】
また、本発明の半導体電力変換装置は、半導体素子のゲートに接続され、制御手段によるオンまたはオフの指令に基づいて駆動信号を選択できるスイッチング素子による選択手段を設け、半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧する手段を設けて、この分圧した電圧値が所定の電圧値以下の場合は半導体素子のゲートに電源電圧相当の逆バイアス電圧を印加し、分圧した電圧値が所定の電圧値以上の場合は半導体素子のゲートにコレクタ−エミッタ間電圧に比例した順バイアス電圧を印加するための切替手段を設けることにより、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以下の場合はゲートに逆バイアスを印加し、所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、ターンオフのゲート抵抗を大きくすることなくターンオフ逆バイアス電圧を印加することができ、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以下の場合はノイズ耐量が高くなるようにゲートに逆バイアスを印加し、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合にはゲート電圧が逆バイアスから順バイアスに切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合はこのコレクタ−エミッタ間電圧に比例した順バイアスのゲート電圧をすることによりコレクタ−エミッタ間電圧のオフ時のピーク電圧が抑制される。
【0013】
また、本発明の半導体電力変換装置は、半導体素子のゲートに接続され、制御手段によるオン指令に基づいてオンする抵抗器を直列に接続した第1のスイッチとオフ指令に基づいてオンする抵抗器を直列接続した第2のスイッチにより半導体素子のゲートに順バイアスおよび逆バイアスを印加する駆動手段を設け、半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源を設けて、半導体素子のコレクタと電圧源の負側電極間を抵抗により分圧する手段を設け、この分圧した電圧に比例したゲート電圧とするための第1のスイッチおよび抵抗器からなる直列体と並列に第3のスイッチを接続し第2のスイッチと直列に第4のスイッチを接続した調整手段を設けることにより、半導体素子のターンオンおよびターンオフ時のスイッチング損失を少なくすることができるとともに、半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にそのピーク電圧を抑制できるようにしたものである。この構成により、半導体素子のコレクタ電流が少ない場合においてピーク電圧の抑制をほとんど行わないような状態であってもスイッチング損失を少なくして、半導体素子のコレクタ−エミッタ間電圧が分圧比により設定された所定の電圧以上となった場合にゲート電圧が逆バイアスから順バイアスに比例して切り替わるとともに、さらに半導体素子のコレクタ−エミッタ間電圧が高くなる場合はこのコレクタ−エミッタ間電圧に比例した順バイアスのゲート電圧をすることにより、コレクタ−エミッタ間電圧のピーク電圧が抑制される。
【0014】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗と直列にツェナーダイオードもしくは電圧源を挿入し、ピーク電圧を抑制するさいの半導体素子のコレクタ−エミッタ間電圧に対するゲート電圧の変化率を大きくしピーク電圧抑制の効果を高めたものである。この構成により、半導体素子のターンオフにおけるピーク電圧抑制を効果的に行うことができる。
【0015】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗器の一部と並列にコンデンサもしくはスイッチからなる回路を接続して半導体素子のコレクタ−エミッタ間電圧の上昇開始とともに連続的もしくは段階的に分圧比を変更するための手段をもち、半導体素子のコレクタ−エミッタ間電圧のdv/dtが高い場合であってもピーク電圧を抑制できるように設定を変更することができるようにしたものである。この構成により、半導体電力変換装置の効率を高めるために半導体素子の電流遮断の際のコレクタ−エミッタ間電圧のdv/dtを高くすることができるとともに、半導体素子の電流遮断時以外における高いdv/dtに対しても半導体素子のゲート容量の充電時間によるピーク電圧を抑制することができる。
【0016】
更に、本発明の半導体電力変換装置は、半導体素子のコレクタ−エミッタ間電圧を分圧する分圧抵抗器の一部と並列に接続した時限スイッチにより分圧比を変更する手段をもち、ターンオフ後に半導体素子のコレクタ−エミッタ間電圧が静的に電源電圧が安定してから一定時間経過後に、分圧比を電源電圧より高めに変更することにより、半導体素子のゲートに逆バイアスを印加することが印加できるようにしたものである。この構成により、ピーク電圧を抑制後の半導体素子のコレクタ−エミッタ間電圧は電源電圧を素子直列数で割った電圧に安定したのちに、ゲートに逆バイアスを与えることができ、誤ったオン状態がおきないようにノイズ耐量を高めることができる。
【0017】
更に、本発明の半導体電力変換装置は、半導体素子を2個以上直列に接続され同時にオンまたオフするアームにおいて、おのおのの半導体素子のコレクタ−エミッタ間電圧の分担が均等になるように分圧手段の分圧比を設定して直列接続した半導体素子のコレクタ−エミッタ間電圧の均等化を行うことができる。この構成により、複数個直列接続された半導体素子が同時にオンまたはオフする半導体電力変換装置において、直列接続されたおのおのの半導体素子のコレクタ−エミッタ間電圧のピーク電圧を抑制するとともに、ピーク電圧抑制後の静的な電圧安定を高速に行い半導体電力変換装置のスイッチング周波数を高めて、変換器効率を高くすることができる。
【0018】
また、本発明の半導体電力変換装置は、ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、ゲートに接続され駆動信号に基づいて前記ゲートを駆動する駆動手段と、ゲートに順バイアスと逆バイアスを印加するバイアス印加手段と、コレクタとエミッタ間の電圧を分圧する分圧手段とを備え、駆動信号がオフでコレクタとエミッタ間の電圧が分圧手段により定まる電圧以上となった場合に、ゲートに順バイアスを印加することを特徴とするものである。
【0019】
一部繰り返しになるが、ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記ゲートに接続され入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記ゲートに順バイアスと逆バイアスを印加し前記半導体素子のエミッタを中点電位とする電圧印加手段と、
前記半導体素子のコレクタとエミッタ間の電圧を分圧する分圧手段とを備え、
前記駆動信号がオフの場合に前記ゲートに前記分圧手段による分圧に基づく電圧が印加し、前記半導体素子のコレクタとエミッタ間電圧に応じて前記ゲート電圧を制御することを特徴とする半導体電力変換装置(構成1)を構成する。
【0020】
構成1の半導体電力変換装置において、
前記分圧手段により検出された分圧値が設定電圧以下の場合は前記ゲートに前記逆バイアス相当の負電圧を印加し、前記分圧手段による分圧が設定電圧以上の場合は前記ゲートに分圧にもとづいた電圧を印加する切替え手段を備えたことを特徴とする半導体電力変換装置(構成2)を構成する。
【0021】
構成1の半導体電力変換装置において、
前記分圧手段による電圧値により前記ゲート電圧を調整する第1のスイッチと、該第1のスイッチと並列に接続され前記駆動信号により制御される第2のスイッチ、前記分圧手段による電圧値に応じて前記ゲート電圧を調整する第3のスイッチと、該第3のスイッチと直列に接続され前記駆動信号により制御される第4のスイッチを備え、
前記半導体素子のコレクタ,エミッタ間電圧が所定の電圧以上となった場合に、前記半導体素子のコレクタ,エミッタ間電圧に応じて前記ゲート電圧を制御すること特徴とする半導体電力変換装置(構成3)を構成する。
【0022】
構成1から構成3までのうちの一つの半導体電力変換装置において、
前記分圧手段は前記半導体素子のコレクタと前記ゲート電圧源の負側電極間をツェナーダイオードを含む抵抗回路により分圧することを特徴とする半導体電力変換装置(構成4)を構成する。
【0023】
構成1から構成4までのうちの一つの半導体電力変換装置において、
前記分圧手段はコレクタ電位に対してゲート電圧を変えるように分圧比を変化させることを特徴とする半導体電力変換装置(構成5)を構成する。
【0024】
構成5の半導体電力変換装置において、
前記分圧手段は前記駆動信号がオンからオフへ切り替わってから所定の時間で分圧比が変化することを特徴とする半導体電力駆動装置および半導体駆動装置(構成6)を構成する。
【0025】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと前記電圧源の負側電極を抵抗により分圧し、前記駆動信号がオフ指令の際に前記半導体素子のゲート電圧が分圧に応じた電圧状態となる分圧手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にコレクタ−エミッタ間電圧に応じたゲート電圧に制御することを特徴とする半導体電力変換装置
(構成7)を構成する。
【0026】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
入力される駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと前記電圧源の負側電極を抵抗により分圧し、駆動信号がオフ指令の際に前記半導体素子のゲート電圧が分圧に応じた電圧値となる分圧手段と、
前記分圧手段により検出された分圧値が設定電圧以下の場合はゲート電圧を前記電圧源相当の負電圧とし前記分圧手段による分圧が設定電圧以上の場合はゲート電圧を分圧値にもとづいた電圧値となるように切り替える切替手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成8)を構成する。
【0027】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記半導体素子のゲートにそれぞれ抵抗を直列接続したオン用の第1のスイッチおよびオフ用の第2スイッチが接続され、入力される駆動信号に基づいてゲートを駆動する駆動手段と、
前記半導体素子を駆動するためのエミッタを中点電位としたゲートに順バイアスと逆バイアスを印加するための電圧源と、
前記半導体素子のコレクタとエミッタもしくはコレクタと電圧源の負側電極を抵抗により分圧し前記半導体素子のコレクタ−エミッタ間電圧を検出する分圧手段と、
前記分圧手段による電圧値によりゲート信号を調整するため第1のスイッチと並列に接続した第3のスイッチと第2のスイッチと直列に接続した第4のスイッチからなる調整手段を備え、
前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成9)を構成する。
【0028】
構成7から9のいずれかに記載の半導体電力変換装置において、
前記分圧手段は前記半導体素子のコレクタ電位に対するゲート信号の電圧変化率を高くできるようにツェナーダイオードもしくは電圧源をもちい、前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にコレクタ−エミッタ間電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成10)を構成する。
【0029】
構成7から10のいずれかに記載の半導体電力変換装置において、
前記分圧手段はコレクタ電位の立ち上がり開始とともに連続的もしくは段階的にコレクタ電位に対するゲート電圧の関係を変化できるように分圧比を変更させ、前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合にその電圧に応じたゲート電圧によりコレクタ−エミッタ間のピーク電圧を抑制できることを特徴とする半導体電力変換装置(構成11)を構成する。
【0030】
構成7から11のいずれかに記載の半導体電力変換装置において、
前記分圧手段は駆動信号がオンからオフへ切り替わってから所定の時間で分圧比が変化する時限手段によりゲート信号を逆バイアスすることを特徴とする半導体電力変換装置
(構成12)を構成する。
【0031】
構成7から構成12のいずれかに記載の半導体電力変換装置において、
前記半導体素子を2個以上直列接続してアームを構成し、
それぞれの前記半導体素子が有する分圧手段は分圧比をアームに印加する電圧をアームの直列素子数にて割った電圧値に設定し、それぞれの前記半導体素子のコレクタ−エミッタ間電圧が所定の電圧以上となった場合に、コレクタ−エミッタ間電圧に応じたゲート電圧に制御して、それぞれの前記半導体素子の電圧分担を均等に行うことを特徴とする半導体電力変換装置(構成13)を構成する。
【0032】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子と、
前記ゲートに接続され駆動信号に基づいて前記ゲートを駆動する駆動手段と、
前記ゲートに順バイアスと逆バイアスを印加するバイアス印加手段と、
前記コレクタと前記エミッタ間の電圧を分圧する分圧手段とを備え、
前記駆動信号がオフで前記コレクタとエミッタ間の電圧が前記分圧手段により定まる電圧以上となった場合に、前記ゲートに順バイアスを印加することを特徴とする半導体電力変換装置(構成14)を構成する。
【発明の効果】
【0033】
以上説明したように、本発明によればピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を省略することによりスナバ損失がなくなり、電力変換装置の小形化,高効率化および低コスト化を達成した半導体電力変換装置を提供できる。
【0034】
また、本発明によればピーク電圧の抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、さらに設定電圧への収束速度を早めることができるのでスイッチング周波数を高く設定した半導体電力変換装置が実現できる。
【発明を実施するための最良の形態】
【0035】
以下、本発明の実施の形態を図面を用いて説明する。
【0036】
図1,図2および図3は、本発明の第1の実施の形態を示す図である。
【0037】
図1は、主回路のアーム単位での構成を示している。この図1に示すように、本実施形態では、絶縁ゲートトランジスタ1に逆並列ダイオード2が接続され、ゲート抵抗3にはトランジスタ4,5aが接続されている。そしてこれらトランジスタ4,5aにはオンおよびオフ指令が制御回路6より出される。また、バイアスを設けるための電源7,8を備えている。絶縁ゲートトランジスタ1のコレクタ電極Cと電源8の負極側については抵抗器9および抵抗器10からなる直列体を接続している。抵抗器9および抵抗器10にて分圧された絶縁ゲートトランジスタ1のコレクタ電極Cと電源8の負極間の電圧は、コンプリメンタリ接続されたトランジスタ11およびトランジスタ12により伝達され、トランジスタ5aのコレクタに接続されている。
【0038】
上図のように構成された本実施の形態の作用を、図2および図3を用いて説明する。図2は、絶縁ゲートトランジスタ1がターンオフした際のコレクタ電流Icとコレクタ−エミッタ間電圧VCEおよび図1に示したVgを示している。制御回路6によりオン信号が出力されている場合、トランジスタ4がオンしており、ゲート抵抗3を介して絶縁ゲートトランジスタ1のゲート端子には電源7の電圧を印加され、絶縁ゲートトランジスタ1はオン状態である。オン状態のとき、絶縁ゲートトランジスタのVCEはほぼ0Vであることから、コンプリメンタリ接続されたトランジスタ11と12からの出力はほぼ電源電圧8の負極側電圧となる。この状態から、制御回路6がオフ信号を出力するとトランジスタ4はオフし、トランジスタ5aがオンする。これにより、絶縁ゲートトランジスタ1のゲート電極にはゲート抵抗3を介して、コンプリメンタリを構成したトランジスタ11と12の出力電圧である、電源8の負極側電圧と同等の逆バイアス電圧が印加されることとなる。この逆バイアス電圧により絶縁ゲートトランジスタ1のゲート−エミッタ間のゲート電荷が引き抜かれることとなる。ゲート電荷が引き抜かれた絶縁ゲートトランジスタ1のVCEは上昇を始める。このときゲート電極の電圧も、VCEを抵抗器9および10により分圧した電圧にしたがって上昇することとなる。あらかじめ設定されたVCEの電圧にてVgが0V近傍となるように抵抗器9および抵抗器10の分圧比をさだめておくことにより、VCEが設定電圧以上となるとVCEに応じた順バイアス電圧をゲート電極へ印加し、絶縁ゲートトランジスタ1はコレクタ−エミッタ間のインピーダンス変化率が低くさせる。これによりVCEのピーク電圧を抑制する。VCEのピーク電圧が設定電圧近傍に収束してくると、
Vgも0V近傍へ収束させる。
【0039】
図3は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。このようにVgはVCEの電圧にほぼ比例させている。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合に、VCEに応じたVgにより、ピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0040】
図4および図5は,本発明の第2の実施の形態を示す。
【0041】
図4,図5および後述の各実施形態を示す図において前記図1における回路素子と同等ないし均等なものは、前記と同一符号を以って示し、重複した説明を省略する。
【0042】
図4は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負側電極間を分圧する、上記第1の実施の形態と同様の構成の検出回路にて検出された電圧は、比較器15にて抵抗器13と抵抗器14にて分圧された基準電圧値と比較される。検出電圧が基準電圧以下の場合、比較器15はトランジスタ16をオフさせ、トランジスタ17をオンさせることによりVge電源8の電圧相当の逆バイアス電圧とする。また、検出電圧が基準電圧以上である場合、比較器15は検出電圧に応じた電圧を出力し、コンプリメンタリを構成したトランジスタ16およびトランジスタ17も同様の電圧を出力する。ここで、基準電圧をVCEの設定電圧相当とした場合、VCEが設定電圧以上になったときのみVgをVCEに応じた順電圧を印加できる。
【0043】
上述のように構成された本実施形態の作用を、図5および図6を用いて説明する。図5は、絶縁ゲートトランジスタ1がターンオフした際のコレクタ電流Icとコレクタ−エミッタ間電圧VCEおよび図4に示したVgを示している。制御回路6によりオン信号が出力されている場合、トランジスタ4がオンしており、ゲート抵抗3を介して絶縁ゲートトランジスタ1のゲート端子には電源7の電圧を印加され、絶縁ゲートトランジスタ1はオン状態である。オン状態のとき、絶縁ゲートトランジスタのVCEはほぼ0Vであることから、コンプリメンタリ接続されたトランジスタ11と12からの出力はほぼ電源電圧8の負極側電圧となる。この状態から、制御回路6がオフ信号を出力するとトランジスタ4はオフし、トランジスタ5aがオンする。このとき、抵抗器9および抵抗器10で分圧された電圧値は、抵抗器13および抵抗器14による基準電圧以下であるので、比較器15はトランジスタ17をオンさせて、Vgを電源8の負極側電圧と同等の逆バイアス電圧とする。この逆バイアス電圧により絶縁ゲートトランジスタ1のゲート−エミッタ間のゲート電荷が引き抜かれることとなる。ゲート電荷が引き抜かれた絶縁ゲートトランジスタ1の
VCEは上昇を始める。VCEの上昇に伴って、抵抗器9および抵抗器10の分圧値も上昇することとなるが、抵抗器13および抵抗器14による基準電圧以下である状態では、Vgは電源8の電圧相当の逆バイアス電圧となる。さらにVCEが上昇し基準電圧以上となった場合、比較器15によりVgはVCEに応じた順バイアス電圧とし、絶縁ゲートトランジスタ1はコレクタ−エミッタ間のインピーダンス変化率が低くさせる。これによりVCEのピーク電圧を抑制する。VCEのピーク電圧が設定電圧近傍に収束してくると、Vgも0V近傍へ収束させる。図7は、VCEとVgの関係を示したものである。VgはVCEの設定電圧以下では、ほぼ電源8の電圧相当の逆バイアス電圧となり、VCEが設定電圧以上でVgが0V以上に切り替わる。VCEが設定電圧以上では、Vgはほぼ比例した電圧値となる。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合に、
VCEに応じたVgにより、ピーク電圧を抑制することができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、VCEが設定電圧以下ではVgを逆バイアス電圧とすることにより、誤点弧などのノイズにより誤動作が発生しにくいようにノイズ耐量を高くし、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0044】
図7は、本発明の第3の実施の形態を示す。図7は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負側電極間を分圧する、上記第1の実施の形態と同様の構成の検出回路にて検出された電圧によりコンプリメンタリ接続したトランジスタ4とトランジスタ5aを駆動する。トランジスタ4と並列にトランジスタ18と抵抗器19からなる直列体が並列に接続され、制御回路6により駆動されている。また、トランジスタ5aと直列に制御回路6により駆動されるトランジスタ20が接続されている。すなわち、分圧された電圧に応じてゲート電圧を調整するトランジスタ4と制御回路6により駆動されるトランジスタ18は、論理回路のORの関係となる。さらに、分圧された電圧に応じたVgを調整するトランジスタ5aと制御回路6により駆動されるトランジスタ20は、論理回路のANDの関係となる。これにより、絶縁ゲートトランジスタ1をオンさせるさいに最適なゲート抵抗19を選定することができ、ターンオン損失を低減することができる。さらに、VCEに応じたVgを出力する際には、トランジスタ4は直接絶縁ゲートトランジスタ1のゲートに接続されることにより、Vgの変化に対するVCEの制御をよりはやくすることができる。本実施形態によれば、VCEに応じたゲート電圧を出力するトランジスタと、通常のターンオンするためのスイッチを別個にもうけることによって、通常のターンオン動作による絶縁ゲートトランジスタ1の損失を低減することができるとともに、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧を抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0045】
図8および図9は、本発明の第4の実施の形態を示す。図8は、主回路のアーム単位での構成を示している。本実施形態では、コンプリメンタリ接続されたトランジスタ11と12の出力電圧によりVgを制御するといった、上記第1の実施の形態と同様の構成で絶縁ゲートトランジスタ1のピーク電圧を抑制する。このとき、抵抗器9と直列にツェナーダイオード21を接続することにより、VCE設定電圧近傍でのVgの変化率を大きくさせている。これは、ツェナーダイオードのアバランシェ電圧をV1とすると、電源8の電圧をV1加算したことと等価となる。また、電圧源をツェナーダイオードの代わりに抵抗器9に直列にいれることも可能である。これにより、電源の電圧をV2とすると、電圧8の電圧にV2を加算したことと等価となる。
【0046】
上述のように構成された本実施形態の作用を、図9を用いて説明する。図9は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。ツェナーダイオードにより電源8の電圧がV1増加したことと等価となり、VCE設定電圧近傍でのVgの変化率が高くなっている。一般に絶縁ゲートトランジスタのVgeのしきい値(3〜6V)以下では、Icはほとんど流すことができず、ピークを抑制するためインピーダンスを下げる効果は少ない。そこで、VCEの設定値近傍の
VCEに対するVgの変化率を高くすることにより設定電圧への収束を早めることができる。本実施形態によれば、絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧の抑制効果を高めることができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、さらに設定電圧への収束速度を早めることができるのでスイッチング周波数を高くすることが可能になる。そして、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0047】
図10および図11は、本発明の第5の実施の形態を示す。図10は、主回路のアーム単位での構成を示している。本実施形態では、抵抗器9と直列にツェナーダイオード21を直列接続した、上記第4の実施の形態と同様の構成で、このツェナーダイオードを並列にコンデンサ22を接続している。コンデンサ22を接続することにより、ターンオフ後のVCEが立ち上がるさいにツェナーダイオード21はコンデンサ22の充電によりアバランシェ電圧にすぐには達することができない。そのため、分圧された絶縁ゲートトランジスタのコレクタおよび電源8の分圧値はツェナーダイオード21のアバランシェした状態のVCE設定電圧以下で、Vgを順バイアス電圧とすることとなる。コンデンサ22は徐々に充電するため、VCEとVgの関係は変化し、ツェナーダイオード21がアバランシェできる電圧まで充電した時点でVCEが所定の設定電圧となり安定する。コンデンサ22の容量を適当に選定することにより、ピーク電圧を抑制する効果を高めることができる。
【0048】
上述のように構成された本実施形態の作用を、図11を用いて説明する。
【0049】
図11は、VCEとVgの関係を示したものである。Vgが0となる横軸上とVCEが交わったところが、VCEの設定電圧である。VCEが立ち上がり始めたときは、コンデンサ22には電荷が蓄積されておらず、ツェナーダイオードの電圧は0Vである。これにより、当初のVCE設定電圧は所定のVCEよりも低い電圧とした状態と等価となる。コンデンサ22は徐々にツェナーダイオード21の電圧まで充電する。これに伴って、VCEの設定電圧も徐々に上昇することとなり、本来の所定の設定電圧まで達する。絶縁ゲートトランジスタ1のインピーダンスは、VCEを検出してからVgを制御するまでの遅れや、Vgの変化に対しての遅れが若干あるためVCE立ち上がり時の設定電圧を低めに抑えることによりピーク抑制効果が高くなる。本実施形態によれば、回路の動作遅れや絶縁ゲートトランジスタ1のVgに対する反応の遅れを補償する形で、dv/dtが高い場合でも絶縁ゲートトランジスタ1のVCEが設定電圧以上となった場合のVCEに応じたVgによるピーク電圧を抑制効果を高めることができ、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0050】
図12,図13および図14は、本発明の第6の実施の形態を示す。
【0051】
図12は、主回路のアーム単位での構成を示している。本実施形態では、絶縁ゲートトランジスタ1のコレクタと電源8の負極側を分圧した、上記第1の実施の形態と同様の構成で、分圧するための抵抗器10を10aと10bに分割し、10bにはスイッチ23を並列に接続したものである。絶縁ゲートトランジスタ1がターンオフした直後は、スイッチ23はオフの状態にあり、抵抗器9および抵抗器10a,10bによるVCE設定電圧は、所定の状態にある。ターンオフによるピーク電圧が電源電圧まで収束したのちに、スイッチ23がオンすることにより、抵抗器10bは短絡する。これによりVCEに対する設定電圧が高めに変更されることとなる。VCE設定電圧が高めに設定されることにより、Vgは数Vの逆バイアス電圧となり、誤点弧などに対するノイズ耐量を高めることができる。
【0052】
上述のように構成された本実施形態の作用を、図13および図14を用いて説明する。図13は、VCEとVgの関係を示したものである。ターンオフ直後は図13の(1)の
VCEとVgの関係にあり、ピーク電圧は電源電圧である設定電圧に収束することとなる。VCEが電源電圧に収束してから、所定の時間経過後にスイッチ23をオンさせることにより、VCEとVgの関係を図13の(2)のようにすることができる。このとき、VCEは電源電圧で安定しているためVgのみが数Vさがることとなり、数Vの逆バイアス電圧が印加できることとなる。図14は、VCEが設定電圧に収束したのち、スイッチ23がオンすることにより数Vの逆バイアス電圧が印加される状態を示す。本実施形態によれば、複雑な回路を必要とせずに絶縁ゲートトランジスタのオフ期間中の誤点弧がおきにくいようにノイズ耐量を高くし、スナバ回路を不要もしくは低容量化した、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0053】
図15は、本発明の第7の実施の形態を示す。
【0054】
図15は、同時にオンまたはオフするn個の絶縁ゲートトランジスタが直列接続された主回路のアーム単位での構成を示している。本実施形態では、ここの絶縁ゲートトランジスタ11〜1nは、コレクタと電源81〜8nの負極側を分圧した上記第1の実施の形態と同様の構成となっている。制御回路61〜6nにより、同時にオフする絶縁ゲートトランジスタ11〜1nは、それぞれが第1の実施の形態と同様にピーク電圧を抑制する。また、それぞれがピーク電圧から設定されたVCEへ収束するため、VCEの設定値を、直流電源電圧を直列接続されたn個で均等に分担した電圧とすることにより、電源電圧を均等に分圧することができる。一般に、直列接続された絶縁ゲートトランジスタはそれぞれが、対地静電容量が異なり、回路特性や素子特性が異なるため、電圧を均等化するためスナバ回路やゲートタイミング調整が必要であった。しかし本実施形態によれば、ここの絶縁ゲートトランジスタが個々にピーク電圧を抑制するとともに、所定のVCEへ収束することにより電源電圧の均等分担を行なうことができ、それにともなって半導体素子の電圧利用率を高めることができるとともに、所定のVCEへ収束することから、スナバ回路を不要もしくは低容量化し、回路や素子の選定や微調整を不要とした、高効率かつ小型化した半導体電力変換装置の提供が可能となる。
【0055】
また、この図15ではアームを構成する回路を第1の実施の形態と同様の構成としているが、この第1の実施の形態以外にも前述した実施の形態の回路をアームを構成する回路として適用できることは言うまでもない。
【図面の簡単な説明】
【0056】
【図1】本発明に係わる絶縁ゲートトランジスタを用いた半導体電力変換装置の第1の実施の形態を示す回路図である。
【図2】上記第1の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図3】上記第1の実施の形態においてVCEとVgの関係を説明するための図である。
【図4】本発明の第2の実施の形態を示す回路図である。
【図5】上記第2の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図6】上記第2の実施の形態においてVCEとVgの関係を説明するための図である。
【図7】本発明の第3の実施の形態を示す回路図である。
【図8】本発明の第4の実施の形態を示す回路図である。
【図9】上記第4の実施の形態においてVCEとVgの関係を説明するための図である。
【図10】本発明の第5の実施の形態を示す回路図である。
【図11】上記第5の実施の形態においてVCEとVgの関係を説明するための図である。
【図12】本発明の第6の実施の形態を示す回路図である。
【図13】上記第6の実施の形態においてVCEとVgの関係を説明するための図である。
【図14】上記第2の実施の形態においてターンオフ時のVCEピーク電圧をVCEに応じたVgにより抑制することを説明するための図である。
【図15】本発明の第7の実施の形態を示す回路図である。
【符号の説明】
【0057】
1,11〜1n…絶縁ゲートトランジスタ(IGBT)、2,21〜2n…逆並列ダイオード、3,31〜3n,19…ゲート抵抗、4,41〜4n…トランジスタ(第1のスイッチ)、5a,5a1〜5an…トランジスタ(第2のスイッチ)、5b,5b1〜
5bn…ダイオード、6,61〜6n…制御回路、7,71〜7n,8,81〜8n…電源(電圧源)、9,91〜9n,10,101〜10n,10a,10b,13,14,24…抵抗器、11,111〜11n,12,121〜12n,16,17…トランジスタ、15…比較器、18…トランジスタ(第3のスイッチ)、20…トランジスタ(第4のスイッチ)、21,25…ツェナーダイオード、22…コンデンサ、23…スイッチ、26…分圧抵抗。
【特許請求の範囲】
【請求項1】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子を有し、
前記半導体素子のコレクタとエミッタ間電圧に応じてゲート電圧を制御することを特徴とする半導体電力変換装置。
【請求項1】
ゲート状態に応答してコレクタとエミッタ間の電流を制御する半導体素子を有し、
前記半導体素子のコレクタとエミッタ間電圧に応じてゲート電圧を制御することを特徴とする半導体電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2006−74994(P2006−74994A)
【公開日】平成18年3月16日(2006.3.16)
【国際特許分類】
【出願番号】特願2005−305159(P2005−305159)
【出願日】平成17年10月20日(2005.10.20)
【分割の表示】特願平11−314734の分割
【原出願日】平成11年11月5日(1999.11.5)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
【公開日】平成18年3月16日(2006.3.16)
【国際特許分類】
【出願日】平成17年10月20日(2005.10.20)
【分割の表示】特願平11−314734の分割
【原出願日】平成11年11月5日(1999.11.5)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
[ Back to top ]