単一磁束量子論理で量子ビットを制御するための方法および装置
一実施形態では、本開示は、量子ビットを磁束量子論理ゲートに連結することにより、量子ビットを共鳴させたりそれを止めさせたりすることによって、量子ビットのエネルギー状態を制御するための方法および装置に関する。量子ビットは、ポンプ信号と、別の量子ビットと、または何らかの量子論理ゲートと共鳴状態になり得る。別の実施形態では、本開示は、ＲＳＦＱ論理で、またはＲＳＦＱと量子ビットとの間のインターフェースを通して、量子ビットを制御するための方法に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、２００７年１月１８日に出願された「Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ Ｃｉｒｃｕｉｔｓ」というタイトルの米国特許出願第１１／６５４，６３２号、および２００７年８月３日に出願された「Ａｒｂｉｔｒａｒｙ Ｑｕａｎｔｕｍ Ｏｐｅｒａｔｉｏｎ ｗｉｔｈ ａ Ｃｏｍｍｏｎ Ｃｏｕｐｌｅｄ Ｒｅｓｏｎａｔｏｒ」というタイトルの米国特許出願第１１／８３３，９０２号に関連し、これら両方の全体が背景情報として本明細書に援用される。
【０００２】
（１．本発明の分野）
本開示は、概して、超電導体回路、より具体的には、高速単一磁束量子（ＲＳＦＱ）論理を使用した超電導体回路、ならびにそれを制御するための方法および装置に関する。
【背景技術】
【０００３】
（２．関連技術の説明）
古典的なコンピュータは、古典物理学の法則に従って状態を変化させる、情報のバイナリビットを処理することによって動作する。これらの情報ビットは、ＡＮＤおよびＯＲゲート等の単純な論理ゲートを使用することによって変更することができる。バイナリビットは、論理１（例えば、高電圧）または論理０（例えば、低電圧）を表すように、論理ゲートの出力時に生じる高または低エネルギー準位によって物理的に作成される。２つの整数を乗算するもの等の古典アルゴリズムは、これらの単純な論理ゲートの長い文字列に分解することができる。一組のこのようなゲートは、全ての可能なアルゴリズムを、その一組のゲートだけから発生させることができる場合に完全であるといわれている。例えば、それ自体による古典的なＮＡＮＤゲートは、完全セットを形成する。
【０００４】
古典的なコンピュータと同様に、量子コンピュータもビットおよびゲートを有する。しかし、論理１および０を使用する代わりに、量子のビット（「量子ビット」）は、同時に両方の可能性を占めるように、量子力学を使用する。この能力は、量子コンピュータが、古典的なコンピュータよりも指数関数的に大きい効率で、広範な問題クラスを解決できることを意味する。
【０００５】
単一量子ビット演算と２量子ビット制御ＮＯＴ（ＣＮＯＴ）ゲートとの組み合わせが、量子計算のための完全セットを形成することは広く知られている。いくつかの単一量子ビット演算は、量子ビットを共振器に連結することによって行うことができることが実証されてきた。この分野の継続中の研究の目的は、任意の量子ビット演算を達成する、より効率的な手段を開発することである。
【０００６】
ジョセフソン接合の特徴に基づくデバイスは、高速回路において有用である。ジョセフソン接合は、数ピコ秒という時間で切り替えるように設計することができる。
それらの低い電力消費は、従来のスイッチの適用性を制限する、高密度のコンピュータ回路において有用である。並列ジョセフソン接合は、微小磁場の検出のための超電導量子干渉素子（「ＳＱＵＩＤ」）の能動素子として使用される。従来のＳＱＵＩＤは、インダクタによって連結される２つのジョセフソン接合要素を備える。ＳＱＵＩＤは、磁束量子を格納し、ＳＱＵＩＤの磁場は、プランク定数に比例する値に量子化される。
【０００７】
高速単一磁束量子（ＲＳＦＱ）論理は、ジョセフソン接合に基づいた超電導量子ビットの高速、低電力の制御を提供することができる。ＲＳＦＱは、１００ＧＨｚのクロック速度で動作する、高度に開発された系統である。超電導回路ループの中での磁束の量子化により、その制御信号を正確かつ反復可能なものにする、一意的なアナログ特性を有する。相互に連結された時、ＲＳＦＱ回路は、互いの間で磁束量子を移送することができる。磁束量子の有無は、０または１として回路の状態を決定する。
【０００８】
従来、ジョセフソン接合にはＤＣバイアスが供給され、そのような回路の中の電力バジェットは、能動デバイスが切り替えられているかどうかに関わらず生じる静的電力消費が支配的である。そのような回路の中のそのような静的電力損の排除を含む、電力消費の低減が重要である。また、このような回路の動作を制御するための適切な手段を考案することも重要である。
【０００９】
ＲＳＦＱ論理では、情報は、小さい磁束量子として超電導体ループの中に格納され、ビットは、ほぼ２．０７ｍＶｐｓの量子化範囲を伴う数ピコ秒幅のスパイクとして移送される。磁束量子の小さく量子化された性質は、ＣＭＯＳデバイスと比較して、かなりの（複数桁の大きさ）クロストークおよび電力消費を低減する。ＲＳＦＱ回路は、基本セルまたは時限ゲートを有するものとみなすことができる。各セルは、２つ以上の安定した磁束状態を有する。セルは、１つ以上の信号線およびクロックタイミング線Ｔから到着させることができる、ＳＦＱ入力パルスＳ１、Ｓ２、．．．、Ｓｉによって給電される。各クロックパルスは、セルをその初期状態にセットすることによって、２つの隣接するクロック期間の間の境界をマークする。新しい期間中に、ＳＦＱパルスは、セル入力Ｓｉのそれぞれに到着できる、または到着できない。現在のクロック期間中の端子ＳｉでのＳＦＱパルスの到着は、信号Ｓｉの論理値１を定義し、一方で、この期間中にパルスが無いことは、この信号の論理値０を定義する。
【００１０】
ＲＳＦＱ回路は、適時のＳＦＱパルスの正確な一致を必要とせず、また、必要な種々の入力信号の規定の時間シーケンスでもない。各入力パルスは、セルの内部状態を変化させること、または変化させないことができる。入力パルスは、出力端子Ｓｏｕｔで、即時的な反応を生成することができない。クロックパルスＴだけが、クロック期間中に到着した入力信号パルスによって予め定められたセルの初期状態に対応する、パルスＳｏｕｔを打ち消すことができる。同じクロックパルスは、セルをその初期状態にリセットすることによってクロック期間を終了する。ＲＳＦＱ系統の基本セルは、クロック期間の終わりまでその出力バイトを格納するラッチ（フリップフロップ）と連結される標準的な非同期論理回路とほぼ同等である。量子ビットの論理状態を制御するための方法および装置の必要性が存在する。
【発明の概要】
【課題を解決するための手段】
【００１１】
（概要）
一実施形態では、本開示は、量子ビットの共鳴周波数を制御するための装置であって、電磁場を生成するための第１の回路と、電磁場を受容するように、第１の回路の近位に位置付けられる第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、電磁場を活性化して、それによって、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラとを備える装置に関する。
【００１２】
量子ビットの共鳴周波数を制御するための装置であって、電磁場の形態で磁束量子を生成するための第１の回路と、電磁場を受容するように第１の回路の近位に位置付けられる第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、電磁場を活性化して、それによって、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラとを備える装置。
【００１３】
別の実施形態では、本開示は、量子ビットの外部制御のための方法であって、外部電磁場を提供するための誘導要素を提供するステップと、少なくとも１つの量子ビットを有するＳＱＵＩＤ回路を提供するステップであって、量子ビットは、第１の共鳴周波数および第２の共鳴周波数を有する、ステップと、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるように、外部電磁場をＳＱＵＩＤと係合させるステップとを含む方法に関する。
【００１４】
さらに別の実施形態では、本開示は、量子ビットのエネルギー状態を制御するための方法であって、第１の周波数の放射を量子ビットに連続的に伝送するステップと、量子ビットで連続放射を受容するステップであって、量子ビットは、第１の共鳴周波数に対応する第１のエネルギー状態、および第２の共鳴周波数に対応する第２のエネルギー状態を有する、ステップと、量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に変化させるための、切替回路を提供するステップとを含む方法に関する。
【００１５】
さらに別の実施形態では、本開示は、量子ビットの共鳴周波数を変化させるための装置であって、第１の量子ビットを有する第１の回路と、第２の量子ビットを有する第２の回路であって、第２の量子ビットは、少なくとも１つのキャパシタを通して第１の量子ビットと通信する、第２の回路と、電磁場を第１の回路に提供して、それによって、第１の量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に切り替えるための源とを備える装置に関する。
【００１６】
別の実施形態では、本開示は、裁断正弦波信号を発生させるための装置に関する。該装置は、正弦波源と、非破壊読み出し（ＮＤＲＯ）を伴う論理ゲートと、フィルタと、正弦波源と非破壊読み出しのクロックとの間の接続と、非破壊読み出しとフィルタとの間の接続とを備える。
【００１７】
さらに別の実施形態では、本開示は、量子ビットのための制御信号を階層的に発生させるための方法に関する。該方法は、複数の論理量子ビットを使用するステップであって、それぞれが複数の物理量子ビットから成り、特定の誤り訂正スキームに従って階層的に配設される、ステップを含む。論理量子ビットの階層的配設を実質的に模倣するように、複数のコントローラも階層的に配設される。さらに、各コントローラは、循環シフトレジスタを備え、かつソフトウェアで構成される。
【図面の簡単な説明】
【００１８】
これらおよび他の本開示の実施形態は、以下の例示的なものであって、限定的なものではない図面を参照して説明し、類似した要素は、類似的に識別される。
【図１】図１は、従来のジョセフソン接合回路の概略図である。
【図２】図２は、図１の回路と関連する波形を示す図である。
【図３】図３は、本開示の一実施形態による、量子ビットの論理状態を制御するための例示的な一実施形態を示す図である。
【図４Ａ】図４Ａは、セット信号が印加された時の、図１のジョセフソン接合量子ビットのエネルギー線図である。
【図４Ｂ】図４Ｂは、リセット信号が印加された時の、図１のジョセフソン接合量子ビットのエネルギー線図である。
【図５】図５は、ＤＣ電流をセット／リセット磁束信号に変換するための両面ＤＣ−ＳＦＱ変換器を示す図である。
【図６】図６は、２つの量子ビットの間の結合を制御するための回路を概略的に示す図である。
【図７】図７は、裁断正弦波出力を生成するための従来のＲＳＦＱ回路のブロック図である。
【図８】図８は、本開示の一実施形態による、裁断正弦波出力を生成するためのＲＳＦＱ回路のブロック図および概略図である。
【図９】図９は、図７および８の動作について、ＮＤＲＯゲートを通した電力伝送を示す図である。
【図１０】図１０は、量子ビットごとの制御波形で操作される量子ビットのネットワークから成る、従来の量子コンピュータアーキテクチャを示す図である。
【図１１】図１１は、本開示の一実施形態による、物理量子ビットの制御の複雑さを低減する方法を示す図である。
【図１２】図１２は、本開示の一実施形態による、レシプロカル量子論理（Ｒｅｃｉｐｒｏｃａｌ Ｑｕａｎｔｕｍ Ｌｏｇｉｃ）シフトレジスタを示す図である。
【発明を実施するための形態】
【００１９】
（詳細な説明）
図１では、超電導回路１０は、記号「Ｘ」で表される単一ジョセフソン接合Ｊ１であり、第１および第２の端子ＪｘおよびＪｙを有する。本明細書の全体を通して、ジョセフソン接合を表すために同じ表記を用いる。従来のジョセフソン接合は、絶縁体等の非超電導材料の非常に薄い層によって分離される、２層の超電導体から成る。ジョセフソン接合は、超電導温度まで冷却して特定の臨界電流Ｉｃを下回るＤＣ電流でバイアスされた時に、電圧降下を生じさせずに、すなわち電気抵抗を伴わずに電流を伝導する。
【００２０】
以前の超電導回路から導かれる単一磁束量子パルス（ＳＦＱ）と呼ばれる、入力電圧パルスが印加された時に、インダクタＬ１は、電圧パルスを、臨界電流を達成するのに十分なバイアス電流に変換する。この時点で、ジョセフソン接合は、単一磁束量子入力パルスに応答して、トリガまたは「フリップ」して単一磁束量子出力を発生させる。このような回路は、複数の後続の回路に給電するために使用され得る。
【００２１】
図１では、ＤＣバイアス電流は、端子ｔを介して抵抗Ｒを通して接地１２へのジョセフソン接合Ｊ１に供給される。このＤＣバイアス電流は、図２の波形１４で示される。入力パルス１６は、入力端子Ａに供給されてインダクタＬ１を通り、そして、ジョセフソン接続Ｊ１を通して臨界電流Ｉｃが達成された時に、出力端子Ｑで出力パルス１８が発生する。
【００２２】
一実施形態では、本開示は、ジョセフソン位相量子ビットと連続マイクロ波信号との間の相互作用を制御するためのＲＳＦＱ回路の使用に関する。したがって、一実施形態では、ＲＳＦＱゲートは、量子ビットをマイクロ波信号と共鳴させ、続いて、マイクロ波信号との共鳴を止めさせるように、量子ビットに連結される。
【００２３】
図３は、本開示の一実施形態による、量子ビットの論理状態を制御するための例示的な一実施形態である。具体的には、図３の回路１００は、ジョセフソン接合１０２、１０４、１０６、および１０８を含む。回路１００はまた、セットポート１１０と、リセットポート１１２とを含む。図３の実施形態では、ジョセフソン接合１０６、１０８、およびインダクタ１０５がＳＱＵＩＤを形成する。
【００２４】
回路１２２はまた、第２のＳＱＵＩＤを形成するジョセフソン接合１２４、１２６、およびインダクタ１２２を示す。この場合、ジョセフソン接合１２６は、超電導位相量子ビットとして使用される。インダクタ１０５および１２２は、互いに近位に位置付けられた時に、互いに対して相互インダクタンス１３０を作用させる。外部信号１２８は、ジョセフソン接合量子ビット１２６に方向付けることができる。一実施形態では、外部信号１２８は、連続的に印加される信号である。外部信号１２８は、例えば、５ＧＨｚの周波数を有する、マイクロ波信号を定義することができる。ジョセフソン接合量子ビット１２６が外部信号１２８の周波数と共鳴する場合、外部信号は、ジョセフソン接合量子ビット１２６の状態を変化させる。一方で、ジョセフソン接合量子ビット１２６が外部信号１２８と共鳴しない場合、外部信号は、ジョセフソン接合量子ビット１２６の状態にいかなる影響も及ぼさない。
【００２５】
本開示の実施形態によれば、外部回路は、量子ビットの周波数に影響を及ぼし、それによって、量子ビットに、連続的に印加される励起源を受けさせる、または受けさせないように使用することができる。したがって、図３のＲＳＦＱセット／リセットゲートは、ジョセフソン接合量子ビット１２６を制御するために使用することができる。磁束量子は、セットポート１１０を通して格納ループに入り、インダクタ１２２および接合１２６を通って流れる電流を増大させて、そのエネルギー準位を外部励起１２８との共鳴状態にする。リセットパルスは、ループをクリアして、量子ビットを非共鳴状態に戻す。
【００２６】
ジョセフソン接合の内部エネルギー（Ｅ）は、接合全体の位相差（φ）に依存する。量子力学の原理に従って、接合の接地および励起状態は、Ｅ（φ）関係によって決定される。接合電流の変化は、Ｅ（φ）の依存性を変更し、量子ビットの励起スペクトルを変化させる。図４に示されるように、図３の実施形態は、量子ビット１２６を通る電流を制御して、それをポンプ信号１２８と共鳴させる、および共鳴を止めさせるために、ＲＳＦＱセット／リセットフリップフロップ１００とすることができる。
【００２７】
図３のジョセフソン接合量子ビット１２６は、５ＧＨｚのマイクロ波源エネルギーが印加される例示的な一実施例について図４Ａおよび４Ｂに示される。具体的には、図４Ａは、セット信号がポート１１０（図３）を通して回路１００に印加された時の、ジョセフソン接合のエネルギー線図を示す。セット信号は、ＳＱＵＩＤ１００の中に磁束量子を生じさせ、その結果、相互インダクタンス１３０を介してＳＱＵＩＤ１２２の中に電流を生じさせ、それによって、量子ビット１２６を外部信号１２８と共鳴させて量子ビットの励起を開始する。
【００２８】
図４Ｂでは、リセット信号は、ポート１１２（図３）を通して回路１００に印加される。リセット信号は、ＳＱＵＩＤ１００から磁束量子を除去し、そして、相互インダクタンス１３０を介してＳＱＵＩＤ１２２から電流を除去し、それによって、量子ビット１２６の外部信号１２８との共鳴を止めさせる。例えば、リセット信号が印加された後には、量子ビット１２６を９ＧＨｚとすることができる。量子ビット１２６は、励起信号１２８と同じ共振周波数を有さないので、１状態と０状態との間のエネルギーの差（図４Ｂ）は、図４Ａに示されるものよりも実質的に大きい。結果的に、マイクロ波励起源１２８は、量子ビット１２６の状態への影響を大幅に減少する。
【００２９】
回路１００（図３）に印加されるセットパルスとリセットパルスとの間の時間量を変動させることで、量子論理ゲートを実装するように量子ビットを制御することができる。量子ビットの状態を０状態から１状態に変化させるために必要な時間量πパルスは、量子論理ゲートの一例である。その時間の半分であるπ／２パルスで、量子ビットの状態が０状態から半０および半１の状態に変化して、異なる量子論理ゲートを作成する。本実施形態では、０は、最低量子準位を表し、１は、第１の励起状態を表す。
【００３０】
図５は、両面ＤＣ−ＳＦＱ変換器の概略図である。ＤＣ−ＳＦＱ変換回路３１０は、インダクタ３１４に連結される信号源３１２を伴うＣＭＯＳ論理を備えることができる。インダクタ３１４およびインダクタ３３４は、相互インダクタンス３１６を介して連結される。回路３２０は、インダクタ３３４を伴うＳＱＵＩＤ回路を形成するジョセフソン接合３２６および３２８も含む。ＣＭＯＳ論理回路等の外部信号源３１２は、インダクタ３１４に印加される。ＤＣバイアスが低から高まで推移する時には、セットＳＦＱパルスがポート３２２で発生する。ＤＣバイアスが高から低まで推移する時には、リセットＳＦＱパルスがポート３３０で発生する。
【００３１】
図５のＤＣ−ＳＦＱ変換器は、図３の実施形態とともに用いることができる。ＤＣ−ＳＦＱ変換回路３１０は、信号源３１２のパルス幅によって適時に分離されるセット／リセットパルスを生成するように磁束／ＳＦＱ変換器を駆動することができる。信号源３１２の立ち上がりエッジで、セットパルスが図５のポート３２２から図３のポート１１０に通信されて、量子ビット１２６をマイクロ波信号と共鳴させる。信号源３１２の立ち下がりエッジで発生したリセットパルスは、図５のポート３３０を通して図３のポート１１２に通信され、それによって量子ビット１２６のマイクロ波信号との共鳴を止めさせる。パルス幅を変動させることで、いわゆるラビ振動、振幅ゲート、およびパルスゲートを含む、様々な効果を生じさせることができる。
【００３２】
格納ループは、単一以上の磁束量子を含有することができる。したがって、多数のエネルギー準位間隔が、１つ以上の多重磁束量子ゲートによって共鳴させる、および共鳴を止めさせることが可能になるような方法で、多重磁束量子ゲートを、量子ビットに連結することができる。
【００３３】
したがって、本開示の一実施形態によれば、種々の周波数の多数のマイクロ波信号を、一群のジョセフソン接合量子ビットに印加することができる。ＲＳＦＱゲートは、量子ビットをマイクロ波信号、他の量子ビット、または量子論理ゲートと共鳴させる（およびそれを止めさせる）ことができる。コントローラは、量子ビットの状態を制御するために、所定の命令に従ってＲＳＦＱゲートを活性化するようにプログラムすることができる。
【００３４】
図６は、２つの量子ビットの間の結合を制御するための回路を概略的に示す。図６では、図３の外部エネルギー源１２８の入射は、キャパシタＣによって連結される第２の量子ビット４３０に置き換えられる。具体的には、ジョセフソン接合Ｊｑ１４３０は、その最低エネルギー準位が、示されるように５ＧＨｚで分離されるようにバイアスされる。ジョセフソン接合Ｊｑ２は、その最低エネルギー準位が、リセット時に９ＧＨｚで分離されるようにバイアスされる。ＲＳＦＱゲート４１０に導入された量子磁束は、相互インダクタＭを通してＪｑ２に電流を連結して、準位間隔を５ＧＨｚに低減する。この時点で、両方の量子ビット（Ｊｑ１、Ｊｑ２）は、同じエネルギー間隔を有し、また、２つの量子ビットは、リセット信号がＲＳＦＱフリップ／フロップに印加されるまで、キャパシタＣを通してエネルギーを連結することによって相互作用する。
【００３５】
図７は、以前の最先端の技術を表す、裁断単一トーン出力５６０を生成するための従来のＲＳＦＱ回路５００のブロック図である。図５では、正弦波信号５０５は、ＤＣ−ＳＦＱ変換回路５１０に提供され、そこでは、正弦波信号５０５の周波数に等しい繰り返し率で、正弦波５００を一連の単一磁束量子（ＳＦＱ）パルスに変換する。回路５１０のＳＦＱ出力は、非破壊読み出し（ＮＤＲＯ）ゲート５３０に対する通信のためのジョセフソン伝送線（ＪＴＬ）５２０に方向付けられる。従来のＪＴＬは、伝送線を通して磁束を移動させるように構成される、複数のＳＱＵＩＤ回路を備える。
【００３６】
オン／オフスイッチ５３５は、クロックまたは別のＲＳＦＱ回路とすることができる。スイッチ５３５は、ＪＴＬ５２０からＪＴＬ５４０までのＳＦＱパルスの通路を有効にするように、ＮＤＲＯゲート５３０を活性化する。その後、ＪＴＬ５４０は、ＳＦＱパルスを帯域通過フィルタ（ＢＰＦ）５５０に伝送し、５６０で正弦波出力をもたらす。したがって、５６０での正弦波出力は、スイッチ５３５を係合または係合解除することによって変調（「裁断」）することができる。
【００３７】
ＮＤＲＯゲート５３０がＳＦＱパルスの通過を遮断している間に、入力の周波数で小さいマイクロ波信号が通過して、５６０で正弦波を完全にオフにすることを可能にするので、このスキームは不完全である。実験結果は、５３５のオンとオフとの間に５６０で生成されるマイクロ波信号に１０ｄＢの差だけしかないことを示している。
【００３８】
本開示の別の実施形態では、図７の帯域通過フィルタは、入力信号の第２高調波を捕捉するように調整される。本開示のさらに別の実施形態では、図７の従来のＮＤＲＯは、スイッチオフにする時にいかなる第２高調波出力も生成しない、新規なバランスのよいＮＤＲＯに置き換えられる。２つの実施形態を組み合わせた時の結果は、６０ｄＢを超える分離を有する、向上した裁断正弦波源である。
【００３９】
図８は、本開示の一実施形態による、裁断単一トーン出力を生成するためのＲＳＦＱ回路の概略図である。図８では、所望の出力信号８８０の周波数の半分に等しい周波数ｆを伴う正弦波入力８１０が、入力ポート８２０に印加される。ジョセフソン接合８３０および８４０、ならびにインダクタ８６０は、ＳＱＵＩＤ８９０を形成する。接合８３０および８４０の臨界電流は、正弦波入力８１０が、ＳＱＵＩＤ８９０を刺激してＳＦＱパルスを生成するには不十分な程度になるように選択される。しかしながら、正弦波入力は、接合８３０および８４０を振動させる。接合が非調和であるので、元々の正弦波およびその奇数次高調波（ｆ、３ｆ、５ｆ、．．．）が帯域通過フィルタ８７０の入力に印加されるが、偶数次高調波（２ｆ、４ｆ、６ｆ、．．．）は印加されない。帯域通過フィルタ８７０は、２ｆ等の偶数次高調波のうちの１つの周波数だけを通過させるように選択される。インダクタ８５０は、インダクタ８６０に磁気的に連結される。ＤＣバイアス電流は、インダクタ８５０に印加された時に、ＳＱＵＩＤ８９０の臨界電流を抑制して、正弦波入力８１０を、ＳＱＵＩＤ８９０を刺激してＳＦＱパルスを生成するために十分なものとする。ＳＱＵＩＤ８９０によって発生するＳＦＱパルスは、ほぼ等しい電力準位で全ての高調波（ｆ、２ｆ、３ｆ、４ｆ、．．．）を含有するので、帯域通過フィルタ８８０は、周波数２ｆで正弦波出力を生成する。したがって、出力信号は、インダクタ８５０にＤＣ電流を供給するか、またはそれを除去することによって変調することができる。ＳＱＵＩＤ８９０は、インダクタ８５０がバイアスされていない時に、周波数２ｆでいかなる信号も生成しないので、この回路は、６０ｄＢ以上の出力分離を生成することができる。インダクタ８５０のＤＣ直流は、外部的に、または別のＲＳＦＱ回路によって供給することができる。あるいは、インダクタ８５０は、ＲＳフリップフロップ等のＲＳＦＱ回路の格納インダクタとすることができる。
【００４０】
図９は、図８の動作について、ＮＤＲＯゲートを通した電力伝送を示す。図９から分かるように、スイッチがオフの時に、システムは、最先端の設計となり得る、基本周波数（１０ＧＨｚ）で１０ｄＢの分離を提供する。一方で、スイッチが第２高調波周波数で係合解除する時には、約１７０ｄＢの分離が見られる。
【００４１】
図１０は、量子ビットを制御するための以前の最先端の技術を示す。多重量子ビットの制御は、適切な量子ゲーティング動作を表すビットストリームを使用して実行される。各物理量子ビットは、それ自体のデジタルシーケンスで制御される。しかしながら、このアプローチの不利な点は、有用である十分な大きさの任意のシステムにおいて、多数（数百万）の量子ビットおよび長大（数ギガビット）のシーケンスが、量子ビットあたりの制御シーケンスを全く非実用的なものにしてしまうことである。妥当な時間量で数ペタビットの制御パルスを操作するには、スーパーコンピュータの巨大なアレイが必要になるであろう。
【００４２】
本開示の一実施形態では、全ての量子ビットが独立したタスクを行っているというわけではないので、制御シーケンスの中でのデータ整理が可能である。多くの量子ビットは、制御動作の同じシーケンスを共有するので、これらの制御シーケンスを並行して適用することができ、貯蔵、帯域幅、および相互接続に関する制御の複雑さを大幅に低減する。本発明の概念は、制御回路が、量子ビット回路の階層的構造を確実に反映させることによって、低減した複雑さを実現することである。
【００４３】
量子コンピュータでは、量子ビットは、図１１に示されるように、階層構造で組織される。個々の物理量子システムは、有用な計算を行うために十分な時間にわたってデータを格納することができない。量子誤り訂正は、多数の物理量子ビットを有効または論理量子ビットに組み合わせるための技術であり、個々の物理量子ビットよりも十分長い時間にわたってデータを格納することができる。誤り訂正スキームは、一般的に階層的であり、誤り訂正のために物理量子ビットが論理ユニットにグループ化され、そして、次の準位の誤り訂正での論理ユニットにグループ化される。繰り返して階層を構築することによって、有効なデータ格納時間を任意に大きくすることができる。
【００４４】
図１１は、論理量子ビットの階層構造を反映した階層構造を使用して、最低準位の物理量子ビットの制御シーケンスを発生させることができることを示す。数百万もの接続を伴うことができる以前の最先端の技術で、新ステムコントローラを全ての物理量子ビットに接続する代わりに、本開示の一実施形態では、システムコントローラは、より少ない数の論理コントローラに接続され、論理コントローラの各々は、相当する数のメタコントローラに接続され、そのチェーンを個々の物理量子ビットコントローラに下げていく。コントローラの各層は、量子誤り訂正を行うために選択される階層の中の準位を反映する。
【００４５】
本開示のさらに別の実施形態では、各準位上のブロックは、予め組み込んだ値を伴う短い循環シフトレジスタメモリで構成することができる。これらの値のシーケンスは、対応する準位の誤り訂正で行われる異なるゲーティング動作に対応する。ブロックへの入力は、格納されているシーケンスのうちのどれを次の準位上のブロックに出力のかを決定する。同一のシーケンスを伴う複数の出力を、単一の共有出力に置き換えることができる。
【００４６】
この点に対して説明される実施形態は、誤り訂正自体でなく、所望の量子計算を行うために使用することができる。量子誤り訂正はまた、物理量子ビットの測定およびそれらの測定を条件とする一連の制御動作を必要とする。本開示の別の実施形態では、各準位はまた、次の準位上のブロックに対するマルチキャスト制御シーケンス、および誤り訂正動作を行うために必要なデジタル論理のためのスイッチファブリックを含有し得る。本実施形態では、制御信号は、最上準位のコントローラ、最低準位の測定結果、または他の任意の準位に由来し得る。
【００４７】
本開示の別の実施形態では、上記に説明されたシフトレジスタは、レシプロカル量子論理（ＲＱＬ）を使用して実装することができる。図１２は、ＲＱＬシフトレジスタを示すが、これは、図１１の階層的制御の実装で使用され得る。本開示の一実施形態では、０および１のパターンは、図１２にあるように、回路図の中にハード配線することができる。本開示のさらに別の実施形態では、パターンは、ソフトウェアによって、またはファームウェアによって定義することができる。
【技術分野】
【０００１】
本開示は、２００７年１月１８日に出願された「Ｓｉｎｇｌｅ Ｆｌｕｘ Ｑｕａｎｔｕｍ Ｃｉｒｃｕｉｔｓ」というタイトルの米国特許出願第１１／６５４，６３２号、および２００７年８月３日に出願された「Ａｒｂｉｔｒａｒｙ Ｑｕａｎｔｕｍ Ｏｐｅｒａｔｉｏｎ ｗｉｔｈ ａ Ｃｏｍｍｏｎ Ｃｏｕｐｌｅｄ Ｒｅｓｏｎａｔｏｒ」というタイトルの米国特許出願第１１／８３３，９０２号に関連し、これら両方の全体が背景情報として本明細書に援用される。
【０００２】
（１．本発明の分野）
本開示は、概して、超電導体回路、より具体的には、高速単一磁束量子（ＲＳＦＱ）論理を使用した超電導体回路、ならびにそれを制御するための方法および装置に関する。
【背景技術】
【０００３】
（２．関連技術の説明）
古典的なコンピュータは、古典物理学の法則に従って状態を変化させる、情報のバイナリビットを処理することによって動作する。これらの情報ビットは、ＡＮＤおよびＯＲゲート等の単純な論理ゲートを使用することによって変更することができる。バイナリビットは、論理１（例えば、高電圧）または論理０（例えば、低電圧）を表すように、論理ゲートの出力時に生じる高または低エネルギー準位によって物理的に作成される。２つの整数を乗算するもの等の古典アルゴリズムは、これらの単純な論理ゲートの長い文字列に分解することができる。一組のこのようなゲートは、全ての可能なアルゴリズムを、その一組のゲートだけから発生させることができる場合に完全であるといわれている。例えば、それ自体による古典的なＮＡＮＤゲートは、完全セットを形成する。
【０００４】
古典的なコンピュータと同様に、量子コンピュータもビットおよびゲートを有する。しかし、論理１および０を使用する代わりに、量子のビット（「量子ビット」）は、同時に両方の可能性を占めるように、量子力学を使用する。この能力は、量子コンピュータが、古典的なコンピュータよりも指数関数的に大きい効率で、広範な問題クラスを解決できることを意味する。
【０００５】
単一量子ビット演算と２量子ビット制御ＮＯＴ（ＣＮＯＴ）ゲートとの組み合わせが、量子計算のための完全セットを形成することは広く知られている。いくつかの単一量子ビット演算は、量子ビットを共振器に連結することによって行うことができることが実証されてきた。この分野の継続中の研究の目的は、任意の量子ビット演算を達成する、より効率的な手段を開発することである。
【０００６】
ジョセフソン接合の特徴に基づくデバイスは、高速回路において有用である。ジョセフソン接合は、数ピコ秒という時間で切り替えるように設計することができる。
それらの低い電力消費は、従来のスイッチの適用性を制限する、高密度のコンピュータ回路において有用である。並列ジョセフソン接合は、微小磁場の検出のための超電導量子干渉素子（「ＳＱＵＩＤ」）の能動素子として使用される。従来のＳＱＵＩＤは、インダクタによって連結される２つのジョセフソン接合要素を備える。ＳＱＵＩＤは、磁束量子を格納し、ＳＱＵＩＤの磁場は、プランク定数に比例する値に量子化される。
【０００７】
高速単一磁束量子（ＲＳＦＱ）論理は、ジョセフソン接合に基づいた超電導量子ビットの高速、低電力の制御を提供することができる。ＲＳＦＱは、１００ＧＨｚのクロック速度で動作する、高度に開発された系統である。超電導回路ループの中での磁束の量子化により、その制御信号を正確かつ反復可能なものにする、一意的なアナログ特性を有する。相互に連結された時、ＲＳＦＱ回路は、互いの間で磁束量子を移送することができる。磁束量子の有無は、０または１として回路の状態を決定する。
【０００８】
従来、ジョセフソン接合にはＤＣバイアスが供給され、そのような回路の中の電力バジェットは、能動デバイスが切り替えられているかどうかに関わらず生じる静的電力消費が支配的である。そのような回路の中のそのような静的電力損の排除を含む、電力消費の低減が重要である。また、このような回路の動作を制御するための適切な手段を考案することも重要である。
【０００９】
ＲＳＦＱ論理では、情報は、小さい磁束量子として超電導体ループの中に格納され、ビットは、ほぼ２．０７ｍＶｐｓの量子化範囲を伴う数ピコ秒幅のスパイクとして移送される。磁束量子の小さく量子化された性質は、ＣＭＯＳデバイスと比較して、かなりの（複数桁の大きさ）クロストークおよび電力消費を低減する。ＲＳＦＱ回路は、基本セルまたは時限ゲートを有するものとみなすことができる。各セルは、２つ以上の安定した磁束状態を有する。セルは、１つ以上の信号線およびクロックタイミング線Ｔから到着させることができる、ＳＦＱ入力パルスＳ１、Ｓ２、．．．、Ｓｉによって給電される。各クロックパルスは、セルをその初期状態にセットすることによって、２つの隣接するクロック期間の間の境界をマークする。新しい期間中に、ＳＦＱパルスは、セル入力Ｓｉのそれぞれに到着できる、または到着できない。現在のクロック期間中の端子ＳｉでのＳＦＱパルスの到着は、信号Ｓｉの論理値１を定義し、一方で、この期間中にパルスが無いことは、この信号の論理値０を定義する。
【００１０】
ＲＳＦＱ回路は、適時のＳＦＱパルスの正確な一致を必要とせず、また、必要な種々の入力信号の規定の時間シーケンスでもない。各入力パルスは、セルの内部状態を変化させること、または変化させないことができる。入力パルスは、出力端子Ｓｏｕｔで、即時的な反応を生成することができない。クロックパルスＴだけが、クロック期間中に到着した入力信号パルスによって予め定められたセルの初期状態に対応する、パルスＳｏｕｔを打ち消すことができる。同じクロックパルスは、セルをその初期状態にリセットすることによってクロック期間を終了する。ＲＳＦＱ系統の基本セルは、クロック期間の終わりまでその出力バイトを格納するラッチ（フリップフロップ）と連結される標準的な非同期論理回路とほぼ同等である。量子ビットの論理状態を制御するための方法および装置の必要性が存在する。
【発明の概要】
【課題を解決するための手段】
【００１１】
（概要）
一実施形態では、本開示は、量子ビットの共鳴周波数を制御するための装置であって、電磁場を生成するための第１の回路と、電磁場を受容するように、第１の回路の近位に位置付けられる第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、電磁場を活性化して、それによって、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラとを備える装置に関する。
【００１２】
量子ビットの共鳴周波数を制御するための装置であって、電磁場の形態で磁束量子を生成するための第１の回路と、電磁場を受容するように第１の回路の近位に位置付けられる第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、電磁場を活性化して、それによって、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラとを備える装置。
【００１３】
別の実施形態では、本開示は、量子ビットの外部制御のための方法であって、外部電磁場を提供するための誘導要素を提供するステップと、少なくとも１つの量子ビットを有するＳＱＵＩＤ回路を提供するステップであって、量子ビットは、第１の共鳴周波数および第２の共鳴周波数を有する、ステップと、量子ビットの共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるように、外部電磁場をＳＱＵＩＤと係合させるステップとを含む方法に関する。
【００１４】
さらに別の実施形態では、本開示は、量子ビットのエネルギー状態を制御するための方法であって、第１の周波数の放射を量子ビットに連続的に伝送するステップと、量子ビットで連続放射を受容するステップであって、量子ビットは、第１の共鳴周波数に対応する第１のエネルギー状態、および第２の共鳴周波数に対応する第２のエネルギー状態を有する、ステップと、量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に変化させるための、切替回路を提供するステップとを含む方法に関する。
【００１５】
さらに別の実施形態では、本開示は、量子ビットの共鳴周波数を変化させるための装置であって、第１の量子ビットを有する第１の回路と、第２の量子ビットを有する第２の回路であって、第２の量子ビットは、少なくとも１つのキャパシタを通して第１の量子ビットと通信する、第２の回路と、電磁場を第１の回路に提供して、それによって、第１の量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に切り替えるための源とを備える装置に関する。
【００１６】
別の実施形態では、本開示は、裁断正弦波信号を発生させるための装置に関する。該装置は、正弦波源と、非破壊読み出し（ＮＤＲＯ）を伴う論理ゲートと、フィルタと、正弦波源と非破壊読み出しのクロックとの間の接続と、非破壊読み出しとフィルタとの間の接続とを備える。
【００１７】
さらに別の実施形態では、本開示は、量子ビットのための制御信号を階層的に発生させるための方法に関する。該方法は、複数の論理量子ビットを使用するステップであって、それぞれが複数の物理量子ビットから成り、特定の誤り訂正スキームに従って階層的に配設される、ステップを含む。論理量子ビットの階層的配設を実質的に模倣するように、複数のコントローラも階層的に配設される。さらに、各コントローラは、循環シフトレジスタを備え、かつソフトウェアで構成される。
【図面の簡単な説明】
【００１８】
これらおよび他の本開示の実施形態は、以下の例示的なものであって、限定的なものではない図面を参照して説明し、類似した要素は、類似的に識別される。
【図１】図１は、従来のジョセフソン接合回路の概略図である。
【図２】図２は、図１の回路と関連する波形を示す図である。
【図３】図３は、本開示の一実施形態による、量子ビットの論理状態を制御するための例示的な一実施形態を示す図である。
【図４Ａ】図４Ａは、セット信号が印加された時の、図１のジョセフソン接合量子ビットのエネルギー線図である。
【図４Ｂ】図４Ｂは、リセット信号が印加された時の、図１のジョセフソン接合量子ビットのエネルギー線図である。
【図５】図５は、ＤＣ電流をセット／リセット磁束信号に変換するための両面ＤＣ−ＳＦＱ変換器を示す図である。
【図６】図６は、２つの量子ビットの間の結合を制御するための回路を概略的に示す図である。
【図７】図７は、裁断正弦波出力を生成するための従来のＲＳＦＱ回路のブロック図である。
【図８】図８は、本開示の一実施形態による、裁断正弦波出力を生成するためのＲＳＦＱ回路のブロック図および概略図である。
【図９】図９は、図７および８の動作について、ＮＤＲＯゲートを通した電力伝送を示す図である。
【図１０】図１０は、量子ビットごとの制御波形で操作される量子ビットのネットワークから成る、従来の量子コンピュータアーキテクチャを示す図である。
【図１１】図１１は、本開示の一実施形態による、物理量子ビットの制御の複雑さを低減する方法を示す図である。
【図１２】図１２は、本開示の一実施形態による、レシプロカル量子論理（Ｒｅｃｉｐｒｏｃａｌ Ｑｕａｎｔｕｍ Ｌｏｇｉｃ）シフトレジスタを示す図である。
【発明を実施するための形態】
【００１９】
（詳細な説明）
図１では、超電導回路１０は、記号「Ｘ」で表される単一ジョセフソン接合Ｊ１であり、第１および第２の端子ＪｘおよびＪｙを有する。本明細書の全体を通して、ジョセフソン接合を表すために同じ表記を用いる。従来のジョセフソン接合は、絶縁体等の非超電導材料の非常に薄い層によって分離される、２層の超電導体から成る。ジョセフソン接合は、超電導温度まで冷却して特定の臨界電流Ｉｃを下回るＤＣ電流でバイアスされた時に、電圧降下を生じさせずに、すなわち電気抵抗を伴わずに電流を伝導する。
【００２０】
以前の超電導回路から導かれる単一磁束量子パルス（ＳＦＱ）と呼ばれる、入力電圧パルスが印加された時に、インダクタＬ１は、電圧パルスを、臨界電流を達成するのに十分なバイアス電流に変換する。この時点で、ジョセフソン接合は、単一磁束量子入力パルスに応答して、トリガまたは「フリップ」して単一磁束量子出力を発生させる。このような回路は、複数の後続の回路に給電するために使用され得る。
【００２１】
図１では、ＤＣバイアス電流は、端子ｔを介して抵抗Ｒを通して接地１２へのジョセフソン接合Ｊ１に供給される。このＤＣバイアス電流は、図２の波形１４で示される。入力パルス１６は、入力端子Ａに供給されてインダクタＬ１を通り、そして、ジョセフソン接続Ｊ１を通して臨界電流Ｉｃが達成された時に、出力端子Ｑで出力パルス１８が発生する。
【００２２】
一実施形態では、本開示は、ジョセフソン位相量子ビットと連続マイクロ波信号との間の相互作用を制御するためのＲＳＦＱ回路の使用に関する。したがって、一実施形態では、ＲＳＦＱゲートは、量子ビットをマイクロ波信号と共鳴させ、続いて、マイクロ波信号との共鳴を止めさせるように、量子ビットに連結される。
【００２３】
図３は、本開示の一実施形態による、量子ビットの論理状態を制御するための例示的な一実施形態である。具体的には、図３の回路１００は、ジョセフソン接合１０２、１０４、１０６、および１０８を含む。回路１００はまた、セットポート１１０と、リセットポート１１２とを含む。図３の実施形態では、ジョセフソン接合１０６、１０８、およびインダクタ１０５がＳＱＵＩＤを形成する。
【００２４】
回路１２２はまた、第２のＳＱＵＩＤを形成するジョセフソン接合１２４、１２６、およびインダクタ１２２を示す。この場合、ジョセフソン接合１２６は、超電導位相量子ビットとして使用される。インダクタ１０５および１２２は、互いに近位に位置付けられた時に、互いに対して相互インダクタンス１３０を作用させる。外部信号１２８は、ジョセフソン接合量子ビット１２６に方向付けることができる。一実施形態では、外部信号１２８は、連続的に印加される信号である。外部信号１２８は、例えば、５ＧＨｚの周波数を有する、マイクロ波信号を定義することができる。ジョセフソン接合量子ビット１２６が外部信号１２８の周波数と共鳴する場合、外部信号は、ジョセフソン接合量子ビット１２６の状態を変化させる。一方で、ジョセフソン接合量子ビット１２６が外部信号１２８と共鳴しない場合、外部信号は、ジョセフソン接合量子ビット１２６の状態にいかなる影響も及ぼさない。
【００２５】
本開示の実施形態によれば、外部回路は、量子ビットの周波数に影響を及ぼし、それによって、量子ビットに、連続的に印加される励起源を受けさせる、または受けさせないように使用することができる。したがって、図３のＲＳＦＱセット／リセットゲートは、ジョセフソン接合量子ビット１２６を制御するために使用することができる。磁束量子は、セットポート１１０を通して格納ループに入り、インダクタ１２２および接合１２６を通って流れる電流を増大させて、そのエネルギー準位を外部励起１２８との共鳴状態にする。リセットパルスは、ループをクリアして、量子ビットを非共鳴状態に戻す。
【００２６】
ジョセフソン接合の内部エネルギー（Ｅ）は、接合全体の位相差（φ）に依存する。量子力学の原理に従って、接合の接地および励起状態は、Ｅ（φ）関係によって決定される。接合電流の変化は、Ｅ（φ）の依存性を変更し、量子ビットの励起スペクトルを変化させる。図４に示されるように、図３の実施形態は、量子ビット１２６を通る電流を制御して、それをポンプ信号１２８と共鳴させる、および共鳴を止めさせるために、ＲＳＦＱセット／リセットフリップフロップ１００とすることができる。
【００２７】
図３のジョセフソン接合量子ビット１２６は、５ＧＨｚのマイクロ波源エネルギーが印加される例示的な一実施例について図４Ａおよび４Ｂに示される。具体的には、図４Ａは、セット信号がポート１１０（図３）を通して回路１００に印加された時の、ジョセフソン接合のエネルギー線図を示す。セット信号は、ＳＱＵＩＤ１００の中に磁束量子を生じさせ、その結果、相互インダクタンス１３０を介してＳＱＵＩＤ１２２の中に電流を生じさせ、それによって、量子ビット１２６を外部信号１２８と共鳴させて量子ビットの励起を開始する。
【００２８】
図４Ｂでは、リセット信号は、ポート１１２（図３）を通して回路１００に印加される。リセット信号は、ＳＱＵＩＤ１００から磁束量子を除去し、そして、相互インダクタンス１３０を介してＳＱＵＩＤ１２２から電流を除去し、それによって、量子ビット１２６の外部信号１２８との共鳴を止めさせる。例えば、リセット信号が印加された後には、量子ビット１２６を９ＧＨｚとすることができる。量子ビット１２６は、励起信号１２８と同じ共振周波数を有さないので、１状態と０状態との間のエネルギーの差（図４Ｂ）は、図４Ａに示されるものよりも実質的に大きい。結果的に、マイクロ波励起源１２８は、量子ビット１２６の状態への影響を大幅に減少する。
【００２９】
回路１００（図３）に印加されるセットパルスとリセットパルスとの間の時間量を変動させることで、量子論理ゲートを実装するように量子ビットを制御することができる。量子ビットの状態を０状態から１状態に変化させるために必要な時間量πパルスは、量子論理ゲートの一例である。その時間の半分であるπ／２パルスで、量子ビットの状態が０状態から半０および半１の状態に変化して、異なる量子論理ゲートを作成する。本実施形態では、０は、最低量子準位を表し、１は、第１の励起状態を表す。
【００３０】
図５は、両面ＤＣ−ＳＦＱ変換器の概略図である。ＤＣ−ＳＦＱ変換回路３１０は、インダクタ３１４に連結される信号源３１２を伴うＣＭＯＳ論理を備えることができる。インダクタ３１４およびインダクタ３３４は、相互インダクタンス３１６を介して連結される。回路３２０は、インダクタ３３４を伴うＳＱＵＩＤ回路を形成するジョセフソン接合３２６および３２８も含む。ＣＭＯＳ論理回路等の外部信号源３１２は、インダクタ３１４に印加される。ＤＣバイアスが低から高まで推移する時には、セットＳＦＱパルスがポート３２２で発生する。ＤＣバイアスが高から低まで推移する時には、リセットＳＦＱパルスがポート３３０で発生する。
【００３１】
図５のＤＣ−ＳＦＱ変換器は、図３の実施形態とともに用いることができる。ＤＣ−ＳＦＱ変換回路３１０は、信号源３１２のパルス幅によって適時に分離されるセット／リセットパルスを生成するように磁束／ＳＦＱ変換器を駆動することができる。信号源３１２の立ち上がりエッジで、セットパルスが図５のポート３２２から図３のポート１１０に通信されて、量子ビット１２６をマイクロ波信号と共鳴させる。信号源３１２の立ち下がりエッジで発生したリセットパルスは、図５のポート３３０を通して図３のポート１１２に通信され、それによって量子ビット１２６のマイクロ波信号との共鳴を止めさせる。パルス幅を変動させることで、いわゆるラビ振動、振幅ゲート、およびパルスゲートを含む、様々な効果を生じさせることができる。
【００３２】
格納ループは、単一以上の磁束量子を含有することができる。したがって、多数のエネルギー準位間隔が、１つ以上の多重磁束量子ゲートによって共鳴させる、および共鳴を止めさせることが可能になるような方法で、多重磁束量子ゲートを、量子ビットに連結することができる。
【００３３】
したがって、本開示の一実施形態によれば、種々の周波数の多数のマイクロ波信号を、一群のジョセフソン接合量子ビットに印加することができる。ＲＳＦＱゲートは、量子ビットをマイクロ波信号、他の量子ビット、または量子論理ゲートと共鳴させる（およびそれを止めさせる）ことができる。コントローラは、量子ビットの状態を制御するために、所定の命令に従ってＲＳＦＱゲートを活性化するようにプログラムすることができる。
【００３４】
図６は、２つの量子ビットの間の結合を制御するための回路を概略的に示す。図６では、図３の外部エネルギー源１２８の入射は、キャパシタＣによって連結される第２の量子ビット４３０に置き換えられる。具体的には、ジョセフソン接合Ｊｑ１４３０は、その最低エネルギー準位が、示されるように５ＧＨｚで分離されるようにバイアスされる。ジョセフソン接合Ｊｑ２は、その最低エネルギー準位が、リセット時に９ＧＨｚで分離されるようにバイアスされる。ＲＳＦＱゲート４１０に導入された量子磁束は、相互インダクタＭを通してＪｑ２に電流を連結して、準位間隔を５ＧＨｚに低減する。この時点で、両方の量子ビット（Ｊｑ１、Ｊｑ２）は、同じエネルギー間隔を有し、また、２つの量子ビットは、リセット信号がＲＳＦＱフリップ／フロップに印加されるまで、キャパシタＣを通してエネルギーを連結することによって相互作用する。
【００３５】
図７は、以前の最先端の技術を表す、裁断単一トーン出力５６０を生成するための従来のＲＳＦＱ回路５００のブロック図である。図５では、正弦波信号５０５は、ＤＣ−ＳＦＱ変換回路５１０に提供され、そこでは、正弦波信号５０５の周波数に等しい繰り返し率で、正弦波５００を一連の単一磁束量子（ＳＦＱ）パルスに変換する。回路５１０のＳＦＱ出力は、非破壊読み出し（ＮＤＲＯ）ゲート５３０に対する通信のためのジョセフソン伝送線（ＪＴＬ）５２０に方向付けられる。従来のＪＴＬは、伝送線を通して磁束を移動させるように構成される、複数のＳＱＵＩＤ回路を備える。
【００３６】
オン／オフスイッチ５３５は、クロックまたは別のＲＳＦＱ回路とすることができる。スイッチ５３５は、ＪＴＬ５２０からＪＴＬ５４０までのＳＦＱパルスの通路を有効にするように、ＮＤＲＯゲート５３０を活性化する。その後、ＪＴＬ５４０は、ＳＦＱパルスを帯域通過フィルタ（ＢＰＦ）５５０に伝送し、５６０で正弦波出力をもたらす。したがって、５６０での正弦波出力は、スイッチ５３５を係合または係合解除することによって変調（「裁断」）することができる。
【００３７】
ＮＤＲＯゲート５３０がＳＦＱパルスの通過を遮断している間に、入力の周波数で小さいマイクロ波信号が通過して、５６０で正弦波を完全にオフにすることを可能にするので、このスキームは不完全である。実験結果は、５３５のオンとオフとの間に５６０で生成されるマイクロ波信号に１０ｄＢの差だけしかないことを示している。
【００３８】
本開示の別の実施形態では、図７の帯域通過フィルタは、入力信号の第２高調波を捕捉するように調整される。本開示のさらに別の実施形態では、図７の従来のＮＤＲＯは、スイッチオフにする時にいかなる第２高調波出力も生成しない、新規なバランスのよいＮＤＲＯに置き換えられる。２つの実施形態を組み合わせた時の結果は、６０ｄＢを超える分離を有する、向上した裁断正弦波源である。
【００３９】
図８は、本開示の一実施形態による、裁断単一トーン出力を生成するためのＲＳＦＱ回路の概略図である。図８では、所望の出力信号８８０の周波数の半分に等しい周波数ｆを伴う正弦波入力８１０が、入力ポート８２０に印加される。ジョセフソン接合８３０および８４０、ならびにインダクタ８６０は、ＳＱＵＩＤ８９０を形成する。接合８３０および８４０の臨界電流は、正弦波入力８１０が、ＳＱＵＩＤ８９０を刺激してＳＦＱパルスを生成するには不十分な程度になるように選択される。しかしながら、正弦波入力は、接合８３０および８４０を振動させる。接合が非調和であるので、元々の正弦波およびその奇数次高調波（ｆ、３ｆ、５ｆ、．．．）が帯域通過フィルタ８７０の入力に印加されるが、偶数次高調波（２ｆ、４ｆ、６ｆ、．．．）は印加されない。帯域通過フィルタ８７０は、２ｆ等の偶数次高調波のうちの１つの周波数だけを通過させるように選択される。インダクタ８５０は、インダクタ８６０に磁気的に連結される。ＤＣバイアス電流は、インダクタ８５０に印加された時に、ＳＱＵＩＤ８９０の臨界電流を抑制して、正弦波入力８１０を、ＳＱＵＩＤ８９０を刺激してＳＦＱパルスを生成するために十分なものとする。ＳＱＵＩＤ８９０によって発生するＳＦＱパルスは、ほぼ等しい電力準位で全ての高調波（ｆ、２ｆ、３ｆ、４ｆ、．．．）を含有するので、帯域通過フィルタ８８０は、周波数２ｆで正弦波出力を生成する。したがって、出力信号は、インダクタ８５０にＤＣ電流を供給するか、またはそれを除去することによって変調することができる。ＳＱＵＩＤ８９０は、インダクタ８５０がバイアスされていない時に、周波数２ｆでいかなる信号も生成しないので、この回路は、６０ｄＢ以上の出力分離を生成することができる。インダクタ８５０のＤＣ直流は、外部的に、または別のＲＳＦＱ回路によって供給することができる。あるいは、インダクタ８５０は、ＲＳフリップフロップ等のＲＳＦＱ回路の格納インダクタとすることができる。
【００４０】
図９は、図８の動作について、ＮＤＲＯゲートを通した電力伝送を示す。図９から分かるように、スイッチがオフの時に、システムは、最先端の設計となり得る、基本周波数（１０ＧＨｚ）で１０ｄＢの分離を提供する。一方で、スイッチが第２高調波周波数で係合解除する時には、約１７０ｄＢの分離が見られる。
【００４１】
図１０は、量子ビットを制御するための以前の最先端の技術を示す。多重量子ビットの制御は、適切な量子ゲーティング動作を表すビットストリームを使用して実行される。各物理量子ビットは、それ自体のデジタルシーケンスで制御される。しかしながら、このアプローチの不利な点は、有用である十分な大きさの任意のシステムにおいて、多数（数百万）の量子ビットおよび長大（数ギガビット）のシーケンスが、量子ビットあたりの制御シーケンスを全く非実用的なものにしてしまうことである。妥当な時間量で数ペタビットの制御パルスを操作するには、スーパーコンピュータの巨大なアレイが必要になるであろう。
【００４２】
本開示の一実施形態では、全ての量子ビットが独立したタスクを行っているというわけではないので、制御シーケンスの中でのデータ整理が可能である。多くの量子ビットは、制御動作の同じシーケンスを共有するので、これらの制御シーケンスを並行して適用することができ、貯蔵、帯域幅、および相互接続に関する制御の複雑さを大幅に低減する。本発明の概念は、制御回路が、量子ビット回路の階層的構造を確実に反映させることによって、低減した複雑さを実現することである。
【００４３】
量子コンピュータでは、量子ビットは、図１１に示されるように、階層構造で組織される。個々の物理量子システムは、有用な計算を行うために十分な時間にわたってデータを格納することができない。量子誤り訂正は、多数の物理量子ビットを有効または論理量子ビットに組み合わせるための技術であり、個々の物理量子ビットよりも十分長い時間にわたってデータを格納することができる。誤り訂正スキームは、一般的に階層的であり、誤り訂正のために物理量子ビットが論理ユニットにグループ化され、そして、次の準位の誤り訂正での論理ユニットにグループ化される。繰り返して階層を構築することによって、有効なデータ格納時間を任意に大きくすることができる。
【００４４】
図１１は、論理量子ビットの階層構造を反映した階層構造を使用して、最低準位の物理量子ビットの制御シーケンスを発生させることができることを示す。数百万もの接続を伴うことができる以前の最先端の技術で、新ステムコントローラを全ての物理量子ビットに接続する代わりに、本開示の一実施形態では、システムコントローラは、より少ない数の論理コントローラに接続され、論理コントローラの各々は、相当する数のメタコントローラに接続され、そのチェーンを個々の物理量子ビットコントローラに下げていく。コントローラの各層は、量子誤り訂正を行うために選択される階層の中の準位を反映する。
【００４５】
本開示のさらに別の実施形態では、各準位上のブロックは、予め組み込んだ値を伴う短い循環シフトレジスタメモリで構成することができる。これらの値のシーケンスは、対応する準位の誤り訂正で行われる異なるゲーティング動作に対応する。ブロックへの入力は、格納されているシーケンスのうちのどれを次の準位上のブロックに出力のかを決定する。同一のシーケンスを伴う複数の出力を、単一の共有出力に置き換えることができる。
【００４６】
この点に対して説明される実施形態は、誤り訂正自体でなく、所望の量子計算を行うために使用することができる。量子誤り訂正はまた、物理量子ビットの測定およびそれらの測定を条件とする一連の制御動作を必要とする。本開示の別の実施形態では、各準位はまた、次の準位上のブロックに対するマルチキャスト制御シーケンス、および誤り訂正動作を行うために必要なデジタル論理のためのスイッチファブリックを含有し得る。本実施形態では、制御信号は、最上準位のコントローラ、最低準位の測定結果、または他の任意の準位に由来し得る。
【００４７】
本開示の別の実施形態では、上記に説明されたシフトレジスタは、レシプロカル量子論理（ＲＱＬ）を使用して実装することができる。図１２は、ＲＱＬシフトレジスタを示すが、これは、図１１の階層的制御の実装で使用され得る。本開示の一実施形態では、０および１のパターンは、図１２にあるように、回路図の中にハード配線することができる。本開示のさらに別の実施形態では、パターンは、ソフトウェアによって、またはファームウェアによって定義することができる。
【特許請求の範囲】
【請求項１】
量子ビットの共鳴周波数を制御するための装置であって、
電磁場を生成するための第１の回路と、
該電磁場を受容するように該第１の回路の近位に位置付けられる、第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、
該電磁場を活性化して、それによって、該量子ビットの該共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラと
を備える、装置。
【請求項２】
放射周波数を前記量子ビットに連続的に提供するための放射源をさらに備える、請求項１に記載の装置。
【請求項３】
前記放射源は、前記第１の共鳴周波数と実質的に同一の放射周波数を提供する、請求項２に記載の装置。
【請求項４】
前記コントローラは、前記電磁場の持続時間を制御する、請求項３に記載の装置。
【請求項５】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項１に記載の装置。
【請求項６】
前記第１の回路は、ＳＦＱ、ＲＳＦＱ、およびＣＭＯＳ論理から成る群より選択される、請求項１に記載の装置。
【請求項７】
前記第２の回路は、少なくとも１つのＳＱＵＩＤをさらに備える、請求項１に記載の装置。
【請求項８】
量子ビットの外部制御のための方法であって、
誘導要素を使用して外部電磁場を提供することと、
少なくとも１つの量子ビットを有するＳＱＵＩＤ回路を提供することであって、該量子ビットは、第１の共鳴周波数と第２の共鳴周波数とを有する、ことと、
該量子ビットの該共鳴周波数を該第１の共鳴周波数から該第２の共鳴周波数に変化させるように、該外部電磁場を該ＳＱＵＩＤ回路と係合させることと
を含む、方法。
【請求項９】
前記量子ビットの前記共鳴周波数を前記第２の共鳴周波数から前記第１の共鳴周波数に変化させるように、前記外部電磁場を前記ＳＱＵＩＤ回路から係合解除することをさらに含む、請求項８に記載の方法。
【請求項１０】
前記誘導要素は、ＳＦＱ、ＲＳＦＱ、ＣＭＯＳ、およびゲート論理から成る群より選択される、請求項８に記載の方法。
【請求項１１】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項８に記載の方法。
【請求項１２】
前記ＳＱＵＩＤ回路は、少なくとも１つの量子ビットに連結される誘導要素をさらに備える、請求項８に記載の方法。
【請求項１３】
前記誘導要素は、複数のジョセフソン接合位相量子ビットに連結される誘導要素を有するＳＦＱ論理を定義する、請求項８に記載の方法。
【請求項１４】
量子ビットのエネルギー状態を制御するための方法であって、
第１の周波数の放射を該量子ビットに連続的に伝送することと、
該量子ビットで該連続放射を受容することであって、該量子ビットは、第１の共鳴周波数に対応する第１のエネルギー状態と、第２の共鳴周波数に対応する第２のエネルギー状態とを有する、ことと、
該量子ビットの該エネルギー状態を該第１の共鳴周波数から該第２の共鳴周波数に変化させるための、切替回路を提供することと
を含む方法。
【請求項１５】
前記第２の共鳴周波数は、前記第１の周波数と実質的に同一である、請求項１４に記載の方法。
【請求項１６】
前記切替回路は、前記量子ビットの外部にある、請求項１４に記載の方法。
【請求項１７】
前記切替回路は、量子ビットと電磁的に通信する、請求項１４に記載の方法。
【請求項１８】
前記切替回路は、前記量子ビットを前記第１の周波数で共鳴させたりそれを止めさせたりするように構成される、請求項１４に記載の方法。
【請求項１９】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項１４に記載の方法。
【請求項２０】
量子ビットの共鳴周波数を変化させるための装置であって、
第１の量子ビットを有する第１の回路と、
第２の量子ビットを有する第２の回路であって、該第２の量子ビットは、少なくとも１つのキャパシタを通して該第１の量子ビットと通信する、第２の回路と、
電磁インダクタンスを該第１の回路に提供して、それによって、該第１の量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に切り替えるための源と
を備える、装置。
【請求項２１】
前記源は、ＳＦＱ、ＲＳＦＱ、ＲＱＬ、ＣＭＯＳ、またはゲート論理のうちの１つを備える、請求項２０に記載の装置。
【請求項２２】
前記キャパシタは、前記第１の量子ビットおよび前記第２の量子ビットが実質的に同じ共鳴周波数である時に、該第１の量子ビットと該第２の量子ビットとの間に調和振動を提供する、請求項２２に記載の装置。
【請求項２３】
前記第１の回路は、ＳＱＵＩＤを備える、請求項２２に記載の装置。
【請求項２４】
前記電磁インダクタンスを係合および係合解除するための切替回路をさらに備える、請求項２２に記載の装置。
【請求項２５】
裁断正弦波信号を発生させるための装置であって、
正弦波源と、
非破壊読み出し（ＮＤＲＯ）を伴う論理ゲートと、
フィルタと、
該正弦波源と該非破壊読み出しのクロックとの間の接続と、
該非破壊読み出しと該フィルタとの間の接続と
を備える、装置。
【請求項２６】
前記フィルタは、前記正弦波源の周波数とは異なる周波数を選択するように選択される、帯域通過フィルタである、請求項２５に記載の装置。
【請求項２７】
前記帯域フィルタの前記周波数は、前記正弦波源の第２高調波だけを通過させるように選択される、請求項２６に記載の装置。
【請求項２８】
前記ＮＤＲＯゲートは、前記正弦波入力の偶数次高調波において実質的にいかなる出力も生成しないように設計される、請求項２６に記載の装置。
【請求項２９】
前記ＮＤＲＯは、ＳＦＱ、ＲＳＦＱ、またはＲＱＬ論理のうちの少なくとも１つを備える、請求項２８に記載の装置。
【請求項３０】
前記帯域通過フィルタの前記周波数は、前記正弦波源の第２高調波だけを実質的に通過させるように選択される、請求項２８に記載の装置。
【請求項３１】
量子ビットのための１つ以上の制御信号を階層的に発生させるための装置であって、
複数の論理量子ビットであって、各論理量子ビットは、複数の物理量子ビットから成り、誤り訂正スキームに従って階層的に配設される、複数の論理量子ビットと、
該複数の量子ビットのうちの少なくとも１つと通信する複数のコントローラであって、階層的に配設され、かつ各コントローラが制御シーケンスによって定義される、複数のコントローラと
を備える、装置。
【請求項３２】
前記複数のコントローラは、前記誤り訂正スキームの前記階層と並列するように階層的に配設される、請求項３１に記載の装置。
【請求項３３】
各コントローラは、前記階層の中で各コントローラの真上にある前記コントローラによって制御される、請求項３２に記載の装置。
【請求項３４】
前記複数のコントローラの各々は、循環シフトレジスタを含有する、請求項３１に記載の装置。
【請求項３５】
前記制御シーケンスは、前記シフトレジスタのハードウェアに内蔵される、請求項３４に記載の装置。
【請求項３６】
前記制御シーケンスは、ソフトウェアによって定義される、請求項３４に記載の装置。
【請求項３７】
前記循環シフトレジスタは、レシプロカル量子論理を使用して実装される、請求項３４に記載の装置。
【請求項１】
量子ビットの共鳴周波数を制御するための装置であって、
電磁場を生成するための第１の回路と、
該電磁場を受容するように該第１の回路の近位に位置付けられる、第２の回路であって、少なくとも１つの量子ビットを有する、第２の回路と、
該電磁場を活性化して、それによって、該量子ビットの該共鳴周波数を第１の共鳴周波数から第２の共鳴周波数に変化させるためのコントローラと
を備える、装置。
【請求項２】
放射周波数を前記量子ビットに連続的に提供するための放射源をさらに備える、請求項１に記載の装置。
【請求項３】
前記放射源は、前記第１の共鳴周波数と実質的に同一の放射周波数を提供する、請求項２に記載の装置。
【請求項４】
前記コントローラは、前記電磁場の持続時間を制御する、請求項３に記載の装置。
【請求項５】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項１に記載の装置。
【請求項６】
前記第１の回路は、ＳＦＱ、ＲＳＦＱ、およびＣＭＯＳ論理から成る群より選択される、請求項１に記載の装置。
【請求項７】
前記第２の回路は、少なくとも１つのＳＱＵＩＤをさらに備える、請求項１に記載の装置。
【請求項８】
量子ビットの外部制御のための方法であって、
誘導要素を使用して外部電磁場を提供することと、
少なくとも１つの量子ビットを有するＳＱＵＩＤ回路を提供することであって、該量子ビットは、第１の共鳴周波数と第２の共鳴周波数とを有する、ことと、
該量子ビットの該共鳴周波数を該第１の共鳴周波数から該第２の共鳴周波数に変化させるように、該外部電磁場を該ＳＱＵＩＤ回路と係合させることと
を含む、方法。
【請求項９】
前記量子ビットの前記共鳴周波数を前記第２の共鳴周波数から前記第１の共鳴周波数に変化させるように、前記外部電磁場を前記ＳＱＵＩＤ回路から係合解除することをさらに含む、請求項８に記載の方法。
【請求項１０】
前記誘導要素は、ＳＦＱ、ＲＳＦＱ、ＣＭＯＳ、およびゲート論理から成る群より選択される、請求項８に記載の方法。
【請求項１１】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項８に記載の方法。
【請求項１２】
前記ＳＱＵＩＤ回路は、少なくとも１つの量子ビットに連結される誘導要素をさらに備える、請求項８に記載の方法。
【請求項１３】
前記誘導要素は、複数のジョセフソン接合位相量子ビットに連結される誘導要素を有するＳＦＱ論理を定義する、請求項８に記載の方法。
【請求項１４】
量子ビットのエネルギー状態を制御するための方法であって、
第１の周波数の放射を該量子ビットに連続的に伝送することと、
該量子ビットで該連続放射を受容することであって、該量子ビットは、第１の共鳴周波数に対応する第１のエネルギー状態と、第２の共鳴周波数に対応する第２のエネルギー状態とを有する、ことと、
該量子ビットの該エネルギー状態を該第１の共鳴周波数から該第２の共鳴周波数に変化させるための、切替回路を提供することと
を含む方法。
【請求項１５】
前記第２の共鳴周波数は、前記第１の周波数と実質的に同一である、請求項１４に記載の方法。
【請求項１６】
前記切替回路は、前記量子ビットの外部にある、請求項１４に記載の方法。
【請求項１７】
前記切替回路は、量子ビットと電磁的に通信する、請求項１４に記載の方法。
【請求項１８】
前記切替回路は、前記量子ビットを前記第１の周波数で共鳴させたりそれを止めさせたりするように構成される、請求項１４に記載の方法。
【請求項１９】
前記量子ビットは、ジョセフソン接合位相量子ビットを定義する、請求項１４に記載の方法。
【請求項２０】
量子ビットの共鳴周波数を変化させるための装置であって、
第１の量子ビットを有する第１の回路と、
第２の量子ビットを有する第２の回路であって、該第２の量子ビットは、少なくとも１つのキャパシタを通して該第１の量子ビットと通信する、第２の回路と、
電磁インダクタンスを該第１の回路に提供して、それによって、該第１の量子ビットのエネルギー状態を第１の共鳴周波数から第２の共鳴周波数に切り替えるための源と
を備える、装置。
【請求項２１】
前記源は、ＳＦＱ、ＲＳＦＱ、ＲＱＬ、ＣＭＯＳ、またはゲート論理のうちの１つを備える、請求項２０に記載の装置。
【請求項２２】
前記キャパシタは、前記第１の量子ビットおよび前記第２の量子ビットが実質的に同じ共鳴周波数である時に、該第１の量子ビットと該第２の量子ビットとの間に調和振動を提供する、請求項２２に記載の装置。
【請求項２３】
前記第１の回路は、ＳＱＵＩＤを備える、請求項２２に記載の装置。
【請求項２４】
前記電磁インダクタンスを係合および係合解除するための切替回路をさらに備える、請求項２２に記載の装置。
【請求項２５】
裁断正弦波信号を発生させるための装置であって、
正弦波源と、
非破壊読み出し（ＮＤＲＯ）を伴う論理ゲートと、
フィルタと、
該正弦波源と該非破壊読み出しのクロックとの間の接続と、
該非破壊読み出しと該フィルタとの間の接続と
を備える、装置。
【請求項２６】
前記フィルタは、前記正弦波源の周波数とは異なる周波数を選択するように選択される、帯域通過フィルタである、請求項２５に記載の装置。
【請求項２７】
前記帯域フィルタの前記周波数は、前記正弦波源の第２高調波だけを通過させるように選択される、請求項２６に記載の装置。
【請求項２８】
前記ＮＤＲＯゲートは、前記正弦波入力の偶数次高調波において実質的にいかなる出力も生成しないように設計される、請求項２６に記載の装置。
【請求項２９】
前記ＮＤＲＯは、ＳＦＱ、ＲＳＦＱ、またはＲＱＬ論理のうちの少なくとも１つを備える、請求項２８に記載の装置。
【請求項３０】
前記帯域通過フィルタの前記周波数は、前記正弦波源の第２高調波だけを実質的に通過させるように選択される、請求項２８に記載の装置。
【請求項３１】
量子ビットのための１つ以上の制御信号を階層的に発生させるための装置であって、
複数の論理量子ビットであって、各論理量子ビットは、複数の物理量子ビットから成り、誤り訂正スキームに従って階層的に配設される、複数の論理量子ビットと、
該複数の量子ビットのうちの少なくとも１つと通信する複数のコントローラであって、階層的に配設され、かつ各コントローラが制御シーケンスによって定義される、複数のコントローラと
を備える、装置。
【請求項３２】
前記複数のコントローラは、前記誤り訂正スキームの前記階層と並列するように階層的に配設される、請求項３１に記載の装置。
【請求項３３】
各コントローラは、前記階層の中で各コントローラの真上にある前記コントローラによって制御される、請求項３２に記載の装置。
【請求項３４】
前記複数のコントローラの各々は、循環シフトレジスタを含有する、請求項３１に記載の装置。
【請求項３５】
前記制御シーケンスは、前記シフトレジスタのハードウェアに内蔵される、請求項３４に記載の装置。
【請求項３６】
前記制御シーケンスは、ソフトウェアによって定義される、請求項３４に記載の装置。
【請求項３７】
前記循環シフトレジスタは、レシプロカル量子論理を使用して実装される、請求項３４に記載の装置。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２０１１−５２３７４７（Ｐ２０１１−５２３７４７Ａ）
【公表日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１１−５１１７５４（Ｐ２０１１−５１１７５４）
【出願日】平成２１年５月２６日（２００９．５．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４５１６７
【国際公開番号】ＷＯ２０１０／０１１４０９
【国際公開日】平成２２年１月２８日（２０１０．１．２８）
【出願人】（５１００２８２８０）ノースロップ グルムマン システムズ コーポレイション (12)
【Ｆターム（参考）】
【公表日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２１年５月２６日（２００９．５．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４５１６７
【国際公開番号】ＷＯ２０１０／０１１４０９
【国際公開日】平成２２年１月２８日（２０１０．１．２８）
【出願人】（５１００２８２８０）ノースロップ グルムマン システムズ コーポレイション (12)
【Ｆターム（参考）】
[ Back to top ]