印刷装置及び印刷装置用回路基板
【課題】確実で安全な印刷材収容体の装着検出を効率的に行うことができる印刷装置及び印刷装置用回路基板等を提供すること。
【解決手段】印刷装置は、印刷材情報を記憶する記憶装置２０３と複数の記憶装置用端子とをそれぞれ有する第１〜第ｎ（ｎは２以上の整数）の印刷材収容体１００−１〜１００−ｎと、第１〜第ｎの印刷材収容体の複数の記憶装置用端子に接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う制御部３００とを含む。第１〜第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の複数の記憶装置用端子は、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子は、バスＭＢＳと分離されて制御部３００と接続される。第ｎの印刷材収容体１００−ｎの複数の記憶装置用端子は、バスＭＢＳと分離されて制御部３００と接続される。
【解決手段】印刷装置は、印刷材情報を記憶する記憶装置２０３と複数の記憶装置用端子とをそれぞれ有する第１〜第ｎ（ｎは２以上の整数）の印刷材収容体１００−１〜１００−ｎと、第１〜第ｎの印刷材収容体の複数の記憶装置用端子に接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う制御部３００とを含む。第１〜第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の複数の記憶装置用端子は、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子は、バスＭＢＳと分離されて制御部３００と接続される。第ｎの印刷材収容体１００−ｎの複数の記憶装置用端子は、バスＭＢＳと分離されて制御部３００と接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置及び印刷装置用回路基板等に関する。
【背景技術】
【０００２】
印刷材収容体（インクカートリッジ等）の種類、印刷材収容体に収容される印刷材の量のレベルを検出する検出回路を有する印刷装置において、検出に使用される高電圧回路と、印刷材収容体に備えられた記憶装置や印刷装置の他の回路との短絡による印刷材収容体及び印刷装置の不具合を防止又は抑制する技術は、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１９６６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の幾つかの態様によれば、確実で安全な印刷材収容体の装着検出を効率的に行うことができる印刷装置及び印刷装置用回路基板等を提供できる。
【課題を解決するための手段】
【０００５】
本発明の一態様は、印刷材情報を記憶する記憶装置と複数の記憶装置用端子とをそれぞれ有する第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体と、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子に接続され、前記記憶装置に対してデータの読み出し又は書き込みの制御を行う制御部とを含み、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の印刷材収容体〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の前記複数の記憶装置用端子は、バスにより前記制御部と共通接続され、前記第１の印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続され、前記第ｎの印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続される印刷装置に関係する。
【０００６】
本発明の一態様によれば、第１、第ｎの印刷材収容体の記憶装置用端子は、他の印刷材収容体と分離されて制御部と接続されるから、第１、第ｎの印刷材収容体の記憶装置用端子に短絡などの不具合が生じた場合に、他の印刷材収容体の記憶装置に影響を与えることを防止できる。また、第ｉ〜第ｊの印刷材収容体の記憶装置用端子は、バスにより制御部と共通接続されるから、制御部の回路構成等を簡素にすることができる。その結果、印刷材収容体の装着検出を確実で安全に且つ効率的に行うこと、さらに短絡発生時に記憶装置を確実に保護することなどが可能になる。
【０００７】
また本発明の一態様では、前記制御部が実装され、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子が接続される第１の端子群〜第ｎの端子群と、前記バスのバス配線とを有する回路基板を含み、前記第１の端子群は、前記回路基板の第１の端辺側に配置され、前記第ｎの端子群は、前記回路基板の前記第１の端辺に対向する第２の端辺側に配置されてもよい。
【０００８】
このようにすれば、第１、第ｎの印刷材収容体は、回路基板の第１、第２の端辺側に配置される端子群に接続されるから、回路基板の端辺側に装着される印刷材収容体の記憶装置用端子に短絡などの不具合が生じた場合に、他の印刷材収容体の記憶装置に影響を与えることを防止できる。
【０００９】
また本発明の一態様では、前記第ｉの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第２の印刷材収容体であり、前記第ｊの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｎ−１の印刷材収容体であってもよい。
【００１０】
このようにすれば、ｎ個の印刷材収容体のうち、回路基板の端辺側に装着される２個の印刷材収容体を除くｎ−２個の印刷材収容体については、各々の記憶装置用端子をバスにより制御部と共通接続することができるから、制御部の回路構成等を簡素にすることができる。
【００１１】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、クロック端子、データ端子、第１の電源端子及び第２の電源端子をそれぞれ有し、前記クロック端子、前記データ端子、前記第１の電源端子及び前記第２の電源端子は、それぞれ前記バスにより前記制御部と共通接続されてもよい。
【００１２】
このようにすれば、第ｉ〜第ｊの印刷材収容体のクロック端子、データ端子、第１の電源端子及び第２の電源端子をバスにより制御部と共通接続することができる。
【００１３】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、それぞれリセット端子をさらに有してもよい。
【００１４】
このようにすれば、第ｉ〜第ｊの印刷材収容体のリセット端子、クロック端子、データ端子、第１の電源端子及び第２の電源端子をバスにより制御部と共通接続することができる。
【００１５】
また本発明の一態様では、前記制御部は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する装着検出部を有し、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体は、装着検出端子をそれぞれ有し、前記装着検出端子は、前記制御部に共通接続されてもよい。
【００１６】
このようにすれば、制御部は第１〜第ｎの印刷材収容体の装着を検出することができる。また、第ｉ〜第ｊの印刷材収容体の装着検出端子を制御部に共通接続することができるから、装着検出部の回路構成を簡素にすることなどができる。
【００１７】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体のうちの、第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数）の印刷材収容体の前記装着検出端子と第ｋ＋２の印刷材収容体の前記装着検出端子とは、前記制御部に共通接続されてもよい。
【００１８】
このようにすれば、第ｉ〜第ｊの印刷材収容体のうちから１つおきに配置される２個の印刷材収容体について、それぞれの装着検出端子を制御部に共通接続することができる。
【００１９】
また本発明の一態様では、前記制御部は、前記装着検出部が前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する際に、前記複数の記憶装置用端子を高インピーダンス状態に設定してもよい。
【００２０】
このようにすれば、印刷材収容体の装着を検出する際に、装着検出用電圧が印加される装着検出端子と記憶装置用端子とが短絡している場合であっても、記憶装置に装着検出用電圧が印加されることを防止できる。
【００２１】
本発明の他の態様は、第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体が接続される第１の端子群〜第ｎの端子群と、前記第１の端子群〜前記第ｎの端子群のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の端子群〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の端子群を制御部に共通接続するバス配線とを含み、前記第１の端子群は、前記バス配線と分離されて前記制御部と接続され、前記第ｎの端子群は、前記バス配線と分離されて前記制御部と接続される印刷装置用回路基板に関係する。
【００２２】
本発明の他の態様によれば、第１、第ｎの端子群は、バス配線と分離されて制御部とそれぞれ接続されるから、第１、第ｎの端子群の端子に短絡などの不具合が生じた場合であっても、他の端子群に影響を与えることを防止できる。
【００２３】
また本発明の他の態様では、前記第１の端子群〜前記第ｎの端子群は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体が有する記憶装置にアクセスするための複数の記憶装置用端子をそれぞれ有してもよい。
【００２４】
このようにすれば、制御部は、第１〜第ｎの端子群を介して第１〜第ｎの印刷材収容体の記憶装置にアクセスすることができる。
【００２５】
また本発明の他の態様では、前記第１の端子群〜前記第ｎの端子群は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出するための装着検出端子をそれぞれ有してもよい。
【００２６】
このようにすれば、制御部は、第１〜第ｎの端子群を介して第１〜第ｎの印刷材収容体の装着を検出することができる。
【図面の簡単な説明】
【００２７】
【図１】印刷装置の構成例を示す斜視図。
【図２】図２（Ａ）、図２（Ｂ）は、印刷材収容体の外観を示す斜視図。
【図３】図３（Ａ）、図３（Ｂ）は、基板の構成例。
【図４】印刷材収容体及び回路基板等の第１の構成例。
【図５】印刷材収容体及び回路基板等の第２の構成例。
【図６】印刷装置の電気的構成の基本的な構成例。
【図７】短絡検出及び装着検出に関係する回路の構成例。
【図８】装着検出及びメモリーアクセスのフローチャート。
【図９】図９（Ａ）〜図９（Ｄ）は、出力回路及び入出力回路の詳細な構成例。
【図１０】短絡検出部及び電圧印加部の詳細な構成例。
【図１１】図１１（Ａ）、図１１（Ｂ）は、印刷材収容体の装着検出の手法を説明する図。
【図１２】装着検出部の詳細な構成例。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２９】
１．印刷装置
図１は、本実施形態における印刷装置の構成例を示す斜視図である。印刷装置１０００は、インクカートリッジ（印刷材収容体）が装着されるカートリッジ装着部１１００と、回動自在なカバー１２００と、操作部１３００とを有する。カートリッジ装着部１１００を「カートリッジホルダー」又は単に「ホルダー」とも呼ぶ。図１に示す例では、カートリッジ装着部１１００には、４つのインクカートリッジが独立に装着可能であり、例えば、ブラック、イエロー、マゼンタ、シアンの４種類のインクカートリッジ（印刷材収容体）１００が装着される。カバー１２００は省略可能である。操作部１３００は、ユーザーが各種の指示や設定を行うための入力装置であり、また、ユーザーに各種の通知を行うための表示部を備えている。
【００３０】
図２（Ａ）、図２（Ｂ）は、インクカートリッジ１００の外観を示す斜視図である。図２（Ａ）、図２（Ｂ）におけるＸＹＺ軸は、図１のＸＹＺ軸に対応している。なお、インクカートリッジを単に「カートリッジ」とも呼ぶ。このカートリッジ１００は、扁平な略直方体の外観形状を有しており、３方向の寸法Ｌ１、Ｌ２、Ｌ３のうちで、長さＬ１（挿入方向のサイズ）が最も大きく、幅Ｌ２が最も小さく、高さＬ３が長さＬ１と幅Ｌ２の中間である。
【００３１】
カートリッジ１００は、先端面（第１の面）Ｓｆと、後端面（第２の面）Ｓｒと、天井面（第３の面）Ｓｔと、底面（第４の面）Ｓｂと、２つの側面（第５及び第６の面）Ｓｃ、Ｓｄとを備えている。カートリッジ１００の内部には、可撓性材料で形成されたインク収容室１２０（「インク収容袋」とも呼ぶ）が設けられている。先端面Ｓｆは、２つの位置決め穴１３１，１３２と、インク供給口１１０とを有している。天井面ｓｔには、基板２００が設けられている。基板２００には、インクに関する情報を格納するための不揮発性の記憶素子が搭載されている。第１の側面Ｓｃと第２の側面Ｓｄは互いに対向しており、また、先端面Ｓｆ、天井面Ｓｔ、後端面Ｓｒ、及び、底面Ｓｂと直交する。第２の側面Ｓｄと先端面Ｓｆが交わる位置には、凹凸嵌合部１３４が配置されている。
【００３２】
図３（Ａ）は、本実施形態における基板２００の構成を示している。基板２００の表面は、カートリッジ１００に基板２００が装着されたときに外側に露出している面である。図３（Ｂ）は、基板２００の側面から見た図を示している。基板２００の上端部には、ボス溝２０１が形成され、基板２００の下端部には、ボス穴２０２が形成されている。
【００３３】
図３（Ａ）における矢印ＳＤは、カートリッジ装着部１１００へのカートリッジ１００の装着方向を示している。この装着方向ＳＤは、図２に示すカートリッジの装着方向（Ｘ方向）と一致する。基板２００は、裏面に記憶装置２０３を有しており、表面には９つの端子からなる端子群が設けられている。図示を省略するが、基板２００の表面と裏面には、端子と記憶装置２０３を接続するための配線やその他の配線、基板表面の配線と基板の裏面の配線を電気的に接続するためのスルーホールが配置されている。記憶装置２０３は、カートリッジ１００に関する情報や、カートリッジ１００に収容されているインクに関する情報（例えばインク量情報、インク残量、インク消費量）を格納する。これらの端子は、略矩形状に形成され、装着方向ＳＤと略垂直な列を２列形成するように配置されている。
【００３４】
基板２００には、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＳＤＡ、ＶＤＤ、ＶＳＳと、第１の装着検出端子ＤＴ１と、第２の装着検出端子ＤＴ２と、第１の短絡検出端子ＣＯ１と、第２の短絡検出端子ＣＯ２とが設けられる。
【００３５】
２つの列のうち、装着方向ＳＤの手前側の例（図３（Ａ）における上側に位置する列）を上側列Ａ１（第１列）と呼び、装着方向ＳＤの奥側の列（図３（Ａ）における下側に位置する列）を下側列Ａ２（第２列）と呼ぶ。なお、これらの列Ａ１、Ａ２は、複数の端子の接触部ｃｐによって形成される列であると考えることも可能である。複数の端子の接触部ｃｐは、カートリッジが印刷装置に装着されたときに、印刷装置側回路基板と回路基板２００を接続するためにホルダー内部に設けられたコネクターが複数の端子と接触する部分である。
【００３６】
上側列Ａ１を形成する端子ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２と、下側列Ａ２を形成する端子ＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２は、それぞれ以下の機能（用途）を有する。
＜上側列Ａ１＞
（１）第１の短絡検出端子ＣＯ１
（２）リセット端子ＲＳＴ
（３）クロック端子ＳＣＫ
（４）第２の短絡検出端子ＣＯ２
＜下側列Ａ２＞
（５）第１の装着検出端子ＤＴ１
（６）第１の電源端子（電源端子）ＶＤＤ
（７）第２の電源端子（接地端子）ＶＳＳ
（８）データ端子ＳＤＡ
（９）第２の装着検出端子ＤＴ２
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、後述するように、インクカートリッジ１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、第１、第２の装着検出端子ＤＴ１、ＤＴ２との短絡を検出する際に使用されるものである。他の５つの端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、記憶装置２０３用の端子であり、「メモリー端子」とも呼ぶ。
【００３７】
各端子は、その中央部に、複数の装置側端子のうちの対応する端子と接触する接触部ｃｐを含んでいる。上側列Ａ１を形成する端子の各接触部ｃｐと、下側列Ａ２を形成する端子の各接触部ｃｐは、互い違いに配置され、いわゆる千鳥状の配置を構成している。また、上側列Ａ１を形成する端子と、下側列Ａ２を形成する端子も、互いの端子中心が装着方向ＳＤに並ばないように、互い違いに配置され、千鳥状の配置を構成している。
【００３８】
上側列Ａ１の第１、第２の短絡検出端子ＣＯ１、ＣＯ２の各接触部は、上側列Ａ１の両端部、すなわち、上側列Ａ１の最も外側にそれぞれ配置されている。また、下側列Ａ２の第１、第２の装着検出端子ＤＴ１、ＤＴ２の各接触部は、下側列Ａ２の両端部、すなわち、下側列Ａ２の最も外側に配置されている。メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの接触部は、９つの端子の全体が配置されている領域内の略中央に集合して配置されている。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２及び第１、第２の装着検出端子ＤＴ１、ＤＴ２の接触部は、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの集合の四隅に配置されている。
【００３９】
インクジェットプリンターなどの印刷装置においては、導電性のインク等が基板２００の端子側に付着する可能性がある。図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００４０】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００の装着を検出するための端子であるが、この装着検出の際には高電圧（例えば４２Ｖ）がＤＴ１、ＤＴ２に印加される。そのため、ＤＴ１又はＤＴ２が他の端子と導電性のインク等によって短絡している場合には、例えば記憶装置２０３などの回路に高電圧が印加され、回路が破壊されるおそれがある。
【００４１】
以下に説明するように、本実施形態の印刷装置によれば、導電性のインク等による端子間の短絡が生じた場合でも、装着検出時に装着検出端子ＤＴ１、ＤＴ２に印加される高電圧によって記憶装置２０３などの回路が破壊されることを防止できる。
【００４２】
図４に、本実施形態の印刷装置における印刷材収容体及び回路基板等の第１の構成例を示す。第１の構成例は、第１の印刷材収容体１００−１〜第４（広義には第ｎ（ｎは２以上の整数））の印刷材収容体１００−４、制御部３００及び回路基板４５０を含む。なお、本実施形態の印刷装置は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４３】
印刷材収容体１００−１〜１００−４は、印刷材情報を記憶する記憶装置２０３（２０３−１〜２０３−４）、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ、装着検出端子ＤＴ１、ＤＴ２及び短絡検出端子ＣＯ１、ＣＯ２をそれぞれ有する。ＤＴ１とＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。ＣＯ１、ＣＯ２は、印刷材収容体１００の内部で配線により電気的に接続されている。
【００４４】
制御部３００は、第１〜第４の印刷材収容体１００−１〜１００−４の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡに接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。
【００４５】
第１〜第４の印刷材収容体１００−１〜１００−４のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第３（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の印刷材収容体１００−２、１００−３の各々の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。第４（広義には第ｎ）の印刷材収容体１００−４の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。
【００４６】
回路基板４５０は印刷装置用回路基板であって、制御部３００が実装され、第１〜第４（広義には第ｎ）の端子群ＴＧ１〜ＴＧ４と、バスＭＢＳのバス配線とを有する。第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４が接続される。第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４が有する記憶装置２０３−１〜２０３−４にアクセスするための複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡをそれぞれ有する。また、第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４の装着を検出するための装着検出端子ＤＴ１、ＤＴ２をそれぞれ有する。
【００４７】
第１の端子群ＴＧ１は、回路基板４５０の第１の端辺側に配置され、第４（広義には第ｎ）の端子群ＴＧ４は、回路基板４５０の第１の端辺に対向する第２の端辺側に配置される。第１〜第４（広義には第ｎ）の端子群ＴＧ１〜ＴＧ４のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第３（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の端子群ＴＧ２、ＴＧ３は、バスＭＢＳのバス配線により制御部３００に共通接続される。また、第１の端子群ＴＧ１は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。また、第４（広義には第ｎ）の端子群ＴＧ４は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。
【００４８】
図４に示すように、第１の構成例の印刷装置では、回路基板４５０の第１の端辺側に配置される第１の端子群ＴＧ１及び第１の端辺に対向する第２の端辺側に配置される第４の端子群ＴＧ４は、バスＭＢＳと分離されて制御部３００にそれぞれ接続される。即ち、第１、第４の印刷材収容体１００−１、１００−４の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、他の印刷材収容体１００−２、１００−３の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとは分離されて制御部３００に接続される。
【００４９】
インクジェット方式の印刷装置などでは、印刷ヘッドからインクが吐出される際にインクの一部が霧状（ミスト）になって空気中に放出される。このインクミストは、回路基板４５０の端辺側から回り込むから、端辺から離れた印刷材収容体１００−２、１００−３よりも端辺側にある印刷材収容体１００−１、１００−４の方がインクミストの付着による端子間の短絡が発生する可能性が大きい。
【００５０】
第１の構成例の印刷装置では、端辺側にある印刷材収容体１００−１、１００−４に短絡が発生した場合であっても、他の印刷材収容体１００−２、１００−３と分離されているから、制御部３００と他の印刷材収容体の記憶装置２０３−２、２０３−３との間の通信に影響を与えることを防止できる。また、装着検出の際に記憶装置２０３−２、２０３−３に高電圧が印加されることなどを防止できる。その結果、印刷材収容体１００−１〜１００−４の装着検出を確実で安全に行うことなどが可能になる。
【００５１】
図５に、本実施形態の印刷装置における印刷材収容体及び回路基板等の第２の構成例を示す。第２の構成例は、第１の印刷材収容体１００−１〜第６（広義には第ｎ（ｎは２以上の整数））の印刷材収容体１００−６、制御部３００及び回路基板４５０を含む。なお、本実施形態の印刷装置は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５２】
印刷材収容体１００−１〜１００−６は、印刷材情報を記憶する記憶装置２０３（２０３−１〜２０３−６）、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ、装着検出端子ＤＴ１、ＤＴ２及び短絡検出端子ＣＯ１、ＣＯ２をそれぞれ有する。ＤＴ１とＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。ＣＯ１、ＣＯ２は、印刷材収容体１００の内部で配線により電気的に接続されている。
【００５３】
制御部３００は、第１〜第６の印刷材収容体１００−１〜１００−６の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡに接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。
【００５４】
第１〜第６の印刷材収容体１００−１〜１００−６のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第５（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の印刷材収容体１００−２〜１００−５の各々の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。第６（広義には第ｎ）の印刷材収容体１００−６の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。
【００５５】
第２（広義には第ｉ）〜第５（広義には第ｊ）の印刷材収容体１００−２〜１００−５の装着検出端子ＤＴ１、ＤＴ２は、制御部３００に共通接続される。具体的には、第２（広義には第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数））の印刷材収容体１００−２の装着検出端子ＤＴ１、ＤＴ２と第４（広義には第ｋ＋２）の印刷材収容体１００−２の装着検出端子ＤＴ１、ＤＴ２とは、制御部３００に共通接続される。また、第３の印刷材収容体１００−３の装着検出端子ＤＴ１、ＤＴ２と第５の印刷材収容体１００−５の装着検出端子ＤＴ１、ＤＴ２とは、制御部３００に共通接続される。
【００５６】
回路基板４５０は印刷装置用回路基板であって、制御部３００が実装され、第１〜第６（広義には第ｎ）の端子群ＴＧ１〜ＴＧ６と、バスＭＢＳのバス配線とを有する。第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６が接続される。第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６が有する記憶装置２０３−１〜２０３−６にアクセスするための複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡをそれぞれ有する。また、第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６の装着を検出するための装着検出端子ＤＴ１、ＤＴ２をそれぞれ有する。
【００５７】
第１の端子群ＴＧ１は、回路基板４５０の第１の端辺側に配置され、第６（広義には第ｎ）の端子群ＴＧ６は、回路基板４５０の第１の端辺に対向する第２の端辺側に配置される。第１〜第６（広義には第ｎ）の端子群ＴＧ１〜ＴＧ６のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第５（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の端子群ＴＧ２〜ＴＧ５は、バスＭＢＳのバス配線により制御部３００に共通接続される。また、第１の端子群ＴＧ１は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。また、第６（広義には第ｎ）の端子群ＴＧ６は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。
【００５８】
上述した第１の構成例と同様に、第２の構成例の印刷装置では、回路基板４５０の第１の端辺側に配置される第１の端子群ＴＧ１及び第１の端辺に対向する第２の端辺側に配置される第６の端子群ＴＧ６は、バスＭＢＳと分離されて制御部３００にそれぞれ接続される。即ち、第１、第６の印刷材収容体１００−１、１００−６の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、他の印刷材収容体１００−２〜１００−５の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとは分離されて制御部３００に接続される。
【００５９】
このようにすることで、インクミスト等により端辺側にある印刷材収容体１００−１、１００−６に端子間の短絡が発生した場合であっても、他の印刷材収容体１００−２〜１００−５と分離されているから、制御部３００と記憶装置２０３−２〜２０３−５との間の通信に影響を与えることを防止できる。また、装着検出の際に記憶装置２０３−２〜２０３−５に高電圧が印加されることなどを防止できる。その結果、印刷材収容体１００−１〜１００−６の装着検出を確実で安全に行うことなどが可能になる。
【００６０】
また、端辺側にある印刷材収容体を除いた印刷材収容体１００−２〜１００−５については、バスＭＢＳにより制御部３００と共通接続されるから、制御部３００の回路構成等を簡素にすることができる。
【００６１】
さらに第２の構成例では、端辺側にある印刷材収容体１００−１、１００−６の装着検出端子ＤＴ１、ＤＴ２は、他の印刷材収容体１００−２〜１００−５の装着検出端子ＤＴ１、ＤＴ２とは分離されて制御部３００に接続される。こうすることで、端辺側にある印刷材収容体１００−１、１００−６の装着検出を確実に行うことができる。
【００６２】
２．回路の構成
図６に、本実施形態における印刷装置の電気的構成の基本的な構成例を示す。本構成例の印刷装置は、印刷材収容体（インクカートリッジ）１００、回路基板４５０、制御部３００、主制御部４００、低電圧電源４４１、高電圧電源４４２、表示部４３０を含む。制御部３００は、短絡検出部３１０、電圧印加部３２０、装着検出部３３０、ＣＯ（カートリッジアウト）検出部３４０及び通信処理部３５０を含む。なお、本実施形態の印刷装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６３】
図６では例として１個の印刷材収容体１００について示しているが、本構成例の印刷装置は複数の印刷材収容体１００を含むことができる。即ち、印刷装置は、印刷材情報を記憶する記憶装置２０３と複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとをそれぞれ有する第１〜第ｎ（ｎは２以上の整数）の印刷材収容体１００−１〜１００−ｎを含む。また、第１〜第ｎの印刷材収容体１００−１〜１００−の複数の記憶装置用端子に接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う制御部３００をさらに含む。
【００６４】
回路基板４５０は、９個の端子を有する端子群及び端子群の各端子と制御部３００とを電気的に接続する複数の配線を含む。具体的には、端子群はリセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳ、データ端子ＣＳＤＡ、第１の装着検出端子ＣＤＴ１、第２の装着検出端子ＣＤＴ２、第１の短絡検出端子ＣＣＯ１、第２の短絡検出端子ＣＣＯ２を含む。回路基板４５０には、制御部３００が設けられる（実装される）。
【００６５】
制御部３００は、通信処理部３５０を含み、主制御部４００と共に記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。例えば、主制御部４００が記憶装置２０３に対するデータの書き込み又は読み出しの制御を行う場合に、通信処理部３５０は、書き込みデータ又は読み出しデータの通信の中継などを行う。また制御部３００は、装着検出部３３０、ＣＯ検出部３４０、短絡検出部３１０、電圧印加部３２０、高電圧制御部３６０を含み、装着検出、ＣＯ検出、短絡検出、高電圧の遮断などの処理を行う。制御部３００は、例えばＣＭＯＳトランジスターなどで構成されるロジック回路で実現することができ、１チップの集積回路装置であってもよい。
【００６６】
主制御部４００は、ＣＰＵ４１０と、メモリー４２０とを含み、印刷処理の制御を行う。また、制御部３００との間でバスＢＵＳを介して必要な通信を行う。図６に示す構成例では、制御部が主制御部４００と制御部３００とに分かれているが、１つの制御部として構成してもよい。
【００６７】
表示部４３０は、ユーザーに印刷装置１０００の動作状態やカートリッジの装着状態などの各種の通知を行うためのものである。表示部４３０は、例えば、図１の操作部１３００に設けられる。
【００６８】
低電圧電源４４１は、低電圧電源電圧（第１の電源電圧）ＶＤＤを生成する。第１の電源電圧ＶＤＤは、ロジック回路に用いられる通常の電源電圧（定格３．３Ｖ）である。高電圧電源４４２は、高電圧電源電圧（第２の電源電圧）ＶＨＶを生成する。第２の電源電圧ＶＨＶは、印刷ヘッドを駆動してインクを吐出させるために用いられる高い電圧（例えば定格４２Ｖ）であり、第１の装着検出端子ＤＴ１に印加される装着検出用電圧ＶＨＯを生成するためにも用いられる。これらの電圧ＶＤＤ、ＶＨＶは、制御部３００に供給され、また、必要に応じて他の回路にも供給される。具体的には、例えば高電圧電源電圧ＶＨＶは、高電圧電源４４２から制御部３００の電圧印加部３２０に供給され、電圧印加部３２０から出力される装着検出用電圧ＶＨＯがインクカートリッジ１００の第１の装着検出端子ＤＴ１及び装着検出部３３０に供給される。装着検出用電圧ＶＨＯは、記憶装置２０３に供給される高電位側電源電圧（例えば３．３Ｖ）よりも高い。
【００６９】
印刷材収容体１００の基板２００（図３）に設けられた９つの端子のうち、リセット端子ＲＳＴと、クロック端子ＳＣＫと、電源端子ＶＤＤと、データ端子ＳＤＡと、接地端子ＶＳＳとは、記憶装置２０３に電気的に接続されている。記憶装置２０３は、アドレス端子を持たず、クロック端子ＳＣＫから入力されるクロック信号のパルス数と、データ端子ＳＤＡから入力されるコマンドデータとに基づいてアクセスするメモリーセルが決定され、クロック信号に同期して、データ端子ＳＤＡよりデータを受信し、若しくは、データ端子ＳＤＡからデータを送信する不揮発性メモリーである。クロック端子ＳＣＫは、制御部３００から記憶装置２０３にクロック信号を供給するために用いられる。
【００７０】
電源端子ＶＤＤと接地端子ＶＳＳには、印刷装置１０００からの記憶装置２０３を駆動するための電源電圧（例えば３．３Ｖ）と接地電圧（０Ｖ）がそれぞれ供給されている。この記憶装置２０３を駆動するための電源電圧は、低電圧電源４４１をもとに制御部３００により生成され供給される。
【００７１】
データ端子ＳＤＡは、制御部３００と記憶装置２０３との間で、データ信号をやり取りするために用いられる。リセット端子ＲＳＴは、制御部３００から記憶装置２０３にリセット信号を供給するために用いられる。
【００７２】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。第１の装着検出端子ＤＴ１と第２の装着検出端子ＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。装着検出部３３０は、電圧印加部３２０から出力される装着検出用電圧ＶＨＯと、装着検出用抵抗素子ＲＤを流れる電流とに基づいて、印刷材収容体１００の装着を検出する。具体的には、電圧印加部３２０から出力される装着検出用電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加されることで、装着検出用抵抗素子ＲＤに電圧が印加されて電流が流れ、この電流を装着検出部３３０が検出することで、装着を検出する。この装着検出の方法については、後で詳細に説明する。
【００７３】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、印刷材収容体１００（具体的には、基板２００）の内部で、配線により電気的に接続されている。ＣＯ検出部３４０は、後述するように、ＣＯ１とＣＯ２との間の電気的導通を検出することで、ＣＯ１及びＣＯ２がカートリッジ装着部１１００の対応する端子にそれぞれ電気的に接触しているか否か、即ち、印刷材収容体１００が正しく装着されているか否かを検出することができる。もっとも、本実施形態の印刷装置では、第１、第２の装着検出端子ＤＴ１、ＤＴ２及び装着検出部３３０が設けられており、これらを用いることでインクカートリッジ１００の装着を検出することができるから、ＣＯ検出部３４０を省略することができる。ＣＯ検出部３４０を省略した場合、或いはＣＯ検出部３４０を用いた装着検出（カートリッジアウト検出）を実行しない場合には、ＣＯ１とＣＯ２とを電気的に接続しなくてもよい。
【００７４】
なお、以下の説明において、装着検出部３３０による装着検出を「装着検出」と呼び、ＣＯ検出部３４０による装着検出を「カートリッジアウト検出」、又は「ＣＯ検出」と呼ぶ。
【００７５】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２と検出ノードＮＤとの間にダイオードＤ１、Ｄ２が設けられているが、ＣＯ検出（カートリッジアウト検出）を行わない場合には、ダイオードを介さずに、ＣＯ１、ＣＯ２を検出ノードＮＤに直接接続してもよい。
【００７６】
短絡検出部３１０は、第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２に直接に、又はダイオードＤ１、Ｄ２（広義には所与の回路素子）を介して接続される。そして例えば、第１、第２の短絡検出端子ＣＯ１、ＣＯ２の少なくとも一方と、第１、第２の装着検出端子ＤＴ１、ＤＴ２の少なくとも一方との間の短絡により、第１、第２の短絡検出端子ＣＯ１、ＣＯ２に本来印加されることのない高い電圧が印加されたこと（異常電圧の印加）を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。
【００７７】
ここで、参照電圧は、上記の短絡が生じた場合に、記憶装置２０３（或いは、ＣＯ検出部３４０などの回路）が破壊されない電圧値に設定される。こうすることで、短絡検出部３１０は、検出ノードＮＤの電圧が記憶装置２０３などの回路を破壊する電圧値に到達する前に、短絡を検出することができる。
【００７８】
通信処理部３５０は、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢを有する。出力回路ＯＢ１〜ＯＢ４は、回路基板４５０に設けられたリセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳに信号又は電圧をそれぞれ出力する。また、入出力回路ＩＯＢは、回路基板４５０に設けられたデータ端子ＣＳＤＡに対してデータ信号の入出力を行う。リセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳ、データ端子ＣＳＤＡは、印刷材収容体１００に設けられたリセット端子ＲＳＴ、クロック端子ＳＣＫ、電源端子ＶＤＤ、接地端子ＶＳＳ、データ端子ＳＤＡにそれぞれ接続される。出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢの詳細な構成は、後述する。
【００７９】
先に図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００８０】
上述したように、装着検出部３３０による装着検出時には、装着検出用電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加される。従って、導電性インク等により第１、第２の装着検出端子ＤＴ１、ＤＴ２と第１、第２の短絡検出端子ＣＯ１、ＣＯ２とが短絡（リーク）している場合には、装着検出時にＣＯ検出部３４０に高電圧が印加されるおそれがある。また、第１、第２の装着検出端子ＤＴ１、ＤＴ２と電源端子ＶＤＤ又はデータ端子ＳＤＡとが短絡している場合には、記憶装置２０３に高電圧が印加されるおそれがある。
【００８１】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間に短絡が発生している可能性があることを検出し、短絡が発生している可能性があることが検出された場合には、電圧印加部３２０が装着検出用電圧ＶＨＯの供給を停止することができる。
【００８２】
具体的には、例えば図６のＢ１に示すように、ＤＴ１とＣＯ１とが短絡している場合には、ＤＴ１からＣＯ１へ、そしてＣＯ１から検出ノードＮＤへダイオードＤ１の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。また、図６のＢ２に示すように、ＤＴ２とＣＯ２とが短絡している場合には、ＤＴ２からＣＯ２へ、そしてＣＯ２から検出ノードＮＤへダイオードＤ２の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。短絡検出部３１０は、この検出ノードＮＤの電圧と参照電圧とを比較することで、短絡を検出することができる。
【００８３】
また、本実施形態の印刷装置によれば、制御部３００は、電圧印加部３２０が第１の装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加する際に、複数の記憶装置用端子（メモリー端子）ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡを高インピーダンス状態（フローティング状態）に設定する。こうすることで、例えばＤＴ１とＣＯ１及びＶＤＤ、或いはＤＴ２とＣＯ２及びＳＤＡとが短絡している場合であっても、装着検出時に記憶装置２０３に高電圧が印加される前に、短絡検出部３１０が過電圧がノードＮＤに印加されたことを検出し、これに基づき制御部３００が装着検出用電圧ＶＨＯの供給を停止するので、記憶装置２０３に、記憶装置２０３の最大定格以上の電圧が印加されることを防止できる。
【００８４】
主制御部４００が、記憶装置２０３からデータを読み出したり、記憶装置２０３へデータを書き込んだりする場合には、主制御部４００は、制御部３００の通信処理部３５０に対して、アクセス開始前に複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの端子の状態を、高インピーダンス状態から接地レベル（ＧＮＤレベル、ＶＳＳレベル、広義には一定の電圧レベル）に設定するように指示する。そして、複数の記憶装置用端子が接地レベルに設定された後に、主制御部４００は、通信処理部３５０を介して記憶装置２０３に対してデータの読み出し又は書き込みを行う。
【００８５】
具体的には、複数の記憶装置用端子を接地レベルに設定した後に、通信処理部３５０が複数の記憶装置用端子を接地レベルから所定の電圧レベルに制御することにより、主制御部４００は記憶装置２０３に対してデータの読み出し又は書き込みを行う。こうすることで、記憶装置２０３に対する書き込み又は読み出しを実行する前に、全てのメモリー端子を同一電位に設定することができるから、安定なメモリー動作を得ることができる。ここで所定の電圧レベルとは、データの読み出し又は書き込みを実行するために各記憶装置用端子にそれぞれ印加される電圧レベルである。
【００８６】
記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの高インピーダンス状態又は一定の電圧レベルへの設定は、通信処理部３５０により行われる。具体的には、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢが端子ＣＲＳＴ、ＣＳＣＫ、ＣＶＤＤ、ＣＶＳＳ、ＣＳＤＡを高インピーダンス状態又は一定の電圧レベルに設定することで、記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡが高インピーダンス状態又は一定の電圧レベルにそれぞれ設定される。一定の電圧レベルは、例えば接地レベル（ＧＮＤレベル、０Ｖ）であるが、他の電圧レベルであってもよい。
【００８７】
電圧印加部３２０は、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを行う前に、装着検出用電圧ＶＨＯの印加を停止する。こうすることで、記憶装置２０３に対する読み出し又は書き込みの実行中には、装着検出用電圧ＶＨＯが装着検出端子ＤＴ１、ＤＴ２に印加されないから、ＶＨＯに起因するノイズの発生を抑えることができる。その結果、ノイズによる通信エラーやメモリーエラーなどを低減することができる。
【００８８】
また、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを終了した後に、複数の記憶装置用端子が接地レベル（広義には一定の電圧レベル）に設定される。そして複数の記憶装置用端子が接地レベルに設定された後に、電圧印加部３２０が第１の装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加し、複数の記憶装置用端子が高インピーダンス状態に設定される。こうすることで、記憶装置２０３に対する読み出し又は書き込み以外の時を除き装着検出を行うことができる。
【００８９】
このように、本実施形態の印刷装置によれば、インクなどの印刷材の付着等による端子間の短絡が発生した場合であっても、装着検出時において記憶装置２０３に高電圧が印加される可能性を少なくすることができる。また、記憶装置２０３へのアクセス前にメモリー端子を同一電位にし、アクセス中には高電圧の印加を停止することができる。その結果、確実で安全な装着検出及び信頼性の高いメモリーアクセスを実現することなどができる。
【００９０】
図７に、短絡検出及び装着検出に関係する回路の構成例を示す。図７に示す構成例は、４個のインクカートリッジ（印刷材収容体）１００−１〜１００−４（ＩＣ１〜ＩＣ４）を含む。なお、インクカートリッジの個数は４個に限定されるものではなく、２個、３個、或いは５個以上であってもよい。
【００９１】
各インクカートリッジＩＣ１〜ＩＣ４は、図６に示したものと同様な構成であるから、詳細な説明を省略する。また、制御部３００の構成も、図６に示したものと同様である。但し、図７では、説明の便宜上、ＣＯ検出部３４０を、ＣＯ検出部（出力側）３４０ａとＣＯ検出部（入力側）３４０ｂとに分けて示してある。なお、ＣＯ検出部３４０ａ、３４０ｂは、例えばＣＭＯＳトランジスターなどで構成されるロジック回路及びアナログ回路で実現することができる。
【００９２】
印刷装置が複数のインクカートリッジを含む場合には、複数のインクカートリッジ（例えばＩＣ１〜ＩＣ４）の各インクカートリッジの第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２は、複数のダイオード素子（例えばＤ１〜Ｄ５）を介して１つの短絡検出部３１０の検出ノードＮＤに接続される。具体的には、例えば図７では、ＩＣ１のＣＯ１はダイオードＤ１を介して、またＩＣ１のＣＯ２とＩＣ２のＣＯ１はダイオードＤ２を介して、またＩＣ２のＣＯ２とＩＣ３のＣＯ１はダイオードＤ３を介して、それぞれ検出ノードＮＤに接続される。各ダイオードのカソード（負極）が検出ノードＮＤに接続される。このようにすることで、ＣＯ検出部３４０によるカートリッジアウト検出に支障を与えることなく、短絡検出部３１０が短絡検出を行うことができる。
【００９３】
短絡検出部３１０は、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。
【００９４】
抵抗素子ＲＢ１〜ＲＢ４は、装着検出部３３０による装着検出に用いられるものであって、それぞれ互いに異なる抵抗値を有する。こうすることで、インクカートリッジＩＣ１〜ＩＣ４のうちの、どの装着位置にインクカートリッジが非装着であるかを検出することができる。この装着検出の手法については、後で詳細に説明する。
【００９５】
ＣＯ検出部３４０（３４０ａ、３４０ｂ）によるカートリッジアウト検出は、次のように行われる。４個のインクカートリッジが全て装着されている場合には、図７に示すように、ＩＣ１の第１の短絡検出端子ＣＯ１からＩＣ４の第２の短絡検出端子ＣＯ２まで電気的に導通状態となる。従って、ＣＯ検出部（出力側）３４０ａから出力された信号ＤＰｉｎｓは、ＣＯ検出部（入力側）３４０ｂにより信号ＤＰｒｅｓとして検出される。一方、４個のインクカートリッジのうち、いずれか１個でも非装着の場合には、電気的に非導通であるから、ＣＯ検出部（入力側）３４０ｂは信号ＤＰｒｅｓを検出しない。このように、ＣＯ検出部（入力側）３４０ｂが信号ＤＰｒｅｓを検出するか否かによって、カートリッジアウトを検出することができる。
【００９６】
図８は、本実施形態の印刷装置における装着検出及びメモリーアクセスのフローチャートである。上述したように、本実施形態の印刷装置では、インクカートリッジ１００に設けられた記憶装置２０３にインク情報（例えば、インクカートリッジ内のインク使用量、インクカートリッジの製造情報など）が記憶される。このインク情報は、ヘッドのクリーニングや、印刷実行によりインクカートリッジ内のインクが所定単位量消費される毎に、或いは印刷装置の電源オフ時などに、主制御部４００により、制御部３００を介して記憶装置２０３に書き込まれる。また、インク量情報は、印刷装置の電源オン時に、主制御部４００の要求により、制御部３００を介して、記憶装置２０３から読み出される。このフローは主制御部４００と制御部３００の制御により実行される。
【００９７】
メモリーアクセスの時を除き、印刷装置の電源がオンになった以降、主制御部４００と制御部３００は、メモリー端子を常に高インピーダンス状態に設定している。また、装着検出とＣＯ検出を、常に、若しくは、定期的に実行している。なお、ＣＯ検出（カートリッジアウト検出）は、メモリーアクセス中でも実行される。
【００９８】
主制御部４００がメモリーアクセスを開始すると、まず、装着検出を停止する。すなわち、ＶＨＯを印加して装着検出をする処理を停止する（ステップＳＰ１）。
【００９９】
ステップＳＰ２では、メモリー端子を高インピーダンス状態ＨＺからＧＮＤレベル（接地レベル、ＶＳＳレベル）に設定する。このときにＣＯ端子（ＣＯ１もしくはＣＯ２）とメモリー端子間例えばＣＯ１−ＶＤＤ間、ＣＯ２−ＳＤＡ間）に短絡が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。
【０１００】
ステップＳＰ３では、印刷材収容体１００が正常であるか否かを判断する。即ち、印刷材収容体１００が適正に装着され、且つ、端子間の短絡が発生していないかどうかを判断する。正常である場合には次のステップＳＰ４に進み、正常でない場合にはエラー処理が実行される。エラー処理は、例えば表示部４３０にエラーメッセージを表示するなどの処理である。
【０１０１】
ステップＳＰ４では、記憶装置２０３へのメモリーアクセスが行われる。即ち、制御部３００が各メモリー端子に必要な信号及び電源電圧を供給して、記憶装置２０３に対してデータの書き込み処理、若しくは読み出し処理を行う。
【０１０２】
ステップＳＰ５では、メモリーアクセスが正常に行われたか否かを判断する。具体的には、書き込み時には、制御部３００が記憶装置２０３に対して、書き込みコマンドと書き込みデータを送信した後の所定のタイミングで、記憶装置２０３から制御部３００に対して書き込み完了信号が送信される。この書き込み完了信号の受信により、制御部３００はメモリーアクセスが正常に完了したかどうか判断する。読み出し時には、記憶装置２０３から読み出され、制御部３００に送信されたデータにはパリティビットが付加されているのでパリティチェックを行い、記憶装置２０３から読み出されたデータが正常であるか否かを判定することができる。メモリーアクセスが正常である場合にはステップＳＰ６に進み、正常でない場合にはエラー処理が実行される。
【０１０３】
メモリーアクセスが正常に終了すると、ステップＳＰ６では、メモリー端子をＧＮＤレベルに設定する。ここでＣＯ検出部３４０によるカートリッジアウト検出を行うことができる。このときに端子間の短絡（例えばＣＯ１−ＶＤＤ、ＣＯ２−ＳＤＡ）が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。
【０１０４】
ステップＳＰ７では、装着検出用電圧ＶＨＯを装着検出端子ＤＴ１、ＤＴ２に印加して、装着検出を再開する。
【０１０５】
ステップＳＰ８では、メモリー端子を高インピーダンス状態ＨＺに設定する。ここで端子間の短絡（例えばＤＴ１−ＣＯ１、ＤＴ２−ＣＯ２）が発生している場合には、短絡検出部３１０がこれを検出することができる。
【０１０６】
図８のフローチャートに示すように、本実施形態の印刷装置によれば、印刷装置が電源オンの時には、常に装着検出とＣＯ検出を実行し、カートリッジが全て装着されているか、カートリッジが正しく装着されているかの検出を行う。メモリーアクセス時には、ＶＨＯの印加を停止し、メモリーアクセス時のノイズを低減すると共に、万が一、装着検出端子ＤＴ１、ＤＴ２とメモリー端子が短絡してもＶＨＯがメモリー端子に印加されることを防止する。
【０１０７】
メモリー非アクセス時には、メモリー端子を高インピーダンス状態とすることで、装着検出端子ＤＴ１、ＤＴ２と短絡検出端子ＣＯ１、ＣＯ２が短絡すれば、メモリー端子も装着検出端子ＤＴ１、ＤＴ２と短絡している可能性があるとしてＶＨＯの印加を停止し、記憶装置２０３にＶＨＯが印加される可能性を低くすることができる。その結果、装着検出を実行しつつ、信頼性の高いメモリーアクセスを実現することなどができる。
【０１０８】
なお、詳細は省略するが、インクカートリッジ交換時には、装着検出とカートリッジアウト検出は、常に実行されているが、交換時にインクカートリッジのメモリー端子と印刷装置のＶＨＯを供給する端子が誤って接触する恐れがあるため、主制御部４００の指示により制御部３００はメモリーの各端子（ＲＳＴ、ＳＣＫ、ＳＤＡ、ＶＤＤ、ＶＳＳ）を接地レベルに設定することで高電圧でのカートリッジ検出時のメモリーの保護を行う。
【０１０９】
図９（Ａ）〜図９（Ｄ）に、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢの詳細な構成例を示す。図９（Ａ）はＯＢ１、ＯＢ２、図９（Ｂ）はＯＢ４、図９（Ｃ）はＯＢ３、図９（Ｄ）はＩＯＢの各構成例である。なお、本実施形態の出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢは図９（Ａ）〜図９（Ｄ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１０】
図９（Ａ）に示すように、出力回路ＯＢ１、ＯＢ２は、Ｐ型トランジスターＴＰ１、ＴＰ２及びＮ型トランジスターＴＮ１、ＴＮ２、ＴＮ３を含む。ＴＰ１、ＴＮ１は、静電気放電（ＥＳＤ）による素子破壊（静電破壊）を防止するためのものである。ＴＰ２、ＴＮ２は、制御信号Ｓ１、Ｓ２によりそれぞれ制御され、端子ＣＳＣＫ（又はＣＲＳＴ）をＨレベル、Ｌレベル、又は高インピーダンス状態に設定する。具体的には、Ｓ１、Ｓ２が共にＬレベルである場合には端子ＣＳＣＫ（ＣＲＳＴ）はＨレベルに設定され、Ｓ１、Ｓ２が共にＨレベルである場合にはＬレベルに設定され、Ｓ１がＨレベルでＳ２がＬレベルである場合は高インピーダンス状態に設定される。ＴＮ３は制御信号Ｓ３により制御され、正常時にはＳ３はＬレベルであるが、例えば高電圧が検出されるなどの異常時にはＳ３がＨレベルになり、端子ＣＳＣＫ（ＣＲＳＴ）をＬレベルに引き下げるための増幅用バッファーとして動作する。
【０１１１】
図９（Ｂ）に示すように、出力回路ＯＢ４は、制御信号Ｓ４により制御されるＰ型トランジスターＴＰ４及びＮ型トランジスターＴＮ４を含む。制御信号Ｓ４がＨレベルである場合には端子ＣＶＳＳはＶＳＳレベル（接地レベル）に設定され、Ｓ４がＬレベルである場合には高インピーダンス状態に設定される。ＴＰ４は静電破壊防止用素子であり、またＴＮ４は静電破壊防止用素子としても動作する。
【０１１２】
図９（Ｃ）に示すように、出力回路ＯＢ３は、制御信号Ｓ５により制御されるＰ型トランジスターＴＰ５及び制御信号Ｓ６により制御されるＮ型トランジスターＴＮ５を含む。制御信号Ｓ５、Ｓ６が共にＬレベルである場合には端子ＣＶＤＤはＶＤＤレベルに設定され、Ｓ５、Ｓ６が共にＨレベルである場合には端子ＣＶＤＤはＶＳＳレベルに設定される。またＳ５がＨレベルでＳ６がＬレベルである場合は高インピーダンス状態に設定される。なお、ＴＰ５、ＴＮ５は静電破壊防止用素子としても動作する。
【０１１３】
図９（Ｄ）に示すように、入出力回路ＩＯＢは、Ｐ型トランジスターＴＰ６、ＴＰ７、ＴＰ１１及びＮ型トランジスターＴＮ６、ＴＮ７、ＴＮ８、ＴＮ１１を含む。ＴＰ６、ＴＮ６は静電破壊防止用素子である。ＴＰ７、ＴＮ７は制御信号Ｓ７、Ｓ８によりそれぞれ制御される。具体的には、Ｓ７、Ｓ８が共にＬレベルである場合には端子ＣＳＤＡはＨレベルに設定され、Ｓ７、Ｓ８が共にＨレベルである場合にはＬレベルに設定され、Ｓ７がＨレベルでＳ８がＬレベルである場合は高インピーダンス状態に設定される。また、ＴＰ１１及びＴＮ１１はトランスミッションゲート（アナログスイッチ）を構成し、制御信号Ｓ１１、Ｓ１２によりオン・オフされる。具体的には、端子ＣＳＤＡが出力端子として用いられる場合には、Ｓ１１がＨレベル、Ｓ１２がＬレベルに設定されてトランスミッションゲートがオフ状態となる。一方、端子ＣＳＤＡが入力端子として用いられる場合には、Ｓ１１がＬレベル、Ｓ１２がＨレベルに設定されてトランスミッションゲートがオン状態となり、端子ＣＳＤＡに入力されたデータ信号がトランスミッションゲートを通過することができる。
【０１１４】
このように図９（Ａ）〜図９（Ｄ）の出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢにより、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡを装着検出時には高インピーダンス状態に設定し、メモリーへのアクセス前にはＶＳＳレベル（広義には一定の電圧レベル）に設定することができる。なお、制御信号Ｓ１〜Ｓ９、Ｓ１１、Ｓ１２は、上述した装着検出及びメモリーアクセスのフロー（図８）に従って、制御部３００により生成される。
【０１１５】
図１０に、短絡検出部３１０及び電圧印加部３２０の詳細な構成例を示す。短絡検出部３１０は、コンパレーターＣＭＰ及び抵抗素子ＲＳを含む。また、電圧印加部３２０は、Ｐ型トランジスターＴＰを含む。なお、本実施形態の短絡検出部３１０及び電圧印加部３２０は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１６】
上述したように、短絡の発生などにより、短絡検出端子ＣＯ１、ＣＯ２に異常な電圧が印加されているときには、検出ノードＮＤには、接地電圧（低電位側電源電圧）ＶＳＳ（例えば０Ｖ）より高い電圧が生じる。検出ノードＮＤの電圧は、コンパレーターＣＭＰの一方の入力端子（＋）に印加される。また、コンパレーターＣＭＰの他方の入力端子（−）には、参照電圧ＶＲＥＦが印加される。
【０１１７】
コンパレーターＣＭＰは、入力端子（＋）の電圧が参照電圧ＶＲＥＦより低い場合には、短絡検出信号ＶＳＨＴとしてＬレベル（低電位レベル）を出力し、入力端子（＋）の電圧が参照電圧ＶＲＥＦより高い場合には、短絡検出信号ＶＳＨＴとしてＨレベル（高電位レベル）を出力する。従って、短絡が発生している場合には、検出ノードＮＤの電圧が参照電圧ＶＲＥＦより高くなることで、短絡検出信号ＶＳＨＴはＨレベルに設定される。参照電圧ＶＲＥＦは、短絡が生じた場合に、記憶装置２０３などが破壊されない電圧値に設定される。
【０１１８】
高電圧制御部３６０は、短絡検出部３１０が短絡を検出した場合、即ち、短絡検出信号ＶＳＨＴがＬレベルからＨレベルに変化した場合に、制御信号ＶＣＮＴをＬレベルからＨレベルに変化させる。
【０１１９】
電圧印加部３２０のＰ型トランジスターＴＰは、ソースが高電圧電源ノードＶＨＶに接続され、ゲートには高電圧制御部３６０からの制御信号ＶＣＮＴが入力する。制御信号ＶＣＮＴがＬレベルの場合にはトランジスターＴＰがオン状態であるから、ドレインから装着検出用電圧ＶＨＯが出力される。一方、制御信号ＶＣＮＴがＨレベルの場合、即ち短絡が検出された場合にはトランジスターＴＰがオフ状態になるから、高電圧の供給が遮断される。従って、短絡検出部３１０が短絡を検出した場合には、高電圧制御部３６０からの制御信号ＶＣＮＴがＨレベルに設定され、トランジスターＴＰがオフ状態になり、その結果、装着検出用電圧ＶＨＯの供給は停止される。
【０１２０】
装着検出用電圧ＶＨＯの供給が停止されると、印刷材収容体１００の第１の装着検出端子ＤＴ１には高電圧が印加されなくなるから、端子ＤＴ１と端子ＣＯ１の短絡により検出ノードＮＤの電圧が高くなっていたときには検出ノードＮＤの電圧はＬレベルに降下する。この場合には、短絡検出信号ＶＳＨＴは再びＬレベルに変化するが、高電圧制御部３６０は制御信号ＶＣＮＴをＨレベルに保持し続ける。このようにすることで、端子間の短絡が発生した場合に、短絡を検出して、高電圧の供給を停止することができる。
【０１２１】
３．装着検出の手法
図１１（Ａ）、図１１（Ｂ）は、本実施形態の印刷装置におけるインクカートリッジ（印刷材収容体）の装着検出の手法を説明する図である。図１１（Ａ）では、印刷装置のカートリッジ装着部１１００に装着可能なカートリッジＩＣ１〜ＩＣ４が全て装着された状態を示している。４つのカートリッジＩＣ１〜ＩＣ４の装着検出用抵抗素子ＲＤの抵抗値は、同一の値Ｒに設定されている。各カートリッジの装着検出用抵抗素子ＲＤとそれぞれ直列接続される抵抗素子ＲＢ１〜ＲＢ４が設けられている。これらの抵抗素子ＲＢ１〜ＲＢ４の抵抗値は、互いに異なる値に設定されている。具体的には、これらの抵抗素子ＲＢ１〜ＲＢ４のうち、ｎ番目（ｎ＝１〜４）のカートリッジＩＣｎに対応づけられた抵抗素子ＲＢｎの抵抗値は、（２ｎ−１）Ｒ（Ｒは一定値）に設定されている。この結果、ｎ番目のカートリッジ内の装着検出用抵抗素子ＲＤと、抵抗素子ＲＢｎとの直列接続によって、２ｎＲの抵抗値を有する抵抗が形成される。ｎ番目（ｎ＝１〜Ｎ）のカートリッジに対する２ｎＲの抵抗は、装着検出部３３０に対して互いに並列に接続される。なお、以下では、装着検出用抵抗素子ＲＤと抵抗素子ＲＢ１〜ＲＢ４との直列接続により形成される合成抵抗７０１〜７０４を単に「抵抗」とも呼ぶ。
【０１２２】
装着検出部３３０で検出される検出電流ＩＤＥＴは、装着検出部３３０のバイアス電圧をＶＲＥＦとすると、これらの４つの抵抗７０１〜７０４の合成抵抗値Ｒｃで電圧（ＶＨＯ−ＶＲＥＦ）を除した値（ＶＨＯ−ＶＲＥＦ）／Ｒｃである。ここで、カートリッジの個数をＮとしたとき、Ｎ個のカートリッジが全て装着されている場合には、検出電流ＩＤＥＴは以下の式で与えられる。
【０１２３】
【数１】
【０１２４】
【数２】
１つ以上のカートリッジが未装着であれば、これに応じて合成抵抗値Ｒｃが上昇し、検出電流ＩＤＥＴは低下する。
【０１２５】
図１１（Ｂ）は、カートリッジＩＣ１〜ＩＣ４の装着状態と、検出電流ＩＤＥＴとの関係を示している。図の横軸は、１６種類の装着状態を示しており、縦軸はこれらの装着状態における検出電流ＩＤＥＴの値を示している。１６種類の装着状態は、４つのカートリッジＩＣ１〜ＩＣ４から任意に１〜４個を選択することによって得られる１６個の組み合わせに対応している。なお、これらの個々の組み合わせを「サブセット」とも呼ぶ。検出電流ＩＤＥＴは、これらの１６種類の装着状態を一意に識別可能な電流値となる。換言すれば、４つのカートリッジＩＣ１〜ＩＣ４に対応づけられた４つの抵抗７０１〜７０４の個々の抵抗値は、４つのカートリッジが取り得る１６種類の装着状態が、互いに異なる合成抵抗値Ｒｃを与えるように設定されている。
【０１２６】
４つのカートリッジＩＣ１〜ＩＣ４が全て装着状態にあれば、検出電流ＩＤＥＴはその最大値Ｉｍａｘとなる。一方、最も抵抗値の大きな抵抗７０４に対応づけられたカートリッジＩＣ４のみが未装着の状態では、検出電流ＩＤＥＴは最大値Ｉｍａｘの０．９３倍となる。従って、検出電流ＩＤＥＴが、これらの２つの電流値の間の値として予め設定されたしきい値電流Ｉｔｈｍａｘ以上であるか否かを調べれば、４つのカートリッジＩＣ１〜ＩＣ４が全て装着されているか否かを検出することが可能である。なお、装着検出のために、通常のロジック回路の電源電圧（約３．３Ｖ）よりも高い電圧ＶＨＯを使用する理由は、検出電流ＩＤＥＴのダイナミックレンジを広くとることによって、検出精度を高めるためである。
【０１２７】
装着検出部３３０は、検出電流ＩＤＥＴをデジタル検出信号ＳＩＤＥＴに変換して、ＣＰＵ４１０（図６）にそのデジタル検出信号ＳＩＤＥＴを送信する。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴの値から、１６種類の装着状態のいずれであるかを判定することが可能である。１つ以上のカートリッジが未装着であると判定された場合には、ＣＰＵ４１０は、表示部４３０にその未装着状態を示す情報（文字や画像）を表示してユーザーに通知する。
【０１２８】
上述したカートリッジの装着検出処理は、Ｎ個のカートリッジに関する２Ｎ種類の装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを利用している。ここで、抵抗７０１〜７０４の抵抗値の許容誤差をεと仮定する。また、全カートリッジＩＣ１〜ＩＣ４が装着された状態の第１の合成抵抗値をＲｃ１とし、４番目のカートリッジＩＣ４のみが非装着である状態の第２の合成抵抗値をＲｃ２とすると、Ｒｃ１＜Ｒｃ２が成立する（図１１（Ｂ））。この関係Ｒｃ１＜Ｒｃ２は、各抵抗７０１〜７０４の抵抗値が許容誤差±εの範囲内で変動する場合にも成立することが好ましい。このとき、最悪条件は、許容誤差±εを考慮した場合に、第１の合成抵抗値Ｒｃ１がその最大値Ｒｃ１ｍａｘを取り、第２の合成抵抗値Ｒｃ２がその最小値Ｒｃ２ｍｉｎを取る場合である。これらの合成抵抗値Ｒｃ１ｍａｘ、Ｒｃ２ｍｉｎを識別できるようにするためには、Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎという条件が満足されていれば良い。この条件Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎから、以下の式が導かれる。
【０１２９】
【数３】
すなわち、許容誤差±εが（３）式を満足すれば、常にＮ個のカートリッジの装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを保証することができる。但し、実際の設計上の抵抗値の許容誤差は、（３）式の右辺の値よりも小さな値に設定することが好ましい。また、上述のような検討を行わずに、抵抗７０１〜７０４の抵抗値の許容誤差を十分に小さな値（例えば１％以下の値）に設定するようにしてもよい。
【０１３０】
図１２は、本実施形態の印刷装置の装着検出部３３０の詳細な構成例である。装着検出部３３０は、電流−電圧変換部７１０と、電圧比較部７２０と、比較結果記億部７３０と、電圧補正部７４０とを含む。なお、本実施形態の装着検出部３３０は図１２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１３１】
電流−電圧変換部７１０は、オペアンプ７１２と帰還抵抗Ｒ１１とで構成される反転増幅回路である。オペアンプ７１２の出力電圧ＶＤＥＴは、以下の式で与えられる。
【０１３２】
【数４】
ここで、ＶＨＯは電圧印加部３２０（図６）の出力電圧、Ｒｃは４つの抵抗７０１〜７０４（図１１（Ａ））の合成抵抗である。この出力電圧ＶＤＥＴは、検出電流ＩＤＥＴに対応する電圧値を有する。
【０１３３】
なお、（４）式で与えられる電圧ＶＤＥＴは、検出電流ＩＤＥＴによる電圧（ＩＤＥＴ・Ｒ１１）を反転した値を示す。そこで、電流−電圧変換部７１０に反転増幅器を追加し、この追加の反転増幅器で電圧ＶＤＥＴを反転した電圧を、電流−電圧変換部７１０の出力電圧として出力してもよい。この追加の反転増幅器の増幅率の絶対値は、１とすることが好ましい。
【０１３４】
電圧比較部７２０は、しきい値電圧生成部７２２とコンパレーター７２４（オペアンプ）と切換制御部７２６とを有している。しきい値電圧生成部７２２は、参照電圧ＶＲＥＦを複数の抵抗Ｒ１〜Ｒｍで分圧して得られる複数のしきい値電圧Ｖｔｈ（ｊ）の一つを、切換スイッチ７２３で選択して出力する。これらの複数のしきい値電圧Ｖｔｈ（ｊ）は、図１１（Ｂ）に示した１６種類の装着状態における検出電流ＩＤＥＴの値を識別するしきい値に相当する。コンパレーター７２４は、電流−電圧変換部７１０の出力電圧ＶＤＥＴと、しきい値電圧生成部７２２から出力されるしきい値電圧Ｖｔｈ（ｊ）とを比較して、２値の比較結果を出力する。
【０１３５】
切換制御部７２６は、出力電圧ＶＤＥＴとしきい値電圧Ｖｔｈ（ｊ）との比較結果に基づいて、次にしきい値電圧生成部７２２から出力すべき電圧値Ｖｔｈ（ｊ）を切り換える制御を行う。
【０１３６】
比較結果記億部７３０は、電圧比較部７２０から出力される２値の比較結果に基づいて、ビットレジスター７３４内の適切なビット位置にフラグを立てる（例えば１を書き込む）。この切換スイッチ７３２の切り換えタイミングは、切換制御部７２６から指定される。ビットレジスター７３４は、印刷装置に装着可能な個々のカートリッジの装着の有無を示すＮ個（ここではＮ＝４）のカートリッジ検出ビットと、異常な電流値が検出されたことを示す異常フラグビットとを有している。異常フラグビットは、全てのカートリッジが装着されている状態での電流値Ｉｍａｘ（図１１（Ｂ））に比べて有意に大きな電流が流れている場合にＨレベルとなる。但し、異常フラグビットは省略可能である。ビットレジスター７３４に格納された複数のビット値は、デジタル検出信号ＳＩＤＥＴ（検出電流信号）として主制御部４００のＣＰＵ４１０（図６）に送信される。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴのビット値から、個々のカートリッジが装着されているか否かを判定する。前述したように、デジタル検出信号ＳＩＤＥＴの４つのビット値は、個々のカートリッジが装着されているか否かを示している。従って、ＣＰＵ４１０は、デジタル検出信号ＳＩＤＥＴの個々のビット値から、個々のカートリッジが装着されているか否かを直ちに判定することが可能である。
【０１３７】
電圧比較部７２０と比較結果記億部７３０の両者は、いわゆるＡ−Ｄ変換部を構成している。Ａ−Ｄ変換部としては、図１２に示した電圧比較部７２０と比較結果記億部７３０の代わりに、周知の他の種々の構成を採用することが可能である。
【０１３８】
電圧補正部７４０は、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）を、装着検出用電圧ＶＨＯの変動に追従して補正するための回路である。電圧補正部７４０は、オペアンプ７４２と２つの抵抗Ｒ２１、Ｒ２２とを含む反転増幅回路として構成されている。オペアンプ７４２の反転入力端子には、入力抵抗Ｒ２２を介して電圧印加部３２０の出力電圧ＶＨＯが入力されており、非反転入力端子には参照電圧ＶＲＥＦが入力されている。このとき、オペアンプ７４２の出力電圧ＡＧＮＤは以下の式で与えられる。
【０１３９】
【数５】
この電圧ＡＧＮＤは、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤとして使用される。例えば、ＶＲＥＦ＝２．４Ｖ、ＶＨＯ＝４２Ｖ、Ｒ２１＝２０ｋΩ、Ｒ２２＝４００ｋΩとすれば、ＡＧＮＤ＝０．４２Ｖとなる。上述した（４）式と、（５）式とを比較すれば理解できるように、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤは、検出電圧値ＶＤＥＴと同様に、電圧印加部３２０の出力電圧ＶＨＯの値に応じて変化する。これらの２つの電圧ＡＧＮＤ、ＶＤＥＴの差異は、抵抗比Ｒ２１／Ｒ２２、Ｒ１１／Ｒｃの差から生じている。このような電圧補正部７４０を使用すれば、電源電圧ＶＨＶが何らかの原因で変動しても、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）が、電源電圧ＶＨＶの変動に追従して変化する。この結果、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）の両方が、電源電圧ＶＨＶの変動に追従して変化するので、電圧比較部７２０において正確な装着状態を表す比較結果を得ることができる。特に、抵抗比Ｒ２１／Ｒ２２と抵抗比Ｒ１１／Ｒｃ１（Ｒｃ１は全カートリッジ装着時の合成抵抗値）の値を等しく設定すれば、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）を、電源電圧ＶＨＶの変動に対してほぼ同じ変化幅で変化するように正確に追従させることが可能である。但し、電圧補正部７４０は省略してもよい。
【０１４０】
以上説明したように、本実施形態の印刷装置によれば、複数のインクカートリッジを用いる場合において、インクミスト等により回路基板の端辺側にある印刷材収容体に端子間の短絡が発生した場合でも、他の印刷材収容体の記憶装置などに高電圧が印加されることを防止できる。さらにこの装着検出時において、インクカートリッジの端子間で短絡が発生している場合に、その短絡を検出して装着検出用の高電圧の供給を停止することができる。また、記憶装置へのアクセス時に高電圧の印加を停止することができるから、ノイズの発生を抑えることができる。その結果、インクカートリッジの装着検出を確実で安全に行うことができる。
【０１４１】
なお、制御部３００により実行される制御、例えば装着検出、ＣＯ検出、短絡検出、高電圧の遮断などに必要な制御は、主制御部４００が実行してもよい。
【０１４２】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷装置用回路基板の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４３】
１００ インクカートリッジ（印刷材収容体）、２００ 基板、２０１ ボス溝、
２０２ ボス穴、２０３ 記憶装置、３００ 制御部、３１０ 短絡検出部、
３２０ 電圧印加部、３３０ 装着検出部、３４０ ＣＯ検出部、
３５０ 通信処理部、３６０ 高電圧制御部、４００ 主制御部、４１０ ＣＰＵ、
４２０ メモリー、４３０ 表示部、４４１ 低電圧電源、４４２ 高電圧電源、
４５０ 回路基板、
ＴＧ１〜ＴＧ６ 第１〜第６の端子群、ＭＢＳ バス、
ＣＯ１、ＣＯ２ 第１、第２の短絡検出端子、
ＤＴ１、ＤＴ２ 第１、第２の装着検出端子、ＲＳＴ リセット端子、
ＳＣＫ クロック端子、ＳＤＡ データ端子、ＶＤＤ 電源端子、
ＶＳＳ 接地端子、ＮＤ 検出ノード
【技術分野】
【０００１】
本発明は、印刷装置及び印刷装置用回路基板等に関する。
【背景技術】
【０００２】
印刷材収容体（インクカートリッジ等）の種類、印刷材収容体に収容される印刷材の量のレベルを検出する検出回路を有する印刷装置において、検出に使用される高電圧回路と、印刷材収容体に備えられた記憶装置や印刷装置の他の回路との短絡による印刷材収容体及び印刷装置の不具合を防止又は抑制する技術は、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１９６６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の幾つかの態様によれば、確実で安全な印刷材収容体の装着検出を効率的に行うことができる印刷装置及び印刷装置用回路基板等を提供できる。
【課題を解決するための手段】
【０００５】
本発明の一態様は、印刷材情報を記憶する記憶装置と複数の記憶装置用端子とをそれぞれ有する第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体と、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子に接続され、前記記憶装置に対してデータの読み出し又は書き込みの制御を行う制御部とを含み、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の印刷材収容体〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の前記複数の記憶装置用端子は、バスにより前記制御部と共通接続され、前記第１の印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続され、前記第ｎの印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続される印刷装置に関係する。
【０００６】
本発明の一態様によれば、第１、第ｎの印刷材収容体の記憶装置用端子は、他の印刷材収容体と分離されて制御部と接続されるから、第１、第ｎの印刷材収容体の記憶装置用端子に短絡などの不具合が生じた場合に、他の印刷材収容体の記憶装置に影響を与えることを防止できる。また、第ｉ〜第ｊの印刷材収容体の記憶装置用端子は、バスにより制御部と共通接続されるから、制御部の回路構成等を簡素にすることができる。その結果、印刷材収容体の装着検出を確実で安全に且つ効率的に行うこと、さらに短絡発生時に記憶装置を確実に保護することなどが可能になる。
【０００７】
また本発明の一態様では、前記制御部が実装され、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子が接続される第１の端子群〜第ｎの端子群と、前記バスのバス配線とを有する回路基板を含み、前記第１の端子群は、前記回路基板の第１の端辺側に配置され、前記第ｎの端子群は、前記回路基板の前記第１の端辺に対向する第２の端辺側に配置されてもよい。
【０００８】
このようにすれば、第１、第ｎの印刷材収容体は、回路基板の第１、第２の端辺側に配置される端子群に接続されるから、回路基板の端辺側に装着される印刷材収容体の記憶装置用端子に短絡などの不具合が生じた場合に、他の印刷材収容体の記憶装置に影響を与えることを防止できる。
【０００９】
また本発明の一態様では、前記第ｉの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第２の印刷材収容体であり、前記第ｊの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｎ−１の印刷材収容体であってもよい。
【００１０】
このようにすれば、ｎ個の印刷材収容体のうち、回路基板の端辺側に装着される２個の印刷材収容体を除くｎ−２個の印刷材収容体については、各々の記憶装置用端子をバスにより制御部と共通接続することができるから、制御部の回路構成等を簡素にすることができる。
【００１１】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、クロック端子、データ端子、第１の電源端子及び第２の電源端子をそれぞれ有し、前記クロック端子、前記データ端子、前記第１の電源端子及び前記第２の電源端子は、それぞれ前記バスにより前記制御部と共通接続されてもよい。
【００１２】
このようにすれば、第ｉ〜第ｊの印刷材収容体のクロック端子、データ端子、第１の電源端子及び第２の電源端子をバスにより制御部と共通接続することができる。
【００１３】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、それぞれリセット端子をさらに有してもよい。
【００１４】
このようにすれば、第ｉ〜第ｊの印刷材収容体のリセット端子、クロック端子、データ端子、第１の電源端子及び第２の電源端子をバスにより制御部と共通接続することができる。
【００１５】
また本発明の一態様では、前記制御部は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する装着検出部を有し、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体は、装着検出端子をそれぞれ有し、前記装着検出端子は、前記制御部に共通接続されてもよい。
【００１６】
このようにすれば、制御部は第１〜第ｎの印刷材収容体の装着を検出することができる。また、第ｉ〜第ｊの印刷材収容体の装着検出端子を制御部に共通接続することができるから、装着検出部の回路構成を簡素にすることなどができる。
【００１７】
また本発明の一態様では、前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体のうちの、第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数）の印刷材収容体の前記装着検出端子と第ｋ＋２の印刷材収容体の前記装着検出端子とは、前記制御部に共通接続されてもよい。
【００１８】
このようにすれば、第ｉ〜第ｊの印刷材収容体のうちから１つおきに配置される２個の印刷材収容体について、それぞれの装着検出端子を制御部に共通接続することができる。
【００１９】
また本発明の一態様では、前記制御部は、前記装着検出部が前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する際に、前記複数の記憶装置用端子を高インピーダンス状態に設定してもよい。
【００２０】
このようにすれば、印刷材収容体の装着を検出する際に、装着検出用電圧が印加される装着検出端子と記憶装置用端子とが短絡している場合であっても、記憶装置に装着検出用電圧が印加されることを防止できる。
【００２１】
本発明の他の態様は、第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体が接続される第１の端子群〜第ｎの端子群と、前記第１の端子群〜前記第ｎの端子群のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の端子群〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の端子群を制御部に共通接続するバス配線とを含み、前記第１の端子群は、前記バス配線と分離されて前記制御部と接続され、前記第ｎの端子群は、前記バス配線と分離されて前記制御部と接続される印刷装置用回路基板に関係する。
【００２２】
本発明の他の態様によれば、第１、第ｎの端子群は、バス配線と分離されて制御部とそれぞれ接続されるから、第１、第ｎの端子群の端子に短絡などの不具合が生じた場合であっても、他の端子群に影響を与えることを防止できる。
【００２３】
また本発明の他の態様では、前記第１の端子群〜前記第ｎの端子群は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体が有する記憶装置にアクセスするための複数の記憶装置用端子をそれぞれ有してもよい。
【００２４】
このようにすれば、制御部は、第１〜第ｎの端子群を介して第１〜第ｎの印刷材収容体の記憶装置にアクセスすることができる。
【００２５】
また本発明の他の態様では、前記第１の端子群〜前記第ｎの端子群は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出するための装着検出端子をそれぞれ有してもよい。
【００２６】
このようにすれば、制御部は、第１〜第ｎの端子群を介して第１〜第ｎの印刷材収容体の装着を検出することができる。
【図面の簡単な説明】
【００２７】
【図１】印刷装置の構成例を示す斜視図。
【図２】図２（Ａ）、図２（Ｂ）は、印刷材収容体の外観を示す斜視図。
【図３】図３（Ａ）、図３（Ｂ）は、基板の構成例。
【図４】印刷材収容体及び回路基板等の第１の構成例。
【図５】印刷材収容体及び回路基板等の第２の構成例。
【図６】印刷装置の電気的構成の基本的な構成例。
【図７】短絡検出及び装着検出に関係する回路の構成例。
【図８】装着検出及びメモリーアクセスのフローチャート。
【図９】図９（Ａ）〜図９（Ｄ）は、出力回路及び入出力回路の詳細な構成例。
【図１０】短絡検出部及び電圧印加部の詳細な構成例。
【図１１】図１１（Ａ）、図１１（Ｂ）は、印刷材収容体の装着検出の手法を説明する図。
【図１２】装着検出部の詳細な構成例。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２９】
１．印刷装置
図１は、本実施形態における印刷装置の構成例を示す斜視図である。印刷装置１０００は、インクカートリッジ（印刷材収容体）が装着されるカートリッジ装着部１１００と、回動自在なカバー１２００と、操作部１３００とを有する。カートリッジ装着部１１００を「カートリッジホルダー」又は単に「ホルダー」とも呼ぶ。図１に示す例では、カートリッジ装着部１１００には、４つのインクカートリッジが独立に装着可能であり、例えば、ブラック、イエロー、マゼンタ、シアンの４種類のインクカートリッジ（印刷材収容体）１００が装着される。カバー１２００は省略可能である。操作部１３００は、ユーザーが各種の指示や設定を行うための入力装置であり、また、ユーザーに各種の通知を行うための表示部を備えている。
【００３０】
図２（Ａ）、図２（Ｂ）は、インクカートリッジ１００の外観を示す斜視図である。図２（Ａ）、図２（Ｂ）におけるＸＹＺ軸は、図１のＸＹＺ軸に対応している。なお、インクカートリッジを単に「カートリッジ」とも呼ぶ。このカートリッジ１００は、扁平な略直方体の外観形状を有しており、３方向の寸法Ｌ１、Ｌ２、Ｌ３のうちで、長さＬ１（挿入方向のサイズ）が最も大きく、幅Ｌ２が最も小さく、高さＬ３が長さＬ１と幅Ｌ２の中間である。
【００３１】
カートリッジ１００は、先端面（第１の面）Ｓｆと、後端面（第２の面）Ｓｒと、天井面（第３の面）Ｓｔと、底面（第４の面）Ｓｂと、２つの側面（第５及び第６の面）Ｓｃ、Ｓｄとを備えている。カートリッジ１００の内部には、可撓性材料で形成されたインク収容室１２０（「インク収容袋」とも呼ぶ）が設けられている。先端面Ｓｆは、２つの位置決め穴１３１，１３２と、インク供給口１１０とを有している。天井面ｓｔには、基板２００が設けられている。基板２００には、インクに関する情報を格納するための不揮発性の記憶素子が搭載されている。第１の側面Ｓｃと第２の側面Ｓｄは互いに対向しており、また、先端面Ｓｆ、天井面Ｓｔ、後端面Ｓｒ、及び、底面Ｓｂと直交する。第２の側面Ｓｄと先端面Ｓｆが交わる位置には、凹凸嵌合部１３４が配置されている。
【００３２】
図３（Ａ）は、本実施形態における基板２００の構成を示している。基板２００の表面は、カートリッジ１００に基板２００が装着されたときに外側に露出している面である。図３（Ｂ）は、基板２００の側面から見た図を示している。基板２００の上端部には、ボス溝２０１が形成され、基板２００の下端部には、ボス穴２０２が形成されている。
【００３３】
図３（Ａ）における矢印ＳＤは、カートリッジ装着部１１００へのカートリッジ１００の装着方向を示している。この装着方向ＳＤは、図２に示すカートリッジの装着方向（Ｘ方向）と一致する。基板２００は、裏面に記憶装置２０３を有しており、表面には９つの端子からなる端子群が設けられている。図示を省略するが、基板２００の表面と裏面には、端子と記憶装置２０３を接続するための配線やその他の配線、基板表面の配線と基板の裏面の配線を電気的に接続するためのスルーホールが配置されている。記憶装置２０３は、カートリッジ１００に関する情報や、カートリッジ１００に収容されているインクに関する情報（例えばインク量情報、インク残量、インク消費量）を格納する。これらの端子は、略矩形状に形成され、装着方向ＳＤと略垂直な列を２列形成するように配置されている。
【００３４】
基板２００には、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＳＤＡ、ＶＤＤ、ＶＳＳと、第１の装着検出端子ＤＴ１と、第２の装着検出端子ＤＴ２と、第１の短絡検出端子ＣＯ１と、第２の短絡検出端子ＣＯ２とが設けられる。
【００３５】
２つの列のうち、装着方向ＳＤの手前側の例（図３（Ａ）における上側に位置する列）を上側列Ａ１（第１列）と呼び、装着方向ＳＤの奥側の列（図３（Ａ）における下側に位置する列）を下側列Ａ２（第２列）と呼ぶ。なお、これらの列Ａ１、Ａ２は、複数の端子の接触部ｃｐによって形成される列であると考えることも可能である。複数の端子の接触部ｃｐは、カートリッジが印刷装置に装着されたときに、印刷装置側回路基板と回路基板２００を接続するためにホルダー内部に設けられたコネクターが複数の端子と接触する部分である。
【００３６】
上側列Ａ１を形成する端子ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２と、下側列Ａ２を形成する端子ＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２は、それぞれ以下の機能（用途）を有する。
＜上側列Ａ１＞
（１）第１の短絡検出端子ＣＯ１
（２）リセット端子ＲＳＴ
（３）クロック端子ＳＣＫ
（４）第２の短絡検出端子ＣＯ２
＜下側列Ａ２＞
（５）第１の装着検出端子ＤＴ１
（６）第１の電源端子（電源端子）ＶＤＤ
（７）第２の電源端子（接地端子）ＶＳＳ
（８）データ端子ＳＤＡ
（９）第２の装着検出端子ＤＴ２
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、後述するように、インクカートリッジ１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、第１、第２の装着検出端子ＤＴ１、ＤＴ２との短絡を検出する際に使用されるものである。他の５つの端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、記憶装置２０３用の端子であり、「メモリー端子」とも呼ぶ。
【００３７】
各端子は、その中央部に、複数の装置側端子のうちの対応する端子と接触する接触部ｃｐを含んでいる。上側列Ａ１を形成する端子の各接触部ｃｐと、下側列Ａ２を形成する端子の各接触部ｃｐは、互い違いに配置され、いわゆる千鳥状の配置を構成している。また、上側列Ａ１を形成する端子と、下側列Ａ２を形成する端子も、互いの端子中心が装着方向ＳＤに並ばないように、互い違いに配置され、千鳥状の配置を構成している。
【００３８】
上側列Ａ１の第１、第２の短絡検出端子ＣＯ１、ＣＯ２の各接触部は、上側列Ａ１の両端部、すなわち、上側列Ａ１の最も外側にそれぞれ配置されている。また、下側列Ａ２の第１、第２の装着検出端子ＤＴ１、ＤＴ２の各接触部は、下側列Ａ２の両端部、すなわち、下側列Ａ２の最も外側に配置されている。メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの接触部は、９つの端子の全体が配置されている領域内の略中央に集合して配置されている。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２及び第１、第２の装着検出端子ＤＴ１、ＤＴ２の接触部は、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの集合の四隅に配置されている。
【００３９】
インクジェットプリンターなどの印刷装置においては、導電性のインク等が基板２００の端子側に付着する可能性がある。図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００４０】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００の装着を検出するための端子であるが、この装着検出の際には高電圧（例えば４２Ｖ）がＤＴ１、ＤＴ２に印加される。そのため、ＤＴ１又はＤＴ２が他の端子と導電性のインク等によって短絡している場合には、例えば記憶装置２０３などの回路に高電圧が印加され、回路が破壊されるおそれがある。
【００４１】
以下に説明するように、本実施形態の印刷装置によれば、導電性のインク等による端子間の短絡が生じた場合でも、装着検出時に装着検出端子ＤＴ１、ＤＴ２に印加される高電圧によって記憶装置２０３などの回路が破壊されることを防止できる。
【００４２】
図４に、本実施形態の印刷装置における印刷材収容体及び回路基板等の第１の構成例を示す。第１の構成例は、第１の印刷材収容体１００−１〜第４（広義には第ｎ（ｎは２以上の整数））の印刷材収容体１００−４、制御部３００及び回路基板４５０を含む。なお、本実施形態の印刷装置は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４３】
印刷材収容体１００−１〜１００−４は、印刷材情報を記憶する記憶装置２０３（２０３−１〜２０３−４）、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ、装着検出端子ＤＴ１、ＤＴ２及び短絡検出端子ＣＯ１、ＣＯ２をそれぞれ有する。ＤＴ１とＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。ＣＯ１、ＣＯ２は、印刷材収容体１００の内部で配線により電気的に接続されている。
【００４４】
制御部３００は、第１〜第４の印刷材収容体１００−１〜１００−４の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡに接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。
【００４５】
第１〜第４の印刷材収容体１００−１〜１００−４のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第３（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の印刷材収容体１００−２、１００−３の各々の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。第４（広義には第ｎ）の印刷材収容体１００−４の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。
【００４６】
回路基板４５０は印刷装置用回路基板であって、制御部３００が実装され、第１〜第４（広義には第ｎ）の端子群ＴＧ１〜ＴＧ４と、バスＭＢＳのバス配線とを有する。第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４が接続される。第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４が有する記憶装置２０３−１〜２０３−４にアクセスするための複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡをそれぞれ有する。また、第１〜第４の端子群ＴＧ１〜ＴＧ４は、第１〜第４の印刷材収容体１００−１〜１００−４の装着を検出するための装着検出端子ＤＴ１、ＤＴ２をそれぞれ有する。
【００４７】
第１の端子群ＴＧ１は、回路基板４５０の第１の端辺側に配置され、第４（広義には第ｎ）の端子群ＴＧ４は、回路基板４５０の第１の端辺に対向する第２の端辺側に配置される。第１〜第４（広義には第ｎ）の端子群ＴＧ１〜ＴＧ４のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第３（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の端子群ＴＧ２、ＴＧ３は、バスＭＢＳのバス配線により制御部３００に共通接続される。また、第１の端子群ＴＧ１は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。また、第４（広義には第ｎ）の端子群ＴＧ４は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。
【００４８】
図４に示すように、第１の構成例の印刷装置では、回路基板４５０の第１の端辺側に配置される第１の端子群ＴＧ１及び第１の端辺に対向する第２の端辺側に配置される第４の端子群ＴＧ４は、バスＭＢＳと分離されて制御部３００にそれぞれ接続される。即ち、第１、第４の印刷材収容体１００−１、１００−４の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、他の印刷材収容体１００−２、１００−３の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとは分離されて制御部３００に接続される。
【００４９】
インクジェット方式の印刷装置などでは、印刷ヘッドからインクが吐出される際にインクの一部が霧状（ミスト）になって空気中に放出される。このインクミストは、回路基板４５０の端辺側から回り込むから、端辺から離れた印刷材収容体１００−２、１００−３よりも端辺側にある印刷材収容体１００−１、１００−４の方がインクミストの付着による端子間の短絡が発生する可能性が大きい。
【００５０】
第１の構成例の印刷装置では、端辺側にある印刷材収容体１００−１、１００−４に短絡が発生した場合であっても、他の印刷材収容体１００−２、１００−３と分離されているから、制御部３００と他の印刷材収容体の記憶装置２０３−２、２０３−３との間の通信に影響を与えることを防止できる。また、装着検出の際に記憶装置２０３−２、２０３−３に高電圧が印加されることなどを防止できる。その結果、印刷材収容体１００−１〜１００−４の装着検出を確実で安全に行うことなどが可能になる。
【００５１】
図５に、本実施形態の印刷装置における印刷材収容体及び回路基板等の第２の構成例を示す。第２の構成例は、第１の印刷材収容体１００−１〜第６（広義には第ｎ（ｎは２以上の整数））の印刷材収容体１００−６、制御部３００及び回路基板４５０を含む。なお、本実施形態の印刷装置は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５２】
印刷材収容体１００−１〜１００−６は、印刷材情報を記憶する記憶装置２０３（２０３−１〜２０３−６）、複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡ、装着検出端子ＤＴ１、ＤＴ２及び短絡検出端子ＣＯ１、ＣＯ２をそれぞれ有する。ＤＴ１とＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。ＣＯ１、ＣＯ２は、印刷材収容体１００の内部で配線により電気的に接続されている。
【００５３】
制御部３００は、第１〜第６の印刷材収容体１００−１〜１００−６の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡに接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。
【００５４】
第１〜第６の印刷材収容体１００−１〜１００−６のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第５（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の印刷材収容体１００−２〜１００−５の各々の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳにより制御部３００と共通接続される。第１の印刷材収容体１００−１の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。第６（広義には第ｎ）の印刷材収容体１００−６の複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、バスＭＢＳと分離されて制御部３００と接続される。
【００５５】
第２（広義には第ｉ）〜第５（広義には第ｊ）の印刷材収容体１００−２〜１００−５の装着検出端子ＤＴ１、ＤＴ２は、制御部３００に共通接続される。具体的には、第２（広義には第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数））の印刷材収容体１００−２の装着検出端子ＤＴ１、ＤＴ２と第４（広義には第ｋ＋２）の印刷材収容体１００−２の装着検出端子ＤＴ１、ＤＴ２とは、制御部３００に共通接続される。また、第３の印刷材収容体１００−３の装着検出端子ＤＴ１、ＤＴ２と第５の印刷材収容体１００−５の装着検出端子ＤＴ１、ＤＴ２とは、制御部３００に共通接続される。
【００５６】
回路基板４５０は印刷装置用回路基板であって、制御部３００が実装され、第１〜第６（広義には第ｎ）の端子群ＴＧ１〜ＴＧ６と、バスＭＢＳのバス配線とを有する。第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６が接続される。第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６が有する記憶装置２０３−１〜２０３−６にアクセスするための複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡをそれぞれ有する。また、第１〜第６の端子群ＴＧ１〜ＴＧ６は、第１〜第６の印刷材収容体１００−１〜１００−６の装着を検出するための装着検出端子ＤＴ１、ＤＴ２をそれぞれ有する。
【００５７】
第１の端子群ＴＧ１は、回路基板４５０の第１の端辺側に配置され、第６（広義には第ｎ）の端子群ＴＧ６は、回路基板４５０の第１の端辺に対向する第２の端辺側に配置される。第１〜第６（広義には第ｎ）の端子群ＴＧ１〜ＴＧ６のうちの第２（広義には第ｉ（ｉは１＜ｉ＜ｎ−１である整数））〜第５（広義には第ｊ（ｊはｉ＜ｊ＜ｎである整数））の端子群ＴＧ２〜ＴＧ５は、バスＭＢＳのバス配線により制御部３００に共通接続される。また、第１の端子群ＴＧ１は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。また、第６（広義には第ｎ）の端子群ＴＧ６は、バスＭＢＳのバス配線と分離されて制御部３００と接続される。
【００５８】
上述した第１の構成例と同様に、第２の構成例の印刷装置では、回路基板４５０の第１の端辺側に配置される第１の端子群ＴＧ１及び第１の端辺に対向する第２の端辺側に配置される第６の端子群ＴＧ６は、バスＭＢＳと分離されて制御部３００にそれぞれ接続される。即ち、第１、第６の印刷材収容体１００−１、１００−６の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、他の印刷材収容体１００−２〜１００−５の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとは分離されて制御部３００に接続される。
【００５９】
このようにすることで、インクミスト等により端辺側にある印刷材収容体１００−１、１００−６に端子間の短絡が発生した場合であっても、他の印刷材収容体１００−２〜１００−５と分離されているから、制御部３００と記憶装置２０３−２〜２０３−５との間の通信に影響を与えることを防止できる。また、装着検出の際に記憶装置２０３−２〜２０３−５に高電圧が印加されることなどを防止できる。その結果、印刷材収容体１００−１〜１００−６の装着検出を確実で安全に行うことなどが可能になる。
【００６０】
また、端辺側にある印刷材収容体を除いた印刷材収容体１００−２〜１００−５については、バスＭＢＳにより制御部３００と共通接続されるから、制御部３００の回路構成等を簡素にすることができる。
【００６１】
さらに第２の構成例では、端辺側にある印刷材収容体１００−１、１００−６の装着検出端子ＤＴ１、ＤＴ２は、他の印刷材収容体１００−２〜１００−５の装着検出端子ＤＴ１、ＤＴ２とは分離されて制御部３００に接続される。こうすることで、端辺側にある印刷材収容体１００−１、１００−６の装着検出を確実に行うことができる。
【００６２】
２．回路の構成
図６に、本実施形態における印刷装置の電気的構成の基本的な構成例を示す。本構成例の印刷装置は、印刷材収容体（インクカートリッジ）１００、回路基板４５０、制御部３００、主制御部４００、低電圧電源４４１、高電圧電源４４２、表示部４３０を含む。制御部３００は、短絡検出部３１０、電圧印加部３２０、装着検出部３３０、ＣＯ（カートリッジアウト）検出部３４０及び通信処理部３５０を含む。なお、本実施形態の印刷装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６３】
図６では例として１個の印刷材収容体１００について示しているが、本構成例の印刷装置は複数の印刷材収容体１００を含むことができる。即ち、印刷装置は、印刷材情報を記憶する記憶装置２０３と複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡとをそれぞれ有する第１〜第ｎ（ｎは２以上の整数）の印刷材収容体１００−１〜１００−ｎを含む。また、第１〜第ｎの印刷材収容体１００−１〜１００−の複数の記憶装置用端子に接続され、記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う制御部３００をさらに含む。
【００６４】
回路基板４５０は、９個の端子を有する端子群及び端子群の各端子と制御部３００とを電気的に接続する複数の配線を含む。具体的には、端子群はリセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳ、データ端子ＣＳＤＡ、第１の装着検出端子ＣＤＴ１、第２の装着検出端子ＣＤＴ２、第１の短絡検出端子ＣＣＯ１、第２の短絡検出端子ＣＣＯ２を含む。回路基板４５０には、制御部３００が設けられる（実装される）。
【００６５】
制御部３００は、通信処理部３５０を含み、主制御部４００と共に記憶装置２０３に対してデータの読み出し又は書き込みの制御を行う。例えば、主制御部４００が記憶装置２０３に対するデータの書き込み又は読み出しの制御を行う場合に、通信処理部３５０は、書き込みデータ又は読み出しデータの通信の中継などを行う。また制御部３００は、装着検出部３３０、ＣＯ検出部３４０、短絡検出部３１０、電圧印加部３２０、高電圧制御部３６０を含み、装着検出、ＣＯ検出、短絡検出、高電圧の遮断などの処理を行う。制御部３００は、例えばＣＭＯＳトランジスターなどで構成されるロジック回路で実現することができ、１チップの集積回路装置であってもよい。
【００６６】
主制御部４００は、ＣＰＵ４１０と、メモリー４２０とを含み、印刷処理の制御を行う。また、制御部３００との間でバスＢＵＳを介して必要な通信を行う。図６に示す構成例では、制御部が主制御部４００と制御部３００とに分かれているが、１つの制御部として構成してもよい。
【００６７】
表示部４３０は、ユーザーに印刷装置１０００の動作状態やカートリッジの装着状態などの各種の通知を行うためのものである。表示部４３０は、例えば、図１の操作部１３００に設けられる。
【００６８】
低電圧電源４４１は、低電圧電源電圧（第１の電源電圧）ＶＤＤを生成する。第１の電源電圧ＶＤＤは、ロジック回路に用いられる通常の電源電圧（定格３．３Ｖ）である。高電圧電源４４２は、高電圧電源電圧（第２の電源電圧）ＶＨＶを生成する。第２の電源電圧ＶＨＶは、印刷ヘッドを駆動してインクを吐出させるために用いられる高い電圧（例えば定格４２Ｖ）であり、第１の装着検出端子ＤＴ１に印加される装着検出用電圧ＶＨＯを生成するためにも用いられる。これらの電圧ＶＤＤ、ＶＨＶは、制御部３００に供給され、また、必要に応じて他の回路にも供給される。具体的には、例えば高電圧電源電圧ＶＨＶは、高電圧電源４４２から制御部３００の電圧印加部３２０に供給され、電圧印加部３２０から出力される装着検出用電圧ＶＨＯがインクカートリッジ１００の第１の装着検出端子ＤＴ１及び装着検出部３３０に供給される。装着検出用電圧ＶＨＯは、記憶装置２０３に供給される高電位側電源電圧（例えば３．３Ｖ）よりも高い。
【００６９】
印刷材収容体１００の基板２００（図３）に設けられた９つの端子のうち、リセット端子ＲＳＴと、クロック端子ＳＣＫと、電源端子ＶＤＤと、データ端子ＳＤＡと、接地端子ＶＳＳとは、記憶装置２０３に電気的に接続されている。記憶装置２０３は、アドレス端子を持たず、クロック端子ＳＣＫから入力されるクロック信号のパルス数と、データ端子ＳＤＡから入力されるコマンドデータとに基づいてアクセスするメモリーセルが決定され、クロック信号に同期して、データ端子ＳＤＡよりデータを受信し、若しくは、データ端子ＳＤＡからデータを送信する不揮発性メモリーである。クロック端子ＳＣＫは、制御部３００から記憶装置２０３にクロック信号を供給するために用いられる。
【００７０】
電源端子ＶＤＤと接地端子ＶＳＳには、印刷装置１０００からの記憶装置２０３を駆動するための電源電圧（例えば３．３Ｖ）と接地電圧（０Ｖ）がそれぞれ供給されている。この記憶装置２０３を駆動するための電源電圧は、低電圧電源４４１をもとに制御部３００により生成され供給される。
【００７１】
データ端子ＳＤＡは、制御部３００と記憶装置２０３との間で、データ信号をやり取りするために用いられる。リセット端子ＲＳＴは、制御部３００から記憶装置２０３にリセット信号を供給するために用いられる。
【００７２】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。第１の装着検出端子ＤＴ１と第２の装着検出端子ＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。装着検出部３３０は、電圧印加部３２０から出力される装着検出用電圧ＶＨＯと、装着検出用抵抗素子ＲＤを流れる電流とに基づいて、印刷材収容体１００の装着を検出する。具体的には、電圧印加部３２０から出力される装着検出用電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加されることで、装着検出用抵抗素子ＲＤに電圧が印加されて電流が流れ、この電流を装着検出部３３０が検出することで、装着を検出する。この装着検出の方法については、後で詳細に説明する。
【００７３】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、印刷材収容体１００（具体的には、基板２００）の内部で、配線により電気的に接続されている。ＣＯ検出部３４０は、後述するように、ＣＯ１とＣＯ２との間の電気的導通を検出することで、ＣＯ１及びＣＯ２がカートリッジ装着部１１００の対応する端子にそれぞれ電気的に接触しているか否か、即ち、印刷材収容体１００が正しく装着されているか否かを検出することができる。もっとも、本実施形態の印刷装置では、第１、第２の装着検出端子ＤＴ１、ＤＴ２及び装着検出部３３０が設けられており、これらを用いることでインクカートリッジ１００の装着を検出することができるから、ＣＯ検出部３４０を省略することができる。ＣＯ検出部３４０を省略した場合、或いはＣＯ検出部３４０を用いた装着検出（カートリッジアウト検出）を実行しない場合には、ＣＯ１とＣＯ２とを電気的に接続しなくてもよい。
【００７４】
なお、以下の説明において、装着検出部３３０による装着検出を「装着検出」と呼び、ＣＯ検出部３４０による装着検出を「カートリッジアウト検出」、又は「ＣＯ検出」と呼ぶ。
【００７５】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２と検出ノードＮＤとの間にダイオードＤ１、Ｄ２が設けられているが、ＣＯ検出（カートリッジアウト検出）を行わない場合には、ダイオードを介さずに、ＣＯ１、ＣＯ２を検出ノードＮＤに直接接続してもよい。
【００７６】
短絡検出部３１０は、第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２に直接に、又はダイオードＤ１、Ｄ２（広義には所与の回路素子）を介して接続される。そして例えば、第１、第２の短絡検出端子ＣＯ１、ＣＯ２の少なくとも一方と、第１、第２の装着検出端子ＤＴ１、ＤＴ２の少なくとも一方との間の短絡により、第１、第２の短絡検出端子ＣＯ１、ＣＯ２に本来印加されることのない高い電圧が印加されたこと（異常電圧の印加）を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。
【００７７】
ここで、参照電圧は、上記の短絡が生じた場合に、記憶装置２０３（或いは、ＣＯ検出部３４０などの回路）が破壊されない電圧値に設定される。こうすることで、短絡検出部３１０は、検出ノードＮＤの電圧が記憶装置２０３などの回路を破壊する電圧値に到達する前に、短絡を検出することができる。
【００７８】
通信処理部３５０は、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢを有する。出力回路ＯＢ１〜ＯＢ４は、回路基板４５０に設けられたリセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳに信号又は電圧をそれぞれ出力する。また、入出力回路ＩＯＢは、回路基板４５０に設けられたデータ端子ＣＳＤＡに対してデータ信号の入出力を行う。リセット端子ＣＲＳＴ、クロック端子ＣＳＣＫ、電源端子ＣＶＤＤ、接地端子ＣＶＳＳ、データ端子ＣＳＤＡは、印刷材収容体１００に設けられたリセット端子ＲＳＴ、クロック端子ＳＣＫ、電源端子ＶＤＤ、接地端子ＶＳＳ、データ端子ＳＤＡにそれぞれ接続される。出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢの詳細な構成は、後述する。
【００７９】
先に図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００８０】
上述したように、装着検出部３３０による装着検出時には、装着検出用電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加される。従って、導電性インク等により第１、第２の装着検出端子ＤＴ１、ＤＴ２と第１、第２の短絡検出端子ＣＯ１、ＣＯ２とが短絡（リーク）している場合には、装着検出時にＣＯ検出部３４０に高電圧が印加されるおそれがある。また、第１、第２の装着検出端子ＤＴ１、ＤＴ２と電源端子ＶＤＤ又はデータ端子ＳＤＡとが短絡している場合には、記憶装置２０３に高電圧が印加されるおそれがある。
【００８１】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間に短絡が発生している可能性があることを検出し、短絡が発生している可能性があることが検出された場合には、電圧印加部３２０が装着検出用電圧ＶＨＯの供給を停止することができる。
【００８２】
具体的には、例えば図６のＢ１に示すように、ＤＴ１とＣＯ１とが短絡している場合には、ＤＴ１からＣＯ１へ、そしてＣＯ１から検出ノードＮＤへダイオードＤ１の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。また、図６のＢ２に示すように、ＤＴ２とＣＯ２とが短絡している場合には、ＤＴ２からＣＯ２へ、そしてＣＯ２から検出ノードＮＤへダイオードＤ２の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。短絡検出部３１０は、この検出ノードＮＤの電圧と参照電圧とを比較することで、短絡を検出することができる。
【００８３】
また、本実施形態の印刷装置によれば、制御部３００は、電圧印加部３２０が第１の装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加する際に、複数の記憶装置用端子（メモリー端子）ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡを高インピーダンス状態（フローティング状態）に設定する。こうすることで、例えばＤＴ１とＣＯ１及びＶＤＤ、或いはＤＴ２とＣＯ２及びＳＤＡとが短絡している場合であっても、装着検出時に記憶装置２０３に高電圧が印加される前に、短絡検出部３１０が過電圧がノードＮＤに印加されたことを検出し、これに基づき制御部３００が装着検出用電圧ＶＨＯの供給を停止するので、記憶装置２０３に、記憶装置２０３の最大定格以上の電圧が印加されることを防止できる。
【００８４】
主制御部４００が、記憶装置２０３からデータを読み出したり、記憶装置２０３へデータを書き込んだりする場合には、主制御部４００は、制御部３００の通信処理部３５０に対して、アクセス開始前に複数の記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの端子の状態を、高インピーダンス状態から接地レベル（ＧＮＤレベル、ＶＳＳレベル、広義には一定の電圧レベル）に設定するように指示する。そして、複数の記憶装置用端子が接地レベルに設定された後に、主制御部４００は、通信処理部３５０を介して記憶装置２０３に対してデータの読み出し又は書き込みを行う。
【００８５】
具体的には、複数の記憶装置用端子を接地レベルに設定した後に、通信処理部３５０が複数の記憶装置用端子を接地レベルから所定の電圧レベルに制御することにより、主制御部４００は記憶装置２０３に対してデータの読み出し又は書き込みを行う。こうすることで、記憶装置２０３に対する書き込み又は読み出しを実行する前に、全てのメモリー端子を同一電位に設定することができるから、安定なメモリー動作を得ることができる。ここで所定の電圧レベルとは、データの読み出し又は書き込みを実行するために各記憶装置用端子にそれぞれ印加される電圧レベルである。
【００８６】
記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの高インピーダンス状態又は一定の電圧レベルへの設定は、通信処理部３５０により行われる。具体的には、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢが端子ＣＲＳＴ、ＣＳＣＫ、ＣＶＤＤ、ＣＶＳＳ、ＣＳＤＡを高インピーダンス状態又は一定の電圧レベルに設定することで、記憶装置用端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡが高インピーダンス状態又は一定の電圧レベルにそれぞれ設定される。一定の電圧レベルは、例えば接地レベル（ＧＮＤレベル、０Ｖ）であるが、他の電圧レベルであってもよい。
【００８７】
電圧印加部３２０は、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを行う前に、装着検出用電圧ＶＨＯの印加を停止する。こうすることで、記憶装置２０３に対する読み出し又は書き込みの実行中には、装着検出用電圧ＶＨＯが装着検出端子ＤＴ１、ＤＴ２に印加されないから、ＶＨＯに起因するノイズの発生を抑えることができる。その結果、ノイズによる通信エラーやメモリーエラーなどを低減することができる。
【００８８】
また、制御部３００が記憶装置２０３に対してデータの読み出し又は書き込みを終了した後に、複数の記憶装置用端子が接地レベル（広義には一定の電圧レベル）に設定される。そして複数の記憶装置用端子が接地レベルに設定された後に、電圧印加部３２０が第１の装着検出端子ＤＴ１に装着検出用電圧ＶＨＯを印加し、複数の記憶装置用端子が高インピーダンス状態に設定される。こうすることで、記憶装置２０３に対する読み出し又は書き込み以外の時を除き装着検出を行うことができる。
【００８９】
このように、本実施形態の印刷装置によれば、インクなどの印刷材の付着等による端子間の短絡が発生した場合であっても、装着検出時において記憶装置２０３に高電圧が印加される可能性を少なくすることができる。また、記憶装置２０３へのアクセス前にメモリー端子を同一電位にし、アクセス中には高電圧の印加を停止することができる。その結果、確実で安全な装着検出及び信頼性の高いメモリーアクセスを実現することなどができる。
【００９０】
図７に、短絡検出及び装着検出に関係する回路の構成例を示す。図７に示す構成例は、４個のインクカートリッジ（印刷材収容体）１００−１〜１００−４（ＩＣ１〜ＩＣ４）を含む。なお、インクカートリッジの個数は４個に限定されるものではなく、２個、３個、或いは５個以上であってもよい。
【００９１】
各インクカートリッジＩＣ１〜ＩＣ４は、図６に示したものと同様な構成であるから、詳細な説明を省略する。また、制御部３００の構成も、図６に示したものと同様である。但し、図７では、説明の便宜上、ＣＯ検出部３４０を、ＣＯ検出部（出力側）３４０ａとＣＯ検出部（入力側）３４０ｂとに分けて示してある。なお、ＣＯ検出部３４０ａ、３４０ｂは、例えばＣＭＯＳトランジスターなどで構成されるロジック回路及びアナログ回路で実現することができる。
【００９２】
印刷装置が複数のインクカートリッジを含む場合には、複数のインクカートリッジ（例えばＩＣ１〜ＩＣ４）の各インクカートリッジの第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２は、複数のダイオード素子（例えばＤ１〜Ｄ５）を介して１つの短絡検出部３１０の検出ノードＮＤに接続される。具体的には、例えば図７では、ＩＣ１のＣＯ１はダイオードＤ１を介して、またＩＣ１のＣＯ２とＩＣ２のＣＯ１はダイオードＤ２を介して、またＩＣ２のＣＯ２とＩＣ３のＣＯ１はダイオードＤ３を介して、それぞれ検出ノードＮＤに接続される。各ダイオードのカソード（負極）が検出ノードＮＤに接続される。このようにすることで、ＣＯ検出部３４０によるカートリッジアウト検出に支障を与えることなく、短絡検出部３１０が短絡検出を行うことができる。
【００９３】
短絡検出部３１０は、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡（異常電圧）を検出する。短絡検出部３１０は、短絡を検出すると、高電圧制御部３６０に対して短絡検出信号ＶＳＨＴを出力し、高電圧制御部３６０は、短絡検出信号ＶＳＨＴに基づいて、電圧印加部３２０に対して制御信号ＶＣＮＴを出力する。電圧印加部３２０は、高電圧制御部３６０からの制御信号ＶＣＮＴに基づいて、装着検出用電圧ＶＨＯの供給を停止する。
【００９４】
抵抗素子ＲＢ１〜ＲＢ４は、装着検出部３３０による装着検出に用いられるものであって、それぞれ互いに異なる抵抗値を有する。こうすることで、インクカートリッジＩＣ１〜ＩＣ４のうちの、どの装着位置にインクカートリッジが非装着であるかを検出することができる。この装着検出の手法については、後で詳細に説明する。
【００９５】
ＣＯ検出部３４０（３４０ａ、３４０ｂ）によるカートリッジアウト検出は、次のように行われる。４個のインクカートリッジが全て装着されている場合には、図７に示すように、ＩＣ１の第１の短絡検出端子ＣＯ１からＩＣ４の第２の短絡検出端子ＣＯ２まで電気的に導通状態となる。従って、ＣＯ検出部（出力側）３４０ａから出力された信号ＤＰｉｎｓは、ＣＯ検出部（入力側）３４０ｂにより信号ＤＰｒｅｓとして検出される。一方、４個のインクカートリッジのうち、いずれか１個でも非装着の場合には、電気的に非導通であるから、ＣＯ検出部（入力側）３４０ｂは信号ＤＰｒｅｓを検出しない。このように、ＣＯ検出部（入力側）３４０ｂが信号ＤＰｒｅｓを検出するか否かによって、カートリッジアウトを検出することができる。
【００９６】
図８は、本実施形態の印刷装置における装着検出及びメモリーアクセスのフローチャートである。上述したように、本実施形態の印刷装置では、インクカートリッジ１００に設けられた記憶装置２０３にインク情報（例えば、インクカートリッジ内のインク使用量、インクカートリッジの製造情報など）が記憶される。このインク情報は、ヘッドのクリーニングや、印刷実行によりインクカートリッジ内のインクが所定単位量消費される毎に、或いは印刷装置の電源オフ時などに、主制御部４００により、制御部３００を介して記憶装置２０３に書き込まれる。また、インク量情報は、印刷装置の電源オン時に、主制御部４００の要求により、制御部３００を介して、記憶装置２０３から読み出される。このフローは主制御部４００と制御部３００の制御により実行される。
【００９７】
メモリーアクセスの時を除き、印刷装置の電源がオンになった以降、主制御部４００と制御部３００は、メモリー端子を常に高インピーダンス状態に設定している。また、装着検出とＣＯ検出を、常に、若しくは、定期的に実行している。なお、ＣＯ検出（カートリッジアウト検出）は、メモリーアクセス中でも実行される。
【００９８】
主制御部４００がメモリーアクセスを開始すると、まず、装着検出を停止する。すなわち、ＶＨＯを印加して装着検出をする処理を停止する（ステップＳＰ１）。
【００９９】
ステップＳＰ２では、メモリー端子を高インピーダンス状態ＨＺからＧＮＤレベル（接地レベル、ＶＳＳレベル）に設定する。このときにＣＯ端子（ＣＯ１もしくはＣＯ２）とメモリー端子間例えばＣＯ１−ＶＤＤ間、ＣＯ２−ＳＤＡ間）に短絡が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。
【０１００】
ステップＳＰ３では、印刷材収容体１００が正常であるか否かを判断する。即ち、印刷材収容体１００が適正に装着され、且つ、端子間の短絡が発生していないかどうかを判断する。正常である場合には次のステップＳＰ４に進み、正常でない場合にはエラー処理が実行される。エラー処理は、例えば表示部４３０にエラーメッセージを表示するなどの処理である。
【０１０１】
ステップＳＰ４では、記憶装置２０３へのメモリーアクセスが行われる。即ち、制御部３００が各メモリー端子に必要な信号及び電源電圧を供給して、記憶装置２０３に対してデータの書き込み処理、若しくは読み出し処理を行う。
【０１０２】
ステップＳＰ５では、メモリーアクセスが正常に行われたか否かを判断する。具体的には、書き込み時には、制御部３００が記憶装置２０３に対して、書き込みコマンドと書き込みデータを送信した後の所定のタイミングで、記憶装置２０３から制御部３００に対して書き込み完了信号が送信される。この書き込み完了信号の受信により、制御部３００はメモリーアクセスが正常に完了したかどうか判断する。読み出し時には、記憶装置２０３から読み出され、制御部３００に送信されたデータにはパリティビットが付加されているのでパリティチェックを行い、記憶装置２０３から読み出されたデータが正常であるか否かを判定することができる。メモリーアクセスが正常である場合にはステップＳＰ６に進み、正常でない場合にはエラー処理が実行される。
【０１０３】
メモリーアクセスが正常に終了すると、ステップＳＰ６では、メモリー端子をＧＮＤレベルに設定する。ここでＣＯ検出部３４０によるカートリッジアウト検出を行うことができる。このときに端子間の短絡（例えばＣＯ１−ＶＤＤ、ＣＯ２−ＳＤＡ）が発生している場合には、ＣＯ検出部３４０が短絡を検出することができる。
【０１０４】
ステップＳＰ７では、装着検出用電圧ＶＨＯを装着検出端子ＤＴ１、ＤＴ２に印加して、装着検出を再開する。
【０１０５】
ステップＳＰ８では、メモリー端子を高インピーダンス状態ＨＺに設定する。ここで端子間の短絡（例えばＤＴ１−ＣＯ１、ＤＴ２−ＣＯ２）が発生している場合には、短絡検出部３１０がこれを検出することができる。
【０１０６】
図８のフローチャートに示すように、本実施形態の印刷装置によれば、印刷装置が電源オンの時には、常に装着検出とＣＯ検出を実行し、カートリッジが全て装着されているか、カートリッジが正しく装着されているかの検出を行う。メモリーアクセス時には、ＶＨＯの印加を停止し、メモリーアクセス時のノイズを低減すると共に、万が一、装着検出端子ＤＴ１、ＤＴ２とメモリー端子が短絡してもＶＨＯがメモリー端子に印加されることを防止する。
【０１０７】
メモリー非アクセス時には、メモリー端子を高インピーダンス状態とすることで、装着検出端子ＤＴ１、ＤＴ２と短絡検出端子ＣＯ１、ＣＯ２が短絡すれば、メモリー端子も装着検出端子ＤＴ１、ＤＴ２と短絡している可能性があるとしてＶＨＯの印加を停止し、記憶装置２０３にＶＨＯが印加される可能性を低くすることができる。その結果、装着検出を実行しつつ、信頼性の高いメモリーアクセスを実現することなどができる。
【０１０８】
なお、詳細は省略するが、インクカートリッジ交換時には、装着検出とカートリッジアウト検出は、常に実行されているが、交換時にインクカートリッジのメモリー端子と印刷装置のＶＨＯを供給する端子が誤って接触する恐れがあるため、主制御部４００の指示により制御部３００はメモリーの各端子（ＲＳＴ、ＳＣＫ、ＳＤＡ、ＶＤＤ、ＶＳＳ）を接地レベルに設定することで高電圧でのカートリッジ検出時のメモリーの保護を行う。
【０１０９】
図９（Ａ）〜図９（Ｄ）に、出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢの詳細な構成例を示す。図９（Ａ）はＯＢ１、ＯＢ２、図９（Ｂ）はＯＢ４、図９（Ｃ）はＯＢ３、図９（Ｄ）はＩＯＢの各構成例である。なお、本実施形態の出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢは図９（Ａ）〜図９（Ｄ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１０】
図９（Ａ）に示すように、出力回路ＯＢ１、ＯＢ２は、Ｐ型トランジスターＴＰ１、ＴＰ２及びＮ型トランジスターＴＮ１、ＴＮ２、ＴＮ３を含む。ＴＰ１、ＴＮ１は、静電気放電（ＥＳＤ）による素子破壊（静電破壊）を防止するためのものである。ＴＰ２、ＴＮ２は、制御信号Ｓ１、Ｓ２によりそれぞれ制御され、端子ＣＳＣＫ（又はＣＲＳＴ）をＨレベル、Ｌレベル、又は高インピーダンス状態に設定する。具体的には、Ｓ１、Ｓ２が共にＬレベルである場合には端子ＣＳＣＫ（ＣＲＳＴ）はＨレベルに設定され、Ｓ１、Ｓ２が共にＨレベルである場合にはＬレベルに設定され、Ｓ１がＨレベルでＳ２がＬレベルである場合は高インピーダンス状態に設定される。ＴＮ３は制御信号Ｓ３により制御され、正常時にはＳ３はＬレベルであるが、例えば高電圧が検出されるなどの異常時にはＳ３がＨレベルになり、端子ＣＳＣＫ（ＣＲＳＴ）をＬレベルに引き下げるための増幅用バッファーとして動作する。
【０１１１】
図９（Ｂ）に示すように、出力回路ＯＢ４は、制御信号Ｓ４により制御されるＰ型トランジスターＴＰ４及びＮ型トランジスターＴＮ４を含む。制御信号Ｓ４がＨレベルである場合には端子ＣＶＳＳはＶＳＳレベル（接地レベル）に設定され、Ｓ４がＬレベルである場合には高インピーダンス状態に設定される。ＴＰ４は静電破壊防止用素子であり、またＴＮ４は静電破壊防止用素子としても動作する。
【０１１２】
図９（Ｃ）に示すように、出力回路ＯＢ３は、制御信号Ｓ５により制御されるＰ型トランジスターＴＰ５及び制御信号Ｓ６により制御されるＮ型トランジスターＴＮ５を含む。制御信号Ｓ５、Ｓ６が共にＬレベルである場合には端子ＣＶＤＤはＶＤＤレベルに設定され、Ｓ５、Ｓ６が共にＨレベルである場合には端子ＣＶＤＤはＶＳＳレベルに設定される。またＳ５がＨレベルでＳ６がＬレベルである場合は高インピーダンス状態に設定される。なお、ＴＰ５、ＴＮ５は静電破壊防止用素子としても動作する。
【０１１３】
図９（Ｄ）に示すように、入出力回路ＩＯＢは、Ｐ型トランジスターＴＰ６、ＴＰ７、ＴＰ１１及びＮ型トランジスターＴＮ６、ＴＮ７、ＴＮ８、ＴＮ１１を含む。ＴＰ６、ＴＮ６は静電破壊防止用素子である。ＴＰ７、ＴＮ７は制御信号Ｓ７、Ｓ８によりそれぞれ制御される。具体的には、Ｓ７、Ｓ８が共にＬレベルである場合には端子ＣＳＤＡはＨレベルに設定され、Ｓ７、Ｓ８が共にＨレベルである場合にはＬレベルに設定され、Ｓ７がＨレベルでＳ８がＬレベルである場合は高インピーダンス状態に設定される。また、ＴＰ１１及びＴＮ１１はトランスミッションゲート（アナログスイッチ）を構成し、制御信号Ｓ１１、Ｓ１２によりオン・オフされる。具体的には、端子ＣＳＤＡが出力端子として用いられる場合には、Ｓ１１がＨレベル、Ｓ１２がＬレベルに設定されてトランスミッションゲートがオフ状態となる。一方、端子ＣＳＤＡが入力端子として用いられる場合には、Ｓ１１がＬレベル、Ｓ１２がＨレベルに設定されてトランスミッションゲートがオン状態となり、端子ＣＳＤＡに入力されたデータ信号がトランスミッションゲートを通過することができる。
【０１１４】
このように図９（Ａ）〜図９（Ｄ）の出力回路ＯＢ１〜ＯＢ４及び入出力回路ＩＯＢにより、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡを装着検出時には高インピーダンス状態に設定し、メモリーへのアクセス前にはＶＳＳレベル（広義には一定の電圧レベル）に設定することができる。なお、制御信号Ｓ１〜Ｓ９、Ｓ１１、Ｓ１２は、上述した装着検出及びメモリーアクセスのフロー（図８）に従って、制御部３００により生成される。
【０１１５】
図１０に、短絡検出部３１０及び電圧印加部３２０の詳細な構成例を示す。短絡検出部３１０は、コンパレーターＣＭＰ及び抵抗素子ＲＳを含む。また、電圧印加部３２０は、Ｐ型トランジスターＴＰを含む。なお、本実施形態の短絡検出部３１０及び電圧印加部３２０は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１６】
上述したように、短絡の発生などにより、短絡検出端子ＣＯ１、ＣＯ２に異常な電圧が印加されているときには、検出ノードＮＤには、接地電圧（低電位側電源電圧）ＶＳＳ（例えば０Ｖ）より高い電圧が生じる。検出ノードＮＤの電圧は、コンパレーターＣＭＰの一方の入力端子（＋）に印加される。また、コンパレーターＣＭＰの他方の入力端子（−）には、参照電圧ＶＲＥＦが印加される。
【０１１７】
コンパレーターＣＭＰは、入力端子（＋）の電圧が参照電圧ＶＲＥＦより低い場合には、短絡検出信号ＶＳＨＴとしてＬレベル（低電位レベル）を出力し、入力端子（＋）の電圧が参照電圧ＶＲＥＦより高い場合には、短絡検出信号ＶＳＨＴとしてＨレベル（高電位レベル）を出力する。従って、短絡が発生している場合には、検出ノードＮＤの電圧が参照電圧ＶＲＥＦより高くなることで、短絡検出信号ＶＳＨＴはＨレベルに設定される。参照電圧ＶＲＥＦは、短絡が生じた場合に、記憶装置２０３などが破壊されない電圧値に設定される。
【０１１８】
高電圧制御部３６０は、短絡検出部３１０が短絡を検出した場合、即ち、短絡検出信号ＶＳＨＴがＬレベルからＨレベルに変化した場合に、制御信号ＶＣＮＴをＬレベルからＨレベルに変化させる。
【０１１９】
電圧印加部３２０のＰ型トランジスターＴＰは、ソースが高電圧電源ノードＶＨＶに接続され、ゲートには高電圧制御部３６０からの制御信号ＶＣＮＴが入力する。制御信号ＶＣＮＴがＬレベルの場合にはトランジスターＴＰがオン状態であるから、ドレインから装着検出用電圧ＶＨＯが出力される。一方、制御信号ＶＣＮＴがＨレベルの場合、即ち短絡が検出された場合にはトランジスターＴＰがオフ状態になるから、高電圧の供給が遮断される。従って、短絡検出部３１０が短絡を検出した場合には、高電圧制御部３６０からの制御信号ＶＣＮＴがＨレベルに設定され、トランジスターＴＰがオフ状態になり、その結果、装着検出用電圧ＶＨＯの供給は停止される。
【０１２０】
装着検出用電圧ＶＨＯの供給が停止されると、印刷材収容体１００の第１の装着検出端子ＤＴ１には高電圧が印加されなくなるから、端子ＤＴ１と端子ＣＯ１の短絡により検出ノードＮＤの電圧が高くなっていたときには検出ノードＮＤの電圧はＬレベルに降下する。この場合には、短絡検出信号ＶＳＨＴは再びＬレベルに変化するが、高電圧制御部３６０は制御信号ＶＣＮＴをＨレベルに保持し続ける。このようにすることで、端子間の短絡が発生した場合に、短絡を検出して、高電圧の供給を停止することができる。
【０１２１】
３．装着検出の手法
図１１（Ａ）、図１１（Ｂ）は、本実施形態の印刷装置におけるインクカートリッジ（印刷材収容体）の装着検出の手法を説明する図である。図１１（Ａ）では、印刷装置のカートリッジ装着部１１００に装着可能なカートリッジＩＣ１〜ＩＣ４が全て装着された状態を示している。４つのカートリッジＩＣ１〜ＩＣ４の装着検出用抵抗素子ＲＤの抵抗値は、同一の値Ｒに設定されている。各カートリッジの装着検出用抵抗素子ＲＤとそれぞれ直列接続される抵抗素子ＲＢ１〜ＲＢ４が設けられている。これらの抵抗素子ＲＢ１〜ＲＢ４の抵抗値は、互いに異なる値に設定されている。具体的には、これらの抵抗素子ＲＢ１〜ＲＢ４のうち、ｎ番目（ｎ＝１〜４）のカートリッジＩＣｎに対応づけられた抵抗素子ＲＢｎの抵抗値は、（２ｎ−１）Ｒ（Ｒは一定値）に設定されている。この結果、ｎ番目のカートリッジ内の装着検出用抵抗素子ＲＤと、抵抗素子ＲＢｎとの直列接続によって、２ｎＲの抵抗値を有する抵抗が形成される。ｎ番目（ｎ＝１〜Ｎ）のカートリッジに対する２ｎＲの抵抗は、装着検出部３３０に対して互いに並列に接続される。なお、以下では、装着検出用抵抗素子ＲＤと抵抗素子ＲＢ１〜ＲＢ４との直列接続により形成される合成抵抗７０１〜７０４を単に「抵抗」とも呼ぶ。
【０１２２】
装着検出部３３０で検出される検出電流ＩＤＥＴは、装着検出部３３０のバイアス電圧をＶＲＥＦとすると、これらの４つの抵抗７０１〜７０４の合成抵抗値Ｒｃで電圧（ＶＨＯ−ＶＲＥＦ）を除した値（ＶＨＯ−ＶＲＥＦ）／Ｒｃである。ここで、カートリッジの個数をＮとしたとき、Ｎ個のカートリッジが全て装着されている場合には、検出電流ＩＤＥＴは以下の式で与えられる。
【０１２３】
【数１】
【０１２４】
【数２】
１つ以上のカートリッジが未装着であれば、これに応じて合成抵抗値Ｒｃが上昇し、検出電流ＩＤＥＴは低下する。
【０１２５】
図１１（Ｂ）は、カートリッジＩＣ１〜ＩＣ４の装着状態と、検出電流ＩＤＥＴとの関係を示している。図の横軸は、１６種類の装着状態を示しており、縦軸はこれらの装着状態における検出電流ＩＤＥＴの値を示している。１６種類の装着状態は、４つのカートリッジＩＣ１〜ＩＣ４から任意に１〜４個を選択することによって得られる１６個の組み合わせに対応している。なお、これらの個々の組み合わせを「サブセット」とも呼ぶ。検出電流ＩＤＥＴは、これらの１６種類の装着状態を一意に識別可能な電流値となる。換言すれば、４つのカートリッジＩＣ１〜ＩＣ４に対応づけられた４つの抵抗７０１〜７０４の個々の抵抗値は、４つのカートリッジが取り得る１６種類の装着状態が、互いに異なる合成抵抗値Ｒｃを与えるように設定されている。
【０１２６】
４つのカートリッジＩＣ１〜ＩＣ４が全て装着状態にあれば、検出電流ＩＤＥＴはその最大値Ｉｍａｘとなる。一方、最も抵抗値の大きな抵抗７０４に対応づけられたカートリッジＩＣ４のみが未装着の状態では、検出電流ＩＤＥＴは最大値Ｉｍａｘの０．９３倍となる。従って、検出電流ＩＤＥＴが、これらの２つの電流値の間の値として予め設定されたしきい値電流Ｉｔｈｍａｘ以上であるか否かを調べれば、４つのカートリッジＩＣ１〜ＩＣ４が全て装着されているか否かを検出することが可能である。なお、装着検出のために、通常のロジック回路の電源電圧（約３．３Ｖ）よりも高い電圧ＶＨＯを使用する理由は、検出電流ＩＤＥＴのダイナミックレンジを広くとることによって、検出精度を高めるためである。
【０１２７】
装着検出部３３０は、検出電流ＩＤＥＴをデジタル検出信号ＳＩＤＥＴに変換して、ＣＰＵ４１０（図６）にそのデジタル検出信号ＳＩＤＥＴを送信する。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴの値から、１６種類の装着状態のいずれであるかを判定することが可能である。１つ以上のカートリッジが未装着であると判定された場合には、ＣＰＵ４１０は、表示部４３０にその未装着状態を示す情報（文字や画像）を表示してユーザーに通知する。
【０１２８】
上述したカートリッジの装着検出処理は、Ｎ個のカートリッジに関する２Ｎ種類の装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを利用している。ここで、抵抗７０１〜７０４の抵抗値の許容誤差をεと仮定する。また、全カートリッジＩＣ１〜ＩＣ４が装着された状態の第１の合成抵抗値をＲｃ１とし、４番目のカートリッジＩＣ４のみが非装着である状態の第２の合成抵抗値をＲｃ２とすると、Ｒｃ１＜Ｒｃ２が成立する（図１１（Ｂ））。この関係Ｒｃ１＜Ｒｃ２は、各抵抗７０１〜７０４の抵抗値が許容誤差±εの範囲内で変動する場合にも成立することが好ましい。このとき、最悪条件は、許容誤差±εを考慮した場合に、第１の合成抵抗値Ｒｃ１がその最大値Ｒｃ１ｍａｘを取り、第２の合成抵抗値Ｒｃ２がその最小値Ｒｃ２ｍｉｎを取る場合である。これらの合成抵抗値Ｒｃ１ｍａｘ、Ｒｃ２ｍｉｎを識別できるようにするためには、Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎという条件が満足されていれば良い。この条件Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎから、以下の式が導かれる。
【０１２９】
【数３】
すなわち、許容誤差±εが（３）式を満足すれば、常にＮ個のカートリッジの装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを保証することができる。但し、実際の設計上の抵抗値の許容誤差は、（３）式の右辺の値よりも小さな値に設定することが好ましい。また、上述のような検討を行わずに、抵抗７０１〜７０４の抵抗値の許容誤差を十分に小さな値（例えば１％以下の値）に設定するようにしてもよい。
【０１３０】
図１２は、本実施形態の印刷装置の装着検出部３３０の詳細な構成例である。装着検出部３３０は、電流−電圧変換部７１０と、電圧比較部７２０と、比較結果記億部７３０と、電圧補正部７４０とを含む。なお、本実施形態の装着検出部３３０は図１２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１３１】
電流−電圧変換部７１０は、オペアンプ７１２と帰還抵抗Ｒ１１とで構成される反転増幅回路である。オペアンプ７１２の出力電圧ＶＤＥＴは、以下の式で与えられる。
【０１３２】
【数４】
ここで、ＶＨＯは電圧印加部３２０（図６）の出力電圧、Ｒｃは４つの抵抗７０１〜７０４（図１１（Ａ））の合成抵抗である。この出力電圧ＶＤＥＴは、検出電流ＩＤＥＴに対応する電圧値を有する。
【０１３３】
なお、（４）式で与えられる電圧ＶＤＥＴは、検出電流ＩＤＥＴによる電圧（ＩＤＥＴ・Ｒ１１）を反転した値を示す。そこで、電流−電圧変換部７１０に反転増幅器を追加し、この追加の反転増幅器で電圧ＶＤＥＴを反転した電圧を、電流−電圧変換部７１０の出力電圧として出力してもよい。この追加の反転増幅器の増幅率の絶対値は、１とすることが好ましい。
【０１３４】
電圧比較部７２０は、しきい値電圧生成部７２２とコンパレーター７２４（オペアンプ）と切換制御部７２６とを有している。しきい値電圧生成部７２２は、参照電圧ＶＲＥＦを複数の抵抗Ｒ１〜Ｒｍで分圧して得られる複数のしきい値電圧Ｖｔｈ（ｊ）の一つを、切換スイッチ７２３で選択して出力する。これらの複数のしきい値電圧Ｖｔｈ（ｊ）は、図１１（Ｂ）に示した１６種類の装着状態における検出電流ＩＤＥＴの値を識別するしきい値に相当する。コンパレーター７２４は、電流−電圧変換部７１０の出力電圧ＶＤＥＴと、しきい値電圧生成部７２２から出力されるしきい値電圧Ｖｔｈ（ｊ）とを比較して、２値の比較結果を出力する。
【０１３５】
切換制御部７２６は、出力電圧ＶＤＥＴとしきい値電圧Ｖｔｈ（ｊ）との比較結果に基づいて、次にしきい値電圧生成部７２２から出力すべき電圧値Ｖｔｈ（ｊ）を切り換える制御を行う。
【０１３６】
比較結果記億部７３０は、電圧比較部７２０から出力される２値の比較結果に基づいて、ビットレジスター７３４内の適切なビット位置にフラグを立てる（例えば１を書き込む）。この切換スイッチ７３２の切り換えタイミングは、切換制御部７２６から指定される。ビットレジスター７３４は、印刷装置に装着可能な個々のカートリッジの装着の有無を示すＮ個（ここではＮ＝４）のカートリッジ検出ビットと、異常な電流値が検出されたことを示す異常フラグビットとを有している。異常フラグビットは、全てのカートリッジが装着されている状態での電流値Ｉｍａｘ（図１１（Ｂ））に比べて有意に大きな電流が流れている場合にＨレベルとなる。但し、異常フラグビットは省略可能である。ビットレジスター７３４に格納された複数のビット値は、デジタル検出信号ＳＩＤＥＴ（検出電流信号）として主制御部４００のＣＰＵ４１０（図６）に送信される。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴのビット値から、個々のカートリッジが装着されているか否かを判定する。前述したように、デジタル検出信号ＳＩＤＥＴの４つのビット値は、個々のカートリッジが装着されているか否かを示している。従って、ＣＰＵ４１０は、デジタル検出信号ＳＩＤＥＴの個々のビット値から、個々のカートリッジが装着されているか否かを直ちに判定することが可能である。
【０１３７】
電圧比較部７２０と比較結果記億部７３０の両者は、いわゆるＡ−Ｄ変換部を構成している。Ａ−Ｄ変換部としては、図１２に示した電圧比較部７２０と比較結果記億部７３０の代わりに、周知の他の種々の構成を採用することが可能である。
【０１３８】
電圧補正部７４０は、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）を、装着検出用電圧ＶＨＯの変動に追従して補正するための回路である。電圧補正部７４０は、オペアンプ７４２と２つの抵抗Ｒ２１、Ｒ２２とを含む反転増幅回路として構成されている。オペアンプ７４２の反転入力端子には、入力抵抗Ｒ２２を介して電圧印加部３２０の出力電圧ＶＨＯが入力されており、非反転入力端子には参照電圧ＶＲＥＦが入力されている。このとき、オペアンプ７４２の出力電圧ＡＧＮＤは以下の式で与えられる。
【０１３９】
【数５】
この電圧ＡＧＮＤは、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤとして使用される。例えば、ＶＲＥＦ＝２．４Ｖ、ＶＨＯ＝４２Ｖ、Ｒ２１＝２０ｋΩ、Ｒ２２＝４００ｋΩとすれば、ＡＧＮＤ＝０．４２Ｖとなる。上述した（４）式と、（５）式とを比較すれば理解できるように、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤは、検出電圧値ＶＤＥＴと同様に、電圧印加部３２０の出力電圧ＶＨＯの値に応じて変化する。これらの２つの電圧ＡＧＮＤ、ＶＤＥＴの差異は、抵抗比Ｒ２１／Ｒ２２、Ｒ１１／Ｒｃの差から生じている。このような電圧補正部７４０を使用すれば、電源電圧ＶＨＶが何らかの原因で変動しても、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）が、電源電圧ＶＨＶの変動に追従して変化する。この結果、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）の両方が、電源電圧ＶＨＶの変動に追従して変化するので、電圧比較部７２０において正確な装着状態を表す比較結果を得ることができる。特に、抵抗比Ｒ２１／Ｒ２２と抵抗比Ｒ１１／Ｒｃ１（Ｒｃ１は全カートリッジ装着時の合成抵抗値）の値を等しく設定すれば、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）を、電源電圧ＶＨＶの変動に対してほぼ同じ変化幅で変化するように正確に追従させることが可能である。但し、電圧補正部７４０は省略してもよい。
【０１４０】
以上説明したように、本実施形態の印刷装置によれば、複数のインクカートリッジを用いる場合において、インクミスト等により回路基板の端辺側にある印刷材収容体に端子間の短絡が発生した場合でも、他の印刷材収容体の記憶装置などに高電圧が印加されることを防止できる。さらにこの装着検出時において、インクカートリッジの端子間で短絡が発生している場合に、その短絡を検出して装着検出用の高電圧の供給を停止することができる。また、記憶装置へのアクセス時に高電圧の印加を停止することができるから、ノイズの発生を抑えることができる。その結果、インクカートリッジの装着検出を確実で安全に行うことができる。
【０１４１】
なお、制御部３００により実行される制御、例えば装着検出、ＣＯ検出、短絡検出、高電圧の遮断などに必要な制御は、主制御部４００が実行してもよい。
【０１４２】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷装置用回路基板の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４３】
１００ インクカートリッジ（印刷材収容体）、２００ 基板、２０１ ボス溝、
２０２ ボス穴、２０３ 記憶装置、３００ 制御部、３１０ 短絡検出部、
３２０ 電圧印加部、３３０ 装着検出部、３４０ ＣＯ検出部、
３５０ 通信処理部、３６０ 高電圧制御部、４００ 主制御部、４１０ ＣＰＵ、
４２０ メモリー、４３０ 表示部、４４１ 低電圧電源、４４２ 高電圧電源、
４５０ 回路基板、
ＴＧ１〜ＴＧ６ 第１〜第６の端子群、ＭＢＳ バス、
ＣＯ１、ＣＯ２ 第１、第２の短絡検出端子、
ＤＴ１、ＤＴ２ 第１、第２の装着検出端子、ＲＳＴ リセット端子、
ＳＣＫ クロック端子、ＳＤＡ データ端子、ＶＤＤ 電源端子、
ＶＳＳ 接地端子、ＮＤ 検出ノード
【特許請求の範囲】
【請求項１】
印刷材情報を記憶する記憶装置と複数の記憶装置用端子とをそれぞれ有する第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体と、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子に接続され、前記記憶装置に対してデータの読み出し又は書き込みの制御を行う制御部とを含み、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の印刷材収容体〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の前記複数の記憶装置用端子は、バスにより前記制御部と共通接続され、
前記第１の印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続され、
前記第ｎの印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続されることを特徴とする印刷装置。
【請求項２】
請求項１において、
前記制御部が実装され、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子が接続される第１の端子群〜第ｎの端子群と、前記バスのバス配線とを有する回路基板を含み、
前記第１の端子群は、前記回路基板の第１の端辺側に配置され、
前記第ｎの端子群は、前記回路基板の前記第１の端辺に対向する第２の端辺側に配置されることを特徴とする印刷装置。
【請求項３】
請求項１又は２において、
前記第ｉの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第２の印刷材収容体であり、
前記第ｊの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｎ−１の印刷材収容体であることを特徴とする印刷装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、クロック端子、データ端子、第１の電源端子及び第２の電源端子をそれぞれ有し、
前記クロック端子、前記データ端子、前記第１の電源端子及び前記第２の電源端子は、それぞれ前記バスにより前記制御部と共通接続されることを特徴とする印刷装置。
【請求項５】
請求項４において、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、それぞれリセット端子をさらに有することを特徴とする印刷装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記制御部は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する装着検出部を有し、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体は、装着検出端子をそれぞれ有し、
前記装着検出端子は、前記制御部に共通接続されることを特徴とする印刷装置。
【請求項７】
請求項６において、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体のうちの、第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数）の印刷材収容体の前記装着検出端子と第ｋ＋２の印刷材収容体の前記装着検出端子とは、前記制御部に共通接続されることを特徴とする印刷装置。
【請求項８】
請求項６又は７のいずれかにおいて、
前記制御部は、前記装着検出部が前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する際に、前記複数の記憶装置用端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項９】
第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体が接続される第１の端子群〜第ｎの端子群と、
前記第１の端子群〜前記第ｎの端子群のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の端子群〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の端子群を制御部に共通接続するバス配線とを含み、
前記第１の端子群は、前記バス配線と分離されて前記制御部と接続され、
前記第ｎの端子群は、前記バス配線と分離されて前記制御部と接続されることを特徴とする印刷装置用回路基板。
【請求項１０】
請求項９において、
前記第１の端子群〜前記第ｎの端子群は、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体が有する記憶装置にアクセスするための複数の記憶装置用端子をそれぞれ有することを特徴とする印刷装置用回路基板。
【請求項１１】
請求項９又は１０において、
前記第１の端子群〜前記第ｎの端子群は、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出するための装着検出端子をそれぞれ有することを特徴とする印刷装置用回路基板。
【請求項１】
印刷材情報を記憶する記憶装置と複数の記憶装置用端子とをそれぞれ有する第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体と、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子に接続され、前記記憶装置に対してデータの読み出し又は書き込みの制御を行う制御部とを含み、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の印刷材収容体〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の印刷材収容体の各々の前記複数の記憶装置用端子は、バスにより前記制御部と共通接続され、
前記第１の印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続され、
前記第ｎの印刷材収容体の前記複数の記憶装置用端子は、前記バスと分離されて前記制御部と接続されることを特徴とする印刷装置。
【請求項２】
請求項１において、
前記制御部が実装され、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の前記複数の記憶装置用端子が接続される第１の端子群〜第ｎの端子群と、前記バスのバス配線とを有する回路基板を含み、
前記第１の端子群は、前記回路基板の第１の端辺側に配置され、
前記第ｎの端子群は、前記回路基板の前記第１の端辺に対向する第２の端辺側に配置されることを特徴とする印刷装置。
【請求項３】
請求項１又は２において、
前記第ｉの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第２の印刷材収容体であり、
前記第ｊの印刷材収容体は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体のうちの第ｎ−１の印刷材収容体であることを特徴とする印刷装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、クロック端子、データ端子、第１の電源端子及び第２の電源端子をそれぞれ有し、
前記クロック端子、前記データ端子、前記第１の電源端子及び前記第２の電源端子は、それぞれ前記バスにより前記制御部と共通接続されることを特徴とする印刷装置。
【請求項５】
請求項４において、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体の前記複数の記憶装置用端子は、それぞれリセット端子をさらに有することを特徴とする印刷装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記制御部は、前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する装着検出部を有し、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体は、装着検出端子をそれぞれ有し、
前記装着検出端子は、前記制御部に共通接続されることを特徴とする印刷装置。
【請求項７】
請求項６において、
前記第ｉの印刷材収容体〜前記第ｊの印刷材収容体のうちの、第ｋ（ｋはｉ≦ｋ≦ｊ−２である整数）の印刷材収容体の前記装着検出端子と第ｋ＋２の印刷材収容体の前記装着検出端子とは、前記制御部に共通接続されることを特徴とする印刷装置。
【請求項８】
請求項６又は７のいずれかにおいて、
前記制御部は、前記装着検出部が前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出する際に、前記複数の記憶装置用端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項９】
第１の印刷材収容体〜第ｎ（ｎは２以上の整数）の印刷材収容体が接続される第１の端子群〜第ｎの端子群と、
前記第１の端子群〜前記第ｎの端子群のうちの第ｉ（ｉは１＜ｉ＜ｎ−１である整数）の端子群〜第ｊ（ｊはｉ＜ｊ＜ｎである整数）の端子群を制御部に共通接続するバス配線とを含み、
前記第１の端子群は、前記バス配線と分離されて前記制御部と接続され、
前記第ｎの端子群は、前記バス配線と分離されて前記制御部と接続されることを特徴とする印刷装置用回路基板。
【請求項１０】
請求項９において、
前記第１の端子群〜前記第ｎの端子群は、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体が有する記憶装置にアクセスするための複数の記憶装置用端子をそれぞれ有することを特徴とする印刷装置用回路基板。
【請求項１１】
請求項９又は１０において、
前記第１の端子群〜前記第ｎの端子群は、
前記第１の印刷材収容体〜前記第ｎの印刷材収容体の装着を検出するための装着検出端子をそれぞれ有することを特徴とする印刷装置用回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−９４９７１（Ｐ２０１３−９４９７１Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３６７９４（Ｐ２０１１−２３６７９４）
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]