反射型液晶表示装置
【課題】一体的形成可能な表示パネルを高精細化できる反射型液晶表示装置の実現。
【解決手段】パネルの半導体基板に、表示データをデータラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスをスキャンラインに送出するスキャンドライバと、マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくともスイッチング素子２１，２２はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくともスキャンドライバはトランジスタ７１ａ，７２ａがバルクシリコン型ＭＯＳトランジスタである。
【解決手段】パネルの半導体基板に、表示データをデータラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスをスキャンラインに送出するスキャンドライバと、マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくともスイッチング素子２１，２２はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくともスキャンドライバはトランジスタ７１ａ，７２ａがバルクシリコン型ＭＯＳトランジスタである。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、反射型液晶表示装置に関し、詳しくは、いわゆるプロジェクタ等に好適な反射パネルすなわち微細かつ高精細な液晶表示パネルを持った反射型液晶表示装置に関する。
【０００２】
【従来の技術】一般的に、液晶表示装置は、液晶表示パネルにおける画素ごとのスイッチング素子としてａ−Ｓｉ（アモルファスシリコン）のＴＦＴ（Thin Film Transister）を用いたものが、よく知られている。ａ−ＳｉのＴＦＴは、比較的安価なガラス基板上に低温で形成できるので、大画面化や原価低減等に適しているからである。しかしながら、ａ−ＳｉのＴＦＴは、高速応答性に劣ることや、駆動能力が不足しがちであることなどの理由から、画素部と共に電極駆動回路等の周辺回路を一体的に作り込むことに向いていない。このため、別途製造した周辺回路のＩＣを後でパネルに搭載することが行われるが、この搭載前のパネルのテストに極めて多ピンでのプロービングを要する等の困難を伴うことや、その搭載のための接着作業時に良品パネルを不良品にしてしまうことなどの不利も有る。
【０００３】そこで、大画面化等よりも微細化の方が重視される液晶表示装置の場合には、プロービングが一層困難になるなどの理由もあって画素部と周辺回路部との一体的形成が重視されて、スイッチング素子等にポリシリコンＴＦＴを用いた構成のものが期待された。これは、絶縁性基板上にポリシリコン層を形成し、このポリシリコン層にＴＦＴを作り込んだＳＯＩ（Silicon on Insulator）型のものである。
【０００４】しかし、プロジェクタ等の応用分野では、微細化ばかりでなく高精細化も必要とされる。そして、画面が高精細になると、スイッチング制御の対象となる画素数が増える。特に高精細化に伴って表示列数が増える場合、一本の水平走査線ごとにこれに含まれるデータをシリアル−パラレル変換するためのホールド回路（データ保持回路）も、シフト段数が増加する。ところが、一般に水平走査期間は一定であるから、シフト段数の増加に対処するには、必然的にホールド回路における処理を高速にすることが求められることになる。
【０００５】このような回路処理の高速化には、一般にはシフトクロックを上げるのが案直であるが、アモルファスシリコンＴＦＴよりは高速であってもポリシリコンＴＦＴでは、動作スピードの不足は否めない。このため、１８０°位相をずらした二相のクロックで２列のシフターを交互に動作させることで、それぞれのシフターを、１列置きで、ゆっくり動作させることが行われる。あるいは、１２０°位相ずれのクロックの三相化およびこれで順次動作するシフターの３列化や、クロックの四相化およびシフターの４列化の如く、さらなる多相化が行われる。これでは、高精細化するほど、周辺回路が複雑化して、回路規模増大や調整困難などの不利益が目だって来る。
【０００６】このため、微細化ばかりか高精細化も重視される分野では、液晶表示パネルに一体的に形成される周辺素子やスイッチング素子として、低速のＴＦＴではなく高速のＭＯＳトランジスタが用いられることも多い。これは、例えば特開平６−１４８６７９号公報記載の如く、トランジスタ部分に関しては、通常のＩＣ等では一般的な構造のものであるが、要するにバルクシリコンの基板に作り込まれたもの（本明細書では、バルクシリコン型のものという）である。
【０００７】また、高い開口率を確保する必要もあることから、反射型の構成に加えて、画素電極積層形パネル構造をも採用する。すなわち、画素が微細であっても隣接画素との僅かな間隙を残して画素電極を密に配設することで高い開口率を確保するために、画素電極がスイッチング素子の上方に配されるという画素電極積層形パネル構造をも採用する
【０００８】
【発明が解決しようとする課題】このように、従来の反射型液晶表示装置では、大画面化等よりも、微細化および高精細化の方が重視される場合、画素部と周辺回路部とにおけるＭＯＳトランジスタをバルクシリコン型で一体的に形成するとともに、その上に画素電極等を積層するパネル構造を採用する。
【０００９】しかしながら、画素ごとのスイッチング素子としてバルクシリコン型ＭＯＳトランジスタを用いた場合、ゲートとバックゲートとの間の寄生容量が大きいことからスイッチング素子としてのＭＯＳトランジスタのゲートを駆動するゲートドライバ（スキャンドライバ）の負担が大きい。ゲートドライバは、通常、各行の走査ごとに各行内の全画素のスイッチング素子を同時に駆動するためである。なお、ゲートドライバを左右に設けたとしても、その半分は同時に駆動しなければならないし、ゲートドライバをさらに多重化するのはゲートラインの引き回しの関係で困難である。このため、今以上に表示列数が増えるような高精細化は、このままでは、難しい。
【００１０】そこで、テスティング等の観点から画素部と周辺回路部とにおけるＭＯＳトランジスタが一体的に形成された表示パネルの反射型液晶表示装置について、上述の困難を克服して、さらなる高精細化を図ることが課題となる。
【００１１】また、微細化を進めた画素電極積層形パネル構造の下では、画素電極のサイズがスイッチングトランジスタのそれとほとんど同じである。そこで、さらなる微細化を図るためには、画素電極を縮小する前に、先ず画素電極下のＭＯＳトランジスタの密度を上げることが必要である。しかしながら、液晶という容量負荷の駆動を担うには、ＭＯＳトランジスタは或る程度の大きさの本体部分が確保されたものでなければならない。このため、このままでは、これ以上の微細化も困難である。
【００１２】そこで、テスティング等の観点から画素部と周辺回路部とにおけるＭＯＳトランジスタを一体的に形成するとともに、微細化等の観点から画素電極積層形のパネル構造を採用する反射型液晶表示装置について、上述の困難を克服して、さらなる微細化および高精細化を図ることが課題となる。
【００１３】さらに、かかる微細化に伴って発生する液晶の制御特性の悪化も防止しなければならない。具体的には、バックゲート等に導通したシリコン基板とドレインとの間における寄生抵抗を介するリークなどによって液晶駆動電圧が変動するという特性が有るが、微細化で画素当りの液晶の容量が減少することに伴って、前述のリーク等の影響が相対的に大きくなり、その結果、液晶の制御特性が悪化してしまう。これをも、防止しなければならないのである。
【００１４】そこで、このようなリーク等による不所望な影響を除去することも課題となるが、生産技術や製造コスト等の観点から、既存の製造設備を利用可能な構成とすることも要求される。
【００１５】この発明は、このような課題を解決するためになされたものであり、一体的形成可能な表示パネルを高精細化できる反射型液晶表示装置を実現することを目的とする。また、この発明は、一体的形成可能な画素電極積層形の表示パネルを高精細化かつ微細化できる反射型液晶表示装置を提供することを目的とする。さらに、この発明は、一体的形成可能な画素電極積層形の表示パネルを高精細化かつ微細化可能で、しかも液晶の制御特性が良く且つ製造が容易な反射型液晶表示装置を実現することをも目的とする。
【００１６】
【課題を解決するための手段】このような課題を解決するために発明された第１乃至第３の解決手段について、その構成および作用効果を以下に説明する。
【００１７】［第１の解決手段］第１の解決手段の反射型液晶表示装置は（、出願当初の請求項１に記載の如く）、半導体基板とこれに対向する透明基板とこれらの基板間に封入された液晶とを有してなり画素がマトリクス状に配設されたパネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方ごとに形成されたデータラインと、前記マトリクス状画素の各列及び各行の何れか他方ごとに形成されたスキャンラインと、受けた表示データを前記データラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスを前記スキャンラインに出力するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバはトランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とするものである。
【００１８】ここで、上記の「ＳＯＩ型ポリシリコンＴＦＴ」及び「バルクシリコン型ＭＯＳトランジスタ」は、［従来例］において述べた通りのトランジスタの意味である。また、「走査」は、テレビジョン方式の走査に倣って水平走査すなわち行内における列方向走査を各行移動して行うことで垂直走査すなわち行走査を行うのが一般的であるが、その逆であってもよいし、飛び越しや、分割制御等が組み合わせられていてもよい。
【００１９】このような第１の解決手段の反射型液晶表示装置にあっては、表示データが、データドライバによって各列等ごとデータラインに出力される。一方、走査タイミングに応じたスキャンパルスが、スキャンドライバによって各行等のうちの該当スキャンラインに送出される。そして、スイッチング素子によって、該当データラインと該当画素電極との間の導通遮断状態が該当スキャンラインのスキャンパルスに応じて切換制御される。これにより、マトリクス状画素ごとに配設されたスイッチング素子のうち該当スキャンラインに対応するスイッチング素子が導通して、データラインに出力された表示データの信号電圧が画素電極に印加される。そこで、そのスキャンラインに対応する各画素の液晶に対し表示データ対応の液晶駆動電圧が印加されるので、スキャンラインごとの走査を繰り返すことで、表示パネルに、表示データに応じた表示が行われる。
【００２０】特に、この表示パネルは、スキャンドライバが駆動能力の優れたバルクシリコン型ＭＯＳトランジスタで構成されている一方で、その駆動を受けるスイッチング素子がゲートの寄生容量等無視可能で駆動負担の少ないＳＯＩ型ポリシリコンＴＦＴで構成されている。これにより、この表示パネルでは、スキャンドライバが従来より多くの列等をドライブ可能となるので、高精細化を妨げる要因が除去されている。なお、バルクシリコン型ＭＯＳトランジスタ及びＳＯＩ型ポリシリコンＴＦＴは、バルクシリコンの一部に絶縁膜とポリシリコン層とを積層する工程を追加すること等によって、容易に、一体的に形成することができる。
【００２１】したがって、この発明によれば、トランジスタの一体的形成の可能な表示パネルをさらに高精細化することができる。
【００２２】［第２の解決手段］第２の解決手段の反射型液晶表示装置は（、出願当初の請求項２に記載の如く）、上記の第１の解決手段の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されていることを特徴とするものである。
【００２３】このような第２の解決手段の反射型液晶表示装置にあっては、画素電極とスイッチング素子とを上下に積み重ねる画素電極積層形のパネル構造を採用するが、この構造は画素電極下のＭＯＳトランジスタの密度が画素密度に直結するものである。そこで、この構造とＳＯＩ型トランジスタ構造との組み合せにより、すなわち、トランジスタ密度が支配的な画素電極積層形のパネル構造と、素子分離幅が狭くて済むので同一素子サイズでも高密度配置が可能なＳＯＩ型ポリシリコンＴＦＴのスイッチング素子構造との２つの構造を結合したことにより、画素密度を上げてさらなる微細化を達成することもできる。
【００２４】したがって、この発明によれば、トランジスタの一体的形成の可能な画素電極積層形の表示パネルをさらに高精細化かつ微細化することができる。
【００２５】［第３の解決手段］第３の解決手段の反射型液晶表示装置は（、出願当初の請求項３に記載の如く）、上記の第２の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなるトランスファゲートであることを特徴とするものである。
【００２６】ここで、「対をなす…トランジスタ」とは、一対のトランジスタ、あるいは複数のトランジスタ対が直列・並列に接続されたものをいい。そして、その各トランジスタ対は、互いに対となるトランジスタ間におけるスイッチング対象の双方向伝送ラインに関しての電気的な接続関係および特性が（、望ましくは物理構造的にも）、対称となっている。
【００２７】このような第３の解決手段の反射型液晶表示装置にあっては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの対称的な構成および相補的な働きによって、ＰチャネルＭＯＳトランジスタの寄生容量や寄生抵抗による液晶駆動電圧への影響と、対になるＮチャネルＭＯＳトランジスタの寄生容量や寄生抵抗による液晶駆動電圧への影響とが、互いに打ち消しあうことになる。
【００２８】これにより、単にＮチャネルＭＯＳトランジスタ又はＰチャネルＭＯＳトランジスタの一方だけのＭＯＳアレイを採用した場合と比べて、寄生容量や寄生抵抗による不所望な影響が除去され又は少なくとも緩和される。その結果、画素電極に印加された液晶駆動電圧が従来よりも安定するので、液晶の制御特性を改善することができる。
【００２９】しかも、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタが共にＳＯＩ型ポリシリコンＴＦＴからなるトランスファゲートの場合は、共通接続されるドレイン領域を隣接して設けることで、対のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの間の分離を不要とすることができる。これにより、画素電極積層形の表示パネルの微細化を妨げることなく、液晶の制御特性を改善することができる。
【００３０】また、このようなトランスファゲート等を製造するには、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが製造可能であればよいから、一般的なＣＭＯＳ製造工程とほとんど同じ工程を採用することができる。これにより、既存のＣＭＯＳ製造設備を用いて容易に製造することができる。
【００３１】したがって、この発明によれば、トランジスタの一体的形成の可能な画素電極積層形の表示パネルを高精細化かつ微細化することができることに加えて、さらに液晶の制御特性が良い反射型液晶表示装置を容易に製造することもできる。
【００３２】
【発明の実施の形態】このような第１〜第３の解決手段で達成された本発明の反射型液晶表示装置について、これを実施するための形態を説明する。
【００３３】［第１の実施の形態］本発明の第１の実施形態にあっては、上述した第１の解決手段を実施するために、（Ｐ型やＮ型のシリコン基板等の）半導体基板とこれに対向する（ガラス基板や石英基板等の）透明基板とこれらの基板間に封入された（ＳＴＮ形やＦＬＣ形等の）液晶とを有してなり画素がマトリクス状に配設された（表示）パネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方（通常は各列）ごとに形成された（例えば数百〜千を超える複数の）データラインと、前記マトリクス状画素の各列及び各行の何れか他方（通常は各行）ごとに形成された（例えば数百〜千を超える複数の）スキャンラインと、（表示データ保持タイプの場合であれば一般には水平方向の１走査線の映像データやその分割された部分データなどの表示データをシリアル入力してパラレル送出可能に保持するデータ保持回路と、）（この回路の保持する表示データを受けて又は直接シリアル入力された表示データを受けて）受けた表示データを（パワー増幅等して）前記データラインに（パラレルで又は順次に）出力するデータドライバと、（一般には垂直方向の走査中における水平同期信号等に基づく）走査タイミングに応じたスキャンパルスを（パワー増幅等して）前記スキャンラインに送出するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて（通常はスキャンパルスを受けている間導通することで）切換制御する（各画素当り１又は２以上のＰチャネル・ＮチャネルＭＯＳトランジスタ等の）（複数の）スイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子は（、望ましくは前記スイッチング素子および前記データドライバは）、それぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバは（望ましくはこれらの前段の回路や前記データ保持回路も）、トランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とするものである。
【００３４】この反射型液晶表示装置にあっては、特にデータ保持回路を有するタイプの表示パネルに関しては、データ保持回路におけるトランジスタが高速動作可能なバルクシリコン型ＭＯＳトランジスタであることから、高精細化したときでもクロック相数の多相化等の負担が少なくて済む。この点でも、この表示パネルは、高精細化を妨げる要因が除去されたものとなる。
【００３５】［第２の実施の形態］本発明の第２の実施形態にあっては、上述した第２の解決手段を実施するために、上記の第１の解決手段の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されており、前記スイッチング素子の層と前記画素電極の層との間には、前記スイッチング素子と前記画素電極とのうち前記マトリクス状画素の配列に従って対応し合うものを接続する単層の又は多層の配線層が設けられ、前記単層の配線層または前記多層の配線層のうち少なくとも１つは、少なくとも前記マトリクス状画素の配列の対象部分が、前記接続のための配線パターン部と、前記透明基板の前記液晶側表面と同じ電位に保持される残パターン部とを含むものであることを特徴とするものである。
【００３６】このような第２の実施形態の反射型液晶表示装置にあっては、スイッチング素子層と画素電極層との間に配線層が設けられたことにより、トランジスタの遮光が行われるとともに、画素電極と残パターン部等との間に存在する寄生容量が液晶の容量に付加されるので液晶駆動電圧が安定する。しかも、残パターン部が透明基板の液晶側表面と同じ電位であることから、この付加容量が液晶自体の容量と完全に並列の状態となるので、液晶駆動電圧が一層安定する。
【００３７】［第３の実施の形態］本発明の第３の実施形態にあっては、上述した第３の解決手段を実施するために、上記の第２の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなる（具体的には、前記ＰチャネルＭＯＳトランジスタと前記ＮチャネルＭＯＳトランジスタは、ソース同士が前記画素電極およびデータラインの何れか一方に共通接続され、ドレイン同士が前記画素電極およびデータラインの何れか他方に共通接続され、各ゲートが互いに逆相のスキャンパルス等のスイッチング制御信号を受ける）トランスファゲートであることを特徴とするものである。
【００３８】
【実施例】本発明の反射型液晶表示装置の最良と思う実施例について、その具体的な構成を、図面を引用して説明する。図１は、そのパネル断面の部分拡大模式図であり、図２は、その装置における駆動回路等の周辺回路をも含んだブロック図である。
【００３９】この反射型液晶表示装置は、表示パネルが、Ｐ型のシリコン基板１と、一部にスペーサ等を介在させてシリコン基板１に対向するガラス基板６と、これらの基板間に真空吸引等によって封入された液晶９とを有してなるものである。
【００４０】ガラス基板６は、液晶９側表面上に、コモン電圧に保持される又は接地等されるＩＴＯ等の透明電極７と、斜め蒸着したシリコン酸化膜からなる配向膜８とが積層して形成されている。なお、ブラックマトリクスは除かれたものとなっている。
【００４１】液晶９は、垂直配列タイプのネマチック液晶である。
【００４２】シリコン基板１は、液晶９側表面部が、中央の大面積を占める画素部と、その残りの周辺部とに大別されるものである。このうち周辺部分は、その大部分が、シリコン基板１の一般的な供給時の状態すなわちｐ型のバルクシリコンのままのものである。これに対し、画素部は、さらには周辺部の一部も、絶縁層２とシリコン層３とが積層されたＳＯＩ構造のものである。
【００４３】絶縁層２は、例えば、シリコン基板１の液晶９側表面における周辺部該当領域の大部分をマスクして酸化処理等を施すことによって形成される。また、シリコン層３は、絶縁層２の上にポリシリコンをＣＶＤ（Chemical Vapor Deposition）等で積層することで形成される。このようにして部分的にＳＯＩ構造を持つことにより、このシリコン基板１は、画素部等のＳＯＩ領域にはＳＯＩ型ポリシリコンＴＦＴが形成可能であるとともに、周辺部の大部分のバルクシリコン領域にはバルクシリコン型ＭＯＳトランジスタが形成可能であり、しかも、これらがその後の概ね共通するプロセスによって一体的に形成可能なものとなっている。
【００４４】そして、この画素部領域には、画素がｍ行×ｎ列のマトリクス状に配列されている。しかも、その各ｎ列に対応してｎ本のデータライン（Ａ１〜Ａｎ）が配線層３１，３２等のパターンで形成されており、さらに、その各ｍ行に対応してｍ対のスキャンラインとしてのゲートライン（Ｘ１〜Ｘｍ，Ｙ１〜Ｙｍ）がやはり配線層３１，３２等のパターンで形成されている。各データラインは列ごとの表示データを伝えるためのものであり、各ゲートラインは行ごとのスキャンパルスを伝えるためのものである。
【００４５】また、各画素では、例えば２行１列目の画素では、ソースがデータラインＡ１に接続されゲートがスキャンラインＸ２に接続されドレインが画素電極３４Ｄに接続されたＰチャネルＭＯＳトランジスタ２１と、ソースがデータラインＡ１に接続されゲートがスキャンラインＹ２に接続されドレインが画素電極３４Ｄに接続されたＮチャネルＭＯＳトランジスタ２２とが形成されている。しかも、これらのトランジスタ２１，２２は、共に、配線層３１，３２，３３や絶縁膜４０，４１，４２，４３を介在させて、画素電極３４Ｄの下方に形成されたものである。
【００４６】このＰチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ２２とにより、この基板１は、マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子を持ち、さらに、画素電極に印加される液晶駆動電圧をスイッチングするこのスイッチング素子がトランスファゲートからなるものとなっている。他の画素部分も、同様のものである。
【００４７】しかも、上述したように、これらのトランジスタは、シリコン基板１上の画素部すなわちＳＯＩ領域に形成されている。そこで、このようなトランジスタからなるスイッチング素子は、それぞれが、ＳＯＩ型ポリシリコンＴＦＴで構成されたものとなっている。
【００４８】一方、シリコン基板１上の周辺部領域には、表示データを各画素に送出するための列電極駆動回路６０と、走査タイミングを示すスキャンパルスを各画素に送出するための行電極駆動回路７０とが設けられている。
【００４９】列電極駆動回路６０は、通常シリアルの表示データをパラレルに変換して送出するために、ｎ段のシフタ等を主体に構成されて表示データの信号であるビデオ信号をシリアル入力して保持するデータ保持回路としてのホールド回路６１と、この回路の保持データをｎ本の各データラインにパラレル出力するデータドライバ６２などを含んだものとなっている。
【００５０】このうち、ホールド回路６１は、しかも、上述したように、これらのトランジスタは、シリコン基板１上の周辺部における大部分の領域すなわちバルクシリコン領域に形成されている。そこで、このような領域に形成されたトランジスタ等からなるホールド回路６１は、バルクシリコン型ＭＯＳトランジスタで構成されたものとなっている。これにより、ホールド回路６１では、シフタ等が高速動作可能で、簡素な回路構成のものとなっている。
【００５１】なお、データドライバ６２は、シリコン基板１上の周辺部における残りの領域すなわちＳＯＩ領域に形成されている。そこで、このような領域に形成されたトランジスタ等からなるデータドライバ６２は、ＳＯＩ型ポリシリコンＴＦＴで構成されたものとなっている。
【００５２】行電極駆動回路７０は、水平同期信号等に基づく走査タイミングに応じたスキャンパルスを生成してこれを各画素に送出するために、図示しないスキャンパルスの生成回路の他に、ゲートラインに接続されたゲートドライバをも備えている。例えば一対のゲートラインＸ２，Ｙ２に対してはゲートドライバ７１によってゲートラインＸ２に正のスキャンパルスを出力すると同時にゲートラインＹ２にはこれと逆相の負のスキャンパルスを出力するものとなっている。
【００５３】この行電極駆動回路７０は、シリコン基板１上の周辺部における大部分の領域すなわちバルクシリコン領域に形成されている。そこで、このような領域に形成されたＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂ等からなるゲートドライバ７１等は、バルクシリコン型ＭＯＳトランジスタで構成されたものとなっている。そして、これにより、ゲートラインＸ２，Ｙ２等は大きな駆動力で駆動されるものとなっている。
【００５４】なお、バルクシリコン型ＭＯＳトランジスタのＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂは、Ｎ−ｗｅｌｌやＰ−ｗｅｌｌ内に形成されることから素子分離幅が広い（図３（ａ）参照）。これに対し、ＳＯＩ型ポリシリコンＴＦＴの場合は、一般にウェル領域が不要なのでその分だけ素子分離幅が狭くて済む（図３（ｂ）参照）。特に、トランスファゲートを構成するＳＯＩ型ポリシリコンＴＦＴのＰチャネルＭＯＳトランジスタ２１やＮチャネルＭＯＳトランジスタ２２は、それぞれのドレインが接続されているのでドレイン部分における分離が全く必要ない（図３（ｃ）参照）。これにより、この反射型液晶表示装置は、画素部やデータドライバ６２等の微細化が容易なものとなっている。
【００５５】ここで、配線層３１，３２，３３および画素電極層３４はアルミニウム（Ａｌ）膜で形成されている。そして、これらは、遮光のために、ＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂの上方にも形成されている。また、画素電極３４Ｄとその隣接画素電極との間隙の下にも、配線層３３等のうち配線に用いられていない残部のダミーパターンが配置されていて、漏れた入射光が卜ランジスタ２１，２２に到達しないようなものとなっている。しかも、これらのダミーパターンは透明電極７に接続されて、画素電極３４Ｄ等との間で液晶容量への付加容量を持つものともなっている。さらに、絶縁膜４０〜４３は、リンシリケートガラス（ＰＳＧ）膜で形成されており、全層同じ材質のものである。なお、層間絶縁膜４３は、電極の平坦性および電界の均一性を得るために、膜形成後の表面に化学的機械的研磨研磨処理が施されたものとなっている。
【００５６】そして、画素電極層３４の上には、シリコン酸化膜やシリコン窒化膜からなる保護膜５０と、入射光を反射する誘電体ミラ−５１と、斜め蒸着したシリコン酸化膜からなる配向膜５２とが順に積層して形成されている。
【００５７】このような構造を採用したことから、この反射型液晶表示装置は、上述したシリコン層３等の形成以外、一般的なＣＭＯＳ製造用のシリコンプロセスや液晶パネル製造プロセスによって容易に製造することができるものとなっている。
【００５８】なお、追加処理を僅かなものに抑えつつ誘電体ミラ−５１による反射面を平坦化するために、画素電極層３４の形成後にその表面に短時間の化学的機械的研磨処理を施すとともに、保護膜５０の形成後もその表面に鏡面仕上げの化学的機械的研磨処理を施すことも行われる。
【００５９】この実施例の反射型液晶表示装置について、その具体的な動作を、図面を引用して説明する。図４R>４は、図２の等価回路における駆動信号の波形例である。
【００６０】液晶９の駆動は線順次駆動のアクティブマトリクス方式で行われる。すなわち、列電極駆動回路６０からホールド回路６１及びデータドライバ６２を介して１水平走査線に相当する各列ごとのデータ信号がデータラインＡ１〜Ａｎにパラレル出力されるとともに、行電極駆動回路７０からゲートドライバ７１等を介してその走査線に該当する行のスキャン信号の正負のパルスがスキャンラインＸ１，Ｙ１等に順次出力される。このパルス出力は水平走査の度にラインＸ１，Ｙ１からラインＸ２，Ｙ２さらにラインＸ３，Ｙ３と順に遷移する。
【００６１】ここで、２行１列目の画素を例にとると、この画素では、ＰチャネルＭＯＳ卜ランジスタ２１がラインＸ２を介してゲートに負のスキャンパルスを受け、同時にＮチャネルＭＯＳトランジスタ２２がラインＹ２を介してゲートに正のスキャンパルスを受けると、ＭＯＳトランジスタ２１，２２が共にオンして、共にソースとドレインとが導通する。すると、ラインＡ１上に出力されたデータ信号の電圧は、これらのトランジスタ２１，２２を介して、画素電極３４Ｄに印加される。次にＰチャネルＭＯＳ卜ランジスタ１０のゲート１２及びＮチャネルＭＯＳトランジスタ２０のゲート２２に接地電位が印加されると、ＭＯＳトランジスタ１０，２０が共にオフして、画素電極３４Ｄにデータ信号の電圧が保持される。
【００６２】そして、この画素電極３４Ｄの印加電圧と透明電極７のコモン電圧との電圧差に応じて、画素電極３４Ｄ上部における部分の液晶９が偏光状態を変えるので、図示しない光源から投射された入射光に対する図示しない投写面への反射光の割合を制御することができる。他の画素に関しても同様である。
【００６３】以上、列電極駆動回路が表示データ保持タイプの場合の例について説明してきたが、ここで、ホールド回路を持たない列電極駆動回路の例を説明する。このタイプの列電極駆動回路は、ビデオ信号の１水平走査線の走査に対応して値の変化する水平アドレスを入力としデコード出力を各データドライバのうちの対応するものに送出するアドレスデコーダと、各列対応で複数設けられ何れも同一のビデオ信号を入力としそれぞれアドレスデコーダの対応デコード出力を制御入力として制御入力にアクティブなデコード出力を受けたときだけ対応データラインをドライブするデータドライバとを備えたものである。
【００６４】この列電極駆動回路により、水平走査ごとに表示データがビデオ信号でデータドライバに直接シリアル入力されるとともに、アドレスデコーダのアクティブなデコード出力も順次切り替わり、これに伴ってデータドライバによりドライブされるデータラインが（Ａ１，Ａ２，…，Ａｎと）逐次遷移する。こうして、各水平走査ごとに表示データが次々と異なるデータドライバからデータラインへ順に出力される。
【００６５】
【発明の効果】以上の説明から明らかなように、本発明の第１の解決手段の反射型液晶表示装置にあっては、画素部や周辺回路の各部分ごとの特質に応じてＳＯＩ型ポリシリコンＴＦＴとバルクシリコン型ＭＯＳトランジスタとを使い分けることにより、高精細化の妨げとなっていた動作速度不足や駆動能力不足などの要因を除去することができる。したがって、一体的な形成の可能な表示パネルをさらに高精細化することができるという有利な効果が有る。
【００６６】また、本発明の第２の解決手段の反射型液晶表示装置にあっては、上述の効果に加えて、画素電極積層形の構造とＳＯＩ型ポリシリコンＴＦＴのスイッチング素子構造とを結合させたことにより、トランジスタの一体的形成の可能な画素電極積層形の表示パネルをさらに高精細化かつ微細化することができるという有利な効果を奏する。
【００６７】さらに、本発明の第３の解決手段の反射型液晶表示装置にあっては、上述の効果に加えて、トランスファゲートの対称的な構成および相補的な働きにより、寄生容量や寄生抵抗による不所望な影響が緩和等されて、液晶駆動電圧が安定する。したがって、トランジスタの一体的形成の可能な画素電極積層形の表示パネルを高精細化かつ微細化することができることに加えて、さらに液晶の制御特性が良い反射型液晶表示装置を容易に製造することもできるという有利な効果が有る。
【図面の簡単な説明】
【図１】 本発明の反射型液晶表示装置におけるパネル断面の拡大模式図である。
【図２】 パネル部の等価回路に加えて駆動回路等の周辺回路をも含んだブロック図である。
【図３】 ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの分離状態を示す平面模式図である。
【図４】 駆動信号の波形図である。である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 絶縁層
３ シリコン層
４ フィールド酸化膜
６ ガラス基板（透明基板）
７ 透明電極
８ 配向膜
９ 液晶
２１ ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓＦＥＴ；ＰＭＯＳ）
２２ ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓＦＥＴ；ＮＭＯＳ）
３１ 配線層
３２ 配線層
３３ 配線層
３４ 画素電極層
４０ 絶縁膜
４１ 層間絶縁膜
４２ 層間絶縁膜
４３ 層間絶縁膜
５０ 保護膜
５１ 誘電体ミラー
５２ 配向膜
６０ 列電極駆動回路（周辺回路）
６１ ホールド回路（データ保持回路）
６２ データドライバ
７０ 行電極駆動回路（周辺回路）
７１ ゲートドライバ（スキャンドライバ）
７１ａ ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓＦＥＴ；ＰＭＯＳ）
７１ｂ ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓＦＥＴ；ＮＭＯＳ）
【０００１】
【発明の属する技術分野】この発明は、反射型液晶表示装置に関し、詳しくは、いわゆるプロジェクタ等に好適な反射パネルすなわち微細かつ高精細な液晶表示パネルを持った反射型液晶表示装置に関する。
【０００２】
【従来の技術】一般的に、液晶表示装置は、液晶表示パネルにおける画素ごとのスイッチング素子としてａ−Ｓｉ（アモルファスシリコン）のＴＦＴ（Thin Film Transister）を用いたものが、よく知られている。ａ−ＳｉのＴＦＴは、比較的安価なガラス基板上に低温で形成できるので、大画面化や原価低減等に適しているからである。しかしながら、ａ−ＳｉのＴＦＴは、高速応答性に劣ることや、駆動能力が不足しがちであることなどの理由から、画素部と共に電極駆動回路等の周辺回路を一体的に作り込むことに向いていない。このため、別途製造した周辺回路のＩＣを後でパネルに搭載することが行われるが、この搭載前のパネルのテストに極めて多ピンでのプロービングを要する等の困難を伴うことや、その搭載のための接着作業時に良品パネルを不良品にしてしまうことなどの不利も有る。
【０００３】そこで、大画面化等よりも微細化の方が重視される液晶表示装置の場合には、プロービングが一層困難になるなどの理由もあって画素部と周辺回路部との一体的形成が重視されて、スイッチング素子等にポリシリコンＴＦＴを用いた構成のものが期待された。これは、絶縁性基板上にポリシリコン層を形成し、このポリシリコン層にＴＦＴを作り込んだＳＯＩ（Silicon on Insulator）型のものである。
【０００４】しかし、プロジェクタ等の応用分野では、微細化ばかりでなく高精細化も必要とされる。そして、画面が高精細になると、スイッチング制御の対象となる画素数が増える。特に高精細化に伴って表示列数が増える場合、一本の水平走査線ごとにこれに含まれるデータをシリアル−パラレル変換するためのホールド回路（データ保持回路）も、シフト段数が増加する。ところが、一般に水平走査期間は一定であるから、シフト段数の増加に対処するには、必然的にホールド回路における処理を高速にすることが求められることになる。
【０００５】このような回路処理の高速化には、一般にはシフトクロックを上げるのが案直であるが、アモルファスシリコンＴＦＴよりは高速であってもポリシリコンＴＦＴでは、動作スピードの不足は否めない。このため、１８０°位相をずらした二相のクロックで２列のシフターを交互に動作させることで、それぞれのシフターを、１列置きで、ゆっくり動作させることが行われる。あるいは、１２０°位相ずれのクロックの三相化およびこれで順次動作するシフターの３列化や、クロックの四相化およびシフターの４列化の如く、さらなる多相化が行われる。これでは、高精細化するほど、周辺回路が複雑化して、回路規模増大や調整困難などの不利益が目だって来る。
【０００６】このため、微細化ばかりか高精細化も重視される分野では、液晶表示パネルに一体的に形成される周辺素子やスイッチング素子として、低速のＴＦＴではなく高速のＭＯＳトランジスタが用いられることも多い。これは、例えば特開平６−１４８６７９号公報記載の如く、トランジスタ部分に関しては、通常のＩＣ等では一般的な構造のものであるが、要するにバルクシリコンの基板に作り込まれたもの（本明細書では、バルクシリコン型のものという）である。
【０００７】また、高い開口率を確保する必要もあることから、反射型の構成に加えて、画素電極積層形パネル構造をも採用する。すなわち、画素が微細であっても隣接画素との僅かな間隙を残して画素電極を密に配設することで高い開口率を確保するために、画素電極がスイッチング素子の上方に配されるという画素電極積層形パネル構造をも採用する
【０００８】
【発明が解決しようとする課題】このように、従来の反射型液晶表示装置では、大画面化等よりも、微細化および高精細化の方が重視される場合、画素部と周辺回路部とにおけるＭＯＳトランジスタをバルクシリコン型で一体的に形成するとともに、その上に画素電極等を積層するパネル構造を採用する。
【０００９】しかしながら、画素ごとのスイッチング素子としてバルクシリコン型ＭＯＳトランジスタを用いた場合、ゲートとバックゲートとの間の寄生容量が大きいことからスイッチング素子としてのＭＯＳトランジスタのゲートを駆動するゲートドライバ（スキャンドライバ）の負担が大きい。ゲートドライバは、通常、各行の走査ごとに各行内の全画素のスイッチング素子を同時に駆動するためである。なお、ゲートドライバを左右に設けたとしても、その半分は同時に駆動しなければならないし、ゲートドライバをさらに多重化するのはゲートラインの引き回しの関係で困難である。このため、今以上に表示列数が増えるような高精細化は、このままでは、難しい。
【００１０】そこで、テスティング等の観点から画素部と周辺回路部とにおけるＭＯＳトランジスタが一体的に形成された表示パネルの反射型液晶表示装置について、上述の困難を克服して、さらなる高精細化を図ることが課題となる。
【００１１】また、微細化を進めた画素電極積層形パネル構造の下では、画素電極のサイズがスイッチングトランジスタのそれとほとんど同じである。そこで、さらなる微細化を図るためには、画素電極を縮小する前に、先ず画素電極下のＭＯＳトランジスタの密度を上げることが必要である。しかしながら、液晶という容量負荷の駆動を担うには、ＭＯＳトランジスタは或る程度の大きさの本体部分が確保されたものでなければならない。このため、このままでは、これ以上の微細化も困難である。
【００１２】そこで、テスティング等の観点から画素部と周辺回路部とにおけるＭＯＳトランジスタを一体的に形成するとともに、微細化等の観点から画素電極積層形のパネル構造を採用する反射型液晶表示装置について、上述の困難を克服して、さらなる微細化および高精細化を図ることが課題となる。
【００１３】さらに、かかる微細化に伴って発生する液晶の制御特性の悪化も防止しなければならない。具体的には、バックゲート等に導通したシリコン基板とドレインとの間における寄生抵抗を介するリークなどによって液晶駆動電圧が変動するという特性が有るが、微細化で画素当りの液晶の容量が減少することに伴って、前述のリーク等の影響が相対的に大きくなり、その結果、液晶の制御特性が悪化してしまう。これをも、防止しなければならないのである。
【００１４】そこで、このようなリーク等による不所望な影響を除去することも課題となるが、生産技術や製造コスト等の観点から、既存の製造設備を利用可能な構成とすることも要求される。
【００１５】この発明は、このような課題を解決するためになされたものであり、一体的形成可能な表示パネルを高精細化できる反射型液晶表示装置を実現することを目的とする。また、この発明は、一体的形成可能な画素電極積層形の表示パネルを高精細化かつ微細化できる反射型液晶表示装置を提供することを目的とする。さらに、この発明は、一体的形成可能な画素電極積層形の表示パネルを高精細化かつ微細化可能で、しかも液晶の制御特性が良く且つ製造が容易な反射型液晶表示装置を実現することをも目的とする。
【００１６】
【課題を解決するための手段】このような課題を解決するために発明された第１乃至第３の解決手段について、その構成および作用効果を以下に説明する。
【００１７】［第１の解決手段］第１の解決手段の反射型液晶表示装置は（、出願当初の請求項１に記載の如く）、半導体基板とこれに対向する透明基板とこれらの基板間に封入された液晶とを有してなり画素がマトリクス状に配設されたパネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方ごとに形成されたデータラインと、前記マトリクス状画素の各列及び各行の何れか他方ごとに形成されたスキャンラインと、受けた表示データを前記データラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスを前記スキャンラインに出力するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバはトランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とするものである。
【００１８】ここで、上記の「ＳＯＩ型ポリシリコンＴＦＴ」及び「バルクシリコン型ＭＯＳトランジスタ」は、［従来例］において述べた通りのトランジスタの意味である。また、「走査」は、テレビジョン方式の走査に倣って水平走査すなわち行内における列方向走査を各行移動して行うことで垂直走査すなわち行走査を行うのが一般的であるが、その逆であってもよいし、飛び越しや、分割制御等が組み合わせられていてもよい。
【００１９】このような第１の解決手段の反射型液晶表示装置にあっては、表示データが、データドライバによって各列等ごとデータラインに出力される。一方、走査タイミングに応じたスキャンパルスが、スキャンドライバによって各行等のうちの該当スキャンラインに送出される。そして、スイッチング素子によって、該当データラインと該当画素電極との間の導通遮断状態が該当スキャンラインのスキャンパルスに応じて切換制御される。これにより、マトリクス状画素ごとに配設されたスイッチング素子のうち該当スキャンラインに対応するスイッチング素子が導通して、データラインに出力された表示データの信号電圧が画素電極に印加される。そこで、そのスキャンラインに対応する各画素の液晶に対し表示データ対応の液晶駆動電圧が印加されるので、スキャンラインごとの走査を繰り返すことで、表示パネルに、表示データに応じた表示が行われる。
【００２０】特に、この表示パネルは、スキャンドライバが駆動能力の優れたバルクシリコン型ＭＯＳトランジスタで構成されている一方で、その駆動を受けるスイッチング素子がゲートの寄生容量等無視可能で駆動負担の少ないＳＯＩ型ポリシリコンＴＦＴで構成されている。これにより、この表示パネルでは、スキャンドライバが従来より多くの列等をドライブ可能となるので、高精細化を妨げる要因が除去されている。なお、バルクシリコン型ＭＯＳトランジスタ及びＳＯＩ型ポリシリコンＴＦＴは、バルクシリコンの一部に絶縁膜とポリシリコン層とを積層する工程を追加すること等によって、容易に、一体的に形成することができる。
【００２１】したがって、この発明によれば、トランジスタの一体的形成の可能な表示パネルをさらに高精細化することができる。
【００２２】［第２の解決手段］第２の解決手段の反射型液晶表示装置は（、出願当初の請求項２に記載の如く）、上記の第１の解決手段の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されていることを特徴とするものである。
【００２３】このような第２の解決手段の反射型液晶表示装置にあっては、画素電極とスイッチング素子とを上下に積み重ねる画素電極積層形のパネル構造を採用するが、この構造は画素電極下のＭＯＳトランジスタの密度が画素密度に直結するものである。そこで、この構造とＳＯＩ型トランジスタ構造との組み合せにより、すなわち、トランジスタ密度が支配的な画素電極積層形のパネル構造と、素子分離幅が狭くて済むので同一素子サイズでも高密度配置が可能なＳＯＩ型ポリシリコンＴＦＴのスイッチング素子構造との２つの構造を結合したことにより、画素密度を上げてさらなる微細化を達成することもできる。
【００２４】したがって、この発明によれば、トランジスタの一体的形成の可能な画素電極積層形の表示パネルをさらに高精細化かつ微細化することができる。
【００２５】［第３の解決手段］第３の解決手段の反射型液晶表示装置は（、出願当初の請求項３に記載の如く）、上記の第２の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなるトランスファゲートであることを特徴とするものである。
【００２６】ここで、「対をなす…トランジスタ」とは、一対のトランジスタ、あるいは複数のトランジスタ対が直列・並列に接続されたものをいい。そして、その各トランジスタ対は、互いに対となるトランジスタ間におけるスイッチング対象の双方向伝送ラインに関しての電気的な接続関係および特性が（、望ましくは物理構造的にも）、対称となっている。
【００２７】このような第３の解決手段の反射型液晶表示装置にあっては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの対称的な構成および相補的な働きによって、ＰチャネルＭＯＳトランジスタの寄生容量や寄生抵抗による液晶駆動電圧への影響と、対になるＮチャネルＭＯＳトランジスタの寄生容量や寄生抵抗による液晶駆動電圧への影響とが、互いに打ち消しあうことになる。
【００２８】これにより、単にＮチャネルＭＯＳトランジスタ又はＰチャネルＭＯＳトランジスタの一方だけのＭＯＳアレイを採用した場合と比べて、寄生容量や寄生抵抗による不所望な影響が除去され又は少なくとも緩和される。その結果、画素電極に印加された液晶駆動電圧が従来よりも安定するので、液晶の制御特性を改善することができる。
【００２９】しかも、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタが共にＳＯＩ型ポリシリコンＴＦＴからなるトランスファゲートの場合は、共通接続されるドレイン領域を隣接して設けることで、対のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの間の分離を不要とすることができる。これにより、画素電極積層形の表示パネルの微細化を妨げることなく、液晶の制御特性を改善することができる。
【００３０】また、このようなトランスファゲート等を製造するには、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが製造可能であればよいから、一般的なＣＭＯＳ製造工程とほとんど同じ工程を採用することができる。これにより、既存のＣＭＯＳ製造設備を用いて容易に製造することができる。
【００３１】したがって、この発明によれば、トランジスタの一体的形成の可能な画素電極積層形の表示パネルを高精細化かつ微細化することができることに加えて、さらに液晶の制御特性が良い反射型液晶表示装置を容易に製造することもできる。
【００３２】
【発明の実施の形態】このような第１〜第３の解決手段で達成された本発明の反射型液晶表示装置について、これを実施するための形態を説明する。
【００３３】［第１の実施の形態］本発明の第１の実施形態にあっては、上述した第１の解決手段を実施するために、（Ｐ型やＮ型のシリコン基板等の）半導体基板とこれに対向する（ガラス基板や石英基板等の）透明基板とこれらの基板間に封入された（ＳＴＮ形やＦＬＣ形等の）液晶とを有してなり画素がマトリクス状に配設された（表示）パネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方（通常は各列）ごとに形成された（例えば数百〜千を超える複数の）データラインと、前記マトリクス状画素の各列及び各行の何れか他方（通常は各行）ごとに形成された（例えば数百〜千を超える複数の）スキャンラインと、（表示データ保持タイプの場合であれば一般には水平方向の１走査線の映像データやその分割された部分データなどの表示データをシリアル入力してパラレル送出可能に保持するデータ保持回路と、）（この回路の保持する表示データを受けて又は直接シリアル入力された表示データを受けて）受けた表示データを（パワー増幅等して）前記データラインに（パラレルで又は順次に）出力するデータドライバと、（一般には垂直方向の走査中における水平同期信号等に基づく）走査タイミングに応じたスキャンパルスを（パワー増幅等して）前記スキャンラインに送出するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて（通常はスキャンパルスを受けている間導通することで）切換制御する（各画素当り１又は２以上のＰチャネル・ＮチャネルＭＯＳトランジスタ等の）（複数の）スイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子は（、望ましくは前記スイッチング素子および前記データドライバは）、それぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバは（望ましくはこれらの前段の回路や前記データ保持回路も）、トランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とするものである。
【００３４】この反射型液晶表示装置にあっては、特にデータ保持回路を有するタイプの表示パネルに関しては、データ保持回路におけるトランジスタが高速動作可能なバルクシリコン型ＭＯＳトランジスタであることから、高精細化したときでもクロック相数の多相化等の負担が少なくて済む。この点でも、この表示パネルは、高精細化を妨げる要因が除去されたものとなる。
【００３５】［第２の実施の形態］本発明の第２の実施形態にあっては、上述した第２の解決手段を実施するために、上記の第１の解決手段の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されており、前記スイッチング素子の層と前記画素電極の層との間には、前記スイッチング素子と前記画素電極とのうち前記マトリクス状画素の配列に従って対応し合うものを接続する単層の又は多層の配線層が設けられ、前記単層の配線層または前記多層の配線層のうち少なくとも１つは、少なくとも前記マトリクス状画素の配列の対象部分が、前記接続のための配線パターン部と、前記透明基板の前記液晶側表面と同じ電位に保持される残パターン部とを含むものであることを特徴とするものである。
【００３６】このような第２の実施形態の反射型液晶表示装置にあっては、スイッチング素子層と画素電極層との間に配線層が設けられたことにより、トランジスタの遮光が行われるとともに、画素電極と残パターン部等との間に存在する寄生容量が液晶の容量に付加されるので液晶駆動電圧が安定する。しかも、残パターン部が透明基板の液晶側表面と同じ電位であることから、この付加容量が液晶自体の容量と完全に並列の状態となるので、液晶駆動電圧が一層安定する。
【００３７】［第３の実施の形態］本発明の第３の実施形態にあっては、上述した第３の解決手段を実施するために、上記の第２の反射型液晶表示装置であって、前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなる（具体的には、前記ＰチャネルＭＯＳトランジスタと前記ＮチャネルＭＯＳトランジスタは、ソース同士が前記画素電極およびデータラインの何れか一方に共通接続され、ドレイン同士が前記画素電極およびデータラインの何れか他方に共通接続され、各ゲートが互いに逆相のスキャンパルス等のスイッチング制御信号を受ける）トランスファゲートであることを特徴とするものである。
【００３８】
【実施例】本発明の反射型液晶表示装置の最良と思う実施例について、その具体的な構成を、図面を引用して説明する。図１は、そのパネル断面の部分拡大模式図であり、図２は、その装置における駆動回路等の周辺回路をも含んだブロック図である。
【００３９】この反射型液晶表示装置は、表示パネルが、Ｐ型のシリコン基板１と、一部にスペーサ等を介在させてシリコン基板１に対向するガラス基板６と、これらの基板間に真空吸引等によって封入された液晶９とを有してなるものである。
【００４０】ガラス基板６は、液晶９側表面上に、コモン電圧に保持される又は接地等されるＩＴＯ等の透明電極７と、斜め蒸着したシリコン酸化膜からなる配向膜８とが積層して形成されている。なお、ブラックマトリクスは除かれたものとなっている。
【００４１】液晶９は、垂直配列タイプのネマチック液晶である。
【００４２】シリコン基板１は、液晶９側表面部が、中央の大面積を占める画素部と、その残りの周辺部とに大別されるものである。このうち周辺部分は、その大部分が、シリコン基板１の一般的な供給時の状態すなわちｐ型のバルクシリコンのままのものである。これに対し、画素部は、さらには周辺部の一部も、絶縁層２とシリコン層３とが積層されたＳＯＩ構造のものである。
【００４３】絶縁層２は、例えば、シリコン基板１の液晶９側表面における周辺部該当領域の大部分をマスクして酸化処理等を施すことによって形成される。また、シリコン層３は、絶縁層２の上にポリシリコンをＣＶＤ（Chemical Vapor Deposition）等で積層することで形成される。このようにして部分的にＳＯＩ構造を持つことにより、このシリコン基板１は、画素部等のＳＯＩ領域にはＳＯＩ型ポリシリコンＴＦＴが形成可能であるとともに、周辺部の大部分のバルクシリコン領域にはバルクシリコン型ＭＯＳトランジスタが形成可能であり、しかも、これらがその後の概ね共通するプロセスによって一体的に形成可能なものとなっている。
【００４４】そして、この画素部領域には、画素がｍ行×ｎ列のマトリクス状に配列されている。しかも、その各ｎ列に対応してｎ本のデータライン（Ａ１〜Ａｎ）が配線層３１，３２等のパターンで形成されており、さらに、その各ｍ行に対応してｍ対のスキャンラインとしてのゲートライン（Ｘ１〜Ｘｍ，Ｙ１〜Ｙｍ）がやはり配線層３１，３２等のパターンで形成されている。各データラインは列ごとの表示データを伝えるためのものであり、各ゲートラインは行ごとのスキャンパルスを伝えるためのものである。
【００４５】また、各画素では、例えば２行１列目の画素では、ソースがデータラインＡ１に接続されゲートがスキャンラインＸ２に接続されドレインが画素電極３４Ｄに接続されたＰチャネルＭＯＳトランジスタ２１と、ソースがデータラインＡ１に接続されゲートがスキャンラインＹ２に接続されドレインが画素電極３４Ｄに接続されたＮチャネルＭＯＳトランジスタ２２とが形成されている。しかも、これらのトランジスタ２１，２２は、共に、配線層３１，３２，３３や絶縁膜４０，４１，４２，４３を介在させて、画素電極３４Ｄの下方に形成されたものである。
【００４６】このＰチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ２２とにより、この基板１は、マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子を持ち、さらに、画素電極に印加される液晶駆動電圧をスイッチングするこのスイッチング素子がトランスファゲートからなるものとなっている。他の画素部分も、同様のものである。
【００４７】しかも、上述したように、これらのトランジスタは、シリコン基板１上の画素部すなわちＳＯＩ領域に形成されている。そこで、このようなトランジスタからなるスイッチング素子は、それぞれが、ＳＯＩ型ポリシリコンＴＦＴで構成されたものとなっている。
【００４８】一方、シリコン基板１上の周辺部領域には、表示データを各画素に送出するための列電極駆動回路６０と、走査タイミングを示すスキャンパルスを各画素に送出するための行電極駆動回路７０とが設けられている。
【００４９】列電極駆動回路６０は、通常シリアルの表示データをパラレルに変換して送出するために、ｎ段のシフタ等を主体に構成されて表示データの信号であるビデオ信号をシリアル入力して保持するデータ保持回路としてのホールド回路６１と、この回路の保持データをｎ本の各データラインにパラレル出力するデータドライバ６２などを含んだものとなっている。
【００５０】このうち、ホールド回路６１は、しかも、上述したように、これらのトランジスタは、シリコン基板１上の周辺部における大部分の領域すなわちバルクシリコン領域に形成されている。そこで、このような領域に形成されたトランジスタ等からなるホールド回路６１は、バルクシリコン型ＭＯＳトランジスタで構成されたものとなっている。これにより、ホールド回路６１では、シフタ等が高速動作可能で、簡素な回路構成のものとなっている。
【００５１】なお、データドライバ６２は、シリコン基板１上の周辺部における残りの領域すなわちＳＯＩ領域に形成されている。そこで、このような領域に形成されたトランジスタ等からなるデータドライバ６２は、ＳＯＩ型ポリシリコンＴＦＴで構成されたものとなっている。
【００５２】行電極駆動回路７０は、水平同期信号等に基づく走査タイミングに応じたスキャンパルスを生成してこれを各画素に送出するために、図示しないスキャンパルスの生成回路の他に、ゲートラインに接続されたゲートドライバをも備えている。例えば一対のゲートラインＸ２，Ｙ２に対してはゲートドライバ７１によってゲートラインＸ２に正のスキャンパルスを出力すると同時にゲートラインＹ２にはこれと逆相の負のスキャンパルスを出力するものとなっている。
【００５３】この行電極駆動回路７０は、シリコン基板１上の周辺部における大部分の領域すなわちバルクシリコン領域に形成されている。そこで、このような領域に形成されたＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂ等からなるゲートドライバ７１等は、バルクシリコン型ＭＯＳトランジスタで構成されたものとなっている。そして、これにより、ゲートラインＸ２，Ｙ２等は大きな駆動力で駆動されるものとなっている。
【００５４】なお、バルクシリコン型ＭＯＳトランジスタのＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂは、Ｎ−ｗｅｌｌやＰ−ｗｅｌｌ内に形成されることから素子分離幅が広い（図３（ａ）参照）。これに対し、ＳＯＩ型ポリシリコンＴＦＴの場合は、一般にウェル領域が不要なのでその分だけ素子分離幅が狭くて済む（図３（ｂ）参照）。特に、トランスファゲートを構成するＳＯＩ型ポリシリコンＴＦＴのＰチャネルＭＯＳトランジスタ２１やＮチャネルＭＯＳトランジスタ２２は、それぞれのドレインが接続されているのでドレイン部分における分離が全く必要ない（図３（ｃ）参照）。これにより、この反射型液晶表示装置は、画素部やデータドライバ６２等の微細化が容易なものとなっている。
【００５５】ここで、配線層３１，３２，３３および画素電極層３４はアルミニウム（Ａｌ）膜で形成されている。そして、これらは、遮光のために、ＰチャネルＭＯＳトランジスタ７１ａやＮチャネルＭＯＳトランジスタ７１ｂの上方にも形成されている。また、画素電極３４Ｄとその隣接画素電極との間隙の下にも、配線層３３等のうち配線に用いられていない残部のダミーパターンが配置されていて、漏れた入射光が卜ランジスタ２１，２２に到達しないようなものとなっている。しかも、これらのダミーパターンは透明電極７に接続されて、画素電極３４Ｄ等との間で液晶容量への付加容量を持つものともなっている。さらに、絶縁膜４０〜４３は、リンシリケートガラス（ＰＳＧ）膜で形成されており、全層同じ材質のものである。なお、層間絶縁膜４３は、電極の平坦性および電界の均一性を得るために、膜形成後の表面に化学的機械的研磨研磨処理が施されたものとなっている。
【００５６】そして、画素電極層３４の上には、シリコン酸化膜やシリコン窒化膜からなる保護膜５０と、入射光を反射する誘電体ミラ−５１と、斜め蒸着したシリコン酸化膜からなる配向膜５２とが順に積層して形成されている。
【００５７】このような構造を採用したことから、この反射型液晶表示装置は、上述したシリコン層３等の形成以外、一般的なＣＭＯＳ製造用のシリコンプロセスや液晶パネル製造プロセスによって容易に製造することができるものとなっている。
【００５８】なお、追加処理を僅かなものに抑えつつ誘電体ミラ−５１による反射面を平坦化するために、画素電極層３４の形成後にその表面に短時間の化学的機械的研磨処理を施すとともに、保護膜５０の形成後もその表面に鏡面仕上げの化学的機械的研磨処理を施すことも行われる。
【００５９】この実施例の反射型液晶表示装置について、その具体的な動作を、図面を引用して説明する。図４R>４は、図２の等価回路における駆動信号の波形例である。
【００６０】液晶９の駆動は線順次駆動のアクティブマトリクス方式で行われる。すなわち、列電極駆動回路６０からホールド回路６１及びデータドライバ６２を介して１水平走査線に相当する各列ごとのデータ信号がデータラインＡ１〜Ａｎにパラレル出力されるとともに、行電極駆動回路７０からゲートドライバ７１等を介してその走査線に該当する行のスキャン信号の正負のパルスがスキャンラインＸ１，Ｙ１等に順次出力される。このパルス出力は水平走査の度にラインＸ１，Ｙ１からラインＸ２，Ｙ２さらにラインＸ３，Ｙ３と順に遷移する。
【００６１】ここで、２行１列目の画素を例にとると、この画素では、ＰチャネルＭＯＳ卜ランジスタ２１がラインＸ２を介してゲートに負のスキャンパルスを受け、同時にＮチャネルＭＯＳトランジスタ２２がラインＹ２を介してゲートに正のスキャンパルスを受けると、ＭＯＳトランジスタ２１，２２が共にオンして、共にソースとドレインとが導通する。すると、ラインＡ１上に出力されたデータ信号の電圧は、これらのトランジスタ２１，２２を介して、画素電極３４Ｄに印加される。次にＰチャネルＭＯＳ卜ランジスタ１０のゲート１２及びＮチャネルＭＯＳトランジスタ２０のゲート２２に接地電位が印加されると、ＭＯＳトランジスタ１０，２０が共にオフして、画素電極３４Ｄにデータ信号の電圧が保持される。
【００６２】そして、この画素電極３４Ｄの印加電圧と透明電極７のコモン電圧との電圧差に応じて、画素電極３４Ｄ上部における部分の液晶９が偏光状態を変えるので、図示しない光源から投射された入射光に対する図示しない投写面への反射光の割合を制御することができる。他の画素に関しても同様である。
【００６３】以上、列電極駆動回路が表示データ保持タイプの場合の例について説明してきたが、ここで、ホールド回路を持たない列電極駆動回路の例を説明する。このタイプの列電極駆動回路は、ビデオ信号の１水平走査線の走査に対応して値の変化する水平アドレスを入力としデコード出力を各データドライバのうちの対応するものに送出するアドレスデコーダと、各列対応で複数設けられ何れも同一のビデオ信号を入力としそれぞれアドレスデコーダの対応デコード出力を制御入力として制御入力にアクティブなデコード出力を受けたときだけ対応データラインをドライブするデータドライバとを備えたものである。
【００６４】この列電極駆動回路により、水平走査ごとに表示データがビデオ信号でデータドライバに直接シリアル入力されるとともに、アドレスデコーダのアクティブなデコード出力も順次切り替わり、これに伴ってデータドライバによりドライブされるデータラインが（Ａ１，Ａ２，…，Ａｎと）逐次遷移する。こうして、各水平走査ごとに表示データが次々と異なるデータドライバからデータラインへ順に出力される。
【００６５】
【発明の効果】以上の説明から明らかなように、本発明の第１の解決手段の反射型液晶表示装置にあっては、画素部や周辺回路の各部分ごとの特質に応じてＳＯＩ型ポリシリコンＴＦＴとバルクシリコン型ＭＯＳトランジスタとを使い分けることにより、高精細化の妨げとなっていた動作速度不足や駆動能力不足などの要因を除去することができる。したがって、一体的な形成の可能な表示パネルをさらに高精細化することができるという有利な効果が有る。
【００６６】また、本発明の第２の解決手段の反射型液晶表示装置にあっては、上述の効果に加えて、画素電極積層形の構造とＳＯＩ型ポリシリコンＴＦＴのスイッチング素子構造とを結合させたことにより、トランジスタの一体的形成の可能な画素電極積層形の表示パネルをさらに高精細化かつ微細化することができるという有利な効果を奏する。
【００６７】さらに、本発明の第３の解決手段の反射型液晶表示装置にあっては、上述の効果に加えて、トランスファゲートの対称的な構成および相補的な働きにより、寄生容量や寄生抵抗による不所望な影響が緩和等されて、液晶駆動電圧が安定する。したがって、トランジスタの一体的形成の可能な画素電極積層形の表示パネルを高精細化かつ微細化することができることに加えて、さらに液晶の制御特性が良い反射型液晶表示装置を容易に製造することもできるという有利な効果が有る。
【図面の簡単な説明】
【図１】 本発明の反射型液晶表示装置におけるパネル断面の拡大模式図である。
【図２】 パネル部の等価回路に加えて駆動回路等の周辺回路をも含んだブロック図である。
【図３】 ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの分離状態を示す平面模式図である。
【図４】 駆動信号の波形図である。である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 絶縁層
３ シリコン層
４ フィールド酸化膜
６ ガラス基板（透明基板）
７ 透明電極
８ 配向膜
９ 液晶
２１ ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓＦＥＴ；ＰＭＯＳ）
２２ ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓＦＥＴ；ＮＭＯＳ）
３１ 配線層
３２ 配線層
３３ 配線層
３４ 画素電極層
４０ 絶縁膜
４１ 層間絶縁膜
４２ 層間絶縁膜
４３ 層間絶縁膜
５０ 保護膜
５１ 誘電体ミラー
５２ 配向膜
６０ 列電極駆動回路（周辺回路）
６１ ホールド回路（データ保持回路）
６２ データドライバ
７０ 行電極駆動回路（周辺回路）
７１ ゲートドライバ（スキャンドライバ）
７１ａ ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓＦＥＴ；ＰＭＯＳ）
７１ｂ ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓＦＥＴ；ＮＭＯＳ）
【特許請求の範囲】
【請求項１】半導体基板とこれに対向する透明基板とこれらの基板間に封入された液晶とを有してなり画素がマトリクス状に配設されたパネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方ごとに形成されたデータラインと、前記マトリクス状画素の各列及び各行の何れか他方ごとに形成されたスキャンラインと、受けた表示データを前記データラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスを前記スキャンラインに出力するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバはトランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とする反射型液晶表示装置。
【請求項２】前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されていることを特徴とする請求項１記載の反射型液晶表示装置。
【請求項３】前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなるトランスファゲートであることを特徴とする請求項２記載の反射型液晶表示装置。
【請求項１】半導体基板とこれに対向する透明基板とこれらの基板間に封入された液晶とを有してなり画素がマトリクス状に配設されたパネルを備え、前記半導体基板の前記液晶側表面上には、前記マトリクス状画素の各列及び各行の何れか一方ごとに形成されたデータラインと、前記マトリクス状画素の各列及び各行の何れか他方ごとに形成されたスキャンラインと、受けた表示データを前記データラインに出力するデータドライバと、走査タイミングに応じたスキャンパルスを前記スキャンラインに出力するスキャンドライバと、前記マトリクス状画素ごとに配設され該当データラインと該当画素電極との間の導通遮断を該当スキャンラインのスキャンパルスに応じて切換制御するスイッチング素子とが設けられた反射型液晶表示装置において、少なくとも前記スイッチング素子はそれぞれがＳＯＩ型ポリシリコンＴＦＴであり、少なくとも前記スキャンドライバはトランジスタがバルクシリコン型ＭＯＳトランジスタであることを特徴とする反射型液晶表示装置。
【請求項２】前記スイッチング素子が、それぞれ、該当画素電極の下方に又は下層に形成されていることを特徴とする請求項１記載の反射型液晶表示装置。
【請求項３】前記スイッチング素子が、それぞれ、対をなすＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなるトランスファゲートであることを特徴とする請求項２記載の反射型液晶表示装置。
【図２】
【図１】
【図３】
【図４】
【図１】
【図３】
【図４】
【公開番号】特開平９−６８７２６
【公開日】平成９年（１９９７）３月１１日
【国際特許分類】
【出願番号】特願平７−２２５５６２
【出願日】平成７年（１９９５）９月１日
【出願人】（０００１１１８８９）パイオニアビデオ株式会社 (4)
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【公開日】平成９年（１９９７）３月１１日
【国際特許分類】
【出願日】平成７年（１９９５）９月１日
【出願人】（０００１１１８８９）パイオニアビデオ株式会社 (4)
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
[ Back to top ]