説明

基板及びその製造方法

【課題】無電解パラジウムの安定性低下による異常析出の問題を解消し、ENIGAGよりもコスト面でも優れた無電解めっき層を含む基板及びその製造方法を提供する。
【解決手段】本発明の基板製造方法は、回路パターン10が設けられた基板に金(Au)層30をめっきする第1のステップと、金(Au)層30にパラジウム(Pd)層40をめっきする第2のステップと、パラジウム(Pd)層40に金(Au)層30をめっきする第3のステップと、から成る表面処理めっき層形成ステップを含む。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板及びその製造方法に関し、特に、無電解表面処理めっき層を含む基板及びその製造方法に関する。
【背景技術】
【0002】
無電解めっきは、その性能から多方面の分野において利用されている。特に、貴金属の無電解めっき液は、被膜性質上、電子部品や基板のような最尖端電子工業分野において多用されている。
【0003】
従来の電子部品や基板では、銅(Cu)配線上に無電解ニッケル(Nickel)を施し、その上に金(Au)めっきを施す、いわゆる無電解ニッケル金めっき(Electroless Nickel Immersion gold:ENIG)が主流をなしている。
【0004】
このENIGは、ニッケル被膜上に置換で金を析出させるため、金被膜にはピンホール(pin−hole)が多く、該置換によるニッケル被膜の腐食が問題になり、ソルダ接続やワイヤボンディング接続の不良が度々発生する。
【0005】
そのような欠点を補うために、置換金(Au)上に厚い金めっきを成膜したENIGAGがある。しかし、金の厚膜化は製造コストの上昇に繋がり、ピンホールも完全に無くすことができず、また、ENIGと比較した接続信頼性の向上も十分とはいえない。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許出願公開第2009−0294962号明細書
【発明の開示】
【発明が解決しようとする課題】
【0007】
また、無電解ニッケル上に自家触媒型無電解パラジウム(Palladium)を成膜し、その上に金めっきを実施するENEPIGがある。このENEPIGは、接続信頼性は向上するが、自家触媒性のあるパラジウムを利用するため、薬品自体の安定性が悪く、薬品の粗析出や不導体部分への異常析出、浴分解が発生するおそれがある。
【0008】
さらに、添加剤で薬品の安定性を高めるための改良をしても、安定剤の濃度を調節し難しく、かつ、濃度の変動で未析出や析出速度の低下などが生じるので、安定した使用を確保するためには高度の技術を要する。また、無電解パラジウムめっき液にニッケルや銅などの金属を浸漬した場合、該金属のパラジウムイオン間で置換反応が生じて、これが密着不良の原因になる。
【0009】
本発明は上記のような問題点に鑑みて成されたものであって、その目的は、無電解パラジウムの安定性低下による異常析出の問題を解消し、ENIGAGよりもコスト面で有利である、無電解めっき層を含む基板を提供することにある。
【0010】
また、本発明の他の目的は、前記基板の製造方法を提供することにある。
【課題を解決するための手段】
【0011】
上記目的を解決するために、本発明の一実施形態によれば、回路パターンが設けられた基板上に、金(Au)層/パラジウム(Pd)層/金(Au)層を備えた表面処理めっき層を含む基板を提供する。
【0012】
本発明の一実施形態によれば、前記回路パターンは、銅(Cu)または銀(Ag)によって設けられる。
【0013】
本発明の一実施形態によれば、前記基板は、外部接続端子を含む。
【0014】
前記外部接続端子は、ソルダ接続またはワイヤボンディングを用いるものである。
【0015】
本発明の一実施形態によれば、前記表面処理めっき層は、金(Au)層の形成前に施されるニッケル(Ni)層をさらに含む。
【0016】
本発明の一実施形態によれば、前記金(Au)層/パラジウム(Pd)層/金(Au)層の厚さは、0.005〜0.1μm/0.005〜0.5μm/0.005〜0.2μmとすることができる。
【0017】
また、上記目的を解決するために、本発明の他の実施形態によれば、回路パターンが設けられた基板に金(Au)層をめっきする第1のステップと、前記金(Au)層にパラジウム(Pd)層をめっきする第2のステップと、前記パラジウム(Pd)層に金(Au)層をめっきする第3のステップと、から成る表面処理めっき層形成ステップを含む基板の製造方法を提供する。
【0018】
本発明の一実施形態によれば、前記金(Au)層は、置換金(Au)めっき法によって形成されることが望ましい。
【0019】
本発明の一実施形態によれば、前記パラジウム(Pd)層は、無電解めっき法によって形成されることが望ましい。
【0020】
本発明の一実施形態によれば、前記パラジウム(Pd)層のめっきは、0〜100℃、pH2〜14の条件で実施されることが望ましい。
【0021】
本発明の一実施形態によれば、前記パラジウム(Pd)層のめっきは、金(Au)または金(Au)の合金、または金(Au)または金(Au)の合金で被覆された被めっき物を用いることが望ましい。
【0022】
前記第3のステップにおけるパラジウム(Pd)層によって設けられる金(Au)層は、置換−還元めっき法によって形成されることが望ましい。
【0023】
本発明の一実施形態によれば、前記第1のステップにおける金(Au)層をめっきにより形成する前に、ニッケル(Ni)層をめっきにより形成するステップをさらに含む。
【0024】
前記ニッケル(Ni)層は、無電解めっき法によって形成される。
【発明の効果】
【0025】
本発明によれば、CuまたはAg配線を有する独立配線基板において、配線上に直接に、または無電解ニッケルめっきを実施した後に、置換金めっきを実施し、その上に無電解パラジウムめっきを成膜し、最後に、還元型無電解金めっきである表面処理めっき層を形成することを含むことによって、従来の無電解パラジウムの安定性低下による異常析出の問題を解決すると共に、ENIGAGより低コストでもめっき層の形成が可能であるという効果を奏する。
【図面の簡単な説明】
【0026】
【図1】本発明の一実施形態による表面処理めっき層の構造を示す断面図である。
【図2】本発明の一実施形態による表面処理めっき層の構造を示す断面図である。
【発明を実施するための形態】
【0027】
以下、本発明の好適な実施の形態を図面を参考して詳細に説明する。次に示される各実施の形態は、当業者に対し本発明の思想が十分に伝達されるように、例として挙げられるものである。従って、本発明は以下に示している各実施の形態に限定されることなく、他の形態で具体化することができる。そして、図面において、装置の大きさ及び厚さなどは、便宜上誇張して表現されることがある。明細書全体に渡って同一の参照符号は、同一の構成要素を示している。
【0028】
本明細書で使用された用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は、特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことを理解されたい。
【0029】
本発明は、表面処理めっき層を含む基板及びその製造方法に関する。
【0030】
本発明の一実施形態による基板は、回路パターンの設けられた基板上に、金(Au)層/パラジウム(Pd)層/金(Au)層を含む表面処理めっき層構造を有することに特徴がある。
【0031】
図1及び図2は各々、本発明の一実施形態による表面処理めっき層の構造を示す断面図である。これらの図面を参照して本実施形態について詳記する。
【0032】
まず、銅(Cu)または銀(Ag)の回路パターン10を有する独立配線基板を用いて、該回路パターン10上に直接(図1)に、または無電解ニッケルめっき20(図2)を施した後に、その上に置換金(Au)めっき30を施して、該金(Au)上に高触媒性付き還元剤を用いる無電解パラジウム(Pd)めっき被膜40を成膜し、最後に置換還元金(Au)50を成膜した構造を有する。
【0033】
本発明による独立配線板の用途としては、例えば、半導体搭載用のパッケージ基板や部品搭載用のHDI基板、PCなどのマーザーボード(Mother board)等が挙げられ、また、外部接続、部品あるいは半導体搭載用のソルダバンプ(solder bump)やワイヤボンディング(wire bonding)端子を有する基板の全てが挙げられる。このような基板の最終表面処理として、本発明のめっき層が使われる。
【0034】
本発明の一実施形態によれば、前記回路パターン10は、銅(Cu)または銀(Ag)によって形成される。
【0035】
本発明の一実施形態によれば、前記基板は、外部部品と接続するための外部接続端子(図示せず)を含む。該外部接続端子は、ソルダ接続またはワイヤボンディングを用いてもよいが、これらに限定されるものではない。
【0036】
本発明の一実施形態によれば、図2に示すように、表面処理めっき層は、金(Au)層30の形成前に施されるニッケル(Ni)層20をさらに含んでもよい。
【0037】
本発明の一実施形態によれば、金(Au)層30/パラジウム(Pd)層40/金(Au)層50の厚さは、0.005〜0.1μm/0.005〜0.5μm/0.005〜0.2μmであってもよい。
【0038】
前記金(Au)層30は置換金(Au)層であって、その膜の厚さは、0.005〜0.1μmの間で成膜することが望ましい。0.005μm未満の場合、置換金(Au)層30の成膜状態が不連続になり欠陥を有する被膜になるため、後工程のパラジウム(Pd)層40のめっきにおいて腐食や未めっき部分が発生したり、密着不良の原因になる。また、0.1μm超の場合は、置換金(Au)層30による銅表面10や銅上のニッケル層20の表面に大きな腐食が発生し、密着不良又はソルダ接続不良の原因になるので望ましくない。
【0039】
また、前記パラジウム(Pd)層40は、0.005〜0.5μmの間で成膜されることが望ましい。その厚さが0.005μm未満の場合は、被膜の連続性を確保することができなくなる。そのため、その後の金(Au)層50のめっきにおいて、ニッケル層20または銅10の局所腐食やパラジウム(Pd)層40の被膜の溶解などが発生するので望ましくない。また、0.5μmを超える場合、ソルダ接合時に強度低下の原因になる合金層が生じるため、ソルダ接合の信頼性が低下し、かつ、コスト面でも不利である。
【0040】
最後に、前記パラジウム(Pd)層40上に金(Au)層50を形成する。この金(Au)層50には、置換金めっき液を利用してもよい。金(Au)層50の厚さは、0.005〜0.2μmが望ましい。膜厚が0.005μm未満の場合は、金(Au)層50の連続性を確保し難しく、ワイヤボンディング不良やソルダ濡れ(solder wetting)不良を起こす恐れがあり、また、0.2μmを超える場合は、性能上大きな問題はないが、コスト的に不利である。
【0041】
以下、本発明による表面処理めっき層形成ステップを含む基板の製造過程について詳記する。
【0042】
本発明の基板製造過程は、回路パターンが設けられた基板に金(Au)層をめっきする第1のステップと、この金(Au)層にパラジウム(Pd)層をめっきする第2のステップと、このパラジウム(Pd)層に金(Au)層をめっきする第3のステップと、から成る表面処理めっき層形成ステップを含む。
【0043】
まず、CuまたはAgのような、回路パターンが設けられた置換Auめっきを用いて、直接に、または無電解Niめっきを実施した基板に成膜する。CuやAg配線は、一般的な電気Cuめっきで製作された配線、エッチングなどで製作された配線、または、その上に、このような金属をガラスやバインダ樹脂と共に分散させたペーストを用いて製作された配線が挙げられる。
【0044】
また、本発明による基板は、一般的な樹脂(ガラス、エポキシ樹脂係)に加えて、フレキシブル基板に利用されるポリイミドなどの高分子フィルム、または低温同時焼成(LTCC)で用いられるセラミックスなどが使用されてもよく、これらを適切に選択して使ってもよい。
【0045】
前記配線基板に直接に、または無電解Niを成膜した後に、置換Auめっきを実施するが、このニッケル(Ni)層は、無電解めっき法によって形成される。無電解Niを実施する場合は、一般に用いられる基板用無電解Niを使用してもよい。この無電解Niは、特別な制限がなく、通常採用される膜厚やリン含有率で成膜することができる。
【0046】
また、前記置換Auめっきは、一般的なCu用またはNi用の置換Auめっきを使用してもよい。また、この置換Auめっきの膜厚さは、0.005〜0.1μmであることが望ましい。その他の条件は、市販の置換Auめっき液の使用条件に従うと良い、
【0047】
第2のステップは、前記金(Au)層上にパラジウム(Pd)層をめっきによって形成する。本発明の一実施形態によれば、このパラジウム(Pd)層は、無電解めっき法によって形成することが望ましい。
【0048】
本発明のパラジウム(Pd)に用いられるPdめっき液は、従来の自家触媒型ではなく、触媒性を示す下地に反応する還元剤を使用したPdめっき液を用いることが望ましい。このPdめっき液は、パラジウム塩、錯化剤及び還元剤を含む。
【0049】
使用されるパラジウム塩の濃度は、用いられる錯化剤との割合にも影響を受けるが、通常、0.001〜0.1モル/Lの範囲で用いることが望ましい。パラジウム塩の濃度が非常に低ければ析出速度が低下し、成膜に時間がかかることになる。逆に、非常に高ければ、Drag outによる損失が大きく、コスト的に不利である。
【0050】
また、錯化剤は、前記パラジウム塩に対してどの位の錯体安定度定数を有しなければならないかについて、この錯化剤の上限濃度は限定されることはないが、パラジウムイオンに対して10モル以上の濃度にすることが望ましい。
【0051】
還元剤は、下地層である金(Au)層30に対する被触媒性が高いため、パラジウムに対して被触媒性が低いものを用いることが望ましい。本発明による還元剤は、Auに対する被触媒性を有するのでAu上で電子を放出する。そのため、金(Au)層30がなければ還元反応が進行しない。
【0052】
したがって、本発明の一実施形態によれば、前記パラジウム(Pd)層のめっきは、金(Au)または金(Au)の合金の合金で被覆された被めっき物を用いることが望ましい。表面がAu層以外の場合は、還元剤の電子放出反応が生じないか、パラジウムと金属とが置換され、めっき液の分解、析出速度の低下、または沈澱、密着不良などの多様な不良が引き起こされる。
【0053】
前記還元剤の濃度は、パラジウムイオンに対して1〜20モルとして用いることが望ましい。1モル未満の場合、めっきの析出速度が低下し、また還元剤の濃度変化がひどく、安定しためっき厚さを得ることができない。そして、20モルを超える場合は、比重の上昇によって安定性が低下し、コスト的にも不利である。
【0054】
本発明の一実施形態によれば、前記パラジウム(Pd)層のめっきは、0〜100℃の条件で、結氷または沸騰しない限り、安定して使用することができる。また、pH2〜14の条件で実施されることが望ましいが、pH2未満では、錯体安定度の低下及び還元剤の電位上昇が生じると共に、めっきの析出性が低下してしまう。また、pH14を超える場合は、還元剤自体が自家分解を起こし、液の寿命が短くなる。
【0055】
また、本発明においては、めっき液には、その効果を妨げない材料を添加しても良い。このようなものとしては、例えば、水酸化ナトリウム(NaOH)や硫酸などのpH調整剤、シトル酸(Citric acid)やグリシン(Glycine)などのpH緩衝剤、界面活性剤、分析用指標材料などが挙げられる。
【0056】
最後に、パラジウム(Pd)層に最終表面処理される置換還元金(Au)層を形成する。この置換還元金めっき液は、市販薬品を使ってもよい。しかし、「置換還元金めっき液」ではない「置換金めっき液」の使用は、下地のPd被膜を溶解させるだけでなく、その下層であるNiやCuまで腐食させるため、ソルダ接合の信頼性の低下や密着不良が発生するので望ましくない。
【0057】
本発明では、前記表面処理めっき層を設ける前に、基板を前処理することができる。この前処理方法としては、従来の通常の方法を利用してもよいが、これに限定されるものではない。また、基板の材料も同様、設備なども従来のラインでも充分に対応可能であり、特別な設備などを利用する必要はない。
<実施例1>
【0058】
厚さ0.2mmのFR−4両面基板の表面を粗化させた後、ソルダレジスト(SR)を用いてΦ0.5mmのソルダパッド、L/S=50/30のワイヤボンディング端子、及び20×20mmのソルダ広がり試験パッドのテスト基板を製造した。
【0059】
該基板に対し、下記の表1のような工程を経て、Cu配線の上にAu層/Pd層/Au層の表面処理めっき層を形成した。各めっき条件は、下記の表1の通りである。
【表1】

<実施例2>
【0060】
下記の表2に示す工程により、Cu配線の上にNi層/Au層/Pd層/Au層の表面処理めっき層を形成した。各めっき条件は、下記の表2の通りである。
【表2】

<比較例1>
【0061】
下記の表3の工程により、Cu配線の上にAu層の表面処理めっき層を形成した。各めっき条件は、下記の表3の通りである。
【表3】

<比較例2>
【0062】
下記の表4の工程により、製造されたENIG基板を比較例として使った。各めっき条件は、下記の表4の通りである。
【表4】

<実験例>
【0063】
前記実施形態や比較例によって表面処理めっき層を成膜後、及び165℃で16時間の熱処理後に、ワイヤボンディング試験(WBR)を行った。そして、0.4mmのSAC305ソルダボールを、ソルダボールパッドとソルダ広がり試験パッドとにフラックス塗布後に搭載し、リフローを経た後、ソルダボールpull test(SIR)及びソルダ広がり(Wetting)直径を測定した。その結果を下記の表5に示す。
【0064】
膜厚さ測定において、比較例では、蛍光X線膜厚さ測定系を用いて、めっき直後に測定した。また、実施形態では、各めっき後に膜厚さ測定用基板を作成し、それを蛍光X線で測定した。
【表5】

【0065】
上記の表5の結果から分かるように、比較例では、熱処理をすると、特性が低下することが認められた。特に、Cu/Au(比較例1)の場合、WBRについては2nd bonding不良が多発した。また、比較例2のENIGでは、成膜後(As plate)でもワイヤボンディングが難しいものと認められた。
【0066】
これに対して、本発明の表面処理めっき層では、成膜後(As plate)だけではなく、熱処理後にも何ら問題が生じない特性を有し、特にソルダ広がり性(solder Wetting)では、ENEPIGの2倍以上の広がり面積が観察された。
【0067】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0068】
10 回路パターン
20 ニッケル(Ni)めっき層
30 金(Au)層
40 パラジウム(Pd)層
50 金(Au)層

【特許請求の範囲】
【請求項1】
回路パターンが設けられた基板上に、金(Au)層/パラジウム(Pd)層/金(Au)層を備えた表面処理めっき層を含む基板。
【請求項2】
前記回路パターンは、銅(Cu)または銀(Ag)によって形成される請求項1に記載の基板。
【請求項3】
前記基板は、外部接続端子を含む請求項1に記載の基板。
【請求項4】
前記外部接続端子は、ソルダ接続またはワイヤボンディングを用いる請求項3に記載の基板。
【請求項5】
前記表面処理めっき層は、金(Au)層の形成前に施されるニッケル(Ni)層をさらに含む請求項1に記載の基板。
【請求項6】
前記金(Au)層/パラジウム(Pd)層/金(Au)層の各々の厚さは、0.005〜0.1μm/0.005〜0.5μm/0.005〜0.2μmである請求項1に記載の基板。
【請求項7】
回路パターンが設けられた基板上に、金(Au)層をめっきする第1のステップと、
前記金(Au)層上にパラジウム(Pd)層をめっきする第2のステップと、
前記パラジウム(Pd)層上に金(Au)層をめっきする第3のステップと、を含む表面処理めっき層形成ステップを含む基板の製造方法。
【請求項8】
前記金(Au)層は、置換金(Au)めっき法によって形成される請求項7に記載の基板製造方法。
【請求項9】
前記パラジウム(Pd)層は、無電解めっき法によって形成される請求項7に記載の基板製造方法。
【請求項10】
前記パラジウム(Pd)層のめっきは、0〜100℃、pH2〜14の条件で実施される請求項7に記載の基板製造方法。
【請求項11】
前記パラジウム(Pd)層のめっきは、金(Au)または金(Au)の合金で被覆された被めっき物を用いる請求項7に記載の基板製造方法。
【請求項12】
前記第3のステップのパラジウム(Pd)層上に形成される金(Au)層は、置換−還元めっき法によって形成される請求項7に記載の基板製造方法。
【請求項13】
前記第1のステップの金(Au)層をめっきにより形成する前に、ニッケル(Ni)層をめっきするステップをさらに含む請求項7に記載の基板製造方法。
【請求項14】
前記ニッケル(Ni)層は、無電解めっき法によって形成される請求項13に記載の基板製造方法。

【図1】
image rotate

【図2】
image rotate


【公開番号】特開2013−108180(P2013−108180A)
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願番号】特願2012−254979(P2012−254979)
【出願日】平成24年11月21日(2012.11.21)
【出願人】(512255804)サムソン エレクトロ−メカニックス カンパニーリミテッド. (21)
【氏名又は名称原語表記】Samsung Electro−Mechanics Co., Ltd.
【住所又は居所原語表記】150, Maeyeong−ro, Yeongtong−gu, Suwon−si, Gyeonggi−do, Republic of Korea
【Fターム(参考)】