帯域通過フィルタとこれを用いた電子機器
【課題】通過帯域の高周波側で広い減衰域を有する帯域通過フィルタを実用的なサイズで実現する。
【解決手段】絶縁体の内部又は表面において絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、絶縁体の側面に配置され平面グランド導体に接続された側面グランド導体とを備えた帯域通過フィルタにおいて、第一の高インピーダンス線路の一端と、第二の高インピーダンス線路の一端と、線路導体層の一端とが互いに接続され、第一の高インピーダンス線路の他端と第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、線路導体層の他端はグランドに接続されて構成された。
【解決手段】絶縁体の内部又は表面において絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、絶縁体の側面に配置され平面グランド導体に接続された側面グランド導体とを備えた帯域通過フィルタにおいて、第一の高インピーダンス線路の一端と、第二の高インピーダンス線路の一端と、線路導体層の一端とが互いに接続され、第一の高インピーダンス線路の他端と第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、線路導体層の他端はグランドに接続されて構成された。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の絶縁体層を積層してなる帯域通過フィルタと、これを備えた電子機器に関する。
【背景技術】
【０００２】
従来から、ストリップ線路あるいはマイクロストリップ線路を用いた帯域通過フィルタが種々提案されている。
【０００３】
図２１は従来技術に係るマイクロストリップ線路を用いた帯域通過フィルタ（以下、従来例という。）の構成を示す斜視図である。図２１において、１００１は裏面全面にグランド導体（図示せず。）が形成されなる誘電体セラミック基板であり、１０１１ａ，１０１１ｂ，１０１１ｃはマイクロストリップ線路である。これらのマイクロストリップ線路１０１１ａ，１０１１ｂ，１０１１ｃは直列に接続されて一本のステップインピーダンスマイクロストリップ線路を構成する。これらのマイクロストリップ線路のうち、１０１１ａ，１０１１ｂは線路幅が狭い高インピーダンス部を構成し、１０１１ｃは線路１０１１ａ，１０１１ｂよりも広い線路幅を有して低インピーダンス部を構成する。また、１０１２，１０１３は入出力マイクロストリップ線路であり、マイクロストリップ線路１０１１ａ，１０１１ｂとそれぞれ平行に所定の間隔をあけて配置されている。前記ステップインピーダンスマイクロストリップ線路の両端は解放になっており、入出力マイクロストリップ線路１０１２と１０１３は片端が入出力端子１０１４，１０１５に接続され他端は解放されている。
【０００４】
ここで、高インピーダンス部を構成するマイクロストリップ線路１０１１ａと１０１１ｂは１／４波長の電気長を有し、低インピーダンス部を構成するマイクロストリップ線路１０１１ｃは１／２波長の電気長を有し、その結果、前記ステップインピーダンスマイクロストリップ線路の全電気長は１波長分の長さとなる。
【０００５】
誘電体セラミック基板１００１の誘電率を７．５とし、その誘電損失（ｔａｎδ）を０．００１、その厚みを０．５ｍｍとした。また、マイクロストリップ線路１０１１ａ，１０１１ｂ，１０１１ｃ及び入出力マイクロストリップ線路１０１２，１０１３の導体材料については導電率が４×１０７Ｓ／ｍとなる銀を用いた。
【０００６】
さらに、マイクロストリップ線路１０１１ａと１０１１ｂの幅を８０μｍとし、その長さを８．６５ｍｍとし、マイクロストリップ線路１０１１ｃの幅を７００μｍとし、その長さを１６ｍｍとし、入出力マイクロストリップ線路１０１２，１０１３はマイクロストリップ線路１０１１ａ，１０１１ｂと同じ幅と長さでそれぞれ８０μｍ、８．６５ｍｍとした。そして、マイクロストリップ線路１０１１ａと入出力マイクロストリップ線路１０１２との間隔、及びマイクロストリップ線路１０１１ｂと入出力マイクロストリップ線路１０１３との間隔を、どちらも４５μｍに設定した。以上のように設定された帯域通過フィルタについてのシミュレーション結果を以下に示す。
【０００７】
図２２は図２１の帯域通過フィルタのシミュレーション結果を示す透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【０００８】
図２２から明らかなように、帯域通過フィルタの中心周波数は約４ＧＨｚとなるが、ステップインピーダンスマイクロストリップ線路の全長は約３３ｍｍである。また、マイクロストリップ線路１０１１ａと入出力マイクロストリップ線路１０１２とで形成される結合線路の偶モードインピーダンスは約１４０Ωであり、奇モードインピーダンスは約３０Ωであり平均値が約８５Ωである。一方でマイクロストリップ線路１０１１ｃのインピーダンスは約４５Ωなので、高インピーダンス部と低インピーダンス部のインピーダンス比は約１．９倍となる。その結果、通過帯域幅は１．９ＧＨｚ〜６．２ＧＨｚとなり、これは比帯域幅（通過帯域幅と帯域の中心周波数との比）としては１０６％に相当する。
【０００９】
なお、本出願に関連する先行技術文献として、下記の文献が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開第２００６／１０９４６５号。
【非特許文献】
【００１１】
【非特許文献１】Sheng Sun et al., "Capacitive-Ended Interdigital Coupled Lines for UWB Bandpass Filters with Improved Out-of-Band Performances", IEEE Microwave and Wireless Components Letters, August 2006, Vol. 16, No. 8, pp. 440-442.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述の従来例の構成では、帯域通過フィルタの長さは、実際に求められるフィルタデバイスのサイズ２ｍｍ程度と比較して約１７倍も大きい。中心周波数が８ＧＨｚであれば、約１／２の長さですむが、それでも全長は約１７ｍｍとなり、比較的大きいという問題点があった。誘電体セラミクス基板１００１の誘電率を大きくすれば、誘電率の平方根に反比例して短くなる。例えば、誘電率が５５であるような材料を使えば、中心周波数が８ＭＨｚなら長さを約６ｍｍにできる。このサイズでも依然として実用的な大きさではない。
【００１３】
また、通過帯域の高周波側の減衰域を見ると２０ｄＢ以上の減衰が８．２５ＧＨｚから９．５ＧＨｚまでの狭い範囲でしか確保できていない。一つの原因は、このようなフィルタの構造の場合、低インピーダンス線路と高インピーダンス線路のインピーダンス比を大きくとることができないため、通過帯域幅が広くなってしまうこと、それぞれの電気長が理想値から１％程度でもずれると、中心周波数の２倍の周波数付近に不要な通過応答が現れてしまうことが原因である。
【００１４】
本発明の目的は上述の問題を解決して、通過帯域の高周波側で広い減衰域を有する帯域通過フィルタを実用的なサイズで実現することができる帯域通過フィルタ及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る帯域通過フィルタは、
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする。
【００１６】
前記帯域通過フィルタにおいて、前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする。
【００１７】
また、前記帯域通過フィルタにおいて、前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする。
【００１８】
さらに、前記帯域通過フィルタにおいて、前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする。
【００１９】
またさらに、前記帯域通過フィルタにおいて、前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする。
【００２０】
またさらに、前記帯域通過フィルタにおいて、前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする。
【００２１】
また、前記帯域通過フィルタにおいて、前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする。
【００２２】
さらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする。
【００２３】
またさらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする。
【００２４】
また、前記帯域通過フィルタにおいて、前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする。
【００２５】
さらに、前記帯域通過フィルタにおいて、前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の５０％〜１００％であることを特徴とする。
【００２６】
またさらに、前記帯域通過フィルタにおいて、前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする。
【００２７】
またさらに、前記帯域通過フィルタにおいて、前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする。
【００２８】
本発明に係る電子機器は、前記帯域通過フィルタと、前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする。
【００２９】
また、前記電子機器は、前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする。
【発明の効果】
【００３０】
従って、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の２倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る帯域通過フィルタの構成を示す分解斜視図である。
【図２】図１の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図３】図１の帯域通過フィルタの外観を示す斜視図である。
【図４】図１の帯域通過フィルタの等価回路を示す回路図である。
【図５】図１の帯域通過フィルタの第１のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図６】図１の帯域通過フィルタの第２のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図７】図１の帯域通過フィルタの第３のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図８】本発明の実施の形態１の変形例１に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。
【図９】図８の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１０】本発明の実施の形態１の変形例２に係る帯域通過フィルタの構成（側面グランド導体６７，６８及び平面グランド導体層２１の図示を省略しているとき）を示す斜視図である。
【図１１】図１０の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１２】本発明の実施の形態１の変形例３に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。
【図１３】図１２の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１４】本発明の実施の形態２に係る帯域通過フィルタの構成を示す分解斜視図である。
【図１５】図１４の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図１６】図１４の帯域通過フィルタの等価回路を示す回路図である。
【図１７】図１４の帯域通過フィルタのシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図１８】本発明の実施の形態３に係る帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図１９】図１８の帯域通過フィルタの等価回路を示す回路図である。
【図２０】本発明の実施の形態４に係る無線通信装置の構成を示すブロック図である。
【図２１】従来技術に係る帯域通過フィルタの構成を示す斜視図である。
【図２２】図２１の帯域通過フィルタのシミュレーション結果を示す透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【発明を実施するための形態】
【００３２】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００３３】
（実施の形態１）
まず、本発明の実施の形態１の帯域通過フィルタについて図１〜図４を参照して以下説明する。図１は本発明の実施の形態１に係る帯域通過フィルタの構成を示す分解斜視図であり、図２は図１の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図３は図１の帯域通過フィルタの外観を示す斜視図であり、図４は図１の帯域通過フィルタの等価回路を示す回路図である。
【００３４】
図１において、実施の形態１に係る帯域通過フィルタは、絶縁体５０１の誘電体シート層１のおもて面上にそれぞれ形成された１／４波長の線路導体層３１を含む第一の高インピーダンス線路３１Ｌ（図４における３１ａ，３１ｂ）及び１／４波長の線路導体層３２を含む第二の高インピーダンス線路３２Ｌ（図４における３２ａ，３２ｂ）と、前記線路導体層３１，３２の接続点２０１に接続されかつ線路導体層３３，３６を含む１／４波長の第一の分割低インピーダンス線路３３Ｌ，３６Ｌ（図４における３０ａ）と、前記第一の分割低インピーダンス線路３３Ｌ，３６Ｌと電磁的に結合するように形成され、一端が接地されかつ線路導体層３４，３５を含む１／４波長の第二の分割低インピーダンス線路３３Ｌ，３６Ｌ（図４における３０ｂ）と備えて構成されたことを特徴としている。
【００３５】
図１において、まず、絶縁体５０１は、平行平板形状を有する複数の誘電体シート層１，２，３，４，５，６，７を積層して構成され、前記絶縁体５０１の内部又は表面において各誘電体シート層１，２，３，４，５，６，７の面に対して実質的に平行に平面グランド導体層２１，２２，２３が形成される。また、前記絶縁体５０１の互いに対向する側面において、平面グランド導体層２１，２２，２３に電気的に接続された側面グランド導体６７，６８が形成される。さらに、低インピーダンス線路は、互いに電磁的に結合するように所定の間隔で近接して形成されかつそれぞれ１／４波長の電気長を有する、以下の２種類の分割低インピーダンス線路３０ａ，３０ｂ（図４）に分割されて構成される。
【００３６】
（Ａ）分割低インピーダンス線路３０ａは、
（ａ）側面グランド導体６７，６８の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層３１，３２の接続点２０１に電気的に接続された接続ビア導体４１ａ，４１ｂ（以下、総称して、接続ビア導体４１という。）により構成された低インピーダンス線路４１Ｌと、
（ｂ）平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されかつ一端が接続ビア導体４１ｂに電気的に接続されたストリップ形状の線路導体層３３により構成された低インピーダンス線路３３Ｌと、
（ｃ）側面グランド導体６７，６８の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層３３の他端に電気的に接続された接続ビア導体４２ａ，４２ｂ，４３ｃ，４２ｄ（以下、総称して、接続ビア導体４２という。）により構成された低インピーダンス線路４２Ｌと、
（ｄ）平面グランド導体層２２，２３の間に挟設されかつ一端が接続ビア導体４２ｄに電気的に接続され、他端は開放されたストリップ形状の線路導体層３６により構成された低インピーダンス線路３６Ｌとを備えて構成される。
【００３７】
（Ｂ）分割低インピーダンス線路３０ｂは、
（ａ）平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されかつ一端が開放されたストリップ形状の線路導体層３４により構成された低インピーダンス線路３４Ｌと、
（ｂ）側面グランド導体６７，６８の間に挟設されかつ線路導体層３４の他端に電気的に接続された接続ビア導体４３ａ，４３ｂ（以下、総称して、接続ビア導体４３という。）により構成された低インピーダンス線路４３Ｌと、
（ｃ）平面グランド導体層２２，２３の面に対して実質的に平行であってこれらの間に挟設されかつ接続ビア導体４３ｂに電気的に接続されたストリップ形状の線路導体層３５により構成された低インピーダンス線路３５Ｌと、
（ｄ）側面グランド導体６７，６８の間に挟設されかつ線路導体層３６の他端に電気的に接続された接続ビア導体４４ａ，４４ｂ（以下、総称して、接続ビア導体４４という。）により構成された低インピーダンス線路４４Ｌとを備えて構成される。なお、接続ビア導体４４ｂの他端は平面グランド導体層２３に電気的に接続されて接地される。
【００３８】
ここで、接続ビア導体４１ａ〜４４ｂは複数の誘電体シート層１〜７の面に対して実質的に垂直となりかつ平面グランド導体層２１，２２とは電気的に接続されないように、誘電体シート層１〜７の厚さ方向で貫通するスルーホールに導体を充填し形成されている。また、各低インピーダンス線路３３Ｌ〜３６Ｌの各線路導体層３３〜３６は互いに平行であってかつ少なくとも一部が互いに対向して重なるように所定の距離をおいて形成されている。
【００３９】
また、第一の高インピーダンス線路３１Ｌ及び第二の高インピーダンス線路３２Ｌはマイクロストリップ線路であって、以下のように形成されている。第一の高インピーダンス線路３１Ｌは、絶縁体５０１のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層３１と、平面グランド導体層２１とにより構成される。また、第二の高インピーダンス線路３２Ｌは、絶縁体５０１のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層３２と、平面グランド導体層２１とにより構成される。ここで、線路導体層３１，３２は、低インピーダンス線路３３Ｌ〜３５Ｌの線路導体層３３〜３５の線路幅よりも狭い線路幅を有し、低インピーダンス線路３３Ｌ〜３５Ｌの特性インピーダンスより高い特性インピーダンスを有している。
【００４０】
ここで、第一の高インピーダンス線路３１Ｌの線路導体層３１の一端と、第二の高インピーダンス線路３２Ｌの線路導体層３２の一端とは互いに電気的に接続されかつ接続ビア導体４１ａの一端に電気的に接続され、第一の高インピーダンス線路３１Ｌの線路導体層３１の他端及び第二の高インピーダンス線路３２Ｌの線路導体層３２の他端は電気的に開放となっている。また、第一の高インピーダンス線路３１Ｌの線路導体層３１は、その中間部において、同一平面に形成された結合キャパシタ導体層５１と電気的に接続され、絶縁体５０２を挟設する線路導体層３１及び入出力端子導体６１により結合キャパシタ５０ａを形成し、線路導体層３１は高周波的に入出力端子導体６１に高周波的に電気的に結合されている。さらに、第二の高インピーダンス線路３２Ｌの線路導体層３２も同様に、その中間部において、同一平面に形成された結合キャパシタ導体層５２と電気的に接続され、絶縁体５０３を挟設する線路導体層３２及び入出力端子導体６２により結合キャパシタ５０ｂを形成し、線路導体層３２は入出力端子導体６２に高周波的に電気的に結合されている。
【００４１】
なお、この例において、高インピーダンス線路３１Ｌ，３２Ｌの線路導体層３１，３２はその一部がメアンダ状で折り畳まれているように形成されているが、本発明はこれに限らず、スパイラル状であってもよい。
【００４２】
さらに、グランド端子導体６３，６４，６５，６６は側面グランド導体６７，６８と接続されている。当該帯域通過フィルタがプリント配線基板（図示せず。）に実装されるときに、これらのグランド端子導体６３〜６６がプリント配線基板のグランド端子導体と例えばはんだにより接続されて実装されるので、図１及び図２における絶縁体５１の上面側（おもて面側）が当該帯域通過フィルタの実装面となる。また、高インピーダンス線路３１Ｌ，３２Ｌの特性インピーダンスをできる限り高くなるように設計するほうが、インピーダンスマッチング上有利であるので、図１及び図３に示すように、側面グランド導体６７，６８については、高インピーンダンス線路３１Ｌ，３２Ｌの線路導体層３１，３２に近接している上側部分（但し、帯域通過フィルタの長手方向の接続用両端部を除く。）を除去して切欠部６７ｃ，６８ｃを形成することが好ましい。すなわち、線路導体層３１，３２と側面グランド導体６７．６８との間の距離をより大きくなるように形成することにより、より高い特性インピーダンスを有する高インピーダンス線路３１Ｌ，３２Ｌを実現できる。
【００４３】
以上のように構成された実施の形態１に係る帯域通過フィルタは図４の等価回路で表すことができる。当該帯域通過フィルタにおいて、互いに電磁的に結合する１対の低インピーダンス線路３０ａ，３０ｂの電気長を、当該帯域通過フィルタの通過帯域の中心周波数の略１／４波長とすることで、当該中心周波数の１／２倍の周波数付近と中心周波数の３／２倍の周波数付近に減衰極が形成される。
【００４４】
また、高インピーダンス線路３１Ｌは全体で略１／４波長の長さを有するが、結合キャパシタ５０ａとの接続点２０２で高インピーダンス線路３１ａ，３１ｂの二つの部分に分けることができ、高インピーダンス線路３１ａの電気長を略１／８波長とし、高インピーダンス線路３１ｂの電気長を略１／８波長とすることで、高インピーダンス線路３１ｂが開放スタブとして働き、当該中心周波数の２倍付近に減衰極を形成することができる。さらに、高インピーダンス線路３２Ｌは全体で略１／４波長の長さを有するが、結合キャパシタ５０ｂとの接続点２０３で高インピーダンス線路３２ａ，３２ｂの二つの部分に分けることができ、高インピーダンス線路３２ａの電気長を略１／８波長とし、高インピーダンス線路３２ｂの電気長を略１／８波長とすることで、高インピーダンス線路３２ｂが開放スタブとして働き、当該中心周波数の２倍付近に減衰極を形成することができる。
【００４５】
図４において、一対の低インピーンダンス線路３０ａ，３０ｂの偶モードインピーダンスを８．１２Ωとし、奇モードインピーダンスを１．６Ωとし、電気長を１／４波長とし、高インピーダンス線路３１ａ，３２ａの特性インピーダンスを３０Ωとし、電気長を約１／８波長（度数表示で４４度）とし、高インピーダンス線路３１ｂ，３２ｂの特性インピーダンスを３０Ωとし、電気長で約０．１０１波長（度数表示で３５．６度）とした。
【００４６】
図５は図１の帯域通過フィルタの第１のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。ここで、結合キャパシタ５０ａ，５０ｂの容量値を２．２ｐＦとし、各線路の電気長をすべて４ＧＨｚでの値とした。図５から明らかなように、中心周波数が４．１ＧＨｚ、比帯域幅が約４２％の帯域通過フィルタが形成され、２．１３ＧＨｚと５．８７ＧＨｚ、そして８．１８ＧＨｚに減衰極が形成されていることがわかる。
【００４７】
当該第１のシミュレーションにおいて、高インピーダンス線路３１Ｌ，３２Ｌの電気長はそれぞれ、約０．２２１波長（度数表示で７９．６度）となっており、低インピーダンス線路３０ａ，３０ｂの電気長の９割弱になっている。上述のように、結合キャパシタ５０ａ，５０ｂで結合する場合は、高インピーダンス線路３１Ｌ，３２Ｌの電気長を低インピーダンス線路３０ａ，３０ｂの長さよりも短くすることで通過帯域内のインピーダンスマッチングが良好になるので好ましい。また、上述の従来例に係る低インピーダンス線路と比較すると、低インピーダンス線路の電気長が半分の長さになっており、当該帯域通過フィルタを大幅に小型化できる。
【００４８】
さらに、高インピーダンス線路３１Ｌ，３２Ｌをマイクロストリップ線路として構成することで、誘電率が５５程度と高い誘電体材料を使用し、線路幅を１００μｍとし、誘電体シート層１〜７の厚みを３００μｍとすれば、３２Ω程度の特性インピーダンスが得られる。さらに、平面グランド導体層２１と２２の間隔（誘電体シート２，３，４の厚みの合計）及び平面グランド導体層２２と２３の間隔（誘電体シート５，６，７の厚みの合計）をそれぞれ１００μｍとし、線路導体層３３，３４，３５，３６の幅を３０５μｍとし、線路導体層３３と３４の間隔（誘電体シート３の厚み）及び線路導体層３５と３６の間隔（誘電体シート６の厚み）をそれぞれ２５．６μｍとすることで、偶モードのインピーダンスを８．１Ω、奇モードのインピーダンスを１．６Ωと所望のインピーダンスとなる。このように、誘電率が高いために物理長を短くすることができ、すべて所望のパラメータを無理なく実現できる。
【００４９】
さらには、低インピーダンス線路３０ａ，３０ｂは上述のように分割して接続ビア導体４１ａ〜４４ｂを用いて接続しているが、この接続部分のインピーンダンスが大きく変動することによって波長短縮効果が発生し、このことによって単に分割して積層するよりもさらに小型化できる。
【００５０】
なお、実際には寄生素子の影響によって、前記の寸法から若干の変更を行う必要がある。そこで、この回路パラメータから図１の寸法を割り出し、３次元電磁界シミュレータで設計、シミュレーションにより特性を確認した結果を以下に示す。
【００５１】
図６は図１の帯域通過フィルタの第２のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。当該第２のシミュレーションにおいて、誘電体シート１〜７の材料については、特許文献１記載の材料を用いた。その材料とは、ｘＢａＯ−ｙＮｄ２Ｏ３−ｚＴｉＯ２−ｗＢｉ２Ｏ３系の誘電体フィラーとガラス粉末を混合し９００°Ｃ程度の低温で焼結した低温焼結セラミクス材料であり、誘電率は５５、誘電損失（ｔａｎδ）は１０００である。導体材料は例えば銀である。各導体は、銀粉末を樹脂中に分散させたペーストを用い、それぞれの誘電体シート１〜７上に印刷し、積層することにより形成させる。各接続ビア導体４１ａ〜４４ｂについてはレーザ又は機械加工で誘電体シート１〜７にスルーホールを開け、銀ペーストを充填して形成させる。
【００５２】
これら誘電体シート１〜７を積層した後、同時に焼成することで図３に示すような外観の一体の帯域通過フィルタが得られる。前記セラミクス材料を用いた場合、焼成温度は９２０°Ｃ程度であり銀の焼結を十分確保できるので、４．７×１０７Ｓ／ｍといった高い導電率を得ることができる。また、この温度は銀の融点よりも低いため、寸法精度の高い安定した形状を得ることができる。この帯域通過フィルタの場合、外形サイズは２．４ｍｍ×１．０ｍｍ×０．６５ｍｍとなっており、前記従来例に係る帯域通過フィルタの外形サイズと比較して十分に小さいものとなっている。
【００５３】
また、接続ビア導体４１ａ〜４２ｄ、線路導体層３３，３６の合計となる低インピーダンス線路３０ａ（４１Ｌ，３３Ｌ，４２Ｌ，３６Ｌ）の長さは約２２００μｍとなっている。理論的に４ＧＨｚで電気長１／４波長（度数表示で９０度）は２５２８ｍｍなので、これと比較して８７％の長さであり、上述した波長短縮効果が確認できる。また、各高インピーダンス線路３１Ｌ，３２Ｌの全長はそれぞれ３９６０μｍであり、高インピーダンス線路３１Ｌ，３２Ｌのみを抜き出してシミュレーションを行って電気長を調べてみると、それぞれの長さが４ＧＨｚで約０．１９４波長（度数表示で７０度程度）であった。低インピーダンス線路３０ａの電気長は１／４波長であるので、高インピーダンス線路３１Ｌ，３２Ｌの電気長はこれよりも短くなっている。上述のように長さを低インピーダンス線路３０ａ，３０ｂの８０％程度にすることで当該フィルタ特性をより良好なものとし、好ましくは５０％〜１００％の範囲に設定する。
【００５４】
ところで、結合キャパシタ導体５１，５２のサイズはそれぞれ４０５μｍ×１３５μｍとなっており、入出力端子導体６１，６２との間隔はそれぞれ１０μｍである。従って、結合キャパシタ５０ａ，５０ｂのキャパシタンス値は２．７ｐＦ程度である。
【００５５】
本実施の形態１において、絶縁体５０１の上面には、この結合キャパシタ５０ａ，５０ｂを形成する部分にのみ絶縁体５０２と５０３を形成している。これは誘電体シート１〜７を積層したのちにこの部分にのみ、ペースト化した誘電体を印刷してもいいし、最初は高インピーダンス線路３１Ｌ，３２Ｌも覆うように誘電体シートを積層し、同時焼成して一体化した後に、絶縁体５０２，５０３以外の領域をサンドブラスト加工などで除去するような工法も考えられる。また、感光性樹脂を使ったペーストを用いフォトリソプロセスで絶縁体５０２，５０３を形成してもよい。
【００５６】
また、絶縁体５０２，５０３と、この絶縁体５０２，５０３の上部に形成される入出力端子導体６１，６２、そしてグランド端子導体６３，６４，６５，６６を、絶縁体５０１とその他を同時焼成した後に、スパッタや真空蒸着等で薄膜形成することもできる。この場合、絶縁体５０２，５０３の厚みを１μｍ以下と薄くすることができるので、結合キャパシタ導体層５１，５２のサイズを小さくすることができる。例えば、結合キャパシタ導体層５１，５２と出力端子導体６１，６２との間隔をそれぞれ１μｍとしたときに、結合キャパシタ導体層５１，５２のサイズはそれぞれ５４μｍ×１００μｍとなる。サイズが小さくなったことにより、高インピーダンス線路３１Ｌ，３２Ｌとの間の寄生素子が小さくなり、特性を改善できる。この場合の特性のシミュレーション結果を以下に示す。
【００５７】
図７は図１の帯域通過フィルタの第３のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。図７から明らかなように、図６と比較して帯域内のインピーダンスマッチングが良好であることがわかる。特に、図６で帯域４．３ＧＨｚ〜４．８ＧＨｚにおいて反射係数Ｓ１１（反射損失に対応する）が最大で−１０ｄＢであるのに対して、図７では反射係数Ｓ１１として−１４ｄＢ確保できている。すなわち、反射係数Ｓ１１が−１２ｄＢ以下での帯域幅は３．３ＧＨｚ〜４．８８ＧＨｚであり、中心周波数が４．０９ＧＨｚで、比帯域幅が約３９％で、減衰極が、１．７５ＧＨｚ、５．２４ＧＨｚ、７．６５ＧＨｚの３か所に入り、２０ｄＢ以上の減衰が帯域外の広い範囲で確保できている。この場合、透過係数Ｓ２１から明らかなように、挿入損失の最小値は０．７ｄＢであり、非常に良好な特性を得ることができた。
【００５８】
（実施の形態１の変形例１）
図８は本発明の実施の形態１の変形例１に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。また、図９は図８の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。変形例１に係る帯域通過フィルタは、実施の形態１に係る帯域通過フィルタと比較して、図８及び図９に示すように、
（ａ）線路導体層３６の他端から上方向に延在する接続ビア導体４６と、
（ｂ）一端が接続ビア導体４６に電気的に接続され他端が開放である線路導体層３８と、
（ｃ）線路導体層３５の他端から上方向に延在する接続ビア導体４５と、
（ｄ）一端が接続ビア導体４５に電気的に接続された線路導体層３７と、
（ｅ）線路導体層３７の他端から上方向に延在しかつ他端が平面グランド導体層２１に電気的に接続された接続ビア導体４７とをさらに備えたことを特徴としている。
【００５９】
ここで、接続ビア導体４５，４６，４７は、誘電体５０１の面に対して実質的に垂直であって厚さ方向に貫通するように形成されている。線路導体層３８は平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路３８Ｌを構成し、線路導体層３７は平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路３７Ｌを構成する。従って、低インピーダンス線路３０ａは、図１の低インピーダンス線路４１Ｌ，３３Ｌ，４２Ｌ，３６Ｌに加えて、低インピーダンス線路４６Ｌ及び３８Ｌをさらに含むように構成される。また、低インピーダンス線路３０ｂは、図１の低インピーダンス線路３４Ｌ，４３Ｌ，３５Ｌに加えて、低インピーダンス線路４５Ｌ，３７Ｌ及び４７Ｌをさらに含む構成される。従って、低インピーダンス線路３０ａと３０ｂはそれぞれ矩形のループ形状を有し、互いに電磁的に結合するように近接して形成され、低インピーダンス線路３０ａと３０ｂ（それに含まれる接続ビア導体４２〜４６を含む）は接続ビア導体４１の中心を通過する対称面（線路導体層３３〜３６の長手方向に実質的に垂直な面であって、線路導体層３３〜３６の面に対して実質的に垂直となる面）２００に対して実質的に面対称となるように形成されている。
【００６０】
以上のように構成された変形例１に係る帯域通過フィルタによれば、低インピーダンス線路３０ａ，３０ｂについてさらに分割数を増やし図８のように積層し、厚み方向にループ形状でに形成することで、絶縁体５０１の厚み方向の寸法を短くすることができる。この場合、低インピーダンス線路３０ａ，３０ｂにおいて、接続ビア導体４１と接続する線路導体層３３の一端３３ａと、平面グランド導体層２１と接続ビア導体４７を介して接続する線路導体層３７の一端３７ａとは、図９に示されているように絶縁体５０１の厚み方向においてほぼ同じ高さに配置されることになる。これにより、当該帯域通過フィルタの高さ方向（厚み方向）をより小さくすることができ、当該帯域通過フィルタ全体のサイズを大幅に小型化できる。
【００６１】
（実施の形態１の変形例２）
図１０は本発明の実施の形態１の変形例２に係る帯域通過フィルタの構成（側面グランド導体６７，６８及び平面グランド導体層２１の図示を省略しているとき）を示す斜視図である。また、図１１は図１０の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。実施の形態１の変形例２に係る帯域通過フィルタは、変形例１に係る帯域通過フィルタに比較して、接続ビア導体４７を平面グランド導体層２１に接続することに代えて、図１０及び図１１に示すように、平面グランド導体層２２に接続したことを特徴としている。変形例２は変形例１と同様の作用効果を有し、帯域通過フィルタの誘電体５０１内の空間を有効に活用することで、さらなる小型化を図れる。
【００６２】
（実施の形態１の変形例３）
図１２は本発明の実施の形態１の変形例３に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。また、図１３は図１２の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。なお、図１２において、接続ビア導体４２，４３の位置関係を明確にするために、平面グランド導体層２１，２２を省略して図示している。実施の形態１の変形例３に係る帯域通過フィルタは、変形例１に係る帯域通過フィルタに比較して、
（ａ）接続ビア導体４２，４３を互いに、低インピーダンス線路３３Ｌ，３４Ｌ，３５Ｌ，３６Ｌの各線路導体層３３，３４，３５，３６の幅方向の中心を通過する長手方向の中心線を通りかつ各線路導体層３３，３４，３５，３６の面と垂直な面に関して対称であるように並置したこと、並びに、
（ｂ）線路導体層３６を線路導体層３５よりも上側に形成したことを特徴としている。
【００６３】
図１２及び図１３において、変形例３では、接続ビア導体４２は線路導体層３３，３６の他端の幅方向の中心ではなくて幅方向の端部に接続され、接続ビア導体４３は線路導体層３４，３５の一端の幅方向の中心ではなくて幅方向の端部（接続ビア導体４２とは反対側の端部）に接続される。ここで、線路導体層３３と３４とは互いに実質的に対向するように形成され、線路導体層３５，３６とは互いに実質的に対向するように形成されている。すなわち、図１２に示すように、線路導体層３３と３４、線路導体層３５と３６をお互いに長手方向にずらす必要がなくなるうえ、線路導体層３５と３６の上下関係を図１の例と逆転することが容易となり、線路の相似性が高くなるために、一対の低インピーダンス線路３０ａ，３０ｂ間における電磁的な結合度を大幅に向上させ、結合伝送線路としての性能が大幅に向上させることができる。その他の作用効果については変形例１と同様である。
【００６４】
（実施の形態２）
以下、本発明の実施の形態２に係る帯域通過フィルタについて図１２〜図１４を参照して説明する。図１４は本発明の実施の形態２に係る帯域通過フィルタの構成を示す分解斜視図であり、図１５は図１４の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図１６は図１４の帯域通過フィルタの等価回路を示す回路図である。実施の形態２に係る帯域通過フィルタは、実施の形態１に係る帯域通過フィルタに比較して、図１４及び図１５に示すように、図１の低インピーダンス線路３０ａのみを低インピーダンス線路３０とし、その他端を平面グランド導体層２３に接続して接地したことを特徴としている。すなわち、実施の形態２においては、低インピーダンス線路３０を結合ストリップ線路３０ａ，３０ｂではなく、単なるストリップ線路３０とした点が実施の形態１と異なる。これにより、帯域通過フィルタの構造はより単純であり性能を安定して得やすいという特徴を有する。
【００６５】
また、実施の形態２では、実施の形態１と同様に、当該帯域通過フィルタをプリント配線基板（図示せず。）などに実装したときに、絶縁体５０１のおもて面に形成された端子導体６１〜６６がプリント配線基板の端子導体と例えばハンダを用いて接続されて実装されるので、図１４における絶縁体５０１の上側のおもて面側が実装面となる。
【００６６】
さらに、実施の形態２では、実施の形態１と同様に、低インピーンダンス線路３０のインピーダンスを１．５Ω程度とし、電気長を１／４波長とし、高インピーダンス線路３１ａ，３２ａ（図１６参照）のインピーダンスを３０Ω程度とし、高インピーダンス線路３１ａ，３２ａの電気長を約１／８波長（度数表示で約４４度））とし、高インピーダンス線路３１ｂ，３２ｂの電気長を約０．０９７２波長（度数表示で３５度程度）でフィルタ特性を得ることができる。
【００６７】
なお、この場合、高インピーダンス線路３１ｂ，３２ｂの長さをゼロとし、高インピーダンス線路３１，３２のそれぞれの端部に結合キャパシタ５１，５２を接続するように構成することにより、実施の形態１と同様に帯域通過フィルタ特性を得ることができる。実施の形態２及び１のいずれの場合でも減衰極は帯域の中心周波数の２倍の周波数付近のみに現れる。ここで、実施の形態２の実施例において、実施の形態１と同じ材料を用いて、３次元電磁界シミュレータで設計を行い、フィルタ特性をシミュレーションした結果を以下に示す。
【００６８】
図１７は図１４の帯域通過フィルタのシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。図１７から明らかなように、期待通りに、反射係数Ｓ１１が−１２ｄＢよりも小さい帯域幅は、３．２２ＧＨｚ〜５．２２ＧＨｚとなり、通過帯域の中心周波数が４．２２ＧＨｚ、比帯域幅が約４７．４％の帯域通過フィルタを形成することができ、７．６６ＧＨｚに減衰極が形成されていることがわかる。このときの最小の挿入損失は０．７ｄＢとなり良好な特性を得られた。
【００６９】
本実施の形態２に係る帯域通過フィルタは、実施の形態１と同じサイズのものであるが、構造がシンプルなために、さらなる小型化は容易であり、２ｍｍ以下のサイズでも十分に実現できる。当該実施の形態２に係る帯域通過フィルタは、結合された一対の低インピーダンス線路３０ａ，３０ｂの代わりに、接地された１本の低インピーダンス線路３０を有することを除けば、実施の形態１と同様の作用効果を有する。
【００７０】
（実施の形態３）
図１８は本発明の実施の形態３に係る帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図１９は図１８の帯域通過フィルタの等価回路を示す回路図である。実施の形態３に係る帯域通過フィルタは、実施の形態１の変形例１（図８及び図９）に比較して、図１８及び図１９に示すように、
（ａ）第二の低インピーダンス線路３０ｂを除去して第一の低インピーダンス線路３０ａを低インピーダンス線路３０とし、当該低インピーダンス線路３０の他端である線路導体層３８の他端を接続ビア導体４７を介して平面グランド導体層２１に接続して接地したこと、
（ｂ）第一の高インピーダンス線路３１Ｌのうちの開放スタブ部である高インピーダンス線路３１ａを除去して、高インピーダンス線路３１ｂのみで略１／４波長の高インピーダンス線路３１Ｌを構成したこと、並びに、
（ｃ）第二の高インピーダンス線路３２Ｌのうちの開放スタブ部である高インピーダンス線路３２ａを除去して、高インピーダンス線路３２ｂのみで略１／４波長の高インピーダンス線路３２Ｌを構成したことを特徴としている。
【００７１】
以上のように構成された実施の形態３に係る帯域通過フィルタは、図１９の等価回路を有し、実施の形態１とその変形例、実施の形態２及び実施の形態３と同様の帯域通過フィルタ特性を有し、同様の作用効果を有する。
【００７２】
（他の変形例）
以上の実施の形態１〜３及び変形例において、絶縁体５０１，５０２，５０３は均質で同じ誘電特性又は誘電率を有する誘電体材料として実現したが、本発明はこれに限らず、絶縁体５０１，５０２，５０３のそれぞれが違う誘電率を有する誘電体材料で構成してもよい。特に、絶縁体５０２、５０３に関しては高い特性インピーダンスを実現する必要がないので、さらに高い誘電率を有する誘電体材料を使用することができる。また、絶縁体５０２も、誘電体シート１について比較的低い誘電率の誘電体材料を用い、誘電体シート２〜７について比較的高い誘電率の誘電体材料を用いて構成することで、目的のインピーダンスを得やすくすることができる。この際に、誘電体シート１の誘電率が低いことにより、高インピーダンス線路３１Ｌ，３２Ｌの電気長が比誘電率の平方根に反比例して長くなるので注意が必要である。例えば、誘電体シート２〜７の誘電率に対して誘電体シート１の誘電率を９０％程度に設定すると小型化のメリットを犠牲にせずに挿入損失の改善、減衰量の改善を狙うことができる。しかも、この場合、誘電体シート１は誘電体シート２〜７と同じ材料組成にしながら、例えば、ガラスの比率を多目にすることで、誘電率を下げてなおかつ異種材料の同時焼成という点でも問題の少ない構成とすることができる。
【００７３】
以上の実施の形態及び変形例において、高インピーダンス線路３１Ｌ，３２Ｌ及び低インピーダンス線路３０，３０ａ，３０ｂを絶縁体５０１の内部又は表面に形成しているが、低インピーダンス線路３０，３０ａ，３０ｂを絶縁体５０１の比誘電率よりも高い比誘電率を有する絶縁体（例えば、図９及び図１１において平面グランド導体層２１よりも下側の部分）に形成してもよい。これにより、低インピーダンス線路３０，３０ａ，３０ｂの特性インピーダンスに対する高インピーダンス線路３１Ｌ，３２Ｌの特性インピーダンスと、との比を同一の絶縁体５０１に形成する場合に比較して大きくなるように構成できる。
【００７４】
なお、高インピーダンス線路３１Ｌ，３２Ｌの上方はグランドが十分に離れた位置にあるマイクロストリップ線路となっているので、プリント配線基板側の実装面には高インピーダンス線路３１，３２と対向する部分はグランド面を配置しないように構成することが好ましい。
【００７５】
以上の実施の形態１及び２においては、互いに電磁的に結合された２本の低インピーダンス線路３０ａ，３０ｂを備えているが、本発明はこれに限らず、互いに電磁的に結合された３本以上の低インピーダンス線路を備えてもよい。
【００７６】
（実施の形態４）
図２０は本発明の実施の形態４に係る無線通信装置の構成を示すブロック図である。
実施の形態４に係る無線通信装置は、アンテナ３１０と、上述の実施の形態１〜３及び変形例に係る帯域通過フィルタであって互いに異なる通過帯域を有する帯域通過フィルタ３０１，３０２と、無線通信回路３０３，３０４と、信号処理回路３０５と、コントローラ３２０とを備えて構成される。各無線通信回路３０３，３０４はそれぞれ、無線送信回路及び無線受信回路を含み、周波数変換、変調及び復調の信号処理を行う。また、信号処理回路３０５は変調すべきベースバンド信号を発生して無線通信回路３０３，３０４に出力する一方、無線通信回路３０３，３０４からの復調信号をベースバンド信号として受信して所定のデータ信号処理を実行する。さらに、コントローラ３２０は無線通信回路３０３，３０４及び信号処理回路３０５の動作を制御する。
【００７７】
以上説明したように、本実施の形態によれば、各帯域通過フィルタ３０１，３０２に対して無線通信回路３０３，３０４及び信号処理回路３０５等を接続することで、無線通信装置などの電子機器を小型低背化することができる。
【産業上の利用可能性】
【００７８】
以上詳述したように、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の２倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
【符号の説明】
【００７９】
１〜７…誘電体シート層、
２１〜２３…平面グランド導体層、
３０，３０ａ，３０ｂ，３３Ｌ，３４Ｌ，３５Ｌ，３６Ｌ，３７Ｌ，３８Ｌ，４１Ｌ，４２Ｌ．４３Ｌ，４４Ｌ，４５Ｌ，４６Ｌ，４７Ｌ，４７ａＬ…低インピーダンス線路、
３１〜３８…線路導体層、
３１，３２，３１ａ，３１ｂ，３２ａ，３２ｂ，３１Ｌ，３２Ｌ…高インピーダンス線路、
４１〜４４，４１ａ，４１ｂ，４２ａ，４２ｂ，４２ｃ，４２ｄ，４３ａ，４３ｂ，４４ａ，４４ｂ，４５，４６，４７，４７ａ…接続ビア導体、
５０ａ，５０ｂ…結合キャパシタ、
５１，５２…結合キャパシタ導体層、
６１，６２…入出力端子導体、
６３〜６６…グランド端子導体、
６７，６８…側面グランド導体、
６７ｃ，６８ｃ…切欠部、
２０１，２０２，２０３…接続点、
５０１，５０２，５０３…絶縁体。
【技術分野】
【０００１】
本発明は、複数の絶縁体層を積層してなる帯域通過フィルタと、これを備えた電子機器に関する。
【背景技術】
【０００２】
従来から、ストリップ線路あるいはマイクロストリップ線路を用いた帯域通過フィルタが種々提案されている。
【０００３】
図２１は従来技術に係るマイクロストリップ線路を用いた帯域通過フィルタ（以下、従来例という。）の構成を示す斜視図である。図２１において、１００１は裏面全面にグランド導体（図示せず。）が形成されなる誘電体セラミック基板であり、１０１１ａ，１０１１ｂ，１０１１ｃはマイクロストリップ線路である。これらのマイクロストリップ線路１０１１ａ，１０１１ｂ，１０１１ｃは直列に接続されて一本のステップインピーダンスマイクロストリップ線路を構成する。これらのマイクロストリップ線路のうち、１０１１ａ，１０１１ｂは線路幅が狭い高インピーダンス部を構成し、１０１１ｃは線路１０１１ａ，１０１１ｂよりも広い線路幅を有して低インピーダンス部を構成する。また、１０１２，１０１３は入出力マイクロストリップ線路であり、マイクロストリップ線路１０１１ａ，１０１１ｂとそれぞれ平行に所定の間隔をあけて配置されている。前記ステップインピーダンスマイクロストリップ線路の両端は解放になっており、入出力マイクロストリップ線路１０１２と１０１３は片端が入出力端子１０１４，１０１５に接続され他端は解放されている。
【０００４】
ここで、高インピーダンス部を構成するマイクロストリップ線路１０１１ａと１０１１ｂは１／４波長の電気長を有し、低インピーダンス部を構成するマイクロストリップ線路１０１１ｃは１／２波長の電気長を有し、その結果、前記ステップインピーダンスマイクロストリップ線路の全電気長は１波長分の長さとなる。
【０００５】
誘電体セラミック基板１００１の誘電率を７．５とし、その誘電損失（ｔａｎδ）を０．００１、その厚みを０．５ｍｍとした。また、マイクロストリップ線路１０１１ａ，１０１１ｂ，１０１１ｃ及び入出力マイクロストリップ線路１０１２，１０１３の導体材料については導電率が４×１０７Ｓ／ｍとなる銀を用いた。
【０００６】
さらに、マイクロストリップ線路１０１１ａと１０１１ｂの幅を８０μｍとし、その長さを８．６５ｍｍとし、マイクロストリップ線路１０１１ｃの幅を７００μｍとし、その長さを１６ｍｍとし、入出力マイクロストリップ線路１０１２，１０１３はマイクロストリップ線路１０１１ａ，１０１１ｂと同じ幅と長さでそれぞれ８０μｍ、８．６５ｍｍとした。そして、マイクロストリップ線路１０１１ａと入出力マイクロストリップ線路１０１２との間隔、及びマイクロストリップ線路１０１１ｂと入出力マイクロストリップ線路１０１３との間隔を、どちらも４５μｍに設定した。以上のように設定された帯域通過フィルタについてのシミュレーション結果を以下に示す。
【０００７】
図２２は図２１の帯域通過フィルタのシミュレーション結果を示す透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【０００８】
図２２から明らかなように、帯域通過フィルタの中心周波数は約４ＧＨｚとなるが、ステップインピーダンスマイクロストリップ線路の全長は約３３ｍｍである。また、マイクロストリップ線路１０１１ａと入出力マイクロストリップ線路１０１２とで形成される結合線路の偶モードインピーダンスは約１４０Ωであり、奇モードインピーダンスは約３０Ωであり平均値が約８５Ωである。一方でマイクロストリップ線路１０１１ｃのインピーダンスは約４５Ωなので、高インピーダンス部と低インピーダンス部のインピーダンス比は約１．９倍となる。その結果、通過帯域幅は１．９ＧＨｚ〜６．２ＧＨｚとなり、これは比帯域幅（通過帯域幅と帯域の中心周波数との比）としては１０６％に相当する。
【０００９】
なお、本出願に関連する先行技術文献として、下記の文献が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開第２００６／１０９４６５号。
【非特許文献】
【００１１】
【非特許文献１】Sheng Sun et al., "Capacitive-Ended Interdigital Coupled Lines for UWB Bandpass Filters with Improved Out-of-Band Performances", IEEE Microwave and Wireless Components Letters, August 2006, Vol. 16, No. 8, pp. 440-442.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述の従来例の構成では、帯域通過フィルタの長さは、実際に求められるフィルタデバイスのサイズ２ｍｍ程度と比較して約１７倍も大きい。中心周波数が８ＧＨｚであれば、約１／２の長さですむが、それでも全長は約１７ｍｍとなり、比較的大きいという問題点があった。誘電体セラミクス基板１００１の誘電率を大きくすれば、誘電率の平方根に反比例して短くなる。例えば、誘電率が５５であるような材料を使えば、中心周波数が８ＭＨｚなら長さを約６ｍｍにできる。このサイズでも依然として実用的な大きさではない。
【００１３】
また、通過帯域の高周波側の減衰域を見ると２０ｄＢ以上の減衰が８．２５ＧＨｚから９．５ＧＨｚまでの狭い範囲でしか確保できていない。一つの原因は、このようなフィルタの構造の場合、低インピーダンス線路と高インピーダンス線路のインピーダンス比を大きくとることができないため、通過帯域幅が広くなってしまうこと、それぞれの電気長が理想値から１％程度でもずれると、中心周波数の２倍の周波数付近に不要な通過応答が現れてしまうことが原因である。
【００１４】
本発明の目的は上述の問題を解決して、通過帯域の高周波側で広い減衰域を有する帯域通過フィルタを実用的なサイズで実現することができる帯域通過フィルタ及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る帯域通過フィルタは、
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする。
【００１６】
前記帯域通過フィルタにおいて、前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする。
【００１７】
また、前記帯域通過フィルタにおいて、前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする。
【００１８】
さらに、前記帯域通過フィルタにおいて、前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする。
【００１９】
またさらに、前記帯域通過フィルタにおいて、前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする。
【００２０】
またさらに、前記帯域通過フィルタにおいて、前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする。
【００２１】
また、前記帯域通過フィルタにおいて、前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする。
【００２２】
さらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする。
【００２３】
またさらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする。
【００２４】
また、前記帯域通過フィルタにおいて、前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする。
【００２５】
さらに、前記帯域通過フィルタにおいて、前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の５０％〜１００％であることを特徴とする。
【００２６】
またさらに、前記帯域通過フィルタにおいて、前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする。
【００２７】
またさらに、前記帯域通過フィルタにおいて、前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする。
【００２８】
本発明に係る電子機器は、前記帯域通過フィルタと、前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする。
【００２９】
また、前記電子機器は、前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする。
【発明の効果】
【００３０】
従って、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の２倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る帯域通過フィルタの構成を示す分解斜視図である。
【図２】図１の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図３】図１の帯域通過フィルタの外観を示す斜視図である。
【図４】図１の帯域通過フィルタの等価回路を示す回路図である。
【図５】図１の帯域通過フィルタの第１のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図６】図１の帯域通過フィルタの第２のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図７】図１の帯域通過フィルタの第３のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図８】本発明の実施の形態１の変形例１に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。
【図９】図８の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１０】本発明の実施の形態１の変形例２に係る帯域通過フィルタの構成（側面グランド導体６７，６８及び平面グランド導体層２１の図示を省略しているとき）を示す斜視図である。
【図１１】図１０の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１２】本発明の実施の形態１の変形例３に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。
【図１３】図１２の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。
【図１４】本発明の実施の形態２に係る帯域通過フィルタの構成を示す分解斜視図である。
【図１５】図１４の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図１６】図１４の帯域通過フィルタの等価回路を示す回路図である。
【図１７】図１４の帯域通過フィルタのシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【図１８】本発明の実施の形態３に係る帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。
【図１９】図１８の帯域通過フィルタの等価回路を示す回路図である。
【図２０】本発明の実施の形態４に係る無線通信装置の構成を示すブロック図である。
【図２１】従来技術に係る帯域通過フィルタの構成を示す斜視図である。
【図２２】図２１の帯域通過フィルタのシミュレーション結果を示す透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。
【発明を実施するための形態】
【００３２】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００３３】
（実施の形態１）
まず、本発明の実施の形態１の帯域通過フィルタについて図１〜図４を参照して以下説明する。図１は本発明の実施の形態１に係る帯域通過フィルタの構成を示す分解斜視図であり、図２は図１の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図３は図１の帯域通過フィルタの外観を示す斜視図であり、図４は図１の帯域通過フィルタの等価回路を示す回路図である。
【００３４】
図１において、実施の形態１に係る帯域通過フィルタは、絶縁体５０１の誘電体シート層１のおもて面上にそれぞれ形成された１／４波長の線路導体層３１を含む第一の高インピーダンス線路３１Ｌ（図４における３１ａ，３１ｂ）及び１／４波長の線路導体層３２を含む第二の高インピーダンス線路３２Ｌ（図４における３２ａ，３２ｂ）と、前記線路導体層３１，３２の接続点２０１に接続されかつ線路導体層３３，３６を含む１／４波長の第一の分割低インピーダンス線路３３Ｌ，３６Ｌ（図４における３０ａ）と、前記第一の分割低インピーダンス線路３３Ｌ，３６Ｌと電磁的に結合するように形成され、一端が接地されかつ線路導体層３４，３５を含む１／４波長の第二の分割低インピーダンス線路３３Ｌ，３６Ｌ（図４における３０ｂ）と備えて構成されたことを特徴としている。
【００３５】
図１において、まず、絶縁体５０１は、平行平板形状を有する複数の誘電体シート層１，２，３，４，５，６，７を積層して構成され、前記絶縁体５０１の内部又は表面において各誘電体シート層１，２，３，４，５，６，７の面に対して実質的に平行に平面グランド導体層２１，２２，２３が形成される。また、前記絶縁体５０１の互いに対向する側面において、平面グランド導体層２１，２２，２３に電気的に接続された側面グランド導体６７，６８が形成される。さらに、低インピーダンス線路は、互いに電磁的に結合するように所定の間隔で近接して形成されかつそれぞれ１／４波長の電気長を有する、以下の２種類の分割低インピーダンス線路３０ａ，３０ｂ（図４）に分割されて構成される。
【００３６】
（Ａ）分割低インピーダンス線路３０ａは、
（ａ）側面グランド導体６７，６８の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層３１，３２の接続点２０１に電気的に接続された接続ビア導体４１ａ，４１ｂ（以下、総称して、接続ビア導体４１という。）により構成された低インピーダンス線路４１Ｌと、
（ｂ）平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されかつ一端が接続ビア導体４１ｂに電気的に接続されたストリップ形状の線路導体層３３により構成された低インピーダンス線路３３Ｌと、
（ｃ）側面グランド導体６７，６８の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層３３の他端に電気的に接続された接続ビア導体４２ａ，４２ｂ，４３ｃ，４２ｄ（以下、総称して、接続ビア導体４２という。）により構成された低インピーダンス線路４２Ｌと、
（ｄ）平面グランド導体層２２，２３の間に挟設されかつ一端が接続ビア導体４２ｄに電気的に接続され、他端は開放されたストリップ形状の線路導体層３６により構成された低インピーダンス線路３６Ｌとを備えて構成される。
【００３７】
（Ｂ）分割低インピーダンス線路３０ｂは、
（ａ）平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されかつ一端が開放されたストリップ形状の線路導体層３４により構成された低インピーダンス線路３４Ｌと、
（ｂ）側面グランド導体６７，６８の間に挟設されかつ線路導体層３４の他端に電気的に接続された接続ビア導体４３ａ，４３ｂ（以下、総称して、接続ビア導体４３という。）により構成された低インピーダンス線路４３Ｌと、
（ｃ）平面グランド導体層２２，２３の面に対して実質的に平行であってこれらの間に挟設されかつ接続ビア導体４３ｂに電気的に接続されたストリップ形状の線路導体層３５により構成された低インピーダンス線路３５Ｌと、
（ｄ）側面グランド導体６７，６８の間に挟設されかつ線路導体層３６の他端に電気的に接続された接続ビア導体４４ａ，４４ｂ（以下、総称して、接続ビア導体４４という。）により構成された低インピーダンス線路４４Ｌとを備えて構成される。なお、接続ビア導体４４ｂの他端は平面グランド導体層２３に電気的に接続されて接地される。
【００３８】
ここで、接続ビア導体４１ａ〜４４ｂは複数の誘電体シート層１〜７の面に対して実質的に垂直となりかつ平面グランド導体層２１，２２とは電気的に接続されないように、誘電体シート層１〜７の厚さ方向で貫通するスルーホールに導体を充填し形成されている。また、各低インピーダンス線路３３Ｌ〜３６Ｌの各線路導体層３３〜３６は互いに平行であってかつ少なくとも一部が互いに対向して重なるように所定の距離をおいて形成されている。
【００３９】
また、第一の高インピーダンス線路３１Ｌ及び第二の高インピーダンス線路３２Ｌはマイクロストリップ線路であって、以下のように形成されている。第一の高インピーダンス線路３１Ｌは、絶縁体５０１のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層３１と、平面グランド導体層２１とにより構成される。また、第二の高インピーダンス線路３２Ｌは、絶縁体５０１のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層３２と、平面グランド導体層２１とにより構成される。ここで、線路導体層３１，３２は、低インピーダンス線路３３Ｌ〜３５Ｌの線路導体層３３〜３５の線路幅よりも狭い線路幅を有し、低インピーダンス線路３３Ｌ〜３５Ｌの特性インピーダンスより高い特性インピーダンスを有している。
【００４０】
ここで、第一の高インピーダンス線路３１Ｌの線路導体層３１の一端と、第二の高インピーダンス線路３２Ｌの線路導体層３２の一端とは互いに電気的に接続されかつ接続ビア導体４１ａの一端に電気的に接続され、第一の高インピーダンス線路３１Ｌの線路導体層３１の他端及び第二の高インピーダンス線路３２Ｌの線路導体層３２の他端は電気的に開放となっている。また、第一の高インピーダンス線路３１Ｌの線路導体層３１は、その中間部において、同一平面に形成された結合キャパシタ導体層５１と電気的に接続され、絶縁体５０２を挟設する線路導体層３１及び入出力端子導体６１により結合キャパシタ５０ａを形成し、線路導体層３１は高周波的に入出力端子導体６１に高周波的に電気的に結合されている。さらに、第二の高インピーダンス線路３２Ｌの線路導体層３２も同様に、その中間部において、同一平面に形成された結合キャパシタ導体層５２と電気的に接続され、絶縁体５０３を挟設する線路導体層３２及び入出力端子導体６２により結合キャパシタ５０ｂを形成し、線路導体層３２は入出力端子導体６２に高周波的に電気的に結合されている。
【００４１】
なお、この例において、高インピーダンス線路３１Ｌ，３２Ｌの線路導体層３１，３２はその一部がメアンダ状で折り畳まれているように形成されているが、本発明はこれに限らず、スパイラル状であってもよい。
【００４２】
さらに、グランド端子導体６３，６４，６５，６６は側面グランド導体６７，６８と接続されている。当該帯域通過フィルタがプリント配線基板（図示せず。）に実装されるときに、これらのグランド端子導体６３〜６６がプリント配線基板のグランド端子導体と例えばはんだにより接続されて実装されるので、図１及び図２における絶縁体５１の上面側（おもて面側）が当該帯域通過フィルタの実装面となる。また、高インピーダンス線路３１Ｌ，３２Ｌの特性インピーダンスをできる限り高くなるように設計するほうが、インピーダンスマッチング上有利であるので、図１及び図３に示すように、側面グランド導体６７，６８については、高インピーンダンス線路３１Ｌ，３２Ｌの線路導体層３１，３２に近接している上側部分（但し、帯域通過フィルタの長手方向の接続用両端部を除く。）を除去して切欠部６７ｃ，６８ｃを形成することが好ましい。すなわち、線路導体層３１，３２と側面グランド導体６７．６８との間の距離をより大きくなるように形成することにより、より高い特性インピーダンスを有する高インピーダンス線路３１Ｌ，３２Ｌを実現できる。
【００４３】
以上のように構成された実施の形態１に係る帯域通過フィルタは図４の等価回路で表すことができる。当該帯域通過フィルタにおいて、互いに電磁的に結合する１対の低インピーダンス線路３０ａ，３０ｂの電気長を、当該帯域通過フィルタの通過帯域の中心周波数の略１／４波長とすることで、当該中心周波数の１／２倍の周波数付近と中心周波数の３／２倍の周波数付近に減衰極が形成される。
【００４４】
また、高インピーダンス線路３１Ｌは全体で略１／４波長の長さを有するが、結合キャパシタ５０ａとの接続点２０２で高インピーダンス線路３１ａ，３１ｂの二つの部分に分けることができ、高インピーダンス線路３１ａの電気長を略１／８波長とし、高インピーダンス線路３１ｂの電気長を略１／８波長とすることで、高インピーダンス線路３１ｂが開放スタブとして働き、当該中心周波数の２倍付近に減衰極を形成することができる。さらに、高インピーダンス線路３２Ｌは全体で略１／４波長の長さを有するが、結合キャパシタ５０ｂとの接続点２０３で高インピーダンス線路３２ａ，３２ｂの二つの部分に分けることができ、高インピーダンス線路３２ａの電気長を略１／８波長とし、高インピーダンス線路３２ｂの電気長を略１／８波長とすることで、高インピーダンス線路３２ｂが開放スタブとして働き、当該中心周波数の２倍付近に減衰極を形成することができる。
【００４５】
図４において、一対の低インピーンダンス線路３０ａ，３０ｂの偶モードインピーダンスを８．１２Ωとし、奇モードインピーダンスを１．６Ωとし、電気長を１／４波長とし、高インピーダンス線路３１ａ，３２ａの特性インピーダンスを３０Ωとし、電気長を約１／８波長（度数表示で４４度）とし、高インピーダンス線路３１ｂ，３２ｂの特性インピーダンスを３０Ωとし、電気長で約０．１０１波長（度数表示で３５．６度）とした。
【００４６】
図５は図１の帯域通過フィルタの第１のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。ここで、結合キャパシタ５０ａ，５０ｂの容量値を２．２ｐＦとし、各線路の電気長をすべて４ＧＨｚでの値とした。図５から明らかなように、中心周波数が４．１ＧＨｚ、比帯域幅が約４２％の帯域通過フィルタが形成され、２．１３ＧＨｚと５．８７ＧＨｚ、そして８．１８ＧＨｚに減衰極が形成されていることがわかる。
【００４７】
当該第１のシミュレーションにおいて、高インピーダンス線路３１Ｌ，３２Ｌの電気長はそれぞれ、約０．２２１波長（度数表示で７９．６度）となっており、低インピーダンス線路３０ａ，３０ｂの電気長の９割弱になっている。上述のように、結合キャパシタ５０ａ，５０ｂで結合する場合は、高インピーダンス線路３１Ｌ，３２Ｌの電気長を低インピーダンス線路３０ａ，３０ｂの長さよりも短くすることで通過帯域内のインピーダンスマッチングが良好になるので好ましい。また、上述の従来例に係る低インピーダンス線路と比較すると、低インピーダンス線路の電気長が半分の長さになっており、当該帯域通過フィルタを大幅に小型化できる。
【００４８】
さらに、高インピーダンス線路３１Ｌ，３２Ｌをマイクロストリップ線路として構成することで、誘電率が５５程度と高い誘電体材料を使用し、線路幅を１００μｍとし、誘電体シート層１〜７の厚みを３００μｍとすれば、３２Ω程度の特性インピーダンスが得られる。さらに、平面グランド導体層２１と２２の間隔（誘電体シート２，３，４の厚みの合計）及び平面グランド導体層２２と２３の間隔（誘電体シート５，６，７の厚みの合計）をそれぞれ１００μｍとし、線路導体層３３，３４，３５，３６の幅を３０５μｍとし、線路導体層３３と３４の間隔（誘電体シート３の厚み）及び線路導体層３５と３６の間隔（誘電体シート６の厚み）をそれぞれ２５．６μｍとすることで、偶モードのインピーダンスを８．１Ω、奇モードのインピーダンスを１．６Ωと所望のインピーダンスとなる。このように、誘電率が高いために物理長を短くすることができ、すべて所望のパラメータを無理なく実現できる。
【００４９】
さらには、低インピーダンス線路３０ａ，３０ｂは上述のように分割して接続ビア導体４１ａ〜４４ｂを用いて接続しているが、この接続部分のインピーンダンスが大きく変動することによって波長短縮効果が発生し、このことによって単に分割して積層するよりもさらに小型化できる。
【００５０】
なお、実際には寄生素子の影響によって、前記の寸法から若干の変更を行う必要がある。そこで、この回路パラメータから図１の寸法を割り出し、３次元電磁界シミュレータで設計、シミュレーションにより特性を確認した結果を以下に示す。
【００５１】
図６は図１の帯域通過フィルタの第２のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。当該第２のシミュレーションにおいて、誘電体シート１〜７の材料については、特許文献１記載の材料を用いた。その材料とは、ｘＢａＯ−ｙＮｄ２Ｏ３−ｚＴｉＯ２−ｗＢｉ２Ｏ３系の誘電体フィラーとガラス粉末を混合し９００°Ｃ程度の低温で焼結した低温焼結セラミクス材料であり、誘電率は５５、誘電損失（ｔａｎδ）は１０００である。導体材料は例えば銀である。各導体は、銀粉末を樹脂中に分散させたペーストを用い、それぞれの誘電体シート１〜７上に印刷し、積層することにより形成させる。各接続ビア導体４１ａ〜４４ｂについてはレーザ又は機械加工で誘電体シート１〜７にスルーホールを開け、銀ペーストを充填して形成させる。
【００５２】
これら誘電体シート１〜７を積層した後、同時に焼成することで図３に示すような外観の一体の帯域通過フィルタが得られる。前記セラミクス材料を用いた場合、焼成温度は９２０°Ｃ程度であり銀の焼結を十分確保できるので、４．７×１０７Ｓ／ｍといった高い導電率を得ることができる。また、この温度は銀の融点よりも低いため、寸法精度の高い安定した形状を得ることができる。この帯域通過フィルタの場合、外形サイズは２．４ｍｍ×１．０ｍｍ×０．６５ｍｍとなっており、前記従来例に係る帯域通過フィルタの外形サイズと比較して十分に小さいものとなっている。
【００５３】
また、接続ビア導体４１ａ〜４２ｄ、線路導体層３３，３６の合計となる低インピーダンス線路３０ａ（４１Ｌ，３３Ｌ，４２Ｌ，３６Ｌ）の長さは約２２００μｍとなっている。理論的に４ＧＨｚで電気長１／４波長（度数表示で９０度）は２５２８ｍｍなので、これと比較して８７％の長さであり、上述した波長短縮効果が確認できる。また、各高インピーダンス線路３１Ｌ，３２Ｌの全長はそれぞれ３９６０μｍであり、高インピーダンス線路３１Ｌ，３２Ｌのみを抜き出してシミュレーションを行って電気長を調べてみると、それぞれの長さが４ＧＨｚで約０．１９４波長（度数表示で７０度程度）であった。低インピーダンス線路３０ａの電気長は１／４波長であるので、高インピーダンス線路３１Ｌ，３２Ｌの電気長はこれよりも短くなっている。上述のように長さを低インピーダンス線路３０ａ，３０ｂの８０％程度にすることで当該フィルタ特性をより良好なものとし、好ましくは５０％〜１００％の範囲に設定する。
【００５４】
ところで、結合キャパシタ導体５１，５２のサイズはそれぞれ４０５μｍ×１３５μｍとなっており、入出力端子導体６１，６２との間隔はそれぞれ１０μｍである。従って、結合キャパシタ５０ａ，５０ｂのキャパシタンス値は２．７ｐＦ程度である。
【００５５】
本実施の形態１において、絶縁体５０１の上面には、この結合キャパシタ５０ａ，５０ｂを形成する部分にのみ絶縁体５０２と５０３を形成している。これは誘電体シート１〜７を積層したのちにこの部分にのみ、ペースト化した誘電体を印刷してもいいし、最初は高インピーダンス線路３１Ｌ，３２Ｌも覆うように誘電体シートを積層し、同時焼成して一体化した後に、絶縁体５０２，５０３以外の領域をサンドブラスト加工などで除去するような工法も考えられる。また、感光性樹脂を使ったペーストを用いフォトリソプロセスで絶縁体５０２，５０３を形成してもよい。
【００５６】
また、絶縁体５０２，５０３と、この絶縁体５０２，５０３の上部に形成される入出力端子導体６１，６２、そしてグランド端子導体６３，６４，６５，６６を、絶縁体５０１とその他を同時焼成した後に、スパッタや真空蒸着等で薄膜形成することもできる。この場合、絶縁体５０２，５０３の厚みを１μｍ以下と薄くすることができるので、結合キャパシタ導体層５１，５２のサイズを小さくすることができる。例えば、結合キャパシタ導体層５１，５２と出力端子導体６１，６２との間隔をそれぞれ１μｍとしたときに、結合キャパシタ導体層５１，５２のサイズはそれぞれ５４μｍ×１００μｍとなる。サイズが小さくなったことにより、高インピーダンス線路３１Ｌ，３２Ｌとの間の寄生素子が小さくなり、特性を改善できる。この場合の特性のシミュレーション結果を以下に示す。
【００５７】
図７は図１の帯域通過フィルタの第３のシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。図７から明らかなように、図６と比較して帯域内のインピーダンスマッチングが良好であることがわかる。特に、図６で帯域４．３ＧＨｚ〜４．８ＧＨｚにおいて反射係数Ｓ１１（反射損失に対応する）が最大で−１０ｄＢであるのに対して、図７では反射係数Ｓ１１として−１４ｄＢ確保できている。すなわち、反射係数Ｓ１１が−１２ｄＢ以下での帯域幅は３．３ＧＨｚ〜４．８８ＧＨｚであり、中心周波数が４．０９ＧＨｚで、比帯域幅が約３９％で、減衰極が、１．７５ＧＨｚ、５．２４ＧＨｚ、７．６５ＧＨｚの３か所に入り、２０ｄＢ以上の減衰が帯域外の広い範囲で確保できている。この場合、透過係数Ｓ２１から明らかなように、挿入損失の最小値は０．７ｄＢであり、非常に良好な特性を得ることができた。
【００５８】
（実施の形態１の変形例１）
図８は本発明の実施の形態１の変形例１に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。また、図９は図８の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。変形例１に係る帯域通過フィルタは、実施の形態１に係る帯域通過フィルタと比較して、図８及び図９に示すように、
（ａ）線路導体層３６の他端から上方向に延在する接続ビア導体４６と、
（ｂ）一端が接続ビア導体４６に電気的に接続され他端が開放である線路導体層３８と、
（ｃ）線路導体層３５の他端から上方向に延在する接続ビア導体４５と、
（ｄ）一端が接続ビア導体４５に電気的に接続された線路導体層３７と、
（ｅ）線路導体層３７の他端から上方向に延在しかつ他端が平面グランド導体層２１に電気的に接続された接続ビア導体４７とをさらに備えたことを特徴としている。
【００５９】
ここで、接続ビア導体４５，４６，４７は、誘電体５０１の面に対して実質的に垂直であって厚さ方向に貫通するように形成されている。線路導体層３８は平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路３８Ｌを構成し、線路導体層３７は平面グランド導体層２１，２２の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路３７Ｌを構成する。従って、低インピーダンス線路３０ａは、図１の低インピーダンス線路４１Ｌ，３３Ｌ，４２Ｌ，３６Ｌに加えて、低インピーダンス線路４６Ｌ及び３８Ｌをさらに含むように構成される。また、低インピーダンス線路３０ｂは、図１の低インピーダンス線路３４Ｌ，４３Ｌ，３５Ｌに加えて、低インピーダンス線路４５Ｌ，３７Ｌ及び４７Ｌをさらに含む構成される。従って、低インピーダンス線路３０ａと３０ｂはそれぞれ矩形のループ形状を有し、互いに電磁的に結合するように近接して形成され、低インピーダンス線路３０ａと３０ｂ（それに含まれる接続ビア導体４２〜４６を含む）は接続ビア導体４１の中心を通過する対称面（線路導体層３３〜３６の長手方向に実質的に垂直な面であって、線路導体層３３〜３６の面に対して実質的に垂直となる面）２００に対して実質的に面対称となるように形成されている。
【００６０】
以上のように構成された変形例１に係る帯域通過フィルタによれば、低インピーダンス線路３０ａ，３０ｂについてさらに分割数を増やし図８のように積層し、厚み方向にループ形状でに形成することで、絶縁体５０１の厚み方向の寸法を短くすることができる。この場合、低インピーダンス線路３０ａ，３０ｂにおいて、接続ビア導体４１と接続する線路導体層３３の一端３３ａと、平面グランド導体層２１と接続ビア導体４７を介して接続する線路導体層３７の一端３７ａとは、図９に示されているように絶縁体５０１の厚み方向においてほぼ同じ高さに配置されることになる。これにより、当該帯域通過フィルタの高さ方向（厚み方向）をより小さくすることができ、当該帯域通過フィルタ全体のサイズを大幅に小型化できる。
【００６１】
（実施の形態１の変形例２）
図１０は本発明の実施の形態１の変形例２に係る帯域通過フィルタの構成（側面グランド導体６７，６８及び平面グランド導体層２１の図示を省略しているとき）を示す斜視図である。また、図１１は図１０の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。実施の形態１の変形例２に係る帯域通過フィルタは、変形例１に係る帯域通過フィルタに比較して、接続ビア導体４７を平面グランド導体層２１に接続することに代えて、図１０及び図１１に示すように、平面グランド導体層２２に接続したことを特徴としている。変形例２は変形例１と同様の作用効果を有し、帯域通過フィルタの誘電体５０１内の空間を有効に活用することで、さらなる小型化を図れる。
【００６２】
（実施の形態１の変形例３）
図１２は本発明の実施の形態１の変形例３に係る帯域通過フィルタの構成（側面グランド導体６７，６８の図示を省略しているとき）を示す斜視図である。また、図１３は図１２の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視斜視図である。なお、図１２において、接続ビア導体４２，４３の位置関係を明確にするために、平面グランド導体層２１，２２を省略して図示している。実施の形態１の変形例３に係る帯域通過フィルタは、変形例１に係る帯域通過フィルタに比較して、
（ａ）接続ビア導体４２，４３を互いに、低インピーダンス線路３３Ｌ，３４Ｌ，３５Ｌ，３６Ｌの各線路導体層３３，３４，３５，３６の幅方向の中心を通過する長手方向の中心線を通りかつ各線路導体層３３，３４，３５，３６の面と垂直な面に関して対称であるように並置したこと、並びに、
（ｂ）線路導体層３６を線路導体層３５よりも上側に形成したことを特徴としている。
【００６３】
図１２及び図１３において、変形例３では、接続ビア導体４２は線路導体層３３，３６の他端の幅方向の中心ではなくて幅方向の端部に接続され、接続ビア導体４３は線路導体層３４，３５の一端の幅方向の中心ではなくて幅方向の端部（接続ビア導体４２とは反対側の端部）に接続される。ここで、線路導体層３３と３４とは互いに実質的に対向するように形成され、線路導体層３５，３６とは互いに実質的に対向するように形成されている。すなわち、図１２に示すように、線路導体層３３と３４、線路導体層３５と３６をお互いに長手方向にずらす必要がなくなるうえ、線路導体層３５と３６の上下関係を図１の例と逆転することが容易となり、線路の相似性が高くなるために、一対の低インピーダンス線路３０ａ，３０ｂ間における電磁的な結合度を大幅に向上させ、結合伝送線路としての性能が大幅に向上させることができる。その他の作用効果については変形例１と同様である。
【００６４】
（実施の形態２）
以下、本発明の実施の形態２に係る帯域通過フィルタについて図１２〜図１４を参照して説明する。図１４は本発明の実施の形態２に係る帯域通過フィルタの構成を示す分解斜視図であり、図１５は図１４の帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図１６は図１４の帯域通過フィルタの等価回路を示す回路図である。実施の形態２に係る帯域通過フィルタは、実施の形態１に係る帯域通過フィルタに比較して、図１４及び図１５に示すように、図１の低インピーダンス線路３０ａのみを低インピーダンス線路３０とし、その他端を平面グランド導体層２３に接続して接地したことを特徴としている。すなわち、実施の形態２においては、低インピーダンス線路３０を結合ストリップ線路３０ａ，３０ｂではなく、単なるストリップ線路３０とした点が実施の形態１と異なる。これにより、帯域通過フィルタの構造はより単純であり性能を安定して得やすいという特徴を有する。
【００６５】
また、実施の形態２では、実施の形態１と同様に、当該帯域通過フィルタをプリント配線基板（図示せず。）などに実装したときに、絶縁体５０１のおもて面に形成された端子導体６１〜６６がプリント配線基板の端子導体と例えばハンダを用いて接続されて実装されるので、図１４における絶縁体５０１の上側のおもて面側が実装面となる。
【００６６】
さらに、実施の形態２では、実施の形態１と同様に、低インピーンダンス線路３０のインピーダンスを１．５Ω程度とし、電気長を１／４波長とし、高インピーダンス線路３１ａ，３２ａ（図１６参照）のインピーダンスを３０Ω程度とし、高インピーダンス線路３１ａ，３２ａの電気長を約１／８波長（度数表示で約４４度））とし、高インピーダンス線路３１ｂ，３２ｂの電気長を約０．０９７２波長（度数表示で３５度程度）でフィルタ特性を得ることができる。
【００６７】
なお、この場合、高インピーダンス線路３１ｂ，３２ｂの長さをゼロとし、高インピーダンス線路３１，３２のそれぞれの端部に結合キャパシタ５１，５２を接続するように構成することにより、実施の形態１と同様に帯域通過フィルタ特性を得ることができる。実施の形態２及び１のいずれの場合でも減衰極は帯域の中心周波数の２倍の周波数付近のみに現れる。ここで、実施の形態２の実施例において、実施の形態１と同じ材料を用いて、３次元電磁界シミュレータで設計を行い、フィルタ特性をシミュレーションした結果を以下に示す。
【００６８】
図１７は図１４の帯域通過フィルタのシミュレーション結果であって、透過係数Ｓ２１及び反射係数Ｓ１１の周波数特性を示すグラフである。図１７から明らかなように、期待通りに、反射係数Ｓ１１が−１２ｄＢよりも小さい帯域幅は、３．２２ＧＨｚ〜５．２２ＧＨｚとなり、通過帯域の中心周波数が４．２２ＧＨｚ、比帯域幅が約４７．４％の帯域通過フィルタを形成することができ、７．６６ＧＨｚに減衰極が形成されていることがわかる。このときの最小の挿入損失は０．７ｄＢとなり良好な特性を得られた。
【００６９】
本実施の形態２に係る帯域通過フィルタは、実施の形態１と同じサイズのものであるが、構造がシンプルなために、さらなる小型化は容易であり、２ｍｍ以下のサイズでも十分に実現できる。当該実施の形態２に係る帯域通過フィルタは、結合された一対の低インピーダンス線路３０ａ，３０ｂの代わりに、接地された１本の低インピーダンス線路３０を有することを除けば、実施の形態１と同様の作用効果を有する。
【００７０】
（実施の形態３）
図１８は本発明の実施の形態３に係る帯域通過フィルタにおいて側面グランド導体６７の図示を省略しているときの透視側面図である。また、図１９は図１８の帯域通過フィルタの等価回路を示す回路図である。実施の形態３に係る帯域通過フィルタは、実施の形態１の変形例１（図８及び図９）に比較して、図１８及び図１９に示すように、
（ａ）第二の低インピーダンス線路３０ｂを除去して第一の低インピーダンス線路３０ａを低インピーダンス線路３０とし、当該低インピーダンス線路３０の他端である線路導体層３８の他端を接続ビア導体４７を介して平面グランド導体層２１に接続して接地したこと、
（ｂ）第一の高インピーダンス線路３１Ｌのうちの開放スタブ部である高インピーダンス線路３１ａを除去して、高インピーダンス線路３１ｂのみで略１／４波長の高インピーダンス線路３１Ｌを構成したこと、並びに、
（ｃ）第二の高インピーダンス線路３２Ｌのうちの開放スタブ部である高インピーダンス線路３２ａを除去して、高インピーダンス線路３２ｂのみで略１／４波長の高インピーダンス線路３２Ｌを構成したことを特徴としている。
【００７１】
以上のように構成された実施の形態３に係る帯域通過フィルタは、図１９の等価回路を有し、実施の形態１とその変形例、実施の形態２及び実施の形態３と同様の帯域通過フィルタ特性を有し、同様の作用効果を有する。
【００７２】
（他の変形例）
以上の実施の形態１〜３及び変形例において、絶縁体５０１，５０２，５０３は均質で同じ誘電特性又は誘電率を有する誘電体材料として実現したが、本発明はこれに限らず、絶縁体５０１，５０２，５０３のそれぞれが違う誘電率を有する誘電体材料で構成してもよい。特に、絶縁体５０２、５０３に関しては高い特性インピーダンスを実現する必要がないので、さらに高い誘電率を有する誘電体材料を使用することができる。また、絶縁体５０２も、誘電体シート１について比較的低い誘電率の誘電体材料を用い、誘電体シート２〜７について比較的高い誘電率の誘電体材料を用いて構成することで、目的のインピーダンスを得やすくすることができる。この際に、誘電体シート１の誘電率が低いことにより、高インピーダンス線路３１Ｌ，３２Ｌの電気長が比誘電率の平方根に反比例して長くなるので注意が必要である。例えば、誘電体シート２〜７の誘電率に対して誘電体シート１の誘電率を９０％程度に設定すると小型化のメリットを犠牲にせずに挿入損失の改善、減衰量の改善を狙うことができる。しかも、この場合、誘電体シート１は誘電体シート２〜７と同じ材料組成にしながら、例えば、ガラスの比率を多目にすることで、誘電率を下げてなおかつ異種材料の同時焼成という点でも問題の少ない構成とすることができる。
【００７３】
以上の実施の形態及び変形例において、高インピーダンス線路３１Ｌ，３２Ｌ及び低インピーダンス線路３０，３０ａ，３０ｂを絶縁体５０１の内部又は表面に形成しているが、低インピーダンス線路３０，３０ａ，３０ｂを絶縁体５０１の比誘電率よりも高い比誘電率を有する絶縁体（例えば、図９及び図１１において平面グランド導体層２１よりも下側の部分）に形成してもよい。これにより、低インピーダンス線路３０，３０ａ，３０ｂの特性インピーダンスに対する高インピーダンス線路３１Ｌ，３２Ｌの特性インピーダンスと、との比を同一の絶縁体５０１に形成する場合に比較して大きくなるように構成できる。
【００７４】
なお、高インピーダンス線路３１Ｌ，３２Ｌの上方はグランドが十分に離れた位置にあるマイクロストリップ線路となっているので、プリント配線基板側の実装面には高インピーダンス線路３１，３２と対向する部分はグランド面を配置しないように構成することが好ましい。
【００７５】
以上の実施の形態１及び２においては、互いに電磁的に結合された２本の低インピーダンス線路３０ａ，３０ｂを備えているが、本発明はこれに限らず、互いに電磁的に結合された３本以上の低インピーダンス線路を備えてもよい。
【００７６】
（実施の形態４）
図２０は本発明の実施の形態４に係る無線通信装置の構成を示すブロック図である。
実施の形態４に係る無線通信装置は、アンテナ３１０と、上述の実施の形態１〜３及び変形例に係る帯域通過フィルタであって互いに異なる通過帯域を有する帯域通過フィルタ３０１，３０２と、無線通信回路３０３，３０４と、信号処理回路３０５と、コントローラ３２０とを備えて構成される。各無線通信回路３０３，３０４はそれぞれ、無線送信回路及び無線受信回路を含み、周波数変換、変調及び復調の信号処理を行う。また、信号処理回路３０５は変調すべきベースバンド信号を発生して無線通信回路３０３，３０４に出力する一方、無線通信回路３０３，３０４からの復調信号をベースバンド信号として受信して所定のデータ信号処理を実行する。さらに、コントローラ３２０は無線通信回路３０３，３０４及び信号処理回路３０５の動作を制御する。
【００７７】
以上説明したように、本実施の形態によれば、各帯域通過フィルタ３０１，３０２に対して無線通信回路３０３，３０４及び信号処理回路３０５等を接続することで、無線通信装置などの電子機器を小型低背化することができる。
【産業上の利用可能性】
【００７８】
以上詳述したように、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の２倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
【符号の説明】
【００７９】
１〜７…誘電体シート層、
２１〜２３…平面グランド導体層、
３０，３０ａ，３０ｂ，３３Ｌ，３４Ｌ，３５Ｌ，３６Ｌ，３７Ｌ，３８Ｌ，４１Ｌ，４２Ｌ．４３Ｌ，４４Ｌ，４５Ｌ，４６Ｌ，４７Ｌ，４７ａＬ…低インピーダンス線路、
３１〜３８…線路導体層、
３１，３２，３１ａ，３１ｂ，３２ａ，３２ｂ，３１Ｌ，３２Ｌ…高インピーダンス線路、
４１〜４４，４１ａ，４１ｂ，４２ａ，４２ｂ，４２ｃ，４２ｄ，４３ａ，４３ｂ，４４ａ，４４ｂ，４５，４６，４７，４７ａ…接続ビア導体、
５０ａ，５０ｂ…結合キャパシタ、
５１，５２…結合キャパシタ導体層、
６１，６２…入出力端子導体、
６３〜６６…グランド端子導体、
６７，６８…側面グランド導体、
６７ｃ，６８ｃ…切欠部、
２０１，２０２，２０３…接続点、
５０１，５０２，５０３…絶縁体。
【特許請求の範囲】
【請求項１】
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする帯域通過フィルタ。
【請求項２】
前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする請求項１記載の帯域通過フィルタ。
【請求項３】
前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項４】
前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項５】
前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項６】
前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする請求項５に記載の帯域通過フィルタ。
【請求項７】
前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする請求項３に記載の帯域通過フィルタ。
【請求項８】
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項９】
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１０】
前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１１】
前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の５０％〜１００％であることを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１２】
前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１３】
前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１４】
請求項１乃至１３のうちのいずれか１つに記載の前記帯域通過フィルタと、
前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする電子機器。
【請求項１５】
前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする請求項１４に記載の電子機器。
【請求項１】
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする帯域通過フィルタ。
【請求項２】
前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする請求項１記載の帯域通過フィルタ。
【請求項３】
前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項４】
前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項５】
前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項６】
前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする請求項５に記載の帯域通過フィルタ。
【請求項７】
前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする請求項３に記載の帯域通過フィルタ。
【請求項８】
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項９】
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１０】
前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１１】
前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の５０％〜１００％であることを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１２】
前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１３】
前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項１４】
請求項１乃至１３のうちのいずれか１つに記載の前記帯域通過フィルタと、
前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする電子機器。
【請求項１５】
前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする請求項１４に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−１１９９０７（Ｐ２０１１−１１９９０７Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７４５７１（Ｐ２００９−２７４５７１）
【出願日】平成２１年１２月２日（２００９．１２．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月２日（２００９．１２．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]