座標入力装置
【課題】消費電力が少なく、かつ、周囲の環境の変化に影響されることなく適正に座標入力できる座標入力装置を提供すること。
【解決手段】操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅを有する座標入力装置２１であって、前記圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅに付与する電圧をオン・オフ制御するスイッチング素子２３、３１を前記圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅの電源側に設けたことを特徴とする。
【解決手段】操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅを有する座標入力装置２１であって、前記圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅに付与する電圧をオン・オフ制御するスイッチング素子２３、３１を前記圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅの電源側に設けたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、座標入力装置に係り、特に圧力センサを用いた座標入力装置に関する。
【背景技術】
【０００２】
従来より圧力センサを用いた座標入力装置は、コンピュータ等の入力装置として多用されている。
【０００３】
このような座標入力装置としては各種の構成のものが提案されており、本出願人は感度のよく入力できる座標入力装置を提案している（特許文献１参照）。
【０００４】
図６から図８は本出願人の提案に基づく座標入力装置の１例を示している。
【０００５】
図６から図８の座標入力装置は、二次元（Ｘ−Ｙ）の入力ができるように形成されており、図６および図７は機械的構成を示し、図８は検出回路の構成を示している。この座標入力装置を説明すると、コンピュータ等に固着される基板１の中央の略円形状の載置部１ａ上に、フレキシブル基板２の抵抗体からなる４個の矩形状の圧力センサ３ａ、３ｂ、３ｃ、３ｄを備えた略十字形状のセンサ部３を載置し、そのセンサ部３の上に合成樹脂等の成型品からなる柔軟性を有する平円板状の基板部材４を載置し、載置部１ａの外周部に９０度間隔に起立形成した４個のクリップ５を図７に示すように基板部材４の上に折り曲げて基板１、フレキシブル基板２および基板部材４を互いに固定する。基板部材４の上には略円形状の操作部材６が中心の下面に突設されている図示しない中心軸を基板部材４の中心孔４ｈおよびフレキシブル基板２の中心孔２ｈに緩く挿入させて載置され、図示しないカバー部材を操作部材６のフランジ部６ａに被せて操作部材６の位置がずれないように形成されている。フレキシブル基板２の４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄは９０度間隔に配置されており、基板部材４には各圧力センサ３ａ、３ｂ、３ｃ、３ｄの上部位置にそれぞれ可撓自在な梁部４ａ、４ｂ、４ｃ、４ｄが配置されている。これらの梁部４ａ、４ｂ、４ｃ、４ｄを隔てるために相互間に略く字形の孔７が穿設されている。これらの梁部４ａ、４ｂ、４ｃ、４ｄの上面にはそれぞれ突起８ａ、８ｂ、８ｃ、８ｄが形成されている。
【０００６】
４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄは、図６および図８に示すように、中心を挟んで直径位置において対向している２組の圧力センサ３ａと３ｂおよび３ｃと３ｄがそれぞれＸ軸入力およびＹ軸入力を出力するように回路配置されている。図８に示すように、全圧力センサ３ａ、３ｂ、３ｃ、３ｄには常に基準電圧源９より基準電圧が印加されている。そして、操作部材６を下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化を信号処理ＩＣ１０のチップ内に設けられたＸ軸入力部１１およびＹ軸入力部１２に出力して、座標入力が行なわれるようになっている。
【０００７】
図９から図１１は本出願人の提案に基づく座標入力装置の他の例を示している。
【０００８】
図９から図１１の座標入力装置は、三次元（Ｘ−Ｙ−Ｚ）の入力ができるように形成されており、図９および図１０は異なる例の機械的構成を示し、図１１は検出回路の構成を示している。
【０００９】
図９の座標入力装置を図６および図７に示す例と相違する点を主として説明すると、フレキシブル基板２の４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに加えて中心孔２ｈ部分にＺ軸用の圧力センサ３ｅを設け、操作部材６は下面に突設されている中心軸６ｈによって圧力センサ３ｅを押圧するように形成されている。操作部材６の外周位置には下面が基板部材４の４個の突起８ａ、８ｂ、８ｃ、８ｄと対面する輪状の外側操作部材１３が内周部を操作部材６のフランジ６ａに載せるようにして載置されている。外側操作部材１３の外周部分には、カバー部材１４を外側操作部材１３のフランジ部１３ａに被せて外側操作部材１３の位置がずれないように形成されている。その他の構成は図６および図７に示す座標入力装置と同様に形成されている。
【００１０】
図１０の座標入力装置は、図９の座標入力装置の４個の突起８ａ、８ｂ、８ｃ、８ｄを省き、変わりに外側操作部材１３の下面に４個の突起１５ａ、１５ｂ、１５ｃ、１５ｄを設けたものである。
【００１１】
図９および図１０に示す座標入力装置においては、５個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅは、図１１に示すように、回路配置されている。図１１に示すように、基準電圧源９にマルチプレクサ１５を介して４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄと１個のＺ軸出力用の圧力センサ３ｅとに切替通電できるように形成されている。マルチプレクサ１５は信号処理ＩＣ１０から出力されるマルチプレクサ切替信号を受けることにより接点１５ａが２個の端子１５ｂ、１５ｃを切替自在に形成されている。一方の端子１５ｂには１個のＺ軸出力用の圧力センサ３ｅと４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄとが直列に接続されており、他方の端子１５ＣにはＺ軸出力用の圧力センサ３ｅと４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄとの接続点に接続されている。この接続点からは信号処理ＩＣ１０のチップ内に設けられたＺ軸入力部１６に出力するように形成されている。その他は図８に示す回路と同様に形成されている。
【００１２】
【特許文献１】特開２００４−０４８１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８および図１１に示す従来の座標入力装置においては、圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅに対して常時基準電圧源９から通電しているために、消費電力が多くなり、例えば、バッテリを電源とするパソコンにおいてはバッテリの消費速度が早くなるという不都合があった。
【００１４】
本発明はこれらの点に鑑みてなされたものであり、消費電力が少ない座標入力装置を提供することを目的とする。
【００１５】
また、本発明は、消費電力が少なく、かつ、周囲の環境の変化に影響されることなく適正に座標入力できる座標入力装置を提供することを他の目的とする。
【課題を解決するための手段】
【００１６】
前記目的を達成するため、本発明に係る座標入力装置は、操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設けたことを特徴とする。
【００１７】
本発明の座標入力装置によれば、スイッチング素子によって圧力センサに付与する電圧をオン・オフ制御することにより、座標入力装置の消費電力を大きく低減することができる。
【００１８】
また、本発明に係る座標入力装置は、操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設け、前記スイッチング素子の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段を前記圧力センサの接地側に設けたことを特徴とする。
【００１９】
本発明の座標入力装置によれば、スイッチング素子によって圧力センサに付与する電圧をオン・オフ制御することにより、座標入力装置の消費電力を大きく低減することができ、更に、前記スイッチング素子の特性が周辺の環境変化により変化した場合においても相殺手段がその変化を相殺するので、前記圧力センサの検出出力は常に適正なものとなる。
【００２０】
また、本発明に係る座標入力装置は、前記スイッチング素子と相殺手段とが、同一のＩＣチップ内に互いに近接して配置されていることを特徴とする。
【００２１】
本発明の座標入力装置によれば、前記スイッチング素子と相殺手段とがほぼ同一の環境変化を受けることとなり、相殺手段による相殺作用が適正に作用して、前記圧力センサの検出出力が常に適正なものとなる。
【００２２】
また、本発明に係る座標入力装置は、前記相殺手段が、スイッチング素子と同一物により形成されていることを特徴とする。
【００２３】
本発明の座標入力装置によれば、前記相殺手段とスイッチング素子とが同一物であるので、両者は同一の環境変化の影響を受けて同一に変化するものであり、前記圧力センサへの影響はなくなり、圧力センサの検出出力がより適正なものとなる。
【００２４】
また、本発明に係る座標入力装置は、前記スイッチング素子が、ＦＥＴにより形成されていることを特徴とする。
【００２５】
本発明の座標入力装置によれば、前記スイッチング素子がＦＥＴであるために、前記の各作用がより適正に発揮されることとなる。
【００２６】
また、本発明に係る座標入力装置は、前記圧力センサの電源側に設けられた前記スイッチング素子はＰ型に形成されており、前記圧力センサの接地側に設けられた前記スイッチング素子はＮ型に形成されていることを特徴とする。
【００２７】
本発明の座標入力装置によれば、Ｐ型とＮ型の２個のＦＥＴが同一の環境変化の影響を受けて同一に変化するものであり、前記圧力センサへの影響は更になくなり、圧力センサの検出出力がより適正なものとなる。
【発明の効果】
【００２８】
以上述べたように、本発明に係る座標入力装置によれば、消費電力が少なく、また更に、周囲の環境の変化に影響されることなく適正に座標入力することができるという優れた効果を発揮することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係る座標入力装置の実施形態を図により説明する。
【００３０】
［第一実施形態］
図１は本発明の第一実施形態の回路構成を示す。本実施形態は二次元（Ｘ−Ｙ）の入力ができるように形成されており、従来と同一部分には同一符号を付してある。
【００３１】
本実施形態の座標入力装置２１においては、信号処理ＩＣ１０のチップの外部に４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄが配置されている。即ち、２組の圧力センサ３ａと３ｂおよび３ｃと３ｄがそれぞれＸ軸入力およびＹ軸入力を出力するように並列接続されており、１端部が接地され、他端部が信号処理ＩＣ１０のチップの基準電力の出力端子２２に接続されている。その基準電圧源９と出力端子２２との間に圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御するスイッチング素子の１例としてＦＥＴ２３が形成されている。このＦＥＴ２３はＰ型であり、基準電源印加オン・オフ信号がゲートに供給されてオン・オフ制御される。また、２組の圧力センサ３ａと３ｂおよび３ｃと３ｄとの接続点はそれぞれ信号処理ＩＣ１０のチップの入力端子２４、２５に接続されており、増幅器２６、２７を介してＸ軸出力部１１、Ｙ軸出力部１２へ検出電圧を出力するように形成されている。
【００３２】
次ぎに、本第一実施形態の作用を説明する。
【００３３】
本実施形態においては、座標入力を行なう場合には、ＦＥＴ２３のゲートに基準電源印加オン信号が供給され、ＦＥＴ２３がオンとされて基準電圧源９より基準電圧ＶＤＤが４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに印加される。この状態で操作部材６のを下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化、具体的には２組の圧力センサ３ａと３ｂおよび３ｃと３ｄにおける電圧の分圧比の変化が出力され、増幅器２６、２７によって増幅されてＸ軸出力部１１、Ｙ軸出力部１２へ入力されて、座標入力が行なわれる。
【００３４】
また、座標入力を行なわない場合には、ＦＥＴ２３のゲートに基準電源印加オフ信号が供給され、ＦＥＴ２３がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００３５】
このように本実施形態によれば、スイッチング素子であるＦＥＴ２３によって４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御することができるために、座標入力装置２１の消費電力を大きく低減することができる。また、スイッチング素子としてＦＥＴ２３を用いているので、信号処理ＩＣ１０のチップ内に一体成形することができる。
【００３６】
［第二実施形態］
図２は本発明の第二実施形態の回路構成を示す。本実施形態は二次元（Ｘ−Ｙ）の入力ができるように形成されており、第一実施形態における４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側にスイッチング素子としてのＮ型のＦＥＴ２８を設けたものである。その他の構成は第一実施形態と同一に形成されている。
【００３７】
更に説明すると、ＦＥＴ２８は信号処理ＩＣ１０のチップの入力端子２９と出力端子３０との間に信号処理ＩＣ１０のチップ内に一体成形されており、そのゲートに常に基準電圧が印加されてオンとされている。４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側の端部は入力端子２９に接続され、出力端子３０は接地されている。
【００３８】
次ぎに、本第二実施形態の作用を説明する。
【００３９】
本実施形態においては、座標入力を行なう場合には、ＦＥＴ２３のゲートに基準電源印加オン信号が供給され、ＦＥＴ２３がオンとされて基準電圧源９より基準電圧ＶＤＤが４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、ＦＥＴ２８に順に印加される。この状態で操作部材６のを下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化、具体的には２組の圧力センサ３ａと３ｂおよび３ｃと３ｄにおける電圧の分圧比の変化が出力され、増幅器２６、２７によって増幅されてＸ軸出力部１１、Ｙ軸出力部１２へ入力されて、座標入力が行なわれる。
【００４０】
また、座標入力を行なわない場合には、ＦＥＴ２３のゲートに基準電源印加オフ信号が供給され、ＦＥＴ２３がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００４１】
このように本実施形態によれば、スイッチング素子であるＦＥＴ２３によって４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御することができるために、座標入力装置２１の消費電力を大きく低減することができる。また、スイッチング素子としてＦＥＴ２３、２８を用いているので、信号処理ＩＣ１０のチップ内に一体成形することができる。
【００４２】
更に本実施形態においては、圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御するスイッチング素子としてのＦＥＴ２３を圧力センサ３ａ、３ｂ、３ｃ、３ｄの電源側に設け、スイッチング素子としてのＦＥＴ２３の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段としてのＦＥＴ２８を圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側に設けているので、スイッチング素子としてのＦＥＴ２３の特性が周辺の環境変化により変化した場合においても相殺手段としてのＦＥＴ２８がその変化を相殺するので、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力は常に適正ものとなる。周辺の環境変化としては、基準電圧源ＶＤＤの変動や温度変化が挙げられる。このような環境変化が２個のスイッチング素子と相殺手段としてのＦＥＴ２３、２８のオン抵抗に同じように作用するために互いに相殺することとなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄからの出力（２つの抵抗で分圧された電圧）の変動は、図１の第一実施形態の場合と比較すると小さくなる。更に説明すると、例えば、スイッチング素子と相殺手段としてのＦＥＴ２３、２８のオン抵抗は数Ωから数十Ωであるとすると、入力時における圧力センサ３ａ、３ｂ、３ｃ、３ｄの抵抗値の変化は数ミリΩから数十Ωである。このような関係において、相殺手段を設けないで一方のスイッチング素子としてのＦＥＴ２３のみを設けた場合には、一方のＦＥＴ２３のオン抵抗が電源電圧変化や温度変化により数十ミリΩから数十Ω変動すると、圧力センサ３ａ、３ｂ、３ｃ、３ｄの抵抗変化と見分けがつかないため、検出に誤動作が発生する可能性があるが、他方の相殺手段としてのＦＥＴ２８を設けることによりＦＥＴ２３のオン抵抗の変動を相殺することができる。
【００４３】
更に、本実施形態のように、スイッチング素子２３と相殺手段２８とが、同一の信号処理ＩＣ１０のチップ内互いに近接して配置されているので、スイッチング素子２３と相殺手段２８とがほぼ同一の環境変化を受けることとなり、相殺手段２８による相殺作用が適正に作用して、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力が常に適正なものとなる。
【００４４】
更に、本実施形態のように、相殺手段２８がスイッチング素子２３と同一物（本実施形態においてはＦＥＴ）により形成されているので、両者２３、２８は同一の環境変化の影響を受けて同一に変化するものであり、圧力センサ３ａ、３ｂ、３ｃ、３ｄへの影響はなくなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力がより適正なものとなる。更に、スイッチング素子としてＦＥＴ２３を用いることにより、前記の各作用がより適正に発揮されることとなる。
【００４５】
更に、本実施形態のように、圧力センサ３ａ、３ｂ、３ｃ、３ｄの電源側に設けられたスイッチング素子としてのＦＥＴ２３をＰ型に形成し、記圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側に設けられた相殺手段としてのＦＥＴ２８をＮ型に形成してあるので、Ｐ型とＮ型の２個のＦＥＴ２３、２８が同一の環境変化の影響を受けて同一に変化するものであり、圧力センサ３ａ、３ｂ、３ｃ、３ｄへの影響は更になくなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力がより適正なものとなる。
【００４６】
図３および図４は第一実施形態および第二実施形態の等価回路図である。
ここで各圧力センサ３ａ、３ｂ、３ｃ、３ｄのの抵抗値をＲＳ、スイッチング素子および相殺手段のＦＥＴ２３、２９のオン抵抗をｒとする。
【００４７】
図３の第１実施形態においては、センサ３ａ、３ｂ、３ｃ、３ｄの電源供給側にのみスイッチング素子としてのＦＥＴ２３があるため、抵抗で分圧されたＩＣの入力電圧Ｖｉは
Ｖｉ＝｛ＲＳ／（２ＲＳ＋ｒ）｝×ＶＤＤ
となる。
【００４８】
ここでスイッチング素子としてのＦＥＴ２３のオン抵抗が＋αΩ変化したとすると、入力電圧Ｖｉ’は
Ｖｉ’＝｛ＲＳ／（２ＲＳ＋ｒ＋α）｝×ＶＤＤ
となり、
電圧変動値△ＶＩ＝（Ｖｉ−Ｖｉ’）は
△ＶＩ＝（Ｖｉ−Ｖｉ’）＝｛αＲＳ／（２ＲＳ＋ｒ）（２ＲＳ＋ｒ＋α）｝
となる。
【００４９】
これに対して、図４の第二実施形態において上記と同様に計算すると
Ｖｉ＝（１／２）×ＶＤＤ
Ｖｉ’＝（１／２）×ＶＤＤ
△ＶＩ＝（Ｖｉ−Ｖｉ’）＝０
となり、第二実施形態の圧力センサ３ａ、３ｂ、３ｃ、３ｄの電圧変動は小さく抑えられることとなる。
【００５０】
なお、計算式の簡略化のためセンサ３ａ、３ｂ、３ｃ、３ｄの抵抗を全てＲＳ、スイッチング素子のオン抵抗を全てｒとしたが、実際にはばらつきがあり同じではないものである。
【００５１】
［第三実施形態］
図５は本発明の第三実施形態の回路構成を示す。本実施形態は三次元（Ｘ−Ｙ−Ｚ）の入力ができるように形成されており、第二実施形態における４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの基準電圧側に圧力センサ３ｅをスイッチング素子としてのＦＥＴ３１とを設けたものである。その他の構成は第二実施形態と同一に形成されている。
【００５２】
更に説明すると、ＦＥＴ３１は信号処理ＩＣ１０のチップの出力端子３１と基準電圧源９との間に信号処理ＩＣ１０のチップ内に一体成形されており、そのゲートに基準電源印加オン・オフ信号が供給されてオン・オフ制御される。圧力センサ３ｅは信号処理ＩＣ１０のチップの出力端子３１と４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの基準電圧側の端部に接続されている。
【００５３】
次ぎに、本第三実施形態の作用を説明する。
【００５４】
Ｘ−Ｙ軸の二次元の動作は第二実施形態の場合と同様であるので、ここではＺ軸の動作を説明する。
【００５５】
本実施形態においては、Ｚ軸の座標入力を行なう場合には、ＦＥＴ３１のゲートに基準電源印加オン信号が供給され、ＦＥＴ３１がオンとされて基準電圧源９より基準電圧ＶＤＤが圧力センサ３ｅ、４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、ＦＥＴ２８に順に印加される。他方のＦＥＴ２３はオフとされている。この状態で操作部材６を下方に押圧して圧力センサ３ｅに押圧力を作用させると、当該圧力センサ３ｅより発生する電圧変化が圧力センサ３ｅと４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄとの接続点から出力され、出力端子２２を通して信号処理ＩＣ１０のチップ内に設けられたＺ軸出力部１６へ入力されて、座標入力が行なわれる。
【００５６】
また、座標入力を行なわない場合には、ＦＥＴ３１のゲートに基準電源印加オフ信号が供給され、ＦＥＴ３１がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００５７】
このようにして第三実施形態においては三次元の入力が極めて良好に行なわれる。
【００５８】
なお、本発明は前記実施形態に限定されるものではなく、必要に応じて種々変更することが可能である。
【００５９】
例えば、スイッチング素子２３、３１および相殺手段２８としてはＦＥＴ以外のスイッチング素子を用いることができる。また、相殺手段２８としては常にオン抵抗が存在すればよいので、抵抗体を用いることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の座標入力装置の第一実施形態を示す回路図
【図２】本発明の座標入力装置の第二実施形態を示す回路図
【図３】本発明の座標入力装置の第一実施形態の等価回路図
【図４】本発明の座標入力装置の第二実施形態の等価回路図
【図５】本発明の座標入力装置の第三実施形態を示す回路図
【図６】従来の座標入力装置の一例を示す分解斜視図
【図７】図６の従来例の組立斜視図
【図８】従来の座標入力装置の一例を示す回路図
【図９】従来の座標入力装置の他の例を示す半断斜視図
【図１０】従来の座標入力装置の更に他の例を示す半断斜視図
【図１１】従来の座標入力装置の他の例を示す回路図
【符号の説明】
【００６１】
３ａ、３ｂ、３ｃ、３ｄ、３ｅ 圧力センサ
９ 基準電圧源
１０ 信号処理ＩＣ
２１ 座標入力装置
２３、３１ スイッチング素子（ＦＥＴ）
２８ 相殺手段（ＦＥＴ）
【技術分野】
【０００１】
本発明は、座標入力装置に係り、特に圧力センサを用いた座標入力装置に関する。
【背景技術】
【０００２】
従来より圧力センサを用いた座標入力装置は、コンピュータ等の入力装置として多用されている。
【０００３】
このような座標入力装置としては各種の構成のものが提案されており、本出願人は感度のよく入力できる座標入力装置を提案している（特許文献１参照）。
【０００４】
図６から図８は本出願人の提案に基づく座標入力装置の１例を示している。
【０００５】
図６から図８の座標入力装置は、二次元（Ｘ−Ｙ）の入力ができるように形成されており、図６および図７は機械的構成を示し、図８は検出回路の構成を示している。この座標入力装置を説明すると、コンピュータ等に固着される基板１の中央の略円形状の載置部１ａ上に、フレキシブル基板２の抵抗体からなる４個の矩形状の圧力センサ３ａ、３ｂ、３ｃ、３ｄを備えた略十字形状のセンサ部３を載置し、そのセンサ部３の上に合成樹脂等の成型品からなる柔軟性を有する平円板状の基板部材４を載置し、載置部１ａの外周部に９０度間隔に起立形成した４個のクリップ５を図７に示すように基板部材４の上に折り曲げて基板１、フレキシブル基板２および基板部材４を互いに固定する。基板部材４の上には略円形状の操作部材６が中心の下面に突設されている図示しない中心軸を基板部材４の中心孔４ｈおよびフレキシブル基板２の中心孔２ｈに緩く挿入させて載置され、図示しないカバー部材を操作部材６のフランジ部６ａに被せて操作部材６の位置がずれないように形成されている。フレキシブル基板２の４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄは９０度間隔に配置されており、基板部材４には各圧力センサ３ａ、３ｂ、３ｃ、３ｄの上部位置にそれぞれ可撓自在な梁部４ａ、４ｂ、４ｃ、４ｄが配置されている。これらの梁部４ａ、４ｂ、４ｃ、４ｄを隔てるために相互間に略く字形の孔７が穿設されている。これらの梁部４ａ、４ｂ、４ｃ、４ｄの上面にはそれぞれ突起８ａ、８ｂ、８ｃ、８ｄが形成されている。
【０００６】
４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄは、図６および図８に示すように、中心を挟んで直径位置において対向している２組の圧力センサ３ａと３ｂおよび３ｃと３ｄがそれぞれＸ軸入力およびＹ軸入力を出力するように回路配置されている。図８に示すように、全圧力センサ３ａ、３ｂ、３ｃ、３ｄには常に基準電圧源９より基準電圧が印加されている。そして、操作部材６を下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化を信号処理ＩＣ１０のチップ内に設けられたＸ軸入力部１１およびＹ軸入力部１２に出力して、座標入力が行なわれるようになっている。
【０００７】
図９から図１１は本出願人の提案に基づく座標入力装置の他の例を示している。
【０００８】
図９から図１１の座標入力装置は、三次元（Ｘ−Ｙ−Ｚ）の入力ができるように形成されており、図９および図１０は異なる例の機械的構成を示し、図１１は検出回路の構成を示している。
【０００９】
図９の座標入力装置を図６および図７に示す例と相違する点を主として説明すると、フレキシブル基板２の４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに加えて中心孔２ｈ部分にＺ軸用の圧力センサ３ｅを設け、操作部材６は下面に突設されている中心軸６ｈによって圧力センサ３ｅを押圧するように形成されている。操作部材６の外周位置には下面が基板部材４の４個の突起８ａ、８ｂ、８ｃ、８ｄと対面する輪状の外側操作部材１３が内周部を操作部材６のフランジ６ａに載せるようにして載置されている。外側操作部材１３の外周部分には、カバー部材１４を外側操作部材１３のフランジ部１３ａに被せて外側操作部材１３の位置がずれないように形成されている。その他の構成は図６および図７に示す座標入力装置と同様に形成されている。
【００１０】
図１０の座標入力装置は、図９の座標入力装置の４個の突起８ａ、８ｂ、８ｃ、８ｄを省き、変わりに外側操作部材１３の下面に４個の突起１５ａ、１５ｂ、１５ｃ、１５ｄを設けたものである。
【００１１】
図９および図１０に示す座標入力装置においては、５個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅは、図１１に示すように、回路配置されている。図１１に示すように、基準電圧源９にマルチプレクサ１５を介して４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄと１個のＺ軸出力用の圧力センサ３ｅとに切替通電できるように形成されている。マルチプレクサ１５は信号処理ＩＣ１０から出力されるマルチプレクサ切替信号を受けることにより接点１５ａが２個の端子１５ｂ、１５ｃを切替自在に形成されている。一方の端子１５ｂには１個のＺ軸出力用の圧力センサ３ｅと４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄとが直列に接続されており、他方の端子１５ＣにはＺ軸出力用の圧力センサ３ｅと４個のＸ−Ｙ軸出力用の圧力センサ３ａ、３ｂ、３ｃ、３ｄとの接続点に接続されている。この接続点からは信号処理ＩＣ１０のチップ内に設けられたＺ軸入力部１６に出力するように形成されている。その他は図８に示す回路と同様に形成されている。
【００１２】
【特許文献１】特開２００４−０４８１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８および図１１に示す従来の座標入力装置においては、圧力センサ３ａ、３ｂ、３ｃ、３ｄ、３ｅに対して常時基準電圧源９から通電しているために、消費電力が多くなり、例えば、バッテリを電源とするパソコンにおいてはバッテリの消費速度が早くなるという不都合があった。
【００１４】
本発明はこれらの点に鑑みてなされたものであり、消費電力が少ない座標入力装置を提供することを目的とする。
【００１５】
また、本発明は、消費電力が少なく、かつ、周囲の環境の変化に影響されることなく適正に座標入力できる座標入力装置を提供することを他の目的とする。
【課題を解決するための手段】
【００１６】
前記目的を達成するため、本発明に係る座標入力装置は、操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設けたことを特徴とする。
【００１７】
本発明の座標入力装置によれば、スイッチング素子によって圧力センサに付与する電圧をオン・オフ制御することにより、座標入力装置の消費電力を大きく低減することができる。
【００１８】
また、本発明に係る座標入力装置は、操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設け、前記スイッチング素子の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段を前記圧力センサの接地側に設けたことを特徴とする。
【００１９】
本発明の座標入力装置によれば、スイッチング素子によって圧力センサに付与する電圧をオン・オフ制御することにより、座標入力装置の消費電力を大きく低減することができ、更に、前記スイッチング素子の特性が周辺の環境変化により変化した場合においても相殺手段がその変化を相殺するので、前記圧力センサの検出出力は常に適正なものとなる。
【００２０】
また、本発明に係る座標入力装置は、前記スイッチング素子と相殺手段とが、同一のＩＣチップ内に互いに近接して配置されていることを特徴とする。
【００２１】
本発明の座標入力装置によれば、前記スイッチング素子と相殺手段とがほぼ同一の環境変化を受けることとなり、相殺手段による相殺作用が適正に作用して、前記圧力センサの検出出力が常に適正なものとなる。
【００２２】
また、本発明に係る座標入力装置は、前記相殺手段が、スイッチング素子と同一物により形成されていることを特徴とする。
【００２３】
本発明の座標入力装置によれば、前記相殺手段とスイッチング素子とが同一物であるので、両者は同一の環境変化の影響を受けて同一に変化するものであり、前記圧力センサへの影響はなくなり、圧力センサの検出出力がより適正なものとなる。
【００２４】
また、本発明に係る座標入力装置は、前記スイッチング素子が、ＦＥＴにより形成されていることを特徴とする。
【００２５】
本発明の座標入力装置によれば、前記スイッチング素子がＦＥＴであるために、前記の各作用がより適正に発揮されることとなる。
【００２６】
また、本発明に係る座標入力装置は、前記圧力センサの電源側に設けられた前記スイッチング素子はＰ型に形成されており、前記圧力センサの接地側に設けられた前記スイッチング素子はＮ型に形成されていることを特徴とする。
【００２７】
本発明の座標入力装置によれば、Ｐ型とＮ型の２個のＦＥＴが同一の環境変化の影響を受けて同一に変化するものであり、前記圧力センサへの影響は更になくなり、圧力センサの検出出力がより適正なものとなる。
【発明の効果】
【００２８】
以上述べたように、本発明に係る座標入力装置によれば、消費電力が少なく、また更に、周囲の環境の変化に影響されることなく適正に座標入力することができるという優れた効果を発揮することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係る座標入力装置の実施形態を図により説明する。
【００３０】
［第一実施形態］
図１は本発明の第一実施形態の回路構成を示す。本実施形態は二次元（Ｘ−Ｙ）の入力ができるように形成されており、従来と同一部分には同一符号を付してある。
【００３１】
本実施形態の座標入力装置２１においては、信号処理ＩＣ１０のチップの外部に４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄが配置されている。即ち、２組の圧力センサ３ａと３ｂおよび３ｃと３ｄがそれぞれＸ軸入力およびＹ軸入力を出力するように並列接続されており、１端部が接地され、他端部が信号処理ＩＣ１０のチップの基準電力の出力端子２２に接続されている。その基準電圧源９と出力端子２２との間に圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御するスイッチング素子の１例としてＦＥＴ２３が形成されている。このＦＥＴ２３はＰ型であり、基準電源印加オン・オフ信号がゲートに供給されてオン・オフ制御される。また、２組の圧力センサ３ａと３ｂおよび３ｃと３ｄとの接続点はそれぞれ信号処理ＩＣ１０のチップの入力端子２４、２５に接続されており、増幅器２６、２７を介してＸ軸出力部１１、Ｙ軸出力部１２へ検出電圧を出力するように形成されている。
【００３２】
次ぎに、本第一実施形態の作用を説明する。
【００３３】
本実施形態においては、座標入力を行なう場合には、ＦＥＴ２３のゲートに基準電源印加オン信号が供給され、ＦＥＴ２３がオンとされて基準電圧源９より基準電圧ＶＤＤが４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに印加される。この状態で操作部材６のを下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化、具体的には２組の圧力センサ３ａと３ｂおよび３ｃと３ｄにおける電圧の分圧比の変化が出力され、増幅器２６、２７によって増幅されてＸ軸出力部１１、Ｙ軸出力部１２へ入力されて、座標入力が行なわれる。
【００３４】
また、座標入力を行なわない場合には、ＦＥＴ２３のゲートに基準電源印加オフ信号が供給され、ＦＥＴ２３がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００３５】
このように本実施形態によれば、スイッチング素子であるＦＥＴ２３によって４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御することができるために、座標入力装置２１の消費電力を大きく低減することができる。また、スイッチング素子としてＦＥＴ２３を用いているので、信号処理ＩＣ１０のチップ内に一体成形することができる。
【００３６】
［第二実施形態］
図２は本発明の第二実施形態の回路構成を示す。本実施形態は二次元（Ｘ−Ｙ）の入力ができるように形成されており、第一実施形態における４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側にスイッチング素子としてのＮ型のＦＥＴ２８を設けたものである。その他の構成は第一実施形態と同一に形成されている。
【００３７】
更に説明すると、ＦＥＴ２８は信号処理ＩＣ１０のチップの入力端子２９と出力端子３０との間に信号処理ＩＣ１０のチップ内に一体成形されており、そのゲートに常に基準電圧が印加されてオンとされている。４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側の端部は入力端子２９に接続され、出力端子３０は接地されている。
【００３８】
次ぎに、本第二実施形態の作用を説明する。
【００３９】
本実施形態においては、座標入力を行なう場合には、ＦＥＴ２３のゲートに基準電源印加オン信号が供給され、ＦＥＴ２３がオンとされて基準電圧源９より基準電圧ＶＤＤが４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、ＦＥＴ２８に順に印加される。この状態で操作部材６のを下方に押圧して操作した際に、押圧力に対応する突起８ａ、８ｂ、８ｃ、８ｄを介して梁部４ａ、４ｂ、４ｃ、４ｄが下方に押圧されて撓み、圧力センサ３ａ、３ｂ、３ｃ、３ｄに発生するそれぞれの電圧変化、具体的には２組の圧力センサ３ａと３ｂおよび３ｃと３ｄにおける電圧の分圧比の変化が出力され、増幅器２６、２７によって増幅されてＸ軸出力部１１、Ｙ軸出力部１２へ入力されて、座標入力が行なわれる。
【００４０】
また、座標入力を行なわない場合には、ＦＥＴ２３のゲートに基準電源印加オフ信号が供給され、ＦＥＴ２３がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００４１】
このように本実施形態によれば、スイッチング素子であるＦＥＴ２３によって４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御することができるために、座標入力装置２１の消費電力を大きく低減することができる。また、スイッチング素子としてＦＥＴ２３、２８を用いているので、信号処理ＩＣ１０のチップ内に一体成形することができる。
【００４２】
更に本実施形態においては、圧力センサ３ａ、３ｂ、３ｃ、３ｄに付与する電圧をオン・オフ制御するスイッチング素子としてのＦＥＴ２３を圧力センサ３ａ、３ｂ、３ｃ、３ｄの電源側に設け、スイッチング素子としてのＦＥＴ２３の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段としてのＦＥＴ２８を圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側に設けているので、スイッチング素子としてのＦＥＴ２３の特性が周辺の環境変化により変化した場合においても相殺手段としてのＦＥＴ２８がその変化を相殺するので、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力は常に適正ものとなる。周辺の環境変化としては、基準電圧源ＶＤＤの変動や温度変化が挙げられる。このような環境変化が２個のスイッチング素子と相殺手段としてのＦＥＴ２３、２８のオン抵抗に同じように作用するために互いに相殺することとなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄからの出力（２つの抵抗で分圧された電圧）の変動は、図１の第一実施形態の場合と比較すると小さくなる。更に説明すると、例えば、スイッチング素子と相殺手段としてのＦＥＴ２３、２８のオン抵抗は数Ωから数十Ωであるとすると、入力時における圧力センサ３ａ、３ｂ、３ｃ、３ｄの抵抗値の変化は数ミリΩから数十Ωである。このような関係において、相殺手段を設けないで一方のスイッチング素子としてのＦＥＴ２３のみを設けた場合には、一方のＦＥＴ２３のオン抵抗が電源電圧変化や温度変化により数十ミリΩから数十Ω変動すると、圧力センサ３ａ、３ｂ、３ｃ、３ｄの抵抗変化と見分けがつかないため、検出に誤動作が発生する可能性があるが、他方の相殺手段としてのＦＥＴ２８を設けることによりＦＥＴ２３のオン抵抗の変動を相殺することができる。
【００４３】
更に、本実施形態のように、スイッチング素子２３と相殺手段２８とが、同一の信号処理ＩＣ１０のチップ内互いに近接して配置されているので、スイッチング素子２３と相殺手段２８とがほぼ同一の環境変化を受けることとなり、相殺手段２８による相殺作用が適正に作用して、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力が常に適正なものとなる。
【００４４】
更に、本実施形態のように、相殺手段２８がスイッチング素子２３と同一物（本実施形態においてはＦＥＴ）により形成されているので、両者２３、２８は同一の環境変化の影響を受けて同一に変化するものであり、圧力センサ３ａ、３ｂ、３ｃ、３ｄへの影響はなくなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力がより適正なものとなる。更に、スイッチング素子としてＦＥＴ２３を用いることにより、前記の各作用がより適正に発揮されることとなる。
【００４５】
更に、本実施形態のように、圧力センサ３ａ、３ｂ、３ｃ、３ｄの電源側に設けられたスイッチング素子としてのＦＥＴ２３をＰ型に形成し、記圧力センサ３ａ、３ｂ、３ｃ、３ｄの接地側に設けられた相殺手段としてのＦＥＴ２８をＮ型に形成してあるので、Ｐ型とＮ型の２個のＦＥＴ２３、２８が同一の環境変化の影響を受けて同一に変化するものであり、圧力センサ３ａ、３ｂ、３ｃ、３ｄへの影響は更になくなり、圧力センサ３ａ、３ｂ、３ｃ、３ｄの検出出力がより適正なものとなる。
【００４６】
図３および図４は第一実施形態および第二実施形態の等価回路図である。
ここで各圧力センサ３ａ、３ｂ、３ｃ、３ｄのの抵抗値をＲＳ、スイッチング素子および相殺手段のＦＥＴ２３、２９のオン抵抗をｒとする。
【００４７】
図３の第１実施形態においては、センサ３ａ、３ｂ、３ｃ、３ｄの電源供給側にのみスイッチング素子としてのＦＥＴ２３があるため、抵抗で分圧されたＩＣの入力電圧Ｖｉは
Ｖｉ＝｛ＲＳ／（２ＲＳ＋ｒ）｝×ＶＤＤ
となる。
【００４８】
ここでスイッチング素子としてのＦＥＴ２３のオン抵抗が＋αΩ変化したとすると、入力電圧Ｖｉ’は
Ｖｉ’＝｛ＲＳ／（２ＲＳ＋ｒ＋α）｝×ＶＤＤ
となり、
電圧変動値△ＶＩ＝（Ｖｉ−Ｖｉ’）は
△ＶＩ＝（Ｖｉ−Ｖｉ’）＝｛αＲＳ／（２ＲＳ＋ｒ）（２ＲＳ＋ｒ＋α）｝
となる。
【００４９】
これに対して、図４の第二実施形態において上記と同様に計算すると
Ｖｉ＝（１／２）×ＶＤＤ
Ｖｉ’＝（１／２）×ＶＤＤ
△ＶＩ＝（Ｖｉ−Ｖｉ’）＝０
となり、第二実施形態の圧力センサ３ａ、３ｂ、３ｃ、３ｄの電圧変動は小さく抑えられることとなる。
【００５０】
なお、計算式の簡略化のためセンサ３ａ、３ｂ、３ｃ、３ｄの抵抗を全てＲＳ、スイッチング素子のオン抵抗を全てｒとしたが、実際にはばらつきがあり同じではないものである。
【００５１】
［第三実施形態］
図５は本発明の第三実施形態の回路構成を示す。本実施形態は三次元（Ｘ−Ｙ−Ｚ）の入力ができるように形成されており、第二実施形態における４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの基準電圧側に圧力センサ３ｅをスイッチング素子としてのＦＥＴ３１とを設けたものである。その他の構成は第二実施形態と同一に形成されている。
【００５２】
更に説明すると、ＦＥＴ３１は信号処理ＩＣ１０のチップの出力端子３１と基準電圧源９との間に信号処理ＩＣ１０のチップ内に一体成形されており、そのゲートに基準電源印加オン・オフ信号が供給されてオン・オフ制御される。圧力センサ３ｅは信号処理ＩＣ１０のチップの出力端子３１と４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄの基準電圧側の端部に接続されている。
【００５３】
次ぎに、本第三実施形態の作用を説明する。
【００５４】
Ｘ−Ｙ軸の二次元の動作は第二実施形態の場合と同様であるので、ここではＺ軸の動作を説明する。
【００５５】
本実施形態においては、Ｚ軸の座標入力を行なう場合には、ＦＥＴ３１のゲートに基準電源印加オン信号が供給され、ＦＥＴ３１がオンとされて基準電圧源９より基準電圧ＶＤＤが圧力センサ３ｅ、４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄ、ＦＥＴ２８に順に印加される。他方のＦＥＴ２３はオフとされている。この状態で操作部材６を下方に押圧して圧力センサ３ｅに押圧力を作用させると、当該圧力センサ３ｅより発生する電圧変化が圧力センサ３ｅと４個の圧力センサ３ａ、３ｂ、３ｃ、３ｄとの接続点から出力され、出力端子２２を通して信号処理ＩＣ１０のチップ内に設けられたＺ軸出力部１６へ入力されて、座標入力が行なわれる。
【００５６】
また、座標入力を行なわない場合には、ＦＥＴ３１のゲートに基準電源印加オフ信号が供給され、ＦＥＴ３１がオフとされて基準電圧源９からの基準電圧ＶＤＤの印加が阻止される。
【００５７】
このようにして第三実施形態においては三次元の入力が極めて良好に行なわれる。
【００５８】
なお、本発明は前記実施形態に限定されるものではなく、必要に応じて種々変更することが可能である。
【００５９】
例えば、スイッチング素子２３、３１および相殺手段２８としてはＦＥＴ以外のスイッチング素子を用いることができる。また、相殺手段２８としては常にオン抵抗が存在すればよいので、抵抗体を用いることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の座標入力装置の第一実施形態を示す回路図
【図２】本発明の座標入力装置の第二実施形態を示す回路図
【図３】本発明の座標入力装置の第一実施形態の等価回路図
【図４】本発明の座標入力装置の第二実施形態の等価回路図
【図５】本発明の座標入力装置の第三実施形態を示す回路図
【図６】従来の座標入力装置の一例を示す分解斜視図
【図７】図６の従来例の組立斜視図
【図８】従来の座標入力装置の一例を示す回路図
【図９】従来の座標入力装置の他の例を示す半断斜視図
【図１０】従来の座標入力装置の更に他の例を示す半断斜視図
【図１１】従来の座標入力装置の他の例を示す回路図
【符号の説明】
【００６１】
３ａ、３ｂ、３ｃ、３ｄ、３ｅ 圧力センサ
９ 基準電圧源
１０ 信号処理ＩＣ
２１ 座標入力装置
２３、３１ スイッチング素子（ＦＥＴ）
２８ 相殺手段（ＦＥＴ）
【特許請求の範囲】
【請求項１】
操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設けたことを特徴とする座標入力装置。
【請求項２】
操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設け、前記スイッチング素子の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段を前記圧力センサの接地側に設けたことを特徴とする座標入力装置。
【請求項３】
前記スイッチング素子と相殺手段とは、同一のＩＣチップ内に互いに近接して配置されていることを特徴とする請求項１または請求項２に記載の座標入力装置。
【請求項４】
前記相殺手段は、スイッチング素子と同一物により形成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の座標入力装置。
【請求項５】
前記スイッチング素子は、ＦＥＴにより形成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の座標入力装置。
【請求項６】
前記圧力センサの電源側に設けられた前記スイッチング素子はＰ型に形成されており、前記圧力センサの接地側に設けられた前記スイッチング素子はＮ型に形成されていることを特徴とする請求項５に記載の座標入力装置。
【請求項１】
操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設けたことを特徴とする座標入力装置。
【請求項２】
操作時に加えられる圧力を電圧変化として検出する抵抗からなる圧力センサを有する座標入力装置であって、前記圧力センサに付与する電圧をオン・オフ制御するスイッチング素子を前記圧力センサの電源側に設け、前記スイッチング素子の特性が周辺の環境変化により変化した場合にその変化を相殺する相殺手段を前記圧力センサの接地側に設けたことを特徴とする座標入力装置。
【請求項３】
前記スイッチング素子と相殺手段とは、同一のＩＣチップ内に互いに近接して配置されていることを特徴とする請求項１または請求項２に記載の座標入力装置。
【請求項４】
前記相殺手段は、スイッチング素子と同一物により形成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の座標入力装置。
【請求項５】
前記スイッチング素子は、ＦＥＴにより形成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の座標入力装置。
【請求項６】
前記圧力センサの電源側に設けられた前記スイッチング素子はＰ型に形成されており、前記圧力センサの接地側に設けられた前記スイッチング素子はＮ型に形成されていることを特徴とする請求項５に記載の座標入力装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−４１０５１（Ｐ２００８−４１０５１Ａ）
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００６−２１８３２８（Ｐ２００６−２１８３２８）
【出願日】平成１８年８月１０日（２００６．８．１０）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１８年８月１０日（２００６．８．１０）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]