映像データ送信装置、映像データ受信装置および映像データ伝送システム
【課題】映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる送信装置、受信装置および伝送システムを提供すること。
【解決手段】伝送システム１において、送信部２は、第１時間情報ＴＭ１を発生する第１時間情報発生部４と、水平同期信号ＨＳＹＮＣ１をトリガとして、第１時間情報に応じて、同期信号時間情報値ＴＭＳを生成する同期信号時間情報生成部５と、映像データに同期信号時間情報値ＴＭＳが付加されたパケットを送信するパケット送信部６とを含んでいる。受信部３は、受信されたパケットから同期信号時間情報値ＴＭＳを取り出すパケット受信部９と、第２時間情報ＴＭ２を発生する第２時間情報発生部７と、同期信号時間情報値ＴＭＳおよび第２時間情報ＴＭ２の一致に応じて、水平同期信号ＨＳＹＮＣ２を生成する水平同期信号生成部８４とを含んでいる。
【解決手段】伝送システム１において、送信部２は、第１時間情報ＴＭ１を発生する第１時間情報発生部４と、水平同期信号ＨＳＹＮＣ１をトリガとして、第１時間情報に応じて、同期信号時間情報値ＴＭＳを生成する同期信号時間情報生成部５と、映像データに同期信号時間情報値ＴＭＳが付加されたパケットを送信するパケット送信部６とを含んでいる。受信部３は、受信されたパケットから同期信号時間情報値ＴＭＳを取り出すパケット受信部９と、第２時間情報ＴＭ２を発生する第２時間情報発生部７と、同期信号時間情報値ＴＭＳおよび第２時間情報ＴＭ２の一致に応じて、水平同期信号ＨＳＹＮＣ２を生成する水平同期信号生成部８４とを含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像データ送信装置、映像データ受信装置および映像データ伝送システムに関するものであり、特に、ＩＥＥＥ１３９４−１９９５等の通信方式で、映像データを送信する映像データ送信装置、映像データを受信する映像データ受信装置および映像データを伝送する映像データ伝送システムに関するものである。
【背景技術】
【０００２】
ケーブルで直結された映像送信装置とモニタにおいて、映像データの伝送は映像データの各画素に同期した画素クロックと共に行なわれる。これに対して、ＩＥＥＥ１３９４−１９９５（以後、単にＩＥＥＥ１３９４とも言う）等の通信方式で映像データを伝送する場合には、ビデオクロック自体やビデオクロック周波数の情報は伝送されない。この場合、映像送信装置とモニタなどの映像受信装置のシステムごとに独自のクロック周波数で映像データの表示処理がなされることとなる。このため、例えば、映像送信装置と映像受信装置とにおいて、同一の周波数を有するビデオクロックを与えて表示処理をしたとしても、各々のビデオクロックにおける周波数偏差やジッタなどにより、映像受信装置において再生する映像に同期ずれが発生してしまうおそれが生じていた。
【０００３】
このような問題を解決するための技術として、特許文献１の技術が開示されている。
図９は、特許文献1の通信装置を示すブロック図である。この通信装置では、映像データを入力する端子１０１とは別に映像データのフレームの同期信号を入力する端子１０２と、伝送路を介して接続された複数の機器に略共通する時間を計時するサイクルタイマ１０７と、入力された同期信号と計時された時間とに基づいて時間データを生成するラッチ１０９とを設け、伝送路を介して接続された複数の機器において略共通に計時される時間と、映像データの正確な同期のタイミングを示すフレームの同期信号とに基づいて時間データを生成するようにすることにより、映像データのフレームの同期のタイミングを受信側に正確に伝送することができる。
【特許文献１】特開平１０−１６４１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献1の伝送装置では、映像データのフレームごとの同期ずれを補正することはできるが、ライン単位でのずれを補正することができず問題である。
【０００５】
本発明は前記背景技術に鑑みなされたものであり、映像データの伝送、特にＩＥＥＥ１３９４等の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる送信装置、受信装置および伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
その解決手段は、映像データを送信する映像データ送信装置であって、時間情報を発生する時間情報発生部と、前記映像データの水平同期信号をトリガとして、前記時間情報生成部から発生される前記時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、を備えることを特徴とする映像データ送信装置である。
【０００７】
また、他の解決手段は、映像データを受信する映像データ受信装置であって、受信されたパケットから前記映像データおよび同期信号時間情報を取り出すパケット受信部と、時間情報を発生する時間情報発生部と、前記同期信号時間情報および前記時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、を備えることを特徴とする映像データ受信装置である。
【０００８】
さらに、他の解決手段は、映像データを伝送する映像データ伝送システムであって、送信部と、受信部と、を備え、前記送信部は、送信部側の時間情報である第１時間情報を発生する第１時間情報発生部と、前記映像データの水平同期信号をトリガとして、前記第１時間情報発生部から発生される前記第１時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、を含み、前記受信部は、受信された前記パケットから前記映像データおよび前記同期信号時間情報を取り出すパケット受信部と、前記第1時間情報と同一にされた第２時間情報を発生する第２時間情報発生部と、前記同期信号時間情報および前記第２時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、を含むことを特徴とする映像データ伝送システムである。
【０００９】
本発明の映像データ送信装置、映像データ受信装置および映像データ伝送システムでは、映像データ送信装置または映像データ伝送システムの送信部（以後、送信側装置とも言う）において、映像データの水平同期信号をトリガとして、時間情報または第１時間情報に応じて、同期信号情報が生成される。この同期信号情報はパケットに付加されて、映像データ受信装置または映像データ伝送システムの受信部(以後、受信側装置とも言う)に伝送される。受信側装置では、パケットに付加された同期信号時間情報が取り出される。この同期信号時間情報が、時間情報または第２時間情報に一致するとき、受信側の水平同期信号が生成される。
【００１０】
これにより、送信側装置の映像クロックと受信側装置の映像クロックとの間にクロックずれが生じたとしても、送信側装置の水平同期信号のタイミングに受信側装置の水平同期信号のタイミングを合致させることができる。従って、画素の一ライン単位での映像ずれを補正することが可能となる。
【発明の効果】
【００１１】
本発明によれば、映像データの伝送、特にＩＥＥＥ１３９４等の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる送信装置、受信装置および伝送システムを提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の増幅器について具体化した実施形態を図１〜図８に基づき図面を参照しつつ詳細に説明する。
【００１３】
図１は、本実施形態にかかる伝送システム１の構成を示すブロック図である。伝送システム１は、送信部２および受信部３より構成されており、送信部２に入力される映像データＧＤＴを、伝送路ＴＦＲを介して、受信部３に伝送するシステムである。
【００１４】
送信部２は、第１時間情報発生部４と、同期信号時間情報生成部５と、パケット送信部６とを備えている。第１時間情報発生部４は、ＩＥＥＥ１３９４では送信側のサイクルタイマに相当する部分であり、実時間に応じた時間情報を出力する。第１時間情報発生部４では、‘００００’ｈ〜‘ＦＦＦＥ’ｈの範囲でトグルされる第１時間情報ＴＭ１が出力される。なお、後述の受信部３が備える第２時間情報発生部７から出力される第２時間情報ＴＭ２は、プロトコルによって、この第１時間情報ＴＭ１と略同一の値に設定されている。
【００１５】
同期信号時間情報生成部５は、外部から入力される映像データの水平同期信号ＨＳＹＮＣ１をトリガとして、第１時間情報発生部４から生成される第１時間情報ＴＭ１に応じて、同期信号時間情報値ＴＭＳを生成する部分である。図２は、同期信号時間情報生成部５の構成を示すブロック図である。
【００１６】
同期信号時間情報生成部５は、オフセット値設定レジスタ５１と、無効パケットコード出力部５２と、加算部５３と、保持部５４と、ラインカウンタ５５と、ライン数比較部５６と、同期信号時間情報選択部５７とを備えている。
【００１７】
オフセット値設定レジスタ５１では、図示しないＣＰＵにより、映像データの伝送に要する時間よりも長い時間が設定され、オフセット値ＯＦＳが出力されている。加算部５３では、第１時間情報ＴＭ１に、オフセット値設定レジスタ５１から出力されるオフセット値ＯＦＳが加算される。
【００１８】
保持部５４では、加算部５３からの出力がＤ端子に接続され、水平同期信号ＨＳＹＮＣ１がクロック端子（図中“＞”記号）に接続されている。これにより、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジで加算部５３からの出力が保持される。
【００１９】
ラインカウンタ５５では、水平同期信号ＨＳＹＮＣ１がクロック端子に接続する。これにより、ラインカウンタ５５では、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジでカウント出力ＬＣＴ１の値が１つずつ計数されることとなる。また、ラインカウンタ５５は、図示していないが送信部２側の垂直同期信号ＶＳＹＮＣ１が活性化されるごとに初期化される。ライン数比較部５６では、所定ライン数ｋごとに選択信号ＳＥＬがハイレベルに活性化される。
【００２０】
無効パケットコード出力部５２では、常に無効パケットコードＩＶＣ（値は、‘ＦＦＦＦ’ｈ）が出力されている。後述するように、受信部３では、この無効パケットコードＩＶＣの値‘ＦＦＦＦ’ｈが同期信号時間情報値ＴＭＳとして受け取った場合には、無効として判定され、同期信号時間情報値ＴＭＳとして取り出されないこととなる。
【００２１】
同期信号時間情報選択部５７では、ライン数比較部５６からの選択信号ＳＥＬに応じて、無効パケットコード出力部５２からの無効パケットコードＩＶＣと、保持部５４からの同期信号時間情報保持値ＴＭＳＬとのいずれか一方から選択され、同期信号時間情報値ＴＭＳに出力される。具体的には、選択信号ＳＥＬがローレベルの場合には、無効パケットコードＩＶＣが選択され、選択信号ＳＥＬがハイレベルの場合には、同期信号時間情報保持値ＴＭＳＬが選択される。
【００２２】
次いで、同期信号時間情報生成部５の動作について図３を参照して説明する。図３は、同期信号時間情報生成部５の動作を示すタイミングチャートである。
【００２３】
（１）において、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジで第１時間情報ＴＭ１およびオフセット値ＯＦＳの加算値であるｎ＋ｍが同期信号時間情報保持値ＴＭＳＬに保持される。
【００２４】
（２）において、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジでラインカウンタ５５の値がインクリメントされる。これにより、ラインカウンタ５５からのカウント出力ＬＣＴ１はｋ−１からｋへと変化することとなる。
【００２５】
（３）において、ラインカウンタ５５からのカウント出力ＬＣＴ１がｋに達するため、ライン数比較部５６では、選択信号ＳＥＬにハイレベルが出力される。
【００２６】
（４）において、ライン数比較部５６からの選択信号ＳＥＬがハイレベルに変化すると、無効パケットコードＩＶＣ（値は‘ＦＦＦＦ’ｈ）に代わり、同期信号時間情報保持値ＴＭＳＬ（値はｍ＋ｎ）が選択されて、同期信号時間情報値ＴＭＳに出力されることとなる。
【００２７】
（５）において、再び水平同期信号ＨＳＹＮＣ１が立ち上がると、ラインカウンタ５５からのカウント出力ＬＣＴ１の値はｋからｋ＋１に変化することとなる。
【００２８】
（６）において、ラインカウンタ５５からのカウント出力ＬＣＴ１の値がｋ＋１に変化すると、ライン数比較部５６では、選択信号ＳＥＬにローレベルが出力される。
【００２９】
（７）において、ライン数比較部５６からの選択信号ＳＥＬがローレベルに変化すると、同期信号時間情報保持値ＴＭＳＬ（値はｍ＋ｎ）に代わり、無効パケットコードＩＶＣ（値は‘ＦＦＦＦ’ｈ）が選択されて、同期信号時間情報値ＴＭＳに出力されることとなる。
【００３０】
以上、説明したとおり、水平同期信号ＨＳＹＮＣ１がｋ回ごとに第１時間情報ＴＭ１にオフセット値ＯＦＳを加算した同期信号時間情報保持値ＴＭＳＬが出力されることとなる。
【００３１】
パケット送信部６は、同期信号時間情報値ＴＭＳおよび映像データＧＤＴを入力とし、映像データＧＤＴをパケットに変換し、さらに、同期信号時間情報値ＴＭＳをそのパケットに付加する。伝送路ＴＦＲには、パケット送信部６から変換されたパケットが送出される。
【００３２】
次いで、受信部３について説明する。受信部３は、第２時間情報発生部７と、同期信号生成部８と、パケット受信部９とを備えている。第２時間情報発生部７は、ＩＥＥＥ１３９４では、受信側のサイクルタイマに相当する部分であり、実時間に応じた時間情報を出力する。第２時間情報発生部７では、‘００００’ｈ〜‘ＦＦＦＥ’ｈの範囲でトグルされる第２時間情報ＴＭ２が出力される。前述したように、第２時間情報ＴＭ２は、プロトコルにより、送信側のサイクルタイマである第１時間情報発生部４から出力される第１時間情報ＴＭ１と略同一の値に設定されている。
【００３３】
パケット受信部９は、伝送路ＴＦＲを介して伝送されたパケットを受信し、映像データＧＤＴおよび同期信号時間情報値ＴＭＳを分離して出力する。この分離の際に、同期信号時間情報値ＴＭＳとされる値が‘ＦＦＦＦ’ｈの値をとる場合には、無効なパケットとして処理され、同期信号時間情報値ＴＭＳは出力されない。
【００３４】
同期信号生成部８は、同期信号時間情報値ＴＭＳおよび第２時間情報ＴＭ２の一致に応じて、水平同期信号ＨＳＹＮＣ２および垂直同期信号ＶＳＹＮＣ２を生成する部分である。図４は、同期信号生成部８の構成を示すブロック図である。
【００３５】
同期信号生成部８は、画素カウンタ８１と、画素数比較部８２と、ライン検出信号選択部８３と、水平同期信号生成部８４と、同期信号時間情報一致検出部８５と、ラインカウンタ８６と、ライン数比較部８７と、垂直同期信号生成部８８とを備えている。
【００３６】
画素カウンタ８１では、外部から入力される画素クロックＰＣＬＫがクロック端子（図中では“＞”記号）に入力され、ライン検出信号選択部８３から出力される信号がクリア端子ＣＬＲに入力されている。これにより、画素クロックＰＣＬＫの立ち上がりエッジごとに計数され、ライン検出信号選択部８３からの出力によりその内容が初期化されることとなる。また、図示していないが垂直同期信号ＶＳＹＮＣ２が活性状態になる場合もその内容が初期化される。
【００３７】
画素数比較部８２では、画素カウンタ８１からの画素カウント値ＰＣＮＴが入力され、１ライン当りの画素数ｍ−１と比較される。画素カウント値ＰＣＮＴがｍ−１である場合には、出力に活性信号が出力される。
【００３８】
同期信号時間情報一致検出部８５では、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳとが比較される。比較の結果、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳが一致する場合には、一致出力信号ＴＣＭＰには、画素クロックＰＣＬＫ１周期分の正パルス信号が出力される。
【００３９】
ラインカウンタ８６では、水平同期信号生成部８４の出力である水平同期信号ＨＳＹＮＣ２がクロック端子（図中では“＞”記号）に、垂直同期信号生成部８８の出力である垂直同期信号ＶＳＹＮＣ２がクリア端子ＣＬＲに入力されている。これにより、水平同期信号生成部８４からの水平同期信号ＨＳＹＮＣ２の立ち上がりエッジごとに計数されて、ラインカウント値ＬＣＮＴに出力される。また、ラインカウンタ８６は、垂直同期信号ＶＳＹＮＣ２の出力ごとに初期化されることとなる。
【００４０】
ライン数比較部８７では、ラインカウンタ８６からのラインカウント値ＬＣＮＴが入力され、所定ライン数ｋ−１の整数倍であるか否かが比較される。ラインカウント値ＬＣＮＴがｋ−１の整数倍である場合には、出力が活性状態となる。
【００４１】
ライン検出信号選択部８３では、ライン数比較部８７の出力に応じて、画素数比較部８２の出力と、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰとのいずれか一方から選択される。具体的にはライン数比較部８７の出力が活性状態の場合には、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択され、ライン数比較部８７の出力が非活性状態の場合には、画素数比較部８２の出力が選択される。すなわち、ラインカウント値ＬＣＮＴが、所定ライン数ｋ−１の整数倍の場合のみ、一致出力信号ＴＣＭＰが選択され、ライン検出信号選択部８３から出力されることとなる。
【００４２】
水平同期信号生成部８４では、ライン検出信号選択部８３の出力に応じて、水平同期信号ＨＳＹＮＣ２が生成される。具体的には、ライン検出信号選択部８３の出力がハイレベルである場合に、次の画素クロックＰＣＬＫの立ち上がりから画素クロックＰＣＬＫ1周期分だけハイレベルが出力される。
【００４３】
垂直同期信号生成部８８では、ライン検出信号選択部８３の出力に応じて垂直同期信号ＶＳＹＮＣ２が生成される。具体的には、ライン検出信号選択部８３の立ち上がりエッジ数が１フレームにおけるライン数に達した場合に、所定の画素クロックＰＣＬＫ分だけ活性化した次のフレームの垂直同期信号ＶＳＹＮＣ２が出力される。
【００４４】
次いで、図５を参照して同期信号生成部８のフロー動作について説明する。図５は同期信号生成部８の制御手順を示すフローチャートである。
ステップＳ１において、前のフレームの垂直同期信号生成部８８のシーケンスに基づいて、垂直同期信号生成部８８から垂直同期信号ＶＳＹＮＣ２が出力され、フレームにおけるラインの処理が開始される。
【００４５】
ステップＳ２において、垂直同期信号生成部８８からの垂直同期信号ＶＳＹＮＣ２の出力に応じて、画素カウンタ８１およびラインカウンタ８６が初期化される。
【００４６】
ステップＳ３において、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳとを比較するラインか否かが判定される。具体的には、ライン数比較部８７においてラインカウント値ＬＣＮＴが所定ライン数ｋ−１の整数倍であるか否かが比較され、ラインカウント値ＬＣＮＴが所定ライン数ｋ−１の整数倍である場合には、ステップＳ６に進み、そうでない場合には、ステップＳ４に進む。
【００４７】
ステップＳ４において、画素カウンタ８１からの画素カウント値ＰＣＮＴが規定数、すなわち、１ライン当りの画素数に達しているか否かが判定される。具体的には、画素数比較部８２において、画素カウンタ８１からの画素カウント値ＰＣＮＴが画素数ｍ−１に達しているかが判定され、画素カウント値ＰＣＮＴが画素数ｍ−１に達している場合には、ステップＳ８に進み、そうでない場合にはステップＳ５に進む。
【００４８】
ステップＳ５において、画素カウンタ８１の内容がインクリメントされる。その後、ステップＳ４に戻る。
【００４９】
ステップＳ６において、第２時間情報ＴＭ２が同期信号時間情報値ＴＭＳに等しいか否かが判定される。具体的には、同期信号時間情報一致検出部８５において、第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳが比較される。第２時間情報ＴＭ２が同期信号時間情報値ＴＭＳに等しい場合には、ステップＳ８に進み、そうでない場合にはステップＳ７に進む。
【００５０】
ステップＳ７において、画素カウンタ８１の内容がインクリメントされる。その後、ステップＳ６に戻る。
【００５１】
ステップＳ８において、水平同期信号ＨＳＹＮＣ２が出力され、次ラインの処理を開始する。具体的には、ステップＳ３において、第２時間情報ＴＭ２おおよび同期信号時間情報値ＴＭＳの一致検出を行なわないラインである場合には、画素数比較部８２からの出力に基づき水平同期信号生成部８４が水平同期信号ＨＳＹＮＣ２を出力し、第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳの一致検出を行なうラインである場合には、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰに基づき水平同期信号生成部８４が水平同期信号ＨＳＹＮＣ２を出力する。
【００５２】
ステップＳ９において、ラインカウンタ８６の内容がインクリメントされ、画素カウンタ８１の内容が初期化される。その後、ステップＳ１０に進む。
【００５３】
ステップＳ１０において、映像のライン数が１フレームを構成する規定数に達したか否かが判定される。映像のライン数が規定数に達したと判定される場合には１フレームの処理を終了し、そうでない場合にはステップＳ３に戻る。
【００５４】
次いで、図６〜図８を参照して同期信号生成部８の動作について説明する。図６は、送信部２の画素クロックと受信部３の画素クロックＰＣＬＫとの間にクロックずれがない場合のタイミングチャートである。
（１Ａ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００５５】
（２Ａ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００５６】
（３Ａ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００５７】
（４Ａ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００５８】
本タイミングでは、送信部２の画素クロックと受信部３の画素クロックＰＣＬＫとの間にクロックずれがないため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１のタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００５９】
図７は、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも進んでいる場合のタイミングチャートである。
（１Ｂ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００６０】
（２Ｂ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００６１】
（３Ｂ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００６２】
（４Ｂ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００６３】
本タイミングでは、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも進んでいるため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−３のタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００６４】
図８は、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも遅れている場合のタイミングチャートである。
（１Ｃ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００６５】
（２Ｃ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００６６】
（３Ｃ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００６７】
（４Ｃ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００６８】
本タイミングでは、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも遅れているため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍのタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００６９】
以上の説明の通り、送信部２の画素クロックと、受信部３の画素クロックＰＣＬＫとの間に進みや遅れがあったとしても、所定ライン数ｋごとに同期信号時間情報一致検出部８５において第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳが比較された一致出力信号ＴＣＭＰにより、水平同期信号ＨＳＹＮＣ２が補正される。これにより、ＩＥＥＥ１３９４の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる伝送システム１とすることができる。
【００７０】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、ＩＥＥＥ１３９４方式による伝送を行う伝送システムについて説明したが、他のパケット通信方式により伝送を行う伝送システムの場合にも本発明を適用することができる。
【００７１】
なお、第１時間情報発生部４は映像データ送信装置における時間情報発生部の一例、オフセット値ＯＦＳはオフセット時間の一例、加算部５３はオフセット時間加算部の一例、第２時間情報発生部７は映像データ受信装置における時間情報発生部の一例である。
【図面の簡単な説明】
【００７２】
【図１】実施形態にかかる伝送システムの構成を示すブロック図である。
【図２】同期信号時間情報生成部の構成を示すブロック図である。
【図３】同期信号時間情報生成部の動作を示すタイミングチャートである。
【図４】同期信号生成部の構成を示すブロック図である。
【図５】同期信号生成部の制御手順を示すフローチャートである。
【図６】同期信号生成部の動作を示すタイミングチャートである。
【図７】同期信号生成部の動作を示すタイミングチャートである。
【図８】同期信号生成部の動作を示すタイミングチャートである。
【図９】従来技術の通信装置を示すブロック図である。
【符号の説明】
【００７３】
１ 伝送システム
２ 送信部
３ 受信部
４ 第１時間情報発生部
５ 同期信号時間情報生成部
６ パケット送信部
７ 第２時間情報発生部
８ 同期信号生成部
９ パケット受信部
【技術分野】
【０００１】
本発明は、映像データ送信装置、映像データ受信装置および映像データ伝送システムに関するものであり、特に、ＩＥＥＥ１３９４−１９９５等の通信方式で、映像データを送信する映像データ送信装置、映像データを受信する映像データ受信装置および映像データを伝送する映像データ伝送システムに関するものである。
【背景技術】
【０００２】
ケーブルで直結された映像送信装置とモニタにおいて、映像データの伝送は映像データの各画素に同期した画素クロックと共に行なわれる。これに対して、ＩＥＥＥ１３９４−１９９５（以後、単にＩＥＥＥ１３９４とも言う）等の通信方式で映像データを伝送する場合には、ビデオクロック自体やビデオクロック周波数の情報は伝送されない。この場合、映像送信装置とモニタなどの映像受信装置のシステムごとに独自のクロック周波数で映像データの表示処理がなされることとなる。このため、例えば、映像送信装置と映像受信装置とにおいて、同一の周波数を有するビデオクロックを与えて表示処理をしたとしても、各々のビデオクロックにおける周波数偏差やジッタなどにより、映像受信装置において再生する映像に同期ずれが発生してしまうおそれが生じていた。
【０００３】
このような問題を解決するための技術として、特許文献１の技術が開示されている。
図９は、特許文献1の通信装置を示すブロック図である。この通信装置では、映像データを入力する端子１０１とは別に映像データのフレームの同期信号を入力する端子１０２と、伝送路を介して接続された複数の機器に略共通する時間を計時するサイクルタイマ１０７と、入力された同期信号と計時された時間とに基づいて時間データを生成するラッチ１０９とを設け、伝送路を介して接続された複数の機器において略共通に計時される時間と、映像データの正確な同期のタイミングを示すフレームの同期信号とに基づいて時間データを生成するようにすることにより、映像データのフレームの同期のタイミングを受信側に正確に伝送することができる。
【特許文献１】特開平１０−１６４１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献1の伝送装置では、映像データのフレームごとの同期ずれを補正することはできるが、ライン単位でのずれを補正することができず問題である。
【０００５】
本発明は前記背景技術に鑑みなされたものであり、映像データの伝送、特にＩＥＥＥ１３９４等の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる送信装置、受信装置および伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
その解決手段は、映像データを送信する映像データ送信装置であって、時間情報を発生する時間情報発生部と、前記映像データの水平同期信号をトリガとして、前記時間情報生成部から発生される前記時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、を備えることを特徴とする映像データ送信装置である。
【０００７】
また、他の解決手段は、映像データを受信する映像データ受信装置であって、受信されたパケットから前記映像データおよび同期信号時間情報を取り出すパケット受信部と、時間情報を発生する時間情報発生部と、前記同期信号時間情報および前記時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、を備えることを特徴とする映像データ受信装置である。
【０００８】
さらに、他の解決手段は、映像データを伝送する映像データ伝送システムであって、送信部と、受信部と、を備え、前記送信部は、送信部側の時間情報である第１時間情報を発生する第１時間情報発生部と、前記映像データの水平同期信号をトリガとして、前記第１時間情報発生部から発生される前記第１時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、を含み、前記受信部は、受信された前記パケットから前記映像データおよび前記同期信号時間情報を取り出すパケット受信部と、前記第1時間情報と同一にされた第２時間情報を発生する第２時間情報発生部と、前記同期信号時間情報および前記第２時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、を含むことを特徴とする映像データ伝送システムである。
【０００９】
本発明の映像データ送信装置、映像データ受信装置および映像データ伝送システムでは、映像データ送信装置または映像データ伝送システムの送信部（以後、送信側装置とも言う）において、映像データの水平同期信号をトリガとして、時間情報または第１時間情報に応じて、同期信号情報が生成される。この同期信号情報はパケットに付加されて、映像データ受信装置または映像データ伝送システムの受信部(以後、受信側装置とも言う)に伝送される。受信側装置では、パケットに付加された同期信号時間情報が取り出される。この同期信号時間情報が、時間情報または第２時間情報に一致するとき、受信側の水平同期信号が生成される。
【００１０】
これにより、送信側装置の映像クロックと受信側装置の映像クロックとの間にクロックずれが生じたとしても、送信側装置の水平同期信号のタイミングに受信側装置の水平同期信号のタイミングを合致させることができる。従って、画素の一ライン単位での映像ずれを補正することが可能となる。
【発明の効果】
【００１１】
本発明によれば、映像データの伝送、特にＩＥＥＥ１３９４等の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる送信装置、受信装置および伝送システムを提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の増幅器について具体化した実施形態を図１〜図８に基づき図面を参照しつつ詳細に説明する。
【００１３】
図１は、本実施形態にかかる伝送システム１の構成を示すブロック図である。伝送システム１は、送信部２および受信部３より構成されており、送信部２に入力される映像データＧＤＴを、伝送路ＴＦＲを介して、受信部３に伝送するシステムである。
【００１４】
送信部２は、第１時間情報発生部４と、同期信号時間情報生成部５と、パケット送信部６とを備えている。第１時間情報発生部４は、ＩＥＥＥ１３９４では送信側のサイクルタイマに相当する部分であり、実時間に応じた時間情報を出力する。第１時間情報発生部４では、‘００００’ｈ〜‘ＦＦＦＥ’ｈの範囲でトグルされる第１時間情報ＴＭ１が出力される。なお、後述の受信部３が備える第２時間情報発生部７から出力される第２時間情報ＴＭ２は、プロトコルによって、この第１時間情報ＴＭ１と略同一の値に設定されている。
【００１５】
同期信号時間情報生成部５は、外部から入力される映像データの水平同期信号ＨＳＹＮＣ１をトリガとして、第１時間情報発生部４から生成される第１時間情報ＴＭ１に応じて、同期信号時間情報値ＴＭＳを生成する部分である。図２は、同期信号時間情報生成部５の構成を示すブロック図である。
【００１６】
同期信号時間情報生成部５は、オフセット値設定レジスタ５１と、無効パケットコード出力部５２と、加算部５３と、保持部５４と、ラインカウンタ５５と、ライン数比較部５６と、同期信号時間情報選択部５７とを備えている。
【００１７】
オフセット値設定レジスタ５１では、図示しないＣＰＵにより、映像データの伝送に要する時間よりも長い時間が設定され、オフセット値ＯＦＳが出力されている。加算部５３では、第１時間情報ＴＭ１に、オフセット値設定レジスタ５１から出力されるオフセット値ＯＦＳが加算される。
【００１８】
保持部５４では、加算部５３からの出力がＤ端子に接続され、水平同期信号ＨＳＹＮＣ１がクロック端子（図中“＞”記号）に接続されている。これにより、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジで加算部５３からの出力が保持される。
【００１９】
ラインカウンタ５５では、水平同期信号ＨＳＹＮＣ１がクロック端子に接続する。これにより、ラインカウンタ５５では、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジでカウント出力ＬＣＴ１の値が１つずつ計数されることとなる。また、ラインカウンタ５５は、図示していないが送信部２側の垂直同期信号ＶＳＹＮＣ１が活性化されるごとに初期化される。ライン数比較部５６では、所定ライン数ｋごとに選択信号ＳＥＬがハイレベルに活性化される。
【００２０】
無効パケットコード出力部５２では、常に無効パケットコードＩＶＣ（値は、‘ＦＦＦＦ’ｈ）が出力されている。後述するように、受信部３では、この無効パケットコードＩＶＣの値‘ＦＦＦＦ’ｈが同期信号時間情報値ＴＭＳとして受け取った場合には、無効として判定され、同期信号時間情報値ＴＭＳとして取り出されないこととなる。
【００２１】
同期信号時間情報選択部５７では、ライン数比較部５６からの選択信号ＳＥＬに応じて、無効パケットコード出力部５２からの無効パケットコードＩＶＣと、保持部５４からの同期信号時間情報保持値ＴＭＳＬとのいずれか一方から選択され、同期信号時間情報値ＴＭＳに出力される。具体的には、選択信号ＳＥＬがローレベルの場合には、無効パケットコードＩＶＣが選択され、選択信号ＳＥＬがハイレベルの場合には、同期信号時間情報保持値ＴＭＳＬが選択される。
【００２２】
次いで、同期信号時間情報生成部５の動作について図３を参照して説明する。図３は、同期信号時間情報生成部５の動作を示すタイミングチャートである。
【００２３】
（１）において、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジで第１時間情報ＴＭ１およびオフセット値ＯＦＳの加算値であるｎ＋ｍが同期信号時間情報保持値ＴＭＳＬに保持される。
【００２４】
（２）において、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジでラインカウンタ５５の値がインクリメントされる。これにより、ラインカウンタ５５からのカウント出力ＬＣＴ１はｋ−１からｋへと変化することとなる。
【００２５】
（３）において、ラインカウンタ５５からのカウント出力ＬＣＴ１がｋに達するため、ライン数比較部５６では、選択信号ＳＥＬにハイレベルが出力される。
【００２６】
（４）において、ライン数比較部５６からの選択信号ＳＥＬがハイレベルに変化すると、無効パケットコードＩＶＣ（値は‘ＦＦＦＦ’ｈ）に代わり、同期信号時間情報保持値ＴＭＳＬ（値はｍ＋ｎ）が選択されて、同期信号時間情報値ＴＭＳに出力されることとなる。
【００２７】
（５）において、再び水平同期信号ＨＳＹＮＣ１が立ち上がると、ラインカウンタ５５からのカウント出力ＬＣＴ１の値はｋからｋ＋１に変化することとなる。
【００２８】
（６）において、ラインカウンタ５５からのカウント出力ＬＣＴ１の値がｋ＋１に変化すると、ライン数比較部５６では、選択信号ＳＥＬにローレベルが出力される。
【００２９】
（７）において、ライン数比較部５６からの選択信号ＳＥＬがローレベルに変化すると、同期信号時間情報保持値ＴＭＳＬ（値はｍ＋ｎ）に代わり、無効パケットコードＩＶＣ（値は‘ＦＦＦＦ’ｈ）が選択されて、同期信号時間情報値ＴＭＳに出力されることとなる。
【００３０】
以上、説明したとおり、水平同期信号ＨＳＹＮＣ１がｋ回ごとに第１時間情報ＴＭ１にオフセット値ＯＦＳを加算した同期信号時間情報保持値ＴＭＳＬが出力されることとなる。
【００３１】
パケット送信部６は、同期信号時間情報値ＴＭＳおよび映像データＧＤＴを入力とし、映像データＧＤＴをパケットに変換し、さらに、同期信号時間情報値ＴＭＳをそのパケットに付加する。伝送路ＴＦＲには、パケット送信部６から変換されたパケットが送出される。
【００３２】
次いで、受信部３について説明する。受信部３は、第２時間情報発生部７と、同期信号生成部８と、パケット受信部９とを備えている。第２時間情報発生部７は、ＩＥＥＥ１３９４では、受信側のサイクルタイマに相当する部分であり、実時間に応じた時間情報を出力する。第２時間情報発生部７では、‘００００’ｈ〜‘ＦＦＦＥ’ｈの範囲でトグルされる第２時間情報ＴＭ２が出力される。前述したように、第２時間情報ＴＭ２は、プロトコルにより、送信側のサイクルタイマである第１時間情報発生部４から出力される第１時間情報ＴＭ１と略同一の値に設定されている。
【００３３】
パケット受信部９は、伝送路ＴＦＲを介して伝送されたパケットを受信し、映像データＧＤＴおよび同期信号時間情報値ＴＭＳを分離して出力する。この分離の際に、同期信号時間情報値ＴＭＳとされる値が‘ＦＦＦＦ’ｈの値をとる場合には、無効なパケットとして処理され、同期信号時間情報値ＴＭＳは出力されない。
【００３４】
同期信号生成部８は、同期信号時間情報値ＴＭＳおよび第２時間情報ＴＭ２の一致に応じて、水平同期信号ＨＳＹＮＣ２および垂直同期信号ＶＳＹＮＣ２を生成する部分である。図４は、同期信号生成部８の構成を示すブロック図である。
【００３５】
同期信号生成部８は、画素カウンタ８１と、画素数比較部８２と、ライン検出信号選択部８３と、水平同期信号生成部８４と、同期信号時間情報一致検出部８５と、ラインカウンタ８６と、ライン数比較部８７と、垂直同期信号生成部８８とを備えている。
【００３６】
画素カウンタ８１では、外部から入力される画素クロックＰＣＬＫがクロック端子（図中では“＞”記号）に入力され、ライン検出信号選択部８３から出力される信号がクリア端子ＣＬＲに入力されている。これにより、画素クロックＰＣＬＫの立ち上がりエッジごとに計数され、ライン検出信号選択部８３からの出力によりその内容が初期化されることとなる。また、図示していないが垂直同期信号ＶＳＹＮＣ２が活性状態になる場合もその内容が初期化される。
【００３７】
画素数比較部８２では、画素カウンタ８１からの画素カウント値ＰＣＮＴが入力され、１ライン当りの画素数ｍ−１と比較される。画素カウント値ＰＣＮＴがｍ−１である場合には、出力に活性信号が出力される。
【００３８】
同期信号時間情報一致検出部８５では、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳとが比較される。比較の結果、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳが一致する場合には、一致出力信号ＴＣＭＰには、画素クロックＰＣＬＫ１周期分の正パルス信号が出力される。
【００３９】
ラインカウンタ８６では、水平同期信号生成部８４の出力である水平同期信号ＨＳＹＮＣ２がクロック端子（図中では“＞”記号）に、垂直同期信号生成部８８の出力である垂直同期信号ＶＳＹＮＣ２がクリア端子ＣＬＲに入力されている。これにより、水平同期信号生成部８４からの水平同期信号ＨＳＹＮＣ２の立ち上がりエッジごとに計数されて、ラインカウント値ＬＣＮＴに出力される。また、ラインカウンタ８６は、垂直同期信号ＶＳＹＮＣ２の出力ごとに初期化されることとなる。
【００４０】
ライン数比較部８７では、ラインカウンタ８６からのラインカウント値ＬＣＮＴが入力され、所定ライン数ｋ−１の整数倍であるか否かが比較される。ラインカウント値ＬＣＮＴがｋ−１の整数倍である場合には、出力が活性状態となる。
【００４１】
ライン検出信号選択部８３では、ライン数比較部８７の出力に応じて、画素数比較部８２の出力と、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰとのいずれか一方から選択される。具体的にはライン数比較部８７の出力が活性状態の場合には、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択され、ライン数比較部８７の出力が非活性状態の場合には、画素数比較部８２の出力が選択される。すなわち、ラインカウント値ＬＣＮＴが、所定ライン数ｋ−１の整数倍の場合のみ、一致出力信号ＴＣＭＰが選択され、ライン検出信号選択部８３から出力されることとなる。
【００４２】
水平同期信号生成部８４では、ライン検出信号選択部８３の出力に応じて、水平同期信号ＨＳＹＮＣ２が生成される。具体的には、ライン検出信号選択部８３の出力がハイレベルである場合に、次の画素クロックＰＣＬＫの立ち上がりから画素クロックＰＣＬＫ1周期分だけハイレベルが出力される。
【００４３】
垂直同期信号生成部８８では、ライン検出信号選択部８３の出力に応じて垂直同期信号ＶＳＹＮＣ２が生成される。具体的には、ライン検出信号選択部８３の立ち上がりエッジ数が１フレームにおけるライン数に達した場合に、所定の画素クロックＰＣＬＫ分だけ活性化した次のフレームの垂直同期信号ＶＳＹＮＣ２が出力される。
【００４４】
次いで、図５を参照して同期信号生成部８のフロー動作について説明する。図５は同期信号生成部８の制御手順を示すフローチャートである。
ステップＳ１において、前のフレームの垂直同期信号生成部８８のシーケンスに基づいて、垂直同期信号生成部８８から垂直同期信号ＶＳＹＮＣ２が出力され、フレームにおけるラインの処理が開始される。
【００４５】
ステップＳ２において、垂直同期信号生成部８８からの垂直同期信号ＶＳＹＮＣ２の出力に応じて、画素カウンタ８１およびラインカウンタ８６が初期化される。
【００４６】
ステップＳ３において、第２時間情報ＴＭ２と、同期信号時間情報値ＴＭＳとを比較するラインか否かが判定される。具体的には、ライン数比較部８７においてラインカウント値ＬＣＮＴが所定ライン数ｋ−１の整数倍であるか否かが比較され、ラインカウント値ＬＣＮＴが所定ライン数ｋ−１の整数倍である場合には、ステップＳ６に進み、そうでない場合には、ステップＳ４に進む。
【００４７】
ステップＳ４において、画素カウンタ８１からの画素カウント値ＰＣＮＴが規定数、すなわち、１ライン当りの画素数に達しているか否かが判定される。具体的には、画素数比較部８２において、画素カウンタ８１からの画素カウント値ＰＣＮＴが画素数ｍ−１に達しているかが判定され、画素カウント値ＰＣＮＴが画素数ｍ−１に達している場合には、ステップＳ８に進み、そうでない場合にはステップＳ５に進む。
【００４８】
ステップＳ５において、画素カウンタ８１の内容がインクリメントされる。その後、ステップＳ４に戻る。
【００４９】
ステップＳ６において、第２時間情報ＴＭ２が同期信号時間情報値ＴＭＳに等しいか否かが判定される。具体的には、同期信号時間情報一致検出部８５において、第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳが比較される。第２時間情報ＴＭ２が同期信号時間情報値ＴＭＳに等しい場合には、ステップＳ８に進み、そうでない場合にはステップＳ７に進む。
【００５０】
ステップＳ７において、画素カウンタ８１の内容がインクリメントされる。その後、ステップＳ６に戻る。
【００５１】
ステップＳ８において、水平同期信号ＨＳＹＮＣ２が出力され、次ラインの処理を開始する。具体的には、ステップＳ３において、第２時間情報ＴＭ２おおよび同期信号時間情報値ＴＭＳの一致検出を行なわないラインである場合には、画素数比較部８２からの出力に基づき水平同期信号生成部８４が水平同期信号ＨＳＹＮＣ２を出力し、第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳの一致検出を行なうラインである場合には、同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰに基づき水平同期信号生成部８４が水平同期信号ＨＳＹＮＣ２を出力する。
【００５２】
ステップＳ９において、ラインカウンタ８６の内容がインクリメントされ、画素カウンタ８１の内容が初期化される。その後、ステップＳ１０に進む。
【００５３】
ステップＳ１０において、映像のライン数が１フレームを構成する規定数に達したか否かが判定される。映像のライン数が規定数に達したと判定される場合には１フレームの処理を終了し、そうでない場合にはステップＳ３に戻る。
【００５４】
次いで、図６〜図８を参照して同期信号生成部８の動作について説明する。図６は、送信部２の画素クロックと受信部３の画素クロックＰＣＬＫとの間にクロックずれがない場合のタイミングチャートである。
（１Ａ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００５５】
（２Ａ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００５６】
（３Ａ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００５７】
（４Ａ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００５８】
本タイミングでは、送信部２の画素クロックと受信部３の画素クロックＰＣＬＫとの間にクロックずれがないため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１のタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００５９】
図７は、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも進んでいる場合のタイミングチャートである。
（１Ｂ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００６０】
（２Ｂ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００６１】
（３Ｂ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００６２】
（４Ｂ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００６３】
本タイミングでは、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも進んでいるため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−３のタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００６４】
図８は、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも遅れている場合のタイミングチャートである。
（１Ｃ）において、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍ−１に達すると画素数比較部８２およびライン検出信号選択部８３を介して、水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。
【００６５】
（２Ｃ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジでラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴがｋ−２からｋ−１に変化する。従って、ライン数比較部８７の出力が活性状態に遷移してライン検出信号選択部８３では同期信号時間情報一致検出部８５からの一致出力信号ＴＣＭＰが選択されることとなる。
【００６６】
（３Ｃ）において、一致出力信号ＴＣＭＰがハイレベルであるため、次の画素クロックＰＣＬＫの立ち上がりで水平同期信号生成部８４から水平同期信号ＨＳＹＮＣ２が出力される。また、それに伴い画素カウント値ＰＣＮＴが初期化されて０にされる。
【００６７】
（４Ｃ）において、水平同期信号ＨＳＹＮＣ２の立ち上がりエッジにより、ラインカウンタ８６がインクリメントされ、ラインカウント値ＬＣＮＴの値がｋ−１からｋに変化する。
【００６８】
本タイミングでは、送信部２の画素クロックが受信部３の画素クロックＰＣＬＫよりも遅れているため、画素カウンタ８１からの画素カウント値ＰＣＮＴがｍのタイミングで水平同期信号ＨＳＹＮＣ２が出力されることとなる。
【００６９】
以上の説明の通り、送信部２の画素クロックと、受信部３の画素クロックＰＣＬＫとの間に進みや遅れがあったとしても、所定ライン数ｋごとに同期信号時間情報一致検出部８５において第２時間情報ＴＭ２および同期信号時間情報値ＴＭＳが比較された一致出力信号ＴＣＭＰにより、水平同期信号ＨＳＹＮＣ２が補正される。これにより、ＩＥＥＥ１３９４の伝送方式で映像データを伝送するのに当り、ライン単位での映像ずれを補正することができる伝送システム１とすることができる。
【００７０】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、ＩＥＥＥ１３９４方式による伝送を行う伝送システムについて説明したが、他のパケット通信方式により伝送を行う伝送システムの場合にも本発明を適用することができる。
【００７１】
なお、第１時間情報発生部４は映像データ送信装置における時間情報発生部の一例、オフセット値ＯＦＳはオフセット時間の一例、加算部５３はオフセット時間加算部の一例、第２時間情報発生部７は映像データ受信装置における時間情報発生部の一例である。
【図面の簡単な説明】
【００７２】
【図１】実施形態にかかる伝送システムの構成を示すブロック図である。
【図２】同期信号時間情報生成部の構成を示すブロック図である。
【図３】同期信号時間情報生成部の動作を示すタイミングチャートである。
【図４】同期信号生成部の構成を示すブロック図である。
【図５】同期信号生成部の制御手順を示すフローチャートである。
【図６】同期信号生成部の動作を示すタイミングチャートである。
【図７】同期信号生成部の動作を示すタイミングチャートである。
【図８】同期信号生成部の動作を示すタイミングチャートである。
【図９】従来技術の通信装置を示すブロック図である。
【符号の説明】
【００７３】
１ 伝送システム
２ 送信部
３ 受信部
４ 第１時間情報発生部
５ 同期信号時間情報生成部
６ パケット送信部
７ 第２時間情報発生部
８ 同期信号生成部
９ パケット受信部
【特許請求の範囲】
【請求項１】
映像データを送信する映像データ送信装置であって、
時間情報を発生する時間情報発生部と、
前記映像データの水平同期信号をトリガとして、前記時間情報生成部から発生される前記時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、
前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、
を備えることを特徴とする映像データ送信装置。
【請求項２】
請求項１に記載の映像データ送信装置であって、
前記同期信号時間情報生成部は、前記時間情報に、所定のオフセット時間を加算するオフセット時間加算部を含む
ことを特徴とする映像データ送信装置。
【請求項３】
請求項２に記載の映像データ送信装置であって、
前記所定のオフセット時間は、前記映像データの伝送に要する時間よりも長い時間である
ことを特徴とする映像データ送信装置。
【請求項４】
請求項１に記載の映像データ送信装置であって、
前記パケット送信部から伝送される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットである
ことを特徴とする映像データ送信装置。
【請求項５】
映像データを受信する映像データ受信装置であって、
受信されたパケットから前記映像データおよび同期信号時間情報を取り出すパケット受信部と、
時間情報を発生する時間情報発生部と、
前記同期信号時間情報および前記時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、
を備えることを特徴とする映像データ受信装置。
【請求項６】
請求項５に記載の映像データ受信装置であって、
前記パケット受信部で受信される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットである
ことを特徴とする映像データ受信装置。
【請求項７】
映像データを伝送する映像データ伝送システムであって、
送信部と、
受信部と、
を備え、
前記送信部は、
送信部側の時間情報である第１時間情報を発生する第１時間情報発生部と、
前記映像データの水平同期信号をトリガとして、前記第１時間情報発生部から発生される前記第１時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、
前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、
を含み、
前記受信部は、
受信された前記パケットから前記映像データおよび前記同期信号時間情報を取り出すパケット受信部と、
前記第1時間情報と同一にされた第２時間情報を発生する第２時間情報発生部と、
前記同期信号時間情報および前記第２時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、
を含む
ことを特徴とする映像データ伝送システム。
【請求項８】
請求項７に記載の映像データ伝送システムであって、
前記同期信号時間情報生成部は、前記第１時間情報に、所定のオフセット時間を加算するオフセット時間加算部を含む
ことを特徴とする映像データ伝送システム。
【請求項９】
請求項８に記載の映像データ伝送システムであって、
前記所定のオフセット時間は、前記映像データの伝送に要する時間よりも長い時間である
ことを特徴とする映像データ伝送システム。
【請求項１０】
請求項７に記載の映像データ伝送システムであって、
前記パケット送信部から伝送される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットであることを特徴とする映像データ伝送システム。
【請求項１】
映像データを送信する映像データ送信装置であって、
時間情報を発生する時間情報発生部と、
前記映像データの水平同期信号をトリガとして、前記時間情報生成部から発生される前記時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、
前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、
を備えることを特徴とする映像データ送信装置。
【請求項２】
請求項１に記載の映像データ送信装置であって、
前記同期信号時間情報生成部は、前記時間情報に、所定のオフセット時間を加算するオフセット時間加算部を含む
ことを特徴とする映像データ送信装置。
【請求項３】
請求項２に記載の映像データ送信装置であって、
前記所定のオフセット時間は、前記映像データの伝送に要する時間よりも長い時間である
ことを特徴とする映像データ送信装置。
【請求項４】
請求項１に記載の映像データ送信装置であって、
前記パケット送信部から伝送される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットである
ことを特徴とする映像データ送信装置。
【請求項５】
映像データを受信する映像データ受信装置であって、
受信されたパケットから前記映像データおよび同期信号時間情報を取り出すパケット受信部と、
時間情報を発生する時間情報発生部と、
前記同期信号時間情報および前記時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、
を備えることを特徴とする映像データ受信装置。
【請求項６】
請求項５に記載の映像データ受信装置であって、
前記パケット受信部で受信される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットである
ことを特徴とする映像データ受信装置。
【請求項７】
映像データを伝送する映像データ伝送システムであって、
送信部と、
受信部と、
を備え、
前記送信部は、
送信部側の時間情報である第１時間情報を発生する第１時間情報発生部と、
前記映像データの水平同期信号をトリガとして、前記第１時間情報発生部から発生される前記第１時間情報に応じて、同期信号時間情報を生成する同期信号時間情報生成部と、
前記映像データに前記同期信号時間情報が付加されたパケットを送信するパケット送信部と、
を含み、
前記受信部は、
受信された前記パケットから前記映像データおよび前記同期信号時間情報を取り出すパケット受信部と、
前記第1時間情報と同一にされた第２時間情報を発生する第２時間情報発生部と、
前記同期信号時間情報および前記第２時間情報の一致に応じて、水平同期信号を生成する水平同期信号生成部と、
を含む
ことを特徴とする映像データ伝送システム。
【請求項８】
請求項７に記載の映像データ伝送システムであって、
前記同期信号時間情報生成部は、前記第１時間情報に、所定のオフセット時間を加算するオフセット時間加算部を含む
ことを特徴とする映像データ伝送システム。
【請求項９】
請求項８に記載の映像データ伝送システムであって、
前記所定のオフセット時間は、前記映像データの伝送に要する時間よりも長い時間である
ことを特徴とする映像データ伝送システム。
【請求項１０】
請求項７に記載の映像データ伝送システムであって、
前記パケット送信部から伝送される前記パケットは、ＩＥＥＥ１３９４−１９９５に準拠したパケットであることを特徴とする映像データ伝送システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−５１２３（Ｐ２００８−５１２３Ａ）
【公開日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願番号】特願２００６−１７１４２１（Ｐ２００６−１７１４２１）
【出願日】平成１８年６月２１日（２００６．６．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願日】平成１８年６月２１日（２００６．６．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]