映像処理方法、映像処理回路、液晶表示装置および電子機器
【課題】横電界の影響による表示品位の低下を抑える。
【解決手段】映像処理回路３０は、ノーマリーブラックモードにおいて、映像信号Ｖid-i
nで指定される階調レベルに対応する液晶素子の印加電圧が第１電圧を下回る暗画素と、
第２電圧以上である明画素との境界の一部であって、液晶分子のチルト方位で定まるリス
ク境界を、前フレームから現フレームにかけて変化した境界から検出し、検出したリスク
境界に接する暗画素および明画素の少なくとも一方の画素について、現フレームから後続
するｋフレーム（ｋは自然数）までの複数フレームのうち、リスク境界に接するフレーム
の当該画素に対応する液晶素子への印加電圧を指定する映像信号を、当該暗画素および明
画素間で生じる横電界を低減させるように補正する。
【解決手段】映像処理回路３０は、ノーマリーブラックモードにおいて、映像信号Ｖid-i
nで指定される階調レベルに対応する液晶素子の印加電圧が第１電圧を下回る暗画素と、
第２電圧以上である明画素との境界の一部であって、液晶分子のチルト方位で定まるリス
ク境界を、前フレームから現フレームにかけて変化した境界から検出し、検出したリスク
境界に接する暗画素および明画素の少なくとも一方の画素について、現フレームから後続
するｋフレーム（ｋは自然数）までの複数フレームのうち、リスク境界に接するフレーム
の当該画素に対応する液晶素子への印加電圧を指定する映像信号を、当該暗画素および明
画素間で生じる横電界を低減させるように補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。
詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し
、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコ
モン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、
階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、こ
れにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作
用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すな
わち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということ
ができる。
【０００３】
ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣
接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が
生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式
や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶
に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発
生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開
口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参
照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが
発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照
）などが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４９６５号公報（図１）
【特許文献２】特開２００９−６９６０８号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では
、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用す
ることができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術
では、表示する画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を
解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る映像処理回路にあっては、画素毎に液晶素子
の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶
素子の印加電圧をそれぞれ規定する映像処理方法であって、入力された映像信号において
前記印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい
第２電圧以上である第２画素との境界のうち、現フレームより１つ前のフレームから現フ
レームにかけて変化する境界を検出する第１境界検出ステップと、入力された映像信号で
指定される前記第１画素と前記第２画素との境界の一部であって、前記液晶のチルト方位
で定まるリスク境界を、現フレームから後続するｋフレーム（ｋは自然数）までの複数フ
レームについてそれぞれ検出する第２境界検出ステップと、前記第１境界検出ステップで
検出された境界のうち、前記第２境界検出ステップで現フレームの映像信号から検出され
たリスク境界に接する前記第１及び第２画素の少なくとも一方の画素について、前記複数
フレームのうち、前記第２境界検出ステップで検出されたリスク境界に接するフレームの
当該画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第１及び第２画素
で生じる横電界を低減させるように補正する補正ステップとを有することを特徴とする。
本発明によれば、液晶パネルの構造を変更する必要がないので、開口率の低下を招くこと
もないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能で
ある。さらに、一つ前のフレームから現フレームにかけて変化のあったリスク境界に接す
る画素のうち、第１画素および第２画素の少なくとも一方の画素に対応する液晶素子への
印加電圧を、映像信号で指定される階調レベルに対応する値から横電界を低減させる電圧
に補正するので、表示する画像の明るさが設定値に制限されてしまうこともない。さらに
、本発明では、現フレームから後続するｋフレームまでの複数フレームの映像信号におい
てリスク境界に接する画素について、横電界を低減させるように印加電圧を補正するから
、２倍速、４倍速、…というように、液晶パネルの駆動がより高速化になるなどして、液
晶の応答時間に対して液晶パネルの表示を更新する非時間間隔が短くなった場合であって
も、リバースチルトドメインを低減する効果を奏する。
【０００７】
本発明において、前記液晶の応答時間をＴとし、当該液晶素子を有する液晶パネルの表
示を更新する時間間隔をＳとした場合、Ｔ≦Ｓ×ｋの関係を満たすことが好ましい。本発
明によれば、リバースチルトドメインを低減する効果を奏するとともに、入力された映像
信号の変化を抑えることができる。
【０００８】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第１画素に対応する液晶素子への
印加電圧が、前記第１電圧よりも低い第３電圧を下回る場合、当該印加電圧を前記第３電
圧以上とするよう補正するようにしてもよい。本発明によれば、リスク境界に接する画素
のうち、第１画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベル
に対応するものから、第３電圧以上に補正するので、表示される画像の明るさが設定値に
制限されてしまうことがない。
【０００９】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第１画素から、当該リスク境界の
反対側へ連続する２以上の予め定められた数の前記第１画素のうち、前記印加電圧が前記
第１電圧よりも低い第３電圧を下回るものを、前記第３電圧以上とするよう補正するよう
にしてもよい。本発明によれば、映像信号の補正による印加電圧の変化を目立たなくする
ことができる。また、液晶分子が不安定な状態が次の更新（書換）でも継続してしまうこ
とを抑えることが可能となる。
【００１０】
本発明において、前記補正ステップにおいて、前記補正ステップにおいて、前記リスク
境界に接するフレームの映像信号から検出された当該リスク境界に接する前記第２画素に
対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下回る第４電圧
とするよう補正するようにしてもよい。本発明によれば、境界に接する画素のうち、第２
画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対応する値
から、第２電圧を下回るように補正するので、表示される画像の明るさが設定値に制限さ
れてしまうこともない。
【００１１】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第２画素から、当該リスク境界の
反対側へ連続する２以上の予め定められた数の前記第２画素に対応する液晶素子への印加
電圧を、前記第１電圧を上回り前記第２電圧を下回る第４電圧とするよう補正するように
してもよい。本発明によれば、映像信号の補正による印加電圧の変化を目立たなくするこ
とができる。
【００１２】
本発明において、前記補正ステップにおいて、前記第１境界検出ステップで検出された
境界のうち、１画素分だけ移動したリスク境界に接する画素を、前記横電界を低減させる
ための補正の対象とすることが好ましい。本発明によれば、リバースチルトドメインの影
響を受けやすく、尾引き現象が目立つ箇所に絞って補正するから、入力された映像信号の
変化を抑えることができる。
【００１３】
なお、本発明は、映像処理方法のほか、映像処理回路、液晶表示装置および当該液晶表
示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同映像処理回路の動き検出部および補正部の構成を示す図。
【図５】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図６】同液晶パネルにおける表示動作を示す図。
【図７】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図８】同液晶パネルにおける画像の動きを説明するための図。
【図９】同液晶パネルにおいて発生するリバースチルトの説明図。
【図１０】同液晶パネルにおける画像の動きを説明するための図。
【図１１】同液晶パネルにおいて発生するリバースチルトの説明図。
【図１２】同映像処理回路における動き検出の手順を示す図。
【図１３】同映像処理回路におけるリスク境界の検出手順を示す図。
【図１４】同映像処理回路における補正処理を示す図。
【図１５】同映像処理回路における補正処理を示す図。
【図１６】同映像処理回路における補正処理を示す図。
【図１７】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１８】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１９】本発明の第２実施形態に係る映像処理回路における補正処理を示す図。
【図２０】同映像処理回路における補正処理を示す図。
【図２１】本発明の第３実施形態に係る映像処理回路の構成を示す図。
【図２２】同映像処理回路における補正処理を示す図。
【図２３】本発明の第４実施形態に係る映像処理回路における補正処理を示す図。
【図２４】同映像処理回路における補正処理を示す図。
【図２５】本発明の第５実施形態に係る映像処理回路の構成を示す図。
【図２６】同映像処理回路における補正処理を示す図。
【図２７】同映像処理回路における補正処理を示す図。
【図２８】本発明の第６実施形態に係る映像処理回路における補正処理を示す図。
【図２９】同映像処理回路における補正処理を示す図。
【図３０】本発明の第７実施形態に係る映像処理回路の構成を示す図。
【図３１】同映像処理回路の補正部の構成を示す図。
【図３２】同液晶パネルにおいてＴＮ方式としたときの初期配向の説明図。
【図３３】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３４】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３５】液晶表示装置を適用したプロジェクターを示す図。
【図３６】横電界の影響による表示上の不具合等を示す図。
【発明を実施するための形態】
【００１５】
＜第１実施形態＞
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブ
ロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線
駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖ
id-inが上位装置から同期信号Ｓynｃに同期して供給される。映像信号Ｖid-inは、液晶パ
ネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期
信号Ｓynｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも
図示省略）に従った走査の順番で供給される。本実施形態では、映像信号Ｖid-inが供給
される周波数が６０Ｈｚであり、その逆数である周期１６．６７ミリ秒で１コマの画像を
示す映像信号Ｖid-inが供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印
加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差
し支えない。
【００１６】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０
は、各種の制御信号を生成して、同期信号Ｓynｃに同期して各部を制御する。映像処理回
路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナロ
グのデータ信号Ｖxを出力する。
【００１７】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂ
とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動さ
れる液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂと
の対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一
方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに
電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、
２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１
４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という
呼び方をする場合がある。
【００１８】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに
対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との
組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極
はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、
対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極
１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって
電圧ＬＣｃomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に
設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８について
は、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００１９】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対
応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が
配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実
際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が
設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５
に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦ
Ｔ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査
線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供
給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加され
る。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印
加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応
じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれ
ば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に
透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域
が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無
印加時において黒状態となるノーマリーブラックモードとする。
【００２０】
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、
２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する
。詳細には、走査線駆動回路１３０は、図６（ａ）に示すように、走査線１１２をフレー
ムにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択
した走査線への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外の走査線への走査信
号を非選択電圧ＶＬ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を液
晶パネル１００に表示させるのに要する期間をいう。本実施形態では、同期信号Ｓynｃに
より制御される垂直走査信号の周波数が１２０Ｈｚであり、１フレーム期間はその逆数で
ある８．３３ミリ秒である。より具体的には、本実施形態では、上位装置から６０Ｈｚの
供給速度で供給される映像信号Ｖid-inに基づいて、液晶表示装置１が１２０Ｈｚの駆動
速度で液晶パネル１００を駆動して、映像信号Ｖid-inが示す１コマの画像を２回繰り返
し表示することにより、いわゆる倍速駆動を実現する。かかる倍速駆動により、例えば画
像の残像感を減らすことができる、という効果を奏する。
【００２１】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査
制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信
号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記し
ない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、
コモン電極１０８の電圧ＬＣｃomと画素電極１１８との電位差であり、他の電圧と区別す
るためである。
【００２２】
さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであ
れば、例えば図５（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０
を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レ
ベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素
子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定する
だけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
【００２３】
リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図３
６に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する
黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁
部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメイ
ンの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００が、白画素を背景とした黒画素の領域がフレーム毎に２画素以
上ずつ移動するとき、液晶１０５の応答時間が表示画面が更新される時間間隔（１フレー
ム期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい
）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒
画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれない
が、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので
、視覚的に目立たない、と考えられるからである。
なお、図３６において見方を変えると、黒画素を背景として白画素が連続する白パター
ンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動き
の先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生
によって白画素にならない、ということもできる。
また、図３６においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出し
ている。
【００２４】
リバースチルトドメインに起因する表示上のこの不具合は、液晶素子１２０において挟
持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後
、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている
。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大き
くなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベル
に近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である
。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベル
の電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２
０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液
晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリー
ブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする
。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）
を「ｂ」とする。
【００２５】
液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲ＡにおいてＶ
c1を下回るときである。液晶素子の印加電圧がＶc1を下回るときは、その印加電圧による
縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わず
かな外的要因によって乱れやすい。また、その後、印加電圧がＶc1以上になったときに、
その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいためで
ある。逆にいえば、印加電圧がＶc1以上であれば、液晶分子が印加電圧に応じて傾斜し始
める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということ
ができる。このため、電圧Ｖc1は、透過率で規定した閾値Ｖth1よりも低い関係にある。
【００２６】
このように考えた場合、変化前において液晶分子が不安定な状態にあった画素は、画像
の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、
リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分
子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバース
チルトドメインが発生する場合と発生しない場合とがある。
そこで次に、これらの場合をそれぞれ検討する。
【００２７】
図７（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２
の画素を示す図であり、図７（ｂ）は、液晶パネル１００を、図７（ａ）におけるｐ−ｑ
線を含む垂直面で破断したときの簡易断面図である。
図７に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電
位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位
角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメイ
ンは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電
極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。
このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基
板１００ａ）の側を基準にして規定する。
【００２８】
詳細には、チルト角θaとは、図７（ｂ）に示すように、基板法線Ｓvを基準にして、液
晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の
他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂
直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を
含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の
側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）か
ら、液晶分子の長軸の一端を始点として他端に向かう方向（図７（ａ）では右上方向）ま
でを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側
の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端
に向かう方向（図７（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにす
る。
【００２９】
このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図８
（ａ）に示すように、破線で囲まれた２×２の４画素に着目する。図８（ａ）では、白レ
ベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなるパタ
ーンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。なお、以下の説明
において、ｎフレームからｔフレーム（ｔは自然数）前のフレームを「ｎ−ｔフレーム」
と表し、ｎフレームからｔフレーム後のフレームを「ｎ＋ｔフレーム」と表す。
図９（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素
の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化するときを想定する
。上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０
８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変
化する左下の画素では、図９（ｂ）のように、液晶分子が実線で示される状態から破線で
示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。
【００３０】
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、白画素の画素電極１１８（Ｗt）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｗt）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であった
め、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電
圧が画素電極１１８（Ｗt）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｂk）からの横電界の方が強い。従って、白になろうとしている画素では、図９（
ｂ）に示すように、黒画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよ
うとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界に応じて破線のように基板水
平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化す
べき画素においてリバースチルトが発生する領域は、図９（ｃ）に示すように、白に変化
すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する
形で広範囲に拡がる。
このように、図９から、白に変化しようとする着目画素の周辺が黒画素であった場合、
その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素で
は、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができ
る。
なお、図９（ａ）に示されるパターンの変化は、図８（ａ）に示した例のみならず、黒
画素からなるパターンが、図８（ｂ）に示すように右方向にフレーム毎に１画素ずつ移動
する場合や、図８（ｃ）に示すように上方向にフレーム毎に１画素ずつ移動する場合など
でも発生する。また、図３６の説明において見方を変えた場合のように、黒画素からなる
領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向
に、１画素ずつ移動する場合にも発生する。
【００３１】
次に、液晶パネル１００において、図１０（ａ）に示すように、白画素からなる領域を
背景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場合に
、破線で囲まれた２×２の４画素に着目する。
すなわち、図１１（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素が
すべて黒画素の状態から、ｎフレームにおいて、右上の１画素だけが白画素に変化すると
きを想定する。
この変化後においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（
Ｗt）との間隙では、画素電極１１８（Ｗt）とコモン電極１０８との間隙の縦電界よりも
強い横電界が発生する。この横電界によって、図１１（ｂ）に示すように、黒画素におい
て白画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の液晶
分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画
素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほとんど
与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域
は、図１１（ｃ）に示すように、図９（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１１（ｂ）において破線で
示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発
生しないことになる。
なお、図１１（ａ）に示されるパターンの変化は、図１０（ａ）に示した例のみならず
、黒画素からなるパターンが、図１０（ｂ）に示すように左方向にフレーム毎に１画素ず
つ移動する場合や、図１０（ｃ）に示すように下方向にフレーム毎に１画素ずつ移動する
場合などでも発生する。また、図３６の説明において見方を変えた場合のように、黒画素
からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向また
は下方向に、１画素ずつ移動する場合にも発生する。
【００３２】
図７から図１１までの説明から、想定しているＶＡ方式（ノーマリーブラックモード）
の液晶において、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフ
レームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる
。すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が
低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であっ
て、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に
位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界
が、前フレームから１画素分だけ移動しているときには、より一層リバースチルトドメイ
ンの影響を受けやすくなると考えられる。
【００３３】
ところで、図８では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎ
フレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）
フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわた
って同様な動きを伴うのが通例である。このため、図８（ａ）〜（ｃ）に示すように、（
ｎ−１）フレームで液晶分子が不安定な状態であった暗画素（白丸点が付された画素）で
は、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合
が多いと考えられる。
【００３４】
このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖid-inで示される画像にお
いて暗画素と明画素とが隣接し、且つ、その暗画素が、その明画素に対して右上側、右側
または上側に位置する場合、その暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような電圧を印加する。そうすれば、画像パターンの動きによりｎフレー
ムにおいて要件（１）および要件（２）を満たすことになっても、要件（３）を満たすこ
とはないので、ｎフレームにおいてリバースチルトドメインは発生しない、ということに
なる。
これを前提として、ｎフレームから（ｎ＋１）フレームにかけて考察する。ｎフレーム
において、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合で
あって、当該暗画素が、当該明画素に対して右上側、右側または上側に位置する場合は、
その暗画素に相当する液晶素子の液晶分子が不安定な状態にならないような措置を施して
やる。そうすれば、画像パターンが１画素分移動した結果、（ｎ＋１）フレームにおいて
要件（１）および要件（２）を満たすことになっても、要件（３）を満たすことはない。
このため、ｎフレームからみて、将来となる（ｎ＋１）フレームにおいてリバースチルト
ドメインの発生を未然に抑えることができる、ということになる。
【００３５】
次に、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明画素
とが隣接する場合であって、当該暗画素が当該明画素に対して上記位置関係にある場合に
、当該暗画素において液晶分子が不安定な状態にならないようにするには、どうすればよ
いのか、という点について検討する。上述したように、液晶分子が不安定な状態にあると
きとは、液晶素子の印加電圧がＶc1（第３電圧）を下回るときである。このため、上記位
置関係を満たす暗画素につき、映像信号Ｖid-inで指定される液晶素子の印加電圧がＶc1
を下回るのであれば、これを強制的に、Ｖc1以上の電圧に補正して印加すればよいことに
なる。
では、補正する電圧としては、どのような値が好ましいのか、という点を検討する。映
像信号Ｖid-inで指定される印加電圧がＶc1を下回る場合に、Ｖc1以上の電圧に補正して
液晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルト
ドメインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好まし
い。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつ
れて、透過率が高くなる。もともとの映像信号Ｖid-inで指定される階調レベルは、暗画
素すなわち低い方の透過率であるため、補正電圧を高くすることは、映像信号Ｖid-inに
基づかない画像が表示されることにつながる。
一方、Ｖc1以上に補正した電圧を液晶素子に印加したときに、その補正による透過率の
変化が知覚されないようにする、という点を優先すれば、下限である電圧Ｖc1が好ましい
、ということになる。このように補正電圧として、どのような値とすべきかについては、
何を優先させるのかによって決定すべきである。本実施形態では、補正電圧としてＶc1を
採用するが、それよりも高い電圧であっても構わない。
なお、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対し
て垂直方向に最も近い状態になるが、電圧Ｖc1は、液晶分子に初期傾斜角を与える程度の
電圧であり、この電圧の印加から液晶分子が傾斜し始める。液晶分子が安定状態となる電
圧Ｖc1は、一般的には、液晶パネルにおける様々なパラメータが絡んで一概には決まらな
い。ただし、本実施形態のように、画素電極１１８とコモン電極１０８との間隙（セルギ
ャップ）よりも、画素電極１１８同士の間隙が狭い、という液晶パネルにあっては、おお
よそ１．５ボルトとなる。したがって、補正電圧としては、１．５ボルトが下限となるの
で、この電圧以上であればよい、ということになる。逆にいえば、液晶素子の印加電圧が
１．５ボルトを下回るのであれば、液晶分子が不安定な状態となる。
【００３６】
ところで、動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームの画像
において、リスク境界に接する画素であっても、現フレームよりも１つ前のフレーム（以
下、「前フレーム」という。）を含めた動きを考えると、映像信号を補正する必要がある
ときと、補正する必要がないときとがある。本発明は、現フレームの映像信号の補正に際
し、前フレームの状態を考慮してリバースチルトドメインの発生を抑制するものである。
このような考えに基づいて映像信号Ｖid-inを処理して、液晶パネル１００でリバース
チルトドメインの発生を未然に防ぐための回路が、図３に示す構成の映像処理回路３０で
ある。映像処理回路３０は、入力映像信号を補正し、補正した映像信号に基づいて液晶素
子１２０の印加電圧をそれぞれ規定するためのものである。なお、以下では、ｎフレーム
が現フレームであり、（ｎ−１）フレームが前フレームであると想定して説明する。
【００３７】
次に、映像処理回路３０の詳細について図３を参照して説明する。
図３に示すように、映像処理回路３０は、遅延回路３０２、リスク境界検出部３０４、
遅延回路３０６、動き検出部３０８、遅延回路３１０、ＯＲ回路３１２、補正部３１４、
およびＤ（Digital）／Ａ（Analog）変換器３１６を備える。
なお、遅延回路３０２，３０６，３１０の遅延タイミング、リスク境界検出部３０４や
動き検出部３０８における映像信号Ｖid-inの蓄積等は、走査制御回路２０によって制御
される。
【００３８】
遅延回路３０２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラ
ッチ回路などにより構成され、上位装置から供給される入力映像信号である映像信号Ｖid
-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして補正部３１４に出力
するものである。
【００３９】
リスク境界検出部３０４は、入力されたｎフレームの映像信号Ｖid-inで指定される暗
画素と明画素との境界の一部であって、液晶１０５のチルト方位で定まるリスク境界を検
出する。具体的には、リスク境界検出部３０４は、１コマの画像を示す映像信号Ｖid-in
で示される画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが垂直
または水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部３０
４は、暗画素と明画素との境界の一部分であって、暗画素が上側に位置し明画素が下側に
位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、これ
をリスク境界として検出する。以上のリスク境界検出部３０４は、リスク境界の位置を示
す境界情報rsk_edgeをフレーム毎に出力する（第２境界検出ステップ）。すなわち、リス
ク境界検出部３０４は第２境界検出部として機能する。
【００４０】
遅延回路３０６は、ＦＩＦＯメモリーや多段のラッチ回路などにより構成され、上位装
置から供給される映像信号Ｖid-inを蓄積して、１フレーム期間だけ遅延させて映像信号
を動き検出部３０８に出力するものである。
【００４１】
動き検出部３０８は、ｎフレームおよび（ｎ−１）フレームの映像信号Ｖid-inを取得
し、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する境界のうち、（ｎ−
１）フレームからびｎフレームにかけて変化した境界（以下、「適用境界」という。）が
あるか否かを判別する。適用境界は、各画素間において、（ｎ−１）フレームでは存在せ
ず、かつ、ｎフレームにおいて存在する境界と換言される。動き検出部３０８は、適用境
界があると判別したときに、その適用境界を検出してその位置を示す境界情報を出力する
（第１境界検出ステップ）。すなわち、動き検出部３０８は第１境界検出部として機能す
る。
なお、動き検出部３０８は、ある程度（少なくとも３行以上）の映像信号を蓄積してか
らでないと、表示すべき画像における垂直または水平方向にわたって境界を検出すること
ができない。このため、映像信号Ｖid-dの供給タイミングを調整する意味で、映像信号Ｖ
id-inを遅延させる遅延回路３０２が設けられている。
【００４２】
動き検出部３０８のより詳細な構成について図４（ａ）を参照して説明する。
動き検出部３０８は、本実施形態においては、現フレーム検出部３０８２、前フレーム
検出部３０８４および適用境界決定部３０８６を備える。
現フレーム検出部３０８２は、現フレーム（ｎフレーム）の映像信号Ｖid-inで示され
る画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分
があるか否かを判別する。そして、現フレーム検出部３０８２は、隣接する部分があると
判別したときに、その隣接部分を境界として検出して、境界情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明
画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば
階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図５
（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある
画素とが隣接する部分については、境界として扱わない。
前フレーム検出部３０８４は、遅延回路３０６から供給される前フレーム（（ｎ−１）
フレーム）の映像信号Ｖid-inで示される画像を解析して、階調範囲ａにある画素と階調
範囲ｂにある画素とが隣接する部分を境界として検出する。ここで、前フレーム検出部３
０８４が検出する境界についての定義は、現フレーム検出部３０８２についてのそれと同
じである。
適用境界決定部３０８６は、現フレーム検出部３０８２によって検出された現フレーム
画像の境界のうち、前フレーム検出部３０８４によって検出された前フレーム画像の境界
と同じ部分を除外したものを、適用境界として決定するものである。適用境界決定部３０
８６は、適用境界の位置を示す境界情報を出力する。
【００４３】
遅延回路３１０は、ＦＩＦＯメモリーや多段のラッチ回路などにより構成され、上位装
置から供給される映像信号Ｖid-inを蓄積して所定時間経過後に読み出して映像信号をＯ
Ｒ回路３１２に出力するものである。ここでは、遅延回路３１０は、１フレーム期間だけ
遅延させて境界情報を出力する。このような遅延回路３１０は、所定時間前に映像信号Ｖ
id-inで示される画像に動きがあったことを示す情報を履歴として記憶する履歴記憶部と
して機能する。遅延回路３１０は、遅延させた境界情報を、（ｎ−１）フレームからｎフ
レームにかけて変化した境界があったことを示す履歴情報として出力する。
【００４４】
ＯＲ回路３１２は、動き検出部３０８から供給されるｎフレームの境界情報と、遅延回
路３１０から供給される（ｎ−１）フレームとの境界情報とを加算して、境界情報mov_ed
geとして補正部３１４に出力する。すなわち、ＯＲ回路３１２は、ｎフレームおよび（ｎ
−１）フレームの少なくとも一方で適用境界であった位置を示す境界情報mov_edgeを出力
するものである。
【００４５】
補正部３１４は、遅延回路３０２から出力されたｎフレームの映像信号Ｖid-dにおいて
、動き検出部３０８により検出された適用境界のうち、リスク境界検出部３０４により検
出されたリスク境界に接する暗画素および明画素の少なくとも一方の画素の映像信号Ｖid
-dを、当該暗画素および明画素の間で生じる横電界を低減させるように補正する（補正ス
テップ）。より具体的には、補正部３１４は、ｎフレームの映像信号Ｖid-dで適用境界に
該当するリスク境界に接する暗画素について、その暗画素に指定される階調レベルがｃ1
よりも暗いレベルである場合に、映像信号Ｖid-dを階調レベルｃ1の映像信号に補正して
、映像信号Ｖid-outとして出力する。更に、補正部３１４は、ｎフレームで補正条件を満
たす暗画素について、ｎフレームに後続するｋフレーム（ｋは自然数）までの複数フレー
ム（つまり、ｎフレームから（ｎ＋ｋ）フレーム）のうち、リスク境界検出部３０４で検
出されたリスク境界に接するフレームの当該暗画素の映像信号Ｖid-dを、階調レベルｃ1
の映像信号に補正する。一方で、補正部３１４は、それ以外の画素については映像信号Ｖ
id-dを補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
なお、本実施形態では、ｋ＝１であり、補正部３１４は、ＯＲ回路３１２の出力結果に
基づき、ｎフレームで補正条件を満たす画素を、（ｎ＋１）フレームでも補正することが
ある。ｋ＝１とする根拠については後述する。
【００４６】
次に、補正部３１４のより詳細な構成について図４（ｂ）を参照して説明する。
補正部３１４は、本実施形態においては、判別部３１４２および置換部３１４４を備え
る。
判別部３１４２は、遅延回路３０２から出力されるｎフレーム映像信号Ｖid-dで示され
る画素が補正条件を満たしているか否かを判別する。判別部３１４２は、その判別結果が
「Ｙｅｓ」である場合に出力信号のフラグＱを例えば“１”とし、その判別結果が「Ｎｏ
」であれば“０”として出力する。具体的には、判別部３１４２は、ｎフレームの映像信
号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素であり、（II）ＯＲ回
路３１２から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III
）リスク境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示
した場合に、着目した画素が補正条件を満たすと判別する。ところで、上述した映像処理
回路３０に関する説明において、「ｎフレーム」を「（ｎ＋１）フレーム」に置き換え、
「（ｎ−１）フレーム」を「ｎフレーム」に置き換えると分かるように、（II）に関する
条件は、ｎフレームで補正条件を満たす画素が、（ｎ＋１）フレームで（Ｉ），（III）
に関する条件を満たす場合には、判別部３１４２が（ｎ＋１）フレームでも当該画素が補
正条件を満たすと判別することを意味するものである。
【００４７】
置換部３１４４は、判別部３１４２から供給されるフラグＱが“１”である場合に、映
像信号Ｖid-dで示される暗画素に指定される階調レベルがｃ1よりも暗いレベルであると
きには、その階調レベルをｃ1に置換した上で、映像信号Ｖid-outとして出力する。
一方、置換部３１４４は、映像信号Ｖid-dで示される画素がリスク境界に接する暗画素
でない場合には、フラグＱが“０”となるので、階調レベルをｃ1に置換しないし、フラ
グＱが“１”の場合でも、階調レベルがｃ1以上の明るいレベルを指定している場合には
、階調レベルをｃ1に置換せずに、映像信号Ｖid-dを映像信号Ｖid-outとして出力する。
【００４８】
Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ
信号Ｖxに変換する。なお、本実施形態では、データ信号Ｖxの極性は、液晶パネル１００
で１コマ分の書き替えられる毎に（フレーム単位で）切り替えられる。
【００４９】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-i
nが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ
列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信
号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa
）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３１６によって、図６（
ｂ）で示すように正極性または負極性のデータ信号Ｖxに変換される。ここでは例えば正
極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によっ
て１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制
御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御
する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、
データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介し
て画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それ
ぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
【００５０】
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって
処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって
正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回
路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリン
グされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に
印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-o
utで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子
に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖ
id-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ
信号に変換される以外、同様な書込動作が実行される。
【００５１】
図６（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行
ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図であ
る。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正
極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベル
に応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧
Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒
に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)か
ら黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だ
け偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb
(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図６（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０
に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、
図６（ｂ）におけるデータ信号の電圧の縦スケールは、図６（ａ）における走査信号等の
電圧波形と比較して拡大してある。
【００５２】
映像処理回路３０による補正処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調
範囲ｂにある明画素を背景に右方向に移動（ここでは、低速のスクロール移動を想定する
。）する場合、前フレーム検出部３０８４により検出される前フレーム（（ｎ−１）フレ
ーム）の画像の境界と、現フレーム検出部３０８２により検出された現（ｎフレーム）の
画像の境界とは、それぞれ図１２（３）に示されるとおりである。
したがって、動き検出部３０８によって決定される適用境界は、図１３（４）で示され
るとおりである。一方で、リスク境界検出部３０４によりｎフレームの映像信号Ｖid-in
から検出されるリスク境界は、図１３（５）で示されるとおりである。よって、図１３（
６）で示されるように、動き検出部３０８で検出された適用境界のうち、暗画素が上側に
位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部
分とであるリスク境界に相当する部分に隣接する暗画素が、ｎフレームの映像信号Ｖid-d
で本実施形態の補正条件を満たす画素である。
【００５３】
補正部３１４は、補正条件を満たす暗画素に対して、図１４（ａ）に示すように、ｎフ
レームの映像信号Ｖid-dを階調レベルｃ1の映像信号Ｖid-outに補正する。このため、映
像信号Ｖid-inで示される画像が、黒画素からなる領域が右上方向、右方向または上方向
のいずれかに移動することによって、黒画素から白画素に変化する部分が存在しても、液
晶パネル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、
階調レベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定した状態を経
た後に、白画素に変化する。
なお、図１４（ａ）において、※１で示される暗画素は、左下の一角において縦横に連
続するリスク境界が位置しているので、リスク境界に接しているということになり、補正
部３１４において階調レベルｃ1よりも暗いレベルが指定されているか否かの判断対象と
なる。これは、※１で示される暗画素に対し、左下に位置する明画素に相当するパターン
が右斜め上方向に１画素移動したときに対処するためである。これに対して、※２で示さ
れる暗画素は、その一角において横のみ（縦のみの場合も同様）に断裂したリスク境界が
位置し、縦横で連続したリスク境界が位置していないので、補正部３１４において階調レ
ベルの判断対象とはならない。なお、この考え方は、チルト方位角θｂに関係なく採用す
ることができる。よって、以下ではその説明を省略する。
【００５４】
ところで、補正部３１４は、（ｎ−１）フレームからｎフレームにかけての映像信号Ｖ
id-inで画像の動きを検出した場合に、ｎフレームで補正条件を満たす暗画素について、
それに後続するｋ個のフレームの映像信号Ｖid-inでもリスク境界に接するときには、当
該フレームでも当該暗画素を補正対象とする。よって、補正部３１４は、ｎフレームから
（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパタ
ーンが静止しているときであっても、図１５（１）に示すように、（ｎ＋１）フレームの
映像信号Ｖid-dについて、図１４（ａ）と同様にして補正条件を満たす暗画素を階調レベ
ルｃ1の映像信号Ｖid-outに補正する。一方で、（ｎ＋１）フレームから（ｎ＋２）フレ
ーム、また、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変化せず、上述
した階調範囲ａの暗画素からなるパターンが静止している場合には、図１５（２），（３
）に示すように、補正部３１４は、（ｎ＋２）フレームおよび（ｎ＋３）フレームの映像
信号Ｖid-dを補正しないで、そのまま映像信号Ｖid-outとして出力する。このように、本
実施形態では、画像の動きがあったときから連続する２フレームにわたって、補正部３１
４はリバースチルトドメインを抑制するための補正を行う。
このような構成とするのは以下の理由に基づく。
【００５５】
リバースチルト状態を緩和することは、チルト角方向が異なる液晶分子の垂直配向を本
来の垂直配向に戻すことを意味するから、液晶１０５の応答時間とこの緩和に要する時間
（緩和時間）には相関があると考えられる。リバースチルトの形成強度により、チルト角
方向の異なり具合は様々に変わりうるものであるが、少なくとも黒への応答が最も遅くな
る、白から黒に遷移するときの液晶１０５の応答時間を満足するだけ、横電界を低減させ
るための補正をすれば、リバースチルトは確実に緩和される、と発明者らは考えた。よっ
て、液晶パネル１００の液晶１０５の水平配向から垂直配向の応答時間を満たすように、
横電界を低減させるための補正をするよう、補正部３１４は複数フレームにわたって映像
信号Ｖid-dを補正する。液晶１０５の応答時間をＴ（ここでは、水平配向から垂直配向の
応答時間を想定する。）とした場合、Ｔ以上の期間だけ横電界を抑えるための補正を行う
ことが好ましいわけであるが、液晶素子１２０を有する液晶パネル１００の表示を更新す
る時間間隔（１フレーム期間）をＳとした場合に、Ｓ＜Ｔであるときには、この応答時間
分だけ補正が行われないことになり、液晶１０５が緩和する前に隣接画素との間でリバー
スチルトが生じてしまうおそれがある。これに対し、本実施形態では、液晶１０５の応答
時間Ｔが１６．６ミリ秒であり、液晶パネル１００の表示を更新する時間間隔Ｓが８．３
３ミリ秒である構成で、画像の動きがあったときから２フレームにわたって、横電界を低
減させるための補正を行う。この場合、Ｓ×ｋ＝８．３３ミリ秒×２＝１６．６６ミリ秒
となり、Ｔ＝Ｓ×ｋの関係を満たしているといえる。すなわち、Ｔ≦Ｓ×ｋの関係を満た
すように、（ｋ＋１）フレームにわたって補正部３１４が横電界を低減させるための補正
をすれば、液晶１０５の応答時間分だけ補正が行われることになり、リバースチルトドメ
インを抑制する効果を十分に奏することができるわけである。
【００５６】
例えば、横電界が強く発生するパターン（上述した階調範囲ａの暗画素からなるパター
ン）が上述のように、映像信号Ｖid-inが示す画像が２コマに１回スクロールする低速ス
クロールする場合、動いた直後の８．３ｍｓ（１２０Ｈｚ）も、補正がかからないと液晶
１０５の応答時間が１６．６ｍｓに対して不足し、この場合、リバースチルト状態を緩和
するための効果が十分に得られない。よって、フレーム期間（８．３ｍｓ）を遅延回路３
１０によって動きがあったことを示す履歴として持たせることで、計２フレームにわたっ
て補正を加えることができ、その結果、リバースチルトドメインを抑制する効果を十分に
奏することができる。
【００５７】
以上の理由から、補正部３１４は、図１５（１）に示すように、ｎフレームで補正対象
の画素を（ｎ＋１）フレームにおいても補正の対象としている。反対に、液晶１０５の応
答時間分だけ補正が施されれば十分であるという考えから、図１５（２）、（３）に示す
ように、補正部３１４は、（ｎ＋２）および（ｎ＋３）フレームについては映像信号Ｖid
-dを補正しない。これにより、リバースチルトドメインの抑制に係る映像の変化を抑える
ことができる。更に、図１６（４）に示すように、（ｎ＋４）フレームで再びパターンが
移動すると、補正部３１４は、（ｎ＋４）フレームおよびその次の（ｎ＋５）フレームの
映像信号Ｖid-dを補正する。反対に、液晶１０５の応答時間分だけ補正が施されれば十分
であるから、図１６（６）に示すように、補正部３１４は、（ｎ＋６）フレームの映像信
号Ｖid-dを補正しない。以降のフレームについても同様に考えることができる。
【００５８】
以上のように、映像処理回路３０は、画像に変化のあった現フレームから、後続するｋ
フレームまでの複数フレームの映像信号でリスク境界に接する画素について、横電界を低
減させるように映像信号を補正する。そのため、液晶パネル１００の駆動がより高速化に
なるなどして、液晶１０５の応答時間に対して液晶パネル１００の表示を更新する時間間
隔が短くなった場合であっても、リバースチルトドメインを低減する効果を奏する。
また、本実施形態では、映像信号が示す１コマの画像全体ではなく、画素同士における
境界およびリスク境界を検出するための処理だけで済むので、２コマ分以上の画像を解析
して動きを検出する構成と比較して、映像処理回路の大規模化や複雑化を抑えることが可
能である。さらには、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移
動に伴って連続的となることを防止することが可能となる。
また、本実施形態では、映像信号Ｖid-dで規定される画像のうち、映像信号が補正され
る画素は、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のうち、当該暗画素に対してチルト方位の下流側に位置する画素のみであ
る。このため、映像信号Ｖid-dに基づかない表示が発生する部分は、チルト方位角を考慮
しないで、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用
しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また
、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招くことも
ないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能であ
る。
【００５９】
＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例に
とって説明した。次に、チルト方位角θbが４５度以外の例について説明する。
まず、図１７（ａ）に示すようにチルト方位角θbが２２５度である例について説明す
る。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だ
け明画素に変化したとき、当該自己画素においてリバースチルトは、図１７（ｂ）に示す
ように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図７に示した
チルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリ
バースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修
正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に
位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明
画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側
または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３１４が、動き検出部３０８によって
検出された適用境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画
素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正す
るとよい。
チルト方位角θbが２２５度である場合、図１２（２）で示される画像が、補正条件を
満たすときには、図１４（ｃ）に示されるリスク境界に接している黒画素の階調レベルが
階調レベルｃ1に補正される。
この構成によれば、チルト方位角θbが２２５度である場合、映像信号Ｖid-inで規定さ
れる画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに１画
素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネ
ル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レ
ベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定した状態を経た後に
、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。
【００６０】
次に、図１８（ａ）に示すようにチルト方位角θbが９０度である例について説明する
。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ
明画素に変化したとき、当該自己画素においてリバースチルトは、図１８（ｂ）に示すよ
うに、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバース
チルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りに
おいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である
場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２
）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側
で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画
素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側また
は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態
とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３１４が、動き検出部３０８によって
検出された適用境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画
素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に
位置する部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが９０度である場合、図１２（２）で示される画像は、補正条件を満
たす場合、図１４（ｂ）に示されるリスク境界に接している黒画素の階調レベルが階調レ
ベルｃ1に補正される。
この構成によれば、チルト方位角θbが９０度である場合、映像信号Ｖid-inで規定され
る画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向
のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在
しても、液晶パネル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せ
ず、一旦、階調レベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定し
た状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えること
が可能となる。
【００６１】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。この実施形態でも、ノーマリーブラッ
クモードであることを前提として説明する。このことは、特に断りのない限り、以降の各
実施形態でも同じである。また、以下の説明において、第１実施形態と同じ構成について
は同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第１実施
形態では、映像処理回路３０は、補正条件を満たす暗画素のみについて階調レベルｃ1に
補正していたが、リスク境界に接する暗画素から、このリスク境界の反対側へ連続する２
以上の暗画素も階調レベルｃ1に補正する対象とする。
このように、本実施形態の映像処理回路３０が第１実施形態の構成と相違する部分は、
補正部３１４において補正対象とする暗画素の数が変更された点にある。
【００６２】
補正部３１４の判別部３１４２は、上述した第１実施形態と同様、ｎフレームの映像信
号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素であり、（II）ＯＲ回
路３１２から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III
）リスク境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示
し場合に、着目した画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関す
る条件は、上述した第１実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、この実施形態の判別部３１４２は、「Ｙｅｓ」と判別した場
合、（IV）適用境界に該当するリスク境界の反対方向へ連続する暗画素であって映像信号
Ｖid-dで示される画素の階調レベルが階調範囲ａに属し、そのリスク境界から当該画素ま
での距離が（Ｌ＋１）画素以内である暗画素を、補正条件を満たすものとして扱う。そし
て、判別部３１４２は、補正条件を満たす暗画素について、フラグＱの値を「１」として
出力する。本実施形態では、Ｌ＝１とする。また、判別部３１４２は、ｎフレームで（IV
）の補正条件を満たすと判別した暗画素について、ｎフレームから後続するｋフレームま
での複数フレームで（IV）に関する条件を満たす暗画素も、補正条件を満たしていると判
別する。
【００６３】
置換部３１４４は、フラグＱが「１」である場合に、暗画素に対して階調レベルｃ1よ
りも暗いレベルが指定されていたときには、この暗画素について階調レベルｃ1に置換す
る。
【００６４】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合に、θb＝４５度であるとき、補正条件を満たす画素は図１
９（ａ）に示されるとおりである。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素から、当該リス
ク境界の反対側へ連続する（Ｌ＋１）個の暗画素を補正対象とする。つまり、補正部３１
４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａ
の暗画素からなるパターンが静止する場合であっても、図２０（１）に示すように、（ｎ
＋１）フレームの映像信号Ｖid-dを、図１９（ａ）に示す内容と同様にして、階調レベル
ｃ1の映像信号Ｖid-outに補正する。その一方で、（ｎ＋１）フレームから（ｎ＋２）フ
レーム、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変化せず、上述した
階調範囲ａの暗画素からなるパターンが静止している場合は、図２０（２），（３）に示
すように、補正部３１４は、映像信号Ｖid-dを補正しないで、そのまま映像信号Ｖid-out
として出力する。（ｎ＋４）フレーム以降の考え方は、上述した第１実施形態と同じであ
る。
【００６５】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図１９（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図１９（ｃ）に
示されるとおりである。
本実施形態によれば、映像信号の補正による印加電圧の変化を目立たなくすることがで
きる。また、この実施形態の構成によれば、上記以外にも第１実施形態と同等の効果を奏
する。
【００６６】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
この実施形態では、第１実施形態の構成において、補正条件を満たす暗画素に代えて、
補正条件を満たす明画素の映像信号を補正する。この実施形態では、暗画素についての補
正は行わない。よって、この実施形態では、上述した「（３）ｎフレームにおいて当該明
画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状
態」を抑制するために暗画素の階調レベルを上げる代わりに、「（１）ｎフレームに着目
したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電
圧が高い状態の画素とが隣接して、横電界が強くなる」という要件に着目して、横電界を
抑制する。すなわち、映像処理回路３０は、リスク境界に接する明画素に対応する液晶素
子１２０への印加電圧を低くするよう補正することにより、リスク境界を挟んで隣接する
明画素および暗画素間に生じる横電界を抑制する。
【００６７】
判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示
される画素が明画素であり、（II）ＯＲ回路３１２から出力される境界情報mov_edgeが適
用境界であることを示すとともに、（III）リスク境界検出部３０４から出力される境界
情報rsk_edgeがリスク境界であることを示した場合に、着目した画素が補正条件を満たす
と判別する。なお、「ｎフレーム」を「（ｎ＋１）フレーム」に置き換え、「（ｎ−１）
フレーム」を「ｎフレーム」に置き換えると分かるように、（II）に関する条件は、ｎフ
レームで補正条件を満たす画素が、（ｎ＋１）フレームで（Ｉ），（III）に関する条件
を満たす場合には、判別部３１４２が（ｎ＋１）フレームでも当該画素が補正条件を満た
すと判別することを意味するものである。この考え方は、上述した第１実施形態と同じで
ある。判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信
号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」で
あれば「０」として出力する。
置換部３１４４は、判別部３１４２から供給されるフラグＱが“１”である場合に、フ
ラグＱが「１」であるときの明画素に対して、映像信号Ｖid-dで指定される明画素の階調
レベルｃ2の映像信号に置換して、映像信号Ｖid-outとして出力するものである。階調レ
ベルｃ2は、液晶素子１２０への印加電圧Ｖc2（第４電圧）に対応し、閾値Ｖth2を下回り
、且つ閾値Ｖth1以上を上回るいずれかの印加電圧により得られる。ただし、この印加電
圧Ｖc2は、補正を施さない場合の明度から１０％以内の変化で収まることが好ましい。
なお、置換部３１４４は、判別部３１４２から供給されるフラグＱが“０”であるとき
や、フラグＱが「１」であるときの明画素に対して階調レベルｃ2よりも暗いレベルが指
定されていたときには、階調レベルを置換することなく、映像信号Ｖid-dをそのまま映像
信号Ｖid-outとして出力する。
【００６８】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合に、θb＝４５度であるとき、補正条件を満たす画素は図２
１（ａ）に示されるとおりである。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dにおいて明画素がリスク境界に接していれば
、これを補正対象とする。つまり、補正部３１４は、ｎフレームから（ｎ＋１）フレーム
にかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している
場合でも、図２２（１）に示すように、（ｎ＋１）フレームの映像信号Ｖid-dを、図２１
（ａ）に示す内容と同様にして、階調レベルｃ2の映像信号Ｖid-outに補正する。その一
方で、（ｎ＋１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）
フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止
している場合、図２２（２），（３）に示すように、補正部３１４は映像信号Ｖid-dを補
正しないで、そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考え
方は、上述した第１実施形態と同じである。
【００６９】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２１（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２１（ｃ）に
示されるとおりである。
これにより、リスク境界を挟んで隣接する明画素と暗画素との電位差が小さく抑制され
て横電界が低減されるので、横電界を原因とするリバースチルトドメインの発生が抑制さ
れるし、それ以外にも、上述した第１実施形態の構成と同等の効果を奏する。
【００７０】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
上述した第３実施形態では、映像処理回路３０は、補正条件を満たす明画素のみについ
て階調レベルｃ2に補正していたが、リスク境界に接する明画素からこのリスク境界の反
対側へ連続する２以上の明画素も階調レベルｃ2に補正する対象とする。
このように、本実施形態の映像処理回路３０が第３実施形態の構成と相違する部分は、
補正部３１４において補正対象とする明画素の数が変更された点にある。
なお、この実施形態においても暗画素についての補正は行わないものとする。
【００７１】
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が明画素であり、（II）ＯＲ回路３１２から出力され
る境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク境界検出部３
０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合に、着目した
画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関する条件は、上述した
第３実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、（IV）適用
境界に該当するリスク境界の反対方向へ連続する明画素であって映像信号Ｖid-dで示され
る画素の階調レベルが階調範囲ｂに属し、そのリスク境界から当該画素までの距離が（Ｌ
＋１）画素以内である明画素について、フラグＱの値を「１」として出力する。本実施形
態では、Ｌ＝１とする。また、判別部３１４２は、ｎフレームで（IV）の補正条件を満た
すと判別した明画素について、ｎフレームから後続するｋフレームまでの複数フレームで
（IV）に関する条件を満たす明画素も、補正条件を満たしていると判別する。
置換部３１４４は、フラグＱが「１」である場合に、明画素について階調レベルｃ2に
置換する。
【００７２】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２３（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する明画素から、当該リス
ク境界の反対側へ連続する（Ｌ＋１）個の明画素を補正対象とする。つまり、補正部３１
４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａ
の暗画素からなるパターンが静止している場合であっても、図２４（１）に示すように、
（ｎ＋１）フレームの映像信号Ｖid-dについても、図２３（ａ）に示す内容と同様にして
、映像信号Ｖid-dを階調レベルｃ2の映像信号Ｖid-outに補正する。その一方で、（ｎ＋
１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）フレームにか
けて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合
、図２４（２），（３）に示すように、補正部３１４は、映像信号Ｖid-dを補正しないで
そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考え方は、上述し
た第１実施形態と同じである。
【００７３】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２３（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２３（ｃ）に
示されるとおりである。
このように、液晶素子１２０のチルト方位によって定まる明画素を補正対象としている
ので、本来の画像からの変化を抑制しつつ、リバースチルトドメインの発生を抑制し得る
。また、映像信号の補正による印加電圧の変化を目立たなくすることができる点では、上
述の第２実施形態の構成と同等の効果を奏する。
【００７４】
＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。この実施形態では、第１実施形態で説明した暗画素の補
正と、第３実施形態で説明した明画素の補正との両方を行う。つまり、この実施形態の映
像処理回路３０は、上記（１）および（３）の条件を満たさないようにするために映像信
号を補正する。
【００７５】
図２５は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。映像
処理回路３０が上述の第１実施形態の映像処理回路３０と相違する部分は、算出部３１８
が追加された点と、判別部３１４２の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１８は、映像信号Ｖid-d
で示される画素がリスク境界に接している場合に、第１に、その画素が暗画素であれば、
その暗画素について階調レベルｃ1を算出して出力し、第２に、その画素が明画素であれ
ば、その明画素について階調レベルｃ2を算出して出力する。
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が暗画素または明画素であり、（II）ＯＲ回路３１２
から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク
境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合
に、着目した画素が補正条件を満たすと判別する。なお、「ｎフレーム」を「（ｎ＋１）
フレーム」に置き換え、「（ｎ−１）フレーム」を「ｎフレーム」に置き換えると分かる
ように、（II）に関する条件は、ｎフレームで補正条件を満たす画素が、（ｎ＋１）フレ
ームで（Ｉ），（III）に関する条件を満たす場合には、判別部３１４２が（ｎ＋１）フ
レームでも当該画素が補正条件を満たすと判別することを意味するものである。この考え
方は、上述した第１実施形態と同じである。判別部３１４２は、これらの判別結果がいず
れも「Ｙｅｓ」である場合に、出力信号のフラグＱを「１」として出力し、その判別結果
がいずれか１つでも「Ｎｏ」であれば「０」として出力する。
【００７６】
置換部３１４４は、判別部３１４２から出力されるフラグＱが「１」あれば、映像信号
Ｖid-dの暗画素または明画素を算出部３１８から出力される階調レベルに置換し、これを
映像信号Ｖid-outとして出力する。すなわち、置換部３１４４は、フラグＱが「１」であ
るときの暗画素の階調レベルがｃ1を下回る場合、映像信号Ｖid-dを算出部３１８から出
力される階調レベルｃ1に補正し、これを映像信号Ｖid-outとして出力する。また、置換
部３１４４は、フラグＱが「１」であるときの明画素の映像信号Ｖid-dを算出部３１８か
ら出力される階調レベルｃ2に補正し、これを映像信号Ｖid-outとして出力する。
【００７７】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２６（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素または明画素を
補正対象とする。つまり、補正部３１４は、ｎフレームから（ｎ＋１）フレームにかけて
画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合であ
っても、図２７（１）に示すように、（ｎ＋１）フレームの映像信号を、図２６（ａ）に
示す内容と同様にして、階調レベルｃ1またはｃ2の映像信号Ｖid-outに補正する。その一
方で、（ｎ＋１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）
フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止
している場合、図２７（２），（３）に示すように、補正部３１４は、映像信号Ｖid-dを
補正しないで、そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考
え方は、上述した第１実施形態と同じである。
【００７８】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２６（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２６（ｃ）に
示されるとおりである。
この実施形態によれば、上述の第１および３実施形態の両方と同等の効果を奏するとと
もに、リスク境界を挟んで隣接する明画素および暗画素間に生じる横電界をさらに抑制し
て、リバースチルトドメインの発生をより一層抑制することができる。
【００７９】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。
上述した第５実施形態では、映像処理回路３０は、補正条件を満たす暗画素および明画
素のみについて階調レベルｃ1,ｃ2に補正していたが、リスク境界に接する暗画素／明画
素からこのリスク境界の反対側へ連続する２以上の予め定められた数の暗画素／明画素も
映像信号を補正する対象とする。
以下の説明において、第５実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。この実施形態の映像処理回路３０が、上述の第５実施形
態の映像処理回路３０と相違する部分は、算出部３１８の算出内容、および判別部３１４
２の判別内容が変更された点にある。
【００８０】
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が暗画素／明画素であり、（II）ＯＲ回路３１２から
出力される境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク境界
検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合に、
着目した画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関する条件は、
上述した第５実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、（IV）適用
境界に該当するリスク境界の反対方向へ連続する暗画素／明画素であって映像信号Ｖid-d
で示される画素の階調レベルが階調範囲ａ／ｂに属し、そのリスク境界から当該画素まで
の距離が（Ｌ＋１）画素以内である暗画素／明画素を、補正条件を満たすものとして扱う
。そして、判別部３１４２は、補正条件を満たす暗画素／明画素について、フラグＱの値
を「１」として出力する。本実施形態では、Ｌ＝１とする。また、判別部３１４２は、ｎ
フレームで（IV）の補正条件を満たすと判別した暗画素／明画素について、ｎフレームか
ら後続するｋフレームまでの複数フレームで（IV）に関する条件を満たす暗画素／明画素
も、補正条件を満たしていると判別する。
【００８１】
置換部３１４４は、フラグＱが「１」であるときの暗画素の階調レベルがｃ1を下回る
場合、映像信号Ｖid-dを算出部３１８から出力される階調レベルｃ1に補正し、これを映
像信号Ｖid-outとして出力する。また、置換部３１４４は、フラグＱが「１」であるとき
の明画素の映像信号Ｖid-dを算出部３１８から出力される階調レベルｃ2に補正し、これ
を映像信号Ｖid-outとして出力する。
【００８２】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２８（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素／明画素から、
当該リスク境界の反対側へ連続する（Ｌ＋１）個の暗画素／明画素を補正対象とする。つ
まり、補正部３１４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上
述した階調範囲ａの暗画素からなるパターンが静止している場合であっても、図２９（１
）に示すように、（ｎ＋１）フレームの映像信号Ｖid-dを、図２８（ａ）と同様にして階
調レベルｃ1またはｃ2の映像信号Ｖid-outに補正する。その一方で、（ｎ＋１）フレーム
から（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変
化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合、図２９（２
），（３）に示すように、補正部３１４は、映像信号Ｖid-dをそのまま映像信号Ｖid-out
として出力する。（ｎ＋４）フレーム以降の考え方は、上述した第５実施形態と同じであ
る。
【００８３】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２８（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２８（ｃ）に
示されるとおりである。このように、液晶素子１２０のチルト方位によって定まる画素を
補正対象としているので、本来の画像からの変化を抑制しつつ、リバースチルトドメイン
の発生を抑制し得る。
この実施形態の構成によれば、第５実施形態と同等の効果を奏するとともに、第２およ
び第４実施形態と同じ理由により、映像信号の補正による印加電圧の変化を目立たなくす
ることができる。
【００８４】
＜第７実施形態＞
次に、本発明の第７実施形態について説明する。
以下の説明において、第６実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。
上述した第６実施形態では、リスク境界を挟んで互いに隣接する複数の明画素および複
数の暗画素について映像信号を補正していた。これに対し、この実施形態では、映像処理
回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した
境界のうち、前フレーム（（ｎ−１）フレーム）から現フレーム（ｎフレーム）にかけて
１画素分だけ移動したリスク境界に接する画素を補正対象とする。図３６を用いて既に説
明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動する
ときに、このような尾引き現象は顕在化しない（または、視認されにくい）。そこで、映
像処理回路３０がこのような１画素分だけ移動したリスク境界の隣接画素を補正対象とす
る。
【００８５】
図３０は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。この
実施形態の映像処理回路３０が、上述の第６実施形態の映像処理回路３０と相違する部分
は、リスク境界検出部３０４ａ，３０４ｂおよび動き検出部３０８ａが設けられた点にあ
る。なお、図３０に示す「（補正電圧）」は、上述した第６実施形態に係る算出部３１８
により出力される補正電圧を簡略化したものである。
リスク境界検出部３０４ａ，３０４ｂは、それぞれ第６実施形態と同等の構成を有して
いる。ただし、リスク境界検出部３０４ａは、ｎフレームの映像信号Ｖid-inに基づいて
リスク境界を検出して、リスク境界の位置を示す境界情報rsk_edge(n)を出力する。リス
ク境界検出部３０４ｂは、遅延回路３０６から読み出される（ｎ−１）フレームの映像信
号Ｖid-inに基づいてリスク境界を検出して境界情報rsk_edge(n-1)を出力する。
【００８６】
動き検出部３０８ａは、リスク境界検出部３０４ａ，３０４ｂによりｎフレームおよび
（ｎ−１）フレームのそれぞれの映像信号Ｖid-inで示される画像から検出されたリスク
境界に基づいて、画像の動きを検出する。動き検出部３０８ａは、リスク境界検出部３０
４ａ，３０４からの境界情報rsk_edge(n)およびrsk_edge(n-1)がリスク境界に動きがあっ
たことを示す場合には、動きのあったリスク境界の位置を示す境界情報を出力する。
【００８７】
補正部３１４のより詳細な構成について図３１を参照して説明する。
補正部３１４は、判別部３１４２および置換部３１４４を備える。
判別部３１４２は、遅延回路３０２から出力される映像信号Ｖid-dで示される画素が補
正条件を満たしているか否かを判別する。判別部３１４２は、その判別結果が「Ｙｅｓ」
である場合に出力信号のフラグＱを例えば“１”とし、その判別結果が「Ｎｏ」であれば
“０”として出力する。具体的には、判別部３１４２は、ｎフレームの映像信号Ｖid-dに
ついて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素／明画素であり、（II）ＯＲ回路
３１２から出力される境界情報mov_edgeが移動したリスク境界であることを示すとともに
、（III）境界情報rsk_edge(n)およびrsk_edge(n-1)の結果が１画素分移動したリスク境
界であることを示した場合に、着目した画素が補正条件を満たすと判別する。（III）に
関して、判別部３１４２は、前フレームから移動していないリスク境界、および、２画素
以上移動したリスク境界を検出しない。
【００８８】
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、上述した第
６実施形態と同様にして、（IV）に関する条件に基づいて、各フレームについて補正条件
を満たす画素を判別する。つまり、図３６に示すように、画像が移動する場合に、補正部
３１４は、リバースチルトドメインを抑制するための補正を行う。
【００８９】
以上のように補正条件が変更する以外は、上述した第６実施形態と同じである。これに
より、補正部３１４は、リバースチルトドメインがより発生しやすい箇所に絞り込んで補
正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメイ
ンの発生を効果的に抑えることができる。
なお、この実施形態の構成においても、上述した第６実施形態と同等の効果を奏する。
また、１画素分だけ移動したリスク境界に基づいて補正対象の画素を決定する構成は、上
述した第１〜第５実施形態の構成にも適用可能である。この場合、「（補正電圧）」と図
示した部分の構成が、各実施形態に応じたものとなり、補正部３１４の補正処理が各実施
形態に対応したものとなる。
【００９０】
＜変形例＞
（変形例１）ＴＮ方式
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次
に、液晶１０５にＴＮ方式とした例について説明する。
図３２（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図３２（ｂ
）は、図３２（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１０８
との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb（＝
４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基板水平
方向に傾斜するので、ＴＮ方式のチルト角θaは、ＶＡ方式の値よりも大きい。
【００９１】
液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由によ
り、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用
いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとした
とき、液晶素子１２０の印加電圧と透過率との関係は、図５（ｂ）に示されるようなＶ−
Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子１２
０の印加電圧が電圧Ｖc1を下回るときに、液晶分子が不安定状態となる点においては、ノ
ーマリーブラックモードと変わりはない。
【００９２】
このようなＴＮ方式のノーマリーホワイトモードにおいて、図３３（ａ）に示すように
、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態
から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。上述
したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８との
電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。このため
、白から黒に変化する右上の画素では、図３３（ｂ）のように、液晶分子が実線で示され
る状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起立し
ようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、黒画素の画素電極１１８（Ｂk）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｂk）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であった
ため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの
電圧が画素電極１１８（Ｂk）に印加されたことによる縦電界よりも、隣接する画素電極
１１８（Ｗt）からの横電界の方が強いので、黒になろうとしている画素では、図３１（
ｂ）に示すように、白画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよ
うとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界にしたがって破線のように基
板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変
化すべき画素においてリバースチルトが発生する領域は、図３３（ｃ）に示すように、黒
に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸
食する形で広範囲に拡がる。
したがって、図３３に示した内容から、黒に変化しようとする着目画素の周辺が白画素
であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、
当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生すること
になる。
【００９３】
一方、図３４（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべ
て液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが黒画
素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂk）と
白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｂk）とコモン電極１０
８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図３４（ｂ）に
示すように、白画素において黒画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって
傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト
状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないので、他の
液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素においてリバ
ースチルトが発生する領域は、図３４（ｃ）に示すように、図３３（ｃ）の例と比較して
無視できる程度に狭い。
一方、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図３２（ｂ）において破線で
示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発
生しないことになる。
【００９４】
このため、ＴＮ方式においてチルト方位角θbが４５度であるノーマリーホワイトモー
ドの場合、要件（１）をそのままに、
（２）ｎフレームにおいて、当該暗画素（印加電圧高）が、隣接する明画素（印加電圧低
）に対して右上側、右側または上側に位置する場合に、
（３）ｎフレームにおいて当該暗画素に変化する画素は、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき
ｎフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、（ｎ＋１）フレームを基準として考え直した場合、画像
の動きによって、（ｎ＋１）フレームにおいて暗画素が上記位置関係を満たすことになっ
ても、変化前のｎフレームにおいて、当該画素の液晶分子が不安定な状態にならないよう
な措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが
高い（明るい）ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路３０
の構成を、次のように変更すればよいことになる。
すなわち、ｎフレームにおいて、映像処理回路３０におけるリスク境界検出部３０４が
、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が
右側に位置する部分と、を抽出して、リスク境界として検出する構成であればよい。補正
部３１４がこのリスク境界に基づいて映像信号を補正する画素については、上述の第１〜
第７実施形態で説明したとおりである。
なお、この例では、ＴＮ方式においてチルト方位角θbを４５度とした例を説明したが
、リバースチルトドメインの発生方向がＶＡ方式と逆になる点を考慮すれば、チルト方位
角θbが４５度以外の角度である場合の措置、そのための構成についても、いままでの説
明から容易に類推できるはずである。
【００９５】
このように画像パターンの動き方向として水平方向のみを想定すれば、垂直方向や斜め
方向についても想定する構成と比較して、構成の簡易化を図ることが可能となる。
なお、ここではＶＡ方式であってチルト方位角θbを４５度とした場合を例にとって説
明したが、ＶＡ方式であってチルト方位角θbを２２５度とした場合についても同様であ
る。
【００９６】
（変形例２）補正対象のフレーム数
上述した各実施形態では、ｋ＝１として、映像処理回路３０はｎフレームおよび（ｎ＋
１）フレームの映像信号を補正していたが、ｋを「２」以上の値にして、後続する更に多
くのフレームについて映像信号を補正してもよい。要するに、液晶１０５の応答時間をＴ
とし、液晶素子１２０で構成される液晶パネル１００の表示を更新する時間間隔をＳとし
た場合に、Ｔ≦Ｓ×ｋの関係を満たしていれば、液晶１０５の応答時間分だけ補正が施さ
れることになり、リバースチルトドメインを抑制する効果を十分に奏することができると
考えられる。よって、倍速駆動であれば少なくとも２フレーム補正すればよく、４倍速駆
動であれば、フレーム周波数が２４０Ｈｚ（４．１５ｍｓ）となるから、少なくともｋ＝
３として４フレームにわたって映像信号を補正すればよい。このようにｋが「２」以上に
なる場合であっても、上述した遅延回路３１０の構成を、複数フレーム分の動きの履歴を
記憶する履歴記憶部として機能させるように変形すればよい。
なお、映像処理回路３０は、液晶パネル１００が映像信号Ｖid-inの供給速度と等倍速
で駆動される場合に、複数フレームにわたって映像信号Ｖid-dを補正してもよい。また、
本発明において、Ｔ＞Ｓ×ｋの関係を満たす場合であっても、リバースチルトドメインを
抑制する点において効果があるのであれば、この構成とすることを妨げない。
【００９７】
（変形例３）倍速駆動のバリエーション
近年では、２倍速、４倍速、…というように、液晶パネル１００の駆動がより高速化す
る傾向がある。このような高速駆動であっても、上位装置からは供給される映像信号Ｖid
-inは、等速駆動と同様にフレーム毎に１コマ分であることがある。このときに、ｎフレ
ームと（ｎ＋１）フレームとの間では、動画表示視認特性を向上させる等のために、補間
技術等によって両フレームの中間的な画像が生成されて、液晶パネル１００に表示させる
場合がある。例えば２倍速駆動の場合に、第１フレームでは、例えば１コマの画像を表示
させる更新がなされ、それに続く第２フレームでは、当該コマの画像と後のコマの画像と
に相当する補間画像を表示させる更新がなされることがある。この場合、上述した実施形
態とは異なり、ｎフレームと（ｎ＋１）フレームの画像が異なることがある。この場合で
あっても、上記各実施形態で説明した条件を満たす画素を（ｎ＋１）フレームで補正対象
とすればよい。このとき、補間画像の内容にもよるが、現フレームよりも次フレームの補
正対象の画素は減ることが多い。
【００９８】
（変形例４）他の変形例
上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するもの
としたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-in
が液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電
圧を補正する構成とすればよい。
上述した第２、第４、第６および第７実施形態のそれぞれにおいて、補正対象となる明
画素や暗画素の各画素の階調レベルはそれぞれ同じでなくてもよい。また、上述した第６
，７実施形態において、補正対象となる明画素の数と暗画素との数（Ｌの値）が相違して
いてもよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても
よい。
【００９９】
（変形例５）電子機器
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネ
ル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明す
る。図３５は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。
【０１００】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。
【０１０１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方
向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を
表示する構成となっている。
【０１０２】
電子機器としては、図３５を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーシ
ョン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テ
レビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器
等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適
用可能なのは言うまでもない。
【符号の説明】
【０１０３】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１
００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液
晶素子、３０２，３０６，３１０…遅延回路、３０４，３０４ａ，３０４ｂ…リスク境界
検出部、３０８，３０８ａ…動き検出部、３０８２…現フレーム検出部、３０８４…前フ
レーム検出部、３０８８…適用境界決定部、３１２…ＯＲ回路、３１４…補正部、３１４
２…判別部、３１４４…置換部、３１６…Ｄ／Ａ変換器、３１８…算出部、２１００…プ
ロジェクター。
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。
詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し
、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコ
モン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、
階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、こ
れにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作
用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すな
わち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということ
ができる。
【０００３】
ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣
接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が
生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式
や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶
に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発
生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開
口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参
照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが
発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照
）などが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４９６５号公報（図１）
【特許文献２】特開２００９−６９６０８号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では
、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用す
ることができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術
では、表示する画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を
解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る映像処理回路にあっては、画素毎に液晶素子
の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶
素子の印加電圧をそれぞれ規定する映像処理方法であって、入力された映像信号において
前記印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい
第２電圧以上である第２画素との境界のうち、現フレームより１つ前のフレームから現フ
レームにかけて変化する境界を検出する第１境界検出ステップと、入力された映像信号で
指定される前記第１画素と前記第２画素との境界の一部であって、前記液晶のチルト方位
で定まるリスク境界を、現フレームから後続するｋフレーム（ｋは自然数）までの複数フ
レームについてそれぞれ検出する第２境界検出ステップと、前記第１境界検出ステップで
検出された境界のうち、前記第２境界検出ステップで現フレームの映像信号から検出され
たリスク境界に接する前記第１及び第２画素の少なくとも一方の画素について、前記複数
フレームのうち、前記第２境界検出ステップで検出されたリスク境界に接するフレームの
当該画素に対応する液晶素子への印加電圧を指定する映像信号を、前記第１及び第２画素
で生じる横電界を低減させるように補正する補正ステップとを有することを特徴とする。
本発明によれば、液晶パネルの構造を変更する必要がないので、開口率の低下を招くこと
もないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能で
ある。さらに、一つ前のフレームから現フレームにかけて変化のあったリスク境界に接す
る画素のうち、第１画素および第２画素の少なくとも一方の画素に対応する液晶素子への
印加電圧を、映像信号で指定される階調レベルに対応する値から横電界を低減させる電圧
に補正するので、表示する画像の明るさが設定値に制限されてしまうこともない。さらに
、本発明では、現フレームから後続するｋフレームまでの複数フレームの映像信号におい
てリスク境界に接する画素について、横電界を低減させるように印加電圧を補正するから
、２倍速、４倍速、…というように、液晶パネルの駆動がより高速化になるなどして、液
晶の応答時間に対して液晶パネルの表示を更新する非時間間隔が短くなった場合であって
も、リバースチルトドメインを低減する効果を奏する。
【０００７】
本発明において、前記液晶の応答時間をＴとし、当該液晶素子を有する液晶パネルの表
示を更新する時間間隔をＳとした場合、Ｔ≦Ｓ×ｋの関係を満たすことが好ましい。本発
明によれば、リバースチルトドメインを低減する効果を奏するとともに、入力された映像
信号の変化を抑えることができる。
【０００８】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第１画素に対応する液晶素子への
印加電圧が、前記第１電圧よりも低い第３電圧を下回る場合、当該印加電圧を前記第３電
圧以上とするよう補正するようにしてもよい。本発明によれば、リスク境界に接する画素
のうち、第１画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベル
に対応するものから、第３電圧以上に補正するので、表示される画像の明るさが設定値に
制限されてしまうことがない。
【０００９】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第１画素から、当該リスク境界の
反対側へ連続する２以上の予め定められた数の前記第１画素のうち、前記印加電圧が前記
第１電圧よりも低い第３電圧を下回るものを、前記第３電圧以上とするよう補正するよう
にしてもよい。本発明によれば、映像信号の補正による印加電圧の変化を目立たなくする
ことができる。また、液晶分子が不安定な状態が次の更新（書換）でも継続してしまうこ
とを抑えることが可能となる。
【００１０】
本発明において、前記補正ステップにおいて、前記補正ステップにおいて、前記リスク
境界に接するフレームの映像信号から検出された当該リスク境界に接する前記第２画素に
対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下回る第４電圧
とするよう補正するようにしてもよい。本発明によれば、境界に接する画素のうち、第２
画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対応する値
から、第２電圧を下回るように補正するので、表示される画像の明るさが設定値に制限さ
れてしまうこともない。
【００１１】
また、本発明において、前記補正ステップにおいて、前記リスク境界に接するフレーム
の映像信号から検出された当該リスク境界に接する前記第２画素から、当該リスク境界の
反対側へ連続する２以上の予め定められた数の前記第２画素に対応する液晶素子への印加
電圧を、前記第１電圧を上回り前記第２電圧を下回る第４電圧とするよう補正するように
してもよい。本発明によれば、映像信号の補正による印加電圧の変化を目立たなくするこ
とができる。
【００１２】
本発明において、前記補正ステップにおいて、前記第１境界検出ステップで検出された
境界のうち、１画素分だけ移動したリスク境界に接する画素を、前記横電界を低減させる
ための補正の対象とすることが好ましい。本発明によれば、リバースチルトドメインの影
響を受けやすく、尾引き現象が目立つ箇所に絞って補正するから、入力された映像信号の
変化を抑えることができる。
【００１３】
なお、本発明は、映像処理方法のほか、映像処理回路、液晶表示装置および当該液晶表
示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同映像処理回路の動き検出部および補正部の構成を示す図。
【図５】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図６】同液晶パネルにおける表示動作を示す図。
【図７】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図８】同液晶パネルにおける画像の動きを説明するための図。
【図９】同液晶パネルにおいて発生するリバースチルトの説明図。
【図１０】同液晶パネルにおける画像の動きを説明するための図。
【図１１】同液晶パネルにおいて発生するリバースチルトの説明図。
【図１２】同映像処理回路における動き検出の手順を示す図。
【図１３】同映像処理回路におけるリスク境界の検出手順を示す図。
【図１４】同映像処理回路における補正処理を示す図。
【図１５】同映像処理回路における補正処理を示す図。
【図１６】同映像処理回路における補正処理を示す図。
【図１７】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１８】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１９】本発明の第２実施形態に係る映像処理回路における補正処理を示す図。
【図２０】同映像処理回路における補正処理を示す図。
【図２１】本発明の第３実施形態に係る映像処理回路の構成を示す図。
【図２２】同映像処理回路における補正処理を示す図。
【図２３】本発明の第４実施形態に係る映像処理回路における補正処理を示す図。
【図２４】同映像処理回路における補正処理を示す図。
【図２５】本発明の第５実施形態に係る映像処理回路の構成を示す図。
【図２６】同映像処理回路における補正処理を示す図。
【図２７】同映像処理回路における補正処理を示す図。
【図２８】本発明の第６実施形態に係る映像処理回路における補正処理を示す図。
【図２９】同映像処理回路における補正処理を示す図。
【図３０】本発明の第７実施形態に係る映像処理回路の構成を示す図。
【図３１】同映像処理回路の補正部の構成を示す図。
【図３２】同液晶パネルにおいてＴＮ方式としたときの初期配向の説明図。
【図３３】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３４】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３５】液晶表示装置を適用したプロジェクターを示す図。
【図３６】横電界の影響による表示上の不具合等を示す図。
【発明を実施するための形態】
【００１５】
＜第１実施形態＞
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブ
ロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線
駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖ
id-inが上位装置から同期信号Ｓynｃに同期して供給される。映像信号Ｖid-inは、液晶パ
ネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期
信号Ｓynｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも
図示省略）に従った走査の順番で供給される。本実施形態では、映像信号Ｖid-inが供給
される周波数が６０Ｈｚであり、その逆数である周期１６．６７ミリ秒で１コマの画像を
示す映像信号Ｖid-inが供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印
加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差
し支えない。
【００１６】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０
は、各種の制御信号を生成して、同期信号Ｓynｃに同期して各部を制御する。映像処理回
路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナロ
グのデータ信号Ｖxを出力する。
【００１７】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂ
とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動さ
れる液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂと
の対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一
方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに
電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、
２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１
４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という
呼び方をする場合がある。
【００１８】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに
対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との
組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極
はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、
対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極
１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって
電圧ＬＣｃomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に
設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８について
は、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００１９】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対
応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が
配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実
際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が
設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５
に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦ
Ｔ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査
線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供
給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加され
る。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印
加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応
じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれ
ば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に
透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域
が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無
印加時において黒状態となるノーマリーブラックモードとする。
【００２０】
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、
２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する
。詳細には、走査線駆動回路１３０は、図６（ａ）に示すように、走査線１１２をフレー
ムにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択
した走査線への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外の走査線への走査信
号を非選択電圧ＶＬ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を液
晶パネル１００に表示させるのに要する期間をいう。本実施形態では、同期信号Ｓynｃに
より制御される垂直走査信号の周波数が１２０Ｈｚであり、１フレーム期間はその逆数で
ある８．３３ミリ秒である。より具体的には、本実施形態では、上位装置から６０Ｈｚの
供給速度で供給される映像信号Ｖid-inに基づいて、液晶表示装置１が１２０Ｈｚの駆動
速度で液晶パネル１００を駆動して、映像信号Ｖid-inが示す１コマの画像を２回繰り返
し表示することにより、いわゆる倍速駆動を実現する。かかる倍速駆動により、例えば画
像の残像感を減らすことができる、という効果を奏する。
【００２１】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査
制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信
号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記し
ない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、
コモン電極１０８の電圧ＬＣｃomと画素電極１１８との電位差であり、他の電圧と区別す
るためである。
【００２２】
さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであ
れば、例えば図５（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０
を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レ
ベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素
子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定する
だけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
【００２３】
リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図３
６に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する
黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁
部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメイ
ンの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００が、白画素を背景とした黒画素の領域がフレーム毎に２画素以
上ずつ移動するとき、液晶１０５の応答時間が表示画面が更新される時間間隔（１フレー
ム期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい
）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒
画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれない
が、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので
、視覚的に目立たない、と考えられるからである。
なお、図３６において見方を変えると、黒画素を背景として白画素が連続する白パター
ンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動き
の先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生
によって白画素にならない、ということもできる。
また、図３６においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出し
ている。
【００２４】
リバースチルトドメインに起因する表示上のこの不具合は、液晶素子１２０において挟
持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後
、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている
。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大き
くなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベル
に近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である
。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベル
の電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２
０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液
晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリー
ブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする
。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）
を「ｂ」とする。
【００２５】
液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲ＡにおいてＶ
c1を下回るときである。液晶素子の印加電圧がＶc1を下回るときは、その印加電圧による
縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わず
かな外的要因によって乱れやすい。また、その後、印加電圧がＶc1以上になったときに、
その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいためで
ある。逆にいえば、印加電圧がＶc1以上であれば、液晶分子が印加電圧に応じて傾斜し始
める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということ
ができる。このため、電圧Ｖc1は、透過率で規定した閾値Ｖth1よりも低い関係にある。
【００２６】
このように考えた場合、変化前において液晶分子が不安定な状態にあった画素は、画像
の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、
リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分
子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバース
チルトドメインが発生する場合と発生しない場合とがある。
そこで次に、これらの場合をそれぞれ検討する。
【００２７】
図７（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２
の画素を示す図であり、図７（ｂ）は、液晶パネル１００を、図７（ａ）におけるｐ−ｑ
線を含む垂直面で破断したときの簡易断面図である。
図７に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電
位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位
角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメイ
ンは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電
極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。
このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基
板１００ａ）の側を基準にして規定する。
【００２８】
詳細には、チルト角θaとは、図７（ｂ）に示すように、基板法線Ｓvを基準にして、液
晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の
他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂
直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を
含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の
側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）か
ら、液晶分子の長軸の一端を始点として他端に向かう方向（図７（ａ）では右上方向）ま
でを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側
の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端
に向かう方向（図７（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにす
る。
【００２９】
このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図８
（ａ）に示すように、破線で囲まれた２×２の４画素に着目する。図８（ａ）では、白レ
ベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなるパタ
ーンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。なお、以下の説明
において、ｎフレームからｔフレーム（ｔは自然数）前のフレームを「ｎ−ｔフレーム」
と表し、ｎフレームからｔフレーム後のフレームを「ｎ＋ｔフレーム」と表す。
図９（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素
の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化するときを想定する
。上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０
８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変
化する左下の画素では、図９（ｂ）のように、液晶分子が実線で示される状態から破線で
示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。
【００３０】
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、白画素の画素電極１１８（Ｗt）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｗt）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であった
め、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電
圧が画素電極１１８（Ｗt）に印加されたことによる縦電界よりも、隣接する画素電極１
１８（Ｂk）からの横電界の方が強い。従って、白になろうとしている画素では、図９（
ｂ）に示すように、黒画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよ
うとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界に応じて破線のように基板水
平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化す
べき画素においてリバースチルトが発生する領域は、図９（ｃ）に示すように、白に変化
すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する
形で広範囲に拡がる。
このように、図９から、白に変化しようとする着目画素の周辺が黒画素であった場合、
その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素で
は、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができ
る。
なお、図９（ａ）に示されるパターンの変化は、図８（ａ）に示した例のみならず、黒
画素からなるパターンが、図８（ｂ）に示すように右方向にフレーム毎に１画素ずつ移動
する場合や、図８（ｃ）に示すように上方向にフレーム毎に１画素ずつ移動する場合など
でも発生する。また、図３６の説明において見方を変えた場合のように、黒画素からなる
領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向
に、１画素ずつ移動する場合にも発生する。
【００３１】
次に、液晶パネル１００において、図１０（ａ）に示すように、白画素からなる領域を
背景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場合に
、破線で囲まれた２×２の４画素に着目する。
すなわち、図１１（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素が
すべて黒画素の状態から、ｎフレームにおいて、右上の１画素だけが白画素に変化すると
きを想定する。
この変化後においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（
Ｗt）との間隙では、画素電極１１８（Ｗt）とコモン電極１０８との間隙の縦電界よりも
強い横電界が発生する。この横電界によって、図１１（ｂ）に示すように、黒画素におい
て白画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の液晶
分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画
素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほとんど
与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域
は、図１１（ｃ）に示すように、図９（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１１（ｂ）において破線で
示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発
生しないことになる。
なお、図１１（ａ）に示されるパターンの変化は、図１０（ａ）に示した例のみならず
、黒画素からなるパターンが、図１０（ｂ）に示すように左方向にフレーム毎に１画素ず
つ移動する場合や、図１０（ｃ）に示すように下方向にフレーム毎に１画素ずつ移動する
場合などでも発生する。また、図３６の説明において見方を変えた場合のように、黒画素
からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向また
は下方向に、１画素ずつ移動する場合にも発生する。
【００３２】
図７から図１１までの説明から、想定しているＶＡ方式（ノーマリーブラックモード）
の液晶において、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフ
レームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる
。すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が
低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であっ
て、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に
位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界
が、前フレームから１画素分だけ移動しているときには、より一層リバースチルトドメイ
ンの影響を受けやすくなると考えられる。
【００３３】
ところで、図８では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎ
フレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）
フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわた
って同様な動きを伴うのが通例である。このため、図８（ａ）〜（ｃ）に示すように、（
ｎ−１）フレームで液晶分子が不安定な状態であった暗画素（白丸点が付された画素）で
は、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合
が多いと考えられる。
【００３４】
このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖid-inで示される画像にお
いて暗画素と明画素とが隣接し、且つ、その暗画素が、その明画素に対して右上側、右側
または上側に位置する場合、その暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような電圧を印加する。そうすれば、画像パターンの動きによりｎフレー
ムにおいて要件（１）および要件（２）を満たすことになっても、要件（３）を満たすこ
とはないので、ｎフレームにおいてリバースチルトドメインは発生しない、ということに
なる。
これを前提として、ｎフレームから（ｎ＋１）フレームにかけて考察する。ｎフレーム
において、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合で
あって、当該暗画素が、当該明画素に対して右上側、右側または上側に位置する場合は、
その暗画素に相当する液晶素子の液晶分子が不安定な状態にならないような措置を施して
やる。そうすれば、画像パターンが１画素分移動した結果、（ｎ＋１）フレームにおいて
要件（１）および要件（２）を満たすことになっても、要件（３）を満たすことはない。
このため、ｎフレームからみて、将来となる（ｎ＋１）フレームにおいてリバースチルト
ドメインの発生を未然に抑えることができる、ということになる。
【００３５】
次に、ｎフレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明画素
とが隣接する場合であって、当該暗画素が当該明画素に対して上記位置関係にある場合に
、当該暗画素において液晶分子が不安定な状態にならないようにするには、どうすればよ
いのか、という点について検討する。上述したように、液晶分子が不安定な状態にあると
きとは、液晶素子の印加電圧がＶc1（第３電圧）を下回るときである。このため、上記位
置関係を満たす暗画素につき、映像信号Ｖid-inで指定される液晶素子の印加電圧がＶc1
を下回るのであれば、これを強制的に、Ｖc1以上の電圧に補正して印加すればよいことに
なる。
では、補正する電圧としては、どのような値が好ましいのか、という点を検討する。映
像信号Ｖid-inで指定される印加電圧がＶc1を下回る場合に、Ｖc1以上の電圧に補正して
液晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルト
ドメインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好まし
い。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつ
れて、透過率が高くなる。もともとの映像信号Ｖid-inで指定される階調レベルは、暗画
素すなわち低い方の透過率であるため、補正電圧を高くすることは、映像信号Ｖid-inに
基づかない画像が表示されることにつながる。
一方、Ｖc1以上に補正した電圧を液晶素子に印加したときに、その補正による透過率の
変化が知覚されないようにする、という点を優先すれば、下限である電圧Ｖc1が好ましい
、ということになる。このように補正電圧として、どのような値とすべきかについては、
何を優先させるのかによって決定すべきである。本実施形態では、補正電圧としてＶc1を
採用するが、それよりも高い電圧であっても構わない。
なお、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対し
て垂直方向に最も近い状態になるが、電圧Ｖc1は、液晶分子に初期傾斜角を与える程度の
電圧であり、この電圧の印加から液晶分子が傾斜し始める。液晶分子が安定状態となる電
圧Ｖc1は、一般的には、液晶パネルにおける様々なパラメータが絡んで一概には決まらな
い。ただし、本実施形態のように、画素電極１１８とコモン電極１０８との間隙（セルギ
ャップ）よりも、画素電極１１８同士の間隙が狭い、という液晶パネルにあっては、おお
よそ１．５ボルトとなる。したがって、補正電圧としては、１．５ボルトが下限となるの
で、この電圧以上であればよい、ということになる。逆にいえば、液晶素子の印加電圧が
１．５ボルトを下回るのであれば、液晶分子が不安定な状態となる。
【００３６】
ところで、動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームの画像
において、リスク境界に接する画素であっても、現フレームよりも１つ前のフレーム（以
下、「前フレーム」という。）を含めた動きを考えると、映像信号を補正する必要がある
ときと、補正する必要がないときとがある。本発明は、現フレームの映像信号の補正に際
し、前フレームの状態を考慮してリバースチルトドメインの発生を抑制するものである。
このような考えに基づいて映像信号Ｖid-inを処理して、液晶パネル１００でリバース
チルトドメインの発生を未然に防ぐための回路が、図３に示す構成の映像処理回路３０で
ある。映像処理回路３０は、入力映像信号を補正し、補正した映像信号に基づいて液晶素
子１２０の印加電圧をそれぞれ規定するためのものである。なお、以下では、ｎフレーム
が現フレームであり、（ｎ−１）フレームが前フレームであると想定して説明する。
【００３７】
次に、映像処理回路３０の詳細について図３を参照して説明する。
図３に示すように、映像処理回路３０は、遅延回路３０２、リスク境界検出部３０４、
遅延回路３０６、動き検出部３０８、遅延回路３１０、ＯＲ回路３１２、補正部３１４、
およびＤ（Digital）／Ａ（Analog）変換器３１６を備える。
なお、遅延回路３０２，３０６，３１０の遅延タイミング、リスク境界検出部３０４や
動き検出部３０８における映像信号Ｖid-inの蓄積等は、走査制御回路２０によって制御
される。
【００３８】
遅延回路３０２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラ
ッチ回路などにより構成され、上位装置から供給される入力映像信号である映像信号Ｖid
-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして補正部３１４に出力
するものである。
【００３９】
リスク境界検出部３０４は、入力されたｎフレームの映像信号Ｖid-inで指定される暗
画素と明画素との境界の一部であって、液晶１０５のチルト方位で定まるリスク境界を検
出する。具体的には、リスク境界検出部３０４は、１コマの画像を示す映像信号Ｖid-in
で示される画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが垂直
または水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部３０
４は、暗画素と明画素との境界の一部分であって、暗画素が上側に位置し明画素が下側に
位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、これ
をリスク境界として検出する。以上のリスク境界検出部３０４は、リスク境界の位置を示
す境界情報rsk_edgeをフレーム毎に出力する（第２境界検出ステップ）。すなわち、リス
ク境界検出部３０４は第２境界検出部として機能する。
【００４０】
遅延回路３０６は、ＦＩＦＯメモリーや多段のラッチ回路などにより構成され、上位装
置から供給される映像信号Ｖid-inを蓄積して、１フレーム期間だけ遅延させて映像信号
を動き検出部３０８に出力するものである。
【００４１】
動き検出部３０８は、ｎフレームおよび（ｎ−１）フレームの映像信号Ｖid-inを取得
し、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する境界のうち、（ｎ−
１）フレームからびｎフレームにかけて変化した境界（以下、「適用境界」という。）が
あるか否かを判別する。適用境界は、各画素間において、（ｎ−１）フレームでは存在せ
ず、かつ、ｎフレームにおいて存在する境界と換言される。動き検出部３０８は、適用境
界があると判別したときに、その適用境界を検出してその位置を示す境界情報を出力する
（第１境界検出ステップ）。すなわち、動き検出部３０８は第１境界検出部として機能す
る。
なお、動き検出部３０８は、ある程度（少なくとも３行以上）の映像信号を蓄積してか
らでないと、表示すべき画像における垂直または水平方向にわたって境界を検出すること
ができない。このため、映像信号Ｖid-dの供給タイミングを調整する意味で、映像信号Ｖ
id-inを遅延させる遅延回路３０２が設けられている。
【００４２】
動き検出部３０８のより詳細な構成について図４（ａ）を参照して説明する。
動き検出部３０８は、本実施形態においては、現フレーム検出部３０８２、前フレーム
検出部３０８４および適用境界決定部３０８６を備える。
現フレーム検出部３０８２は、現フレーム（ｎフレーム）の映像信号Ｖid-inで示され
る画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分
があるか否かを判別する。そして、現フレーム検出部３０８２は、隣接する部分があると
判別したときに、その隣接部分を境界として検出して、境界情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明
画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば
階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図５
（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある
画素とが隣接する部分については、境界として扱わない。
前フレーム検出部３０８４は、遅延回路３０６から供給される前フレーム（（ｎ−１）
フレーム）の映像信号Ｖid-inで示される画像を解析して、階調範囲ａにある画素と階調
範囲ｂにある画素とが隣接する部分を境界として検出する。ここで、前フレーム検出部３
０８４が検出する境界についての定義は、現フレーム検出部３０８２についてのそれと同
じである。
適用境界決定部３０８６は、現フレーム検出部３０８２によって検出された現フレーム
画像の境界のうち、前フレーム検出部３０８４によって検出された前フレーム画像の境界
と同じ部分を除外したものを、適用境界として決定するものである。適用境界決定部３０
８６は、適用境界の位置を示す境界情報を出力する。
【００４３】
遅延回路３１０は、ＦＩＦＯメモリーや多段のラッチ回路などにより構成され、上位装
置から供給される映像信号Ｖid-inを蓄積して所定時間経過後に読み出して映像信号をＯ
Ｒ回路３１２に出力するものである。ここでは、遅延回路３１０は、１フレーム期間だけ
遅延させて境界情報を出力する。このような遅延回路３１０は、所定時間前に映像信号Ｖ
id-inで示される画像に動きがあったことを示す情報を履歴として記憶する履歴記憶部と
して機能する。遅延回路３１０は、遅延させた境界情報を、（ｎ−１）フレームからｎフ
レームにかけて変化した境界があったことを示す履歴情報として出力する。
【００４４】
ＯＲ回路３１２は、動き検出部３０８から供給されるｎフレームの境界情報と、遅延回
路３１０から供給される（ｎ−１）フレームとの境界情報とを加算して、境界情報mov_ed
geとして補正部３１４に出力する。すなわち、ＯＲ回路３１２は、ｎフレームおよび（ｎ
−１）フレームの少なくとも一方で適用境界であった位置を示す境界情報mov_edgeを出力
するものである。
【００４５】
補正部３１４は、遅延回路３０２から出力されたｎフレームの映像信号Ｖid-dにおいて
、動き検出部３０８により検出された適用境界のうち、リスク境界検出部３０４により検
出されたリスク境界に接する暗画素および明画素の少なくとも一方の画素の映像信号Ｖid
-dを、当該暗画素および明画素の間で生じる横電界を低減させるように補正する（補正ス
テップ）。より具体的には、補正部３１４は、ｎフレームの映像信号Ｖid-dで適用境界に
該当するリスク境界に接する暗画素について、その暗画素に指定される階調レベルがｃ1
よりも暗いレベルである場合に、映像信号Ｖid-dを階調レベルｃ1の映像信号に補正して
、映像信号Ｖid-outとして出力する。更に、補正部３１４は、ｎフレームで補正条件を満
たす暗画素について、ｎフレームに後続するｋフレーム（ｋは自然数）までの複数フレー
ム（つまり、ｎフレームから（ｎ＋ｋ）フレーム）のうち、リスク境界検出部３０４で検
出されたリスク境界に接するフレームの当該暗画素の映像信号Ｖid-dを、階調レベルｃ1
の映像信号に補正する。一方で、補正部３１４は、それ以外の画素については映像信号Ｖ
id-dを補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
なお、本実施形態では、ｋ＝１であり、補正部３１４は、ＯＲ回路３１２の出力結果に
基づき、ｎフレームで補正条件を満たす画素を、（ｎ＋１）フレームでも補正することが
ある。ｋ＝１とする根拠については後述する。
【００４６】
次に、補正部３１４のより詳細な構成について図４（ｂ）を参照して説明する。
補正部３１４は、本実施形態においては、判別部３１４２および置換部３１４４を備え
る。
判別部３１４２は、遅延回路３０２から出力されるｎフレーム映像信号Ｖid-dで示され
る画素が補正条件を満たしているか否かを判別する。判別部３１４２は、その判別結果が
「Ｙｅｓ」である場合に出力信号のフラグＱを例えば“１”とし、その判別結果が「Ｎｏ
」であれば“０”として出力する。具体的には、判別部３１４２は、ｎフレームの映像信
号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素であり、（II）ＯＲ回
路３１２から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III
）リスク境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示
した場合に、着目した画素が補正条件を満たすと判別する。ところで、上述した映像処理
回路３０に関する説明において、「ｎフレーム」を「（ｎ＋１）フレーム」に置き換え、
「（ｎ−１）フレーム」を「ｎフレーム」に置き換えると分かるように、（II）に関する
条件は、ｎフレームで補正条件を満たす画素が、（ｎ＋１）フレームで（Ｉ），（III）
に関する条件を満たす場合には、判別部３１４２が（ｎ＋１）フレームでも当該画素が補
正条件を満たすと判別することを意味するものである。
【００４７】
置換部３１４４は、判別部３１４２から供給されるフラグＱが“１”である場合に、映
像信号Ｖid-dで示される暗画素に指定される階調レベルがｃ1よりも暗いレベルであると
きには、その階調レベルをｃ1に置換した上で、映像信号Ｖid-outとして出力する。
一方、置換部３１４４は、映像信号Ｖid-dで示される画素がリスク境界に接する暗画素
でない場合には、フラグＱが“０”となるので、階調レベルをｃ1に置換しないし、フラ
グＱが“１”の場合でも、階調レベルがｃ1以上の明るいレベルを指定している場合には
、階調レベルをｃ1に置換せずに、映像信号Ｖid-dを映像信号Ｖid-outとして出力する。
【００４８】
Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ
信号Ｖxに変換する。なお、本実施形態では、データ信号Ｖxの極性は、液晶パネル１００
で１コマ分の書き替えられる毎に（フレーム単位で）切り替えられる。
【００４９】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-i
nが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ
列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信
号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa
）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３１６によって、図６（
ｂ）で示すように正極性または負極性のデータ信号Ｖxに変換される。ここでは例えば正
極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によっ
て１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制
御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御
する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、
データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介し
て画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それ
ぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
【００５０】
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって
処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって
正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回
路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリン
グされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に
印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-o
utで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子
に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖ
id-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ
信号に変換される以外、同様な書込動作が実行される。
【００５１】
図６（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行
ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図であ
る。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正
極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベル
に応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧
Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒
に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)か
ら黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だ
け偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb
(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図６（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０
に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、
図６（ｂ）におけるデータ信号の電圧の縦スケールは、図６（ａ）における走査信号等の
電圧波形と比較して拡大してある。
【００５２】
映像処理回路３０による補正処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調
範囲ｂにある明画素を背景に右方向に移動（ここでは、低速のスクロール移動を想定する
。）する場合、前フレーム検出部３０８４により検出される前フレーム（（ｎ−１）フレ
ーム）の画像の境界と、現フレーム検出部３０８２により検出された現（ｎフレーム）の
画像の境界とは、それぞれ図１２（３）に示されるとおりである。
したがって、動き検出部３０８によって決定される適用境界は、図１３（４）で示され
るとおりである。一方で、リスク境界検出部３０４によりｎフレームの映像信号Ｖid-in
から検出されるリスク境界は、図１３（５）で示されるとおりである。よって、図１３（
６）で示されるように、動き検出部３０８で検出された適用境界のうち、暗画素が上側に
位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部
分とであるリスク境界に相当する部分に隣接する暗画素が、ｎフレームの映像信号Ｖid-d
で本実施形態の補正条件を満たす画素である。
【００５３】
補正部３１４は、補正条件を満たす暗画素に対して、図１４（ａ）に示すように、ｎフ
レームの映像信号Ｖid-dを階調レベルｃ1の映像信号Ｖid-outに補正する。このため、映
像信号Ｖid-inで示される画像が、黒画素からなる領域が右上方向、右方向または上方向
のいずれかに移動することによって、黒画素から白画素に変化する部分が存在しても、液
晶パネル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、
階調レベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定した状態を経
た後に、白画素に変化する。
なお、図１４（ａ）において、※１で示される暗画素は、左下の一角において縦横に連
続するリスク境界が位置しているので、リスク境界に接しているということになり、補正
部３１４において階調レベルｃ1よりも暗いレベルが指定されているか否かの判断対象と
なる。これは、※１で示される暗画素に対し、左下に位置する明画素に相当するパターン
が右斜め上方向に１画素移動したときに対処するためである。これに対して、※２で示さ
れる暗画素は、その一角において横のみ（縦のみの場合も同様）に断裂したリスク境界が
位置し、縦横で連続したリスク境界が位置していないので、補正部３１４において階調レ
ベルの判断対象とはならない。なお、この考え方は、チルト方位角θｂに関係なく採用す
ることができる。よって、以下ではその説明を省略する。
【００５４】
ところで、補正部３１４は、（ｎ−１）フレームからｎフレームにかけての映像信号Ｖ
id-inで画像の動きを検出した場合に、ｎフレームで補正条件を満たす暗画素について、
それに後続するｋ個のフレームの映像信号Ｖid-inでもリスク境界に接するときには、当
該フレームでも当該暗画素を補正対象とする。よって、補正部３１４は、ｎフレームから
（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパタ
ーンが静止しているときであっても、図１５（１）に示すように、（ｎ＋１）フレームの
映像信号Ｖid-dについて、図１４（ａ）と同様にして補正条件を満たす暗画素を階調レベ
ルｃ1の映像信号Ｖid-outに補正する。一方で、（ｎ＋１）フレームから（ｎ＋２）フレ
ーム、また、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変化せず、上述
した階調範囲ａの暗画素からなるパターンが静止している場合には、図１５（２），（３
）に示すように、補正部３１４は、（ｎ＋２）フレームおよび（ｎ＋３）フレームの映像
信号Ｖid-dを補正しないで、そのまま映像信号Ｖid-outとして出力する。このように、本
実施形態では、画像の動きがあったときから連続する２フレームにわたって、補正部３１
４はリバースチルトドメインを抑制するための補正を行う。
このような構成とするのは以下の理由に基づく。
【００５５】
リバースチルト状態を緩和することは、チルト角方向が異なる液晶分子の垂直配向を本
来の垂直配向に戻すことを意味するから、液晶１０５の応答時間とこの緩和に要する時間
（緩和時間）には相関があると考えられる。リバースチルトの形成強度により、チルト角
方向の異なり具合は様々に変わりうるものであるが、少なくとも黒への応答が最も遅くな
る、白から黒に遷移するときの液晶１０５の応答時間を満足するだけ、横電界を低減させ
るための補正をすれば、リバースチルトは確実に緩和される、と発明者らは考えた。よっ
て、液晶パネル１００の液晶１０５の水平配向から垂直配向の応答時間を満たすように、
横電界を低減させるための補正をするよう、補正部３１４は複数フレームにわたって映像
信号Ｖid-dを補正する。液晶１０５の応答時間をＴ（ここでは、水平配向から垂直配向の
応答時間を想定する。）とした場合、Ｔ以上の期間だけ横電界を抑えるための補正を行う
ことが好ましいわけであるが、液晶素子１２０を有する液晶パネル１００の表示を更新す
る時間間隔（１フレーム期間）をＳとした場合に、Ｓ＜Ｔであるときには、この応答時間
分だけ補正が行われないことになり、液晶１０５が緩和する前に隣接画素との間でリバー
スチルトが生じてしまうおそれがある。これに対し、本実施形態では、液晶１０５の応答
時間Ｔが１６．６ミリ秒であり、液晶パネル１００の表示を更新する時間間隔Ｓが８．３
３ミリ秒である構成で、画像の動きがあったときから２フレームにわたって、横電界を低
減させるための補正を行う。この場合、Ｓ×ｋ＝８．３３ミリ秒×２＝１６．６６ミリ秒
となり、Ｔ＝Ｓ×ｋの関係を満たしているといえる。すなわち、Ｔ≦Ｓ×ｋの関係を満た
すように、（ｋ＋１）フレームにわたって補正部３１４が横電界を低減させるための補正
をすれば、液晶１０５の応答時間分だけ補正が行われることになり、リバースチルトドメ
インを抑制する効果を十分に奏することができるわけである。
【００５６】
例えば、横電界が強く発生するパターン（上述した階調範囲ａの暗画素からなるパター
ン）が上述のように、映像信号Ｖid-inが示す画像が２コマに１回スクロールする低速ス
クロールする場合、動いた直後の８．３ｍｓ（１２０Ｈｚ）も、補正がかからないと液晶
１０５の応答時間が１６．６ｍｓに対して不足し、この場合、リバースチルト状態を緩和
するための効果が十分に得られない。よって、フレーム期間（８．３ｍｓ）を遅延回路３
１０によって動きがあったことを示す履歴として持たせることで、計２フレームにわたっ
て補正を加えることができ、その結果、リバースチルトドメインを抑制する効果を十分に
奏することができる。
【００５７】
以上の理由から、補正部３１４は、図１５（１）に示すように、ｎフレームで補正対象
の画素を（ｎ＋１）フレームにおいても補正の対象としている。反対に、液晶１０５の応
答時間分だけ補正が施されれば十分であるという考えから、図１５（２）、（３）に示す
ように、補正部３１４は、（ｎ＋２）および（ｎ＋３）フレームについては映像信号Ｖid
-dを補正しない。これにより、リバースチルトドメインの抑制に係る映像の変化を抑える
ことができる。更に、図１６（４）に示すように、（ｎ＋４）フレームで再びパターンが
移動すると、補正部３１４は、（ｎ＋４）フレームおよびその次の（ｎ＋５）フレームの
映像信号Ｖid-dを補正する。反対に、液晶１０５の応答時間分だけ補正が施されれば十分
であるから、図１６（６）に示すように、補正部３１４は、（ｎ＋６）フレームの映像信
号Ｖid-dを補正しない。以降のフレームについても同様に考えることができる。
【００５８】
以上のように、映像処理回路３０は、画像に変化のあった現フレームから、後続するｋ
フレームまでの複数フレームの映像信号でリスク境界に接する画素について、横電界を低
減させるように映像信号を補正する。そのため、液晶パネル１００の駆動がより高速化に
なるなどして、液晶１０５の応答時間に対して液晶パネル１００の表示を更新する時間間
隔が短くなった場合であっても、リバースチルトドメインを低減する効果を奏する。
また、本実施形態では、映像信号が示す１コマの画像全体ではなく、画素同士における
境界およびリスク境界を検出するための処理だけで済むので、２コマ分以上の画像を解析
して動きを検出する構成と比較して、映像処理回路の大規模化や複雑化を抑えることが可
能である。さらには、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移
動に伴って連続的となることを防止することが可能となる。
また、本実施形態では、映像信号Ｖid-dで規定される画像のうち、映像信号が補正され
る画素は、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のうち、当該暗画素に対してチルト方位の下流側に位置する画素のみであ
る。このため、映像信号Ｖid-dに基づかない表示が発生する部分は、チルト方位角を考慮
しないで、明画素に隣接する暗画素であって、階調レベルｃ1よりも暗い階調レベルが指
定された暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用
しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また
、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招くことも
ないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能であ
る。
【００５９】
＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例に
とって説明した。次に、チルト方位角θbが４５度以外の例について説明する。
まず、図１７（ａ）に示すようにチルト方位角θbが２２５度である例について説明す
る。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だ
け明画素に変化したとき、当該自己画素においてリバースチルトは、図１７（ｂ）に示す
ように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図７に示した
チルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリ
バースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修
正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に
位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明
画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側
または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な
状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３１４が、動き検出部３０８によって
検出された適用境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画
素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正す
るとよい。
チルト方位角θbが２２５度である場合、図１２（２）で示される画像が、補正条件を
満たすときには、図１４（ｃ）に示されるリスク境界に接している黒画素の階調レベルが
階調レベルｃ1に補正される。
この構成によれば、チルト方位角θbが２２５度である場合、映像信号Ｖid-inで規定さ
れる画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに１画
素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネ
ル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レ
ベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定した状態を経た後に
、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。
【００６０】
次に、図１８（ａ）に示すようにチルト方位角θbが９０度である例について説明する
。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ
明画素に変化したとき、当該自己画素においてリバースチルトは、図１８（ｂ）に示すよ
うに、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバース
チルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りに
おいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である
場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２
）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低
）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側
で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画
素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側また
は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態
とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３１４が、動き検出部３０８によって
検出された適用境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画
素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に
位置する部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが９０度である場合、図１２（２）で示される画像は、補正条件を満
たす場合、図１４（ｂ）に示されるリスク境界に接している黒画素の階調レベルが階調レ
ベルｃ1に補正される。
この構成によれば、チルト方位角θbが９０度である場合、映像信号Ｖid-inで規定され
る画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向
のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在
しても、液晶パネル１００では、液晶分子が不安定な状態から白画素へと直接的に変化せ
ず、一旦、階調レベルｃ1に相当する電圧Ｖc1の印加によって強制的に液晶分子が安定し
た状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えること
が可能となる。
【００６１】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。この実施形態でも、ノーマリーブラッ
クモードであることを前提として説明する。このことは、特に断りのない限り、以降の各
実施形態でも同じである。また、以下の説明において、第１実施形態と同じ構成について
は同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第１実施
形態では、映像処理回路３０は、補正条件を満たす暗画素のみについて階調レベルｃ1に
補正していたが、リスク境界に接する暗画素から、このリスク境界の反対側へ連続する２
以上の暗画素も階調レベルｃ1に補正する対象とする。
このように、本実施形態の映像処理回路３０が第１実施形態の構成と相違する部分は、
補正部３１４において補正対象とする暗画素の数が変更された点にある。
【００６２】
補正部３１４の判別部３１４２は、上述した第１実施形態と同様、ｎフレームの映像信
号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素であり、（II）ＯＲ回
路３１２から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III
）リスク境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示
し場合に、着目した画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関す
る条件は、上述した第１実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、この実施形態の判別部３１４２は、「Ｙｅｓ」と判別した場
合、（IV）適用境界に該当するリスク境界の反対方向へ連続する暗画素であって映像信号
Ｖid-dで示される画素の階調レベルが階調範囲ａに属し、そのリスク境界から当該画素ま
での距離が（Ｌ＋１）画素以内である暗画素を、補正条件を満たすものとして扱う。そし
て、判別部３１４２は、補正条件を満たす暗画素について、フラグＱの値を「１」として
出力する。本実施形態では、Ｌ＝１とする。また、判別部３１４２は、ｎフレームで（IV
）の補正条件を満たすと判別した暗画素について、ｎフレームから後続するｋフレームま
での複数フレームで（IV）に関する条件を満たす暗画素も、補正条件を満たしていると判
別する。
【００６３】
置換部３１４４は、フラグＱが「１」である場合に、暗画素に対して階調レベルｃ1よ
りも暗いレベルが指定されていたときには、この暗画素について階調レベルｃ1に置換す
る。
【００６４】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合に、θb＝４５度であるとき、補正条件を満たす画素は図１
９（ａ）に示されるとおりである。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素から、当該リス
ク境界の反対側へ連続する（Ｌ＋１）個の暗画素を補正対象とする。つまり、補正部３１
４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａ
の暗画素からなるパターンが静止する場合であっても、図２０（１）に示すように、（ｎ
＋１）フレームの映像信号Ｖid-dを、図１９（ａ）に示す内容と同様にして、階調レベル
ｃ1の映像信号Ｖid-outに補正する。その一方で、（ｎ＋１）フレームから（ｎ＋２）フ
レーム、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変化せず、上述した
階調範囲ａの暗画素からなるパターンが静止している場合は、図２０（２），（３）に示
すように、補正部３１４は、映像信号Ｖid-dを補正しないで、そのまま映像信号Ｖid-out
として出力する。（ｎ＋４）フレーム以降の考え方は、上述した第１実施形態と同じであ
る。
【００６５】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図１９（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図１９（ｃ）に
示されるとおりである。
本実施形態によれば、映像信号の補正による印加電圧の変化を目立たなくすることがで
きる。また、この実施形態の構成によれば、上記以外にも第１実施形態と同等の効果を奏
する。
【００６６】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
この実施形態では、第１実施形態の構成において、補正条件を満たす暗画素に代えて、
補正条件を満たす明画素の映像信号を補正する。この実施形態では、暗画素についての補
正は行わない。よって、この実施形態では、上述した「（３）ｎフレームにおいて当該明
画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状
態」を抑制するために暗画素の階調レベルを上げる代わりに、「（１）ｎフレームに着目
したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電
圧が高い状態の画素とが隣接して、横電界が強くなる」という要件に着目して、横電界を
抑制する。すなわち、映像処理回路３０は、リスク境界に接する明画素に対応する液晶素
子１２０への印加電圧を低くするよう補正することにより、リスク境界を挟んで隣接する
明画素および暗画素間に生じる横電界を抑制する。
【００６７】
判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（Ｉ）映像信号Ｖid-dで示
される画素が明画素であり、（II）ＯＲ回路３１２から出力される境界情報mov_edgeが適
用境界であることを示すとともに、（III）リスク境界検出部３０４から出力される境界
情報rsk_edgeがリスク境界であることを示した場合に、着目した画素が補正条件を満たす
と判別する。なお、「ｎフレーム」を「（ｎ＋１）フレーム」に置き換え、「（ｎ−１）
フレーム」を「ｎフレーム」に置き換えると分かるように、（II）に関する条件は、ｎフ
レームで補正条件を満たす画素が、（ｎ＋１）フレームで（Ｉ），（III）に関する条件
を満たす場合には、判別部３１４２が（ｎ＋１）フレームでも当該画素が補正条件を満た
すと判別することを意味するものである。この考え方は、上述した第１実施形態と同じで
ある。判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信
号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」で
あれば「０」として出力する。
置換部３１４４は、判別部３１４２から供給されるフラグＱが“１”である場合に、フ
ラグＱが「１」であるときの明画素に対して、映像信号Ｖid-dで指定される明画素の階調
レベルｃ2の映像信号に置換して、映像信号Ｖid-outとして出力するものである。階調レ
ベルｃ2は、液晶素子１２０への印加電圧Ｖc2（第４電圧）に対応し、閾値Ｖth2を下回り
、且つ閾値Ｖth1以上を上回るいずれかの印加電圧により得られる。ただし、この印加電
圧Ｖc2は、補正を施さない場合の明度から１０％以内の変化で収まることが好ましい。
なお、置換部３１４４は、判別部３１４２から供給されるフラグＱが“０”であるとき
や、フラグＱが「１」であるときの明画素に対して階調レベルｃ2よりも暗いレベルが指
定されていたときには、階調レベルを置換することなく、映像信号Ｖid-dをそのまま映像
信号Ｖid-outとして出力する。
【００６８】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）フレームの映像信号Ｖid-inで示される画像が例えば図１２（１）に示され
るとおりであって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）
に示されるとおりである場合に、θb＝４５度であるとき、補正条件を満たす画素は図２
１（ａ）に示されるとおりである。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dにおいて明画素がリスク境界に接していれば
、これを補正対象とする。つまり、補正部３１４は、ｎフレームから（ｎ＋１）フレーム
にかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している
場合でも、図２２（１）に示すように、（ｎ＋１）フレームの映像信号Ｖid-dを、図２１
（ａ）に示す内容と同様にして、階調レベルｃ2の映像信号Ｖid-outに補正する。その一
方で、（ｎ＋１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）
フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止
している場合、図２２（２），（３）に示すように、補正部３１４は映像信号Ｖid-dを補
正しないで、そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考え
方は、上述した第１実施形態と同じである。
【００６９】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２１（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２１（ｃ）に
示されるとおりである。
これにより、リスク境界を挟んで隣接する明画素と暗画素との電位差が小さく抑制され
て横電界が低減されるので、横電界を原因とするリバースチルトドメインの発生が抑制さ
れるし、それ以外にも、上述した第１実施形態の構成と同等の効果を奏する。
【００７０】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
上述した第３実施形態では、映像処理回路３０は、補正条件を満たす明画素のみについ
て階調レベルｃ2に補正していたが、リスク境界に接する明画素からこのリスク境界の反
対側へ連続する２以上の明画素も階調レベルｃ2に補正する対象とする。
このように、本実施形態の映像処理回路３０が第３実施形態の構成と相違する部分は、
補正部３１４において補正対象とする明画素の数が変更された点にある。
なお、この実施形態においても暗画素についての補正は行わないものとする。
【００７１】
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が明画素であり、（II）ＯＲ回路３１２から出力され
る境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク境界検出部３
０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合に、着目した
画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関する条件は、上述した
第３実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、（IV）適用
境界に該当するリスク境界の反対方向へ連続する明画素であって映像信号Ｖid-dで示され
る画素の階調レベルが階調範囲ｂに属し、そのリスク境界から当該画素までの距離が（Ｌ
＋１）画素以内である明画素について、フラグＱの値を「１」として出力する。本実施形
態では、Ｌ＝１とする。また、判別部３１４２は、ｎフレームで（IV）の補正条件を満た
すと判別した明画素について、ｎフレームから後続するｋフレームまでの複数フレームで
（IV）に関する条件を満たす明画素も、補正条件を満たしていると判別する。
置換部３１４４は、フラグＱが「１」である場合に、明画素について階調レベルｃ2に
置換する。
【００７２】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２３（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する明画素から、当該リス
ク境界の反対側へ連続する（Ｌ＋１）個の明画素を補正対象とする。つまり、補正部３１
４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上述した階調範囲ａ
の暗画素からなるパターンが静止している場合であっても、図２４（１）に示すように、
（ｎ＋１）フレームの映像信号Ｖid-dについても、図２３（ａ）に示す内容と同様にして
、映像信号Ｖid-dを階調レベルｃ2の映像信号Ｖid-outに補正する。その一方で、（ｎ＋
１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）フレームにか
けて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合
、図２４（２），（３）に示すように、補正部３１４は、映像信号Ｖid-dを補正しないで
そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考え方は、上述し
た第１実施形態と同じである。
【００７３】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２３（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２３（ｃ）に
示されるとおりである。
このように、液晶素子１２０のチルト方位によって定まる明画素を補正対象としている
ので、本来の画像からの変化を抑制しつつ、リバースチルトドメインの発生を抑制し得る
。また、映像信号の補正による印加電圧の変化を目立たなくすることができる点では、上
述の第２実施形態の構成と同等の効果を奏する。
【００７４】
＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。この実施形態では、第１実施形態で説明した暗画素の補
正と、第３実施形態で説明した明画素の補正との両方を行う。つまり、この実施形態の映
像処理回路３０は、上記（１）および（３）の条件を満たさないようにするために映像信
号を補正する。
【００７５】
図２５は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。映像
処理回路３０が上述の第１実施形態の映像処理回路３０と相違する部分は、算出部３１８
が追加された点と、判別部３１４２の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１８は、映像信号Ｖid-d
で示される画素がリスク境界に接している場合に、第１に、その画素が暗画素であれば、
その暗画素について階調レベルｃ1を算出して出力し、第２に、その画素が明画素であれ
ば、その明画素について階調レベルｃ2を算出して出力する。
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が暗画素または明画素であり、（II）ＯＲ回路３１２
から出力される境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク
境界検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合
に、着目した画素が補正条件を満たすと判別する。なお、「ｎフレーム」を「（ｎ＋１）
フレーム」に置き換え、「（ｎ−１）フレーム」を「ｎフレーム」に置き換えると分かる
ように、（II）に関する条件は、ｎフレームで補正条件を満たす画素が、（ｎ＋１）フレ
ームで（Ｉ），（III）に関する条件を満たす場合には、判別部３１４２が（ｎ＋１）フ
レームでも当該画素が補正条件を満たすと判別することを意味するものである。この考え
方は、上述した第１実施形態と同じである。判別部３１４２は、これらの判別結果がいず
れも「Ｙｅｓ」である場合に、出力信号のフラグＱを「１」として出力し、その判別結果
がいずれか１つでも「Ｎｏ」であれば「０」として出力する。
【００７６】
置換部３１４４は、判別部３１４２から出力されるフラグＱが「１」あれば、映像信号
Ｖid-dの暗画素または明画素を算出部３１８から出力される階調レベルに置換し、これを
映像信号Ｖid-outとして出力する。すなわち、置換部３１４４は、フラグＱが「１」であ
るときの暗画素の階調レベルがｃ1を下回る場合、映像信号Ｖid-dを算出部３１８から出
力される階調レベルｃ1に補正し、これを映像信号Ｖid-outとして出力する。また、置換
部３１４４は、フラグＱが「１」であるときの明画素の映像信号Ｖid-dを算出部３１８か
ら出力される階調レベルｃ2に補正し、これを映像信号Ｖid-outとして出力する。
【００７７】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２６（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素または明画素を
補正対象とする。つまり、補正部３１４は、ｎフレームから（ｎ＋１）フレームにかけて
画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合であ
っても、図２７（１）に示すように、（ｎ＋１）フレームの映像信号を、図２６（ａ）に
示す内容と同様にして、階調レベルｃ1またはｃ2の映像信号Ｖid-outに補正する。その一
方で、（ｎ＋１）フレームから（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）
フレームにかけて画像が変化せず、上述した階調範囲ａの暗画素からなるパターンが静止
している場合、図２７（２），（３）に示すように、補正部３１４は、映像信号Ｖid-dを
補正しないで、そのまま映像信号Ｖid-outとして出力する。（ｎ＋４）フレーム以降の考
え方は、上述した第１実施形態と同じである。
【００７８】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２６（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２６（ｃ）に
示されるとおりである。
この実施形態によれば、上述の第１および３実施形態の両方と同等の効果を奏するとと
もに、リスク境界を挟んで隣接する明画素および暗画素間に生じる横電界をさらに抑制し
て、リバースチルトドメインの発生をより一層抑制することができる。
【００７９】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。
上述した第５実施形態では、映像処理回路３０は、補正条件を満たす暗画素および明画
素のみについて階調レベルｃ1,ｃ2に補正していたが、リスク境界に接する暗画素／明画
素からこのリスク境界の反対側へ連続する２以上の予め定められた数の暗画素／明画素も
映像信号を補正する対象とする。
以下の説明において、第５実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。この実施形態の映像処理回路３０が、上述の第５実施形
態の映像処理回路３０と相違する部分は、算出部３１８の算出内容、および判別部３１４
２の判別内容が変更された点にある。
【００８０】
補正部３１４において、判別部３１４２は、ｎフレームの映像信号Ｖid-dについて、（
Ｉ）映像信号Ｖid-dで示される画素が暗画素／明画素であり、（II）ＯＲ回路３１２から
出力される境界情報mov_edgeが適用境界であることを示すとともに、（III）リスク境界
検出部３０４から出力される境界情報rsk_edgeがリスク境界であることを示した場合に、
着目した画素が補正条件を満たすと判別する。これら（Ｉ）〜（III）に関する条件は、
上述した第５実施形態と同じである。
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、（IV）適用
境界に該当するリスク境界の反対方向へ連続する暗画素／明画素であって映像信号Ｖid-d
で示される画素の階調レベルが階調範囲ａ／ｂに属し、そのリスク境界から当該画素まで
の距離が（Ｌ＋１）画素以内である暗画素／明画素を、補正条件を満たすものとして扱う
。そして、判別部３１４２は、補正条件を満たす暗画素／明画素について、フラグＱの値
を「１」として出力する。本実施形態では、Ｌ＝１とする。また、判別部３１４２は、ｎ
フレームで（IV）の補正条件を満たすと判別した暗画素／明画素について、ｎフレームか
ら後続するｋフレームまでの複数フレームで（IV）に関する条件を満たす暗画素／明画素
も、補正条件を満たしていると判別する。
【００８１】
置換部３１４４は、フラグＱが「１」であるときの暗画素の階調レベルがｃ1を下回る
場合、映像信号Ｖid-dを算出部３１８から出力される階調レベルｃ1に補正し、これを映
像信号Ｖid-outとして出力する。また、置換部３１４４は、フラグＱが「１」であるとき
の明画素の映像信号Ｖid-dを算出部３１８から出力される階調レベルｃ2に補正し、これ
を映像信号Ｖid-outとして出力する。
【００８２】
映像処理回路３０による処理の具体例について説明する。
（ｎ−１）の映像信号Ｖid-inで示される画像が例えば図１２（１）に示されるとおり
であって、ｎフレームの映像信号Ｖid-inで示される画像が例えば図１２（２）に示され
るとおりである場合、θb＝４５度であるとき、補正条件を満たす画素は図２８（ａ）に
示されるように表される。
補正部３１４は、ｎフレームおよび（ｎ−１）フレームの少なくとも一方で動きが検出
された場合に、ｎフレームの映像信号Ｖid-dでリスク境界に接する暗画素／明画素から、
当該リスク境界の反対側へ連続する（Ｌ＋１）個の暗画素／明画素を補正対象とする。つ
まり、補正部３１４は、ｎフレームから（ｎ＋１）フレームにかけて画像が変化せず、上
述した階調範囲ａの暗画素からなるパターンが静止している場合であっても、図２９（１
）に示すように、（ｎ＋１）フレームの映像信号Ｖid-dを、図２８（ａ）と同様にして階
調レベルｃ1またはｃ2の映像信号Ｖid-outに補正する。その一方で、（ｎ＋１）フレーム
から（ｎ＋２）フレーム、（ｎ＋２）フレームから（ｎ＋３）フレームにかけて画像が変
化せず、上述した階調範囲ａの暗画素からなるパターンが静止している場合、図２９（２
），（３）に示すように、補正部３１４は、映像信号Ｖid-dをそのまま映像信号Ｖid-out
として出力する。（ｎ＋４）フレーム以降の考え方は、上述した第５実施形態と同じであ
る。
【００８３】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（２）で示
される画像で補正条件を満たす画素は図２８（ｂ）に示されるとおりである。θb＝２２
５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２８（ｃ）に
示されるとおりである。このように、液晶素子１２０のチルト方位によって定まる画素を
補正対象としているので、本来の画像からの変化を抑制しつつ、リバースチルトドメイン
の発生を抑制し得る。
この実施形態の構成によれば、第５実施形態と同等の効果を奏するとともに、第２およ
び第４実施形態と同じ理由により、映像信号の補正による印加電圧の変化を目立たなくす
ることができる。
【００８４】
＜第７実施形態＞
次に、本発明の第７実施形態について説明する。
以下の説明において、第６実施形態と同じ構成については同一の符号を付して表し、そ
の説明については適宜省略する。
上述した第６実施形態では、リスク境界を挟んで互いに隣接する複数の明画素および複
数の暗画素について映像信号を補正していた。これに対し、この実施形態では、映像処理
回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した
境界のうち、前フレーム（（ｎ−１）フレーム）から現フレーム（ｎフレーム）にかけて
１画素分だけ移動したリスク境界に接する画素を補正対象とする。図３６を用いて既に説
明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動する
ときに、このような尾引き現象は顕在化しない（または、視認されにくい）。そこで、映
像処理回路３０がこのような１画素分だけ移動したリスク境界の隣接画素を補正対象とす
る。
【００８５】
図３０は、この実施形態に係る映像処理回路３０の構成を示すブロック図である。この
実施形態の映像処理回路３０が、上述の第６実施形態の映像処理回路３０と相違する部分
は、リスク境界検出部３０４ａ，３０４ｂおよび動き検出部３０８ａが設けられた点にあ
る。なお、図３０に示す「（補正電圧）」は、上述した第６実施形態に係る算出部３１８
により出力される補正電圧を簡略化したものである。
リスク境界検出部３０４ａ，３０４ｂは、それぞれ第６実施形態と同等の構成を有して
いる。ただし、リスク境界検出部３０４ａは、ｎフレームの映像信号Ｖid-inに基づいて
リスク境界を検出して、リスク境界の位置を示す境界情報rsk_edge(n)を出力する。リス
ク境界検出部３０４ｂは、遅延回路３０６から読み出される（ｎ−１）フレームの映像信
号Ｖid-inに基づいてリスク境界を検出して境界情報rsk_edge(n-1)を出力する。
【００８６】
動き検出部３０８ａは、リスク境界検出部３０４ａ，３０４ｂによりｎフレームおよび
（ｎ−１）フレームのそれぞれの映像信号Ｖid-inで示される画像から検出されたリスク
境界に基づいて、画像の動きを検出する。動き検出部３０８ａは、リスク境界検出部３０
４ａ，３０４からの境界情報rsk_edge(n)およびrsk_edge(n-1)がリスク境界に動きがあっ
たことを示す場合には、動きのあったリスク境界の位置を示す境界情報を出力する。
【００８７】
補正部３１４のより詳細な構成について図３１を参照して説明する。
補正部３１４は、判別部３１４２および置換部３１４４を備える。
判別部３１４２は、遅延回路３０２から出力される映像信号Ｖid-dで示される画素が補
正条件を満たしているか否かを判別する。判別部３１４２は、その判別結果が「Ｙｅｓ」
である場合に出力信号のフラグＱを例えば“１”とし、その判別結果が「Ｎｏ」であれば
“０”として出力する。具体的には、判別部３１４２は、ｎフレームの映像信号Ｖid-dに
ついて、（Ｉ）映像信号Ｖid-dで示される画素が暗画素／明画素であり、（II）ＯＲ回路
３１２から出力される境界情報mov_edgeが移動したリスク境界であることを示すとともに
、（III）境界情報rsk_edge(n)およびrsk_edge(n-1)の結果が１画素分移動したリスク境
界であることを示した場合に、着目した画素が補正条件を満たすと判別する。（III）に
関して、判別部３１４２は、前フレームから移動していないリスク境界、および、２画素
以上移動したリスク境界を検出しない。
【００８８】
判別部３１４２は、これらの判別結果がいずれも「Ｙｅｓ」である場合に、出力信号の
フラグＱを「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０
」として出力する。さらに、判別部３１４２は、「Ｙｅｓ」と判別した場合、上述した第
６実施形態と同様にして、（IV）に関する条件に基づいて、各フレームについて補正条件
を満たす画素を判別する。つまり、図３６に示すように、画像が移動する場合に、補正部
３１４は、リバースチルトドメインを抑制するための補正を行う。
【００８９】
以上のように補正条件が変更する以外は、上述した第６実施形態と同じである。これに
より、補正部３１４は、リバースチルトドメインがより発生しやすい箇所に絞り込んで補
正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメイ
ンの発生を効果的に抑えることができる。
なお、この実施形態の構成においても、上述した第６実施形態と同等の効果を奏する。
また、１画素分だけ移動したリスク境界に基づいて補正対象の画素を決定する構成は、上
述した第１〜第５実施形態の構成にも適用可能である。この場合、「（補正電圧）」と図
示した部分の構成が、各実施形態に応じたものとなり、補正部３１４の補正処理が各実施
形態に対応したものとなる。
【００９０】
＜変形例＞
（変形例１）ＴＮ方式
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次
に、液晶１０５にＴＮ方式とした例について説明する。
図３２（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図３２（ｂ
）は、図３２（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１０８
との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb（＝
４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基板水平
方向に傾斜するので、ＴＮ方式のチルト角θaは、ＶＡ方式の値よりも大きい。
【００９１】
液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由によ
り、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用
いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとした
とき、液晶素子１２０の印加電圧と透過率との関係は、図５（ｂ）に示されるようなＶ−
Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子１２
０の印加電圧が電圧Ｖc1を下回るときに、液晶分子が不安定状態となる点においては、ノ
ーマリーブラックモードと変わりはない。
【００９２】
このようなＴＮ方式のノーマリーホワイトモードにおいて、図３３（ａ）に示すように
、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態
から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。上述
したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８との
電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。このため
、白から黒に変化する右上の画素では、図３３（ｂ）のように、液晶分子が実線で示され
る状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起立し
ようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との
間隙で生じる電位差は、黒画素の画素電極１１８（Ｂk）とコモン電極１０８との間で生
じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０
８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗt）と画
素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｂk）とコモン電極１
０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であった
ため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの
電圧が画素電極１１８（Ｂk）に印加されたことによる縦電界よりも、隣接する画素電極
１１８（Ｗt）からの横電界の方が強いので、黒になろうとしている画素では、図３１（
ｂ）に示すように、白画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しよ
うとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界にしたがって破線のように基
板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変
化すべき画素においてリバースチルトが発生する領域は、図３３（ｃ）に示すように、黒
に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸
食する形で広範囲に拡がる。
したがって、図３３に示した内容から、黒に変化しようとする着目画素の周辺が白画素
であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、
当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生すること
になる。
【００９３】
一方、図３４（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべ
て液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが黒画
素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂk）と
白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｂk）とコモン電極１０
８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図３４（ｂ）に
示すように、白画素において黒画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって
傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト
状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないので、他の
液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素においてリバ
ースチルトが発生する領域は、図３４（ｃ）に示すように、図３３（ｃ）の例と比較して
無視できる程度に狭い。
一方、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の
初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバー
スチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の
強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図３２（ｂ）において破線で
示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発
生しないことになる。
【００９４】
このため、ＴＮ方式においてチルト方位角θbが４５度であるノーマリーホワイトモー
ドの場合、要件（１）をそのままに、
（２）ｎフレームにおいて、当該暗画素（印加電圧高）が、隣接する明画素（印加電圧低
）に対して右上側、右側または上側に位置する場合に、
（３）ｎフレームにおいて当該暗画素に変化する画素は、１フレーム前の（ｎ−１）フレ
ームでは、液晶分子が不安定な状態にあったとき
ｎフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、（ｎ＋１）フレームを基準として考え直した場合、画像
の動きによって、（ｎ＋１）フレームにおいて暗画素が上記位置関係を満たすことになっ
ても、変化前のｎフレームにおいて、当該画素の液晶分子が不安定な状態にならないよう
な措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが
高い（明るい）ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路３０
の構成を、次のように変更すればよいことになる。
すなわち、ｎフレームにおいて、映像処理回路３０におけるリスク境界検出部３０４が
、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が
右側に位置する部分と、を抽出して、リスク境界として検出する構成であればよい。補正
部３１４がこのリスク境界に基づいて映像信号を補正する画素については、上述の第１〜
第７実施形態で説明したとおりである。
なお、この例では、ＴＮ方式においてチルト方位角θbを４５度とした例を説明したが
、リバースチルトドメインの発生方向がＶＡ方式と逆になる点を考慮すれば、チルト方位
角θbが４５度以外の角度である場合の措置、そのための構成についても、いままでの説
明から容易に類推できるはずである。
【００９５】
このように画像パターンの動き方向として水平方向のみを想定すれば、垂直方向や斜め
方向についても想定する構成と比較して、構成の簡易化を図ることが可能となる。
なお、ここではＶＡ方式であってチルト方位角θbを４５度とした場合を例にとって説
明したが、ＶＡ方式であってチルト方位角θbを２２５度とした場合についても同様であ
る。
【００９６】
（変形例２）補正対象のフレーム数
上述した各実施形態では、ｋ＝１として、映像処理回路３０はｎフレームおよび（ｎ＋
１）フレームの映像信号を補正していたが、ｋを「２」以上の値にして、後続する更に多
くのフレームについて映像信号を補正してもよい。要するに、液晶１０５の応答時間をＴ
とし、液晶素子１２０で構成される液晶パネル１００の表示を更新する時間間隔をＳとし
た場合に、Ｔ≦Ｓ×ｋの関係を満たしていれば、液晶１０５の応答時間分だけ補正が施さ
れることになり、リバースチルトドメインを抑制する効果を十分に奏することができると
考えられる。よって、倍速駆動であれば少なくとも２フレーム補正すればよく、４倍速駆
動であれば、フレーム周波数が２４０Ｈｚ（４．１５ｍｓ）となるから、少なくともｋ＝
３として４フレームにわたって映像信号を補正すればよい。このようにｋが「２」以上に
なる場合であっても、上述した遅延回路３１０の構成を、複数フレーム分の動きの履歴を
記憶する履歴記憶部として機能させるように変形すればよい。
なお、映像処理回路３０は、液晶パネル１００が映像信号Ｖid-inの供給速度と等倍速
で駆動される場合に、複数フレームにわたって映像信号Ｖid-dを補正してもよい。また、
本発明において、Ｔ＞Ｓ×ｋの関係を満たす場合であっても、リバースチルトドメインを
抑制する点において効果があるのであれば、この構成とすることを妨げない。
【００９７】
（変形例３）倍速駆動のバリエーション
近年では、２倍速、４倍速、…というように、液晶パネル１００の駆動がより高速化す
る傾向がある。このような高速駆動であっても、上位装置からは供給される映像信号Ｖid
-inは、等速駆動と同様にフレーム毎に１コマ分であることがある。このときに、ｎフレ
ームと（ｎ＋１）フレームとの間では、動画表示視認特性を向上させる等のために、補間
技術等によって両フレームの中間的な画像が生成されて、液晶パネル１００に表示させる
場合がある。例えば２倍速駆動の場合に、第１フレームでは、例えば１コマの画像を表示
させる更新がなされ、それに続く第２フレームでは、当該コマの画像と後のコマの画像と
に相当する補間画像を表示させる更新がなされることがある。この場合、上述した実施形
態とは異なり、ｎフレームと（ｎ＋１）フレームの画像が異なることがある。この場合で
あっても、上記各実施形態で説明した条件を満たす画素を（ｎ＋１）フレームで補正対象
とすればよい。このとき、補間画像の内容にもよるが、現フレームよりも次フレームの補
正対象の画素は減ることが多い。
【００９８】
（変形例４）他の変形例
上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するもの
としたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-in
が液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電
圧を補正する構成とすればよい。
上述した第２、第４、第６および第７実施形態のそれぞれにおいて、補正対象となる明
画素や暗画素の各画素の階調レベルはそれぞれ同じでなくてもよい。また、上述した第６
，７実施形態において、補正対象となる明画素の数と暗画素との数（Ｌの値）が相違して
いてもよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても
よい。
【００９９】
（変形例５）電子機器
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネ
ル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明す
る。図３５は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。
【０１００】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。
【０１０１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方
向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を
表示する構成となっている。
【０１０２】
電子機器としては、図３５を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーシ
ョン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テ
レビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器
等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適
用可能なのは言うまでもない。
【符号の説明】
【０１０３】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１
００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液
晶素子、３０２，３０６，３１０…遅延回路、３０４，３０４ａ，３０４ｂ…リスク境界
検出部、３０８，３０８ａ…動き検出部、３０８２…現フレーム検出部、３０８４…前フ
レーム検出部、３０８８…適用境界決定部、３１２…ＯＲ回路、３１４…補正部、３１４
２…判別部、３１４４…置換部、３１６…Ｄ／Ａ変換器、３１８…算出部、２１００…プ
ロジェクター。
【特許請求の範囲】
【請求項１】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
より１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出ステ
ップと、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出ステップと、
前記第１境界検出ステップで検出された境界のうち、前記第２境界検出ステップで現フ
レームの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくと
も一方の画素について、前記複数フレームのうち、前記第２境界検出ステップで検出され
たリスク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映
像信号を、前記第１および第２画素で生じる横電界を低減させるように補正する補正ステ
ップと
を有することを特徴とする映像処理方法。
【請求項２】
前記液晶の応答時間をＴとし、当該液晶素子を有する液晶パネルの表示を更新する時間
間隔をＳとした場合、
Ｔ≦Ｓ×ｋの関係を満たす
ことを特徴とする請求項１に記載の映像処理方法。
【請求項３】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第１画素に対応する液晶素子への印加電圧が、前記第１電圧よりも低い第３電圧を下回
る場合、当該印加電圧を前記第３電圧以上とするよう補正する
ことを特徴とする請求項１または２に記載の映像処理方法。
【請求項４】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第１画素から、当該リスク境界の反対側へ連続する２以上の予め定められた数の前記第
１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を下回るものを、前記第
３電圧以上とするよう補正する
ことを特徴とする請求項１から３のいずれかに記載の映像処理方法。
【請求項５】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第２画素に対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下
回る第４電圧とするよう補正する
ことを特徴とする請求項１から４のいずれかに記載の映像処理方法。
【請求項６】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第２画素から、当該リスク境界の反対側へ連続する２以上の予め定められた数の前記第
２画素に対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下回る
第４電圧とするよう補正する
ことを特徴とする請求項１から５のいずれかに記載の映像処理方法。
【請求項７】
前記補正ステップにおいて、
前記第１境界検出ステップで検出された境界のうち、前記１つ前のフレームから現フレ
ームにかけて１画素分だけ移動したリスク境界に接する画素を、前記横電界を低減させる
ための補正対象とする
ことを特徴とする請求項１から６のいずれかに記載の映像処理方法。
【請求項８】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
よりも１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出部
と、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出部と、
前記第１境界検出部により検出された境界のうち、前記第２境界検出部により現フレー
ムの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくとも一
方の画素について、前記複数フレームのうち、前記第２境界検出部により検出されたリス
ク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映像信号
を、前記第１および第２画素で生じる横電界を低減させるように補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項９】
第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコ
モン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
よりも１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出部
と、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出部と、
前記第１境界検出部により検出された境界のうち、前記第２境界検出部により現フレー
ムの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくとも一
方の画素について、前記複数フレームのうち、前記第２境界検出部により検出されたリス
ク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映像信号
を、前記第１および第２画素で生じる横電界を低減させるように補正する補正部と
を備えることを特徴とする液晶表示装置。
【請求項１０】
請求項９に記載された液晶表示装置を有することを特徴とする電子機器。
【請求項１】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
より１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出ステ
ップと、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出ステップと、
前記第１境界検出ステップで検出された境界のうち、前記第２境界検出ステップで現フ
レームの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくと
も一方の画素について、前記複数フレームのうち、前記第２境界検出ステップで検出され
たリスク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映
像信号を、前記第１および第２画素で生じる横電界を低減させるように補正する補正ステ
ップと
を有することを特徴とする映像処理方法。
【請求項２】
前記液晶の応答時間をＴとし、当該液晶素子を有する液晶パネルの表示を更新する時間
間隔をＳとした場合、
Ｔ≦Ｓ×ｋの関係を満たす
ことを特徴とする請求項１に記載の映像処理方法。
【請求項３】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第１画素に対応する液晶素子への印加電圧が、前記第１電圧よりも低い第３電圧を下回
る場合、当該印加電圧を前記第３電圧以上とするよう補正する
ことを特徴とする請求項１または２に記載の映像処理方法。
【請求項４】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第１画素から、当該リスク境界の反対側へ連続する２以上の予め定められた数の前記第
１画素のうち、前記印加電圧が前記第１電圧よりも低い第３電圧を下回るものを、前記第
３電圧以上とするよう補正する
ことを特徴とする請求項１から３のいずれかに記載の映像処理方法。
【請求項５】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第２画素に対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下
回る第４電圧とするよう補正する
ことを特徴とする請求項１から４のいずれかに記載の映像処理方法。
【請求項６】
前記補正ステップにおいて、
前記リスク境界に接するフレームの映像信号から検出された当該リスク境界に接する前
記第２画素から、当該リスク境界の反対側へ連続する２以上の予め定められた数の前記第
２画素に対応する液晶素子への印加電圧を、前記第１電圧を上回り前記第２電圧を下回る
第４電圧とするよう補正する
ことを特徴とする請求項１から５のいずれかに記載の映像処理方法。
【請求項７】
前記補正ステップにおいて、
前記第１境界検出ステップで検出された境界のうち、前記１つ前のフレームから現フレ
ームにかけて１画素分だけ移動したリスク境界に接する画素を、前記横電界を低減させる
ための補正対象とする
ことを特徴とする請求項１から６のいずれかに記載の映像処理方法。
【請求項８】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
よりも１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出部
と、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出部と、
前記第１境界検出部により検出された境界のうち、前記第２境界検出部により現フレー
ムの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくとも一
方の画素について、前記複数フレームのうち、前記第２境界検出部により検出されたリス
ク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映像信号
を、前記第１および第２画素で生じる横電界を低減させるように補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項９】
第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコ
モン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号
に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力された映像信号において前記印加電圧が第１電圧を下回る第１画素と、前記印加電
圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界のうち、現フレーム
よりも１つ前のフレームから現フレームにかけて変化する境界を検出する第１境界検出部
と、
入力された映像信号で指定される前記第１画素と前記第２画素との境界の一部であって
、前記液晶のチルト方位で定まるリスク境界を、現フレームから後続するｋフレーム（ｋ
は自然数）までの複数フレームについてそれぞれ検出する第２境界検出部と、
前記第１境界検出部により検出された境界のうち、前記第２境界検出部により現フレー
ムの映像信号から検出されたリスク境界に接する前記第１および第２画素の少なくとも一
方の画素について、前記複数フレームのうち、前記第２境界検出部により検出されたリス
ク境界に接するフレームの当該画素に対応する液晶素子への印加電圧を指定する映像信号
を、前記第１および第２画素で生じる横電界を低減させるように補正する補正部と
を備えることを特徴とする液晶表示装置。
【請求項１０】
請求項９に記載された液晶表示装置を有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１２−１２７９９１（Ｐ２０１２−１２７９９１Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７６６７６（Ｐ２０１０−２７６６７６）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]