欠陥プリント回路をマッピングするためのシステム
スクラップユニット・マッピング・システムが開示されている。上記システムは、複数のＰＣＢを含む多層ＰＣＢをマッピングするために特に設計されている。開示されたシステムは、特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、層情報を格納するための任意の方法を用いて、層マップを格納する格納手段と、層マップを組み合わせ、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備える。さらに、上記システムは、ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアをさらに備え得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動光学検査系および方法の分野に関する。より詳細には、本発明は、ＰＣＢをマッピングするためのシステムおよび方法に関する。
【背景技術】
【０００２】
自動光学検査系は、画像処理および専用アルゴリズムを用いてＰＣＢまたはウェハの表面を検査し、その表面の欠陥を認識するものである。
【０００３】
ＰＣＢは、通常、複数のＰＣＢを含む単一の基板を製造する方法で作製される。製造およびプロセス全体が単一の基板上行なわれ、その後、単一の基板はＰＣＢに裁断される。
【０００４】
単一の基板上で多数のユニット（ＰＣＢ）を作製することができ、そのうちいくつかは欠陥を有することがあり、これらは「スクラップユニット（scrap-units）」として知られている。ユニットの層のうちの１つに１つの欠陥があれば、そのユニットを不適格とするのに足りる。上記プロセスは、基板規模（ユニット規模ではなく）で行なわれるので、スクラップユニットをプロセスの進行中に識別し、それにより、スクラップユニットに対して労力および材料を費やさないようにすることが非常に重要である。
【発明の開示】
【０００５】
本発明は、「層成」法を用いて製造されたＰＣＢまたは「積層」法を用いて作製されたＰＣＢのいずれにも用いることができる。「層成」は、各層がその下層上に直接作製される方法であり、「積層」は、各層が個別に製造されて集められ、加圧または積層によって１つのＰＣＢに接合される方法である。
【０００６】
したがって、検査プラットフォームを用いて特定の各基板のスクラップユニット・マップを作成するシステムおよび方法を得ることは有利であろう。
【０００７】
本発明は、好適な実施形態において、「層構造の物の層情報を格納する方法（a method for storing layers' information of a layers-made object）」を利用しており、これは、２００３年１０月２日に国際公開され、公開番号WO０３／０８１５３５Ａ１を有する係属中の特許である。
【０００８】
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。
【０００９】
本発明の教示によれば、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせ、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備えるスクラップユニット・マッピング・システムが提供される。
【００１０】
本発明の好適な実施形態に記載された更なる特徴によれば、
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収する機構をさらに備える、スクラップユニット・マッピング・システムが提供される。
【００１１】
本発明の別の好適な実施形態によれば、前記ＰＣＢマップを表示するためのディスプレイ装置をさらに備える上記スクラップユニット・マッピング・システムが提供される。
【００１２】
別の好適な実施形態において、前記ＰＣＢマップにおけるスクラップユニットが色でマークされ、各色は、前記欠陥の層位置を定義している上記スクラップユニット・マッピング・システムが提供される。
【００１３】
更なる好適な実施形態において、層情報を格納するための前記方法は、国際公開公報ＷＯ０３／０８１５３５Ａ１に定義された方法である上記スクラップユニット・マッピング・システムが提供される。
【００１４】
本発明の更なる局面によれば、以下のステップを含む、特に複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング方法が提供される。
【００１５】
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップ。
【００１６】
本発明によれば、以下の更なるステップを含む上記方法も提供される。
【００１７】
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス状層(terrace-layer)の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップ。
【００１８】
本発明によれば、前記ＰＣＢマップにおける前記スクラップユニットを色で彩色するステップであって、各色は、欠陥層を定義しているステップをさらに含む上記方法も提供される。
【００１９】
本発明によれば、国際公開公報ＷＯ０３／０８１５３５A１において定義された層情報を格納する方法が用いられている上記の方法も提供される。
【００２０】
本発明は、ＰＣＢ上でのスクラップユニット・マッピング・システムおよび方法を提供することにより、既存の技術の短所に対処することに成功している。
【００２１】
添付の図面を参照しながら、本発明を例示としてのみここに説明する。以下において図面を具体的に詳しく参照するが、図示した詳細事項は、例示として、また、本発明の好適な実施形態を説明する目的においてのみ示され、本発明の原理および概念的局面を最も有用かつ容易に理解される説明であると考えられるものを提供するために提示されていることに注意されたい。この点に関し、本発明の基本的理解に必要である以上に本発明の構造的な詳細を明らかにする試みはなされておらず、図面を伴う説明により、本発明のいつかの形態が実際にどのように実施されるかは当業者に明らかとなるであろう。
【００２２】
図中、
図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャート示している。
【００２３】
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明のマッピング方法を示している。
【発明を実施するための最良の形態】
【００２４】
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。
【００２５】
本発明によれば、上記システムは、特定のＰＣＢの層の走査画像を用いる。各層上には、識別し得るスクラップユニットが存在する。実際には、走査画像は、単一の層の片面のスクラップユニットのマップである。
【００２６】
上記システムは、これらのマップを組み合わせ、これらの層から製造されることになるＰＣＢ上でのスクラップユニットの位置を示すマップを作成する。ＰＣＢの製造が終了すると、このマップは、そのＰＣＢの更なるプロセス（例えば、穿孔）に用いることができる。
【００２７】
「積層」法を用いてＰＣＢを製造する場合、スクラップユニットを最小限にしてＰＣＢを製造するために、各層に対し、同種の複数の層から特定の層を選択する最適化ソフトウェアを用いることができる。
【００２８】
本発明のシステムの原理および動作は、図面およびそれに付随する説明を参照することによってより良く理解され得る。
【００２９】
図面において、図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャートを示している。３つの層群「Ａ」１７である、Ｌ１、Ｌ２およびＬ３が走査ユニット１８に入力され走査される。画像は、各層に対してマップを作成するマッピングユニット１９に送られる。層２０は出力場所「Ｂ」に送られ、マップは最適化ユニット２１に送られる。最適化ユニットおよびソフトウェア２１は、（スクラップユニットを最小限にしてＰＣＢを得るために）、ＰＣＢの第１層としてＬ１の第３層を、第２層としてＬ２の第１層を、ＰＣＢの最後の層としてＬ３の第２層を選択することに決定した。最適化ユニット２１は、その決定に従って層を回収し、スクラップユニットを最小限にしてＰＣＢ２２を作製し、更なるプロセスで用いるスクラップユニットをマークした互換性のあるマップを作成する。
【００３０】
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明によるマッピング方法を示している。
【００３１】
基板の三層はそれぞれ走査され、各層Ｌ１、Ｌ２およびＬ３の面１および面２の画像が得られる。スクラップユニット１１が（図においては、「Ｄ」で）マークされる。システムは、画像を組み合わせてマップ１２とし、マップ１２は、欠陥の層位置を識別する色によって、層Ｌ１の欠陥を１３、層Ｌ２の欠陥を１４、層Ｌ３の欠陥を１５、複数の層の欠陥を１６としてスクラップユニットの位置をマークする。
【００３２】
本明細書およびそれに続く請求項のセクションにおいて、スクラップユニット等の用語は、複数のＰＣＢを含む単一の基板上の不適格なＰＣＢユニットを指す。
【００３３】
本発明を、その具体的な実施形態により説明したが、多くの代替例、変形例および変更例が当業者に明らかであることは明白であり、従って、添付の請求項の精神および広い範囲に含まれるそのような代替例、変形例および変更例のすべてを包含することが意図されている。
【図面の簡単な説明】
【００３４】
【図１】図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャート示している。
【図２】図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明のマッピング方法を示している。
【技術分野】
【０００１】
本発明は、自動光学検査系および方法の分野に関する。より詳細には、本発明は、ＰＣＢをマッピングするためのシステムおよび方法に関する。
【背景技術】
【０００２】
自動光学検査系は、画像処理および専用アルゴリズムを用いてＰＣＢまたはウェハの表面を検査し、その表面の欠陥を認識するものである。
【０００３】
ＰＣＢは、通常、複数のＰＣＢを含む単一の基板を製造する方法で作製される。製造およびプロセス全体が単一の基板上行なわれ、その後、単一の基板はＰＣＢに裁断される。
【０００４】
単一の基板上で多数のユニット（ＰＣＢ）を作製することができ、そのうちいくつかは欠陥を有することがあり、これらは「スクラップユニット（scrap-units）」として知られている。ユニットの層のうちの１つに１つの欠陥があれば、そのユニットを不適格とするのに足りる。上記プロセスは、基板規模（ユニット規模ではなく）で行なわれるので、スクラップユニットをプロセスの進行中に識別し、それにより、スクラップユニットに対して労力および材料を費やさないようにすることが非常に重要である。
【発明の開示】
【０００５】
本発明は、「層成」法を用いて製造されたＰＣＢまたは「積層」法を用いて作製されたＰＣＢのいずれにも用いることができる。「層成」は、各層がその下層上に直接作製される方法であり、「積層」は、各層が個別に製造されて集められ、加圧または積層によって１つのＰＣＢに接合される方法である。
【０００６】
したがって、検査プラットフォームを用いて特定の各基板のスクラップユニット・マップを作成するシステムおよび方法を得ることは有利であろう。
【０００７】
本発明は、好適な実施形態において、「層構造の物の層情報を格納する方法（a method for storing layers' information of a layers-made object）」を利用しており、これは、２００３年１０月２日に国際公開され、公開番号WO０３／０８１５３５Ａ１を有する係属中の特許である。
【０００８】
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。
【０００９】
本発明の教示によれば、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせ、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備えるスクラップユニット・マッピング・システムが提供される。
【００１０】
本発明の好適な実施形態に記載された更なる特徴によれば、
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収する機構をさらに備える、スクラップユニット・マッピング・システムが提供される。
【００１１】
本発明の別の好適な実施形態によれば、前記ＰＣＢマップを表示するためのディスプレイ装置をさらに備える上記スクラップユニット・マッピング・システムが提供される。
【００１２】
別の好適な実施形態において、前記ＰＣＢマップにおけるスクラップユニットが色でマークされ、各色は、前記欠陥の層位置を定義している上記スクラップユニット・マッピング・システムが提供される。
【００１３】
更なる好適な実施形態において、層情報を格納するための前記方法は、国際公開公報ＷＯ０３／０８１５３５Ａ１に定義された方法である上記スクラップユニット・マッピング・システムが提供される。
【００１４】
本発明の更なる局面によれば、以下のステップを含む、特に複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング方法が提供される。
【００１５】
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップ。
【００１６】
本発明によれば、以下の更なるステップを含む上記方法も提供される。
【００１７】
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス状層(terrace-layer)の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップ。
【００１８】
本発明によれば、前記ＰＣＢマップにおける前記スクラップユニットを色で彩色するステップであって、各色は、欠陥層を定義しているステップをさらに含む上記方法も提供される。
【００１９】
本発明によれば、国際公開公報ＷＯ０３／０８１５３５A１において定義された層情報を格納する方法が用いられている上記の方法も提供される。
【００２０】
本発明は、ＰＣＢ上でのスクラップユニット・マッピング・システムおよび方法を提供することにより、既存の技術の短所に対処することに成功している。
【００２１】
添付の図面を参照しながら、本発明を例示としてのみここに説明する。以下において図面を具体的に詳しく参照するが、図示した詳細事項は、例示として、また、本発明の好適な実施形態を説明する目的においてのみ示され、本発明の原理および概念的局面を最も有用かつ容易に理解される説明であると考えられるものを提供するために提示されていることに注意されたい。この点に関し、本発明の基本的理解に必要である以上に本発明の構造的な詳細を明らかにする試みはなされておらず、図面を伴う説明により、本発明のいつかの形態が実際にどのように実施されるかは当業者に明らかとなるであろう。
【００２２】
図中、
図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャート示している。
【００２３】
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明のマッピング方法を示している。
【発明を実施するための最良の形態】
【００２４】
本発明は、特に、複数のＰＣＢを含む多層基板をマッピングするためのスクラップユニット・マッピング・システムおよび方法である。
【００２５】
本発明によれば、上記システムは、特定のＰＣＢの層の走査画像を用いる。各層上には、識別し得るスクラップユニットが存在する。実際には、走査画像は、単一の層の片面のスクラップユニットのマップである。
【００２６】
上記システムは、これらのマップを組み合わせ、これらの層から製造されることになるＰＣＢ上でのスクラップユニットの位置を示すマップを作成する。ＰＣＢの製造が終了すると、このマップは、そのＰＣＢの更なるプロセス（例えば、穿孔）に用いることができる。
【００２７】
「積層」法を用いてＰＣＢを製造する場合、スクラップユニットを最小限にしてＰＣＢを製造するために、各層に対し、同種の複数の層から特定の層を選択する最適化ソフトウェアを用いることができる。
【００２８】
本発明のシステムの原理および動作は、図面およびそれに付随する説明を参照することによってより良く理解され得る。
【００２９】
図面において、図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャートを示している。３つの層群「Ａ」１７である、Ｌ１、Ｌ２およびＬ３が走査ユニット１８に入力され走査される。画像は、各層に対してマップを作成するマッピングユニット１９に送られる。層２０は出力場所「Ｂ」に送られ、マップは最適化ユニット２１に送られる。最適化ユニットおよびソフトウェア２１は、（スクラップユニットを最小限にしてＰＣＢを得るために）、ＰＣＢの第１層としてＬ１の第３層を、第２層としてＬ２の第１層を、ＰＣＢの最後の層としてＬ３の第２層を選択することに決定した。最適化ユニット２１は、その決定に従って層を回収し、スクラップユニットを最小限にしてＰＣＢ２２を作製し、更なるプロセスで用いるスクラップユニットをマークした互換性のあるマップを作成する。
【００３０】
図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明によるマッピング方法を示している。
【００３１】
基板の三層はそれぞれ走査され、各層Ｌ１、Ｌ２およびＬ３の面１および面２の画像が得られる。スクラップユニット１１が（図においては、「Ｄ」で）マークされる。システムは、画像を組み合わせてマップ１２とし、マップ１２は、欠陥の層位置を識別する色によって、層Ｌ１の欠陥を１３、層Ｌ２の欠陥を１４、層Ｌ３の欠陥を１５、複数の層の欠陥を１６としてスクラップユニットの位置をマークする。
【００３２】
本明細書およびそれに続く請求項のセクションにおいて、スクラップユニット等の用語は、複数のＰＣＢを含む単一の基板上の不適格なＰＣＢユニットを指す。
【００３３】
本発明を、その具体的な実施形態により説明したが、多くの代替例、変形例および変更例が当業者に明らかであることは明白であり、従って、添付の請求項の精神および広い範囲に含まれるそのような代替例、変形例および変更例のすべてを包含することが意図されている。
【図面の簡単な説明】
【００３４】
【図１】図１は、「積層」製造法を用いた本発明の好適な実施形態のフローチャート示している。
【図２】図２は、２５個のＰＣＢを含む両面・三層基板の例を用いた本発明のマッピング方法を示している。
【特許請求の範囲】
【請求項１】
特に複数のＰＣＢを含む多層ＰＣＢをマッピングするためのスクラップユニット・マッピング・システムであって、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備えるシステム。
【請求項２】
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアをさらに備える、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項３】
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収する機構をさらに備える、請求項２に記載のスクラップユニット・マッピング・システム。
【請求項４】
前記ＰＣＢマップを表示するためのディスプレイ装置をさらに備える、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項５】
前記ＰＣＢマップにおけるスクラップユニットが色でマークされ、各色は、前記欠陥の層位置を定義している、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項６】
層情報を格納するための前記方法は、国際公開公報ＷＯ０３／０８１５３５Ａ１に定義された方法である、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項７】
特に複数のＰＣＢを含む多層ＰＣＢに用いられるスクラップユニット・マッピング方法であって、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップとを含む方法。
【請求項８】
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップとをさらに含む、請求項７に記載の方法。
【請求項９】
前記ＰＣＢマップにおける前記スクラップユニットを色で彩色するステップであって、各色は、欠陥層を定義しているステップをさらに含む、請求項７に記載の方法。
【請求項１０】
国際公開公報ＷＯ０３／０８１５３５A１において定義された層情報を格納する方法が用いられている、請求項７に記載の方法。
【請求項１】
特に複数のＰＣＢを含む多層ＰＣＢをマッピングするためのスクラップユニット・マッピング・システムであって、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を走査し、層マップにおいてスクラップユニットをマークする光学検査系と、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納する格納手段と、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成する組み合わせソフトウェアとを備えるシステム。
【請求項２】
ｄ）前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義し、前記定義されたセットのそれぞれを回収して、１つのＰＣＢに接合することを可能にする最適化ソフトウェアをさらに備える、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項３】
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収する機構をさらに備える、請求項２に記載のスクラップユニット・マッピング・システム。
【請求項４】
前記ＰＣＢマップを表示するためのディスプレイ装置をさらに備える、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項５】
前記ＰＣＢマップにおけるスクラップユニットが色でマークされ、各色は、前記欠陥の層位置を定義している、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項６】
層情報を格納するための前記方法は、国際公開公報ＷＯ０３／０８１５３５Ａ１に定義された方法である、請求項１に記載のスクラップユニット・マッピング・システム。
【請求項７】
特に複数のＰＣＢを含む多層ＰＣＢに用いられるスクラップユニット・マッピング方法であって、
ａ）特定のＰＣＢの作製を目的とした、識別された層の各層（両面）を光学検査系によって走査し、層マップにおいてスクラップユニットをマークするステップと、
ｂ）層情報を格納するための任意の方法を用いて、前記層マップを格納するステップと、
ｃ）前記層マップを組み合わせて作成されるＰＣＢマップであって、層のうちの１つが欠陥を有する各スクラップユニットがマークされているＰＣＢマップを作成するステップとを含む方法。
【請求項８】
ｄ）最適化ソフトウェアを用いて、前記ＰＣＢの各テラス層の複数の層マップを突合せることにより、スクラップユニットを最小限にしてＰＣＢに接合するための識別された層のセットを定義するステップと、
ｅ）前記最適化結果に従って、ＰＣＢに接合するための前記識別された層のセットを回収するステップとをさらに含む、請求項７に記載の方法。
【請求項９】
前記ＰＣＢマップにおける前記スクラップユニットを色で彩色するステップであって、各色は、欠陥層を定義しているステップをさらに含む、請求項７に記載の方法。
【請求項１０】
国際公開公報ＷＯ０３／０８１５３５A１において定義された層情報を格納する方法が用いられている、請求項７に記載の方法。
【図１】
【図２】
【図２】
【公表番号】特表２００８−５０４５２１（Ｐ２００８−５０４５２１Ａ）
【公表日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願番号】特願２００７−５１７６４８（Ｐ２００７−５１７６４８）
【出願日】平成１７年６月１９日（２００５．６．１９）
【国際出願番号】ＰＣＴ／ＩＬ２００５／０００６５０
【国際公開番号】ＷＯ２００５／１２２６９５
【国際公開日】平成１７年１２月２９日（２００５．１２．２９）
【出願人】（５０４１６４６３１）カムテック エルティーディー． (13)
【Ｆターム（参考）】
【公表日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願日】平成１７年６月１９日（２００５．６．１９）
【国際出願番号】ＰＣＴ／ＩＬ２００５／０００６５０
【国際公開番号】ＷＯ２００５／１２２６９５
【国際公開日】平成１７年１２月２９日（２００５．１２．２９）
【出願人】（５０４１６４６３１）カムテック エルティーディー． (13)
【Ｆターム（参考）】
[ Back to top ]