液体噴射装置、および、液体噴射装置の制御方法
【課題】液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響を抑制する。
【解決手段】第１のデバイスが設けられた液体容器が装着可能である液体噴射装置は、液体容器に関連する所定の処理を実行する処理実行部と、第１のデバイスに電気的に接続される第１の配線と、処理実行部に電気的に接続される第２の配線と、第１の場合に少なくとも第１の配線を介して第１のデバイスにアクセスし、第２の場合に第２の配線を介して処理実行部にアクセスして所定の処理を実行させる制御部と、第２の場合に第１の配線を一定電位に電気的に接続する接続部と、を備える。
【解決手段】第１のデバイスが設けられた液体容器が装着可能である液体噴射装置は、液体容器に関連する所定の処理を実行する処理実行部と、第１のデバイスに電気的に接続される第１の配線と、処理実行部に電気的に接続される第２の配線と、第１の場合に少なくとも第１の配線を介して第１のデバイスにアクセスし、第２の場合に第２の配線を介して処理実行部にアクセスして所定の処理を実行させる制御部と、第２の場合に第１の配線を一定電位に電気的に接続する接続部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体噴射装置およびその制御方法に関し、特に、デバイスが設けられた液体容器が装着される液体噴射装置およびその制御方法に関する。
【背景技術】
【０００２】
液体噴射装置の一例であるインクジェット方式の印刷装置には、通常、取り外し可能な液体容器であるインク容器が装着される。インク容器には、記憶装置が設けられているものがある。記憶装置には、例えば、インク容器内のインクの残量やインクの色などの種々の情報が格納されている（特許文献１，２）。また、近年、インク容器には、さらに、インクの残量を検出するためのセンサが設けられているものもある（特許文献３〜５）。印刷装置に設けられた制御装置は、インク容器に対して記憶装置に対する制御と、センサに対する制御を行う。
【０００３】
【特許文献１】特開２００２−３７０３８３号公報
【特許文献２】特開２００４−２９９４０５号公報
【特許文献３】特開２００１−１４６０３０号公報
【特許文献４】特開平６−２２６９８９号公報
【特許文献５】特開２００３−１１２４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、印刷装置によるセンサに対する制御が、記憶装置に関連する要素に対して与える影響については、あまり考慮されていなかった。例えば、センサに対する制御に用いられる電圧が、制御装置と記憶装置とを接続する配線を介して、制御装置や記憶装置に何らかの影響を与えてしまうおそれがあった。このような課題は、インク容器に記憶装置が設けられている場合に限らず、液体容器に何らかのデバイスが設けられており、液体噴射装置の制御装置が当該デバイスと配線を介して接続される場合に共通する課題であった。また、このような課題は、制御装置がセンサに対する制御を行う場合に限らず、インク容器に関連する所定の処理を行う場合に共通する課題であった。
【０００５】
この発明は、上述の課題を解決するためになされたものであり、デバイスが設けられた液体容器が装置される液体噴射装置において、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するために以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第１のデバイスに電気的に接続されるべき第１の配線と、
前記処理実行部に電気的に接続される第２の配線と、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行させる制御部と、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する接続部と、
を備える液体噴射装置。
【０００８】
適用例１に係る液体噴射装置によれば、液体容器に関連する所定の処理を行うときには、第１の配線を一定電位に接続する。この結果、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動を抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響を抑制することができる。
【０００９】
適用例１に係る液体噴射装置において、前記接続部は、さらに、前記第２の場合に前記第１の配線の電位を一定電位にする第１のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動をさらに抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響をさらに抑制することができる。
【００１０】
適用例１に係る液体噴射装置において、前記所定の処理に関連する電圧が前記第１の配線に誤って印加され得ることを検出する検出部を備え、前記接続部は、さらに、前記検出部が前記誤印加され得ることを検出した場合に、前記第１の配線の電位を一定電位にする第２のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動をより一層抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響をより一層抑制することができる。
【００１１】
適用例１に係る液体噴射装置において、前記液体容器は、さらに、第２のデバイスを備え、
前記液体噴射装置は、さらに、前記第１の制御部と前記第２のデバイスとを電気的に接続する第３の配線を備え、前記所定の処理は、前記第３の配線を介して前記第２のデバイスに対して駆動電圧を印加することを含んでも良い。こうすれば、第２のデバイスに対する駆動電圧が第１の配線に誤印加された場合においても、当該誤印加が液体噴射装置に及ぼす影響を抑制することができる。
【００１２】
適用例１に係る前記液体容器において、前記所定の処理に関連する電圧または前記駆動電圧は、前記第１の配線上に現れる電位より大きくても良い。かかる場合には、所定の処理に関連する電圧または駆動電圧による影響が大きくなりやすいが、本適用例では当該影響が液体噴射装置におよぶことを抑制することができる。
【００１３】
適用例１に係る前記液体容器は、さらに、前記液体容器の前記第１のデバイスを前記第１の配線に電気的に接続するための第１の端子と、前記液体容器の前記第２のデバイスを前記第３の配線に電気的に接続するための第２の端子と、を備え、前記第１の端子と前記第２の端子は、互いに近接していても良い。かかる場合には駆動電圧が液体噴射装置に影響を及ぼしやすいが、本適用例では駆動電圧が液体噴射装置に及ぼす影響を抑制することができる。
【００１４】
適用例１に係る前記液体容器において、前記第１のデバイスは、記憶装置を含んでも良く、前記第２のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含んでも良い。
【００１５】
この発明は、種々の形態で実現することが可能であり、例えば、液体噴射装置、液体噴射装置の制御方法、これらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体等の形態で実現することができる。
【発明を実施するための最良の形態】
【００１６】
Ａ．実施例：
・印刷システムの構成：
次に、本発明の実施の形態を実施例に基づき説明する。図１は、第１実施例における印刷システムの概略構成を示す説明図である。印刷システムは、プリンタ２０と、コンピュータ９０と、を備えている。プリンタ２０は、コネクタ８０を介して、コンピュータ９０と接続されている。
【００１７】
プリンタ２０は、副走査送り機構と、主走査送り機構と、ヘッド駆動機構と、各機構を制御するための主制御部４０と、を備えている。副走査送り機構は、紙送りモータ２２とプラテン２６とを備えており、紙送りモータの回転をプラテンに伝達することによって用紙Ｐを副走査方向に搬送する。主走査送り機構は、キャリッジモータ３２と、プーリ３８と、キャリッジモータとプーリとの間に張設された駆動ベルト３６と、プラテン２６の軸と並行に設けられた摺動軸３４と、を備えている。摺動軸３４は、駆動ベルト３６に固定されたキャリッジ３０を摺動可能に保持している。キャリッジモータ３２の回転は、駆動ベルト３６を介してキャリッジ３０に伝達され、キャリッジ３０は、摺動軸３４に沿ってプラテン２６の軸方向（主走査方向）に往復動する。ヘッド駆動機構は、キャリッジ３０に搭載された印刷ヘッドユニット６０を備えており、印刷ヘッドを駆動して用紙Ｐ上にインクを吐出させる。印刷ヘッドユニット６０には、後述するように、複数のインクカートリッジを脱着自在に装着可能である。プリンタ２０は、さらに、ユーザがプリンタの各種の設定を行ったり、プリンタのステータスを確認したりするための操作部７０を備えている。
【００１８】
図２〜図４を参照して、インクカートリッジの構成と共に、プリンタ２０の構成についてさらに説明する。図２は、実施例に係るインクカートリッジの構成を示す斜視図である。図３は、実施例に係る基板の構成を示す図である。図４は、印刷ヘッドユニット６０の構成を説明する図である。
【００１９】
インクカートリッジ１００は、インクを収容する筐体１０１と、筐体１０１の開口部を封止する蓋体１０２と、基板１２０と、センサ１１０と、を備えている。筐体１０１の底面には、印刷ヘッドユニット６０に装着されたときに、印刷ヘッドユニット６０に対してインクを供給するためのインク供給口１０４が形成されている。図２に示す筐体１０１の前面ＦＲの上端には、張り出し部１０３が形成されている。さらに、筐体１０１の前面ＦＲの中央より下側（底面側）には、上下をリブ１０７および１０６により囲まれた凹部１０５が形成されている。凹部１０５には、上述した基板１２０が嵌め込まれている。センサ１１０は、筐体１０１の側壁ＳＤに埋め込まれている。センサ１１０は、後述するように、圧電素子を含み、インク残量の検出に用いられる。
【００２０】
図３（Ａ）は、基板１２０の表面の構成を示している。表面は、インクカートリッジ１００に装着されたときに外側に露出している面である。図３（Ｂ）は、基板１２０を側面から見た図を示している。基板１２０の上端部には、ボス溝１２１が形成され、基板１２０の下端部には、ボス穴１２２が形成されている。図１に示すように、基板１２０が、筐体１０１の凹部１０５に装着される際、ボス溝１２１およびボス穴１２２には、凹部１０５の底面に形成されたボス１０８および１０９が嵌合する。ボス１０８および１０９の先端部は、潰されて、かしめられる。これにより基板１２０は、凹部１０５に固定される。
【００２１】
図４を参照して印刷ヘッドユニット６０の構成と、印刷ヘッドユニット６０にインクカートリッジ１００が装着される様子を説明する。図４に示すように、印刷ヘッドユニット６０は、ホルダ６２と、ホルダカバー６３と、接続機構６６と、印刷ヘッド６８と、キャリッジ回路５０と、を備えている。ホルダ６２は、複数のインクカートリッジ１００を装着可能に構成され、印刷ヘッド６８の上面に配置されている。ホルダカバー６３は、装着されるインクカートリッジごとに、それぞれ開閉可能に、印刷ヘッド６８の上部に取り付けられている。接続機構６６は、後述するインクカートリッジ１００の基板１２０に設けられた各端子と、キャリッジ回路５０とを電気的に接続するための導電性の接続端子６７が、基板１２０の端子ごとに設けられている。印刷ヘッド６８の上面には、インクカートリッジ１００から印刷ヘッド６８にインクを供給するためのインク供給針６４が配置されている。印刷ヘッド６８は、複数のノズルと、複数の圧電素子（ピエゾ素子）と、を含み、各圧電素子に印加される電圧に応じて各ノズルからインク滴を吐出し、用紙Ｐ上にドットを形成する。キャリッジ回路５０は、主制御部４０と協働してインクカートリッジ１００に関連する制御を行うための回路であり、以下ではサブ制御部ともいう。
【００２２】
ホルダカバー６３を開状態として、インクカートリッジ１００をホルダ６２に装着し、ホルダカバー６３を閉めると、インクカートリッジ１００は、ホルダ６２に固定される。インクカートリッジ１００がホルダ６２に固定された状態では、インクカートリッジ１００のインク供給口１０４に、インク供給針６４が挿入され、インクカートリッジ１００に収容されているインクは、インク供給針６４を介して印刷ヘッド６８に供給される。以上の説明から解るように、インクカートリッジ１００は、図４におけるＺ軸の正方向に挿入されることにより、ホルダ６２に装着される。
【００２３】
図３に戻って、基板１２０について、さらに説明する。図３（Ａ）における矢印Ｒは、上述したインクカートリッジ１００の挿入方向を示している。図３（Ｂ）に示すように、基板１２０は、裏面に記憶装置１３０を備え、表面に９つの端子からなる端子群を備えている。記憶装置１３０は、メモリセルアレイを含み、メモリセルアレイには、例えば、インクの残量やインクの色などのインクまたはインクカートリッジ１００に関連する種々のデータが格納される。
【００２４】
各端子は、略矩形状に形成され、挿入方向Ｒと略垂直な列を２列形成するように配置されている。２つの列のうち、挿入方向Ｒ側、すなわち、図３（Ａ）における下側に位置する列を下側列と呼び、挿入方向Ｒの反対側、すなわち、図３（Ａ）における上側に位置する列を上側列と呼ぶ。上側列を形成する端子と、下側列を形成する端子は、互いの端子中心が挿入方向Ｒに並ばないように、互い違いに配置され、いわゆる千鳥状の配置を構成している。
【００２５】
上側列を形成するように配列されている端子は、図３（Ａ）中左側から、第１の短絡検出端子２１０、接地端子２２０、電源端子２３０、第２の短絡検出端子２４０である。下側列を形成するように配列されている端子は、図３（Ｂ）中左側から、第１のセンサ駆動用端子２５０、リセット端子２６０、クロック端子２７０、データ端子２８０、第２のセンサ駆動用端子２９０である。左右方向の中央付近の５つの端子、すなわち、接地端子２２０、電源端子２３０、リセット端子２６０、クロック端子２７０、データ端子２８０は、それぞれ、記憶装置１３０に接続されている。下側列の両端に位置する２つの端子、すなわち、第１のセンサ駆動用端子２５０および第２のセンサ駆動用端子２９０は、センサ１１０に含まれる圧電素子の一方の電極および他方の電極にそれぞれ接続されている。第１の短絡検出端子２１０は、接地端子２２０に短絡されている。第２の短絡検出端子２４０は、どこにも接続されていない。
【００２６】
基板１２０では、記憶装置１３０に接続された５つの端子と、センサ１１０に接続された２つの端子は、互いに近接して配置されている。このため、プリンタ２０側の接続機構６６においても、記憶装置１３０に接続された５つの端子に対応する接続端子６７と、センサ１１０に接続された２つの端子に対応する接続端子６７とは、互いに近接して配置されている。なお、実施例における記憶装置１３０とセンサ１１０は、それぞれ本発明における第１のデバイスと第２のデバイスに対応する。
【００２７】
基板１２０の各端子は、インクカートリッジ１００がホルダ６２に固定されると、ホルダ６２に備えられた接続機構６６の接続端子６７を介して、サブ制御部（キャリッジ回路）５０と電気的に接続される。
【００２８】
・印刷装置の電気的構成：
図５および図６は、第１実施例におけるプリンタの電気的な構成を示す図である。図５は、主制御部４０とサブ制御部５０とカートリッジ１００との全体に注目して描かれている。図６は、主制御部４０の内部構成とサブ制御部５０の内部構成が、一つのインクカートリッジ１００と共に描かれている。
【００２９】
サブ制御部５０と各インクカートリッジ１００の記憶装置１３０とには、互いに異なる３ビットのＩＤ番号（識別番号）が割り当てられている。搭載されるインクカートリッジ１００数が６個である場合、例えば、サブ制御部５０には、ＩＤ”０，０，０”が割り当てられており、６つの記憶装置１３０には、それぞれＩＤ”０，０，１”〜”１，１，０”が割り当てられている。
【００３０】
サブ制御部５０と各インクカートリッジ１００との間は、複数の配線で接続されている。複数の配線は、第１のリセット信号線ＬＲ１、第１のデータ信号線ＬＤ１、第１のクロック信号線ＬＣ１、第１の接地線ＬＣＳ、第１の短絡検出線ＬＣＯＡ、第２の短絡検出線ＬＣＯＢ、第１のセンサ駆動信号線ＬＤＳＮ、第２のセンサ駆動信号線ＬＤＳＰを含む。
【００３１】
第１のリセット信号線ＬＲ１は、第１のリセット信号ＣＲＳＴを伝送する導電線であり、基板１２０のリセット端子２６０を介して記憶装置１３０に電気的に接続される。第１のデータ信号線ＬＤ１は、第１のデータ信号ＣＳＤＡを伝送する導電線であり、基板１２０のデータ端子２８０を介して記憶装置１３０に電気的に接続される。第１のクロック信号線ＬＣ１は、第１のクロック信号ＣＳＣＫを伝送する導電線であり、基板１２０のクロック端子２７０を介して記憶装置１３０に電気的に接続される。これらの３本の配線ＬＲ１、ＬＤ１、ＬＣ１は、それぞれ、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。なお、実施例におけるこれらの３本の配線ＬＲ１、ＬＤ１、ＬＣ１は、本発明における第１の配線に対応する。
【００３２】
第１の接地線ＬＣＳは、記憶装置１３０に接地電位ＣＶＳＳを供給する導電線であり、基板１２０の接地端子２２０を介して記憶装置１３０に電気的に接続される。第１の接地線ＬＣＳは、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。接地電位ＣＶＳＳは、主制御部４０からサブ制御部５０に供給される接地電位ＶＳＳ（後述）と接続されており、ＧＮＤレベルに設定される。
【００３３】
第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢは、後述する短絡検出に用いられる導電線である。第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢは、それぞれインクカートリッジ１００ごとに独立した複数の配線であり、一端がサブ制御部５０に電気的に接続され、他端が基板１２０の第１の短絡検出端子２１０および第２の短絡検出端子２４０にそれぞれ電気的に接続される。
【００３４】
第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰは、センサ１１０の圧電素子に駆動電圧を印加すると共に、圧電素子の圧電効果により発生する電圧をサブ制御部５０に伝送するための導電線である。第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰは、それぞれインクカートリッジ１００ごとに独立した複数の配線であり、一端がサブ制御部５０に電気的に接続され、他端が基板１２０の第１のセンサ駆動用端子２５０および第２のセンサ駆動用端子２９０にそれぞれ電気的に接続される。第１のセンサ駆動信号線ＬＤＳＮは、第１のセンサ駆動用端子２５０を介して、センサ１１０の圧電素子の一方の電極に電気的に接続され、第２のセンサ駆動信号線ＬＤＳＰは、第２のセンサ駆動用端子２９０を介して、センサ１１０の圧電素子の他方の電極に電気的に接続される。
【００３５】
主制御部４０と各インクカートリッジ１００との間は、第１の電源線ＬＣＶで接続されている。第１の電源線ＬＣＶは、記憶装置１３０に電源電位ＣＶＤＤを供給する導電線であり、基板１２０の電源端子２３０を介して記憶装置１３０に接続されている。電源電位ＣＶＤＤは、第１の電源線ＬＣＶは、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。記憶装置１３０の駆動に用いられる電源電位ＣＶＤＤは、接地電位ＣＶＳＳ（ＧＮＤレベル）に対して、３．３Ｖ程度の電位が用いられる。もちろん、電源電位ＣＶＤＤの電位レベルは、記憶装置１３０のプロセス世代などに応じて、異なる電位であって良く、例えば、１．５Ｖや２．０Ｖなどが用いられ得る。
【００３６】
主制御部４０とサブ制御部５０との間は、複数の配線で電気的に接続されている。複数の配線は、第２のリセット信号線ＬＲ２と、第２のデータ信号線ＬＤ２と、第２のクロック信号線ＬＣ２と、イネーブル信号線ＬＥと、第２の電源線ＬＶと、第２の接地線ＬＳと、第３のセンサ駆動信号線ＬＤＳを含む。
【００３７】
第２のリセット信号線ＬＲ２および第２のクロック信号線ＬＣ２は、主制御部４０からサブ制御部５０に対して、それぞれ第２のリセット信号ＲＳＴおよび第２のクロック信号ＳＣＫを伝送するための導電線である。第２のデータ信号線ＬＤ２は、主制御部４０とサブ制御部５０との間で第２のデータ信号ＳＤＡを遣り取りするための導電線である。なお、実施例におけるこれらの３本の配線ＬＲ２、ＬＤ２、ＬＣ２は、本発明における第２の配線に対応する。
【００３８】
イネーブル信号線ＬＥは、主制御部４０からサブ制御部５０に対して、イネーブル信号ＥＮを伝送するための導電線である。第２の電源線ＬＶおよび第２の接地線ＬＳは、主制御部４０からサブ制御部５０に対して、それぞれ、電源電位ＶＤＤおよび接地電位ＶＳＳを供給する導電線である。電源電位ＶＤＤは、上述した記憶装置１３０に供給される電源電位ＣＶＤＤと同レベル、例えば、接地電位ＶＳＳおよびＣＶＳＳ（ＧＮＤレベル）に対して、３．３Ｖ程度の電位が用いられる。もちろん、電源電位ＶＤＤの電位レベルは、サブ制御部５０のロジック部分のプロセス世代などに応じて、異なる電位であって良く、例えば、１．５Ｖや２．０Ｖなどが用いられ得る。
【００３９】
主制御部４０は、制御回路４８と、駆動信号生成回路４２とを、備えている。
【００４０】
制御回路４８は、ＣＰＵおよびメモリを含み、プリンタ２０全体の制御を実行する。制御回路４８は、その制御機能の一部を実現する機能ブロックとして、インク残量判断部Ｍ１と、メモリアクセス部Ｍ２を備えている。インク残量判断部Ｍ１は、サブ制御部５０および駆動信号生成回路４２を制御してインクカートリッジ１００のセンサ１１０を駆動し、インクカートリッジ１００内のインクの残量を検出する。メモリアクセス部Ｍ２は、サブ制御部５０を経由して、インクカートリッジ１００の記憶装置１３０にアクセスする。
【００４１】
駆動信号生成回路４２は、図示しないメモリを備えている。当該メモリには、センサを駆動するためのセンサ駆動信号ＤＳを示すデータが格納されている。駆動信号生成回路４２は、制御回路４８のインク残量判断部Ｍ１からの指示に従って、メモリからデータを読み出して、任意の波形を有するセンサ駆動信号ＤＳを生成する。センサ駆動信号ＤＳは、電源電位ＶＤＤ（実施例では、３．３Ｖ）より高い電位を含み、例えば、実施例では、最大３６Ｖ程度の電位を含んでいる。具体的には、センサ駆動信号ＤＳは、最大３６Ｖの電圧を有するパルス信号である。
【００４２】
なお、実施例では、駆動信号生成回路４２は、さらに、印刷ヘッド６８に供給されるヘッド駆動信号を生成することができる。すなわち、実施例では、制御回路４８は、インク残量の判断を実行する際には、駆動信号生成回路４２にセンサ駆動信号を生成させ、印刷を実行する際には、駆動信号生成回路４２にヘッド駆動信号を生成させる。
【００４３】
サブ制御部５０は、カートリッジ関連処理部５２と、検出部５３と、中継回路５５とを備えている。
【００４４】
カートリッジ関連処理部５２は、インクカートリッジに関連する処理全般を行う。カートリッジ関連処理部５２は、ＡＳＩＣなどで構成されたロジック回路や、切換スイッチを含む。ロジック回路は、電源電位ＶＤＤ（実施例では、３．３Ｖ）で駆動される回路である。切換スイッチは、駆動信号生成回路４２から供給されたセンサ駆動信号ＤＳを、任意のインクカートリッジ１００のセンサ１１０に対して、第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰのいずれかを介して供給するために用いられる。カートリッジ関連処理部５２は、上述した第２のリセット信号線ＬＲ２、第２のデータ信号線ＬＤ２、第２のクロック信号線ＬＣ２を介して、制御回路４８とデータの遣り取りを行うことができる。カートリッジ関連処理部５２は、イネーブル信号線ＬＥを介して、制御回路４８からイネーブル信号ＥＮを受け取る。カートリッジ関連処理部５２は、駆動信号生成回路４２からセンサ駆動信号ＤＳを受け取る。カートリッジ関連処理部５２は、また、中継回路５５の状態を切り替える切換信号ＳＥＬを中継回路５５に供給する。切換信号ＳＥＬは、イネーブル信号ＥＮに応じてレベルが切り替えられる信号であり、具体的には、イネーブル信号ＥＮの反転信号に設定される。具体的には、カートリッジ関連処理部５２は、受け取ったイネーブル信号ＥＮがＨ（ハイ）レベルであるときに、Ｈレベルの切換信号ＳＥＬを出力し、受け取ったイネーブル信号ＥＮがＬ（ロー）レベルであるときに、Ｈレベルの切換信号ＳＥＬを出力する。後述するように、中継回路５５は、切換信号ＳＥＬがＨレベル（電源電位ＶＤＤおよびＣＶＤＤレベル、例えば、３．３Ｖ）である場合と、Ｌレベル（接地レベル）である場合とで、異なる状態になる。カートリッジ関連処理部５２の具体的な処理内容は、後述する。
【００４５】
検出部５３は、第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢと接続されており、第１の短絡検出線ＬＣＯＡおよびＬＣＯＢ上に現れる検出信号ＣＯＡおよびＣＯＢを受け取る。第１の短絡検出線ＬＣＯＡおよびＬＣＯＢは、プルアップ抵抗を介して、電源電位ＶＤＤに接続されており（図示省略）、第１の短絡検出端子２１０（図２）は、上述のように接地端子２２０と短絡されている。このため、検出部５３は、各インクカートリッジ１００がホルダ６２に搭載されていないと、第１の短絡検出線ＬＣＯＡを介して、Ｈレベルの検出信号ＣＯＡを受け取る。そして、検出部５３は、各インクカートリッジ１００がホルダ６２に搭載されると、第１の短絡検出線ＬＣＯＡを介して、Ｌレベルの検出信号ＣＯＡを受け取る。なお、詳しい回路は省略するが、検出部５３は、各インクカートリッジ１００から受け取ったＬレベルの検出信号ＣＯＡを、主制御部４０に送る。これにより、主制御部４０は、各インクカートリッジ１００がカートリッジ搭載部に搭載されているか否かを判断することができる。
【００４６】
図２に示すように、第１の短絡検出端子２１０は、最大３６Ｖの比較的高いセンサ駆動信号ＤＳが印可される第１のセンサ駆動用端子２５０と近接している。このため、第１のセンサ駆動用端子２５０と第１の短絡検出端子２１０が、導電性のインク滴や結露した水滴の付着などにより短絡すると、第１の短絡検出端子２１０には最大３６Ｖの電圧が印加され得る。このような異物を介した電圧の誤印加は、第１の短絡検出端子２１０に接続された第１の短絡検出線ＬＣＯＡ上に高い電位レベルの検出信号ＣＯＡとして現れる。検出部５３は、検出信号ＣＯＡの電位レベルが、所定のしきい値、例えば、６．０Ｖを超えたことを検出すると、異常検出信号ＡＢをＨレベルにする。なお、検出部５３は、通常時は、異常検出信号ＡＢをＬレベルにしている。異常検出信号ＡＢは、検出部５３から中継回路５５およびカートリッジ関連処理部５２に供給される。
【００４７】
図７は、中継回路５５の内部構成を示す図である。中継回路５５は、第１および第２バッファ回路Ｂ１、Ｂ２と、第１および第２アンド回路ＡＮ１、ＡＮ２と、アナログスイッチＳＷと、第１〜第４スリーステートバッファＴＳ１〜ＴＳ４とを含んでいる。
【００４８】
第１バッファ回路Ｂ１の入力端子は第２のリセット信号線ＬＲ２に接続され、主制御部４０の制御回路４８から第２のリセット信号ＲＳＴが入力される。第１バッファ回路Ｂ１の出力は第１アンド回路ＡＮ１の第１入力端子に入力される。第１アンド回路ＡＮ１の第２入力端子には、上述したカートリッジ関連処理部５２から出力される切換信号ＳＥＬが入力される。第１アンド回路ＡＮ１の出力端子は、第１のリセット信号線ＬＲ１に接続される。すなわち、第１アンド回路ＡＮ１の出力信号が、インクカートリッジ１００に供給される第１のリセット信号ＣＲＳＴである。第１スリーステートバッファＴＳ１の入力端子には、切換信号ＳＥＬが入力される。第１スリーステートバッファＴＳ１の出力端子は、第１のリセット信号線ＬＲ１に接続される。第１スリーステートバッファＴＳ１の制御端子には、上述した検出部５３から出力される異常検出信号ＡＢが入力される。第１スリーステートバッファＴＳ１の制御端子にＬレベルの信号が入力されている場合には、第１スリーステートバッファＴＳ１の出力端子は、ハイインピーダンスにされ、第１のリセット信号線ＬＲ１から切り離される。一方、第１スリーステートバッファＴＳ１の制御端子にＨレベルの信号が入力されている場合には、第１スリーステートバッファＴＳ１の出力端子からは、入力端子と同じレベルの信号が出力される。
【００４９】
第２バッファ回路Ｂ２の入力端子は第２のクロック信号線ＬＣ２に接続され、主制御部４０の制御回路４８から第２のクロック信号ＳＣＫが入力される。第２バッファ回路Ｂ２の出力は第２アンド回路ＡＮ２の第１入力端子に入力される。第２アンド回路ＡＮ２の第２入力端子には、切換信号ＳＥＬが入力される。第２アンド回路ＡＮ２の出力端子は、第１のクロック信号線ＬＣ１に接続される。すなわち、第２アンド回路ＡＮ２の出力信号が、インクカートリッジ１００に供給される第１のクロック信号ＣＳＣＫである。第２スリーステートバッファＴＳ２の入力端子には、切換信号ＳＥＬが入力される。第２スリーステートバッファＴＳ２の出力端子は、第１のクロック信号線ＬＣ１に接続される。第２スリーステートバッファＴＳ２の制御端子には、異常検出信号ＡＢが入力される。第２スリーステートバッファＴＳ２の動作は、上述した第１スリーステートバッファＴＳ１と同様であり、制御端子にＬレベルの信号が入力されている場合には、第２スリーステートバッファＴＳ２の出力端子は、ハイインピーダンスにされ、第１のクロック信号線ＬＣ１から切り離される。そして、第２スリーステートバッファＴＳ２の制御端子にＨレベルの信号が入力されている場合には、第２スリーステートバッファＴＳ２の出力端子からは、入力端子と同じレベルの信号が出力される。
【００５０】
第２のデータ信号線ＬＤ２と第１のデータ信号線ＬＤ１は、アナログスイッチＳＷで接続されている。アナログスイッチＳＷは、例えば、トランスミッションゲートで構成される。アナログスイッチＳＷは、切換信号ＳＥＬにより制御される。アナログスイッチＳＷは、切換信号ＳＥＬがＨ（ハイ）レベルにある場合には電気的に導通（接続）状態になり、切換信号ＳＥＬがＬ（ロー）レベルにある場合には電気的に非導通（切り離し）状態になる。
【００５１】
第３スリーステートバッファＴＳ３の入力端子は、接地電位ＶＳＳに接続され、常にＬレベルが入力される。第３スリーステートバッファＴＳ３の出力端子は、第１のデータ信号線ＬＤ１に接続される。第３スリーステートバッファＴＳ３の制御端子には、切換信号ＳＥＬの反転信号が入力される。第３スリーステートバッファＴＳ３の制御端子にＬレベルの信号が入力されている場合には、第３スリーステートバッファＴＳ３の出力端子からは、入力端子と同じレベルの信号、すなわち、Ｌレベルの信号が出力される。一方、第３スリーステートバッファＴＳ３の制御端子にＨレベルの信号が入力されている場合には、第３スリーステートバッファＴＳ３の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。
【００５２】
第４スリーステートバッファＴＳ４の入力端子には、切換信号ＳＥＬが入力される。第４スリーステートバッファＴＳ４の出力端子は、第１のデータ信号線ＬＤ１に接続される。第４スリーステートバッファＴＳ４の制御端子には、異常検出信号ＡＢが入力される。第４スリーステートバッファＴＳ４の動作は、上述した第１および第２スリーステートバッファＴＳ１、ＴＳ２と同様であり、制御端子にＬレベルの信号が入力されている場合には、第４スリーステートバッファＴＳ４の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。そして、第４スリーステートバッファＴＳ４の制御端子にＨレベルの信号が入力されている場合には、第４スリーステートバッファＴＳ４の出力端子からは、入力端子と同じレベルの信号が出力される。
【００５３】
・インク残量の判断：
第１実施例では、主制御部４０とサブ制御部５０のカートリッジ関連処理部５２とは、協働してインクカートリッジ１００内のインク残量を判断する。以下にその処理（インク残量判断処理）を説明する。
【００５４】
図８は、インク残量判断処理を説明するためのタイミングチャートである。図８では、図５〜図７に示される８つの信号、すなわち、イネーブル信号ＥＮ、第２のリセット信号ＲＳＴ、第２のクロック信号ＳＣＫ、第２のデータ信号ＳＤＡ、電源電位ＣＶＤＤ、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡが示されている。
【００５５】
図９は、インク残量判断処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時用いられるデータ列は、２０ビットのデータから成る。インク残量判断時に、第２のデータ信号線ＬＤ２上に現れる第２のデータ信号ＳＤＡは、これらのデータ列を複数含むデータ列群を表す。
【００５６】
図７（Ａ）は、データ列群のうち、第２のデータ信号線ＬＤ２に１回目に現れるデータ列を示している。図示するように、データ列は、ＩＤ部（識別部）と、Ｗ／Ｒ部（切替コマンド部）と、内部アドレス部と、コマンド／データ部と、を含んでいる。ＩＤ部とＷ／Ｒ部と内部アドレス部とは、主制御部４０から出力されるデータ要素であり、コマンド／データ部は、主制御部４０またはサブ制御部５０から出力されるデータ要素である。
【００５７】
ＩＤ部は、３ビットのＩＤデータ（識別データ）ＩＤ２〜ＩＤ０で構成されており、当該データ列群の宛先となるデバイスのＩＤ番号を示す。Ｗ／Ｒ部は、１ビットの切替コマンドで構成されており、当該データ列群の宛先となるデバイスの入出力回路の入出力状態、すなわち、コマンド／データ部を構成するコマンド／データの伝送方向を切り替えるために利用される。例えば、主制御部４０がサブ制御部５０のカートリッジ関連処理部５２にコマンド／データを供給する場合には、Ｗ／Ｒ部は「Ｗ」すなわち１（Ｈレベル）に設定され、カートリッジ関連処理部５２内の入出力回路は入力可能な状態に設定される。一方、主制御部４０がカートリッジ関連処理部５２からデータを受け取る場合には、Ｗ／Ｒ部は「Ｒ」すなわち０（Ｌレベル）に設定され、カートリッジ関連処理部５２内の入出力回路は出力可能な状態に設定される。内部アドレス部は、８ビットのアドレスで構成されており、例えば、カートリッジ関連処理部５２内部のレジスタ回路に含まれるレジスタ群のアドレスを示す。ただし、実施例では、８ビットのうちの３ビットのみが利用されている。他の５ビットは、任意のレベルを有するデータ（ダミーデータ）であればよい。コマンド／データ部は、８ビットのコマンド／データで構成されている。Ｗ／Ｒ部が「Ｗ」（１）である場合には、コマンド／データ部にはカートリッジ関連処理部５２のレジスタ回路に格納されるべきコマンド／データが含まれ、Ｗ／Ｒ部が「Ｒ」（０）である場合には、コマンド／データ部にはカートリッジ関連処理部５２のレジスタ回路から読み出されたデータが含まれる。
【００５８】
図７（Ｂ）は、データ列群のうち、第２のデータ信号線ＬＤ２に２回目以降に現れるデータ列を示している。図７（Ａ），（Ｂ）を比較して分かるように、ＩＤ部が異なっている。具体的には、図７（Ａ）に示す１回目のデータ列のＩＤ部には、有意なＩＤデータが含まれているが、図７（Ｂ）に示す２回目以降のデータ列のＩＤ部には、ダミーデータが含まれている。これは、２回目以降のデータ列は、１回目のデータ列と同じデバイス間で遣り取りされるためである。もちろん、２回目以降のデータ列のＩＤ部に、１回目のデータ列のＩＤ部と同じＩＤデータが含まれていてもよい。
【００５９】
主制御部４０のインク残量判断部Ｍ１は、インク残量判断処理を開始すると、イネーブル信号線ＬＥに現れるイネーブル信号ＥＮをＬレベルからＨレベルに変更する。インク残量判断部Ｍ１は、続いて、第２のデータ信号線ＬＤ２に現れる第２のリセット信号ＲＳＴを解除する。すなわち、インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＬレベルからＨレベルに変更する。
【００６０】
インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＨレベルに変更した後、第２のクロック信号線ＬＣ２上に第２のクロック信号ＳＣＫを出力すると共に、第２のデータ信号線ＬＤ２上に第２のデータ信号ＳＤＡを出力する。なお、第２のクロック信号ＳＣＫと第２のデータ信号ＳＤＡとは同期している。図８では、時刻ｔａまでに、第１のデータ列群ＤＧ１が第２のデータ信号線ＬＤ２上に第２のデータ信号ＳＤＡとして出力される。
【００６１】
第１のデータ列群ＤＧ１に含まれる１回目のデータ列のＩＤ部には、上述のとおりサブ制御部５０のカートリッジ関連処理部５２を第１のデータ列群ＤＧ１の宛先として選択するためのＩＤデータＩＤ２〜ＩＤ０（具体的には”０，０，０”）が含まれている。第２のデータ信号線ＬＤ２に接続されているカートリッジ関連処理部５２（図６）は、与えられたＩＤデータＩＤ２〜ＩＤ０が自己のＩＤ番号と一致するか否かを判断し、ここでは一致すると判断される。また、各データ列のＷ／Ｒ部には、「Ｗ」（１）が設定されている。このため、カートリッジ関連処理部５２は、各データ列の内部アドレス部によって指定されるレジスタ群に、各データ列のコマンド／データ部に含まれるコマンドを格納する。なお、コマンド／データ部には、例えば、インク残量の判断のための周波数測定（後述）を要求するコマンドや、当該周波数測定の対象となるインクカートリッジ１００を特定するデータなどが含まれる。
【００６２】
第１のデータ列群ＤＧ１の受け取りを終えたタイミングで、具体的には、図８における時刻ｔａにおいて、カートリッジ関連処理部５２は、周波数の測定処理を開始する。カートリッジ関連処理部５２は、第１のデータ列群ＤＧ１に含まれていたコマンド／データ部のデータに従って、周波数測定の対象のインクカートリッジ１００に接続されている第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰのいずれかと、第３のセンサ駆動信号線ＬＤＳとを接続する。この接続が完了したタイミングで、インク残量判断部Ｍ１は、駆動信号生成回路４２を制御して、センサ駆動信号ＤＳを第３のセンサ駆動信号線ＬＤＳ上に発生させる。この結果、周波数測定の対象のインクカートリッジ１００のセンサ１１０の圧電素子にセンサ駆動信号ＤＳが印加される。
【００６３】
センサ１１０の圧電素子にセンサ駆動信号ＤＳが印加されると、当該圧電素子には歪み（伸縮）が生じる。センサ駆動信号ＤＳ（台形パルス）の印加が終了したタイミングで、カートリッジ関連処理部５２は、第３のセンサ駆動信号線ＬＤＳを、第３のセンサ駆動信号線ＬＤＳが接続されている第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰから、切り離す。そうすると、圧電素子はインク残量に応じて振動（伸縮）し、圧電素子は振動に応じた電圧（応答信号ＲＳ）を第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰ上に出力する。カートリッジ関連処理部５２は、応答信号ＲＳの周波数を測定する。
【００６４】
カートリッジ関連処理部５２が応答信号ＲＳの周波数の測定を終えたタイミングで、具体的には、時刻ｔａから所定期間Ｄｃが経過した時刻ｔｂにおいて、インク残量判断部Ｍ１は、再度、第２のクロック信号ＳＣＫを第２のクロック信号線ＬＣ２上に出力する。さらに、インク残量判断部Ｍ１は、同時に、第２のデータ信号線ＬＤ２を介して、カートリッジ関連処理部５２との間で、第２のデータ信号ＳＤＡを遣り取りする。図８では、時刻ｔｂ以降に、第２のデータ列群ＤＧ２が主制御部４０とカートリッジ関連処理部５２との間で遣り取りされている。
【００６５】
第２のデータ列群ＤＧ２には複数のデータ列が含まれているが、第２のデータ列群ＤＧ２には２回目以降のデータ列のみが含まれているため、各データ列のＩＤ部には、ダミーデータが含まれている。また、各データ列のＷ／Ｒ部には、「Ｒ」（０）が設定されている。このため、カートリッジ関連処理部５２は、各データ列の内部アドレス部によって指定されるレジスタ群から、データを読み出し、読み出されたデータを含むコマンド／データ部を主制御部４０に供給する。なお、コマンド／データ部には、例えば、周波数の測定結果（データ）が含まれる。
【００６６】
インク残量判断部Ｍ１は、第２のデータ列群ＤＧ２をカートリッジ関連処理部５２と遣り取りした後、第２のクロック信号ＳＣＫの出力を停止し、第２のリセット信号ＲＳＴをＨレベルからＬレベルに変更する。インク残量判断部Ｍ１は、さらに、イネーブル信号ＥＮをＨレベルからＬレベルに変更する。
【００６７】
インク残量判断部Ｍ１は、カートリッジ関連処理部５２から受け取った周波数の測定結果に基づいて、処理対象のインクカートリッジ１００について、インク残量を判断する。例えば、インク残量が所定量以上の場合には、圧電素子は、第１の固有振動数Ｈ１（例えば約３０ＫＨｚ）で振動し、インク残量が所定量未満の場合には、圧電素子は、第２の固有振動数Ｈ２（例えば約１１０ＫＨｚ）で振動する。この場合、インク残量判断部Ｍ１は、受け取った周波数の測定結果が、第１の固有振動数Ｈ１とほぼ等しい場合には、インク残量が所定量以上であると判断し、第２の固有振動数Ｈ２とほぼ等しい場合には、インク残量が所定量未満であると判断する。
【００６８】
以上説明したインク残量判断処理時において、主制御部４０は、第１の電源線ＬＣＶ上には、３．３Ｖの電源を出力せず、第１の電源線ＬＣＶ上の電位ＣＶＤＤは、Ｌレベルにされる（図８）。これにより、プリンタ２０の消費電力が低減される。
【００６９】
ここで、インク残量判断処理時において、イネーブル信号ＥＮは、Ｈレベルにされるため、上述したようにカートリッジ関連処理部５２は、Ｌレベルの切換信号ＳＥＬを出力する。この結果、インク残量判断処理時において、図７に示すように、中継回路５５の内部では、第１アンド回路ＡＮ１の出力がＬレベルになること解る。同様に、インク残量判断処理時において、中継回路５５の内部では、第２アンド回路ＡＮ２の出力がＬレベルになることが解る。さらに、インク残量判断処理時において、中継回路５５の内部では、アナログスイッチＳＷがＯＦＦ状態にされ、第３スリーステートバッファＴＳ３の出力端子からは、Ｌレベルが出力されることが解る。
【００７０】
したがって、インク残量判断処理時において、サブ制御部５０と、インクカートリッジ１００の各記憶装置１３０との間を接続する３本の配線、すなわち、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１は、それぞれ、主制御部４０とサブ制御部５０とを接続する第２のリセット信号線ＬＲ２、第２のクロック信号線ＬＣ２、第１のデータ信号線ＬＤ１上の信号が伝わらないように分離される。そして、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１の電位は、それぞれ、Ｌレベル（接地レベル）にされる。つまり、インク残量判断処理時において、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１は、接地電位ＶＳＳに接続される。
【００７１】
以上の説明から解るように、第１実施例における第１および第２アンド回路ＡＮ１、ＡＮ２と、第３スリーステートバッファＴＳ３は、本発明における第１のドライバに対応する。また、第１実施例における中継回路５５は、本発明における接続部に対応する。
【００７２】
・誤印加電圧検出時
ところで、インク残量判断処理時には、３６Ｖの電圧を含むセンサ駆動信号ＤＳが第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰ上に現れるため、上述したように検出部５３により、電圧の誤印加が検出され、検出部５３からＨレベルの異常検出信号ＡＢが出力される場合がある。
【００７３】
インク残量判断処理時に、電圧の誤印加が検出され、異常検出信号ＡＢがＬレベルからＨレベルに変更されると、図７に示すように、３つのスリーステートバッファ、すなわち、第１スリーステートバッファＴＳ１と第２スリーステートバッファＴＳ２と第４スリーステートバッファＴＳ４の各出力端子は、ハイインピーダンス状態からＬレベルに変更される。そうすると、第１スリーステートバッファＴＳ１は、第１のリセット信号線ＬＲ１の電位をＬレベル（接地レベル）にする電流源として機能する。同様に、第２スリーステートバッファＴＳ２は、第１のクロック信号線ＬＣ１をＬレベルにドライブする電流源として機能する。そして、第３スリーステートバッファＴＳ３は、第１のデータ信号線ＬＤ１をＬレベルにドライブする電流源として機能する。
【００７４】
以上の説明から解るように、第１実施例における第１および第２スリーステートバッファＴＳ１、ＴＳ２と、第４スリーステートバッファＴＳ４は、本発明における第２のドライバに対応する。
【００７５】
・記憶装置へのアクセス：
第１実施例では、主制御部４０のメモリアクセス部Ｍ２は、サブ制御部５０の中継回路５５を介して、各インクカートリッジ１００の記憶装置１３０にアクセスする。以下にその処理（記憶装置アクセス処理）を説明する。
【００７６】
図１０は、記憶装置アクセス処理を説明するためのタイミングチャートである。図１０では、図８と同様の８つの信号が示されている。図１１は、記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時に用いられるデータ列は、ＩＤ部（識別部）と、Ｗ／Ｒ部（切替コマンド部）と、データ部と、を含む。ＩＤ部とＷ／Ｒ部とは、主制御部４０のメモリアクセス部Ｍ２から出力されるデータ要素であり、データ部は、メモリアクセス部Ｍ２または記憶装置１３０から出力されるデータ要素である。
【００７７】
ＩＤ部は、３ビットのＩＤデータＩＤ２〜ＩＤ０で構成されており、メモリアクセス部Ｍ２によって制御されるデバイスのＩＤ番号（具体的には、記憶装置１３０のＩＤ番号”０，０，１”〜”１，１，０”）を示す。Ｗ／Ｒ部は、１ビットの切替コマンドで構成されており、記憶装置１３０内の入出力回路の入出力状態、すなわち、データ部を構成するデータの伝送方向を切り替えるために利用される。メモリアクセス部Ｍ２が記憶装置１３０にデータを供給する場合には、Ｗ／Ｒ部は「Ｗ」すなわち１（Ｈレベル）に設定され、記憶装置１３０内の入出力回路は入力可能な状態に設定される。一方、メモリアクセス部Ｍ２が記憶装置１３０からデータを受け取る場合には、Ｗ／Ｒ部は「Ｒ」すなわち０（Ｌレベル）に設定され、記憶装置１３０内の入出力回路は出力可能な状態に設定される。データ部は、１または複数のビットのデータで構成されている。Ｗ／Ｒ部が「Ｗ」（１）である場合には、データ部には記憶装置１３０内のメモリセルアレイに書き込むべきデータが含まれ、Ｗ／Ｒ部が「Ｒ」（０）である場合には、データ部には記憶装置１３０内のメモリセルアレイから読み出されたデータが含まれる。
【００７８】
なお、実施例では、メモリセルアレイとして、メモリセル毎にシーケンシャルにアクセスされる不揮発性メモリ（例えばＥＥＰＲＯＭ）が利用されている。記憶装置１３０は、Ｗ／Ｒ部が「Ｗ」（１）である場合には、第１のクロック信号ＣＳＣＫに従ってメモリセルアレイ内の１つのメモリセルを順次選択し、選択されたメモリセル内に１ビットのデータを順次書き込む。また、記憶装置１３０は、Ｗ／Ｒ部が「Ｒ」（０）である場合には、第１のクロック信号ＣＳＣＫに従ってメモリセルアレイ内の１つのメモリセルを順次選択し、選択されたメモリセルから１ビットのデータを順次読み出す。
【００７９】
主制御部４０のメモリアクセス部Ｍ２は、記憶装置アクセス処理を開始すると、第１の電源線ＬＣＶの電源電位ＣＶＤＤをＨレベルにする。すなわち、各インクカートリッジ１００の記憶装置１３０に電源（実施例では、３．３Ｖ）を供給する。メモリアクセス部Ｍ２は、続いて、第２のデータ信号線ＬＤ２に現れる第２のリセット信号ＲＳＴを解除する。すなわち、インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＬレベルからＨレベルに変更する。
【００８０】
メモリアクセス部Ｍ２は、第２のリセット信号ＲＳＴをＨレベルに変更した後、第２のクロック信号線ＬＣ２上に第２のクロック信号ＳＣＫを出力すると共に、第２のデータ信号線ＬＤ２上に、図１１に示すデータ列を表す第２のデータ信号ＳＤＡを出力する。
【００８１】
ここで、記憶装置アクセス処理の間、イネーブル信号ＥＮは常にＬレベルのままに維持される。このため、上述したようにカートリッジ関連処理部５２は、Ｈレベルの切換信号ＳＥＬを出力する。この結果、記憶装置アクセス時において、図７に示すように、中継回路５５の内部では、第１アンド回路ＡＮ１の出力端子から、第２のリセット信号線ＬＲ２のレベルと、同じレベルの信号が出力される。この結果、第１アンド回路ＡＮ１の出力端子に接続された第１のリセット信号線ＬＲ１上には、第２のリセット信号線ＬＲ２上に現れる信号と同じ信号が現れる。したがって、記憶装置１３０に供給される第１のリセット信号ＣＲＳＴは、図１０に示すように、第２のリセット信号ＲＳＴと同じ信号となる。同様に、記憶装置アクセス時において、中継回路５５の内部では、第２アンド回路ＡＮ２の出力端子から、第２のクロック信号線ＬＣ２のレベルと、同じレベルの信号が出力される。したがって、記憶装置１３０に供給される第１のクロック信号ＣＳＣＫは、図１０に示すように、第２のクロック信号ＳＣＫと同じ信号となる。また、記憶装置アクセス時において、中継回路５５の内部では、アナログスイッチＳＷがＯＮ状態にされ、第２のデータ信号線ＬＤ２と第１のデータ信号線ＬＤ１とが電気的に接続される。また、第４スリーステートバッファＴＳ４の出力端子はハイインピーダンス状態になる。したがって、記憶装置１３０に供給される第１のデータ信号ＣＳＤＡは、図１０に示すように、第２のデータ信号ＳＤＡと同じ信号となる。以上の説明から解るように、記憶装置アクセス処理時には、第１のリセット信号線ＬＲ１と第２のリセット信号線ＬＲ２は、主制御部４０と記憶装置１３０との間でリセット信号を通信可能にするように、中継回路５５を介して接続される。また、記憶装置アクセス処理時には、第１のクロック信号線ＬＣ１と第２のクロック信号線ＬＣ２は、主制御部４０と記憶装置１３０との間でクロック信号を通信可能にするように、中継回路５５を介して接続される。そして、記憶装置アクセス処理時には、第１のデータ信号線ＬＤ１と第２のデータ信号線ＬＤ２は、主制御部４０と記憶装置１３０との間でデータ信号を通信可能にするように、中継回路５５を介して接続される。
【００８２】
また、記憶装置アクセス時において、異常検出信号ＡＢは、常にＬレベルであるため、第１スリーステートバッファＴＳ１、第２スリーステートバッファＴＳ２、第４スリーステートバッファＴＳ４は、出力端子がハイインピーダンス状態になり、それぞれ、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１から切り離される。
【００８３】
以上の説明からわかるように、記憶装置アクセス時においては、メモリアクセス部Ｍ２が出力した第２のリセット信号ＲＳＴ、第２のクロック信号ＳＣＫ、第２のデータ信号ＳＤＡと実質的に同じ信号が、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡとして、記憶装置１３０において受信される。
【００８４】
図１１に示すデータ列は、第１のデータ信号ＣＳＤＡとして、各記憶装置１３０によって受信される。当該データ列のＩＤ部には、１つの記憶装置１３０ａを制御対象として選択するためのＩＤデータＩＤ２〜ＩＤ０（例えば”０，０，１”）が含まれている。各記憶装置１３０は、与えられたＩＤデータＩＤ２〜ＩＤ０が自己のＩＤ番号と一致するか否かを判断する。制御対象として選択された記憶装置（対象記憶装置）１３０ａは、受信したデータ列に従って処理を実行する。具体的には、Ｗ／Ｒ部が「Ｗ」（１）である場合には、対象記憶装置１３０ａは、主制御部４０から受け取ったデータ列に含まれるデータ部の内容をメモリセルアレイ内に格納する。また、Ｗ／Ｒ部が「Ｒ」（０）である場合には、対象記憶装置１３０ａは、メモリセルアレイからデータを読み出し、該データを含むデータ部を第１のデータ信号線ＬＤ１上に出力する。出力されたデータ部は、第１のデータ信号線ＬＤ１、アナログスイッチＳＷ、第２のデータ信号線ＬＤ２を介して、主制御部４０のメモリアクセス部Ｍ２に受信される。なお、制御対象として選択されなかった他の記憶装置は、スタンバイ状態に移行する。
【００８５】
このようにメモリアクセス部Ｍ２と対象記憶装置１３０ａとの間で、図１１に示すデータ列の遣り取りが行われた後、メモリアクセス部Ｍ２は、第２のクロック信号ＳＣＫの出力を停止し、第２のリセット信号ＲＳＴをＨレベルからＬレベルに変更する。メモリアクセス部Ｍ２は、さらに、第１の電源線ＬＣＶ上に出力している電源電位ＣＶＤＤをＨレベルからＬレベルに変更して、処理を終了する。
【００８６】
以上説明した第１実施例によれば、主制御部４０から記憶装置１３０にアクセスするための配線が、サブ制御部５０の中継回路５５によって、第２の配線群（第２のリセット信号線ＬＲ２と、第２のクロック信号線ＬＣ２、第２のデータ信号線ＬＤ２）と第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）とに分離されている。このため、記憶装置１３０に直接接続する第１の配線群に、誤った電圧が加えられた場合に、当該誤印加電圧が主制御部４０やサブ制御部５０のカートリッジ関連処理部５２に及ぼす影響を抑制することができる。誤印加電圧が及ぼす影響には、主制御部４０やカートリッジ関連処理部５２に損傷を与えることや、主制御部４０とカートリッジ関連処理部５２との通信を不安定にすることなどが含まれる。
【００８７】
誤印加電圧には、例えば、センサ駆動信号ＤＳのクロストークノイズ、センサ駆動信号ＤＳがインク滴や結露水などを介して印加されたもの、記憶装置１３０の誤動作による電圧などを含む。特に、センサ駆動信号ＤＳは、主制御部４０やサブ制御部５０の駆動電圧（本実施例では、３．３Ｖ）よりはるかに高い電圧（本実施例では最大３６Ｖ）を含むため、センサ駆動信号ＤＳに起因する誤印加電圧が及ぼす影響が大きくなり得る。第１実施例では、センサ駆動信号ＤＳが生成されるインク残量判断時には、上述のとおり、中継回路５５にＬレベルの切換信号ＳＥＬが入力されることにより、第１の配線群と第２の配線群とが電気的に分離される。この結果、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、誤印加電圧には、例えば、センサ駆動信号ＤＳのクロストークノイズ、センサ駆動信号ＤＳがインク滴や結露水などを介して印加されたものなどを含む。センサ駆動信号ＤＳは、主制御部４０やサブ制御部５０の駆動電圧（本実施例では、３．３Ｖ）よりはるかに高い電圧（本実施例では最大３６Ｖ）を含むため、センサ駆動信号ＤＳに起因する誤印加電圧が及ぼす影響が大きくなり得る。第１実施例では、センサ駆動信号ＤＳが生成されるインク残量判断時には、上述のとおり、中継回路５５にＬレベルの切換信号ＳＥＬが入力されることにより、第１の配線群と第２の配線群とが電気的に分離される。そして、主制御部４０やカートリッジ関連処理部５２は、第２の配線群に接続されている。この結果、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、主制御部４０やカートリッジ関連処理部５２に及ぶ影響を抑制できる。
【００８８】
例えば、一般的なバス構成では、共通の配線（バス）に、主制御部４０、カートリッジ関連処理部５２、記憶装置１３０などのデバイスが全て接続される。このような構成では、記憶装置１３０近傍において、バスに加えられた誤印加電圧が、主制御部４０やカートリッジ関連処理部５２に影響を及ぼすおそれが大きくなってしまう。第１実施例では、このような影響を抑制できる。
【００８９】
さらに、第１実施例では、インク残量判断処理時において、第１の配線群は、一定電位である接地電位（Ｌレベル）に接続される。このため、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【００９０】
さらに、第１実施例では、インク残量判断処理時において、所定レベル以上の誤印加電圧が検出された場合には、スリーステートバッファＴＳ１、ＴＳ２、ＴＳ４により、第１の配線群を接地電位（Ｌレベル）にドライブする。すなわち、誤印加電圧が検出された場合には、第１の配線群を接地電位（Ｌレベル）にドライブする能力が増強される。この結果、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【００９１】
Ｂ．第２実施例：
図１２〜図１４を参照して、第２実施例について説明する。図１２および図１３は、第２実施例におけるプリンタの電気的な構成を示す図である。図１４は、配線接続回路の内部構成を示す図である。
【００９２】
第２実施例におけるプリンタは、第１実施例におけるプリンタ２０の主制御部４０に代えて、主制御部４０ａを備えている。第２実施例におけるプリンタは、第１実施例におけるプリンタ２０のサブ制御部５０（キャリッジ回路）に代えて、サブ制御部５０ａを備えている。また、第２実施例におけるプリンタは、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）の接続関係が、第１実施例とは異なる。第２実施例のその他の構成、すなわち、プリンタ２０の概略構成、インクカートリッジ１００の構成は、図１〜図４を参照して説明した第１実施例の構成と同一であるので、その説明を省略し、以下の説明では第１実施例と同一の符号を用いる。
【００９３】
図１３に示すように、第２実施例の主制御部４０ａは、第１実施例の主制御部４０の備える構成に加えて、配線接続回路４６を備えている。第２実施例のサブ制御部５０ａは、第１実施例のサブ制御部５０が備える中継回路５５を備えていない。
【００９４】
図１２および図１３に示すように、第２実施例において、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）は、主制御部４０ａと各インクカートリッジ１００との間を接続している。具体的には、第１の配線群の主制御部４０ａ側の端部は、主制御部４０ａの配線接続回路４６に接続されている。第１の配線群のインクカートリッジ１００側の端部は、第１実施例と同じように、対応する端子を介して記憶装置１３０に接続されている。
【００９５】
第１実施例では、記憶装置アクセス処理時に、メモリアクセス部Ｍ２は、第２の配線群（第２のリセット信号線ＬＲ２、第２のクロック信号線ＬＣ２、第２のデータ信号線ＬＤ２）を用いて、各インクカートリッジ１００の記憶装置１３０にアクセスしている。一方、第２実施例では、記憶アクセス処理時に、メモリアクセス部Ｍ２は、第２の配線群を用いず、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）のみを用いて各インクカートリッジ１００の記憶装置１３０にアクセスする。具体的には、メモリアクセス部Ｍ２は、図１４に示すように、配線接続回路４６と、第１の配線群を介して、記憶装置１３０との間で、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡの遣り取りを行う。
【００９６】
配線接続回路４６は、図１４に示すように、第３および第４バッファ回路Ｂ３、Ｂ４と、第３および第４アンド回路ＡＮ３、ＡＮ４と、第２アナログスイッチＳＷ２と、第５スリーステートバッファＴＳ５とを含んでいる。
【００９７】
第３バッファ回路Ｂ３の入力端子には、第１のリセット信号ＣＲＳＴとして出力すべき信号である源信号ＯＲＳＴがメモリアクセス部Ｍ２から入力される。第３バッファ回路Ｂ３の出力は第３アンド回路ＡＮ３の第１入力端子に入力される。第３アンド回路ＡＮ３の第２入力端子には、切換信号ＳＥＬが入力される。第２実施例における切換信号ＳＥＬは、メモリアクセス部Ｍ２から出力される。すなわち、メモリアクセス部Ｍ２は、メモリアクセス処理時には、Ｈレベルの切換信号ＳＥＬを出力し、それ以外の時、例えば、インク残量判断処理時には、Ｌレベルの切換信号ＳＥＬを出力する。第３アンド回路ＡＮ３の出力端子は、第１のリセット信号線ＬＲ１に接続される。すなわち、第３アンド回路ＡＮ３の出力信号が、インクカートリッジ１００に供給される第１のリセット信号ＣＲＳＴである。
【００９８】
第４バッファ回路Ｂ４の入力端子には、第１のクロック信号ＣＳＣＫとして出力すべき信号である源信号ＯＣＳＫがメモリアクセス部Ｍ２から入力される。第４バッファ回路Ｂ４の出力は第４アンド回路ＡＮ４の第１入力端子に入力される。第４アンド回路ＡＮ４の第２入力端子には、メモリアクセス部Ｍ２から上述した切換信号ＳＥＬが入力される。第４アンド回路ＡＮ４の出力端子は、第１のクロック信号線ＬＣ１に接続される。すなわち、第４アンド回路ＡＮ４の出力信号が、インクカートリッジ１００に供給される第１のクロック信号ＣＳＣＫである。
【００９９】
第１のデータ信号ＣＳＤＡとして出力すべき信号である源信号ＯＳＤＡがメモリアクセス部Ｍ２から入力される配線と、第１のデータ信号線ＬＤ１は、第２アナログスイッチＳＷ２で接続されている。第２アナログスイッチＳＷ２は、例えば、トランスミッションゲートで構成される。第２アナログスイッチＳＷ２は、切換信号ＳＥＬにより制御される。アナログスイッチＳＷは、切換信号ＳＥＬがＨレベルにある場合にはＯＮ（接続）状態になり、切換信号ＳＥＬがＬレベルにある場合にはＯＦＦ（切り離し）状態になる。
【０１００】
第５スリーステートバッファＴＳ５の入力端子は、接地電位ＶＳＳに接続され、常にＬレベルが入力される。第５スリーステートバッファＴＳ５の出力端子は、第１のデータ信号線ＬＤ１に接続される。第５スリーステートバッファＴＳ５の制御端子には、切換信号ＳＥＬの反転信号が入力される。第５スリーステートバッファＴＳ５の制御端子にＬレベルの信号が入力されている場合には、第５スリーステートバッファＴＳ５の出力端子からは、入力端子と同じレベルの信号、すなわち、Ｌレベルの信号が出力される。一方、第５スリーステートバッファＴＳ５の制御端子にＨレベルの信号が入力されている場合には、第５スリーステートバッファＴＳ５の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。
【０１０１】
・インク残量の判断：
第２実施例におけるインク量の判断は、主制御部４０ａのインク残量判断部Ｍ１と、カートリッジ関連処理部５２とが協働して、第１実施例と同様に行われる。この時、メモリアクセス部Ｍ２は、切換信号ＳＥＬをＬレベルにする。この結果、インク残量判断処理時において、図１４に示す配線接続回路４６の内部では、第３アンド回路ＡＮ３の出力がＬレベルになることが解る。同様に、インク残量判断処理時において、配線接続回路４６の内部では、第４アンド回路ＡＮ４の出力がＬレベルになることが解る。さらに、インク残量判断処理時において、配線接続回路４６の内部では、第２アナログスイッチＳＷ２がＯＦＦ状態にされ、第５スリーステートバッファＴＳ５の出力端子からは、Ｌレベルが出力されることが解る。
【０１０２】
第２実施例では、第１の配線群と第２の配線群とは接続されることはなく、分離されている。そして、インク残量判断処理時において、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１の電位は、それぞれ、Ｌレベル（接地レベル）にされる。
【０１０３】
以上の説明から解るように、第２実施例における第３および第４アンド回路ＡＮ３、ＡＮ４と、第５スリーステートバッファＴＳ５は、本発明における第１のドライバに対応する。また、第２実施例における配線接続回路４６は、本発明における接続部に対応する。
【０１０４】
・記憶装置へのアクセス：
第２実施例では、メモリアクセス部Ｍ２は、上述したように配線接続回路４６と、第１の配線群を介して、記憶装置１３０との間で、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡの遣り取りを行う。遣り取りする各信号の内容およびタイミングは、第１実施例における記憶装置アクセス処理と同様である。第２実施例では、第１実施例と異なり、記憶装置アクセス処理時には、第２の配線群は、使用されない。
【０１０５】
以上説明した第２実施例によれば、第１の配線群と第２の配線群とが、電気的に分離されている。そして、主制御部４０やカートリッジ関連処理部５２は、第２の配線群に接続されている。この結果、第１実施例と同様に、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、主制御部４０やカートリッジ関連処理部５２に及ぶ影響を抑制できる。
【０１０６】
さらに、第２実施例では、インク残量判断処理時において、第１の配線群は、一定電位である接地電位（Ｌレベル）に接続される。このため、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【０１０７】
Ｃ．変形例：
・第１変形例：
上記実施例では、サブ制御部５０（カートリッジ関連処理部５２）にＩＤ番号が割り当てられているが、サブ制御部には、ＩＤ番号が割り当てられていなくてもよい。具体的には、上記実施例では、サブ制御部５０を第２のデータ信号ＳＤＡの宛先とする場合には、イネーブル信号ＥＮをＨレベルに設定している。このため、上記実施例では、サブ制御部５０のカートリッジ関連処理部５２は、イネーブル信号ＥＮがＨレベルになっている状態で、第２のデータ信号線ＬＤ２上に現れた第２のデータ信号ＳＤＡを、自身（カートリッジ関連処理部５２）が宛先に指定されたデータであると認識できる。このため、サブ制御部のＩＤ番号を省略しても、正しく動作可能である。
【０１０８】
・第２変形例：
上記実施例では、サブ制御部５０のカートリッジ関連処理部５２が行う処理として、応答信号の周波数を測定する処理について説明したが、他の処理も実行可能である。例えば、主制御部は、カートリッジ関連処理部に、カートリッジ出力信号ＣＯのレベルを検出させ、カートリッジ関連処理部内部のレジスタ回路に該レベルを格納させることができる。そして、主制御部は、カートリッジ関連処理部から、レジスタ回路に格納されたカートリッジ出力信号のレベルを読み出し、各カートリッジがホルダに搭載されているか否かを判断することができる。一般的に言えば、カートリッジ関連処理部は、インクカートリッジに関連する所定の処理を実行すればよい。
【０１０９】
・第３変形例：
上記実施例では、第１の配線群を介して接続されるインクカートリッジ１００のデバイスは記憶装置１３０であるが、記憶装置１３０に代えて他のデバイスを採用しても良い。例えば、インクカートリッジ１００に搭載されるデバイスは、ＣＰＵやＡＳＩＣなどのプロセッサであっても良いし、より簡易なＩＣで会っても良い。
【０１１０】
・第４実施例：
上記実施例では、インク残量判断処理時に、第１の配線群を接地レベルに接続しているが、接続先は接地レベルに限らず、電源レベルなどの安定した電位であればよい。
【０１１１】
・第５変形例：
上記実施例では、カートリッジには、インクが収容されているが、これに代えて、トナーが収容されていてもよい。一般には、印刷装置は、印刷材を収容する容器を利用すればよい。
【０１１２】
・第６変形例：
上記実施例は、インクジェット式の印刷装置が採用されているが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置を採用しても良い。ここでいう液体は、溶媒に機能材料の粒子が分散されている液状体、ジェル状のような流状体を含む。例えば、液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散または溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ（光学レンズ）などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置を採用しても良い。そして、これらのうちいずれか一種の噴射装置に本発明を適用することができる。
【図面の簡単な説明】
【０１１３】
【図１】第１実施例における印刷システムの概略構成を示す説明図。
【図２】実施例に係るインクカートリッジの構成を示す斜視図。
【図３】実施例に係る基板の構成を示す図。
【図４】印刷ヘッドユニットの構成を説明する図。
【図５】第１実施例におけるプリンタの電気的な構成を示す第１の図。
【図６】第１実施例におけるプリンタの電気的な構成を示す第２の図。
【図７】中継回路の内部構成を示す図。
【図８】インク残量判断処理を説明するためのタイミングチャート。
【図９】インク残量判断処理時に用いられるデータ列の内容を概念的に示す図。
【図１０】記憶装置アクセス処理を説明するためのタイミングチャート。
【図１１】記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図。
【図１２】第２実施例におけるプリンタの電気的な構成を示す第１の図。
【図１３】第２実施例におけるプリンタの電気的な構成を示す第２の図。
【図１４】配線接続回路の内部構成を示す図。
【符号の説明】
【０１１４】
２０…プリンタ
２２…紙送りモータ
２６…プラテン
３０…キャリッジ
３２…キャリッジモータ
３４…摺動軸
３６…駆動ベルト
３８…プーリ
４０、４０ａ…主制御部
４２…駆動信号生成回路
４６…配線接続回路
４８…制御回路
５０、５０ａ…サブ制御部（キャリッジ回路）
５２…カートリッジ関連処理部
５３…検出部
５５…中継回路
６０…印刷ヘッドユニット
６２…ホルダ
６３…ホルダカバー
６４…インク供給針
６６…接続機構
６７…接続端子
６８…印刷ヘッド
７０…操作部
８０…コネクタ
９０…コンピュータ
１００…インクカートリッジ
１２０…基板
１３０…記憶装置
２１０…第１の短絡検出端子
２２０…接地端子
２３０…電源端子
２４０…第２の短絡検出端子
２５０…第１のセンサ駆動用端子
２６０…リセット端子
２７０…クロック端子
２８０…データ端子
２９０…第２のセンサ駆動用端子
ＬＣＯＡ、ＬＣＯＢ…短絡検出線
ＬＤＳ、ＬＤＳＮ、ＬＤＳＰ…センサ駆動信号線
ＬＥ…イネーブル信号線
ＬＣＳ、ＬＳ…接地線
ＬＣＶ、ＬＶ…電源線
ＬＣ１、ＬＣ２…クロック信号線
ＬＤ１、ＬＤ２…データ信号線
ＬＲ１、ＬＲ２…リセット信号線
ＣＶＳＳ、ＶＳＳ…接地電位
ＣＶＤＤ、ＶＤＤ…電源電位
Ｍ１…インク残量判断部
Ｍ２…メモリアクセス部
Ｂ１、Ｂ２…バッファ回路
ＳＷ…アナログスイッチ
ＡＮ１、ＡＮ２…アンド回路
ＴＳ１〜ＴＳ４…スリーステートバッファ
【技術分野】
【０００１】
本発明は、液体噴射装置およびその制御方法に関し、特に、デバイスが設けられた液体容器が装着される液体噴射装置およびその制御方法に関する。
【背景技術】
【０００２】
液体噴射装置の一例であるインクジェット方式の印刷装置には、通常、取り外し可能な液体容器であるインク容器が装着される。インク容器には、記憶装置が設けられているものがある。記憶装置には、例えば、インク容器内のインクの残量やインクの色などの種々の情報が格納されている（特許文献１，２）。また、近年、インク容器には、さらに、インクの残量を検出するためのセンサが設けられているものもある（特許文献３〜５）。印刷装置に設けられた制御装置は、インク容器に対して記憶装置に対する制御と、センサに対する制御を行う。
【０００３】
【特許文献１】特開２００２−３７０３８３号公報
【特許文献２】特開２００４−２９９４０５号公報
【特許文献３】特開２００１−１４６０３０号公報
【特許文献４】特開平６−２２６９８９号公報
【特許文献５】特開２００３−１１２４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、印刷装置によるセンサに対する制御が、記憶装置に関連する要素に対して与える影響については、あまり考慮されていなかった。例えば、センサに対する制御に用いられる電圧が、制御装置と記憶装置とを接続する配線を介して、制御装置や記憶装置に何らかの影響を与えてしまうおそれがあった。このような課題は、インク容器に記憶装置が設けられている場合に限らず、液体容器に何らかのデバイスが設けられており、液体噴射装置の制御装置が当該デバイスと配線を介して接続される場合に共通する課題であった。また、このような課題は、制御装置がセンサに対する制御を行う場合に限らず、インク容器に関連する所定の処理を行う場合に共通する課題であった。
【０００５】
この発明は、上述の課題を解決するためになされたものであり、デバイスが設けられた液体容器が装置される液体噴射装置において、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するために以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第１のデバイスに電気的に接続されるべき第１の配線と、
前記処理実行部に電気的に接続される第２の配線と、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行させる制御部と、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する接続部と、
を備える液体噴射装置。
【０００８】
適用例１に係る液体噴射装置によれば、液体容器に関連する所定の処理を行うときには、第１の配線を一定電位に接続する。この結果、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動を抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響を抑制することができる。
【０００９】
適用例１に係る液体噴射装置において、前記接続部は、さらに、前記第２の場合に前記第１の配線の電位を一定電位にする第１のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動をさらに抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響をさらに抑制することができる。
【００１０】
適用例１に係る液体噴射装置において、前記所定の処理に関連する電圧が前記第１の配線に誤って印加され得ることを検出する検出部を備え、前記接続部は、さらに、前記検出部が前記誤印加され得ることを検出した場合に、前記第１の配線の電位を一定電位にする第２のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第１の配線に与えられる電気的な変動をより一層抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に及ぼす影響をより一層抑制することができる。
【００１１】
適用例１に係る液体噴射装置において、前記液体容器は、さらに、第２のデバイスを備え、
前記液体噴射装置は、さらに、前記第１の制御部と前記第２のデバイスとを電気的に接続する第３の配線を備え、前記所定の処理は、前記第３の配線を介して前記第２のデバイスに対して駆動電圧を印加することを含んでも良い。こうすれば、第２のデバイスに対する駆動電圧が第１の配線に誤印加された場合においても、当該誤印加が液体噴射装置に及ぼす影響を抑制することができる。
【００１２】
適用例１に係る前記液体容器において、前記所定の処理に関連する電圧または前記駆動電圧は、前記第１の配線上に現れる電位より大きくても良い。かかる場合には、所定の処理に関連する電圧または駆動電圧による影響が大きくなりやすいが、本適用例では当該影響が液体噴射装置におよぶことを抑制することができる。
【００１３】
適用例１に係る前記液体容器は、さらに、前記液体容器の前記第１のデバイスを前記第１の配線に電気的に接続するための第１の端子と、前記液体容器の前記第２のデバイスを前記第３の配線に電気的に接続するための第２の端子と、を備え、前記第１の端子と前記第２の端子は、互いに近接していても良い。かかる場合には駆動電圧が液体噴射装置に影響を及ぼしやすいが、本適用例では駆動電圧が液体噴射装置に及ぼす影響を抑制することができる。
【００１４】
適用例１に係る前記液体容器において、前記第１のデバイスは、記憶装置を含んでも良く、前記第２のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含んでも良い。
【００１５】
この発明は、種々の形態で実現することが可能であり、例えば、液体噴射装置、液体噴射装置の制御方法、これらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体等の形態で実現することができる。
【発明を実施するための最良の形態】
【００１６】
Ａ．実施例：
・印刷システムの構成：
次に、本発明の実施の形態を実施例に基づき説明する。図１は、第１実施例における印刷システムの概略構成を示す説明図である。印刷システムは、プリンタ２０と、コンピュータ９０と、を備えている。プリンタ２０は、コネクタ８０を介して、コンピュータ９０と接続されている。
【００１７】
プリンタ２０は、副走査送り機構と、主走査送り機構と、ヘッド駆動機構と、各機構を制御するための主制御部４０と、を備えている。副走査送り機構は、紙送りモータ２２とプラテン２６とを備えており、紙送りモータの回転をプラテンに伝達することによって用紙Ｐを副走査方向に搬送する。主走査送り機構は、キャリッジモータ３２と、プーリ３８と、キャリッジモータとプーリとの間に張設された駆動ベルト３６と、プラテン２６の軸と並行に設けられた摺動軸３４と、を備えている。摺動軸３４は、駆動ベルト３６に固定されたキャリッジ３０を摺動可能に保持している。キャリッジモータ３２の回転は、駆動ベルト３６を介してキャリッジ３０に伝達され、キャリッジ３０は、摺動軸３４に沿ってプラテン２６の軸方向（主走査方向）に往復動する。ヘッド駆動機構は、キャリッジ３０に搭載された印刷ヘッドユニット６０を備えており、印刷ヘッドを駆動して用紙Ｐ上にインクを吐出させる。印刷ヘッドユニット６０には、後述するように、複数のインクカートリッジを脱着自在に装着可能である。プリンタ２０は、さらに、ユーザがプリンタの各種の設定を行ったり、プリンタのステータスを確認したりするための操作部７０を備えている。
【００１８】
図２〜図４を参照して、インクカートリッジの構成と共に、プリンタ２０の構成についてさらに説明する。図２は、実施例に係るインクカートリッジの構成を示す斜視図である。図３は、実施例に係る基板の構成を示す図である。図４は、印刷ヘッドユニット６０の構成を説明する図である。
【００１９】
インクカートリッジ１００は、インクを収容する筐体１０１と、筐体１０１の開口部を封止する蓋体１０２と、基板１２０と、センサ１１０と、を備えている。筐体１０１の底面には、印刷ヘッドユニット６０に装着されたときに、印刷ヘッドユニット６０に対してインクを供給するためのインク供給口１０４が形成されている。図２に示す筐体１０１の前面ＦＲの上端には、張り出し部１０３が形成されている。さらに、筐体１０１の前面ＦＲの中央より下側（底面側）には、上下をリブ１０７および１０６により囲まれた凹部１０５が形成されている。凹部１０５には、上述した基板１２０が嵌め込まれている。センサ１１０は、筐体１０１の側壁ＳＤに埋め込まれている。センサ１１０は、後述するように、圧電素子を含み、インク残量の検出に用いられる。
【００２０】
図３（Ａ）は、基板１２０の表面の構成を示している。表面は、インクカートリッジ１００に装着されたときに外側に露出している面である。図３（Ｂ）は、基板１２０を側面から見た図を示している。基板１２０の上端部には、ボス溝１２１が形成され、基板１２０の下端部には、ボス穴１２２が形成されている。図１に示すように、基板１２０が、筐体１０１の凹部１０５に装着される際、ボス溝１２１およびボス穴１２２には、凹部１０５の底面に形成されたボス１０８および１０９が嵌合する。ボス１０８および１０９の先端部は、潰されて、かしめられる。これにより基板１２０は、凹部１０５に固定される。
【００２１】
図４を参照して印刷ヘッドユニット６０の構成と、印刷ヘッドユニット６０にインクカートリッジ１００が装着される様子を説明する。図４に示すように、印刷ヘッドユニット６０は、ホルダ６２と、ホルダカバー６３と、接続機構６６と、印刷ヘッド６８と、キャリッジ回路５０と、を備えている。ホルダ６２は、複数のインクカートリッジ１００を装着可能に構成され、印刷ヘッド６８の上面に配置されている。ホルダカバー６３は、装着されるインクカートリッジごとに、それぞれ開閉可能に、印刷ヘッド６８の上部に取り付けられている。接続機構６６は、後述するインクカートリッジ１００の基板１２０に設けられた各端子と、キャリッジ回路５０とを電気的に接続するための導電性の接続端子６７が、基板１２０の端子ごとに設けられている。印刷ヘッド６８の上面には、インクカートリッジ１００から印刷ヘッド６８にインクを供給するためのインク供給針６４が配置されている。印刷ヘッド６８は、複数のノズルと、複数の圧電素子（ピエゾ素子）と、を含み、各圧電素子に印加される電圧に応じて各ノズルからインク滴を吐出し、用紙Ｐ上にドットを形成する。キャリッジ回路５０は、主制御部４０と協働してインクカートリッジ１００に関連する制御を行うための回路であり、以下ではサブ制御部ともいう。
【００２２】
ホルダカバー６３を開状態として、インクカートリッジ１００をホルダ６２に装着し、ホルダカバー６３を閉めると、インクカートリッジ１００は、ホルダ６２に固定される。インクカートリッジ１００がホルダ６２に固定された状態では、インクカートリッジ１００のインク供給口１０４に、インク供給針６４が挿入され、インクカートリッジ１００に収容されているインクは、インク供給針６４を介して印刷ヘッド６８に供給される。以上の説明から解るように、インクカートリッジ１００は、図４におけるＺ軸の正方向に挿入されることにより、ホルダ６２に装着される。
【００２３】
図３に戻って、基板１２０について、さらに説明する。図３（Ａ）における矢印Ｒは、上述したインクカートリッジ１００の挿入方向を示している。図３（Ｂ）に示すように、基板１２０は、裏面に記憶装置１３０を備え、表面に９つの端子からなる端子群を備えている。記憶装置１３０は、メモリセルアレイを含み、メモリセルアレイには、例えば、インクの残量やインクの色などのインクまたはインクカートリッジ１００に関連する種々のデータが格納される。
【００２４】
各端子は、略矩形状に形成され、挿入方向Ｒと略垂直な列を２列形成するように配置されている。２つの列のうち、挿入方向Ｒ側、すなわち、図３（Ａ）における下側に位置する列を下側列と呼び、挿入方向Ｒの反対側、すなわち、図３（Ａ）における上側に位置する列を上側列と呼ぶ。上側列を形成する端子と、下側列を形成する端子は、互いの端子中心が挿入方向Ｒに並ばないように、互い違いに配置され、いわゆる千鳥状の配置を構成している。
【００２５】
上側列を形成するように配列されている端子は、図３（Ａ）中左側から、第１の短絡検出端子２１０、接地端子２２０、電源端子２３０、第２の短絡検出端子２４０である。下側列を形成するように配列されている端子は、図３（Ｂ）中左側から、第１のセンサ駆動用端子２５０、リセット端子２６０、クロック端子２７０、データ端子２８０、第２のセンサ駆動用端子２９０である。左右方向の中央付近の５つの端子、すなわち、接地端子２２０、電源端子２３０、リセット端子２６０、クロック端子２７０、データ端子２８０は、それぞれ、記憶装置１３０に接続されている。下側列の両端に位置する２つの端子、すなわち、第１のセンサ駆動用端子２５０および第２のセンサ駆動用端子２９０は、センサ１１０に含まれる圧電素子の一方の電極および他方の電極にそれぞれ接続されている。第１の短絡検出端子２１０は、接地端子２２０に短絡されている。第２の短絡検出端子２４０は、どこにも接続されていない。
【００２６】
基板１２０では、記憶装置１３０に接続された５つの端子と、センサ１１０に接続された２つの端子は、互いに近接して配置されている。このため、プリンタ２０側の接続機構６６においても、記憶装置１３０に接続された５つの端子に対応する接続端子６７と、センサ１１０に接続された２つの端子に対応する接続端子６７とは、互いに近接して配置されている。なお、実施例における記憶装置１３０とセンサ１１０は、それぞれ本発明における第１のデバイスと第２のデバイスに対応する。
【００２７】
基板１２０の各端子は、インクカートリッジ１００がホルダ６２に固定されると、ホルダ６２に備えられた接続機構６６の接続端子６７を介して、サブ制御部（キャリッジ回路）５０と電気的に接続される。
【００２８】
・印刷装置の電気的構成：
図５および図６は、第１実施例におけるプリンタの電気的な構成を示す図である。図５は、主制御部４０とサブ制御部５０とカートリッジ１００との全体に注目して描かれている。図６は、主制御部４０の内部構成とサブ制御部５０の内部構成が、一つのインクカートリッジ１００と共に描かれている。
【００２９】
サブ制御部５０と各インクカートリッジ１００の記憶装置１３０とには、互いに異なる３ビットのＩＤ番号（識別番号）が割り当てられている。搭載されるインクカートリッジ１００数が６個である場合、例えば、サブ制御部５０には、ＩＤ”０，０，０”が割り当てられており、６つの記憶装置１３０には、それぞれＩＤ”０，０，１”〜”１，１，０”が割り当てられている。
【００３０】
サブ制御部５０と各インクカートリッジ１００との間は、複数の配線で接続されている。複数の配線は、第１のリセット信号線ＬＲ１、第１のデータ信号線ＬＤ１、第１のクロック信号線ＬＣ１、第１の接地線ＬＣＳ、第１の短絡検出線ＬＣＯＡ、第２の短絡検出線ＬＣＯＢ、第１のセンサ駆動信号線ＬＤＳＮ、第２のセンサ駆動信号線ＬＤＳＰを含む。
【００３１】
第１のリセット信号線ＬＲ１は、第１のリセット信号ＣＲＳＴを伝送する導電線であり、基板１２０のリセット端子２６０を介して記憶装置１３０に電気的に接続される。第１のデータ信号線ＬＤ１は、第１のデータ信号ＣＳＤＡを伝送する導電線であり、基板１２０のデータ端子２８０を介して記憶装置１３０に電気的に接続される。第１のクロック信号線ＬＣ１は、第１のクロック信号ＣＳＣＫを伝送する導電線であり、基板１２０のクロック端子２７０を介して記憶装置１３０に電気的に接続される。これらの３本の配線ＬＲ１、ＬＤ１、ＬＣ１は、それぞれ、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。なお、実施例におけるこれらの３本の配線ＬＲ１、ＬＤ１、ＬＣ１は、本発明における第１の配線に対応する。
【００３２】
第１の接地線ＬＣＳは、記憶装置１３０に接地電位ＣＶＳＳを供給する導電線であり、基板１２０の接地端子２２０を介して記憶装置１３０に電気的に接続される。第１の接地線ＬＣＳは、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。接地電位ＣＶＳＳは、主制御部４０からサブ制御部５０に供給される接地電位ＶＳＳ（後述）と接続されており、ＧＮＤレベルに設定される。
【００３３】
第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢは、後述する短絡検出に用いられる導電線である。第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢは、それぞれインクカートリッジ１００ごとに独立した複数の配線であり、一端がサブ制御部５０に電気的に接続され、他端が基板１２０の第１の短絡検出端子２１０および第２の短絡検出端子２４０にそれぞれ電気的に接続される。
【００３４】
第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰは、センサ１１０の圧電素子に駆動電圧を印加すると共に、圧電素子の圧電効果により発生する電圧をサブ制御部５０に伝送するための導電線である。第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰは、それぞれインクカートリッジ１００ごとに独立した複数の配線であり、一端がサブ制御部５０に電気的に接続され、他端が基板１２０の第１のセンサ駆動用端子２５０および第２のセンサ駆動用端子２９０にそれぞれ電気的に接続される。第１のセンサ駆動信号線ＬＤＳＮは、第１のセンサ駆動用端子２５０を介して、センサ１１０の圧電素子の一方の電極に電気的に接続され、第２のセンサ駆動信号線ＬＤＳＰは、第２のセンサ駆動用端子２９０を介して、センサ１１０の圧電素子の他方の電極に電気的に接続される。
【００３５】
主制御部４０と各インクカートリッジ１００との間は、第１の電源線ＬＣＶで接続されている。第１の電源線ＬＣＶは、記憶装置１３０に電源電位ＣＶＤＤを供給する導電線であり、基板１２０の電源端子２３０を介して記憶装置１３０に接続されている。電源電位ＣＶＤＤは、第１の電源線ＬＣＶは、一つのサブ制御部５０側の端部と、インクカートリッジ１００の数に分岐したインクカートリッジ１００側の端部を有する配線である。記憶装置１３０の駆動に用いられる電源電位ＣＶＤＤは、接地電位ＣＶＳＳ（ＧＮＤレベル）に対して、３．３Ｖ程度の電位が用いられる。もちろん、電源電位ＣＶＤＤの電位レベルは、記憶装置１３０のプロセス世代などに応じて、異なる電位であって良く、例えば、１．５Ｖや２．０Ｖなどが用いられ得る。
【００３６】
主制御部４０とサブ制御部５０との間は、複数の配線で電気的に接続されている。複数の配線は、第２のリセット信号線ＬＲ２と、第２のデータ信号線ＬＤ２と、第２のクロック信号線ＬＣ２と、イネーブル信号線ＬＥと、第２の電源線ＬＶと、第２の接地線ＬＳと、第３のセンサ駆動信号線ＬＤＳを含む。
【００３７】
第２のリセット信号線ＬＲ２および第２のクロック信号線ＬＣ２は、主制御部４０からサブ制御部５０に対して、それぞれ第２のリセット信号ＲＳＴおよび第２のクロック信号ＳＣＫを伝送するための導電線である。第２のデータ信号線ＬＤ２は、主制御部４０とサブ制御部５０との間で第２のデータ信号ＳＤＡを遣り取りするための導電線である。なお、実施例におけるこれらの３本の配線ＬＲ２、ＬＤ２、ＬＣ２は、本発明における第２の配線に対応する。
【００３８】
イネーブル信号線ＬＥは、主制御部４０からサブ制御部５０に対して、イネーブル信号ＥＮを伝送するための導電線である。第２の電源線ＬＶおよび第２の接地線ＬＳは、主制御部４０からサブ制御部５０に対して、それぞれ、電源電位ＶＤＤおよび接地電位ＶＳＳを供給する導電線である。電源電位ＶＤＤは、上述した記憶装置１３０に供給される電源電位ＣＶＤＤと同レベル、例えば、接地電位ＶＳＳおよびＣＶＳＳ（ＧＮＤレベル）に対して、３．３Ｖ程度の電位が用いられる。もちろん、電源電位ＶＤＤの電位レベルは、サブ制御部５０のロジック部分のプロセス世代などに応じて、異なる電位であって良く、例えば、１．５Ｖや２．０Ｖなどが用いられ得る。
【００３９】
主制御部４０は、制御回路４８と、駆動信号生成回路４２とを、備えている。
【００４０】
制御回路４８は、ＣＰＵおよびメモリを含み、プリンタ２０全体の制御を実行する。制御回路４８は、その制御機能の一部を実現する機能ブロックとして、インク残量判断部Ｍ１と、メモリアクセス部Ｍ２を備えている。インク残量判断部Ｍ１は、サブ制御部５０および駆動信号生成回路４２を制御してインクカートリッジ１００のセンサ１１０を駆動し、インクカートリッジ１００内のインクの残量を検出する。メモリアクセス部Ｍ２は、サブ制御部５０を経由して、インクカートリッジ１００の記憶装置１３０にアクセスする。
【００４１】
駆動信号生成回路４２は、図示しないメモリを備えている。当該メモリには、センサを駆動するためのセンサ駆動信号ＤＳを示すデータが格納されている。駆動信号生成回路４２は、制御回路４８のインク残量判断部Ｍ１からの指示に従って、メモリからデータを読み出して、任意の波形を有するセンサ駆動信号ＤＳを生成する。センサ駆動信号ＤＳは、電源電位ＶＤＤ（実施例では、３．３Ｖ）より高い電位を含み、例えば、実施例では、最大３６Ｖ程度の電位を含んでいる。具体的には、センサ駆動信号ＤＳは、最大３６Ｖの電圧を有するパルス信号である。
【００４２】
なお、実施例では、駆動信号生成回路４２は、さらに、印刷ヘッド６８に供給されるヘッド駆動信号を生成することができる。すなわち、実施例では、制御回路４８は、インク残量の判断を実行する際には、駆動信号生成回路４２にセンサ駆動信号を生成させ、印刷を実行する際には、駆動信号生成回路４２にヘッド駆動信号を生成させる。
【００４３】
サブ制御部５０は、カートリッジ関連処理部５２と、検出部５３と、中継回路５５とを備えている。
【００４４】
カートリッジ関連処理部５２は、インクカートリッジに関連する処理全般を行う。カートリッジ関連処理部５２は、ＡＳＩＣなどで構成されたロジック回路や、切換スイッチを含む。ロジック回路は、電源電位ＶＤＤ（実施例では、３．３Ｖ）で駆動される回路である。切換スイッチは、駆動信号生成回路４２から供給されたセンサ駆動信号ＤＳを、任意のインクカートリッジ１００のセンサ１１０に対して、第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰのいずれかを介して供給するために用いられる。カートリッジ関連処理部５２は、上述した第２のリセット信号線ＬＲ２、第２のデータ信号線ＬＤ２、第２のクロック信号線ＬＣ２を介して、制御回路４８とデータの遣り取りを行うことができる。カートリッジ関連処理部５２は、イネーブル信号線ＬＥを介して、制御回路４８からイネーブル信号ＥＮを受け取る。カートリッジ関連処理部５２は、駆動信号生成回路４２からセンサ駆動信号ＤＳを受け取る。カートリッジ関連処理部５２は、また、中継回路５５の状態を切り替える切換信号ＳＥＬを中継回路５５に供給する。切換信号ＳＥＬは、イネーブル信号ＥＮに応じてレベルが切り替えられる信号であり、具体的には、イネーブル信号ＥＮの反転信号に設定される。具体的には、カートリッジ関連処理部５２は、受け取ったイネーブル信号ＥＮがＨ（ハイ）レベルであるときに、Ｈレベルの切換信号ＳＥＬを出力し、受け取ったイネーブル信号ＥＮがＬ（ロー）レベルであるときに、Ｈレベルの切換信号ＳＥＬを出力する。後述するように、中継回路５５は、切換信号ＳＥＬがＨレベル（電源電位ＶＤＤおよびＣＶＤＤレベル、例えば、３．３Ｖ）である場合と、Ｌレベル（接地レベル）である場合とで、異なる状態になる。カートリッジ関連処理部５２の具体的な処理内容は、後述する。
【００４５】
検出部５３は、第１の短絡検出線ＬＣＯＡおよび第２の短絡検出線ＬＣＯＢと接続されており、第１の短絡検出線ＬＣＯＡおよびＬＣＯＢ上に現れる検出信号ＣＯＡおよびＣＯＢを受け取る。第１の短絡検出線ＬＣＯＡおよびＬＣＯＢは、プルアップ抵抗を介して、電源電位ＶＤＤに接続されており（図示省略）、第１の短絡検出端子２１０（図２）は、上述のように接地端子２２０と短絡されている。このため、検出部５３は、各インクカートリッジ１００がホルダ６２に搭載されていないと、第１の短絡検出線ＬＣＯＡを介して、Ｈレベルの検出信号ＣＯＡを受け取る。そして、検出部５３は、各インクカートリッジ１００がホルダ６２に搭載されると、第１の短絡検出線ＬＣＯＡを介して、Ｌレベルの検出信号ＣＯＡを受け取る。なお、詳しい回路は省略するが、検出部５３は、各インクカートリッジ１００から受け取ったＬレベルの検出信号ＣＯＡを、主制御部４０に送る。これにより、主制御部４０は、各インクカートリッジ１００がカートリッジ搭載部に搭載されているか否かを判断することができる。
【００４６】
図２に示すように、第１の短絡検出端子２１０は、最大３６Ｖの比較的高いセンサ駆動信号ＤＳが印可される第１のセンサ駆動用端子２５０と近接している。このため、第１のセンサ駆動用端子２５０と第１の短絡検出端子２１０が、導電性のインク滴や結露した水滴の付着などにより短絡すると、第１の短絡検出端子２１０には最大３６Ｖの電圧が印加され得る。このような異物を介した電圧の誤印加は、第１の短絡検出端子２１０に接続された第１の短絡検出線ＬＣＯＡ上に高い電位レベルの検出信号ＣＯＡとして現れる。検出部５３は、検出信号ＣＯＡの電位レベルが、所定のしきい値、例えば、６．０Ｖを超えたことを検出すると、異常検出信号ＡＢをＨレベルにする。なお、検出部５３は、通常時は、異常検出信号ＡＢをＬレベルにしている。異常検出信号ＡＢは、検出部５３から中継回路５５およびカートリッジ関連処理部５２に供給される。
【００４７】
図７は、中継回路５５の内部構成を示す図である。中継回路５５は、第１および第２バッファ回路Ｂ１、Ｂ２と、第１および第２アンド回路ＡＮ１、ＡＮ２と、アナログスイッチＳＷと、第１〜第４スリーステートバッファＴＳ１〜ＴＳ４とを含んでいる。
【００４８】
第１バッファ回路Ｂ１の入力端子は第２のリセット信号線ＬＲ２に接続され、主制御部４０の制御回路４８から第２のリセット信号ＲＳＴが入力される。第１バッファ回路Ｂ１の出力は第１アンド回路ＡＮ１の第１入力端子に入力される。第１アンド回路ＡＮ１の第２入力端子には、上述したカートリッジ関連処理部５２から出力される切換信号ＳＥＬが入力される。第１アンド回路ＡＮ１の出力端子は、第１のリセット信号線ＬＲ１に接続される。すなわち、第１アンド回路ＡＮ１の出力信号が、インクカートリッジ１００に供給される第１のリセット信号ＣＲＳＴである。第１スリーステートバッファＴＳ１の入力端子には、切換信号ＳＥＬが入力される。第１スリーステートバッファＴＳ１の出力端子は、第１のリセット信号線ＬＲ１に接続される。第１スリーステートバッファＴＳ１の制御端子には、上述した検出部５３から出力される異常検出信号ＡＢが入力される。第１スリーステートバッファＴＳ１の制御端子にＬレベルの信号が入力されている場合には、第１スリーステートバッファＴＳ１の出力端子は、ハイインピーダンスにされ、第１のリセット信号線ＬＲ１から切り離される。一方、第１スリーステートバッファＴＳ１の制御端子にＨレベルの信号が入力されている場合には、第１スリーステートバッファＴＳ１の出力端子からは、入力端子と同じレベルの信号が出力される。
【００４９】
第２バッファ回路Ｂ２の入力端子は第２のクロック信号線ＬＣ２に接続され、主制御部４０の制御回路４８から第２のクロック信号ＳＣＫが入力される。第２バッファ回路Ｂ２の出力は第２アンド回路ＡＮ２の第１入力端子に入力される。第２アンド回路ＡＮ２の第２入力端子には、切換信号ＳＥＬが入力される。第２アンド回路ＡＮ２の出力端子は、第１のクロック信号線ＬＣ１に接続される。すなわち、第２アンド回路ＡＮ２の出力信号が、インクカートリッジ１００に供給される第１のクロック信号ＣＳＣＫである。第２スリーステートバッファＴＳ２の入力端子には、切換信号ＳＥＬが入力される。第２スリーステートバッファＴＳ２の出力端子は、第１のクロック信号線ＬＣ１に接続される。第２スリーステートバッファＴＳ２の制御端子には、異常検出信号ＡＢが入力される。第２スリーステートバッファＴＳ２の動作は、上述した第１スリーステートバッファＴＳ１と同様であり、制御端子にＬレベルの信号が入力されている場合には、第２スリーステートバッファＴＳ２の出力端子は、ハイインピーダンスにされ、第１のクロック信号線ＬＣ１から切り離される。そして、第２スリーステートバッファＴＳ２の制御端子にＨレベルの信号が入力されている場合には、第２スリーステートバッファＴＳ２の出力端子からは、入力端子と同じレベルの信号が出力される。
【００５０】
第２のデータ信号線ＬＤ２と第１のデータ信号線ＬＤ１は、アナログスイッチＳＷで接続されている。アナログスイッチＳＷは、例えば、トランスミッションゲートで構成される。アナログスイッチＳＷは、切換信号ＳＥＬにより制御される。アナログスイッチＳＷは、切換信号ＳＥＬがＨ（ハイ）レベルにある場合には電気的に導通（接続）状態になり、切換信号ＳＥＬがＬ（ロー）レベルにある場合には電気的に非導通（切り離し）状態になる。
【００５１】
第３スリーステートバッファＴＳ３の入力端子は、接地電位ＶＳＳに接続され、常にＬレベルが入力される。第３スリーステートバッファＴＳ３の出力端子は、第１のデータ信号線ＬＤ１に接続される。第３スリーステートバッファＴＳ３の制御端子には、切換信号ＳＥＬの反転信号が入力される。第３スリーステートバッファＴＳ３の制御端子にＬレベルの信号が入力されている場合には、第３スリーステートバッファＴＳ３の出力端子からは、入力端子と同じレベルの信号、すなわち、Ｌレベルの信号が出力される。一方、第３スリーステートバッファＴＳ３の制御端子にＨレベルの信号が入力されている場合には、第３スリーステートバッファＴＳ３の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。
【００５２】
第４スリーステートバッファＴＳ４の入力端子には、切換信号ＳＥＬが入力される。第４スリーステートバッファＴＳ４の出力端子は、第１のデータ信号線ＬＤ１に接続される。第４スリーステートバッファＴＳ４の制御端子には、異常検出信号ＡＢが入力される。第４スリーステートバッファＴＳ４の動作は、上述した第１および第２スリーステートバッファＴＳ１、ＴＳ２と同様であり、制御端子にＬレベルの信号が入力されている場合には、第４スリーステートバッファＴＳ４の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。そして、第４スリーステートバッファＴＳ４の制御端子にＨレベルの信号が入力されている場合には、第４スリーステートバッファＴＳ４の出力端子からは、入力端子と同じレベルの信号が出力される。
【００５３】
・インク残量の判断：
第１実施例では、主制御部４０とサブ制御部５０のカートリッジ関連処理部５２とは、協働してインクカートリッジ１００内のインク残量を判断する。以下にその処理（インク残量判断処理）を説明する。
【００５４】
図８は、インク残量判断処理を説明するためのタイミングチャートである。図８では、図５〜図７に示される８つの信号、すなわち、イネーブル信号ＥＮ、第２のリセット信号ＲＳＴ、第２のクロック信号ＳＣＫ、第２のデータ信号ＳＤＡ、電源電位ＣＶＤＤ、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡが示されている。
【００５５】
図９は、インク残量判断処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時用いられるデータ列は、２０ビットのデータから成る。インク残量判断時に、第２のデータ信号線ＬＤ２上に現れる第２のデータ信号ＳＤＡは、これらのデータ列を複数含むデータ列群を表す。
【００５６】
図７（Ａ）は、データ列群のうち、第２のデータ信号線ＬＤ２に１回目に現れるデータ列を示している。図示するように、データ列は、ＩＤ部（識別部）と、Ｗ／Ｒ部（切替コマンド部）と、内部アドレス部と、コマンド／データ部と、を含んでいる。ＩＤ部とＷ／Ｒ部と内部アドレス部とは、主制御部４０から出力されるデータ要素であり、コマンド／データ部は、主制御部４０またはサブ制御部５０から出力されるデータ要素である。
【００５７】
ＩＤ部は、３ビットのＩＤデータ（識別データ）ＩＤ２〜ＩＤ０で構成されており、当該データ列群の宛先となるデバイスのＩＤ番号を示す。Ｗ／Ｒ部は、１ビットの切替コマンドで構成されており、当該データ列群の宛先となるデバイスの入出力回路の入出力状態、すなわち、コマンド／データ部を構成するコマンド／データの伝送方向を切り替えるために利用される。例えば、主制御部４０がサブ制御部５０のカートリッジ関連処理部５２にコマンド／データを供給する場合には、Ｗ／Ｒ部は「Ｗ」すなわち１（Ｈレベル）に設定され、カートリッジ関連処理部５２内の入出力回路は入力可能な状態に設定される。一方、主制御部４０がカートリッジ関連処理部５２からデータを受け取る場合には、Ｗ／Ｒ部は「Ｒ」すなわち０（Ｌレベル）に設定され、カートリッジ関連処理部５２内の入出力回路は出力可能な状態に設定される。内部アドレス部は、８ビットのアドレスで構成されており、例えば、カートリッジ関連処理部５２内部のレジスタ回路に含まれるレジスタ群のアドレスを示す。ただし、実施例では、８ビットのうちの３ビットのみが利用されている。他の５ビットは、任意のレベルを有するデータ（ダミーデータ）であればよい。コマンド／データ部は、８ビットのコマンド／データで構成されている。Ｗ／Ｒ部が「Ｗ」（１）である場合には、コマンド／データ部にはカートリッジ関連処理部５２のレジスタ回路に格納されるべきコマンド／データが含まれ、Ｗ／Ｒ部が「Ｒ」（０）である場合には、コマンド／データ部にはカートリッジ関連処理部５２のレジスタ回路から読み出されたデータが含まれる。
【００５８】
図７（Ｂ）は、データ列群のうち、第２のデータ信号線ＬＤ２に２回目以降に現れるデータ列を示している。図７（Ａ），（Ｂ）を比較して分かるように、ＩＤ部が異なっている。具体的には、図７（Ａ）に示す１回目のデータ列のＩＤ部には、有意なＩＤデータが含まれているが、図７（Ｂ）に示す２回目以降のデータ列のＩＤ部には、ダミーデータが含まれている。これは、２回目以降のデータ列は、１回目のデータ列と同じデバイス間で遣り取りされるためである。もちろん、２回目以降のデータ列のＩＤ部に、１回目のデータ列のＩＤ部と同じＩＤデータが含まれていてもよい。
【００５９】
主制御部４０のインク残量判断部Ｍ１は、インク残量判断処理を開始すると、イネーブル信号線ＬＥに現れるイネーブル信号ＥＮをＬレベルからＨレベルに変更する。インク残量判断部Ｍ１は、続いて、第２のデータ信号線ＬＤ２に現れる第２のリセット信号ＲＳＴを解除する。すなわち、インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＬレベルからＨレベルに変更する。
【００６０】
インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＨレベルに変更した後、第２のクロック信号線ＬＣ２上に第２のクロック信号ＳＣＫを出力すると共に、第２のデータ信号線ＬＤ２上に第２のデータ信号ＳＤＡを出力する。なお、第２のクロック信号ＳＣＫと第２のデータ信号ＳＤＡとは同期している。図８では、時刻ｔａまでに、第１のデータ列群ＤＧ１が第２のデータ信号線ＬＤ２上に第２のデータ信号ＳＤＡとして出力される。
【００６１】
第１のデータ列群ＤＧ１に含まれる１回目のデータ列のＩＤ部には、上述のとおりサブ制御部５０のカートリッジ関連処理部５２を第１のデータ列群ＤＧ１の宛先として選択するためのＩＤデータＩＤ２〜ＩＤ０（具体的には”０，０，０”）が含まれている。第２のデータ信号線ＬＤ２に接続されているカートリッジ関連処理部５２（図６）は、与えられたＩＤデータＩＤ２〜ＩＤ０が自己のＩＤ番号と一致するか否かを判断し、ここでは一致すると判断される。また、各データ列のＷ／Ｒ部には、「Ｗ」（１）が設定されている。このため、カートリッジ関連処理部５２は、各データ列の内部アドレス部によって指定されるレジスタ群に、各データ列のコマンド／データ部に含まれるコマンドを格納する。なお、コマンド／データ部には、例えば、インク残量の判断のための周波数測定（後述）を要求するコマンドや、当該周波数測定の対象となるインクカートリッジ１００を特定するデータなどが含まれる。
【００６２】
第１のデータ列群ＤＧ１の受け取りを終えたタイミングで、具体的には、図８における時刻ｔａにおいて、カートリッジ関連処理部５２は、周波数の測定処理を開始する。カートリッジ関連処理部５２は、第１のデータ列群ＤＧ１に含まれていたコマンド／データ部のデータに従って、周波数測定の対象のインクカートリッジ１００に接続されている第１のセンサ駆動信号線ＬＤＳＮおよび第２のセンサ駆動信号線ＬＤＳＰのいずれかと、第３のセンサ駆動信号線ＬＤＳとを接続する。この接続が完了したタイミングで、インク残量判断部Ｍ１は、駆動信号生成回路４２を制御して、センサ駆動信号ＤＳを第３のセンサ駆動信号線ＬＤＳ上に発生させる。この結果、周波数測定の対象のインクカートリッジ１００のセンサ１１０の圧電素子にセンサ駆動信号ＤＳが印加される。
【００６３】
センサ１１０の圧電素子にセンサ駆動信号ＤＳが印加されると、当該圧電素子には歪み（伸縮）が生じる。センサ駆動信号ＤＳ（台形パルス）の印加が終了したタイミングで、カートリッジ関連処理部５２は、第３のセンサ駆動信号線ＬＤＳを、第３のセンサ駆動信号線ＬＤＳが接続されている第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰから、切り離す。そうすると、圧電素子はインク残量に応じて振動（伸縮）し、圧電素子は振動に応じた電圧（応答信号ＲＳ）を第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰ上に出力する。カートリッジ関連処理部５２は、応答信号ＲＳの周波数を測定する。
【００６４】
カートリッジ関連処理部５２が応答信号ＲＳの周波数の測定を終えたタイミングで、具体的には、時刻ｔａから所定期間Ｄｃが経過した時刻ｔｂにおいて、インク残量判断部Ｍ１は、再度、第２のクロック信号ＳＣＫを第２のクロック信号線ＬＣ２上に出力する。さらに、インク残量判断部Ｍ１は、同時に、第２のデータ信号線ＬＤ２を介して、カートリッジ関連処理部５２との間で、第２のデータ信号ＳＤＡを遣り取りする。図８では、時刻ｔｂ以降に、第２のデータ列群ＤＧ２が主制御部４０とカートリッジ関連処理部５２との間で遣り取りされている。
【００６５】
第２のデータ列群ＤＧ２には複数のデータ列が含まれているが、第２のデータ列群ＤＧ２には２回目以降のデータ列のみが含まれているため、各データ列のＩＤ部には、ダミーデータが含まれている。また、各データ列のＷ／Ｒ部には、「Ｒ」（０）が設定されている。このため、カートリッジ関連処理部５２は、各データ列の内部アドレス部によって指定されるレジスタ群から、データを読み出し、読み出されたデータを含むコマンド／データ部を主制御部４０に供給する。なお、コマンド／データ部には、例えば、周波数の測定結果（データ）が含まれる。
【００６６】
インク残量判断部Ｍ１は、第２のデータ列群ＤＧ２をカートリッジ関連処理部５２と遣り取りした後、第２のクロック信号ＳＣＫの出力を停止し、第２のリセット信号ＲＳＴをＨレベルからＬレベルに変更する。インク残量判断部Ｍ１は、さらに、イネーブル信号ＥＮをＨレベルからＬレベルに変更する。
【００６７】
インク残量判断部Ｍ１は、カートリッジ関連処理部５２から受け取った周波数の測定結果に基づいて、処理対象のインクカートリッジ１００について、インク残量を判断する。例えば、インク残量が所定量以上の場合には、圧電素子は、第１の固有振動数Ｈ１（例えば約３０ＫＨｚ）で振動し、インク残量が所定量未満の場合には、圧電素子は、第２の固有振動数Ｈ２（例えば約１１０ＫＨｚ）で振動する。この場合、インク残量判断部Ｍ１は、受け取った周波数の測定結果が、第１の固有振動数Ｈ１とほぼ等しい場合には、インク残量が所定量以上であると判断し、第２の固有振動数Ｈ２とほぼ等しい場合には、インク残量が所定量未満であると判断する。
【００６８】
以上説明したインク残量判断処理時において、主制御部４０は、第１の電源線ＬＣＶ上には、３．３Ｖの電源を出力せず、第１の電源線ＬＣＶ上の電位ＣＶＤＤは、Ｌレベルにされる（図８）。これにより、プリンタ２０の消費電力が低減される。
【００６９】
ここで、インク残量判断処理時において、イネーブル信号ＥＮは、Ｈレベルにされるため、上述したようにカートリッジ関連処理部５２は、Ｌレベルの切換信号ＳＥＬを出力する。この結果、インク残量判断処理時において、図７に示すように、中継回路５５の内部では、第１アンド回路ＡＮ１の出力がＬレベルになること解る。同様に、インク残量判断処理時において、中継回路５５の内部では、第２アンド回路ＡＮ２の出力がＬレベルになることが解る。さらに、インク残量判断処理時において、中継回路５５の内部では、アナログスイッチＳＷがＯＦＦ状態にされ、第３スリーステートバッファＴＳ３の出力端子からは、Ｌレベルが出力されることが解る。
【００７０】
したがって、インク残量判断処理時において、サブ制御部５０と、インクカートリッジ１００の各記憶装置１３０との間を接続する３本の配線、すなわち、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１は、それぞれ、主制御部４０とサブ制御部５０とを接続する第２のリセット信号線ＬＲ２、第２のクロック信号線ＬＣ２、第１のデータ信号線ＬＤ１上の信号が伝わらないように分離される。そして、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１の電位は、それぞれ、Ｌレベル（接地レベル）にされる。つまり、インク残量判断処理時において、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１は、接地電位ＶＳＳに接続される。
【００７１】
以上の説明から解るように、第１実施例における第１および第２アンド回路ＡＮ１、ＡＮ２と、第３スリーステートバッファＴＳ３は、本発明における第１のドライバに対応する。また、第１実施例における中継回路５５は、本発明における接続部に対応する。
【００７２】
・誤印加電圧検出時
ところで、インク残量判断処理時には、３６Ｖの電圧を含むセンサ駆動信号ＤＳが第１のセンサ駆動信号線ＬＤＳＮまたは第２のセンサ駆動信号線ＬＤＳＰ上に現れるため、上述したように検出部５３により、電圧の誤印加が検出され、検出部５３からＨレベルの異常検出信号ＡＢが出力される場合がある。
【００７３】
インク残量判断処理時に、電圧の誤印加が検出され、異常検出信号ＡＢがＬレベルからＨレベルに変更されると、図７に示すように、３つのスリーステートバッファ、すなわち、第１スリーステートバッファＴＳ１と第２スリーステートバッファＴＳ２と第４スリーステートバッファＴＳ４の各出力端子は、ハイインピーダンス状態からＬレベルに変更される。そうすると、第１スリーステートバッファＴＳ１は、第１のリセット信号線ＬＲ１の電位をＬレベル（接地レベル）にする電流源として機能する。同様に、第２スリーステートバッファＴＳ２は、第１のクロック信号線ＬＣ１をＬレベルにドライブする電流源として機能する。そして、第３スリーステートバッファＴＳ３は、第１のデータ信号線ＬＤ１をＬレベルにドライブする電流源として機能する。
【００７４】
以上の説明から解るように、第１実施例における第１および第２スリーステートバッファＴＳ１、ＴＳ２と、第４スリーステートバッファＴＳ４は、本発明における第２のドライバに対応する。
【００７５】
・記憶装置へのアクセス：
第１実施例では、主制御部４０のメモリアクセス部Ｍ２は、サブ制御部５０の中継回路５５を介して、各インクカートリッジ１００の記憶装置１３０にアクセスする。以下にその処理（記憶装置アクセス処理）を説明する。
【００７６】
図１０は、記憶装置アクセス処理を説明するためのタイミングチャートである。図１０では、図８と同様の８つの信号が示されている。図１１は、記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時に用いられるデータ列は、ＩＤ部（識別部）と、Ｗ／Ｒ部（切替コマンド部）と、データ部と、を含む。ＩＤ部とＷ／Ｒ部とは、主制御部４０のメモリアクセス部Ｍ２から出力されるデータ要素であり、データ部は、メモリアクセス部Ｍ２または記憶装置１３０から出力されるデータ要素である。
【００７７】
ＩＤ部は、３ビットのＩＤデータＩＤ２〜ＩＤ０で構成されており、メモリアクセス部Ｍ２によって制御されるデバイスのＩＤ番号（具体的には、記憶装置１３０のＩＤ番号”０，０，１”〜”１，１，０”）を示す。Ｗ／Ｒ部は、１ビットの切替コマンドで構成されており、記憶装置１３０内の入出力回路の入出力状態、すなわち、データ部を構成するデータの伝送方向を切り替えるために利用される。メモリアクセス部Ｍ２が記憶装置１３０にデータを供給する場合には、Ｗ／Ｒ部は「Ｗ」すなわち１（Ｈレベル）に設定され、記憶装置１３０内の入出力回路は入力可能な状態に設定される。一方、メモリアクセス部Ｍ２が記憶装置１３０からデータを受け取る場合には、Ｗ／Ｒ部は「Ｒ」すなわち０（Ｌレベル）に設定され、記憶装置１３０内の入出力回路は出力可能な状態に設定される。データ部は、１または複数のビットのデータで構成されている。Ｗ／Ｒ部が「Ｗ」（１）である場合には、データ部には記憶装置１３０内のメモリセルアレイに書き込むべきデータが含まれ、Ｗ／Ｒ部が「Ｒ」（０）である場合には、データ部には記憶装置１３０内のメモリセルアレイから読み出されたデータが含まれる。
【００７８】
なお、実施例では、メモリセルアレイとして、メモリセル毎にシーケンシャルにアクセスされる不揮発性メモリ（例えばＥＥＰＲＯＭ）が利用されている。記憶装置１３０は、Ｗ／Ｒ部が「Ｗ」（１）である場合には、第１のクロック信号ＣＳＣＫに従ってメモリセルアレイ内の１つのメモリセルを順次選択し、選択されたメモリセル内に１ビットのデータを順次書き込む。また、記憶装置１３０は、Ｗ／Ｒ部が「Ｒ」（０）である場合には、第１のクロック信号ＣＳＣＫに従ってメモリセルアレイ内の１つのメモリセルを順次選択し、選択されたメモリセルから１ビットのデータを順次読み出す。
【００７９】
主制御部４０のメモリアクセス部Ｍ２は、記憶装置アクセス処理を開始すると、第１の電源線ＬＣＶの電源電位ＣＶＤＤをＨレベルにする。すなわち、各インクカートリッジ１００の記憶装置１３０に電源（実施例では、３．３Ｖ）を供給する。メモリアクセス部Ｍ２は、続いて、第２のデータ信号線ＬＤ２に現れる第２のリセット信号ＲＳＴを解除する。すなわち、インク残量判断部Ｍ１は、第２のリセット信号ＲＳＴをＬレベルからＨレベルに変更する。
【００８０】
メモリアクセス部Ｍ２は、第２のリセット信号ＲＳＴをＨレベルに変更した後、第２のクロック信号線ＬＣ２上に第２のクロック信号ＳＣＫを出力すると共に、第２のデータ信号線ＬＤ２上に、図１１に示すデータ列を表す第２のデータ信号ＳＤＡを出力する。
【００８１】
ここで、記憶装置アクセス処理の間、イネーブル信号ＥＮは常にＬレベルのままに維持される。このため、上述したようにカートリッジ関連処理部５２は、Ｈレベルの切換信号ＳＥＬを出力する。この結果、記憶装置アクセス時において、図７に示すように、中継回路５５の内部では、第１アンド回路ＡＮ１の出力端子から、第２のリセット信号線ＬＲ２のレベルと、同じレベルの信号が出力される。この結果、第１アンド回路ＡＮ１の出力端子に接続された第１のリセット信号線ＬＲ１上には、第２のリセット信号線ＬＲ２上に現れる信号と同じ信号が現れる。したがって、記憶装置１３０に供給される第１のリセット信号ＣＲＳＴは、図１０に示すように、第２のリセット信号ＲＳＴと同じ信号となる。同様に、記憶装置アクセス時において、中継回路５５の内部では、第２アンド回路ＡＮ２の出力端子から、第２のクロック信号線ＬＣ２のレベルと、同じレベルの信号が出力される。したがって、記憶装置１３０に供給される第１のクロック信号ＣＳＣＫは、図１０に示すように、第２のクロック信号ＳＣＫと同じ信号となる。また、記憶装置アクセス時において、中継回路５５の内部では、アナログスイッチＳＷがＯＮ状態にされ、第２のデータ信号線ＬＤ２と第１のデータ信号線ＬＤ１とが電気的に接続される。また、第４スリーステートバッファＴＳ４の出力端子はハイインピーダンス状態になる。したがって、記憶装置１３０に供給される第１のデータ信号ＣＳＤＡは、図１０に示すように、第２のデータ信号ＳＤＡと同じ信号となる。以上の説明から解るように、記憶装置アクセス処理時には、第１のリセット信号線ＬＲ１と第２のリセット信号線ＬＲ２は、主制御部４０と記憶装置１３０との間でリセット信号を通信可能にするように、中継回路５５を介して接続される。また、記憶装置アクセス処理時には、第１のクロック信号線ＬＣ１と第２のクロック信号線ＬＣ２は、主制御部４０と記憶装置１３０との間でクロック信号を通信可能にするように、中継回路５５を介して接続される。そして、記憶装置アクセス処理時には、第１のデータ信号線ＬＤ１と第２のデータ信号線ＬＤ２は、主制御部４０と記憶装置１３０との間でデータ信号を通信可能にするように、中継回路５５を介して接続される。
【００８２】
また、記憶装置アクセス時において、異常検出信号ＡＢは、常にＬレベルであるため、第１スリーステートバッファＴＳ１、第２スリーステートバッファＴＳ２、第４スリーステートバッファＴＳ４は、出力端子がハイインピーダンス状態になり、それぞれ、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１から切り離される。
【００８３】
以上の説明からわかるように、記憶装置アクセス時においては、メモリアクセス部Ｍ２が出力した第２のリセット信号ＲＳＴ、第２のクロック信号ＳＣＫ、第２のデータ信号ＳＤＡと実質的に同じ信号が、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡとして、記憶装置１３０において受信される。
【００８４】
図１１に示すデータ列は、第１のデータ信号ＣＳＤＡとして、各記憶装置１３０によって受信される。当該データ列のＩＤ部には、１つの記憶装置１３０ａを制御対象として選択するためのＩＤデータＩＤ２〜ＩＤ０（例えば”０，０，１”）が含まれている。各記憶装置１３０は、与えられたＩＤデータＩＤ２〜ＩＤ０が自己のＩＤ番号と一致するか否かを判断する。制御対象として選択された記憶装置（対象記憶装置）１３０ａは、受信したデータ列に従って処理を実行する。具体的には、Ｗ／Ｒ部が「Ｗ」（１）である場合には、対象記憶装置１３０ａは、主制御部４０から受け取ったデータ列に含まれるデータ部の内容をメモリセルアレイ内に格納する。また、Ｗ／Ｒ部が「Ｒ」（０）である場合には、対象記憶装置１３０ａは、メモリセルアレイからデータを読み出し、該データを含むデータ部を第１のデータ信号線ＬＤ１上に出力する。出力されたデータ部は、第１のデータ信号線ＬＤ１、アナログスイッチＳＷ、第２のデータ信号線ＬＤ２を介して、主制御部４０のメモリアクセス部Ｍ２に受信される。なお、制御対象として選択されなかった他の記憶装置は、スタンバイ状態に移行する。
【００８５】
このようにメモリアクセス部Ｍ２と対象記憶装置１３０ａとの間で、図１１に示すデータ列の遣り取りが行われた後、メモリアクセス部Ｍ２は、第２のクロック信号ＳＣＫの出力を停止し、第２のリセット信号ＲＳＴをＨレベルからＬレベルに変更する。メモリアクセス部Ｍ２は、さらに、第１の電源線ＬＣＶ上に出力している電源電位ＣＶＤＤをＨレベルからＬレベルに変更して、処理を終了する。
【００８６】
以上説明した第１実施例によれば、主制御部４０から記憶装置１３０にアクセスするための配線が、サブ制御部５０の中継回路５５によって、第２の配線群（第２のリセット信号線ＬＲ２と、第２のクロック信号線ＬＣ２、第２のデータ信号線ＬＤ２）と第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）とに分離されている。このため、記憶装置１３０に直接接続する第１の配線群に、誤った電圧が加えられた場合に、当該誤印加電圧が主制御部４０やサブ制御部５０のカートリッジ関連処理部５２に及ぼす影響を抑制することができる。誤印加電圧が及ぼす影響には、主制御部４０やカートリッジ関連処理部５２に損傷を与えることや、主制御部４０とカートリッジ関連処理部５２との通信を不安定にすることなどが含まれる。
【００８７】
誤印加電圧には、例えば、センサ駆動信号ＤＳのクロストークノイズ、センサ駆動信号ＤＳがインク滴や結露水などを介して印加されたもの、記憶装置１３０の誤動作による電圧などを含む。特に、センサ駆動信号ＤＳは、主制御部４０やサブ制御部５０の駆動電圧（本実施例では、３．３Ｖ）よりはるかに高い電圧（本実施例では最大３６Ｖ）を含むため、センサ駆動信号ＤＳに起因する誤印加電圧が及ぼす影響が大きくなり得る。第１実施例では、センサ駆動信号ＤＳが生成されるインク残量判断時には、上述のとおり、中継回路５５にＬレベルの切換信号ＳＥＬが入力されることにより、第１の配線群と第２の配線群とが電気的に分離される。この結果、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、誤印加電圧には、例えば、センサ駆動信号ＤＳのクロストークノイズ、センサ駆動信号ＤＳがインク滴や結露水などを介して印加されたものなどを含む。センサ駆動信号ＤＳは、主制御部４０やサブ制御部５０の駆動電圧（本実施例では、３．３Ｖ）よりはるかに高い電圧（本実施例では最大３６Ｖ）を含むため、センサ駆動信号ＤＳに起因する誤印加電圧が及ぼす影響が大きくなり得る。第１実施例では、センサ駆動信号ＤＳが生成されるインク残量判断時には、上述のとおり、中継回路５５にＬレベルの切換信号ＳＥＬが入力されることにより、第１の配線群と第２の配線群とが電気的に分離される。そして、主制御部４０やカートリッジ関連処理部５２は、第２の配線群に接続されている。この結果、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、主制御部４０やカートリッジ関連処理部５２に及ぶ影響を抑制できる。
【００８８】
例えば、一般的なバス構成では、共通の配線（バス）に、主制御部４０、カートリッジ関連処理部５２、記憶装置１３０などのデバイスが全て接続される。このような構成では、記憶装置１３０近傍において、バスに加えられた誤印加電圧が、主制御部４０やカートリッジ関連処理部５２に影響を及ぼすおそれが大きくなってしまう。第１実施例では、このような影響を抑制できる。
【００８９】
さらに、第１実施例では、インク残量判断処理時において、第１の配線群は、一定電位である接地電位（Ｌレベル）に接続される。このため、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【００９０】
さらに、第１実施例では、インク残量判断処理時において、所定レベル以上の誤印加電圧が検出された場合には、スリーステートバッファＴＳ１、ＴＳ２、ＴＳ４により、第１の配線群を接地電位（Ｌレベル）にドライブする。すなわち、誤印加電圧が検出された場合には、第１の配線群を接地電位（Ｌレベル）にドライブする能力が増強される。この結果、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【００９１】
Ｂ．第２実施例：
図１２〜図１４を参照して、第２実施例について説明する。図１２および図１３は、第２実施例におけるプリンタの電気的な構成を示す図である。図１４は、配線接続回路の内部構成を示す図である。
【００９２】
第２実施例におけるプリンタは、第１実施例におけるプリンタ２０の主制御部４０に代えて、主制御部４０ａを備えている。第２実施例におけるプリンタは、第１実施例におけるプリンタ２０のサブ制御部５０（キャリッジ回路）に代えて、サブ制御部５０ａを備えている。また、第２実施例におけるプリンタは、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）の接続関係が、第１実施例とは異なる。第２実施例のその他の構成、すなわち、プリンタ２０の概略構成、インクカートリッジ１００の構成は、図１〜図４を参照して説明した第１実施例の構成と同一であるので、その説明を省略し、以下の説明では第１実施例と同一の符号を用いる。
【００９３】
図１３に示すように、第２実施例の主制御部４０ａは、第１実施例の主制御部４０の備える構成に加えて、配線接続回路４６を備えている。第２実施例のサブ制御部５０ａは、第１実施例のサブ制御部５０が備える中継回路５５を備えていない。
【００９４】
図１２および図１３に示すように、第２実施例において、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）は、主制御部４０ａと各インクカートリッジ１００との間を接続している。具体的には、第１の配線群の主制御部４０ａ側の端部は、主制御部４０ａの配線接続回路４６に接続されている。第１の配線群のインクカートリッジ１００側の端部は、第１実施例と同じように、対応する端子を介して記憶装置１３０に接続されている。
【００９５】
第１実施例では、記憶装置アクセス処理時に、メモリアクセス部Ｍ２は、第２の配線群（第２のリセット信号線ＬＲ２、第２のクロック信号線ＬＣ２、第２のデータ信号線ＬＤ２）を用いて、各インクカートリッジ１００の記憶装置１３０にアクセスしている。一方、第２実施例では、記憶アクセス処理時に、メモリアクセス部Ｍ２は、第２の配線群を用いず、第１の配線群（第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１）のみを用いて各インクカートリッジ１００の記憶装置１３０にアクセスする。具体的には、メモリアクセス部Ｍ２は、図１４に示すように、配線接続回路４６と、第１の配線群を介して、記憶装置１３０との間で、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡの遣り取りを行う。
【００９６】
配線接続回路４６は、図１４に示すように、第３および第４バッファ回路Ｂ３、Ｂ４と、第３および第４アンド回路ＡＮ３、ＡＮ４と、第２アナログスイッチＳＷ２と、第５スリーステートバッファＴＳ５とを含んでいる。
【００９７】
第３バッファ回路Ｂ３の入力端子には、第１のリセット信号ＣＲＳＴとして出力すべき信号である源信号ＯＲＳＴがメモリアクセス部Ｍ２から入力される。第３バッファ回路Ｂ３の出力は第３アンド回路ＡＮ３の第１入力端子に入力される。第３アンド回路ＡＮ３の第２入力端子には、切換信号ＳＥＬが入力される。第２実施例における切換信号ＳＥＬは、メモリアクセス部Ｍ２から出力される。すなわち、メモリアクセス部Ｍ２は、メモリアクセス処理時には、Ｈレベルの切換信号ＳＥＬを出力し、それ以外の時、例えば、インク残量判断処理時には、Ｌレベルの切換信号ＳＥＬを出力する。第３アンド回路ＡＮ３の出力端子は、第１のリセット信号線ＬＲ１に接続される。すなわち、第３アンド回路ＡＮ３の出力信号が、インクカートリッジ１００に供給される第１のリセット信号ＣＲＳＴである。
【００９８】
第４バッファ回路Ｂ４の入力端子には、第１のクロック信号ＣＳＣＫとして出力すべき信号である源信号ＯＣＳＫがメモリアクセス部Ｍ２から入力される。第４バッファ回路Ｂ４の出力は第４アンド回路ＡＮ４の第１入力端子に入力される。第４アンド回路ＡＮ４の第２入力端子には、メモリアクセス部Ｍ２から上述した切換信号ＳＥＬが入力される。第４アンド回路ＡＮ４の出力端子は、第１のクロック信号線ＬＣ１に接続される。すなわち、第４アンド回路ＡＮ４の出力信号が、インクカートリッジ１００に供給される第１のクロック信号ＣＳＣＫである。
【００９９】
第１のデータ信号ＣＳＤＡとして出力すべき信号である源信号ＯＳＤＡがメモリアクセス部Ｍ２から入力される配線と、第１のデータ信号線ＬＤ１は、第２アナログスイッチＳＷ２で接続されている。第２アナログスイッチＳＷ２は、例えば、トランスミッションゲートで構成される。第２アナログスイッチＳＷ２は、切換信号ＳＥＬにより制御される。アナログスイッチＳＷは、切換信号ＳＥＬがＨレベルにある場合にはＯＮ（接続）状態になり、切換信号ＳＥＬがＬレベルにある場合にはＯＦＦ（切り離し）状態になる。
【０１００】
第５スリーステートバッファＴＳ５の入力端子は、接地電位ＶＳＳに接続され、常にＬレベルが入力される。第５スリーステートバッファＴＳ５の出力端子は、第１のデータ信号線ＬＤ１に接続される。第５スリーステートバッファＴＳ５の制御端子には、切換信号ＳＥＬの反転信号が入力される。第５スリーステートバッファＴＳ５の制御端子にＬレベルの信号が入力されている場合には、第５スリーステートバッファＴＳ５の出力端子からは、入力端子と同じレベルの信号、すなわち、Ｌレベルの信号が出力される。一方、第５スリーステートバッファＴＳ５の制御端子にＨレベルの信号が入力されている場合には、第５スリーステートバッファＴＳ５の出力端子は、ハイインピーダンスにされ、第１のデータ信号線ＬＤ１から切り離される。
【０１０１】
・インク残量の判断：
第２実施例におけるインク量の判断は、主制御部４０ａのインク残量判断部Ｍ１と、カートリッジ関連処理部５２とが協働して、第１実施例と同様に行われる。この時、メモリアクセス部Ｍ２は、切換信号ＳＥＬをＬレベルにする。この結果、インク残量判断処理時において、図１４に示す配線接続回路４６の内部では、第３アンド回路ＡＮ３の出力がＬレベルになることが解る。同様に、インク残量判断処理時において、配線接続回路４６の内部では、第４アンド回路ＡＮ４の出力がＬレベルになることが解る。さらに、インク残量判断処理時において、配線接続回路４６の内部では、第２アナログスイッチＳＷ２がＯＦＦ状態にされ、第５スリーステートバッファＴＳ５の出力端子からは、Ｌレベルが出力されることが解る。
【０１０２】
第２実施例では、第１の配線群と第２の配線群とは接続されることはなく、分離されている。そして、インク残量判断処理時において、第１のリセット信号線ＬＲ１、第１のクロック信号線ＬＣ１、第１のデータ信号線ＬＤ１の電位は、それぞれ、Ｌレベル（接地レベル）にされる。
【０１０３】
以上の説明から解るように、第２実施例における第３および第４アンド回路ＡＮ３、ＡＮ４と、第５スリーステートバッファＴＳ５は、本発明における第１のドライバに対応する。また、第２実施例における配線接続回路４６は、本発明における接続部に対応する。
【０１０４】
・記憶装置へのアクセス：
第２実施例では、メモリアクセス部Ｍ２は、上述したように配線接続回路４６と、第１の配線群を介して、記憶装置１３０との間で、第１のリセット信号ＣＲＳＴ、第１のクロック信号ＣＳＣＫ、第１のデータ信号ＣＳＤＡの遣り取りを行う。遣り取りする各信号の内容およびタイミングは、第１実施例における記憶装置アクセス処理と同様である。第２実施例では、第１実施例と異なり、記憶装置アクセス処理時には、第２の配線群は、使用されない。
【０１０５】
以上説明した第２実施例によれば、第１の配線群と第２の配線群とが、電気的に分離されている。そして、主制御部４０やカートリッジ関連処理部５２は、第２の配線群に接続されている。この結果、第１実施例と同様に、センサ駆動信号ＤＳに起因する誤印加電圧が第１の配線群に印加されても、主制御部４０やカートリッジ関連処理部５２に及ぶ影響を抑制できる。
【０１０６】
さらに、第２実施例では、インク残量判断処理時において、第１の配線群は、一定電位である接地電位（Ｌレベル）に接続される。このため、インク残量判断処理時に、第１の配線群に誤印加電圧が加えられた場合に、誤印加電圧が及ぼす影響をさらに抑制できる。
【０１０７】
Ｃ．変形例：
・第１変形例：
上記実施例では、サブ制御部５０（カートリッジ関連処理部５２）にＩＤ番号が割り当てられているが、サブ制御部には、ＩＤ番号が割り当てられていなくてもよい。具体的には、上記実施例では、サブ制御部５０を第２のデータ信号ＳＤＡの宛先とする場合には、イネーブル信号ＥＮをＨレベルに設定している。このため、上記実施例では、サブ制御部５０のカートリッジ関連処理部５２は、イネーブル信号ＥＮがＨレベルになっている状態で、第２のデータ信号線ＬＤ２上に現れた第２のデータ信号ＳＤＡを、自身（カートリッジ関連処理部５２）が宛先に指定されたデータであると認識できる。このため、サブ制御部のＩＤ番号を省略しても、正しく動作可能である。
【０１０８】
・第２変形例：
上記実施例では、サブ制御部５０のカートリッジ関連処理部５２が行う処理として、応答信号の周波数を測定する処理について説明したが、他の処理も実行可能である。例えば、主制御部は、カートリッジ関連処理部に、カートリッジ出力信号ＣＯのレベルを検出させ、カートリッジ関連処理部内部のレジスタ回路に該レベルを格納させることができる。そして、主制御部は、カートリッジ関連処理部から、レジスタ回路に格納されたカートリッジ出力信号のレベルを読み出し、各カートリッジがホルダに搭載されているか否かを判断することができる。一般的に言えば、カートリッジ関連処理部は、インクカートリッジに関連する所定の処理を実行すればよい。
【０１０９】
・第３変形例：
上記実施例では、第１の配線群を介して接続されるインクカートリッジ１００のデバイスは記憶装置１３０であるが、記憶装置１３０に代えて他のデバイスを採用しても良い。例えば、インクカートリッジ１００に搭載されるデバイスは、ＣＰＵやＡＳＩＣなどのプロセッサであっても良いし、より簡易なＩＣで会っても良い。
【０１１０】
・第４実施例：
上記実施例では、インク残量判断処理時に、第１の配線群を接地レベルに接続しているが、接続先は接地レベルに限らず、電源レベルなどの安定した電位であればよい。
【０１１１】
・第５変形例：
上記実施例では、カートリッジには、インクが収容されているが、これに代えて、トナーが収容されていてもよい。一般には、印刷装置は、印刷材を収容する容器を利用すればよい。
【０１１２】
・第６変形例：
上記実施例は、インクジェット式の印刷装置が採用されているが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置を採用しても良い。ここでいう液体は、溶媒に機能材料の粒子が分散されている液状体、ジェル状のような流状体を含む。例えば、液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散または溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ（光学レンズ）などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置を採用しても良い。そして、これらのうちいずれか一種の噴射装置に本発明を適用することができる。
【図面の簡単な説明】
【０１１３】
【図１】第１実施例における印刷システムの概略構成を示す説明図。
【図２】実施例に係るインクカートリッジの構成を示す斜視図。
【図３】実施例に係る基板の構成を示す図。
【図４】印刷ヘッドユニットの構成を説明する図。
【図５】第１実施例におけるプリンタの電気的な構成を示す第１の図。
【図６】第１実施例におけるプリンタの電気的な構成を示す第２の図。
【図７】中継回路の内部構成を示す図。
【図８】インク残量判断処理を説明するためのタイミングチャート。
【図９】インク残量判断処理時に用いられるデータ列の内容を概念的に示す図。
【図１０】記憶装置アクセス処理を説明するためのタイミングチャート。
【図１１】記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図。
【図１２】第２実施例におけるプリンタの電気的な構成を示す第１の図。
【図１３】第２実施例におけるプリンタの電気的な構成を示す第２の図。
【図１４】配線接続回路の内部構成を示す図。
【符号の説明】
【０１１４】
２０…プリンタ
２２…紙送りモータ
２６…プラテン
３０…キャリッジ
３２…キャリッジモータ
３４…摺動軸
３６…駆動ベルト
３８…プーリ
４０、４０ａ…主制御部
４２…駆動信号生成回路
４６…配線接続回路
４８…制御回路
５０、５０ａ…サブ制御部（キャリッジ回路）
５２…カートリッジ関連処理部
５３…検出部
５５…中継回路
６０…印刷ヘッドユニット
６２…ホルダ
６３…ホルダカバー
６４…インク供給針
６６…接続機構
６７…接続端子
６８…印刷ヘッド
７０…操作部
８０…コネクタ
９０…コンピュータ
１００…インクカートリッジ
１２０…基板
１３０…記憶装置
２１０…第１の短絡検出端子
２２０…接地端子
２３０…電源端子
２４０…第２の短絡検出端子
２５０…第１のセンサ駆動用端子
２６０…リセット端子
２７０…クロック端子
２８０…データ端子
２９０…第２のセンサ駆動用端子
ＬＣＯＡ、ＬＣＯＢ…短絡検出線
ＬＤＳ、ＬＤＳＮ、ＬＤＳＰ…センサ駆動信号線
ＬＥ…イネーブル信号線
ＬＣＳ、ＬＳ…接地線
ＬＣＶ、ＬＶ…電源線
ＬＣ１、ＬＣ２…クロック信号線
ＬＤ１、ＬＤ２…データ信号線
ＬＲ１、ＬＲ２…リセット信号線
ＣＶＳＳ、ＶＳＳ…接地電位
ＣＶＤＤ、ＶＤＤ…電源電位
Ｍ１…インク残量判断部
Ｍ２…メモリアクセス部
Ｂ１、Ｂ２…バッファ回路
ＳＷ…アナログスイッチ
ＡＮ１、ＡＮ２…アンド回路
ＴＳ１〜ＴＳ４…スリーステートバッファ
【特許請求の範囲】
【請求項１】
液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第１のデバイスに電気的に接続されるべき第１の配線と、
前記処理実行部に電気的に接続される第２の配線と、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行させる制御部と、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する接続部と、
を備える液体噴射装置。
【請求項２】
請求項１に記載の液体噴射装置において、
前記接続部は、さらに、前記第２の場合に前記第１の配線の電位を一定電位にする第１のドライバを備える、液体噴射装置。
【請求項３】
請求項１または請求項２に記載の液体噴射装置において、
前記所定の処理に関連する電圧が前記第１の配線に誤って印加され得ることを検出する検出部を備え、
前記接続部は、さらに、前記検出部が前記誤印加され得ることを検出した場合に、前記第１の配線の電位を一定電位にする第２のドライバを備える、液体噴射装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の液体噴射装置において、
前記液体容器は、さらに、第２のデバイスを備え、
前記液体噴射装置は、さらに、前記第１の制御部と前記第２のデバイスとを電気的に接続する第３の配線を備え、
前記所定の処理は、前記第３の配線を介して前記第２のデバイスに対して駆動電圧を印加することを含む、液体噴射装置。
【請求項５】
請求項３または請求項４に記載の液体噴射装置において、
前記所定の処理に関連する電圧または前記駆動電圧は、前記第１の配線上に現れる電位より大きい、液体噴射装置。
【請求項６】
請求項４に記載の液体噴射装置は、さらに、
前記液体容器の前記第１のデバイスを前記第１の配線に電気的に接続するための第１の端子と、
前記液体容器の前記第２のデバイスを前記第３の配線に電気的に接続するための第２の端子と、
を備え、
前記第１の端子と前記第２の端子は、互いに近接している、液体噴射装置。
【請求項７】
請求項１ないし請求項６のいずれかに記載の液体噴射装置において、
前記第１のデバイスは、記憶装置を含む、液体噴射装置。
【請求項８】
請求項４または請求項６に記載の液体噴射装置において、
前記第２のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、
前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含む、液体噴射装置。
【請求項９】
液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着される液体噴射装置の制御方法であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、前記第１のデバイスに電気的に接続されるべき第１の配線と、前記処理実行部に電気的に接続される第２の配線と、に対して、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行し、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する、
液体噴射装置の制御方法。
【請求項１】
液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第１のデバイスに電気的に接続されるべき第１の配線と、
前記処理実行部に電気的に接続される第２の配線と、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行させる制御部と、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する接続部と、
を備える液体噴射装置。
【請求項２】
請求項１に記載の液体噴射装置において、
前記接続部は、さらに、前記第２の場合に前記第１の配線の電位を一定電位にする第１のドライバを備える、液体噴射装置。
【請求項３】
請求項１または請求項２に記載の液体噴射装置において、
前記所定の処理に関連する電圧が前記第１の配線に誤って印加され得ることを検出する検出部を備え、
前記接続部は、さらに、前記検出部が前記誤印加され得ることを検出した場合に、前記第１の配線の電位を一定電位にする第２のドライバを備える、液体噴射装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の液体噴射装置において、
前記液体容器は、さらに、第２のデバイスを備え、
前記液体噴射装置は、さらに、前記第１の制御部と前記第２のデバイスとを電気的に接続する第３の配線を備え、
前記所定の処理は、前記第３の配線を介して前記第２のデバイスに対して駆動電圧を印加することを含む、液体噴射装置。
【請求項５】
請求項３または請求項４に記載の液体噴射装置において、
前記所定の処理に関連する電圧または前記駆動電圧は、前記第１の配線上に現れる電位より大きい、液体噴射装置。
【請求項６】
請求項４に記載の液体噴射装置は、さらに、
前記液体容器の前記第１のデバイスを前記第１の配線に電気的に接続するための第１の端子と、
前記液体容器の前記第２のデバイスを前記第３の配線に電気的に接続するための第２の端子と、
を備え、
前記第１の端子と前記第２の端子は、互いに近接している、液体噴射装置。
【請求項７】
請求項１ないし請求項６のいずれかに記載の液体噴射装置において、
前記第１のデバイスは、記憶装置を含む、液体噴射装置。
【請求項８】
請求項４または請求項６に記載の液体噴射装置において、
前記第２のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、
前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含む、液体噴射装置。
【請求項９】
液体を収容するための容器であり、第１のデバイスが設けられた液体容器が装着される液体噴射装置の制御方法であって、
前記液体容器に関連する所定の処理を実行する処理実行部と、前記第１のデバイスに電気的に接続されるべき第１の配線と、前記処理実行部に電気的に接続される第２の配線と、に対して、
第１の場合に少なくとも前記第１の配線を介して前記第１のデバイスにアクセスし、第２の場合に前記第２の配線を介して前記処理実行部にアクセスして前記所定の処理を実行し、
前記第２の場合に前記第１の配線を一定電位に電気的に接続する、
液体噴射装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−８３３６０（Ｐ２００９−８３３６０Ａ）
【公開日】平成２１年４月２３日（２００９．４．２３）
【国際特許分類】
【出願番号】特願２００７−２５７３９１（Ｐ２００７−２５７３９１）
【出願日】平成１９年１０月１日（２００７．１０．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年４月２３日（２００９．４．２３）
【国際特許分類】
【出願日】平成１９年１０月１日（２００７．１０．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]