演算回路及び画像認識装置
【課題】 回路規模を低減する演算回路及び画像認識装置を提供する
【解決手段】 画像認識装置２は、カメラ３から撮影画像を表す画像データを入力して、入力した画像データから、車両を特徴付ける２つの特徴量ｘ１，ｘ２を抽出する特徴量抽出部６と、抽出した特徴量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定する判定量Ｐｃ（ｗａ）を演算する判定量演算部７とを備える。また判定量演算部７は、正規分布に従う乱数を発生させることにより、正規分布の累積確率を算出する回路と、一様分布に従う乱数を発生させることにより、ベイズ（Ｂａｙｅｓ）の定理に基づいた逆数演算を行う回路と、複数の入力値それぞれに応じた比率で論理１となるパルス列を生成し、生成した複数のパルス列の論理和演算をすることにより、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路とを備える。
【解決手段】 画像認識装置２は、カメラ３から撮影画像を表す画像データを入力して、入力した画像データから、車両を特徴付ける２つの特徴量ｘ１，ｘ２を抽出する特徴量抽出部６と、抽出した特徴量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定する判定量Ｐｃ（ｗａ）を演算する判定量演算部７とを備える。また判定量演算部７は、正規分布に従う乱数を発生させることにより、正規分布の累積確率を算出する回路と、一様分布に従う乱数を発生させることにより、ベイズ（Ｂａｙｅｓ）の定理に基づいた逆数演算を行う回路と、複数の入力値それぞれに応じた比率で論理１となるパルス列を生成し、生成した複数のパルス列の論理和演算をすることにより、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算回路及びこの演算回路を用いた画像認識装置に関する。
【背景技術】
【０００２】
近年、自動車における安全運転支援やヒューマンインターフェースを実現するために、画像認識が重要となってきている。
このような画像認識において、1つの入力のみに基づいて画像認識処理を行うと、しばしば誤認識が生じる。例えば、画像からの顔認識において、肌色の領域を抽出して顔を認識する方法がある。しかしながら、この認識方法では肌色の物体を全て顔と認識するため、肌色の服や手なども顔と誤認識されることがある。また、光の加減によって影が生じて色が肌色でなくなるために、認識できないことがある。即ち画像認識するための判断基準は、不確実なものである場合が多い。
【０００３】
このため、複数の入力を用いて処理した結果を総合的に判断することが、ロバスト性を向上させるために有効と考えられる。この考えに基づいて、条件の不確実さを確率を用いて処理する方法が用いられている。
【０００４】
例えば、画像から顔の領域を検出するために、肌色情報，背景の情報，動きの情報の３情報のそれぞれを基に、画像に顔が含まれる確率を算出し、これら３つの確率を統合することによって、従来よりもロバストな画像認識を可能にしたものが知られている（例えば、非特許文献１参照。）。また、画像中の人物の性別を認識するために、男女別の顔と髪型の情報のそれぞれを基に、男性（または女性）である確率を算出し、これら２つの確率を統合することによって、従来よりもロバストな画像認識を可能としたものが知られている（例えば、非特許文献２参照。）。
【０００５】
尚、上記非特許文献１，非特許文献２に記載の技術では、確率を統合するための演算として、ベイズ（Ｂａｙｅｓ）の定理、及びＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いており、理論的に裏付けのある画像認識方法となっている。
【０００６】
更に、入力画像内の対象物を検出するために、入力画像内における対象物の存在を支持する程度を示す支持度を正規分布から算出し、算出した複数の支持度をＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いて統合する画像処理装置が知られている（例えば、特許文献１参照。）。
【非特許文献１】浅沼 克紀、外３名，「色情報と領域追跡情報を用いた人物の顔と手の領域の抽出」，電学論Ｃ，平成１１年，１１９巻１１号，ｐ．１３５１−１３５８
【非特許文献２】今泉 聡、外５名，「複数情報の統合による人物の性別・年齢層の推定法」，信学技報，社団法人電子情報通信学会，２００３年１１月
【特許文献１】特開平１１−１５９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで上記特許文献１の画像処理装置では、正規分布を用いた支持度の演算や、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた複数の支持度の統合演算処理が中央演算処理装置（ＣＰＵ）により実行されている。
【０００８】
しかしながら、このような支持度演算や統合演算では、多数の加算，減算，乗算，除算等を行う必要がある。このため、支持度演算や統合演算を高速に行うには、高速な演算性能を有するＣＰＵ、つまり高価なＣＰＵを搭載する必要がある。このため、画像処理装置のコストの増大を招くという問題が生じる。
【０００９】
そこで、画像処理装置において支持度演算や統合演算を行う部分を、回路やメモリを利用した専用の演算回路で構成して複数の演算を同時に実行させることにより、演算時間の低減を図る方法が考えられる。しかしながら、このような専用回路では、回路規模が非常に大きなものとなり、回路コストの増大を招くという問題が生じる。
【００１０】
本発明は、こうした問題に鑑みなされたものであり、回路規模を低減する演算回路及び画像認識装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するためになされた第１発明の演算回路では、正規乱数生成回路は、予め設定された所定値を期待値とした正規分布に従う正規分布乱数を連続して生成する。そして第１計数回路は、入力された第１入力値と、正規乱数生成回路で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、生成乱数値が第１入力値より大きい回数または小さい回数を計数する。
【００１２】
即ち、正規乱数生成回路で生成された乱数値を横軸、生成された乱数の個数を縦軸にとると、図１６に示すような、正規分布となる。そして、第１計数回路の計数値は、第１入力値から＋∞まで（生成乱数値が第１入力値より大きい回数を計数する場合（図１６（ａ）参照））の値を有する乱数の総数、または−∞から第１入力値まで（生成乱数値が第１入力値より小さい回数を計数する場合（図１６（ｂ）参照））の乱数の総数を示す。
【００１３】
このため、第１発明の演算回路によれば、正規分布における第１入力値から＋∞までの累積確率（生成乱数値が第１入力値より大きい回数を計数する場合）、または−∞から第１入力値までの累積確率（生成乱数値が第１入力値より小さい回数を計数する場合）を算出することができる。
【００１４】
尚、従来の正規分布の累積確率を算出する回路としては、第１入力値と、この第１入力値における−∞から第１入力値までの累積確率値とを対応付けて、ＲＯＭなどの記憶領域に格納し、入力した第１入力値に応じて、この第１入力値に対応した累積確率値を記憶領域から読み出すものが考えられる。この場合、第１入力値と累積確率値の精度をそれぞれ８ビットとすると、記憶領域は６５５３６ビットの記憶容量を必要とするため、回路規模が大きくなる。
【００１５】
一方、第１発明の演算回路では、正規分布に従う乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで正規分布の累積確率を算出するための回路を構成することができる。つまり、正規分布の累積確率を算出する回路を少ない回路数で構成することができる。このため、従来の正規分布の累積確率を算出する回路よりも回路規模を小さくすることができる。
【００１６】
ところで、中心極限定理により、分布が有限な乱数を多数加えると正規分布に近づくことが知られている。例えば、−Ｘｍ（Ｘｍは正の整数）からＸｍまでの値をとる一様分布Ｕ（−Ｘｍ，Ｘｍ）をｎ個（ｎは正の整数）加えた値の分布は、期待値＝０，分散＝ｎ・（Ｘｍ）2／３の正規分布となる。
【００１７】
そこで、正規分布に従う正規分布乱数を生成するために、正規乱数生成回路は、予め設定された第１所定数値範囲内で一様乱数を連続して生成する回路である複数の第１一様乱数生成回路と、複数の第１一様乱数生成回路のそれぞれで生成された乱数の値の総和をとる加算回路とから構成されるようにするとよい。
【００１８】
ところで、周知のベルヌーイ試行（即ち、成功または失敗の２種類の結果しか持たない試行）において、ｎ回目（ｎ＝１，２，３，…）の試行で初めて成功する確率Ｐ（Ｘ＝ｎ）は、１回のベルヌーイ試行が成功となる確率（成功確率）をｐ、１回のベルヌーイ試行が失敗となる確率をｑ＝（１−ｐ）として、下式（１）で表され、幾何分布と呼ばれる。
【００１９】
Ｐ（Ｘ＝ｎ）＝ ｐ・ｑn-1 ・・・・（１）
また幾何分布をなす確率変数Ｘの期待値Ｅ（Ｘ）は、下式（２）で表される。
Ｅ（Ｘ）＝ １／ｐ ・・・・（２）
即ち、成功確率ｐのベルヌーイ試行を行い、初めて成功するまでの回数の期待値をとると、１／ｐ（つまり、ｐの逆数）を求めることができる。
【００２０】
例えば、成功確率ｐが１／２のベルヌーイ試行を行うと、１回目で初めて成功となる確率Ｐ（Ｘ＝１）は１／２、２回目で初めて成功となる確率Ｐ（Ｘ＝２）は１／４、３回目で初めて成功となる確率Ｐ（Ｘ＝３）は１／８、・・・となり、平均するとＥ（Ｘ）＝ １／（１／２）＝２回目で初めて成功となる。
【００２１】
そこで第２発明の演算回路では、第２一様乱数生成回路は、予め設定された第２所定数値範囲内で一様乱数を連続して生成する。そして第２計数回路は、入力された第２入力値と、第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、第２入力値が第２生成一様乱数値より大きくなるまでの間に、第２一様乱数生成回路で乱数が生成された回数を計数する。
【００２２】
即ち第２一様乱数生成回路では一様に乱数を生成するため、第２入力値が第２生成一様乱数値より大きくなる確率（以降、第２入力大確率と称す）は、第２入力値に比例する。そして第２計数回路では、第２入力大確率を成功確率ｐとしたベルヌーイ試行を行い、初めて成功するまでの回数を計数することと同様の演算を行う。従って、第２入力値が第２生成一様乱数値より大きくなるまでの間に第２一様乱数生成回路で乱数が生成された回数（以降、最終第２計数値と称す）は、第２入力大確率の逆数に相当する。つまり、第２入力大確率は第２入力値に比例するため、第２計数回路における計数値に基づいて、第２入力値の逆数を求めることができる。
【００２３】
尚、従来の逆数演算回路は、除算回路を用いて実現される。この除算回路は、複数のレジスタ，減算回路及び比較回路で構成されるため、回路規模が大きくなる（例えば、川又晃著，「ディジタル回路」，日刊工業新聞社，ｐ１２９−１３３参照、または、特開平５−７３２７１号公報参照）。
【００２４】
一方、第２発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算するための回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。
【００２５】
尚、第２計数回路における最終第２計数値は、初めて成功するまでの回数を１回のみ計数したものである。このため、最終第２計数値を繰り返し求めてこの分布をとると、第２入力大確率の逆数を中心にばらついたものとなる。つまり最終第２計数値は、第２入力大確率の逆数を正確に反映したものとはなっていない。
【００２６】
従って、第２入力大確率の逆数を精度よく求めるには、最終第２計数値の平均値を求める必要がある。
そして最終第２計数値の平均値を求めるには、最終第２計数値を繰り返し求めて、この平均値を算出する方法が容易に考えられる。
【００２７】
或いは、第２入力値が第２生成一様乱数値より大きくなる回数が予め設定された所定判定値に達するまでの間に、第２一様乱数生成回路で乱数が生成された回数（以降、第２乱数生成回数と称す）を計数するようにしてもよい。
【００２８】
例えば、成功確率が１／４のベルヌーイ試行を行うと、前回成功してから次に成功するまでのベルヌーイ試行回数は１，２，・・・４，５，・・・回とばらつく。しかし、５００回成功するまでに行われたベルヌーイ試行回数を計数すると、初めて成功するまでの回数の期待値は４回であるため（式（２）参照）、２０００回近傍の値になる。また、成功確率が１／３では１５００回、成功確率が１／２では１０００回となる。即ち、最終第２計数値がばらついていても、所定判定値を十分大きくすると、最終第２計数値の平均値に応じた値に第２乱数生成回数は収束する。このため、第２乱数生成回数に基づいて、第２入力大確率の逆数を精度よく求めることができる。
【００２９】
そこで第３発明の演算回路では、第２一様乱数生成回路は、予め設定された第２所定数値範囲内で一様乱数を連続して生成する。そして第３計数回路は、入力された第３入力値と、第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、第３入力値が第２生成一様乱数値より大きい回数を計数する。更に第４計数回路は、第３計数回路で計数された計数値が予め設定された所定判定値に達するまでの間に、第２一様乱数生成回路で乱数が生成された回数を計数する。
【００３０】
即ち、第４計数回路で計数された計数値は、上記の第２乱数生成回数に相当する。このため第３発明の演算回路によれば、第４計数回路における計数値に基づいて、第２発明の演算回路よりも精度よく逆数演算を行うことができる。
【００３１】
ところで、確率を統合する場合には、ベイズ（Ｂａｙｅｓ）の定理がよく用いられている。このベイズ（Ｂａｙｅｓ）の定理は、特徴量がｘの時に認識結果がｗｋとなる「確からしさ」をＰ（ｗｋ｜ｘ）、認識結果がｗｋとした時に特徴量がｘとなる確率をＰ（ｘ｜ｗｋ）、認識結果ｗｋが現れる確率をＰ（ｗｋ）、特徴量ｘが現れる確率をＰ（ｘ）として、下式（３），（４）で表される
【００３２】
【数１】
【００３３】
即ち、ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行うためには、逆数演算を行う必要がある。
そこで、ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行う第４発明の演算回路では、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００３４】
このように構成された第４発明の演算回路によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
またベイズ（Ｂａｙｅｓ）の定理を用いた演算を行うためには、乗算を行う必要がある。
【００３５】
そこで第４発明の演算回路では、予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、第３生成一様乱数値が第５入力値より大きい回数または小さい回数を計数することにより、第４入力値に第５入力値を乗算した値に相当する値を算出するように構成された乗算回路を備えるようにするとよい。
【００３６】
このように構成された第４発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。つまり、乗算するための回路を少ない回路数で構成することができる。このため、第４発明の演算回路の回路規模を更に小さくすることができる。
【００３７】
また第５発明の演算回路では、第１パルス列生成回路は、０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率でランダムに論理１となる第１パルス列を生成する。また第２パルス列生成回路は、０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率でランダムに論理１となる第２パルス列を生成する。そして第１論理和回路は、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列とに基づいて、第１パルス列の半分の比率でランダムに論理１となるパルス列と、第２パルス列の半分の比率でランダムに論理１となるパルス列との論理和をとった第３パルス列を生成する。
【００３８】
即ち、論理和演算を行う２入力の論理和回路に、確率Ｐ（ｘ１）で論理１となる入力パルス列と、確率Ｐ（ｘ２）で論理１となる入力パルス列とが入力した場合の、この論理和回路から出力される出力パルス列における論理１となる確率ｐは、下式（４）で表される。
【００３９】
ｐ＝Ｐ（ｘ１）＋Ｐ（ｘ２）−Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（４）
従って、第１パルス列の半分の比率で論理１となるパルス列において論理１となる確率を「Ｐ（ｘ１）／２」、第２パルス列の半分の比率で論理１となるパルス列において論理１となる確率を「Ｐ（ｘ２）／２」とすると、第３パルス列において論理１となる確率ｐ３は、式（４）においてＰ（ｘ１）→「Ｐ（ｘ１）／２」，Ｐ（ｘ２）→「Ｐ（ｘ２）／２」と置き換えることによって、下式（５）で表される。
【００４０】
ｐ３＝（Ｐ（ｘ１）＋Ｐ（ｘ２））／２−Ｐ（ｘ１）・Ｐ（ｘ２）／４ ・・・・（５）
即ち、第３パルス列において論理１となる確率は、誤差「Ｐ（ｘ１）・Ｐ（ｘ２）／４」で、第６入力値と第７入力値とを加算した値を反映した値となる。このため、第３パルス列において論理１となる確率に基づいて、第６入力値と第７入力値との加算値を算出できる。
【００４１】
このように構成された第５発明の演算回路では、入力値に応じた比率でパルス列を生成する回路と、論理和演算を行う回路とを備えることで、入力した２つの入力値の加算値を表す情報を含む信号を出力することができる。つまり、加算するための回路を少ない回路数で構成することができる。即ち第５発明の演算回路によれば、多ビットの２つの入力値を加算して、この加算値を表す情報を含む信号を多ビットで出力する一般的な従来の加算器よりも、回路規模を小さくすることができる。
【００４２】
但し、第３パルス列において論理１となる確率は、誤差「Ｐ（ｘ１）・Ｐ（ｘ２）／４」分だけ第６入力値と第７入力値との加算値を正確に反映していない。
そこで第５発明の演算回路において、第６入力値と第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列とに基づいて、第３パルス列の論理１比率よりも、加算値比率との差が小さい論理１比率となる第４パルス列を生成する第４パルス列生成回路を備えるようにするとよい。
【００４３】
このように構成された演算回路によれば、第３パルス列に基づく場合よりも、精度よく第６入力値と第７入力値との加算値を算出できる。
なお第４パルス列生成回路は、具体的には、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列との論理積をとった第５パルス列を生成する第１論理積回路と、第１論理和回路によって生成された第３パルス列と、第１論理積回路によって生成された第５パルス列との論理和をとったパルス列を第４パルス列として生成する第２論理和回路とから構成されるようにしてもよい。
【００４４】
即ち、第１論理積回路で生成される第５パルス列は、下式（６）で表される確率ｐ５で論理１となる。
ｐ５＝Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（６）
そして、第２論理和回路で生成される第４パルス列は、下式（７）で表される確率ｐ４で論理１となる。
【００４５】
ｐ４＝（Ｐ（ｘ１）＋Ｐ（ｘ２））／２＋｛３−２Ｐ（ｘ１）−２Ｐ（ｘ２）＋Ｐ（ｘ１）・Ｐ（ｘ２）｝／４ ・・・・（７）
尚、第３パルス列の論理１比率に基づいて、第６入力値と第７入力値との加算値を算出するには、予め設定された第１所定計数期間の間に第３パルス列において論理１となった回数を計数する第５計数回路を備えるようにすればよい。また、第４パルス列の論理１比率に基づいて、第６入力値と第７入力値との加算値を算出するには、予め設定された第１所定計数期間の間に第４パルス列において論理１となった回数を計数する第６計数回路を備えるようにすればよい。
【００４６】
即ち、第５計数回路または第６計数回路で計数された計数値に基づいて、第６入力値と第７入力値との加算値を求めることができる。
また第６発明の演算回路では、第６パルス列生成回路は、０から１までの値で入力する第８入力値に応じた比率を第８入力値比率とし、この第８入力値比率で論理１となる第６パルス列を生成する。また第７パルス列生成回路は、０から１までの値で入力する第９入力値に応じた比率を第９入力値比率とし、この第９入力値比率で論理１となる第７パルス列を生成する。そして第２論理積回路は、第６パルス列生成回路によって生成された第６パルス列と、第７パルス列生成回路によって生成された第７パルス列との論理積をとった第８パルス列を生成する。
【００４７】
即ち、論理和演算を行う２入力の論理積回路に、確率Ｐ（ｘ１）で論理１となる入力パルス列と、確率Ｐ（ｘ２）で論理１となる入力パルス列とが入力した場合に、この論理積回路から出力される第８パルス列は、下式（８）で表される確率ｐ８で論理１となる。
【００４８】
ｐ＝Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（８）
従って、第８パルス列において論理１となる確率は、第８入力値と第９入力値とを乗算した値を反映した値となる。このため、第８パルス列において論理１となる確率に基づいて、第８入力値と第９入力値との乗算値を算出できる。
【００４９】
このように構成された第６発明の演算回路では、入力値に応じた比率でパルス列を生成する回路と、論理積演算を行う回路とを備えることで、入力した２つの入力値の乗算値を表す情報を含む信号を出力することができる。つまり、乗算するための回路を少ない回路数で構成することができる。即ち第６発明の演算回路によれば、多ビットの２つの入力値を乗算して、この乗算値を表す情報を含む信号を多ビットで出力する一般的な従来の乗算器よりも、回路規模を小さくすることができる。
【００５０】
尚、第８パルス列の論理１比率に基づいて、第８入力値と第９入力値との乗算値を算出するには、予め設定された第２所定計数期間の間に第８パルス列において論理１となった回数を計数する第７計数回路を備えるようにすればよい。
【００５１】
即ち、第７計数回路で計数された計数値に基づいて、第８入力値と第９入力値との乗算値を求めることができる。
ところで、確率を統合する場合にはＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理がよく用いられている。このＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理は、認識対象を認識するための特徴量１の部分集合をＡ１ｉ，認識対象を認識するための特徴量２の部分集合をＡ２ｊ，特徴量１の部分集合Ａ１ｉが現れる確率をｍ１（Ａ１ｉ），特徴量２の部分集合Ａ２ｊが現れる確率をｍ２（Ａ２ｊ），統合後の確率をｍ（Ａｋ）として、下式（９）で表される。
【００５２】
【数２】
【００５３】
なお式（９）において、「Ａ１ｉ ∩ Ａ２ｊ＝Φ」は、特徴量１から考えると認識対象であると判断できるが特徴量２から考えると認識対象でないと判断できるという矛盾した確率、「Ａ１ｉ ∩ Ａ２ｊ＝Ａｋ」は、特徴量１及び特徴量２の少なくとも一方から考えて認識対象であると判断できる確率を示す。
【００５４】
即ち、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行うためには、加算，逆数演算，乗算を行う必要がある。
そこで、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、第６発明の演算回路で構成されるようにするとよい。
【００５５】
このように構成された第７発明の演算回路によれば、第６発明の演算回路と同様の効果を得ることができる。
またＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００５６】
このように構成された第７発明の演算回路によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
またＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、第３生成一様乱数値が第５入力値より大きい回数または小さい回数を計数することにより、第４入力値に第５入力値を乗算した値に相当する値を算出するように構成されるようにするとよい。
【００５７】
このように構成された第７発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。このため、第７発明の演算回路の回路規模を更に小さくすることができる。
【００５８】
また第８発明の画像認識装置では、特徴量抽出手段は、入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する。また第１分布発生手段は、複数の特徴量それぞれ毎に、この特徴量に対する、第１所定対象物を示す画像である第１所定対象物画像が入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させるとともに、第２分布発生手段は、複数の特徴量それぞれ毎に、この特徴量に対する、第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる。そして第１条件付き確率算出手段は、第１分布発生手段で発生させた第１特徴量分布データと、特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、第１所定対象物画像が入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出するとともに、第２条件付き確率算出手段は、第２分布発生手段で発生させた第２特徴量分布データと、特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、第２所定対象物画像が入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する。更に信頼度算出手段は、ベイズ（Ｂａｙｅｓ）の定理を用いて、第１条件付き確率算出手段により算出された第１条件付き確率と、第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、第１所定対象物画像が入力画像内に含まれる確からしさの度合いを示す信頼度を、複数の特徴量毎に算出する。そして信頼度統合手段は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、複数の特徴量毎に算出された信頼度を統合する。
【００５９】
そこで第８発明の画像認識装置では、第１分布発生手段及び第２分布発生手段の少なくとも一方は、第１発明の正規乱数生成回路で構成され、第１条件付き確率算出手段及び第２条件付き確率算出手段の少なくとも一方は、特徴量抽出手段により抽出された特徴量を第１入力値とした、第１発明の第１計数回路で構成されるようにするとよい。
【００６０】
このように構成された第８発明の画像認識装置によれば、第１発明の演算回路と同様の効果を得ることができる。
また第８発明の画像認識装置では、信頼度算出手段は、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００６１】
このように構成された第８発明の画像認識装置によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
また第８発明の画像認識装置では、信頼度統合手段は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、第６発明の演算回路で構成されるようにするとよい。
【００６２】
このように構成された第８発明の画像認識装置によれば、第６発明の演算回路と同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００６３】
以下に本発明の実施形態について図面をもとに説明する。
図１は、本発明が適用された画像認識システム１の構成を示すブロック図である。
本実施形態の画像認識システム１は車両に搭載されており、図１に示すように、運転者がフロントウィンドウ越しに見ることができる範囲の前景を撮影し、撮影した画像を表す画像データを生成するカメラ３と、カメラ３によって生成された画像データについて画像認識処理を行う画像認識装置２とから構成される。
【００６４】
これらのうち画像認識装置２は、カメラ３から撮影画像を表す画像データを入力して、入力した画像データ（以降、入力画像データとも称す）から、車両を特徴付ける２つの特徴量ｘ１，ｘ２（本実施形態では、例えば、大きさ（後述）と縦横比率（後述））を抽出する特徴量抽出部６と、特徴量抽出部６で抽出した特徴量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定するための判定量（本実施形態では、後述の統合信頼度Ｐｃ（ｗａ））を演算する判定量演算部７と、判定量演算部７で演算された判定量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定する判定部８とから構成される。
【００６５】
これらのうち特徴量抽出部６は、図１３に示すように、カメラ３およびカメラ３’で撮影された画像から、ステレオ撮影の原理により、自車から等距離にあるまとまった画素の集まりを１つの物体領域として抜き出し（以降、物体領域と称す。尚、現段階では、車両候補となる画像）、この画素の総数を特徴量ｘ１（大きさ）とする。また特徴量抽出部６は、抜き出した物体領域を構成する矩形の縦と横の長さの比（つまり、縦長Ｌ１／横長Ｌ２）を算出し、この値を特徴量ｘ２（縦横比率）とする。
【００６６】
次に判定量演算部７は、図２に示すように、特徴量ｘ１を入力して、入力した特徴量ｘ１に基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を出力する第１信頼度演算ブロック１１と、特徴量ｘ２を入力して、入力した特徴量ｘ２に基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を出力する第２信頼度演算ブロック１３と、第１信頼度演算ブロック１１で出力された第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝と、第２信頼度演算ブロック１３で出力された第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝とを入力して、これら入力した各信頼度に基づいて、統合信頼度Ｐｃ（ｗａ）を出力する信頼度統合ブロック１５とから構成される。
【００６７】
尚、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ１），第２非車両信頼度Ｐｆ（ｘ１），第２不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝及び統合信頼度Ｐｃ（ｗａ）については、後で詳述する。
【００６８】
そして第１信頼度演算ブロック１１は、図３に示すように、特徴量ｘ１に基づいて、車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第１車両条件付き確率Ｐ（ｘ１｜ｗａ）を演算する条件付き確率演算回路２１と、特徴量ｘ１に基づいて、車両以外のもの（以降、非車両とも称す）を表す画像が物体領域内に含まれる確からしさの度合いを示す第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）を演算する条件付き確率演算回路２３と、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とに基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を演算する信頼度演算回路２５と、予め設定された値を出力するレジスタ２２，２４とから構成される。
【００６９】
そして条件付き確率演算回路２１において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ１の値が入力されるとともに、入力端子ＩＮ２にはレジスタ２２からの出力値が入力される。更に出力端子ＯＵＴ１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値を出力する。
【００７０】
また条件付き確率演算回路２３において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ１の値が入力されるとともに、入力端子ＩＮ２にはレジスタ２４からの出力値が入力される。更に出力端子ＯＵＴ１から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値を出力する。
【００７１】
また信頼度演算回路２５において、入力端子ＩＮ３には条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力されるとともに、入力端子ＩＮ４には条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４からそれぞれ第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝の値を出力する。
【００７２】
またレジスタ２２においては、車両を表す画像が物体領域内に含まれる確率の特徴量ｘ１に対する分布を正規分布で示した分布の期待値ｗａ１が予め設定されている。同様にレジスタ２４においては、非車両を表す画像が物体領域内に含まれる確率の特徴量ｘ１に対する分布を正規分布で示した分布の期待値ｗｂ１が予め設定されている。
【００７３】
次に第２信頼度演算ブロック１３は、特徴量ｘ２に基づいて、車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第２車両条件付き確率Ｐ（ｘ２｜ｗａ）を演算する条件付き確率演算回路３１と、特徴量ｘ２に基づいて、非車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）を演算する条件付き確率演算回路３３と、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とに基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を演算する信頼度演算回路３５と、予め設定された値を出力するレジスタ３２，３４とから構成される。
【００７４】
そして条件付き確率演算回路３１において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ２の値が入力されるとともに、入力端子ＩＮ２にはレジスタ３２からの出力値が入力される。更に出力端子ＯＵＴ１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値を出力する。
【００７５】
また条件付き確率演算回路３３において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ２の値が入力されるとともに、入力端子ＩＮ２にはレジスタ３４からの出力値が入力される。更に出力端子ＯＵＴ１から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値を出力する。
【００７６】
また信頼度演算回路３５において、入力端子ＩＮ３には条件付き確率演算回路３１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値が入力されるとともに、入力端子ＩＮ４には条件付き確率演算回路３３から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４からそれぞれ第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝の値を出力する。
【００７７】
またレジスタ３２においては、車両を表す画像が物体領域内に含まれる確率の特徴量ｘ２に対する分布を正規分布で示した分布の期待値ｗａ２が予め設定されている。同様にレジスタ３４においては、非車両を表す画像が物体領域内に含まれる確率の特徴量ｘ２に対する分布を正規分布で示した分布の期待値ｗｂ２が予め設定されている。
【００７８】
次に条件付き確率演算回路２１，２３，３１，３３の構成を図４に基づいて説明する。なお図４では、条件付き確率演算回路２１で代表して示している。即ち、条件付き確率演算回路２３，３１，３３は条件付き確率演算回路２１と同様の構成である。
【００７９】
図４に示すように条件付き確率演算回路２１は、予め設定された正規分布に従う乱数（例えば１０ビット［９：０］）を発生させる正規分布乱数発生回路４１と、例えば８ビット［７：０］の入力端子ＩＮ２の下位ビット側に、２ビット［１：０］で０を示す値「００ｂ」（なお、「００ｂ」のｂは２進数を示す記号である）を追加して１０ビット［９：０］とするビット追加部４２と、例えば８ビット［７：０］の入力端子ＩＮ３の下位ビット側に、３ビット［２：０］で０を示す値「０００ｂ」を追加して１１ビット［１０：０］とするビット追加部４３と、正規分布乱数発生回路４１から入力される乱数値（例えば１０ビット［９：０］）と、ビット追加部４２から入力される値（例えば１０ビット［９：０］）を加算して、この加算値（例えば１１ビット［１０：０］）を出力する加算器４４と、加算器４４から入力される値（例えば１１ビット［１０：０］）から、ビット追加部４３から入力される値（例えば１０ビット［９：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器４５と、減算器４５から１の値が入力される毎にインクリメント（１加算）し、この加算値（例えば１３ビット［１２０：０］）を出力するカウンタ４６と、カウンタ４６からの出力（例えば１３ビット［１２：０］）の下位ビット側に、１ビット［０］で０を示す値「０ｂ」を追加して例えば１４ビット［１３：０］とし出力端子ＯＵＴ１に出力するビット追加部４７とから構成される。
【００８０】
これらのうち正規分布乱数発生回路４１は、予め設定された所定数値範囲内（本実施形態では、例えば、−１２８〜＋１２８の整数）で一様乱数（例えば８ビット［７：０］）を連続して生成する一様乱数発生器である複数（本実施形態では４個）の線形シフトレジスタ（以降、ＬＦＳＲ（Linear Feedback Shift Register）と称す）５１と、４個のＬＦＳＲ５１からのそれぞれで生成された乱数の値の総和をとり、この総和値（例えば１０ビット［９：０］）を出力する加算器５３とから構成される。
【００８１】
このように構成された条件付き確率演算回路２１において、正規分布乱数発生回路４１は、４個のＬＦＳＲ５１で一様に生成される乱数の総和を加算器５３で取る。これにより正規分布乱数発生回路４１は、期待値が０の正規分布に従う乱数（１０ビット［９：０］）を加算器４４に出力する（図１４参照）。また入力端子ＩＮ２とビット追加部４２を介して１０ビット［９：０］の値が加算器４４に入力される。このため加算器４４は、入力端子ＩＮ２に入力した値（以降、入力値Ｘｉｎ２とも称す）を期待値とした正規分布に従う乱数（１１ビット［１０：０］）を減算器４５に出力する。
【００８２】
また減算器４５には、入力端子ＩＮ１とビット追加部４３とを介して（１１ビット［１０：０］）の値が入力される。このため減算器４５は、加算器４４から入力された乱数が、入力端子ＩＮ１に入力した値（以降、入力値Ｘｉｎ１とも称す）よりも小さい場合にパルス信号を出力する。
【００８３】
そしてカウンタ４６では、減算器４５から出力されたパルス信号の数を計数する。更にビット追加部４７は、カウンタ４６の計数値を２倍にした値を出力する。
従って条件付き確率演算回路２１は、図１４に示すように、入力値Ｘｉｎ２を期待値とした正規分布において、−∞から入力値Ｘｉｎ１までの累積確率を２倍した値を出力する（図１４中の網掛け部分を参照）。
【００８４】
次に信頼度演算回路２５の構成を図５に基づいて説明する。図５に示すように信頼度演算回路２５は、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とに基づき乗算及び加算を行い、後述の第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）及び第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）を求めるための第１演算係数Ｐ（ｘ１）を演算する乗算・加算回路６１と、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１演算係数Ｐ（ｘ１）とに基づいて乗算と逆数演算を行い、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とを統合して、車両を表す画像が物体領域内に含まれる確率を示す第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）を演算する乗算・逆数演算回路６４と、第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）と第１演算係数Ｐ（ｘ１）とに基づいて乗算と逆数演算を行い、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とを統合して、非車両を表す画像が物体領域内に含まれる確率を示す第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）を演算する乗算・逆数演算回路６５と、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）及び第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）とに基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を算出する信頼度算出回路６６と、予め設定された値を出力するレジスタ６２，６３とから構成される。
【００８５】
そして乗算・加算回路６１において、入力端子ＩＮ５にはレジスタ６２からの出力値が入力され、入力端子ＩＮ６には入力端子ＩＮ３を介して条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力され、入力端子ＩＮ７にはレジスタ６３からの出力値が入力され、入力端子ＩＮ８には入力端子ＩＮ４を介して条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ５から第１演算係数Ｐ（ｘ１）の値を出力する。
【００８６】
また乗算・逆数演算回路６４において、入力端子ＩＮ９にはレジスタ６２からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第１演算係数Ｐ（ｘ１）の値が入力される。更に出力端子ＯＵＴ６から第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）の値を出力する。
【００８７】
また乗算・逆数演算回路６５において、入力端子ＩＮ９にはレジスタ６３からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ４を介して条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第１演算係数Ｐ（ｘ１）の値が入力される。更に出力端子ＯＵＴ６から第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）の値を出力する。
【００８８】
また信頼度算出回路６６において、入力端子ＩＮ１２には乗算・逆数演算回路６４から第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）の値が入力され、入力端子ＩＮ１３には乗算・逆数演算回路６５から第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）の値が入力される。更に出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９からそれぞれ第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を出力する。尚、出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９はそれぞれ、信頼度演算回路２５の出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４に接続されている。
【００８９】
またレジスタ６２においては、車両が出現する確率を示す固定値（以降、車両事前確率Ｐ（ｗａ）と称す）が予め設定されている（本実施形態では、例えばＰ（ｗａ）＝０．２）。同様にレジスタ６３においては、非車両が出現する確率を示す固定値（以降、非車両事前確率Ｐ（ｗｂ）と称す）が予め設定されている（本実施形態では、例えばＰ（ｗｂ）＝１−Ｐ（ｗａ）＝０．８）。
【００９０】
次に信頼度演算回路３５の構成を図６に基づいて説明する。図６に示すように信頼度演算回路３５は、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とに基づき乗算及び加算を行い、後述の第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）及び第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）を求めるための第２演算係数Ｐ（ｘ２）を演算する乗算・加算回路７１と、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２演算係数Ｐ（ｘ２）とに基づいて乗算と逆数演算を行い、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とを統合して、車両を表す画像が物体領域内に含まれる確率を示す第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）を演算する乗算・逆数演算回路７４と、第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）と第２演算係数Ｐ（ｘ２）とに基づいて乗算と逆数演算を行い、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とを統合して、非車両を表す画像が物体領域内に含まれる確率を示す第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）を演算する乗算・逆数演算回路７５と、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）及び第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）とに基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を算出する信頼度算出回路７６と、予め設定された値を出力するレジスタ７２，７３とから構成される。
【００９１】
そして乗算・加算回路７１において、入力端子ＩＮ５にはレジスタ７２からの出力値が入力され、入力端子ＩＮ６には入力端子ＩＮ３を介して条件付き確率演算回路３１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値が入力され、入力端子ＩＮ７にはレジスタ７３からの出力値が入力され、入力端子ＩＮ８には入力端子ＩＮ４を介して条件付き確率演算回路３３から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ５から第２演算係数Ｐ（ｘ２）の値を出力する。
【００９２】
また乗算・逆数演算回路７４において、入力端子ＩＮ９にはレジスタ７２からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路３１から第３車両条件付き確率Ｐ（ｘ３｜ｗａ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第２演算係数Ｐ（ｘ２）の値が入力される。更に出力端子ＯＵＴ６から第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）の値を出力する。
【００９３】
また乗算・逆数演算回路７５において、入力端子ＩＮ９にはレジスタ７３からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路３３から第３非車両条件付き確率Ｐ（ｘ３｜ｗｂ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路７１から第２演算係数Ｐ（ｘ２）の値が入力される。更に出力端子ＯＵＴ６から第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）の値を出力する。
【００９４】
また信頼度算出回路７６において、入力端子ＩＮ１２には乗算・逆数演算回路７４から第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）の値が入力され、入力端子ＩＮ１３には乗算・逆数演算回路７５から第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）の値が入力される。更に出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９からそれぞれ第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を出力する。尚、出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９はそれぞれ、信頼度演算回路３５の出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４に接続されている。
【００９５】
またレジスタ７２においては、車両事前確率Ｐ（ｗａ）が予め設定されている（本実施形態では、例えばＰ（ｗａ）＝０．２）。同様にレジスタ７３においては、非車両事前確率Ｐ（ｗｂ）が予め設定されている（本実施形態では、例えばＰ（ｗｂ）＝０．８）。
【００９６】
次に乗算・加算回路６１，７１の構成を図７（ａ）に基づいて説明する。なお図７（ａ）では、乗算・加算回路６１で代表して示している。即ち、乗算・加算回路７１は乗算・加算回路６１と同様の構成である。
【００９７】
図７（ａ）に示すように乗算・加算回路６１は、入力端子ＩＮ１４から入力した入力値と、入力端子ＩＮ１５から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１０から出力する第１乗算回路８１，８２と、第１乗算回路８１と第１乗算回路８２とから入力される値を加算して、この加算値を出力する加算器８３とから構成される。
【００９８】
尚、第１乗算回路８１の入力端子ＩＮ１４，入力端子ＩＮ１５はそれぞれ、乗算・加算回路６１の入力端子ＩＮ５，入力端子ＩＮ６に接続され、第１乗算回路８２の入力端子ＩＮ１４，入力端子ＩＮ１５はそれぞれ、乗算・加算回路６１の入力端子ＩＮ７，入力端子ＩＮ８に接続される。また加算器８３の出力は、乗算・加算回路６１の出力端子ＯＵＴ５から出力される。
【００９９】
次に第１乗算回路８１，８２の構成を図７（ｂ）に基づいて説明する。なお図７（ｂ）では、第１乗算回路８１で代表して示している。即ち、第１乗算回路８２は第１乗算回路８１と同様の構成である。
【０１００】
図７（ｂ）に示すように第１乗算回路８１は、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器９１と、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）９２と、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、０→１→２→…→２５５→０→１→…とインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力する基準カウンタ９３と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器９４と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ９５とから構成される。
【０１０１】
そして減算器９１において、入力端子Ｌには入力端子ＩＮ１４が接続され、入力端子ＲにはＬＦＳＲ９２からの出力値が入力される。
また比較器９４において、入力端子Ａには入力端子ＩＮ１５が接続され、入力端子Ｂには基準カウンタ９３からの出力値が入力される。
【０１０２】
またカウンタ９５において、入力端子Ｄ１には減算器９１からの出力値が入力され、入力端子ＥＮには比較器９４からのパルス信号が入力される。更にカウンタ９５の出力は、第１乗算回路８１の出力端子ＯＵＴ１０から出力される。
【０１０３】
このように構成された第１乗算回路８１において、減算器９１には、入力端子ＩＮ１４から８ビット［７：０］の値が入力されるとともに、ＬＦＳＲ９２から一様乱数（８ビット［７：０］）が入力される。このため減算器９１は、ＬＦＳＲ９２から入力された乱数が、入力端子ＩＮ１４に入力した値（以降、入力値Ｘｉｎ１４とも称す）よりも小さい場合にパルス信号を出力する。即ち減算器９１は、入力値Ｘｉｎ１４が大きくなるほど多くパルス信号を出力する。つまり、減算器９１のパルス出力回数は入力値Ｘｉｎ１４に比例する。
【０１０４】
また比較器９４には、入力端子ＩＮ１５から８ビット［７：０］の値が入力されるとともに、基準カウンタ９３から外部クロック信号が入力される毎にインクリメントされる値（８ビット［７：０］）が入力される。このため比較器９４は、入力端子ＩＮ１５に入力した値（以降、入力値Ｘｉｎ１５とも称す）と基準カウンタ９３からの入力値が等しくなった場合にパルス信号を出力する。即ち比較器９４は、入力値Ｘｉｎ１５が大きくなるほど、パルス信号を継続して出力していない期間（以降、パルス未出力継続期間と称す）が長くなる。つまり、パルス未出力継続期間は入力値Ｘｉｎ１５に比例する。
【０１０５】
そしてカウンタ９５は、比較器９４からのパルス信号が入力されるまでの間に、減算器９１から出力されたパルス信号の数を計数する。
従って、比較器９４からのパルス信号が入力した時点でのカウンタ９５の計数値は、入力値Ｘｉｎ１４に入力値Ｘｉｎ１５を乗算した値に相当する。
【０１０６】
次に乗算・逆数演算回路６４，６５，７４，７５の構成を図８に基づいて説明する。なお図８では、乗算・逆数演算回路６４で代表して示している。即ち、乗算・逆数演算回路６５，７４，７５は乗算・逆数演算回路６４と同様の構成である。
【０１０７】
図８に示すように乗算・逆数演算回路６４は、入力端子ＩＮ１４から入力した入力値と、入力端子ＩＮ１５から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１０から出力する第１乗算回路１０１，１０２と、入力端子ＩＮ１６から入力した入力値の逆数を演算し、この演算値を出力端子ＯＵＴ１１から出力する第１逆数演算回路１０３とから構成される。
【０１０８】
そして第１乗算回路１０１において、入力端子ＩＮ１４，ＩＮ１５にはそれぞれ乗算・逆数演算回路６４の入力端子ＩＮ９，ＩＮ１０が接続される。
また第１乗算回路１０２において、入力端子ＩＮ１４には第１乗算回路１０１の出力端子ＯＵＴ１０が接続され、入力端子ＩＮ１５には第１逆数演算回路１０３の出力端子ＯＵＴ１１が接続される。更に第１乗算回路１０２の出力端子ＯＵＴ１０には乗算・逆数演算回路６４の出力端子ＯＵＴ６が接続される。
【０１０９】
また第１逆数演算回路１０３において、入力端子ＩＮ１６には乗算・逆数演算回路６４の入力端子ＩＮ１１が接続される。
これらのうち第１乗算回路１０１，１０２は、第１乗算回路８１，８２と同様の構成である。
【０１１０】
また第１逆数演算回路１０３は、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）１１１と、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器１１２と、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するカウンタ１１３と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１１４と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１１５とから構成される。
【０１１１】
そして減算器１１２において、入力端子Ｌには入力端子ＩＮ１６が接続され、入力端子ＲにはＬＦＳＲ１１１からの出力値が入力される。
またカウンタ１１３において、入力端子Ｄ２には減算器１１２からの出力値が入力される。
【０１１２】
また比較器１１４において、入力端子Ａにはカウンタ１１３からの出力値が入力され、入力端子Ｂには、１０進数で２５５を示す値「１１１１＿１１１１ｂ」（８ビット［７：０］、ｂは２進数を示す記号である）が入力される。
【０１１３】
またカウンタ１１５において、入力端子Ｄ１には外部クロック信号（ＣＬＫ）が入力され、入力端子ＥＮには比較器１１４からのパルス信号が入力される。更にカウンタ１１５の出力は、第１逆数演算回路１０３の出力端子ＯＵＴ１１から出力される。
【０１１４】
このように構成された第１逆数演算回路１０３において、減算器１１２には、入力端子ＩＮ１６から８ビット［７：０］の値が入力されるとともに、外部クロック信号（ＣＬＫ）がＬＦＳＲ１１１に入力される毎にＬＦＳＲ１１１から一様乱数（８ビット［７：０］）が入力される。このため減算器１１２は、ＬＦＳＲ１１１から入力された乱数が、入力端子ＩＮ１６に入力した値（以降、入力値Ｘｉｎ１６とも称す）よりも小さい場合にパルス信号を出力する。即ち減算器１１２は、入力値Ｘｉｎ１６が大きくなるほど多くパルス信号を出力する。つまり、減算器１１２のパルス出力回数は入力値Ｘｉｎ１６に比例する。そしてカウンタ１１３は、減算器１１２から出力されたパルス信号の数を計数して、この計数値を比較器１１４に出力する。
【０１１５】
そして比較器１１４には１０進数で２５５を示す値が入力される。このため比較器１１４は、カウンタ１１３の計数値が２５５に等しくなるとパルス信号を出力する。
そして、カウンタ１１５は、比較器１１４からのパルス信号が入力されるまでの間に、カウンタ１１５に入力した外部クロック信号（ＣＬＫ）の数を計数する。
【０１１６】
即ちカウンタ１１５は、入力値Ｘｉｎ１６が一様乱数より大きくなる回数が２５５回に達するまでの間に、ＬＦＳＲ１１１で乱数が生成された回数を計数する。
従って第１逆数演算回路１０３では、入力値Ｘｉｎ１６に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数の平均値をとることと同様の演算を行っている。このため、比較器１１４からのパルス信号が入力した時点でのカウンタ１１５の計数値は、入力値Ｘｉｎ１６の逆数に相当する。
【０１１７】
次に信頼度算出回路６６の構成を図９に基づいて説明する。
図９に示すように信頼度算出回路６６は、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路１２１，１２２と、論理否定演算を行う反転ゲート１２３，１２４，１２９と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１２５，１２６，１２７，１２８と、入力端子ＩＮ２０から入力したパルス信号について論理１になる比率（以降、論理１比率と称す）の逆数を演算し、この演算値を出力端子ＯＵＴ１４から出力する第２逆数演算回路１３０と、入力端子ＩＮ１８から入力したパルス信号の論理１比率と、入力端子ＩＮ１９から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１３から出力する第２乗算回路１３１，１３２，１３３とから構成される。
【０１１８】
そしてパルス変換回路１２１において、入力端子ＩＮ１７には入力端子ＩＮ１２が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１２７とＡＮＤゲート１２８の入力端子Ｃが接続されるとともに、反転ゲート１２３の入力端子が接続される。
【０１１９】
またパルス変換回路１２２において、入力端子ＩＮ１７には入力端子ＩＮ１３が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１２５とＡＮＤゲート１２８の入力端子Ｄが接続されるとともに、反転ゲート１２４の入力端子が接続される。
【０１２０】
また反転ゲート１２３の出力端子には、ＡＮＤゲート１２５の入力端子Ｃが接続され、反転ゲート１２４の出力端子には、ＡＮＤゲート１２７の入力端子Ｄが接続される。
またＡＮＤゲート１２５，１２６，１２７の出力端子にはそれぞれ、第２乗算回路１３１，１３２，１３３の入力端子ＩＮ１８が接続される。
【０１２１】
またＡＮＤゲート１２８の出力端子には、反転ゲート１２９の入力端子が接続される。
また反転ゲート１２９の出力端子には、第２逆数演算回路１３０の入力端子ＩＮ２０が接続される。
【０１２２】
また第２逆数演算回路１３０の出力端子ＯＵＴ１４には、第２乗算回路１３１，１３２，１３３の入力端子ＩＮ１９が接続される。
また第２乗算回路１３１，１３２，１３３の出力端子ＯＵＴ１３にはそれぞれ、信頼度算出回路６６の出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ８が接続される。
【０１２３】
これらのうち、まずパルス変換回路１２１，１２２の構成を図１０（ａ）に基づいて説明する。なお図１０（ａ）では、パルス変換回路１２１で代表して示している。即ち、パルス変換回路１２２はパルス変換回路１２１と同様の構成である。
【０１２４】
図１０（ａ）に示すようにパルス変換回路１２１は、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）１４１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、入力端子Ａの入力値が入力端子Ｂの入力値より小さい場合にパルス信号を出力する比較器１４２とから構成される。
【０１２５】
そして比較器１４２において、入力端子ＡにはＬＦＳＲ１４１からの出力値が入力され、入力端子Ｂには入力端子ＩＮ１７が接続される。更に比較器１４２の出力は、出力端子ＯＵＴ１２から出力される。
【０１２６】
このように構成されたパルス変換回路１２１において、比較器１４２には、ＬＦＳＲ１４１から一様乱数（８ビット［７：０］）が入力されるとともに、入力端子ＩＮ１７から８ビット［７：０］の値が入力される。このため比較器１４２は、ＬＦＳＲ１４１から入力された乱数が、入力端子ＩＮ１７に入力した値（以降、入力値Ｘｉｎ１７とも称す）よりも小さい場合にパルス信号を出力する。即ち比較器１４２は、入力値Ｘｉｎ１７が大きくなるほど多くパルス信号を出力する。つまり比較器１４２は、入力値Ｘｉｎ１７に比例した確率（以降、パルス出力回数比率とも称す）で、パルス信号を出力する。
【０１２７】
次に第２乗算回路１３１，１３２，１３３の構成を図１０（ｂ）に基づいて説明する。なお図１０（ｂ）では、第２乗算回路１３１で代表して示している。即ち、第２乗算回路１３２，１３３は第２乗算回路１３１と同様の構成である。
【０１２８】
図１０（ｂ）に示すように第２乗算回路１３１は、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、０→１→２→…→２５５→０→１→…とインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力する基準カウンタ１５１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１５２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１５３とから構成される。
【０１２９】
そして比較器１５２において、入力端子Ａには入力端子ＩＮ１９が接続され、入力端子Ｂには基準カウンタ１５１からの出力値が入力される。
またカウンタ１５３において、入力端子Ｄ１には入力端子ＩＮ１８が接続され、入力端子ＥＮには比較器１５２からのパルス信号が入力される。更にカウンタ１５３の出力は、出力端子ＯＵＴ１３から出力される。
【０１３０】
このように構成された第２乗算回路１３１において、比較器１５２には、入力端子ＩＮ１９から８ビット［７：０］の値が入力されるとともに、基準カウンタ１５１から外部クロック信号が入力される毎にインクリメントされる値（８ビット［７：０］）が入力される。このため比較器１５２は、入力端子ＩＮ１９に入力した値（以降、入力値Ｘｉｎ１９とも称す）と基準カウンタ１５１からの入力値が等しくなった場合にパルス信号を出力する。即ち比較器１５２は、入力値Ｘｉｎ１９が大きくなるほど、パルス未出力継続期間が長くなる。つまり、パルス未出力継続期間は入力値Ｘｉｎ１９に比例する。
【０１３１】
そしてカウンタ１５３は、比較器１５２からのパルス信号が入力されるまでの間に、入力端子ＩＮ１８から入力されるパルス信号の数を計数する。
従って、比較器１５２からのパルス信号が入力した時点でのカウンタ１５３の計数値は、入力端子ＩＮ１８から入力されるパルス信号のパルス出力回数比率に入力値Ｘｉｎ１９を乗算した値に相当する。
【０１３２】
次に第２逆数演算回路１３０の構成を図１０（ｃ）に基づいて説明する。
図１０（ｃ）に示すように第２逆数演算回路１３０は、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するカウンタ１６１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１６２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１６３とから構成される。
【０１３３】
そしてカウンタ１６１において、入力端子Ｄ２には入力端子ＩＮ１８が接続される。
また比較器１６２において、入力端子Ａにはカウンタ１６１からの出力値が入力され、入力端子Ｂには、１０進数で２５５を示す値「１１１１＿１１１１ｂ」（８ビット［７：０］、ｂは２進数を示す記号である）が入力される。
【０１３４】
またカウンタ１６３において、入力端子Ｄ１には外部クロック信号（ＣＬＫ）が入力され、入力端子ＥＮには比較器１６２からのパルス信号が入力される。更にカウンタ１６３の出力は、出力端子ＯＵＴ１４から出力される。
【０１３５】
このように構成された第２逆数演算回路１３０において、カウンタ１６１は、入力端子ＩＮ２０から入力されるパルス信号の数を計数して、この計数値を比較器１６２に出力する。
【０１３６】
そして比較器１６２には１０進数で２５５を示す値が入力される。このため比較器１６２は、カウンタ１６１の計数値が２５５に等しくなるとパルス信号を出力する。
そしてカウンタ１６３は、比較器１６２からのパルス信号が入力されるまでの間に、カウンタ１１５に入力した外部クロック信号（ＣＬＫ）の数を計数する。
【０１３７】
従って第２逆数演算回路１３０では、入力端子ＩＮ２０から入力されるパルス信号のパルス出力回数比率に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数の平均値をとることと同様の演算を行っている。このため、比較器１６２からのパルス信号が入力した時点でのカウンタ１６３の計数値は、入力端子ＩＮ２０から入力されるパルス信号のパルス出力回数比率の逆数に相当する。
【０１３８】
次に信頼度統合ブロック１５の構成を図１１に基づいて説明する。
図１１に示すように信頼度統合ブロック１５は、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１７７，１７８，１７９，１８０，１８１と、入力する３つのパルス信号の論理１比率を加算して、この加算値に応じた論理１比率で論理１となるパルス信号を出力する第１加算回路１８２と、入力する２つのパルス信号の論理１比率を加算して、この加算値に応じた論理１比率で論理１となるパルス信号を出力する第２加算回路１８３と、入力端子ＩＮ２１から入力したパルス信号の論理１比率を２倍にして、この値の論理１比率を有するパルス信号を出力端子ＯＵＴ１５から出力する数値変換回路１８４と、論理否定演算を行う反転ゲート１８５と、入力端子ＩＮ２０から入力したパルス信号の論理１比率の逆数を演算し、この演算値を出力端子ＯＵＴ１４から出力する第２逆数演算回路１８６と、入力端子ＩＮ１８から入力したパルス信号の論理１比率と、入力端子ＩＮ１９から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１３から出力する第２乗算回路１８７とから構成される。
【０１３９】
そしてパルス変換回路１７１において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１車両信頼度Ｐｔ（ｘ１）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７７，１７８，１８０の入力端子Ｃが接続される。
【０１４０】
またパルス変換回路１７２において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１非車両信頼度Ｐｆ（ｘ１）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１８１の入力端子Ｄが接続される。
【０１４１】
またパルス変換回路１７３において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７９の入力端子Ｃが接続される。
【０１４２】
またパルス変換回路１７４において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２車両信頼度Ｐｔ（ｘ２）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７７，１７９の入力端子ＤとＡＮＤゲート１８１の入力端子Ｃが接続される。
【０１４３】
またパルス変換回路１７５において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２非車両信頼度Ｐｆ（ｘ２）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１８０の入力端子Ｄが接続される。
【０１４４】
またパルス変換回路１７６において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７８の入力端子Ｄが接続される。
【０１４５】
またＡＮＤゲート１７７，１７８，１７９の出力はそれぞれ、第１加算回路１８２に入力され、ＡＮＤゲート１８０，１８１の出力はそれぞれ、第２加算回路１８３に入力される。
【０１４６】
また数値変換回路１８４において、入力端子ＩＮ２１には第２加算回路１８３の出力が入力される。また出力端子ＯＵＴ１５には、反転ゲート１８５の入力端子が接続される。
また第２逆数演算回路１８６において、入力端子ＩＮ２０には反転ゲート１８５の出力端子が接続される。また出力端子ＯＵＴ１４には、第２乗算回路１８７の入力端子ＩＮ１９が接続される。
【０１４７】
また第２乗算回路１８７において、入力端子ＩＮ１８には第１加算回路１８２の出力が入力される。そして第２乗算回路１８７は、出力端子ＯＵＴ１３から統合信頼度Ｐｃ（ｗａ）の値を出力する。
【０１４８】
これらのうちパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６は、パルス変換回路１２１，１２２と同様の構成である。
また第２逆数演算回路１８６は第２逆数演算回路１３０と、第２乗算回路１８７は第２乗算回路１３１，１３２，１３３と同様の構成である。
【０１４９】
また第１加算回路１８２は、入力する３つのパルス信号それぞれについて、このパルス信号の論理１比率の半分の比率でランダムに論理１となるパルス信号を生成して、生成した３つのパルス信号の論理和をとったパルス信号を出力する論理和部１８２ａと、論理和部１８２ａから出力されたパルス信号の論理１比率を補正する補正部１８２ｂとから構成される。
【０１５０】
これらのうち論理和部１８２ａは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１９１，１９２，１９３と、０．５の比率（つまり５０％）でランダムに論理１となるパルス信号を出力する０．５パルス発生回路１９４と、入力端子Ｇから入力した入力値と、入力端子Ｈから入力した入力値と、入力端子Ｉから入力した入力値との論理和演算を行うＯＲゲート１９５とから構成される。
【０１５１】
そしてＡＮＤゲート１９１において、入力端子ＣにはＡＮＤゲート１７７の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＡＮＤゲート１９２において、入力端子ＣにはＡＮＤゲート１７８の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
【０１５２】
またＡＮＤゲート１９３において、入力端子ＣにはＡＮＤゲート１７９の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＯＲゲート１９５において、入力端子Ｇ，Ｈ，ＩにはそれぞれＡＮＤゲート１９１，１９２，１９３の出力が入力される。そして、ＯＲゲート１９５の出力が論理和部１８２ａの出力として出力される。
【０１５３】
次に補正部１８２ｂは、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート１９６，１９７，１９８，２００と、入力端子Ｊから入力した入力値と、入力端子Ｋから入力した入力値と、入力端子Ｌから入力した入力値との論理積演算を行うＡＮＤゲート１９９とから構成される。
【０１５４】
そしてＯＲゲート１９６において、入力端子ＥにはＡＮＤゲート１７７の出力が入力され、入力端子ＦにはＡＮＤゲート１７８の出力が入力される。
またＯＲゲート１９７において、入力端子ＥにはＡＮＤゲート１７８の出力が入力され、入力端子ＦにはＡＮＤゲート１７９の出力が入力される。
【０１５５】
またＯＲゲート１９８において、入力端子ＥにはＡＮＤゲート１７９の出力が入力され、入力端子ＦにはＡＮＤゲート１７７の出力が入力される。
またＡＮＤゲート１９９において、入力端子Ｊ，Ｋ，ＬにはそれぞれＯＲゲート１９６，１９７，１９８の出力が入力される。
【０１５６】
またＯＲゲート２００において、入力端子Ｅには論理和部１８２ａの出力が入力され、入力端子ＦにはＡＮＤゲート１９９の出力が入力される。そして、ＯＲゲート２００の出力が補正部１８２ｂ（第１加算回路１８２）の出力として出力される。
【０１５７】
次に第２加算回路１８３は、入力する２つのパルス信号それぞれについて、このパルス信号の論理１比率の半分の比率でランダムに論理１となるパルス信号を生成して、生成した２つのパルス信号の論理和をとったパルス信号を出力する論理和部１８３ａと、論理和部１８３ａから出力されたパルス信号の論理１比率を補正する補正部１８３ｂとから構成される。
【０１５８】
これらのうち論理和部１８３ａは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート２０１，２０２と、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート２０３とから構成される。
【０１５９】
そしてＡＮＤゲート２０１において、入力端子ＣにはＡＮＤゲート１８０の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＡＮＤゲート２０２において、入力端子ＣにはＡＮＤゲート１８１の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
【０１６０】
またＯＲゲート２０３において、入力端子Ｅ，ＦにはそれぞれＡＮＤゲート２０１，２０２の出力が入力される。そして、ＯＲゲート２０３の出力が論理和部１８３ａの出力として出力される。
【０１６１】
次に補正部１８３ｂは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート２０４と、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート２０５とから構成される。
【０１６２】
そしてＡＮＤゲート２０４において、入力端子Ｃ，ＤにはそれぞれＡＮＤゲート１８０，１８１の出力が入力される。
またＯＲゲート２０５において、入力端子Ｅには論理和部１８３ａの出力が入力され、入力端子ＦにはＡＮＤゲート２０４の出力が入力される。そして、ＯＲゲート２０５の出力が補正部１８３ｂ（第２加算回路１８３）の出力として出力される。
【０１６３】
次に数値変換回路１８４は、図１２に示すように、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、予め設定された所定リセット時間毎に、この加算値をリセットする（０にする）カウンタ２１１と、カウンタ２１１のリセットされる前の値を保持するとともに、この保持した値（例えば８ビット［７：０］）を出力するレジスタ２１２と、予め設定された所定数値範囲内（本実施形態では、例えば、０〜５１１の整数）で一様乱数（例えば９ビット［８：０］）を生成する一様乱数発生器（ＬＦＳＲ）２１３と、１ビット［０］で０を示す値「０ｂ」を追加して（例えば９ビット［８：０］）として出力するビット追加部２１４と、一方の入力端子Ａに入力される値（例えば９ビット［８：０］）と、他方の入力端子Ｂに入力される値（例えば９ビット［８：０］）とを比較して、入力端子Ａの入力値が入力端子Ｂの入力値より小さい場合にパルス信号を出力する比較器２１５とから構成される。
【０１６４】
そしてカウンタ２１１において、入力端子Ｄ２には入力端子ＩＮ２１が接続される。またレジスタ２１２において、入力端子にはカウンタ２１１の出力が入力される。またビット追加部２１４には、レジスタ２１２の出力が入力される。
【０１６５】
また比較器２１５において、入力端子Ｂにはビット追加部２１４の出力が入力され、入力端子ＡにはＬＦＳＲ２１３の出力が入力される。更に比較器２１５の出力は、数値変換回路１８４の出力端子ＯＵＴ１５から出力される。
【０１６６】
このように構成された数値変換回路１８４において、カウンタ２１１は、入力端子ＩＮ２１から入力されるパルス信号の数を計数して、この計数値をレジスタ２１２に出力する。
【０１６７】
そしてレジスタ２１２は、カウンタ２１１のリセットされる前の値を保持する。即ち、レジスタ２１２は、所定リセット時間内に入力端子ＩＮ２１から入力されるパルス信号の数を保持する。更にビット追加部２１４は、レジスタ２１２に保持された値を２倍にした値を比較器２１５出力する。そして比較器２１５は、ＬＦＳＲ２１３から入力された乱数が、ビット追加部２１４から入力した値よりも小さい場合にパルス信号を出力する。
【０１６８】
即ち数値変換回路１８４は、入力端子ＩＮ２１から入力されるパルス信号のパルス出力回数比率の２倍に相当するパルス出力回数比率でパルス信号を出力する。
このように構成された画像認識装置２では、特徴量ｘ１及び特徴量ｘ２が判定量演算部７に入力すると、まず条件付き確率演算回路２１，２３，３１，３３でそれぞれ第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）を演算する（図３参照）。
【０１６９】
即ち、条件付き確率演算回路２１は、期待値ｗａ１の正規分布において、−∞から特徴量ｘ１までの累積確率を２倍した値を第１車両条件付き確率Ｐ（ｘ１｜ｗａ）として出力する。
【０１７０】
同様に条件付き確率演算回路２３は、期待値ｗｂ１の正規分布において、−∞から特徴量ｘ１までの累積確率を２倍した値を第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）として出力する。
【０１７１】
また条件付き確率演算回路３１は、期待値ｗａ２の正規分布において、−∞から特徴量ｘ２までの累積確率を２倍した値を第１非車両条件付き確率Ｐ（ｘ２｜ｗａ）として出力する。
【０１７２】
また条件付き確率演算回路３３は、期待値ｗｂ２の正規分布において、−∞から特徴量ｘ２までの累積確率を２倍した値を第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）として出力する。
【０１７３】
そして次に、信頼度演算回路２５は、入力した第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）に基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を演算する（図３参照）。
【０１７４】
即ち図５に示すように、信頼度演算回路２５内の乗算・加算回路６１において、入力端子ＩＮ５，ＩＮ６，ＩＮ７，ＩＮ８にそれぞれ、車両事前確率Ｐ（ｗａ），第１車両条件付き確率Ｐ（ｘ１｜ｗａ），非車両事前確率Ｐ（ｗｂ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）が入力されることにより、下式（１０）で表される値を、第１演算係数Ｐ（ｘ１）として出力する。
【０１７５】
Ｐ（ｘ１）＝Ｐ（ｗａ）・Ｐ（ｘ１｜ｗａ）＋Ｐ（ｗｂ）・Ｐ（ｘ１｜ｗｂ） ・・・（１０）
また、信頼度演算回路２５内の乗算・逆数演算回路６４において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、車両事前確率Ｐ（ｗａ），第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１演算係数Ｐ（ｘ１）が入力されることにより、下式（１１）で表される値を第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）として出力する。
【０１７６】
Ｐ（ｗａ｜ｘ１）＝Ｐ（ｗａ）・Ｐ（ｘ１｜ｗａ）／Ｐ（ｘ１） ・・・（１１）
また、信頼度演算回路２５内の乗算・逆数演算回路６５において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、非車両事前確率Ｐ（ｗｂ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ），第１演算係数Ｐ（ｘ１）が入力されることにより、下式（１２）で表される値を第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）として出力する。
【０１７７】
Ｐ（ｗｂ｜ｘ１）＝Ｐ（ｗｂ）・Ｐ（ｘ１｜ｗｂ）／Ｐ（ｘ１） ・・・（１２）
尚、式（１０），（１１），（１２）から明らかなように、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）と第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）は、ベイズ（Ｂａｙｅｓ）の定理（式（３），（４）参照）に基づいて、算出されている。
【０１７８】
また、信頼度演算回路２５内の信頼度算出回路６６において、入力端子ＩＮ１２，ＩＮ１３にそれぞれ、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１），第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）が入力されることにより、下式（１３）で表される値を第１車両信頼度Ｐｔ（ｘ１）、下式（１４）で表される値を第１非車両信頼度Ｐｆ（ｘ１）、下式（１５）で表される値を第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝として出力する。
【０１７９】
Ｐｔ（ｘ１）＝｛１−Ｐ（ｗａ｜ｘ１）｝・Ｐ（ｗｂ｜ｘ１）／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１３）
Ｐｆ（ｘ１）＝｛１−Ｐ（ｗａ｜ｘ１）｝・｛１−Ｐ（ｗｂ｜ｘ１）｝／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１４）
｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝＝Ｐ（ｗａ｜ｘ１）・｛１−Ｐ（ｗｂ｜ｘ１）｝／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１５）
また信頼度演算回路３５は、入力した第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）に基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を演算する（図３参照）。
【０１８０】
即ち図６に示すように、信頼度演算回路３５内の乗算・加算回路７１において、入力端子ＩＮ５，ＩＮ６，ＩＮ７，ＩＮ８にそれぞれ、車両事前確率Ｐ（ｗａ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），非車両事前確率Ｐ（ｗｂ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）が入力されることにより、下式（１６）で表される値を、第２演算係数Ｐ（ｘ２）として出力する。
【０１８１】
Ｐ（ｘ２）＝Ｐ（ｗａ）・Ｐ（ｘ２｜ｗａ）＋Ｐ（ｗｂ）・Ｐ（ｘ２｜ｗｂ） ・・・（１６）
また、信頼度演算回路３５内の乗算・逆数演算回路７４において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、車両事前確率Ｐ（ｗａ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２演算係数Ｐ（ｘ２）が入力されることにより、下式（１７）で表される値を第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）として出力する。
【０１８２】
Ｐ（ｗａ｜ｘ２）＝Ｐ（ｗａ）・Ｐ（ｘ２｜ｗａ）／Ｐ（ｘ２） ・・・（１７）
また、信頼度演算回路３５内の乗算・逆数演算回路７５において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、非車両事前確率Ｐ（ｗｂ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ），第２演算係数Ｐ（ｘ２）が入力されることにより、下式（１８）で表される値を第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）として出力する。
【０１８３】
Ｐ（ｗｂ｜ｘ２）＝Ｐ（ｗｂ）・Ｐ（ｘ２｜ｗｂ）／Ｐ（ｘ２） ・・・（１８）
尚、式（１６），（１７），（１８）から明らかなように、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）と第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）は、ベイズ（Ｂａｙｅｓ）の定理（式（３），（４）参照）に基づいて、算出されている。
【０１８４】
また、信頼度演算回路３５内の信頼度算出回路７６において、入力端子ＩＮ１２，ＩＮ１３にそれぞれ、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２），第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）が入力されることにより、下式（１９）で表される値を第２車両信頼度Ｐｔ（ｘ２）、下式（２０）で表される値を第２非車両信頼度Ｐｆ（ｘ２）、下式（２１）で表される値を第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝として出力する。
【０１８５】
Ｐｔ（ｘ２）＝｛１−Ｐ（ｗａ｜ｘ２）｝・Ｐ（ｗｂ｜ｘ２）／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（１９）
Ｐｆ（ｘ２）＝｛１−Ｐ（ｗａ｜ｘ２）｝・｛１−Ｐ（ｗｂ｜ｘ２）｝／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（２０）
｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝＝Ｐ（ｗａ｜ｘ２）・｛１−Ｐ（ｗｂ｜ｘ２）｝／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（２１）
そして信頼度統合ブロック１５は、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝に基づいて、統合信頼度Ｐｃ（ｗａ）を演算する。
【０１８６】
即ち、まずパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６はそれぞれ、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝の値に応じた比率でパルス信号を出力する。
【０１８７】
するとＡＮＤゲート１７７，１７８，１７９，１８０，１８１はそれぞれ、下式（２２），（２３），（２４），（２５），（２６）で表される論理１比率でパルス信号を出力する。
【０１８８】
尚、ＡＮＤゲート１７７，１７８，１７９，１８０，１８１が出力するパルスの論理１比率をそれぞれ、ＰＡ，ＰＢ，ＰＣ，ＰＤ，ＰＥと表記する。
ＰＡ ＝ Ｐｔ（ｘ１）・Ｐｔ（ｘ２） ・・・（２２）
ＰＢ ＝ Ｐｔ（ｘ１）・｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝ ・・・（２３）
ＰＣ ＝ ｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝・Ｐｔ（ｘ２） ・・・（２４）
ＰＤ ＝ Ｐｔ（ｘ１）・Ｐｆ（ｘ２） ・・・（２５）
ＰＥ ＝ Ｐｔ（ｘ２）・Ｐｆ（ｘ１） ・・・（２６）
そして更にＡＮＤゲート１９１，１９２，１９３と、ＯＲゲート１９６，１９７，１９８と、ＡＮＤゲート２０１，２０２はそれぞれ、下式（２７），（２８），（２９），（３０），（３１），（３２），（３３），（３４）で表される論理１比率でパルス信号を出力する。
【０１８９】
尚、ＡＮＤゲート１９１，１９２，１９３と、ＯＲゲート１９６，１９７，１９８と、ＡＮＤゲート２０１，２０２が出力するパルスの論理１比率をそれぞれ、Ｐ１９１，Ｐ１９２，Ｐ１９３，Ｐ１９６，Ｐ１９７，Ｐ１９８，Ｐ２０１，Ｐ２０２と表記する。
【０１９０】
Ｐ１９１ ＝ ＰＡ／２ ・・・（２７）
Ｐ１９２ ＝ ＰＢ／２ ・・・（２８）
Ｐ１９３ ＝ ＰＣ／２ ・・・（２９）
Ｐ１９６ ＝ ＰＡ＋ＰＢ−ＰＡ・ＰＢ ・・・（３０）
Ｐ１９７ ＝ ＰＢ＋ＰＣ−ＰＢ・ＰＣ ・・・（３１）
Ｐ１９８ ＝ ＰＡ＋ＰＣ−ＰＡ・ＰＣ ・・・（３２）
Ｐ２０１ ＝ ＰＤ／２ ・・・（３３）
Ｐ２０２ ＝ ＰＥ／２ ・・・（３４）
こうして最終的に、第１加算回路１８２と第２加算回路１８３はそれぞれ、下式（３５），（３６）で表される論理１比率でパルス信号を出力する。
【０１９１】
尚、第１加算回路１８２と第２加算回路１８３が出力するパルス信号の論理１比率をそれぞれ、Ｐ１８２，Ｐ１８３と表記する。
【０１９２】
【数３】
【０１９３】
ここで、式（３５），（３６）の第２項目以降は誤差項である。
即ち、第１加算回路１８２は「（ＰＡ＋ＰＢ＋ＰＣ）／２」に相当する値を演算し、第２加算回路１８３は「（ＰＤ＋ＰＥ）／２」に相当する値を演算する。
【０１９４】
そして数値変換回路１８４は、「（ＰＤ＋ＰＥ）／２」に相当する論理１比率を有するパルス信号を入力して、（ＰＤ＋ＰＥ）に相当する論理１比率を有するパルス信号を出力する。
【０１９５】
更に反転ゲート１８５は、数値変換回路１８４からパルス信号を入力して、「１−（ＰＤ＋ＰＥ）」に相当する論理１比率を有するパルス信号を出力する。
また第２逆数演算回路１８６は、反転ゲート１８５からパルス信号を入力して、「１／｛１−（ＰＤ＋ＰＥ）｝」に相当する値を出力する。
【０１９６】
そして第２乗算回路１８７は、第２加算回路１８３と第２逆数演算回路１８６からの出力を入力して、「（ＰＡ＋ＰＢ＋ＰＣ）／｛１−（ＰＤ＋ＰＥ）｝」に相当する値を、統合信頼度Ｐｃ（ｗａ）として出力する。
【０１９７】
尚、この値（つまり、「（ＰＡ＋ＰＢ＋ＰＣ）／｛１−（ＰＤ＋ＰＥ）｝」）から明らかなように、統合信頼度Ｐｃ（ｗａ）は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理（式（９）参照）に基づいて、算出されている。
【０１９８】
以上説明したように、本実施形態の条件付き確率演算回路２１，２３，３１，３３では、正規分布乱数発生回路４１及び加算器４４は、入力値Ｘｉｎ２を期待値とした正規分布に従う正規分布乱数を連続して生成する。そして減算器４５及びカウンタ４６は、入力値Ｘｉｎ１と、正規分布乱数発生回路４１及び加算器４４で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、生成乱数値が入力値Ｘｉｎ１より小さい回数を計数する。
【０１９９】
このため、条件付き確率演算回路２１，２３，３１，３３によれば、−∞から入力値Ｘｉｎ１までの累積確率を算出することができる。
尚、従来の正規分布の累積確率を算出する回路としては、入力値Ｘｉｎ１と、この入力値Ｘｉｎ１における−∞から入力値Ｘｉｎ１までの累積確率値とを対応付けて、ＲＯＭなどの記憶領域に格納し、入力値Ｘｉｎ１に応じて、この入力値Ｘｉｎ１に対応した累積確率値を記憶領域から読み出すものが考えられる。この場合、入力値Ｘｉｎ１と累積確率値の精度をそれぞれ８ビットとすると、記憶領域の記憶容量は６５５３６ビットとなり、回路規模が大きくなる。
【０２００】
一方、条件付き確率演算回路２１，２３，３１，３３では、正規分布に従う乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで正規分布の累積確率を算出するための回路を構成することができる。つまり、正規分布の累積確率を算出する回路を少ない回路数で構成することができる。このため、従来の正規分布の累積確率を算出する回路よりも回路規模を小さくすることができる。
【０２０１】
また本実施形態の第１逆数演算回路１０３では、ＬＦＳＲ１１１は、所定数値範囲内で一様乱数を連続して生成する。そして減算器１１２及びカウンタ１１３は、入力値Ｘｉｎ１６と、ＬＦＳＲ１１１で生成された乱数の値とを比較し、この比較結果に基づいて、入力値Ｘｉｎ１６がＬＦＳＲ１１１で生成された乱数の値より大きい回数を計数する。更に比較器１１４及びカウンタ１１５は、減算器１１２及びカウンタ１１３で計数された計数値が２５５に達するまでの間に、ＬＦＳＲ１１１で乱数が生成された回数を計数する。
【０２０２】
尚、従来の逆数演算回路は、除算回路を用いて実現される。この除算回路は、複数のレジスタ，減算回路及び比較回路で構成されるため、回路規模が大きくなる。一方、第１逆数演算回路１０３では、一様乱数を発生させる回路（ＬＦＳＲ１１１）と、２つの値を比較する回路（減算器１１２と比較器１１４）と、計数する回路（カウンタ１１３，カウンタ１１５）とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算する回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。
【０２０３】
また本実施形態の第１乗算回路８１，８２，１０１，１０２では、ＬＦＳＲ９２において所定数値範囲内で一様乱数を連続して生成する。そして、入力値Ｘｉｎ１５に応じた回数だけ、ＬＦＳＲ９２で生成された乱数によって示される値と、入力値Ｘｉｎ１４とを比較し、この比較結果に基づいて、ＬＦＳＲ９２で生成された乱数によって示される値が入力値Ｘｉｎ１４より小さい回数を計数することにより、入力値Ｘｉｎ１５に入力値Ｘｉｎ１４を乗算した値に相当する値を算出する。
【０２０４】
従って、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。つまり、乗算する回路を少ない回路数で構成することができる。このため、従来の乗算回路よりも回路規模を小さくすることができる。
【０２０５】
また本実施形態のパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３では、パルス変換回路１７５は、０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率で論理１となる第１パルス列を生成する。またパルス変換回路１７６は、０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率で論理１となる第２パルス列を生成する。そして０．５パルス発生回路１９４及び論理和部１８３ａは、パルス変換回路１７５によって生成された第１パルス列と、パルス変換回路１７６によって生成された第２パルス列とに基づいて、第１パルス列の半分の比率で論理１となるパルス列と、第２パルス列の半分の比率で論理１となるパルス列との論理和をとった第３パルス列を生成する。
【０２０６】
このように構成されたパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３では、入力値に応じた比率でパルス列を生成する回路と、論理和演算を行う回路とを備えることで、入力した２つの入力値の加算値を表す情報を含む信号を出力することができる。つまり、加算するための回路を少ない回路数で構成することができる。即ちパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３によれば、多ビットの２つの入力値を加算して、この加算値を表す情報を含む信号を多ビットで出力する一般的な従来の加算器よりも、回路規模を小さくすることができる。
【０２０７】
また補正部１８３ｂは、第６入力値と第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、パルス変換回路１７５によって生成された第１パルス列と、パルス変換回路１７６によって生成された第２パルス列とに基づいて、第３パルス列の論理１比率よりも、加算値比率との差が小さい論理１比率となる第４パルス列を生成する。
【０２０８】
このため、第３パルス列に基づく場合よりも、精度よく第６入力値と第７入力値との加算値を算出できる。
またカウンタ２１１及びレジスタ２１２によれば、所定リセット時間の間に第４パルス列において論理１となった回数を計数することにより、第６入力値と第７入力値との加算値を算出することができる。
【０２０９】
また本実施形態の信頼度演算回路２５，３５では、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第１逆数演算回路１０３で構成される。このため、従来の逆数演算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１０】
また本実施形態の信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、パルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３で構成される。このため、従来の加算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１１】
また信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、第２逆数演算回路１８６で構成される。このため、従来の逆数演算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１２】
また信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、第２乗算回路１８７で構成される。このため、従来の乗算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１３】
以上説明した実施形態において、条件付き確率演算回路２１，２３，３１，３３は第１発明の演算回路、正規分布乱数発生回路４１及び加算器４４は本発明における正規乱数生成回路、減算器４５及びカウンタ４６は本発明における第１計数回路、ＬＦＳＲ５１は本発明における第１一様乱数生成回路、加算器５３は本発明における加算回路、ＬＦＳＲ５１の所定数値範囲は本発明における第１所定数値範囲である。
【０２１４】
また第１逆数演算回路１０３は第３発明の演算回路、ＬＦＳＲ１１１は本発明における第２一様乱数生成回路、減算器１１２及びカウンタ１１３は本発明における第３計数回路、比較器１１４及びカウンタ１１５は本発明における第４計数回路、ＬＦＳＲ１１１の所定数値範囲は本発明における第２所定数値範囲である。
【０２１５】
また信頼度演算回路２５，３５は第４発明の演算回路、第１乗算回路８１，８２，１０１，１０２は本発明における乗算回路、ＬＦＳＲ９２は本発明における第３生成一様乱数値、ＬＦＳＲ９２の所定数値範囲は本発明における第３所定数値範囲である。
【０２１６】
また、パルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３は第５発明の演算回路、パルス変換回路１７５は本発明における第１パルス列生成回路、パルス変換回路１７６は本発明における第２パルス列生成回路、０．５パルス発生回路１９４及び論理和部１８３ａは本発明における第１論理和回路、補正部１８３ｂは本発明における第４パルス列生成回路、ＡＮＤゲート２０４は本発明における第１論理積回路、ＯＲゲート２０５は本発明における第２論理和回路、カウンタ２１１及びレジスタ２１２は本発明における第６計数回路、所定リセット時間は本発明における第１所定計数期間である。
【０２１７】
また信頼度統合ブロック１５は第７発明の演算回路である。
また、特徴量抽出部６は本発明における特徴量抽出手段、条件付き確率演算回路２１，３１の正規分布乱数発生回路４１及び加算器４４は本発明における第１分布発生手段、条件付き確率演算回路２３，３３の正規分布乱数発生回路４１及び加算器４４は本発明における第２分布発生手段、条件付き確率演算回路２１，３１は本発明における第１条件付き確率算出手段、条件付き確率演算回路２３，３３は本発明における第２条件付き確率算出手段、信頼度演算回路２５，３５は本発明における信頼度算出手段、信頼度統合ブロック１５は本発明における信頼度統合手段である。
【０２１８】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、２つの特徴量ｘ１，ｘ２に基づいて、画像認識を行うものを示したが、３つ以上の特徴量を用いてもよい。
【０２１９】
また上記実施形態では、条件付き確率演算回路２１は、一様乱数が入力値Ｘｉｎ１より小さい回数を計数したが、入力値Ｘｉｎ１より大きい回数を計数するようにしてもよい。
また上記実施形態では、第１加算回路１８２が３つの入力値を加算し、第２加算回路１８３が２つの入力値を加算するものを示した。しかし、加算するべき入力値の増加に応じて、４つ以上の入力値を加算するように構成してもよい。
【０２２０】
また上記実施形態では、論理和部１８３ａから出力されたパルス信号の論理１比率を補正する補正部１８３ｂを備えたものを示したが、補正部１８３ｂを省略して、論理和部１８３ａの出力を数値変換回路１８４に入力するようにしてもよい。この場合、カウンタ２１１及びレジスタ２１２は本発明における第５計数回路である。
【０２２１】
また上記実施形態では、逆数演算を行うために第１逆数演算回路１０３を用いたが、第１逆数演算回路１０３の代わりに、以下に示す第３逆数演算回路３００を用いてもよい。
この第３逆数演算回路３００は、図１５（ａ）に示すように、外部クロック信号ＣＬＫを入力し、外部クロック信号ＣＬＫが入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）３０１と、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器３０２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ３０３とから構成される。
【０２２２】
そして減算器３０２において、入力端子Ｌには入力端子ＩＮ３１が接続され、入力端子ＲにはＬＦＳＲ３０１からの出力値が入力される。
またカウンタ３０３において、入力端子Ｄ１には外部クロック信号ＣＬＫが入力され、入力端子ＥＮには減算器３０２からのパルス信号が入力される。更にカウンタ３０３の出力は、出力端子ＯＵＴ３１から出力される。
【０２２３】
このように構成された第３逆数演算回路３００において、減算器３０２には、入力端子ＩＮ３１から８ビット［７：０］の値が入力されるとともに、外部クロック信号ＣＬＫがＬＦＳＲ３０１に入力される毎にＬＦＳＲ３０１から一様乱数（８ビット［７：０］）が入力される。このため減算器３０２は、入力端子ＩＮ３１に入力した値（以降、入力値Ｘｉｎ３１とも称す）がＬＦＳＲ３０１から入力された乱数よりも大きい場合にパルス信号を出力する。即ち、減算器３０２がパルス信号を出力する確率は入力値Ｘｉｎ３１に比例する。
【０２２４】
そしてカウンタ３０３は、減算器３０２からのパルス信号が入力されるまでの間に、カウンタ３０３に入力した外部クロック信号ＣＬＫの数を計数する。
即ちカウンタ３０３は、入力値Ｘｉｎ３１が初めて一様乱数より大きくなるまでの間に、ＬＦＳＲ３０１で乱数が生成された回数を計数する。
【０２２５】
従って第３逆数演算回路３００では、入力値Ｘｉｎ３１に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数を計数することと同様の演算を行っている。このため、減算器３０２からのパルス信号が入力した時点でのカウンタ３０３の計数値は、入力値Ｘｉｎ３１の逆数に相当する。
【０２２６】
このように構成された第３逆数演算回路３００では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算するための回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。また、第１逆数演算回路１０３よりも回路規模を小さくすることができる。
【０２２７】
尚、第３逆数演算回路３００は第２発明の演算回路、ＬＦＳＲ３０１は本発明における第２一様乱数生成回路、減算器３０２及びカウンタ３０３は本発明における第２計数回路、ＬＦＳＲ３０１の所定数値範囲は本発明における第２所定数値範囲である。
【０２２８】
また上記実施形態では、乗算を行うために第１乗算回路１０１を用いたが、第１乗算回路１０１の代わりに、以下に示す第３乗算回路３２０を用いてもよい。
この第３乗算回路３２０は、図１５（ｂ）に示すように、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路３２１，３２２と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート３２３と、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、予め設定された所定リセット時間毎に、この加算値をリセットする（０にする）カウンタ３２４と、カウンタ３２４のリセットされる前の値を保持するとともに、この保持した値を出力するレジスタ３２５とから構成される。
【０２２９】
そしてパルス変換回路３２１において、入力端子ＩＮ１７には第３乗算回路３２０の入力端子ＩＮ３２が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート３２３の入力端子Ｃが接続される。
【０２３０】
またパルス変換回路３２２において、入力端子ＩＮ１７には第３乗算回路３２０の入力端子ＩＮ３３が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート３２３の入力端子Ｄが接続される。
【０２３１】
そしてカウンタ３２４において、入力端子Ｄ２にはＡＮＤゲート３２３の出力が入力される。
またレジスタ３２５において、入力端子にはカウンタ３２４の出力が入力される。更にレジスタ３２５の出力は、第３乗算回路３２０の出力端子ＯＵＴ３２から出力される。
【０２３２】
尚、パルス変換回路３２１，３２２は、パルス変換回路１２１，１２２と同様の構成である。
このように構成された第３乗算回路３２０において、ＡＮＤゲート３２３は、下式（３７）で表される論理１比率でパルス信号を出力する。尚、パルス変換回路３２１，３２２，ＡＮＤゲート３２３が出力するパルスの論理１比率をそれぞれ、Ｐ３２１，Ｐ３２２，Ｐ３２３と表記する。
【０２３３】
Ｐ３２３ ＝ Ｐ３２１・Ｐ３２２ ・・・（３７）
またカウンタ３２４は、ＡＮＤゲート３２３から入力されるパルス信号の数を計数して、この計数値をレジスタ３２５に出力する。そしてレジスタ３２５は、カウンタ３２４のリセットされる前の値を保持する。即ち、カウンタ３２４及びレジスタ３２５は、ＡＮＤゲート３２３が所定リセット時間内にパルス信号を出力する回数を計数することにより、ＡＮＤゲート３２３の論理１比率を算出する。
【０２３４】
従って第３乗算回路３２０は、入力端子ＩＮ３２からの入力値と入力端子ＩＮ３３からの入力値との乗算値に相当する数値を出力端子ＯＵＴ３２から出力する。
このように構成された第３乗算回路３２０では、入力値に応じた比率でパルス列を生成する回路と、論理積演算を行う回路とを備えることで、入力した２つの入力値の乗算値を表す情報を含む信号を出力することができる。即ち第３乗算回路３２０によれば、多ビットの２つの入力値を乗算して、この乗算値を表す情報を含む信号を多ビットで出力する一般的な従来の乗算器よりも、回路規模を小さくすることができる。
【０２３５】
尚、第３乗算回路３２０は第６発明の演算回路、パルス変換回路３２１は本発明における第６パルス列生成回路、パルス変換回路３２２は本発明における第７パルス列生成回路、ＡＮＤゲート３２３は本発明における第２論理積回路、カウンタ３２４及びレジスタ３２５は本発明における第７計数回路、カウンタ３２４の所定リセット時間は本発明における第２所定計数期間である。
【図面の簡単な説明】
【０２３６】
【図１】画像認識システム１の構成を示すブロック図。
【図２】判定量演算部７の構成を示すブロック図。
【図３】第１信頼度演算ブロック１１及び第２信頼度演算ブロック１３の構成を示すブロック図。
【図４】条件付き確率演算回路２１の構成を示すブロック図。
【図５】信頼度演算回路２５の構成を示すブロック図。
【図６】信頼度演算回路３５の構成を示すブロック図。
【図７】乗算・加算回路６１及び第１乗算回路８１の構成を示すブロック図。
【図８】乗算・逆数演算回路６４の構成を示すブロック図。
【図９】信頼度算出回路６６の構成を示すブロック図。
【図１０】パルス変換回路１２１，第２乗算回路１３１及び第２逆数演算回路１３０の構成を示すブロック図。
【図１１】信頼度統合ブロック１５の構成を示すブロック図。
【図１２】数値変換回路１８４の構成を示すブロック図。
【図１３】撮影画像及び物体領域を示す図。
【図１４】条件付き確率演算回路２１の演算結果を説明する図。
【図１５】第３逆数演算回路３００と第３乗算回路３２０の構成を示すブロック図。
【図１６】第１計数回路の計数値を説明する図。
【符号の説明】
【０２３７】
１…画像認識システム、２…画像認識装置、３，３’…カメラ、６…特徴量抽出部、７…判定量演算部、８…判定部、１１…第１信頼度演算ブロック、１３…第２信頼度演算ブロック、１５…信頼度統合ブロック、２１，２３，３１，３３…条件付き確率演算回路、２２，２４，３２，３４…レジスタ、２５，３５…信頼度演算回路、４１…正規分布乱数発生回路、４２，４３，４７…ビット追加部、４４…加算器、４５…減算器、４６…カウンタ、５１…ＬＦＳＲ、５３…加算器、６１…乗算・加算回路、６２，６３…レジスタ、６４，６５…乗算・逆数演算回路、６６…信頼度算出回路、７１…乗算・加算回路、７２，７３…レジスタ、７４，７５…乗算・逆数演算回路、７６…信頼度算出回路、８１，８２…第１乗算回路、８３…加算器、９１…減算器、９２…ＬＦＳＲ、９３…基準カウンタ、９４…比較器、９５…カウンタ、１０１，１０２…第１乗算回路、１０３…第１逆数演算回路、１１１…ＬＦＳＲ、１１２…減算器、１１３…カウンタ、１１４…比較器、１１５…カウンタ、１２１，１２２…パルス変換回路、１２３，１２４…反転ゲート、１２５，１２６，１２７，１２８…ＡＮＤゲート、１２９…反転ゲート、１３０…第２逆数演算回路、１３１，１３２，１３３…第２乗算回路、１４１…ＬＦＳＲ、１４２…比較器、１５１…基準カウンタ、１５２…比較器、１５３…カウンタ、１６１…カウンタ、１６２…比較器、１６３…カウンタ、１７１，１７２，１７３，１７４，１７５，１７６…パルス変換回路、１７７，１７８，１７９，１８０，１８１…ＡＮＤゲート、１８２…第１加算回路、１８２ａ…論理和部、１８２ｂ…補正部、１８３…第２加算回路、１８３ａ…論理和部、１８３ｂ…補正部、１８４…数値変換回路、１８５…反転ゲート、１８６…第２逆数演算回路、１８７…第２乗算回路、１９１，１９２，１９３，１９９，２０１，２０２，２０４…ＡＮＤゲート、１９４…パルス発生回路、１９５，１９６，１９７，１９８，２００，２０３，２０５…ＯＲゲート、２１１…カウンタ、２１２…レジスタ、２１３…ＬＦＳＲ、２１４…ビット追加部、２１５…比較器、３００…第３逆数演算回路、３０１…ＬＦＳＲ、３０２…減算器、３０３…カウンタ、３２０…第３乗算回路、３２１…パルス変換回路、３２２…パルス変換回路、３２３…ＡＮＤゲート、３２４…カウンタ、３２５…レジスタ。
【技術分野】
【０００１】
本発明は、演算回路及びこの演算回路を用いた画像認識装置に関する。
【背景技術】
【０００２】
近年、自動車における安全運転支援やヒューマンインターフェースを実現するために、画像認識が重要となってきている。
このような画像認識において、1つの入力のみに基づいて画像認識処理を行うと、しばしば誤認識が生じる。例えば、画像からの顔認識において、肌色の領域を抽出して顔を認識する方法がある。しかしながら、この認識方法では肌色の物体を全て顔と認識するため、肌色の服や手なども顔と誤認識されることがある。また、光の加減によって影が生じて色が肌色でなくなるために、認識できないことがある。即ち画像認識するための判断基準は、不確実なものである場合が多い。
【０００３】
このため、複数の入力を用いて処理した結果を総合的に判断することが、ロバスト性を向上させるために有効と考えられる。この考えに基づいて、条件の不確実さを確率を用いて処理する方法が用いられている。
【０００４】
例えば、画像から顔の領域を検出するために、肌色情報，背景の情報，動きの情報の３情報のそれぞれを基に、画像に顔が含まれる確率を算出し、これら３つの確率を統合することによって、従来よりもロバストな画像認識を可能にしたものが知られている（例えば、非特許文献１参照。）。また、画像中の人物の性別を認識するために、男女別の顔と髪型の情報のそれぞれを基に、男性（または女性）である確率を算出し、これら２つの確率を統合することによって、従来よりもロバストな画像認識を可能としたものが知られている（例えば、非特許文献２参照。）。
【０００５】
尚、上記非特許文献１，非特許文献２に記載の技術では、確率を統合するための演算として、ベイズ（Ｂａｙｅｓ）の定理、及びＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いており、理論的に裏付けのある画像認識方法となっている。
【０００６】
更に、入力画像内の対象物を検出するために、入力画像内における対象物の存在を支持する程度を示す支持度を正規分布から算出し、算出した複数の支持度をＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いて統合する画像処理装置が知られている（例えば、特許文献１参照。）。
【非特許文献１】浅沼 克紀、外３名，「色情報と領域追跡情報を用いた人物の顔と手の領域の抽出」，電学論Ｃ，平成１１年，１１９巻１１号，ｐ．１３５１−１３５８
【非特許文献２】今泉 聡、外５名，「複数情報の統合による人物の性別・年齢層の推定法」，信学技報，社団法人電子情報通信学会，２００３年１１月
【特許文献１】特開平１１−１５９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで上記特許文献１の画像処理装置では、正規分布を用いた支持度の演算や、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた複数の支持度の統合演算処理が中央演算処理装置（ＣＰＵ）により実行されている。
【０００８】
しかしながら、このような支持度演算や統合演算では、多数の加算，減算，乗算，除算等を行う必要がある。このため、支持度演算や統合演算を高速に行うには、高速な演算性能を有するＣＰＵ、つまり高価なＣＰＵを搭載する必要がある。このため、画像処理装置のコストの増大を招くという問題が生じる。
【０００９】
そこで、画像処理装置において支持度演算や統合演算を行う部分を、回路やメモリを利用した専用の演算回路で構成して複数の演算を同時に実行させることにより、演算時間の低減を図る方法が考えられる。しかしながら、このような専用回路では、回路規模が非常に大きなものとなり、回路コストの増大を招くという問題が生じる。
【００１０】
本発明は、こうした問題に鑑みなされたものであり、回路規模を低減する演算回路及び画像認識装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するためになされた第１発明の演算回路では、正規乱数生成回路は、予め設定された所定値を期待値とした正規分布に従う正規分布乱数を連続して生成する。そして第１計数回路は、入力された第１入力値と、正規乱数生成回路で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、生成乱数値が第１入力値より大きい回数または小さい回数を計数する。
【００１２】
即ち、正規乱数生成回路で生成された乱数値を横軸、生成された乱数の個数を縦軸にとると、図１６に示すような、正規分布となる。そして、第１計数回路の計数値は、第１入力値から＋∞まで（生成乱数値が第１入力値より大きい回数を計数する場合（図１６（ａ）参照））の値を有する乱数の総数、または−∞から第１入力値まで（生成乱数値が第１入力値より小さい回数を計数する場合（図１６（ｂ）参照））の乱数の総数を示す。
【００１３】
このため、第１発明の演算回路によれば、正規分布における第１入力値から＋∞までの累積確率（生成乱数値が第１入力値より大きい回数を計数する場合）、または−∞から第１入力値までの累積確率（生成乱数値が第１入力値より小さい回数を計数する場合）を算出することができる。
【００１４】
尚、従来の正規分布の累積確率を算出する回路としては、第１入力値と、この第１入力値における−∞から第１入力値までの累積確率値とを対応付けて、ＲＯＭなどの記憶領域に格納し、入力した第１入力値に応じて、この第１入力値に対応した累積確率値を記憶領域から読み出すものが考えられる。この場合、第１入力値と累積確率値の精度をそれぞれ８ビットとすると、記憶領域は６５５３６ビットの記憶容量を必要とするため、回路規模が大きくなる。
【００１５】
一方、第１発明の演算回路では、正規分布に従う乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで正規分布の累積確率を算出するための回路を構成することができる。つまり、正規分布の累積確率を算出する回路を少ない回路数で構成することができる。このため、従来の正規分布の累積確率を算出する回路よりも回路規模を小さくすることができる。
【００１６】
ところで、中心極限定理により、分布が有限な乱数を多数加えると正規分布に近づくことが知られている。例えば、−Ｘｍ（Ｘｍは正の整数）からＸｍまでの値をとる一様分布Ｕ（−Ｘｍ，Ｘｍ）をｎ個（ｎは正の整数）加えた値の分布は、期待値＝０，分散＝ｎ・（Ｘｍ）2／３の正規分布となる。
【００１７】
そこで、正規分布に従う正規分布乱数を生成するために、正規乱数生成回路は、予め設定された第１所定数値範囲内で一様乱数を連続して生成する回路である複数の第１一様乱数生成回路と、複数の第１一様乱数生成回路のそれぞれで生成された乱数の値の総和をとる加算回路とから構成されるようにするとよい。
【００１８】
ところで、周知のベルヌーイ試行（即ち、成功または失敗の２種類の結果しか持たない試行）において、ｎ回目（ｎ＝１，２，３，…）の試行で初めて成功する確率Ｐ（Ｘ＝ｎ）は、１回のベルヌーイ試行が成功となる確率（成功確率）をｐ、１回のベルヌーイ試行が失敗となる確率をｑ＝（１−ｐ）として、下式（１）で表され、幾何分布と呼ばれる。
【００１９】
Ｐ（Ｘ＝ｎ）＝ ｐ・ｑn-1 ・・・・（１）
また幾何分布をなす確率変数Ｘの期待値Ｅ（Ｘ）は、下式（２）で表される。
Ｅ（Ｘ）＝ １／ｐ ・・・・（２）
即ち、成功確率ｐのベルヌーイ試行を行い、初めて成功するまでの回数の期待値をとると、１／ｐ（つまり、ｐの逆数）を求めることができる。
【００２０】
例えば、成功確率ｐが１／２のベルヌーイ試行を行うと、１回目で初めて成功となる確率Ｐ（Ｘ＝１）は１／２、２回目で初めて成功となる確率Ｐ（Ｘ＝２）は１／４、３回目で初めて成功となる確率Ｐ（Ｘ＝３）は１／８、・・・となり、平均するとＥ（Ｘ）＝ １／（１／２）＝２回目で初めて成功となる。
【００２１】
そこで第２発明の演算回路では、第２一様乱数生成回路は、予め設定された第２所定数値範囲内で一様乱数を連続して生成する。そして第２計数回路は、入力された第２入力値と、第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、第２入力値が第２生成一様乱数値より大きくなるまでの間に、第２一様乱数生成回路で乱数が生成された回数を計数する。
【００２２】
即ち第２一様乱数生成回路では一様に乱数を生成するため、第２入力値が第２生成一様乱数値より大きくなる確率（以降、第２入力大確率と称す）は、第２入力値に比例する。そして第２計数回路では、第２入力大確率を成功確率ｐとしたベルヌーイ試行を行い、初めて成功するまでの回数を計数することと同様の演算を行う。従って、第２入力値が第２生成一様乱数値より大きくなるまでの間に第２一様乱数生成回路で乱数が生成された回数（以降、最終第２計数値と称す）は、第２入力大確率の逆数に相当する。つまり、第２入力大確率は第２入力値に比例するため、第２計数回路における計数値に基づいて、第２入力値の逆数を求めることができる。
【００２３】
尚、従来の逆数演算回路は、除算回路を用いて実現される。この除算回路は、複数のレジスタ，減算回路及び比較回路で構成されるため、回路規模が大きくなる（例えば、川又晃著，「ディジタル回路」，日刊工業新聞社，ｐ１２９−１３３参照、または、特開平５−７３２７１号公報参照）。
【００２４】
一方、第２発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算するための回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。
【００２５】
尚、第２計数回路における最終第２計数値は、初めて成功するまでの回数を１回のみ計数したものである。このため、最終第２計数値を繰り返し求めてこの分布をとると、第２入力大確率の逆数を中心にばらついたものとなる。つまり最終第２計数値は、第２入力大確率の逆数を正確に反映したものとはなっていない。
【００２６】
従って、第２入力大確率の逆数を精度よく求めるには、最終第２計数値の平均値を求める必要がある。
そして最終第２計数値の平均値を求めるには、最終第２計数値を繰り返し求めて、この平均値を算出する方法が容易に考えられる。
【００２７】
或いは、第２入力値が第２生成一様乱数値より大きくなる回数が予め設定された所定判定値に達するまでの間に、第２一様乱数生成回路で乱数が生成された回数（以降、第２乱数生成回数と称す）を計数するようにしてもよい。
【００２８】
例えば、成功確率が１／４のベルヌーイ試行を行うと、前回成功してから次に成功するまでのベルヌーイ試行回数は１，２，・・・４，５，・・・回とばらつく。しかし、５００回成功するまでに行われたベルヌーイ試行回数を計数すると、初めて成功するまでの回数の期待値は４回であるため（式（２）参照）、２０００回近傍の値になる。また、成功確率が１／３では１５００回、成功確率が１／２では１０００回となる。即ち、最終第２計数値がばらついていても、所定判定値を十分大きくすると、最終第２計数値の平均値に応じた値に第２乱数生成回数は収束する。このため、第２乱数生成回数に基づいて、第２入力大確率の逆数を精度よく求めることができる。
【００２９】
そこで第３発明の演算回路では、第２一様乱数生成回路は、予め設定された第２所定数値範囲内で一様乱数を連続して生成する。そして第３計数回路は、入力された第３入力値と、第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、第３入力値が第２生成一様乱数値より大きい回数を計数する。更に第４計数回路は、第３計数回路で計数された計数値が予め設定された所定判定値に達するまでの間に、第２一様乱数生成回路で乱数が生成された回数を計数する。
【００３０】
即ち、第４計数回路で計数された計数値は、上記の第２乱数生成回数に相当する。このため第３発明の演算回路によれば、第４計数回路における計数値に基づいて、第２発明の演算回路よりも精度よく逆数演算を行うことができる。
【００３１】
ところで、確率を統合する場合には、ベイズ（Ｂａｙｅｓ）の定理がよく用いられている。このベイズ（Ｂａｙｅｓ）の定理は、特徴量がｘの時に認識結果がｗｋとなる「確からしさ」をＰ（ｗｋ｜ｘ）、認識結果がｗｋとした時に特徴量がｘとなる確率をＰ（ｘ｜ｗｋ）、認識結果ｗｋが現れる確率をＰ（ｗｋ）、特徴量ｘが現れる確率をＰ（ｘ）として、下式（３），（４）で表される
【００３２】
【数１】
【００３３】
即ち、ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行うためには、逆数演算を行う必要がある。
そこで、ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行う第４発明の演算回路では、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００３４】
このように構成された第４発明の演算回路によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
またベイズ（Ｂａｙｅｓ）の定理を用いた演算を行うためには、乗算を行う必要がある。
【００３５】
そこで第４発明の演算回路では、予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、第３生成一様乱数値が第５入力値より大きい回数または小さい回数を計数することにより、第４入力値に第５入力値を乗算した値に相当する値を算出するように構成された乗算回路を備えるようにするとよい。
【００３６】
このように構成された第４発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。つまり、乗算するための回路を少ない回路数で構成することができる。このため、第４発明の演算回路の回路規模を更に小さくすることができる。
【００３７】
また第５発明の演算回路では、第１パルス列生成回路は、０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率でランダムに論理１となる第１パルス列を生成する。また第２パルス列生成回路は、０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率でランダムに論理１となる第２パルス列を生成する。そして第１論理和回路は、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列とに基づいて、第１パルス列の半分の比率でランダムに論理１となるパルス列と、第２パルス列の半分の比率でランダムに論理１となるパルス列との論理和をとった第３パルス列を生成する。
【００３８】
即ち、論理和演算を行う２入力の論理和回路に、確率Ｐ（ｘ１）で論理１となる入力パルス列と、確率Ｐ（ｘ２）で論理１となる入力パルス列とが入力した場合の、この論理和回路から出力される出力パルス列における論理１となる確率ｐは、下式（４）で表される。
【００３９】
ｐ＝Ｐ（ｘ１）＋Ｐ（ｘ２）−Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（４）
従って、第１パルス列の半分の比率で論理１となるパルス列において論理１となる確率を「Ｐ（ｘ１）／２」、第２パルス列の半分の比率で論理１となるパルス列において論理１となる確率を「Ｐ（ｘ２）／２」とすると、第３パルス列において論理１となる確率ｐ３は、式（４）においてＰ（ｘ１）→「Ｐ（ｘ１）／２」，Ｐ（ｘ２）→「Ｐ（ｘ２）／２」と置き換えることによって、下式（５）で表される。
【００４０】
ｐ３＝（Ｐ（ｘ１）＋Ｐ（ｘ２））／２−Ｐ（ｘ１）・Ｐ（ｘ２）／４ ・・・・（５）
即ち、第３パルス列において論理１となる確率は、誤差「Ｐ（ｘ１）・Ｐ（ｘ２）／４」で、第６入力値と第７入力値とを加算した値を反映した値となる。このため、第３パルス列において論理１となる確率に基づいて、第６入力値と第７入力値との加算値を算出できる。
【００４１】
このように構成された第５発明の演算回路では、入力値に応じた比率でパルス列を生成する回路と、論理和演算を行う回路とを備えることで、入力した２つの入力値の加算値を表す情報を含む信号を出力することができる。つまり、加算するための回路を少ない回路数で構成することができる。即ち第５発明の演算回路によれば、多ビットの２つの入力値を加算して、この加算値を表す情報を含む信号を多ビットで出力する一般的な従来の加算器よりも、回路規模を小さくすることができる。
【００４２】
但し、第３パルス列において論理１となる確率は、誤差「Ｐ（ｘ１）・Ｐ（ｘ２）／４」分だけ第６入力値と第７入力値との加算値を正確に反映していない。
そこで第５発明の演算回路において、第６入力値と第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列とに基づいて、第３パルス列の論理１比率よりも、加算値比率との差が小さい論理１比率となる第４パルス列を生成する第４パルス列生成回路を備えるようにするとよい。
【００４３】
このように構成された演算回路によれば、第３パルス列に基づく場合よりも、精度よく第６入力値と第７入力値との加算値を算出できる。
なお第４パルス列生成回路は、具体的には、第１パルス列生成回路によって生成された第１パルス列と、第２パルス列生成回路によって生成された第２パルス列との論理積をとった第５パルス列を生成する第１論理積回路と、第１論理和回路によって生成された第３パルス列と、第１論理積回路によって生成された第５パルス列との論理和をとったパルス列を第４パルス列として生成する第２論理和回路とから構成されるようにしてもよい。
【００４４】
即ち、第１論理積回路で生成される第５パルス列は、下式（６）で表される確率ｐ５で論理１となる。
ｐ５＝Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（６）
そして、第２論理和回路で生成される第４パルス列は、下式（７）で表される確率ｐ４で論理１となる。
【００４５】
ｐ４＝（Ｐ（ｘ１）＋Ｐ（ｘ２））／２＋｛３−２Ｐ（ｘ１）−２Ｐ（ｘ２）＋Ｐ（ｘ１）・Ｐ（ｘ２）｝／４ ・・・・（７）
尚、第３パルス列の論理１比率に基づいて、第６入力値と第７入力値との加算値を算出するには、予め設定された第１所定計数期間の間に第３パルス列において論理１となった回数を計数する第５計数回路を備えるようにすればよい。また、第４パルス列の論理１比率に基づいて、第６入力値と第７入力値との加算値を算出するには、予め設定された第１所定計数期間の間に第４パルス列において論理１となった回数を計数する第６計数回路を備えるようにすればよい。
【００４６】
即ち、第５計数回路または第６計数回路で計数された計数値に基づいて、第６入力値と第７入力値との加算値を求めることができる。
また第６発明の演算回路では、第６パルス列生成回路は、０から１までの値で入力する第８入力値に応じた比率を第８入力値比率とし、この第８入力値比率で論理１となる第６パルス列を生成する。また第７パルス列生成回路は、０から１までの値で入力する第９入力値に応じた比率を第９入力値比率とし、この第９入力値比率で論理１となる第７パルス列を生成する。そして第２論理積回路は、第６パルス列生成回路によって生成された第６パルス列と、第７パルス列生成回路によって生成された第７パルス列との論理積をとった第８パルス列を生成する。
【００４７】
即ち、論理和演算を行う２入力の論理積回路に、確率Ｐ（ｘ１）で論理１となる入力パルス列と、確率Ｐ（ｘ２）で論理１となる入力パルス列とが入力した場合に、この論理積回路から出力される第８パルス列は、下式（８）で表される確率ｐ８で論理１となる。
【００４８】
ｐ＝Ｐ（ｘ１）・Ｐ（ｘ２） ・・・・（８）
従って、第８パルス列において論理１となる確率は、第８入力値と第９入力値とを乗算した値を反映した値となる。このため、第８パルス列において論理１となる確率に基づいて、第８入力値と第９入力値との乗算値を算出できる。
【００４９】
このように構成された第６発明の演算回路では、入力値に応じた比率でパルス列を生成する回路と、論理積演算を行う回路とを備えることで、入力した２つの入力値の乗算値を表す情報を含む信号を出力することができる。つまり、乗算するための回路を少ない回路数で構成することができる。即ち第６発明の演算回路によれば、多ビットの２つの入力値を乗算して、この乗算値を表す情報を含む信号を多ビットで出力する一般的な従来の乗算器よりも、回路規模を小さくすることができる。
【００５０】
尚、第８パルス列の論理１比率に基づいて、第８入力値と第９入力値との乗算値を算出するには、予め設定された第２所定計数期間の間に第８パルス列において論理１となった回数を計数する第７計数回路を備えるようにすればよい。
【００５１】
即ち、第７計数回路で計数された計数値に基づいて、第８入力値と第９入力値との乗算値を求めることができる。
ところで、確率を統合する場合にはＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理がよく用いられている。このＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理は、認識対象を認識するための特徴量１の部分集合をＡ１ｉ，認識対象を認識するための特徴量２の部分集合をＡ２ｊ，特徴量１の部分集合Ａ１ｉが現れる確率をｍ１（Ａ１ｉ），特徴量２の部分集合Ａ２ｊが現れる確率をｍ２（Ａ２ｊ），統合後の確率をｍ（Ａｋ）として、下式（９）で表される。
【００５２】
【数２】
【００５３】
なお式（９）において、「Ａ１ｉ ∩ Ａ２ｊ＝Φ」は、特徴量１から考えると認識対象であると判断できるが特徴量２から考えると認識対象でないと判断できるという矛盾した確率、「Ａ１ｉ ∩ Ａ２ｊ＝Ａｋ」は、特徴量１及び特徴量２の少なくとも一方から考えて認識対象であると判断できる確率を示す。
【００５４】
即ち、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行うためには、加算，逆数演算，乗算を行う必要がある。
そこで、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、第６発明の演算回路で構成されるようにするとよい。
【００５５】
このように構成された第７発明の演算回路によれば、第６発明の演算回路と同様の効果を得ることができる。
またＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００５６】
このように構成された第７発明の演算回路によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
またＤｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う第７発明の演算回路では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、第３生成一様乱数値が第５入力値より大きい回数または小さい回数を計数することにより、第４入力値に第５入力値を乗算した値に相当する値を算出するように構成されるようにするとよい。
【００５７】
このように構成された第７発明の演算回路では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。このため、第７発明の演算回路の回路規模を更に小さくすることができる。
【００５８】
また第８発明の画像認識装置では、特徴量抽出手段は、入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する。また第１分布発生手段は、複数の特徴量それぞれ毎に、この特徴量に対する、第１所定対象物を示す画像である第１所定対象物画像が入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させるとともに、第２分布発生手段は、複数の特徴量それぞれ毎に、この特徴量に対する、第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる。そして第１条件付き確率算出手段は、第１分布発生手段で発生させた第１特徴量分布データと、特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、第１所定対象物画像が入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出するとともに、第２条件付き確率算出手段は、第２分布発生手段で発生させた第２特徴量分布データと、特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、第２所定対象物画像が入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する。更に信頼度算出手段は、ベイズ（Ｂａｙｅｓ）の定理を用いて、第１条件付き確率算出手段により算出された第１条件付き確率と、第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、第１所定対象物画像が入力画像内に含まれる確からしさの度合いを示す信頼度を、複数の特徴量毎に算出する。そして信頼度統合手段は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、複数の特徴量毎に算出された信頼度を統合する。
【００５９】
そこで第８発明の画像認識装置では、第１分布発生手段及び第２分布発生手段の少なくとも一方は、第１発明の正規乱数生成回路で構成され、第１条件付き確率算出手段及び第２条件付き確率算出手段の少なくとも一方は、特徴量抽出手段により抽出された特徴量を第１入力値とした、第１発明の第１計数回路で構成されるようにするとよい。
【００６０】
このように構成された第８発明の画像認識装置によれば、第１発明の演算回路と同様の効果を得ることができる。
また第８発明の画像認識装置では、信頼度算出手段は、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第２発明または第３発明の演算回路で構成されるようにするとよい。
【００６１】
このように構成された第８発明の画像認識装置によれば、第２発明または第３発明の演算回路と同様の効果を得ることができる。
また第８発明の画像認識装置では、信頼度統合手段は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、第６発明の演算回路で構成されるようにするとよい。
【００６２】
このように構成された第８発明の画像認識装置によれば、第６発明の演算回路と同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００６３】
以下に本発明の実施形態について図面をもとに説明する。
図１は、本発明が適用された画像認識システム１の構成を示すブロック図である。
本実施形態の画像認識システム１は車両に搭載されており、図１に示すように、運転者がフロントウィンドウ越しに見ることができる範囲の前景を撮影し、撮影した画像を表す画像データを生成するカメラ３と、カメラ３によって生成された画像データについて画像認識処理を行う画像認識装置２とから構成される。
【００６４】
これらのうち画像認識装置２は、カメラ３から撮影画像を表す画像データを入力して、入力した画像データ（以降、入力画像データとも称す）から、車両を特徴付ける２つの特徴量ｘ１，ｘ２（本実施形態では、例えば、大きさ（後述）と縦横比率（後述））を抽出する特徴量抽出部６と、特徴量抽出部６で抽出した特徴量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定するための判定量（本実施形態では、後述の統合信頼度Ｐｃ（ｗａ））を演算する判定量演算部７と、判定量演算部７で演算された判定量に基づいて、車両を表す画像が撮影画像内に含まれているか否かを判定する判定部８とから構成される。
【００６５】
これらのうち特徴量抽出部６は、図１３に示すように、カメラ３およびカメラ３’で撮影された画像から、ステレオ撮影の原理により、自車から等距離にあるまとまった画素の集まりを１つの物体領域として抜き出し（以降、物体領域と称す。尚、現段階では、車両候補となる画像）、この画素の総数を特徴量ｘ１（大きさ）とする。また特徴量抽出部６は、抜き出した物体領域を構成する矩形の縦と横の長さの比（つまり、縦長Ｌ１／横長Ｌ２）を算出し、この値を特徴量ｘ２（縦横比率）とする。
【００６６】
次に判定量演算部７は、図２に示すように、特徴量ｘ１を入力して、入力した特徴量ｘ１に基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を出力する第１信頼度演算ブロック１１と、特徴量ｘ２を入力して、入力した特徴量ｘ２に基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を出力する第２信頼度演算ブロック１３と、第１信頼度演算ブロック１１で出力された第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝と、第２信頼度演算ブロック１３で出力された第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝とを入力して、これら入力した各信頼度に基づいて、統合信頼度Ｐｃ（ｗａ）を出力する信頼度統合ブロック１５とから構成される。
【００６７】
尚、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ１），第２非車両信頼度Ｐｆ（ｘ１），第２不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝及び統合信頼度Ｐｃ（ｗａ）については、後で詳述する。
【００６８】
そして第１信頼度演算ブロック１１は、図３に示すように、特徴量ｘ１に基づいて、車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第１車両条件付き確率Ｐ（ｘ１｜ｗａ）を演算する条件付き確率演算回路２１と、特徴量ｘ１に基づいて、車両以外のもの（以降、非車両とも称す）を表す画像が物体領域内に含まれる確からしさの度合いを示す第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）を演算する条件付き確率演算回路２３と、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とに基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を演算する信頼度演算回路２５と、予め設定された値を出力するレジスタ２２，２４とから構成される。
【００６９】
そして条件付き確率演算回路２１において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ１の値が入力されるとともに、入力端子ＩＮ２にはレジスタ２２からの出力値が入力される。更に出力端子ＯＵＴ１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値を出力する。
【００７０】
また条件付き確率演算回路２３において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ１の値が入力されるとともに、入力端子ＩＮ２にはレジスタ２４からの出力値が入力される。更に出力端子ＯＵＴ１から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値を出力する。
【００７１】
また信頼度演算回路２５において、入力端子ＩＮ３には条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力されるとともに、入力端子ＩＮ４には条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４からそれぞれ第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝の値を出力する。
【００７２】
またレジスタ２２においては、車両を表す画像が物体領域内に含まれる確率の特徴量ｘ１に対する分布を正規分布で示した分布の期待値ｗａ１が予め設定されている。同様にレジスタ２４においては、非車両を表す画像が物体領域内に含まれる確率の特徴量ｘ１に対する分布を正規分布で示した分布の期待値ｗｂ１が予め設定されている。
【００７３】
次に第２信頼度演算ブロック１３は、特徴量ｘ２に基づいて、車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第２車両条件付き確率Ｐ（ｘ２｜ｗａ）を演算する条件付き確率演算回路３１と、特徴量ｘ２に基づいて、非車両を表す画像が物体領域内に含まれる確からしさの度合いを示す第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）を演算する条件付き確率演算回路３３と、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とに基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を演算する信頼度演算回路３５と、予め設定された値を出力するレジスタ３２，３４とから構成される。
【００７４】
そして条件付き確率演算回路３１において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ２の値が入力されるとともに、入力端子ＩＮ２にはレジスタ３２からの出力値が入力される。更に出力端子ＯＵＴ１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値を出力する。
【００７５】
また条件付き確率演算回路３３において、入力端子ＩＮ１には特徴量抽出部６から特徴量ｘ２の値が入力されるとともに、入力端子ＩＮ２にはレジスタ３４からの出力値が入力される。更に出力端子ＯＵＴ１から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値を出力する。
【００７６】
また信頼度演算回路３５において、入力端子ＩＮ３には条件付き確率演算回路３１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値が入力されるとともに、入力端子ＩＮ４には条件付き確率演算回路３３から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４からそれぞれ第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝の値を出力する。
【００７７】
またレジスタ３２においては、車両を表す画像が物体領域内に含まれる確率の特徴量ｘ２に対する分布を正規分布で示した分布の期待値ｗａ２が予め設定されている。同様にレジスタ３４においては、非車両を表す画像が物体領域内に含まれる確率の特徴量ｘ２に対する分布を正規分布で示した分布の期待値ｗｂ２が予め設定されている。
【００７８】
次に条件付き確率演算回路２１，２３，３１，３３の構成を図４に基づいて説明する。なお図４では、条件付き確率演算回路２１で代表して示している。即ち、条件付き確率演算回路２３，３１，３３は条件付き確率演算回路２１と同様の構成である。
【００７９】
図４に示すように条件付き確率演算回路２１は、予め設定された正規分布に従う乱数（例えば１０ビット［９：０］）を発生させる正規分布乱数発生回路４１と、例えば８ビット［７：０］の入力端子ＩＮ２の下位ビット側に、２ビット［１：０］で０を示す値「００ｂ」（なお、「００ｂ」のｂは２進数を示す記号である）を追加して１０ビット［９：０］とするビット追加部４２と、例えば８ビット［７：０］の入力端子ＩＮ３の下位ビット側に、３ビット［２：０］で０を示す値「０００ｂ」を追加して１１ビット［１０：０］とするビット追加部４３と、正規分布乱数発生回路４１から入力される乱数値（例えば１０ビット［９：０］）と、ビット追加部４２から入力される値（例えば１０ビット［９：０］）を加算して、この加算値（例えば１１ビット［１０：０］）を出力する加算器４４と、加算器４４から入力される値（例えば１１ビット［１０：０］）から、ビット追加部４３から入力される値（例えば１０ビット［９：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器４５と、減算器４５から１の値が入力される毎にインクリメント（１加算）し、この加算値（例えば１３ビット［１２０：０］）を出力するカウンタ４６と、カウンタ４６からの出力（例えば１３ビット［１２：０］）の下位ビット側に、１ビット［０］で０を示す値「０ｂ」を追加して例えば１４ビット［１３：０］とし出力端子ＯＵＴ１に出力するビット追加部４７とから構成される。
【００８０】
これらのうち正規分布乱数発生回路４１は、予め設定された所定数値範囲内（本実施形態では、例えば、−１２８〜＋１２８の整数）で一様乱数（例えば８ビット［７：０］）を連続して生成する一様乱数発生器である複数（本実施形態では４個）の線形シフトレジスタ（以降、ＬＦＳＲ（Linear Feedback Shift Register）と称す）５１と、４個のＬＦＳＲ５１からのそれぞれで生成された乱数の値の総和をとり、この総和値（例えば１０ビット［９：０］）を出力する加算器５３とから構成される。
【００８１】
このように構成された条件付き確率演算回路２１において、正規分布乱数発生回路４１は、４個のＬＦＳＲ５１で一様に生成される乱数の総和を加算器５３で取る。これにより正規分布乱数発生回路４１は、期待値が０の正規分布に従う乱数（１０ビット［９：０］）を加算器４４に出力する（図１４参照）。また入力端子ＩＮ２とビット追加部４２を介して１０ビット［９：０］の値が加算器４４に入力される。このため加算器４４は、入力端子ＩＮ２に入力した値（以降、入力値Ｘｉｎ２とも称す）を期待値とした正規分布に従う乱数（１１ビット［１０：０］）を減算器４５に出力する。
【００８２】
また減算器４５には、入力端子ＩＮ１とビット追加部４３とを介して（１１ビット［１０：０］）の値が入力される。このため減算器４５は、加算器４４から入力された乱数が、入力端子ＩＮ１に入力した値（以降、入力値Ｘｉｎ１とも称す）よりも小さい場合にパルス信号を出力する。
【００８３】
そしてカウンタ４６では、減算器４５から出力されたパルス信号の数を計数する。更にビット追加部４７は、カウンタ４６の計数値を２倍にした値を出力する。
従って条件付き確率演算回路２１は、図１４に示すように、入力値Ｘｉｎ２を期待値とした正規分布において、−∞から入力値Ｘｉｎ１までの累積確率を２倍した値を出力する（図１４中の網掛け部分を参照）。
【００８４】
次に信頼度演算回路２５の構成を図５に基づいて説明する。図５に示すように信頼度演算回路２５は、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とに基づき乗算及び加算を行い、後述の第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）及び第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）を求めるための第１演算係数Ｐ（ｘ１）を演算する乗算・加算回路６１と、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１演算係数Ｐ（ｘ１）とに基づいて乗算と逆数演算を行い、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とを統合して、車両を表す画像が物体領域内に含まれる確率を示す第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）を演算する乗算・逆数演算回路６４と、第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）と第１演算係数Ｐ（ｘ１）とに基づいて乗算と逆数演算を行い、第１車両条件付き確率Ｐ（ｘ１｜ｗａ）と第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）とを統合して、非車両を表す画像が物体領域内に含まれる確率を示す第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）を演算する乗算・逆数演算回路６５と、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）及び第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）とに基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を算出する信頼度算出回路６６と、予め設定された値を出力するレジスタ６２，６３とから構成される。
【００８５】
そして乗算・加算回路６１において、入力端子ＩＮ５にはレジスタ６２からの出力値が入力され、入力端子ＩＮ６には入力端子ＩＮ３を介して条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力され、入力端子ＩＮ７にはレジスタ６３からの出力値が入力され、入力端子ＩＮ８には入力端子ＩＮ４を介して条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ５から第１演算係数Ｐ（ｘ１）の値を出力する。
【００８６】
また乗算・逆数演算回路６４において、入力端子ＩＮ９にはレジスタ６２からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路２１から第１車両条件付き確率Ｐ（ｘ１｜ｗａ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第１演算係数Ｐ（ｘ１）の値が入力される。更に出力端子ＯＵＴ６から第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）の値を出力する。
【００８７】
また乗算・逆数演算回路６５において、入力端子ＩＮ９にはレジスタ６３からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ４を介して条件付き確率演算回路２３から第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第１演算係数Ｐ（ｘ１）の値が入力される。更に出力端子ＯＵＴ６から第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）の値を出力する。
【００８８】
また信頼度算出回路６６において、入力端子ＩＮ１２には乗算・逆数演算回路６４から第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）の値が入力され、入力端子ＩＮ１３には乗算・逆数演算回路６５から第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）の値が入力される。更に出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９からそれぞれ第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１）及び第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を出力する。尚、出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９はそれぞれ、信頼度演算回路２５の出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４に接続されている。
【００８９】
またレジスタ６２においては、車両が出現する確率を示す固定値（以降、車両事前確率Ｐ（ｗａ）と称す）が予め設定されている（本実施形態では、例えばＰ（ｗａ）＝０．２）。同様にレジスタ６３においては、非車両が出現する確率を示す固定値（以降、非車両事前確率Ｐ（ｗｂ）と称す）が予め設定されている（本実施形態では、例えばＰ（ｗｂ）＝１−Ｐ（ｗａ）＝０．８）。
【００９０】
次に信頼度演算回路３５の構成を図６に基づいて説明する。図６に示すように信頼度演算回路３５は、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とに基づき乗算及び加算を行い、後述の第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）及び第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）を求めるための第２演算係数Ｐ（ｘ２）を演算する乗算・加算回路７１と、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２演算係数Ｐ（ｘ２）とに基づいて乗算と逆数演算を行い、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とを統合して、車両を表す画像が物体領域内に含まれる確率を示す第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）を演算する乗算・逆数演算回路７４と、第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）と第２演算係数Ｐ（ｘ２）とに基づいて乗算と逆数演算を行い、第２車両条件付き確率Ｐ（ｘ２｜ｗａ）と第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）とを統合して、非車両を表す画像が物体領域内に含まれる確率を示す第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）を演算する乗算・逆数演算回路７５と、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）及び第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）とに基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２）及び第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を算出する信頼度算出回路７６と、予め設定された値を出力するレジスタ７２，７３とから構成される。
【００９１】
そして乗算・加算回路７１において、入力端子ＩＮ５にはレジスタ７２からの出力値が入力され、入力端子ＩＮ６には入力端子ＩＮ３を介して条件付き確率演算回路３１から第２車両条件付き確率Ｐ（ｘ２｜ｗａ）の値が入力され、入力端子ＩＮ７にはレジスタ７３からの出力値が入力され、入力端子ＩＮ８には入力端子ＩＮ４を介して条件付き確率演算回路３３から第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）の値が入力される。更に出力端子ＯＵＴ５から第２演算係数Ｐ（ｘ２）の値を出力する。
【００９２】
また乗算・逆数演算回路７４において、入力端子ＩＮ９にはレジスタ７２からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路３１から第３車両条件付き確率Ｐ（ｘ３｜ｗａ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路６１から第２演算係数Ｐ（ｘ２）の値が入力される。更に出力端子ＯＵＴ６から第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）の値を出力する。
【００９３】
また乗算・逆数演算回路７５において、入力端子ＩＮ９にはレジスタ７３からの出力値が入力され、入力端子ＩＮ１０には入力端子ＩＮ３を介して条件付き確率演算回路３３から第３非車両条件付き確率Ｐ（ｘ３｜ｗｂ）の値が入力され、入力端子ＩＮ１１には乗算・加算回路７１から第２演算係数Ｐ（ｘ２）の値が入力される。更に出力端子ＯＵＴ６から第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）の値を出力する。
【００９４】
また信頼度算出回路７６において、入力端子ＩＮ１２には乗算・逆数演算回路７４から第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）の値が入力され、入力端子ＩＮ１３には乗算・逆数演算回路７５から第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）の値が入力される。更に出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９からそれぞれ第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を出力する。尚、出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ９はそれぞれ、信頼度演算回路３５の出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４に接続されている。
【００９５】
またレジスタ７２においては、車両事前確率Ｐ（ｗａ）が予め設定されている（本実施形態では、例えばＰ（ｗａ）＝０．２）。同様にレジスタ７３においては、非車両事前確率Ｐ（ｗｂ）が予め設定されている（本実施形態では、例えばＰ（ｗｂ）＝０．８）。
【００９６】
次に乗算・加算回路６１，７１の構成を図７（ａ）に基づいて説明する。なお図７（ａ）では、乗算・加算回路６１で代表して示している。即ち、乗算・加算回路７１は乗算・加算回路６１と同様の構成である。
【００９７】
図７（ａ）に示すように乗算・加算回路６１は、入力端子ＩＮ１４から入力した入力値と、入力端子ＩＮ１５から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１０から出力する第１乗算回路８１，８２と、第１乗算回路８１と第１乗算回路８２とから入力される値を加算して、この加算値を出力する加算器８３とから構成される。
【００９８】
尚、第１乗算回路８１の入力端子ＩＮ１４，入力端子ＩＮ１５はそれぞれ、乗算・加算回路６１の入力端子ＩＮ５，入力端子ＩＮ６に接続され、第１乗算回路８２の入力端子ＩＮ１４，入力端子ＩＮ１５はそれぞれ、乗算・加算回路６１の入力端子ＩＮ７，入力端子ＩＮ８に接続される。また加算器８３の出力は、乗算・加算回路６１の出力端子ＯＵＴ５から出力される。
【００９９】
次に第１乗算回路８１，８２の構成を図７（ｂ）に基づいて説明する。なお図７（ｂ）では、第１乗算回路８１で代表して示している。即ち、第１乗算回路８２は第１乗算回路８１と同様の構成である。
【０１００】
図７（ｂ）に示すように第１乗算回路８１は、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器９１と、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）９２と、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、０→１→２→…→２５５→０→１→…とインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力する基準カウンタ９３と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器９４と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ９５とから構成される。
【０１０１】
そして減算器９１において、入力端子Ｌには入力端子ＩＮ１４が接続され、入力端子ＲにはＬＦＳＲ９２からの出力値が入力される。
また比較器９４において、入力端子Ａには入力端子ＩＮ１５が接続され、入力端子Ｂには基準カウンタ９３からの出力値が入力される。
【０１０２】
またカウンタ９５において、入力端子Ｄ１には減算器９１からの出力値が入力され、入力端子ＥＮには比較器９４からのパルス信号が入力される。更にカウンタ９５の出力は、第１乗算回路８１の出力端子ＯＵＴ１０から出力される。
【０１０３】
このように構成された第１乗算回路８１において、減算器９１には、入力端子ＩＮ１４から８ビット［７：０］の値が入力されるとともに、ＬＦＳＲ９２から一様乱数（８ビット［７：０］）が入力される。このため減算器９１は、ＬＦＳＲ９２から入力された乱数が、入力端子ＩＮ１４に入力した値（以降、入力値Ｘｉｎ１４とも称す）よりも小さい場合にパルス信号を出力する。即ち減算器９１は、入力値Ｘｉｎ１４が大きくなるほど多くパルス信号を出力する。つまり、減算器９１のパルス出力回数は入力値Ｘｉｎ１４に比例する。
【０１０４】
また比較器９４には、入力端子ＩＮ１５から８ビット［７：０］の値が入力されるとともに、基準カウンタ９３から外部クロック信号が入力される毎にインクリメントされる値（８ビット［７：０］）が入力される。このため比較器９４は、入力端子ＩＮ１５に入力した値（以降、入力値Ｘｉｎ１５とも称す）と基準カウンタ９３からの入力値が等しくなった場合にパルス信号を出力する。即ち比較器９４は、入力値Ｘｉｎ１５が大きくなるほど、パルス信号を継続して出力していない期間（以降、パルス未出力継続期間と称す）が長くなる。つまり、パルス未出力継続期間は入力値Ｘｉｎ１５に比例する。
【０１０５】
そしてカウンタ９５は、比較器９４からのパルス信号が入力されるまでの間に、減算器９１から出力されたパルス信号の数を計数する。
従って、比較器９４からのパルス信号が入力した時点でのカウンタ９５の計数値は、入力値Ｘｉｎ１４に入力値Ｘｉｎ１５を乗算した値に相当する。
【０１０６】
次に乗算・逆数演算回路６４，６５，７４，７５の構成を図８に基づいて説明する。なお図８では、乗算・逆数演算回路６４で代表して示している。即ち、乗算・逆数演算回路６５，７４，７５は乗算・逆数演算回路６４と同様の構成である。
【０１０７】
図８に示すように乗算・逆数演算回路６４は、入力端子ＩＮ１４から入力した入力値と、入力端子ＩＮ１５から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１０から出力する第１乗算回路１０１，１０２と、入力端子ＩＮ１６から入力した入力値の逆数を演算し、この演算値を出力端子ＯＵＴ１１から出力する第１逆数演算回路１０３とから構成される。
【０１０８】
そして第１乗算回路１０１において、入力端子ＩＮ１４，ＩＮ１５にはそれぞれ乗算・逆数演算回路６４の入力端子ＩＮ９，ＩＮ１０が接続される。
また第１乗算回路１０２において、入力端子ＩＮ１４には第１乗算回路１０１の出力端子ＯＵＴ１０が接続され、入力端子ＩＮ１５には第１逆数演算回路１０３の出力端子ＯＵＴ１１が接続される。更に第１乗算回路１０２の出力端子ＯＵＴ１０には乗算・逆数演算回路６４の出力端子ＯＵＴ６が接続される。
【０１０９】
また第１逆数演算回路１０３において、入力端子ＩＮ１６には乗算・逆数演算回路６４の入力端子ＩＮ１１が接続される。
これらのうち第１乗算回路１０１，１０２は、第１乗算回路８１，８２と同様の構成である。
【０１１０】
また第１逆数演算回路１０３は、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）１１１と、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器１１２と、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するカウンタ１１３と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１１４と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１１５とから構成される。
【０１１１】
そして減算器１１２において、入力端子Ｌには入力端子ＩＮ１６が接続され、入力端子ＲにはＬＦＳＲ１１１からの出力値が入力される。
またカウンタ１１３において、入力端子Ｄ２には減算器１１２からの出力値が入力される。
【０１１２】
また比較器１１４において、入力端子Ａにはカウンタ１１３からの出力値が入力され、入力端子Ｂには、１０進数で２５５を示す値「１１１１＿１１１１ｂ」（８ビット［７：０］、ｂは２進数を示す記号である）が入力される。
【０１１３】
またカウンタ１１５において、入力端子Ｄ１には外部クロック信号（ＣＬＫ）が入力され、入力端子ＥＮには比較器１１４からのパルス信号が入力される。更にカウンタ１１５の出力は、第１逆数演算回路１０３の出力端子ＯＵＴ１１から出力される。
【０１１４】
このように構成された第１逆数演算回路１０３において、減算器１１２には、入力端子ＩＮ１６から８ビット［７：０］の値が入力されるとともに、外部クロック信号（ＣＬＫ）がＬＦＳＲ１１１に入力される毎にＬＦＳＲ１１１から一様乱数（８ビット［７：０］）が入力される。このため減算器１１２は、ＬＦＳＲ１１１から入力された乱数が、入力端子ＩＮ１６に入力した値（以降、入力値Ｘｉｎ１６とも称す）よりも小さい場合にパルス信号を出力する。即ち減算器１１２は、入力値Ｘｉｎ１６が大きくなるほど多くパルス信号を出力する。つまり、減算器１１２のパルス出力回数は入力値Ｘｉｎ１６に比例する。そしてカウンタ１１３は、減算器１１２から出力されたパルス信号の数を計数して、この計数値を比較器１１４に出力する。
【０１１５】
そして比較器１１４には１０進数で２５５を示す値が入力される。このため比較器１１４は、カウンタ１１３の計数値が２５５に等しくなるとパルス信号を出力する。
そして、カウンタ１１５は、比較器１１４からのパルス信号が入力されるまでの間に、カウンタ１１５に入力した外部クロック信号（ＣＬＫ）の数を計数する。
【０１１６】
即ちカウンタ１１５は、入力値Ｘｉｎ１６が一様乱数より大きくなる回数が２５５回に達するまでの間に、ＬＦＳＲ１１１で乱数が生成された回数を計数する。
従って第１逆数演算回路１０３では、入力値Ｘｉｎ１６に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数の平均値をとることと同様の演算を行っている。このため、比較器１１４からのパルス信号が入力した時点でのカウンタ１１５の計数値は、入力値Ｘｉｎ１６の逆数に相当する。
【０１１７】
次に信頼度算出回路６６の構成を図９に基づいて説明する。
図９に示すように信頼度算出回路６６は、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路１２１，１２２と、論理否定演算を行う反転ゲート１２３，１２４，１２９と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１２５，１２６，１２７，１２８と、入力端子ＩＮ２０から入力したパルス信号について論理１になる比率（以降、論理１比率と称す）の逆数を演算し、この演算値を出力端子ＯＵＴ１４から出力する第２逆数演算回路１３０と、入力端子ＩＮ１８から入力したパルス信号の論理１比率と、入力端子ＩＮ１９から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１３から出力する第２乗算回路１３１，１３２，１３３とから構成される。
【０１１８】
そしてパルス変換回路１２１において、入力端子ＩＮ１７には入力端子ＩＮ１２が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１２７とＡＮＤゲート１２８の入力端子Ｃが接続されるとともに、反転ゲート１２３の入力端子が接続される。
【０１１９】
またパルス変換回路１２２において、入力端子ＩＮ１７には入力端子ＩＮ１３が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１２５とＡＮＤゲート１２８の入力端子Ｄが接続されるとともに、反転ゲート１２４の入力端子が接続される。
【０１２０】
また反転ゲート１２３の出力端子には、ＡＮＤゲート１２５の入力端子Ｃが接続され、反転ゲート１２４の出力端子には、ＡＮＤゲート１２７の入力端子Ｄが接続される。
またＡＮＤゲート１２５，１２６，１２７の出力端子にはそれぞれ、第２乗算回路１３１，１３２，１３３の入力端子ＩＮ１８が接続される。
【０１２１】
またＡＮＤゲート１２８の出力端子には、反転ゲート１２９の入力端子が接続される。
また反転ゲート１２９の出力端子には、第２逆数演算回路１３０の入力端子ＩＮ２０が接続される。
【０１２２】
また第２逆数演算回路１３０の出力端子ＯＵＴ１４には、第２乗算回路１３１，１３２，１３３の入力端子ＩＮ１９が接続される。
また第２乗算回路１３１，１３２，１３３の出力端子ＯＵＴ１３にはそれぞれ、信頼度算出回路６６の出力端子ＯＵＴ７，ＯＵＴ８，ＯＵＴ８が接続される。
【０１２３】
これらのうち、まずパルス変換回路１２１，１２２の構成を図１０（ａ）に基づいて説明する。なお図１０（ａ）では、パルス変換回路１２１で代表して示している。即ち、パルス変換回路１２２はパルス変換回路１２１と同様の構成である。
【０１２４】
図１０（ａ）に示すようにパルス変換回路１２１は、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）１４１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、入力端子Ａの入力値が入力端子Ｂの入力値より小さい場合にパルス信号を出力する比較器１４２とから構成される。
【０１２５】
そして比較器１４２において、入力端子ＡにはＬＦＳＲ１４１からの出力値が入力され、入力端子Ｂには入力端子ＩＮ１７が接続される。更に比較器１４２の出力は、出力端子ＯＵＴ１２から出力される。
【０１２６】
このように構成されたパルス変換回路１２１において、比較器１４２には、ＬＦＳＲ１４１から一様乱数（８ビット［７：０］）が入力されるとともに、入力端子ＩＮ１７から８ビット［７：０］の値が入力される。このため比較器１４２は、ＬＦＳＲ１４１から入力された乱数が、入力端子ＩＮ１７に入力した値（以降、入力値Ｘｉｎ１７とも称す）よりも小さい場合にパルス信号を出力する。即ち比較器１４２は、入力値Ｘｉｎ１７が大きくなるほど多くパルス信号を出力する。つまり比較器１４２は、入力値Ｘｉｎ１７に比例した確率（以降、パルス出力回数比率とも称す）で、パルス信号を出力する。
【０１２７】
次に第２乗算回路１３１，１３２，１３３の構成を図１０（ｂ）に基づいて説明する。なお図１０（ｂ）では、第２乗算回路１３１で代表して示している。即ち、第２乗算回路１３２，１３３は第２乗算回路１３１と同様の構成である。
【０１２８】
図１０（ｂ）に示すように第２乗算回路１３１は、外部クロック信号を入力し（不図示）、外部クロック信号が入力される毎に、０→１→２→…→２５５→０→１→…とインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力する基準カウンタ１５１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１５２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１５３とから構成される。
【０１２９】
そして比較器１５２において、入力端子Ａには入力端子ＩＮ１９が接続され、入力端子Ｂには基準カウンタ１５１からの出力値が入力される。
またカウンタ１５３において、入力端子Ｄ１には入力端子ＩＮ１８が接続され、入力端子ＥＮには比較器１５２からのパルス信号が入力される。更にカウンタ１５３の出力は、出力端子ＯＵＴ１３から出力される。
【０１３０】
このように構成された第２乗算回路１３１において、比較器１５２には、入力端子ＩＮ１９から８ビット［７：０］の値が入力されるとともに、基準カウンタ１５１から外部クロック信号が入力される毎にインクリメントされる値（８ビット［７：０］）が入力される。このため比較器１５２は、入力端子ＩＮ１９に入力した値（以降、入力値Ｘｉｎ１９とも称す）と基準カウンタ１５１からの入力値が等しくなった場合にパルス信号を出力する。即ち比較器１５２は、入力値Ｘｉｎ１９が大きくなるほど、パルス未出力継続期間が長くなる。つまり、パルス未出力継続期間は入力値Ｘｉｎ１９に比例する。
【０１３１】
そしてカウンタ１５３は、比較器１５２からのパルス信号が入力されるまでの間に、入力端子ＩＮ１８から入力されるパルス信号の数を計数する。
従って、比較器１５２からのパルス信号が入力した時点でのカウンタ１５３の計数値は、入力端子ＩＮ１８から入力されるパルス信号のパルス出力回数比率に入力値Ｘｉｎ１９を乗算した値に相当する。
【０１３２】
次に第２逆数演算回路１３０の構成を図１０（ｃ）に基づいて説明する。
図１０（ｃ）に示すように第２逆数演算回路１３０は、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するカウンタ１６１と、一方の入力端子Ａに入力される値（例えば８ビット［７：０］）と、他方の入力端子Ｂに入力される値（例えば８ビット［７：０］）とを比較して、両者が等しい場合にパルス信号を出力する比較器１６２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ１６３とから構成される。
【０１３３】
そしてカウンタ１６１において、入力端子Ｄ２には入力端子ＩＮ１８が接続される。
また比較器１６２において、入力端子Ａにはカウンタ１６１からの出力値が入力され、入力端子Ｂには、１０進数で２５５を示す値「１１１１＿１１１１ｂ」（８ビット［７：０］、ｂは２進数を示す記号である）が入力される。
【０１３４】
またカウンタ１６３において、入力端子Ｄ１には外部クロック信号（ＣＬＫ）が入力され、入力端子ＥＮには比較器１６２からのパルス信号が入力される。更にカウンタ１６３の出力は、出力端子ＯＵＴ１４から出力される。
【０１３５】
このように構成された第２逆数演算回路１３０において、カウンタ１６１は、入力端子ＩＮ２０から入力されるパルス信号の数を計数して、この計数値を比較器１６２に出力する。
【０１３６】
そして比較器１６２には１０進数で２５５を示す値が入力される。このため比較器１６２は、カウンタ１６１の計数値が２５５に等しくなるとパルス信号を出力する。
そしてカウンタ１６３は、比較器１６２からのパルス信号が入力されるまでの間に、カウンタ１１５に入力した外部クロック信号（ＣＬＫ）の数を計数する。
【０１３７】
従って第２逆数演算回路１３０では、入力端子ＩＮ２０から入力されるパルス信号のパルス出力回数比率に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数の平均値をとることと同様の演算を行っている。このため、比較器１６２からのパルス信号が入力した時点でのカウンタ１６３の計数値は、入力端子ＩＮ２０から入力されるパルス信号のパルス出力回数比率の逆数に相当する。
【０１３８】
次に信頼度統合ブロック１５の構成を図１１に基づいて説明する。
図１１に示すように信頼度統合ブロック１５は、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１７７，１７８，１７９，１８０，１８１と、入力する３つのパルス信号の論理１比率を加算して、この加算値に応じた論理１比率で論理１となるパルス信号を出力する第１加算回路１８２と、入力する２つのパルス信号の論理１比率を加算して、この加算値に応じた論理１比率で論理１となるパルス信号を出力する第２加算回路１８３と、入力端子ＩＮ２１から入力したパルス信号の論理１比率を２倍にして、この値の論理１比率を有するパルス信号を出力端子ＯＵＴ１５から出力する数値変換回路１８４と、論理否定演算を行う反転ゲート１８５と、入力端子ＩＮ２０から入力したパルス信号の論理１比率の逆数を演算し、この演算値を出力端子ＯＵＴ１４から出力する第２逆数演算回路１８６と、入力端子ＩＮ１８から入力したパルス信号の論理１比率と、入力端子ＩＮ１９から入力した入力値とを乗算して、この乗算値を出力端子ＯＵＴ１３から出力する第２乗算回路１８７とから構成される。
【０１３９】
そしてパルス変換回路１７１において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１車両信頼度Ｐｔ（ｘ１）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７７，１７８，１８０の入力端子Ｃが接続される。
【０１４０】
またパルス変換回路１７２において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１非車両信頼度Ｐｆ（ｘ１）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１８１の入力端子Ｄが接続される。
【０１４１】
またパルス変換回路１７３において、入力端子ＩＮ１７には第１信頼度演算ブロック１１から第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７９の入力端子Ｃが接続される。
【０１４２】
またパルス変換回路１７４において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２車両信頼度Ｐｔ（ｘ２）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７７，１７９の入力端子ＤとＡＮＤゲート１８１の入力端子Ｃが接続される。
【０１４３】
またパルス変換回路１７５において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２非車両信頼度Ｐｆ（ｘ２）が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１８０の入力端子Ｄが接続される。
【０１４４】
またパルス変換回路１７６において、入力端子ＩＮ１７には第２信頼度演算ブロック１３から第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝が入力される。また出力端子ＯＵＴ１２には、ＡＮＤゲート１７８の入力端子Ｄが接続される。
【０１４５】
またＡＮＤゲート１７７，１７８，１７９の出力はそれぞれ、第１加算回路１８２に入力され、ＡＮＤゲート１８０，１８１の出力はそれぞれ、第２加算回路１８３に入力される。
【０１４６】
また数値変換回路１８４において、入力端子ＩＮ２１には第２加算回路１８３の出力が入力される。また出力端子ＯＵＴ１５には、反転ゲート１８５の入力端子が接続される。
また第２逆数演算回路１８６において、入力端子ＩＮ２０には反転ゲート１８５の出力端子が接続される。また出力端子ＯＵＴ１４には、第２乗算回路１８７の入力端子ＩＮ１９が接続される。
【０１４７】
また第２乗算回路１８７において、入力端子ＩＮ１８には第１加算回路１８２の出力が入力される。そして第２乗算回路１８７は、出力端子ＯＵＴ１３から統合信頼度Ｐｃ（ｗａ）の値を出力する。
【０１４８】
これらのうちパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６は、パルス変換回路１２１，１２２と同様の構成である。
また第２逆数演算回路１８６は第２逆数演算回路１３０と、第２乗算回路１８７は第２乗算回路１３１，１３２，１３３と同様の構成である。
【０１４９】
また第１加算回路１８２は、入力する３つのパルス信号それぞれについて、このパルス信号の論理１比率の半分の比率でランダムに論理１となるパルス信号を生成して、生成した３つのパルス信号の論理和をとったパルス信号を出力する論理和部１８２ａと、論理和部１８２ａから出力されたパルス信号の論理１比率を補正する補正部１８２ｂとから構成される。
【０１５０】
これらのうち論理和部１８２ａは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート１９１，１９２，１９３と、０．５の比率（つまり５０％）でランダムに論理１となるパルス信号を出力する０．５パルス発生回路１９４と、入力端子Ｇから入力した入力値と、入力端子Ｈから入力した入力値と、入力端子Ｉから入力した入力値との論理和演算を行うＯＲゲート１９５とから構成される。
【０１５１】
そしてＡＮＤゲート１９１において、入力端子ＣにはＡＮＤゲート１７７の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＡＮＤゲート１９２において、入力端子ＣにはＡＮＤゲート１７８の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
【０１５２】
またＡＮＤゲート１９３において、入力端子ＣにはＡＮＤゲート１７９の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＯＲゲート１９５において、入力端子Ｇ，Ｈ，ＩにはそれぞれＡＮＤゲート１９１，１９２，１９３の出力が入力される。そして、ＯＲゲート１９５の出力が論理和部１８２ａの出力として出力される。
【０１５３】
次に補正部１８２ｂは、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート１９６，１９７，１９８，２００と、入力端子Ｊから入力した入力値と、入力端子Ｋから入力した入力値と、入力端子Ｌから入力した入力値との論理積演算を行うＡＮＤゲート１９９とから構成される。
【０１５４】
そしてＯＲゲート１９６において、入力端子ＥにはＡＮＤゲート１７７の出力が入力され、入力端子ＦにはＡＮＤゲート１７８の出力が入力される。
またＯＲゲート１９７において、入力端子ＥにはＡＮＤゲート１７８の出力が入力され、入力端子ＦにはＡＮＤゲート１７９の出力が入力される。
【０１５５】
またＯＲゲート１９８において、入力端子ＥにはＡＮＤゲート１７９の出力が入力され、入力端子ＦにはＡＮＤゲート１７７の出力が入力される。
またＡＮＤゲート１９９において、入力端子Ｊ，Ｋ，ＬにはそれぞれＯＲゲート１９６，１９７，１９８の出力が入力される。
【０１５６】
またＯＲゲート２００において、入力端子Ｅには論理和部１８２ａの出力が入力され、入力端子ＦにはＡＮＤゲート１９９の出力が入力される。そして、ＯＲゲート２００の出力が補正部１８２ｂ（第１加算回路１８２）の出力として出力される。
【０１５７】
次に第２加算回路１８３は、入力する２つのパルス信号それぞれについて、このパルス信号の論理１比率の半分の比率でランダムに論理１となるパルス信号を生成して、生成した２つのパルス信号の論理和をとったパルス信号を出力する論理和部１８３ａと、論理和部１８３ａから出力されたパルス信号の論理１比率を補正する補正部１８３ｂとから構成される。
【０１５８】
これらのうち論理和部１８３ａは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート２０１，２０２と、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート２０３とから構成される。
【０１５９】
そしてＡＮＤゲート２０１において、入力端子ＣにはＡＮＤゲート１８０の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
またＡＮＤゲート２０２において、入力端子ＣにはＡＮＤゲート１８１の出力が入力され、入力端子Ｄには０．５パルス発生回路１９４の出力が入力される。
【０１６０】
またＯＲゲート２０３において、入力端子Ｅ，ＦにはそれぞれＡＮＤゲート２０１，２０２の出力が入力される。そして、ＯＲゲート２０３の出力が論理和部１８３ａの出力として出力される。
【０１６１】
次に補正部１８３ｂは、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート２０４と、入力端子Ｅから入力した入力値と、入力端子Ｆから入力した入力値との論理和演算を行うＯＲゲート２０５とから構成される。
【０１６２】
そしてＡＮＤゲート２０４において、入力端子Ｃ，ＤにはそれぞれＡＮＤゲート１８０，１８１の出力が入力される。
またＯＲゲート２０５において、入力端子Ｅには論理和部１８３ａの出力が入力され、入力端子ＦにはＡＮＤゲート２０４の出力が入力される。そして、ＯＲゲート２０５の出力が補正部１８３ｂ（第２加算回路１８３）の出力として出力される。
【０１６３】
次に数値変換回路１８４は、図１２に示すように、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値（例えば８ビット［７：０］）を出力するとともに、予め設定された所定リセット時間毎に、この加算値をリセットする（０にする）カウンタ２１１と、カウンタ２１１のリセットされる前の値を保持するとともに、この保持した値（例えば８ビット［７：０］）を出力するレジスタ２１２と、予め設定された所定数値範囲内（本実施形態では、例えば、０〜５１１の整数）で一様乱数（例えば９ビット［８：０］）を生成する一様乱数発生器（ＬＦＳＲ）２１３と、１ビット［０］で０を示す値「０ｂ」を追加して（例えば９ビット［８：０］）として出力するビット追加部２１４と、一方の入力端子Ａに入力される値（例えば９ビット［８：０］）と、他方の入力端子Ｂに入力される値（例えば９ビット［８：０］）とを比較して、入力端子Ａの入力値が入力端子Ｂの入力値より小さい場合にパルス信号を出力する比較器２１５とから構成される。
【０１６４】
そしてカウンタ２１１において、入力端子Ｄ２には入力端子ＩＮ２１が接続される。またレジスタ２１２において、入力端子にはカウンタ２１１の出力が入力される。またビット追加部２１４には、レジスタ２１２の出力が入力される。
【０１６５】
また比較器２１５において、入力端子Ｂにはビット追加部２１４の出力が入力され、入力端子ＡにはＬＦＳＲ２１３の出力が入力される。更に比較器２１５の出力は、数値変換回路１８４の出力端子ＯＵＴ１５から出力される。
【０１６６】
このように構成された数値変換回路１８４において、カウンタ２１１は、入力端子ＩＮ２１から入力されるパルス信号の数を計数して、この計数値をレジスタ２１２に出力する。
【０１６７】
そしてレジスタ２１２は、カウンタ２１１のリセットされる前の値を保持する。即ち、レジスタ２１２は、所定リセット時間内に入力端子ＩＮ２１から入力されるパルス信号の数を保持する。更にビット追加部２１４は、レジスタ２１２に保持された値を２倍にした値を比較器２１５出力する。そして比較器２１５は、ＬＦＳＲ２１３から入力された乱数が、ビット追加部２１４から入力した値よりも小さい場合にパルス信号を出力する。
【０１６８】
即ち数値変換回路１８４は、入力端子ＩＮ２１から入力されるパルス信号のパルス出力回数比率の２倍に相当するパルス出力回数比率でパルス信号を出力する。
このように構成された画像認識装置２では、特徴量ｘ１及び特徴量ｘ２が判定量演算部７に入力すると、まず条件付き確率演算回路２１，２３，３１，３３でそれぞれ第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）を演算する（図３参照）。
【０１６９】
即ち、条件付き確率演算回路２１は、期待値ｗａ１の正規分布において、−∞から特徴量ｘ１までの累積確率を２倍した値を第１車両条件付き確率Ｐ（ｘ１｜ｗａ）として出力する。
【０１７０】
同様に条件付き確率演算回路２３は、期待値ｗｂ１の正規分布において、−∞から特徴量ｘ１までの累積確率を２倍した値を第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）として出力する。
【０１７１】
また条件付き確率演算回路３１は、期待値ｗａ２の正規分布において、−∞から特徴量ｘ２までの累積確率を２倍した値を第１非車両条件付き確率Ｐ（ｘ２｜ｗａ）として出力する。
【０１７２】
また条件付き確率演算回路３３は、期待値ｗｂ２の正規分布において、−∞から特徴量ｘ２までの累積確率を２倍した値を第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）として出力する。
【０１７３】
そして次に、信頼度演算回路２５は、入力した第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）に基づいて、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝を演算する（図３参照）。
【０１７４】
即ち図５に示すように、信頼度演算回路２５内の乗算・加算回路６１において、入力端子ＩＮ５，ＩＮ６，ＩＮ７，ＩＮ８にそれぞれ、車両事前確率Ｐ（ｗａ），第１車両条件付き確率Ｐ（ｘ１｜ｗａ），非車両事前確率Ｐ（ｗｂ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ）が入力されることにより、下式（１０）で表される値を、第１演算係数Ｐ（ｘ１）として出力する。
【０１７５】
Ｐ（ｘ１）＝Ｐ（ｗａ）・Ｐ（ｘ１｜ｗａ）＋Ｐ（ｗｂ）・Ｐ（ｘ１｜ｗｂ） ・・・（１０）
また、信頼度演算回路２５内の乗算・逆数演算回路６４において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、車両事前確率Ｐ（ｗａ），第１車両条件付き確率Ｐ（ｘ１｜ｗａ），第１演算係数Ｐ（ｘ１）が入力されることにより、下式（１１）で表される値を第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）として出力する。
【０１７６】
Ｐ（ｗａ｜ｘ１）＝Ｐ（ｗａ）・Ｐ（ｘ１｜ｗａ）／Ｐ（ｘ１） ・・・（１１）
また、信頼度演算回路２５内の乗算・逆数演算回路６５において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、非車両事前確率Ｐ（ｗｂ），第１非車両条件付き確率Ｐ（ｘ１｜ｗｂ），第１演算係数Ｐ（ｘ１）が入力されることにより、下式（１２）で表される値を第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）として出力する。
【０１７７】
Ｐ（ｗｂ｜ｘ１）＝Ｐ（ｗｂ）・Ｐ（ｘ１｜ｗｂ）／Ｐ（ｘ１） ・・・（１２）
尚、式（１０），（１１），（１２）から明らかなように、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１）と第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）は、ベイズ（Ｂａｙｅｓ）の定理（式（３），（４）参照）に基づいて、算出されている。
【０１７８】
また、信頼度演算回路２５内の信頼度算出回路６６において、入力端子ＩＮ１２，ＩＮ１３にそれぞれ、第１車両統合条件付き確率Ｐ（ｗａ｜ｘ１），第１非車両統合条件付き確率Ｐ（ｗｂ｜ｘ１）が入力されることにより、下式（１３）で表される値を第１車両信頼度Ｐｔ（ｘ１）、下式（１４）で表される値を第１非車両信頼度Ｐｆ（ｘ１）、下式（１５）で表される値を第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝として出力する。
【０１７９】
Ｐｔ（ｘ１）＝｛１−Ｐ（ｗａ｜ｘ１）｝・Ｐ（ｗｂ｜ｘ１）／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１３）
Ｐｆ（ｘ１）＝｛１−Ｐ（ｗａ｜ｘ１）｝・｛１−Ｐ（ｗｂ｜ｘ１）｝／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１４）
｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝＝Ｐ（ｗａ｜ｘ１）・｛１−Ｐ（ｗｂ｜ｘ１）｝／｛１−Ｐ（ｗａ｜ｘ１）・Ｐ（ｗｂ｜ｘ１）｝ ・・・（１５）
また信頼度演算回路３５は、入力した第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）に基づいて、第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝を演算する（図３参照）。
【０１８０】
即ち図６に示すように、信頼度演算回路３５内の乗算・加算回路７１において、入力端子ＩＮ５，ＩＮ６，ＩＮ７，ＩＮ８にそれぞれ、車両事前確率Ｐ（ｗａ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），非車両事前確率Ｐ（ｗｂ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ）が入力されることにより、下式（１６）で表される値を、第２演算係数Ｐ（ｘ２）として出力する。
【０１８１】
Ｐ（ｘ２）＝Ｐ（ｗａ）・Ｐ（ｘ２｜ｗａ）＋Ｐ（ｗｂ）・Ｐ（ｘ２｜ｗｂ） ・・・（１６）
また、信頼度演算回路３５内の乗算・逆数演算回路７４において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、車両事前確率Ｐ（ｗａ），第２車両条件付き確率Ｐ（ｘ２｜ｗａ），第２演算係数Ｐ（ｘ２）が入力されることにより、下式（１７）で表される値を第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）として出力する。
【０１８２】
Ｐ（ｗａ｜ｘ２）＝Ｐ（ｗａ）・Ｐ（ｘ２｜ｗａ）／Ｐ（ｘ２） ・・・（１７）
また、信頼度演算回路３５内の乗算・逆数演算回路７５において、入力端子ＩＮ９，ＩＮ１０，ＩＮ１１にそれぞれ、非車両事前確率Ｐ（ｗｂ），第２非車両条件付き確率Ｐ（ｘ２｜ｗｂ），第２演算係数Ｐ（ｘ２）が入力されることにより、下式（１８）で表される値を第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）として出力する。
【０１８３】
Ｐ（ｗｂ｜ｘ２）＝Ｐ（ｗｂ）・Ｐ（ｘ２｜ｗｂ）／Ｐ（ｘ２） ・・・（１８）
尚、式（１６），（１７），（１８）から明らかなように、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２）と第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）は、ベイズ（Ｂａｙｅｓ）の定理（式（３），（４）参照）に基づいて、算出されている。
【０１８４】
また、信頼度演算回路３５内の信頼度算出回路７６において、入力端子ＩＮ１２，ＩＮ１３にそれぞれ、第２車両統合条件付き確率Ｐ（ｗａ｜ｘ２），第２非車両統合条件付き確率Ｐ（ｗｂ｜ｘ２）が入力されることにより、下式（１９）で表される値を第２車両信頼度Ｐｔ（ｘ２）、下式（２０）で表される値を第２非車両信頼度Ｐｆ（ｘ２）、下式（２１）で表される値を第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝として出力する。
【０１８５】
Ｐｔ（ｘ２）＝｛１−Ｐ（ｗａ｜ｘ２）｝・Ｐ（ｗｂ｜ｘ２）／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（１９）
Ｐｆ（ｘ２）＝｛１−Ｐ（ｗａ｜ｘ２）｝・｛１−Ｐ（ｗｂ｜ｘ２）｝／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（２０）
｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝＝Ｐ（ｗａ｜ｘ２）・｛１−Ｐ（ｗｂ｜ｘ２）｝／｛１−Ｐ（ｗａ｜ｘ２）・Ｐ（ｗｂ｜ｘ２）｝ ・・・（２１）
そして信頼度統合ブロック１５は、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝に基づいて、統合信頼度Ｐｃ（ｗａ）を演算する。
【０１８６】
即ち、まずパルス変換回路１７１，１７２，１７３，１７４，１７５，１７６はそれぞれ、第１車両信頼度Ｐｔ（ｘ１），第１非車両信頼度Ｐｆ（ｘ１），第１不明信頼度｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝，第２車両信頼度Ｐｔ（ｘ２），第２非車両信頼度Ｐｆ（ｘ２），第２不明信頼度｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝の値に応じた比率でパルス信号を出力する。
【０１８７】
するとＡＮＤゲート１７７，１７８，１７９，１８０，１８１はそれぞれ、下式（２２），（２３），（２４），（２５），（２６）で表される論理１比率でパルス信号を出力する。
【０１８８】
尚、ＡＮＤゲート１７７，１７８，１７９，１８０，１８１が出力するパルスの論理１比率をそれぞれ、ＰＡ，ＰＢ，ＰＣ，ＰＤ，ＰＥと表記する。
ＰＡ ＝ Ｐｔ（ｘ１）・Ｐｔ（ｘ２） ・・・（２２）
ＰＢ ＝ Ｐｔ（ｘ１）・｛Ｐｔ（ｘ２），Ｐｆ（ｘ２）｝ ・・・（２３）
ＰＣ ＝ ｛Ｐｔ（ｘ１），Ｐｆ（ｘ１）｝・Ｐｔ（ｘ２） ・・・（２４）
ＰＤ ＝ Ｐｔ（ｘ１）・Ｐｆ（ｘ２） ・・・（２５）
ＰＥ ＝ Ｐｔ（ｘ２）・Ｐｆ（ｘ１） ・・・（２６）
そして更にＡＮＤゲート１９１，１９２，１９３と、ＯＲゲート１９６，１９７，１９８と、ＡＮＤゲート２０１，２０２はそれぞれ、下式（２７），（２８），（２９），（３０），（３１），（３２），（３３），（３４）で表される論理１比率でパルス信号を出力する。
【０１８９】
尚、ＡＮＤゲート１９１，１９２，１９３と、ＯＲゲート１９６，１９７，１９８と、ＡＮＤゲート２０１，２０２が出力するパルスの論理１比率をそれぞれ、Ｐ１９１，Ｐ１９２，Ｐ１９３，Ｐ１９６，Ｐ１９７，Ｐ１９８，Ｐ２０１，Ｐ２０２と表記する。
【０１９０】
Ｐ１９１ ＝ ＰＡ／２ ・・・（２７）
Ｐ１９２ ＝ ＰＢ／２ ・・・（２８）
Ｐ１９３ ＝ ＰＣ／２ ・・・（２９）
Ｐ１９６ ＝ ＰＡ＋ＰＢ−ＰＡ・ＰＢ ・・・（３０）
Ｐ１９７ ＝ ＰＢ＋ＰＣ−ＰＢ・ＰＣ ・・・（３１）
Ｐ１９８ ＝ ＰＡ＋ＰＣ−ＰＡ・ＰＣ ・・・（３２）
Ｐ２０１ ＝ ＰＤ／２ ・・・（３３）
Ｐ２０２ ＝ ＰＥ／２ ・・・（３４）
こうして最終的に、第１加算回路１８２と第２加算回路１８３はそれぞれ、下式（３５），（３６）で表される論理１比率でパルス信号を出力する。
【０１９１】
尚、第１加算回路１８２と第２加算回路１８３が出力するパルス信号の論理１比率をそれぞれ、Ｐ１８２，Ｐ１８３と表記する。
【０１９２】
【数３】
【０１９３】
ここで、式（３５），（３６）の第２項目以降は誤差項である。
即ち、第１加算回路１８２は「（ＰＡ＋ＰＢ＋ＰＣ）／２」に相当する値を演算し、第２加算回路１８３は「（ＰＤ＋ＰＥ）／２」に相当する値を演算する。
【０１９４】
そして数値変換回路１８４は、「（ＰＤ＋ＰＥ）／２」に相当する論理１比率を有するパルス信号を入力して、（ＰＤ＋ＰＥ）に相当する論理１比率を有するパルス信号を出力する。
【０１９５】
更に反転ゲート１８５は、数値変換回路１８４からパルス信号を入力して、「１−（ＰＤ＋ＰＥ）」に相当する論理１比率を有するパルス信号を出力する。
また第２逆数演算回路１８６は、反転ゲート１８５からパルス信号を入力して、「１／｛１−（ＰＤ＋ＰＥ）｝」に相当する値を出力する。
【０１９６】
そして第２乗算回路１８７は、第２加算回路１８３と第２逆数演算回路１８６からの出力を入力して、「（ＰＡ＋ＰＢ＋ＰＣ）／｛１−（ＰＤ＋ＰＥ）｝」に相当する値を、統合信頼度Ｐｃ（ｗａ）として出力する。
【０１９７】
尚、この値（つまり、「（ＰＡ＋ＰＢ＋ＰＣ）／｛１−（ＰＤ＋ＰＥ）｝」）から明らかなように、統合信頼度Ｐｃ（ｗａ）は、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理（式（９）参照）に基づいて、算出されている。
【０１９８】
以上説明したように、本実施形態の条件付き確率演算回路２１，２３，３１，３３では、正規分布乱数発生回路４１及び加算器４４は、入力値Ｘｉｎ２を期待値とした正規分布に従う正規分布乱数を連続して生成する。そして減算器４５及びカウンタ４６は、入力値Ｘｉｎ１と、正規分布乱数発生回路４１及び加算器４４で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、生成乱数値が入力値Ｘｉｎ１より小さい回数を計数する。
【０１９９】
このため、条件付き確率演算回路２１，２３，３１，３３によれば、−∞から入力値Ｘｉｎ１までの累積確率を算出することができる。
尚、従来の正規分布の累積確率を算出する回路としては、入力値Ｘｉｎ１と、この入力値Ｘｉｎ１における−∞から入力値Ｘｉｎ１までの累積確率値とを対応付けて、ＲＯＭなどの記憶領域に格納し、入力値Ｘｉｎ１に応じて、この入力値Ｘｉｎ１に対応した累積確率値を記憶領域から読み出すものが考えられる。この場合、入力値Ｘｉｎ１と累積確率値の精度をそれぞれ８ビットとすると、記憶領域の記憶容量は６５５３６ビットとなり、回路規模が大きくなる。
【０２００】
一方、条件付き確率演算回路２１，２３，３１，３３では、正規分布に従う乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで正規分布の累積確率を算出するための回路を構成することができる。つまり、正規分布の累積確率を算出する回路を少ない回路数で構成することができる。このため、従来の正規分布の累積確率を算出する回路よりも回路規模を小さくすることができる。
【０２０１】
また本実施形態の第１逆数演算回路１０３では、ＬＦＳＲ１１１は、所定数値範囲内で一様乱数を連続して生成する。そして減算器１１２及びカウンタ１１３は、入力値Ｘｉｎ１６と、ＬＦＳＲ１１１で生成された乱数の値とを比較し、この比較結果に基づいて、入力値Ｘｉｎ１６がＬＦＳＲ１１１で生成された乱数の値より大きい回数を計数する。更に比較器１１４及びカウンタ１１５は、減算器１１２及びカウンタ１１３で計数された計数値が２５５に達するまでの間に、ＬＦＳＲ１１１で乱数が生成された回数を計数する。
【０２０２】
尚、従来の逆数演算回路は、除算回路を用いて実現される。この除算回路は、複数のレジスタ，減算回路及び比較回路で構成されるため、回路規模が大きくなる。一方、第１逆数演算回路１０３では、一様乱数を発生させる回路（ＬＦＳＲ１１１）と、２つの値を比較する回路（減算器１１２と比較器１１４）と、計数する回路（カウンタ１１３，カウンタ１１５）とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算する回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。
【０２０３】
また本実施形態の第１乗算回路８１，８２，１０１，１０２では、ＬＦＳＲ９２において所定数値範囲内で一様乱数を連続して生成する。そして、入力値Ｘｉｎ１５に応じた回数だけ、ＬＦＳＲ９２で生成された乱数によって示される値と、入力値Ｘｉｎ１４とを比較し、この比較結果に基づいて、ＬＦＳＲ９２で生成された乱数によって示される値が入力値Ｘｉｎ１４より小さい回数を計数することにより、入力値Ｘｉｎ１５に入力値Ｘｉｎ１４を乗算した値に相当する値を算出する。
【０２０４】
従って、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで乗算回路を構成することができる。つまり、乗算する回路を少ない回路数で構成することができる。このため、従来の乗算回路よりも回路規模を小さくすることができる。
【０２０５】
また本実施形態のパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３では、パルス変換回路１７５は、０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率で論理１となる第１パルス列を生成する。またパルス変換回路１７６は、０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率で論理１となる第２パルス列を生成する。そして０．５パルス発生回路１９４及び論理和部１８３ａは、パルス変換回路１７５によって生成された第１パルス列と、パルス変換回路１７６によって生成された第２パルス列とに基づいて、第１パルス列の半分の比率で論理１となるパルス列と、第２パルス列の半分の比率で論理１となるパルス列との論理和をとった第３パルス列を生成する。
【０２０６】
このように構成されたパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３では、入力値に応じた比率でパルス列を生成する回路と、論理和演算を行う回路とを備えることで、入力した２つの入力値の加算値を表す情報を含む信号を出力することができる。つまり、加算するための回路を少ない回路数で構成することができる。即ちパルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３によれば、多ビットの２つの入力値を加算して、この加算値を表す情報を含む信号を多ビットで出力する一般的な従来の加算器よりも、回路規模を小さくすることができる。
【０２０７】
また補正部１８３ｂは、第６入力値と第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、パルス変換回路１７５によって生成された第１パルス列と、パルス変換回路１７６によって生成された第２パルス列とに基づいて、第３パルス列の論理１比率よりも、加算値比率との差が小さい論理１比率となる第４パルス列を生成する。
【０２０８】
このため、第３パルス列に基づく場合よりも、精度よく第６入力値と第７入力値との加算値を算出できる。
またカウンタ２１１及びレジスタ２１２によれば、所定リセット時間の間に第４パルス列において論理１となった回数を計数することにより、第６入力値と第７入力値との加算値を算出することができる。
【０２０９】
また本実施形態の信頼度演算回路２５，３５では、ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、第１逆数演算回路１０３で構成される。このため、従来の逆数演算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１０】
また本実施形態の信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、パルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３で構成される。このため、従来の加算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１１】
また信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、第２逆数演算回路１８６で構成される。このため、従来の逆数演算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１２】
また信頼度統合ブロック１５では、Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、第２乗算回路１８７で構成される。このため、従来の乗算回路を用いる場合よりも回路規模を小さくすることができる。
【０２１３】
以上説明した実施形態において、条件付き確率演算回路２１，２３，３１，３３は第１発明の演算回路、正規分布乱数発生回路４１及び加算器４４は本発明における正規乱数生成回路、減算器４５及びカウンタ４６は本発明における第１計数回路、ＬＦＳＲ５１は本発明における第１一様乱数生成回路、加算器５３は本発明における加算回路、ＬＦＳＲ５１の所定数値範囲は本発明における第１所定数値範囲である。
【０２１４】
また第１逆数演算回路１０３は第３発明の演算回路、ＬＦＳＲ１１１は本発明における第２一様乱数生成回路、減算器１１２及びカウンタ１１３は本発明における第３計数回路、比較器１１４及びカウンタ１１５は本発明における第４計数回路、ＬＦＳＲ１１１の所定数値範囲は本発明における第２所定数値範囲である。
【０２１５】
また信頼度演算回路２５，３５は第４発明の演算回路、第１乗算回路８１，８２，１０１，１０２は本発明における乗算回路、ＬＦＳＲ９２は本発明における第３生成一様乱数値、ＬＦＳＲ９２の所定数値範囲は本発明における第３所定数値範囲である。
【０２１６】
また、パルス変換回路１７５，１７６，０．５パルス発生回路１９４及び第２加算回路１８３は第５発明の演算回路、パルス変換回路１７５は本発明における第１パルス列生成回路、パルス変換回路１７６は本発明における第２パルス列生成回路、０．５パルス発生回路１９４及び論理和部１８３ａは本発明における第１論理和回路、補正部１８３ｂは本発明における第４パルス列生成回路、ＡＮＤゲート２０４は本発明における第１論理積回路、ＯＲゲート２０５は本発明における第２論理和回路、カウンタ２１１及びレジスタ２１２は本発明における第６計数回路、所定リセット時間は本発明における第１所定計数期間である。
【０２１７】
また信頼度統合ブロック１５は第７発明の演算回路である。
また、特徴量抽出部６は本発明における特徴量抽出手段、条件付き確率演算回路２１，３１の正規分布乱数発生回路４１及び加算器４４は本発明における第１分布発生手段、条件付き確率演算回路２３，３３の正規分布乱数発生回路４１及び加算器４４は本発明における第２分布発生手段、条件付き確率演算回路２１，３１は本発明における第１条件付き確率算出手段、条件付き確率演算回路２３，３３は本発明における第２条件付き確率算出手段、信頼度演算回路２５，３５は本発明における信頼度算出手段、信頼度統合ブロック１５は本発明における信頼度統合手段である。
【０２１８】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、２つの特徴量ｘ１，ｘ２に基づいて、画像認識を行うものを示したが、３つ以上の特徴量を用いてもよい。
【０２１９】
また上記実施形態では、条件付き確率演算回路２１は、一様乱数が入力値Ｘｉｎ１より小さい回数を計数したが、入力値Ｘｉｎ１より大きい回数を計数するようにしてもよい。
また上記実施形態では、第１加算回路１８２が３つの入力値を加算し、第２加算回路１８３が２つの入力値を加算するものを示した。しかし、加算するべき入力値の増加に応じて、４つ以上の入力値を加算するように構成してもよい。
【０２２０】
また上記実施形態では、論理和部１８３ａから出力されたパルス信号の論理１比率を補正する補正部１８３ｂを備えたものを示したが、補正部１８３ｂを省略して、論理和部１８３ａの出力を数値変換回路１８４に入力するようにしてもよい。この場合、カウンタ２１１及びレジスタ２１２は本発明における第５計数回路である。
【０２２１】
また上記実施形態では、逆数演算を行うために第１逆数演算回路１０３を用いたが、第１逆数演算回路１０３の代わりに、以下に示す第３逆数演算回路３００を用いてもよい。
この第３逆数演算回路３００は、図１５（ａ）に示すように、外部クロック信号ＣＬＫを入力し、外部クロック信号ＣＬＫが入力される毎に、予め設定された所定数値範囲内（本実施形態では、例えば、０〜２５５の整数）で一様乱数（例えば８ビット［７：０］）を生成する一様乱数発生器（ＬＦＳＲ）３０１と、一方の入力端子Ｒに入力される値（例えば８ビット［７：０］）から、他方の入力端子Ｌに入力される値（例えば８ビット［７：０］）を減算して、この減算値の最上位ビット（ＭＳＢ）の値（１または０）を出力する減算器３０２と、入力端子Ｄ１にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、入力端子ＥＮにパルス信号が入力すると、この時点での加算値を保持するカウンタ３０３とから構成される。
【０２２２】
そして減算器３０２において、入力端子Ｌには入力端子ＩＮ３１が接続され、入力端子ＲにはＬＦＳＲ３０１からの出力値が入力される。
またカウンタ３０３において、入力端子Ｄ１には外部クロック信号ＣＬＫが入力され、入力端子ＥＮには減算器３０２からのパルス信号が入力される。更にカウンタ３０３の出力は、出力端子ＯＵＴ３１から出力される。
【０２２３】
このように構成された第３逆数演算回路３００において、減算器３０２には、入力端子ＩＮ３１から８ビット［７：０］の値が入力されるとともに、外部クロック信号ＣＬＫがＬＦＳＲ３０１に入力される毎にＬＦＳＲ３０１から一様乱数（８ビット［７：０］）が入力される。このため減算器３０２は、入力端子ＩＮ３１に入力した値（以降、入力値Ｘｉｎ３１とも称す）がＬＦＳＲ３０１から入力された乱数よりも大きい場合にパルス信号を出力する。即ち、減算器３０２がパルス信号を出力する確率は入力値Ｘｉｎ３１に比例する。
【０２２４】
そしてカウンタ３０３は、減算器３０２からのパルス信号が入力されるまでの間に、カウンタ３０３に入力した外部クロック信号ＣＬＫの数を計数する。
即ちカウンタ３０３は、入力値Ｘｉｎ３１が初めて一様乱数より大きくなるまでの間に、ＬＦＳＲ３０１で乱数が生成された回数を計数する。
【０２２５】
従って第３逆数演算回路３００では、入力値Ｘｉｎ３１に比例した成功確率でベルヌーイ試行を行い、初めて成功するまでの回数を計数することと同様の演算を行っている。このため、減算器３０２からのパルス信号が入力した時点でのカウンタ３０３の計数値は、入力値Ｘｉｎ３１の逆数に相当する。
【０２２６】
このように構成された第３逆数演算回路３００では、一様乱数を発生させる回路と、２つの値を比較する回路と、計数する回路とを備えることで逆数演算するための回路を構成することができる。つまり、逆数演算するための回路を少ない回路数で構成することができる。このため、従来の逆数演算回路よりも回路規模を小さくすることができる。また、第１逆数演算回路１０３よりも回路規模を小さくすることができる。
【０２２７】
尚、第３逆数演算回路３００は第２発明の演算回路、ＬＦＳＲ３０１は本発明における第２一様乱数生成回路、減算器３０２及びカウンタ３０３は本発明における第２計数回路、ＬＦＳＲ３０１の所定数値範囲は本発明における第２所定数値範囲である。
【０２２８】
また上記実施形態では、乗算を行うために第１乗算回路１０１を用いたが、第１乗算回路１０１の代わりに、以下に示す第３乗算回路３２０を用いてもよい。
この第３乗算回路３２０は、図１５（ｂ）に示すように、入力端子ＩＮ１７から入力した入力値に応じた比率でパルス信号を出力端子ＯＵＴ１２から出力するパルス変換回路３２１，３２２と、入力端子Ｃから入力した入力値と、入力端子Ｄから入力した入力値との論理積演算を行うＡＮＤゲート３２３と、入力端子Ｄ２にパルス信号が入力するとインクリメント（１加算）し、この加算値を出力するとともに、予め設定された所定リセット時間毎に、この加算値をリセットする（０にする）カウンタ３２４と、カウンタ３２４のリセットされる前の値を保持するとともに、この保持した値を出力するレジスタ３２５とから構成される。
【０２２９】
そしてパルス変換回路３２１において、入力端子ＩＮ１７には第３乗算回路３２０の入力端子ＩＮ３２が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート３２３の入力端子Ｃが接続される。
【０２３０】
またパルス変換回路３２２において、入力端子ＩＮ１７には第３乗算回路３２０の入力端子ＩＮ３３が接続される。また出力端子ＯＵＴ１２には、ＡＮＤゲート３２３の入力端子Ｄが接続される。
【０２３１】
そしてカウンタ３２４において、入力端子Ｄ２にはＡＮＤゲート３２３の出力が入力される。
またレジスタ３２５において、入力端子にはカウンタ３２４の出力が入力される。更にレジスタ３２５の出力は、第３乗算回路３２０の出力端子ＯＵＴ３２から出力される。
【０２３２】
尚、パルス変換回路３２１，３２２は、パルス変換回路１２１，１２２と同様の構成である。
このように構成された第３乗算回路３２０において、ＡＮＤゲート３２３は、下式（３７）で表される論理１比率でパルス信号を出力する。尚、パルス変換回路３２１，３２２，ＡＮＤゲート３２３が出力するパルスの論理１比率をそれぞれ、Ｐ３２１，Ｐ３２２，Ｐ３２３と表記する。
【０２３３】
Ｐ３２３ ＝ Ｐ３２１・Ｐ３２２ ・・・（３７）
またカウンタ３２４は、ＡＮＤゲート３２３から入力されるパルス信号の数を計数して、この計数値をレジスタ３２５に出力する。そしてレジスタ３２５は、カウンタ３２４のリセットされる前の値を保持する。即ち、カウンタ３２４及びレジスタ３２５は、ＡＮＤゲート３２３が所定リセット時間内にパルス信号を出力する回数を計数することにより、ＡＮＤゲート３２３の論理１比率を算出する。
【０２３４】
従って第３乗算回路３２０は、入力端子ＩＮ３２からの入力値と入力端子ＩＮ３３からの入力値との乗算値に相当する数値を出力端子ＯＵＴ３２から出力する。
このように構成された第３乗算回路３２０では、入力値に応じた比率でパルス列を生成する回路と、論理積演算を行う回路とを備えることで、入力した２つの入力値の乗算値を表す情報を含む信号を出力することができる。即ち第３乗算回路３２０によれば、多ビットの２つの入力値を乗算して、この乗算値を表す情報を含む信号を多ビットで出力する一般的な従来の乗算器よりも、回路規模を小さくすることができる。
【０２３５】
尚、第３乗算回路３２０は第６発明の演算回路、パルス変換回路３２１は本発明における第６パルス列生成回路、パルス変換回路３２２は本発明における第７パルス列生成回路、ＡＮＤゲート３２３は本発明における第２論理積回路、カウンタ３２４及びレジスタ３２５は本発明における第７計数回路、カウンタ３２４の所定リセット時間は本発明における第２所定計数期間である。
【図面の簡単な説明】
【０２３６】
【図１】画像認識システム１の構成を示すブロック図。
【図２】判定量演算部７の構成を示すブロック図。
【図３】第１信頼度演算ブロック１１及び第２信頼度演算ブロック１３の構成を示すブロック図。
【図４】条件付き確率演算回路２１の構成を示すブロック図。
【図５】信頼度演算回路２５の構成を示すブロック図。
【図６】信頼度演算回路３５の構成を示すブロック図。
【図７】乗算・加算回路６１及び第１乗算回路８１の構成を示すブロック図。
【図８】乗算・逆数演算回路６４の構成を示すブロック図。
【図９】信頼度算出回路６６の構成を示すブロック図。
【図１０】パルス変換回路１２１，第２乗算回路１３１及び第２逆数演算回路１３０の構成を示すブロック図。
【図１１】信頼度統合ブロック１５の構成を示すブロック図。
【図１２】数値変換回路１８４の構成を示すブロック図。
【図１３】撮影画像及び物体領域を示す図。
【図１４】条件付き確率演算回路２１の演算結果を説明する図。
【図１５】第３逆数演算回路３００と第３乗算回路３２０の構成を示すブロック図。
【図１６】第１計数回路の計数値を説明する図。
【符号の説明】
【０２３７】
１…画像認識システム、２…画像認識装置、３，３’…カメラ、６…特徴量抽出部、７…判定量演算部、８…判定部、１１…第１信頼度演算ブロック、１３…第２信頼度演算ブロック、１５…信頼度統合ブロック、２１，２３，３１，３３…条件付き確率演算回路、２２，２４，３２，３４…レジスタ、２５，３５…信頼度演算回路、４１…正規分布乱数発生回路、４２，４３，４７…ビット追加部、４４…加算器、４５…減算器、４６…カウンタ、５１…ＬＦＳＲ、５３…加算器、６１…乗算・加算回路、６２，６３…レジスタ、６４，６５…乗算・逆数演算回路、６６…信頼度算出回路、７１…乗算・加算回路、７２，７３…レジスタ、７４，７５…乗算・逆数演算回路、７６…信頼度算出回路、８１，８２…第１乗算回路、８３…加算器、９１…減算器、９２…ＬＦＳＲ、９３…基準カウンタ、９４…比較器、９５…カウンタ、１０１，１０２…第１乗算回路、１０３…第１逆数演算回路、１１１…ＬＦＳＲ、１１２…減算器、１１３…カウンタ、１１４…比較器、１１５…カウンタ、１２１，１２２…パルス変換回路、１２３，１２４…反転ゲート、１２５，１２６，１２７，１２８…ＡＮＤゲート、１２９…反転ゲート、１３０…第２逆数演算回路、１３１，１３２，１３３…第２乗算回路、１４１…ＬＦＳＲ、１４２…比較器、１５１…基準カウンタ、１５２…比較器、１５３…カウンタ、１６１…カウンタ、１６２…比較器、１６３…カウンタ、１７１，１７２，１７３，１７４，１７５，１７６…パルス変換回路、１７７，１７８，１７９，１８０，１８１…ＡＮＤゲート、１８２…第１加算回路、１８２ａ…論理和部、１８２ｂ…補正部、１８３…第２加算回路、１８３ａ…論理和部、１８３ｂ…補正部、１８４…数値変換回路、１８５…反転ゲート、１８６…第２逆数演算回路、１８７…第２乗算回路、１９１，１９２，１９３，１９９，２０１，２０２，２０４…ＡＮＤゲート、１９４…パルス発生回路、１９５，１９６，１９７，１９８，２００，２０３，２０５…ＯＲゲート、２１１…カウンタ、２１２…レジスタ、２１３…ＬＦＳＲ、２１４…ビット追加部、２１５…比較器、３００…第３逆数演算回路、３０１…ＬＦＳＲ、３０２…減算器、３０３…カウンタ、３２０…第３乗算回路、３２１…パルス変換回路、３２２…パルス変換回路、３２３…ＡＮＤゲート、３２４…カウンタ、３２５…レジスタ。
【特許請求の範囲】
【請求項１】
予め設定された所定値を期待値とした正規分布に従う乱数を正規分布乱数とし、この正規分布乱数を連続して生成する回路である正規乱数生成回路と、
入力された第１入力値と、前記正規乱数生成回路で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、前記生成乱数値が前記第１入力値より大きい回数または小さい回数を計数する第１計数回路と、
を備えることを特徴とする演算回路。
【請求項２】
前記正規乱数生成回路は、
予め設定された第１所定数値範囲内で一様乱数を連続して生成する回路である複数の第１一様乱数生成回路と、
前記複数の第１一様乱数生成回路のそれぞれで生成された乱数の値の総和をとる加算回路と、
から構成されることを特徴とする請求項１に記載の演算回路。
【請求項３】
予め設定された第２所定数値範囲内で一様乱数を連続して生成する回路である第２一様乱数生成回路と、
入力された第２入力値と、前記第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、前記第２入力値が前記第２生成一様乱数値より大きくなるまでの間に、前記第２一様乱数生成回路で乱数が生成された回数を計数する第２計数回路と、
を備えることを特徴とする演算回路。
【請求項４】
予め設定された第２所定数値範囲内で一様乱数を連続して生成する回路である第２一様乱数生成回路と、
入力された第３入力値と、前記第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、前記第３入力値が前記第２生成一様乱数値より大きい回数を計数する第３計数回路と、
前記第３計数回路で計数された計数値が予め設定された所定判定値に達するまでの間に、前記第２一様乱数生成回路で乱数が生成された回数を計数する第４計数回路と、
を備えることを特徴とする演算回路。
【請求項５】
ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行う演算回路であって、
ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする演算回路。
【請求項６】
予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、前記第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、前記第３生成一様乱数値が前記第５入力値より大きい回数または小さい回数を計数することにより、前記第４入力値に前記第５入力値を乗算した値に相当する値を算出するように構成された乗算回路を備える、
ことを特徴とする請求項５に記載の演算回路。
【請求項７】
０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率でランダムに論理１となる第１パルス列を生成する第１パルス列生成回路と、
０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率でランダムに論理１となる第２パルス列を生成する第２パルス列生成回路と、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列とに基づいて、前記第１パルス列の半分の比率でランダムに論理１となるパルス列と、前記第２パルス列の半分の比率でランダムに論理１となるパルス列との論理和をとった第３パルス列を生成する第１論理和回路と、
を備えることを特徴とする演算回路。
【請求項８】
前記第６入力値と前記第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列とに基づいて、前記第３パルス列の論理１比率よりも、前記加算値比率との差が小さい論理１比率となる第４パルス列を生成する第４パルス列生成回路を備える、
ことを特徴とする請求項７に記載の演算回路。
【請求項９】
前記第４パルス列生成回路は、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列との論理積をとった第５パルス列を生成する第１論理積回路と、
前記第１論理和回路によって生成された第３パルス列と、前記第１論理積回路によって生成された第５パルス列との論理和をとったパルス列を前記第４パルス列として生成する第２論理和回路と、
から構成されることを特徴とする請求項８に記載の演算回路。
【請求項１０】
予め設定された第１所定計数期間の間に前記第３パルス列において論理１となった回数を計数する第５計数回路を備える、
ことを特徴とする請求項７に記載の演算回路。
【請求項１１】
予め設定された第１所定計数期間の間に前記第４パルス列において論理１となった回数を計数する第６計数回路を備える、
ことを特徴とする請求項８または請求項９に記載の演算回路。
【請求項１２】
０から１までの値で入力する第８入力値に応じた比率を第８入力値比率とし、この第８入力値比率でランダムに論理１となる第６パルス列を生成する第６パルス列生成回路と、
０から１までの値で入力する第９入力値に応じた比率を第９入力値比率とし、この第９入力値比率でランダムに論理１となる第７パルス列を生成する第７パルス列生成回路と、
前記第６パルス列生成回路によって生成された第６パルス列と、前記第７パルス列生成回路によって生成された第７パルス列との論理積をとった第８パルス列を生成する第２論理積回路と、
を備えることを特徴とする演算回路。
【請求項１３】
予め設定された第２所定計数期間の間に前記第８パルス列において論理１となった回数を計数する第７計数回路を備える、
ことを特徴とする請求項１２に記載の演算回路。
【請求項１４】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う演算回路であって、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、請求項７〜請求項９の何れかに記載の演算回路で構成される、
ことを特徴とする演算回路。
【請求項１５】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする請求項１４に記載の演算回路。
【請求項１６】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、請求項６に記載の乗算回路で構成される、
ことを特徴とする請求項１４または請求項１５に記載の演算回路。
【請求項１７】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記第１分布発生手段及び前記第２分布発生手段の少なくとも一方は、請求項１または請求項２に記載の正規乱数生成回路で構成され、
前記第１条件付き確率算出手段及び第２条件付き確率算出手段の少なくとも一方は、前記特徴量抽出手段により抽出された特徴量を前記第１入力値とした、請求項１に記載の第１計数回路で構成される、
ことを特徴とする画像認識装置。
【請求項１８】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記信頼度算出手段は、
ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする画像認識装置。
【請求項１９】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記信頼度統合手段は、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、請求項７〜請求項９の何れかに記載の演算回路で構成される、
ことを特徴とする画像認識装置。
【請求項１】
予め設定された所定値を期待値とした正規分布に従う乱数を正規分布乱数とし、この正規分布乱数を連続して生成する回路である正規乱数生成回路と、
入力された第１入力値と、前記正規乱数生成回路で生成された正規分布乱数の値である生成乱数値とを比較し、この比較結果に基づいて、前記生成乱数値が前記第１入力値より大きい回数または小さい回数を計数する第１計数回路と、
を備えることを特徴とする演算回路。
【請求項２】
前記正規乱数生成回路は、
予め設定された第１所定数値範囲内で一様乱数を連続して生成する回路である複数の第１一様乱数生成回路と、
前記複数の第１一様乱数生成回路のそれぞれで生成された乱数の値の総和をとる加算回路と、
から構成されることを特徴とする請求項１に記載の演算回路。
【請求項３】
予め設定された第２所定数値範囲内で一様乱数を連続して生成する回路である第２一様乱数生成回路と、
入力された第２入力値と、前記第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、前記第２入力値が前記第２生成一様乱数値より大きくなるまでの間に、前記第２一様乱数生成回路で乱数が生成された回数を計数する第２計数回路と、
を備えることを特徴とする演算回路。
【請求項４】
予め設定された第２所定数値範囲内で一様乱数を連続して生成する回路である第２一様乱数生成回路と、
入力された第３入力値と、前記第２一様乱数生成回路で生成された乱数の値である第２生成一様乱数値とを比較し、この比較結果に基づいて、前記第３入力値が前記第２生成一様乱数値より大きい回数を計数する第３計数回路と、
前記第３計数回路で計数された計数値が予め設定された所定判定値に達するまでの間に、前記第２一様乱数生成回路で乱数が生成された回数を計数する第４計数回路と、
を備えることを特徴とする演算回路。
【請求項５】
ベイズ（Ｂａｙｅｓ）の定理を用いた演算を行う演算回路であって、
ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする演算回路。
【請求項６】
予め設定された第３所定数値範囲内で一様乱数を生成する回路である第３一様乱数生成回路を有し、入力した第４入力値に応じた回数だけ、前記第３一様乱数生成回路で生成された乱数によって示される値である第３生成一様乱数値と、入力した第５入力値とを比較し、この比較結果に基づいて、前記第３生成一様乱数値が前記第５入力値より大きい回数または小さい回数を計数することにより、前記第４入力値に前記第５入力値を乗算した値に相当する値を算出するように構成された乗算回路を備える、
ことを特徴とする請求項５に記載の演算回路。
【請求項７】
０から１までの値で入力する第６入力値に応じた比率を第６入力値比率とし、この第６入力値比率でランダムに論理１となる第１パルス列を生成する第１パルス列生成回路と、
０から１までの値で入力する第７入力値に応じた比率を第７入力値比率とし、この第７入力値比率でランダムに論理１となる第２パルス列を生成する第２パルス列生成回路と、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列とに基づいて、前記第１パルス列の半分の比率でランダムに論理１となるパルス列と、前記第２パルス列の半分の比率でランダムに論理１となるパルス列との論理和をとった第３パルス列を生成する第１論理和回路と、
を備えることを特徴とする演算回路。
【請求項８】
前記第６入力値と前記第７入力値とを加算した値の半分の値に応じた比率を加算値比率とするとともに、パルス列において論理１となる比率を論理１比率とし、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列とに基づいて、前記第３パルス列の論理１比率よりも、前記加算値比率との差が小さい論理１比率となる第４パルス列を生成する第４パルス列生成回路を備える、
ことを特徴とする請求項７に記載の演算回路。
【請求項９】
前記第４パルス列生成回路は、
前記第１パルス列生成回路によって生成された第１パルス列と、前記第２パルス列生成回路によって生成された第２パルス列との論理積をとった第５パルス列を生成する第１論理積回路と、
前記第１論理和回路によって生成された第３パルス列と、前記第１論理積回路によって生成された第５パルス列との論理和をとったパルス列を前記第４パルス列として生成する第２論理和回路と、
から構成されることを特徴とする請求項８に記載の演算回路。
【請求項１０】
予め設定された第１所定計数期間の間に前記第３パルス列において論理１となった回数を計数する第５計数回路を備える、
ことを特徴とする請求項７に記載の演算回路。
【請求項１１】
予め設定された第１所定計数期間の間に前記第４パルス列において論理１となった回数を計数する第６計数回路を備える、
ことを特徴とする請求項８または請求項９に記載の演算回路。
【請求項１２】
０から１までの値で入力する第８入力値に応じた比率を第８入力値比率とし、この第８入力値比率でランダムに論理１となる第６パルス列を生成する第６パルス列生成回路と、
０から１までの値で入力する第９入力値に応じた比率を第９入力値比率とし、この第９入力値比率でランダムに論理１となる第７パルス列を生成する第７パルス列生成回路と、
前記第６パルス列生成回路によって生成された第６パルス列と、前記第７パルス列生成回路によって生成された第７パルス列との論理積をとった第８パルス列を生成する第２論理積回路と、
を備えることを特徴とする演算回路。
【請求項１３】
予め設定された第２所定計数期間の間に前記第８パルス列において論理１となった回数を計数する第７計数回路を備える、
ことを特徴とする請求項１２に記載の演算回路。
【請求項１４】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理を用いた演算を行う演算回路であって、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、請求項７〜請求項９の何れかに記載の演算回路で構成される、
ことを特徴とする演算回路。
【請求項１５】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする請求項１４に記載の演算回路。
【請求項１６】
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて乗算を行う回路が、請求項６に記載の乗算回路で構成される、
ことを特徴とする請求項１４または請求項１５に記載の演算回路。
【請求項１７】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記第１分布発生手段及び前記第２分布発生手段の少なくとも一方は、請求項１または請求項２に記載の正規乱数生成回路で構成され、
前記第１条件付き確率算出手段及び第２条件付き確率算出手段の少なくとも一方は、前記特徴量抽出手段により抽出された特徴量を前記第１入力値とした、請求項１に記載の第１計数回路で構成される、
ことを特徴とする画像認識装置。
【請求項１８】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記信頼度算出手段は、
ベイズ（Ｂａｙｅｓ）の定理に基づいて逆数演算を行う回路が、請求項３または請求項４に記載の演算回路で構成される、
ことを特徴とする画像認識装置。
【請求項１９】
入力画像から、予め設定された第１所定対象物を特徴付ける複数の特徴量を抽出する特徴量抽出手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物を示す画像である第１所定対象物画像が前記入力画像内に含まれる確率の分布を正規分布で示した第１特徴量分布データを発生させる第１分布発生手段と、
複数の特徴量それぞれ毎に、この特徴量に対する、前記第１所定対象物とは異なる第２所定対象物を示す画像である第２所定物体対象物が前記入力画像内に含まれる確率の分布を正規分布で示した第２特徴量分布データを発生させる第２分布発生手段と、
前記第１分布発生手段で発生させた第１特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第１条件付き確率を算出する第１条件付き確率算出手段と、
前記第２分布発生手段で発生させた第２特徴量分布データと、前記特徴量抽出手段により抽出された複数の特徴量の値とに基づいて求められ、複数の特徴量それぞれ毎に、前記第２所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す第２条件付き確率を算出する第２条件付き確率算出手段と、
ベイズ（Ｂａｙｅｓ）の定理を用いて、前記第１条件付き確率算出手段により算出された第１条件付き確率と、前記第２条件付き確率算出手段により算出された第２条件付き確率とを統合することにより求められ、前記第１所定対象物画像が前記入力画像内に含まれる確からしさの度合いを示す信頼度を、前記複数の特徴量毎に算出する信頼度算出手段と、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づき、前記複数の特徴量毎に算出された信頼度を統合する信頼度統合手段と、
を備える画像認識装置であって、
前記信頼度統合手段は、
Ｄｅｍｐｓｔｅｒ−Ｓｈａｆｅｒの結合定理に基づいて加算を行う回路が、請求項７〜請求項９の何れかに記載の演算回路で構成される、
ことを特徴とする画像認識装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】
【図１３】
【公開番号】特開２００６−２９３７５６（Ｐ２００６−２９３７５６Ａ）
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願番号】特願２００５−１１４６９７（Ｐ２００５−１１４６９７）
【出願日】平成１７年４月１２日（２００５．４．１２）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願日】平成１７年４月１２日（２００５．４．１２）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]