焦点検出用固体撮像装置、及び同固体撮像装置を用いたカメラ
【課題】 多点ＡＦ用固体撮像装置では、動作時の消費電流が大きくなってしまい、電池寿命に対し問題となる可能性をもっている。また蓄積制御中の消費電力増大は、チップ発熱をおこし暗電流増大につながるため、センサ特性の悪化が懸念される。
本発明は、上記従来の問題に鑑みなされたもので、蓄積制御中においても消費電力が小さい多点ＡＦ用固体撮像装置を提供することにある。
【解決手段】 最大値検出回路と最小値検出兼信号出力回路を有する複数のリニアセンサ対と、前記最大値検出回路と最小値検出回路を用い非破壊読み出しによる蓄積時間と利得制御を行なうオートゲインコントロール回路を有効画素の一部にもつＡＦ用固体撮像装置において、前記オートゲインコントロール領域と非オートゲインコントロール領域とを独立にバイアス制御する制御回路を有する。
本発明は、上記従来の問題に鑑みなされたもので、蓄積制御中においても消費電力が小さい多点ＡＦ用固体撮像装置を提供することにある。
【解決手段】 最大値検出回路と最小値検出兼信号出力回路を有する複数のリニアセンサ対と、前記最大値検出回路と最小値検出回路を用い非破壊読み出しによる蓄積時間と利得制御を行なうオートゲインコントロール回路を有効画素の一部にもつＡＦ用固体撮像装置において、前記オートゲインコントロール領域と非オートゲインコントロール領域とを独立にバイアス制御する制御回路を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オートゲインコントロール（ＡＧＣ）機能を有するオートフォーカス（焦点検出：以下、ＡＦとも記載する）を行う固体撮像装置に関するものである。特に本発明は、デジタルカメラもしくはアナログ（銀塩）カメラ等に用いられる位相差検出型ＡＦ用固体撮像装置に関するものである。
【背景技術】
【０００２】
図８は、従来の一眼レフカメラに用いられる多点ＡＦセンサの回路を示す一例を示すブロック図である。このＡＦセンサは本出願人により、下記の特許文献１により開示されたものである。同図において９００は半導体チップ（半導体基板）、９０１はＡＦ回路ブロック、９０２はアナログ回路ブロック、９０３はディジタル回路ブロックである。
【０００３】
このＡＦセンサは９点ＡＦを可能とするため、ＡＦ回路ブロック９０１は９つのリニアセンサＬ１Ａ（Ｌ１Ｂ）〜Ｌ９Ａ（Ｌ９Ｂ）で構成されている。アナログ回路ブロック９０２は各リニアセンサ回路の蓄積時間を制御するためのＡＧＣ回路１〜９、ＡＦセンサ回路ブロック９０１からの信号を増幅出力する信号増幅回路９０２Ａ、基準電位を発生するバンドギャップ回路（基準電位発生回路）９０２Ｂ、センサ回路とアナログ回路で必要とする電圧を発生する中間電位回路、で構成されている。ディジタル回路ブロック９０３はマイコンとの通信を行なうための入出力通信回路（Ｉ／Ｏ）、センサの駆動パルスを発生するためのタイミングジェネレータ（Ｔ／Ｇ）、各種アナログ信号を選択するためのマルチプレクサ回路（ＭＰＸ）から成っている。一眼レフカメラは高速オートフォーカスが要求されるため、ＡＦセンサにおいては９つのリニアセンサとＡＧＣ回路を並列駆動することにより高速動作を実現している。また各リニアセンサおよびＡＧＣ回路は、Ｔ／Ｇ制御信号ＡＦＯＮ１〜９、ＡＦ２ＯＮ１〜９およびＡＧＣＯＮ１〜９によりバイアスをカットオフし非動作状態にすることが可能となっている。これにより、蓄積終了時ライン選択時に各回路のバイアスをカットオフすることにより、消費電力の低減が図れる。
【特許文献１】特開２００３−２２２７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＡＦセンサでは、蓄積制御中において、全てのリニアセンサを同時に駆動するため動作時の消費電流が大きくなってしまう。また上記従来例では、９点ＡＦ回路ブロック図を示したが、多点化およびクロスＡＦ化を進める上で、蓄積制御中の消費電力は電池寿命に対し問題となる可能性をもっている。また蓄積制御中の消費電力増大は、チップ発熱をおこし暗電流増大につながるため、センサ特性の悪化が懸念される。
【０００５】
本発明は、上記従来の問題に鑑みなされたもので、その目的は、蓄積制御中においても消費電力が小さいＡＦ用固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、最大値検出回路と最小値検出回路を用い非破壊読み出しによる蓄積時間と利得制御を行なうオートゲインコントロール回路を有効画素の一部にもつＡＦ用固体撮像装置において、前記オートゲインコントロール回路と非オートゲインコントロール回路とを独立的にバイアス制御する制御回路を有することを特徴とする。また非オートゲインコントロール回路において信号出力回路を兼用しない最大値検出回路もしくは最小値検出回路のバイアスは常時カットオフすることを特徴とする。前記、最大値検出回路および最小値検出回路は、回路として常時非動作状態のため不必要であるが、センサアレイの寄生容量を均一にするために存在する。また非オートゲインコントロール回路の最小値検出兼信号出力回路もしくは最大値検出件信号出力回路は、蓄積制御中に動作と非動作を選択する回路を有することを特徴とする。
【０００７】
本発明においては、全体の消費電流、特に蓄積制御中の消費電流を低減でき、多点ＡＦにおいても、低消費電力で動作することが可能である。
【発明の効果】
【０００８】
以上説明したように、リニアセンサ対を並列で処理を行なっても蓄積制御時は、低消費電流で処理でき、低消費電力かつ多点ＡＦが可能なＡＦセンサを実現した。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１０】
なお、以下に述べる実施の形態は、それぞれ、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の技術的範囲はこれらの形態に限られるものではない。
【００１１】
（第１の実施形態）
図１、図２は本発明の第１実施形態の特徴を最もよく示す図面であり、ＡＦ用固体撮像装置のリニアセンサ回路図、およびセンサを構成する回路である最小値検出兼信号出力回路、最大値信号出力回路を詳しく示したものである。基本構成は、特開２０００−１８０７０６号公報で開示された回路である。図１、図２において１００はオートゲインコントロール領域のセンサユニット、１０１は非オートゲインコントロール領域のセンサユニットである。さらに、１は光電変換を行なう正孔を蓄積するｐｎ接合フォトダイオードである、２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＣＭＯＳ増幅回路であり、１〜３によって１つの光電変換画素１９を構成する。４は最小値検出兼信号出力回路、５は最大値検出回路、６〜９はスイッチ用ＭＯＳトランジスタ、１０はクランプ電位を入力するためのＭＯＳトランジスタ、１１はクランプ容量であり、１０、１１でクランプ回路を構成している。１２は最小値検出用ＭＯＳスイッチ、１３は最大値検出用ＭＯＳスイッチ、１４、１５は定電流用ＭＯＳトランジスタ、１６はＯＲゲート、１７は走査回路である。図２に示すように最小値検出回路用には最終段がｐＭＯＳのソースフォロア回路、最大値出力検出回路用には最終段がｎＭＯＳのソースフォロア回路であり、２０〜２３は定電流用ＭＯＳトランジスタである。１８は画素からの信号が出力される共通出力線である。本回路構成おいて、最大値検出回路、最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するノイズの除去が可能になっている。また最終出力段がソースフォロア形式である電圧フォロア回路を画素毎に構成し、最小値出力時には各電圧フォロアの出力段の定電流源をオフにして、定電流源に接続された出力線を共通接続する事により、映像信号の最小値を得ることができる。また、映像信号出力時には、各電圧フォロアの出力段の定電流源をオンにして、各電圧フォロア回路を順次、出力線に接続させることにより、シリアルな映像信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００１２】
本実施例においては、蓄積制御中の最小値検出兼信号出力回路と最大値検出回路へのバイアスをオートゲインコントロール領域と非オートゲインコントロール領域において独立に制御することにより、蓄積制御中の消費電流を低減する機能を有している。図３は、オートゲインコントロール領域についてリニアセンサブロック図を用いて示したものである。図３において、オートゲインコントロール（ＡＧＣ）領域は有効画素領域の一部であり、非オートゲインコントロール領域は、遮光（ＯＢ）画素やダミー画素も含んでいる。
【００１３】
非オートゲインコントロール領域では、蓄積制御時に最大値検出を行なわないため、最大値検出回路の常時非動作にすることにより、消費電流の低減が計れる。具体的には、図１、図２の非オートゲインコントロール領域内における最大値検出回路の定電流用ＭＯＳ２１はＶＤＤレベル（電源レベル）、２２はＶＤＤレベル（電源レベル）に常時接続し非動作状態とする。
【００１４】
また図４は、本実施例におけるＡＦセンサ全体ブロック図を示している。図４において２００は半導体チップ（半導体基板）、２０１はＡＦ回路ブロック、２０２はアナログ回路ブロック、２０３はディジタル回路ブロックである。
【００１５】
ディジタル回路ブロック内２０３のＴ／Ｇから、各最小値検出回路および各最大値検出回路のバイアス制御をおこなう信号ＢＰ１ｘ〜ＢＰ４ｘおよびＢＮ１ｘ（ｘはＬ１からＬ９に対応）を出力する。これらの信号は、図２の定電流用ＭＯＳトランジスタのゲートに印加され、その結果、線形領域で動作させる制御信号（中間レベル信号）を印加することになり、動作状態となる。
【００１６】
図２において最小値検出回路の差動段定電流用ＭＯＳトランジスタ２０のゲートには、オートゲインコントロール領域においてはＢＰ１ｘ、非オートゲインコントロール領域においてはＢＰ４ｘが印加される。蓄積制御中において、ＢＰ４ｘは、マイコンとＴ／Ｇとの通信により中間レベル信号とＶＤＤレベル（電源レベル）信号が選択可能である。非オートゲインコントロール領域においては、ＶＤＤレベルを選択して、最小値検出回路を非動作とし、消費電流の低減を計る。
【００１７】
本実施形態では、最小値検出兼信号出力回路および最大値検出回路の蓄積制御時のバイアスをオートゲインコントロール領域と非オートゲインコントロール領域で独立に制御する。これにより、多点ＡＦ可能なＡＦセンサにおいても、低消費電力のＡＦ用固体撮像装置を実現する事ができた。
【００１８】
（第２の実施形態）
図５、図６は、本発明の第２の実施形態を構成するＡＦ用固体撮像装置のリニアセンサ回路図、およびセンサを構成する回路である最小値検出兼信号出力回路、最大値信号出力回路を詳細に示したものである。５００はオートゲインコントロール領域のセンサユニットである。５０１は非オートゲインコントロール領域のセンサユニットである。３０１は光電変換を行う電子を蓄積するｐｎ接合フォトダイオードである。３０２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタである。３０３はＣＭＯＳ増幅回路である。３０１〜３０３によって１つの光電変換画素３１９を構成する。３０４は最大値検出兼信号出力回路である。３０５は最小値検出回路である。３０６〜３０９はスイッチ用ＭＯＳトランジスタである。３１０はクランプ電位を入力するためのＭＯＳトランジスタである。３１１はクランプ容量である。３１０、３１１でクランプ回路を構成している。３１２は最大値検出用ＭＯＳスイッチである。３１３は最小値検出用ＭＯＳスイッチである。３１４、３１５は定電流用ＭＯＳトランジスタである。３１６はＯＲゲートである。３１７は走査回路である。図６に示すように最大値検出回路には最終段がｐＭＯＳのソースフォロア回路が設けられている。最小値出力検出回路には最終段がｎＭＯＳのソースフォロア回路が設けられている。３２０〜３２３は定電流用ＭＯＳトランジスタである。３１８は画素からの信号が出力される共通出力線である。最小値検出回路、及び最大値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最小値検出回路、最大値検出回路で発生するノイズの除去が可能になっている。また最終出力段がソースフォロア形式である電圧フォロア回路を画素毎に構成し、最大値出力時には各電圧フォロアの出力段の定電流源をオフにして、定電流源に接続された出力線を共通接続する事により、映像信号の最大値を得ることができる。また、映像信号出力時には、各電圧フォロアの出力段の定電流源をオンにして、各電圧フォロア回路を順次、出力線に接続させることにより、シリアルな映像信号を得ることができる。上記動作により、最大値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００１９】
本実施形態において、蓄積制御中の最大値検出兼信号出力回路と最小値検出回路へのバイアスをオートゲインコントロール領域と非オートゲインコントロール領域において独立に制御することにより、蓄積制御中の消費電流を低減する機能を有している。
【００２０】
非オートゲインコントロール領域では、蓄積制御時に最小値検出を行なわないため、最小値検出回路を常時、非動作にすることにより、消費電流の低減が計れる。具体的には、図５、図６の非オートゲインコントロール領域内における最小値検出回路の定電流用ＭＯＳ３２１はＶＤＤレベル（電源レベル）、３２２もＶＤＤレベル（電源レベル）に常時接続し非動作状態とする。
【００２１】
Ｔ／Ｇから各最小値検出回路および各最大値検出回路のバイアス制御をおこなう信号ＢＰ５ｘ〜ＢＰ８ｘおよびＢＮ５ｘ（ｘはＬ１からＬ９に対応）を出力する。図６の定電流用ＭＯＳトランジスタのゲートに線形領域で動作させる制御信号（中間レベル信号）を印加することで動作状態とする。
【００２２】
図６において最大値検出回路の差動段定電流用ＭＯＳトランジスタ３２０のゲートには、オートゲインコントロール領域においてはＢＰ５ｘ、非オートゲインコントロール領域においてはＢＰ８ｘが印加される。蓄積制御中のＢＰ８ｘは、マイコンとＴ／Ｇとの通信により中間レベル信号とＶＤＤレベル（電源レベル）信号を選択することができる。非オートゲインコントロール領域においては、ＶＤＤレベル信号を選択して最小値検出回路を非動作とし、消費電流の低減を計る。
【００２３】
本実施形態では、最小値検出兼信号出力回路および最大値検出回路の蓄積制御時のバイアスをオートゲインコントロール領域と非オートゲインコントロール領域で独立に制御した。その結果、多点ＡＦ可能なＡＦセンサにおいても、低消費電力のＡＦ用固体撮像装置を実現することができた。
【００２４】
（第３の実施形態）
本実施形態では、以上の実施形態で説明した本発明のＡＦ用固体撮像装置を用いた撮像装置について説明する。図７は本発明のＡＦ用固体撮像装置をデジタルカメラに用いた場合の一実施形態を示すブロック図である。４０１はレンズのプロテクトとメインスイッチを兼ねるバリアである。４０２は被写体の光学像を固体撮像素子４０４に結像するレンズである。４０３はレンズ４０２を通った光量を可変するための絞りである。４０４はレンズ４０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００２５】
また、４０５は以上の実施形態で説明した本発明であるＡＦ用固体撮像装置を含んだＡＥＡＦ用固体撮像装置である。例えば、図１、又は図５の実施形態のものを用いるものとする。ちなみに図７では、ＡＥ用固体撮像装置を同じブロックに含めて説明している。４０６は固体撮像素子４０４やＡＥＡＦ用固体撮像装置４０５から出力される画像信号、ＡＥ信号、ＡＦ信号を信号処理する撮像信号処理回路である。４０７は撮像信号処理回路４０６からの出力をアナログ−ディジタル変換するＡ／Ｄ変換器である。４０８はＡ／Ｄ変換器４０７より出力された画像データに対する各種の補正やデータを圧縮する信号処理部である。４０９は固体撮像素子４０４、撮像信号処理回路４０６、Ａ／Ｄ変換器４０７、信号処理部４０８等に各種タイミング信号を出力するタイミング発生部である。４１０は各種演算とカメラ全体を制御する全体制御・演算部である。４１１は画像データを一時的に記憶するためのメモリ部である。
【００２６】
更に、４１２は記録媒体に記録または読み出しを行うためのインターフェース部である。４１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。４１４は外部コンピュータ等と通信するためのインターフェース部である。
【００２７】
次に、このようなデジタルカメラの撮影時の動作について説明する。バリア３０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器４０７等の撮像系回路の電源がオンされる。次いで、露光量を制御するために全体制御・演算部４１０は絞り４０３を開放にする。ＡＥＡＦ用固体撮像素子４０５のＡＥセンサから出力された信号がＡ／Ｄ変換器４０７で変換された後、信号処理部４０８に入力され、そのデータを基に露出の演算を全体制御・演算部４１０で行う。
【００２８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部４１０は絞り４０３を調節する。また、ＡＥＡＦ用固体撮像装置４０５のＡＦセンサから出力された信号をもとに前述のような位相差検出により被写体までの距離の演算を全体制御・演算部４１０で行う。その後、レンズ４０２を駆動して合焦か否かを判断し、合焦していないと判断した時は再びレンズ４０２を駆動して測距を行い、オートフォーカス制御を行う。
【００２９】
次いで、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４０４から出力された画像信号はＡ／Ｄ変換器４０７でＡ−Ｄ変換され、信号処理部４０８を通り全体制御・演算４１０によりメモリ部４１１に書き込まれる。その後、メモリ部４１１に蓄積されたデータは全体制御・演算部４１０の制御により記録媒体制御Ｉ／Ｆ部４１２を通り着脱可能な記録媒体４１３に記録される。また、外部Ｉ／Ｆ部４１４を通り直接コンピュータ等に入力してもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態のセンサ回路図である。
【図２】本発明の第１の実施形態の最小信号検出兼信号出力回路および最大信号検出回路である。
【図３】本発明の第１の実施形態におけるリニアセンサブロック図である。
【図４】本発明の第１の実施形態における全体回路ブロック図である。
【図５】本発明の第２の実施形態のセンサ回路図である。
【図６】本発明の第２の実施形態の最大信号検出兼信号出力回路および最小信号検出回路である。
【図７】本発明のＡＦ用固体撮像装置をデジタルカメラに用いた場合の一実施形態を示すブロック図である。
【図８】従来の一眼レフカメラに用いられる多点ＡＦセンサの回路を示す一例を示すブロック図である。
【符号の説明】
【００３１】
１ ｐｎフォトダイオード
２ リセット用ＭＯＳトランジスタ
３ ＣＭＯＳ増幅回路
４ 最小値検出兼信号出力回路
５ 最大値検出回路
６〜１０ ＭＯＳスイッチ
１１ クランプ用容量
１２、１３ ＭＯＳスイッチ
１４、１５ 定電流用ＭＯＳトランジスタ
１６ ＯＲ回路
１７ 走査回路
１８ 共通量主力船
２０〜２３ 定電流用ＭＯＳトランジスタ
１００ オートコントロールゲイン領域のセンサ構成図
１０１ 非オートコントロールゲイン領域のセンサ構成図
２００ 半導体基板
２０１ ＡＦ回路ブロック
２０２ アナログ回路ブロック
２０３ ディジタル回路ブロック
３０１ ｐｎフォトダイオード
３０２ リセット用ＭＯＳトランジスタ
３０３ ＣＭＯＳ増幅回路
３０４ 最大値検出兼信号出力回路
３０５ 最小大値検出回路
３０６〜３１０ ＭＯＳスイッチ
３１１ クランプ用容量
３１２、３１３ ＭＯＳスイッチ
３１４、３１５ 定電流用ＭＯＳトランジスタ
３１６ ＯＲ回路
３１７ 走査回路
３１８ 共通量主力船
３２０〜３２３ 定電流用ＭＯＳトランジスタ
５００ オートコントロールゲイン領域のセンサ構成図
５０１ 非オートコントロールゲイン領域のセンサ構成図
９００ 半導体基板
９０１ ＡＦ回路ブロック
９０２ アナログ回路ブロック
９０３ ディジタル回路ブロック
【技術分野】
【０００１】
本発明は、オートゲインコントロール（ＡＧＣ）機能を有するオートフォーカス（焦点検出：以下、ＡＦとも記載する）を行う固体撮像装置に関するものである。特に本発明は、デジタルカメラもしくはアナログ（銀塩）カメラ等に用いられる位相差検出型ＡＦ用固体撮像装置に関するものである。
【背景技術】
【０００２】
図８は、従来の一眼レフカメラに用いられる多点ＡＦセンサの回路を示す一例を示すブロック図である。このＡＦセンサは本出願人により、下記の特許文献１により開示されたものである。同図において９００は半導体チップ（半導体基板）、９０１はＡＦ回路ブロック、９０２はアナログ回路ブロック、９０３はディジタル回路ブロックである。
【０００３】
このＡＦセンサは９点ＡＦを可能とするため、ＡＦ回路ブロック９０１は９つのリニアセンサＬ１Ａ（Ｌ１Ｂ）〜Ｌ９Ａ（Ｌ９Ｂ）で構成されている。アナログ回路ブロック９０２は各リニアセンサ回路の蓄積時間を制御するためのＡＧＣ回路１〜９、ＡＦセンサ回路ブロック９０１からの信号を増幅出力する信号増幅回路９０２Ａ、基準電位を発生するバンドギャップ回路（基準電位発生回路）９０２Ｂ、センサ回路とアナログ回路で必要とする電圧を発生する中間電位回路、で構成されている。ディジタル回路ブロック９０３はマイコンとの通信を行なうための入出力通信回路（Ｉ／Ｏ）、センサの駆動パルスを発生するためのタイミングジェネレータ（Ｔ／Ｇ）、各種アナログ信号を選択するためのマルチプレクサ回路（ＭＰＸ）から成っている。一眼レフカメラは高速オートフォーカスが要求されるため、ＡＦセンサにおいては９つのリニアセンサとＡＧＣ回路を並列駆動することにより高速動作を実現している。また各リニアセンサおよびＡＧＣ回路は、Ｔ／Ｇ制御信号ＡＦＯＮ１〜９、ＡＦ２ＯＮ１〜９およびＡＧＣＯＮ１〜９によりバイアスをカットオフし非動作状態にすることが可能となっている。これにより、蓄積終了時ライン選択時に各回路のバイアスをカットオフすることにより、消費電力の低減が図れる。
【特許文献１】特開２００３−２２２７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＡＦセンサでは、蓄積制御中において、全てのリニアセンサを同時に駆動するため動作時の消費電流が大きくなってしまう。また上記従来例では、９点ＡＦ回路ブロック図を示したが、多点化およびクロスＡＦ化を進める上で、蓄積制御中の消費電力は電池寿命に対し問題となる可能性をもっている。また蓄積制御中の消費電力増大は、チップ発熱をおこし暗電流増大につながるため、センサ特性の悪化が懸念される。
【０００５】
本発明は、上記従来の問題に鑑みなされたもので、その目的は、蓄積制御中においても消費電力が小さいＡＦ用固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、最大値検出回路と最小値検出回路を用い非破壊読み出しによる蓄積時間と利得制御を行なうオートゲインコントロール回路を有効画素の一部にもつＡＦ用固体撮像装置において、前記オートゲインコントロール回路と非オートゲインコントロール回路とを独立的にバイアス制御する制御回路を有することを特徴とする。また非オートゲインコントロール回路において信号出力回路を兼用しない最大値検出回路もしくは最小値検出回路のバイアスは常時カットオフすることを特徴とする。前記、最大値検出回路および最小値検出回路は、回路として常時非動作状態のため不必要であるが、センサアレイの寄生容量を均一にするために存在する。また非オートゲインコントロール回路の最小値検出兼信号出力回路もしくは最大値検出件信号出力回路は、蓄積制御中に動作と非動作を選択する回路を有することを特徴とする。
【０００７】
本発明においては、全体の消費電流、特に蓄積制御中の消費電流を低減でき、多点ＡＦにおいても、低消費電力で動作することが可能である。
【発明の効果】
【０００８】
以上説明したように、リニアセンサ対を並列で処理を行なっても蓄積制御時は、低消費電流で処理でき、低消費電力かつ多点ＡＦが可能なＡＦセンサを実現した。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１０】
なお、以下に述べる実施の形態は、それぞれ、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の技術的範囲はこれらの形態に限られるものではない。
【００１１】
（第１の実施形態）
図１、図２は本発明の第１実施形態の特徴を最もよく示す図面であり、ＡＦ用固体撮像装置のリニアセンサ回路図、およびセンサを構成する回路である最小値検出兼信号出力回路、最大値信号出力回路を詳しく示したものである。基本構成は、特開２０００−１８０７０６号公報で開示された回路である。図１、図２において１００はオートゲインコントロール領域のセンサユニット、１０１は非オートゲインコントロール領域のセンサユニットである。さらに、１は光電変換を行なう正孔を蓄積するｐｎ接合フォトダイオードである、２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＣＭＯＳ増幅回路であり、１〜３によって１つの光電変換画素１９を構成する。４は最小値検出兼信号出力回路、５は最大値検出回路、６〜９はスイッチ用ＭＯＳトランジスタ、１０はクランプ電位を入力するためのＭＯＳトランジスタ、１１はクランプ容量であり、１０、１１でクランプ回路を構成している。１２は最小値検出用ＭＯＳスイッチ、１３は最大値検出用ＭＯＳスイッチ、１４、１５は定電流用ＭＯＳトランジスタ、１６はＯＲゲート、１７は走査回路である。図２に示すように最小値検出回路用には最終段がｐＭＯＳのソースフォロア回路、最大値出力検出回路用には最終段がｎＭＯＳのソースフォロア回路であり、２０〜２３は定電流用ＭＯＳトランジスタである。１８は画素からの信号が出力される共通出力線である。本回路構成おいて、最大値検出回路、最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するノイズの除去が可能になっている。また最終出力段がソースフォロア形式である電圧フォロア回路を画素毎に構成し、最小値出力時には各電圧フォロアの出力段の定電流源をオフにして、定電流源に接続された出力線を共通接続する事により、映像信号の最小値を得ることができる。また、映像信号出力時には、各電圧フォロアの出力段の定電流源をオンにして、各電圧フォロア回路を順次、出力線に接続させることにより、シリアルな映像信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００１２】
本実施例においては、蓄積制御中の最小値検出兼信号出力回路と最大値検出回路へのバイアスをオートゲインコントロール領域と非オートゲインコントロール領域において独立に制御することにより、蓄積制御中の消費電流を低減する機能を有している。図３は、オートゲインコントロール領域についてリニアセンサブロック図を用いて示したものである。図３において、オートゲインコントロール（ＡＧＣ）領域は有効画素領域の一部であり、非オートゲインコントロール領域は、遮光（ＯＢ）画素やダミー画素も含んでいる。
【００１３】
非オートゲインコントロール領域では、蓄積制御時に最大値検出を行なわないため、最大値検出回路の常時非動作にすることにより、消費電流の低減が計れる。具体的には、図１、図２の非オートゲインコントロール領域内における最大値検出回路の定電流用ＭＯＳ２１はＶＤＤレベル（電源レベル）、２２はＶＤＤレベル（電源レベル）に常時接続し非動作状態とする。
【００１４】
また図４は、本実施例におけるＡＦセンサ全体ブロック図を示している。図４において２００は半導体チップ（半導体基板）、２０１はＡＦ回路ブロック、２０２はアナログ回路ブロック、２０３はディジタル回路ブロックである。
【００１５】
ディジタル回路ブロック内２０３のＴ／Ｇから、各最小値検出回路および各最大値検出回路のバイアス制御をおこなう信号ＢＰ１ｘ〜ＢＰ４ｘおよびＢＮ１ｘ（ｘはＬ１からＬ９に対応）を出力する。これらの信号は、図２の定電流用ＭＯＳトランジスタのゲートに印加され、その結果、線形領域で動作させる制御信号（中間レベル信号）を印加することになり、動作状態となる。
【００１６】
図２において最小値検出回路の差動段定電流用ＭＯＳトランジスタ２０のゲートには、オートゲインコントロール領域においてはＢＰ１ｘ、非オートゲインコントロール領域においてはＢＰ４ｘが印加される。蓄積制御中において、ＢＰ４ｘは、マイコンとＴ／Ｇとの通信により中間レベル信号とＶＤＤレベル（電源レベル）信号が選択可能である。非オートゲインコントロール領域においては、ＶＤＤレベルを選択して、最小値検出回路を非動作とし、消費電流の低減を計る。
【００１７】
本実施形態では、最小値検出兼信号出力回路および最大値検出回路の蓄積制御時のバイアスをオートゲインコントロール領域と非オートゲインコントロール領域で独立に制御する。これにより、多点ＡＦ可能なＡＦセンサにおいても、低消費電力のＡＦ用固体撮像装置を実現する事ができた。
【００１８】
（第２の実施形態）
図５、図６は、本発明の第２の実施形態を構成するＡＦ用固体撮像装置のリニアセンサ回路図、およびセンサを構成する回路である最小値検出兼信号出力回路、最大値信号出力回路を詳細に示したものである。５００はオートゲインコントロール領域のセンサユニットである。５０１は非オートゲインコントロール領域のセンサユニットである。３０１は光電変換を行う電子を蓄積するｐｎ接合フォトダイオードである。３０２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタである。３０３はＣＭＯＳ増幅回路である。３０１〜３０３によって１つの光電変換画素３１９を構成する。３０４は最大値検出兼信号出力回路である。３０５は最小値検出回路である。３０６〜３０９はスイッチ用ＭＯＳトランジスタである。３１０はクランプ電位を入力するためのＭＯＳトランジスタである。３１１はクランプ容量である。３１０、３１１でクランプ回路を構成している。３１２は最大値検出用ＭＯＳスイッチである。３１３は最小値検出用ＭＯＳスイッチである。３１４、３１５は定電流用ＭＯＳトランジスタである。３１６はＯＲゲートである。３１７は走査回路である。図６に示すように最大値検出回路には最終段がｐＭＯＳのソースフォロア回路が設けられている。最小値出力検出回路には最終段がｎＭＯＳのソースフォロア回路が設けられている。３２０〜３２３は定電流用ＭＯＳトランジスタである。３１８は画素からの信号が出力される共通出力線である。最小値検出回路、及び最大値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最小値検出回路、最大値検出回路で発生するノイズの除去が可能になっている。また最終出力段がソースフォロア形式である電圧フォロア回路を画素毎に構成し、最大値出力時には各電圧フォロアの出力段の定電流源をオフにして、定電流源に接続された出力線を共通接続する事により、映像信号の最大値を得ることができる。また、映像信号出力時には、各電圧フォロアの出力段の定電流源をオンにして、各電圧フォロア回路を順次、出力線に接続させることにより、シリアルな映像信号を得ることができる。上記動作により、最大値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００１９】
本実施形態において、蓄積制御中の最大値検出兼信号出力回路と最小値検出回路へのバイアスをオートゲインコントロール領域と非オートゲインコントロール領域において独立に制御することにより、蓄積制御中の消費電流を低減する機能を有している。
【００２０】
非オートゲインコントロール領域では、蓄積制御時に最小値検出を行なわないため、最小値検出回路を常時、非動作にすることにより、消費電流の低減が計れる。具体的には、図５、図６の非オートゲインコントロール領域内における最小値検出回路の定電流用ＭＯＳ３２１はＶＤＤレベル（電源レベル）、３２２もＶＤＤレベル（電源レベル）に常時接続し非動作状態とする。
【００２１】
Ｔ／Ｇから各最小値検出回路および各最大値検出回路のバイアス制御をおこなう信号ＢＰ５ｘ〜ＢＰ８ｘおよびＢＮ５ｘ（ｘはＬ１からＬ９に対応）を出力する。図６の定電流用ＭＯＳトランジスタのゲートに線形領域で動作させる制御信号（中間レベル信号）を印加することで動作状態とする。
【００２２】
図６において最大値検出回路の差動段定電流用ＭＯＳトランジスタ３２０のゲートには、オートゲインコントロール領域においてはＢＰ５ｘ、非オートゲインコントロール領域においてはＢＰ８ｘが印加される。蓄積制御中のＢＰ８ｘは、マイコンとＴ／Ｇとの通信により中間レベル信号とＶＤＤレベル（電源レベル）信号を選択することができる。非オートゲインコントロール領域においては、ＶＤＤレベル信号を選択して最小値検出回路を非動作とし、消費電流の低減を計る。
【００２３】
本実施形態では、最小値検出兼信号出力回路および最大値検出回路の蓄積制御時のバイアスをオートゲインコントロール領域と非オートゲインコントロール領域で独立に制御した。その結果、多点ＡＦ可能なＡＦセンサにおいても、低消費電力のＡＦ用固体撮像装置を実現することができた。
【００２４】
（第３の実施形態）
本実施形態では、以上の実施形態で説明した本発明のＡＦ用固体撮像装置を用いた撮像装置について説明する。図７は本発明のＡＦ用固体撮像装置をデジタルカメラに用いた場合の一実施形態を示すブロック図である。４０１はレンズのプロテクトとメインスイッチを兼ねるバリアである。４０２は被写体の光学像を固体撮像素子４０４に結像するレンズである。４０３はレンズ４０２を通った光量を可変するための絞りである。４０４はレンズ４０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００２５】
また、４０５は以上の実施形態で説明した本発明であるＡＦ用固体撮像装置を含んだＡＥＡＦ用固体撮像装置である。例えば、図１、又は図５の実施形態のものを用いるものとする。ちなみに図７では、ＡＥ用固体撮像装置を同じブロックに含めて説明している。４０６は固体撮像素子４０４やＡＥＡＦ用固体撮像装置４０５から出力される画像信号、ＡＥ信号、ＡＦ信号を信号処理する撮像信号処理回路である。４０７は撮像信号処理回路４０６からの出力をアナログ−ディジタル変換するＡ／Ｄ変換器である。４０８はＡ／Ｄ変換器４０７より出力された画像データに対する各種の補正やデータを圧縮する信号処理部である。４０９は固体撮像素子４０４、撮像信号処理回路４０６、Ａ／Ｄ変換器４０７、信号処理部４０８等に各種タイミング信号を出力するタイミング発生部である。４１０は各種演算とカメラ全体を制御する全体制御・演算部である。４１１は画像データを一時的に記憶するためのメモリ部である。
【００２６】
更に、４１２は記録媒体に記録または読み出しを行うためのインターフェース部である。４１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。４１４は外部コンピュータ等と通信するためのインターフェース部である。
【００２７】
次に、このようなデジタルカメラの撮影時の動作について説明する。バリア３０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器４０７等の撮像系回路の電源がオンされる。次いで、露光量を制御するために全体制御・演算部４１０は絞り４０３を開放にする。ＡＥＡＦ用固体撮像素子４０５のＡＥセンサから出力された信号がＡ／Ｄ変換器４０７で変換された後、信号処理部４０８に入力され、そのデータを基に露出の演算を全体制御・演算部４１０で行う。
【００２８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部４１０は絞り４０３を調節する。また、ＡＥＡＦ用固体撮像装置４０５のＡＦセンサから出力された信号をもとに前述のような位相差検出により被写体までの距離の演算を全体制御・演算部４１０で行う。その後、レンズ４０２を駆動して合焦か否かを判断し、合焦していないと判断した時は再びレンズ４０２を駆動して測距を行い、オートフォーカス制御を行う。
【００２９】
次いで、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４０４から出力された画像信号はＡ／Ｄ変換器４０７でＡ−Ｄ変換され、信号処理部４０８を通り全体制御・演算４１０によりメモリ部４１１に書き込まれる。その後、メモリ部４１１に蓄積されたデータは全体制御・演算部４１０の制御により記録媒体制御Ｉ／Ｆ部４１２を通り着脱可能な記録媒体４１３に記録される。また、外部Ｉ／Ｆ部４１４を通り直接コンピュータ等に入力してもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態のセンサ回路図である。
【図２】本発明の第１の実施形態の最小信号検出兼信号出力回路および最大信号検出回路である。
【図３】本発明の第１の実施形態におけるリニアセンサブロック図である。
【図４】本発明の第１の実施形態における全体回路ブロック図である。
【図５】本発明の第２の実施形態のセンサ回路図である。
【図６】本発明の第２の実施形態の最大信号検出兼信号出力回路および最小信号検出回路である。
【図７】本発明のＡＦ用固体撮像装置をデジタルカメラに用いた場合の一実施形態を示すブロック図である。
【図８】従来の一眼レフカメラに用いられる多点ＡＦセンサの回路を示す一例を示すブロック図である。
【符号の説明】
【００３１】
１ ｐｎフォトダイオード
２ リセット用ＭＯＳトランジスタ
３ ＣＭＯＳ増幅回路
４ 最小値検出兼信号出力回路
５ 最大値検出回路
６〜１０ ＭＯＳスイッチ
１１ クランプ用容量
１２、１３ ＭＯＳスイッチ
１４、１５ 定電流用ＭＯＳトランジスタ
１６ ＯＲ回路
１７ 走査回路
１８ 共通量主力船
２０〜２３ 定電流用ＭＯＳトランジスタ
１００ オートコントロールゲイン領域のセンサ構成図
１０１ 非オートコントロールゲイン領域のセンサ構成図
２００ 半導体基板
２０１ ＡＦ回路ブロック
２０２ アナログ回路ブロック
２０３ ディジタル回路ブロック
３０１ ｐｎフォトダイオード
３０２ リセット用ＭＯＳトランジスタ
３０３ ＣＭＯＳ増幅回路
３０４ 最大値検出兼信号出力回路
３０５ 最小大値検出回路
３０６〜３１０ ＭＯＳスイッチ
３１１ クランプ用容量
３１２、３１３ ＭＯＳスイッチ
３１４、３１５ 定電流用ＭＯＳトランジスタ
３１６ ＯＲ回路
３１７ 走査回路
３１８ 共通量主力船
３２０〜３２３ 定電流用ＭＯＳトランジスタ
５００ オートコントロールゲイン領域のセンサ構成図
５０１ 非オートコントロールゲイン領域のセンサ構成図
９００ 半導体基板
９０１ ＡＦ回路ブロック
９０２ アナログ回路ブロック
９０３ ディジタル回路ブロック
【特許請求の範囲】
【請求項１】
複数のリニアセンサ対を有し、
前記複数のリニアセンサ対のそれぞれは、光電変換信号を出力する複数の有効画素を有するフォトダイオードアレイ対と、前記複数の有効画素のそれぞれに接続された最大値検出回路および最小値検出回路と、を有する焦点検出用固体撮像装置において、
前記最大値検出回路と前記最小値検出回路のそれぞれは、蓄積時間制御並びに利得制御に用いられるオートゲインコントロール回路と、前記蓄積時間制御並びに利得制御に用いられない非オートゲインコントロール回路と、を有し、
前記オートゲインコントロール回路と、前記非オートゲインコントロール回路と、を独立にバイアス制御する制御回路を有することを特徴とする焦点検出用固体撮像装置。
【請求項２】
前記非オートゲインコントロール回路の前記最大値検出回路のバイアスは常時カットオフとし、非動作状態であることを特徴とする請求項１に記載の焦点検出用固体撮像装置。
【請求項３】
前記最小値検出回路は、焦点検出信号出力回路を兼用しており、前記非オートゲインコントロール回路の前記最小値検出回路は蓄積制御中にバイアスをカットすることにより、動作と非動作を選択できる機能を有することを特徴とする請求項１又は２のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項４】
前記最小値検出回路の動作と非動作を選択するための制御信号を生成するロジック回路を有することを特徴とする請求項３に記載の焦点検出用固体撮像装置。
【請求項５】
前記最大値検出回路は、焦点検出信号出力回路を兼用することを特徴とする請求項１に記載の焦点検出用固体撮像装置。
【請求項６】
前記非オートゲインコントロール回路の前記最小値検出回路のバイアスは常時カットオフとし、非動作状態であることを特徴とする請求項５に記載の焦点検出用固体撮像装置。
【請求項７】
前記非オートゲインコントロール回路の前記最大値検出回路は蓄積制御中にバイアスをカットすることにより、動作と非動作を選択できる機能を有することを特徴とする請求項５又は６のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項８】
前記最大値検出回路の動作と非動作を選択するための制御信号を生成するロジック回路を有することを特徴とする請求項７に記載の焦点検出用固体撮像装置。
【請求項９】
前記非オートゲインコントロール回路は、ダーク基準信号を出力するＯＢ画素および光学的ダミー画素を含むことを特徴とする請求項１から８のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項１０】
前記リニアセンサは、非破壊読み出し可能なＣＭＯＳ型撮像装置で構成されることを特徴とする請求項１から９のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項１１】
請求項１から１０のいずれか１項に記載の焦点検出用固体撮像装置と、光学像を画像撮像用固体撮像素子に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とするカメラ。
【請求項１】
複数のリニアセンサ対を有し、
前記複数のリニアセンサ対のそれぞれは、光電変換信号を出力する複数の有効画素を有するフォトダイオードアレイ対と、前記複数の有効画素のそれぞれに接続された最大値検出回路および最小値検出回路と、を有する焦点検出用固体撮像装置において、
前記最大値検出回路と前記最小値検出回路のそれぞれは、蓄積時間制御並びに利得制御に用いられるオートゲインコントロール回路と、前記蓄積時間制御並びに利得制御に用いられない非オートゲインコントロール回路と、を有し、
前記オートゲインコントロール回路と、前記非オートゲインコントロール回路と、を独立にバイアス制御する制御回路を有することを特徴とする焦点検出用固体撮像装置。
【請求項２】
前記非オートゲインコントロール回路の前記最大値検出回路のバイアスは常時カットオフとし、非動作状態であることを特徴とする請求項１に記載の焦点検出用固体撮像装置。
【請求項３】
前記最小値検出回路は、焦点検出信号出力回路を兼用しており、前記非オートゲインコントロール回路の前記最小値検出回路は蓄積制御中にバイアスをカットすることにより、動作と非動作を選択できる機能を有することを特徴とする請求項１又は２のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項４】
前記最小値検出回路の動作と非動作を選択するための制御信号を生成するロジック回路を有することを特徴とする請求項３に記載の焦点検出用固体撮像装置。
【請求項５】
前記最大値検出回路は、焦点検出信号出力回路を兼用することを特徴とする請求項１に記載の焦点検出用固体撮像装置。
【請求項６】
前記非オートゲインコントロール回路の前記最小値検出回路のバイアスは常時カットオフとし、非動作状態であることを特徴とする請求項５に記載の焦点検出用固体撮像装置。
【請求項７】
前記非オートゲインコントロール回路の前記最大値検出回路は蓄積制御中にバイアスをカットすることにより、動作と非動作を選択できる機能を有することを特徴とする請求項５又は６のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項８】
前記最大値検出回路の動作と非動作を選択するための制御信号を生成するロジック回路を有することを特徴とする請求項７に記載の焦点検出用固体撮像装置。
【請求項９】
前記非オートゲインコントロール回路は、ダーク基準信号を出力するＯＢ画素および光学的ダミー画素を含むことを特徴とする請求項１から８のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項１０】
前記リニアセンサは、非破壊読み出し可能なＣＭＯＳ型撮像装置で構成されることを特徴とする請求項１から９のいずれか１項に記載の焦点検出用固体撮像装置。
【請求項１１】
請求項１から１０のいずれか１項に記載の焦点検出用固体撮像装置と、光学像を画像撮像用固体撮像素子に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とするカメラ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−５７６７７（Ｐ２００７−５７６７７Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２４１０６２（Ｐ２００５−２４１０６２）
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]