画像形成装置
【課題】複数の制御基板に分散されている不揮発性メモリの集約をより最適に実現する。
【解決手段】操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１で使用されるプログラムや各種設定データを、ＣＴＬ２０のＦｌａｓｈ＿ＲＯＭ２６に集約して格納する。これにより、量産後の代替を行うことを容易にし、コストダウンを図ることができる。Ｆｌａｓｈ＿ＲＯＭ２６をコスト的にも優位にあるＮＡＮＤ型フラッシュメモリで構成することにより、市場に多く出回っている記憶媒体を使用することができる。また、操作部１０、ＣＴＬ２０、エンジン制御部３０には、各部の起動時に最低限必要なプログラムを格納するための小容量のＮＶＲＡＭ１３、２３、３３が設けられている。これにより、いずれかの部位が起動しない場合でも最低限の起動を行い、異常が起こったことを通知できる。
【解決手段】操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１で使用されるプログラムや各種設定データを、ＣＴＬ２０のＦｌａｓｈ＿ＲＯＭ２６に集約して格納する。これにより、量産後の代替を行うことを容易にし、コストダウンを図ることができる。Ｆｌａｓｈ＿ＲＯＭ２６をコスト的にも優位にあるＮＡＮＤ型フラッシュメモリで構成することにより、市場に多く出回っている記憶媒体を使用することができる。また、操作部１０、ＣＴＬ２０、エンジン制御部３０には、各部の起動時に最低限必要なプログラムを格納するための小容量のＮＶＲＡＭ１３、２３、３３が設けられている。これにより、いずれかの部位が起動しない場合でも最低限の起動を行い、異常が起こったことを通知できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、印刷装置や複写装置などの画像形成装置に関する。
【背景技術】
【０００２】
近年、複写機能やスキャナ機能、ファクシミリ機能などを統合した複合型プリンタ（ＭＦＰ）が普及している。
このようなＭＦＰは、その装置の内部に複数の制御基板を備えている。例えば、コントローラ部や操作部、エンジン部など複数の制御基板が組み込まれている。
また、これらの制御基板には、演算処理を実行するためのＣＰＵ（中央処理装置）が各制御基板に設けられている。ＣＰＵが演算処理を行うためには、専用のプログラムや設定データなどが必要である。そのため、これらのデータを格納するための不揮発性メモリを各制御基板に搭載する必要があった。
【０００３】
ＭＦＰの各制御基板に搭載する不揮発性メモリとしては、小容量のＮＡＮＤ型フラッシュメモリで十分であるが、このような小容量の不揮発性メモリは、取り扱うメーカが少ないため、現在市場にあまり流通していない。
また、このような小容量のＮＡＮＤ型フラッシュメモリは、部品の世代交代が早いため、ＭＦＰの量産を開始した後に代替部品を設定することが非常に難しい。
【０００４】
そこで、このような複数の制御基板に分散して設けられていた不揮発性メモリを集約する技術が下記の特許文献に提案されている。
【特許文献１】特開２００７−０１１７３１
【０００５】
特許文献１には、データの更新回数に応じて、データの格納先をシリアルＥＥＰＲＯＭにするか、Ｆｌａｓｈ ＲＯＭにするかを選択し、複数のシリアルＥＥＰＲＯＭを用いないようにする技術が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、先述したように、ＭＦＰには、複数の制御基板が搭載されているため、特許文献１に記載の技術以上に、不揮発性メモリの集約の最適化を行うことができなかった。そのため、結果的に各制御基板には、それほど大きくない容量のＦｌａｓｈメモリが分散することになってしまっていた。
そこで本発明は、複数の制御基板に分散されている不揮発性メモリの集約をより最適に実現することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明では、複数の制御基板を搭載し、前記複数の制御基板の各々に、前記制御基板における演算処理を実行する中央処理装置が設けられた画像形成装置であって、前記複数の制御基板のうちの何れか１つに配設された、前記複数の制御基板に設けられた前記中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体を備えたことを特徴とする画像形成装置を提供する。
請求項２に記載の発明では、前記第１の不揮発性記憶媒体は、ＮＡＮＤ型フラッシュメモリで構成されていることを特徴とする請求項１に記載の画像形成装置を提供する。
請求項３に記載の発明では、前記複数の制御基板は、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えたことを特徴とする請求項１又は請求項２に記載の画像形成装置を提供する。
請求項４に記載の発明では、前記複数の制御基板は、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置を提供する。
請求項５に記載の発明では、前記第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置を提供する。
請求項６に記載の発明では、前記複数の制御基板間は、インターフェースをＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続され、前記第１の不揮発性記憶媒体が設けられた制御基板は、他の制御基板に対してホスト側の制御基板として機能することを特徴とする請求項１から請求項５の何れか１の請求項に記載の画像形成装置を提供する。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、複数の制御基板のうちの何れか１つに配設された第１の不揮発性記憶媒体に、複数の制御基板に設けられた中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶することにより、市場に多く出回っている（トレンドに追従した）大容量の不揮発性記憶媒体を使用することができる。これにより、量産後の代替を行うことを容易にし、また装置のコストダウンを図ることができる。
請求項２に記載の発明によれば、第１の不揮発性記憶媒体をコスト的にも優位にあるＮＡＮＤ型フラッシュメモリで構成することにより、市場に多く出回っている（トレンドに追従した）大容量の不揮発性記憶媒体を使用することができる。
請求項３に記載の発明によれば、起動時に異常（例えば、第１の不揮発性記憶媒体のデータが破壊された場合）が発生した場合であっても、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えることにより最低限の動作が可能になるため、その異常を把握しその情報を利用者に提示（通知）させる装置を容易に構成することができる。
請求項４に記載の発明によれば、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えることにより、電源遮断によって第１の不揮発性記憶媒体のデータ破壊の起こる可能性を低減させることができる。
請求項５に記載の発明によれば、第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えることにより、電源遮断によって第１の不揮発性記憶媒体のデータ破壊の起こる可能性を低減させることができる。また、複数箇所に不揮発性記憶媒体を置かないことによるコスト低減を図ることができる。
請求項６に記載の発明によれば、各制御基板のインターフェースにＵＳＢを用い、ホスト側に第１の不揮発性記憶媒体を設けてデータを集約することによって、第１の不揮発性記憶媒体の起動時のロード作業をスムーズに行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の好適な実施の形態について図１〜図４を参照して詳細に説明する。
図１は、本実施形態に係る画像形成装置の概略構成を示した図である。
なお、本実施形態では、画像形成装置の制御装置に関する部分について説明し、その他の機能（印刷機能、スキャナ機能など）の詳細動作については説明を省略する。
図１に示すように、画像形成装置は、操作部１０、ＣＴＬ（システムコントローラ部）２０、エンジン制御部３０、及び、画像形成装置への電力供給の切り替えを行うメインスイッチ４１を有する主電源部４０が設けられている。
操作部１０、ＣＴＬ２０、エンジン制御部３０は、それぞれ独立したプリント制御基板（ＰＣＢ）で構成されており、インターフェースがＰｌｕｇ＆Ｐｌａｙ機能を有するＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続されている。
なお、各インターフェースを接続する方法は、これに限定されるものではなく、例えば、ＰＣＩ、ＰＣＩ Ｅｘｐｒｅｓｓなどの汎用インターフェースでの接続を行うようにしてもよい。
【００１０】
図２は、操作部１０、ＣＴＬ２０及びエンジン制御部３０の概略構成を示した図である。
図２に示すように、操作部１０は、ＣＰＵ１１、ＲＡＭ１２、ＮＶＲＡＭ（小容量不揮発性メモリ）１３、及びパネル１７を備えている。
ＣＰＵ１１は、操作部１０をデータの入力装置として機能させるための各種演算処理を実行する中央処理装置である。
ＲＡＭ１２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ１２は、ＣＰＵ１１の動作領域として使用される。
ＮＶＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ ＲＡＭ）１３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ１３には、操作部１０の起動時に最低限必要なプログラムや各種データが格納されている。
パネル１７は、利用者による各種情報の入力を受け付ける操作パネルであり、各種ファンクションキーやテンキーなどのキーによって構成されている。
【００１１】
ＣＴＬ２０は、ＣＰＵ２１、ＲＡＭ２２、ＮＶＲＡＭ２３、ＡＳＩＣ（特定用途向け集積回路）２４、ＨＤＤ２５、Ｆｌａｓｈ＿ＲＯＭ２６を備えている。
ＣＰＵ２１は、ＣＴＬ２０を画像形成装置におけるメイン制御装置として機能させるための各種演算処理を実行する中央処理装置である。
ＲＡＭ２２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ２２は、ＣＰＵ２１の動作領域として使用される。
ＮＶＲＡＭ２３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ２３には、ＣＴＬ２０の起動時に最低限必要なプログラムや各種データが格納されている。
ＡＳＩＣ２４は、画像形成処理専用のシステム制御回路が形成された集積回路である。
ＨＤＤ２５は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積、文書の蓄積を行うストレージである。
Ｆｌａｓｈ＿ＲＯＭ２６は、大容量のＮＡＮＤ型フラッシュメモリであり、操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１における演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体として機能する。
【００１２】
エンジン制御部３０は、ＣＰＵ３１、ＲＡＭ３２、ＮＶＲＡＭ３３、ＡＳＩＣ３４を備えている。
ＣＰＵ３１は、エンジン制御部３０を画像形成装置における各種機能を駆動させるエンジンを制御する装置として機能させるための各種演算処理を実行する中央処理装置である。エンジン制御部３０では、例えば、スキャナ装置を駆動させるスキャナエンジン５０や、プリンタ装置を駆動させるプリンタエンジン６０の制御を行う。
ＲＡＭ３２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ３２は、ＣＰＵ３１の動作領域として使用される。
ＮＶＲＡＭ３３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ３３には、エンジン制御部３０の起動時に最低限必要なプログラムや各種データが格納されている。
ＡＳＩＣ３４は、画像形成処理専用のエンジン制御回路が形成された集積回路である。
【００１３】
このように、本実施形態に係る画像形成装置では、操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１で使用されるプログラムや各種設定データを、ＣＴＬ２０のＦｌａｓｈ＿ＲＯＭ２６に集約して格納するように構成されている。そのため、大容量の不揮発性記憶媒体を有効に使用することができる。
また、本実施形態に係る画像形成装置における操作部１０、ＣＴＬ２０、エンジン制御部３０には、各部の起動時に最低限必要なプログラムを格納するための小容量のＮＶＲＡＭ１３、２３、３３が設けられている。これにより、何れかの部位が起動しない場合でも最低限の起動を行い、異常が起こったことを通知できるようにしている。
例えば、操作部１０に異常があった場合は、途中まで起動できた旨のメッセージをパネルに表示するよに構成されている。また、ＣＴＬ２０や、エンジン制御部３０に異常があった場合は、それぞれ内部のＮＶＲＡＭ２３、３３にエラー内容を記録するように構成されている。
【００１４】
なお、各プログラムやデータの分散方法は上述したものに限定されるものではない。
例えば、更新回数の多いコピー回数のカウンタ、アドレス帳の設定データなど、書き換え頻度の高いデータは、Ｆｌａｓｈ＿ＲＯＭ２６に格納せずに、各部のＮＶＲＡＭ１３、２３、３３に格納するようにしてもよい。このように、書き込み中の電源断に弱いＦｌａｓｈ＿ＲＯＭ２６に書き換え頻度の高いデータを置かないようにすることで、Ｆｌａｓｈ＿ＲＯＭ２６への書き込み回数自体を削減し、データ破壊の危険性を削減させることができる。
【００１５】
上述した本実施形態では、各部の起動時に最低限必要なプログラムや各種データを格納したＮＶＲＡＭ１３、２３、３３を、操作部１０、ＣＴＬ２０、エンジン制御部３０のそれぞれに設けるように構成されているが、各部の起動時に最低限必要なプログラムや各種データもまた、例えば、ＣＴＬ２０に設けられたＮＶＲＡＭ２３の１箇所に集約するようにしてもよい。この場合、ＮＶＲＡＭ１３、３３は不要となる。
このように、書き換え回数の多い設定データの保管場所も１箇所の基板に集約させることにより、画像形成装置のコストダウンを図ることができる。
【００１６】
次に、このように構成された画像形成装置における起動時の動作処理の手順について説明する。なお、ここでは、各制御基板をＵＳＢで接続した場合について説明する。
図３は、ＣＴＬ２０における起動時の動作処理の手順を示したフローチャートである。
主電源部４０のメインスイッチ４１がＯＮされると、即ち、画像形成装置への電力供給が開始すると、ＣＴＬ２０のＣＰＵ２１は、Ｆｌａｓｈ＿ＲＯＭ２６から、ＣＴＬ２０を画像形成装置におけるメイン制御装置として機能させるためのＣＴＬ用プログラムを読み出す（ステップ１１）。
ＣＰＵ２１は、ＣＴＬ用プログラムを起動し、起動動作を完了させる（ステップ１２）。
【００１７】
次に、ＣＰＵ２１は、各制御基板の接続に使用したＵＳＢの有するＰｌｕｇ＆Ｐｌａｙ機能を用いて、操作部１０の認識処理を実行する。
なお、Ｐｌｕｇ＆Ｐｌａｙ（プラグ・アンド・プレイ）機能とは、周辺機器や拡張カードなどをコンピュータに接続した際に、デバイス・ドライバの組み込みと設定を自動的に行う機能である。
そして、ＣＰＵ２１は、操作部１０から認識時に送信されるＰｌｕｇ＆Ｐｌａｙ通知を受信したか否かを判断する（ステップ１３）。即ち、ここでは、操作部１０が適切にＣＴＬ２０に認識されたか否かを判断する。
【００１８】
Ｐｌｕｇ＆Ｐｌａｙ通知を受信した場合（ステップ１３；Ｙ）、ＣＰＵ２１は、Ｆｌａｓｈ＿ＲＯＭ２６から、操作部１０をデータの入力装置として機能させるための操作部用プログラムを読み出す（ステップ１４）。
そして、ＣＰＵ２１は、ＵＳＢを介して、即ちインターフェースを通じて、操作部１０のＣＰＵ１１へ操作部用プログラムを送信し（ステップ１５）、起動処理を終了する。
一方、所定時間内にＰｌｕｇ＆Ｐｌａｙ通知を受信できない場合（ステップ１３；Ｎ）、ＣＰＵ２１は、操作部１０が起動しない旨、即ち、操作部１０において異常（エラー）が発生した旨をＮＶＲＡＭ２３に記録し（ステップ１６）、起動処理を終了する。
【００１９】
図４は、操作部１０における起動時の動作処理の手順を示したフローチャートである。
主電源部４０のメインスイッチ４１がＯＮされると、即ち、画像形成装置への電力供給が開始すると、操作部１０のＣＰＵ１１は、ＮＶＲＡＭ１３から操作部１０の起動用のプログラムを読み出す（ステップ２１）。
そして、ＣＰＵ１１は、操作部１０を最低限の機能で起動し（ステップ２２）、ＵＳＢの有するＰｌｕｇ＆Ｐｌａｙ機能を用いて、操作部１０の認識信号として機能するＰｌｕｇ＆Ｐｌａｙ通知をＣＴＬ２０に送信する（ステップ２３）。
【００２０】
その後、ＣＰＵ１１は、ＣＴＬ２０から操作部用プログラムが送信されたか否かを判断する（ステップ２４）。
ＣＴＬ２０から操作部用プログラムが送信された場合（ステップ２４；Ｙ）、即ち、操作部用プログラムを受信した場合、ＣＰＵ１１は、受信した操作部用プログラムを起動し（ステップ２５）、起動処理を終了する。
一方、所定時間内にＣＴＬ２０から操作部用プログラムが送信されない場合（ステップ２４；Ｎ）、ＣＰＵ１１は、ＣＴＬ２０が起動しない旨、即ち、ＣＴＬ２０において異常（エラー）が発生した旨のメッセージを表示パネルに表示し（ステップ２６）、起動処理を終了する。
なお、所定時間内にＣＴＬ２０から操作部用プログラムが送信されない場合には、メッセージの表示処理と共に、ＣＴＬ２０が起動しない旨、即ち、ＣＴＬ２０において異常（エラー）が発生した旨をＮＶＲＡＭ１３に記録することが望ましい。
【００２１】
なお、上述した画像形成装置における起動時の動作処理の手順の説明では、一例として、ＣＴＬ２０と操作部１０間における起動時の処理方法について説明したが、同様の手順によって、ＣＴＬ２０とエンジン制御部３０間における起動時の処理も実行することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係る画像形成装置の概略構成を示した図である。
【図２】操作部、ＣＴＬ及びエンジン制御部の概略構成を示した図である。
【図３】ＣＴＬにおける起動時の動作処理の手順を示したフローチャートである。
【図４】操作部における起動時の動作処理の手順を示したフローチャートである。
【符号の説明】
【００２３】
１０ 操作部
１１ ＣＰＵ
１２ ＲＡＭ
１３ ＮＶＲＡＭ
１７ パネル
２０ ＣＴＬ
２１ ＣＰＵ
２２ ＲＡＭ
２３ ＮＶＲＡＭ
２４ ＡＳＩＣ
２５ ＨＤＤ
２６ Ｆｌａｓｈ＿ＲＯＭ
３０ エンジン制御部
３１ ＣＰＵ
３２ ＲＡＭ
３３ ＮＶＲＡＭ
３４ ＡＳＩＣ
４０ 主電源部
４１ メインスイッチ
５０ スキャナエンジン
６０ プリンタエンジン
【技術分野】
【０００１】
本発明は、例えば、印刷装置や複写装置などの画像形成装置に関する。
【背景技術】
【０００２】
近年、複写機能やスキャナ機能、ファクシミリ機能などを統合した複合型プリンタ（ＭＦＰ）が普及している。
このようなＭＦＰは、その装置の内部に複数の制御基板を備えている。例えば、コントローラ部や操作部、エンジン部など複数の制御基板が組み込まれている。
また、これらの制御基板には、演算処理を実行するためのＣＰＵ（中央処理装置）が各制御基板に設けられている。ＣＰＵが演算処理を行うためには、専用のプログラムや設定データなどが必要である。そのため、これらのデータを格納するための不揮発性メモリを各制御基板に搭載する必要があった。
【０００３】
ＭＦＰの各制御基板に搭載する不揮発性メモリとしては、小容量のＮＡＮＤ型フラッシュメモリで十分であるが、このような小容量の不揮発性メモリは、取り扱うメーカが少ないため、現在市場にあまり流通していない。
また、このような小容量のＮＡＮＤ型フラッシュメモリは、部品の世代交代が早いため、ＭＦＰの量産を開始した後に代替部品を設定することが非常に難しい。
【０００４】
そこで、このような複数の制御基板に分散して設けられていた不揮発性メモリを集約する技術が下記の特許文献に提案されている。
【特許文献１】特開２００７−０１１７３１
【０００５】
特許文献１には、データの更新回数に応じて、データの格納先をシリアルＥＥＰＲＯＭにするか、Ｆｌａｓｈ ＲＯＭにするかを選択し、複数のシリアルＥＥＰＲＯＭを用いないようにする技術が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、先述したように、ＭＦＰには、複数の制御基板が搭載されているため、特許文献１に記載の技術以上に、不揮発性メモリの集約の最適化を行うことができなかった。そのため、結果的に各制御基板には、それほど大きくない容量のＦｌａｓｈメモリが分散することになってしまっていた。
そこで本発明は、複数の制御基板に分散されている不揮発性メモリの集約をより最適に実現することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明では、複数の制御基板を搭載し、前記複数の制御基板の各々に、前記制御基板における演算処理を実行する中央処理装置が設けられた画像形成装置であって、前記複数の制御基板のうちの何れか１つに配設された、前記複数の制御基板に設けられた前記中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体を備えたことを特徴とする画像形成装置を提供する。
請求項２に記載の発明では、前記第１の不揮発性記憶媒体は、ＮＡＮＤ型フラッシュメモリで構成されていることを特徴とする請求項１に記載の画像形成装置を提供する。
請求項３に記載の発明では、前記複数の制御基板は、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えたことを特徴とする請求項１又は請求項２に記載の画像形成装置を提供する。
請求項４に記載の発明では、前記複数の制御基板は、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置を提供する。
請求項５に記載の発明では、前記第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置を提供する。
請求項６に記載の発明では、前記複数の制御基板間は、インターフェースをＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続され、前記第１の不揮発性記憶媒体が設けられた制御基板は、他の制御基板に対してホスト側の制御基板として機能することを特徴とする請求項１から請求項５の何れか１の請求項に記載の画像形成装置を提供する。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、複数の制御基板のうちの何れか１つに配設された第１の不揮発性記憶媒体に、複数の制御基板に設けられた中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶することにより、市場に多く出回っている（トレンドに追従した）大容量の不揮発性記憶媒体を使用することができる。これにより、量産後の代替を行うことを容易にし、また装置のコストダウンを図ることができる。
請求項２に記載の発明によれば、第１の不揮発性記憶媒体をコスト的にも優位にあるＮＡＮＤ型フラッシュメモリで構成することにより、市場に多く出回っている（トレンドに追従した）大容量の不揮発性記憶媒体を使用することができる。
請求項３に記載の発明によれば、起動時に異常（例えば、第１の不揮発性記憶媒体のデータが破壊された場合）が発生した場合であっても、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えることにより最低限の動作が可能になるため、その異常を把握しその情報を利用者に提示（通知）させる装置を容易に構成することができる。
請求項４に記載の発明によれば、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えることにより、電源遮断によって第１の不揮発性記憶媒体のデータ破壊の起こる可能性を低減させることができる。
請求項５に記載の発明によれば、第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えることにより、電源遮断によって第１の不揮発性記憶媒体のデータ破壊の起こる可能性を低減させることができる。また、複数箇所に不揮発性記憶媒体を置かないことによるコスト低減を図ることができる。
請求項６に記載の発明によれば、各制御基板のインターフェースにＵＳＢを用い、ホスト側に第１の不揮発性記憶媒体を設けてデータを集約することによって、第１の不揮発性記憶媒体の起動時のロード作業をスムーズに行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の好適な実施の形態について図１〜図４を参照して詳細に説明する。
図１は、本実施形態に係る画像形成装置の概略構成を示した図である。
なお、本実施形態では、画像形成装置の制御装置に関する部分について説明し、その他の機能（印刷機能、スキャナ機能など）の詳細動作については説明を省略する。
図１に示すように、画像形成装置は、操作部１０、ＣＴＬ（システムコントローラ部）２０、エンジン制御部３０、及び、画像形成装置への電力供給の切り替えを行うメインスイッチ４１を有する主電源部４０が設けられている。
操作部１０、ＣＴＬ２０、エンジン制御部３０は、それぞれ独立したプリント制御基板（ＰＣＢ）で構成されており、インターフェースがＰｌｕｇ＆Ｐｌａｙ機能を有するＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続されている。
なお、各インターフェースを接続する方法は、これに限定されるものではなく、例えば、ＰＣＩ、ＰＣＩ Ｅｘｐｒｅｓｓなどの汎用インターフェースでの接続を行うようにしてもよい。
【００１０】
図２は、操作部１０、ＣＴＬ２０及びエンジン制御部３０の概略構成を示した図である。
図２に示すように、操作部１０は、ＣＰＵ１１、ＲＡＭ１２、ＮＶＲＡＭ（小容量不揮発性メモリ）１３、及びパネル１７を備えている。
ＣＰＵ１１は、操作部１０をデータの入力装置として機能させるための各種演算処理を実行する中央処理装置である。
ＲＡＭ１２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ１２は、ＣＰＵ１１の動作領域として使用される。
ＮＶＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ ＲＡＭ）１３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ１３には、操作部１０の起動時に最低限必要なプログラムや各種データが格納されている。
パネル１７は、利用者による各種情報の入力を受け付ける操作パネルであり、各種ファンクションキーやテンキーなどのキーによって構成されている。
【００１１】
ＣＴＬ２０は、ＣＰＵ２１、ＲＡＭ２２、ＮＶＲＡＭ２３、ＡＳＩＣ（特定用途向け集積回路）２４、ＨＤＤ２５、Ｆｌａｓｈ＿ＲＯＭ２６を備えている。
ＣＰＵ２１は、ＣＴＬ２０を画像形成装置におけるメイン制御装置として機能させるための各種演算処理を実行する中央処理装置である。
ＲＡＭ２２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ２２は、ＣＰＵ２１の動作領域として使用される。
ＮＶＲＡＭ２３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ２３には、ＣＴＬ２０の起動時に最低限必要なプログラムや各種データが格納されている。
ＡＳＩＣ２４は、画像形成処理専用のシステム制御回路が形成された集積回路である。
ＨＤＤ２５は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積、文書の蓄積を行うストレージである。
Ｆｌａｓｈ＿ＲＯＭ２６は、大容量のＮＡＮＤ型フラッシュメモリであり、操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１における演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体として機能する。
【００１２】
エンジン制御部３０は、ＣＰＵ３１、ＲＡＭ３２、ＮＶＲＡＭ３３、ＡＳＩＣ３４を備えている。
ＣＰＵ３１は、エンジン制御部３０を画像形成装置における各種機能を駆動させるエンジンを制御する装置として機能させるための各種演算処理を実行する中央処理装置である。エンジン制御部３０では、例えば、スキャナ装置を駆動させるスキャナエンジン５０や、プリンタ装置を駆動させるプリンタエンジン６０の制御を行う。
ＲＡＭ３２は、データを記憶することが可能なメモリであり、さらに、記憶されたデータの内容を自由に変更することができる。また、ＲＡＭ３２は、ＣＰＵ３１の動作領域として使用される。
ＮＶＲＡＭ３３は、電源を供給しなくても記憶を保持する小容量の不揮発性メモリである。このＮＶＲＡＭ３３には、エンジン制御部３０の起動時に最低限必要なプログラムや各種データが格納されている。
ＡＳＩＣ３４は、画像形成処理専用のエンジン制御回路が形成された集積回路である。
【００１３】
このように、本実施形態に係る画像形成装置では、操作部１０のＣＰＵ１１、ＣＴＬ２０のＣＰＵ２１及びエンジン制御部３０のＣＰＵ３１で使用されるプログラムや各種設定データを、ＣＴＬ２０のＦｌａｓｈ＿ＲＯＭ２６に集約して格納するように構成されている。そのため、大容量の不揮発性記憶媒体を有効に使用することができる。
また、本実施形態に係る画像形成装置における操作部１０、ＣＴＬ２０、エンジン制御部３０には、各部の起動時に最低限必要なプログラムを格納するための小容量のＮＶＲＡＭ１３、２３、３３が設けられている。これにより、何れかの部位が起動しない場合でも最低限の起動を行い、異常が起こったことを通知できるようにしている。
例えば、操作部１０に異常があった場合は、途中まで起動できた旨のメッセージをパネルに表示するよに構成されている。また、ＣＴＬ２０や、エンジン制御部３０に異常があった場合は、それぞれ内部のＮＶＲＡＭ２３、３３にエラー内容を記録するように構成されている。
【００１４】
なお、各プログラムやデータの分散方法は上述したものに限定されるものではない。
例えば、更新回数の多いコピー回数のカウンタ、アドレス帳の設定データなど、書き換え頻度の高いデータは、Ｆｌａｓｈ＿ＲＯＭ２６に格納せずに、各部のＮＶＲＡＭ１３、２３、３３に格納するようにしてもよい。このように、書き込み中の電源断に弱いＦｌａｓｈ＿ＲＯＭ２６に書き換え頻度の高いデータを置かないようにすることで、Ｆｌａｓｈ＿ＲＯＭ２６への書き込み回数自体を削減し、データ破壊の危険性を削減させることができる。
【００１５】
上述した本実施形態では、各部の起動時に最低限必要なプログラムや各種データを格納したＮＶＲＡＭ１３、２３、３３を、操作部１０、ＣＴＬ２０、エンジン制御部３０のそれぞれに設けるように構成されているが、各部の起動時に最低限必要なプログラムや各種データもまた、例えば、ＣＴＬ２０に設けられたＮＶＲＡＭ２３の１箇所に集約するようにしてもよい。この場合、ＮＶＲＡＭ１３、３３は不要となる。
このように、書き換え回数の多い設定データの保管場所も１箇所の基板に集約させることにより、画像形成装置のコストダウンを図ることができる。
【００１６】
次に、このように構成された画像形成装置における起動時の動作処理の手順について説明する。なお、ここでは、各制御基板をＵＳＢで接続した場合について説明する。
図３は、ＣＴＬ２０における起動時の動作処理の手順を示したフローチャートである。
主電源部４０のメインスイッチ４１がＯＮされると、即ち、画像形成装置への電力供給が開始すると、ＣＴＬ２０のＣＰＵ２１は、Ｆｌａｓｈ＿ＲＯＭ２６から、ＣＴＬ２０を画像形成装置におけるメイン制御装置として機能させるためのＣＴＬ用プログラムを読み出す（ステップ１１）。
ＣＰＵ２１は、ＣＴＬ用プログラムを起動し、起動動作を完了させる（ステップ１２）。
【００１７】
次に、ＣＰＵ２１は、各制御基板の接続に使用したＵＳＢの有するＰｌｕｇ＆Ｐｌａｙ機能を用いて、操作部１０の認識処理を実行する。
なお、Ｐｌｕｇ＆Ｐｌａｙ（プラグ・アンド・プレイ）機能とは、周辺機器や拡張カードなどをコンピュータに接続した際に、デバイス・ドライバの組み込みと設定を自動的に行う機能である。
そして、ＣＰＵ２１は、操作部１０から認識時に送信されるＰｌｕｇ＆Ｐｌａｙ通知を受信したか否かを判断する（ステップ１３）。即ち、ここでは、操作部１０が適切にＣＴＬ２０に認識されたか否かを判断する。
【００１８】
Ｐｌｕｇ＆Ｐｌａｙ通知を受信した場合（ステップ１３；Ｙ）、ＣＰＵ２１は、Ｆｌａｓｈ＿ＲＯＭ２６から、操作部１０をデータの入力装置として機能させるための操作部用プログラムを読み出す（ステップ１４）。
そして、ＣＰＵ２１は、ＵＳＢを介して、即ちインターフェースを通じて、操作部１０のＣＰＵ１１へ操作部用プログラムを送信し（ステップ１５）、起動処理を終了する。
一方、所定時間内にＰｌｕｇ＆Ｐｌａｙ通知を受信できない場合（ステップ１３；Ｎ）、ＣＰＵ２１は、操作部１０が起動しない旨、即ち、操作部１０において異常（エラー）が発生した旨をＮＶＲＡＭ２３に記録し（ステップ１６）、起動処理を終了する。
【００１９】
図４は、操作部１０における起動時の動作処理の手順を示したフローチャートである。
主電源部４０のメインスイッチ４１がＯＮされると、即ち、画像形成装置への電力供給が開始すると、操作部１０のＣＰＵ１１は、ＮＶＲＡＭ１３から操作部１０の起動用のプログラムを読み出す（ステップ２１）。
そして、ＣＰＵ１１は、操作部１０を最低限の機能で起動し（ステップ２２）、ＵＳＢの有するＰｌｕｇ＆Ｐｌａｙ機能を用いて、操作部１０の認識信号として機能するＰｌｕｇ＆Ｐｌａｙ通知をＣＴＬ２０に送信する（ステップ２３）。
【００２０】
その後、ＣＰＵ１１は、ＣＴＬ２０から操作部用プログラムが送信されたか否かを判断する（ステップ２４）。
ＣＴＬ２０から操作部用プログラムが送信された場合（ステップ２４；Ｙ）、即ち、操作部用プログラムを受信した場合、ＣＰＵ１１は、受信した操作部用プログラムを起動し（ステップ２５）、起動処理を終了する。
一方、所定時間内にＣＴＬ２０から操作部用プログラムが送信されない場合（ステップ２４；Ｎ）、ＣＰＵ１１は、ＣＴＬ２０が起動しない旨、即ち、ＣＴＬ２０において異常（エラー）が発生した旨のメッセージを表示パネルに表示し（ステップ２６）、起動処理を終了する。
なお、所定時間内にＣＴＬ２０から操作部用プログラムが送信されない場合には、メッセージの表示処理と共に、ＣＴＬ２０が起動しない旨、即ち、ＣＴＬ２０において異常（エラー）が発生した旨をＮＶＲＡＭ１３に記録することが望ましい。
【００２１】
なお、上述した画像形成装置における起動時の動作処理の手順の説明では、一例として、ＣＴＬ２０と操作部１０間における起動時の処理方法について説明したが、同様の手順によって、ＣＴＬ２０とエンジン制御部３０間における起動時の処理も実行することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係る画像形成装置の概略構成を示した図である。
【図２】操作部、ＣＴＬ及びエンジン制御部の概略構成を示した図である。
【図３】ＣＴＬにおける起動時の動作処理の手順を示したフローチャートである。
【図４】操作部における起動時の動作処理の手順を示したフローチャートである。
【符号の説明】
【００２３】
１０ 操作部
１１ ＣＰＵ
１２ ＲＡＭ
１３ ＮＶＲＡＭ
１７ パネル
２０ ＣＴＬ
２１ ＣＰＵ
２２ ＲＡＭ
２３ ＮＶＲＡＭ
２４ ＡＳＩＣ
２５ ＨＤＤ
２６ Ｆｌａｓｈ＿ＲＯＭ
３０ エンジン制御部
３１ ＣＰＵ
３２ ＲＡＭ
３３ ＮＶＲＡＭ
３４ ＡＳＩＣ
４０ 主電源部
４１ メインスイッチ
５０ スキャナエンジン
６０ プリンタエンジン
【特許請求の範囲】
【請求項１】
複数の制御基板を搭載し、前記複数の制御基板の各々に、前記制御基板における演算処理を実行する中央処理装置が設けられた画像形成装置であって、
前記複数の制御基板のうちの何れか１つに配設された、前記複数の制御基板に設けられた前記中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体を備えたことを特徴とする画像形成装置。
【請求項２】
前記第１の不揮発性記憶媒体は、ＮＡＮＤ型フラッシュメモリで構成されていることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記複数の制御基板は、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えたことを特徴とする請求項１又は請求項２に記載の画像形成装置。
【請求項４】
前記複数の制御基板は、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置。
【請求項５】
前記第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置。
【請求項６】
前記複数の制御基板間は、インターフェースをＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続され、
前記第１の不揮発性記憶媒体が設けられた制御基板は、他の制御基板に対してホスト側の制御基板として機能することを特徴とする請求項１から請求項５の何れか１の請求項に記載の画像形成装置。
【請求項１】
複数の制御基板を搭載し、前記複数の制御基板の各々に、前記制御基板における演算処理を実行する中央処理装置が設けられた画像形成装置であって、
前記複数の制御基板のうちの何れか１つに配設された、前記複数の制御基板に設けられた前記中央処理装置の演算処理の手順を示したプログラム、及び、各種設定データを集約して記憶する第１の不揮発性記憶媒体を備えたことを特徴とする画像形成装置。
【請求項２】
前記第１の不揮発性記憶媒体は、ＮＡＮＤ型フラッシュメモリで構成されていることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記複数の制御基板は、各々の制御基板に、該制御基板の起動時に必要な最小限のプログラムを記憶する小容量の第２の不揮発性記憶媒体を備えたことを特徴とする請求項１又は請求項２に記載の画像形成装置。
【請求項４】
前記複数の制御基板は、各々の制御基板に、書き換え頻度の高いデータを記憶する小容量の第３の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置。
【請求項５】
前記第１の不揮発性記憶媒体が設けられた制御基板にのみ、書き換え頻度の高いデータを記憶する小容量の第４の不揮発性記憶媒体を備えたことを特徴とする請求項１、請求項２又は請求項３に記載の画像形成装置。
【請求項６】
前記複数の制御基板間は、インターフェースをＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）により接続され、
前記第１の不揮発性記憶媒体が設けられた制御基板は、他の制御基板に対してホスト側の制御基板として機能することを特徴とする請求項１から請求項５の何れか１の請求項に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−３０２８０９（Ｐ２００９−３０２８０９Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５３８１７（Ｐ２００８−１５３８１７）
【出願日】平成２０年６月１２日（２００８．６．１２）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１２日（２００８．６．１２）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]