画像形成装置
【課題】節電効果をより高めること。
【解決手段】画像形成装置（１）は、ハブ（１０）にネットワーク（Ｎ）接続され、ハブとの間でオートネゴシエーションを行う物理層部（９１）と、物理層部からデータや信号を受信するメディアアクセス制御部（９２）と、メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部（９３）と、処理部のクロックを制御するクロック制御部（９４）と、を備え、処理部は、自身のクロックにより定まる処理速度がオートネゴシエーションにより決定されたハブと物理層部との間の通信速度よりも速いか否かを判断し、処理部が、処理速度の方が通信速度より速いと判断した場合に、クロック制御部は、処理速度が通信速度より遅くならないように処理部のクロックを下げる。
【解決手段】画像形成装置（１）は、ハブ（１０）にネットワーク（Ｎ）接続され、ハブとの間でオートネゴシエーションを行う物理層部（９１）と、物理層部からデータや信号を受信するメディアアクセス制御部（９２）と、メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部（９３）と、処理部のクロックを制御するクロック制御部（９４）と、を備え、処理部は、自身のクロックにより定まる処理速度がオートネゴシエーションにより決定されたハブと物理層部との間の通信速度よりも速いか否かを判断し、処理部が、処理速度の方が通信速度より速いと判断した場合に、クロック制御部は、処理速度が通信速度より遅くならないように処理部のクロックを下げる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
プリンタ、コピー、ファックス等の機能を備えた複合機が知られている。複合機は、主に会社や学校に設置されており、複数のコンピュータにネットワーク接続されている。各コンピュータの使用者は、コンピュータで作成した書面等のデータをネットワーク回線により複合機に送信し、そのデータを受信した複合機は、メモリにデータを格納し、格納されたデータに基づいて紙等の記録媒体にその画像を定着させて出力する。
複合機は、電源がほぼ一日にわたってオンにされているため、消費電力が大きく、地球温暖化が大きな問題となっている今日においては、消費電力を下げることが望まれている。この問題を解決すべく、未使用時には省電力モードに切り替えることができる複合機がある。
また、省電力モード中において、更なる節電を図るため、通信速度がギガビットの機器に対するクロックを停止させたり、サポートしている通信速度のうち、最も遅い通信速度となる周波数のクロックを物理層部に与えたりしているものもある（例えば、特許文献１参照。）。これは、クロックの周波数を低く抑えることにより、通信に必要な電力も低く抑えることができるからである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２４３５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１において、クロックを下げているのは物理層部だけであるため、節電効果が得られるのは、物理層部とメディアアクセス制御部との間であり、大きな節電効果を得ることは困難であった。
【０００５】
そこで、本発明は、上記課題を解決するためになされたものであり、より大きな節電効果を得ることができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、画像形成装置において、
ハブにネットワーク接続され、前記ハブとの間でオートネゴシエーションを行う物理層部と、
前記物理層部からデータや信号を受信するメディアアクセス制御部と、
前記メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部と、
前記処理部のクロックを制御するクロック制御部と、を備え、
前記処理部は、自身のクロックにより定まる処理速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記処理速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記処理速度が前記通信速度より遅くならないように前記処理部のクロックを下げることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の画像形成装置において、
前記処理部は、前記システムバスのクロックと前記システムバスのバス幅により定まるバス通信速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記バス通信速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記バス通信速度が前記通信速度より遅くならないように前記システムバスのクロックを下げることを特徴とする。
【０００８】
請求項３に記載の発明は、請求項２に記載の画像形成装置において、
前記クロック制御部は、前記処理部のクロックが前記システムバスのクロックよりも高くなるようにそれぞれのクロックを下げることを特徴とする。
【発明の効果】
【０００９】
請求項１に記載の発明によれば、オートネゴシエーションにより決定したハブと物理層部との間の通信速度でしかデータを受信できないため、処理部が通信速度以上の処理速度を有していても、実際には通信速度に合わせた処理速度でしかデータを処理することができない。そのため、処理部が、処理速度の方が通信速度より速いと判断した場合には、処理部のクロックを下げることにより、処理部にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部は、処理速度が通信速度より遅くならないように処理部のクロックを下げるので、処理部によるデータの処理が追いつかないといった問題は発生しない。
【００１０】
請求項２に記載の発明によれば、オートネゴシエーションにより決定したハブと物理層部との間の通信速度でしかデータを受信できないため、システムバスが通信速度以上のバス通信速度を有していても、実際には通信速度に合わせたバス通信速度でしかデータを送信することができない。そのため、処理部が、バス通信速度の方が通信速度より速いと判断した場合には、システムバスのクロックを下げることにより、システムバスにかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部は、バス通信速度が通信速度より遅くならないようにシステムバスのクロックを下げるので、システムバスの送信経路が渋滞するといった問題は発生しない。
【００１１】
請求項３に記載の発明によれば、システムバスからのデータ転送速度の方が処理部の処理速度よりも速いことによって処理部がデータを処理しきれないという問題が発生しなくなる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置の概略構成図。
【図２】画像形成装置の制御系についての概略構成を示すブロック図。
【図３】コントローラ部の制御系についての概略構成を示すブロック図。
【図４】ＰＨＹのステータスレジスタへの書き込みを示す図。
【図５】ＣＰＵ及びシステムバスのクロック制御処理の流れを示すフローチャート。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、画像形成装置について説明する。
＜全体構成＞
図１、図２に示すように、画像形成装置１は、スキャナ機能、コピー機能、プリンタ機能を備えた複合機である。画像形成装置１は、本体部２と、本体部２にオプション接続された後処理部３と、を備えている。画像形成装置１は、ハブ（ＨＵＢ）１０を介してネットワークＮに接続されている。
図１、図２に示すように、本体部２は、スキャナ部４と、自動原稿給紙部（ＡＤＦ部：Auto Document Feeder）５と、操作表示部６と、プリンタ部７と、制御部８と、コントローラ部９と、を備えている。
本体部２には、給紙機構を有する３つの給紙トレイＦＴ１〜ＦＴ３、及び大容量トレイユニットＦＴ４が設けられており、各給紙トレイＦＴ１〜ＦＴ４の近傍には給紙された用紙を検知する給紙センサが設けられている。これらの給紙トレイＦＴ１〜ＦＴ４には、記録媒体として、それぞれ普通紙、裏紙、再生紙、上質紙、タブ紙等の種類及びサイズが異なる用紙が収容可能となっている。
本体部２は、ネットワークＮを介して複数のユーザ端末Ｐに接続されている。すなわち、本体部２は、接続されたユーザ端末Ｐからデータ（画像形成のためのデータ）を受信し、受信したデータによりプリントする画像を形成する。
後処理部３は、本体部２から搬送された用紙に各種後処理を行う、いわゆるフィニッシャーである。例えば、本体部２から搬送された用紙のソート処理を行うソートユニット、パンチ処理を行うパンチユニット、折り処理を行う折りユニット、断裁処理を行う断裁ユニット、カッティング処理行うカッティングユニット等を備える。また、後処理部３には、搬送された用紙が排紙される排紙トレイＥＴ１、ＥＴ２が設けられている。
各給紙トレイＦＴ１〜ＦＴ４に収納された用紙に画像形成する際には、用紙が各給紙トレイＦＴ１〜ＦＴ４から引き出され、途中のローラを介してプリンタ部７に搬送される。プリンタ部７においては、本体部２の制御の下、指示された画像が用紙に形成され、その後、ローラを介して排紙トレイＥＴ１、ＥＴ２に排出される。
【００１４】
＜スキャナ部＞
図２に示すように、スキャナ部４は、ＣＣＤ等のイメージセンサ４１と、スキャナ制御部４２とを備えている。スキャナ制御部４２は、制御部８からの制御信号に基づいて、スキャナ部４の各部の駆動を制御する。具体的には、コンタクトガラスに載置された原稿面の露光走査を実行させ、反射光をイメージセンサ４１において結像させて画像を読み取る。そして、この結像された光信号を光電変換してアナログ画像信号を生成させ、制御部８に送信する。
【００１５】
＜ＡＤＦ部＞
図２に示すように、ＡＤＦ部５は、制御部８からの制御信号に基づいて、ＡＤＦ部５の制御を行うＡＤＦ制御部５１を備えている。ＡＤＦ部５は、原稿トレイ（図示略）に載置された原稿をスキャナ部４のコンタクトガラス上に１枚ずつ自動給送する。
【００１６】
＜操作表示部＞
図２に示すように、操作表示部６は、表示部６１と、操作表示制御部６２と、操作部６３と、その他図示しない操作キー群とを備えている。
表示部６１は、操作表示制御部６２からの表示制御信号に従って、画面上に各種設定画面や画像の状態表示、各機能の動作状況等の表示を行う。また、表示部６１の画面上には、例えば透明電極を格子状に配置した感圧式（抵抗膜圧式）のタッチパネル等からなる操作部６３が構成されており、手指やタッチペン等で操作された力点のＸＹ座標を電圧値で検出し、検出された位置信号を操作信号として操作表示制御部６２に出力する。
【００１７】
＜プリンタ部＞
図２に示すように、プリンタ部７は、ＬＤ部（Laser Diode）７１と、プリンタ制御部７２とを備えている。プリンタ部７は、制御部８から入力された画像データに基づいて用紙に画像を形成する。ここで、ユーザ端末Ｐから画像データが画像形成装置１に送信されてきた場合には、後述するコントローラ部９から受信したデータに基づいて画像を形成する。すなわち、プリンタ部７は、画像形成手段として機能する。
ＬＤ部７１は、ＬＤ、感光体ドラム、帯電部、露光部、現像部、転写部、クリーニング部、及び定着部等を備えている。また、ＬＤ部７１は、内部の搬送経路に従って用紙を搬送するための給紙ローラ、レジストローラ、排紙ローラをはじめとする各種ローラ、搬送路切換板、及び反転部等を備えている。ＬＤ部７１の搬送部は、プリンタ制御部７２からの制御に基づいて、当該ジョブで指定された用紙を給紙トレイＦＴ１〜ＦＴ４の何れかから給紙して、給紙された用紙を搬送経路上に搬送する。ＬＤ部７１の搬送経路上には、複数のセンサが設けられている。これらのセンサは、用紙が通過する際に検出信号を発生し、これをプリンタ制御部７２に出力する。
プリンタ制御部７２は、制御部８からの制御信号を受信して、ＬＤ部７１の各部の動作を制御する。また、プリンタ制御部７２は、搬送経路上に設けられたセンサからの検出信号に基づいて、ジョブ毎に給紙した用紙の枚数をカウントし、制御部８に出力する。
プリンタ部７では、プリンタ制御部７２からの指示に基づいて、感光体ドラム表面を帯電部により帯電させ、制御部８から入力されたＰＷＭ信号に基づいてＬＤにより感光体ドラム表面にレーザ光を照射することにより静電潜像を形成する。そして、現像部において感光体ドラム表面の静電潜像を含む領域にトナーを付着させ、転写部により用紙にトナーを転写して画像を形成する。そして、転写された画像を定着部で定着させた後、画像形成済みの用紙を排紙ローラにより後処理部３へ搬送する。
【００１８】
＜制御部＞
図２に示すように、制御部８は、ＣＰＵ８１、ＲＯＭ８２、ＲＡＭ８３、記憶部８４等を備えている。制御部８は、ＲＯＭ８２に記憶されているシステムプログラムや画像形成処理プログラム、排紙処理プログラム等の各種処理プログラムを読み出してＲＡＭ８３に展開し、展開したプログラムに従って画像形成装置１の各部の動作を集中制御する。記憶部８４は、スキャナ部４又はコントローラ部９から入力された画像データを含むジョブのデータを一時的に記憶する。また、記憶部８４は、操作表示部６を介するユーザの操作入力により設定される各種設定情報の表示に用いるために生成されるプレビュー画像に関する情報等を記憶する。
例えば、ＣＰＵ８１は、スキャナ部４又はコントローラ部９から入力されたデータ（画像情報）と、操作表示部６を介して入力された設定情報とに基づいてジョブを生成する。そして、このジョブを実行することで用紙に画像を形成する。
ここで、ジョブとは、画像形成に関する一連の動作を指し、例えば、複数枚の原稿をコピーする場合には、複数枚の原稿をコピーに関する一連の動作が１ジョブである。また、複数部数のコピーを行なう場合は、複数部数のコピーに関する一連の動作が１ジョブである。
他にも、ＣＰＵ８１は、画像データの圧縮処理や伸長処理を行い、画像データの送信等に関する処理を行う。
【００１９】
＜コントローラ部＞
図３に示すように、コントローラ部９は、ネットワークＮに接続されたユーザ端末Ｐからプリントするためのデータ（画像情報）を受信すると共に、そのデータを制御部８に送信する。
コントローラ部９は、物理層部としてのＰＨＹ９１と、メディアアクセス制御部としてのＭＡＣ９２と、処理部としてのＣＰＵ９３と、クロック制御部９４と、メモリ９５等を備えている。
【００２０】
（ＰＨＹ）
ＰＨＹ９１は、ハブ１０にネットワーク接続され、ハブ１０との間でオートネゴシエーションを行う。オートネゴシエーションは、ＰＨＹ９１とハブ１０との間における通信速度（１０Ｍｂｐｓ、１００Ｍｂｐｓ、１Ｇｂｐｓ等）及び通信モード（全二重、半二重）を決定することであり、ＰＨＹ９１とハブ１０の双方に対応する最も条件の良いものが決定される。通信速度であれば、１Ｇｂｐｓが最も高速であるため最も条件が良く、１０Ｍｂｐｓが最も条件が悪いこととなる。通信モードであれば、全二重の方が半二重よりも条件が良い。
このように、ＰＨＹ９１がオートネゴシエーションを行うことにより、ＰＨＹ９１とハブ１０との間の通信条件（具体的には、通信速度及び通信モード）が決まる。すなわち、コントローラ部９は、オートネゴシエーションで決まった通信条件でハブ１０からデータを受信する。
【００２１】
図３に示すように、ＰＨＹ９１の内部には、レジスタ部９１ａが備えられている。図３に示すように、レジスタ部９１ａには、フラグビットが集合したステータスレジスタ９１ｂがあり、ここには、ＰＨＹ９１の通信に関する性能情報が格納されている。具体的には、図４に示すように、ステータスレジスタ９１ｂには、ＰＨＹ９１が対応可能な通信の性能情報（例えば、（１）１００ＢＡＳＥ−Ｔ４、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘ、（３）１００ＢＡＳＥ−ＴＸ、（４）１０ＢＡＳＥ−Ｔ ＦＵＬＬ Ｄｕｐｌｅｘ、（５）１０ＢＡＳＥ−Ｔの５種類）に関する情報を書き込むビットを有している。ここで、「ＦＵＬＬ Ｄｕｐｌｅｘ」は、全二重を指し、これが記載されていないものは半二重である。
【００２２】
ＰＨＹ９１がハブ１０とオートネゴシエーションを行うことにより、ステータスレジスタ９１ｂにある性能情報と共通する性能をハブ１０が有していた場合、ステータスレジスタ９１ｂのうち、ＰＨＹ９１とハブ１０とで共通している性能情報に関するビットにフラグが立てられる。例えば、オートネゴシエーション開始前は、図４（ａ）に示すように、（１）０、（２）０、（３）０、（４）０、（５）０であり、ハブ１０の性能が（５）１０ＢＡＳＥ−Ｔであるときは、（５）１０ＢＡＳＥ−Ｔに対応するビットのフラグが立てられ、図４（ｂ）に示すように、（１）０、（２）０、（３）０、（４）０、（５）１となる。
【００２３】
また、ハブ１０の性能が（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘであるときは、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘに対応するビットのフラグと、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘ以下の性能のビットのフラグが立てられ、図４（ｃ）に示すように、（１）０、（２）１、（３）１、（４）１、（５）１となる。
ＰＨＹ９１は、オートネゴシエーションが終了したときに、終了した旨をＣＰＵ９３に知らせる割り込み信号をＣＰＵ９３に送信する。
【００２４】
（ＭＡＣ）
ＭＡＣ９２は、ＰＨＹ９１からデータや信号を受信すると共に、そのデータや信号をＣＰＵ９３、メモリ９５に送信する。ＭＡＣ９２は、システムバス９６に接続されている。
ＭＡＣ９２は、ＰＨＹ９１と通信を行うインターフェイス部９２ａと、インターフェイス部９２ａに接続され、送受信するデータを格納すると共に、送受信の制御を行う通信制御部９２ｂと、を備えている。
【００２５】
インターフェイス部９２ａは、オートネゴシエーションを終えたＰＨＹ９１から決定した通信速度を受信する。インターフェイス部９２ａは、受信した通信速度により定まるハブ１０とＰＨＹ９１間の通信速度がＣＰＵ９３の処理速度よりも遅い場合に、ＣＰＵ９３に与えられるクロック（クロック周波数）を下げるように指示する信号をクロック制御部９４に送信する。インターフェイス部９２ａは、読み取った通信速度により定まるハブ１０とＰＨＹ９１間の通信速度がシステムバス９６の通信速度よりも遅い場合に、システムバス９６に与えられるクロック（クロック周波数）を下げるように指示する信号をクロック制御部９４に送信する。
インターフェイス部９２ａは、オートネゴシエーションにより決定される通信速度に応じて、クロック制御部９４に対して行う指令信号を作成し、クロック制御部９４に送信する。例えば、ハブ１０とＰＨＹ９１との間の通信速度が１Ｇｂｐｓであれば、ＣＰＵ９３のクロックは２００ＭＨｚ、システムバス９６のクロックは１００ＭＨｚに設定するものとする。また、ハブ１０とＰＨＹ９１との間の通信速度が１００Ｍｂｐｓであれば、ＣＰＵ９３のクロックは１００ＭＨｚ、システムバス９６のクロックは５０ＭＨｚに設定するものとする。また、ハブ１０とＰＨＹ９１との間の通信速度が１０Ｍｂｐｓであれば、ＣＰＵ９３のクロックは５０ＭＨｚ、システムバス９６のクロックは２５ＭＨｚに設定するものとする。従って、指示信号は３通り作成すれば良く、２ビット分準備しておくだけでよい。
【００２６】
通信制御部９２ｂは、バッファとなるＦＩＦＯ９２ｃを備えている。ＦＩＦＯ９２ｃには、ＰＨＹ９１から受信したデータを一定容量まで蓄え、一定容量に達したときに蓄えたデータを一気にメモリ９５に送信する。
【００２７】
（ＣＰＵ）
ＣＰＵ９３は、メモリ９５に記憶された画像形成に関する各種演算処理やデータ送信等の各制御を担う。ＣＰＵ９３は、システムバス９６に接続されており、ＭＡＣ９２との間でデータのやり取りや指示が可能となっている。
ＣＰＵ９３は、自身のクロックにより定まる処理速度がオートネゴシエーションにより決定されたハブ１０とＰＨＹ９１との間の通信速度よりも速いか否かを判断する。具体的には、ＣＰＵ９３のクロックとバス幅により定まるデータ転送レートと、オートネゴシエーションにより決定されたデータ転送レートとを比較し、どちらのデータ転送レートが大きいかを判断する。この判断は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
ＣＰＵ９３は、システムバス９６のクロックとシステムバス９６のバス幅により定まるバス通信速度がオートネゴシエーションにより決定されたハブ１０とＰＨＹ９１との間の通信速度よりも速いか否かを判断する。具体的には、システムバス９６のクロックとバス幅から求まるデータ転送レート、オートネゴシエーションにより決定されたデータ転送レートとを比較し、どちらのデータ転送レートが大きいかを判断する。この判断は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
【００２８】
（クロック制御部）
クロック制御部９４は、ＣＰＵ９３及びシステムバス９６に接続され、ＣＰＵ９３及びシステムバス９６のクロックを増減させることでＣＰＵ９３及びシステムバス９６のクロック周波数を制御する。
クロック制御部９４は、ＣＰＵ９３による処理速度の方がＰＨＹ９１とハブ１０間の通信速度より速いと判断した場合に、ＣＰＵ９３による処理速度がＰＨＹ９１とハブ１０間の通信速度より遅くならないようにＣＰＵ９３のクロックを下げる。具体的には、ＣＰＵ９３のクロックとバス幅により定まる処理速度と、ハブ１０とＰＨＹ９１との間のクロックとバス幅により定まる通信速度とを比較し、処理速度の方が速い場合には、少なくとも通信速度以上となるように処理速度を下げる。その際、バス幅は変わらないので、クロックを下げることにより処理速度を下げる。この処理は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
クロック制御部９４は、システムバス９６のバス通信速度の方がＰＨＹ９１とハブ１０間の通信速度より速いと判断した場合に、システムバス９６によるバス通信速度がＰＨＹ９１とハブ１０間の通信速度より遅くならないようにシステムバス９６のクロックを下げる。具体的には、システムバス９６のクロックとバス幅により定まるバス通信速度と、ハブ１０とＰＨＹ９１との間のクロックとバス幅により定まる通信速度とを比較し、バス通信速度の方が速い場合には、少なくとも通信速度以上となるようにバス通信速度を下げる。その際、バス幅は変わらないので、クロックを下げることによりバス通信速度を下げる。この処理は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
【００２９】
（メモリ）
メモリ９１は、画像形成に用いるデータが格納される記憶手段として機能する。メモリ９１には、ＣＰＵ９３による通信速度の判断に関するプログラム、クロック制御部９４によるクロックの制御に関するプログラムが記憶されている。
【００３０】
＜ＣＰＵ及びシステムバスのクロック制御方法＞
図５を用いて、ＣＰＵ及びシステムバスのクロック制御方法について説明する。前提として、コントローラ部９は、通信速度が１Ｇｂｐｓまで対応しているものとする。
【００３１】
図５に示すように、ＰＨＹ９１は、画像形成装置１の電源がＯＮの状態であり、かつ、ハブ１０と接続されたか否かを判断する（ステップＳ１）。この二つの条件を満たすならば、その順序は問わず、電源ＯＮの後にハブ１０とＰＨＹ９１を接続しても良いし、ハブ１０とＰＨＹ９１の接続した後に電源をＯＮにしてもよい。
ステップＳ１の二つの条件を満たすと、ＰＨＹ９１は、ハブ１０との間でオートネゴシエーションを行い（ステップＳ２）、終了すると、通信条件（通信速度、通信モード）をＰＨＹ９１のステータスレジスタ９１ｂに書き込む（ステップＳ３）。ステータスレジスタ９１ｂへの書き込みは、上述したように、該当するビットにフラグを立てることにより行う。
ＰＨＹ９１のステータスレジスタ９１ｂへの書き込みが終了すると、ＰＨＹ９１は、ＣＰＵ９３に対して割り込み信号（通信条件が決定した旨の信号）を送信する（ステップＳ４）。
【００３２】
ＰＨＹ９１から割り込み信号を受信したＣＰＵ９３は、ＭＡＣ９２を介してＰＨＹ９１のステータスレジスタ９１ｂにアクセスし、通信条件を読み込む（ステップＳ５）。
次いで、ＣＰＵ９３は、読み込んだ通信速度が１Ｇｂｐｓであるか否かを判断する（ステップＳ６）。
ステップＳ６において、ＣＰＵ９３は、通信速度が１Ｇｂｐｓであると判断すると（ステップＳ６：ＹＥＳ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１ＧｂｐｓのときのＣＰＵ９３のクロックを２００ＭＨｚ、システムバス９６のクロックを１００ＭＨｚに設定する指示信号を作成する（ステップＳ７）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを維持するよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
ステップＳ６において、ＣＰＵ９３は、通信速度が１Ｇｂｐｓでないと判断すると（ステップＳ６：ＮＯ）、ＣＰＵ９３は、読み込んだ通信速度が１００Ｍｂｐｓであるか否かを判断する（ステップＳ８）。
【００３３】
ステップＳ８において、ＣＰＵ９３は、通信速度が１００Ｍｂｐｓであると判断すると（ステップＳ８：ＹＥＳ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１００ＭｂｐｓのときのＣＰＵ９３のクロックを１００ＭＨｚ、システムバス９６のクロックを５０ＭＨｚに設定する指示信号を作成する（ステップＳ９）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを下げるよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
ステップＳ８において、ＣＰＵ９３は、通信速度が１００Ｍｂｐｓでないと判断すると（ステップＳ８：ＮＯ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１０ＭｂｐｓのときのＣＰＵ９３のクロックを５０ＭＨｚ、システムバス９６のクロックを２５ＭＨｚに設定する指示信号を作成する（ステップＳ１０）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを下げるよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
【００３４】
クロック制御部９４は、ＭＡＣ９２のインターフェイス部９２ａからクロックの設定に関する指示信号を受信すると、その指示信号に基づいて設定したクロックとなるように、ＣＰＵ９３及びシステムバス９６にクロックを出す（ステップＳ１１）。
以上の処理により、ハブ１０とＰＨＹ９１との間で行ったオートネゴシエーションの結果によって、ＣＰＵ９３及びシステムバス９６へのクロックを制御することができる。
【００３５】
＜作用効果＞
以上のように、画像形成装置１によれば、オートネゴシエーションにより決定したハブ１０とＰＨＹ９１との間の通信速度でしかデータを受信できないため、ＣＰＵ９３が通信速度以上の処理速度を有していても、実際には通信速度に合わせた処理速度でしかデータを処理することができない。そのため、ＣＰＵ９３が、処理速度の方が通信速度より速いと判断した場合には、クロック制御部９４がＣＰＵ９３のクロックを下げることにより、ＣＰＵ９３にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部９４は、処理速度が通信速度より遅くならないようにＣＰＵ９３のクロックを下げるので、ＣＰＵ９３によるデータの処理が追いつかないといった問題は発生しない。
【００３６】
また、オートネゴシエーションにより決定したハブ１０とＰＨＹ９１との間の通信速度でしかデータを受信できないため、システムバス９６が通信速度以上のバス通信速度を有していても、実際には通信速度に合わせたバス通信速度でしかデータを送信することができない。そのため、ＣＰＵ９３が、バス通信速度の方が通信速度より速いと判断した場合には、クロック制御部９４がシステムバス９６のクロックを下げることにより、システムバス９６にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部９４は、バス通信速度が通信速度より遅くならないようにシステムバス９６のクロックを下げるので、システムバス９６の送信経路が渋滞するといった問題は発生しない。
【００３７】
また、クロック制御部９４は、ＣＰＵ９３のクロックがシステムバス９６のクロックよりも高くなるようにそれぞれのクロックを下げるので、システムバス９６からのデータ転送速度の方がＣＰＵ９３の処理速度よりも速いことによってＣＰＵ９３がデータを処理しきれないという問題が発生しなくなる。
【００３８】
なお、本発明は、上記実施形態に限られるものではなく、発明の本質的部分を変更しない範囲内で自由に設計変更が可能である。
クロックを制御する対象は、ＣＰＵ９３だけでもシステムバス９６だけでも良い。ただし、ＣＰＵ９３のクロックを下げる場合には、システムバス９６のクロックを下回らないようにすることが必要である。
また、クロック制御部９４にクロックを下げる旨の信号を送信するのは、ＭＡＣ９２に限らず、ＣＰＵ９３自身でも良いし、ＰＨＹ９１であっても良い。
【符号の説明】
【００３９】
１ 画像形成装置
１０ ハブ
９１ ＰＨＹ（物理層部）
９２ ＭＡＣ（メディアアクセス制御部）
９３ ＣＰＵ（処理部）
９４ クロック制御部
９６ システムバス
Ｎ ネットワーク
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
プリンタ、コピー、ファックス等の機能を備えた複合機が知られている。複合機は、主に会社や学校に設置されており、複数のコンピュータにネットワーク接続されている。各コンピュータの使用者は、コンピュータで作成した書面等のデータをネットワーク回線により複合機に送信し、そのデータを受信した複合機は、メモリにデータを格納し、格納されたデータに基づいて紙等の記録媒体にその画像を定着させて出力する。
複合機は、電源がほぼ一日にわたってオンにされているため、消費電力が大きく、地球温暖化が大きな問題となっている今日においては、消費電力を下げることが望まれている。この問題を解決すべく、未使用時には省電力モードに切り替えることができる複合機がある。
また、省電力モード中において、更なる節電を図るため、通信速度がギガビットの機器に対するクロックを停止させたり、サポートしている通信速度のうち、最も遅い通信速度となる周波数のクロックを物理層部に与えたりしているものもある（例えば、特許文献１参照。）。これは、クロックの周波数を低く抑えることにより、通信に必要な電力も低く抑えることができるからである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２４３５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１において、クロックを下げているのは物理層部だけであるため、節電効果が得られるのは、物理層部とメディアアクセス制御部との間であり、大きな節電効果を得ることは困難であった。
【０００５】
そこで、本発明は、上記課題を解決するためになされたものであり、より大きな節電効果を得ることができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、画像形成装置において、
ハブにネットワーク接続され、前記ハブとの間でオートネゴシエーションを行う物理層部と、
前記物理層部からデータや信号を受信するメディアアクセス制御部と、
前記メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部と、
前記処理部のクロックを制御するクロック制御部と、を備え、
前記処理部は、自身のクロックにより定まる処理速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記処理速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記処理速度が前記通信速度より遅くならないように前記処理部のクロックを下げることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の画像形成装置において、
前記処理部は、前記システムバスのクロックと前記システムバスのバス幅により定まるバス通信速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記バス通信速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記バス通信速度が前記通信速度より遅くならないように前記システムバスのクロックを下げることを特徴とする。
【０００８】
請求項３に記載の発明は、請求項２に記載の画像形成装置において、
前記クロック制御部は、前記処理部のクロックが前記システムバスのクロックよりも高くなるようにそれぞれのクロックを下げることを特徴とする。
【発明の効果】
【０００９】
請求項１に記載の発明によれば、オートネゴシエーションにより決定したハブと物理層部との間の通信速度でしかデータを受信できないため、処理部が通信速度以上の処理速度を有していても、実際には通信速度に合わせた処理速度でしかデータを処理することができない。そのため、処理部が、処理速度の方が通信速度より速いと判断した場合には、処理部のクロックを下げることにより、処理部にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部は、処理速度が通信速度より遅くならないように処理部のクロックを下げるので、処理部によるデータの処理が追いつかないといった問題は発生しない。
【００１０】
請求項２に記載の発明によれば、オートネゴシエーションにより決定したハブと物理層部との間の通信速度でしかデータを受信できないため、システムバスが通信速度以上のバス通信速度を有していても、実際には通信速度に合わせたバス通信速度でしかデータを送信することができない。そのため、処理部が、バス通信速度の方が通信速度より速いと判断した場合には、システムバスのクロックを下げることにより、システムバスにかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部は、バス通信速度が通信速度より遅くならないようにシステムバスのクロックを下げるので、システムバスの送信経路が渋滞するといった問題は発生しない。
【００１１】
請求項３に記載の発明によれば、システムバスからのデータ転送速度の方が処理部の処理速度よりも速いことによって処理部がデータを処理しきれないという問題が発生しなくなる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置の概略構成図。
【図２】画像形成装置の制御系についての概略構成を示すブロック図。
【図３】コントローラ部の制御系についての概略構成を示すブロック図。
【図４】ＰＨＹのステータスレジスタへの書き込みを示す図。
【図５】ＣＰＵ及びシステムバスのクロック制御処理の流れを示すフローチャート。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、画像形成装置について説明する。
＜全体構成＞
図１、図２に示すように、画像形成装置１は、スキャナ機能、コピー機能、プリンタ機能を備えた複合機である。画像形成装置１は、本体部２と、本体部２にオプション接続された後処理部３と、を備えている。画像形成装置１は、ハブ（ＨＵＢ）１０を介してネットワークＮに接続されている。
図１、図２に示すように、本体部２は、スキャナ部４と、自動原稿給紙部（ＡＤＦ部：Auto Document Feeder）５と、操作表示部６と、プリンタ部７と、制御部８と、コントローラ部９と、を備えている。
本体部２には、給紙機構を有する３つの給紙トレイＦＴ１〜ＦＴ３、及び大容量トレイユニットＦＴ４が設けられており、各給紙トレイＦＴ１〜ＦＴ４の近傍には給紙された用紙を検知する給紙センサが設けられている。これらの給紙トレイＦＴ１〜ＦＴ４には、記録媒体として、それぞれ普通紙、裏紙、再生紙、上質紙、タブ紙等の種類及びサイズが異なる用紙が収容可能となっている。
本体部２は、ネットワークＮを介して複数のユーザ端末Ｐに接続されている。すなわち、本体部２は、接続されたユーザ端末Ｐからデータ（画像形成のためのデータ）を受信し、受信したデータによりプリントする画像を形成する。
後処理部３は、本体部２から搬送された用紙に各種後処理を行う、いわゆるフィニッシャーである。例えば、本体部２から搬送された用紙のソート処理を行うソートユニット、パンチ処理を行うパンチユニット、折り処理を行う折りユニット、断裁処理を行う断裁ユニット、カッティング処理行うカッティングユニット等を備える。また、後処理部３には、搬送された用紙が排紙される排紙トレイＥＴ１、ＥＴ２が設けられている。
各給紙トレイＦＴ１〜ＦＴ４に収納された用紙に画像形成する際には、用紙が各給紙トレイＦＴ１〜ＦＴ４から引き出され、途中のローラを介してプリンタ部７に搬送される。プリンタ部７においては、本体部２の制御の下、指示された画像が用紙に形成され、その後、ローラを介して排紙トレイＥＴ１、ＥＴ２に排出される。
【００１４】
＜スキャナ部＞
図２に示すように、スキャナ部４は、ＣＣＤ等のイメージセンサ４１と、スキャナ制御部４２とを備えている。スキャナ制御部４２は、制御部８からの制御信号に基づいて、スキャナ部４の各部の駆動を制御する。具体的には、コンタクトガラスに載置された原稿面の露光走査を実行させ、反射光をイメージセンサ４１において結像させて画像を読み取る。そして、この結像された光信号を光電変換してアナログ画像信号を生成させ、制御部８に送信する。
【００１５】
＜ＡＤＦ部＞
図２に示すように、ＡＤＦ部５は、制御部８からの制御信号に基づいて、ＡＤＦ部５の制御を行うＡＤＦ制御部５１を備えている。ＡＤＦ部５は、原稿トレイ（図示略）に載置された原稿をスキャナ部４のコンタクトガラス上に１枚ずつ自動給送する。
【００１６】
＜操作表示部＞
図２に示すように、操作表示部６は、表示部６１と、操作表示制御部６２と、操作部６３と、その他図示しない操作キー群とを備えている。
表示部６１は、操作表示制御部６２からの表示制御信号に従って、画面上に各種設定画面や画像の状態表示、各機能の動作状況等の表示を行う。また、表示部６１の画面上には、例えば透明電極を格子状に配置した感圧式（抵抗膜圧式）のタッチパネル等からなる操作部６３が構成されており、手指やタッチペン等で操作された力点のＸＹ座標を電圧値で検出し、検出された位置信号を操作信号として操作表示制御部６２に出力する。
【００１７】
＜プリンタ部＞
図２に示すように、プリンタ部７は、ＬＤ部（Laser Diode）７１と、プリンタ制御部７２とを備えている。プリンタ部７は、制御部８から入力された画像データに基づいて用紙に画像を形成する。ここで、ユーザ端末Ｐから画像データが画像形成装置１に送信されてきた場合には、後述するコントローラ部９から受信したデータに基づいて画像を形成する。すなわち、プリンタ部７は、画像形成手段として機能する。
ＬＤ部７１は、ＬＤ、感光体ドラム、帯電部、露光部、現像部、転写部、クリーニング部、及び定着部等を備えている。また、ＬＤ部７１は、内部の搬送経路に従って用紙を搬送するための給紙ローラ、レジストローラ、排紙ローラをはじめとする各種ローラ、搬送路切換板、及び反転部等を備えている。ＬＤ部７１の搬送部は、プリンタ制御部７２からの制御に基づいて、当該ジョブで指定された用紙を給紙トレイＦＴ１〜ＦＴ４の何れかから給紙して、給紙された用紙を搬送経路上に搬送する。ＬＤ部７１の搬送経路上には、複数のセンサが設けられている。これらのセンサは、用紙が通過する際に検出信号を発生し、これをプリンタ制御部７２に出力する。
プリンタ制御部７２は、制御部８からの制御信号を受信して、ＬＤ部７１の各部の動作を制御する。また、プリンタ制御部７２は、搬送経路上に設けられたセンサからの検出信号に基づいて、ジョブ毎に給紙した用紙の枚数をカウントし、制御部８に出力する。
プリンタ部７では、プリンタ制御部７２からの指示に基づいて、感光体ドラム表面を帯電部により帯電させ、制御部８から入力されたＰＷＭ信号に基づいてＬＤにより感光体ドラム表面にレーザ光を照射することにより静電潜像を形成する。そして、現像部において感光体ドラム表面の静電潜像を含む領域にトナーを付着させ、転写部により用紙にトナーを転写して画像を形成する。そして、転写された画像を定着部で定着させた後、画像形成済みの用紙を排紙ローラにより後処理部３へ搬送する。
【００１８】
＜制御部＞
図２に示すように、制御部８は、ＣＰＵ８１、ＲＯＭ８２、ＲＡＭ８３、記憶部８４等を備えている。制御部８は、ＲＯＭ８２に記憶されているシステムプログラムや画像形成処理プログラム、排紙処理プログラム等の各種処理プログラムを読み出してＲＡＭ８３に展開し、展開したプログラムに従って画像形成装置１の各部の動作を集中制御する。記憶部８４は、スキャナ部４又はコントローラ部９から入力された画像データを含むジョブのデータを一時的に記憶する。また、記憶部８４は、操作表示部６を介するユーザの操作入力により設定される各種設定情報の表示に用いるために生成されるプレビュー画像に関する情報等を記憶する。
例えば、ＣＰＵ８１は、スキャナ部４又はコントローラ部９から入力されたデータ（画像情報）と、操作表示部６を介して入力された設定情報とに基づいてジョブを生成する。そして、このジョブを実行することで用紙に画像を形成する。
ここで、ジョブとは、画像形成に関する一連の動作を指し、例えば、複数枚の原稿をコピーする場合には、複数枚の原稿をコピーに関する一連の動作が１ジョブである。また、複数部数のコピーを行なう場合は、複数部数のコピーに関する一連の動作が１ジョブである。
他にも、ＣＰＵ８１は、画像データの圧縮処理や伸長処理を行い、画像データの送信等に関する処理を行う。
【００１９】
＜コントローラ部＞
図３に示すように、コントローラ部９は、ネットワークＮに接続されたユーザ端末Ｐからプリントするためのデータ（画像情報）を受信すると共に、そのデータを制御部８に送信する。
コントローラ部９は、物理層部としてのＰＨＹ９１と、メディアアクセス制御部としてのＭＡＣ９２と、処理部としてのＣＰＵ９３と、クロック制御部９４と、メモリ９５等を備えている。
【００２０】
（ＰＨＹ）
ＰＨＹ９１は、ハブ１０にネットワーク接続され、ハブ１０との間でオートネゴシエーションを行う。オートネゴシエーションは、ＰＨＹ９１とハブ１０との間における通信速度（１０Ｍｂｐｓ、１００Ｍｂｐｓ、１Ｇｂｐｓ等）及び通信モード（全二重、半二重）を決定することであり、ＰＨＹ９１とハブ１０の双方に対応する最も条件の良いものが決定される。通信速度であれば、１Ｇｂｐｓが最も高速であるため最も条件が良く、１０Ｍｂｐｓが最も条件が悪いこととなる。通信モードであれば、全二重の方が半二重よりも条件が良い。
このように、ＰＨＹ９１がオートネゴシエーションを行うことにより、ＰＨＹ９１とハブ１０との間の通信条件（具体的には、通信速度及び通信モード）が決まる。すなわち、コントローラ部９は、オートネゴシエーションで決まった通信条件でハブ１０からデータを受信する。
【００２１】
図３に示すように、ＰＨＹ９１の内部には、レジスタ部９１ａが備えられている。図３に示すように、レジスタ部９１ａには、フラグビットが集合したステータスレジスタ９１ｂがあり、ここには、ＰＨＹ９１の通信に関する性能情報が格納されている。具体的には、図４に示すように、ステータスレジスタ９１ｂには、ＰＨＹ９１が対応可能な通信の性能情報（例えば、（１）１００ＢＡＳＥ−Ｔ４、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘ、（３）１００ＢＡＳＥ−ＴＸ、（４）１０ＢＡＳＥ−Ｔ ＦＵＬＬ Ｄｕｐｌｅｘ、（５）１０ＢＡＳＥ−Ｔの５種類）に関する情報を書き込むビットを有している。ここで、「ＦＵＬＬ Ｄｕｐｌｅｘ」は、全二重を指し、これが記載されていないものは半二重である。
【００２２】
ＰＨＹ９１がハブ１０とオートネゴシエーションを行うことにより、ステータスレジスタ９１ｂにある性能情報と共通する性能をハブ１０が有していた場合、ステータスレジスタ９１ｂのうち、ＰＨＹ９１とハブ１０とで共通している性能情報に関するビットにフラグが立てられる。例えば、オートネゴシエーション開始前は、図４（ａ）に示すように、（１）０、（２）０、（３）０、（４）０、（５）０であり、ハブ１０の性能が（５）１０ＢＡＳＥ−Ｔであるときは、（５）１０ＢＡＳＥ−Ｔに対応するビットのフラグが立てられ、図４（ｂ）に示すように、（１）０、（２）０、（３）０、（４）０、（５）１となる。
【００２３】
また、ハブ１０の性能が（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘであるときは、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘに対応するビットのフラグと、（２）１００ＢＡＳＥ−ＴＸ ＦＵＬＬ Ｄｕｐｌｅｘ以下の性能のビットのフラグが立てられ、図４（ｃ）に示すように、（１）０、（２）１、（３）１、（４）１、（５）１となる。
ＰＨＹ９１は、オートネゴシエーションが終了したときに、終了した旨をＣＰＵ９３に知らせる割り込み信号をＣＰＵ９３に送信する。
【００２４】
（ＭＡＣ）
ＭＡＣ９２は、ＰＨＹ９１からデータや信号を受信すると共に、そのデータや信号をＣＰＵ９３、メモリ９５に送信する。ＭＡＣ９２は、システムバス９６に接続されている。
ＭＡＣ９２は、ＰＨＹ９１と通信を行うインターフェイス部９２ａと、インターフェイス部９２ａに接続され、送受信するデータを格納すると共に、送受信の制御を行う通信制御部９２ｂと、を備えている。
【００２５】
インターフェイス部９２ａは、オートネゴシエーションを終えたＰＨＹ９１から決定した通信速度を受信する。インターフェイス部９２ａは、受信した通信速度により定まるハブ１０とＰＨＹ９１間の通信速度がＣＰＵ９３の処理速度よりも遅い場合に、ＣＰＵ９３に与えられるクロック（クロック周波数）を下げるように指示する信号をクロック制御部９４に送信する。インターフェイス部９２ａは、読み取った通信速度により定まるハブ１０とＰＨＹ９１間の通信速度がシステムバス９６の通信速度よりも遅い場合に、システムバス９６に与えられるクロック（クロック周波数）を下げるように指示する信号をクロック制御部９４に送信する。
インターフェイス部９２ａは、オートネゴシエーションにより決定される通信速度に応じて、クロック制御部９４に対して行う指令信号を作成し、クロック制御部９４に送信する。例えば、ハブ１０とＰＨＹ９１との間の通信速度が１Ｇｂｐｓであれば、ＣＰＵ９３のクロックは２００ＭＨｚ、システムバス９６のクロックは１００ＭＨｚに設定するものとする。また、ハブ１０とＰＨＹ９１との間の通信速度が１００Ｍｂｐｓであれば、ＣＰＵ９３のクロックは１００ＭＨｚ、システムバス９６のクロックは５０ＭＨｚに設定するものとする。また、ハブ１０とＰＨＹ９１との間の通信速度が１０Ｍｂｐｓであれば、ＣＰＵ９３のクロックは５０ＭＨｚ、システムバス９６のクロックは２５ＭＨｚに設定するものとする。従って、指示信号は３通り作成すれば良く、２ビット分準備しておくだけでよい。
【００２６】
通信制御部９２ｂは、バッファとなるＦＩＦＯ９２ｃを備えている。ＦＩＦＯ９２ｃには、ＰＨＹ９１から受信したデータを一定容量まで蓄え、一定容量に達したときに蓄えたデータを一気にメモリ９５に送信する。
【００２７】
（ＣＰＵ）
ＣＰＵ９３は、メモリ９５に記憶された画像形成に関する各種演算処理やデータ送信等の各制御を担う。ＣＰＵ９３は、システムバス９６に接続されており、ＭＡＣ９２との間でデータのやり取りや指示が可能となっている。
ＣＰＵ９３は、自身のクロックにより定まる処理速度がオートネゴシエーションにより決定されたハブ１０とＰＨＹ９１との間の通信速度よりも速いか否かを判断する。具体的には、ＣＰＵ９３のクロックとバス幅により定まるデータ転送レートと、オートネゴシエーションにより決定されたデータ転送レートとを比較し、どちらのデータ転送レートが大きいかを判断する。この判断は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
ＣＰＵ９３は、システムバス９６のクロックとシステムバス９６のバス幅により定まるバス通信速度がオートネゴシエーションにより決定されたハブ１０とＰＨＹ９１との間の通信速度よりも速いか否かを判断する。具体的には、システムバス９６のクロックとバス幅から求まるデータ転送レート、オートネゴシエーションにより決定されたデータ転送レートとを比較し、どちらのデータ転送レートが大きいかを判断する。この判断は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
【００２８】
（クロック制御部）
クロック制御部９４は、ＣＰＵ９３及びシステムバス９６に接続され、ＣＰＵ９３及びシステムバス９６のクロックを増減させることでＣＰＵ９３及びシステムバス９６のクロック周波数を制御する。
クロック制御部９４は、ＣＰＵ９３による処理速度の方がＰＨＹ９１とハブ１０間の通信速度より速いと判断した場合に、ＣＰＵ９３による処理速度がＰＨＹ９１とハブ１０間の通信速度より遅くならないようにＣＰＵ９３のクロックを下げる。具体的には、ＣＰＵ９３のクロックとバス幅により定まる処理速度と、ハブ１０とＰＨＹ９１との間のクロックとバス幅により定まる通信速度とを比較し、処理速度の方が速い場合には、少なくとも通信速度以上となるように処理速度を下げる。その際、バス幅は変わらないので、クロックを下げることにより処理速度を下げる。この処理は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
クロック制御部９４は、システムバス９６のバス通信速度の方がＰＨＹ９１とハブ１０間の通信速度より速いと判断した場合に、システムバス９６によるバス通信速度がＰＨＹ９１とハブ１０間の通信速度より遅くならないようにシステムバス９６のクロックを下げる。具体的には、システムバス９６のクロックとバス幅により定まるバス通信速度と、ハブ１０とＰＨＹ９１との間のクロックとバス幅により定まる通信速度とを比較し、バス通信速度の方が速い場合には、少なくとも通信速度以上となるようにバス通信速度を下げる。その際、バス幅は変わらないので、クロックを下げることによりバス通信速度を下げる。この処理は、メモリ９５に格納されたプログラムをＣＰＵ９３が実行することにより行われる。
【００２９】
（メモリ）
メモリ９１は、画像形成に用いるデータが格納される記憶手段として機能する。メモリ９１には、ＣＰＵ９３による通信速度の判断に関するプログラム、クロック制御部９４によるクロックの制御に関するプログラムが記憶されている。
【００３０】
＜ＣＰＵ及びシステムバスのクロック制御方法＞
図５を用いて、ＣＰＵ及びシステムバスのクロック制御方法について説明する。前提として、コントローラ部９は、通信速度が１Ｇｂｐｓまで対応しているものとする。
【００３１】
図５に示すように、ＰＨＹ９１は、画像形成装置１の電源がＯＮの状態であり、かつ、ハブ１０と接続されたか否かを判断する（ステップＳ１）。この二つの条件を満たすならば、その順序は問わず、電源ＯＮの後にハブ１０とＰＨＹ９１を接続しても良いし、ハブ１０とＰＨＹ９１の接続した後に電源をＯＮにしてもよい。
ステップＳ１の二つの条件を満たすと、ＰＨＹ９１は、ハブ１０との間でオートネゴシエーションを行い（ステップＳ２）、終了すると、通信条件（通信速度、通信モード）をＰＨＹ９１のステータスレジスタ９１ｂに書き込む（ステップＳ３）。ステータスレジスタ９１ｂへの書き込みは、上述したように、該当するビットにフラグを立てることにより行う。
ＰＨＹ９１のステータスレジスタ９１ｂへの書き込みが終了すると、ＰＨＹ９１は、ＣＰＵ９３に対して割り込み信号（通信条件が決定した旨の信号）を送信する（ステップＳ４）。
【００３２】
ＰＨＹ９１から割り込み信号を受信したＣＰＵ９３は、ＭＡＣ９２を介してＰＨＹ９１のステータスレジスタ９１ｂにアクセスし、通信条件を読み込む（ステップＳ５）。
次いで、ＣＰＵ９３は、読み込んだ通信速度が１Ｇｂｐｓであるか否かを判断する（ステップＳ６）。
ステップＳ６において、ＣＰＵ９３は、通信速度が１Ｇｂｐｓであると判断すると（ステップＳ６：ＹＥＳ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１ＧｂｐｓのときのＣＰＵ９３のクロックを２００ＭＨｚ、システムバス９６のクロックを１００ＭＨｚに設定する指示信号を作成する（ステップＳ７）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを維持するよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
ステップＳ６において、ＣＰＵ９３は、通信速度が１Ｇｂｐｓでないと判断すると（ステップＳ６：ＮＯ）、ＣＰＵ９３は、読み込んだ通信速度が１００Ｍｂｐｓであるか否かを判断する（ステップＳ８）。
【００３３】
ステップＳ８において、ＣＰＵ９３は、通信速度が１００Ｍｂｐｓであると判断すると（ステップＳ８：ＹＥＳ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１００ＭｂｐｓのときのＣＰＵ９３のクロックを１００ＭＨｚ、システムバス９６のクロックを５０ＭＨｚに設定する指示信号を作成する（ステップＳ９）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを下げるよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
ステップＳ８において、ＣＰＵ９３は、通信速度が１００Ｍｂｐｓでないと判断すると（ステップＳ８：ＮＯ）、ＭＡＣ９２のインターフェイス部９２ａは、通信速度が１０ＭｂｐｓのときのＣＰＵ９３のクロックを５０ＭＨｚ、システムバス９６のクロックを２５ＭＨｚに設定する指示信号を作成する（ステップＳ１０）。すなわち、ＭＡＣ９２のインターフェイス部９２ａは、クロックを下げるよう指示する信号を作成する。インターフェイス部９２ａは、指示信号の作成後、クロック制御部９４に指示信号を送信する。
【００３４】
クロック制御部９４は、ＭＡＣ９２のインターフェイス部９２ａからクロックの設定に関する指示信号を受信すると、その指示信号に基づいて設定したクロックとなるように、ＣＰＵ９３及びシステムバス９６にクロックを出す（ステップＳ１１）。
以上の処理により、ハブ１０とＰＨＹ９１との間で行ったオートネゴシエーションの結果によって、ＣＰＵ９３及びシステムバス９６へのクロックを制御することができる。
【００３５】
＜作用効果＞
以上のように、画像形成装置１によれば、オートネゴシエーションにより決定したハブ１０とＰＨＹ９１との間の通信速度でしかデータを受信できないため、ＣＰＵ９３が通信速度以上の処理速度を有していても、実際には通信速度に合わせた処理速度でしかデータを処理することができない。そのため、ＣＰＵ９３が、処理速度の方が通信速度より速いと判断した場合には、クロック制御部９４がＣＰＵ９３のクロックを下げることにより、ＣＰＵ９３にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部９４は、処理速度が通信速度より遅くならないようにＣＰＵ９３のクロックを下げるので、ＣＰＵ９３によるデータの処理が追いつかないといった問題は発生しない。
【００３６】
また、オートネゴシエーションにより決定したハブ１０とＰＨＹ９１との間の通信速度でしかデータを受信できないため、システムバス９６が通信速度以上のバス通信速度を有していても、実際には通信速度に合わせたバス通信速度でしかデータを送信することができない。そのため、ＣＰＵ９３が、バス通信速度の方が通信速度より速いと判断した場合には、クロック制御部９４がシステムバス９６のクロックを下げることにより、システムバス９６にかかる電力を低減することができ、従来よりも大きな節電効果を得られる。ここで、クロック制御部９４は、バス通信速度が通信速度より遅くならないようにシステムバス９６のクロックを下げるので、システムバス９６の送信経路が渋滞するといった問題は発生しない。
【００３７】
また、クロック制御部９４は、ＣＰＵ９３のクロックがシステムバス９６のクロックよりも高くなるようにそれぞれのクロックを下げるので、システムバス９６からのデータ転送速度の方がＣＰＵ９３の処理速度よりも速いことによってＣＰＵ９３がデータを処理しきれないという問題が発生しなくなる。
【００３８】
なお、本発明は、上記実施形態に限られるものではなく、発明の本質的部分を変更しない範囲内で自由に設計変更が可能である。
クロックを制御する対象は、ＣＰＵ９３だけでもシステムバス９６だけでも良い。ただし、ＣＰＵ９３のクロックを下げる場合には、システムバス９６のクロックを下回らないようにすることが必要である。
また、クロック制御部９４にクロックを下げる旨の信号を送信するのは、ＭＡＣ９２に限らず、ＣＰＵ９３自身でも良いし、ＰＨＹ９１であっても良い。
【符号の説明】
【００３９】
１ 画像形成装置
１０ ハブ
９１ ＰＨＹ（物理層部）
９２ ＭＡＣ（メディアアクセス制御部）
９３ ＣＰＵ（処理部）
９４ クロック制御部
９６ システムバス
Ｎ ネットワーク
【特許請求の範囲】
【請求項１】
ハブにネットワーク接続され、前記ハブとの間でオートネゴシエーションを行う物理層部と、
前記物理層部からデータや信号を受信するメディアアクセス制御部と、
前記メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部と、
前記処理部のクロックを制御するクロック制御部と、を備え、
前記処理部は、自身のクロックにより定まる処理速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記処理速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記処理速度が前記通信速度より遅くならないように前記処理部のクロックを下げることを特徴とする画像形成装置。
【請求項２】
前記処理部は、前記システムバスのクロックと前記システムバスのバス幅により定まるバス通信速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記バス通信速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記バス通信速度が前記通信速度より遅くならないように前記システムバスのクロックを下げることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記クロック制御部は、前記処理部のクロックが前記システムバスのクロックよりも高くなるようにそれぞれのクロックを下げることを特徴とする請求項２に記載の画像形成装置。
【請求項１】
ハブにネットワーク接続され、前記ハブとの間でオートネゴシエーションを行う物理層部と、
前記物理層部からデータや信号を受信するメディアアクセス制御部と、
前記メディアアクセス制御部にシステムバスを介して接続され、画像形成に関する各種演算処理を行う処理部と、
前記処理部のクロックを制御するクロック制御部と、を備え、
前記処理部は、自身のクロックにより定まる処理速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記処理速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記処理速度が前記通信速度より遅くならないように前記処理部のクロックを下げることを特徴とする画像形成装置。
【請求項２】
前記処理部は、前記システムバスのクロックと前記システムバスのバス幅により定まるバス通信速度が前記オートネゴシエーションにより決定された前記ハブと前記物理層部との間の通信速度よりも速いか否かを判断し、
前記処理部が、前記バス通信速度の方が前記通信速度より速いと判断した場合に、前記クロック制御部は、前記バス通信速度が前記通信速度より遅くならないように前記システムバスのクロックを下げることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記クロック制御部は、前記処理部のクロックが前記システムバスのクロックよりも高くなるようにそれぞれのクロックを下げることを特徴とする請求項２に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２２６２９５（Ｐ２０１０−２２６２９５Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−６９７８６（Ｐ２００９−６９７８６）
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００１２７０）コニカミノルタホールディングス株式会社 (4,463)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００１２７０）コニカミノルタホールディングス株式会社 (4,463)
【Ｆターム（参考）】
[ Back to top ]