画像形成装置
【課題】 従来より高速にブートを完了することができる画像形成装置を提供する。
【解決手段】 ＭＦＰ１０は、ブートコードを記憶するメインＡＳＩＣ２１と、メインＡＳＩＣ２１から取得したブートコードに基づいてブートを実行するサブＡＳＩＣ２２と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続するＳＰＩ２３と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続し通信速度がＳＰＩ２３より高速であるＰＣＩｅ２４とを備えており、メインＡＳＩＣ２１は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になるためのサブ用第１ブートコードと、ＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信されるサブ用第２ブートコードとを記憶するＲＯＭ２１ｃと、サブ用第１ブートコードをＳＰＩ２３経由でサブＡＳＩＣ２２に送信した後で、サブ用第２ブートコードをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信するＣＰＵ２１ａとを備えていることを特徴とする。
【解決手段】 ＭＦＰ１０は、ブートコードを記憶するメインＡＳＩＣ２１と、メインＡＳＩＣ２１から取得したブートコードに基づいてブートを実行するサブＡＳＩＣ２２と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続するＳＰＩ２３と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続し通信速度がＳＰＩ２３より高速であるＰＣＩｅ２４とを備えており、メインＡＳＩＣ２１は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になるためのサブ用第１ブートコードと、ＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信されるサブ用第２ブートコードとを記憶するＲＯＭ２１ｃと、サブ用第１ブートコードをＳＰＩ２３経由でサブＡＳＩＣ２２に送信した後で、サブ用第２ブートコードをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信するＣＰＵ２１ａとを備えていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、他の装置から取得したブートコードに基づいてブートを実行する装置を備えている画像形成装置に関する。
【背景技術】
【０００２】
従来、他の装置から取得したブートコードに基づいてブートを実行する装置を備えている画像形成装置として、ネットワーク上のストレージ装置から取得したブートコードに基づいてブートを実行する制御装置を備えている画像複写装置が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２８１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の画像形成装置においては、制御装置がネットワーク上のストレージ装置から１種類のバスを経由してブートコードを取得するので、制御装置がネットワーク上のストレージ装置からブートコードを取得する速度が常に一定である。そのため、従来の画像形成装置においては、通信速度が遅いバスを経由する場合には、ブートの完了自体が遅くなるという問題がある。
【０００５】
そこで、本発明は、従来より高速にブートを完了することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の画像形成装置は、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする。
【０００７】
この構成により、本発明の画像形成装置は、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速にブートを完了することができる。
【０００８】
また、本発明の画像形成装置の前記コード実行装置は、前記高速通信手段を利用可能になったことを前記コード記憶装置に通知する高速利用可通知手段を備えており、前記コード送信手段は、前記高速利用可通知手段からの通知を受けた後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信しても良い。
【０００９】
この構成により、本発明の画像形成装置は、コード送信手段が高速利用可通知手段からの通知を受けた後で、コード送信手段が高速経由コードを高速通信手段経由でコード実行装置に送信するので、コード実行装置が高速通信手段を利用可能になった直後にブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信することができる。したがって、本発明の画像形成装置は、更に高速にブートを完了することができる。
【００１０】
また、本発明の画像形成装置は、記録媒体に印刷を実行する印刷手段と、前記画像形成装置の外部の装置とネットワーク経由で通信を行うためのネットワーク通信手段とを備えており、前記コード記憶装置は、前記印刷手段を制御する印刷制御手段を備えており、前記コード実行装置は、前記ネットワーク通信手段を制御するネットワーク通信制御手段と、前記コード記憶装置のスリープ状態を解除するスリープ解除手段とを備えていても良い。
【００１１】
本発明の画像形成装置は、従来より高速にブートを完了することができるので、印刷を制御する処理装置であるコード記憶装置と、ネットワーク経由の通信を制御する処理装置であるコード実行装置とを省エネのために分けている構成において、高速にブートが完了されるコード実行装置によってネットワーク経由の通信が従来より早期に制御可能になる。したがって、本発明の画像形成装置は、ネットワーク経由の印刷ジョブを従来より早期に印刷することができる。
【００１２】
また、本発明のプログラムは、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えている画像形成装置の前記コード記憶装置によって実行されるプログラムであって、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段として前記コード記憶装置を機能させることを特徴とする。
【００１３】
この構成により、本発明のプログラムを実行するコード記憶装置を備えている画像形成装置は、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速にブートを完了することができる。
【００１４】
また、本発明の画像形成システムは、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置を備えている画像形成装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする。
【００１５】
この構成により、本発明の画像形成システムは、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速に画像形成装置のブートを完了することができる。
【発明の効果】
【００１６】
本発明の画像形成装置は、従来より高速にブートを完了することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係るＭＦＰのブロック図である。
【図２】図１に示すＲＯＭに記憶されているブートコードを示す図である。
【図３】図１に示すサブＡＳＩＣのブートの処理手順を示すシーケンス図である。
【図４】本発明の第２の実施の形態に係る画像形成システムのブロック図である。
【図５】図４に示すコード記憶部に記憶されているブートコードを示す図である。
【図６】図４に示すＭＦＰのブートの処理手順を示すシーケンス図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１９】
（第１の実施の形態）
まず、本実施の形態に係る画像形成装置としてのＭＦＰ（Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）の構成について説明する。
【００２０】
図１は、本実施の形態に係るＭＦＰ１０のブロック図である。
【００２１】
図１に示すように、ＭＦＰ１０は、ＭＦＰ１０全体を制御するメインコントローラ２０と、用紙などの記録媒体に印刷を実行する本発明の印刷手段としてのプリントエンジン３０と、プリントエンジン３０を制御するエンジンコントローラ４０と、種々の情報を表示する表示部５０と、利用者によって種々の操作が入力される操作部６０と、原稿を読み込んで画像データを生成する読込デバイスであるスキャナ７０と、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などの図示していない外部の装置とＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク経由で通信を行うための本発明のネットワーク通信手段としてのネットワーク通信部８０と、図示していない外部のファクシミリ装置と公衆電話回線などの通信回線経由でＦＡＸ通信を行うためのファクシミリ通信部９０とを備えている。
【００２２】
メインコントローラ２０は、ブートコードを記憶する処理装置である本発明のコード記憶装置としてのメインＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１と、メインＡＳＩＣ２１から取得したブートコードに基づいてブートを実行する処理装置である本発明のコード実行装置としてのサブＡＳＩＣ２２と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続する本発明の通信手段としてのＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）２３と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続し通信速度がＳＰＩ２３より高速である本発明の高速通信手段としてのＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）２４とを備えている。
【００２３】
メインＡＳＩＣ２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１ａと、ＣＰＵ２１ａの作業領域として用いられるＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２１ｂと、プログラムおよび各種のデータを予め記憶しているＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２１ｃとを備えている。ＣＰＵ２１ａは、ＲＯＭ２１ｃに記憶されているプログラムを実行することによってメインＡＳＩＣ２１を動作させる演算処理装置である。ＲＡＭ２１ｂは、ＣＰＵ２１ａによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００２４】
メインＡＳＩＣ２１は、メインコントローラ２０の機能のうち、サブＡＳＩＣ２２の機能以外の機能を実現するものである。例えば、メインＡＳＩＣ２１のＣＰＵ２１ａは、エンジンコントローラ４０を介してプリントエンジン３０を制御するようになっており、本発明の印刷制御手段を構成している。
【００２５】
サブＡＳＩＣ２２は、ＣＰＵ２２ａと、ＣＰＵ２２ａの作業領域として用いられるＲＡＭ２２ｂとを備えている。ＣＰＵ２２ａは、メインＡＳＩＣ２１のＲＯＭ２１ｃに記憶されているプログラムを実行することによってサブＡＳＩＣ２２を動作させる演算処理装置である。ＲＡＭ２２ｂは、ＣＰＵ２２ａによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００２６】
サブＡＳＩＣ２２は、メインコントローラ２０の機能のうち、ネットワーク通信部８０を介した通信の機能を実現するものである。このように、サブＡＳＩＣ２２のＣＰＵ２２ａは、ネットワーク通信部８０を制御するようになっており、本発明のネットワーク通信制御手段を構成している。
【００２７】
ＳＰＩ２３は、ＰＣＩｅ２４と比較して低速なバスである。ＰＣＩｅ２４は、ＳＰＩ２３と比較して高速なバスである。なお、サブＡＳＩＣ２２は、ＣＰＵ２２ａによるＲＡＭ２２ｂの準備処理の完了後に、ＰＣＩｅ２４を利用可能となる。
【００２８】
プリントエンジン３０は、例えば、スキャナ７０によって生成された画像データや、外部の装置からネットワーク通信部８０を介して受信された印刷データや、外部のファクシミリ装置からファクシミリ通信部９０を介して受信されたＦＡＸデータなどの各種のデータを印刷する印刷デバイスである。
【００２９】
エンジンコントローラ４０は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭとを備えている。ＣＰＵは、ＲＯＭに記憶されているプログラムを実行することによってエンジンコントローラ４０を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００３０】
表示部５０は、例えばＬＣＤ(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)などの表示デバイスである。
【００３１】
操作部６０は、表示部５０とともにタッチパネルを形成するボタンなどの入力デバイスから構成されている。
【００３２】
ネットワーク通信部８０は、例えば、スキャナ７０によって生成された画像データを外部の装置に送信したり、プリントエンジン３０で印刷されるための印刷データを外部の装置から受信したりするようになっている。
【００３３】
ファクシミリ通信部９０は、例えば、スキャナ７０によって生成された画像データを外部のファクシミリ装置にＦＡＸ送信したり、プリントエンジン３０で印刷されるためのＦＡＸデータを外部のファクシミリ装置から受信したりするようになっている。
【００３４】
図２は、ＲＯＭ２１ｃに記憶されているブートコードを示す図である。
【００３５】
図２に示すように、ＲＯＭ２１ｃは、メインＡＳＩＣ２１用のブートコードであるメイン用ブートコード２５を記憶している。また、ＲＯＭ２１ｃは、サブＡＳＩＣ２２用のブートコードであるサブ用ブートコード２６を記憶しており、本発明のコード記憶手段を構成している。サブ用ブートコード２６は、ＲＡＭ２２ｂの準備処理以前のブートコードであるサブ用第１ブートコード２６ａと、ＲＡＭ２２ｂの準備処理後のブートコードであるサブ用第２ブートコード２６ｂとを備えている。ここで、サブＡＳＩＣ２２は、上述したように、ＣＰＵ２２ａによるＲＡＭ２２ｂの準備処理の完了後に、ＰＣＩｅ２４を利用可能となる。つまり、サブ用第１ブートコード２６ａは、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になるためのブートコードであり、本発明の高速利用化コードを構成している。また、サブ用第２ブートコード２６ｂは、後述するように、ＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信されるブートコードであり、本発明の高速経由コードを構成している。
【００３６】
次に、ＭＦＰ１０の動作について説明する。
【００３７】
ＭＦＰ１０が起動されるとき、メインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＯＭ２１ｃからメイン用ブートコード２５を読み出し、読み出したメイン用ブートコード２５をＲＡＭ２１ｂ上に展開してブートを完了する。
【００３８】
図３は、サブＡＳＩＣ２２のブートの処理手順を示すシーケンス図である。
【００３９】
また、メインＡＳＩＣ２１のＣＰＵ２１ａは、図３に示すように、ＲＯＭ２１ｃからサブ用ブートコード２６を読み出し、読み出したサブ用ブートコード２６をサブＡＳＩＣ２２に転送する処理を開始する（Ｓ１０１）。なお、ＣＰＵ２１ａは、サブ用ブートコード２６をサブＡＳＩＣ２２に転送する処理を開始すると、サブ用ブートコード２６の全てをサブＡＳＩＣ２２に転送するまで、他の処理を実行しない。
【００４０】
次いで、ＣＰＵ２１ａは、ＲＯＭ２１ｃから読み出したサブ用ブートコード２６のサブ用第１ブートコード２６ａをＳＰＩ２３経由でサブＡＳＩＣ２２に転送してサブＡＳＩＣ２２のＲＡＭ２２ｂに直接展開する（Ｓ１０２）。このように、ＣＰＵ２１ａは、サブ用ブートコード２６をサブＡＳＩＣ２２に送信するようになっており、本発明のコード送信手段を構成している。なお、ＣＰＵ２１ａは、サブＡＳＩＣ２２のＲＡＭ２２ｂへのサブ用第１ブートコード２６ａの展開を完了すると、サブＡＳＩＣ２２のＣＰＵ２２ａにブートを開始させるための信号（以下「ブート開始信号」という。）を図示していない信号線を介してＣＰＵ２２ａに送信する。
【００４１】
サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１のＣＰＵ２１ａからブート開始信号を受信すると、ＲＡＭ２２ｂに展開されているサブ用第１ブートコード２６ａに基づいてブートを実行する。つまり、ＣＰＵ２２ａは、サブ用第１ブートコード２６ａに基づいてＲＡＭ２２ｂの準備処理を実行する（Ｓ１１１）。
【００４２】
ＣＰＵ２２ａは、ＲＡＭ２２ｂの準備処理を完了すると、ＲＡＭ２２ｂの準備処理の完了を図示していない信号線を介してメインＡＳＩＣ２１のＣＰＵ２１ａに通知する（Ｓ１１２）。ここで、ＲＡＭ２２ｂの準備処理は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能にする処理である。すなわち、Ｓ１１２の通知は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になったことの通知である。このように、ＣＰＵ２２ａは、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になったことをメインＡＳＩＣ２１に通知するようになっており、本発明の高速利用可通知手段を構成している。
【００４３】
メインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＡＭ２２ｂの準備処理の完了の通知をサブＡＳＩＣ２２のＣＰＵ２２ａから図示していない信号線を介して受けると、ＲＯＭ２１ｃから読み出したサブ用ブートコード２６のサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に転送する（Ｓ１０３）。
【００４４】
サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１からＰＣＩｅ２４経由でサブ用第２ブートコード２６ｂを受信すると、受信したサブ用第２ブートコード２６ｂをＲＡＭ２２ｂ上に展開してブートを実行する。つまり、ＣＰＵ２２ａは、サブ用第２ブートコード２６ｂに基づいて残りのブート処理を実行する（Ｓ１１３）。
【００４５】
以上のようにＭＦＰ１０が起動された後、利用者によってＭＦＰ１０が一定時間利用されないなどの所定の条件が満たされたとき、メインＡＳＩＣ２１のＣＰＵ２１ａは、メインＡＳＩＣ２１をスリープ状態に移行させて省エネを実現する。メインＡＳＩＣ２１がスリープ状態であるとき、ＭＦＰ１０の外部の装置から印刷データが送られてくると、サブＡＳＩＣ２２のＣＰＵ２２ａは、ネットワーク通信部８０を介して印刷データを受信するとともに、メインＡＳＩＣ２１のスリープ状態を解除する信号を図示していない信号線を介してメインＡＳＩＣ２１のＣＰＵ２１ａに送信する。この信号を受けたメインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＯＭ２１ｃからメイン用ブートコード２５を読み出し、読み出したメイン用ブートコード２５をＲＡＭ２１ｂ上に展開してブートを完了する。このように、サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１のスリープ状態を解除するようになっており、本発明のスリープ解除手段を構成している。
【００４６】
以上に説明したように、ＭＦＰ１０は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になる前のブートコードであるサブ用第１ブートコード２６ａをＳＰＩ２３経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信し（Ｓ１０２）、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になった後のブートコードであるサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信する（Ｓ１０３）ので、従来より高速にブートを完了することができる。
【００４７】
また、ＭＦＰ１０は、メインＡＳＩＣ２１のＣＰＵ２１ａがサブＡＳＩＣ２２のＣＰＵ２２ａからの通知（Ｓ１１２）を受けた後でサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ので、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になった直後に、ブートコードをＰＣＩｅ２４経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信することができる。したがって、ＭＦＰ１０は、更に高速にブートを完了することができる。
【００４８】
ＭＦＰ１０は、従来より高速にブートを完了することができるので、印刷を制御する処理装置であるメインＡＳＩＣ２１と、ネットワーク経由の通信を制御する処理装置であるサブＡＳＩＣ２２とを省エネのために分けている構成であるが、高速にブートが完了されるサブＡＳＩＣ２２によってネットワーク経由の通信が従来より早期に制御可能になる。したがって、ＭＦＰ１０は、ネットワーク経由の印刷ジョブを従来より早期に印刷することができる。
【００４９】
なお、メインＡＳＩＣ２１のＣＰＵ２１ａは、サブＡＳＩＣ２２のＣＰＵ２２ａからの通知（Ｓ１１２）を受けた後でサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ようになっているが、サブ用第１ブートコード２６ａをＳＰＩ２３経由でサブＡＳＩＣ２２に送信した後（Ｓ１０２）、所定の時間の経過時に、サブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ようになっていても良い。このようになっている場合、サブＡＳＩＣ２２からメインＡＳＩＣ２１への通知（Ｓ１１２）は、省略されても良い。
【００５０】
本実施の形態において、サブＡＳＩＣ２２は、メインコントローラ２０の機能のうち、ネットワーク通信部８０を介した通信の機能を実現するものであり、メインＡＳＩＣ２１は、メインコントローラ２０の機能のうち、サブＡＳＩＣ２２の機能以外の機能を実現するものである。しかしながら、メインＡＳＩＣ２１およびサブＡＳＩＣ２２の機能の分担は、上述した分担に限られるものではない。
【００５１】
本発明の通信手段は、本実施の形態においてＳＰＩ２３であるが、他の種類のバスであっても良い。同様に、本発明の高速通信手段は、本実施の形態においてＰＣＩｅ２４であるが、他の種類のバスであっても良い。
【００５２】
本発明の高速通信手段がＰＣＩｅ２４以外のバスである場合、サブＡＳＩＣ２２が高速通信手段を利用可能になるための処理は、ＲＡＭ２２ｂの準備処理に限らず、高速通信手段の種類によって様々である。
【００５３】
本実施の形態において、メインＡＳＩＣ２１からサブＡＳＩＣ２２へのブートコードの転送は、ＳＰＩ２３経由の転送と、ＰＣＩｅ２４経由の転送という２段階の転送であるが、転送速度が徐々に高速になる３段階以上の転送であっても良い。
【００５４】
なお、本発明の画像形成装置は、本実施の形態においてＭＦＰであるが、コピー機、プリンタなど、ＭＦＰ以外の画像形成装置であっても良い。
【００５５】
（第２の実施の形態）
まず、本実施の形態に係る画像形成システムの構成について説明する。
【００５６】
図４は、本実施の形態に係る画像形成システム２１０のブロック図である。
【００５７】
図４に示すように、画像形成システム２１０は、本発明の画像形成装置としてのＭＦＰ２２０と、ＭＦＰ２２０のブートコードを記憶する処理装置である本発明のコード記憶装置としてのＰＣ２３０と、ＭＦＰ２２０およびＰＣ２３０を接続するネットワーク２４０とを備えている。
【００５８】
ＭＦＰ２２０は、ＭＦＰ２２０全体を制御するメインコントローラ２２１の他、第１の実施の形態に係るＭＦＰ１０（図１参照。）と同様に、図示していないプリントエンジン、エンジンコントローラ、表示部、操作部、スキャナ、ネットワーク通信部およびファクシミリ通信部を備えている。
【００５９】
メインコントローラ２２１は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭとを備えている。ＣＰＵは、ＲＯＭに記憶されているプログラムを実行することによってメインコントローラ２２１を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００６０】
メインコントローラ２２１は、ＣＰＵがプログラムを実行することによって、ＰＣ２３０との通信を行う低速通信部２２１ａおよび高速通信部２２１ｂとして機能する。高速通信部２２１ｂが使用するプロトコルは、低速通信部２２１ａが使用するプロトコルと比較して通信速度が高速である。メインコントローラ２２１は、ＰＣ２３０から取得したブートコードに基づいてブートを実行する処理装置であり、本発明のコード実行装置を構成している。
【００６１】
ＰＣ２３０は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭおよびＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）とを備えている。ＣＰＵは、ＲＯＭやＨＤＤに記憶されているプログラムを実行することによってＰＣ２３０を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００６２】
ＰＣ２３０は、ＭＦＰ２２０のブートコードを記憶する本発明のコード記憶手段としてのコード記憶部２３０ａをＨＤＤによって構成している。
【００６３】
また、ＰＣ２３０は、ＣＰＵがプログラムを実行することによって、ＭＦＰ２２０のブートコードをＭＦＰ２２０のメインコントローラ２２１に送信する本発明のコード送信手段としてのコード送信部２３０ｂと、メインコントローラ２２１の低速通信部２２１ａと通信を行う低速通信部２３０ｃと、メインコントローラ２２１の高速通信部２２１ｂと通信を行う高速通信部２３０ｄとして機能する。
【００６４】
なお、ＭＦＰ２２０のメインコントローラ２２１の低速通信部２２１ａと、ＰＣ２３０の低速通信部２３０ｃとは、メインコントローラ２２１およびＰＣ２３０をネットワーク２４０経由で接続するようになっており、本発明の通信手段を構成している。また、ＭＦＰ２２０のメインコントローラ２２１の高速通信部２２１ｂと、ＰＣ２３０の高速通信部２３０ｄとは、通信速度が低速通信部２２１ａおよび低速通信部２３０ｃより高速なプロトコルによってメインコントローラ２２１およびＰＣ２３０をネットワーク２４０経由で接続するようになっており、本発明の高速通信手段を構成している。
【００６５】
図５は、コード記憶部２３０ａに記憶されているＭＦＰ２２０のブートコード２３１を示す図である。
【００６６】
図５に示すように、コード記憶部２３０ａに記憶されているＭＦＰ２２０のブートコード２３１は、ＭＦＰ２２０のメインコントローラ２２１が高速通信部２２１ｂを利用可能になるためのブートコードである本発明の高速利用化コードとしての第１ブートコード２３１ａと、高速通信部２２１ｂでメインコントローラ２２１に送信されるブートコードである本発明の高速経由コードとしての第２ブートコード２３１ｂとを備えている。
【００６７】
次に、ＭＦＰ２２０の動作について説明する。
【００６８】
ＭＦＰ２２０が起動されるとき、メインコントローラ２２１のＣＰＵは、ネットワーク２４０経由でＰＣ２３０にＭＦＰ２２０のブートコード２３１を要求する。
【００６９】
図６は、ＭＦＰ２２０のブートの処理手順を示すシーケンス図である。
【００７０】
ＰＣ２３０のコード送信部２３０ｂは、ＭＦＰ２２０からブートコード２３１が要求されると、図６に示すように、コード記憶部２３０ａからブートコード２３１を読み出し、読み出したブートコード２３１をＭＦＰ２２０に送信する処理を開始する（Ｓ３０１）。
【００７１】
次いで、コード送信部２３０ｂは、コード記憶部２３０ａから読み出したブートコード２３１の第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＭＦＰ２２０に送信する（Ｓ３０２）。
【００７２】
ＭＦＰ２２０のメインコントローラ２２１は、ＰＣ２３０から低速通信部２３０ｃおよび低速通信部２２１ａ経由で第１ブートコード２３１ａを受信すると、受信した第１ブートコード２３１ａをＲＡＭ上に展開してブートを実行する。つまり、メインコントローラ２２１は、第１ブートコード２３１ａに基づいて高速通信部２２１ｂの利用化処理を実行する（Ｓ３１１）。
【００７３】
メインコントローラ２２１は、高速通信部２２１ｂの利用化処理を完了すると、高速通信部２２１ｂを利用可能になったことを低速通信部２２１ａおよび低速通信部２３０ｃ経由でＰＣ２３０に通知する（Ｓ３１２）。
【００７４】
ＰＣ２３０のＣＰＵは、メインコントローラ２２１が高速通信部２２１ｂを利用可能になったことの通知をＭＦＰ２２０から低速通信部２２１ａおよび低速通信部２３０ｃ経由で受けると、コード記憶部２３０ａから読み出したブートコード２３１の第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）。
【００７５】
ＭＦＰ２２０のメインコントローラ２２１は、ＰＣ２３０から高速通信部２３０ｄおよび高速通信部２２１ｂ経由で第２ブートコード２３１ｂを受信すると、受信した第２ブートコード２３１ｂをＲＡＭ上に展開してブートを実行する。つまり、メインコントローラ２２１は、第２ブートコード２３１ｂに基づいて残りのブート処理を実行する（Ｓ３１３）。
【００７６】
以上に説明したように、画像形成システム２１０は、ＭＦＰ２２０が高速通信部２２１ｂを利用可能になる前のブートコードである第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＰＣ２３０からＭＦＰ２２０に送信し（Ｓ３０２）、ＭＦＰ２２０が高速通信部２２１ｂを利用可能になった後のブートコードである第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＰＣ２３０からＭＦＰ２２０に送信する（Ｓ３０３）ので、従来より高速にＭＦＰ２２０のブートを完了することができる。
【００７７】
また、画像形成システム２１０は、ＰＣ２３０のＣＰＵがＭＦＰ２２０のメインコントローラ２２１からの通知（Ｓ３１２）を受けた後で第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ので、ＭＦＰ２２０が高速通信部２３０ｄおよび高速通信部２２１ｂを利用可能になった直後に、ブートコードを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＰＣ２３０からＭＦＰ２２０に送信することができる。したがって、画像形成システム２１０は、更に高速にブートを完了することができる。
【００７８】
なお、ＰＣ２３０のＣＰＵは、ＭＦＰ２２０のメインコントローラ２２１からの通知（Ｓ３１２）を受けた後で第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ようになっているが、第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＭＦＰ２２０に送信した後（Ｓ３０２）、所定の時間の経過時に、第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ようになっていても良い。このようになっている場合、ＭＦＰ２２０からＰＣ２３０への通知（Ｓ３１２）は、省略されても良い。
【００７９】
本実施の形態において、ＰＣ２３０からＭＦＰ２２０へのブートコードの送信は、低速通信部２３０ｃおよび低速通信部２２１ａ経由の送信と、高速通信部２３０ｄおよび高速通信部２２１ｂ経由の送信という２段階の送信であるが、送信速度が徐々に高速になる３段階以上の送信であっても良い。
【００８０】
なお、本発明の画像形成装置は、本実施の形態においてＭＦＰであるが、コピー機、プリンタなど、ＭＦＰ以外の画像形成装置であっても良い。
【符号の説明】
【００８１】
１０ ＭＦＰ（画像形成装置）
２１ メインＡＳＩＣ（コード記憶装置）
２１ａ ＣＰＵ（コード送信手段、印刷制御手段）
２１ｃ ＲＯＭ（コード記憶手段）
２２ サブＡＳＩＣ（コード実行装置）
２２ａ ＣＰＵ（高速利用可通知手段、ネットワーク通信制御手段、スリープ解除手段）
２３ ＳＰＩ（通信手段）
２４ ＰＣＩｅ（高速通信手段）
２６ サブ用ブートコード
２６ａ サブ用第１ブートコード（高速利用化コード）
２６ｂ サブ用第２ブートコード（高速経由コード）
３０ プリントエンジン（印刷手段）
８０ ネットワーク通信部（ネットワーク通信手段）
２１０ 画像形成システム
２２０ ＭＦＰ（画像形成装置）
２２１ メインコントローラ（コード実行装置）
２２１ａ 低速通信部（通信手段）
２２１ｂ 高速通信部（高速通信手段）
２３０ ＰＣ（コード記憶装置）
２３０ａ コード記憶部（コード記憶手段）
２３０ｂ コード送信部（コード送信手段）
２３０ｃ 低速通信部（通信手段）
２３０ｄ 高速通信部（高速通信手段）
２３１ ブートコード
２３１ａ 第１ブートコード（高速利用化コード）
２３１ｂ 第２ブートコード（高速経由コード）
【技術分野】
【０００１】
本発明は、他の装置から取得したブートコードに基づいてブートを実行する装置を備えている画像形成装置に関する。
【背景技術】
【０００２】
従来、他の装置から取得したブートコードに基づいてブートを実行する装置を備えている画像形成装置として、ネットワーク上のストレージ装置から取得したブートコードに基づいてブートを実行する制御装置を備えている画像複写装置が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２８１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の画像形成装置においては、制御装置がネットワーク上のストレージ装置から１種類のバスを経由してブートコードを取得するので、制御装置がネットワーク上のストレージ装置からブートコードを取得する速度が常に一定である。そのため、従来の画像形成装置においては、通信速度が遅いバスを経由する場合には、ブートの完了自体が遅くなるという問題がある。
【０００５】
そこで、本発明は、従来より高速にブートを完了することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の画像形成装置は、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする。
【０００７】
この構成により、本発明の画像形成装置は、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速にブートを完了することができる。
【０００８】
また、本発明の画像形成装置の前記コード実行装置は、前記高速通信手段を利用可能になったことを前記コード記憶装置に通知する高速利用可通知手段を備えており、前記コード送信手段は、前記高速利用可通知手段からの通知を受けた後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信しても良い。
【０００９】
この構成により、本発明の画像形成装置は、コード送信手段が高速利用可通知手段からの通知を受けた後で、コード送信手段が高速経由コードを高速通信手段経由でコード実行装置に送信するので、コード実行装置が高速通信手段を利用可能になった直後にブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信することができる。したがって、本発明の画像形成装置は、更に高速にブートを完了することができる。
【００１０】
また、本発明の画像形成装置は、記録媒体に印刷を実行する印刷手段と、前記画像形成装置の外部の装置とネットワーク経由で通信を行うためのネットワーク通信手段とを備えており、前記コード記憶装置は、前記印刷手段を制御する印刷制御手段を備えており、前記コード実行装置は、前記ネットワーク通信手段を制御するネットワーク通信制御手段と、前記コード記憶装置のスリープ状態を解除するスリープ解除手段とを備えていても良い。
【００１１】
本発明の画像形成装置は、従来より高速にブートを完了することができるので、印刷を制御する処理装置であるコード記憶装置と、ネットワーク経由の通信を制御する処理装置であるコード実行装置とを省エネのために分けている構成において、高速にブートが完了されるコード実行装置によってネットワーク経由の通信が従来より早期に制御可能になる。したがって、本発明の画像形成装置は、ネットワーク経由の印刷ジョブを従来より早期に印刷することができる。
【００１２】
また、本発明のプログラムは、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えている画像形成装置の前記コード記憶装置によって実行されるプログラムであって、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段として前記コード記憶装置を機能させることを特徴とする。
【００１３】
この構成により、本発明のプログラムを実行するコード記憶装置を備えている画像形成装置は、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速にブートを完了することができる。
【００１４】
また、本発明の画像形成システムは、ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置を備えている画像形成装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする。
【００１５】
この構成により、本発明の画像形成システムは、コード実行装置が高速通信手段を利用可能になる前のブートコードを通信手段経由でコード記憶装置からコード実行装置に送信し、コード実行装置が高速通信手段を利用可能になった後のブートコードを高速通信手段経由でコード記憶装置からコード実行装置に送信するので、従来より高速に画像形成装置のブートを完了することができる。
【発明の効果】
【００１６】
本発明の画像形成装置は、従来より高速にブートを完了することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係るＭＦＰのブロック図である。
【図２】図１に示すＲＯＭに記憶されているブートコードを示す図である。
【図３】図１に示すサブＡＳＩＣのブートの処理手順を示すシーケンス図である。
【図４】本発明の第２の実施の形態に係る画像形成システムのブロック図である。
【図５】図４に示すコード記憶部に記憶されているブートコードを示す図である。
【図６】図４に示すＭＦＰのブートの処理手順を示すシーケンス図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１９】
（第１の実施の形態）
まず、本実施の形態に係る画像形成装置としてのＭＦＰ（Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）の構成について説明する。
【００２０】
図１は、本実施の形態に係るＭＦＰ１０のブロック図である。
【００２１】
図１に示すように、ＭＦＰ１０は、ＭＦＰ１０全体を制御するメインコントローラ２０と、用紙などの記録媒体に印刷を実行する本発明の印刷手段としてのプリントエンジン３０と、プリントエンジン３０を制御するエンジンコントローラ４０と、種々の情報を表示する表示部５０と、利用者によって種々の操作が入力される操作部６０と、原稿を読み込んで画像データを生成する読込デバイスであるスキャナ７０と、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などの図示していない外部の装置とＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク経由で通信を行うための本発明のネットワーク通信手段としてのネットワーク通信部８０と、図示していない外部のファクシミリ装置と公衆電話回線などの通信回線経由でＦＡＸ通信を行うためのファクシミリ通信部９０とを備えている。
【００２２】
メインコントローラ２０は、ブートコードを記憶する処理装置である本発明のコード記憶装置としてのメインＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１と、メインＡＳＩＣ２１から取得したブートコードに基づいてブートを実行する処理装置である本発明のコード実行装置としてのサブＡＳＩＣ２２と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続する本発明の通信手段としてのＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）２３と、メインＡＳＩＣ２１およびサブＡＳＩＣ２２を接続し通信速度がＳＰＩ２３より高速である本発明の高速通信手段としてのＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）２４とを備えている。
【００２３】
メインＡＳＩＣ２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１ａと、ＣＰＵ２１ａの作業領域として用いられるＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２１ｂと、プログラムおよび各種のデータを予め記憶しているＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２１ｃとを備えている。ＣＰＵ２１ａは、ＲＯＭ２１ｃに記憶されているプログラムを実行することによってメインＡＳＩＣ２１を動作させる演算処理装置である。ＲＡＭ２１ｂは、ＣＰＵ２１ａによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００２４】
メインＡＳＩＣ２１は、メインコントローラ２０の機能のうち、サブＡＳＩＣ２２の機能以外の機能を実現するものである。例えば、メインＡＳＩＣ２１のＣＰＵ２１ａは、エンジンコントローラ４０を介してプリントエンジン３０を制御するようになっており、本発明の印刷制御手段を構成している。
【００２５】
サブＡＳＩＣ２２は、ＣＰＵ２２ａと、ＣＰＵ２２ａの作業領域として用いられるＲＡＭ２２ｂとを備えている。ＣＰＵ２２ａは、メインＡＳＩＣ２１のＲＯＭ２１ｃに記憶されているプログラムを実行することによってサブＡＳＩＣ２２を動作させる演算処理装置である。ＲＡＭ２２ｂは、ＣＰＵ２２ａによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００２６】
サブＡＳＩＣ２２は、メインコントローラ２０の機能のうち、ネットワーク通信部８０を介した通信の機能を実現するものである。このように、サブＡＳＩＣ２２のＣＰＵ２２ａは、ネットワーク通信部８０を制御するようになっており、本発明のネットワーク通信制御手段を構成している。
【００２７】
ＳＰＩ２３は、ＰＣＩｅ２４と比較して低速なバスである。ＰＣＩｅ２４は、ＳＰＩ２３と比較して高速なバスである。なお、サブＡＳＩＣ２２は、ＣＰＵ２２ａによるＲＡＭ２２ｂの準備処理の完了後に、ＰＣＩｅ２４を利用可能となる。
【００２８】
プリントエンジン３０は、例えば、スキャナ７０によって生成された画像データや、外部の装置からネットワーク通信部８０を介して受信された印刷データや、外部のファクシミリ装置からファクシミリ通信部９０を介して受信されたＦＡＸデータなどの各種のデータを印刷する印刷デバイスである。
【００２９】
エンジンコントローラ４０は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭとを備えている。ＣＰＵは、ＲＯＭに記憶されているプログラムを実行することによってエンジンコントローラ４０を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００３０】
表示部５０は、例えばＬＣＤ(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)などの表示デバイスである。
【００３１】
操作部６０は、表示部５０とともにタッチパネルを形成するボタンなどの入力デバイスから構成されている。
【００３２】
ネットワーク通信部８０は、例えば、スキャナ７０によって生成された画像データを外部の装置に送信したり、プリントエンジン３０で印刷されるための印刷データを外部の装置から受信したりするようになっている。
【００３３】
ファクシミリ通信部９０は、例えば、スキャナ７０によって生成された画像データを外部のファクシミリ装置にＦＡＸ送信したり、プリントエンジン３０で印刷されるためのＦＡＸデータを外部のファクシミリ装置から受信したりするようになっている。
【００３４】
図２は、ＲＯＭ２１ｃに記憶されているブートコードを示す図である。
【００３５】
図２に示すように、ＲＯＭ２１ｃは、メインＡＳＩＣ２１用のブートコードであるメイン用ブートコード２５を記憶している。また、ＲＯＭ２１ｃは、サブＡＳＩＣ２２用のブートコードであるサブ用ブートコード２６を記憶しており、本発明のコード記憶手段を構成している。サブ用ブートコード２６は、ＲＡＭ２２ｂの準備処理以前のブートコードであるサブ用第１ブートコード２６ａと、ＲＡＭ２２ｂの準備処理後のブートコードであるサブ用第２ブートコード２６ｂとを備えている。ここで、サブＡＳＩＣ２２は、上述したように、ＣＰＵ２２ａによるＲＡＭ２２ｂの準備処理の完了後に、ＰＣＩｅ２４を利用可能となる。つまり、サブ用第１ブートコード２６ａは、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になるためのブートコードであり、本発明の高速利用化コードを構成している。また、サブ用第２ブートコード２６ｂは、後述するように、ＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信されるブートコードであり、本発明の高速経由コードを構成している。
【００３６】
次に、ＭＦＰ１０の動作について説明する。
【００３７】
ＭＦＰ１０が起動されるとき、メインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＯＭ２１ｃからメイン用ブートコード２５を読み出し、読み出したメイン用ブートコード２５をＲＡＭ２１ｂ上に展開してブートを完了する。
【００３８】
図３は、サブＡＳＩＣ２２のブートの処理手順を示すシーケンス図である。
【００３９】
また、メインＡＳＩＣ２１のＣＰＵ２１ａは、図３に示すように、ＲＯＭ２１ｃからサブ用ブートコード２６を読み出し、読み出したサブ用ブートコード２６をサブＡＳＩＣ２２に転送する処理を開始する（Ｓ１０１）。なお、ＣＰＵ２１ａは、サブ用ブートコード２６をサブＡＳＩＣ２２に転送する処理を開始すると、サブ用ブートコード２６の全てをサブＡＳＩＣ２２に転送するまで、他の処理を実行しない。
【００４０】
次いで、ＣＰＵ２１ａは、ＲＯＭ２１ｃから読み出したサブ用ブートコード２６のサブ用第１ブートコード２６ａをＳＰＩ２３経由でサブＡＳＩＣ２２に転送してサブＡＳＩＣ２２のＲＡＭ２２ｂに直接展開する（Ｓ１０２）。このように、ＣＰＵ２１ａは、サブ用ブートコード２６をサブＡＳＩＣ２２に送信するようになっており、本発明のコード送信手段を構成している。なお、ＣＰＵ２１ａは、サブＡＳＩＣ２２のＲＡＭ２２ｂへのサブ用第１ブートコード２６ａの展開を完了すると、サブＡＳＩＣ２２のＣＰＵ２２ａにブートを開始させるための信号（以下「ブート開始信号」という。）を図示していない信号線を介してＣＰＵ２２ａに送信する。
【００４１】
サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１のＣＰＵ２１ａからブート開始信号を受信すると、ＲＡＭ２２ｂに展開されているサブ用第１ブートコード２６ａに基づいてブートを実行する。つまり、ＣＰＵ２２ａは、サブ用第１ブートコード２６ａに基づいてＲＡＭ２２ｂの準備処理を実行する（Ｓ１１１）。
【００４２】
ＣＰＵ２２ａは、ＲＡＭ２２ｂの準備処理を完了すると、ＲＡＭ２２ｂの準備処理の完了を図示していない信号線を介してメインＡＳＩＣ２１のＣＰＵ２１ａに通知する（Ｓ１１２）。ここで、ＲＡＭ２２ｂの準備処理は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能にする処理である。すなわち、Ｓ１１２の通知は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になったことの通知である。このように、ＣＰＵ２２ａは、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になったことをメインＡＳＩＣ２１に通知するようになっており、本発明の高速利用可通知手段を構成している。
【００４３】
メインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＡＭ２２ｂの準備処理の完了の通知をサブＡＳＩＣ２２のＣＰＵ２２ａから図示していない信号線を介して受けると、ＲＯＭ２１ｃから読み出したサブ用ブートコード２６のサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に転送する（Ｓ１０３）。
【００４４】
サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１からＰＣＩｅ２４経由でサブ用第２ブートコード２６ｂを受信すると、受信したサブ用第２ブートコード２６ｂをＲＡＭ２２ｂ上に展開してブートを実行する。つまり、ＣＰＵ２２ａは、サブ用第２ブートコード２６ｂに基づいて残りのブート処理を実行する（Ｓ１１３）。
【００４５】
以上のようにＭＦＰ１０が起動された後、利用者によってＭＦＰ１０が一定時間利用されないなどの所定の条件が満たされたとき、メインＡＳＩＣ２１のＣＰＵ２１ａは、メインＡＳＩＣ２１をスリープ状態に移行させて省エネを実現する。メインＡＳＩＣ２１がスリープ状態であるとき、ＭＦＰ１０の外部の装置から印刷データが送られてくると、サブＡＳＩＣ２２のＣＰＵ２２ａは、ネットワーク通信部８０を介して印刷データを受信するとともに、メインＡＳＩＣ２１のスリープ状態を解除する信号を図示していない信号線を介してメインＡＳＩＣ２１のＣＰＵ２１ａに送信する。この信号を受けたメインＡＳＩＣ２１のＣＰＵ２１ａは、ＲＯＭ２１ｃからメイン用ブートコード２５を読み出し、読み出したメイン用ブートコード２５をＲＡＭ２１ｂ上に展開してブートを完了する。このように、サブＡＳＩＣ２２のＣＰＵ２２ａは、メインＡＳＩＣ２１のスリープ状態を解除するようになっており、本発明のスリープ解除手段を構成している。
【００４６】
以上に説明したように、ＭＦＰ１０は、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になる前のブートコードであるサブ用第１ブートコード２６ａをＳＰＩ２３経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信し（Ｓ１０２）、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になった後のブートコードであるサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信する（Ｓ１０３）ので、従来より高速にブートを完了することができる。
【００４７】
また、ＭＦＰ１０は、メインＡＳＩＣ２１のＣＰＵ２１ａがサブＡＳＩＣ２２のＣＰＵ２２ａからの通知（Ｓ１１２）を受けた後でサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ので、サブＡＳＩＣ２２がＰＣＩｅ２４を利用可能になった直後に、ブートコードをＰＣＩｅ２４経由でメインＡＳＩＣ２１からサブＡＳＩＣ２２に送信することができる。したがって、ＭＦＰ１０は、更に高速にブートを完了することができる。
【００４８】
ＭＦＰ１０は、従来より高速にブートを完了することができるので、印刷を制御する処理装置であるメインＡＳＩＣ２１と、ネットワーク経由の通信を制御する処理装置であるサブＡＳＩＣ２２とを省エネのために分けている構成であるが、高速にブートが完了されるサブＡＳＩＣ２２によってネットワーク経由の通信が従来より早期に制御可能になる。したがって、ＭＦＰ１０は、ネットワーク経由の印刷ジョブを従来より早期に印刷することができる。
【００４９】
なお、メインＡＳＩＣ２１のＣＰＵ２１ａは、サブＡＳＩＣ２２のＣＰＵ２２ａからの通知（Ｓ１１２）を受けた後でサブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ようになっているが、サブ用第１ブートコード２６ａをＳＰＩ２３経由でサブＡＳＩＣ２２に送信した後（Ｓ１０２）、所定の時間の経過時に、サブ用第２ブートコード２６ｂをＰＣＩｅ２４経由でサブＡＳＩＣ２２に送信する（Ｓ１０３）ようになっていても良い。このようになっている場合、サブＡＳＩＣ２２からメインＡＳＩＣ２１への通知（Ｓ１１２）は、省略されても良い。
【００５０】
本実施の形態において、サブＡＳＩＣ２２は、メインコントローラ２０の機能のうち、ネットワーク通信部８０を介した通信の機能を実現するものであり、メインＡＳＩＣ２１は、メインコントローラ２０の機能のうち、サブＡＳＩＣ２２の機能以外の機能を実現するものである。しかしながら、メインＡＳＩＣ２１およびサブＡＳＩＣ２２の機能の分担は、上述した分担に限られるものではない。
【００５１】
本発明の通信手段は、本実施の形態においてＳＰＩ２３であるが、他の種類のバスであっても良い。同様に、本発明の高速通信手段は、本実施の形態においてＰＣＩｅ２４であるが、他の種類のバスであっても良い。
【００５２】
本発明の高速通信手段がＰＣＩｅ２４以外のバスである場合、サブＡＳＩＣ２２が高速通信手段を利用可能になるための処理は、ＲＡＭ２２ｂの準備処理に限らず、高速通信手段の種類によって様々である。
【００５３】
本実施の形態において、メインＡＳＩＣ２１からサブＡＳＩＣ２２へのブートコードの転送は、ＳＰＩ２３経由の転送と、ＰＣＩｅ２４経由の転送という２段階の転送であるが、転送速度が徐々に高速になる３段階以上の転送であっても良い。
【００５４】
なお、本発明の画像形成装置は、本実施の形態においてＭＦＰであるが、コピー機、プリンタなど、ＭＦＰ以外の画像形成装置であっても良い。
【００５５】
（第２の実施の形態）
まず、本実施の形態に係る画像形成システムの構成について説明する。
【００５６】
図４は、本実施の形態に係る画像形成システム２１０のブロック図である。
【００５７】
図４に示すように、画像形成システム２１０は、本発明の画像形成装置としてのＭＦＰ２２０と、ＭＦＰ２２０のブートコードを記憶する処理装置である本発明のコード記憶装置としてのＰＣ２３０と、ＭＦＰ２２０およびＰＣ２３０を接続するネットワーク２４０とを備えている。
【００５８】
ＭＦＰ２２０は、ＭＦＰ２２０全体を制御するメインコントローラ２２１の他、第１の実施の形態に係るＭＦＰ１０（図１参照。）と同様に、図示していないプリントエンジン、エンジンコントローラ、表示部、操作部、スキャナ、ネットワーク通信部およびファクシミリ通信部を備えている。
【００５９】
メインコントローラ２２１は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭとを備えている。ＣＰＵは、ＲＯＭに記憶されているプログラムを実行することによってメインコントローラ２２１を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００６０】
メインコントローラ２２１は、ＣＰＵがプログラムを実行することによって、ＰＣ２３０との通信を行う低速通信部２２１ａおよび高速通信部２２１ｂとして機能する。高速通信部２２１ｂが使用するプロトコルは、低速通信部２２１ａが使用するプロトコルと比較して通信速度が高速である。メインコントローラ２２１は、ＰＣ２３０から取得したブートコードに基づいてブートを実行する処理装置であり、本発明のコード実行装置を構成している。
【００６１】
ＰＣ２３０は、図示していないＣＰＵと、ＣＰＵの作業領域として用いられる図示していないＲＡＭと、プログラムおよび各種のデータを予め記憶している図示していないＲＯＭおよびＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）とを備えている。ＣＰＵは、ＲＯＭやＨＤＤに記憶されているプログラムを実行することによってＰＣ２３０を動作させる演算処理装置である。ＲＡＭは、ＣＰＵによってプログラムが実行されるときにプログラムや各種のデータを一時的に記憶するようになっている。
【００６２】
ＰＣ２３０は、ＭＦＰ２２０のブートコードを記憶する本発明のコード記憶手段としてのコード記憶部２３０ａをＨＤＤによって構成している。
【００６３】
また、ＰＣ２３０は、ＣＰＵがプログラムを実行することによって、ＭＦＰ２２０のブートコードをＭＦＰ２２０のメインコントローラ２２１に送信する本発明のコード送信手段としてのコード送信部２３０ｂと、メインコントローラ２２１の低速通信部２２１ａと通信を行う低速通信部２３０ｃと、メインコントローラ２２１の高速通信部２２１ｂと通信を行う高速通信部２３０ｄとして機能する。
【００６４】
なお、ＭＦＰ２２０のメインコントローラ２２１の低速通信部２２１ａと、ＰＣ２３０の低速通信部２３０ｃとは、メインコントローラ２２１およびＰＣ２３０をネットワーク２４０経由で接続するようになっており、本発明の通信手段を構成している。また、ＭＦＰ２２０のメインコントローラ２２１の高速通信部２２１ｂと、ＰＣ２３０の高速通信部２３０ｄとは、通信速度が低速通信部２２１ａおよび低速通信部２３０ｃより高速なプロトコルによってメインコントローラ２２１およびＰＣ２３０をネットワーク２４０経由で接続するようになっており、本発明の高速通信手段を構成している。
【００６５】
図５は、コード記憶部２３０ａに記憶されているＭＦＰ２２０のブートコード２３１を示す図である。
【００６６】
図５に示すように、コード記憶部２３０ａに記憶されているＭＦＰ２２０のブートコード２３１は、ＭＦＰ２２０のメインコントローラ２２１が高速通信部２２１ｂを利用可能になるためのブートコードである本発明の高速利用化コードとしての第１ブートコード２３１ａと、高速通信部２２１ｂでメインコントローラ２２１に送信されるブートコードである本発明の高速経由コードとしての第２ブートコード２３１ｂとを備えている。
【００６７】
次に、ＭＦＰ２２０の動作について説明する。
【００６８】
ＭＦＰ２２０が起動されるとき、メインコントローラ２２１のＣＰＵは、ネットワーク２４０経由でＰＣ２３０にＭＦＰ２２０のブートコード２３１を要求する。
【００６９】
図６は、ＭＦＰ２２０のブートの処理手順を示すシーケンス図である。
【００７０】
ＰＣ２３０のコード送信部２３０ｂは、ＭＦＰ２２０からブートコード２３１が要求されると、図６に示すように、コード記憶部２３０ａからブートコード２３１を読み出し、読み出したブートコード２３１をＭＦＰ２２０に送信する処理を開始する（Ｓ３０１）。
【００７１】
次いで、コード送信部２３０ｂは、コード記憶部２３０ａから読み出したブートコード２３１の第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＭＦＰ２２０に送信する（Ｓ３０２）。
【００７２】
ＭＦＰ２２０のメインコントローラ２２１は、ＰＣ２３０から低速通信部２３０ｃおよび低速通信部２２１ａ経由で第１ブートコード２３１ａを受信すると、受信した第１ブートコード２３１ａをＲＡＭ上に展開してブートを実行する。つまり、メインコントローラ２２１は、第１ブートコード２３１ａに基づいて高速通信部２２１ｂの利用化処理を実行する（Ｓ３１１）。
【００７３】
メインコントローラ２２１は、高速通信部２２１ｂの利用化処理を完了すると、高速通信部２２１ｂを利用可能になったことを低速通信部２２１ａおよび低速通信部２３０ｃ経由でＰＣ２３０に通知する（Ｓ３１２）。
【００７４】
ＰＣ２３０のＣＰＵは、メインコントローラ２２１が高速通信部２２１ｂを利用可能になったことの通知をＭＦＰ２２０から低速通信部２２１ａおよび低速通信部２３０ｃ経由で受けると、コード記憶部２３０ａから読み出したブートコード２３１の第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）。
【００７５】
ＭＦＰ２２０のメインコントローラ２２１は、ＰＣ２３０から高速通信部２３０ｄおよび高速通信部２２１ｂ経由で第２ブートコード２３１ｂを受信すると、受信した第２ブートコード２３１ｂをＲＡＭ上に展開してブートを実行する。つまり、メインコントローラ２２１は、第２ブートコード２３１ｂに基づいて残りのブート処理を実行する（Ｓ３１３）。
【００７６】
以上に説明したように、画像形成システム２１０は、ＭＦＰ２２０が高速通信部２２１ｂを利用可能になる前のブートコードである第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＰＣ２３０からＭＦＰ２２０に送信し（Ｓ３０２）、ＭＦＰ２２０が高速通信部２２１ｂを利用可能になった後のブートコードである第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＰＣ２３０からＭＦＰ２２０に送信する（Ｓ３０３）ので、従来より高速にＭＦＰ２２０のブートを完了することができる。
【００７７】
また、画像形成システム２１０は、ＰＣ２３０のＣＰＵがＭＦＰ２２０のメインコントローラ２２１からの通知（Ｓ３１２）を受けた後で第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ので、ＭＦＰ２２０が高速通信部２３０ｄおよび高速通信部２２１ｂを利用可能になった直後に、ブートコードを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＰＣ２３０からＭＦＰ２２０に送信することができる。したがって、画像形成システム２１０は、更に高速にブートを完了することができる。
【００７８】
なお、ＰＣ２３０のＣＰＵは、ＭＦＰ２２０のメインコントローラ２２１からの通知（Ｓ３１２）を受けた後で第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ようになっているが、第１ブートコード２３１ａを低速通信部２３０ｃおよび低速通信部２２１ａ経由でＭＦＰ２２０に送信した後（Ｓ３０２）、所定の時間の経過時に、第２ブートコード２３１ｂを高速通信部２３０ｄおよび高速通信部２２１ｂ経由でＭＦＰ２２０に送信する（Ｓ３０３）ようになっていても良い。このようになっている場合、ＭＦＰ２２０からＰＣ２３０への通知（Ｓ３１２）は、省略されても良い。
【００７９】
本実施の形態において、ＰＣ２３０からＭＦＰ２２０へのブートコードの送信は、低速通信部２３０ｃおよび低速通信部２２１ａ経由の送信と、高速通信部２３０ｄおよび高速通信部２２１ｂ経由の送信という２段階の送信であるが、送信速度が徐々に高速になる３段階以上の送信であっても良い。
【００８０】
なお、本発明の画像形成装置は、本実施の形態においてＭＦＰであるが、コピー機、プリンタなど、ＭＦＰ以外の画像形成装置であっても良い。
【符号の説明】
【００８１】
１０ ＭＦＰ（画像形成装置）
２１ メインＡＳＩＣ（コード記憶装置）
２１ａ ＣＰＵ（コード送信手段、印刷制御手段）
２１ｃ ＲＯＭ（コード記憶手段）
２２ サブＡＳＩＣ（コード実行装置）
２２ａ ＣＰＵ（高速利用可通知手段、ネットワーク通信制御手段、スリープ解除手段）
２３ ＳＰＩ（通信手段）
２４ ＰＣＩｅ（高速通信手段）
２６ サブ用ブートコード
２６ａ サブ用第１ブートコード（高速利用化コード）
２６ｂ サブ用第２ブートコード（高速経由コード）
３０ プリントエンジン（印刷手段）
８０ ネットワーク通信部（ネットワーク通信手段）
２１０ 画像形成システム
２２０ ＭＦＰ（画像形成装置）
２２１ メインコントローラ（コード実行装置）
２２１ａ 低速通信部（通信手段）
２２１ｂ 高速通信部（高速通信手段）
２３０ ＰＣ（コード記憶装置）
２３０ａ コード記憶部（コード記憶手段）
２３０ｂ コード送信部（コード送信手段）
２３０ｃ 低速通信部（通信手段）
２３０ｄ 高速通信部（高速通信手段）
２３１ ブートコード
２３１ａ 第１ブートコード（高速利用化コード）
２３１ｂ 第２ブートコード（高速経由コード）
【特許請求の範囲】
【請求項１】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、
前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする画像形成装置。
【請求項２】
前記コード実行装置は、前記高速通信手段を利用可能になったことを前記コード記憶装置に通知する高速利用可通知手段を備えており、
前記コード送信手段は、前記高速利用可通知手段からの通知を受けた後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
記録媒体に印刷を実行する印刷手段と、前記画像形成装置の外部の装置とネットワーク経由で通信を行うためのネットワーク通信手段とを備えており、
前記コード記憶装置は、前記印刷手段を制御する印刷制御手段を備えており、
前記コード実行装置は、前記ネットワーク通信手段を制御するネットワーク通信制御手段と、前記コード記憶装置のスリープ状態を解除するスリープ解除手段とを備えていることを特徴とする請求項１または請求項２に記載の画像形成装置。
【請求項４】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えている画像形成装置の前記コード記憶装置によって実行されるプログラムであって、
前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段として前記コード記憶装置を機能させることを特徴とするプログラム。
【請求項５】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置を備えている画像形成装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、
前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする画像形成システム。
【請求項１】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、
前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする画像形成装置。
【請求項２】
前記コード実行装置は、前記高速通信手段を利用可能になったことを前記コード記憶装置に通知する高速利用可通知手段を備えており、
前記コード送信手段は、前記高速利用可通知手段からの通知を受けた後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
記録媒体に印刷を実行する印刷手段と、前記画像形成装置の外部の装置とネットワーク経由で通信を行うためのネットワーク通信手段とを備えており、
前記コード記憶装置は、前記印刷手段を制御する印刷制御手段を備えており、
前記コード実行装置は、前記ネットワーク通信手段を制御するネットワーク通信制御手段と、前記コード記憶装置のスリープ状態を解除するスリープ解除手段とを備えていることを特徴とする請求項１または請求項２に記載の画像形成装置。
【請求項４】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えている画像形成装置の前記コード記憶装置によって実行されるプログラムであって、
前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段として前記コード記憶装置を機能させることを特徴とするプログラム。
【請求項５】
ブートコードを記憶する処理装置であるコード記憶装置と、前記コード記憶装置から取得した前記ブートコードに基づいてブートを実行する処理装置であるコード実行装置を備えている画像形成装置と、前記コード記憶装置および前記コード実行装置を接続する通信手段と、前記コード記憶装置および前記コード実行装置を接続し通信速度が前記通信手段より高速である高速通信手段とを備えており、
前記コード記憶装置は、前記コード実行装置が前記高速通信手段を利用可能になるための前記ブートコードである高速利用化コードと、前記高速通信手段経由で前記コード実行装置に送信される前記ブートコードである高速経由コードとを記憶するコード記憶手段と、前記高速利用化コードを前記通信手段経由で前記コード実行装置に送信した後で、前記高速経由コードを前記高速通信手段経由で前記コード実行装置に送信するコード送信手段とを備えていることを特徴とする画像形成システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１５８１２（Ｐ２０１２−１５８１２Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１５０４８１（Ｐ２０１０−１５０４８１）
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]