画像読取装置
【課題】
画像読取装置の最大消費電流を抑え、高画質な画像読取装置を提供する。
【解決手段】
画像読取装置（１００）は、列状に並べられた複数センサＩＣチップ（１２２ａ〜１２２ｌ）を備え、それらは２以上のブロックに区切られている。各センサＩＣチップ（１２２ａ〜１２２ｌ）には共通のクロックパルス信号（ＣＬＫ）が入力され、各ブロック毎にアナログ出力信号（Ａ１〜Ａ６）が個別に出力される。スタートパルス信号（ＳＰ１〜ＳＰ６）は各ブロック毎に個別に入力され、スタートパルス信号（ＳＰ１〜ＳＰ６）は同じブロック内のセンサＩＣチップに共通に入力される。スタートパルス信号（ＳＰ１）に対しスタートパルス信号（ＳＰ２）は遅れ入力される。以下同様の条件で各スタートパルス信号（ＳＰ２〜ＳＰ６）の間で遅れたスタートパルス信号が入力される。
画像読取装置の最大消費電流を抑え、高画質な画像読取装置を提供する。
【解決手段】
画像読取装置（１００）は、列状に並べられた複数センサＩＣチップ（１２２ａ〜１２２ｌ）を備え、それらは２以上のブロックに区切られている。各センサＩＣチップ（１２２ａ〜１２２ｌ）には共通のクロックパルス信号（ＣＬＫ）が入力され、各ブロック毎にアナログ出力信号（Ａ１〜Ａ６）が個別に出力される。スタートパルス信号（ＳＰ１〜ＳＰ６）は各ブロック毎に個別に入力され、スタートパルス信号（ＳＰ１〜ＳＰ６）は同じブロック内のセンサＩＣチップに共通に入力される。スタートパルス信号（ＳＰ１）に対しスタートパルス信号（ＳＰ２）は遅れ入力される。以下同様の条件で各スタートパルス信号（ＳＰ２〜ＳＰ６）の間で遅れたスタートパルス信号が入力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は原稿の画像やその他原稿に限らずウエハーやコイン、カードなどの物品の画像、形状、検出に用いられる画像読取装置に関する。
【背景技術】
【０００２】
画像読取装置は、光電変換素子が複数造り込まれた複数のセンサＩＣチップを列状に並べたものである。上記各センサＩＣチップは、光源から原稿に向けて照射された光が原稿で反射し、この反射光を複数の光電変換素子によって受光されることにより、それらの受光量に対応したレベルの画像信号をシリアルのアナログ出力信号として出力するように構成されている。
【０００３】
このような構成の画像読取装置は、１ライン分の画像を読取及び出力するときに、複数のセンサＩＣチップを一定の順序で１つずつ駆動させるだけでは、光電変換素子の数が多い場合、その読取及び出力の処理に長時間を要することになる。このため、一般には複数のセンサＩＣチップを２〜１２程度のブロックに分割し、各ブロックの読取及び出力を並列に処理することで、その処理時間も分割するようにしている。この結果、読取及び出力に係る処理時間は分割数に応じて短縮することができる。
【０００４】
しかし、この様な画像読取装置の動作時においては、ブロック数分のセンサＩＣチップが同時に駆動することとなり、画像読取装置全体の消費電流が一時的に増大することになる。
【０００５】
画像読取装置の１例としてたとえば、特許文献１、２及び３に記載のものが知られている。同公報に所載の画像読取装置においては、列状に並べられた複数のセンサＩＣチップを複数のブロックに分けることにより、これらセンサＩＣチップを並列に駆動させるようにしている。より具体的には、複数のセンサＩＣチップで構成されるブロックが６つある画像読取装置の場合、１つのブロックのセンサＩＣチップが駆動されるときには、他の５つのブロックのセンサＩＣチップについても同時に同じタイミングで駆動させるようにしている。このような構成によれば、読取及び出力の処理の時間を短縮することができる。
【０００６】
（従来の実施の形態）
図１１は、従来の画像読取装置の等価回路図を示している。従来の画像読取装置Ｂ００は、制御回路Ｂ１０と画像読取モジュールＢ２０から構成される。
【０００７】
制御回路Ｂ１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置Ｂ１２と、デジタル変換された情報を記憶するメモリーＢ１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰを発生する信号制御装置Ｂ１６で構成される。
【０００８】
画像読取モジュールＢ２０は、センサＩＣチップＢ２２ａ〜Ｂ２２ｌと、光源Ｂ２４で構成される。
【０００９】
センサＩＣチップＢ２２ａ〜Ｂ２２ｌは２個のセンサＩＣチップで１つのブロックを構成しており、１２個のセンサＩＣチップＢ２２ａ〜Ｂ２２ｌは６つのブロックを構成している。例えば、センサＩＣチップＢ２２ａとＢ２２ｂとで１番目のブロックが構成される。同様にセンサＩＣチップＢ２２ｃとＢ２２ｄとで２番目のブロックが構成され、最終の６番目のブロックはセンサＩＣチップＢ２２ｋとＢ２２ｌとでブロックが構成される。
【００１０】
画像読取装置Ｂ００は、光源Ｂ２４が図示しない原稿に対して光を照射し、その反射光量に応じて各光電変換素子が電気信号に変換する。そして、前記電気信号はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌで処理され、アナログ出力信号Ａ１〜Ａ６として各ブロックからアナログデジタル変換装置Ｂ１２にシリアルに入力される。
【００１１】
各ブロックでは、例えば１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップＢ２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報をシリアルに出力する。１番目のセンサＩＣチップＢ２２ａの出力が終わる時、又は終わる前に、センサＩＣチップＢ２２ａの出力が終わる旨の信号がセンサＩＣチップＢ２２ａとＢ２２ｂを接続する配線Ｂ２６ａを通じてセンサＩＣチップＢ２２ｂに送信される。続いてセンサＩＣチップＢ２２ｂの先頭の光電変換素子である８６５番目の情報を出力し、以後順に最終の１７２８番目までの光電変換素子の情報が出力される。
【００１２】
同様に２番目のブロックが出力するアナログ出力信号Ａ２はセンサＩＣチップＢ２２ｃの先頭の光電変換素子である１７２９番目の情報を最初に出力し、順に最終の光電変換素子である２５９２番目までの情報を出力する。２番目のブロックの１番目のセンサＩＣチップＢ２２ｃの出力が終わる時、又は終わる前に、センサＩＣチップＢ２２ｃの出力が終わる旨の信号がセンサＩＣチップＢ２２ｃとＢ２２ｄを接続する配線Ｂ２６ｂを通じてセンサＩＣチップＢ２２ｄに送信される。続いてセンサＩＣチップＢ２２ｄの先頭の光電変換素子である２５９３番目の情報を出力し、以後順に最終の３４５６番目までの光電変換素子の情報が出力される。３番目以降のブロックについても、３番目のブロックを構成するセンサＩＣチップＢ２２ｅとＢ２２ｆ、４番目のブロックを構成するセンサＩＣチップＢ２２ｇとＢ２２ｈ、５番目のブロックを構成するセンサＩＣチップＢ２２ｉとＢ２２ｊ及び６番目を構成するセンサＩＣチップＢ２２ｋとＢ２２ｌについても同様に配線Ｂ２６ｃ〜Ｂ２６ｆを通じて各ブロックの２番目のセンサＩＣチップＢ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌが駆動し光電変換素子の情報が出力される。
【００１３】
アナログデジタル変換装置Ｂ１２にアナログ出力信号Ａ１〜Ａ６が入力されると、アナログ出力信号Ａ１〜Ａ６がデジタル情報に変換処理され、メモリーＢ１４に前記情報が格納される。前記情報は、画像読取装置Ｂ００が組み込まれる本体装置Ｂ１８に送られる。例えば、本体装置Ｂ１８がスキャナーやＦＡＸなどの場合には、画像情報として結合処理され、モニターなどに出力される。
【００１４】
図１２は、従来の画像読取装置Ｂ００を駆動するための、入出力に関するタイミングチャートを示し、このタイミングチャートは画像読取装置Ｂ００を動かすための１周期分のタイミングチャートである。前記周期は、スタートパルス信号ＳＰが入力されてから次のスタートパルス信号ＳＰが入力されるまでの期間をいう。具体的には、スタートパルス信号ＳＰが入力されアナログ出力信号が出力される８２クロックパルス数と１ブロック当たりの光電変換素子の数である１７２８個の計１８１０クロックパルス数が最低限必要な１周期の単位となる。仮にクロックパルス信号の周波数を１ＭＨｚとすると、前記クロックパルス信号ＣＬＫの周期である１μｓｅｃに前記１８１０クロックパルス数を掛算した１．８１ｍｓｅｃが画像読取装置Ｂ００を動かす最低限の周期となる。
【００１５】
図１２（ａ）はスタートパルス信号ＳＰを示す。
【００１６】
図１２（ｂ）はクロックパルス信号ＣＬＫを示し、クロックパルス信号ＣＬＫに併記したアラビア数字は、スタートパルス信号が入力されたクロックパルス信号ＣＬＫを基準にして１から順に与えられた数字である。図１２（ｂ）の符号Ｍ１はセンサＩＣチップＢ２２ａの消費電流が増加する期間を示す。同様に図１２（ｂ）の符号Ｍ２はセンサＩＣチップＢ２２ｂの消費電流が増加する期間を示す。
【００１７】
図１２（ｃ）は１番目のブロックから出力されるアナログ出力信号Ａ１を示す。図１２（ｄ）〜（ｆ）についても同様に２番目から６番目のブロックのアナログ出力信号Ａ２〜Ａ６をそれぞれ示す。また、アナログ出力信号Ａ１〜Ａ６に併記したアラビア数字は画像読取装置Ｂ００の光電変換素子の番号を示す。なお、図１２では割愛されているが、アナログ出力信号Ａ４及びＡ５も存在する。
【００１８】
図１２（ｇ）は画像読取装置Ｂ００の消費電流ＩＴＤを示す。また、符号ＩＤ１はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌにスタートパルス信号ＳＰが入力された時の１個のセンサＩＣチップの消費電流ＩＴＤの増加量を示す。符号ＩＤ２は通常駆動時の画像読取装置Ｂ００の消費電流を示す。センサＩＣチップの種類や動作速度やセンサＩＣチップの数によって異なるが、おおよそセンサＩＣチップの増加電流ＩＤ１は５〜３０ｍＡ程度であり、消費電流ＩＤ２は２０ｍＡ〜１５０ｍＡ程度である。
【００１９】
まず、スタートパルス信号ＳＰが入力され、これに対応するクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、８３番目のクロックパルス信号ＣＬＫからアナログ出力信号Ａ１〜Ａ６が出力される。例えば、１番目のブロックのセンサＩＣチップＢ２２ａとＢ２２ｂにスタートパルス信号ＳＰが入力されると、８３番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ａの１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力される。続く８４番目のクロックパルス信号ＣＬＫに応じて２番目の光電変換素子の情報が出力され、９４６番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ａの最終の８６４番目の光電変換素子の情報が出力される。９４７番目のクロックパルス信号ＣＬＫで次のセンサＩＣチップＢ２２ｂの先頭の８６５番目の光電変換素子の情報がアナログ出力Ａ１として出力され、同様に１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ｂの最終の１７２８番目の光電変換素子の情報が出力される。
【００２０】
詳細については後述するが、スタートパルス信号ＳＰが入力されると、１番目から８２番目のクロックパルス信号ＣＬＫの期間Ｍ１で後述する消費電流ＩＴＤの増加が起こる。同様に各ブロックの先頭のセンサＩＣチップＢ２２ａ，Ｂ２２ｃ，Ｂ２２ｅ，Ｂ２２ｇ，Ｂ２２ｉ，Ｂ２２ｋの出力が終わると、各ブロックの次のセンサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの出力が始まる。前記次のセンサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの出力が始まる８２クロックパルス数前の８６５番目から９４６番目のクロックパルス信号ＣＬＫの期間Ｍ２で消費電流ＩＴＤが増加する。
【００２１】
スタートパルス信号の周期は、０．０５ｍｓｅｃから１０ｍｓｅｃであり、クロックパルス信号の周波数は、２５０ＫＨｚ〜２０ＭＨｚが用いられるが、これはセンサＩＣチップの光電変換素子の数、応答速度、光電変換の効率などにより随時、所定の大きさに設定する事ができる。本事例では、消費電流ＩＴＤの増加する期間Ｍ１，Ｍ２は、従来の実施の形態の画像読取装置Ｂ００の場合だけでなく、個々センサＩＣチップの特性に応じて異なるものである。
【００２２】
図１３は光源が不点灯時における画像読取装置Ｂ００から得られるアナログ出力信号Ａ１〜Ａ６を示す。縦軸はアナログ出力信号の電圧値（Ｖ）を示し、横軸は光電変換素子の番号を示す。横軸はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌ単位で区切られている。つまり、横軸の光電変換素子の１番目から８６４番目はセンサＩＣチップＢ２２ａの光電変換素子の番号に対応している。同様に光電変換素子の８６５番目から１７２８番目はセンサＩＣチップＢ２２ｂの光電変換素子の番号に対応し、光電変換素子の１７２９番目から２５９２番目はセンサＩＣチップＢ２２ｃに対応し、光電変換素子の２５９３番目から３４５６番目はセンサＩＣチップＢ２２ｄに対応し、以下同様に光電変換素子の９５０５番目から１０３６８番目は最終のセンサＩＣチップＢ２２ｌに対応する。
【００２３】
図１３に示すように、例えば１番目のブロックのセンサＩＣチップＢ２２ａの７８３番目から８６４番目の８２個の光電変換素子でアナログ出力が２０ｍＶ程度上昇している。この現象は図１２におけるタイミングチャートの消費電流ＩＴＤの上昇と一致している。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平１０−２８５３３０号公報
【特許文献２】特開平４−１８８９４０号公報
【特許文献３】特開２００７−１３５２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
上記の従来の画像読取装置Ｂ００は、各ブロックのセンサＩＣチップＢ２２ａ〜Ｂ２２ｌが複数同時に駆動するため恒常的又は一時的な消費電流が増大し、それに伴いセンサＩＣチップの駆動電圧が変動をきたす場合がある。この消費電流ＩＤ１の増加は、スタートパルス信号ＳＰが入力されると光電変換素子で蓄積した情報をアナログ記録回路に転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われる際に消費電流ＩＤ１が増加する傾向がある。
【００２６】
図１３の光源が不点灯時における画像読取装置から得られるアナログ出力信号Ａ１〜Ａ６は、電流が増加する期間Ｍ２においてアナログ出力信号Ａ１〜Ａ６が変動しており、この変動分が画質に影響を与える可能性がある。具体的には図１３にみられる光電変換素子の７８３番目〜８６４番目、２５１１番目〜２５９２番目、４２３９番目〜４３２０番目、５９６７番目〜６０４８番目、７６９５番目〜７７７６番目、９４２３番目〜９５０４番目において光源不点灯時における画像読取装置から得られるアナログ出力信号Ａ１〜Ａ６に変動が見られ、センサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの消費電流ＩＤ１が増加するタイミングと一致する。
【００２７】
この消費電流ＩＴＤの変動によりセンサＩＣチップＢ２２ａ〜Ｂ２２ｌのアナログ出力信号Ａ１〜Ａ６の均一性が担保されず、画質へも影響する場合がある。また消費電流ＩＴＤが一時的に大きく増加するため、電源回路の容量を大きなものを使用したり、配線を強化したりするなどの必要性が生じるため、電源回路に用いられる装置の大型化・高コスト化を招くことになる。
【００２８】
本発明は画像読取装置の消費電流の変動を抑える事により、電源回路に用いられる装置の大型化・高コスト化を抑制すると共に消費電流の安定化により、アナログ出力信号を安定化させ読取画像の向上を図ることが可能な画像読取装置を提供することが目的である。
【課題を解決するための手段】
【００２９】
本発明に係る画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、（ｂ）第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、（ｃ）第１のスタートパルス信号を第１のセンサＩＣチップに入力すると共にこれより遅れて第２のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置である。第１のブロックに第１のスタートパルス信号が供給されると、センサＩＣチップが稼働し第１のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されることで第２のブロックの消費電流が上昇する。この結果、第１のブロックの消費電流の上昇と第２のブロックの消費電流の上昇するタイミングがずれることにより、画像読取装置の消費電流が急激に上昇することが緩和し若しくは消費電流の増加が抑制される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３０】
他の実施形態における画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、（ｂ）第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、（ｃ）第２のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第３のセンサＩＣチップと、（ｄ）第１のスタートパルス信号を第１と第２のセンサＩＣチップに入力すると共にこれより遅れて第３のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置である。第１と第２のブロックに第１のスタートパルス信号が供給されることで、センサＩＣチップが稼働し、第１と第２のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されることで第３のブロックの消費電流が上昇する。この結果、画像読取装置の消費電流が急激に上昇することが緩和若しくは消費電流の最大値が低減される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３１】
また他の実施形態における画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し光電変換素子が列状に並べて構成されアナログ出力信号を出力するセンサＩＣチップを複数有する画像読取モジュールと、（ｂ）センサＩＣチップに第１のスタートパルス信号と、（ｃ）第１のスタートパルス信号よりも遅れた第２のスタートパルス信号と、（ｄ）クロックパルス信号を供給する信号制御装置を有する制御回路を備える画像読取装置である。第１のブロックに第１のスタートパルス信号が供給されることで、センサＩＣチップが稼働し、第１のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されると第２のブロックの消費電流が上昇する。この結果、画像読取装置の消費電流が急激に上昇することが緩和又は消費電流の最大値が低減される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３２】
また、他の実施形態における画像読取装置は、第１のスタートパルス信号から第２のスタートパルス信号までの時間が第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と同じである前述の画像読取装置である。前述のセンサＩＣチップにより構成される画像読取装置の場合、第１のブロックのセンサＩＣチップと第２のセンサＩＣチップの消費電流が増加する期間が重ならないため、従来に比べ消費電流の増加を１／２以下にまで低減することができる。
【００３３】
また、他の実施形態における画像読取装置は、第１のスタートパルス信号から第２のスタートパルス信号が供給されるまでの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と異なる前述の画像読取装置である。前述のセンサＩＣチップにより構成される画像読取装置の場合、第１のスタートパルス信号から第２のスタートパルス信号が供給されるまでの時間が第１のスタートパルス信号を入力してからアナログ出力信号される時間に比べて長い場合には、第１のブロックのセンサＩＣチップと第２のセンサＩＣチップの消費電流が増加する期間が重ならないため、消費電流の増加を１／２以下にまで低減することができる。
【００３４】
また、他の実施の形態における画像読取装置は、第１及び第２のスタートパルス信号とは異なるスタートパルス信号を受けて第１及び第２のスタートパルス信号を発生する手段を備える前述の画像読取装置である。これにより、画像読取モジュール部のみを変更して、制御回路を従来と同じ構成で使用しても、消費電流の増加を低減することができる。
【００３５】
また、他の実施の形態における画像読取装置は、第１及び第２のスタートパルス信号とは異なるスタートパルス信号とクロックパルス信号を発生させる信号制御装置と、少なくとも第１及び第２のスタートパルス信号を発生させる信号制御装置とを備える前述の画像読取装置である。これにより、画像読取モジュール部のみを変更して、制御回路を従来と同じ構成で使用しても、消費電流の増加を低減することができる。
【００３６】
また、他の実施の形態における画像読取装置は、各ブロックから出力される前記アナログ出力信号をデジタル信号に変換するアナログデジタル変換処理装置を備える前述の画像読取装置である。これにより、画像読取装置の消費電流の上昇を抑えつつ、安定したデジタル信号を得ることができる。
【発明の効果】
【００３７】
本発明の画像読取装置は、センサＩＣチップの駆動シーケンスに合わせて各ブロック毎の消費電流が多くなるタイミングをずらしたスタートパルス信号を入力することにより最大消費電流を抑えることができる。これにより電源回路を小型化・低コスト化が可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る画像読取装置の第１の実施の形態を示す等価回路図である。
【図２】本発明に係る画像読取装置のセンサＩＣチップの回路図である。
【図３】本発明に係る画像読取装置のセンサＩＣチップの外形図である。
【図４】本発明に係る画像読取装置のセンサＩＣチップのタイミングチャートである。
【図５】本発明に係る画像読取装置の第１の実施の形態におけるタイミングチャートである。
【図６】本発明に係る画像読取装置の第２の実施の形態におけるタイミングチャートである。
【図７】本発明に係る画像読取装置の第１の実施の形態における光源が不点灯時のアナログ出力信号の出力である。
【図８】本発明に係る画像読取装置の第３の実施の形態を示す等価回路図である。
【図９】本発明に係る画像読取装置の第４の実施の形態を示す等価回路図である。
【図１０】本発明に係る画像読取装置の第４の実施の形態における入出力信号のタイミングチャートである。
【図１１】従来の画像読取装置の等価回路図である。
【図１２】従来の画像読取装置のタイミングチャートある。
【図１３】従来の画像読取装置において光源が不点灯時のアナログ出力信号の出力である。
【発明を実施するための形態】
【００３９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態を示す。画像読取装置１００は、制御回路１１０と画像読取モジュール１２０から構成される。
【００４０】
制御回路１１０は、アナログ出力信号をデジタル変換処理するアナログデジタル変換装置１１２と、デジタル変換された信号を記憶するメモリー１１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰ１〜ＳＰ６を発生する信号制御装置１１６で構成され、本体装置１１８に接続される。
【００４１】
画像読取モジュール１２０は、センサＩＣチップ１２２ａ〜１２２ｌ，光源１２４及び図示しないフレームやレンズなどにより構成される。
【００４２】
画像読取モジュール１２０に対し、制御回路１１０からスタートパルス信号ＳＰ１〜ＳＰ６及びクロックパルス信号ＣＬＫが入力されると、各ブロックのセンサＩＣチップ１２２ａ〜１２２ｌで信号処理されたアナログ出力信号Ａ１〜Ａ６がアナログデジタル変換装置１１２に入力される。
【００４３】
センサＩＣチップ１２２ａ〜１２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ１２２ａ〜１２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ１２２ａと１２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ１２２ｃと１２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ１２２ｋと１２２ｌで構成される。
【００４４】
この６つのブロックに対して信号制御装置１１６から各ブロック毎にスタートパルス信号ＳＰ１〜ＳＰ６を入力できるよう構成されている。
【００４５】
画像読取装置１００は、光源１２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。そして前記電気信号はセンサＩＣチップ１２２ａ〜１２２ｌで増幅や信号処理されて各ブロック毎にアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置１１２にシリアルに入力される。詳しくは後述するが、センサＩＣチップ１２２ａ〜１２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１は、センサＩＣチップ１２２ａの１番目の情報を出力し、最終の光電変換素子である８６４番目までの情報を順に出力する。続いて２番目のセンサＩＣチップ１２２ｂの先頭の光電変換素子である８６５番目の情報を出力し、最終の光電変換素子である１７２８番目までの情報を順に出力する。アナログ出力信号Ａ１〜Ａ６を出力する手段として、画像読取モジュール１２０に設けられたパターン配線，コネクタ及びケーブルなどにより制御回路１１０に運ばれ、アナログデジタル変換装置１１２に入力される。
【００４６】
各ブロックでは、例えば１番目のセンサＩＣチップ１２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ１２２ａの出力が終わる旨の信号がセンサＩＣチップ１２２ａと１２２ｂを接続する配線１２６ａを通じてセンサＩＣチップ１２２ｂに送信される。続いてセンサＩＣチップ１２２ｂの１番目から８６４番目の光電変換素子の情報が同様に出力される。配線１２６ｂ〜１２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ１２２ｋと１２２ｌを接続する配線１２６ｆはセンサＩＣチップ１２２ｋの出力が終わる旨の信号をセンサＩＣチップ１２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【００４７】
第１の実施の形態は、信号制御装置１１６が任意若しくは一定のタイミングでスタートパルス信号ＳＰ１〜ＳＰ６を発信する機能を有し、各ブロックにスタートパルス信号ＳＰ１〜ＳＰ６を供給できるよう接続されている。このためスタートパルス信号ＳＰ１のみを入力すると１番目のブロックのみアナログ出力信号Ａ１を出力させることが可能である。スタートパルス信号ＳＰ１〜ＳＰ６を任意のタイミングで個々のブロックに入力することができるため、いずれのブロックからも任意のタイミングでアナログ出力信号Ａ１〜Ａ６を取り出すことができる。
【００４８】
特許文献１においては、各ブロック毎に任意のクロックパルス信号を供給する構成が記載されているが、各ブロックに入力されるスタートパルス信号は共通のものを使用している。この構成によれば、１つのクロックパルス信号の周期内においてのみ任意のタイミングでアナログ出力信号を得ることができるに留まる。具体的には、周波数が１ＭＨｚのクロックパルス信号の場合、基準となるクロックパルス信号に対し、その周期である１μｓｅｃの範囲でしか、アナログ出力信号を任意のタイミングで取り出すことができない。
【００４９】
これに対して第１の実施の形態のようにクロックパルスの単位であれば、１μｓｅｃから無限の範囲で任意のタイミングでアナログ出力信号を任意のタイミングで取り出すことが可能である点で発明の構成と効果が相違している。
【００５０】
また、特許文献１においては、各ブロックに入力するクロックパルス信号の位相をずらし、各ブロックから出力される各ブロックから出力されるアナログ出力信号の位相をずらしている。そして、アナログ出力信号の位相のずれに応じて順次スイッチなどによる切り替えを行い、画像読取装置を構成するブロック数よりも少ないチャンネルのアナログデジタル変換装置を使用することが示されている。この様な構成をとる目的は、各ブロックから出力されるアナログ出力信号Ａ１〜Ａ６を１チャンネル又は３チャンネルの入力端子しか持たない比較的安価なアナログデジタル変換装置を使用するためであり、本発明の消費電流を抑えるという目的とは相違する。
【００５１】
センサＩＣチップは、クロックパルス信号に応じてアナログ出力信号を出力するため、ブロック間でクロックパルス信号の位相がずれると、クロックパルス信号に応じて出力されるアナログ出力信号も同様にずれることになる。一般にはアナログ出力信号をデジタル変換する際に取込むタイミングはクロックパルス信号を基準に定めているため、特許文献１の構成において、ブロック間でクロックパルス信号の位相がずれると、デジタル変換の際にアナログ出力信号を取込むタイミングにもずれが生じる。このアナログ出力信号はアンプなどで増幅処理されて出力されるため、アンプの応答特性やノイズなどの影響を受け、デジタル変換の際に取込まれる情報にずれが生じる。このずれが、各ブロック間の画質に差異となって表れる。
【００５２】
これに対して第１の実施の形態では、センサＩＣチップ１２２ａ〜１２２ｌの消費電流ＩＤ１が増加するタイミングをずらすことで消費電流ＩＴＤの増加を抑制することにある。そして、スタートパルス信号ＳＰ１〜ＳＰ６を入力するタイミングは、一般にクロックパルス信号ＣＬＫの立ち上がりまたは立ち下がりに係るように入力すれば足りる。また、各ブロックに入力されるクロックパルス信号ＣＬＫは共通であるため、各ブロックから出力されるアナログ出力信号Ａ１〜Ａ６の位相にずれは生じない。デジタル変換の際にアナログ出力信号を取込むタイミングもずれず、各ブロック間の画質は安定する。
【００５３】
図２はセンサＩＣチップ１２２ａの等価回路である。センサＩＣチップ１２２ａは８６４個からなる光電変換素子Ｄ１〜Ｄ８６４とアンプＡＭＰ及び、アナログ記録回路Ｅから構成される。そして電源電圧ＶＤＤ、スタートパルス信号ＳＰ、クロックパルス信号ＣＬＫ、基準電圧Ｖｒｅｆ、電源グランドＧＮＤが供給される。
【００５４】
センサＩＣチップ１２２ａは光電変換素子Ｄ１〜Ｄ８６４で図示しない原稿からの反射光を受光し、電気信号に変換する。この電気信号はアナログ記録回路Ｅに一度記録され、光電変換素子Ｄ１，Ｄ２からＤ８６３，Ｄ８６４の順にアンプＡＭＰで増幅してアナログ出力信号Ａ１をシリアルに出力する。
【００５５】
図２示のセンサＩＣチップ１２２ａは、ＣＭＯＳセンサＩＣチップからなり、光電変換素子Ｄ１〜Ｄ８６４はフォトダイオードである。他にフォトトランジスターなどの光電変換素子を有するセンサＩＣチップやＣＣＤタイプのセンサＩＣチップなどを使用することもできる。電源電圧ＶＤＤは、３．３Ｖから５Ｖで使用されるのが一般的であり、基準電圧Ｖｒｅｆは０．５Ｖから１．５Ｖ程度が印加されるが、本発明はこれに限定されるものではない。
【００５６】
図３はセンサＩＣチップ１２２ａの外形図である。光電変換素子Ｄ１〜Ｄ８６４が列状に並んでいる。１番目の光電変換素子を光電変換素子Ｄ１とすると、２番目が光電変換素子Ｄ２となり、８６３番目が光電変換素子Ｄ８６３、最終の８６４番目が光電変換素子Ｄ８６４になる。また、センサＩＣチップ１２２ａには、スタートパルス信号ＳＰを入力する端子ＴＳＰや駆動電圧ＶＤＤを入力する端子ＴＶＤＤやクロックパルス信号ＣＬＫを入力する端子ＴＣＬＫやアナログ出力信号Ａ１を出力する端子ＴＡ、電源グランドに接続する端子ＴＧＮＤ、基準電圧Ｖｒｅｆを入力する端子ＴＶｒｅｆなどにより構成さる。このセンサＩＣチップの解像度が１２００ｄｐｉであれば、各光電変換素子の配列ピッチＰｉは一般に２１.１７μｍ前後のピッチで配列される。
【００５７】
図４はセンサＩＣチップ１２２ａを駆動するためのタイミングチャートである。
【００５８】
図４（ａ）はスタートパルス信号ＳＰを示す。
【００５９】
図４（ｂ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されているアラビア数字は、スタートパルス信号ＳＰが入力されたクロックパルス信号ＣＬＫを１番目として順に与えられた数字である。クロックパルス信号ＣＬＫに併記されている符号Ｍ１は、センサＩＣチップ１２２ａの消費電流の増加する期間を示す。
【００６０】
図４（ｃ）はアナログ出力信号Ａを示す。アナログ出力信号Ａに併記されているアラビア数字は、センサＩＣチップ１２２ａの光電変換素子の番号を示す。
【００６１】
図４（ｄ）はセンサＩＣチップ１２２ａの消費電流ＩＤを示す。消費電流ＩＤに併記されている符号ＩＤ１は、センサＩＣチップ１２２ａの期間Ｍ１における消費電流ＩＤの増加量を示す。消費電流ＩＤに併記されている符号ＩＤ３は、センサＩＣチップ１２２ａの通常稼働時の消費電流ＩＤを示す。
【００６２】
センサＩＣチップ１２２ａは、スタートパルス信号ＳＰが入力されると８２クロックパルス後の８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子Ｄ１の情報を出力する。順次クロックパルス信号ＣＬＫに同期してシリアルに光電変化素子Ｄ２〜Ｄ８６４までの情報を出力する。最終は、９４６番目のクロックパルス信号ＣＬＫで８６４番目の光電変換素子Ｄ８６４の情報が出力される。次のスタートパルス信号ＳＰが入力されると再びセンサＩＣチップ１２２ａの稼働準備が行われるため、１番目から８２番目のクロックパルス信号ＣＬＫの区間Ｍ１で消費電流ＩＤ１が増加する。そして８３番目のクロックパルス信号ＣＬＫからは通常稼働状態にはいるため、消費電流ＩＤは通常稼働状態ＩＤ３になる。
【００６３】
この消費電流ＩＤ１の増加は、スタートパルス信号ＳＰが入力されると光電変換素子Ｄ１〜Ｄ８６４で蓄積した情報をアナログ記録回路Ｅに転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われる。この間において一般に消費電流ＩＤが増加する傾向がみられる。
【００６４】
図５は図１に示した第１の実施の形態を説明するためのタイミングチャートの一例であり、１周期分のチャートである。
【００６５】
図５（ａ）はスタートパルス信号ＳＰ１を示す。
【００６６】
図５（ｂ）はスタートパルス信号ＳＰ２を示す。
【００６７】
図５（ｃ）はスタートパルス信号ＳＰ３を示す。
【００６８】
図５（ｄ）はスタートパルス信号ＳＰ６を示す。なお、図５では割愛しているが、スタートパルス信号ＳＰ４及びＳＰ５も存在する。
【００６９】
図５（ｅ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号を基準に１から順に与えられた数字である。また、クロックパルス信号に併記された符号Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ１２２ａの消費電流が増加する期間を示す。同様にクロックパルス信号に併記された符号Ｍ２は、１番目のブロックの２番目のセンサＩＣチップ１２２ｂの消費電流が増加する期間を示す。
【００７０】
図５（ｆ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。センサＩＣチップ１２２ａの最初の光電変換素子の番号を１番目とすると最終の光電変換素子の番号は８６４番目となり、続いてセンサＩＣチップ１２２ｂの最初の番号が８６５番目となり最終の光電変換素子の番号は１７２８番目となる。
【００７１】
図５（ｇ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。２番目のブロックの最初の光電変換素子の番号は１７２９番目となり最終の光電変換素子の番号は３４５６番目となる。
【００７２】
図５（ｈ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。３番目のブロックの先頭の光電変換素子の番号を３４５７番目とすると最終の光電変換素子の番号は５１８４番目となる。
【００７３】
図５（ｉ）はアナログ出力信号Ａ６を示す。アナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。６番目の光電変換素子の先頭の光電変換素子の番号を８６４１番目とすると最終の光電変換素子の番号は１０３６８番目となる。なお、図５では割愛されているが、アナログ出力信号Ａ４及びＡ５も存在する。
【００７４】
図５（ｊ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ１２２ａ〜１２２ｌの１つ当たりの消費電流ＩＤの増加量を示す。符号ＩＤ２は画像読取装置１００の通常稼働状態での消費電流ＩＴＤを示す。
【００７５】
図５のタイミングチャートでは、１番目のブロック（第１のブロック）にスタートパルス信号ＳＰ１（第１のスタートパルス信号）が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号で１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力される。
【００７６】
２番目のブロック（第２のブロック）に入力されるスタートパルス信号ＳＰ２（第２のスタートパルス信号）はスタートパルス信号ＳＰ１から８２クロックパルス数遅れて８３番目のクロックパルス信号ＣＬＫのときに入力され、１６５番目のクロックパルス信号ＣＬＫで２番目のブロックの１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力される。なお、２番目と３番目のブロックにおいては、前者が第１のブロック、後者が第２のブロックにそれぞれ対応する。同様にスタートパルス信号ＳＰ２，ＳＰ３においても、前者が第１のスタートパルス信号、後者が第２のスタートパルス信号にそれぞれ対応する。以下同様に３番目と４番目のブロック、４番目と５番目のブロック、５番目と６番目のブロック及びスタートパルス信号ＳＰ２〜ＳＰ６についても同じことが言える。
【００７７】
３番目のブロックに入力されるスタートパルス信号ＳＰ３はスタートパルス信号ＳＰ２が入力されてから更に８２クロックパルス数後の１６５番目のクロックパルス信号ＣＬＫのときに入力され、２４７番目のクロックパルス信号ＣＬＫで３番目のブロックの３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【００７８】
以下同様に４番目から６番目までのブロックにスタートパルス信号ＳＰ４〜ＳＰ６が各８２クロックパルス数ずつ遅れて入力され、これに対応したアナログ出力信号Ａ４〜Ａ６が各８２クロックパルス数遅れて出力される。最後の６番目のブロックに入力されるスタートパルス信号ＳＰ６は４１１番目のクロックパルス信号ＣＬＫのときに入力され、４９３番目のクロックパルス信号ＣＬＫで６番目のブロックの８６４１番目の光電変換素子の情報がアナログ出力信号Ａ６として出力される。そして、１番目のブロックにおいては、９４５番目のクロックパルス信号ＣＬＫからセンサＩＣチップ１２２ｂの情報が８６５番目の光電変換素子の情報として順次出力される。
【００７９】
１番目のブロックは１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ｂの最終の情報を１７２８番目の光電変換素子の情報として出力する。同様に２番目のブロックは１８９２番目のクロックパルス信号ＣＬＫで３４５６番目の光電変換素子の情報を出力する。３番目のブロックは１９７４番目のクロックパルス信号ＣＬＫで５１８４番目の光電変換素子の情報を出力する。以下同様に４番目から５番目の最終の光電変換素子の情報が出力され、２２２０番目のクロックパルス信号ＣＬＫで６番目のブロックの最終の１０３６８番目の光電変換素子の情報が出力される。
【００８０】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ１２２ａの消費電流ＩＤ１が増加する。そして１番目のブロックのセンサＩＣチップ１２２ａの消費電流が低下した８３番目のクロックパルス信号ＣＬＫのタイミングで２番目のブロックにスタートパルス信号ＳＰ２が入力されるため、センサＩＣチップ１２２ａの消費電流ＩＤ１の低下と入替わって２番目のブロックのセンサＩＣチップ１２２ｃの消費電流ＩＤ１が増加することにより相殺される。このため画像読取装置１００の消費電流ＩＴＤは増減せずほぼ一定の値を維持する。同様に１６５番目のクロックパルス信号ＣＬＫで２番目のブロックのセンサＩＣチップ１２２ｃの消費電流ＩＤ１が低下するのと入替わりに３番目のブロックのセンサＩＣチップ１２２ｅの消費電流ＩＤ１が上昇する。以下同様に４番目から６番目のブロックについても消費電流ＩＤ１の低下と上昇が入替わることで消費電流ＩＴＤは増減せずほぼ一定の値を維持する。
【００８１】
更に１番目のブロックのセンサＩＣチップ１２２ｂの出力が始まる９４７番目のクロックパルス信号ＣＬＫの前８２クロックパルス数である８６５番目のクロックパルス信号ＣＬＫから上昇が始まる。センサＩＣチップ１２２ａからセンサＩＣチップ１２２ｂにセンサＩＣチップ１２２ａの出力が終わり、センサＩＣチップ１２２ｂの稼働準備が始める旨の信号が配線１２６ａから送られる。センサＩＣチップ１２２ｂの稼働準備が行われる８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。そして、センサＩＣチップ１２２ｂの消費電流ＩＤ１が低下する９４７番目のクロックパルス信号ＣＬＫで３番目のブロックのセンサＩＣチップ１２２ｄの消費電流ＩＤ１が上昇するため、消費電流は増減せずほぼ一定の値を維持する。以下同様に１３５７番目のクロックパルス信号ＣＬＫで６番目のブロックのセンサＩＣチップ１２２ｌの消費電流ＩＤ１が低下し、１３５７番目のクロックパルス信号ＣＬＫから消費電流ＩＴＤは通常稼働状態ＩＤ２に戻る。
【００８２】
この結果、従来の画像読取装置Ｂ００の消費電流ＩＴＤの増加量はＩＤ１×６であったが、第１の実施の形態に係る画像読取装置１００の消費電流の増加量はＩＤＤ×１となり、従来に比べ消費電流ＩＴＤの増加量が１／６に抑えられる。
【００８３】
なおセンサＩＣチップ１２２ａ〜１２２ｌの消費電流の増加する期間Ｍ１以上ずらしてスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに入力すれば、消費電流の増加を従来の１／６程度にまで抑制が可能となる。
【００８４】
センサＩＣチップ１２２ａ及び１２２ｂの消費電流ＩＤ１が増加する期間Ｍ１及びＭ２はスタートパルス信号ＳＰ１を入力してからアナログ出力信号Ａ１が出力されるまでの期間と一致しているが、これは必ず一致するとは限らない。
【００８５】
前述にもあるが、消費電流ＩＤ１の増加は、具体的にはスタートパルス信号ＳＰ１が入力されると光電変換素子で蓄積した情報をアナログ記録回路Ｅに転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われるため、この間において消費電流ＩＤ１が増加する。しかし、この消費電流ＩＤ１の増加する期間はスタートパルス信号ＳＰ１〜ＳＰ６が入力されてからアナログ出力信号Ａ１〜Ａ６が出力される期間よりも短い場合もある。例えば、スタートパルス信号ＳＰ１〜ＳＰ６が入力されてからアナログ出力信号Ａ１〜Ａ６が出力されるまでの時間よりも前記稼働準備期間が短い場合もある。仮に消費電流ＩＤ１が増加する期間Ｍ１が６４クロックパルス数の場合、スタートパルス信号ＳＰ１を入力した後、次のスタートパルス信号ＳＰ２を入力するタイミングは６４クロックパルス数後である６５番目のクロックパルス信号ＣＬＫに入力することになる。
【００８６】
前述した消費電流ＩＴＤの増加は、一般にセンサＩＣチップの稼働準備期間において消費電流ＩＤ１が増加する傾向がみられるが、他のタイミングで消費電流ＩＴＤが増加する場合にも同様に適用可能である。前記準備期間は一般に１〜１００クロックパルス数の範囲に設定されているが、これよりも多くのクロックパルス数を要するセンサＩＣチップにおいても適用が可能である。また、第１の実施の形態においては、センサＩＣチップ１２２ａ〜１２２ｌ当たりの光電変換素子が８６４個を有し、１ブロック当たり１７２８個有する構成となっているが、これは一例であり、センサＩＣのチップ当たりの光電変換素子数は、光電変換素子の密度や製品の大きさや用途などによって任意または必然的に選択されるものである。
【００８７】
（第２の実施の形態）
図６は、図１の画像読取装置１００を駆動するための図５とは別のタイミングチャートの一例である。
【００８８】
図６（ａ）は、スタートパルス信号ＳＰ１を示す。
【００８９】
図６（ｂ）は、スタートパルス信号ＳＰ２を示す。スタートパルス信号ＳＰ２は、スタートパルス信号ＳＰ１から１０クロックパルス数遅れて入力される。
【００９０】
図６（ｃ）は、スタートパルス信号ＳＰ３を示す。スタートパルス信号ＳＰ３は、スタートパルス信号ＳＰ２から１０クロックパルス数遅れて入力される。
【００９１】
図６（ｄ）は、スタートパルス信号ＳＰ４を示す。スタートパルス信号ＳＰ４は、スタートパルス信号ＳＰ３から１０クロックパルス数遅れて入力される。
【００９２】
図６（ｅ）は、スタートパルス信号ＳＰ５を示す。スタートパルス信号ＳＰ５は、スタートパルス信号ＳＰ４から１０クロックパルス数遅れて入力される。
【００９３】
図６（ｆ）は、スタートパルス信号ＳＰ６を示す。スタートパルス信号ＳＰ６は、スタートパルス信号ＳＰ５から１０クロックパルス数遅れて入力される。
【００９４】
図６（ｇ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号ＣＬＫを基準に１から順に与えられた数字である。また、クロックパルス信号ＣＬＫに併記された符号Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ１２２ａの消費電流が増加する期間を示す。
【００９５】
図６（ｈ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。１番目のブロックの先頭の光電変換素子の番号は１番目となり、最終の光電変換素子の番号は１７２８番目となる。
【００９６】
図６（ｉ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。２番目のブロックの先頭の光電変換素子の番号は１７２９番目となり、図示しないが最終の光電変換素子の番号は３４５６番目となる。
【００９７】
図６（ｊ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。３番目のブロックの先頭の光電変換素子の番号は３４５７番目となり、図示しないが最終の光電変換素子の番号は５１８４番目となる。
【００９８】
図６（ｋ）はアナログ出力信号Ａ４を示す。アナログ出力信号Ａ４に併記されたアラビア数字は、４番目のブロックの光電変換素子の番号を示す。図示しないが４番目のブロックの先頭の光電変換素子の番号は５１８５番目となり、最終の光電変換素子の番号は６９１２番目となる。
【００９９】
図６（ｌ）はアナログ出力信号Ａ５を示す。アナログ出力信号Ａ５に併記されたアラビア数字は、５番目のブロックの光電変換素子の番号を示す。５番目のブロックの先頭の光電変換素子の番号は６９１３番目となり、図示しないが最終の光電変換素子の番号は８６４０番目となる。
【０１００】
図６（ｍ）はアナログ出力信号Ａ６を示す。図示しないがアナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。６番目のブロックの先頭の光電変換素子の番号は８６４１番目となり、図示しないが最終の光電変換素子の番号は１０３６８番目となる。
【０１０１】
図６（ｎ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ１２２ａ〜１２２ｌの１つ当たりの消費電流ＩＤＴの増加量を示す。符号ＩＤ２は画像読取装置１００の通常稼働状態での消費電流ＩＤＴを示す。
【０１０２】
図６のタイミングチャートでは、１番目のブロック（第１のブロック）にスタートパルス信号ＳＰ１（第１のスタートパルス信号）が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力され、図示しないが続いて８４番目のクロックパルス信号ＣＬＫで２番目の光電変換素子の情報が出力される。
【０１０３】
２番目のブロック（第２のブロック）に入力されるスタートパルス信号ＳＰ２（第２のスタートパルス信号）はスタートパルス信号ＳＰ１から１０クロックパルス数遅れて１１番目のクロックパルス信号ＣＬＫのときに入力され、９３番目のクロックパルス信号ＣＬＫで２番目のブロックの１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力される。
【０１０４】
同様に３番目のブロックに入力されるスタートパルス信号ＳＰ３はスタートパルス信号ＳＰ２が入力されてから更に１０クロックパルス数後の２１番目のクロックパルス信号ＣＬＫのときに入力され、１０３番目のクロックパルス信号ＣＬＫで３番目のブロックの３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【０１０５】
同様に４番目のブロックに入力されるスタートパルス信号ＳＰ４はスタートパルス信号ＳＰ３が入力されてから更に１０クロックパルス数後の３１番目のクロックパルス信号ＣＬＫのときに入力され、１１３番目のクロックパルス信号ＣＬＫで３番目のブロックの５１８５番目の光電変換素子の情報がアナログ出力信号Ａ４として出力される。
【０１０６】
同様に５番目のブロックに入力されるスタートパルス信号ＳＰ５はスタートパルス信号ＳＰ４が入力されてから更に１０クロックパルス数後の４１番目のクロックパルス信号ＣＬＫのときに入力され、１２３番目のクロックパルス信号ＣＬＫで５番目のブロックの６９１３番目の光電変換素子の情報がアナログ出力信号Ａ５として出力される。
【０１０７】
同様に６番目のブロックに入力されるスタートパルス信号ＳＰ６はスタートパルス信号ＳＰ５が入力されてから更に１０クロックパルス数後の５１番目のクロックパルス信号ＣＬＫのときに入力され、１３３番目のクロックパルス信号ＣＬＫで６番目のブロックの８６４１番目の光電変換素子の情報がアナログ出力信号Ａ６として出力される。
【０１０８】
１番目のブロックは１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ｂの最終の情報が１７２８番目の光電変換素子の情報として出力される。図示しないが、以下同様に２番目のブロックは１８２０番目のクロックパルス信号ＣＬＫで３４５６番目の光電変換素子の情報を出力し、３番目のブロックは１８３０番目のクロックパルス信号ＣＬＫで５１８４番目の光電変換素子の情報を出力する。同様に４番目から５番目の最終の光電変換素子の情報が出力され、１８６０番目のクロックパルス信号ＣＬＫで６番目のブロックの最終の１０３６８番目の光電変換素子の情報が出力される。
【０１０９】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ１２２ａの消費電流ＩＤ１が増加する。そしてスタートパルス信号ＳＰ２がスタートパルス信号ＳＰ１から１０クロックパルス数遅れて２番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｃの消費電流ＩＤ１が増加する。同様以下にスタートパルス信号ＳＰ３がスタートパルス信号ＳＰ２から１０クロックパルス数遅れて３番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｅの消費電流ＩＤ１が増加する。また更にスタートパルス信号ＳＰ４がスタートパルス信号ＳＰ３から１０クロックパルス数遅れて４番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｇの消費電流ＩＤ１が増加する。そしてスタートパルス信号ＳＰ５がスタートパルス信号ＳＰ４から１０クロックパルス数遅れて５番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｉの消費電流ＩＤ１が増加する。そして更にスタートパルス信号ＳＰ６がスタートパルス信号ＳＰ５から１０クロックパルス数遅れて６番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｋの消費電流ＩＤ１が増加する。
【０１１０】
消費電流ＩＴＤは５１番目のクロックパルス信号ＣＬＫまで階段状に上昇するが、その後、８３番目のクロックパルス信号ＣＬＫから１番目のブロックの消費電流ＩＤ１の低下が始まる。以下同様に１０クロックパルス数遅れて２番目のブロックの消費電流ＩＤ１の低下が９３番目のクロックパルス信号ＣＬＫで始まり、３番目のブロックの消費電流ＩＤ１の低下が１０３番目のクロックパルス信号ＣＬＫで始まり、４番目のブロックの消費電流の低下が１１３番目のクロックパルス信号ＣＬＫで始まり、５番目のブロックの消費電流の低下が１２３番目のクロックパルス信号ＣＬＫで始まり及び６番目のブロックの消費電流の低下が１３３番目のクロックパルス信号ＣＬＫで始まるため、それぞれ消費電流ＩＤ１ずつ階段状に低下する。この結果、１３３番目のクロックパルス信号ＣＬＫから通常稼働状態の消費電流ＩＤ２になる。
【０１１１】
１番目のブロックのセンサＩＣチップ１２２ｂの出力が始まる前８２クロックパルスである８６５番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ａからセンサＩＣチップ１２２ｂにセンサＩＣチップ１２２ａの出力が終わり、センサＩＣチップ１２２ｂの稼働準備が始める旨の信号が配線１２６ａから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。
【０１１２】
そして２番目のブロックは１番目のブロックから１０クロックパルス数遅れた８７５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。更に３番目のブロックは２番目のブロックから１０クロックパルス数遅れた８８５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。更に続いて４番目のブロックは３番目のブロックから１０クロックパルス数遅れた８９５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。以下同様に５番目のブロックは４番目のブロックから１０クロックパルス数遅れた９０５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こり、６番目のブロックは５番目のブロックから１０クロックパルス数遅れた９１５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため消費電流ＩＤ１の増加が起こるため、消費電流ＩＴＤは階段状に上昇する。
【０１１３】
その後、９４７番目のクロックパルス信号ＣＬＫから１番目のブロックの消費電流ＩＤ１の低下が始まる。以下同様に１０クロックパルス数遅れて２番目のブロックの消費電流ＩＤ１の低下が９５７番目のクロックパルス信号ＣＬＫで始まり、３番目のブロックの消費電流ＩＤ１の低下が９６７番目のクロックパルス信号ＣＬＫで始まり、４番目のブロックの消費電流の低下が９７７番目のクロックパルス信号ＣＬＫで始まり、５番目のブロックの消費電流の低下が９８７番目のクロックパルス信号ＣＬＫで始まり及び６番目のブロックの消費電流の低下が９９７番目のクロックパルス信号ＣＬＫで始まるため、それぞれ消費電流ＩＤ１ずつ階段状に低下し、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２に戻る。
【０１１４】
このような構成によれば、画像読取装置全体１００での消費電流ＩＴＤが急激に立ち上がらず、なだらかに消費電流ＩＴＤが増減するため、急激な電位や電流の変化により発生するノイズが抑制され読取画質の向上へもつながる。また、例えば消費電流ＩＴＤの増加する８２クロックパルス数の半分である４１番目のクロックパルス信号ＣＬＫの周期で以下の様にスタートパルス信号ＳＰを入力してもよい。
【０１１５】
具体的には、最初のスタートパルス信号ＳＰ１が入力されたクロックパルス信号ＣＬＫを１番目とすると、４２番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ２が入力され、８３番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ３が入力され、１２４番目のクロックパルス信号ＣＬＫで更に次のスタートパルス信号ＳＰ４が入力され、１６５番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ５が入力され、２０６番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ６が入力される場合が考えられる。
【０１１６】
この場合、３番目のブロックにスタートパルス信号ＳＰ３が入力される８３番目のクロックパルス信号ＣＬＫで１番目のブロックの消費電流ＩＤ１の低下が始まるため、３番目のブロックの消費電流ＩＤ１の増加分と相殺し、消費電流ＩＴＤは変動しない。以下同様に４番目のブロックにスタートパルス信号ＳＰ４が入力される１２４番目のクロックパルス信号ＣＬＫでは２番目のブロックの消費電流ＩＤ１の低下が始まるため、４番目のブロックの消費電流ＩＤ１の増加分と相殺する。５番目のブロックにスタートパルス信号ＳＰ５が入力される１６５番目のクロックパルス信号ＣＬＫでは３番目のブロックの消費電流ＩＤ１の低下が始まるため、５番目のブロックの消費電流ＩＤ１の増加分と相殺する。６番目のブロックにスタートパルス信号ＳＰ６が入力される１６５番目のクロックパルス信号ＣＬＫでは４番目のブロックの消費電流ＩＤ１の低下が始まるため、６番目のブロックの消費電流ＩＤ１の増加分と相殺することになる。
【０１１７】
このため消費電流ＩＴＤの増加量はＩＤ１×２になり、消費電流ＩＴＤは図１２に示す従来例のＩＤ１×６よりも消費電流ＩＴＤの増加量を１／３に抑えつつ、かつなだらかな消費電流の増減が可能となる。
【０１１８】
図７は第１の実施の形態に係る画像読取装置１００の光源１２４が不点灯時におけるアナログ出力信号Ａ１〜Ａ６である。縦軸はアナログ出力信号Ａ１〜Ａ６の電圧値を示し、横軸は光電変換素子の番号を示す。横軸はセンサＩＣチップ１２２ａ〜１２２ｌ単位で区切られている。つまり横軸の目盛りの１から８６４はセンサＩＣチップ１２２ａの光電変換素子数に対応しており、８６５から１７２８はセンサＩＣチップ１２２ｂの光電変換素子の番号に対応する。同様に横軸の目盛りの１７２９から２５９２はセンサＩＣチップ９２２ｃ、２５９３から３４５６はセンサＩＣチップ１２２ｄ、３４５７から４３２０はセンサＩＣチップ１２２ｅ、以下同様に続き、９５０５から１０３６８はセンサＩＣチップ１２２ｌの光電変換素子の番号に対応する。
【０１１９】
従来の実施例である図１３と対比すると例えば、１番目のブロックの１番目のセンサＩＣチップ１２２ａの７８３番目〜８６４番目の光電変換素子に対応するアナログ出力信号Ａ１〜Ａ６の変動がなく安定している。従来の実施例であれば、この光源点灯時のアナログ出力信号と光源不点灯時におけるアナログ出力信号の差が画像情報としてデジタル変換されることになる。この場合における画像への影響は１〜５％程度となることが推測されるが、これは前記アナログ出力信号の差の値によってこの比率は変動する。この前記差が仮に１．０Ｖである場合には、図１３にみられる出力変動が０．０２Ｖ程度であるため、２％程度の影響を受ける。また、アナログ出力信号Ａ１〜Ａ６の情報処理方法として、光源が不点灯時におけるアナログ出力は安定した均一なものと扱い平均値または代表値で処理を行う場合、画質に対して顕著に表れることになる。
【０１２０】
（第３の実施の形態）
図８は第１の実施の形態とは別の第３の実施の形態を示す。第３の実施の形態の画像読取装置８００は、制御回路８１０と画像読取モジュール８２０から構成される。詳しくは下記にて述べるが、制御回路８１０には、１つのスタートパルス信号ＳＰを出力する信号制御装置８１６を搭載し、画像読取モジュール８２０はスタートパルス信号ＳＰを分割してスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに供給する信号制御装置８２８を有する点で、制御回路部１１０にスタートパルス信号ＳＰ１〜ＳＰ６を出力する信号制御装置１１６を有する第１の実施の形態に係る画像読取装置１００とは構成が異なる。
【０１２１】
制御回路８１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置８１２と、デジタル変換された信号を記憶するメモリー８１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰを発生する信号制御装置８１６で構成され、本体装置８１８に接続される。
【０１２２】
画像読取モジュール８２０は、センサＩＣチップ８２２ａ〜８２２ｌと信号制御装置８２８と光源８２４及び図示しないフレーム及びレンズなどにより構成される。
【０１２３】
センサＩＣチップ８２２ａ〜８２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ８２２ａ〜８２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ８２２ａと８２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ８２２ｃと８２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ８２２ｋと８２２ｌで構成される。
【０１２４】
この６つの各ブロックに対して信号制御装置８１６からスタートパルス信号ＳＰが信号制御装置８２８に入力される。信号制御装置８２８は各ブロックにそれぞれ個別のスタートパルス信号ＳＰ１〜ＳＰ６を入力できるよう構成されている。
【０１２５】
画像読取装置８００は、光源８２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。画像読取モジュール８２０に対し、制御回路８１０からスタートパルス信号ＳＰ及びクロックパルス信号ＣＬＫが入力されると、画像読取モジュール８２０に搭載された信号制御装置８２８が各ブロックに任意のスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに入力する。各ブロックからはセンサＩＣチップ８２２ａ〜８２２ｌ内部で信号処理された光電変換素子の情報がアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置８１２に入力される。
【０１２６】
前述したとおり、センサＩＣチップ８２２ａ〜８２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップ８２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報を順にアナログ出力信号Ａ１として出力する。
【０１２７】
１番目のセンサＩＣチップ８２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ８２２ａの出力が終わる旨の信号がセンサＩＣチップ８２２ａと８２２ｂを接続する配線８２６ａを通じてセンサＩＣチップ８２２ｂに送信される。続いてセンサＩＣチップ８２２ｂの先頭の光電変換素子である８６５番目から順に最終の１７２８番目の光電変換素子の情報が出力される。配線８２６ｂ〜８２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ８２２ｋと８２２ｌを接続する配線８２６ｆはセンサＩＣチップ８２２ｋの出力が終わる旨の信号をセンサＩＣチップ８２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【０１２８】
第３の実施の形態では、信号制御装置８１６から入力されたスタートパルス信号ＳＰを信号制御装置８２８が任意若しくは一定のタイミングでスタートパルス信号ＳＰ１〜ＳＰ６を発信する機能を有し、各ブロックにスタートパルス信号ＳＰ１〜ＳＰ６を供給できるよう接続されている。スタートパルス信号ＳＰ１〜ＳＰ６を任意のタイミングで個々のブロックに入力することができるため、いずれのブロックからもスタートパルス信号ＳＰをトリガーにして任意のタイミングでアナログ出力信号Ａ１〜Ａ６を取り出すことができる。
【０１２９】
信号制御装置８１６から、スタートパルス信号ＳＰが入力されると、信号制御装置８２８がスタートパルス信号ＳＰを６分割し各ブロックに入力する。前記６分割されたスタートパルス信号ＳＰ１〜ＳＰ６は、クロックパルス信号ＣＬＫのタイミングに同期して、任意または固定のタイミングで各ブロックに入力される。具体的には、図５又は図６に記載のタイミングチャートなどの制御がなされる。
【０１３０】
第３の実施の形態によれば従来の画像読取装置Ｂ００を使用する本体装置Ｂ１８や制御回路Ｂ１０のハードウエア部分の変更を極力抑え、本発明に係る第１の実施の形態と同様の効果を奏する。この構成によれば従来の画像読取装置Ｂ００の画像読取モジュールＢ２０を除けば本体装置Ｂ１８や制御回路Ｂ１０から供給される信号数は変わらず、ソフトウエアによる処理で対応可能となる。
【０１３１】
（第４の実施の形態）
図９は第４の実施の形態を示す。画像読取装置９００は、制御回路９１０と画像読取モジュール９２０から構成される。詳しくは下記にて述べるが、制御回路９１０には、１のスタートパルス信号ＳＰ１，ＳＰ２を出力する信号制御装置９１６を搭載し、スタートパルス信号ＳＰ１は１番目から３番目のブロックに入力され、スタートパルス信号ＳＰ２は４番目から６番目のブロックに入力される点で、スタートパルス信号ＳＰ１〜ＳＰ６が１番目から６番目のブロックに対し個々に入力できる第１の実施の形態に係る画像読取装置１００とは構成が異なる。
【０１３２】
制御回路９１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置９１２と、デジタル変換された情報を記憶するメモリー９１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰ１，ＳＰ２を発生する信号制御装置９１６で構成され、本体装置９１８に接続される。
【０１３３】
画像読取モジュール９２０は、センサＩＣチップ９２２ａ〜９２２ｌと信号制御装置９２８と光源９２４及び図示しないフレーム及びレンズなどにより構成される。
【０１３４】
センサＩＣチップ９２２ａ〜９２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ９２２ａ〜９２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ９２２ａと９２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ９２２ｃと９２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ９２２ｋと９２２ｌで構成される。
【０１３５】
この６つのブロックに対して信号制御装置９１６からスタートパルス信号ＳＰ１が１番目から３番目のブロックに入力され、スタートパルス信号ＳＰ２は４番目から６番目のブロックにそれぞれ共通のスタートパルス信号ＳＰ１，ＳＰ２として入力できるよう構成されている。
【０１３６】
画像読取装置９００は、光源９２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。画像読取モジュール９２０に対し、制御回路９１０からスタートパルス信号ＳＰ１，ＳＰ２及びクロックパルス信号ＣＬＫが入力されると、各ブロックからはセンサＩＣチップ９２２ａ〜９２２ｌで信号処理された光電変換素子の情報がアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置９１２に入力される。
【０１３７】
前述したとおり、センサＩＣチップ９２２ａ〜９２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップ９２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報を順にアナログ出力信号Ａ１として出力する。
【０１３８】
１番目のセンサＩＣチップ９２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ９２２ａの出力が終わる旨の信号がセンサＩＣチップ９２２ａと９２２ｂを接続する配線９２６ａを通じてセンサＩＣチップ９２２ｂに送信される。続いてセンサＩＣチップ９２２ｂの１番目から８６４番目の光電変換素子の情報が同様に出力される。配線９２６ｂ〜９２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ９２２ｋと９２２ｌを接続する配線９２６ｆはセンサＩＣチップ９２２ｋの出力が終わる旨の信号をセンサＩＣチップ９２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【０１３９】
第４の実施の形態では、信号制御装置９１６から任意若しくは一定のタイミングでスタートパルス信号ＳＰ１，ＳＰ２を発信する機能を有し、１番目から３番目のブロックと４番目〜６番目のブロックにスタートパルス信号ＳＰ１，ＳＰ２を個別に供給できるよう接続されている。このためスタートパルス信号ＳＰ１のみを入力すると１番目から３番目のブロックのアナログ出力信号Ａ１〜Ａ３を出力させることが可能である。スタートパルス信号ＳＰ１，ＳＰ２を任意のタイミングで１番目から３番目のブロック又は４番目から６番目のブロックに入力することができる。
【０１４０】
このため画像読取装置９００では、クロックパルス信号ＣＬＫの単位であれば、クロックパルス信号ＣＬＫの１周期から無限の範囲で任意のタイミングで１番目から３番目までのブロック又は４番目から６番目までのブロックの単位でアナログ出力信号Ａ１〜Ａ３又はＡ４〜Ａ６を任意にずらすことが可能である。
【０１４１】
図１０は図９に示した第４の実施の形態を説明するためのタイミングチャートの一例であり、１周期分のチャートである。
【０１４２】
図１０（ａ）はスタートパルス信号ＳＰ１を示す。
【０１４３】
図１０（ｂ）はスタートパルス信号ＳＰ２を示す。
【０１４４】
図１０（ｃ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号を基準に１から順に与えられた数字である。また、クロックパルス信号ＣＬＫに併記された期間Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ９２２ａの消費電流ＩＤ１が増加する期間を示す。同様にクロックパルス信号ＣＬＫに併記された期間Ｍ２は、１番目のブロックの２番目のセンサＩＣチップ９２２ｂの消費電流ＩＤ１が増加する期間を示す。
【０１４５】
図１０（ｄ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ａの先頭の光電変換素子の番号を１番目とすると最終の番号は８６４番目になり、続いてセンサＩＣチップ９２２ｂの先頭は８６５番目の光電変換素子になり最終は１７２８番目の光電変換素子になる。
【０１４６】
図１０（ｅ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｃの先頭は１７２９番目の光電変換素子になり、最終は２５９２番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｄの先頭は２５９３番目の光電変換素子になり、最終は３４５６番目の光電変換素子になる。
【０１４７】
図１０（ｆ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｅの先頭は３４５７番目の光電変換素子になり、最終は４３２０番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｆの先頭は４３２１番目の光電変換素子になり、最終は５１８４番目の光電変換素子になる。
【０１４８】
図１０（ｇ）はアナログ出力信号Ａ４を示す。アナログ出力信号Ａ４に併記されたアラビア数字は、４番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｇの先頭は５１８５番目の光電変換素子になり、最終は６０４８番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｈの先頭は６０４９番目の光電変換素子になり、最終は６９１２番目の光電変換素子になる。
【０１４９】
図１０（ｈ）はアナログ出力信号Ａ６を示す。アナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｋの先頭は８６４１番目の光電変換素子になり、最終は９５０４番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｌの先頭は９５０５番目の光電変換素子になり、最終は１０３６８番目の光電変換素子になる。なお、図１０では割愛されているがアナログ出力信号Ａ５も存在する。
【０１５０】
図１０（ｉ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ９２２ａ〜９２２ｌの１つ当たりの消費電流の増加量を示す。符号ＩＤ２は画像読取装置９００の通常稼働状態での消費電流を示す。
【０１５１】
図１０のタイミングチャートでは、１番目のブロックにスタートパルス信号ＳＰ１が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力され、続いて８４番目のクロックパルス信号ＣＬＫで２番目の光電変換素子の情報が出力される。
【０１５２】
同様に２番目と３番目のブロックにも同時にスタートパルス信号ＳＰ１が入力されるため、８３番目のクロックパルス信号ＣＬＫで２番目のブロックからは１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力され、３番目のブロックからは３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【０１５３】
スタートパルス信号ＳＰ２は、スタートパルス信号ＳＰ２から８２クロックパルス数遅れた８３番目のクロックパルス信号ＣＬＫで入力される。４番目のブロックからは１６５番目のクロックパルス信号で５１８５番目の光電変換素子の情報がアナログ出力信号Ａ４として出力され、続いて１６６番目のクロックパルス信号で５１８６番目の光電変換素子の情報が出力される。
【０１５４】
同様に５番目と６番目のブロックにも同時にスタートパルス信号ＳＰ２が入力される。図示しない５番目のブロックは、１６５番目のクロックパルス信号ＣＬＫで６９１３番目の光電変換素子の情報をアナログ出力信号Ａ５として出力する。６番目のブロックは、１６５番目のクロックパルス信号ＣＬＫで８６４１番目の光電変換素子の情報をアナログ出力信号Ａ６として出力する。
【０１５５】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ９２２ａの消費電流ＩＤ１が増加する。同様に２番目及び３番目のブロックに対してもスタートパルス信号ＳＰ１が入力されるため、２番目のブロックのセンサＩＣチップ９２２ｃ及び３番目のブロックのセンサＩＣチップ９２２ｅの消費電流ＩＤ１がそれぞれ増加する。
【０１５６】
８３番目のクロックパルス信号ＣＬＫでスタートパルス信号ＳＰ２が４番目から６番目のブロックに入力されるため、４番目のブロックのセンサＩＣチップ９２２ｇと５番目のブロックのセンサＩＣチップ９２２ｉ及び６番目のブロックのセンサＩＣチップ９２２ｋが稼働準備状態に入るため、それぞれ消費電流ＩＤ１が増加する。一方で１番目から３番目までのブロックのセンサＩＣチップ９２２ａ，９２２ｃ，９２２ｅの消費電流ＩＤ１が低下するため、消費電流ＩＴＤは増減せずにほぼ一定の値を維持する。
【０１５７】
１６５番目のクロックパルス信号ＣＬＫで、４番目から６番目のブロックのセンサＩＣチップ９２２ｇ，９２２ｉ，９２２ｋの消費電流ＩＤ１がそれぞれ低下するため、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２の状態に戻る。
【０１５８】
８６５番目のクロックパルス信号ＣＬＫは、１番目のブロックのセンサＩＣチップ９２２ｂの出力が始まる９４７番目のクロックパルス信号から前に８２クロックパルス数進んだタイミングである。センサＩＣチップ９２２ａからセンサＩＣチップ９２２ｂにセンサＩＣチップ９２２ａの出力が終わり、センサＩＣチップ９２２ｂの稼働準備が始める旨の信号が配線９２６ａから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの期間で前述と同様の消費電流ＩＤ１の増加が起こる。２番目のブロックも同様にセンサＩＣチップ９２２ｄの出力が始まる９４７番目のクロックパルス信号から前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｃからセンサＩＣチップ９２２ｄにセンサＩＣチップ９２２ｃの出力が終わり、センサＩＣチップ９２２ｄの稼働準備が始める旨の信号が配線９２６ｂから送られる。
【０１５９】
前述と同様に８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。３番目のブロックについても同様にセンサＩＣチップ９２２ｆの出力が始まる９４７番目のクロックパルス信号ＣＬＫから前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｅからセンサＩＣチップ９２２ｆにセンサＩＣチップ９２２ｅの出力が終わり、センサＩＣチップ９２２ｆの稼働準備が始める旨の信号が配線９２６ｃから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様に３つの各ブロック分で消費電流ＩＤ１の増加が起こる。
【０１６０】
９４７番目のクロックパルス信号ＣＬＫでセンサＩＣチップ９２２ｂ，９２２ｄ，９２２ｃの稼働準備期間が終了し、１番目から３番目のブロックのセンサＩＣチップ９２２ｂ，９２２ｄ，９２２ｅの各消費電流ＩＤ１が低下する。そして、これと入替わりに４番目から６番目のブロックのセンサＩＣチップ９２２ｈ，９２２ｊ，９２２ｌの消費電流ＩＤ１が増加する。
【０１６１】
前述と同様に４番目のブロックのセンサＩＣチップ９２２ｈの出力が始まる１０２９番目のクロックパルス信号ＣＬＫから前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｇからセンサＩＣチップ９２２ｈにセンサＩＣチップ９２２ｇの出力が終わり、センサＩＣチップ９２２ｈの稼働準備が始める旨の信号が配線９２６ｄから送られる。これにより、９４７番目から１０２８番目のクロックパルス信号ＣＬＫの期間で前述と同様の消費電流ＩＤ１の増加が起こる。同様に５番目のブロックのセンサＩＣチップ９２２ｊの出力が始まる１０２９番目のクロックパルス信号ＣＬＫから前に８２クロックパルス数進んだタイミングでセンサＩＣチップ９２２ｉからセンサＩＣチップ９２２ｊにセンサＩＣチップ９２２ｉの出力が終わり、センサＩＣチップ９２２ｊの稼働準備が始める旨の信号が配線９２６ｅから送られる。
【０１６２】
このため、９４７番目から１０２８番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。６番目のブロックについても同様にセンサＩＣチップ９２２ｌの出力が始まる前８２クロックパルスの時点でセンサＩＣチップ９２２ｋからセンサＩＣチップ９２２ｌにセンサＩＣチップ９２２ｋの出力が終わり、センサＩＣチップ９２２ｌの稼働準備が始める旨の信号が配線９２６ｆから送られる。これにより、９４７番目から１０２８番目のクロックパルス信号ＣＬＫから前に８２クロックパルス数の進んだタイミングで前述と同様の消費電流ＩＤ１の増加が起こる。
【０１６３】
このため、１番目から３番目までのブロックの各消費電流ＩＤ１の減少と４番目から６番目までのブロックの各消費電流ＩＤ１の増加により相殺されるため、消費電流ＩＴＤは増減せずほぼ一定の値を維持する。
【０１６４】
１０２９番目のクロックパルス信号ＣＬＫでは４番目から６番目の各ブロックの消費電流ＩＴＤが低下し、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２に戻る。
【０１６５】
この結果、第４の実施の形態に係る画像読取装置の消費電流ＩＴＤの上昇は、従来の画像読取装置Ｂ００に比して１／２にまで抑えられている。本発明の構成によれば、スタートパルス信号ＳＰが２系統で済み、第１の実施の形態における最初のスタートパルス信号ＳＰ１が入力されてから最後のスタートパルス信号ＳＰ６が入力されるまでの期間に対し、第四の実施の形態における最初のスタートパルス信号ＳＰ１から最後のスタートパルス信号ＳＰ２が入力されるまでの期間は１／５に抑えられ、読取周期が短縮できる利点が生じる。このため、消費電流の増加若しくは変化が画像読取装置の特性が許容できる範囲である場合にはこの様な構成も考えられる。
【０１６６】
第４の実施の形態にあるセンサＩＣチップ９２２ａ及び９２２ｂの消費電流が増加する期間Ｍ１及びＭ２はスタートパルス信号ＳＰ１を入力してからアナログ出力信号Ａ１が出力されるまでの期間と一致しているが、これは必ず一致するとは限らない。
【０１６７】
前述にもあるが、この消費電流ＩＤ１の増加は、具体的にはスタートパルス信号ＳＰ１が入力されると光電変換素子で蓄積した情報をアナログ記録回路に転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われるため、この間において消費電流ＩＴＤが増加するが、この消費電流ＩＴＤが増加する処理はアナログ出力信号が出力される期間よりも短い時間である場合もある。例えば、センサＩＣチップ８２２ａの消費電流ＩＤ１が増加する期間Ｍ１が６４クロックパルス数とすると、スタートパルス信号ＳＰ１を入力した後、次のスタートパルス信号ＳＰ２を入力するタイミングは６４クロックパルス数後である６５番目のクロックパルス信号ＣＬＫに入力することになる。
【０１６８】
なお、本発明は前記の第１から４の実施の形態に限定されるものではない。例えば、図１に示したアナログデジタル変換装置が組み込まれた構成を有している必要はない。アナログデジタル変換装置は、画像の読取装置に外付けした状態で使用することもできる。また、光源についても画像読取装置に必ず組み込まれる必要はなく、外部から照射する場合でも本発明の目的は達成される。更にタイミングチャートは数値や組み合わせを変えた様々な態様が考えられる。
【産業上の利用可能性】
【０１６９】
本発明は消費電流の最大値の抑制や、消費電流の急激な変化も抑制することが可能となり、安定した動作特性を持つ画像読取装置の提供が可能となり、その産業上の利用可能性は極めて高い。
【符号の説明】
【０１７０】
１００，８００，９００，Ｂ００ 画像読取装置
１１０，８１０，９１０，Ｂ１０ 制御装置
１１２，８１２，９１２，Ｂ１２ アナログデジタル変換装置
１１４，８１４，９１４，Ｂ１４ メモリー
１１６，８１６，８２８，９１６，Ｂ１６ 信号制御装置
１２０，８２０，９２０，Ｂ２０ 画像読取モジュール
１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ，１２２ｅ，１２２ｆ，１２２ｇ，１２２ｈ，１２２ｉ，１２２ｊ，１２２ｋ，１２２ｌ センサＩＣチップ
１２４，８２４，９２４，Ｂ２４ 光源
１２６ａ，１２６ｂ，１２６ｃ，１２６ｄ，１２６ｅ，１２６ｆ 配線
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６ アナログ出力信号
ＡＭＰ アンプ
ＣＬＫ クロックパルス信号
Ｄ１，Ｄ２，Ｄ８６３，Ｄ８６４ 光電変換素子
Ｅ アナログ記録回路
ＧＮＤ 電源グランド
Ｐｉ ピッチ
ＳＰ，ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６ スタートパルス信号
ＶＤＤ 電源電圧
Ｖｒｅｆ 基準電圧
【技術分野】
【０００１】
本発明は原稿の画像やその他原稿に限らずウエハーやコイン、カードなどの物品の画像、形状、検出に用いられる画像読取装置に関する。
【背景技術】
【０００２】
画像読取装置は、光電変換素子が複数造り込まれた複数のセンサＩＣチップを列状に並べたものである。上記各センサＩＣチップは、光源から原稿に向けて照射された光が原稿で反射し、この反射光を複数の光電変換素子によって受光されることにより、それらの受光量に対応したレベルの画像信号をシリアルのアナログ出力信号として出力するように構成されている。
【０００３】
このような構成の画像読取装置は、１ライン分の画像を読取及び出力するときに、複数のセンサＩＣチップを一定の順序で１つずつ駆動させるだけでは、光電変換素子の数が多い場合、その読取及び出力の処理に長時間を要することになる。このため、一般には複数のセンサＩＣチップを２〜１２程度のブロックに分割し、各ブロックの読取及び出力を並列に処理することで、その処理時間も分割するようにしている。この結果、読取及び出力に係る処理時間は分割数に応じて短縮することができる。
【０００４】
しかし、この様な画像読取装置の動作時においては、ブロック数分のセンサＩＣチップが同時に駆動することとなり、画像読取装置全体の消費電流が一時的に増大することになる。
【０００５】
画像読取装置の１例としてたとえば、特許文献１、２及び３に記載のものが知られている。同公報に所載の画像読取装置においては、列状に並べられた複数のセンサＩＣチップを複数のブロックに分けることにより、これらセンサＩＣチップを並列に駆動させるようにしている。より具体的には、複数のセンサＩＣチップで構成されるブロックが６つある画像読取装置の場合、１つのブロックのセンサＩＣチップが駆動されるときには、他の５つのブロックのセンサＩＣチップについても同時に同じタイミングで駆動させるようにしている。このような構成によれば、読取及び出力の処理の時間を短縮することができる。
【０００６】
（従来の実施の形態）
図１１は、従来の画像読取装置の等価回路図を示している。従来の画像読取装置Ｂ００は、制御回路Ｂ１０と画像読取モジュールＢ２０から構成される。
【０００７】
制御回路Ｂ１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置Ｂ１２と、デジタル変換された情報を記憶するメモリーＢ１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰを発生する信号制御装置Ｂ１６で構成される。
【０００８】
画像読取モジュールＢ２０は、センサＩＣチップＢ２２ａ〜Ｂ２２ｌと、光源Ｂ２４で構成される。
【０００９】
センサＩＣチップＢ２２ａ〜Ｂ２２ｌは２個のセンサＩＣチップで１つのブロックを構成しており、１２個のセンサＩＣチップＢ２２ａ〜Ｂ２２ｌは６つのブロックを構成している。例えば、センサＩＣチップＢ２２ａとＢ２２ｂとで１番目のブロックが構成される。同様にセンサＩＣチップＢ２２ｃとＢ２２ｄとで２番目のブロックが構成され、最終の６番目のブロックはセンサＩＣチップＢ２２ｋとＢ２２ｌとでブロックが構成される。
【００１０】
画像読取装置Ｂ００は、光源Ｂ２４が図示しない原稿に対して光を照射し、その反射光量に応じて各光電変換素子が電気信号に変換する。そして、前記電気信号はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌで処理され、アナログ出力信号Ａ１〜Ａ６として各ブロックからアナログデジタル変換装置Ｂ１２にシリアルに入力される。
【００１１】
各ブロックでは、例えば１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップＢ２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報をシリアルに出力する。１番目のセンサＩＣチップＢ２２ａの出力が終わる時、又は終わる前に、センサＩＣチップＢ２２ａの出力が終わる旨の信号がセンサＩＣチップＢ２２ａとＢ２２ｂを接続する配線Ｂ２６ａを通じてセンサＩＣチップＢ２２ｂに送信される。続いてセンサＩＣチップＢ２２ｂの先頭の光電変換素子である８６５番目の情報を出力し、以後順に最終の１７２８番目までの光電変換素子の情報が出力される。
【００１２】
同様に２番目のブロックが出力するアナログ出力信号Ａ２はセンサＩＣチップＢ２２ｃの先頭の光電変換素子である１７２９番目の情報を最初に出力し、順に最終の光電変換素子である２５９２番目までの情報を出力する。２番目のブロックの１番目のセンサＩＣチップＢ２２ｃの出力が終わる時、又は終わる前に、センサＩＣチップＢ２２ｃの出力が終わる旨の信号がセンサＩＣチップＢ２２ｃとＢ２２ｄを接続する配線Ｂ２６ｂを通じてセンサＩＣチップＢ２２ｄに送信される。続いてセンサＩＣチップＢ２２ｄの先頭の光電変換素子である２５９３番目の情報を出力し、以後順に最終の３４５６番目までの光電変換素子の情報が出力される。３番目以降のブロックについても、３番目のブロックを構成するセンサＩＣチップＢ２２ｅとＢ２２ｆ、４番目のブロックを構成するセンサＩＣチップＢ２２ｇとＢ２２ｈ、５番目のブロックを構成するセンサＩＣチップＢ２２ｉとＢ２２ｊ及び６番目を構成するセンサＩＣチップＢ２２ｋとＢ２２ｌについても同様に配線Ｂ２６ｃ〜Ｂ２６ｆを通じて各ブロックの２番目のセンサＩＣチップＢ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌが駆動し光電変換素子の情報が出力される。
【００１３】
アナログデジタル変換装置Ｂ１２にアナログ出力信号Ａ１〜Ａ６が入力されると、アナログ出力信号Ａ１〜Ａ６がデジタル情報に変換処理され、メモリーＢ１４に前記情報が格納される。前記情報は、画像読取装置Ｂ００が組み込まれる本体装置Ｂ１８に送られる。例えば、本体装置Ｂ１８がスキャナーやＦＡＸなどの場合には、画像情報として結合処理され、モニターなどに出力される。
【００１４】
図１２は、従来の画像読取装置Ｂ００を駆動するための、入出力に関するタイミングチャートを示し、このタイミングチャートは画像読取装置Ｂ００を動かすための１周期分のタイミングチャートである。前記周期は、スタートパルス信号ＳＰが入力されてから次のスタートパルス信号ＳＰが入力されるまでの期間をいう。具体的には、スタートパルス信号ＳＰが入力されアナログ出力信号が出力される８２クロックパルス数と１ブロック当たりの光電変換素子の数である１７２８個の計１８１０クロックパルス数が最低限必要な１周期の単位となる。仮にクロックパルス信号の周波数を１ＭＨｚとすると、前記クロックパルス信号ＣＬＫの周期である１μｓｅｃに前記１８１０クロックパルス数を掛算した１．８１ｍｓｅｃが画像読取装置Ｂ００を動かす最低限の周期となる。
【００１５】
図１２（ａ）はスタートパルス信号ＳＰを示す。
【００１６】
図１２（ｂ）はクロックパルス信号ＣＬＫを示し、クロックパルス信号ＣＬＫに併記したアラビア数字は、スタートパルス信号が入力されたクロックパルス信号ＣＬＫを基準にして１から順に与えられた数字である。図１２（ｂ）の符号Ｍ１はセンサＩＣチップＢ２２ａの消費電流が増加する期間を示す。同様に図１２（ｂ）の符号Ｍ２はセンサＩＣチップＢ２２ｂの消費電流が増加する期間を示す。
【００１７】
図１２（ｃ）は１番目のブロックから出力されるアナログ出力信号Ａ１を示す。図１２（ｄ）〜（ｆ）についても同様に２番目から６番目のブロックのアナログ出力信号Ａ２〜Ａ６をそれぞれ示す。また、アナログ出力信号Ａ１〜Ａ６に併記したアラビア数字は画像読取装置Ｂ００の光電変換素子の番号を示す。なお、図１２では割愛されているが、アナログ出力信号Ａ４及びＡ５も存在する。
【００１８】
図１２（ｇ）は画像読取装置Ｂ００の消費電流ＩＴＤを示す。また、符号ＩＤ１はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌにスタートパルス信号ＳＰが入力された時の１個のセンサＩＣチップの消費電流ＩＴＤの増加量を示す。符号ＩＤ２は通常駆動時の画像読取装置Ｂ００の消費電流を示す。センサＩＣチップの種類や動作速度やセンサＩＣチップの数によって異なるが、おおよそセンサＩＣチップの増加電流ＩＤ１は５〜３０ｍＡ程度であり、消費電流ＩＤ２は２０ｍＡ〜１５０ｍＡ程度である。
【００１９】
まず、スタートパルス信号ＳＰが入力され、これに対応するクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、８３番目のクロックパルス信号ＣＬＫからアナログ出力信号Ａ１〜Ａ６が出力される。例えば、１番目のブロックのセンサＩＣチップＢ２２ａとＢ２２ｂにスタートパルス信号ＳＰが入力されると、８３番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ａの１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力される。続く８４番目のクロックパルス信号ＣＬＫに応じて２番目の光電変換素子の情報が出力され、９４６番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ａの最終の８６４番目の光電変換素子の情報が出力される。９４７番目のクロックパルス信号ＣＬＫで次のセンサＩＣチップＢ２２ｂの先頭の８６５番目の光電変換素子の情報がアナログ出力Ａ１として出力され、同様に１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップＢ２２ｂの最終の１７２８番目の光電変換素子の情報が出力される。
【００２０】
詳細については後述するが、スタートパルス信号ＳＰが入力されると、１番目から８２番目のクロックパルス信号ＣＬＫの期間Ｍ１で後述する消費電流ＩＴＤの増加が起こる。同様に各ブロックの先頭のセンサＩＣチップＢ２２ａ，Ｂ２２ｃ，Ｂ２２ｅ，Ｂ２２ｇ，Ｂ２２ｉ，Ｂ２２ｋの出力が終わると、各ブロックの次のセンサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの出力が始まる。前記次のセンサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの出力が始まる８２クロックパルス数前の８６５番目から９４６番目のクロックパルス信号ＣＬＫの期間Ｍ２で消費電流ＩＴＤが増加する。
【００２１】
スタートパルス信号の周期は、０．０５ｍｓｅｃから１０ｍｓｅｃであり、クロックパルス信号の周波数は、２５０ＫＨｚ〜２０ＭＨｚが用いられるが、これはセンサＩＣチップの光電変換素子の数、応答速度、光電変換の効率などにより随時、所定の大きさに設定する事ができる。本事例では、消費電流ＩＴＤの増加する期間Ｍ１，Ｍ２は、従来の実施の形態の画像読取装置Ｂ００の場合だけでなく、個々センサＩＣチップの特性に応じて異なるものである。
【００２２】
図１３は光源が不点灯時における画像読取装置Ｂ００から得られるアナログ出力信号Ａ１〜Ａ６を示す。縦軸はアナログ出力信号の電圧値（Ｖ）を示し、横軸は光電変換素子の番号を示す。横軸はセンサＩＣチップＢ２２ａ〜Ｂ２２ｌ単位で区切られている。つまり、横軸の光電変換素子の１番目から８６４番目はセンサＩＣチップＢ２２ａの光電変換素子の番号に対応している。同様に光電変換素子の８６５番目から１７２８番目はセンサＩＣチップＢ２２ｂの光電変換素子の番号に対応し、光電変換素子の１７２９番目から２５９２番目はセンサＩＣチップＢ２２ｃに対応し、光電変換素子の２５９３番目から３４５６番目はセンサＩＣチップＢ２２ｄに対応し、以下同様に光電変換素子の９５０５番目から１０３６８番目は最終のセンサＩＣチップＢ２２ｌに対応する。
【００２３】
図１３に示すように、例えば１番目のブロックのセンサＩＣチップＢ２２ａの７８３番目から８６４番目の８２個の光電変換素子でアナログ出力が２０ｍＶ程度上昇している。この現象は図１２におけるタイミングチャートの消費電流ＩＴＤの上昇と一致している。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平１０−２８５３３０号公報
【特許文献２】特開平４−１８８９４０号公報
【特許文献３】特開２００７−１３５２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
上記の従来の画像読取装置Ｂ００は、各ブロックのセンサＩＣチップＢ２２ａ〜Ｂ２２ｌが複数同時に駆動するため恒常的又は一時的な消費電流が増大し、それに伴いセンサＩＣチップの駆動電圧が変動をきたす場合がある。この消費電流ＩＤ１の増加は、スタートパルス信号ＳＰが入力されると光電変換素子で蓄積した情報をアナログ記録回路に転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われる際に消費電流ＩＤ１が増加する傾向がある。
【００２６】
図１３の光源が不点灯時における画像読取装置から得られるアナログ出力信号Ａ１〜Ａ６は、電流が増加する期間Ｍ２においてアナログ出力信号Ａ１〜Ａ６が変動しており、この変動分が画質に影響を与える可能性がある。具体的には図１３にみられる光電変換素子の７８３番目〜８６４番目、２５１１番目〜２５９２番目、４２３９番目〜４３２０番目、５９６７番目〜６０４８番目、７６９５番目〜７７７６番目、９４２３番目〜９５０４番目において光源不点灯時における画像読取装置から得られるアナログ出力信号Ａ１〜Ａ６に変動が見られ、センサＩＣチップＢ２２ｂ，Ｂ２２ｄ，Ｂ２２ｆ，Ｂ２２ｈ，Ｂ２２ｊ，Ｂ２２ｌの消費電流ＩＤ１が増加するタイミングと一致する。
【００２７】
この消費電流ＩＴＤの変動によりセンサＩＣチップＢ２２ａ〜Ｂ２２ｌのアナログ出力信号Ａ１〜Ａ６の均一性が担保されず、画質へも影響する場合がある。また消費電流ＩＴＤが一時的に大きく増加するため、電源回路の容量を大きなものを使用したり、配線を強化したりするなどの必要性が生じるため、電源回路に用いられる装置の大型化・高コスト化を招くことになる。
【００２８】
本発明は画像読取装置の消費電流の変動を抑える事により、電源回路に用いられる装置の大型化・高コスト化を抑制すると共に消費電流の安定化により、アナログ出力信号を安定化させ読取画像の向上を図ることが可能な画像読取装置を提供することが目的である。
【課題を解決するための手段】
【００２９】
本発明に係る画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、（ｂ）第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、（ｃ）第１のスタートパルス信号を第１のセンサＩＣチップに入力すると共にこれより遅れて第２のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置である。第１のブロックに第１のスタートパルス信号が供給されると、センサＩＣチップが稼働し第１のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されることで第２のブロックの消費電流が上昇する。この結果、第１のブロックの消費電流の上昇と第２のブロックの消費電流の上昇するタイミングがずれることにより、画像読取装置の消費電流が急激に上昇することが緩和し若しくは消費電流の増加が抑制される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３０】
他の実施形態における画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、（ｂ）第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、（ｃ）第２のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第３のセンサＩＣチップと、（ｄ）第１のスタートパルス信号を第１と第２のセンサＩＣチップに入力すると共にこれより遅れて第３のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置である。第１と第２のブロックに第１のスタートパルス信号が供給されることで、センサＩＣチップが稼働し、第１と第２のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されることで第３のブロックの消費電流が上昇する。この結果、画像読取装置の消費電流が急激に上昇することが緩和若しくは消費電流の最大値が低減される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３１】
また他の実施形態における画像読取装置は、（ａ）列状に並べられた複数の光電変換素子を有し光電変換素子が列状に並べて構成されアナログ出力信号を出力するセンサＩＣチップを複数有する画像読取モジュールと、（ｂ）センサＩＣチップに第１のスタートパルス信号と、（ｃ）第１のスタートパルス信号よりも遅れた第２のスタートパルス信号と、（ｄ）クロックパルス信号を供給する信号制御装置を有する制御回路を備える画像読取装置である。第１のブロックに第１のスタートパルス信号が供給されることで、センサＩＣチップが稼働し、第１のブロックの消費電流が上昇する。第１のスタートパルス信号に遅れて第２のスタートパルス信号が給されると第２のブロックの消費電流が上昇する。この結果、画像読取装置の消費電流が急激に上昇することが緩和又は消費電流の最大値が低減される。このため、消費電流の変動によるセンサＩＣチップへの影響が低減され、安定した画質を得ることができる。
【００３２】
また、他の実施形態における画像読取装置は、第１のスタートパルス信号から第２のスタートパルス信号までの時間が第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と同じである前述の画像読取装置である。前述のセンサＩＣチップにより構成される画像読取装置の場合、第１のブロックのセンサＩＣチップと第２のセンサＩＣチップの消費電流が増加する期間が重ならないため、従来に比べ消費電流の増加を１／２以下にまで低減することができる。
【００３３】
また、他の実施形態における画像読取装置は、第１のスタートパルス信号から第２のスタートパルス信号が供給されるまでの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と異なる前述の画像読取装置である。前述のセンサＩＣチップにより構成される画像読取装置の場合、第１のスタートパルス信号から第２のスタートパルス信号が供給されるまでの時間が第１のスタートパルス信号を入力してからアナログ出力信号される時間に比べて長い場合には、第１のブロックのセンサＩＣチップと第２のセンサＩＣチップの消費電流が増加する期間が重ならないため、消費電流の増加を１／２以下にまで低減することができる。
【００３４】
また、他の実施の形態における画像読取装置は、第１及び第２のスタートパルス信号とは異なるスタートパルス信号を受けて第１及び第２のスタートパルス信号を発生する手段を備える前述の画像読取装置である。これにより、画像読取モジュール部のみを変更して、制御回路を従来と同じ構成で使用しても、消費電流の増加を低減することができる。
【００３５】
また、他の実施の形態における画像読取装置は、第１及び第２のスタートパルス信号とは異なるスタートパルス信号とクロックパルス信号を発生させる信号制御装置と、少なくとも第１及び第２のスタートパルス信号を発生させる信号制御装置とを備える前述の画像読取装置である。これにより、画像読取モジュール部のみを変更して、制御回路を従来と同じ構成で使用しても、消費電流の増加を低減することができる。
【００３６】
また、他の実施の形態における画像読取装置は、各ブロックから出力される前記アナログ出力信号をデジタル信号に変換するアナログデジタル変換処理装置を備える前述の画像読取装置である。これにより、画像読取装置の消費電流の上昇を抑えつつ、安定したデジタル信号を得ることができる。
【発明の効果】
【００３７】
本発明の画像読取装置は、センサＩＣチップの駆動シーケンスに合わせて各ブロック毎の消費電流が多くなるタイミングをずらしたスタートパルス信号を入力することにより最大消費電流を抑えることができる。これにより電源回路を小型化・低コスト化が可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る画像読取装置の第１の実施の形態を示す等価回路図である。
【図２】本発明に係る画像読取装置のセンサＩＣチップの回路図である。
【図３】本発明に係る画像読取装置のセンサＩＣチップの外形図である。
【図４】本発明に係る画像読取装置のセンサＩＣチップのタイミングチャートである。
【図５】本発明に係る画像読取装置の第１の実施の形態におけるタイミングチャートである。
【図６】本発明に係る画像読取装置の第２の実施の形態におけるタイミングチャートである。
【図７】本発明に係る画像読取装置の第１の実施の形態における光源が不点灯時のアナログ出力信号の出力である。
【図８】本発明に係る画像読取装置の第３の実施の形態を示す等価回路図である。
【図９】本発明に係る画像読取装置の第４の実施の形態を示す等価回路図である。
【図１０】本発明に係る画像読取装置の第４の実施の形態における入出力信号のタイミングチャートである。
【図１１】従来の画像読取装置の等価回路図である。
【図１２】従来の画像読取装置のタイミングチャートある。
【図１３】従来の画像読取装置において光源が不点灯時のアナログ出力信号の出力である。
【発明を実施するための形態】
【００３９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態を示す。画像読取装置１００は、制御回路１１０と画像読取モジュール１２０から構成される。
【００４０】
制御回路１１０は、アナログ出力信号をデジタル変換処理するアナログデジタル変換装置１１２と、デジタル変換された信号を記憶するメモリー１１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰ１〜ＳＰ６を発生する信号制御装置１１６で構成され、本体装置１１８に接続される。
【００４１】
画像読取モジュール１２０は、センサＩＣチップ１２２ａ〜１２２ｌ，光源１２４及び図示しないフレームやレンズなどにより構成される。
【００４２】
画像読取モジュール１２０に対し、制御回路１１０からスタートパルス信号ＳＰ１〜ＳＰ６及びクロックパルス信号ＣＬＫが入力されると、各ブロックのセンサＩＣチップ１２２ａ〜１２２ｌで信号処理されたアナログ出力信号Ａ１〜Ａ６がアナログデジタル変換装置１１２に入力される。
【００４３】
センサＩＣチップ１２２ａ〜１２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ１２２ａ〜１２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ１２２ａと１２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ１２２ｃと１２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ１２２ｋと１２２ｌで構成される。
【００４４】
この６つのブロックに対して信号制御装置１１６から各ブロック毎にスタートパルス信号ＳＰ１〜ＳＰ６を入力できるよう構成されている。
【００４５】
画像読取装置１００は、光源１２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。そして前記電気信号はセンサＩＣチップ１２２ａ〜１２２ｌで増幅や信号処理されて各ブロック毎にアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置１１２にシリアルに入力される。詳しくは後述するが、センサＩＣチップ１２２ａ〜１２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１は、センサＩＣチップ１２２ａの１番目の情報を出力し、最終の光電変換素子である８６４番目までの情報を順に出力する。続いて２番目のセンサＩＣチップ１２２ｂの先頭の光電変換素子である８６５番目の情報を出力し、最終の光電変換素子である１７２８番目までの情報を順に出力する。アナログ出力信号Ａ１〜Ａ６を出力する手段として、画像読取モジュール１２０に設けられたパターン配線，コネクタ及びケーブルなどにより制御回路１１０に運ばれ、アナログデジタル変換装置１１２に入力される。
【００４６】
各ブロックでは、例えば１番目のセンサＩＣチップ１２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ１２２ａの出力が終わる旨の信号がセンサＩＣチップ１２２ａと１２２ｂを接続する配線１２６ａを通じてセンサＩＣチップ１２２ｂに送信される。続いてセンサＩＣチップ１２２ｂの１番目から８６４番目の光電変換素子の情報が同様に出力される。配線１２６ｂ〜１２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ１２２ｋと１２２ｌを接続する配線１２６ｆはセンサＩＣチップ１２２ｋの出力が終わる旨の信号をセンサＩＣチップ１２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【００４７】
第１の実施の形態は、信号制御装置１１６が任意若しくは一定のタイミングでスタートパルス信号ＳＰ１〜ＳＰ６を発信する機能を有し、各ブロックにスタートパルス信号ＳＰ１〜ＳＰ６を供給できるよう接続されている。このためスタートパルス信号ＳＰ１のみを入力すると１番目のブロックのみアナログ出力信号Ａ１を出力させることが可能である。スタートパルス信号ＳＰ１〜ＳＰ６を任意のタイミングで個々のブロックに入力することができるため、いずれのブロックからも任意のタイミングでアナログ出力信号Ａ１〜Ａ６を取り出すことができる。
【００４８】
特許文献１においては、各ブロック毎に任意のクロックパルス信号を供給する構成が記載されているが、各ブロックに入力されるスタートパルス信号は共通のものを使用している。この構成によれば、１つのクロックパルス信号の周期内においてのみ任意のタイミングでアナログ出力信号を得ることができるに留まる。具体的には、周波数が１ＭＨｚのクロックパルス信号の場合、基準となるクロックパルス信号に対し、その周期である１μｓｅｃの範囲でしか、アナログ出力信号を任意のタイミングで取り出すことができない。
【００４９】
これに対して第１の実施の形態のようにクロックパルスの単位であれば、１μｓｅｃから無限の範囲で任意のタイミングでアナログ出力信号を任意のタイミングで取り出すことが可能である点で発明の構成と効果が相違している。
【００５０】
また、特許文献１においては、各ブロックに入力するクロックパルス信号の位相をずらし、各ブロックから出力される各ブロックから出力されるアナログ出力信号の位相をずらしている。そして、アナログ出力信号の位相のずれに応じて順次スイッチなどによる切り替えを行い、画像読取装置を構成するブロック数よりも少ないチャンネルのアナログデジタル変換装置を使用することが示されている。この様な構成をとる目的は、各ブロックから出力されるアナログ出力信号Ａ１〜Ａ６を１チャンネル又は３チャンネルの入力端子しか持たない比較的安価なアナログデジタル変換装置を使用するためであり、本発明の消費電流を抑えるという目的とは相違する。
【００５１】
センサＩＣチップは、クロックパルス信号に応じてアナログ出力信号を出力するため、ブロック間でクロックパルス信号の位相がずれると、クロックパルス信号に応じて出力されるアナログ出力信号も同様にずれることになる。一般にはアナログ出力信号をデジタル変換する際に取込むタイミングはクロックパルス信号を基準に定めているため、特許文献１の構成において、ブロック間でクロックパルス信号の位相がずれると、デジタル変換の際にアナログ出力信号を取込むタイミングにもずれが生じる。このアナログ出力信号はアンプなどで増幅処理されて出力されるため、アンプの応答特性やノイズなどの影響を受け、デジタル変換の際に取込まれる情報にずれが生じる。このずれが、各ブロック間の画質に差異となって表れる。
【００５２】
これに対して第１の実施の形態では、センサＩＣチップ１２２ａ〜１２２ｌの消費電流ＩＤ１が増加するタイミングをずらすことで消費電流ＩＴＤの増加を抑制することにある。そして、スタートパルス信号ＳＰ１〜ＳＰ６を入力するタイミングは、一般にクロックパルス信号ＣＬＫの立ち上がりまたは立ち下がりに係るように入力すれば足りる。また、各ブロックに入力されるクロックパルス信号ＣＬＫは共通であるため、各ブロックから出力されるアナログ出力信号Ａ１〜Ａ６の位相にずれは生じない。デジタル変換の際にアナログ出力信号を取込むタイミングもずれず、各ブロック間の画質は安定する。
【００５３】
図２はセンサＩＣチップ１２２ａの等価回路である。センサＩＣチップ１２２ａは８６４個からなる光電変換素子Ｄ１〜Ｄ８６４とアンプＡＭＰ及び、アナログ記録回路Ｅから構成される。そして電源電圧ＶＤＤ、スタートパルス信号ＳＰ、クロックパルス信号ＣＬＫ、基準電圧Ｖｒｅｆ、電源グランドＧＮＤが供給される。
【００５４】
センサＩＣチップ１２２ａは光電変換素子Ｄ１〜Ｄ８６４で図示しない原稿からの反射光を受光し、電気信号に変換する。この電気信号はアナログ記録回路Ｅに一度記録され、光電変換素子Ｄ１，Ｄ２からＤ８６３，Ｄ８６４の順にアンプＡＭＰで増幅してアナログ出力信号Ａ１をシリアルに出力する。
【００５５】
図２示のセンサＩＣチップ１２２ａは、ＣＭＯＳセンサＩＣチップからなり、光電変換素子Ｄ１〜Ｄ８６４はフォトダイオードである。他にフォトトランジスターなどの光電変換素子を有するセンサＩＣチップやＣＣＤタイプのセンサＩＣチップなどを使用することもできる。電源電圧ＶＤＤは、３．３Ｖから５Ｖで使用されるのが一般的であり、基準電圧Ｖｒｅｆは０．５Ｖから１．５Ｖ程度が印加されるが、本発明はこれに限定されるものではない。
【００５６】
図３はセンサＩＣチップ１２２ａの外形図である。光電変換素子Ｄ１〜Ｄ８６４が列状に並んでいる。１番目の光電変換素子を光電変換素子Ｄ１とすると、２番目が光電変換素子Ｄ２となり、８６３番目が光電変換素子Ｄ８６３、最終の８６４番目が光電変換素子Ｄ８６４になる。また、センサＩＣチップ１２２ａには、スタートパルス信号ＳＰを入力する端子ＴＳＰや駆動電圧ＶＤＤを入力する端子ＴＶＤＤやクロックパルス信号ＣＬＫを入力する端子ＴＣＬＫやアナログ出力信号Ａ１を出力する端子ＴＡ、電源グランドに接続する端子ＴＧＮＤ、基準電圧Ｖｒｅｆを入力する端子ＴＶｒｅｆなどにより構成さる。このセンサＩＣチップの解像度が１２００ｄｐｉであれば、各光電変換素子の配列ピッチＰｉは一般に２１.１７μｍ前後のピッチで配列される。
【００５７】
図４はセンサＩＣチップ１２２ａを駆動するためのタイミングチャートである。
【００５８】
図４（ａ）はスタートパルス信号ＳＰを示す。
【００５９】
図４（ｂ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されているアラビア数字は、スタートパルス信号ＳＰが入力されたクロックパルス信号ＣＬＫを１番目として順に与えられた数字である。クロックパルス信号ＣＬＫに併記されている符号Ｍ１は、センサＩＣチップ１２２ａの消費電流の増加する期間を示す。
【００６０】
図４（ｃ）はアナログ出力信号Ａを示す。アナログ出力信号Ａに併記されているアラビア数字は、センサＩＣチップ１２２ａの光電変換素子の番号を示す。
【００６１】
図４（ｄ）はセンサＩＣチップ１２２ａの消費電流ＩＤを示す。消費電流ＩＤに併記されている符号ＩＤ１は、センサＩＣチップ１２２ａの期間Ｍ１における消費電流ＩＤの増加量を示す。消費電流ＩＤに併記されている符号ＩＤ３は、センサＩＣチップ１２２ａの通常稼働時の消費電流ＩＤを示す。
【００６２】
センサＩＣチップ１２２ａは、スタートパルス信号ＳＰが入力されると８２クロックパルス後の８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子Ｄ１の情報を出力する。順次クロックパルス信号ＣＬＫに同期してシリアルに光電変化素子Ｄ２〜Ｄ８６４までの情報を出力する。最終は、９４６番目のクロックパルス信号ＣＬＫで８６４番目の光電変換素子Ｄ８６４の情報が出力される。次のスタートパルス信号ＳＰが入力されると再びセンサＩＣチップ１２２ａの稼働準備が行われるため、１番目から８２番目のクロックパルス信号ＣＬＫの区間Ｍ１で消費電流ＩＤ１が増加する。そして８３番目のクロックパルス信号ＣＬＫからは通常稼働状態にはいるため、消費電流ＩＤは通常稼働状態ＩＤ３になる。
【００６３】
この消費電流ＩＤ１の増加は、スタートパルス信号ＳＰが入力されると光電変換素子Ｄ１〜Ｄ８６４で蓄積した情報をアナログ記録回路Ｅに転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われる。この間において一般に消費電流ＩＤが増加する傾向がみられる。
【００６４】
図５は図１に示した第１の実施の形態を説明するためのタイミングチャートの一例であり、１周期分のチャートである。
【００６５】
図５（ａ）はスタートパルス信号ＳＰ１を示す。
【００６６】
図５（ｂ）はスタートパルス信号ＳＰ２を示す。
【００６７】
図５（ｃ）はスタートパルス信号ＳＰ３を示す。
【００６８】
図５（ｄ）はスタートパルス信号ＳＰ６を示す。なお、図５では割愛しているが、スタートパルス信号ＳＰ４及びＳＰ５も存在する。
【００６９】
図５（ｅ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号を基準に１から順に与えられた数字である。また、クロックパルス信号に併記された符号Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ１２２ａの消費電流が増加する期間を示す。同様にクロックパルス信号に併記された符号Ｍ２は、１番目のブロックの２番目のセンサＩＣチップ１２２ｂの消費電流が増加する期間を示す。
【００７０】
図５（ｆ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。センサＩＣチップ１２２ａの最初の光電変換素子の番号を１番目とすると最終の光電変換素子の番号は８６４番目となり、続いてセンサＩＣチップ１２２ｂの最初の番号が８６５番目となり最終の光電変換素子の番号は１７２８番目となる。
【００７１】
図５（ｇ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。２番目のブロックの最初の光電変換素子の番号は１７２９番目となり最終の光電変換素子の番号は３４５６番目となる。
【００７２】
図５（ｈ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。３番目のブロックの先頭の光電変換素子の番号を３４５７番目とすると最終の光電変換素子の番号は５１８４番目となる。
【００７３】
図５（ｉ）はアナログ出力信号Ａ６を示す。アナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。６番目の光電変換素子の先頭の光電変換素子の番号を８６４１番目とすると最終の光電変換素子の番号は１０３６８番目となる。なお、図５では割愛されているが、アナログ出力信号Ａ４及びＡ５も存在する。
【００７４】
図５（ｊ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ１２２ａ〜１２２ｌの１つ当たりの消費電流ＩＤの増加量を示す。符号ＩＤ２は画像読取装置１００の通常稼働状態での消費電流ＩＴＤを示す。
【００７５】
図５のタイミングチャートでは、１番目のブロック（第１のブロック）にスタートパルス信号ＳＰ１（第１のスタートパルス信号）が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号で１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力される。
【００７６】
２番目のブロック（第２のブロック）に入力されるスタートパルス信号ＳＰ２（第２のスタートパルス信号）はスタートパルス信号ＳＰ１から８２クロックパルス数遅れて８３番目のクロックパルス信号ＣＬＫのときに入力され、１６５番目のクロックパルス信号ＣＬＫで２番目のブロックの１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力される。なお、２番目と３番目のブロックにおいては、前者が第１のブロック、後者が第２のブロックにそれぞれ対応する。同様にスタートパルス信号ＳＰ２，ＳＰ３においても、前者が第１のスタートパルス信号、後者が第２のスタートパルス信号にそれぞれ対応する。以下同様に３番目と４番目のブロック、４番目と５番目のブロック、５番目と６番目のブロック及びスタートパルス信号ＳＰ２〜ＳＰ６についても同じことが言える。
【００７７】
３番目のブロックに入力されるスタートパルス信号ＳＰ３はスタートパルス信号ＳＰ２が入力されてから更に８２クロックパルス数後の１６５番目のクロックパルス信号ＣＬＫのときに入力され、２４７番目のクロックパルス信号ＣＬＫで３番目のブロックの３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【００７８】
以下同様に４番目から６番目までのブロックにスタートパルス信号ＳＰ４〜ＳＰ６が各８２クロックパルス数ずつ遅れて入力され、これに対応したアナログ出力信号Ａ４〜Ａ６が各８２クロックパルス数遅れて出力される。最後の６番目のブロックに入力されるスタートパルス信号ＳＰ６は４１１番目のクロックパルス信号ＣＬＫのときに入力され、４９３番目のクロックパルス信号ＣＬＫで６番目のブロックの８６４１番目の光電変換素子の情報がアナログ出力信号Ａ６として出力される。そして、１番目のブロックにおいては、９４５番目のクロックパルス信号ＣＬＫからセンサＩＣチップ１２２ｂの情報が８６５番目の光電変換素子の情報として順次出力される。
【００７９】
１番目のブロックは１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ｂの最終の情報を１７２８番目の光電変換素子の情報として出力する。同様に２番目のブロックは１８９２番目のクロックパルス信号ＣＬＫで３４５６番目の光電変換素子の情報を出力する。３番目のブロックは１９７４番目のクロックパルス信号ＣＬＫで５１８４番目の光電変換素子の情報を出力する。以下同様に４番目から５番目の最終の光電変換素子の情報が出力され、２２２０番目のクロックパルス信号ＣＬＫで６番目のブロックの最終の１０３６８番目の光電変換素子の情報が出力される。
【００８０】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ１２２ａの消費電流ＩＤ１が増加する。そして１番目のブロックのセンサＩＣチップ１２２ａの消費電流が低下した８３番目のクロックパルス信号ＣＬＫのタイミングで２番目のブロックにスタートパルス信号ＳＰ２が入力されるため、センサＩＣチップ１２２ａの消費電流ＩＤ１の低下と入替わって２番目のブロックのセンサＩＣチップ１２２ｃの消費電流ＩＤ１が増加することにより相殺される。このため画像読取装置１００の消費電流ＩＴＤは増減せずほぼ一定の値を維持する。同様に１６５番目のクロックパルス信号ＣＬＫで２番目のブロックのセンサＩＣチップ１２２ｃの消費電流ＩＤ１が低下するのと入替わりに３番目のブロックのセンサＩＣチップ１２２ｅの消費電流ＩＤ１が上昇する。以下同様に４番目から６番目のブロックについても消費電流ＩＤ１の低下と上昇が入替わることで消費電流ＩＴＤは増減せずほぼ一定の値を維持する。
【００８１】
更に１番目のブロックのセンサＩＣチップ１２２ｂの出力が始まる９４７番目のクロックパルス信号ＣＬＫの前８２クロックパルス数である８６５番目のクロックパルス信号ＣＬＫから上昇が始まる。センサＩＣチップ１２２ａからセンサＩＣチップ１２２ｂにセンサＩＣチップ１２２ａの出力が終わり、センサＩＣチップ１２２ｂの稼働準備が始める旨の信号が配線１２６ａから送られる。センサＩＣチップ１２２ｂの稼働準備が行われる８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。そして、センサＩＣチップ１２２ｂの消費電流ＩＤ１が低下する９４７番目のクロックパルス信号ＣＬＫで３番目のブロックのセンサＩＣチップ１２２ｄの消費電流ＩＤ１が上昇するため、消費電流は増減せずほぼ一定の値を維持する。以下同様に１３５７番目のクロックパルス信号ＣＬＫで６番目のブロックのセンサＩＣチップ１２２ｌの消費電流ＩＤ１が低下し、１３５７番目のクロックパルス信号ＣＬＫから消費電流ＩＴＤは通常稼働状態ＩＤ２に戻る。
【００８２】
この結果、従来の画像読取装置Ｂ００の消費電流ＩＴＤの増加量はＩＤ１×６であったが、第１の実施の形態に係る画像読取装置１００の消費電流の増加量はＩＤＤ×１となり、従来に比べ消費電流ＩＴＤの増加量が１／６に抑えられる。
【００８３】
なおセンサＩＣチップ１２２ａ〜１２２ｌの消費電流の増加する期間Ｍ１以上ずらしてスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに入力すれば、消費電流の増加を従来の１／６程度にまで抑制が可能となる。
【００８４】
センサＩＣチップ１２２ａ及び１２２ｂの消費電流ＩＤ１が増加する期間Ｍ１及びＭ２はスタートパルス信号ＳＰ１を入力してからアナログ出力信号Ａ１が出力されるまでの期間と一致しているが、これは必ず一致するとは限らない。
【００８５】
前述にもあるが、消費電流ＩＤ１の増加は、具体的にはスタートパルス信号ＳＰ１が入力されると光電変換素子で蓄積した情報をアナログ記録回路Ｅに転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われるため、この間において消費電流ＩＤ１が増加する。しかし、この消費電流ＩＤ１の増加する期間はスタートパルス信号ＳＰ１〜ＳＰ６が入力されてからアナログ出力信号Ａ１〜Ａ６が出力される期間よりも短い場合もある。例えば、スタートパルス信号ＳＰ１〜ＳＰ６が入力されてからアナログ出力信号Ａ１〜Ａ６が出力されるまでの時間よりも前記稼働準備期間が短い場合もある。仮に消費電流ＩＤ１が増加する期間Ｍ１が６４クロックパルス数の場合、スタートパルス信号ＳＰ１を入力した後、次のスタートパルス信号ＳＰ２を入力するタイミングは６４クロックパルス数後である６５番目のクロックパルス信号ＣＬＫに入力することになる。
【００８６】
前述した消費電流ＩＴＤの増加は、一般にセンサＩＣチップの稼働準備期間において消費電流ＩＤ１が増加する傾向がみられるが、他のタイミングで消費電流ＩＴＤが増加する場合にも同様に適用可能である。前記準備期間は一般に１〜１００クロックパルス数の範囲に設定されているが、これよりも多くのクロックパルス数を要するセンサＩＣチップにおいても適用が可能である。また、第１の実施の形態においては、センサＩＣチップ１２２ａ〜１２２ｌ当たりの光電変換素子が８６４個を有し、１ブロック当たり１７２８個有する構成となっているが、これは一例であり、センサＩＣのチップ当たりの光電変換素子数は、光電変換素子の密度や製品の大きさや用途などによって任意または必然的に選択されるものである。
【００８７】
（第２の実施の形態）
図６は、図１の画像読取装置１００を駆動するための図５とは別のタイミングチャートの一例である。
【００８８】
図６（ａ）は、スタートパルス信号ＳＰ１を示す。
【００８９】
図６（ｂ）は、スタートパルス信号ＳＰ２を示す。スタートパルス信号ＳＰ２は、スタートパルス信号ＳＰ１から１０クロックパルス数遅れて入力される。
【００９０】
図６（ｃ）は、スタートパルス信号ＳＰ３を示す。スタートパルス信号ＳＰ３は、スタートパルス信号ＳＰ２から１０クロックパルス数遅れて入力される。
【００９１】
図６（ｄ）は、スタートパルス信号ＳＰ４を示す。スタートパルス信号ＳＰ４は、スタートパルス信号ＳＰ３から１０クロックパルス数遅れて入力される。
【００９２】
図６（ｅ）は、スタートパルス信号ＳＰ５を示す。スタートパルス信号ＳＰ５は、スタートパルス信号ＳＰ４から１０クロックパルス数遅れて入力される。
【００９３】
図６（ｆ）は、スタートパルス信号ＳＰ６を示す。スタートパルス信号ＳＰ６は、スタートパルス信号ＳＰ５から１０クロックパルス数遅れて入力される。
【００９４】
図６（ｇ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号ＣＬＫを基準に１から順に与えられた数字である。また、クロックパルス信号ＣＬＫに併記された符号Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ１２２ａの消費電流が増加する期間を示す。
【００９５】
図６（ｈ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。１番目のブロックの先頭の光電変換素子の番号は１番目となり、最終の光電変換素子の番号は１７２８番目となる。
【００９６】
図６（ｉ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。２番目のブロックの先頭の光電変換素子の番号は１７２９番目となり、図示しないが最終の光電変換素子の番号は３４５６番目となる。
【００９７】
図６（ｊ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。３番目のブロックの先頭の光電変換素子の番号は３４５７番目となり、図示しないが最終の光電変換素子の番号は５１８４番目となる。
【００９８】
図６（ｋ）はアナログ出力信号Ａ４を示す。アナログ出力信号Ａ４に併記されたアラビア数字は、４番目のブロックの光電変換素子の番号を示す。図示しないが４番目のブロックの先頭の光電変換素子の番号は５１８５番目となり、最終の光電変換素子の番号は６９１２番目となる。
【００９９】
図６（ｌ）はアナログ出力信号Ａ５を示す。アナログ出力信号Ａ５に併記されたアラビア数字は、５番目のブロックの光電変換素子の番号を示す。５番目のブロックの先頭の光電変換素子の番号は６９１３番目となり、図示しないが最終の光電変換素子の番号は８６４０番目となる。
【０１００】
図６（ｍ）はアナログ出力信号Ａ６を示す。図示しないがアナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。６番目のブロックの先頭の光電変換素子の番号は８６４１番目となり、図示しないが最終の光電変換素子の番号は１０３６８番目となる。
【０１０１】
図６（ｎ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ１２２ａ〜１２２ｌの１つ当たりの消費電流ＩＤＴの増加量を示す。符号ＩＤ２は画像読取装置１００の通常稼働状態での消費電流ＩＤＴを示す。
【０１０２】
図６のタイミングチャートでは、１番目のブロック（第１のブロック）にスタートパルス信号ＳＰ１（第１のスタートパルス信号）が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力され、図示しないが続いて８４番目のクロックパルス信号ＣＬＫで２番目の光電変換素子の情報が出力される。
【０１０３】
２番目のブロック（第２のブロック）に入力されるスタートパルス信号ＳＰ２（第２のスタートパルス信号）はスタートパルス信号ＳＰ１から１０クロックパルス数遅れて１１番目のクロックパルス信号ＣＬＫのときに入力され、９３番目のクロックパルス信号ＣＬＫで２番目のブロックの１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力される。
【０１０４】
同様に３番目のブロックに入力されるスタートパルス信号ＳＰ３はスタートパルス信号ＳＰ２が入力されてから更に１０クロックパルス数後の２１番目のクロックパルス信号ＣＬＫのときに入力され、１０３番目のクロックパルス信号ＣＬＫで３番目のブロックの３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【０１０５】
同様に４番目のブロックに入力されるスタートパルス信号ＳＰ４はスタートパルス信号ＳＰ３が入力されてから更に１０クロックパルス数後の３１番目のクロックパルス信号ＣＬＫのときに入力され、１１３番目のクロックパルス信号ＣＬＫで３番目のブロックの５１８５番目の光電変換素子の情報がアナログ出力信号Ａ４として出力される。
【０１０６】
同様に５番目のブロックに入力されるスタートパルス信号ＳＰ５はスタートパルス信号ＳＰ４が入力されてから更に１０クロックパルス数後の４１番目のクロックパルス信号ＣＬＫのときに入力され、１２３番目のクロックパルス信号ＣＬＫで５番目のブロックの６９１３番目の光電変換素子の情報がアナログ出力信号Ａ５として出力される。
【０１０７】
同様に６番目のブロックに入力されるスタートパルス信号ＳＰ６はスタートパルス信号ＳＰ５が入力されてから更に１０クロックパルス数後の５１番目のクロックパルス信号ＣＬＫのときに入力され、１３３番目のクロックパルス信号ＣＬＫで６番目のブロックの８６４１番目の光電変換素子の情報がアナログ出力信号Ａ６として出力される。
【０１０８】
１番目のブロックは１８１０番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ｂの最終の情報が１７２８番目の光電変換素子の情報として出力される。図示しないが、以下同様に２番目のブロックは１８２０番目のクロックパルス信号ＣＬＫで３４５６番目の光電変換素子の情報を出力し、３番目のブロックは１８３０番目のクロックパルス信号ＣＬＫで５１８４番目の光電変換素子の情報を出力する。同様に４番目から５番目の最終の光電変換素子の情報が出力され、１８６０番目のクロックパルス信号ＣＬＫで６番目のブロックの最終の１０３６８番目の光電変換素子の情報が出力される。
【０１０９】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ１２２ａの消費電流ＩＤ１が増加する。そしてスタートパルス信号ＳＰ２がスタートパルス信号ＳＰ１から１０クロックパルス数遅れて２番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｃの消費電流ＩＤ１が増加する。同様以下にスタートパルス信号ＳＰ３がスタートパルス信号ＳＰ２から１０クロックパルス数遅れて３番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｅの消費電流ＩＤ１が増加する。また更にスタートパルス信号ＳＰ４がスタートパルス信号ＳＰ３から１０クロックパルス数遅れて４番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｇの消費電流ＩＤ１が増加する。そしてスタートパルス信号ＳＰ５がスタートパルス信号ＳＰ４から１０クロックパルス数遅れて５番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｉの消費電流ＩＤ１が増加する。そして更にスタートパルス信号ＳＰ６がスタートパルス信号ＳＰ５から１０クロックパルス数遅れて６番目のブロックに入力されるため、更にセンサＩＣチップ１２２ｋの消費電流ＩＤ１が増加する。
【０１１０】
消費電流ＩＴＤは５１番目のクロックパルス信号ＣＬＫまで階段状に上昇するが、その後、８３番目のクロックパルス信号ＣＬＫから１番目のブロックの消費電流ＩＤ１の低下が始まる。以下同様に１０クロックパルス数遅れて２番目のブロックの消費電流ＩＤ１の低下が９３番目のクロックパルス信号ＣＬＫで始まり、３番目のブロックの消費電流ＩＤ１の低下が１０３番目のクロックパルス信号ＣＬＫで始まり、４番目のブロックの消費電流の低下が１１３番目のクロックパルス信号ＣＬＫで始まり、５番目のブロックの消費電流の低下が１２３番目のクロックパルス信号ＣＬＫで始まり及び６番目のブロックの消費電流の低下が１３３番目のクロックパルス信号ＣＬＫで始まるため、それぞれ消費電流ＩＤ１ずつ階段状に低下する。この結果、１３３番目のクロックパルス信号ＣＬＫから通常稼働状態の消費電流ＩＤ２になる。
【０１１１】
１番目のブロックのセンサＩＣチップ１２２ｂの出力が始まる前８２クロックパルスである８６５番目のクロックパルス信号ＣＬＫでセンサＩＣチップ１２２ａからセンサＩＣチップ１２２ｂにセンサＩＣチップ１２２ａの出力が終わり、センサＩＣチップ１２２ｂの稼働準備が始める旨の信号が配線１２６ａから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。
【０１１２】
そして２番目のブロックは１番目のブロックから１０クロックパルス数遅れた８７５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。更に３番目のブロックは２番目のブロックから１０クロックパルス数遅れた８８５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。更に続いて４番目のブロックは３番目のブロックから１０クロックパルス数遅れた８９５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こる。以下同様に５番目のブロックは４番目のブロックから１０クロックパルス数遅れた９０５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため同様に消費電流ＩＤ１の増加が起こり、６番目のブロックは５番目のブロックから１０クロックパルス数遅れた９１５番目のクロックパルス信号ＣＬＫから稼働準備が始まるため消費電流ＩＤ１の増加が起こるため、消費電流ＩＴＤは階段状に上昇する。
【０１１３】
その後、９４７番目のクロックパルス信号ＣＬＫから１番目のブロックの消費電流ＩＤ１の低下が始まる。以下同様に１０クロックパルス数遅れて２番目のブロックの消費電流ＩＤ１の低下が９５７番目のクロックパルス信号ＣＬＫで始まり、３番目のブロックの消費電流ＩＤ１の低下が９６７番目のクロックパルス信号ＣＬＫで始まり、４番目のブロックの消費電流の低下が９７７番目のクロックパルス信号ＣＬＫで始まり、５番目のブロックの消費電流の低下が９８７番目のクロックパルス信号ＣＬＫで始まり及び６番目のブロックの消費電流の低下が９９７番目のクロックパルス信号ＣＬＫで始まるため、それぞれ消費電流ＩＤ１ずつ階段状に低下し、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２に戻る。
【０１１４】
このような構成によれば、画像読取装置全体１００での消費電流ＩＴＤが急激に立ち上がらず、なだらかに消費電流ＩＴＤが増減するため、急激な電位や電流の変化により発生するノイズが抑制され読取画質の向上へもつながる。また、例えば消費電流ＩＴＤの増加する８２クロックパルス数の半分である４１番目のクロックパルス信号ＣＬＫの周期で以下の様にスタートパルス信号ＳＰを入力してもよい。
【０１１５】
具体的には、最初のスタートパルス信号ＳＰ１が入力されたクロックパルス信号ＣＬＫを１番目とすると、４２番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ２が入力され、８３番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ３が入力され、１２４番目のクロックパルス信号ＣＬＫで更に次のスタートパルス信号ＳＰ４が入力され、１６５番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ５が入力され、２０６番目のクロックパルス信号ＣＬＫで次のスタートパルス信号ＳＰ６が入力される場合が考えられる。
【０１１６】
この場合、３番目のブロックにスタートパルス信号ＳＰ３が入力される８３番目のクロックパルス信号ＣＬＫで１番目のブロックの消費電流ＩＤ１の低下が始まるため、３番目のブロックの消費電流ＩＤ１の増加分と相殺し、消費電流ＩＴＤは変動しない。以下同様に４番目のブロックにスタートパルス信号ＳＰ４が入力される１２４番目のクロックパルス信号ＣＬＫでは２番目のブロックの消費電流ＩＤ１の低下が始まるため、４番目のブロックの消費電流ＩＤ１の増加分と相殺する。５番目のブロックにスタートパルス信号ＳＰ５が入力される１６５番目のクロックパルス信号ＣＬＫでは３番目のブロックの消費電流ＩＤ１の低下が始まるため、５番目のブロックの消費電流ＩＤ１の増加分と相殺する。６番目のブロックにスタートパルス信号ＳＰ６が入力される１６５番目のクロックパルス信号ＣＬＫでは４番目のブロックの消費電流ＩＤ１の低下が始まるため、６番目のブロックの消費電流ＩＤ１の増加分と相殺することになる。
【０１１７】
このため消費電流ＩＴＤの増加量はＩＤ１×２になり、消費電流ＩＴＤは図１２に示す従来例のＩＤ１×６よりも消費電流ＩＴＤの増加量を１／３に抑えつつ、かつなだらかな消費電流の増減が可能となる。
【０１１８】
図７は第１の実施の形態に係る画像読取装置１００の光源１２４が不点灯時におけるアナログ出力信号Ａ１〜Ａ６である。縦軸はアナログ出力信号Ａ１〜Ａ６の電圧値を示し、横軸は光電変換素子の番号を示す。横軸はセンサＩＣチップ１２２ａ〜１２２ｌ単位で区切られている。つまり横軸の目盛りの１から８６４はセンサＩＣチップ１２２ａの光電変換素子数に対応しており、８６５から１７２８はセンサＩＣチップ１２２ｂの光電変換素子の番号に対応する。同様に横軸の目盛りの１７２９から２５９２はセンサＩＣチップ９２２ｃ、２５９３から３４５６はセンサＩＣチップ１２２ｄ、３４５７から４３２０はセンサＩＣチップ１２２ｅ、以下同様に続き、９５０５から１０３６８はセンサＩＣチップ１２２ｌの光電変換素子の番号に対応する。
【０１１９】
従来の実施例である図１３と対比すると例えば、１番目のブロックの１番目のセンサＩＣチップ１２２ａの７８３番目〜８６４番目の光電変換素子に対応するアナログ出力信号Ａ１〜Ａ６の変動がなく安定している。従来の実施例であれば、この光源点灯時のアナログ出力信号と光源不点灯時におけるアナログ出力信号の差が画像情報としてデジタル変換されることになる。この場合における画像への影響は１〜５％程度となることが推測されるが、これは前記アナログ出力信号の差の値によってこの比率は変動する。この前記差が仮に１．０Ｖである場合には、図１３にみられる出力変動が０．０２Ｖ程度であるため、２％程度の影響を受ける。また、アナログ出力信号Ａ１〜Ａ６の情報処理方法として、光源が不点灯時におけるアナログ出力は安定した均一なものと扱い平均値または代表値で処理を行う場合、画質に対して顕著に表れることになる。
【０１２０】
（第３の実施の形態）
図８は第１の実施の形態とは別の第３の実施の形態を示す。第３の実施の形態の画像読取装置８００は、制御回路８１０と画像読取モジュール８２０から構成される。詳しくは下記にて述べるが、制御回路８１０には、１つのスタートパルス信号ＳＰを出力する信号制御装置８１６を搭載し、画像読取モジュール８２０はスタートパルス信号ＳＰを分割してスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに供給する信号制御装置８２８を有する点で、制御回路部１１０にスタートパルス信号ＳＰ１〜ＳＰ６を出力する信号制御装置１１６を有する第１の実施の形態に係る画像読取装置１００とは構成が異なる。
【０１２１】
制御回路８１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置８１２と、デジタル変換された信号を記憶するメモリー８１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰを発生する信号制御装置８１６で構成され、本体装置８１８に接続される。
【０１２２】
画像読取モジュール８２０は、センサＩＣチップ８２２ａ〜８２２ｌと信号制御装置８２８と光源８２４及び図示しないフレーム及びレンズなどにより構成される。
【０１２３】
センサＩＣチップ８２２ａ〜８２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ８２２ａ〜８２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ８２２ａと８２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ８２２ｃと８２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ８２２ｋと８２２ｌで構成される。
【０１２４】
この６つの各ブロックに対して信号制御装置８１６からスタートパルス信号ＳＰが信号制御装置８２８に入力される。信号制御装置８２８は各ブロックにそれぞれ個別のスタートパルス信号ＳＰ１〜ＳＰ６を入力できるよう構成されている。
【０１２５】
画像読取装置８００は、光源８２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。画像読取モジュール８２０に対し、制御回路８１０からスタートパルス信号ＳＰ及びクロックパルス信号ＣＬＫが入力されると、画像読取モジュール８２０に搭載された信号制御装置８２８が各ブロックに任意のスタートパルス信号ＳＰ１〜ＳＰ６を各ブロックに入力する。各ブロックからはセンサＩＣチップ８２２ａ〜８２２ｌ内部で信号処理された光電変換素子の情報がアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置８１２に入力される。
【０１２６】
前述したとおり、センサＩＣチップ８２２ａ〜８２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップ８２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報を順にアナログ出力信号Ａ１として出力する。
【０１２７】
１番目のセンサＩＣチップ８２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ８２２ａの出力が終わる旨の信号がセンサＩＣチップ８２２ａと８２２ｂを接続する配線８２６ａを通じてセンサＩＣチップ８２２ｂに送信される。続いてセンサＩＣチップ８２２ｂの先頭の光電変換素子である８６５番目から順に最終の１７２８番目の光電変換素子の情報が出力される。配線８２６ｂ〜８２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ８２２ｋと８２２ｌを接続する配線８２６ｆはセンサＩＣチップ８２２ｋの出力が終わる旨の信号をセンサＩＣチップ８２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【０１２８】
第３の実施の形態では、信号制御装置８１６から入力されたスタートパルス信号ＳＰを信号制御装置８２８が任意若しくは一定のタイミングでスタートパルス信号ＳＰ１〜ＳＰ６を発信する機能を有し、各ブロックにスタートパルス信号ＳＰ１〜ＳＰ６を供給できるよう接続されている。スタートパルス信号ＳＰ１〜ＳＰ６を任意のタイミングで個々のブロックに入力することができるため、いずれのブロックからもスタートパルス信号ＳＰをトリガーにして任意のタイミングでアナログ出力信号Ａ１〜Ａ６を取り出すことができる。
【０１２９】
信号制御装置８１６から、スタートパルス信号ＳＰが入力されると、信号制御装置８２８がスタートパルス信号ＳＰを６分割し各ブロックに入力する。前記６分割されたスタートパルス信号ＳＰ１〜ＳＰ６は、クロックパルス信号ＣＬＫのタイミングに同期して、任意または固定のタイミングで各ブロックに入力される。具体的には、図５又は図６に記載のタイミングチャートなどの制御がなされる。
【０１３０】
第３の実施の形態によれば従来の画像読取装置Ｂ００を使用する本体装置Ｂ１８や制御回路Ｂ１０のハードウエア部分の変更を極力抑え、本発明に係る第１の実施の形態と同様の効果を奏する。この構成によれば従来の画像読取装置Ｂ００の画像読取モジュールＢ２０を除けば本体装置Ｂ１８や制御回路Ｂ１０から供給される信号数は変わらず、ソフトウエアによる処理で対応可能となる。
【０１３１】
（第４の実施の形態）
図９は第４の実施の形態を示す。画像読取装置９００は、制御回路９１０と画像読取モジュール９２０から構成される。詳しくは下記にて述べるが、制御回路９１０には、１のスタートパルス信号ＳＰ１，ＳＰ２を出力する信号制御装置９１６を搭載し、スタートパルス信号ＳＰ１は１番目から３番目のブロックに入力され、スタートパルス信号ＳＰ２は４番目から６番目のブロックに入力される点で、スタートパルス信号ＳＰ１〜ＳＰ６が１番目から６番目のブロックに対し個々に入力できる第１の実施の形態に係る画像読取装置１００とは構成が異なる。
【０１３２】
制御回路９１０は、アナログ出力信号Ａ１〜Ａ６をデジタル変換処理するアナログデジタル変換装置９１２と、デジタル変換された情報を記憶するメモリー９１４と、クロックパルス信号ＣＬＫ及びスタートパルス信号ＳＰ１，ＳＰ２を発生する信号制御装置９１６で構成され、本体装置９１８に接続される。
【０１３３】
画像読取モジュール９２０は、センサＩＣチップ９２２ａ〜９２２ｌと信号制御装置９２８と光源９２４及び図示しないフレーム及びレンズなどにより構成される。
【０１３４】
センサＩＣチップ９２２ａ〜９２２ｌは、隣接する２つのセンサＩＣチップ同士で１つのブロックを構成し、１２個のセンサＩＣチップ９２２ａ〜９２２ｌは６つのブロックを構成する。例えば、センサＩＣチップ９２２ａと９２２ｂとで１番目のブロックを構成する。同様にセンサＩＣチップ９２２ｃと９２２ｄで２番目のブロックを構成し、最終の６番目のブロックはセンサＩＣチップ９２２ｋと９２２ｌで構成される。
【０１３５】
この６つのブロックに対して信号制御装置９１６からスタートパルス信号ＳＰ１が１番目から３番目のブロックに入力され、スタートパルス信号ＳＰ２は４番目から６番目のブロックにそれぞれ共通のスタートパルス信号ＳＰ１，ＳＰ２として入力できるよう構成されている。
【０１３６】
画像読取装置９００は、光源９２４が図示しない原稿に対して光を照射し、その反射光を各光電変換素子が電気信号に変換する。画像読取モジュール９２０に対し、制御回路９１０からスタートパルス信号ＳＰ１，ＳＰ２及びクロックパルス信号ＣＬＫが入力されると、各ブロックからはセンサＩＣチップ９２２ａ〜９２２ｌで信号処理された光電変換素子の情報がアナログ出力信号Ａ１〜Ａ６としてアナログデジタル変換装置９１２に入力される。
【０１３７】
前述したとおり、センサＩＣチップ９２２ａ〜９２２ｌには光電変換素子が一定の間隔で列状に形成されており、光電変換素子で受光した情報を端から順にアナログ出力信号Ａ１〜Ａ６の形式でシリアルに出力される。例えば、１つのセンサＩＣチップの光電変換素子の数を８６４個とした場合、１番目のブロックから出力されるアナログ出力信号Ａ１はセンサＩＣチップ９２２ａの１番目の光電変換素子の情報を最初に出力し、最終の８６４番目までの光電変換素子の情報を順にアナログ出力信号Ａ１として出力する。
【０１３８】
１番目のセンサＩＣチップ９２２ａの出力が終わる時、又は終わる前に、センサＩＣチップ９２２ａの出力が終わる旨の信号がセンサＩＣチップ９２２ａと９２２ｂを接続する配線９２６ａを通じてセンサＩＣチップ９２２ｂに送信される。続いてセンサＩＣチップ９２２ｂの１番目から８６４番目の光電変換素子の情報が同様に出力される。配線９２６ｂ〜９２６ｆも同様の働きを有する。たとえば最終のブロックのセンサＩＣチップ９２２ｋと９２２ｌを接続する配線９２６ｆはセンサＩＣチップ９２２ｋの出力が終わる旨の信号をセンサＩＣチップ９２２ｌに送信する。これにより他のブロックについても同様にアナログ出力信号Ａ２〜Ａ６が出力される。
【０１３９】
第４の実施の形態では、信号制御装置９１６から任意若しくは一定のタイミングでスタートパルス信号ＳＰ１，ＳＰ２を発信する機能を有し、１番目から３番目のブロックと４番目〜６番目のブロックにスタートパルス信号ＳＰ１，ＳＰ２を個別に供給できるよう接続されている。このためスタートパルス信号ＳＰ１のみを入力すると１番目から３番目のブロックのアナログ出力信号Ａ１〜Ａ３を出力させることが可能である。スタートパルス信号ＳＰ１，ＳＰ２を任意のタイミングで１番目から３番目のブロック又は４番目から６番目のブロックに入力することができる。
【０１４０】
このため画像読取装置９００では、クロックパルス信号ＣＬＫの単位であれば、クロックパルス信号ＣＬＫの１周期から無限の範囲で任意のタイミングで１番目から３番目までのブロック又は４番目から６番目までのブロックの単位でアナログ出力信号Ａ１〜Ａ３又はＡ４〜Ａ６を任意にずらすことが可能である。
【０１４１】
図１０は図９に示した第４の実施の形態を説明するためのタイミングチャートの一例であり、１周期分のチャートである。
【０１４２】
図１０（ａ）はスタートパルス信号ＳＰ１を示す。
【０１４３】
図１０（ｂ）はスタートパルス信号ＳＰ２を示す。
【０１４４】
図１０（ｃ）はクロックパルス信号ＣＬＫを示す。クロックパルス信号ＣＬＫに併記されたアラビア数字は、スタートパルス信号ＳＰ１が入力されたクロックパルス信号を基準に１から順に与えられた数字である。また、クロックパルス信号ＣＬＫに併記された期間Ｍ１は、１番目のブロックの１番目のセンサＩＣチップ９２２ａの消費電流ＩＤ１が増加する期間を示す。同様にクロックパルス信号ＣＬＫに併記された期間Ｍ２は、１番目のブロックの２番目のセンサＩＣチップ９２２ｂの消費電流ＩＤ１が増加する期間を示す。
【０１４５】
図１０（ｄ）はアナログ出力信号Ａ１を示す。アナログ出力信号Ａ１に併記されたアラビア数字は、１番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ａの先頭の光電変換素子の番号を１番目とすると最終の番号は８６４番目になり、続いてセンサＩＣチップ９２２ｂの先頭は８６５番目の光電変換素子になり最終は１７２８番目の光電変換素子になる。
【０１４６】
図１０（ｅ）はアナログ出力信号Ａ２を示す。アナログ出力信号Ａ２に併記されたアラビア数字は、２番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｃの先頭は１７２９番目の光電変換素子になり、最終は２５９２番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｄの先頭は２５９３番目の光電変換素子になり、最終は３４５６番目の光電変換素子になる。
【０１４７】
図１０（ｆ）はアナログ出力信号Ａ３を示す。アナログ出力信号Ａ３に併記されたアラビア数字は、３番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｅの先頭は３４５７番目の光電変換素子になり、最終は４３２０番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｆの先頭は４３２１番目の光電変換素子になり、最終は５１８４番目の光電変換素子になる。
【０１４８】
図１０（ｇ）はアナログ出力信号Ａ４を示す。アナログ出力信号Ａ４に併記されたアラビア数字は、４番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｇの先頭は５１８５番目の光電変換素子になり、最終は６０４８番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｈの先頭は６０４９番目の光電変換素子になり、最終は６９１２番目の光電変換素子になる。
【０１４９】
図１０（ｈ）はアナログ出力信号Ａ６を示す。アナログ出力信号Ａ６に併記されたアラビア数字は、６番目のブロックの光電変換素子の番号を示す。センサＩＣチップ９２２ｋの先頭は８６４１番目の光電変換素子になり、最終は９５０４番目の光電変換素子になる。続いてセンサＩＣチップ９２２ｌの先頭は９５０５番目の光電変換素子になり、最終は１０３６８番目の光電変換素子になる。なお、図１０では割愛されているがアナログ出力信号Ａ５も存在する。
【０１５０】
図１０（ｉ）は画像読取装置１００の消費電流ＩＴＤを示す。符号ＩＤ１はセンサＩＣチップ９２２ａ〜９２２ｌの１つ当たりの消費電流の増加量を示す。符号ＩＤ２は画像読取装置９００の通常稼働状態での消費電流を示す。
【０１５１】
図１０のタイミングチャートでは、１番目のブロックにスタートパルス信号ＳＰ１が入力されたときのクロックパルス信号ＣＬＫを１番目のクロックパルス信号ＣＬＫとすると、１番目のブロックからは８３番目のクロックパルス信号ＣＬＫで１番目の光電変換素子の情報がアナログ出力信号Ａ１として出力され、続いて８４番目のクロックパルス信号ＣＬＫで２番目の光電変換素子の情報が出力される。
【０１５２】
同様に２番目と３番目のブロックにも同時にスタートパルス信号ＳＰ１が入力されるため、８３番目のクロックパルス信号ＣＬＫで２番目のブロックからは１７２９番目の光電変換素子の情報がアナログ出力信号Ａ２として出力され、３番目のブロックからは３４５７番目の光電変換素子の情報がアナログ出力信号Ａ３として出力される。
【０１５３】
スタートパルス信号ＳＰ２は、スタートパルス信号ＳＰ２から８２クロックパルス数遅れた８３番目のクロックパルス信号ＣＬＫで入力される。４番目のブロックからは１６５番目のクロックパルス信号で５１８５番目の光電変換素子の情報がアナログ出力信号Ａ４として出力され、続いて１６６番目のクロックパルス信号で５１８６番目の光電変換素子の情報が出力される。
【０１５４】
同様に５番目と６番目のブロックにも同時にスタートパルス信号ＳＰ２が入力される。図示しない５番目のブロックは、１６５番目のクロックパルス信号ＣＬＫで６９１３番目の光電変換素子の情報をアナログ出力信号Ａ５として出力する。６番目のブロックは、１６５番目のクロックパルス信号ＣＬＫで８６４１番目の光電変換素子の情報をアナログ出力信号Ａ６として出力する。
【０１５５】
消費電流ＩＴＤは、１番目のブロックにスタートパルス信号ＳＰ１が入力されるとセンサＩＣチップ９２２ａの消費電流ＩＤ１が増加する。同様に２番目及び３番目のブロックに対してもスタートパルス信号ＳＰ１が入力されるため、２番目のブロックのセンサＩＣチップ９２２ｃ及び３番目のブロックのセンサＩＣチップ９２２ｅの消費電流ＩＤ１がそれぞれ増加する。
【０１５６】
８３番目のクロックパルス信号ＣＬＫでスタートパルス信号ＳＰ２が４番目から６番目のブロックに入力されるため、４番目のブロックのセンサＩＣチップ９２２ｇと５番目のブロックのセンサＩＣチップ９２２ｉ及び６番目のブロックのセンサＩＣチップ９２２ｋが稼働準備状態に入るため、それぞれ消費電流ＩＤ１が増加する。一方で１番目から３番目までのブロックのセンサＩＣチップ９２２ａ，９２２ｃ，９２２ｅの消費電流ＩＤ１が低下するため、消費電流ＩＴＤは増減せずにほぼ一定の値を維持する。
【０１５７】
１６５番目のクロックパルス信号ＣＬＫで、４番目から６番目のブロックのセンサＩＣチップ９２２ｇ，９２２ｉ，９２２ｋの消費電流ＩＤ１がそれぞれ低下するため、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２の状態に戻る。
【０１５８】
８６５番目のクロックパルス信号ＣＬＫは、１番目のブロックのセンサＩＣチップ９２２ｂの出力が始まる９４７番目のクロックパルス信号から前に８２クロックパルス数進んだタイミングである。センサＩＣチップ９２２ａからセンサＩＣチップ９２２ｂにセンサＩＣチップ９２２ａの出力が終わり、センサＩＣチップ９２２ｂの稼働準備が始める旨の信号が配線９２６ａから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの期間で前述と同様の消費電流ＩＤ１の増加が起こる。２番目のブロックも同様にセンサＩＣチップ９２２ｄの出力が始まる９４７番目のクロックパルス信号から前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｃからセンサＩＣチップ９２２ｄにセンサＩＣチップ９２２ｃの出力が終わり、センサＩＣチップ９２２ｄの稼働準備が始める旨の信号が配線９２６ｂから送られる。
【０１５９】
前述と同様に８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。３番目のブロックについても同様にセンサＩＣチップ９２２ｆの出力が始まる９４７番目のクロックパルス信号ＣＬＫから前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｅからセンサＩＣチップ９２２ｆにセンサＩＣチップ９２２ｅの出力が終わり、センサＩＣチップ９２２ｆの稼働準備が始める旨の信号が配線９２６ｃから送られる。これにより、８６５番目から９４６番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様に３つの各ブロック分で消費電流ＩＤ１の増加が起こる。
【０１６０】
９４７番目のクロックパルス信号ＣＬＫでセンサＩＣチップ９２２ｂ，９２２ｄ，９２２ｃの稼働準備期間が終了し、１番目から３番目のブロックのセンサＩＣチップ９２２ｂ，９２２ｄ，９２２ｅの各消費電流ＩＤ１が低下する。そして、これと入替わりに４番目から６番目のブロックのセンサＩＣチップ９２２ｈ，９２２ｊ，９２２ｌの消費電流ＩＤ１が増加する。
【０１６１】
前述と同様に４番目のブロックのセンサＩＣチップ９２２ｈの出力が始まる１０２９番目のクロックパルス信号ＣＬＫから前に８２クロックパルス進んだタイミングでセンサＩＣチップ９２２ｇからセンサＩＣチップ９２２ｈにセンサＩＣチップ９２２ｇの出力が終わり、センサＩＣチップ９２２ｈの稼働準備が始める旨の信号が配線９２６ｄから送られる。これにより、９４７番目から１０２８番目のクロックパルス信号ＣＬＫの期間で前述と同様の消費電流ＩＤ１の増加が起こる。同様に５番目のブロックのセンサＩＣチップ９２２ｊの出力が始まる１０２９番目のクロックパルス信号ＣＬＫから前に８２クロックパルス数進んだタイミングでセンサＩＣチップ９２２ｉからセンサＩＣチップ９２２ｊにセンサＩＣチップ９２２ｉの出力が終わり、センサＩＣチップ９２２ｊの稼働準備が始める旨の信号が配線９２６ｅから送られる。
【０１６２】
このため、９４７番目から１０２８番目のクロックパルス信号ＣＬＫの８２クロックパルス数の期間で前述と同様の消費電流ＩＤ１の増加が起こる。６番目のブロックについても同様にセンサＩＣチップ９２２ｌの出力が始まる前８２クロックパルスの時点でセンサＩＣチップ９２２ｋからセンサＩＣチップ９２２ｌにセンサＩＣチップ９２２ｋの出力が終わり、センサＩＣチップ９２２ｌの稼働準備が始める旨の信号が配線９２６ｆから送られる。これにより、９４７番目から１０２８番目のクロックパルス信号ＣＬＫから前に８２クロックパルス数の進んだタイミングで前述と同様の消費電流ＩＤ１の増加が起こる。
【０１６３】
このため、１番目から３番目までのブロックの各消費電流ＩＤ１の減少と４番目から６番目までのブロックの各消費電流ＩＤ１の増加により相殺されるため、消費電流ＩＴＤは増減せずほぼ一定の値を維持する。
【０１６４】
１０２９番目のクロックパルス信号ＣＬＫでは４番目から６番目の各ブロックの消費電流ＩＴＤが低下し、消費電流ＩＴＤは通常稼働状態の消費電流ＩＤ２に戻る。
【０１６５】
この結果、第４の実施の形態に係る画像読取装置の消費電流ＩＴＤの上昇は、従来の画像読取装置Ｂ００に比して１／２にまで抑えられている。本発明の構成によれば、スタートパルス信号ＳＰが２系統で済み、第１の実施の形態における最初のスタートパルス信号ＳＰ１が入力されてから最後のスタートパルス信号ＳＰ６が入力されるまでの期間に対し、第四の実施の形態における最初のスタートパルス信号ＳＰ１から最後のスタートパルス信号ＳＰ２が入力されるまでの期間は１／５に抑えられ、読取周期が短縮できる利点が生じる。このため、消費電流の増加若しくは変化が画像読取装置の特性が許容できる範囲である場合にはこの様な構成も考えられる。
【０１６６】
第４の実施の形態にあるセンサＩＣチップ９２２ａ及び９２２ｂの消費電流が増加する期間Ｍ１及びＭ２はスタートパルス信号ＳＰ１を入力してからアナログ出力信号Ａ１が出力されるまでの期間と一致しているが、これは必ず一致するとは限らない。
【０１６７】
前述にもあるが、この消費電流ＩＤ１の増加は、具体的にはスタートパルス信号ＳＰ１が入力されると光電変換素子で蓄積した情報をアナログ記録回路に転送する処理やリセット処理など、センサＩＣチップの稼働準備が行われるため、この間において消費電流ＩＴＤが増加するが、この消費電流ＩＴＤが増加する処理はアナログ出力信号が出力される期間よりも短い時間である場合もある。例えば、センサＩＣチップ８２２ａの消費電流ＩＤ１が増加する期間Ｍ１が６４クロックパルス数とすると、スタートパルス信号ＳＰ１を入力した後、次のスタートパルス信号ＳＰ２を入力するタイミングは６４クロックパルス数後である６５番目のクロックパルス信号ＣＬＫに入力することになる。
【０１６８】
なお、本発明は前記の第１から４の実施の形態に限定されるものではない。例えば、図１に示したアナログデジタル変換装置が組み込まれた構成を有している必要はない。アナログデジタル変換装置は、画像の読取装置に外付けした状態で使用することもできる。また、光源についても画像読取装置に必ず組み込まれる必要はなく、外部から照射する場合でも本発明の目的は達成される。更にタイミングチャートは数値や組み合わせを変えた様々な態様が考えられる。
【産業上の利用可能性】
【０１６９】
本発明は消費電流の最大値の抑制や、消費電流の急激な変化も抑制することが可能となり、安定した動作特性を持つ画像読取装置の提供が可能となり、その産業上の利用可能性は極めて高い。
【符号の説明】
【０１７０】
１００，８００，９００，Ｂ００ 画像読取装置
１１０，８１０，９１０，Ｂ１０ 制御装置
１１２，８１２，９１２，Ｂ１２ アナログデジタル変換装置
１１４，８１４，９１４，Ｂ１４ メモリー
１１６，８１６，８２８，９１６，Ｂ１６ 信号制御装置
１２０，８２０，９２０，Ｂ２０ 画像読取モジュール
１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ，１２２ｅ，１２２ｆ，１２２ｇ，１２２ｈ，１２２ｉ，１２２ｊ，１２２ｋ，１２２ｌ センサＩＣチップ
１２４，８２４，９２４，Ｂ２４ 光源
１２６ａ，１２６ｂ，１２６ｃ，１２６ｄ，１２６ｅ，１２６ｆ 配線
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６ アナログ出力信号
ＡＭＰ アンプ
ＣＬＫ クロックパルス信号
Ｄ１，Ｄ２，Ｄ８６３，Ｄ８６４ 光電変換素子
Ｅ アナログ記録回路
ＧＮＤ 電源グランド
Ｐｉ ピッチ
ＳＰ，ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４，ＳＰ５，ＳＰ６ スタートパルス信号
ＶＤＤ 電源電圧
Ｖｒｅｆ 基準電圧
【特許請求の範囲】
【請求項１】
列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、前記第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、第１のスタートパルス信号を前記第１のセンサＩＣチップに入力すると共にこれより遅れて前記第２のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置。
【請求項２】
列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、前記第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、前記第２のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第３のセンサＩＣチップと、第１のスタートパルス信号を前記第１と第２のセンサＩＣチップに入力すると共にこれより遅れて前記第３のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置。
【請求項３】
列状に並べられた複数の光電変換素子を有し前記光電変換素子が列状に並べて構成されアナログ出力信号を出力するセンサＩＣチップを複数有する画像読取モジュールと、前記センサＩＣチップに第１のスタートパルス信号と前記第１のスタートパルス信号よりも遅れた第２のスタートパルス信号とクロックパルス信号を供給する信号制御装置を有する制御回路を備える画像読取装置。
【請求項４】
前記第１のスタートパルス信号から前記第２のスタートパルス信号までの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と同じである、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項５】
前記第１のスタートパルス信号から前記第２のスタートパルス信号までの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と異なる、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項６】
前記第１及び第２のスタートパルス信号とは異なるスタートパルス信号を受けて前記第１及び第２のスタートパルス信号を発生する手段を備える、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項７】
前記第１及び第２のスタートパルス信号とは異なるスタートパルス信号とクロックパルス信号を発生させる信号制御装置と、少なくとも前記第１及び第２のスタートパルス信号を発生させる信号制御装置とを備える、請求項６に記載の画像読取装置。
【請求項８】
前記各ブロックから出力される前記アナログ出力信号をデジタル信号に変換装置を備える、請求項１乃至請求項７のいずれか１項に記載の画像読取装置。
【請求項１】
列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、前記第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、第１のスタートパルス信号を前記第１のセンサＩＣチップに入力すると共にこれより遅れて前記第２のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置。
【請求項２】
列状に並べられた複数の光電変換素子を有し且つスタートパルスに応じてアナログ出力信号を出力する第１のセンサＩＣチップと、前記第１のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第２のセンサＩＣチップと、前記第２のセンサＩＣチップの光電変換素子と同列状に並べられた複数の光電変換素子を有しスタートパルスに応じてアナログ出力信号を出力する第３のセンサＩＣチップと、第１のスタートパルス信号を前記第１と第２のセンサＩＣチップに入力すると共にこれより遅れて前記第３のＩＣセンサチップに第２のスタートパルス信号を入力する入力手段とを有する画像読取装置。
【請求項３】
列状に並べられた複数の光電変換素子を有し前記光電変換素子が列状に並べて構成されアナログ出力信号を出力するセンサＩＣチップを複数有する画像読取モジュールと、前記センサＩＣチップに第１のスタートパルス信号と前記第１のスタートパルス信号よりも遅れた第２のスタートパルス信号とクロックパルス信号を供給する信号制御装置を有する制御回路を備える画像読取装置。
【請求項４】
前記第１のスタートパルス信号から前記第２のスタートパルス信号までの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と同じである、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項５】
前記第１のスタートパルス信号から前記第２のスタートパルス信号までの時間が前記第１のスタートパルス信号を入力してから前記アナログ出力信号を出力するまでの時間と異なる、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項６】
前記第１及び第２のスタートパルス信号とは異なるスタートパルス信号を受けて前記第１及び第２のスタートパルス信号を発生する手段を備える、請求項１乃至請求項３のいずれか１項に記載の画像読取装置。
【請求項７】
前記第１及び第２のスタートパルス信号とは異なるスタートパルス信号とクロックパルス信号を発生させる信号制御装置と、少なくとも前記第１及び第２のスタートパルス信号を発生させる信号制御装置とを備える、請求項６に記載の画像読取装置。
【請求項８】
前記各ブロックから出力される前記アナログ出力信号をデジタル信号に変換装置を備える、請求項１乃至請求項７のいずれか１項に記載の画像読取装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−６６５６２（Ｐ２０１１−６６５６２Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１３８５７（Ｐ２００９−２１３８５７）
【出願日】平成２１年９月１６日（２００９．９．１６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１６日（２００９．９．１６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]