【課題】被駆動素子に対する補正データを記憶する補正データメモリ（ＭＥＭ）を少ない素子で構成する。
【解決手段】補正データメモリ（ＭＥＭ）が、第１及び第２のインバータ（２２４、２２３）で構成されるメモリセルと、第１のインバータ（２２４）の入力端子に接続され、メモリセルへデータを伝達する第１導電形の第１のスイッチ素子（２３１，２３２）と、第１のインバータ（２２４）の出力端子と、グランドの間に接続された第１導電形の第２のスイッチ素子（５００）とを備え、第１のインバータの出力端子が第２のインバータの入力端子に接続され、第２のインバータの出力端子が第１のインバータの入力端子に接続されている。 （もっと読む）

【課題】改善されたカラークロストークを有する、小型ピクセルを有するイメージセンサ
を提供すること。
【解決手段】本発明のイメージセンサは、第１導電型の基板と、該第１導電型の基板にア
レイされた第１ピクセル及び第２ピクセルと、該第２ピクセルに該当する前記基板内には
配置されることなく、前記第１ピクセルに該当する前記基板内に配置されたポテンシャル
障壁とを備える。ここで、前記第２ピクセルは、前記第１ピクセルに対応するカラーより
も相対的に長波長を有するカラーに対応するものである。また、前記ポテンシャル障壁は
、高エネルギーのイオン注入によるドーパントを有し、前記Ｐ型エピタキシャル層のエピ
タキシャル成長中にイオンの注入又は拡散により形成されたドーパントを有する。 （もっと読む）

【課題】ドライバＩＣチップにおける、駆動データ信号の転送に要する時間を短くする。
【解決手段】アレイを構成する被駆動素子（１０１〜１０４、１０５〜１０８）を、駆動データ信号（ＤＯＴ１〜ＤＯＴ１９２）に基づいて駆動する駆動部（ＤＲＶ）と、駆動データ信号を転送するためのシフトレジスタ（ＳＦＲａ〜ＳＦＲｄ）の前段に設けられ、遅延時間を選択可能な遅延回路（３３１〜３３４）を備える。シフトレジスタ（ＳＦＲａ〜ＳＦＲｄ）はまた，遅延時間を選択するためのデータ（Ｈｄ）を転送し、メモリ（ＭＤＭ）に記憶させる。 （もっと読む）

【課題】 小型化、薄型化を実現した半導体装置を提供する。
【解決手段】 本発明の半導体装置は、画素に表示部とセンサ部とを有し、表示部とセンサ部の各々の制御を、同一の走査線駆動回路で行う。第１の期間においては、前記走査線駆動回路は、表示部が有する第１の選択信号線の走査を行い、第２の期間においては、前記走査線駆動回路は、センサ部が有する第２の選択信号線の走査を行う。表示部にビデオ信号を入力するための第１の信号線と、センサ部から、対象物の画像情報を有する信号を出力するための第２の信号線とは、別々に設けられることで、相互の信号へのスイッチングノイズ等の影響を最小限とする。 （もっと読む）

【課題】 半導体デバイスの開発コストを抑え、かつ、必要以上に高い周波数での裏面用の半導体デバイスの動作に起因する余分な電力消費や製造コスト上昇を抑える。
【解決手段】画像読取装置は、画像データを記憶する記憶部と、原稿の一方の面を読み取る第１読取部と、駆動信号を生成する第１駆動信号生成部と、第１駆動信号生成部が生成する駆動信号の周波数に応じた速度で動作し、画像処理を並行して行うことが可能な第１半導体デバイスと、原稿の他方の面を読み取る第２読取部と、駆動信号を生成する第２駆動信号生成部と、第２駆動信号生成部が生成する駆動信号の周波数に応じた速度で動作し画像処理行う第２半導体デバイスと、を含み、第１半導体デバイスと第２半導体デバイスは、同じものであり、第２駆動信号生成部は、第１駆動信号生成部が生成する駆動信号よりも遅い周波数の駆動信号を生成する。 （もっと読む）

【課題】転送速度を改善しながら正常な転送を実現できる自己走査型発光素子アレイを提供する。
【解決手段】シフト部／発光部の島とゲート負荷抵抗の島とを分離せずに一体化する。ゲート負荷抵抗用の電極が無くなるので、ゲート負荷抵抗の電極２３とｐ型ゲート層１３との間に存在した接触抵抗が無くなる。その結果、ゲート抵抗が小さくなり、転送速度が増大する。 （もっと読む）

【課題】低コスト化を図ることができるとともに、動作速度の向上を図ることができるフォトセンサを実現する。
【解決手段】複数の光電変換素子群２０１は行方向（Ｘ方向）に配置され、１つの光電変換素子群２０１は、行方向に対して略直交する列方向（Ｙ方向）に並べられた３つのフォトダイオードＰＤ１〜ＰＤ３を含む。さらに、各フォトダイオードから信号を読み出すための転送トランジスタ（Ｔｒ１〜Ｔｒ３）が設けられる。同一行に属する転送トランジスタのゲート電極（２２４１，２２４２，２２４３）は一体的に形成される。さらに、ソース電極２２３とゲート電極との重なり部分の面積は、ドレイン電極２２２とゲート電極との重なり部分の面積よりも小さい。 （もっと読む）

【課題】受光素子の受光面に発光層からの直接光や対象物から斜めに入射した散乱光が入射することを抑制しつつ装置を薄型化する。
【解決手段】センシング装置は発光部２０と受光部３０と遮光膜ＢＭを備え、発光部２０は受光部３０より対象物Ｆ側に位置する。発光部２０は、照射光ＩＬを発する発光層２６と、照射光ＩＬと反射光ＲＬを透過する第１電極２２と、照射光ＩＬと反射光ＲＬを遮光すると共に互いに離間して設けられた第２，第３電極２４とを備える。受光部３０は、反射光ＲＬを受光する受光素子Ｄを備える。遮光層ＢＭは、第１電極２２の発光層２６側の表面のうち第２，第３電極２４間の離間領域に対応する位置に設けられ、照射光ＩＬと反射光ＲＬを遮光すると共に開口部が形成された絶縁体である。対象物Ｆ側から平面視した場合に、遮光層ＢＭは第２，第３電極２４間の離間領域と重なり、受光素子Ｄの受光面は遮光層ＢＭの開口部内に位置する。 （もっと読む）

【課題】受光素子の受光面に発光層からの直接光や対象物から斜めに入射した散乱光が入射することを抑制しつつ装置を薄型化する。
【解決手段】発光部２０は、照射光ＩＬを発する発光層２６と、照射光ＩＬと反射光ＲＬを透過する第１電極２２と、照射光ＩＬと反射光ＲＬを遮光すると共に互いに離間して設けられた第２，第３電極２４とを備える。受光部３０は反射光ＲＬを受光する受光素子Ｄを備える。遮光層ＢＭは照射光と反射光を遮光すると共に開口部が形成されている。絶縁層２８は遮光層ＢＭを覆うと共に照射光と反射光を透過する絶縁体である。対象物Ｆ側から平面視した場合に、遮光層ＢＭと絶縁層２８は第２，第３電極２４間の離間領域と重なり、受光素子Ｄの受光面は遮光層ＢＭの開口部内に位置する。絶縁層２８において、発光層２６に接する面は第１電極２２の表面に対して傾斜した斜面を含み、この斜面と第１電極２２に接する面とのなす角は鋭角である。 （もっと読む）

【課題】 精密な計測が可能なフォトダイオードアレイモジュールを提供する。
【解決手段】 このフォトダイオードアレイモジュールは、第１波長帯域の光に感応する第１フォトダイオードアレイを有する第１半導体基板２と、第２波長帯域の光に感応する第２フォトダイオードアレイを有する第２半導体基板２’と、複数のアンプＡＭＰが形成されると共に第１及び第２半導体基板２，２’が重なることなく横に並べ、各フォトダイオードをバンプを介してアンプＡＭＰに接続した第３半導体基板３とを備えている。第１半導体基板２及び第２半導体基板２’の隣接する端部には、段差部が形成されており、これにより各画素を双方の基板に渡って連続して整列させた場合においても、低ノイズで計測ができるようになる。 （もっと読む）

【課題】 高速駆動を行った際にも真の出力信号を得られるようにする。
【解決手段】 差動増幅回路９が、サンプルホールド回路５によって検出された信号成分とサンプルホールド回路７によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する場合、サンプルホールド回路７での信号検出速度を、フィルタ回路１０がサンプルホールド回路５での信号検出速度よりも遅くすることにより、複数のノイズ要因が合成された合成ノイズが重畳された出力信号自身から、高速化に伴った画素レベルの暴れをフィルタリングにより除去し、画像に現れるスジ状ノイズの原因となる比較的周期の遅いノイズのみを検出する。 （もっと読む）

【課題】従来の固体撮像装置には、過剰電荷の逃がし易さという面で向上の余地がある。
【解決手段】固体撮像装置１は、半導体基板１０（第１の半導体層）、半導体層２０（第２の半導体層）、および受光部３０を備える裏面入射型の固体撮像装置である。固体撮像装置１は、半導体基板１０の裏面Ｓ２に入射した光を光電変換することにより、被撮像体を撮像する。この半導体基板１０は、比抵抗ρ_１（第１の比抵抗）をもっている。半導体基板１０の表面Ｓ１上には、半導体層２０が設けられている。この半導体層２０は、比抵抗ρ_２（第２の比抵抗）をもっている。ここで、ρ_２＞ρ_１である。半導体層２０中には、受光部３０が形成されている。この受光部３０は、上記光電変換により生じた信号電荷を受ける。 （もっと読む）

【課題】読み取り速度の異なる複数の読み取り手段を備える画像読み取り装置において、読み取り手段の読み取り速度が異なることに基づく読み取り画像の異常を抑制する。
【解決手段】第１の読み取り画素列および第２の読み取り画素列を含むセンサ部３１０と、読み取り画像における黒色の基準となる基準データを保持するメモリ３４１ａと、第１の読み取り画素列により読み取られた画像に対してメモリ３４１ａに保持された基準データを用いた演算処理を行うシェーディング回路３４２ａと、同一の読み取り対象を第１の読み取り画素列で読み取りシェーディング回路３４２ａによる基準データを用いた処理が行われた第１の読み取り画像と第２の読み取り画素列で読み取った第２の読み取り画像とを比較し、画像の異常を検出するすじ補正回路３４４と、を備える。 （もっと読む）

【課題】読み取り対象の画像とその画像を読み取る撮像素子との相対的な移動速度が変動
しても良好に画像を読み取ることができるようにする。
【解決手段】画像からの光を光電変換により電荷として蓄積し、蓄積された電荷をデータ
として転送する撮像素子２１と、撮像素子２１における電荷蓄積およびデータ転送のタイ
ミングを制御し、撮像素子２１の動作を、蓄積されている電荷のデータ転送を次の電荷蓄
積と並行して行う第１のモードと、蓄積されている電荷のデータ転送を次の電荷蓄積の前
に行う第２のモードと、で切り替えるタイミング制御手段（２３，２４）と、を備え、タ
イミング制御手段は、第２のモードにおけるデータ転送中に次の電荷蓄積のタイミングと
なったときには、その電荷蓄積の開始を、規定の時間が経過するまで遅らせる。 （もっと読む）

【課題】 ＣＣＤ等の負荷からの過大又は過小出力や信号の暴れに起因して発生する信号バッファ回路への過電圧を防止する。
【解決手段】 信号バッファ回路は、バッファ１１の入力部と出力部との間に接続された高抵抗の抵抗手段である抵抗器（Ｒ）１２と、出力部に直列に接続されたインピーダンスが可変するインピーダンス可変手段であるインピーダンス可変素子（ＶＺ）１３とを備え、そのインピーダンス可変素子１３が、バッファ１１がオンになっている（バッファ動作をしている）状態では低インピーダンス状態となり、バッファ１１がオフになっている（バッファ動作をしていない：入出力間に逆バイアスが掛かっている）状態では高インピーダンス状態となる。 （もっと読む）

【課題】コネクタ端子ピンを増設することなく、スタンバイ時の低消費電力化を図ると共に、不良品の検出を可能にする。
【解決手段】光プリントヘッド１３は、複数のＬＥＤ２０１，２０２，・・・が配列された発光素子アレイ２００と、信号ＨＤ−ＨＳＹＮＣ−Ｎによりオン状態になり、シリアルクロックＳＣＫに基づき、格納された光量補正データをシリアルに出力するＥＥＰＲＯＭ６０と、ＳＣＫによりオン状態になって基準電圧ＶＲＥＦを出力する基準電圧発生回路７０と、光量補正データによりＬＥＤに対する光量補正を行い、この光量補正結果及びＶＲＥＦに基づき、駆動電流の基準電流値を設定して発光素子アレイ２００を駆動するドライバＩＣ１００とを備えている。基準電圧発生回路７０は、ＳＣＫの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になる。 （もっと読む）

【課題】信号処理素子が形成されている信号処理基板の厚さを一層薄くすることなく、画素の微細化を図ることができる積層型撮像装置を実現する。
【解決手段】本発明による撮像装置は、２次元マトリックス状に配列された複数の光電変換素子を有する光電変換素子アレイ（１）と、光電変換素子アレイに結合され、同じく２次元マトリックス状に配列された複数の信号処理素子を有する信号処理素子アレイ（２）とを具える。ｋを２以上の自然数とした場合に、前記光電変換素子は、列方向にそって信号処理素子の配列密度のｋ倍の配列密度で形成され、前記信号処理素子は、列方向と直交する行方向にそって光電変換素子の配列密度のｋ倍の配列密度で形成され、各光電変換素子は、配線導体を介して対応する信号処理素子に電気的に接続される。 （もっと読む）

【課題】搬送経路に沿って搬送される原稿の一方の面の画像を読み取ってその画像に対応するアナログの読取信号を出力する第１画像読取部と、上記搬送経路に沿って搬送される上記原稿の他方の面の画像を読み取ってその画像に対応するアナログの読取信号を出力する第２画像読取部とを備えた画像読取装置において、各画像読取部からの読取信号をＡ／Ｄ変換可能なアナログフロントエンド部を削減して装置の製造コストを低減すること。
【解決手段】３チャンネルの表面用ＣＩＳ２３２はアナログの読取信号ＡＯ１＿ＦＳ，ＡＯ２＿ＦＳ，ＡＯ３＿ＦＳを出力し、１チャンネルの裏面用ＣＩＳ２１２は読取信号ＡＯ＿ＢＳを出力する。アナログスイッチ３８７は読取信号ＡＯ＿ＢＳ，ＡＯ３＿ＦＳの一方をＡＦＥ３９０に入力し、アナログスイッチ３８９は読取信号ＡＯ２＿ＦＳ，ＡＯ１＿ＦＳの一方をＡＦＥ３９０（アナログフロントエンド部）に入力する。 （もっと読む）

【課題】搬送経路に沿って搬送される原稿の一方の面の画像を読み取ってその画像に対応するアナログの読取信号を出力する第１画像読取部と、上記搬送経路に沿って搬送される上記原稿の他方の面の画像を読み取ってその画像に対応するアナログの読取信号を出力する第２画像読取部とを備えた画像読取装置において、各画像読取部からの読取信号をＡ／Ｄ変換するアナログフロントエンド部をバランスよく使用して、読取信号のＡ／Ｄ変換速度を向上させる。
【解決手段】３チャンネルの表面用ＣＩＳ２３０（第１画像読取部）からの読取信号ＡＯ１＿ＦＳ，ＡＯ２＿ＦＳは第１ＡＦＥ３８０の端子ＡＩ１＿１，ＡＩ１＿２に、表面用ＣＩＳ２３０からの読取信号ＡＯ３＿ＦＳは第２ＡＦＥ３９０の端子ＡＩ２＿１に、１チャンネルの裏面用ＣＩＳ２１０（第２画像読取部）からの読取信号ＡＯ＿ＢＳは第２ＡＦＥ３９０の端子ＡＩ２＿２に、それぞれ入力される。 （もっと読む）

【課題】発光サイリスタを駆動するための駆動回路の発振を防止する。
【解決手段】オン／オフ指令信号ＤＲＶＯＮ−ＰがＨレベルの場合、ＰＭＯＳ４３及びＮＭＯＳ４４からなるＣＭＯＳインバータ４２の出力側のデータ端子ＤＡがＬレベルとなる。この結果、プリントヘッド１３側の共通端子ＩＮも０Ｖとなり、各発光サイリスタ２１０のアノード・カソード間に電源電圧ＶＤＤが印加される。この際、発光サイリスタ２１０−１〜２１０−ｎの内、発光指令されている発光サイリスタ２１０のゲートのみを、シフトレジスタ１１０によって選択的にＨレベルとすることで、発光指令されているサイリスタ２１０がターンオンする。ＮＭＯＳ４４のチャネル形成予定領域に、サブストレート領域と同極性の不純物が注入されているので、ＮＭＯＳ４４の閾値電圧が増加し、駆動回路４１の発振を防止できる。 （もっと読む）