光プリントヘッド及び画像形成装置
【課題】コネクタ端子ピンを増設することなく、スタンバイ時の低消費電力化を図ると共に、不良品の検出を可能にする。
【解決手段】光プリントヘッド13は、複数のLED201,202,・・・が配列された発光素子アレイ200と、信号HD−HSYNC−Nによりオン状態になり、シリアルクロックSCKに基づき、格納された光量補正データをシリアルに出力するEEPROM60と、SCKによりオン状態になって基準電圧VREFを出力する基準電圧発生回路70と、光量補正データによりLEDに対する光量補正を行い、この光量補正結果及びVREFに基づき、駆動電流の基準電流値を設定して発光素子アレイ200を駆動するドライバIC100とを備えている。基準電圧発生回路70は、SCKの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になる。
【解決手段】光プリントヘッド13は、複数のLED201,202,・・・が配列された発光素子アレイ200と、信号HD−HSYNC−Nによりオン状態になり、シリアルクロックSCKに基づき、格納された光量補正データをシリアルに出力するEEPROM60と、SCKによりオン状態になって基準電圧VREFを出力する基準電圧発生回路70と、光量補正データによりLEDに対する光量補正を行い、この光量補正結果及びVREFに基づき、駆動電流の基準電流値を設定して発光素子アレイ200を駆動するドライバIC100とを備えている。基準電圧発生回路70は、SCKの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、被駆動素子の群、例えば、光源に発光素子である発光ダイオード(以下「LED」という。)や発光サイリスタ等を用いた電子写真プリンタにおけるLEDの列や発光サイリスタの列等を選択的に且つサイクリックに駆動する光プリントヘッドと、これを用いた画像形成装置に関するものである。
【背景技術】
【0002】
従来、電子写真プリンタ等の画像形成装置には、発光素子を多数配列させて露光部としての光プリントヘッドを形成したものがある。発光素子としては、LEDの他、発光サイリスタ、有機エレクトロルミネセンス(以下「有機EL」という。)等が用いられる。光プリントヘッドは、複数の発光素子が配列された発光素子アレイと、これを駆動するドライバ集積回路(以下「ドライバIC」という。)等とを備えている。
【0003】
LEDを用いた光プリントヘッドでは、ドライバIC内に設けられる駆動回路とLEDとが1対1、もしくは1対N(N>1)に対応するように設けられ、そのLEDのアノード端子(以下単に「アノード」という。)及びカソード端子(以下単に「カソード」という。)間に駆動電流を流すか否かにより、発光/非発光の状態を切り替えている。発光状態におけるLEDの光出力は前記駆動電流の値により決まるものであり、その駆動電流を調整することで光プリントヘッドへの露光エネルギー量を調整するようにしている。
【0004】
ここで、前記駆動回路として、MOSトランジスタを飽和領域で動作させることで定電流特性を持たせ、LEDの定電流駆動を行うと共に、LEDの駆動電流値をドット毎(即ち、LED毎)に調整可能とすることでLEDの光量ばらつきを補正可能にする構成が知られている。
【0005】
前記MOSトランジスタを飽和領域で動作させるため、そのゲート端子(以下単に「ゲート」という。)及びソース端子(以下単に「ソース」という。)間に所定の制御電圧を印加し、この制御電圧値を演算増幅器(以下「オペアンプ」という。)を含む制御回路により発生させることができる。
【0006】
前記制御回路を有する光プリントヘッドでは、その制御回路に対する駆動電流値を指令するための基準電圧を与えることを目的として、基準電圧発生回路を備えている。
【0007】
特許文献1には、前記基準電圧発生回路の出力基準電圧に正の温度係数を与えることで、発光素子であるLEDの温度補償を行う構成が開示されている。前記基準電圧発生回路は、前記ドライバICとは別の素子として構成され、定常的に静的消費電流を生じている。
【0008】
又、前記LEDの光量補正のための補正データを格納するために、光プリントヘッドには不揮発性メモリであるEEPROM(Electrically Erasable Programable Read Only Memory)を備えることが通例である。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2009−64323号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、従来の光プリントヘッド及びこれを用いた画像形成装置では、次のような課題があった。
【0011】
光プリントヘッドは、例えば、基板ユニットを備えている。基板ユニットは、プリント配線板を有し、このプリント配線板上に、多数の発光素子アレイと多数のドライバICとが搭載され、これらのドライバICの端子パッドとプリント配線板の端子パッドとの間が、ワイヤボンディングにより接続されている。基板ユニットを構成しているプリント配線板上に搭載されるドライバICは多数であり、前記ボンディングワイヤの数も多数におよぶので、その製造過程において、ごく稀にではあるが前記ワイヤボンディングを行う時に実装位置ずれを生じて、ボンディングワイヤの接続部がドライバIC側の端子パッドからはみ出してしまい、前記端子パッドに隣接配置されているドライバIC内の回路素子を押し潰して損傷を与える可能性がある。
【0012】
このようにして生じる損傷ドライバICの有無を検出するためには、例えば、その損傷箇所を通じて電流が流れることによる電源電流(即ち、IDDq電流)の増加を測定するIDDqテストが有効である。
【0013】
IDDqテストについて簡単に説明する。即ち、相補型MOSトランジスタ(以下「CMOS」という。)回路は、信号が変化する時には電流が流れるが、信号が変化しない静止時においては、電源電圧VDDを出力するVDD電源とグランドGNDとの間に電流パスがなく、数pAから数μAの電流しか流れない。IDDqテストとは、このようなCMOS回路の特性を利用し、静止時における電源電流を測定し、電源電流の僅かな増加を判別することにより、隣接配線間の短絡故障等のIC内部の故障を効率的に検出するという手法である。
【0014】
一方、発光素子としてのLEDにおける発光パワーの温度依存性は、負の温度係数を持ち、発光素子アレイにおけるジャンクション温度の上昇に伴って発光パワーが減少するので、LED駆動電流値の温度係数を正にして温度補償を行い、発光パワーを所定値に維持することが望ましい。例えば、ドライバICからの駆動電流出力値は、ドライバIC内に配置された抵抗と基準電圧発生回路の出力電圧値とで決定されるため、抵抗の温度係数(通常、正の値を持つ)を考慮して基準電圧発生回路の出力電圧には正の温度特性を与えることが望ましい。
【0015】
そこで、特許文献1に記載された光プリントヘッドでは、所望の温度係数や出力電圧値を任意に設定可能な基準電圧発生回路を有し、LED発光パワーの負の温度依存性とドライバIC内の基準抵抗の温度依存性を補償している。基準電圧発生回路は、所定電圧を出力する三端子レギュレータ、バイポーラトランジスタ、及び抵抗により構成されている。ところが、三端子レギュレータを用いているので、静的な電源電流(典型的な例では10mA)を生じてしまい、前記の損傷により生じる微小なIDDq電流(典型例では1μA以下)の有無により生じる差異をIDDqテストにて検出することができない。
【0016】
そこで、光プリントヘッドの外部から入力する制御信号により、基準電圧発生回路がオン/オフ動作する構成にし、IDDqテスト時に、制御信号により基準電圧発生回路をオフ状態にして静的消費電流を遮断することが考えられる。しかし、外部から制御信号を入力するためのコネクタ端子ピンを増設しなければならず、回路規模の小型化が困難になるという課題がある。
【課題を解決するための手段】
【0017】
本発明の内の第1の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。
【0018】
ここで、前記不揮発性のシリアルメモリは、駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。
【0019】
前記基準電圧発生回路は、前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。
【0020】
更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。
【0021】
そして、前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機(以下「スタンバイ」という。)状態になり、前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。
【0022】
第2の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。
【0023】
ここで、前記不揮発性のシリアルメモリは、駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。
【0024】
前記基準電圧発生回路は、前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。
【0025】
更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。
【0026】
そして、前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になり、前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。
【0027】
第3の発明の画像形成装置は、前記第1又は第2の発明の光プリントヘッドを備え、前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする。
【発明の効果】
【0028】
本発明の内の第1及び第2の発明の光プリントヘッドによれば、駆動回路と基準電圧発生回路の静的消費電流を遮断することが可能になり、光プリントヘッドの実装組立て時に駆動回路に損傷を与えたとしても、その破損駆動回路を内在した光プリントヘッドを不良として検出することができ、その品質レベルを向上させることが可能になる。しかも、光プリントヘッドにおけるコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。
【0029】
第3の発明の画像形成装置によれば、前記光プリントヘッドを搭載しているので、スタンバイ時消費電力を略ゼロにすることができ、大幅な低消費電力化を実現できる。しかも、前記光プリントヘッドを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を提供することができる。
【図面の簡単な説明】
【0030】
【図1】図1は本発明の実施例1における図3中の光プリントヘッド13を示す構成図である。
【図2】図2は本発明の実施例1における画像形成装置を示す概略の構成図である。
【図3】図3は図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。
【図4】図4は図1の光プリントヘッド13における光プリントヘッド基板の実装構成を示す概略の構成図である。
【図5】図5は図1の光プリントヘッド13の実装構造を示す概略の断面図である。
【図6】図6は図1中の基準電圧発生回路70の構成を示す回路図である。
【図7】図7は図6中の三端子レギュレータ80の構成を示す回路図である。
【図8】図8は図6の基準電圧発生回路70における他の構成を示す変形例の回路図である。
【図9】図9は図8中の二端子レギュレータ80Aの構成を示す回路図である。
【図10】図10は本発明の実施例1における画像形成装置1の電源投入後に、図1の光プリントヘッド13に対して行われる制御の様子を示すタイミングチャートである。
【図11】図11は図1の光プリントヘッド13を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【図12】図12は図1の光プリントヘッド13の変形例を示す光プリントヘッド13Aの構成図である。
【図13】図13は図12の光プリントヘッド13Aを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【図14】図14は本発明の実施例2における光プリントヘッド13Bを示す構成図である。
【図15】図15は図14の光プリントヘッド13Bを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【発明を実施するための形態】
【0031】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例1】
【0032】
(実施例1の画像形成装置)
図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。
【0033】
この画像形成装置1は、被駆動素子(例えば、発光素子としてLED)を用いた発光素子アレイを有する半導体複合装置を備えた露光装置(例えば、光プリントヘッド)が搭載されたタンデム型電子写真カラープリンタにより構成されており、ブラック(K)、イエロー(Y)、マゼンタ(M)及びシアン(C)の各色の画像を各々に形成する4つのプロセスユニット10−1〜10−4を有し、これらが記録媒体(例えば、用紙)20の搬送経路の上流側から順に配置されている。各プロセスユニット10−1〜10−4の内部構成は共通しているため、例えば、マゼンタのプロセスユニット10−3を例にとり、これらの内部構成を説明する。
【0034】
プロセスユニット10−3には、像担持体としての感光体(例えば、感光体ドラム)11が図2中の矢印方向に回転可能に配置されている。感光体ドラム11の周囲には、この回転方向上流側から順に、感光体ドラム11の表面に電荷を供給して帯電させる帯電装置12と、帯電された感光体ドラム11の表面に選択的に光を照射して静電潜像を形成する露光装置としての光プリントヘッド13が配設されている。更に、静電潜像が形成された感光体ドラム11の表面に、マゼンタ(所定色)のトナーを付着させて顕像を発生させる現像器14と、感光体ドラム11上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置15が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【0035】
画像形成装置1の下部には、用紙20を堆積した状態で収納する用紙カセット21が装着され、その上方に、用紙20を1枚ずつ分離させて搬送するためのホッピングローラ22が配設されている。用紙20の搬送方向におけるホッピングローラ22の下流側には、ピンチローラ23,24と共に用紙20を挟持することによってこの用紙20を搬送する搬送ローラ25と、用紙20の斜行を修正し、プロセスユニット10−1に搬送するレジストローラ26とが配設されている。これらのホッピングローラ22、搬送ローラ25及びレジストローラ26は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【0036】
プロセスユニット10−1〜10−4の各感光体ドラム11に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ27が配設されている。各転写ローラ27には、感光体ドラム11上に付着されたトナーによる顕像を用紙20に転写する転写時に、各感光体ドラム11の表面電位とこれら各転写ローラ27の表面電位に電位差を持たせるための電位が印加されている。
【0037】
プロセスユニット10−4の下流には、定着器28が配設されている。定着器28は、加熱ローラとバックアップローラとを有し、用紙20上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ29,30、排出部のピンチローラ31,32、及び用紙スタッカ部33が設けられている。排出ローラ29,30は、定着器28から排出された用紙20を、排出部のピンチローラ31,32と共に挟持し、用紙スタッカ部33に搬送する。これらの定着器28及び排出ローラ29等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
【0038】
このように構成される画像記録装置1は、次のように動作する。
先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10−1の感光体ドラム11と転写ローラ27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写ローラ27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム10−1の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10−2〜10−4を通過し、その通過過程で、各光プリントヘッド13により形成された静電潜像を各現像器14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
【0039】
このようにして記録面上に各色のトナー像が重ね合わされた後、定着器28によってトナー像が定着された用紙20は、排出ローラ29,30及びピンチローラ31,32に挟持されて、画像形成装置1の外部の用紙スタッカ部33に排出される。以上の過程を経て、カラー画像が用紙20上に形成される。
【0040】
(プリンタ制御回路)
図3は、図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。
【0041】
このプリンタ制御回路は、画像形成装置1における印字部の内部に配設された印刷制御部40を有している。印刷制御部40は、マイクロプロセッサ、読み出し専用メモリ(ROM)、随時読み書き可能なメモリ(RAM)、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号SGl、及びビデオ信号(ドットマップデータを一次元的に配列したもの)SG2等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部40には、プロセスユニット10−1〜10−4の4つの光プリントヘッド13、定着器28のヒータ28a、ドライバ41,43、用紙吸入口センサ45、用紙排出口センサ46、用紙残量センサ47、用紙サイズセンサ48、定着器用温度センサ49、帯電用高圧電源50、及び転写用高圧電源51等が接続されている。ドライバ41には現像・転写プロセス用モータ(PM)42が、ドライバ43には用紙送りモータ(PM)44が、帯電用高圧電源50には現像器14が、転写用高圧電源51には転写器27が、それぞれ接続されている。用紙送りモータ44には図示しない遊星ギア機構が接続されており、ドライバ43を介して双方向に回転させることが可能になっている。これにより、用紙送りモータ44の回転方向を変えることにより、画像形成装置内部の図示しない異なる紙送りローラを選択的に駆動することが可能な構成になっている。
【0042】
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部40は、画像処理部からの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着器28内のヒータ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ28aに通電し、使用可能な温度まで定着器28を加熱する。次に、ドライバ41を介して現像・転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって帯電用高圧電源50をオンにし、現像器14の帯電を行う。
【0043】
そして、セットされている図2中の用紙20の有無及び種類が用紙残量センサ47、用紙サイズセンサ48によって検出され、その用紙20に合った用紙送りが開始される。ここで、用紙送りモータ44はドライバ43を介して双方向に回転させることが可能になっている。1ページの印刷開始毎に、用紙送りモータ44を最初に逆転させて、用紙吸入口センサ45が検知するまで、セットされた用紙20を予め設定された量だけ送る。続いて、正回転させて用紙20を画像形成装置内部の印刷機構内に搬送する。
【0044】
印刷制御部40は、用紙20が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、ビデオ信号SG2を受信する。画像処理部においてページ毎に編集され、印刷制御部40に受信されたビデオ信号SG2は、印刷データ信号(以下単に「印刷データ」という。)HD−DATA3〜HD−DATA0として各光プリントヘッド13に転送される。各光プリントヘッド13は、それぞれ1ドット(ピクセル)の印字のために設けられたLEDを複数個線上に配列したものである。
【0045】
印刷制御部40は1ライン分のビデオ信号SG2を受信すると、各光プリントヘッド13にラッチ信号HD−LOADを送信し、印刷データHD−DATAを各光プリントヘッド13内に保持させる。又、印刷制御部40は、画像処理部から次のビデオ信号SG2を受信している最中においても、各光プリントヘッド13に保持した印刷データHD−DATA3〜HD−DATA0について印刷することができる。
【0046】
なお、印刷制御部40から各光プリントヘッド13に送信されるクロックHD−CLK、主走査同期信号HD−HSYNC−N(但し、「−N」は負論理を意味する。)、及び駆動オン/オフ指令用の制御信号(例えば、ストローブ信号である印刷駆動指令信号)HD−STB−Nの内、クロックHD−CLKは、印刷データHD−DATA3〜HD−DATA0を光プリントヘッド13へ送信するための信号である。
【0047】
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。各光プリントヘッド13からの発光は、負電位に帯電された各感光体ドラム11上に照射される。これにより、印刷される情報は、各感光体ドラム11上において電位の上昇したドットとして潜像化される。そして、現像器14において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【0048】
その後、トナー像は転写器27へ送られ、一方、転写信号SG4によって正電位に転写用高圧電源51がオン状態になり、転写器27は感光体ドラム11と転写器27との間隔を通過する用紙20上にトナー像を転写する。転写されたトナー像を有する用紙20は、ヒータ28aを内蔵する定着器28に当接して搬送され、この定着器28の熱によって用紙20に定着される。この定着された画像を有する用紙20は、更に搬送されて画像形成装置1の印刷機構から用紙排出口センサ46を通過して画像形成装置外部へ排出される。
【0049】
印刷制御部40は、用紙サイズセンサ48、及び用紙吸入口45の検知に対応して、用紙20が転写器27を通過している間だけ転写用高圧電源51からの電圧を転写器27に印加する。印刷が終了し、用紙20が用紙排出口センサ46を通過すると、帯電用高圧電源50による現像器14への電圧の印加を終了し、同時に現像・転写プロセス用モータ42の回転を停止させる。以後、上記の動作を繰り返す。
【0050】
(光プリントヘッド)
図1は、本発明の実施例1における図3中の光プリントヘッド13を示す構成図である。
【0051】
この光プリントヘッド13は、例えば、A4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な構成になっている。
【0052】
光プリントヘッド13は、電源電圧VDD3を入力するコネクタ端子ピンとしてのVDD3端子に接続された付帯回路としての不揮発性のシリアルメモリ(例えば、EEPROM)60と、付帯回路としての基準電圧発生回路70とを有し、これらのEEPROM60及び基準電圧発生回路70に、駆動回路としての複数のドライバIC100(=100−1,100−2,・・・)が接続されている。更に、各ドライバIC100には、被駆動素子である複数のLEDが配列された発光素子アレイ200(=200−1,200−2,・・・)がそれぞれ接続されている。
【0053】
EEPROM60は、VDD3端子から供給される電源電圧VDD3を電源電圧VCCとして入力するVCC端子、主走査同期信号HD−HSYNC−N端子への信号を負論理チップイネーブル信号CE−Nとして入力するCE−N端子、印刷駆動指令信号HD−STB−N端子への信号をシリアルデータSIとして入力するSI端子、シリアルクロックSCK端子への信号を入力するSCK端子、及び格納されたLEDの光量補正データをシリアルデータSOとして出力するSO端子を有している。このEEPROM60は、CE−N端子から入力される主走査同期信号HD−HSYNC−Nにより活性化され、シリアルクロックSCKに同期して印刷駆動指令信号HD−STB−NをシリアルデータSIとして入力し、格納された光量補正データをシリアルデータSOとしてSO端子から出力する半導体メモリである。主走査同期信号HD−HSYNC−Nは、時分割駆動において奇数(以下「ODD」という。)番目のLED駆動であるか偶数(以下「EVEN」という。)番目のLED駆動であるかの初期状態を設定するための信号である。
【0054】
基準電圧発生回路70は、SCK端子に接続されてシリアルクロックSCKをイネーブル信号ENBとして入力するENB端子と、LED駆動のための駆動電流値を指令するための基準電圧VREFを出力するVREF端子等とを有し、ENB端子から入力されるシリアルクロックSCKにより活性化され(即ち、シリアルクロックSCKのレベルによって内部の動作状態がオン/オフし)、基準電圧VREFを発生してVREF端子から出力し、各ドライバIC100へ供給する回路である。
【0055】
本実施例では、被駆動素子としてのLED201,202の総数は4992ドットであり、これを構成するために26個の発光素子アレイ200(=200−1,200−2,・・・)が配列されている。各発光素子アレイ200は、各々192個のLED201,202,・・・を有し、各発光素子アレイ200内の各LED200−1,200−2,・・・において、ODD番目のLED201,・・・のカソード同士が共通線211に接続され、EVEN番目のLED202,・・・のカソード同士が共通線212に接続され、隣接して配置される2個のLED201,202,・・・のアノード同士が接続されており、ODD番目のLED201,・・・とEVE番目のLED202,・・・とは時分割に駆動される。
【0056】
26個の発光素子アレイ200(=200−1,200−2,・・・)に対応して、駆動回路である26個のドライバIC100(=100−1,100−2,・・・)が配列されている。これらの26個のドライバICは、同一の回路により構成され、隣接するドライバIC100−1,100−2,・・・がカスケード接続(縦続接続)されている。
【0057】
各ドライバIC100は、4本の印刷データHD−DATA3〜HD−DATA0を入力する4個のDATAI3〜DATAI0端子、ラッチ信号HD−LOADを入力するLOAD端子、クロックHD−CLKを入力するCLK端子、基準電圧発生回路70から供給される基準電圧VREFを入力するVREF端子、印刷駆動指令信号HD−STB−Nを入力するSTB端子、電源電圧VDDを入力するVDD端子、グランドGNDに接続されるGND端子、主走査同期信号HD−HSYNC−Nを入力するHSYNC端子、ODD/EVENのゲート信号KDRVを出力するKDRV端子、データDATAO3〜DATAO0を次段のドライバIC100へ出力する4個のDATAO3〜DATAO0端子、及び各発光素子アレイ200内のLED201,202,・・・に対して駆動電流DO1〜DO96を出力するDO1端子〜DO96端子を有している。
【0058】
ここで、EEPROM60のCE−N端子及びSI端子と、各ドライバIC100のHSYNC端子及びSTB端子とがそれぞれ接続されて、コネクタ端子ピンが共有化されている。更に、EEPROM60のSCK端子と、基準電圧発生回路70のENB端子とが接続されて、コネクタ端子ピンが共有化されている。このように接続することにより、コネクタ端子ピンの数を削減することができる。
【0059】
発光素子アレイ200−1,200−2,・・・の近傍には、ODD側とEVEN側の2個のパワーMOSトランジスタ(例えば、NチャネルMOSトランジスタ(以下「NMOS」という。)213,214が設けられている。ODD側のNMOS213のドレーン端子(以下単に「ドレーン」という。)は、共通線211を介してODD側のLED201,・・・のカソードと共通に接続され、EVEN側のNMOS214のドレーンは、共通線212を介してEVEN側のLED202,・・・のカソードと共通に接続されている。各NMOS213,214のソースは、グランドGNDに接続されている。NMOS213のゲートは、ドライバIC100−1のKDRV端子から供給されるゲート信号KDRVによりオン/オフ制御され、NMOS214のゲートは、ドライバIC100−2のKDRV端子から供給されるゲート信号KDRVによりオン/オフ制御される構成になっている。
【0060】
このように構成される図1のドライバIC100における概略の機能を説明する。
図1に示す構成においては、印刷データHD−DATA3〜HD−DATA0は4本であり、隣接するLED8個の内、ODD番目同士あるいはEVEN番目同士の4画素分のデータをクロックHD−CLK毎に同時に送出する構成になっている。そのため、図3の印刷制御部40から出力された印刷データHD−DATA3〜HD−DATA0は、クロック端子CLKに入力されるクロックHD−CLKと共に、全ドライバIC100のDATAI3〜DATAI0端子に入力される。ここで印刷データは、前述の総数が4992個のLEDの内、ODD側のLED201,・・・に対応する2496ドット分の印刷データが、印刷データHD−DATA3〜HD−DATA0として後述する各ドライバIC100内の図示しないフリップフロップ回路(以下「FF」という。)からなるシフトレジスタ中を順次転送される。
【0061】
次に、ラッチ信号HD−LOADが全ドライバIC100のLOAD端子に入力され、シフトレジスタ内に格納された前述の2496ドット分の印刷データが、各ドライバIC100内のシフトレジスタを構成する各FFに対応して設けられた図示しないラッチ回路にラッチされる。続いて、ラッチ回路にラッチされた印刷データと、印刷駆動指令信号HD−STB−Nとによって、2496ドットのODD側のLED201,203,・・・の内、高レベル(以下「Hレベル」という。)であるDO1,DO3,・・・端子に対応するものが点灯される。
【0062】
EVENのLED202,204,・・・に対応する残り2496ドット分の印刷データについても、ODD側のLED201,203,・・・と同様にして順次、転送、ラッチ、及び点灯される。
【0063】
ここで、前記各ドライバIC100において、VDD端子に印加される電源電圧はVDDであり、典型的な例では5Vである。これに対し、前記EEPROM60のVCC端子に印加される電源電圧はVDD3であり、典型的な例では3、3Vが用いられる。このようにする理由は、以下の(1)、(2)の通りである。
【0064】
(1) 各ドライバIC100の電源電圧VDD
各LED201,202,・・・の点灯時の順電圧が略1.6Vであり、この定電流駆動を行う各ドライバIC100の駆動電源電圧VDDとして通常のロジックLSI(大規模集積回路)の多くで採用されている3.3Vでは電圧が不足してしまう。そのため、これより高い5Vが選ばれている。
【0065】
(2) EEPROM60の電源電圧VDD3
EEPROM60の電源電圧VDD3は、典型例では3.3Vが選ばれており、光プリントヘッド13を制御する図3の印刷制御部40内の制御回路の電源電圧も、通常のロジックLSIの多くで採用されている電源電圧と同様の3.3Vとされ、同じ電源系統に属するように構成されている。このようにするのは、下記の理由による。
【0066】
EEPROM60においては、この記憶保持されている光量補正データの誤書き込みを防止するため、内部に自身の電源電圧が正常動作範囲内にあるか否かを判定する図示しない電源電圧検知回路を備えている。
【0067】
光プリントヘッド13が搭載された画像形成装置1の電源投入や電源断時におけるこの素子の電源電圧の立ち上がり、立ち下がり時において、電源電圧が正常動作範囲外にある時は、これを制御している図示しない上位装置(例えば、画像処理部)が誤動作して誤った書き込み指令が入力されるおそれがある。このような場合でも、EEPROM60内に前記電源電圧検知回路を備えることで、書き込み動作を禁止して、格納されている光量補正データの誤書き込みを防止することができる。又、EEPROM60の電源電圧VDD3が正常動作範囲にある時、図3の印刷制御部40内の制御回路の電源電圧も同じ電源系統に属するように構成されているので、その電源電圧VDD3も正常動作範囲にあり、誤った書き込み指令信号が発せられるおそれがない。
【0068】
このように、図1の構成とすることで、光プリントヘッド13を搭載した画像形成装置1の電源投入や電源断時において、EEPROM60の記憶データが破壊されることを防止できるように工夫されている。
【0069】
(光プリントヘッド基板)
図4(a)〜(c)は、図1の光プリントヘッド13における光プリントヘッド基板の実装構成を示す概略の構成図である。ここで、図4(a)は、光プリントヘッド13における電子部品が搭載された光プリントヘッド基板の全体構成図である。図4(b)は、ドライバIC100の一部(100−1〜100−3)と発光素子アレイ200の一部(200−1〜200−3)との接続状態を示す拡大平面図である。更に、図4(c)は、図4(b)に対比して描かれた断面図である。
【0070】
光プリントヘッド13における光プリントヘッド基板300は、略長方形のプリント配線板301を有している。プリント配線板301上において、長手方向の縁部に沿って複数の端子パッド302が形成されると共に、その複数の端子パッド302に接続された複数の配線パターン303が形成されている。更に、プリントヘッド基板300上において、長手方向に沿って複数の発光素子アレイ200(=200−1,200−2,200−3,・・・)が固着され、これに対向して複数のドライバIC100(=100−1,100−2,100−3,・・・,100−26)が固着されている。ドライバIC100−1及び発光素子アレイ200−1の近傍には、光プリントヘッド13のコネクタが取り付けられるコネクタ端子304と、EEPROM60と、基準電圧発生回路70とが固定されている。コネクタ端子304には、図1中のVDD3端子、HD−HSYNC−N端子、HD−STB−N端子、SCK端子、HD−DATA3〜HD−DATA0端子、HD−LOAD端子、VDD端子、GND端子といった複数のコネクタ端子ピンが収容されている。
【0071】
光プリントヘッド基板300は、ボンディングワイヤ305,306,307を有し、発光素子アレイ200の共通線211,212と、プリント配線板301上に設けられた図示しないカソードパッドとが、ボンディングワイヤ307により接続されている。発光素子アレイ200の図示しないアノードパッドと、ドライバIC100の図示しないLED駆動端子パッドとの間は、ボンディングワイヤ306により接続されている。更に、ドライバIC100の図示しない制御信号パッドと、プリント配線板301の端子パッド302とが、ボンディングワイヤ305により接続されている。
【0072】
プリント配線板101上に形成された配線パターン303は、例えば、ドライバIC100−1におけるDATAO3端子〜DATAO0端子の端子パッド302に接続されたボンディングワイヤ305が、プリント配線板301の端子パッド302に一旦接続され、この配線パターン303を経由してプリント配線板301の別の端子パッド302に接続され、再びボンデイングワイヤ305によって、ドライバIC100−2におけるDATAI3端子〜DATAI0端子の端子パッド302に接続されている。
【0073】
EEPROM60及び基準電圧発生回路70は、例えば、プラスチックパッケージに収容されたディスクリート部品を集合して構成され、プリント配線板301の上層に半田付け実装されている。基準電圧発生回路70と発光素子アレイ200とは、プリント配線板301に形成されたベタ状の銅箔配線の上層に配置され、両者がその銅箔配線を経由して熱的に結合されており、発光素子アレイ200のチップ温度と基準電圧発生回路70の温度とが略等しくなるように構成されている。
【0074】
(光プリントヘッド)
図5は、図1の光プリントヘッド13の実装構造を示す概略の断面図である。
【0075】
この光プリントヘッド13は、ベース部材310を有し、このベース部材310上に図4の光プリントヘッド基板300が固定されている。光プリントヘッド基板300上には、複数のチップ状のドライバIC100と複数のチップ状の発光素子アレイ200等とが熱硬化性樹脂等により固着され、それらの複数のドライバIC100と複数の発光素子アレイ200とが、図4のボンディングワイヤ306により相互に接続されている。複数の発光素子アレイ100上には、柱状の光学素子を多数配列してなるロッドレンズアレイ311が配置され、このロッドレンズアレイ311がホルダ312により固定されている。ベース部材310、光プリントヘッド基板300及びホルダ312は、クランプ部材313,314により固定されている。
【0076】
(基準電圧発生回路)
図6は、図1中の基準電圧発生回路70の構成を示す回路図である。
【0077】
この基準電圧発生回路70は、電源電圧VDDが入力されるVDD端子と、シリアルクロックSCKが入力されるENB端子と、基準電圧VREFを出力するVREF端子と、そのVDD端子及びENB端子に接続された三端子レギュレータ80と、このレギュレータ80の出力側ノードN1に接続された温度検出回路90と、この温度検出回路90の出力側ノードN2に接続された抵抗値R94の抵抗94とを有している。温度検出回路90は、例えば、バイポーラトランジスタであるNPNトランジスタ(以下「NPNTR」という。)91と、このNPNTR91に接続された抵抗値R92の抵抗92及び抵抗値R93の抵抗93とを有している。
【0078】
レギュレータ80は、VDD端子に接続されて電源電圧VDD(例えば、5V)を入力する電源電圧Vi端子、ENB端子に接続されてシリアルクロックSCKを入力するチップイネーブル信号CE端子、グランドGNDに接続されるGND端子、及び出力電圧Vo端子を有し、ENB端子から供給されるシリアルクロックSCKがCE端子に入力され、シリアルクロックSCKがHレベルの時には、レギュレータ80がオン状態になって動作し、温度依存性を持たず、且つ電源電圧VDDの値にも依存しない設計的に定められた所定の出力電圧VoをVo端子から出力し、シリアルクロックSCKがLレベルの時には、レギュレータ80がオフ状態になって動作を停止し、Vo端子からの出力電流をゼロにすると共に内部の電力消費を略ゼロとする回路である。このようなレギュレータ80としては、例えば、セイコーインスツル社製CMOSボルテージレギュレータS−818シリーズ等を用いることができる。
【0079】
レギュレータ80のVo端子側のノードN1には、NPNTR91のコレクタ端子(以下単に「コレクタ」という。)が接続され、このコレクタとベース端子(以下単に「ベース」という。)との間に、抵抗92が接続されている。NPNTR91のベースとエミッタ端子(以下単に「エミッタ」という。)との間には、ベース・エミッタ間電圧Vbeを印加するための抵抗93が接続されている。NPNTR91のエミッタ・コレクタ間電圧は、Vxである。NPNTR91のエミッタ側のノードN2及びVREF端子間とグランドGNDとの間には、抵抗94が接続されている。
【0080】
ENB端子から入力されるシリアルクロックSCKがLレベルの時には、レギュレータ80が動作を停止してVo端子からの出力電流がゼロとなるので、NPNTR91及び抵抗92,93,94に流れる電流が全てゼロとなる。
【0081】
このように構成される基準電圧発生回路70の動作を簡単に説明する。
NPNTR91のベース電流は、抵抗値R92の抵抗92及び抵抗値R93の抵抗93に流れる電流値に比べて無視できるほど小さいとして基準電圧VREFを計算すると、次式が得られる。
VREF=Vo−Vx=Vo−(1+R92/R93)×Vbe
【0082】
NPNTR91のベース・エミッタ間電圧Vbeは、略−2mV/℃の温度依存性を持ち、温度が高くなると、ベース・エミッタ間電圧Vbeが減少する特性となる。一方、レギュレータ80の出力電圧Voは、温度依存性が略ゼロとされるので、この結果、図6の基準電圧発生回路70においては、温度が高くなると基準電圧VREFが増加する正の温度係数Tcを備えたものとなる。基準電圧VREFの温度係数Tcは、
【0083】
【数1】
【0084】
として定義される。そのため、基準電圧発生回路70から出力される基準電圧VREFの温度係数Tcは、次式のようになる。
【0085】
【数2】
【0086】
前述したように、NPNTR91のベース・エミッタ間電圧Vbeは、略−2mV/℃の温度依存性を持つので、式(2)の第1項は正の値となり、抵抗値の比(R92/R93)を大きくすることで温度係数Tcを大きくすることができ、又、基準電圧VREFの値を小さくすることでも、その温度係数Tcが大きくなる。このように、基準電圧VREFの値は、レギュレータ80の出力電圧Voによっても増減させることができるので、その電圧値及び温度係数Tcは、設計上の必要に応じて様々に設定できる。
【0087】
なお、基準電圧発生回路70においては、温度検出用にNPNTR91を用いているが、これに代えて、PNPトランジスタ(以下「PNPTR」という。)を用いることもできる。この場合、電流の流れる向きの違いに注意して、レギュレータ80のVo端子側のノードN1にPNPTRのエミッタを、ノードN2にPNPTRのコレクタを接続するようにすれば良い。この際、抵抗92と抵抗93の抵抗値の定義を入れ替えて、抵抗92の抵抗値をR93とし、抵抗93の抵抗値をR92として定義し直すことで、前述した計算式が同様に成り立つ。
【0088】
図7は、図6中の三端子レギュレータ80の構成を示す回路図である。
この三端子レギュレータ80は、CE端子から入力されるシリアルクロックSCKがHレベルの時にはオン状態になって動作し、Lレベルの時にはオフ状態になって動作を停止する定電流源81、基準電圧生成回路82及び誤差増幅器83を有し、この定電流源81及び基準電圧生成回路82が、Vi端子とGND端子との間に直列に接続されている。定電流源81と基準電圧生成回路82との接続点は、誤差増幅器83の反転入力端子(−)に接続されている。
【0089】
誤差増幅器83の出力端子には、出力トランジスタ(例えば、PチャネルMOSトランジスタ、以下「PMOS」という。)84のゲートが接続され、このPMOS84のソースがVi端子に接続され、ドレーンがVo端子に接続されている。Vo端子とGND端子との間には、2個の帰還抵抗85,86が直列に接続され、この帰還抵抗85,86の接続点が、誤差増幅器83の反転入力端子(+)に接続されている。
【0090】
このような構成のレギュレータ80において、誤差増幅器83は、帰還抵抗85,86によって電圧分割された出力電圧Voの一部と、基準電圧生成回路82により生成された基準電圧Vrefとを比較し、Vi端子から入力される電源電圧VDDや温度変化の影響を受けない一定の出力電圧Voを保持するのに必要なゲート電圧をPMOS84のゲートに供給する。
【0091】
(基準電圧発生回路の変形例)
図8は、図6の基準電圧発生回路70における他の構成を示す変形例の回路図であり、図6中の要素と共通の要素には共通の符号が付されている。
【0092】
図8の基準電圧発生回路70Aは、図6と同様に、VDD端子、ENB端子、及びVREF端子を有し、そのENB端子に、インバータ71を介して抵抗72の一端が接続されている。抵抗72の他端には、スイッチ素子(例えば、PNPTR)73のベースが接続されている。PNPTR73のエミッタはVDD端子に接続され、コレクタに二端子レギュレータ80Aの入力側が接続されている。
【0093】
レギュレータ80Aは、PNPTR73のコレクタに接続され、このPNPTR73のエミッタ・コレクタを介して電源電圧VDDを入力するVi端子と、グランドGNDに接続されるGND端子と、出力電圧Voを出力するVo端子とを有し、電源電圧VDDがPNPTR73を介してVi端子に入力されると、温度依存性を持たず、且つ電源電圧VDDの値にも依存しない設計的に定められた所定の出力電圧VoをVo端子から出力する回路である。このようなレギュレータ80Aとしては、例えば、セイコーインスツル社製CMOSボルテージレギュレータS−817シリーズ等を用いることができる。
【0094】
レギュレータ80AのVo端子には、温度検出回路90Aが接続されている。温度検出回路90Aは、例えば、順方向に直列に接続された複数のシリコンダイオード95,96により構成され、この出力端子に、VREF端子が接続されている。VREF端子とグランドGNDとの間には、電流I1を流す抵抗値R97の抵抗97と、電流I2を流す抵抗値R98の抵抗98とが、直列に接続されている。抵抗97と抵抗98との接続点は、レギュレータ80Aにおける電流Issを流すGND端子に接続されている。
【0095】
このように構成される基準電圧発生回路70Aの動作を簡単に説明する。
ENB端子に入力されるシリアルクロックSCKがHレベルの時には、これがインバータ71で反転されてLレベルとなり、抵抗72を介してPNPTR73のベースに印加される。すると、PNPTR73がオン状態になり、VDD端子に印加された電源電圧VDDがそのPNPTR73を介してレギュレータ80AのVi端子に入力される。これにより、レギュレータ80Aが動作し、温度依存性を持たず、且つ電源電圧VDDの値に依存しない所定の出力電圧VoがVo端子から出力される。
【0096】
一方、ENB端子に入力されるシリアルクロックSCKがLレベルの時には、これがインバータ71で反転されてHレベルとなり、抵抗72を介してPNPTR73のベースに印加されるので、このPNPTR73がオフ状態になる。すると、レギュレータ80Aは電源供給が絶たれて、Vo端子からの出力電流がゼロになると共に、このレギュレータ80Aの内部における電力消費が略ゼロになる。そのため、ENB端子に入力されるシリアルクロックSCKがLレベルの時には、PNPTR73、温度検出回路90A、及び抵抗97,98に流れる電流が全てゼロになる。
【0097】
ここで、ENB端子に入力されるシリアルクロックSCKがHレベルの場合、レギュレータ80AのGND端子に流れる電流Issは、抵抗97,98に流れる電流I1,I2の値に比べて無視できるほど小さい。この時のVREF端子から出力される基準電圧VREFは、次式のようになる。
VREF=(1+R98/R97)×(Vo−2×Vf)
但し、Vo;レギュレータ80AのVo端子とGND端子との間に生じる出力電圧
Vf;温度検出回路90Aを構成している各シリコンダイオード95,96の
順電圧
【0098】
各シリコンダイオード95,96の順電圧Vfは、略2mV/℃の温度依存性を持ち、温度が高くなると順電圧Vfが減少する特性となる。一方、レギュレータ80Aの出力電圧Voは、温度依存性が略ゼロであり、抵抗97,98の温度係数もまた無視することができる。この結果、基準電圧発生回路70Aから出力される基準電圧VREFは、温度が高くなると増加する正の温度係数を備えたものとなり、この基準電圧VREFを基に、図1の光プリントヘッド13内のLED201,202,・・・の駆動電流を発生させることで、このLED201,202,・・・の温度特性を補償することが可能となる。
【0099】
図9は、図8中の二端子レギュレータ80Aの構成を示す回路図であり、三端子レギュレータ80を示す図7中の要素と共通の要素には共通の符号が付されている。
【0100】
この二端子レギュレータ80Aは、電源電圧VDDがVi端子に入力されると、オン状態になって動作する定電流源81A、基準電圧生成回路82A及び誤差増幅器83Aを有し、この定電流源81A及び基準電圧生成回路82Aが、図7の三端子レギュレータ80と同様に、Vi端子とGND端子との間に直列に接続されている。定電流源81Aと基準電圧生成回路82Aとの接続点は、誤差増幅器83Aの反転入力端子(−)に接続されている。
【0101】
誤差増幅器83Aの出力端子には、図7と同様に、出力トランジスタ(例えば、PMOS)84のゲートが接続され、このPMOS84のソースがVi端子に接続され、ドレーンがVo端子に接続されている。Vo端子とGND端子との間には、2個の帰還抵抗85,86が直列に接続され、この帰還抵抗85,86の接続点が、誤差増幅器83Aの反転入力端子(+)に接続されている。
【0102】
このような構成のレギュレータ80Aにおいて、電源電圧VDDがVi端子に入力されると、誤差増幅器83Aは、帰還抵抗85,86によって電圧分割された出力電圧Voの一部と、基準電圧生成回路82Aにより生成された基準電圧Vrefとを比較し、Vi端子から入力される電源電圧VDDや温度変化の影響を受けない一定の出力電圧Voを保持するのに必要なゲート電圧をPMOS84のゲートに供給する。
【0103】
(光プリントヘッドの全体の動作)
図10は、本発明の実施例1における画像形成装置1の電源投入後に、図1の光プリントヘッド13に対して行われる制御の様子を示すタイミングチャートである。
【0104】
図10において、主走査同期信号HD−HSYNC−Nに併記されたCE−Nは、図1のシリアルメモリ60におけるCE―N端子に入力される負論理のチップイネーブル信号(=主走査同期信号HD−HSYNC−N)である。又、印刷駆動指令信号HD−STB−Nに併記されたSIは、シリアルメモリ60において印刷駆動指令信号HD−STB−NをSI端子から入力するシリアルデータである。
【0105】
図10に示す制御は、次の3つの処理からなる。
(I) 第1ステップ:EEPROM60からの光量補正データ読み出し処理(L部)
【0106】
(II) 第2ステップ:読み出された光量補正データのドライバIC100に対しての補正データ転送処理(Y部)
【0107】
(III) 第3ステップ:印刷データ転送処理(Z部)
【0108】
以下、この3つの処理について説明する。
(I) 第1ステップ:EEPROM60から光量補正データ読み出し処理(L部)
図10のA部に示すように、処理の開始において、引き続くデータ転送がLED駆動を伴わない補正データ転送であることを示すため、ラッチ信号HD−LOADをHレベルに立ち上げる。次いで、B部に示すように、主走査同期信号HD−HSYNC−NをLレベルに立ち下げてアクティブにする。
【0109】
図1のドライバIC100の内部回路において、補正データ転送中にストローブ信号である印刷駆動指令信号HD−STB−NがLレベルにされても、LED駆動が行われないように禁止機能を設けることができる。そのため、ラッチ信号HD−LOADをHレベルにした状態において、ドライバIC100のSTB端子に入力される印刷駆動指令信号HD−STB−Nを他の機能に転用することができる。
【0110】
HD−HSYNC−N端子は、図1のEEPROM60のCE―N端子に接続されているので、図10のB部に示すように、主走査同期信号HD−HSYNC−NがLレベルのアクティブになることで、そのEEPROM60が動作可能な状態になる。図10の破線で示すB部タイミングにおいて、シリアルクロックSCKは、C0部に示すように、Hレベルになっている。次いで、EEPROM60のSI端子には、D1部、D2部に示すように、SCK端子に入力されるシリアルクロックSCKに同期して、印刷駆動指令信号HD−STB−Nが入力される。ここで、D1部に入力されるのは、EEPROM60に対してデータリードを指令するコマンド列であり、D2部で入力されているのは、EEPROM60の読み出し開始アドレスを指定するアドレスデータ列である。前記データ列D1部、D2部を転送させるためのシリアルクロックSCKが、図10のC1部、C2部として示されている。
【0111】
引き続きE部に示すように、シリアルクロックSCKを入力することで、EEPROM60に格納されているデータが、F部に示すように、EEPROM60のSO端子から順次読み出され、図3の印刷制御部40に一時格納される。
【0112】
EEPROM60においては、内部にアドレス値のオートインクリメント機能を備えており、D2部で読み出し開始アドレスを与えた後には、シリアルクロックSCKに応じてアドレス値を更新しつつ、E部に示すように、格納されたデータをシリアルに読み出すことができる。EEPROM60に格納されているデータの必要量の読み出しが完了すると、C3部に示すように、シリアルクロックSCKの入力が停止してHレベルに保持される。
【0113】
次いで、図10の破線で示すP部タイミングにおいて、主走査同期信号HD−HSYNC−NがHレベルに立ち上がり、EEPROM60のSO端子は、ハイインピーダンス(以下「Hi−Z」という。)状態になる。
【0114】
このような過程を経て、光プリントヘッド13内のEEPROM60に格納されていた光量補正データが読み出されて、図3の印刷制御部40における内部の図示しないメモリ素子に格納される。
【0115】
(II) 第2ステップ:読み出された光量補正データのドライバIC100に対しての補正データ転送処理(Y部)
【0116】
図10のY部に示すように、図3の印刷制御部40に格納された光量補正データ(補正データb3,b2,b1,b0)を図1のドライバIC100内に転送する。補正データb3,b2,b1,b0は、LED当たり4ビットからなるものであり、bit(ビット)3〜bit0の各ビット位置に応じて4回に分けて転送される。又、図1を用いて説明したように、LED駆動はOdd(奇数)番目のLED201,・・・とEven(偶数)番目のLED202,・・・を時分割に駆動されるものであって、それに対応して補正データ転送においても、そのドット補正データをOdd番目ドット、Even番目ドットの補正データb3〜b0に分けて転送処理が行われる。
【0117】
図10においても、Odd番目のドット補正データのbit3(これを「補正データb3_Odd」と記す。)をクロックHD−CLKに同期して転送し、この記転送が完了すると、図10のa部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nの3パルスが入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれる。
【0118】
以下同様に、Even番目のドット補正データのbit3(これを「補正データb3_Even」と記す。)をクロックHD−CLKに同期して転送し、この転送が完了すると、図10のb部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nが3パルス入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれる。
【0119】
更に、補正データのbit2,bit1について、データ転送が順に行われ、Even番目のドット補正データのbit0(これを補正データb0_Even」と記す。)をクロックHD−CLKに同期して転送し、この転送が完了すると、図10のh部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nが3パルス入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれ、補正データのbit3〜bit0の全てが補正メモリに格納される。その後、図10のQ部に示すように、ラッチ信号HD−LOADがLレベルに立ち下がり、Y部に示した補正データ転送が完了する。
【0120】
(III) 第3ステップ:印刷データ転送処理(Z部)
図10のZ部における印刷データ転送処理では、R部に示すように、1ラインの印刷開始に際し、引き続くデータ転送がOddドットのものであることを示すため、主走査同期信号HD−HSYNC−Nが入力される。次いで、U部において、Oddドットの印刷データが転送され、S部のラッチ信号HD−LOADのパルスにより、図示しないドライバIC100内のシフトレジスタにシフト入力されたデータがラッチ回路にラッチされる。更に、W部に示すように、印刷駆動指令信号HD−STB−NがLレベルへと遷移して、LED201,202,・・・の発光駆動が行われる。印刷データHD−DATA3〜HD−DATA0がオンであると、印刷駆動指令信号HD−STB−NがLレベルになる期間、LED201,202,・・・が発光駆動されることになる。この時駆動されるLEDは、Odd番目のLED201,・・・である。
【0121】
同様に、図10のV部において、Evenドットのデータ転送が行われ、そのデータが、T部に示すラッチ信号HD−LOADのパルスによりラッチされ、X部において、LED201,202,・・・が発光駆動される。この時駆動されるLEDは、Even番目のLED202,・・・であって、このような一連の手順によりLED201,202,・・・の分割駆動が行われる。
【0122】
このようなZ部に示す動作により、印刷処理が完了して画像形成装置1がスタンバイ状態になると、光プリントヘッド13のスタンバイ時消費電力を削減するために、低消費電力状態への移行が図3の印刷制御部40から指令される。そのためには、図10のY部に示す補正データ転送と同様のシーケンスを用いることで、補正データのみならず、ドライバIC100に対して低消費電力モード(即ち、スタンバイモード)への移行を指令することができる。このスタンバイモードにおいては、ドライバIC100内に存在する静的に電流消費するルートを遮断して、それによる消費電力を略ゼロとするものである。後述するように、このような機能を設けることで、光プリントヘッド製造時における検査工程を容易にすることができる。
【0123】
(スタンバイモード設定動作)
図11は、図1の光プリントヘッド13を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【0124】
本処理は、光プリントヘッド13の製造後検査で行われるのみならず、画像形成装置実装後においても、スタンバイ時の消費電力低減のためにも用いることができる。
【0125】
図11に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図10を用いて説明したものと同様である。又、図11のI部として示すP部からJ部で挟まれる期間において、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0126】
従来技術の課題の項で説明したように、光プリントヘッド13の試験工程においてIDDq電流の測定を行う時、前記スタンバイモードを用いることで、その測定精度を高めることができる。そのため、図11のJ部に示すように、シリアルクロックSCKをLレベルにする。
【0127】
前述したように、EEPROM60に対してデータアクセスしていない時、破線のC0部やC3部に示すように、シリアルクロックSCKがHレベルになっている。J部においてはEEPROM60のチップイネーブル信号CE−N端子がHレベルになっているので、J部に示すように、その信号レベルが変化したとしても、その動作には支障を与えることがない。一方、図1に示すように、SCK端子は、基準電圧発生回路70のENB端子にも接続されており、このENB端子に入力されるシリアルクロックSCKがLレベルにされることで、図6のレギュレータ80の動作が停止し、基準電圧発生回路70の消費電力を略ゼロにすることができる。同様に、シリアルクロックSCKがLレベルにされることで、図8のPNPTR73がオフ状態になってレギュレータ80Aの動作が停止し、基準電圧発生回路70Aの消費電力を略ゼロにすることができる。
【0128】
前述したように、従来の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバICはその消費電力が略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子からダイオード(図8のダイオード95,96に相当)等を介してグランドGNDに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。この電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では10mAと大きなものとなっていた。
【0129】
これに対し、本実施例1では、図11のタイミングチャートに示すように、SCK端子をLレベルにすることで、基準電圧発生回路70(又は70A)の動作を停止させて、それによる消費電力を略ゼロとするスタンバイモードに設定することができる。この状態は、K部に示すSCK端子のシリアルクロックSCKが再びHレベルにされるまでのスタンバイモード期間Tstbyの間継続する。
【0130】
(光プリントヘッドの変形例)
図12は、図1の光プリントヘッド13の変形例を示す光プリントヘッド13Aの構成図であり、図1中の要素と共通の要素には共通の符号が付されている。
【0131】
本変形例の光プリントヘッド13Aでは、図1の基準電圧発生回路70に代えて、これとは構成の異なる基準電圧発生回路70Bが設けられている。
【0132】
本変形例の基準電圧発生回路70Bでは、図1の正論理のENB端子とは異なる負論理のENB−N端子と、図1と同様のVREF端子とを有し、そのENB−N端子がSCK端子に接続されている。この基準電圧発生回路70Bは、ENB−N端子に入力されるシリアルクロックSCKのレベルによって内部の動作状態をオン/オフ状態に切り替えることができ、例えば、図6の基準電圧発生回路70の構成と類似したもの、あるいは、図8の基準電圧発生回路70Aの構成と類似したものを用いることができる。その他の構成は、図1の光プリントヘッド13と同様である。
【0133】
(変形例の光プリントヘッドのスタンバイモード設定動作)
図13は、図12の光プリントヘッド13Aを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、図11中の要素と共通の要素には共通の符号が付されている。
【0134】
図13に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図11を用いて説明したものと同様である。図13においては、図12の基準電圧発生回路70BにおけるENB−N端子を負論理にしたのに伴い、図13のC0部、C3部におけるシリアルクロックSCKのレベルをLレベルにしている。シリアルクロックSCKにおけるJ部とK部との間のHレベルの期間は、図11と同様に、スタンバイモード期間Tstbyである。又、図13のI部として示すP部からJ部で挟まれる期間において、図11と同様に、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0135】
前述したように、光プリントヘッド13Aの試験工程においてIDDq電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができるので、図13のJ部に示すように、シリアルクロックSCKをHレベルにする。
【0136】
図12のEEPROM60に対してデータアクセスしていない時、図13のC0部やC3部に示すように、シリアルクロックSCKはLレベルになっている。J部においては、EEPROM60のチップイネーブル信号CE−N端子がHレベルになり、その動作が禁止状態にされているので、J部に示すように、その信号レベルが変化したとしても、そのEEPROM60の動作には支障を与えることがない。
【0137】
一方、図12に示すように、SCK端子は基準電圧発生回路70BのENB−N端子にも接続されており、そのENB−N端子が負論理であるので、このENB−N端子に入力されるシリアルクロックSCKがHレベルにされることで、基準電圧発生回路70Bの動作が停止して、その消費電力を略ゼロとすることができる。この状態は、図13のK部に示すように、シリアルクロックSCKが再びLレベルとされるまでのスタンバイモード期間Tstbyの間、継続する。
【0138】
(実施例1の効果)
本実施例1及びこの変形例の光プリントヘッド13,13A及びこれを用いた画像形成装置1によれば、次の(a)〜(d)のような効果がある。
【0139】
(a) 光プリントヘッド13,13Aにおいて、光量補正データが格納されるEEPROM60の制御のためのSCK端子を用いて、このSCK端子に入力されるシリアルクロックSCKにより、基準電圧発生回路70,70A,70Bのオン/オフ動作を切り替える構成にしているので、基準電圧発生回路70,70A,70Bにより生じていた静的消費電流を遮断して、光プリントヘッド全体での消費電流を略ゼロにすることができる。この結果、実装組立て後の試験工程において、IDDq電流を測定することで、実装不具合による損傷チップの有無を高精度に判別することができ、その品質レベルを格段に向上させることが可能になる。
【0140】
(b) 光プリントヘッド13,13Aにおいて、前記静的消費電流を遮断して消費電流を略ゼロにできる構成にしたので、この光プリントヘッド13,13Aを用いた画像形成装置1のスタンバイ時消費電力を略ゼロに低減することも可能になり、大幅な低消費電力化を実現できる。
【0141】
(c) 基準電圧発生回路70,70A,70Bの静的消費電流を遮断するために、ENB端子又はENB−N端子に入力されるシリアルクロックSCKを用いているので、新たにコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。
【0142】
(d) 本実施例1の画像形成装置1によれば、前記光プリントヘッド13,13Aを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置(プリンタ、複写機、ファクシミリ装置、複合機等)を提供することができる。即ち、前記光プリントヘッド13,13Aを用いることにより、上述したフルカラーの画像形成装置1に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。
【実施例2】
【0143】
本発明の実施例2における画像形成装置1の全体構成は、実施例1と同様であるが、この画像形成装置1に設けられる光プリントヘッドの構成及び動作が実施例1と異なるので、この異なる点を以下説明する。
【0144】
(光プリントヘッド)
図14は、本発明の実施例2における光プリントヘッド13Bを示す構成図であり、実施例1の光プリントヘッド13を示す図1中の要素と共通の要素には共通の符号が付されている。
【0145】
本実施例2の光プリントヘッド13Bでは、実施例1の光プリントヘッド13において、基準電圧発生回路70の正論理のENB端子をSCK端子に接続する構成に代えて、そのENB端子がEEPROM60のSO端子に接続されると共に、そのENB端子及びSO端子が新たに追加されたプルアップ抵抗61を介してVDD3端子に接続されている。そのため、本実施例2の基準電圧発生回路70は、EEPROM60のSO端子から出力されるシリアルデータをENB端子から入力し、そのシリアルデータのレベルによってオン/オフ動作が切り替わる構成になっている。その他の構成は、実施例1と同様である。
【0146】
(スタンバイモード設定動作)
図15は、図14の光プリントヘッド13Bを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、実施例1を示す図11中の要素と共通の要素には共通の符号が付されている。
【0147】
図15に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図11を用いて説明したものと同様である。又、図15のO部として示すP部からI部で挟まれる期間において、図11と同様に、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0148】
前述したように、光プリントヘッド13Bの試験工程においてIDDq電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができる。そのためには、ドライバIC100の消費電力を略ゼロとなるように設定することのみならず、これまで定常的な電力消費が不可欠であった基準電圧発生回路70における電力消費を略ゼロにする必要がある。そこで、本実施例2の光プリントヘッド13Bでは、EEPROM60からの読み出しデータを用いて基準電圧発生回路70の動作状態を制御するように工夫している。
【0149】
前述したように、EEPROM60から読み出しデータが出力されていない時、EEPROM60のSO端子はHi−Z状態になっている。又、SO端子は、抵抗61を用いてプルアップされているので、前記Hi−Z状態においてはその端子レベルがHレベルになる。
【0150】
図15においては、G部、H部が前記Hi−Z状態であり、プルアップによりHレベルにあることを示すために、破線にてその状態が示されている。
【0151】
前述したように、O部として示すP部からI部で挟まれる期間において、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。この時、EEPROM60のSO端子、即ち基準電圧発生回路70のENB端子は、プルアップ抵抗61の働きによりHレベルになるので、基準電圧発生回路70が動作状態となり、光プリントヘッド13Bとして通常通りの動作を行うことができる。
【0152】
これに対し、基準電圧発生回路70の動作を停止させて電力消費を略ゼロにするために、以下のようなシーケンスを行う。
【0153】
先ず、図15のI部に示すように、主走査同期信号HD−HSYNC−NをLレベルにする。次いで、EEPROM60のSI端子に、L部に示すように、印刷駆動指令信号HD−STB−Nにおいてリードコマンド列を与え、SCK端子には、M部に示すように、シリアルクロックSCK列を与える。
【0154】
前記L部に入力されるリードコマンドは、D部に示すものと同様のものであるが、前記D部は、図10を用いて説明したように、EEPROM60の読み出しを指令するコマンドD1部と、読み出し回路アドレスを指定するD2部よりなる。図15のL部における読み出し回路アドレスは、EEPROM60中の未使用エリアに設けられたデータ“0”からなる固定データ部を示すものであるが、これはまた光量補正データ列中のいずれかのデータ“0”となるアドレス、あるいはビット位置であっても良い。
【0155】
このように、L部、M部にて固定データ“0”となるアドレス及びビット位置が指定されると、J部に示すように、シリアルクロックSCKの立ち下がりにより、EEPROM60のSO端子からシリアルデータが出力され、SO端子がN部に示すようにLレベルになる。EEPROM60のSO端子は、基準電圧発生回路70のENB端子に接続されているので、SO端子がLレベルにされることで、基準電圧発生回路70の動作が停止して消費電力が略ゼロになる。
【0156】
前述したように、従来構成の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバICの消費電力を略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子を通じてダイード(図8のダイオード95,96に相当)等を通じてグランドGNDに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。前記電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では10mAと大きなものとなっていた。
【0157】
これに対し、本実施例2の光プリントヘッド13Bでは、図15のタイミングチャートに示すように、EEPROM60のSO端子をLレベルにすることで、基準電圧発生回路70の動作を停止させて、それによる消費電力を略ゼロにするスタンバイモードに設定することができる。この状態は、図15のK部に示すように、シリアルクロックSCKを上げ下げして、EEPROM60のデータ“1”となるアドレスあるいはビット位置を読み出して、Q部に示すように、SO端子を再びHレベルにするまでのスタンバイモード期間Tstbyの間、継続する。
【0158】
(実施例2の効果)
本実施例2の光プリントヘッド13Bによれば、光量補正データが格納されるEEPROM60のSO端子から出力されるシリアルデータを用いて、光プリントヘッド13Bの付帯回路である基準電圧発生回路70の動作を停止させ、その消費電流を遮断可能にして光プリントヘッド全体の消費電流を略ゼロにすることができる構成にしたので、実施例1の効果(a)〜(d)と同様の効果がある。
【0159】
(実施例の他の変形例)
本発明は、上記実施例1、2やこれらの変形例に限定されず、その他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(i)、(ii)のようなものがある。
【0160】
(i) LED201,202,・・・が光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子(例えば、発光サイリスタ、有機EL素子等)を用いる光プリントヘッドや、それを用いて構成される画像形成装置において利用することができる。
【0161】
(ii) 不揮発性のシリアルメモリは、EEPROM60以外の他のメモリにより構成しても良い。
【符号の説明】
【0162】
1 画像形成装置
13,13A,13B 光プリントヘッド
60 EEPROM
70,70A,70B 基準電圧発生回路
100,100−1,100−2 ドライバIC
200,200−1,200−2 LEDアレイ
201,202 LED
【技術分野】
【0001】
本発明は、被駆動素子の群、例えば、光源に発光素子である発光ダイオード(以下「LED」という。)や発光サイリスタ等を用いた電子写真プリンタにおけるLEDの列や発光サイリスタの列等を選択的に且つサイクリックに駆動する光プリントヘッドと、これを用いた画像形成装置に関するものである。
【背景技術】
【0002】
従来、電子写真プリンタ等の画像形成装置には、発光素子を多数配列させて露光部としての光プリントヘッドを形成したものがある。発光素子としては、LEDの他、発光サイリスタ、有機エレクトロルミネセンス(以下「有機EL」という。)等が用いられる。光プリントヘッドは、複数の発光素子が配列された発光素子アレイと、これを駆動するドライバ集積回路(以下「ドライバIC」という。)等とを備えている。
【0003】
LEDを用いた光プリントヘッドでは、ドライバIC内に設けられる駆動回路とLEDとが1対1、もしくは1対N(N>1)に対応するように設けられ、そのLEDのアノード端子(以下単に「アノード」という。)及びカソード端子(以下単に「カソード」という。)間に駆動電流を流すか否かにより、発光/非発光の状態を切り替えている。発光状態におけるLEDの光出力は前記駆動電流の値により決まるものであり、その駆動電流を調整することで光プリントヘッドへの露光エネルギー量を調整するようにしている。
【0004】
ここで、前記駆動回路として、MOSトランジスタを飽和領域で動作させることで定電流特性を持たせ、LEDの定電流駆動を行うと共に、LEDの駆動電流値をドット毎(即ち、LED毎)に調整可能とすることでLEDの光量ばらつきを補正可能にする構成が知られている。
【0005】
前記MOSトランジスタを飽和領域で動作させるため、そのゲート端子(以下単に「ゲート」という。)及びソース端子(以下単に「ソース」という。)間に所定の制御電圧を印加し、この制御電圧値を演算増幅器(以下「オペアンプ」という。)を含む制御回路により発生させることができる。
【0006】
前記制御回路を有する光プリントヘッドでは、その制御回路に対する駆動電流値を指令するための基準電圧を与えることを目的として、基準電圧発生回路を備えている。
【0007】
特許文献1には、前記基準電圧発生回路の出力基準電圧に正の温度係数を与えることで、発光素子であるLEDの温度補償を行う構成が開示されている。前記基準電圧発生回路は、前記ドライバICとは別の素子として構成され、定常的に静的消費電流を生じている。
【0008】
又、前記LEDの光量補正のための補正データを格納するために、光プリントヘッドには不揮発性メモリであるEEPROM(Electrically Erasable Programable Read Only Memory)を備えることが通例である。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2009−64323号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、従来の光プリントヘッド及びこれを用いた画像形成装置では、次のような課題があった。
【0011】
光プリントヘッドは、例えば、基板ユニットを備えている。基板ユニットは、プリント配線板を有し、このプリント配線板上に、多数の発光素子アレイと多数のドライバICとが搭載され、これらのドライバICの端子パッドとプリント配線板の端子パッドとの間が、ワイヤボンディングにより接続されている。基板ユニットを構成しているプリント配線板上に搭載されるドライバICは多数であり、前記ボンディングワイヤの数も多数におよぶので、その製造過程において、ごく稀にではあるが前記ワイヤボンディングを行う時に実装位置ずれを生じて、ボンディングワイヤの接続部がドライバIC側の端子パッドからはみ出してしまい、前記端子パッドに隣接配置されているドライバIC内の回路素子を押し潰して損傷を与える可能性がある。
【0012】
このようにして生じる損傷ドライバICの有無を検出するためには、例えば、その損傷箇所を通じて電流が流れることによる電源電流(即ち、IDDq電流)の増加を測定するIDDqテストが有効である。
【0013】
IDDqテストについて簡単に説明する。即ち、相補型MOSトランジスタ(以下「CMOS」という。)回路は、信号が変化する時には電流が流れるが、信号が変化しない静止時においては、電源電圧VDDを出力するVDD電源とグランドGNDとの間に電流パスがなく、数pAから数μAの電流しか流れない。IDDqテストとは、このようなCMOS回路の特性を利用し、静止時における電源電流を測定し、電源電流の僅かな増加を判別することにより、隣接配線間の短絡故障等のIC内部の故障を効率的に検出するという手法である。
【0014】
一方、発光素子としてのLEDにおける発光パワーの温度依存性は、負の温度係数を持ち、発光素子アレイにおけるジャンクション温度の上昇に伴って発光パワーが減少するので、LED駆動電流値の温度係数を正にして温度補償を行い、発光パワーを所定値に維持することが望ましい。例えば、ドライバICからの駆動電流出力値は、ドライバIC内に配置された抵抗と基準電圧発生回路の出力電圧値とで決定されるため、抵抗の温度係数(通常、正の値を持つ)を考慮して基準電圧発生回路の出力電圧には正の温度特性を与えることが望ましい。
【0015】
そこで、特許文献1に記載された光プリントヘッドでは、所望の温度係数や出力電圧値を任意に設定可能な基準電圧発生回路を有し、LED発光パワーの負の温度依存性とドライバIC内の基準抵抗の温度依存性を補償している。基準電圧発生回路は、所定電圧を出力する三端子レギュレータ、バイポーラトランジスタ、及び抵抗により構成されている。ところが、三端子レギュレータを用いているので、静的な電源電流(典型的な例では10mA)を生じてしまい、前記の損傷により生じる微小なIDDq電流(典型例では1μA以下)の有無により生じる差異をIDDqテストにて検出することができない。
【0016】
そこで、光プリントヘッドの外部から入力する制御信号により、基準電圧発生回路がオン/オフ動作する構成にし、IDDqテスト時に、制御信号により基準電圧発生回路をオフ状態にして静的消費電流を遮断することが考えられる。しかし、外部から制御信号を入力するためのコネクタ端子ピンを増設しなければならず、回路規模の小型化が困難になるという課題がある。
【課題を解決するための手段】
【0017】
本発明の内の第1の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。
【0018】
ここで、前記不揮発性のシリアルメモリは、駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。
【0019】
前記基準電圧発生回路は、前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。
【0020】
更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。
【0021】
そして、前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機(以下「スタンバイ」という。)状態になり、前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。
【0022】
第2の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。
【0023】
ここで、前記不揮発性のシリアルメモリは、駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。
【0024】
前記基準電圧発生回路は、前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。
【0025】
更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。
【0026】
そして、前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になり、前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。
【0027】
第3の発明の画像形成装置は、前記第1又は第2の発明の光プリントヘッドを備え、前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする。
【発明の効果】
【0028】
本発明の内の第1及び第2の発明の光プリントヘッドによれば、駆動回路と基準電圧発生回路の静的消費電流を遮断することが可能になり、光プリントヘッドの実装組立て時に駆動回路に損傷を与えたとしても、その破損駆動回路を内在した光プリントヘッドを不良として検出することができ、その品質レベルを向上させることが可能になる。しかも、光プリントヘッドにおけるコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。
【0029】
第3の発明の画像形成装置によれば、前記光プリントヘッドを搭載しているので、スタンバイ時消費電力を略ゼロにすることができ、大幅な低消費電力化を実現できる。しかも、前記光プリントヘッドを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を提供することができる。
【図面の簡単な説明】
【0030】
【図1】図1は本発明の実施例1における図3中の光プリントヘッド13を示す構成図である。
【図2】図2は本発明の実施例1における画像形成装置を示す概略の構成図である。
【図3】図3は図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。
【図4】図4は図1の光プリントヘッド13における光プリントヘッド基板の実装構成を示す概略の構成図である。
【図5】図5は図1の光プリントヘッド13の実装構造を示す概略の断面図である。
【図6】図6は図1中の基準電圧発生回路70の構成を示す回路図である。
【図7】図7は図6中の三端子レギュレータ80の構成を示す回路図である。
【図8】図8は図6の基準電圧発生回路70における他の構成を示す変形例の回路図である。
【図9】図9は図8中の二端子レギュレータ80Aの構成を示す回路図である。
【図10】図10は本発明の実施例1における画像形成装置1の電源投入後に、図1の光プリントヘッド13に対して行われる制御の様子を示すタイミングチャートである。
【図11】図11は図1の光プリントヘッド13を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【図12】図12は図1の光プリントヘッド13の変形例を示す光プリントヘッド13Aの構成図である。
【図13】図13は図12の光プリントヘッド13Aを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【図14】図14は本発明の実施例2における光プリントヘッド13Bを示す構成図である。
【図15】図15は図14の光プリントヘッド13Bを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【発明を実施するための形態】
【0031】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例1】
【0032】
(実施例1の画像形成装置)
図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。
【0033】
この画像形成装置1は、被駆動素子(例えば、発光素子としてLED)を用いた発光素子アレイを有する半導体複合装置を備えた露光装置(例えば、光プリントヘッド)が搭載されたタンデム型電子写真カラープリンタにより構成されており、ブラック(K)、イエロー(Y)、マゼンタ(M)及びシアン(C)の各色の画像を各々に形成する4つのプロセスユニット10−1〜10−4を有し、これらが記録媒体(例えば、用紙)20の搬送経路の上流側から順に配置されている。各プロセスユニット10−1〜10−4の内部構成は共通しているため、例えば、マゼンタのプロセスユニット10−3を例にとり、これらの内部構成を説明する。
【0034】
プロセスユニット10−3には、像担持体としての感光体(例えば、感光体ドラム)11が図2中の矢印方向に回転可能に配置されている。感光体ドラム11の周囲には、この回転方向上流側から順に、感光体ドラム11の表面に電荷を供給して帯電させる帯電装置12と、帯電された感光体ドラム11の表面に選択的に光を照射して静電潜像を形成する露光装置としての光プリントヘッド13が配設されている。更に、静電潜像が形成された感光体ドラム11の表面に、マゼンタ(所定色)のトナーを付着させて顕像を発生させる現像器14と、感光体ドラム11上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置15が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【0035】
画像形成装置1の下部には、用紙20を堆積した状態で収納する用紙カセット21が装着され、その上方に、用紙20を1枚ずつ分離させて搬送するためのホッピングローラ22が配設されている。用紙20の搬送方向におけるホッピングローラ22の下流側には、ピンチローラ23,24と共に用紙20を挟持することによってこの用紙20を搬送する搬送ローラ25と、用紙20の斜行を修正し、プロセスユニット10−1に搬送するレジストローラ26とが配設されている。これらのホッピングローラ22、搬送ローラ25及びレジストローラ26は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
【0036】
プロセスユニット10−1〜10−4の各感光体ドラム11に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ27が配設されている。各転写ローラ27には、感光体ドラム11上に付着されたトナーによる顕像を用紙20に転写する転写時に、各感光体ドラム11の表面電位とこれら各転写ローラ27の表面電位に電位差を持たせるための電位が印加されている。
【0037】
プロセスユニット10−4の下流には、定着器28が配設されている。定着器28は、加熱ローラとバックアップローラとを有し、用紙20上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ29,30、排出部のピンチローラ31,32、及び用紙スタッカ部33が設けられている。排出ローラ29,30は、定着器28から排出された用紙20を、排出部のピンチローラ31,32と共に挟持し、用紙スタッカ部33に搬送する。これらの定着器28及び排出ローラ29等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
【0038】
このように構成される画像記録装置1は、次のように動作する。
先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10−1の感光体ドラム11と転写ローラ27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写ローラ27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム10−1の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10−2〜10−4を通過し、その通過過程で、各光プリントヘッド13により形成された静電潜像を各現像器14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
【0039】
このようにして記録面上に各色のトナー像が重ね合わされた後、定着器28によってトナー像が定着された用紙20は、排出ローラ29,30及びピンチローラ31,32に挟持されて、画像形成装置1の外部の用紙スタッカ部33に排出される。以上の過程を経て、カラー画像が用紙20上に形成される。
【0040】
(プリンタ制御回路)
図3は、図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。
【0041】
このプリンタ制御回路は、画像形成装置1における印字部の内部に配設された印刷制御部40を有している。印刷制御部40は、マイクロプロセッサ、読み出し専用メモリ(ROM)、随時読み書き可能なメモリ(RAM)、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号SGl、及びビデオ信号(ドットマップデータを一次元的に配列したもの)SG2等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部40には、プロセスユニット10−1〜10−4の4つの光プリントヘッド13、定着器28のヒータ28a、ドライバ41,43、用紙吸入口センサ45、用紙排出口センサ46、用紙残量センサ47、用紙サイズセンサ48、定着器用温度センサ49、帯電用高圧電源50、及び転写用高圧電源51等が接続されている。ドライバ41には現像・転写プロセス用モータ(PM)42が、ドライバ43には用紙送りモータ(PM)44が、帯電用高圧電源50には現像器14が、転写用高圧電源51には転写器27が、それぞれ接続されている。用紙送りモータ44には図示しない遊星ギア機構が接続されており、ドライバ43を介して双方向に回転させることが可能になっている。これにより、用紙送りモータ44の回転方向を変えることにより、画像形成装置内部の図示しない異なる紙送りローラを選択的に駆動することが可能な構成になっている。
【0042】
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部40は、画像処理部からの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着器28内のヒータ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ28aに通電し、使用可能な温度まで定着器28を加熱する。次に、ドライバ41を介して現像・転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって帯電用高圧電源50をオンにし、現像器14の帯電を行う。
【0043】
そして、セットされている図2中の用紙20の有無及び種類が用紙残量センサ47、用紙サイズセンサ48によって検出され、その用紙20に合った用紙送りが開始される。ここで、用紙送りモータ44はドライバ43を介して双方向に回転させることが可能になっている。1ページの印刷開始毎に、用紙送りモータ44を最初に逆転させて、用紙吸入口センサ45が検知するまで、セットされた用紙20を予め設定された量だけ送る。続いて、正回転させて用紙20を画像形成装置内部の印刷機構内に搬送する。
【0044】
印刷制御部40は、用紙20が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、ビデオ信号SG2を受信する。画像処理部においてページ毎に編集され、印刷制御部40に受信されたビデオ信号SG2は、印刷データ信号(以下単に「印刷データ」という。)HD−DATA3〜HD−DATA0として各光プリントヘッド13に転送される。各光プリントヘッド13は、それぞれ1ドット(ピクセル)の印字のために設けられたLEDを複数個線上に配列したものである。
【0045】
印刷制御部40は1ライン分のビデオ信号SG2を受信すると、各光プリントヘッド13にラッチ信号HD−LOADを送信し、印刷データHD−DATAを各光プリントヘッド13内に保持させる。又、印刷制御部40は、画像処理部から次のビデオ信号SG2を受信している最中においても、各光プリントヘッド13に保持した印刷データHD−DATA3〜HD−DATA0について印刷することができる。
【0046】
なお、印刷制御部40から各光プリントヘッド13に送信されるクロックHD−CLK、主走査同期信号HD−HSYNC−N(但し、「−N」は負論理を意味する。)、及び駆動オン/オフ指令用の制御信号(例えば、ストローブ信号である印刷駆動指令信号)HD−STB−Nの内、クロックHD−CLKは、印刷データHD−DATA3〜HD−DATA0を光プリントヘッド13へ送信するための信号である。
【0047】
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。各光プリントヘッド13からの発光は、負電位に帯電された各感光体ドラム11上に照射される。これにより、印刷される情報は、各感光体ドラム11上において電位の上昇したドットとして潜像化される。そして、現像器14において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【0048】
その後、トナー像は転写器27へ送られ、一方、転写信号SG4によって正電位に転写用高圧電源51がオン状態になり、転写器27は感光体ドラム11と転写器27との間隔を通過する用紙20上にトナー像を転写する。転写されたトナー像を有する用紙20は、ヒータ28aを内蔵する定着器28に当接して搬送され、この定着器28の熱によって用紙20に定着される。この定着された画像を有する用紙20は、更に搬送されて画像形成装置1の印刷機構から用紙排出口センサ46を通過して画像形成装置外部へ排出される。
【0049】
印刷制御部40は、用紙サイズセンサ48、及び用紙吸入口45の検知に対応して、用紙20が転写器27を通過している間だけ転写用高圧電源51からの電圧を転写器27に印加する。印刷が終了し、用紙20が用紙排出口センサ46を通過すると、帯電用高圧電源50による現像器14への電圧の印加を終了し、同時に現像・転写プロセス用モータ42の回転を停止させる。以後、上記の動作を繰り返す。
【0050】
(光プリントヘッド)
図1は、本発明の実施例1における図3中の光プリントヘッド13を示す構成図である。
【0051】
この光プリントヘッド13は、例えば、A4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な構成になっている。
【0052】
光プリントヘッド13は、電源電圧VDD3を入力するコネクタ端子ピンとしてのVDD3端子に接続された付帯回路としての不揮発性のシリアルメモリ(例えば、EEPROM)60と、付帯回路としての基準電圧発生回路70とを有し、これらのEEPROM60及び基準電圧発生回路70に、駆動回路としての複数のドライバIC100(=100−1,100−2,・・・)が接続されている。更に、各ドライバIC100には、被駆動素子である複数のLEDが配列された発光素子アレイ200(=200−1,200−2,・・・)がそれぞれ接続されている。
【0053】
EEPROM60は、VDD3端子から供給される電源電圧VDD3を電源電圧VCCとして入力するVCC端子、主走査同期信号HD−HSYNC−N端子への信号を負論理チップイネーブル信号CE−Nとして入力するCE−N端子、印刷駆動指令信号HD−STB−N端子への信号をシリアルデータSIとして入力するSI端子、シリアルクロックSCK端子への信号を入力するSCK端子、及び格納されたLEDの光量補正データをシリアルデータSOとして出力するSO端子を有している。このEEPROM60は、CE−N端子から入力される主走査同期信号HD−HSYNC−Nにより活性化され、シリアルクロックSCKに同期して印刷駆動指令信号HD−STB−NをシリアルデータSIとして入力し、格納された光量補正データをシリアルデータSOとしてSO端子から出力する半導体メモリである。主走査同期信号HD−HSYNC−Nは、時分割駆動において奇数(以下「ODD」という。)番目のLED駆動であるか偶数(以下「EVEN」という。)番目のLED駆動であるかの初期状態を設定するための信号である。
【0054】
基準電圧発生回路70は、SCK端子に接続されてシリアルクロックSCKをイネーブル信号ENBとして入力するENB端子と、LED駆動のための駆動電流値を指令するための基準電圧VREFを出力するVREF端子等とを有し、ENB端子から入力されるシリアルクロックSCKにより活性化され(即ち、シリアルクロックSCKのレベルによって内部の動作状態がオン/オフし)、基準電圧VREFを発生してVREF端子から出力し、各ドライバIC100へ供給する回路である。
【0055】
本実施例では、被駆動素子としてのLED201,202の総数は4992ドットであり、これを構成するために26個の発光素子アレイ200(=200−1,200−2,・・・)が配列されている。各発光素子アレイ200は、各々192個のLED201,202,・・・を有し、各発光素子アレイ200内の各LED200−1,200−2,・・・において、ODD番目のLED201,・・・のカソード同士が共通線211に接続され、EVEN番目のLED202,・・・のカソード同士が共通線212に接続され、隣接して配置される2個のLED201,202,・・・のアノード同士が接続されており、ODD番目のLED201,・・・とEVE番目のLED202,・・・とは時分割に駆動される。
【0056】
26個の発光素子アレイ200(=200−1,200−2,・・・)に対応して、駆動回路である26個のドライバIC100(=100−1,100−2,・・・)が配列されている。これらの26個のドライバICは、同一の回路により構成され、隣接するドライバIC100−1,100−2,・・・がカスケード接続(縦続接続)されている。
【0057】
各ドライバIC100は、4本の印刷データHD−DATA3〜HD−DATA0を入力する4個のDATAI3〜DATAI0端子、ラッチ信号HD−LOADを入力するLOAD端子、クロックHD−CLKを入力するCLK端子、基準電圧発生回路70から供給される基準電圧VREFを入力するVREF端子、印刷駆動指令信号HD−STB−Nを入力するSTB端子、電源電圧VDDを入力するVDD端子、グランドGNDに接続されるGND端子、主走査同期信号HD−HSYNC−Nを入力するHSYNC端子、ODD/EVENのゲート信号KDRVを出力するKDRV端子、データDATAO3〜DATAO0を次段のドライバIC100へ出力する4個のDATAO3〜DATAO0端子、及び各発光素子アレイ200内のLED201,202,・・・に対して駆動電流DO1〜DO96を出力するDO1端子〜DO96端子を有している。
【0058】
ここで、EEPROM60のCE−N端子及びSI端子と、各ドライバIC100のHSYNC端子及びSTB端子とがそれぞれ接続されて、コネクタ端子ピンが共有化されている。更に、EEPROM60のSCK端子と、基準電圧発生回路70のENB端子とが接続されて、コネクタ端子ピンが共有化されている。このように接続することにより、コネクタ端子ピンの数を削減することができる。
【0059】
発光素子アレイ200−1,200−2,・・・の近傍には、ODD側とEVEN側の2個のパワーMOSトランジスタ(例えば、NチャネルMOSトランジスタ(以下「NMOS」という。)213,214が設けられている。ODD側のNMOS213のドレーン端子(以下単に「ドレーン」という。)は、共通線211を介してODD側のLED201,・・・のカソードと共通に接続され、EVEN側のNMOS214のドレーンは、共通線212を介してEVEN側のLED202,・・・のカソードと共通に接続されている。各NMOS213,214のソースは、グランドGNDに接続されている。NMOS213のゲートは、ドライバIC100−1のKDRV端子から供給されるゲート信号KDRVによりオン/オフ制御され、NMOS214のゲートは、ドライバIC100−2のKDRV端子から供給されるゲート信号KDRVによりオン/オフ制御される構成になっている。
【0060】
このように構成される図1のドライバIC100における概略の機能を説明する。
図1に示す構成においては、印刷データHD−DATA3〜HD−DATA0は4本であり、隣接するLED8個の内、ODD番目同士あるいはEVEN番目同士の4画素分のデータをクロックHD−CLK毎に同時に送出する構成になっている。そのため、図3の印刷制御部40から出力された印刷データHD−DATA3〜HD−DATA0は、クロック端子CLKに入力されるクロックHD−CLKと共に、全ドライバIC100のDATAI3〜DATAI0端子に入力される。ここで印刷データは、前述の総数が4992個のLEDの内、ODD側のLED201,・・・に対応する2496ドット分の印刷データが、印刷データHD−DATA3〜HD−DATA0として後述する各ドライバIC100内の図示しないフリップフロップ回路(以下「FF」という。)からなるシフトレジスタ中を順次転送される。
【0061】
次に、ラッチ信号HD−LOADが全ドライバIC100のLOAD端子に入力され、シフトレジスタ内に格納された前述の2496ドット分の印刷データが、各ドライバIC100内のシフトレジスタを構成する各FFに対応して設けられた図示しないラッチ回路にラッチされる。続いて、ラッチ回路にラッチされた印刷データと、印刷駆動指令信号HD−STB−Nとによって、2496ドットのODD側のLED201,203,・・・の内、高レベル(以下「Hレベル」という。)であるDO1,DO3,・・・端子に対応するものが点灯される。
【0062】
EVENのLED202,204,・・・に対応する残り2496ドット分の印刷データについても、ODD側のLED201,203,・・・と同様にして順次、転送、ラッチ、及び点灯される。
【0063】
ここで、前記各ドライバIC100において、VDD端子に印加される電源電圧はVDDであり、典型的な例では5Vである。これに対し、前記EEPROM60のVCC端子に印加される電源電圧はVDD3であり、典型的な例では3、3Vが用いられる。このようにする理由は、以下の(1)、(2)の通りである。
【0064】
(1) 各ドライバIC100の電源電圧VDD
各LED201,202,・・・の点灯時の順電圧が略1.6Vであり、この定電流駆動を行う各ドライバIC100の駆動電源電圧VDDとして通常のロジックLSI(大規模集積回路)の多くで採用されている3.3Vでは電圧が不足してしまう。そのため、これより高い5Vが選ばれている。
【0065】
(2) EEPROM60の電源電圧VDD3
EEPROM60の電源電圧VDD3は、典型例では3.3Vが選ばれており、光プリントヘッド13を制御する図3の印刷制御部40内の制御回路の電源電圧も、通常のロジックLSIの多くで採用されている電源電圧と同様の3.3Vとされ、同じ電源系統に属するように構成されている。このようにするのは、下記の理由による。
【0066】
EEPROM60においては、この記憶保持されている光量補正データの誤書き込みを防止するため、内部に自身の電源電圧が正常動作範囲内にあるか否かを判定する図示しない電源電圧検知回路を備えている。
【0067】
光プリントヘッド13が搭載された画像形成装置1の電源投入や電源断時におけるこの素子の電源電圧の立ち上がり、立ち下がり時において、電源電圧が正常動作範囲外にある時は、これを制御している図示しない上位装置(例えば、画像処理部)が誤動作して誤った書き込み指令が入力されるおそれがある。このような場合でも、EEPROM60内に前記電源電圧検知回路を備えることで、書き込み動作を禁止して、格納されている光量補正データの誤書き込みを防止することができる。又、EEPROM60の電源電圧VDD3が正常動作範囲にある時、図3の印刷制御部40内の制御回路の電源電圧も同じ電源系統に属するように構成されているので、その電源電圧VDD3も正常動作範囲にあり、誤った書き込み指令信号が発せられるおそれがない。
【0068】
このように、図1の構成とすることで、光プリントヘッド13を搭載した画像形成装置1の電源投入や電源断時において、EEPROM60の記憶データが破壊されることを防止できるように工夫されている。
【0069】
(光プリントヘッド基板)
図4(a)〜(c)は、図1の光プリントヘッド13における光プリントヘッド基板の実装構成を示す概略の構成図である。ここで、図4(a)は、光プリントヘッド13における電子部品が搭載された光プリントヘッド基板の全体構成図である。図4(b)は、ドライバIC100の一部(100−1〜100−3)と発光素子アレイ200の一部(200−1〜200−3)との接続状態を示す拡大平面図である。更に、図4(c)は、図4(b)に対比して描かれた断面図である。
【0070】
光プリントヘッド13における光プリントヘッド基板300は、略長方形のプリント配線板301を有している。プリント配線板301上において、長手方向の縁部に沿って複数の端子パッド302が形成されると共に、その複数の端子パッド302に接続された複数の配線パターン303が形成されている。更に、プリントヘッド基板300上において、長手方向に沿って複数の発光素子アレイ200(=200−1,200−2,200−3,・・・)が固着され、これに対向して複数のドライバIC100(=100−1,100−2,100−3,・・・,100−26)が固着されている。ドライバIC100−1及び発光素子アレイ200−1の近傍には、光プリントヘッド13のコネクタが取り付けられるコネクタ端子304と、EEPROM60と、基準電圧発生回路70とが固定されている。コネクタ端子304には、図1中のVDD3端子、HD−HSYNC−N端子、HD−STB−N端子、SCK端子、HD−DATA3〜HD−DATA0端子、HD−LOAD端子、VDD端子、GND端子といった複数のコネクタ端子ピンが収容されている。
【0071】
光プリントヘッド基板300は、ボンディングワイヤ305,306,307を有し、発光素子アレイ200の共通線211,212と、プリント配線板301上に設けられた図示しないカソードパッドとが、ボンディングワイヤ307により接続されている。発光素子アレイ200の図示しないアノードパッドと、ドライバIC100の図示しないLED駆動端子パッドとの間は、ボンディングワイヤ306により接続されている。更に、ドライバIC100の図示しない制御信号パッドと、プリント配線板301の端子パッド302とが、ボンディングワイヤ305により接続されている。
【0072】
プリント配線板101上に形成された配線パターン303は、例えば、ドライバIC100−1におけるDATAO3端子〜DATAO0端子の端子パッド302に接続されたボンディングワイヤ305が、プリント配線板301の端子パッド302に一旦接続され、この配線パターン303を経由してプリント配線板301の別の端子パッド302に接続され、再びボンデイングワイヤ305によって、ドライバIC100−2におけるDATAI3端子〜DATAI0端子の端子パッド302に接続されている。
【0073】
EEPROM60及び基準電圧発生回路70は、例えば、プラスチックパッケージに収容されたディスクリート部品を集合して構成され、プリント配線板301の上層に半田付け実装されている。基準電圧発生回路70と発光素子アレイ200とは、プリント配線板301に形成されたベタ状の銅箔配線の上層に配置され、両者がその銅箔配線を経由して熱的に結合されており、発光素子アレイ200のチップ温度と基準電圧発生回路70の温度とが略等しくなるように構成されている。
【0074】
(光プリントヘッド)
図5は、図1の光プリントヘッド13の実装構造を示す概略の断面図である。
【0075】
この光プリントヘッド13は、ベース部材310を有し、このベース部材310上に図4の光プリントヘッド基板300が固定されている。光プリントヘッド基板300上には、複数のチップ状のドライバIC100と複数のチップ状の発光素子アレイ200等とが熱硬化性樹脂等により固着され、それらの複数のドライバIC100と複数の発光素子アレイ200とが、図4のボンディングワイヤ306により相互に接続されている。複数の発光素子アレイ100上には、柱状の光学素子を多数配列してなるロッドレンズアレイ311が配置され、このロッドレンズアレイ311がホルダ312により固定されている。ベース部材310、光プリントヘッド基板300及びホルダ312は、クランプ部材313,314により固定されている。
【0076】
(基準電圧発生回路)
図6は、図1中の基準電圧発生回路70の構成を示す回路図である。
【0077】
この基準電圧発生回路70は、電源電圧VDDが入力されるVDD端子と、シリアルクロックSCKが入力されるENB端子と、基準電圧VREFを出力するVREF端子と、そのVDD端子及びENB端子に接続された三端子レギュレータ80と、このレギュレータ80の出力側ノードN1に接続された温度検出回路90と、この温度検出回路90の出力側ノードN2に接続された抵抗値R94の抵抗94とを有している。温度検出回路90は、例えば、バイポーラトランジスタであるNPNトランジスタ(以下「NPNTR」という。)91と、このNPNTR91に接続された抵抗値R92の抵抗92及び抵抗値R93の抵抗93とを有している。
【0078】
レギュレータ80は、VDD端子に接続されて電源電圧VDD(例えば、5V)を入力する電源電圧Vi端子、ENB端子に接続されてシリアルクロックSCKを入力するチップイネーブル信号CE端子、グランドGNDに接続されるGND端子、及び出力電圧Vo端子を有し、ENB端子から供給されるシリアルクロックSCKがCE端子に入力され、シリアルクロックSCKがHレベルの時には、レギュレータ80がオン状態になって動作し、温度依存性を持たず、且つ電源電圧VDDの値にも依存しない設計的に定められた所定の出力電圧VoをVo端子から出力し、シリアルクロックSCKがLレベルの時には、レギュレータ80がオフ状態になって動作を停止し、Vo端子からの出力電流をゼロにすると共に内部の電力消費を略ゼロとする回路である。このようなレギュレータ80としては、例えば、セイコーインスツル社製CMOSボルテージレギュレータS−818シリーズ等を用いることができる。
【0079】
レギュレータ80のVo端子側のノードN1には、NPNTR91のコレクタ端子(以下単に「コレクタ」という。)が接続され、このコレクタとベース端子(以下単に「ベース」という。)との間に、抵抗92が接続されている。NPNTR91のベースとエミッタ端子(以下単に「エミッタ」という。)との間には、ベース・エミッタ間電圧Vbeを印加するための抵抗93が接続されている。NPNTR91のエミッタ・コレクタ間電圧は、Vxである。NPNTR91のエミッタ側のノードN2及びVREF端子間とグランドGNDとの間には、抵抗94が接続されている。
【0080】
ENB端子から入力されるシリアルクロックSCKがLレベルの時には、レギュレータ80が動作を停止してVo端子からの出力電流がゼロとなるので、NPNTR91及び抵抗92,93,94に流れる電流が全てゼロとなる。
【0081】
このように構成される基準電圧発生回路70の動作を簡単に説明する。
NPNTR91のベース電流は、抵抗値R92の抵抗92及び抵抗値R93の抵抗93に流れる電流値に比べて無視できるほど小さいとして基準電圧VREFを計算すると、次式が得られる。
VREF=Vo−Vx=Vo−(1+R92/R93)×Vbe
【0082】
NPNTR91のベース・エミッタ間電圧Vbeは、略−2mV/℃の温度依存性を持ち、温度が高くなると、ベース・エミッタ間電圧Vbeが減少する特性となる。一方、レギュレータ80の出力電圧Voは、温度依存性が略ゼロとされるので、この結果、図6の基準電圧発生回路70においては、温度が高くなると基準電圧VREFが増加する正の温度係数Tcを備えたものとなる。基準電圧VREFの温度係数Tcは、
【0083】
【数1】
【0084】
として定義される。そのため、基準電圧発生回路70から出力される基準電圧VREFの温度係数Tcは、次式のようになる。
【0085】
【数2】
【0086】
前述したように、NPNTR91のベース・エミッタ間電圧Vbeは、略−2mV/℃の温度依存性を持つので、式(2)の第1項は正の値となり、抵抗値の比(R92/R93)を大きくすることで温度係数Tcを大きくすることができ、又、基準電圧VREFの値を小さくすることでも、その温度係数Tcが大きくなる。このように、基準電圧VREFの値は、レギュレータ80の出力電圧Voによっても増減させることができるので、その電圧値及び温度係数Tcは、設計上の必要に応じて様々に設定できる。
【0087】
なお、基準電圧発生回路70においては、温度検出用にNPNTR91を用いているが、これに代えて、PNPトランジスタ(以下「PNPTR」という。)を用いることもできる。この場合、電流の流れる向きの違いに注意して、レギュレータ80のVo端子側のノードN1にPNPTRのエミッタを、ノードN2にPNPTRのコレクタを接続するようにすれば良い。この際、抵抗92と抵抗93の抵抗値の定義を入れ替えて、抵抗92の抵抗値をR93とし、抵抗93の抵抗値をR92として定義し直すことで、前述した計算式が同様に成り立つ。
【0088】
図7は、図6中の三端子レギュレータ80の構成を示す回路図である。
この三端子レギュレータ80は、CE端子から入力されるシリアルクロックSCKがHレベルの時にはオン状態になって動作し、Lレベルの時にはオフ状態になって動作を停止する定電流源81、基準電圧生成回路82及び誤差増幅器83を有し、この定電流源81及び基準電圧生成回路82が、Vi端子とGND端子との間に直列に接続されている。定電流源81と基準電圧生成回路82との接続点は、誤差増幅器83の反転入力端子(−)に接続されている。
【0089】
誤差増幅器83の出力端子には、出力トランジスタ(例えば、PチャネルMOSトランジスタ、以下「PMOS」という。)84のゲートが接続され、このPMOS84のソースがVi端子に接続され、ドレーンがVo端子に接続されている。Vo端子とGND端子との間には、2個の帰還抵抗85,86が直列に接続され、この帰還抵抗85,86の接続点が、誤差増幅器83の反転入力端子(+)に接続されている。
【0090】
このような構成のレギュレータ80において、誤差増幅器83は、帰還抵抗85,86によって電圧分割された出力電圧Voの一部と、基準電圧生成回路82により生成された基準電圧Vrefとを比較し、Vi端子から入力される電源電圧VDDや温度変化の影響を受けない一定の出力電圧Voを保持するのに必要なゲート電圧をPMOS84のゲートに供給する。
【0091】
(基準電圧発生回路の変形例)
図8は、図6の基準電圧発生回路70における他の構成を示す変形例の回路図であり、図6中の要素と共通の要素には共通の符号が付されている。
【0092】
図8の基準電圧発生回路70Aは、図6と同様に、VDD端子、ENB端子、及びVREF端子を有し、そのENB端子に、インバータ71を介して抵抗72の一端が接続されている。抵抗72の他端には、スイッチ素子(例えば、PNPTR)73のベースが接続されている。PNPTR73のエミッタはVDD端子に接続され、コレクタに二端子レギュレータ80Aの入力側が接続されている。
【0093】
レギュレータ80Aは、PNPTR73のコレクタに接続され、このPNPTR73のエミッタ・コレクタを介して電源電圧VDDを入力するVi端子と、グランドGNDに接続されるGND端子と、出力電圧Voを出力するVo端子とを有し、電源電圧VDDがPNPTR73を介してVi端子に入力されると、温度依存性を持たず、且つ電源電圧VDDの値にも依存しない設計的に定められた所定の出力電圧VoをVo端子から出力する回路である。このようなレギュレータ80Aとしては、例えば、セイコーインスツル社製CMOSボルテージレギュレータS−817シリーズ等を用いることができる。
【0094】
レギュレータ80AのVo端子には、温度検出回路90Aが接続されている。温度検出回路90Aは、例えば、順方向に直列に接続された複数のシリコンダイオード95,96により構成され、この出力端子に、VREF端子が接続されている。VREF端子とグランドGNDとの間には、電流I1を流す抵抗値R97の抵抗97と、電流I2を流す抵抗値R98の抵抗98とが、直列に接続されている。抵抗97と抵抗98との接続点は、レギュレータ80Aにおける電流Issを流すGND端子に接続されている。
【0095】
このように構成される基準電圧発生回路70Aの動作を簡単に説明する。
ENB端子に入力されるシリアルクロックSCKがHレベルの時には、これがインバータ71で反転されてLレベルとなり、抵抗72を介してPNPTR73のベースに印加される。すると、PNPTR73がオン状態になり、VDD端子に印加された電源電圧VDDがそのPNPTR73を介してレギュレータ80AのVi端子に入力される。これにより、レギュレータ80Aが動作し、温度依存性を持たず、且つ電源電圧VDDの値に依存しない所定の出力電圧VoがVo端子から出力される。
【0096】
一方、ENB端子に入力されるシリアルクロックSCKがLレベルの時には、これがインバータ71で反転されてHレベルとなり、抵抗72を介してPNPTR73のベースに印加されるので、このPNPTR73がオフ状態になる。すると、レギュレータ80Aは電源供給が絶たれて、Vo端子からの出力電流がゼロになると共に、このレギュレータ80Aの内部における電力消費が略ゼロになる。そのため、ENB端子に入力されるシリアルクロックSCKがLレベルの時には、PNPTR73、温度検出回路90A、及び抵抗97,98に流れる電流が全てゼロになる。
【0097】
ここで、ENB端子に入力されるシリアルクロックSCKがHレベルの場合、レギュレータ80AのGND端子に流れる電流Issは、抵抗97,98に流れる電流I1,I2の値に比べて無視できるほど小さい。この時のVREF端子から出力される基準電圧VREFは、次式のようになる。
VREF=(1+R98/R97)×(Vo−2×Vf)
但し、Vo;レギュレータ80AのVo端子とGND端子との間に生じる出力電圧
Vf;温度検出回路90Aを構成している各シリコンダイオード95,96の
順電圧
【0098】
各シリコンダイオード95,96の順電圧Vfは、略2mV/℃の温度依存性を持ち、温度が高くなると順電圧Vfが減少する特性となる。一方、レギュレータ80Aの出力電圧Voは、温度依存性が略ゼロであり、抵抗97,98の温度係数もまた無視することができる。この結果、基準電圧発生回路70Aから出力される基準電圧VREFは、温度が高くなると増加する正の温度係数を備えたものとなり、この基準電圧VREFを基に、図1の光プリントヘッド13内のLED201,202,・・・の駆動電流を発生させることで、このLED201,202,・・・の温度特性を補償することが可能となる。
【0099】
図9は、図8中の二端子レギュレータ80Aの構成を示す回路図であり、三端子レギュレータ80を示す図7中の要素と共通の要素には共通の符号が付されている。
【0100】
この二端子レギュレータ80Aは、電源電圧VDDがVi端子に入力されると、オン状態になって動作する定電流源81A、基準電圧生成回路82A及び誤差増幅器83Aを有し、この定電流源81A及び基準電圧生成回路82Aが、図7の三端子レギュレータ80と同様に、Vi端子とGND端子との間に直列に接続されている。定電流源81Aと基準電圧生成回路82Aとの接続点は、誤差増幅器83Aの反転入力端子(−)に接続されている。
【0101】
誤差増幅器83Aの出力端子には、図7と同様に、出力トランジスタ(例えば、PMOS)84のゲートが接続され、このPMOS84のソースがVi端子に接続され、ドレーンがVo端子に接続されている。Vo端子とGND端子との間には、2個の帰還抵抗85,86が直列に接続され、この帰還抵抗85,86の接続点が、誤差増幅器83Aの反転入力端子(+)に接続されている。
【0102】
このような構成のレギュレータ80Aにおいて、電源電圧VDDがVi端子に入力されると、誤差増幅器83Aは、帰還抵抗85,86によって電圧分割された出力電圧Voの一部と、基準電圧生成回路82Aにより生成された基準電圧Vrefとを比較し、Vi端子から入力される電源電圧VDDや温度変化の影響を受けない一定の出力電圧Voを保持するのに必要なゲート電圧をPMOS84のゲートに供給する。
【0103】
(光プリントヘッドの全体の動作)
図10は、本発明の実施例1における画像形成装置1の電源投入後に、図1の光プリントヘッド13に対して行われる制御の様子を示すタイミングチャートである。
【0104】
図10において、主走査同期信号HD−HSYNC−Nに併記されたCE−Nは、図1のシリアルメモリ60におけるCE―N端子に入力される負論理のチップイネーブル信号(=主走査同期信号HD−HSYNC−N)である。又、印刷駆動指令信号HD−STB−Nに併記されたSIは、シリアルメモリ60において印刷駆動指令信号HD−STB−NをSI端子から入力するシリアルデータである。
【0105】
図10に示す制御は、次の3つの処理からなる。
(I) 第1ステップ:EEPROM60からの光量補正データ読み出し処理(L部)
【0106】
(II) 第2ステップ:読み出された光量補正データのドライバIC100に対しての補正データ転送処理(Y部)
【0107】
(III) 第3ステップ:印刷データ転送処理(Z部)
【0108】
以下、この3つの処理について説明する。
(I) 第1ステップ:EEPROM60から光量補正データ読み出し処理(L部)
図10のA部に示すように、処理の開始において、引き続くデータ転送がLED駆動を伴わない補正データ転送であることを示すため、ラッチ信号HD−LOADをHレベルに立ち上げる。次いで、B部に示すように、主走査同期信号HD−HSYNC−NをLレベルに立ち下げてアクティブにする。
【0109】
図1のドライバIC100の内部回路において、補正データ転送中にストローブ信号である印刷駆動指令信号HD−STB−NがLレベルにされても、LED駆動が行われないように禁止機能を設けることができる。そのため、ラッチ信号HD−LOADをHレベルにした状態において、ドライバIC100のSTB端子に入力される印刷駆動指令信号HD−STB−Nを他の機能に転用することができる。
【0110】
HD−HSYNC−N端子は、図1のEEPROM60のCE―N端子に接続されているので、図10のB部に示すように、主走査同期信号HD−HSYNC−NがLレベルのアクティブになることで、そのEEPROM60が動作可能な状態になる。図10の破線で示すB部タイミングにおいて、シリアルクロックSCKは、C0部に示すように、Hレベルになっている。次いで、EEPROM60のSI端子には、D1部、D2部に示すように、SCK端子に入力されるシリアルクロックSCKに同期して、印刷駆動指令信号HD−STB−Nが入力される。ここで、D1部に入力されるのは、EEPROM60に対してデータリードを指令するコマンド列であり、D2部で入力されているのは、EEPROM60の読み出し開始アドレスを指定するアドレスデータ列である。前記データ列D1部、D2部を転送させるためのシリアルクロックSCKが、図10のC1部、C2部として示されている。
【0111】
引き続きE部に示すように、シリアルクロックSCKを入力することで、EEPROM60に格納されているデータが、F部に示すように、EEPROM60のSO端子から順次読み出され、図3の印刷制御部40に一時格納される。
【0112】
EEPROM60においては、内部にアドレス値のオートインクリメント機能を備えており、D2部で読み出し開始アドレスを与えた後には、シリアルクロックSCKに応じてアドレス値を更新しつつ、E部に示すように、格納されたデータをシリアルに読み出すことができる。EEPROM60に格納されているデータの必要量の読み出しが完了すると、C3部に示すように、シリアルクロックSCKの入力が停止してHレベルに保持される。
【0113】
次いで、図10の破線で示すP部タイミングにおいて、主走査同期信号HD−HSYNC−NがHレベルに立ち上がり、EEPROM60のSO端子は、ハイインピーダンス(以下「Hi−Z」という。)状態になる。
【0114】
このような過程を経て、光プリントヘッド13内のEEPROM60に格納されていた光量補正データが読み出されて、図3の印刷制御部40における内部の図示しないメモリ素子に格納される。
【0115】
(II) 第2ステップ:読み出された光量補正データのドライバIC100に対しての補正データ転送処理(Y部)
【0116】
図10のY部に示すように、図3の印刷制御部40に格納された光量補正データ(補正データb3,b2,b1,b0)を図1のドライバIC100内に転送する。補正データb3,b2,b1,b0は、LED当たり4ビットからなるものであり、bit(ビット)3〜bit0の各ビット位置に応じて4回に分けて転送される。又、図1を用いて説明したように、LED駆動はOdd(奇数)番目のLED201,・・・とEven(偶数)番目のLED202,・・・を時分割に駆動されるものであって、それに対応して補正データ転送においても、そのドット補正データをOdd番目ドット、Even番目ドットの補正データb3〜b0に分けて転送処理が行われる。
【0117】
図10においても、Odd番目のドット補正データのbit3(これを「補正データb3_Odd」と記す。)をクロックHD−CLKに同期して転送し、この記転送が完了すると、図10のa部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nの3パルスが入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれる。
【0118】
以下同様に、Even番目のドット補正データのbit3(これを「補正データb3_Even」と記す。)をクロックHD−CLKに同期して転送し、この転送が完了すると、図10のb部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nが3パルス入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれる。
【0119】
更に、補正データのbit2,bit1について、データ転送が順に行われ、Even番目のドット補正データのbit0(これを補正データb0_Even」と記す。)をクロックHD−CLKに同期して転送し、この転送が完了すると、図10のh部に示すように、印刷駆動指令信号HD−STB−Nが3パルス入力される。印刷駆動指令信号HD−STB−Nが3パルス入力されると、図示しないドライバIC100内の制御回路により、ドライバIC100内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバIC100内に設けられた補正メモリに書き込まれ、補正データのbit3〜bit0の全てが補正メモリに格納される。その後、図10のQ部に示すように、ラッチ信号HD−LOADがLレベルに立ち下がり、Y部に示した補正データ転送が完了する。
【0120】
(III) 第3ステップ:印刷データ転送処理(Z部)
図10のZ部における印刷データ転送処理では、R部に示すように、1ラインの印刷開始に際し、引き続くデータ転送がOddドットのものであることを示すため、主走査同期信号HD−HSYNC−Nが入力される。次いで、U部において、Oddドットの印刷データが転送され、S部のラッチ信号HD−LOADのパルスにより、図示しないドライバIC100内のシフトレジスタにシフト入力されたデータがラッチ回路にラッチされる。更に、W部に示すように、印刷駆動指令信号HD−STB−NがLレベルへと遷移して、LED201,202,・・・の発光駆動が行われる。印刷データHD−DATA3〜HD−DATA0がオンであると、印刷駆動指令信号HD−STB−NがLレベルになる期間、LED201,202,・・・が発光駆動されることになる。この時駆動されるLEDは、Odd番目のLED201,・・・である。
【0121】
同様に、図10のV部において、Evenドットのデータ転送が行われ、そのデータが、T部に示すラッチ信号HD−LOADのパルスによりラッチされ、X部において、LED201,202,・・・が発光駆動される。この時駆動されるLEDは、Even番目のLED202,・・・であって、このような一連の手順によりLED201,202,・・・の分割駆動が行われる。
【0122】
このようなZ部に示す動作により、印刷処理が完了して画像形成装置1がスタンバイ状態になると、光プリントヘッド13のスタンバイ時消費電力を削減するために、低消費電力状態への移行が図3の印刷制御部40から指令される。そのためには、図10のY部に示す補正データ転送と同様のシーケンスを用いることで、補正データのみならず、ドライバIC100に対して低消費電力モード(即ち、スタンバイモード)への移行を指令することができる。このスタンバイモードにおいては、ドライバIC100内に存在する静的に電流消費するルートを遮断して、それによる消費電力を略ゼロとするものである。後述するように、このような機能を設けることで、光プリントヘッド製造時における検査工程を容易にすることができる。
【0123】
(スタンバイモード設定動作)
図11は、図1の光プリントヘッド13を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。
【0124】
本処理は、光プリントヘッド13の製造後検査で行われるのみならず、画像形成装置実装後においても、スタンバイ時の消費電力低減のためにも用いることができる。
【0125】
図11に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図10を用いて説明したものと同様である。又、図11のI部として示すP部からJ部で挟まれる期間において、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0126】
従来技術の課題の項で説明したように、光プリントヘッド13の試験工程においてIDDq電流の測定を行う時、前記スタンバイモードを用いることで、その測定精度を高めることができる。そのため、図11のJ部に示すように、シリアルクロックSCKをLレベルにする。
【0127】
前述したように、EEPROM60に対してデータアクセスしていない時、破線のC0部やC3部に示すように、シリアルクロックSCKがHレベルになっている。J部においてはEEPROM60のチップイネーブル信号CE−N端子がHレベルになっているので、J部に示すように、その信号レベルが変化したとしても、その動作には支障を与えることがない。一方、図1に示すように、SCK端子は、基準電圧発生回路70のENB端子にも接続されており、このENB端子に入力されるシリアルクロックSCKがLレベルにされることで、図6のレギュレータ80の動作が停止し、基準電圧発生回路70の消費電力を略ゼロにすることができる。同様に、シリアルクロックSCKがLレベルにされることで、図8のPNPTR73がオフ状態になってレギュレータ80Aの動作が停止し、基準電圧発生回路70Aの消費電力を略ゼロにすることができる。
【0128】
前述したように、従来の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバICはその消費電力が略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子からダイオード(図8のダイオード95,96に相当)等を介してグランドGNDに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。この電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では10mAと大きなものとなっていた。
【0129】
これに対し、本実施例1では、図11のタイミングチャートに示すように、SCK端子をLレベルにすることで、基準電圧発生回路70(又は70A)の動作を停止させて、それによる消費電力を略ゼロとするスタンバイモードに設定することができる。この状態は、K部に示すSCK端子のシリアルクロックSCKが再びHレベルにされるまでのスタンバイモード期間Tstbyの間継続する。
【0130】
(光プリントヘッドの変形例)
図12は、図1の光プリントヘッド13の変形例を示す光プリントヘッド13Aの構成図であり、図1中の要素と共通の要素には共通の符号が付されている。
【0131】
本変形例の光プリントヘッド13Aでは、図1の基準電圧発生回路70に代えて、これとは構成の異なる基準電圧発生回路70Bが設けられている。
【0132】
本変形例の基準電圧発生回路70Bでは、図1の正論理のENB端子とは異なる負論理のENB−N端子と、図1と同様のVREF端子とを有し、そのENB−N端子がSCK端子に接続されている。この基準電圧発生回路70Bは、ENB−N端子に入力されるシリアルクロックSCKのレベルによって内部の動作状態をオン/オフ状態に切り替えることができ、例えば、図6の基準電圧発生回路70の構成と類似したもの、あるいは、図8の基準電圧発生回路70Aの構成と類似したものを用いることができる。その他の構成は、図1の光プリントヘッド13と同様である。
【0133】
(変形例の光プリントヘッドのスタンバイモード設定動作)
図13は、図12の光プリントヘッド13Aを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、図11中の要素と共通の要素には共通の符号が付されている。
【0134】
図13に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図11を用いて説明したものと同様である。図13においては、図12の基準電圧発生回路70BにおけるENB−N端子を負論理にしたのに伴い、図13のC0部、C3部におけるシリアルクロックSCKのレベルをLレベルにしている。シリアルクロックSCKにおけるJ部とK部との間のHレベルの期間は、図11と同様に、スタンバイモード期間Tstbyである。又、図13のI部として示すP部からJ部で挟まれる期間において、図11と同様に、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0135】
前述したように、光プリントヘッド13Aの試験工程においてIDDq電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができるので、図13のJ部に示すように、シリアルクロックSCKをHレベルにする。
【0136】
図12のEEPROM60に対してデータアクセスしていない時、図13のC0部やC3部に示すように、シリアルクロックSCKはLレベルになっている。J部においては、EEPROM60のチップイネーブル信号CE−N端子がHレベルになり、その動作が禁止状態にされているので、J部に示すように、その信号レベルが変化したとしても、そのEEPROM60の動作には支障を与えることがない。
【0137】
一方、図12に示すように、SCK端子は基準電圧発生回路70BのENB−N端子にも接続されており、そのENB−N端子が負論理であるので、このENB−N端子に入力されるシリアルクロックSCKがHレベルにされることで、基準電圧発生回路70Bの動作が停止して、その消費電力を略ゼロとすることができる。この状態は、図13のK部に示すように、シリアルクロックSCKが再びLレベルとされるまでのスタンバイモード期間Tstbyの間、継続する。
【0138】
(実施例1の効果)
本実施例1及びこの変形例の光プリントヘッド13,13A及びこれを用いた画像形成装置1によれば、次の(a)〜(d)のような効果がある。
【0139】
(a) 光プリントヘッド13,13Aにおいて、光量補正データが格納されるEEPROM60の制御のためのSCK端子を用いて、このSCK端子に入力されるシリアルクロックSCKにより、基準電圧発生回路70,70A,70Bのオン/オフ動作を切り替える構成にしているので、基準電圧発生回路70,70A,70Bにより生じていた静的消費電流を遮断して、光プリントヘッド全体での消費電流を略ゼロにすることができる。この結果、実装組立て後の試験工程において、IDDq電流を測定することで、実装不具合による損傷チップの有無を高精度に判別することができ、その品質レベルを格段に向上させることが可能になる。
【0140】
(b) 光プリントヘッド13,13Aにおいて、前記静的消費電流を遮断して消費電流を略ゼロにできる構成にしたので、この光プリントヘッド13,13Aを用いた画像形成装置1のスタンバイ時消費電力を略ゼロに低減することも可能になり、大幅な低消費電力化を実現できる。
【0141】
(c) 基準電圧発生回路70,70A,70Bの静的消費電流を遮断するために、ENB端子又はENB−N端子に入力されるシリアルクロックSCKを用いているので、新たにコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。
【0142】
(d) 本実施例1の画像形成装置1によれば、前記光プリントヘッド13,13Aを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置(プリンタ、複写機、ファクシミリ装置、複合機等)を提供することができる。即ち、前記光プリントヘッド13,13Aを用いることにより、上述したフルカラーの画像形成装置1に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。
【実施例2】
【0143】
本発明の実施例2における画像形成装置1の全体構成は、実施例1と同様であるが、この画像形成装置1に設けられる光プリントヘッドの構成及び動作が実施例1と異なるので、この異なる点を以下説明する。
【0144】
(光プリントヘッド)
図14は、本発明の実施例2における光プリントヘッド13Bを示す構成図であり、実施例1の光プリントヘッド13を示す図1中の要素と共通の要素には共通の符号が付されている。
【0145】
本実施例2の光プリントヘッド13Bでは、実施例1の光プリントヘッド13において、基準電圧発生回路70の正論理のENB端子をSCK端子に接続する構成に代えて、そのENB端子がEEPROM60のSO端子に接続されると共に、そのENB端子及びSO端子が新たに追加されたプルアップ抵抗61を介してVDD3端子に接続されている。そのため、本実施例2の基準電圧発生回路70は、EEPROM60のSO端子から出力されるシリアルデータをENB端子から入力し、そのシリアルデータのレベルによってオン/オフ動作が切り替わる構成になっている。その他の構成は、実施例1と同様である。
【0146】
(スタンバイモード設定動作)
図15は、図14の光プリントヘッド13Bを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、実施例1を示す図11中の要素と共通の要素には共通の符号が付されている。
【0147】
図15に示すA部、B部、C部(C1部、C2部)、D部(D1部、D2部)、E部、F部、P部の動作は、図11を用いて説明したものと同様である。又、図15のO部として示すP部からI部で挟まれる期間において、図11と同様に、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。
【0148】
前述したように、光プリントヘッド13Bの試験工程においてIDDq電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができる。そのためには、ドライバIC100の消費電力を略ゼロとなるように設定することのみならず、これまで定常的な電力消費が不可欠であった基準電圧発生回路70における電力消費を略ゼロにする必要がある。そこで、本実施例2の光プリントヘッド13Bでは、EEPROM60からの読み出しデータを用いて基準電圧発生回路70の動作状態を制御するように工夫している。
【0149】
前述したように、EEPROM60から読み出しデータが出力されていない時、EEPROM60のSO端子はHi−Z状態になっている。又、SO端子は、抵抗61を用いてプルアップされているので、前記Hi−Z状態においてはその端子レベルがHレベルになる。
【0150】
図15においては、G部、H部が前記Hi−Z状態であり、プルアップによりHレベルにあることを示すために、破線にてその状態が示されている。
【0151】
前述したように、O部として示すP部からI部で挟まれる期間において、図10におけるY部(補正データ転送期間)やZ部(印刷データ転送期間)の動作を行うことができる。この時、EEPROM60のSO端子、即ち基準電圧発生回路70のENB端子は、プルアップ抵抗61の働きによりHレベルになるので、基準電圧発生回路70が動作状態となり、光プリントヘッド13Bとして通常通りの動作を行うことができる。
【0152】
これに対し、基準電圧発生回路70の動作を停止させて電力消費を略ゼロにするために、以下のようなシーケンスを行う。
【0153】
先ず、図15のI部に示すように、主走査同期信号HD−HSYNC−NをLレベルにする。次いで、EEPROM60のSI端子に、L部に示すように、印刷駆動指令信号HD−STB−Nにおいてリードコマンド列を与え、SCK端子には、M部に示すように、シリアルクロックSCK列を与える。
【0154】
前記L部に入力されるリードコマンドは、D部に示すものと同様のものであるが、前記D部は、図10を用いて説明したように、EEPROM60の読み出しを指令するコマンドD1部と、読み出し回路アドレスを指定するD2部よりなる。図15のL部における読み出し回路アドレスは、EEPROM60中の未使用エリアに設けられたデータ“0”からなる固定データ部を示すものであるが、これはまた光量補正データ列中のいずれかのデータ“0”となるアドレス、あるいはビット位置であっても良い。
【0155】
このように、L部、M部にて固定データ“0”となるアドレス及びビット位置が指定されると、J部に示すように、シリアルクロックSCKの立ち下がりにより、EEPROM60のSO端子からシリアルデータが出力され、SO端子がN部に示すようにLレベルになる。EEPROM60のSO端子は、基準電圧発生回路70のENB端子に接続されているので、SO端子がLレベルにされることで、基準電圧発生回路70の動作が停止して消費電力が略ゼロになる。
【0156】
前述したように、従来構成の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバICの消費電力を略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子を通じてダイード(図8のダイオード95,96に相当)等を通じてグランドGNDに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。前記電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では10mAと大きなものとなっていた。
【0157】
これに対し、本実施例2の光プリントヘッド13Bでは、図15のタイミングチャートに示すように、EEPROM60のSO端子をLレベルにすることで、基準電圧発生回路70の動作を停止させて、それによる消費電力を略ゼロにするスタンバイモードに設定することができる。この状態は、図15のK部に示すように、シリアルクロックSCKを上げ下げして、EEPROM60のデータ“1”となるアドレスあるいはビット位置を読み出して、Q部に示すように、SO端子を再びHレベルにするまでのスタンバイモード期間Tstbyの間、継続する。
【0158】
(実施例2の効果)
本実施例2の光プリントヘッド13Bによれば、光量補正データが格納されるEEPROM60のSO端子から出力されるシリアルデータを用いて、光プリントヘッド13Bの付帯回路である基準電圧発生回路70の動作を停止させ、その消費電流を遮断可能にして光プリントヘッド全体の消費電流を略ゼロにすることができる構成にしたので、実施例1の効果(a)〜(d)と同様の効果がある。
【0159】
(実施例の他の変形例)
本発明は、上記実施例1、2やこれらの変形例に限定されず、その他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(i)、(ii)のようなものがある。
【0160】
(i) LED201,202,・・・が光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子(例えば、発光サイリスタ、有機EL素子等)を用いる光プリントヘッドや、それを用いて構成される画像形成装置において利用することができる。
【0161】
(ii) 不揮発性のシリアルメモリは、EEPROM60以外の他のメモリにより構成しても良い。
【符号の説明】
【0162】
1 画像形成装置
13,13A,13B 光プリントヘッド
60 EEPROM
70,70A,70B 基準電圧発生回路
100,100−1,100−2 ドライバIC
200,200−1,200−2 LEDアレイ
201,202 LED
【特許請求の範囲】
【請求項1】
駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、
前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
【請求項2】
駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、
前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
【請求項3】
前記基準電圧発生回路は、前記発光素子の温度特性を補償した前記基準電圧を発生する温度補償機能を有することを特徴とする請求項1又は2記載の光プリントヘッド。
【請求項4】
請求項1〜3のいずれか1項に記載の光プリントヘッドを備え、
前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする画像形成装置。
【請求項1】
駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、
前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
【請求項2】
駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
駆動オン/オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、
前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
【請求項3】
前記基準電圧発生回路は、前記発光素子の温度特性を補償した前記基準電圧を発生する温度補償機能を有することを特徴とする請求項1又は2記載の光プリントヘッド。
【請求項4】
請求項1〜3のいずれか1項に記載の光プリントヘッドを備え、
前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする画像形成装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2012−76267(P2012−76267A)
【公開日】平成24年4月19日(2012.4.19)
【国際特許分類】
【出願番号】特願2010−221244(P2010−221244)
【出願日】平成22年9月30日(2010.9.30)
【出願人】(591044164)株式会社沖データ (2,444)
【出願人】(500002571)株式会社沖デジタルイメージング (186)
【Fターム(参考)】
【公開日】平成24年4月19日(2012.4.19)
【国際特許分類】
【出願日】平成22年9月30日(2010.9.30)
【出願人】(591044164)株式会社沖データ (2,444)
【出願人】(500002571)株式会社沖デジタルイメージング (186)
【Fターム(参考)】
[ Back to top ]