異常検知装置
【課題】各磁気検知素子の位置ずれや感度のバラつきを抑え、各磁気検知素子の異常を検知することができ、各磁気検知素子の故障を起因とする磁気エンコーダの異常の誤検知を防止すること。
【解決手段】異常検知装置１は、回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石９と、回転磁石９の外周部に対向して設けられた２つの磁気検知素子１０ａ，１０ｂと、２つの磁気検知素子１０ａ，１０ｂの出力信号に基づいて磁気検知素子１０ａ，１０ｂの異常を検知する異常検知手段４と、を備え、２つの磁気検知素子１０ａ，１０ｂは、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする。
【解決手段】異常検知装置１は、回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石９と、回転磁石９の外周部に対向して設けられた２つの磁気検知素子１０ａ，１０ｂと、２つの磁気検知素子１０ａ，１０ｂの出力信号に基づいて磁気検知素子１０ａ，１０ｂの異常を検知する異常検知手段４と、を備え、２つの磁気検知素子１０ａ，１０ｂは、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気エンコーダ用の磁気検知素子の異常を検知する異常検知装置に関する。
【背景技術】
【０００２】
従来、この種の磁気エンコーダの異常を検知するものとして、２つの磁気検知素子を用いた異常検出回路が知られている（特許文献１参照）。この異常検出回路は、Ｎ極とＳ極とが交互に着磁された回転体からなる回転磁石と、回転磁石の周方向に設けられた２つの磁気検知素子と、２つの磁気検知素子の出力信号が入力されるＥＸＯＲ（Exclusive−OR）ゲート（回路）と、を備えている。２つの磁気検知素子は、ＥＸＯＲ回路に入力される各出力信号が逆相信号となる位置に配置されている。ＥＸＯＲ回路の出力信号は、磁気エンコーダが正常であれば各出力信号の位相が完全に逆相関係を保つため「Ｈ」レベル信号となるが、磁石の欠落等により磁気エンコーダに異常が発生した場合には各出力信号の位相関係がずれるため「Ｌ」レベル信号となる。このように、特許文献１に記載の異常検出回路は、各磁気検知素子の出力信号の排他的論理和をとることで磁気エンコーダの異常を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２０１３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の異常検出回路では、逆相信号となる各磁気検知素子の出力信号を基準に磁気エンコーダの異常を検知している。しかしながら、従来の異常検出回路では、各磁気検知素子の位置ずれや感度のバラつき等により各磁気検知素子の出力信号の位相ずれが生じた場合には、磁気エンコーダの異常と判定するので、磁気検知素子自体の異常を検知することができず、磁気エンコーダの異常を誤検知してしまう問題があった。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、磁気検知素子の位置ずれや感度のバラつきを抑え、磁気検知素子の異常を検知することができると共に、磁気検知素子の故障を起因とする磁気エンコーダ異常の誤検知を防止することができる異常検知装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の異常検知装置は、回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石と、前記回転磁石の外周部に対向して設けられた２つの磁気検知素子と、前記２つの磁気検知素子の出力信号に基づいて前記磁気検知素子の異常を検知する異常検知手段と、を備え、前記２つの磁気検知素子は、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする。
【０００７】
この構成によれば、同一の感度特性を有する２つの磁気検知素子が同一の基板上に近接して配置されるので、磁気検知素子の感度のバラつきや位置ずれが生じないため、磁気検知素子からは同一の信号が出力される。従って、磁気検知素子の異常を検知することができ、磁気検知素子の故障を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【０００８】
上記異常検知装置において、前記２つの磁気検知素子は、単一のパッケージ内に収容されることが好ましい。
【０００９】
上記異常検知装置において、前記２つの磁気検知素子は、上下に積層されて形成されることが好ましい。
【００１０】
上記異常検知装置において、前記２つの磁気検知素子は、磁気抵抗効果素子であることが好ましい。
【００１１】
この構成によれば、各磁気検知素子を同一プロセスで作製することができるので、より感度特性のバラつきの無い素子を作製することができる。また、２つの磁気抵抗効果素子を隣接配置することができるので、センサパッケージを小型化することができる。
【００１２】
上記異常検知装置において、前記異常検知手段は、前記２つの磁気検知素子の出力信号の排他的論理和をとる論理回路で構成されることを特徴とする。
【００１３】
この構成によれば、簡単な回路構成で磁気検知素子の異常を検知することができる。
【００１４】
上記異常検知装置において、前記異常検知手段は、一方の磁気検知素子の出力信号がゲート入力となる第１のＣＭＯＳ回路と、他方の磁気検知素子の出力信号がゲート入力となる第２のＣＭＯＳ回路とを有し、第１及び第２のＣＭＯＳ回路の各ゲート出力は共通接続されていることを特徴とする。
【００１５】
この場合には、第１の及び第２のＣＭＯＳ回路のゲート入力がいずれか一方の磁気検知素子の故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が流れるので、磁気検知素子のいずれか一方に異常があると判断することができる。一方、第１の及び第２のＣＭＯＳ回路の各ゲート入力が同一位相の信号である場合には、ゲート出力が短絡しない（大電流が流れない）ので、各磁気検知素子はいずれも正常であると判断することができる。
【発明の効果】
【００１６】
本発明によれば、各磁気検知素子の位置ずれや感度のバラつきを抑え、各磁気検知素子の異常を検知することができ、各磁気検知素子の故障を起因とする磁気エンコーダの異常の誤検知を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る異常検知装置を模式的に示す図である。
【図２】本実施の形態に係る異常検知装置の異常検知手段を示す図である。
【図３】比較例及び本発明に係る異常検知装置の作用を説明するための図である。
【図４】本実施の形態に係る磁気抵抗効果素子の積層構造の一例を示す図である。
【図５】本発明の第２の実施の形態に係る異常検知装置の異常検出手段を示す回路図である。
【図６】変形例に係る異常検知装置の異常検出手段を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。本発明の実施の形態に係る異常検知装置は、複数の磁気検知素子のセンサ出力に基づいて磁気検知素子の異常を検知するものである。
【００１９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る異常検知装置を模式的に示した図であり、図１（ａ）は異常検知装置の全体を示し、図１（ｂ）は異常検知装置の一部を拡大して示している。図１（ａ）に示すように、異常検知装置１は、磁気エンコーダ２と、磁気エンコーダ２の磁場をセンスする磁気センサ３と、磁気センサ３の異常を検知する異常検知手段４と、を備えている。
【００２０】
磁気エンコーダ２は、基台５と、基台５上に設けられた回転体６とから構成され、回転体６の回転軸７が、基台５上に固定された軸受（図示省略）により回転自在に支持されている。基台５、軸受及び回転軸７は、合成樹脂材料等の非磁性材料で形成されている。回転体６は、薄型の円盤状に形成され、回転軸７に固定されると共に非磁性材料で形成される内周部８と、内周部８の外周に設けられた回転磁石９とから構成されている。回転磁石９は、回転方向にＮ極とＳ極とが交互に着磁されている。すなわち、回転磁石９は、周方向に隣接する磁極が異なる極性で着磁されている。
【００２１】
基台５上には、回転磁石９の外周面に対向する位置に、磁気センサ３が近接して配設されている。磁気センサ３は、図１（ｂ）に示すように、複数（例えば、２つ）の磁気検知素子１０ａ，１０ｂが同一の基板１２上に近接した状態で実装されており、これらが単一のセンサパッケージ１１内に収容されている。各磁気検知素子１０ａ，１０ｂは、同一の感度特性を有する磁気検知素子で構成され、感度軸が基板１２の面内方向と水平に形成されている。ここで、磁気検知素子１０として、例えば、ＧＭＲ（Giant Magneto Resistive）素子やＴＭＲ（Tunnel Magneto Resistance）素子等の磁気抵抗効果素子を用いること可能であり、高出力及び高感度の点でＧＭＲ素子を用いることが好ましい。このように各磁気検知素子１０ａ，１０ｂを同一の感度特性を持つ磁気抵抗効果素子で構成することで、各磁気検知素子１０ａ，１０ｂを同一条件で（同一プロセスで）作製することができ、感度特性のバラつきの無い磁気検知素子を作製することができる。
【００２２】
また、これら各磁気検知素子１０ａ，１０ｂは、素子間の距離Ｌを極力短く（例えば、１ｍｍ）した状態で基板１２に実装することが可能である。そのため、２つの磁気検知素子１０ａ，１０ｂを隣接配置した２系統センサを小型のセンサパッケージ１１内に収容することができるので、磁気センサ３全体の小型化を図ることが可能である。なお、以下では、磁気検知素子１０としてＧＭＲ素子を用いた場合を例に挙げて、ＧＭＲ素子１０ａからの出力信号をセンサ出力１とし、ＧＭＲ素子１０ｂからの出力信号をセンサ出力２として説明する。
【００２３】
ここで、ＧＭＲ素子について簡単に説明する。ＧＭＲ素子は、巨大磁気抵抗効果（ＧＭＲ効果）を利用した磁気抵抗効果素子であり、基板上に下から絶縁層、下地層、反強磁性層、固定磁性層、非磁性中間層、フリー磁性層及び保護層の順に、薄膜プロセスを用いて形成されている。反強磁性層と固定磁性層とが接して形成されているため、磁場中熱処理を施すことにより両磁性層の界面に交換結合磁界が生じ、固定磁性層の磁化方向は一方向に固定される。一方、フリー磁性層の磁化方向は、固定磁性層と違って磁化方向が固定されておらず、外部磁界の侵入方向の変化によって磁化変動するように構成されている。したがって、各ＧＭＲ素子１０ａ，１０ｂが、回転する回転磁石９のＮ極からＳ極へ流れる磁場の影響を受けると、固定磁性層の磁化方向に対するフリー磁性層の磁化方向の角度（磁場角度）が変化し、この磁場角度の変化に基づいて電気抵抗値が変化する。この磁場角度の変化に応じた電気抵抗値に基づく出力信号は、回転磁石９の回転検知に供されると共に、異常検知手段４でのＧＭＲ素子１０ａ，１０ｂの異常検知に供される。なお、ＧＭＲ素子１０ａ，１０ｂの固定磁性層の磁化方向は、同一方向に揃えられることが好ましい。
【００２４】
図２に示すように、異常検知手段４は、ＥＸＯＲ（Exclusive−OR）回路４で構成されている。ＥＸＯＲ回路４は、２つのＧＭＲ素子１０ａ，１０ｂから出力される出力信号の排他的論理和をとることで、ＧＭＲ素子１０ａ，１０ｂの異常（故障）を検知する。すなわち、ＥＸＯＲ回路４は、ＧＭＲ素子１０ａの出力信号とＧＭＲ素子１０ｂの出力信号とが一致する場合には「Ｌ」レベルの信号を出力して、各ＧＭＲ素子１０ａ，１０ｂがいずれも正常であると判断する。一方、ＥＸＯＲ回路４は、ＧＭＲ素子１０ａの出力信号とＧＭＲ素子１０ｂの出力信号とが一致しない場合には「Ｈ」レベルの信号を出力して、ＧＭＲ素子１０ａ，１０ｂの一方に異常（故障）があると判断する。これにより、簡易な回路構成で、ＧＭＲ素子１０ａ，１０ｂの故障を検知することができる。
【００２５】
次に、図３を用いて、比較例と比較しながら、本実施の形態に係る異常検知装置１の作用について説明する。図３は、比較例及び本実施の形態に係る異常検知装置の作用を説明するための模式図であり、（ａ）は、比較例に係る異常検知装置を示し、（ｂ）は、本実施の形態に係る異常検知装置１を示している。比較例として、回転体６の外周部に対向する位置に、磁気検知素子として１系統のホール素子を有する磁気センサＸ，Ｙを２つ近接配置した異常検知装置を例に挙げて説明する。
【００２６】
比較例に係る異常検知装置では、単一のホール素子をパッケージした磁気センサＸ，Ｙは別々のプロセスで作製され、これら別々のプロセスで作製された磁気センサＸ，Ｙを近接配置させているため、各磁気センサＸ，Ｙのホール素子間の位置ずれや感度特性にバラつきが生じやすい。ホール素子間に位置ずれや感度特性にバラつきがある場合、各ホール素子からの出力信号（センサ出力Ｘ，Ｙ）にずれが生じることとなる（図３（ａ）で示す点線部分）。従って、この出力信号に基づいて異常検知を行った場合には、磁気エンコーダ自体が正常であっても、各ホール素子からの出力信号は同一ではないので異常を示す異常検知信号が出力され、磁気エンコーダの異常を誤検知する。そのため、異常検知信号の発生要因が、磁気エンコーダの異常によるものなのか、ホール素子の故障に起因するものかを検知するために、ＣＰＵ等でさらに判別する必要がある。
【００２７】
一方、本実施の形態に係る異常検知装置１では、同一の感度特性を持つ２つのＧＭＲ素子１０ａ，１０ｂを同一プロセスで同一基板１２上に作製するので感度特性のバラつきや位置ずれが生じず、各ＧＭＲ素子１０ａ，１０ｂからの出力信号は略同一の信号となる（図３（ｂ）で示す点線部分）。従って、磁気センサ３の感度特性のバラつきや位置ずれは生じないので、簡易な回路構成によりＧＭＲ素子１０ａ，１０ｂの位置ずれや感度特性のバラつきを検知することができる。
【００２８】
なお、ＧＭＲ素子１０ａ，１０ｂは同一基板１２上に並べて形成してもよいし、図４に示すように同一基板１２上に上下に積層して形成してもよい。図４は、ＧＭＲ素子１０ａ，１０ｂの積層構造を示す図であり、ＧＭＲ素子１０ａの上にＧＭＲ素子１０ｂを積層した場合を示している。図４に示すように、少なくとも固定磁性層（Ｐｉｎ層）４１と、固定磁性層４１上に設けられた非磁性層４２と、非磁性層４２上に設けられたフリー磁性層４３とを積層してＧＭＲ素子１０ａを形成し、層間絶縁層４４を介して、ＧＭＲ素子１０ａと同一層（固定磁性層４１、非磁性層４２、フリー磁性層４３）を積層してＧＭＲ素子１０ｂを形成する。固定磁性層４１及びフリー磁性層４３はＣｏＦｅ合金、ＮｉＦｅ合金、ＣｏＦｅＮｉ合金などの磁性材料で形成される。また非磁性層４２はＣｕなどで形成される。
【００２９】
このように、本実施の形態によれば、磁気センサ３を構成する複数の磁気検知素子１０ａ，１０ｂが同一の感度特性を有する素子で構成されると共に単一のセンサパッケージ１１内に近接して配置されるので、各磁気検知素子１０ａ，１０ｂの感度特性のバラつきや位置ずれが生じず、各磁気検知素子１０ａ，１０ｂからは同一の信号が出力される。そして、ＥＸＯＲ回路４は、この各磁気検知素子１０ａ，１０ｂから出力される出力信号の排他的論理和を求めることで、磁気検知素子１０ａ，１０ｂの異常を検知する。すなわち、本実施の形態に係る異常検知装置１は、磁気検知素子１０ａ，１０ｂのセンサ出力から回転体６の回転を検知すると共に、２つの磁気検知素子１０ａ，１０ｂのセンサ出力の一致・不一致により磁気センサ３（磁気検知素子１０ａ、１０ｂ）の異常を検知する。これにより、各磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダの異常の誤検知を防止することができる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態に係る異常検知装置２０は、上述した第１の実施の形態に係る異常検知装置１と比べて、異常検知手段の構成のみ相違している。したがって、特に相違点についてのみ説明し、同一の構成については同一の符号を用いて、繰り返しの説明を省略する。
【００３１】
図５は、本発明の第２の実施の形態に係る異常検知装置２０の異常検知手段２１を示す回路図である。図５に示す異常検知手段２１は、第１のＣＭＯＳ回路（トランジスタ）２２及び第２のＣＭＯＳ回路（トランジスタ）２３から構成されている。第１のＣＭＯＳ回路２２のゲート入力（端子）Ｔ１は、ＧＭＲ素子１０ａの出力（端子）に接続され、第２のＣＭＯＳ回路２３のゲート入力（端子）Ｔ２は、ＧＭＲ素子１０ｂの出力（端子）に接続されている。第１のＣＭＯＳ回路２２及び第２のＣＭＯＳ回路２３の各ゲート出力（各トーテムポール出力）Ｔ３及びＴ４は、接続点Ｐ１で共通接続されている。接続点Ｐ１で共通接続されたゲート出力Ｔ３及びＴ４の出力ライン（異常検出用ラインＬ２）には、電流計２４が設けられている。また、第１及び第２のＣＭＯＳ回路２２及び２３のＰＭＯＳのソース側は検出用抵抗Ｒを介して電源Ｖｄｄに接続され、ＮＭＯＳのソース側はグラウンドＧＮＤに接続されている。ＰＭＯＳのソース側と検出用抵抗Ｒとの接続点には異常検出用ラインＬ１が接続されている。異常検出用ラインＬ１は、バイパス用のコンデンサＣを介してグラウンドＧＮＤに高周波的に接続されている。
【００３２】
この異常検知手段２１では、第１及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２に、ＧＭＲ素子１０ａ，１０ｂから同一の「Ｌ」レベルの信号が入力されると、ＰＭＯＳ側が電源Ｖｄｄに導通され、各ゲート出力Ｔ３，Ｔ４から同位相の「Ｈ」レベルの信号が出力され、接続点Ｐ１で各ゲート出力Ｔ３，Ｔ４からの出力信号が結合される。この場合には、異常検出用ラインＬ１及びＬ２上には大電流が流れないため、ＧＭＲ素子１０ａ，１０ｂは正常であると判断される。また、第１及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２に、ＧＭＲ素子１０ａ，１０ｂから同一の「Ｈ」レベルの信号が入力されると、ＮＭＯＳ側がグラウンドＧＮＤに導通され、同位相の「Ｈ」レベルの信号が各ゲート出力Ｔ３，Ｔ４からグラウンドＧＮＤに落ちる。この場合にも、異常検出用ラインＬ２上には大電流が流れないため、ＧＭＲ素子１０ａ，１０ｂは正常であると判断される。
【００３３】
一方、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｌ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｈ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＰＭＯＳ側が電源Ｖｄｄに導通され、第２のＣＭＯＳ回路２３のＮＭＯＳ側がグラウンドＧＮＤに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第１のＣＭＯＳ回路２２のＰＭＯＳ側から接続点Ｐ１を経由して第２のＣＭＯＳ回路２３のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検出用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３４】
また、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｈ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｌ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＮＭＯＳ側がグラウンドＧＮＤに導通され、第２のＣＭＯＳ回路２３のＰＭＯＳ側が電源Ｖｄｄに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第２のＣＭＯＳ回路２３のＰＭＯＳ側から接続点Ｐ１を経由して第１のＣＭＯＳ回路２２のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検出用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３５】
このように、第１の及び第２のＣＭＯＳ回路２２，２３のゲート入力Ｔ１，Ｔ２が、いずれか一方の磁気検知素子１０ａ，１０ｂの故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が流れるので、磁気検知素子１０ａ，１０ｂのいずれか一方に異常があると判断することができる。一方、第１の及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２が同一位相の信号である場合には、ゲート出力が短絡しない（同電位で大電流が流れない）ので、磁気検知素子１０ａ，１０ｂはいずれも正常であると判断することができる。これにより、磁気検知素子１０ａ，１０ｂの異常を検知することができ、磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【００３６】
次に、変形例に係る異常検知装置について説明する。図６は、変形例に係る異常検知装置３０の異常検知手段３１を示す回路図である。図６に示す異常検知装置３０の異常検知手段３１は、上記第２の実施の形態に係る異常検知手段２１から、検出用抵抗Ｒ、異常検出用ラインＬ１及びバイパスコンデンサＣが削除されている。
【００３７】
この異常検知手段３１では、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｌ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｈ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＰＭＯＳ側が電源Ｖｄｄに導通され、第２のＣＭＯＳ回路２３のＮＭＯＳ側がグラウンドＧＮＤに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第１のＣＭＯＳ回路２２のＰＭＯＳ側から接続点Ｐ１を経由して第２のＣＭＯＳ回路２３のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検知用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３８】
一方、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｈ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｌ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＮＭＯＳ側がグラウンドＧＮＤに導通され、第２のＣＭＯＳ回路２３のＰＭＯＳ側が電源Ｖｄｄに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第２のＣＭＯＳ回路２３のＰＭＯＳ側から接続点Ｐ１を経由して第１のＣＭＯＳ回路２２のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検知用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３９】
このように、変形例に係る異常検知装置３０では、第１の及び第２のＣＭＯＳ回路２２，２３のゲート入力Ｔ１，Ｔ２が、いずれか一方の磁気検知素子１０ａ，１０ｂの故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が異常検出用ラインＬ２に流れるので、この大電流を電流計２４で検知することにより、磁気検知素子１０ａ，１０ｂのいずれか一方に異常があると判断することができる。これにより、磁気検知素子１０ａ，１０ｂの異常を検知することができ、磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【００４０】
なお、今回開示された実施の形態は、全ての点で例示であってこの実施の形態に制限されるものではない。本発明の範囲は、上記した実施の形態のみの説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【００４１】
本発明は、磁気エンコーダ用の磁気センサの異常を検知する異常検知装置として有用である。
【符号の説明】
【００４２】
１、２０、３０ 異常検知装置
２ 磁気エンコーダ
３ 磁気センサ
４、２１、３１ 異常検知手段
５ 基台
６ 回転体
７ 回転軸
８ 内周部
９ 回転磁石（外周部）
１０（１０ａ，１０ｂ） 磁気検知素子
１１ センサパッケージ（パッケージ）
１２ 基板
２２ 第１のＣＭＯＳ回路
２３ 第２のＣＭＯＳ回路
２４ 電流計
Ｔ１、Ｔ２ ゲート入力（端子）
Ｔ３、Ｔ４ ゲート出力（端子）
Ｐ１ 接続点
【技術分野】
【０００１】
本発明は、磁気エンコーダ用の磁気検知素子の異常を検知する異常検知装置に関する。
【背景技術】
【０００２】
従来、この種の磁気エンコーダの異常を検知するものとして、２つの磁気検知素子を用いた異常検出回路が知られている（特許文献１参照）。この異常検出回路は、Ｎ極とＳ極とが交互に着磁された回転体からなる回転磁石と、回転磁石の周方向に設けられた２つの磁気検知素子と、２つの磁気検知素子の出力信号が入力されるＥＸＯＲ（Exclusive−OR）ゲート（回路）と、を備えている。２つの磁気検知素子は、ＥＸＯＲ回路に入力される各出力信号が逆相信号となる位置に配置されている。ＥＸＯＲ回路の出力信号は、磁気エンコーダが正常であれば各出力信号の位相が完全に逆相関係を保つため「Ｈ」レベル信号となるが、磁石の欠落等により磁気エンコーダに異常が発生した場合には各出力信号の位相関係がずれるため「Ｌ」レベル信号となる。このように、特許文献１に記載の異常検出回路は、各磁気検知素子の出力信号の排他的論理和をとることで磁気エンコーダの異常を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２０１３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の異常検出回路では、逆相信号となる各磁気検知素子の出力信号を基準に磁気エンコーダの異常を検知している。しかしながら、従来の異常検出回路では、各磁気検知素子の位置ずれや感度のバラつき等により各磁気検知素子の出力信号の位相ずれが生じた場合には、磁気エンコーダの異常と判定するので、磁気検知素子自体の異常を検知することができず、磁気エンコーダの異常を誤検知してしまう問題があった。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、磁気検知素子の位置ずれや感度のバラつきを抑え、磁気検知素子の異常を検知することができると共に、磁気検知素子の故障を起因とする磁気エンコーダ異常の誤検知を防止することができる異常検知装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の異常検知装置は、回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石と、前記回転磁石の外周部に対向して設けられた２つの磁気検知素子と、前記２つの磁気検知素子の出力信号に基づいて前記磁気検知素子の異常を検知する異常検知手段と、を備え、前記２つの磁気検知素子は、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする。
【０００７】
この構成によれば、同一の感度特性を有する２つの磁気検知素子が同一の基板上に近接して配置されるので、磁気検知素子の感度のバラつきや位置ずれが生じないため、磁気検知素子からは同一の信号が出力される。従って、磁気検知素子の異常を検知することができ、磁気検知素子の故障を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【０００８】
上記異常検知装置において、前記２つの磁気検知素子は、単一のパッケージ内に収容されることが好ましい。
【０００９】
上記異常検知装置において、前記２つの磁気検知素子は、上下に積層されて形成されることが好ましい。
【００１０】
上記異常検知装置において、前記２つの磁気検知素子は、磁気抵抗効果素子であることが好ましい。
【００１１】
この構成によれば、各磁気検知素子を同一プロセスで作製することができるので、より感度特性のバラつきの無い素子を作製することができる。また、２つの磁気抵抗効果素子を隣接配置することができるので、センサパッケージを小型化することができる。
【００１２】
上記異常検知装置において、前記異常検知手段は、前記２つの磁気検知素子の出力信号の排他的論理和をとる論理回路で構成されることを特徴とする。
【００１３】
この構成によれば、簡単な回路構成で磁気検知素子の異常を検知することができる。
【００１４】
上記異常検知装置において、前記異常検知手段は、一方の磁気検知素子の出力信号がゲート入力となる第１のＣＭＯＳ回路と、他方の磁気検知素子の出力信号がゲート入力となる第２のＣＭＯＳ回路とを有し、第１及び第２のＣＭＯＳ回路の各ゲート出力は共通接続されていることを特徴とする。
【００１５】
この場合には、第１の及び第２のＣＭＯＳ回路のゲート入力がいずれか一方の磁気検知素子の故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が流れるので、磁気検知素子のいずれか一方に異常があると判断することができる。一方、第１の及び第２のＣＭＯＳ回路の各ゲート入力が同一位相の信号である場合には、ゲート出力が短絡しない（大電流が流れない）ので、各磁気検知素子はいずれも正常であると判断することができる。
【発明の効果】
【００１６】
本発明によれば、各磁気検知素子の位置ずれや感度のバラつきを抑え、各磁気検知素子の異常を検知することができ、各磁気検知素子の故障を起因とする磁気エンコーダの異常の誤検知を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る異常検知装置を模式的に示す図である。
【図２】本実施の形態に係る異常検知装置の異常検知手段を示す図である。
【図３】比較例及び本発明に係る異常検知装置の作用を説明するための図である。
【図４】本実施の形態に係る磁気抵抗効果素子の積層構造の一例を示す図である。
【図５】本発明の第２の実施の形態に係る異常検知装置の異常検出手段を示す回路図である。
【図６】変形例に係る異常検知装置の異常検出手段を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。本発明の実施の形態に係る異常検知装置は、複数の磁気検知素子のセンサ出力に基づいて磁気検知素子の異常を検知するものである。
【００１９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る異常検知装置を模式的に示した図であり、図１（ａ）は異常検知装置の全体を示し、図１（ｂ）は異常検知装置の一部を拡大して示している。図１（ａ）に示すように、異常検知装置１は、磁気エンコーダ２と、磁気エンコーダ２の磁場をセンスする磁気センサ３と、磁気センサ３の異常を検知する異常検知手段４と、を備えている。
【００２０】
磁気エンコーダ２は、基台５と、基台５上に設けられた回転体６とから構成され、回転体６の回転軸７が、基台５上に固定された軸受（図示省略）により回転自在に支持されている。基台５、軸受及び回転軸７は、合成樹脂材料等の非磁性材料で形成されている。回転体６は、薄型の円盤状に形成され、回転軸７に固定されると共に非磁性材料で形成される内周部８と、内周部８の外周に設けられた回転磁石９とから構成されている。回転磁石９は、回転方向にＮ極とＳ極とが交互に着磁されている。すなわち、回転磁石９は、周方向に隣接する磁極が異なる極性で着磁されている。
【００２１】
基台５上には、回転磁石９の外周面に対向する位置に、磁気センサ３が近接して配設されている。磁気センサ３は、図１（ｂ）に示すように、複数（例えば、２つ）の磁気検知素子１０ａ，１０ｂが同一の基板１２上に近接した状態で実装されており、これらが単一のセンサパッケージ１１内に収容されている。各磁気検知素子１０ａ，１０ｂは、同一の感度特性を有する磁気検知素子で構成され、感度軸が基板１２の面内方向と水平に形成されている。ここで、磁気検知素子１０として、例えば、ＧＭＲ（Giant Magneto Resistive）素子やＴＭＲ（Tunnel Magneto Resistance）素子等の磁気抵抗効果素子を用いること可能であり、高出力及び高感度の点でＧＭＲ素子を用いることが好ましい。このように各磁気検知素子１０ａ，１０ｂを同一の感度特性を持つ磁気抵抗効果素子で構成することで、各磁気検知素子１０ａ，１０ｂを同一条件で（同一プロセスで）作製することができ、感度特性のバラつきの無い磁気検知素子を作製することができる。
【００２２】
また、これら各磁気検知素子１０ａ，１０ｂは、素子間の距離Ｌを極力短く（例えば、１ｍｍ）した状態で基板１２に実装することが可能である。そのため、２つの磁気検知素子１０ａ，１０ｂを隣接配置した２系統センサを小型のセンサパッケージ１１内に収容することができるので、磁気センサ３全体の小型化を図ることが可能である。なお、以下では、磁気検知素子１０としてＧＭＲ素子を用いた場合を例に挙げて、ＧＭＲ素子１０ａからの出力信号をセンサ出力１とし、ＧＭＲ素子１０ｂからの出力信号をセンサ出力２として説明する。
【００２３】
ここで、ＧＭＲ素子について簡単に説明する。ＧＭＲ素子は、巨大磁気抵抗効果（ＧＭＲ効果）を利用した磁気抵抗効果素子であり、基板上に下から絶縁層、下地層、反強磁性層、固定磁性層、非磁性中間層、フリー磁性層及び保護層の順に、薄膜プロセスを用いて形成されている。反強磁性層と固定磁性層とが接して形成されているため、磁場中熱処理を施すことにより両磁性層の界面に交換結合磁界が生じ、固定磁性層の磁化方向は一方向に固定される。一方、フリー磁性層の磁化方向は、固定磁性層と違って磁化方向が固定されておらず、外部磁界の侵入方向の変化によって磁化変動するように構成されている。したがって、各ＧＭＲ素子１０ａ，１０ｂが、回転する回転磁石９のＮ極からＳ極へ流れる磁場の影響を受けると、固定磁性層の磁化方向に対するフリー磁性層の磁化方向の角度（磁場角度）が変化し、この磁場角度の変化に基づいて電気抵抗値が変化する。この磁場角度の変化に応じた電気抵抗値に基づく出力信号は、回転磁石９の回転検知に供されると共に、異常検知手段４でのＧＭＲ素子１０ａ，１０ｂの異常検知に供される。なお、ＧＭＲ素子１０ａ，１０ｂの固定磁性層の磁化方向は、同一方向に揃えられることが好ましい。
【００２４】
図２に示すように、異常検知手段４は、ＥＸＯＲ（Exclusive−OR）回路４で構成されている。ＥＸＯＲ回路４は、２つのＧＭＲ素子１０ａ，１０ｂから出力される出力信号の排他的論理和をとることで、ＧＭＲ素子１０ａ，１０ｂの異常（故障）を検知する。すなわち、ＥＸＯＲ回路４は、ＧＭＲ素子１０ａの出力信号とＧＭＲ素子１０ｂの出力信号とが一致する場合には「Ｌ」レベルの信号を出力して、各ＧＭＲ素子１０ａ，１０ｂがいずれも正常であると判断する。一方、ＥＸＯＲ回路４は、ＧＭＲ素子１０ａの出力信号とＧＭＲ素子１０ｂの出力信号とが一致しない場合には「Ｈ」レベルの信号を出力して、ＧＭＲ素子１０ａ，１０ｂの一方に異常（故障）があると判断する。これにより、簡易な回路構成で、ＧＭＲ素子１０ａ，１０ｂの故障を検知することができる。
【００２５】
次に、図３を用いて、比較例と比較しながら、本実施の形態に係る異常検知装置１の作用について説明する。図３は、比較例及び本実施の形態に係る異常検知装置の作用を説明するための模式図であり、（ａ）は、比較例に係る異常検知装置を示し、（ｂ）は、本実施の形態に係る異常検知装置１を示している。比較例として、回転体６の外周部に対向する位置に、磁気検知素子として１系統のホール素子を有する磁気センサＸ，Ｙを２つ近接配置した異常検知装置を例に挙げて説明する。
【００２６】
比較例に係る異常検知装置では、単一のホール素子をパッケージした磁気センサＸ，Ｙは別々のプロセスで作製され、これら別々のプロセスで作製された磁気センサＸ，Ｙを近接配置させているため、各磁気センサＸ，Ｙのホール素子間の位置ずれや感度特性にバラつきが生じやすい。ホール素子間に位置ずれや感度特性にバラつきがある場合、各ホール素子からの出力信号（センサ出力Ｘ，Ｙ）にずれが生じることとなる（図３（ａ）で示す点線部分）。従って、この出力信号に基づいて異常検知を行った場合には、磁気エンコーダ自体が正常であっても、各ホール素子からの出力信号は同一ではないので異常を示す異常検知信号が出力され、磁気エンコーダの異常を誤検知する。そのため、異常検知信号の発生要因が、磁気エンコーダの異常によるものなのか、ホール素子の故障に起因するものかを検知するために、ＣＰＵ等でさらに判別する必要がある。
【００２７】
一方、本実施の形態に係る異常検知装置１では、同一の感度特性を持つ２つのＧＭＲ素子１０ａ，１０ｂを同一プロセスで同一基板１２上に作製するので感度特性のバラつきや位置ずれが生じず、各ＧＭＲ素子１０ａ，１０ｂからの出力信号は略同一の信号となる（図３（ｂ）で示す点線部分）。従って、磁気センサ３の感度特性のバラつきや位置ずれは生じないので、簡易な回路構成によりＧＭＲ素子１０ａ，１０ｂの位置ずれや感度特性のバラつきを検知することができる。
【００２８】
なお、ＧＭＲ素子１０ａ，１０ｂは同一基板１２上に並べて形成してもよいし、図４に示すように同一基板１２上に上下に積層して形成してもよい。図４は、ＧＭＲ素子１０ａ，１０ｂの積層構造を示す図であり、ＧＭＲ素子１０ａの上にＧＭＲ素子１０ｂを積層した場合を示している。図４に示すように、少なくとも固定磁性層（Ｐｉｎ層）４１と、固定磁性層４１上に設けられた非磁性層４２と、非磁性層４２上に設けられたフリー磁性層４３とを積層してＧＭＲ素子１０ａを形成し、層間絶縁層４４を介して、ＧＭＲ素子１０ａと同一層（固定磁性層４１、非磁性層４２、フリー磁性層４３）を積層してＧＭＲ素子１０ｂを形成する。固定磁性層４１及びフリー磁性層４３はＣｏＦｅ合金、ＮｉＦｅ合金、ＣｏＦｅＮｉ合金などの磁性材料で形成される。また非磁性層４２はＣｕなどで形成される。
【００２９】
このように、本実施の形態によれば、磁気センサ３を構成する複数の磁気検知素子１０ａ，１０ｂが同一の感度特性を有する素子で構成されると共に単一のセンサパッケージ１１内に近接して配置されるので、各磁気検知素子１０ａ，１０ｂの感度特性のバラつきや位置ずれが生じず、各磁気検知素子１０ａ，１０ｂからは同一の信号が出力される。そして、ＥＸＯＲ回路４は、この各磁気検知素子１０ａ，１０ｂから出力される出力信号の排他的論理和を求めることで、磁気検知素子１０ａ，１０ｂの異常を検知する。すなわち、本実施の形態に係る異常検知装置１は、磁気検知素子１０ａ，１０ｂのセンサ出力から回転体６の回転を検知すると共に、２つの磁気検知素子１０ａ，１０ｂのセンサ出力の一致・不一致により磁気センサ３（磁気検知素子１０ａ、１０ｂ）の異常を検知する。これにより、各磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダの異常の誤検知を防止することができる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態に係る異常検知装置２０は、上述した第１の実施の形態に係る異常検知装置１と比べて、異常検知手段の構成のみ相違している。したがって、特に相違点についてのみ説明し、同一の構成については同一の符号を用いて、繰り返しの説明を省略する。
【００３１】
図５は、本発明の第２の実施の形態に係る異常検知装置２０の異常検知手段２１を示す回路図である。図５に示す異常検知手段２１は、第１のＣＭＯＳ回路（トランジスタ）２２及び第２のＣＭＯＳ回路（トランジスタ）２３から構成されている。第１のＣＭＯＳ回路２２のゲート入力（端子）Ｔ１は、ＧＭＲ素子１０ａの出力（端子）に接続され、第２のＣＭＯＳ回路２３のゲート入力（端子）Ｔ２は、ＧＭＲ素子１０ｂの出力（端子）に接続されている。第１のＣＭＯＳ回路２２及び第２のＣＭＯＳ回路２３の各ゲート出力（各トーテムポール出力）Ｔ３及びＴ４は、接続点Ｐ１で共通接続されている。接続点Ｐ１で共通接続されたゲート出力Ｔ３及びＴ４の出力ライン（異常検出用ラインＬ２）には、電流計２４が設けられている。また、第１及び第２のＣＭＯＳ回路２２及び２３のＰＭＯＳのソース側は検出用抵抗Ｒを介して電源Ｖｄｄに接続され、ＮＭＯＳのソース側はグラウンドＧＮＤに接続されている。ＰＭＯＳのソース側と検出用抵抗Ｒとの接続点には異常検出用ラインＬ１が接続されている。異常検出用ラインＬ１は、バイパス用のコンデンサＣを介してグラウンドＧＮＤに高周波的に接続されている。
【００３２】
この異常検知手段２１では、第１及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２に、ＧＭＲ素子１０ａ，１０ｂから同一の「Ｌ」レベルの信号が入力されると、ＰＭＯＳ側が電源Ｖｄｄに導通され、各ゲート出力Ｔ３，Ｔ４から同位相の「Ｈ」レベルの信号が出力され、接続点Ｐ１で各ゲート出力Ｔ３，Ｔ４からの出力信号が結合される。この場合には、異常検出用ラインＬ１及びＬ２上には大電流が流れないため、ＧＭＲ素子１０ａ，１０ｂは正常であると判断される。また、第１及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２に、ＧＭＲ素子１０ａ，１０ｂから同一の「Ｈ」レベルの信号が入力されると、ＮＭＯＳ側がグラウンドＧＮＤに導通され、同位相の「Ｈ」レベルの信号が各ゲート出力Ｔ３，Ｔ４からグラウンドＧＮＤに落ちる。この場合にも、異常検出用ラインＬ２上には大電流が流れないため、ＧＭＲ素子１０ａ，１０ｂは正常であると判断される。
【００３３】
一方、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｌ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｈ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＰＭＯＳ側が電源Ｖｄｄに導通され、第２のＣＭＯＳ回路２３のＮＭＯＳ側がグラウンドＧＮＤに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第１のＣＭＯＳ回路２２のＰＭＯＳ側から接続点Ｐ１を経由して第２のＣＭＯＳ回路２３のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検出用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３４】
また、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｈ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｌ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＮＭＯＳ側がグラウンドＧＮＤに導通され、第２のＣＭＯＳ回路２３のＰＭＯＳ側が電源Ｖｄｄに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第２のＣＭＯＳ回路２３のＰＭＯＳ側から接続点Ｐ１を経由して第１のＣＭＯＳ回路２２のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検出用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３５】
このように、第１の及び第２のＣＭＯＳ回路２２，２３のゲート入力Ｔ１，Ｔ２が、いずれか一方の磁気検知素子１０ａ，１０ｂの故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が流れるので、磁気検知素子１０ａ，１０ｂのいずれか一方に異常があると判断することができる。一方、第１の及び第２のＣＭＯＳ回路２２，２３の各ゲート入力Ｔ１，Ｔ２が同一位相の信号である場合には、ゲート出力が短絡しない（同電位で大電流が流れない）ので、磁気検知素子１０ａ，１０ｂはいずれも正常であると判断することができる。これにより、磁気検知素子１０ａ，１０ｂの異常を検知することができ、磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【００３６】
次に、変形例に係る異常検知装置について説明する。図６は、変形例に係る異常検知装置３０の異常検知手段３１を示す回路図である。図６に示す異常検知装置３０の異常検知手段３１は、上記第２の実施の形態に係る異常検知手段２１から、検出用抵抗Ｒ、異常検出用ラインＬ１及びバイパスコンデンサＣが削除されている。
【００３７】
この異常検知手段３１では、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｌ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｈ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＰＭＯＳ側が電源Ｖｄｄに導通され、第２のＣＭＯＳ回路２３のＮＭＯＳ側がグラウンドＧＮＤに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第１のＣＭＯＳ回路２２のＰＭＯＳ側から接続点Ｐ１を経由して第２のＣＭＯＳ回路２３のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検知用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３８】
一方、第１のＣＭＯＳ回路２２のゲート入力Ｔ１にＧＭＲ素子１０ａからの「Ｈ」レベルの信号が入力され、第２のＣＭＯＳ回路２３のゲート入力Ｔ２にＧＭＲ素子１０ｂからの「Ｌ」レベルの信号が入力されると、第１のＣＭＯＳ回路２２のＮＭＯＳ側がグラウンドＧＮＤに導通され、第２のＣＭＯＳ回路２３のＰＭＯＳ側が電源Ｖｄｄに導通される。このとき、第１及び第２のＣＭＯＳ回路２２，２３のゲート出力は短絡して、第２のＣＭＯＳ回路２３のＰＭＯＳ側から接続点Ｐ１を経由して第１のＣＭＯＳ回路２２のＮＭＯＳ側に向かうパスに大電流が流れるので、この大電流を異常検知用ラインＬ２上の電流計２４でモニタすることにより、ＧＭＲ素子１０ａ，１０ｂのいずれかに異常があると判断することできる。
【００３９】
このように、変形例に係る異常検知装置３０では、第１の及び第２のＣＭＯＳ回路２２，２３のゲート入力Ｔ１，Ｔ２が、いずれか一方の磁気検知素子１０ａ，１０ｂの故障によって位相が揃わない信号になると、ゲート出力が短絡して大電流が異常検出用ラインＬ２に流れるので、この大電流を電流計２４で検知することにより、磁気検知素子１０ａ，１０ｂのいずれか一方に異常があると判断することができる。これにより、磁気検知素子１０ａ，１０ｂの異常を検知することができ、磁気検知素子１０ａ，１０ｂの異常（故障）を起因とする磁気エンコーダ異常の誤検知を防止することができる。
【００４０】
なお、今回開示された実施の形態は、全ての点で例示であってこの実施の形態に制限されるものではない。本発明の範囲は、上記した実施の形態のみの説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【００４１】
本発明は、磁気エンコーダ用の磁気センサの異常を検知する異常検知装置として有用である。
【符号の説明】
【００４２】
１、２０、３０ 異常検知装置
２ 磁気エンコーダ
３ 磁気センサ
４、２１、３１ 異常検知手段
５ 基台
６ 回転体
７ 回転軸
８ 内周部
９ 回転磁石（外周部）
１０（１０ａ，１０ｂ） 磁気検知素子
１１ センサパッケージ（パッケージ）
１２ 基板
２２ 第１のＣＭＯＳ回路
２３ 第２のＣＭＯＳ回路
２４ 電流計
Ｔ１、Ｔ２ ゲート入力（端子）
Ｔ３、Ｔ４ ゲート出力（端子）
Ｐ１ 接続点
【特許請求の範囲】
【請求項１】
回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石と、
前記回転磁石の外周部に対向して設けられた２つの磁気検知素子と、
前記２つの磁気検知素子の出力信号に基づいて前記検知素子の異常を検知する異常検知手段と、を備え、
前記２つの磁気検知素子は、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする異常検知装置。
【請求項２】
前記２つの磁気検知素子は、単一のパッケージ内に収容されることを特徴とする請求項１に記載の異常検知装置。
【請求項３】
前記２つの磁気検知素子は、上下に積層されて形成されることを特徴とする請求項１又は請求項２に記載の異常検知装置。
【請求項４】
前記２つの磁気検知素子は、磁気抵抗効果素子であることを特徴とする請求項１から請求項３のいずれかに記載の異常検知装置。
【請求項５】
前記異常検知手段は、前記２つの磁気検知素子の出力信号の排他的論理和をとる論理回路で構成されることを特徴とする請求項１から請求項４のいずれかに記載の異常検知装置。
【請求項６】
前記異常検知手段は、一方の磁気検知素子の出力信号がゲート入力となる第１のＣＭＯＳ回路と、他方の磁気検知素子の出力信号がゲート入力となる第２のＣＭＯＳ回路とを有し、第１及び第２のＣＭＯＳ回路の各ゲート出力は共通接続されていることを特徴とする請求項１から請求項４のいずれかに記載の異常検知装置。
【請求項１】
回転方向に沿ってＮ極とＳ極とが交互に着磁された回転磁石と、
前記回転磁石の外周部に対向して設けられた２つの磁気検知素子と、
前記２つの磁気検知素子の出力信号に基づいて前記検知素子の異常を検知する異常検知手段と、を備え、
前記２つの磁気検知素子は、同一の感度特性を有し、同一の基板上に近接して配置されることを特徴とする異常検知装置。
【請求項２】
前記２つの磁気検知素子は、単一のパッケージ内に収容されることを特徴とする請求項１に記載の異常検知装置。
【請求項３】
前記２つの磁気検知素子は、上下に積層されて形成されることを特徴とする請求項１又は請求項２に記載の異常検知装置。
【請求項４】
前記２つの磁気検知素子は、磁気抵抗効果素子であることを特徴とする請求項１から請求項３のいずれかに記載の異常検知装置。
【請求項５】
前記異常検知手段は、前記２つの磁気検知素子の出力信号の排他的論理和をとる論理回路で構成されることを特徴とする請求項１から請求項４のいずれかに記載の異常検知装置。
【請求項６】
前記異常検知手段は、一方の磁気検知素子の出力信号がゲート入力となる第１のＣＭＯＳ回路と、他方の磁気検知素子の出力信号がゲート入力となる第２のＣＭＯＳ回路とを有し、第１及び第２のＣＭＯＳ回路の各ゲート出力は共通接続されていることを特徴とする請求項１から請求項４のいずれかに記載の異常検知装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１８５７４７（Ｐ２０１１−１８５７４７Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５１３２９（Ｐ２０１０−５１３２９）
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]