発光制御回路、画像形成装置
【課題】１主走査ライン中において発光素子を可変サイズの発光単位で発光制御することができる発光制御回路を提供する。
【解決手段】発光制御回路１０は、１主走査ライン上に配列されたｎ個のＬＥＤ素子８それぞれに対応して（１からｎ番目まで）順に配置され、前記ＬＥＤ素子８を点灯するか否かを表すｎ個の点灯データを、発光単位ごとに受信して記憶するｎ個のフリップフラップからなるシフトレジスタ２１と、シフトレジスタ２１のそれぞれから転送されるｎ個の前記点灯データを記憶する点灯データレジスタ２４と、受信した前記点灯データの個数ｍを計測する転送データカウンタ２２と、ｍ番目のシフトレジスタ２１を発光単位分の点灯データの入力開始位置として設定し、発光単位分の点灯データの入力が完了した後に、点灯データを前記点灯データレジスタ２４に転送する入力データ制御部２３と、を備える。
【解決手段】発光制御回路１０は、１主走査ライン上に配列されたｎ個のＬＥＤ素子８それぞれに対応して（１からｎ番目まで）順に配置され、前記ＬＥＤ素子８を点灯するか否かを表すｎ個の点灯データを、発光単位ごとに受信して記憶するｎ個のフリップフラップからなるシフトレジスタ２１と、シフトレジスタ２１のそれぞれから転送されるｎ個の前記点灯データを記憶する点灯データレジスタ２４と、受信した前記点灯データの個数ｍを計測する転送データカウンタ２２と、ｍ番目のシフトレジスタ２１を発光単位分の点灯データの入力開始位置として設定し、発光単位分の点灯データの入力が完了した後に、点灯データを前記点灯データレジスタ２４に転送する入力データ制御部２３と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを感光体に光書込みするための発光素子を制御する発光制御回路、および発光制御回路を組み込んだ画像形成装置に関する。
【背景技術】
【０００２】
従来、画像形成装置の光書込み手段としてＬＥＤアレイとレンズアレイとを組み合わせたＬＥＤアレイヘッドを用いた画像形成装置が知られている。この画像形成装置では、ＬＥＤアレイを構成する発光素子が主走査方向に直線状に配置されており、各発光素子を画像データに応じて点灯制御することにより感光体に対する光書込みが行われ、感光体に静電潜像が形成される。
【０００３】
ＬＥＤアレイヘッドを用いた画像形成装置においては、ＬＥＤアレイ中の全て（ｎ個）の発光素子を１度に発光させると発光に要する電流が大きくなり、装置の電源に要求される電流容量が増大してしまう。そのため、電源やＬＥＤアレイの大型化やそのコストアップの問題が生ずる。そこで、先行技術文献１に記載のもののように、従来、発光素子を複数単位でブロックとして分割し、１主走査ライン中において各ブロック毎に時間をずらして発光素子を点灯制御することで、発光素子の発光に要する電流を抑制する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した画像形成装置においては、感光体の感度特性が全領域において一定とならないことが多く、その場合感度の弱い領域では発光時間を長くし、感度の強い領域では発光時間を短くするといった制御が求められる。このような感光体の感度の分布は一定ではないことから、上述のような固定サイズに分割された発光素子をそれぞれ制御する方式にあっては、感光体の感度分布の大きさに合わせた態様での発光を制御できないという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、１主走査ライン中において発光素子を可変サイズの発光単位で発光制御することができる発光制御回路を提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明の発光制御回路は、１主走査ライン上に配列されたｎ個の発光素子それぞれに対応して１からｎ番目まで順に配置されるとともに、前記発光素子を点灯するか否かを表すｎ個の点灯データを、前記発光素子の点灯を制御する単位を表す発光単位ごとに受信して記憶するｎ個の第１記憶部と、ｎ個の前記第１記憶部それぞれから転送されるｎ個の前記点灯データを記憶する第２記憶部と、受信した前記点灯データの個数ｍを計測するカウンタと、前記第１記憶部に前記発光単位分の前記点灯データを順に記録していく入力開始位置としてｍ番目の位置を設定し、前記発光単位分の前記点灯データの入力が完了した後に、当該点灯データを前記第２記憶部に転送する制御部とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、１主走査ライン中において発光素子を可変サイズの発光単位で発光制御することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、ＬＥＤアレイプリンタの光書込部の概略構造を示す模式図である。
【図２】図２は、ＬＥＤアレイ制御部の回路構成を示すブロック図である。
【図３】図３は、発光制御回路の詳細な構成を示した模式図である。
【図４】図４は、発光制御回路における制御の流れを示すフロー図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明の発光制御回路、およびこの発光制御回路を搭載した画像形成装置であるＬＥＤアレイプリンタの実施の形態を詳細に説明する。
【００１０】
図１は、ＬＥＤアレイプリンタ１の光書込部の概略構造を示す模式図である。ＬＥＤアレイプリンタ１には、感光体２と、ＬＥＤアレイヘッド３と、ＬＥＤアレイ制御部６と、コントローラ部７とが含まれている。
【００１１】
感光体２は、感光ドラムとして構成されている。また、ＬＥＤアレイヘッド３は、感光体２に近接対峙されて設けられている。感光体２は図示しない支持機構によって回転自在に保持され、図示しないモータを駆動源として回転駆動される。これらの支持機構やモータによって感光体２とＬＥＤアレイヘッド３とが互いに副走査方向に相対移動可能となっている。
【００１２】
ＬＥＤアレイヘッド３は、ｎ個（ｎは正の整数）の発光素子であるＬＥＤ素子８（図３参照）が直線上に配列されたＬＥＤアレイ４と、このＬＥＤアレイ４と感光体２との間に介在配置されたレンズアレイ５とによって構成されている。
【００１３】
ＬＥＤアレイ４における各ＬＥＤ素子８は、画像データが入力されるＬＥＤアレイ制御部６によって点灯制御されて発光する。この際、ＬＥＤアレイ制御部６は、マイクロコンピュータ構成のコントローラ部７から送信された必要な信号を受けて動作する。
【００１４】
つまり、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣをトリガとして、外部装置、例えば、フレームメモリ、スキャナ等から主走査１ライン毎に点灯データＤＡＴＡがＬＥＤアレイ制御部６に送出される。この点灯データに応じてＬＥＤアレイ４における各ＬＥＤ素子８が発光する。そして、その発光光がレンズアレイ５を通して像担持体である感光体２上に照射結像されることで感光体２に静電潜像が形成される。
【００１５】
図２は、ＬＥＤアレイ制御部６の回路構成を示すブロック図である。ＬＥＤアレイ制御部６は、発光制御回路１０、発振器１１、ストローブパルス発生部１２、および、ＦＩＦＯメモリ１３を含んで構成されている。
【００１６】
まず、ＬＥＤアレイ制御部６は、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣをトリガとして、ＦＩＦＯメモリ１３に１ドットにつき「０」か「１」の２値の点灯データＤＡＴＡを１主走査ライン分だけ外部装置から取り込む。また、ＦＩＦＯメモリ１３は、取り込んだ１主走査ライン分のｎ個からなる点灯データＤＡＴＡを、発振器１１から発生した転送クロック信号ＣＬＯＣＫを受信するごとに、発光制御回路１０に向けて送出する。これらの点灯データＤＡＴＡは、一度に送られるのではなく、複数のブロックに分割されてブロック単位で送信される。ブロックのサイズは可変となっており、例えばコントローラ部７において、ブロックサイズを感光体２の感度分布に応じて設定される。なお、転送クロック信号ＣＬＯＣＫの受信するごとに、１ドットずつ点灯データを送出してもよいし、同一のブロックに含まれる点灯データを一度に送出してもよい。
【００１７】
すなわち、感光体２においては、感光体２を主走査ライン上において１〜ｎの要素に区分した場合に、各要素の感度が異なっており、例えば、１〜１０の要素においては感度が高い領域、１１〜５２の要素においては感度が低い領域、５３〜ｎの要素においては感度が中程度の領域といった場合がある。
【００１８】
この場合、コントローラ部７はＬＥＤ素子８の点灯制御を３つのブロックに区分するように設定を行う。３つの各ブロックのサイズはそれぞれ、「１０」、「４１」、「ｎ―５２」となっており、これらのブロックのサイズはＬＥＤアレイプリンタ１の使用状況に応じて随時更新される。
【００１９】
このブロックの区分毎のサイズに対応するバイト数の点灯データＤＡＴＡが送信され、ひいてはＬＥＤ素子８が同時に点灯制御される発光単位もこのブロック区分と等しくなり、ＬＥＤ素子８は発光単位ごとに点灯制御がなされる。
【００２０】
また、コントローラ部７は、発光制御回路１０に対して、点灯データＤＡＴＡを発光単位分送信し終わったタイミングで、ＬＯＡＤ信号を発光制御回路１０に送る。発光制御回路１０は、このＬＯＡＤ信号によって、区分された１つのブロックにおける全点灯データＤＡＴＡの送信が完了したことを確認する。次いで、コントローラ部７は、次の隣接するブロックにおける点灯データＤＡＴＡの送信の制御に移行する。
【００２１】
また、ＬＥＤアレイ制御部６には、発光制御回路１０にストローブパルスＳＴＢを送信するために、ストローブパルス発生部１２が接続されている。このストローブパルス発生部１２は、例えば、カウンタ、コンパレータ等によって構成されている。そして、ストローブパルス発生部１２より発生したストローブパルスＳＴＢは、発光制御回路１０に入力され、このストローブパルスＳＴＢが送信されている間、ＬＥＤ素子８の点灯が行われる。したがって、ＬＥＤ素子８の発光強度は、ストローブパルスＳＴＢの送信時間によって管理されている。
【００２２】
図３は、発光制御回路１０の詳細な構成を示した模式図である。図３に示されるように、発光制御回路１０は、シフトレジスタ２１と、転送データカウンタ２２と、入力データ制御部２３と、点灯データレジスタ２４とを含んで構成されている。
【００２３】
シフトレジスタ２１は、発振器１１から出力される転送クロック信号ＣＬＯＣＫに同期して “０”又は“１”である１ドット２値の点灯データＤＡＴＡをＦＩＦＯメモリ１３経由で順番に受信し、内部で各点灯データＤＡＴＡを内蔵レジスタに送るように動作する。
【００２４】
シフトレジスタ２１は、全部でｎ個のフリップフロップ２１−１〜２１−ｎから構成されており、各フリップフロップ２１−１〜２１−ｎはＬＥＤ素子８の１〜ｎ番目のものとそれぞれ対応している。例えば、１つ目のフリップフロップ２１−１は１つ目のＬＥＤ素子８と対応しており、このフリップフロップ２１−１に入力された点灯データＤＡＴＡによって１番目のＬＥＤ素子８が点灯される。シフトレジスタ２１を構成するフリップフロップ２１−１〜２１−ｎは、点灯データＤＡＴＡが入力されて記憶されるものであり、第１記憶部に相当する。
【００２５】
転送データカウンタ２２は、発光制御回路１０に入力された点灯データＤＡＴＡの個数を転送データ数ｍとしてカウントする。転送データ数ｍは、転送クロック信号ＣＬＯＣＫが発光制御回路１０に入力される毎に、転送された点灯データＤＡＴＡのバイト数分加算されていき、主走査ライン同期信号／ＨＳＹＮＣが入力されることで、転送データ数ｍはリセットされて０となる。なお、転送データ数ｍのカウントは、転送クロック信号ＣＬＯＣＫが受信される毎に１加算されるようにしてもよく、その場合は点灯データＤＡＴＡは転送クロック信号ＣＬＯＣＫと同期してブロック単位ではなく、１バイトずつ送信される。
【００２６】
主走査ライン同期信号／ＨＳＹＮＣの入力によって転送データ数ｍがリセットされるのは、画像データＤＡＴＡの転送は１主走査ラインごとに行われるためである。ｎ個の点灯データＤＡＴＡが転送完了することによって、１主走査ラインにおけるＬＥＤ素子８の点灯が完了し、次の主走査ラインにおける点灯データの入力へと移行される。
【００２７】
入力データ制御部２３は、発光制御回路１０の内部におけるデータの入出力を制御する。入力データ制御部２３は、１〜ｎ個のシフトレジスタ２１を構成するフリップフラップ２１−１〜２１−ｎのどの位置から点灯データＤＡＴＡを記録していくのかを制御する。
【００２８】
具体的には、入力データ制御部２３は、転送データカウンタ２２においてカウントされた転送データ数ｍの値を参照して、これまで１主走査ラインにおいていくつの点灯データＤＡＴＡが転送されてきたのかを確認する。そして、転送データ数ｍの値がｍであった場合には、入力データ制御部２３はそのｍ個目のシフトレジスタ２１のフリップフラップ２１−ｍを点灯データＤＡＴＡの記録を開始する位置として設定する。
【００２９】
表１には、この転送データ数ｍと入力データ制御部２３からシフトレジスタ２１へと出力する制御用の出力信号との対応関係が示されている。たとえば、転送データ数ｍが４であるときには、０〜３、および５〜ｎ−１には値として０がセットされ、４にのみ１がセットされ、シフトレジスタ２１は、点灯データＤＡＴＡの入力があった場合には、４の位置にあるシフトレジスタ２１のフリップフラップ２１−４から順番に点灯データＤＡＴＡを記録していく。
【表１】
【００３０】
なお、この入力データ制御部２３の出力信号の値が更新されるのは、１バイトの点灯データＤＡＴＡが入力される毎ではなく、前述したＬＯＡＤ信号が入力されるタイミング、すなわちＬＥＤ素子８を同時に発光させる発光単位分の点灯データＤＡＴＡの記憶が完了した後である。
【００３１】
また、入力データ制御部２３は、シフトレジスタ２１に記録された点灯データＤＡＴＡをＬＯＡＤ信号の入力を契機に、点灯データレジスタ２４へと転送する。この転送おいては、例えば５番目のフリップフラップ２１−５に記録されている点灯データＤＡＴＡは、５番目の点灯データレジスタ２４に、５番目のＬＥＤ素子８の点灯の有無を決定する点灯データＤＡＴＡとして転送される。
【００３２】
点灯データレジスタ２４は、対応するＬＥＤ素子８の点灯を制御する点灯データＤＡＴＡが記録されるものであり、１〜ｎ個の各回路がそれぞれＬＥＤ素子８と接続されている。この点灯データレジスタ２４が設けられている理由としては、シフトレジスタ２１から点灯データレジスタ２４へと点灯データＤＡＴＡが転送されれば、シフトレジスタ２１に新たな点灯データＤＡＴＡの入力が可能となるからであり、ＬＥＤ素子８の点灯と新たな点灯データＤＡＴＡの入力が同時に可能となるためである。点灯データレジスタ２４は、第２記憶部に相当する。
【００３３】
次に、図４に基づいて発光制御回路１０における制御の流れについて説明する。図４は、発光制御回路１０の制御を示したフロー図である。
【００３４】
まず、発光制御回路１０は、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣ入力があったか否かを判別する（ステップＳ１０１）。入力があった場合（ステップＳ１０１：Ｙｅｓ）、転送データカウンタ２２は、転送データ数ｍの値をリセットして「０」とする（ステップＳ１０２）。転送データ数ｍをリセットするのは、画像データの点灯データＤＡＴＡを１主走査ライン分のｎ個の転送が完了したため、転送データカウンタ２２は、次の走査ラインにおける転送された点灯データのカウントに移行するためである。
【００３５】
入力がなかった場合（ステップＳ１０１：Ｎｏ）、ステップＳ１０２をスキップして、発光制御回路１０は、ＬＯＡＤ信号を受信したかを判定する（ステップＳ１０３）。ＬＯＡＤ信号は、ＬＥＤ素子８の区分された各ブロックにおける点灯データＤＡＴＡの発光制御回路１０への入力が完了するタイミングにあわせて受信される信号である。
【００３６】
ＬＯＡＤ信号を受信した場合には（ステップＳ１０３：Ｙｅｓ）、入力データ制御部２３は、入力された点灯データＤＡＴＡに基づきＬＥＤ素子８を点灯制御するための処理を実施するとともに、次の発光単位のブロックにおける画像データに対する処理を行うための設定を行う。すなわち、入力データ制御部２３は、表１に示される対応表を参考に、転送データカウンタ２２の転送データ数ｍの値とシフトレジスタ２１へと送信する制御用の出力信号を設定する（Ｓ１０４）。この制御用の出力信号が設定されると、入力データ制御部２３からシフトレジスタ２１へと送信され、シフトレジスタ２１は、この信号で「１」のデータが入力されている部位から、点灯データＤＡＴＡの記録を順次行う。
【００３７】
次いで、入力データ制御部２３は、シフトレジスタ２１において記録されている点灯データＤＡＴＡをまとめて点灯データレジスタ２４へと転送する（ステップＳ１０５）。
【００３８】
一方、ＬＯＡＤ信号を受信していない場合（ステップＳ１０３：Ｎｏ）、もしくはステップＳ１０５の処理が終わると、発光制御回路１０は転送クロックＣＬＯＣＫを発振器１１から受信したか否かを判定する（ステップＳ１０６）。
【００３９】
転送クロックＣＬＯＣＫを受信すると（ステップＳ１０６：Ｙｅｓ）、ＦＩＦＯメモリ１３は転送クロックＣＬＯＣＫと同期して点灯データＤＡＴＡを区分されたブロックのデータ分だけ転送し、これを発光制御回路１０は受信する。転送データカウンタ２２は、入力されたデータ数をカウントして、転送データ数ｍをその分加算する（ステップＳ１０７）。
【００４０】
そして、発光制御回路１０は、入力データ制御部２３からシフトレジスタ２１へと送信された制御用の出力信号に基づき、どの位置のシフトレジスタ２１から転送された点灯データＤＡＴＡを記録していくかを決定する。発光制御回路１０は、決定した位置を基点に転送された各データを順次シフトレジスタ２１に記録していく（ステップＳ１０８）。
【００４１】
転送クロックＣＬＯＣＫを受信していない場合（ステップＳ１０６：Ｎｏ）、もしくはステップＳ１０８の処理が終了すると、発光制御回路１０は、ストローブパルスＳＴＢを受信したか否かを判定する（ステップＳ１０９）。ストローブパルスＳＴＢを受信した場合（ステップＳ１０９：Ｙｅｓ）、ストローブパルスＳＴＢが受信されている間、点灯データレジスタ２４は、記録された点灯データＤＡＴＡに対応するＬＥＤ素子８に対して点灯のための制御信号を送り続ける（ステップＳ１１０）。受信していない場合（ステップＳ１０９：Ｎｏ）、ステップＳ１１０の処理は実施せず、最初の処理に戻り処理を繰り返す。
【００４２】
以上に示した、発光制御回路１０においては次に示す効果を奏することができる。発光制御回路１０では、異なるデータ数の画像データが転送されてきた場合であっても、既に発光されたＬＥＤ素子８の位置が転送データカウンタ２２に記録されている。そして、この記録された転送データ数ｍに基づいて入力データ制御部２３が、シフトレジスタ２１のどの位置から次の同時に発光する点灯データＤＡＴＡを記録させるかを制御することができる。したがって、ＬＥＤ素子８を区分して発光させるブロックのサイズが可変となっても、画像データを発光させるべきＬＥＤ素子８と対応した位置のシフトレジスタ２１に画像データを適切に記憶することができ、１主走査ライン中においてＬＥＤ素子８を可変サイズのブロック単位で発光制御することができるようになる。
【００４３】
また、点灯データレジスタ２４へと入力されるストローブパルスＳＴＢの送信時間を変更することで、感度の低い感光体２の領域に相当するＬＥＤ素子８のブロックにおいては長時間送信し、一方感度の高い感光体２の領域に相当するＬＥＤ素子８のブロックにおいては短時間送信するといった制御が可能となる。このように制御することで、感光体２の感度の差異による印刷ムラなどを抑制することができ、印刷品質を向上させることができる。
【００４４】
なお、上記実施の形態では、本発明の画像形成装置を、ＬＥＤアレイプリンタとして適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。また、発光素子としては、ＬＥＤ素子に限定されず、例えば有機ＥＬのものなどを使用することもできる。
【符号の説明】
【００４５】
１ ＬＥＤアレイプリンタ
２ 感光体
３ ＬＥＤアレイヘッド
４ ＬＥＤアレイ
５ レンズアレイ
６ ＬＥＤアレイ制御部
７ コントローラ部
８ ＬＥＤ素子
１０ 発光制御回路
１１ 発振器
１２ ストローブパルス発生部
１３ ＦＩＦＯメモリ
２１ シフトレジスタ
２２ 転送データカウンタ
２３ 入力データ制御部
２４ 点灯データレジスタ
【先行技術文献】
【特許文献】
【００４６】
【特許文献１】特開平１１−５８８１４号公報
【技術分野】
【０００１】
本発明は、画像データを感光体に光書込みするための発光素子を制御する発光制御回路、および発光制御回路を組み込んだ画像形成装置に関する。
【背景技術】
【０００２】
従来、画像形成装置の光書込み手段としてＬＥＤアレイとレンズアレイとを組み合わせたＬＥＤアレイヘッドを用いた画像形成装置が知られている。この画像形成装置では、ＬＥＤアレイを構成する発光素子が主走査方向に直線状に配置されており、各発光素子を画像データに応じて点灯制御することにより感光体に対する光書込みが行われ、感光体に静電潜像が形成される。
【０００３】
ＬＥＤアレイヘッドを用いた画像形成装置においては、ＬＥＤアレイ中の全て（ｎ個）の発光素子を１度に発光させると発光に要する電流が大きくなり、装置の電源に要求される電流容量が増大してしまう。そのため、電源やＬＥＤアレイの大型化やそのコストアップの問題が生ずる。そこで、先行技術文献１に記載のもののように、従来、発光素子を複数単位でブロックとして分割し、１主走査ライン中において各ブロック毎に時間をずらして発光素子を点灯制御することで、発光素子の発光に要する電流を抑制する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した画像形成装置においては、感光体の感度特性が全領域において一定とならないことが多く、その場合感度の弱い領域では発光時間を長くし、感度の強い領域では発光時間を短くするといった制御が求められる。このような感光体の感度の分布は一定ではないことから、上述のような固定サイズに分割された発光素子をそれぞれ制御する方式にあっては、感光体の感度分布の大きさに合わせた態様での発光を制御できないという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、１主走査ライン中において発光素子を可変サイズの発光単位で発光制御することができる発光制御回路を提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明の発光制御回路は、１主走査ライン上に配列されたｎ個の発光素子それぞれに対応して１からｎ番目まで順に配置されるとともに、前記発光素子を点灯するか否かを表すｎ個の点灯データを、前記発光素子の点灯を制御する単位を表す発光単位ごとに受信して記憶するｎ個の第１記憶部と、ｎ個の前記第１記憶部それぞれから転送されるｎ個の前記点灯データを記憶する第２記憶部と、受信した前記点灯データの個数ｍを計測するカウンタと、前記第１記憶部に前記発光単位分の前記点灯データを順に記録していく入力開始位置としてｍ番目の位置を設定し、前記発光単位分の前記点灯データの入力が完了した後に、当該点灯データを前記第２記憶部に転送する制御部とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、１主走査ライン中において発光素子を可変サイズの発光単位で発光制御することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、ＬＥＤアレイプリンタの光書込部の概略構造を示す模式図である。
【図２】図２は、ＬＥＤアレイ制御部の回路構成を示すブロック図である。
【図３】図３は、発光制御回路の詳細な構成を示した模式図である。
【図４】図４は、発光制御回路における制御の流れを示すフロー図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明の発光制御回路、およびこの発光制御回路を搭載した画像形成装置であるＬＥＤアレイプリンタの実施の形態を詳細に説明する。
【００１０】
図１は、ＬＥＤアレイプリンタ１の光書込部の概略構造を示す模式図である。ＬＥＤアレイプリンタ１には、感光体２と、ＬＥＤアレイヘッド３と、ＬＥＤアレイ制御部６と、コントローラ部７とが含まれている。
【００１１】
感光体２は、感光ドラムとして構成されている。また、ＬＥＤアレイヘッド３は、感光体２に近接対峙されて設けられている。感光体２は図示しない支持機構によって回転自在に保持され、図示しないモータを駆動源として回転駆動される。これらの支持機構やモータによって感光体２とＬＥＤアレイヘッド３とが互いに副走査方向に相対移動可能となっている。
【００１２】
ＬＥＤアレイヘッド３は、ｎ個（ｎは正の整数）の発光素子であるＬＥＤ素子８（図３参照）が直線上に配列されたＬＥＤアレイ４と、このＬＥＤアレイ４と感光体２との間に介在配置されたレンズアレイ５とによって構成されている。
【００１３】
ＬＥＤアレイ４における各ＬＥＤ素子８は、画像データが入力されるＬＥＤアレイ制御部６によって点灯制御されて発光する。この際、ＬＥＤアレイ制御部６は、マイクロコンピュータ構成のコントローラ部７から送信された必要な信号を受けて動作する。
【００１４】
つまり、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣをトリガとして、外部装置、例えば、フレームメモリ、スキャナ等から主走査１ライン毎に点灯データＤＡＴＡがＬＥＤアレイ制御部６に送出される。この点灯データに応じてＬＥＤアレイ４における各ＬＥＤ素子８が発光する。そして、その発光光がレンズアレイ５を通して像担持体である感光体２上に照射結像されることで感光体２に静電潜像が形成される。
【００１５】
図２は、ＬＥＤアレイ制御部６の回路構成を示すブロック図である。ＬＥＤアレイ制御部６は、発光制御回路１０、発振器１１、ストローブパルス発生部１２、および、ＦＩＦＯメモリ１３を含んで構成されている。
【００１６】
まず、ＬＥＤアレイ制御部６は、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣをトリガとして、ＦＩＦＯメモリ１３に１ドットにつき「０」か「１」の２値の点灯データＤＡＴＡを１主走査ライン分だけ外部装置から取り込む。また、ＦＩＦＯメモリ１３は、取り込んだ１主走査ライン分のｎ個からなる点灯データＤＡＴＡを、発振器１１から発生した転送クロック信号ＣＬＯＣＫを受信するごとに、発光制御回路１０に向けて送出する。これらの点灯データＤＡＴＡは、一度に送られるのではなく、複数のブロックに分割されてブロック単位で送信される。ブロックのサイズは可変となっており、例えばコントローラ部７において、ブロックサイズを感光体２の感度分布に応じて設定される。なお、転送クロック信号ＣＬＯＣＫの受信するごとに、１ドットずつ点灯データを送出してもよいし、同一のブロックに含まれる点灯データを一度に送出してもよい。
【００１７】
すなわち、感光体２においては、感光体２を主走査ライン上において１〜ｎの要素に区分した場合に、各要素の感度が異なっており、例えば、１〜１０の要素においては感度が高い領域、１１〜５２の要素においては感度が低い領域、５３〜ｎの要素においては感度が中程度の領域といった場合がある。
【００１８】
この場合、コントローラ部７はＬＥＤ素子８の点灯制御を３つのブロックに区分するように設定を行う。３つの各ブロックのサイズはそれぞれ、「１０」、「４１」、「ｎ―５２」となっており、これらのブロックのサイズはＬＥＤアレイプリンタ１の使用状況に応じて随時更新される。
【００１９】
このブロックの区分毎のサイズに対応するバイト数の点灯データＤＡＴＡが送信され、ひいてはＬＥＤ素子８が同時に点灯制御される発光単位もこのブロック区分と等しくなり、ＬＥＤ素子８は発光単位ごとに点灯制御がなされる。
【００２０】
また、コントローラ部７は、発光制御回路１０に対して、点灯データＤＡＴＡを発光単位分送信し終わったタイミングで、ＬＯＡＤ信号を発光制御回路１０に送る。発光制御回路１０は、このＬＯＡＤ信号によって、区分された１つのブロックにおける全点灯データＤＡＴＡの送信が完了したことを確認する。次いで、コントローラ部７は、次の隣接するブロックにおける点灯データＤＡＴＡの送信の制御に移行する。
【００２１】
また、ＬＥＤアレイ制御部６には、発光制御回路１０にストローブパルスＳＴＢを送信するために、ストローブパルス発生部１２が接続されている。このストローブパルス発生部１２は、例えば、カウンタ、コンパレータ等によって構成されている。そして、ストローブパルス発生部１２より発生したストローブパルスＳＴＢは、発光制御回路１０に入力され、このストローブパルスＳＴＢが送信されている間、ＬＥＤ素子８の点灯が行われる。したがって、ＬＥＤ素子８の発光強度は、ストローブパルスＳＴＢの送信時間によって管理されている。
【００２２】
図３は、発光制御回路１０の詳細な構成を示した模式図である。図３に示されるように、発光制御回路１０は、シフトレジスタ２１と、転送データカウンタ２２と、入力データ制御部２３と、点灯データレジスタ２４とを含んで構成されている。
【００２３】
シフトレジスタ２１は、発振器１１から出力される転送クロック信号ＣＬＯＣＫに同期して “０”又は“１”である１ドット２値の点灯データＤＡＴＡをＦＩＦＯメモリ１３経由で順番に受信し、内部で各点灯データＤＡＴＡを内蔵レジスタに送るように動作する。
【００２４】
シフトレジスタ２１は、全部でｎ個のフリップフロップ２１−１〜２１−ｎから構成されており、各フリップフロップ２１−１〜２１−ｎはＬＥＤ素子８の１〜ｎ番目のものとそれぞれ対応している。例えば、１つ目のフリップフロップ２１−１は１つ目のＬＥＤ素子８と対応しており、このフリップフロップ２１−１に入力された点灯データＤＡＴＡによって１番目のＬＥＤ素子８が点灯される。シフトレジスタ２１を構成するフリップフロップ２１−１〜２１−ｎは、点灯データＤＡＴＡが入力されて記憶されるものであり、第１記憶部に相当する。
【００２５】
転送データカウンタ２２は、発光制御回路１０に入力された点灯データＤＡＴＡの個数を転送データ数ｍとしてカウントする。転送データ数ｍは、転送クロック信号ＣＬＯＣＫが発光制御回路１０に入力される毎に、転送された点灯データＤＡＴＡのバイト数分加算されていき、主走査ライン同期信号／ＨＳＹＮＣが入力されることで、転送データ数ｍはリセットされて０となる。なお、転送データ数ｍのカウントは、転送クロック信号ＣＬＯＣＫが受信される毎に１加算されるようにしてもよく、その場合は点灯データＤＡＴＡは転送クロック信号ＣＬＯＣＫと同期してブロック単位ではなく、１バイトずつ送信される。
【００２６】
主走査ライン同期信号／ＨＳＹＮＣの入力によって転送データ数ｍがリセットされるのは、画像データＤＡＴＡの転送は１主走査ラインごとに行われるためである。ｎ個の点灯データＤＡＴＡが転送完了することによって、１主走査ラインにおけるＬＥＤ素子８の点灯が完了し、次の主走査ラインにおける点灯データの入力へと移行される。
【００２７】
入力データ制御部２３は、発光制御回路１０の内部におけるデータの入出力を制御する。入力データ制御部２３は、１〜ｎ個のシフトレジスタ２１を構成するフリップフラップ２１−１〜２１−ｎのどの位置から点灯データＤＡＴＡを記録していくのかを制御する。
【００２８】
具体的には、入力データ制御部２３は、転送データカウンタ２２においてカウントされた転送データ数ｍの値を参照して、これまで１主走査ラインにおいていくつの点灯データＤＡＴＡが転送されてきたのかを確認する。そして、転送データ数ｍの値がｍであった場合には、入力データ制御部２３はそのｍ個目のシフトレジスタ２１のフリップフラップ２１−ｍを点灯データＤＡＴＡの記録を開始する位置として設定する。
【００２９】
表１には、この転送データ数ｍと入力データ制御部２３からシフトレジスタ２１へと出力する制御用の出力信号との対応関係が示されている。たとえば、転送データ数ｍが４であるときには、０〜３、および５〜ｎ−１には値として０がセットされ、４にのみ１がセットされ、シフトレジスタ２１は、点灯データＤＡＴＡの入力があった場合には、４の位置にあるシフトレジスタ２１のフリップフラップ２１−４から順番に点灯データＤＡＴＡを記録していく。
【表１】
【００３０】
なお、この入力データ制御部２３の出力信号の値が更新されるのは、１バイトの点灯データＤＡＴＡが入力される毎ではなく、前述したＬＯＡＤ信号が入力されるタイミング、すなわちＬＥＤ素子８を同時に発光させる発光単位分の点灯データＤＡＴＡの記憶が完了した後である。
【００３１】
また、入力データ制御部２３は、シフトレジスタ２１に記録された点灯データＤＡＴＡをＬＯＡＤ信号の入力を契機に、点灯データレジスタ２４へと転送する。この転送おいては、例えば５番目のフリップフラップ２１−５に記録されている点灯データＤＡＴＡは、５番目の点灯データレジスタ２４に、５番目のＬＥＤ素子８の点灯の有無を決定する点灯データＤＡＴＡとして転送される。
【００３２】
点灯データレジスタ２４は、対応するＬＥＤ素子８の点灯を制御する点灯データＤＡＴＡが記録されるものであり、１〜ｎ個の各回路がそれぞれＬＥＤ素子８と接続されている。この点灯データレジスタ２４が設けられている理由としては、シフトレジスタ２１から点灯データレジスタ２４へと点灯データＤＡＴＡが転送されれば、シフトレジスタ２１に新たな点灯データＤＡＴＡの入力が可能となるからであり、ＬＥＤ素子８の点灯と新たな点灯データＤＡＴＡの入力が同時に可能となるためである。点灯データレジスタ２４は、第２記憶部に相当する。
【００３３】
次に、図４に基づいて発光制御回路１０における制御の流れについて説明する。図４は、発光制御回路１０の制御を示したフロー図である。
【００３４】
まず、発光制御回路１０は、コントローラ部７からの主走査ライン同期信号／ＨＳＹＮＣ入力があったか否かを判別する（ステップＳ１０１）。入力があった場合（ステップＳ１０１：Ｙｅｓ）、転送データカウンタ２２は、転送データ数ｍの値をリセットして「０」とする（ステップＳ１０２）。転送データ数ｍをリセットするのは、画像データの点灯データＤＡＴＡを１主走査ライン分のｎ個の転送が完了したため、転送データカウンタ２２は、次の走査ラインにおける転送された点灯データのカウントに移行するためである。
【００３５】
入力がなかった場合（ステップＳ１０１：Ｎｏ）、ステップＳ１０２をスキップして、発光制御回路１０は、ＬＯＡＤ信号を受信したかを判定する（ステップＳ１０３）。ＬＯＡＤ信号は、ＬＥＤ素子８の区分された各ブロックにおける点灯データＤＡＴＡの発光制御回路１０への入力が完了するタイミングにあわせて受信される信号である。
【００３６】
ＬＯＡＤ信号を受信した場合には（ステップＳ１０３：Ｙｅｓ）、入力データ制御部２３は、入力された点灯データＤＡＴＡに基づきＬＥＤ素子８を点灯制御するための処理を実施するとともに、次の発光単位のブロックにおける画像データに対する処理を行うための設定を行う。すなわち、入力データ制御部２３は、表１に示される対応表を参考に、転送データカウンタ２２の転送データ数ｍの値とシフトレジスタ２１へと送信する制御用の出力信号を設定する（Ｓ１０４）。この制御用の出力信号が設定されると、入力データ制御部２３からシフトレジスタ２１へと送信され、シフトレジスタ２１は、この信号で「１」のデータが入力されている部位から、点灯データＤＡＴＡの記録を順次行う。
【００３７】
次いで、入力データ制御部２３は、シフトレジスタ２１において記録されている点灯データＤＡＴＡをまとめて点灯データレジスタ２４へと転送する（ステップＳ１０５）。
【００３８】
一方、ＬＯＡＤ信号を受信していない場合（ステップＳ１０３：Ｎｏ）、もしくはステップＳ１０５の処理が終わると、発光制御回路１０は転送クロックＣＬＯＣＫを発振器１１から受信したか否かを判定する（ステップＳ１０６）。
【００３９】
転送クロックＣＬＯＣＫを受信すると（ステップＳ１０６：Ｙｅｓ）、ＦＩＦＯメモリ１３は転送クロックＣＬＯＣＫと同期して点灯データＤＡＴＡを区分されたブロックのデータ分だけ転送し、これを発光制御回路１０は受信する。転送データカウンタ２２は、入力されたデータ数をカウントして、転送データ数ｍをその分加算する（ステップＳ１０７）。
【００４０】
そして、発光制御回路１０は、入力データ制御部２３からシフトレジスタ２１へと送信された制御用の出力信号に基づき、どの位置のシフトレジスタ２１から転送された点灯データＤＡＴＡを記録していくかを決定する。発光制御回路１０は、決定した位置を基点に転送された各データを順次シフトレジスタ２１に記録していく（ステップＳ１０８）。
【００４１】
転送クロックＣＬＯＣＫを受信していない場合（ステップＳ１０６：Ｎｏ）、もしくはステップＳ１０８の処理が終了すると、発光制御回路１０は、ストローブパルスＳＴＢを受信したか否かを判定する（ステップＳ１０９）。ストローブパルスＳＴＢを受信した場合（ステップＳ１０９：Ｙｅｓ）、ストローブパルスＳＴＢが受信されている間、点灯データレジスタ２４は、記録された点灯データＤＡＴＡに対応するＬＥＤ素子８に対して点灯のための制御信号を送り続ける（ステップＳ１１０）。受信していない場合（ステップＳ１０９：Ｎｏ）、ステップＳ１１０の処理は実施せず、最初の処理に戻り処理を繰り返す。
【００４２】
以上に示した、発光制御回路１０においては次に示す効果を奏することができる。発光制御回路１０では、異なるデータ数の画像データが転送されてきた場合であっても、既に発光されたＬＥＤ素子８の位置が転送データカウンタ２２に記録されている。そして、この記録された転送データ数ｍに基づいて入力データ制御部２３が、シフトレジスタ２１のどの位置から次の同時に発光する点灯データＤＡＴＡを記録させるかを制御することができる。したがって、ＬＥＤ素子８を区分して発光させるブロックのサイズが可変となっても、画像データを発光させるべきＬＥＤ素子８と対応した位置のシフトレジスタ２１に画像データを適切に記憶することができ、１主走査ライン中においてＬＥＤ素子８を可変サイズのブロック単位で発光制御することができるようになる。
【００４３】
また、点灯データレジスタ２４へと入力されるストローブパルスＳＴＢの送信時間を変更することで、感度の低い感光体２の領域に相当するＬＥＤ素子８のブロックにおいては長時間送信し、一方感度の高い感光体２の領域に相当するＬＥＤ素子８のブロックにおいては短時間送信するといった制御が可能となる。このように制御することで、感光体２の感度の差異による印刷ムラなどを抑制することができ、印刷品質を向上させることができる。
【００４４】
なお、上記実施の形態では、本発明の画像形成装置を、ＬＥＤアレイプリンタとして適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。また、発光素子としては、ＬＥＤ素子に限定されず、例えば有機ＥＬのものなどを使用することもできる。
【符号の説明】
【００４５】
１ ＬＥＤアレイプリンタ
２ 感光体
３ ＬＥＤアレイヘッド
４ ＬＥＤアレイ
５ レンズアレイ
６ ＬＥＤアレイ制御部
７ コントローラ部
８ ＬＥＤ素子
１０ 発光制御回路
１１ 発振器
１２ ストローブパルス発生部
１３ ＦＩＦＯメモリ
２１ シフトレジスタ
２２ 転送データカウンタ
２３ 入力データ制御部
２４ 点灯データレジスタ
【先行技術文献】
【特許文献】
【００４６】
【特許文献１】特開平１１−５８８１４号公報
【特許請求の範囲】
【請求項１】
１主走査ライン上に配列されたｎ個の発光素子それぞれに対応して１からｎ番目まで順に配置されるとともに、前記発光素子を点灯するか否かを表すｎ個の点灯データを、前記発光素子の点灯を制御する単位を表す発光単位ごとに受信して記憶するｎ個の第１記憶部と、
ｎ個の前記第１記憶部それぞれから転送されるｎ個の前記点灯データを記憶する第２記憶部と、
受信した前記点灯データの個数ｍを計測するカウンタと、
前記第１記憶部に前記発光単位分の前記点灯データを順に記録していく入力開始位置としてｍ番目の位置を設定し、前記発光単位分の前記点灯データの入力が完了した後に、当該点灯データを前記第２記憶部に転送する制御部と、
を備えることを特徴とする発光制御回路。
【請求項２】
前記制御部は、前記発光単位分の前記第１記憶部への前記点灯データの入力が完了した後に、ＬＯＡＤ信号の受信を契機として、前記個数ｍに基づき前記入力開始位置を設定するとともに、前記第１記憶部から前記第２記憶部へと画像データを前記点灯データとして転送する
ことを特徴とする請求項１に記載の発光制御回路。
【請求項３】
前記カウンタは、前記１主走査ラインにおける最初の前記点灯データの入力の契機となるＨＳＹＮＣ信号を前記制御部が受信すると、前記個数ｍをリセットする
ことを特徴とする請求項１または請求項２に記載の発光制御回路。
【請求項４】
前記カウンタは、転送クロックの入力によって前記個数ｍの値を１加算する
ことを特徴とする請求項１〜３のいずれか一項に記載の発光制御回路。
【請求項５】
像担持体と、
前記像担持体に照射する光を発光する、１主走査ライン上に配列されたｎ個の発光素子と、
請求項１〜４のいずれか１つに記載の発光制御回路と、
を備えた画像形成装置。
【請求項１】
１主走査ライン上に配列されたｎ個の発光素子それぞれに対応して１からｎ番目まで順に配置されるとともに、前記発光素子を点灯するか否かを表すｎ個の点灯データを、前記発光素子の点灯を制御する単位を表す発光単位ごとに受信して記憶するｎ個の第１記憶部と、
ｎ個の前記第１記憶部それぞれから転送されるｎ個の前記点灯データを記憶する第２記憶部と、
受信した前記点灯データの個数ｍを計測するカウンタと、
前記第１記憶部に前記発光単位分の前記点灯データを順に記録していく入力開始位置としてｍ番目の位置を設定し、前記発光単位分の前記点灯データの入力が完了した後に、当該点灯データを前記第２記憶部に転送する制御部と、
を備えることを特徴とする発光制御回路。
【請求項２】
前記制御部は、前記発光単位分の前記第１記憶部への前記点灯データの入力が完了した後に、ＬＯＡＤ信号の受信を契機として、前記個数ｍに基づき前記入力開始位置を設定するとともに、前記第１記憶部から前記第２記憶部へと画像データを前記点灯データとして転送する
ことを特徴とする請求項１に記載の発光制御回路。
【請求項３】
前記カウンタは、前記１主走査ラインにおける最初の前記点灯データの入力の契機となるＨＳＹＮＣ信号を前記制御部が受信すると、前記個数ｍをリセットする
ことを特徴とする請求項１または請求項２に記載の発光制御回路。
【請求項４】
前記カウンタは、転送クロックの入力によって前記個数ｍの値を１加算する
ことを特徴とする請求項１〜３のいずれか一項に記載の発光制御回路。
【請求項５】
像担持体と、
前記像担持体に照射する光を発光する、１主走査ライン上に配列されたｎ個の発光素子と、
請求項１〜４のいずれか１つに記載の発光制御回路と、
を備えた画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−７５４７４（Ｐ２０１３−７５４７４Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１７８０４（Ｐ２０１１−２１７８０４）
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]