発光表示パネルの駆動装置および駆動方法
【課題】低消費電力化を実現させることができる発光表示パネルの駆動装置および駆動方法を提供すること。
【解決手段】一つの走査に対応する映像データと次の走査に対応する映像データの配列が同一であるか否かを表示データ検知手段4bにより検知し、配列が同一ではないと判定した場合には、ANDゲート6,7を開き、走査ごとにデータドライバ2が動作して、表示パネルに対して走査ごとに異なる表示データを出力する。前記表示データ検知手段4bが、走査ライン毎の映像データの配列が同一であると判定した場合にはANDゲート6,7のゲートを閉じ、データドライバ2におけるラッチ回路2bは、直前の映像データを保持し、表示パネルに対して走査ごとに同一の表示データを出力する。
【解決手段】一つの走査に対応する映像データと次の走査に対応する映像データの配列が同一であるか否かを表示データ検知手段4bにより検知し、配列が同一ではないと判定した場合には、ANDゲート6,7を開き、走査ごとにデータドライバ2が動作して、表示パネルに対して走査ごとに異なる表示データを出力する。前記表示データ検知手段4bが、走査ライン毎の映像データの配列が同一であると判定した場合にはANDゲート6,7のゲートを閉じ、データドライバ2におけるラッチ回路2bは、直前の映像データを保持し、表示パネルに対して走査ごとに同一の表示データを出力する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、発光素子をマトリクス状に配列して構成した発光表示パネルの発光駆動技術に関し、特に低消費電力化を実現させる発光表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【0002】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【0003】
かかる有機EL素子を用いた表示パネルとして、EL素子を発光画素としてこれを単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列した前記EL素子の各々に、例えばTFT(Thin Film Transistor)からなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。
【0004】
前者のパッシブマトリクス型表示パネルにおいては、表示パネルの構成を簡素化させることができるという特質を備えており、また後者のアクティブマトリクス型表示パネルにおいては、前者のパッシブマトリクス型表示パネルに比較して画素間のクロストークを少なくさせることができる等の特質を備えている。
【0005】
前記したパッシブマトリクス型表示パネルおよびアクティブマトリクス型表示パネルのいずれにおいても、これを発光駆動させる駆動装置においては、基本的には表示パネルに配列された各走査線を選択的に走査する走査ドライバと、前記走査に同期して表示パネルに配列されたEL素子を含む各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラが具備される。
【0006】
図1は後者のアクティブマトリクス型表示パネルの駆動装置の例を示したものである。すなわち、符号1は例えばガラス基板上に前記各画素をマトリクス状に配列してなる表示パネルを示している。この表示パネル1にはデータドライバ2および走査ドライバ3が接続されており、さらに前記データドライバ2および走査ドライバ3を制御するコンントローラ4が具備されている。
【0007】
前記データドライバ2はコントローラ4よりデータバス5aを介して1水平走査に対応する各画素ごとの映像データを取り込み、画素を構成するTFTによる走査トランジスタのソースに対して、前記映像データに対応するソース電圧を供給するようになされる。このために、前記データドライバ2には、後で説明するようにシフトレジスタおよびラッチ回路等が具備されている。
【0008】
そして、これらの回路を駆動制御するために、コントローラ4よりデータドライバ2に対して、バスライン5bを介してシフトクロック(Shift Clock)、スタートパルス(Start Pulse)、ラッチパルス(Latch Pulse)等の制御信号が供給されるように構成されている。
【0009】
一方、前記走査ドライバ3は、アドレス期間において走査される各走査線(以下、これを走査ラインとも言う。)に対して択一的にゲートオン電圧を供給し、各走査ラインにゲートが接続された走査トランジスタを順次オン動作させることで、各画素に対応させて映像データを書き込むように動作する。このために、前記走査ドライバ3には、後で説明するようにシフトレジスタ等が具備されている。そして、これらの回路を駆動制御するために、コントローラ4より走査ドライバ3に対して、バスライン5cを介して走査シフトクロック(Shift Clock)、走査スタートパルス(Start Pulse)等が供給されるように構成されている。
【0010】
なお、表示画素にEL素子を用いた発光表示パネルの駆動装置として、図1に示したようにデータドライバ2、走査ドライバ3およびコンントローラ4を備えた構成は、きわめて多くの特許文献に開示されており、一例として次に示す特許文献1を挙げることができる。
【特許文献1】特開2002−32057号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
ところで、前記したデータドライバ2および走査ドライバ3は、一般的に動作電圧が高いために消費電力が大きく、これに対して前記各ドライバを制御するコントローラ4は、そのほとんどが論理回路で構成されていて、その動作電圧が低く、消費電力は前記各ドライバに比較すると極めて小さい。なお、前記コントローラと各ドライバは、別のチップ構成とする必要はなく、1チップで構成される場合もある。この様に1チップで構成される場合においても、その内部はコントローラとドライバに別けられ、一般的に動作電圧も前記したように異なっている。
【0012】
そして、図1に示した構成においては、コントローラ4よりデータドライバ2に対して供給されるシフトクロック、スタートパルス、ラッチパルス等は、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時データドライバ2に供給される。したがって、データドライバ2は画素を構成する走査トランジスタのソースに対して、所定のタイミングをもってソース電圧を繰り返して供給するように動作する。
【0013】
また、コントローラ4より走査ドライバ3に対して供給される走査シフトクロック、走査スタートパルスも同様であり、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時走査ドライバ3に供給される。したがって、走査ドライバ3は画素を構成する走査トランジスタのゲートに対して、所定のタイミングをもってゲートオン電圧を繰り返して供給するように動作する。これは、連続する複数の走査において、各画素に供給する表示信号の配列がたとえ同一であっても、同様の駆動動作が継続して実行される。
【0014】
ところで、前記したように連続する複数の走査において、各画素に供給する表示信号の配列が同一である場合においては、前記データドライバにおける例えばラッチ回路にラッチされたデータを各走査ごとに書き替えなくとも、結果としてその表示には支障は生じない。換言すれば、前記した条件下においては、前記したラッチ回路等の書き換え動作を停止させても、結果としてその表示には支障は発生せず、ラッチ回路等の書き換え動作に伴う消費電力を低減させることができる。
【0015】
この発明は、前記したような技術的な観点に基づいてなされたものであり、連続する走査において走査ラインごとの各画素に供給する表示信号の配列が同一である場合には、比較的大きな駆動電力を必要とする前記データドライバの動作を停止させる手段を採用し、以て低消費電力化を実現させることができる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【0016】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、請求項1に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、前記コントローラから前記データドライバへの表示信号の供給を停止させる第1制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第2制御手段とを備えた点に特徴を有する。
【0017】
また、前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動方法は、請求項5に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させる点に特徴を有する。
【発明を実施するための最良の形態】
【0018】
以下、この発明にかかる発光表示パネルの駆動装置における好ましい実施の形態を図面に基づいて説明する。なお、この発明にかかる駆動装置の基本構成は、すでに説明した図1に示すブロック図と同様に表わすことができる。以下においては図1に示す各ブロック毎の詳細な構成についてそれぞれ説明する。
【0019】
図2は、図1に示す発光表示パネル1に配列された各画素の構成例を示したものである。この表示パネル1にはマトリクス状に配列された表示画素のうち、代表して4組の表示画素p11,p12,p21,p22が示されている。そして、表示パネル1には、前記データドライバ2に接続されるデータ線m1,m2,……が縦方向(列方向)に配列され、また、前記走査ドライバ3に接続される走査線n1,n2,……が横方向(行方向)に配列されている。さらに、表示パネル1には、前記各データ線に対応して、電源回路(図示せぬ)に接続される電源供給線q1,q2,……も縦方向に配列されている。
【0020】
図2においては前記各発光表示画素として、最も基本的なコンダクタンスコントロール方式による構成が示されている。すなわち、図2に示す表示パネル1における左上の画素p11を構成する各素子に符号を付けたとおり、nチャンネル型TFTで構成された走査トランジスタTr1のゲートは、走査線n1に接続され、そのソースはデータ線m1に接続されている。また、走査トランジスタTr1のドレインは、pチャンネル型TFTで構成された点灯駆動用トランジスタTr2のゲートに接続されると共に、電荷保持用のコンデンサC1の一方の端子に接続されている。
【0021】
そして、点灯駆動用トランジスタTr2のソースは前記コンデンサC1の他方の端子に接続されると共に、電源供給線q1に接続されている。また、点灯駆動用トランジスタTr2のドレインには、発光素子としての有機EL素子E1のアノード端子が接続されると共に、当該EL素子E1のカソード端子は回路の基準電位点(グランド)に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル1上に、縦横方向にマトリクス状に多数配列されている。
【0022】
図2に示した構成において、発光表示画素p11における走査トランジスタTr1のゲートに、走査線n1を介して走査ドライバ3よりオン電圧が供給されると、走査トランジスタTr1はソースに供給されるデータ線m1からのソース電圧に対応した電流を、ソースからドレインに流す。したがって、走査トランジスタTr1のゲートがオン電圧の期間に、前記コンデンサC1には前記ソース電圧に対応した電圧が充電され、その電圧が点灯駆動用トランジスタTr2のゲートに供給される。それ故、点灯駆動用トランジスタTr2は、そのゲート電圧とソース電圧(Vgs)に基づいた電流をEL素子E1に流し、EL素子を発光駆動させる。
【0023】
一方、走査トランジスタTr1のゲートがオフ電圧になると、走査トランジスタTr1はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、点灯駆動用トランジスタTr2はコンデンサC1に蓄積された電荷によりゲート電圧が保持される。したがって、次の走査まで駆動用トランジスタTr2の駆動電流が維持され、これによりEL素子E1の発光も維持される。
【0024】
図3は、前記したコントローラ4よりデータバス5aを介して画素単位の表示信号、すなわち映像データを受けると共に、同じくコントローラ4よりデータバス5aを介して制御信号としてのシフトクロック、スタートパルス、ラッチパルスを受けて一走査毎に発光表示パネル1の各画素に対してデータ書き込み信号(前記ソース電圧)を送出するデータドライバ2の構成を示している。
【0025】
このデータドライバ2には、シフトレジスタ2aが具備されており、このシフトレジスタ2aには、図4に(a)として示すシフトクロックおよび(b)として示すスタートパルスが供給される。前記シフトレジスタ2aは、これらシフトクロックおよびスタートパルスに基づいて、タイミング信号を順に生成し、このタイミング信号を第1ラッチ回路2bに順に供給するように作用する。
【0026】
前記第1ラッチ回路2bは、図4に(d)として示す各画素に対応する映像データを処理する複数のステージの各ラッチを有しており、前記シフトレジスタ2aより順に供給されるタイミング信号によって、データバス5aを介して供給される映像データを各ラッチに順に書き込み、保持するように作用する。この第1ラッチ回路2bへの1走査ライン分の映像データの書き込みが終了すると、第2ラッチ回路2cに対して図4に(c)として示すラッチパルスが供給される。
【0027】
これにより、第1ラッチ回路2bに書き込まれた1ライン分の映像データは、一斉に第2ラッチ回路2cに伝送される。そして、第2ラッチ回路2cに対して1ライン分の映像データを送出し終えた第1ラッチ回路2bには、シフトレジスタ2aからのタイミング信号を受けて、再び次の1ライン分の映像データの書き込みがなされる。
【0028】
前記第2ラッチ回路2cにおいてラッチされた各画素に対応する映像データは、レベルシフタ2dに供給される。このレベルシフタ2dによって所定のレベルに変換された映像データは、図2に示した表示パネル1の各データ線m1,m2,……を介して走査状態のトランジスタTr1に対し、書き込み信号(ソース電圧)として供給される。
【0029】
なお、図1に示す走査ドライバ3においては、図には示していないが走査用のシフトレジスタと、このシフトレジスタから順に出力されるタイミング信号を所定のレベルに変換するレベルシフタが具備されている。そして、走査ドライバ3における前記した走査用のシフトレジスタは、アドレス期間中において図5に(e)および(f)として示す走査シフトクロックおよび走査スタートパルスをコントローラ4より受けて、タイミング信号を順に生成する。このタイミング信号は、前記したとおりレベルシフタにより所定のレベルに変換され、図2に示した表示パネル1の各走査線n1,n2,……に対して順次ゲートオン電圧、すなわち図5に(g)として示すタイミングでゲート制御信号を供給するように作用する。
【0030】
したがってアドレッシング時において、表示パネル1に配列された各走査線n1,n2,……には、前記したように順次ゲートオン電圧が供給されると共に、これに同期して各データ線m1,m2,……には順に1ラインごとの映像データが供給される。これにより、表示パネル1における各画素には個々に映像データが書き込まれ、表示パネルは前記映像データに応じて発光制御を受ける。
【0031】
次に図6には前記したデータドライバ2およびコントローラ4における一部の内部構成が示されている。図6に示すようにコントローラ4には、1フレーム分の画素単位の表示信号、すなわち映像データを格納することができるフレームメモリ4aが具備されており、このフレームメモリ4aには、表示データ検知手段4bが接続されている。この表示データ検知手段4bは、前記フレームメモリ4aから読み出される連続する走査ライン毎の映像データの配列が同一であるか否かを検知するように動作する。
【0032】
このために、前記表示データ検知手段4bには、1走査に対応する映像データを直列に格納する図示せぬラインメモリが具備され、このラインメモリに格納された前記映像データと、次の1走査に対応する映像データとの間で、映像データの配列が同一であるか否かをそれぞれデータ単位で比較する機能を具備している。
【0033】
ここで、表示データ検知手段4bが、前後する走査ライン毎の映像データの配列が同一ではないと判定した場合には、表示データ検知手段4bより第1制御手段として機能するAND(論理積)ゲート6および第2制御手段として機能するAND(論理積)ゲート7に対して、それぞれ制御データ“1”を出力するように動作する。これにより前記ANDゲート6,7はいずれもゲート開の状態になされる。
【0034】
前記したように第1制御手段として機能するANDゲート6がゲート開の状態にされることにより、表示データ検知手段4bにおける図示せぬラインメモリよりラインバッファ4cに伝達される1走査ラインに対応する映像データは、ANDゲート6およびデータバス5aを介してデータドライバ2に配置された前記第1ラッチ回路2bに供給されるように動作する。
【0035】
また、第2制御手段として機能するANDゲート7がゲート開の状態にされることにより、コントローラ4内において生成される前記データドライバ2を駆動するための制御信号すなわち、シフトクロック、スタートパルス、ラッチパルスは、前記ANDゲート7およびデータバス5bを介してデータドライバ2にそれぞれ供給されるように動作する。
【0036】
一方、図6に示す構成による前記した作用により、前後する走査ライン毎の映像データの配列が同一であると判断される場合には、前記表示データ検知手段4bより第1と第2のANDゲート6,7に対して、制御データ“0”を出力するように動作する。このために前記各ANDゲート6,7はいずれもゲート閉の状態にされる。それ故、前記したラインバッファ4cからデータドライバ2に対する映像データの伝達は停止され、同時にコントローラ4からデータドライバ2に対する前記制御信号(シフトクロック、スタートパルス、ラッチパルス)の伝達も停止される。
【0037】
図7および図8は、前記したコントローラ4における映像データの配列比較と、データドライバへの映像データの伝送動作を模式的に説明するものであり、図7は前後する各走査における映像データの配列が同一ではない場合の動作を、また図8は配列が同一である場合の動作をそれぞれ説明するものである。
【0038】
図7における(a)は、ある1走査に対応する映像データ(第Nの映像データ)を示しており、(b)は次の1走査に対応する映像データ(第N+1の映像データ)を示している。ここで、前記した表示データ検知手段4bは、第Nの映像データを図示せぬラインメモリに取り込み、第Nの映像データと第N+1の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Nの映像データは、ラインバッファ4c、ANDゲート6およびデータバス5aを介してデータドライバ2に出力され、第Nの走査において利用される。
【0039】
前記第Nの映像データと第N+1の映像データとの配列の比較結果において、両データの配列は同一ではない(第Nのデータ≠第N+1のデータ)と判定された場合には、前記ANDゲート6は次の第N+1のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第N+1のデータは、ラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に供給され、第N+1の走査において利用される。
【0040】
続いて、表示データ検知手段4bは、前記ラインメモリに取り込まれた図7(b)に示す第N+1の映像データと、(c)に示すさらに次の映像データ(第N+2の映像データ)との配列を比較する。その比較結果において両データの配列は同一ではない(第N+1のデータ≠第N+2のデータ)と判定された場合には、前記ANDゲート6は次の第N+2のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第N+2のデータは、同じくラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に供給され、第N+2の走査において利用されるように動作する。
【0041】
一方、図8における(a)および(b)は、前記と同様に第Nの映像データおよび第N+1の映像データを示しており、表示データ検知手段4bは、第Nの映像データを図示せぬラインメモリに取り込み、第Nの映像データと第N+1の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Nの映像データは、ラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に出力され、第Nの走査において利用される。
【0042】
前記第Nの映像データと第N+1の映像データとの配列の比較結果において、両データの配列は同一である(第Nのデータ=第N+1のデータ)と判定された場合には、前記ANDゲート6は次の第N+1のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート閉に制御する。したがって、ラインメモリに取り込まれた第N+1のデータはデータドライバ2に対して出力されない。
【0043】
続いて、表示データ検知手段4bは、前記ラインメモリに取り込まれた図8(b)に示す第N+1の映像データと、(c)に示すさらに次の映像データ(第N+2の映像データ)との配列を比較する。その比較結果において両データの配列は同一である。(第N+1のデータ=第N+2のデータ)と判定された場合には、次の第N+2のデータが前記ラインメモリに取り込まれたタイミングにおいて、前記ANDゲート6は引き続きゲート閉に制御される。したがって、ラインメモリに取り込まれた第N+2のデータはデータドライバ2に対して出力されない。
【0044】
なお、前記した動作に伴って、第2のANDゲート7においても、ゲート開もしくはゲート閉が同期して制御され、これによりコントローラ4からデータドライバ2に対する前記制御信号(シフトクロック、スタートパルス、ラッチパルス)を伝達するか否かが制御される。特に図8に示したように、前後する走査ライン毎の映像データの配列が同一であると判定された場合には、データドライバ2に対する前記制御信号の伝達も一走査単位で停止される。
【0045】
したがって、データドライバ2においては、前記した各タイミング信号の伝達の停止によりシフトレジスタ2a、第1ラッチ回路2b、第2ラッチ回路2cの各動作は停止する。それ故、第2ラッチ回路2cにラッチされた映像データ(図8に示す第Nの映像データ)は書き替えられることなく、次の走査においても同一の映像データが用いられる。これは、図8に示したように走査毎の映像データの配列が同一であることが続く限り同様に作用する。このように連続する走査において同一の映像データを利用しても、結果として表示しようとする本来の映像データと変わることはない。
【0046】
以上のように、前後する走査ライン毎の映像データの配列が同一である場合には、データドライバ2におけるシフトレジスタ2a、第1ラッチ回路2b、第2ラッチ回路2cの各動作は一時的に停止されるので、比較的高い電圧レベルで高速動作するデータドライバ2における消費電力を低減させることに寄与できる。
【0047】
なお、前記したようにコントローラ4側における表示データ検知手段4bにおいては、各走査に対応する映像データを直列に格納するラインメモリや、このメモリに格納した前記映像データと次の走査の映像データをそれぞれ画素単位で比較する機能を持たせる必要があるものの、これらは低電圧による論理回路で構成することができるので、その消費電力は極めて低い。したがって、データドライバ2とコントローラ4の全体としては、低消費電力化を実現させることが可能となる。
【0048】
図9は前記したコントローラ4の他の構成例を示したものであり、すでに説明した図6に示すコントローラの各部に相当する部分は同一符号で示している。この図9に示す構成においては、第1制御手段として機能するANDゲート6は、表示データ検知手段4bとラインバッファ4cとの間に接続されている。この構成においても図6に示した実施の形態と同様の作用効果を得ることができる。
【0049】
また、前記した実施の形態においては、コントローラ4、データドライバ2および走査ドライバ3は、それぞれ独立して構成されているが、これらは図10に符号9で示すように、1つのICチップにより構成させることもできる。この場合、1チップ化された前記ICチップ9を表示パネル1を構成する例えばガラス基板上にTFTにより形成させることも可能である。
【0050】
ところで、前記したような回路構成を用い、画像信号の階調表現を行う方式として、時間階調方式が提案されている。この時間階調方式は、例えば1フレーム期間を複数のサブフレーム期間に時間分割し、1フレーム期間あたりに発光素子が発光するサブフレーム期間の累計によって中間表示を行う方式である。
【0051】
この時間階調方式には、図11に示すように、サブフレーム単位で発光素子を発光駆動させて、発光対象となるサブフレーム期間の単純な累計により階調表現する方法(単純サブフレーム法)と、図12に示すように、1つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行ない、その組み合わせにより階調表現する方法(重み付けサブフレーム法)とがある。なお図11および図12においては、いずれも階調“0”〜“7”の8階調を表現する場合を例示している。
【0052】
このうち、図12に示した重み付けサブフレーム法においては、例えばサブフレーム期間内における点灯期間にも階調表示のための重み付け制御を行なうことにより、単純サブフレーム法よりも少ないサブフレーム数で多階調表現が実現できるという利点がある。
【0053】
いずれにしても、前記した時間階調方式を採用する場合においては、サブフレーム単位で発光素子を発光駆動させる関係から、前記したコントローラ4からデータドライバ2および走査ドライバ3に供給されるクロック信号は、少なくとも数倍以上の周波数が必要となる。この高い周波数のクロックにより各ドライバが駆動されるために、必然的にデータドライバ2および走査ドライバ3における消費電力が増大するという問題が発生する。
【0054】
そこで、前記したコントローラ4として、図6もしくは図9に示す構成を採用することで、データドライバ2における消費電力を低減させることに寄与できる。特に図11に示したように、時間軸で並ぶ複数のサブフレームの一方から順に、階調制御に応じて順次点灯対象のサブフレーム数を増加させるような制御を実行させる場合においては、前後する各走査において、1走査ライン毎の比較における点灯データの配列が変化する割合は低下し、データドライバ2がその動作を停止できる割合が増加する。これにより、一層の低消費電力化を期待することができる。
【0055】
なお、以上説明した実施の形態においては、アクティブマトリクス型表示パネルを発光駆動させる構成について示したが、これはパッシブマトリクス型表示パネルを発光駆動させる構成に採用しても、同様に低消費電力化を実現させることができる。また、発光表示パネルに配列される発光素子としてEL素子を用いた説明がなされているが、これはその他の自発光素子を用いた場合においても同様の作用効果を得ることができる。
【図面の簡単な説明】
【0056】
【図1】この発明にかかる発光表示パネルの駆動装置における基本構成を示したブロック図である。
【図2】図1に示す発光表示パネルに配列された画素部の構成例を示した結線図である。
【図3】図1に示すデータドライバの一例を示したブロック図である。
【図4】図1に示すデータドライバに供給される各信号のタイミング図である。
【図5】図1に示す走査ドライバに供給される各信号のタイミング図である。
【図6】図1に示すコントローラの内部構成例を示したブロック図である。
【図7】コントローラ内においてなされる映像データの配列比較結果が同一ではない場合の動作を説明する模式図である。
【図8】同じく映像データの配列比較結果が同一である場合の動作を説明する模式図である。
【図9】図1に示すコントローラの他の内部構成例を示したブロック図である。
【図10】ICチップ化した発光表示パネルの駆動装置の例を示した模式図である。
【図11】単純サブフレーム法による階調表現の動作を説明する模式図である。
【図12】重み付けサブフレーム法による階調表現の動作を説明する模式図である。
【符号の説明】
【0057】
1 発光表示パネル
2 データドライバ
2a シフトレジスタ
2b 第1ラッチ回路
2c 第2ラッチ回路
2d レベルシフタ
3 走査ドライバ
4 コントローラ
4a フレームメモリ
4b 表示データ検出手段
4c ラインバッファ
5a データバス
5b,5c バスライン
6 ANDゲート(第1制御手段)
7 ANDゲート(第2制御手段)
9 ICチップ
E1 有機EL素子(発光素子)
【技術分野】
【0001】
この発明は、発光素子をマトリクス状に配列して構成した発光表示パネルの発光駆動技術に関し、特に低消費電力化を実現させる発光表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【0002】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【0003】
かかる有機EL素子を用いた表示パネルとして、EL素子を発光画素としてこれを単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列した前記EL素子の各々に、例えばTFT(Thin Film Transistor)からなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。
【0004】
前者のパッシブマトリクス型表示パネルにおいては、表示パネルの構成を簡素化させることができるという特質を備えており、また後者のアクティブマトリクス型表示パネルにおいては、前者のパッシブマトリクス型表示パネルに比較して画素間のクロストークを少なくさせることができる等の特質を備えている。
【0005】
前記したパッシブマトリクス型表示パネルおよびアクティブマトリクス型表示パネルのいずれにおいても、これを発光駆動させる駆動装置においては、基本的には表示パネルに配列された各走査線を選択的に走査する走査ドライバと、前記走査に同期して表示パネルに配列されたEL素子を含む各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラが具備される。
【0006】
図1は後者のアクティブマトリクス型表示パネルの駆動装置の例を示したものである。すなわち、符号1は例えばガラス基板上に前記各画素をマトリクス状に配列してなる表示パネルを示している。この表示パネル1にはデータドライバ2および走査ドライバ3が接続されており、さらに前記データドライバ2および走査ドライバ3を制御するコンントローラ4が具備されている。
【0007】
前記データドライバ2はコントローラ4よりデータバス5aを介して1水平走査に対応する各画素ごとの映像データを取り込み、画素を構成するTFTによる走査トランジスタのソースに対して、前記映像データに対応するソース電圧を供給するようになされる。このために、前記データドライバ2には、後で説明するようにシフトレジスタおよびラッチ回路等が具備されている。
【0008】
そして、これらの回路を駆動制御するために、コントローラ4よりデータドライバ2に対して、バスライン5bを介してシフトクロック(Shift Clock)、スタートパルス(Start Pulse)、ラッチパルス(Latch Pulse)等の制御信号が供給されるように構成されている。
【0009】
一方、前記走査ドライバ3は、アドレス期間において走査される各走査線(以下、これを走査ラインとも言う。)に対して択一的にゲートオン電圧を供給し、各走査ラインにゲートが接続された走査トランジスタを順次オン動作させることで、各画素に対応させて映像データを書き込むように動作する。このために、前記走査ドライバ3には、後で説明するようにシフトレジスタ等が具備されている。そして、これらの回路を駆動制御するために、コントローラ4より走査ドライバ3に対して、バスライン5cを介して走査シフトクロック(Shift Clock)、走査スタートパルス(Start Pulse)等が供給されるように構成されている。
【0010】
なお、表示画素にEL素子を用いた発光表示パネルの駆動装置として、図1に示したようにデータドライバ2、走査ドライバ3およびコンントローラ4を備えた構成は、きわめて多くの特許文献に開示されており、一例として次に示す特許文献1を挙げることができる。
【特許文献1】特開2002−32057号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
ところで、前記したデータドライバ2および走査ドライバ3は、一般的に動作電圧が高いために消費電力が大きく、これに対して前記各ドライバを制御するコントローラ4は、そのほとんどが論理回路で構成されていて、その動作電圧が低く、消費電力は前記各ドライバに比較すると極めて小さい。なお、前記コントローラと各ドライバは、別のチップ構成とする必要はなく、1チップで構成される場合もある。この様に1チップで構成される場合においても、その内部はコントローラとドライバに別けられ、一般的に動作電圧も前記したように異なっている。
【0012】
そして、図1に示した構成においては、コントローラ4よりデータドライバ2に対して供給されるシフトクロック、スタートパルス、ラッチパルス等は、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時データドライバ2に供給される。したがって、データドライバ2は画素を構成する走査トランジスタのソースに対して、所定のタイミングをもってソース電圧を繰り返して供給するように動作する。
【0013】
また、コントローラ4より走査ドライバ3に対して供給される走査シフトクロック、走査スタートパルスも同様であり、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時走査ドライバ3に供給される。したがって、走査ドライバ3は画素を構成する走査トランジスタのゲートに対して、所定のタイミングをもってゲートオン電圧を繰り返して供給するように動作する。これは、連続する複数の走査において、各画素に供給する表示信号の配列がたとえ同一であっても、同様の駆動動作が継続して実行される。
【0014】
ところで、前記したように連続する複数の走査において、各画素に供給する表示信号の配列が同一である場合においては、前記データドライバにおける例えばラッチ回路にラッチされたデータを各走査ごとに書き替えなくとも、結果としてその表示には支障は生じない。換言すれば、前記した条件下においては、前記したラッチ回路等の書き換え動作を停止させても、結果としてその表示には支障は発生せず、ラッチ回路等の書き換え動作に伴う消費電力を低減させることができる。
【0015】
この発明は、前記したような技術的な観点に基づいてなされたものであり、連続する走査において走査ラインごとの各画素に供給する表示信号の配列が同一である場合には、比較的大きな駆動電力を必要とする前記データドライバの動作を停止させる手段を採用し、以て低消費電力化を実現させることができる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【0016】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、請求項1に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、前記コントローラから前記データドライバへの表示信号の供給を停止させる第1制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第2制御手段とを備えた点に特徴を有する。
【0017】
また、前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動方法は、請求項5に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させる点に特徴を有する。
【発明を実施するための最良の形態】
【0018】
以下、この発明にかかる発光表示パネルの駆動装置における好ましい実施の形態を図面に基づいて説明する。なお、この発明にかかる駆動装置の基本構成は、すでに説明した図1に示すブロック図と同様に表わすことができる。以下においては図1に示す各ブロック毎の詳細な構成についてそれぞれ説明する。
【0019】
図2は、図1に示す発光表示パネル1に配列された各画素の構成例を示したものである。この表示パネル1にはマトリクス状に配列された表示画素のうち、代表して4組の表示画素p11,p12,p21,p22が示されている。そして、表示パネル1には、前記データドライバ2に接続されるデータ線m1,m2,……が縦方向(列方向)に配列され、また、前記走査ドライバ3に接続される走査線n1,n2,……が横方向(行方向)に配列されている。さらに、表示パネル1には、前記各データ線に対応して、電源回路(図示せぬ)に接続される電源供給線q1,q2,……も縦方向に配列されている。
【0020】
図2においては前記各発光表示画素として、最も基本的なコンダクタンスコントロール方式による構成が示されている。すなわち、図2に示す表示パネル1における左上の画素p11を構成する各素子に符号を付けたとおり、nチャンネル型TFTで構成された走査トランジスタTr1のゲートは、走査線n1に接続され、そのソースはデータ線m1に接続されている。また、走査トランジスタTr1のドレインは、pチャンネル型TFTで構成された点灯駆動用トランジスタTr2のゲートに接続されると共に、電荷保持用のコンデンサC1の一方の端子に接続されている。
【0021】
そして、点灯駆動用トランジスタTr2のソースは前記コンデンサC1の他方の端子に接続されると共に、電源供給線q1に接続されている。また、点灯駆動用トランジスタTr2のドレインには、発光素子としての有機EL素子E1のアノード端子が接続されると共に、当該EL素子E1のカソード端子は回路の基準電位点(グランド)に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル1上に、縦横方向にマトリクス状に多数配列されている。
【0022】
図2に示した構成において、発光表示画素p11における走査トランジスタTr1のゲートに、走査線n1を介して走査ドライバ3よりオン電圧が供給されると、走査トランジスタTr1はソースに供給されるデータ線m1からのソース電圧に対応した電流を、ソースからドレインに流す。したがって、走査トランジスタTr1のゲートがオン電圧の期間に、前記コンデンサC1には前記ソース電圧に対応した電圧が充電され、その電圧が点灯駆動用トランジスタTr2のゲートに供給される。それ故、点灯駆動用トランジスタTr2は、そのゲート電圧とソース電圧(Vgs)に基づいた電流をEL素子E1に流し、EL素子を発光駆動させる。
【0023】
一方、走査トランジスタTr1のゲートがオフ電圧になると、走査トランジスタTr1はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、点灯駆動用トランジスタTr2はコンデンサC1に蓄積された電荷によりゲート電圧が保持される。したがって、次の走査まで駆動用トランジスタTr2の駆動電流が維持され、これによりEL素子E1の発光も維持される。
【0024】
図3は、前記したコントローラ4よりデータバス5aを介して画素単位の表示信号、すなわち映像データを受けると共に、同じくコントローラ4よりデータバス5aを介して制御信号としてのシフトクロック、スタートパルス、ラッチパルスを受けて一走査毎に発光表示パネル1の各画素に対してデータ書き込み信号(前記ソース電圧)を送出するデータドライバ2の構成を示している。
【0025】
このデータドライバ2には、シフトレジスタ2aが具備されており、このシフトレジスタ2aには、図4に(a)として示すシフトクロックおよび(b)として示すスタートパルスが供給される。前記シフトレジスタ2aは、これらシフトクロックおよびスタートパルスに基づいて、タイミング信号を順に生成し、このタイミング信号を第1ラッチ回路2bに順に供給するように作用する。
【0026】
前記第1ラッチ回路2bは、図4に(d)として示す各画素に対応する映像データを処理する複数のステージの各ラッチを有しており、前記シフトレジスタ2aより順に供給されるタイミング信号によって、データバス5aを介して供給される映像データを各ラッチに順に書き込み、保持するように作用する。この第1ラッチ回路2bへの1走査ライン分の映像データの書き込みが終了すると、第2ラッチ回路2cに対して図4に(c)として示すラッチパルスが供給される。
【0027】
これにより、第1ラッチ回路2bに書き込まれた1ライン分の映像データは、一斉に第2ラッチ回路2cに伝送される。そして、第2ラッチ回路2cに対して1ライン分の映像データを送出し終えた第1ラッチ回路2bには、シフトレジスタ2aからのタイミング信号を受けて、再び次の1ライン分の映像データの書き込みがなされる。
【0028】
前記第2ラッチ回路2cにおいてラッチされた各画素に対応する映像データは、レベルシフタ2dに供給される。このレベルシフタ2dによって所定のレベルに変換された映像データは、図2に示した表示パネル1の各データ線m1,m2,……を介して走査状態のトランジスタTr1に対し、書き込み信号(ソース電圧)として供給される。
【0029】
なお、図1に示す走査ドライバ3においては、図には示していないが走査用のシフトレジスタと、このシフトレジスタから順に出力されるタイミング信号を所定のレベルに変換するレベルシフタが具備されている。そして、走査ドライバ3における前記した走査用のシフトレジスタは、アドレス期間中において図5に(e)および(f)として示す走査シフトクロックおよび走査スタートパルスをコントローラ4より受けて、タイミング信号を順に生成する。このタイミング信号は、前記したとおりレベルシフタにより所定のレベルに変換され、図2に示した表示パネル1の各走査線n1,n2,……に対して順次ゲートオン電圧、すなわち図5に(g)として示すタイミングでゲート制御信号を供給するように作用する。
【0030】
したがってアドレッシング時において、表示パネル1に配列された各走査線n1,n2,……には、前記したように順次ゲートオン電圧が供給されると共に、これに同期して各データ線m1,m2,……には順に1ラインごとの映像データが供給される。これにより、表示パネル1における各画素には個々に映像データが書き込まれ、表示パネルは前記映像データに応じて発光制御を受ける。
【0031】
次に図6には前記したデータドライバ2およびコントローラ4における一部の内部構成が示されている。図6に示すようにコントローラ4には、1フレーム分の画素単位の表示信号、すなわち映像データを格納することができるフレームメモリ4aが具備されており、このフレームメモリ4aには、表示データ検知手段4bが接続されている。この表示データ検知手段4bは、前記フレームメモリ4aから読み出される連続する走査ライン毎の映像データの配列が同一であるか否かを検知するように動作する。
【0032】
このために、前記表示データ検知手段4bには、1走査に対応する映像データを直列に格納する図示せぬラインメモリが具備され、このラインメモリに格納された前記映像データと、次の1走査に対応する映像データとの間で、映像データの配列が同一であるか否かをそれぞれデータ単位で比較する機能を具備している。
【0033】
ここで、表示データ検知手段4bが、前後する走査ライン毎の映像データの配列が同一ではないと判定した場合には、表示データ検知手段4bより第1制御手段として機能するAND(論理積)ゲート6および第2制御手段として機能するAND(論理積)ゲート7に対して、それぞれ制御データ“1”を出力するように動作する。これにより前記ANDゲート6,7はいずれもゲート開の状態になされる。
【0034】
前記したように第1制御手段として機能するANDゲート6がゲート開の状態にされることにより、表示データ検知手段4bにおける図示せぬラインメモリよりラインバッファ4cに伝達される1走査ラインに対応する映像データは、ANDゲート6およびデータバス5aを介してデータドライバ2に配置された前記第1ラッチ回路2bに供給されるように動作する。
【0035】
また、第2制御手段として機能するANDゲート7がゲート開の状態にされることにより、コントローラ4内において生成される前記データドライバ2を駆動するための制御信号すなわち、シフトクロック、スタートパルス、ラッチパルスは、前記ANDゲート7およびデータバス5bを介してデータドライバ2にそれぞれ供給されるように動作する。
【0036】
一方、図6に示す構成による前記した作用により、前後する走査ライン毎の映像データの配列が同一であると判断される場合には、前記表示データ検知手段4bより第1と第2のANDゲート6,7に対して、制御データ“0”を出力するように動作する。このために前記各ANDゲート6,7はいずれもゲート閉の状態にされる。それ故、前記したラインバッファ4cからデータドライバ2に対する映像データの伝達は停止され、同時にコントローラ4からデータドライバ2に対する前記制御信号(シフトクロック、スタートパルス、ラッチパルス)の伝達も停止される。
【0037】
図7および図8は、前記したコントローラ4における映像データの配列比較と、データドライバへの映像データの伝送動作を模式的に説明するものであり、図7は前後する各走査における映像データの配列が同一ではない場合の動作を、また図8は配列が同一である場合の動作をそれぞれ説明するものである。
【0038】
図7における(a)は、ある1走査に対応する映像データ(第Nの映像データ)を示しており、(b)は次の1走査に対応する映像データ(第N+1の映像データ)を示している。ここで、前記した表示データ検知手段4bは、第Nの映像データを図示せぬラインメモリに取り込み、第Nの映像データと第N+1の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Nの映像データは、ラインバッファ4c、ANDゲート6およびデータバス5aを介してデータドライバ2に出力され、第Nの走査において利用される。
【0039】
前記第Nの映像データと第N+1の映像データとの配列の比較結果において、両データの配列は同一ではない(第Nのデータ≠第N+1のデータ)と判定された場合には、前記ANDゲート6は次の第N+1のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第N+1のデータは、ラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に供給され、第N+1の走査において利用される。
【0040】
続いて、表示データ検知手段4bは、前記ラインメモリに取り込まれた図7(b)に示す第N+1の映像データと、(c)に示すさらに次の映像データ(第N+2の映像データ)との配列を比較する。その比較結果において両データの配列は同一ではない(第N+1のデータ≠第N+2のデータ)と判定された場合には、前記ANDゲート6は次の第N+2のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート開にされる。したがって、ラインメモリに取り込まれた第N+2のデータは、同じくラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に供給され、第N+2の走査において利用されるように動作する。
【0041】
一方、図8における(a)および(b)は、前記と同様に第Nの映像データおよび第N+1の映像データを示しており、表示データ検知手段4bは、第Nの映像データを図示せぬラインメモリに取り込み、第Nの映像データと第N+1の映像データとの配列を比較する。この時、ラインメモリに取り込まれた第Nの映像データは、ラインバッファ4c、ゲート6およびデータバス5aを介してデータドライバ2に出力され、第Nの走査において利用される。
【0042】
前記第Nの映像データと第N+1の映像データとの配列の比較結果において、両データの配列は同一である(第Nのデータ=第N+1のデータ)と判定された場合には、前記ANDゲート6は次の第N+1のデータが前記ラインメモリに取り込まれたタイミングにおいてゲート閉に制御する。したがって、ラインメモリに取り込まれた第N+1のデータはデータドライバ2に対して出力されない。
【0043】
続いて、表示データ検知手段4bは、前記ラインメモリに取り込まれた図8(b)に示す第N+1の映像データと、(c)に示すさらに次の映像データ(第N+2の映像データ)との配列を比較する。その比較結果において両データの配列は同一である。(第N+1のデータ=第N+2のデータ)と判定された場合には、次の第N+2のデータが前記ラインメモリに取り込まれたタイミングにおいて、前記ANDゲート6は引き続きゲート閉に制御される。したがって、ラインメモリに取り込まれた第N+2のデータはデータドライバ2に対して出力されない。
【0044】
なお、前記した動作に伴って、第2のANDゲート7においても、ゲート開もしくはゲート閉が同期して制御され、これによりコントローラ4からデータドライバ2に対する前記制御信号(シフトクロック、スタートパルス、ラッチパルス)を伝達するか否かが制御される。特に図8に示したように、前後する走査ライン毎の映像データの配列が同一であると判定された場合には、データドライバ2に対する前記制御信号の伝達も一走査単位で停止される。
【0045】
したがって、データドライバ2においては、前記した各タイミング信号の伝達の停止によりシフトレジスタ2a、第1ラッチ回路2b、第2ラッチ回路2cの各動作は停止する。それ故、第2ラッチ回路2cにラッチされた映像データ(図8に示す第Nの映像データ)は書き替えられることなく、次の走査においても同一の映像データが用いられる。これは、図8に示したように走査毎の映像データの配列が同一であることが続く限り同様に作用する。このように連続する走査において同一の映像データを利用しても、結果として表示しようとする本来の映像データと変わることはない。
【0046】
以上のように、前後する走査ライン毎の映像データの配列が同一である場合には、データドライバ2におけるシフトレジスタ2a、第1ラッチ回路2b、第2ラッチ回路2cの各動作は一時的に停止されるので、比較的高い電圧レベルで高速動作するデータドライバ2における消費電力を低減させることに寄与できる。
【0047】
なお、前記したようにコントローラ4側における表示データ検知手段4bにおいては、各走査に対応する映像データを直列に格納するラインメモリや、このメモリに格納した前記映像データと次の走査の映像データをそれぞれ画素単位で比較する機能を持たせる必要があるものの、これらは低電圧による論理回路で構成することができるので、その消費電力は極めて低い。したがって、データドライバ2とコントローラ4の全体としては、低消費電力化を実現させることが可能となる。
【0048】
図9は前記したコントローラ4の他の構成例を示したものであり、すでに説明した図6に示すコントローラの各部に相当する部分は同一符号で示している。この図9に示す構成においては、第1制御手段として機能するANDゲート6は、表示データ検知手段4bとラインバッファ4cとの間に接続されている。この構成においても図6に示した実施の形態と同様の作用効果を得ることができる。
【0049】
また、前記した実施の形態においては、コントローラ4、データドライバ2および走査ドライバ3は、それぞれ独立して構成されているが、これらは図10に符号9で示すように、1つのICチップにより構成させることもできる。この場合、1チップ化された前記ICチップ9を表示パネル1を構成する例えばガラス基板上にTFTにより形成させることも可能である。
【0050】
ところで、前記したような回路構成を用い、画像信号の階調表現を行う方式として、時間階調方式が提案されている。この時間階調方式は、例えば1フレーム期間を複数のサブフレーム期間に時間分割し、1フレーム期間あたりに発光素子が発光するサブフレーム期間の累計によって中間表示を行う方式である。
【0051】
この時間階調方式には、図11に示すように、サブフレーム単位で発光素子を発光駆動させて、発光対象となるサブフレーム期間の単純な累計により階調表現する方法(単純サブフレーム法)と、図12に示すように、1つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行ない、その組み合わせにより階調表現する方法(重み付けサブフレーム法)とがある。なお図11および図12においては、いずれも階調“0”〜“7”の8階調を表現する場合を例示している。
【0052】
このうち、図12に示した重み付けサブフレーム法においては、例えばサブフレーム期間内における点灯期間にも階調表示のための重み付け制御を行なうことにより、単純サブフレーム法よりも少ないサブフレーム数で多階調表現が実現できるという利点がある。
【0053】
いずれにしても、前記した時間階調方式を採用する場合においては、サブフレーム単位で発光素子を発光駆動させる関係から、前記したコントローラ4からデータドライバ2および走査ドライバ3に供給されるクロック信号は、少なくとも数倍以上の周波数が必要となる。この高い周波数のクロックにより各ドライバが駆動されるために、必然的にデータドライバ2および走査ドライバ3における消費電力が増大するという問題が発生する。
【0054】
そこで、前記したコントローラ4として、図6もしくは図9に示す構成を採用することで、データドライバ2における消費電力を低減させることに寄与できる。特に図11に示したように、時間軸で並ぶ複数のサブフレームの一方から順に、階調制御に応じて順次点灯対象のサブフレーム数を増加させるような制御を実行させる場合においては、前後する各走査において、1走査ライン毎の比較における点灯データの配列が変化する割合は低下し、データドライバ2がその動作を停止できる割合が増加する。これにより、一層の低消費電力化を期待することができる。
【0055】
なお、以上説明した実施の形態においては、アクティブマトリクス型表示パネルを発光駆動させる構成について示したが、これはパッシブマトリクス型表示パネルを発光駆動させる構成に採用しても、同様に低消費電力化を実現させることができる。また、発光表示パネルに配列される発光素子としてEL素子を用いた説明がなされているが、これはその他の自発光素子を用いた場合においても同様の作用効果を得ることができる。
【図面の簡単な説明】
【0056】
【図1】この発明にかかる発光表示パネルの駆動装置における基本構成を示したブロック図である。
【図2】図1に示す発光表示パネルに配列された画素部の構成例を示した結線図である。
【図3】図1に示すデータドライバの一例を示したブロック図である。
【図4】図1に示すデータドライバに供給される各信号のタイミング図である。
【図5】図1に示す走査ドライバに供給される各信号のタイミング図である。
【図6】図1に示すコントローラの内部構成例を示したブロック図である。
【図7】コントローラ内においてなされる映像データの配列比較結果が同一ではない場合の動作を説明する模式図である。
【図8】同じく映像データの配列比較結果が同一である場合の動作を説明する模式図である。
【図9】図1に示すコントローラの他の内部構成例を示したブロック図である。
【図10】ICチップ化した発光表示パネルの駆動装置の例を示した模式図である。
【図11】単純サブフレーム法による階調表現の動作を説明する模式図である。
【図12】重み付けサブフレーム法による階調表現の動作を説明する模式図である。
【符号の説明】
【0057】
1 発光表示パネル
2 データドライバ
2a シフトレジスタ
2b 第1ラッチ回路
2c 第2ラッチ回路
2d レベルシフタ
3 走査ドライバ
4 コントローラ
4a フレームメモリ
4b 表示データ検出手段
4c ラインバッファ
5a データバス
5b,5c バスライン
6 ANDゲート(第1制御手段)
7 ANDゲート(第2制御手段)
9 ICチップ
E1 有機EL素子(発光素子)
【特許請求の範囲】
【請求項1】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、
前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、
前記コントローラから前記データドライバへの表示信号の供給を停止させる第1制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第2制御手段とを備えたことを特徴とする発光表示パネルの駆動装置。
【請求項2】
前記コントローラには、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知する表示データ検知手段が備えられ、当該表示データ検知手段により、連続する複数の走査において各画素に供給する表示信号の配列が同一であることを検知した場合において、前記第1制御手段と第2制御手段を動作させるように構成したことを特徴とする請求項1に記載された発光表示パネルの駆動装置。
【請求項3】
1フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させる階調制御手段がさらに備えられていることを特徴とする請求項2に記載された発光表示パネルの駆動装置。
【請求項4】
前記発光素子は、発光層に有機化合物を用いた有機EL素子により構成したことを特徴とする請求項1ないし請求項3のいずれか1項に記載された発光表示パネルの駆動装置。
【請求項5】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、
前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させることを特徴とする発光表示パネルの駆動方法。
【請求項6】
1フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させることで階調制御を実行させることを特徴とする請求項5に記載された発光表示パネルの駆動方法。
【請求項1】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルの駆動装置であって、
前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを有し、
前記コントローラから前記データドライバへの表示信号の供給を停止させる第1制御手段と、前記コントローラから前記データドライバへの制御信号の供給を停止させる第2制御手段とを備えたことを特徴とする発光表示パネルの駆動装置。
【請求項2】
前記コントローラには、前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知する表示データ検知手段が備えられ、当該表示データ検知手段により、連続する複数の走査において各画素に供給する表示信号の配列が同一であることを検知した場合において、前記第1制御手段と第2制御手段を動作させるように構成したことを特徴とする請求項1に記載された発光表示パネルの駆動装置。
【請求項3】
1フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させる階調制御手段がさらに備えられていることを特徴とする請求項2に記載された発光表示パネルの駆動装置。
【請求項4】
前記発光素子は、発光層に有機化合物を用いた有機EL素子により構成したことを特徴とする請求項1ないし請求項3のいずれか1項に記載された発光表示パネルの駆動装置。
【請求項5】
複数のデータ線および複数の走査線の各交差位置に、発光素子を含む画素が配置されてなる発光表示パネルと、前記発光表示パネルにおける前記各走査線に接続され、選択的に前記各走査線の走査を実行する走査ドライバと、前記発光表示パネルにおける各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラを備えた発光表示パネルの駆動方法であって、
前記各画素に供給する表示信号の配列が、連続する複数の走査において同一であることを検知した場合において、前記コントローラから前記データドライバへの表示信号の供給を停止させると共に、前記コントローラから前記データドライバへの制御信号の供給を停止させる動作を実行させることを特徴とする発光表示パネルの駆動方法。
【請求項6】
1フレーム期間を複数のサブフレームに時間分割し、各サブフレーム単位で前記各画素を構成する発光素子を点灯制御させることで階調制御を実行させることを特徴とする請求項5に記載された発光表示パネルの駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−17647(P2007−17647A)
【公開日】平成19年1月25日(2007.1.25)
【国際特許分類】
【出願番号】特願2005−198352(P2005−198352)
【出願日】平成17年7月7日(2005.7.7)
【出願人】(000221926)東北パイオニア株式会社 (474)
【Fターム(参考)】
【公開日】平成19年1月25日(2007.1.25)
【国際特許分類】
【出願日】平成17年7月7日(2005.7.7)
【出願人】(000221926)東北パイオニア株式会社 (474)
【Fターム(参考)】
[ Back to top ]