発振回路
【課題】共振部とインバータを並列接続する発振回路では、インバータのトランスコンダクタンスが発振周波数に拘わらず一定なので、スプリアスへの収束を回避することが難しい。本発明はスプリアスへの収束を回避できる発振回路を提供することを目的にする。
【解決手段】インバータの入力信号の遷移点（立ち上がり、立ち下がり）で一定幅のパルス信号を出力するワンショット回路を用い、このワンショット回路のパルス幅がインバータへの入力信号のパルス幅より大きいときに、インバータへの電源供給を停止するようにした。スプリアスではトランスコンダクタンスの時間平均が小さくなり、発振が持続しない。
【解決手段】インバータの入力信号の遷移点（立ち上がり、立ち下がり）で一定幅のパルス信号を出力するワンショット回路を用い、このワンショット回路のパルス幅がインバータへの入力信号のパルス幅より大きいときに、インバータへの電源供給を停止するようにした。スプリアスではトランスコンダクタンスの時間平均が小さくなり、発振が持続しない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振部とインバータを用いた発振回路に関し、スプリアスへの収束を回避することができる発振回路に関するものである。
【背景技術】
【０００２】
図５に、共振部とインバータを用い、所定の周波数を有するパルス信号を出力する発振回路の構成を示す。このような発振回路は、非特許文献１に記載されている。
【０００３】
図５において、１０は発振回路であり、共振部１１、インバータ１６、抵抗１７が並列接続された構成を有している。
【０００４】
共振部１１は、直列接続されたインダクタ１２、コンデンサ１３、抵抗１４と、これらインダクタ１２、コンデンサ１３、抵抗１４の直列回路に並列接続されたコンデンサ１５で構成される。なお、図５の共振部１１は等価回路であり、実際には水晶振動子やセラミック振動子が用いられる。
【０００５】
このような発振回路は、インバータ１６のトランスコンダクタンスを用いて、共振部１１の等価直列抵抗と比較して十分大きな絶対値を有する負性抵抗を実現することにより、下記（１）式の共振周波数ｆ０近辺で発振を持続させることができる。但し、インダクタ１２のインダクタンスをＬ１、コンデンサ１３の容量をＣ１とする。
ｆ０＝１／（２π√（Ｌ１×Ｃ１）） ・・・・・・ （１）
【０００６】
トランスコンダクタンスは伝達コンダクタンスとも言い、素子の電流制御能力を表す値である。トランスコンダクタンスが大きいほど、電流を供給する能力が高くなる。
【０００７】
特許文献１には、直列共振回路および並列共振回路を有する水晶発振器の発明が記載されている。特許文献１では、トランジスタのベースとエミッタ間に直列共振回路と並列共振回路を接続し、直列共振回路がｆ２以上で誘導性リアクタンスを有し、並列共振回路がｆ１以下で誘導性リアクタンスを有するようにすることにより、主振動周波数ｆ０で発振を持続させるようにしたものである。なお、主振動周波数ｆ０より低い不要振動周波数をｆ１、高い不要振動周波数をｆ２とする。
【先行技術文献】
【特許文献】
【０００８】
【非特許文献１】京セラ株式会社 製品技術情報 水晶振動子の特性と発振回路について
【０００９】
【特許文献１】特開２００４−２８９２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図５の発振回路には、次のような課題があった。
図６に、共振部１１のより詳細な等価回路を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。図６において、１８、１８ａ、１８ｂは直列共振部である。直列共振部１８はインダクタ１２、コンデンサ１３、抵抗１４の直列回路で構成される。同様に、直列共振部１８ａはインダクタ１２ａ、コンデンサ１３ａ、抵抗１４ａで構成され、直列共振部１８ｂはインダクタ１２ｂ、コンデンサ１３ｂ、抵抗１４ｂで構成される。なお、実際にはもっと多くの直列共振部が存在するが、記載を省略する。
【００１１】
直列共振部１８、１８ａ、１８ｂはコンデンサ１５に並列接続される。このように、共振部１１は複数の直列共振部１８、１８ａ、１８ｂ・・・を有している。これらの直列共振部は異なる共振点を有しているので、共振部１１には複数の振動モードが存在する。発振回路１０を安定に動作させるためには、最も低い共振点に相当する振動モードで動作させなければならないが、この最も低い共振点以外の共振点（スプリアス）への収束を回避することが困難であり、安定した発振周波数を得ることが難しいという課題があった。
【００１２】
特許文献１記載の水晶発振器は不要振動周波数への収束を回避することができるが、構成が複雑であり、かつ水晶振動子を変えると直列共振回路、並列共振回路を再設計しなければならないという課題があった。
【００１３】
本発明の目的は、インバータのトランスコンダクタンスを制御することにより、スプリアスへの収束を回避することができる発振回路を実現することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
所定の周波数を有するパルス信号を出力する発振回路において、
共振点を有する共振部と、
前記共振部に並列に接続されるインバータと、
前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、
前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、
を備えたものである。スプリアスへの収束を回避できる。
【００１５】
請求項２記載の発明は、請求項１に記載の発明において、
前記トランスコンダクタンス制御部はスイッチ素子を具備し、
このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたものである。簡単な構成でインバータのトランスコンダクタンスを制御できる。
【００１６】
請求項３記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記共振部として、圧電トランスを用いたものである。この圧電トランスを用いて、絶縁された電源を生成できる。
【発明の効果】
【００１７】
本発明によれば以下のような効果がある。
請求項１、２、および３の発明によれば、共振部とインバータが並列接続される構成の発振回路であって、このインバータの入力信号の遷移点に同期して一定幅のパルス信号を出力するワンショット回路と、このワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいときに、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部とを具備するようにした。
【００１８】
共振部の最低周波数の共振点を除く共振点に対してインバータのトランスコンダクタンスを低下させることができるので、最低周波数の共振点以外の共振点に収束することがなくなる。このため、確実に最低周波数で発振させることができ、スプリアスへの収束を回避することができるという効果がある。
【００１９】
また、共振部を交換する等で発振する周波数が変更されても、ワンショット回路の出力パルス信号のパルス幅を変えるだけで対応することができるという効果もある。
【００２０】
また、スイッチ素子を用いてインバータに供給する電源を制御することにより、簡単な構成でインバータのトランスコンダクタンスを制御することができるという効果もある。
【００２１】
さらに、共振部として圧電トランスを用いることにより、絶縁された電源を得ることができるという効果もある。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例を示した構成図である。
【図２】図１実施例の動作を説明するための波形図である。
【図３】図１実施例の動作を説明するための波形図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】従来の発振回路の構成図である。
【図６】共振部１１の詳細な等価回路を示した構成図である。
【発明を実施するための形態】
【００２３】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る発振回路の一実施例を示した構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。
【００２４】
図１において、３０は発振回路であり、抵抗１７、共振部１１、一定幅のパルス信号を出力するワンショット回路３１および３２、ゲート３３および３４、スイッチ素子３５および３６、インバータ３７で構成される。ゲート３３および３４、スイッチ素子３５および３６でトランスコンダクタンス制御部を構成している。
【００２５】
スイッチ素子３５はＰチャンネルＭＯＳトランジスタで構成され、スイッチ素子３６はＮチャンネルＭＯＳトランジスタで構成される。また、共振部１１は水晶振動子あるいはセラミック振動子であり、図５の共振部１１のような等価回路で表される。
【００２６】
抵抗１７と共振部１１は並列接続される。この抵抗１７と共振部１１の接続点の一端をＡ点、他端をＯＵＴ点とする。発振したパルス信号はＯＵＴ点から出力される。
【００２７】
ワンショット回路３１および３２には、Ａ点のパルス信号が入力される。ワンショット回路３１は入力されたパルス信号の立ち上がりに同期して、一定幅ＴＰＷＲを有するパルス信号を出力する。ワンショット回路３２は入力されたパルス信号の立ち下がりに同期して、一定幅ＴＰＷＦを有するパルス信号を出力する。すなわち、ワンショット回路３１、３２は、インバータ３７の入力信号の遷移点（立ち上がりまたは立ち下がり点）に同期して、一定幅のパルス信号を出力する。
【００２８】
周波数が最も低い共振点の振動周波数をｆ０、この振動周波数ｆ０より高い共振点のスプリアス周波数をｆｓとすると、下式（２）、（３）の関係式を保つように一定幅ＴＰＷＲとＴＰＷＦを決定する。
（１／ｆｓ）／２ ＜ ＴＰＷＲ ＜ （１／ｆ０）／２ ・・・ （２）
（１／ｆｓ）／２ ＜ ＴＰＷＦ ＜ （１／ｆ０）／２ ・・・ （３）
【００２９】
ゲート３３にはワンショット回路３１の出力、およびＡ点の信号が入力される。ゲート３３はワンショット回路３１の出力が高レベルであり、かつＡ点の信号が低レベルのときにその出力を高レベルにし、その他のときに低レベルにする。
【００３０】
ゲート３４にはワンショット回路３２の出力、およびＡ点の信号が入力される。ゲート３４はワンショット回路３２の出力が低レベルであり、かつＡ点の信号が高レベルのときに、その出力を低レベルにし、その他のときに高レベルにする。
【００３１】
インバータ３７にはＡ点の信号が入力され、この入力された信号を反転してＯＵＴ点に出力する。また、インバータ３７にはスイッチ素子３５を介して正電源ＶＤＤが供給され、スイッチ素子３６を介して負電源ＶＳＳが供給される。この実施例では、インバータ３７はＦＥＴ３７ａと３７ｂで構成されるＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造を有している。
【００３２】
ゲート３３の出力はスイッチ素子３５に出力される。スイッチ素子３５は、入力された信号が低レベルのときに正電源ＶＤＤをインバータ３７に供給し、高レベルのときにインバータ３７を正電源ＶＤＤから遮断する。
【００３３】
ゲート３４の出力はスイッチ素子３６に出力される。スイッチ素子３６は、入力された信号が高レベルのときに負電源ＶＳＳをインバータ３７に供給し、低レベルのときにインバータ３７を負電源ＶＳＳから遮断する。
【００３４】
次に、図２波形図に基づいてこの実施例の動作を説明する。図２は、発振回路３０から共振部１１を除去したときの、各部の波形図である。
【００３５】
図２において、（Ａ）はＡ点の信号、（Ｂ）、（Ｃ）はそれぞれワンショット回路３１、３２の出力信号、（Ｄ）、（Ｅ）はそれぞれゲート３３、３４の出力信号、（Ｆ）、（Ｇ）はそれぞれスイッチ素子３５、３６の状態、（Ｈ）はインバータ３７の出力信号の波形である。なお、共振部１１が接続されていないと自励振しないので、図示しない発振器からＡ点に周波数ｆ０、デューディ５０％のパルス信号を与える。
【００３６】
時刻Ｔ１でＡ点の信号が立ち上がると、（Ｂ）に示すようにワンショット回路３１の出力信号はＴＰＷＲの期間高レベルになり、時刻Ｔ２で低レベルに戻る。ワンショット回路３１はＡ点のパルス信号の立ち上がり（遷移点）に同期して、パルス幅ＴＰＷＲのパルス信号を出力する。
【００３７】
時刻Ｔ３でＡ点の信号が立ち下がると、（Ｃ）に示すようにワンショット回路３２は時刻Ｔ３で低レベルになり、時刻Ｔ４で高レベルに戻る。ワンショット回路３２はＡ点のパルス信号の立ち下がり（遷移点）に同期して、パルス幅ＴＰＷＦのパルス信号を出力する。
【００３８】
ゲート３３の出力信号は、ワンショット回路３１の出力信号が高レベルであり、Ａ点の信号が低レベルのときのみ高レベルになるが、波形（Ａ）、（Ｂ）から明らかなように、このような期間は存在しない。従って、（Ｄ）に示すようにゲート３３の出力信号は常時低レベル（Ｌｏｗ）になり、スイッチ素子３５はオン状態を維持する。インバータ３７には正電源ＶＤＤが供給される。
【００３９】
ゲート３４の出力信号は、ワンショット回路３２の出力信号が低レベルであり、Ａ点の信号が高レベルのときのみ高レベルになるが、波形（Ａ）、（Ｃ）から明らかなように、このような期間は存在しない。従って、（Ｅ）に示すようにゲート３４の出力信号は常時高レベル（Ｈｉｇｈ）になり、スイッチ素子３６はオン状態を維持する。インバータ３７には負電源ＶＳＳが供給される。
【００４０】
このように、Ａ点の信号のレベルに拘わらず、インバータ３７には常時正電源ＶＤＤおよび負電源ＶＳＳが供給される。このため、図２（Ｈ）に示すように、インバータ３７の出力信号は入力信号（Ａ点の信号）を反転した信号になる。ワンショット回路３１、３２、ゲート３３、３４、スイッチ素子３５、３６およびインバータ３７で構成される回路は、図５のインバータ１６と同じ動作を行う。
【００４１】
図２の波形図からわかるように、時間ＴＰＷＲ、ＴＰＷＦがＡ点の信号の周期の半分以下であると、ゲート３３の出力信号は高レベルになることはなく、ゲート３４の出力信号は低レベルになることはない。このため、スイッチ素子３５、３６はオン状態を維持し、インバータ３７には常時電源が供給される。
【００４２】
共振部１１をＡ点とＯＵＴ点に接続すると、発振回路３０は自励振を始める。この振動周波数をｆ０とし、下記（４）、（５）の関係を満たすようにＴＰＷＲ、ＴＰＷＦを設定すると、図１の発振回路３０は、振動周波数ｆ０に関しては図５の発振回路１０と実質的に同じになる。なお、Ａ点のパルス信号のデューティ比を５０％とする。
ＴＰＷＲ ＜ （１／ｆ０）／２ ・・・・・ （４）
ＴＰＷＦ ＜ （１／ｆ０）／２ ・・・・・ （５）
【００４３】
図３に、Ａ点の信号の周波数がｆｓ（ｆｓ＞ｆ０）であるときの波形図を示す。これは、発振回路３０がスプリアス周波数ｆｓで発振しようとする場合に相当する。なお、ワンショット回路３１、３２のパルス幅ＴＰＷＲ、ＴＰＷＦは、下記（６）、（７）式を満たすものとする。
（１／ｆｓ）／２ ＜ ＴＰＷＲ ・・・・・ （６）
（１／ｆｓ）／２ ＜ ＴＰＷＦ ・・・・・ （７）
【００４４】
図３において、（Ａ）〜（Ｈ）はそれぞれＡ点の信号、ワンショット回路３１、３２の出力信号、ゲート３３、３４の出力信号、スイッチ素子３５、３６の状態、インバータ３７の出力信号を波形である。
【００４５】
時刻Ｔ１０でＡ点の信号が立ち上がるとワンショット回路３１の出力信号が高レベルになり、ＴＰＷＲ時間後の時刻Ｔ１２で低レベルに戻る。ゲート３３はＡ点の信号が低レベルであり、かつワンショット回路３１の出力信号が高レベルのときに高レベルになる。
【００４６】
時刻Ｔ１１でＡ点の信号が立ち下がるとワンショット回路３２の出力信号が低レベルになり、ＴＰＷＦ時間後の時刻Ｔ１３で高レベルに戻る。ゲート３４はＡ点の信号が高レベルであり、かつワンショット回路３２の出力信号が低レベルのときに低レベルになる。
【００４７】
ゲート３３の出力信号が高レベルになるとスイッチ素子３５がオフになり、インバータ３７に正電源ＶＤＤが供給されなくなる。また、ゲート３４の出力信号が低レベルになるとスイッチ素子３６がオフになり、インバータ３７には負電源ＶＳＳが供給されなくなる。
【００４８】
インバータ３７に正電源ＶＤＤまたは負電源ＶＳＳが供給されなくなるとＦＥＴ３７ａ、３７ｂはオフになり、インバータ３７の出力はハイインピーダンスになる。図３（Ｈ）の斜線部４０は、インバータ３７の出力がハイインピーダンスになる期間を表している。
【００４９】
インバータ３７の出力がハイインピーダンスになる期間は電流を出力することができないので、そのトランスコンダクタンスはゼロになる。インバータ３７のトランスコンダクタンスの時間平均は図２に比べて大幅に低下する。このため、共振部１１の等価直列抵抗を相殺するだけの負性抵抗を得ることができなくなり、発振を持続することができなくなる。
【００５０】
このように、ＴＰＷＲ、ＴＰＷＦの２倍より大きな周期を有する振動周波数（例えばｆ０）に対しては発振を持続することができるが、２倍より小さな周期を有する振動周波数（例えばｆｓ）に対しては発振を持続することができない。このため、周波数が高いスプリアスへの収束を回避することができる。
【００５１】
図４に、本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００５２】
図４において、５０は発振回路であり、抵抗１７、ワンショット回路３１および３２、ゲート３３および３４、スイッチ素子３５および３６、インバータ３７、圧電トランス５１で構成される。５２は圧電トランス５１の２次側に接続された負荷である。この実施例は、共振部として圧電トランス５１を用いたものである。
【００５３】
圧電トランスは圧電セラミックを用いたトランスであり、１次側に交流を印加して圧電セラミックを振動させてこの振動を２次側に伝搬させ、２次側でこの振動を電気エネルギーに変換して取り出すものである。すなわち、１次側で電気エネルギーを機械エネルギーに変換して２次側に伝搬させ、２次側で機械エネルギーを電気エネルギーに再変換するものである。トランスを用いないで１次側と２次側を電気的に絶縁することができるという特徴がある。
【００５４】
圧電トランスは圧電セラミックで構成されているので、共振部として用いることができる。このことは、セラミックを用いたセラミック発振子が市販されていることからも明らかである。
【００５５】
負荷５２として電源回路を用いると、発振回路５０と電気的に絶縁された電源を得ることができる。電気信号を記録するレコーダでは、入力側と記録側を電気的に絶縁する必要がある場合がある。このような用途にこの電気的に絶縁された電源を用いると絶縁電源が不要になり、レコーダの構成を簡単にすることができる。
【００５６】
なお、図１および図４実施例ではインバータ３７の正電源ＶＤＤおよび負電源ＶＳＳの両方を制御するようにしたが、正電源ＶＤＤまたは負電源ＶＳＳのいずれか一方のみ制御し、他方は常時電源を供給するようにしてもよい。このようにすると、ワンショット回路、ゲート、スイッチ素子は１組でよいので、構成を簡単にすることができる。
【００５７】
また、これらの実施例ではワンショット回路３１のパルス極性を正、ワンショット回路３２のパルス極性を負としたが、これに限られることはない。要は、Ａ点のパルス信号のパルス幅がワンショット回路３１、３２のパルス幅より大きいときに、インバータ３７のトランスコンダクタンスを低下させる構成であればよい。
【００５８】
また、これらの実施例ではインバータ３７への電源供給を制御することによってインバータ３７のトランスコンダクタンスを制御するようにしたが、インバータ内部のＦＥＴ等を制御することでトランスコンダクタンスを制御するようにしてもよい。
【００５９】
また、これらの実施例ではＣＭＯＳ構造のインバータを用いたが、ＣＭＯＳ構造でなくてもよい。
【００６０】
さらに、これらの実施例ではワンショット回路３１、３２のパルス幅がインバータ３７の入力信号のパルス幅より大きいときにトランスコンダクタンスを０にしてトランスコンダクタンスの時間平均を低下させるようにしたが、パルス幅が大きくなったことを検出したときに、インバータ３７のトランスコンダクタンスを通常の場合よりも低くするようにしてもよい。この場合、ワンショット回路３１、３２のパルス幅がインバータ３７の入力信号のパルス幅より大きいときだけでなく、全体的にトランスコンダクタンスを低下させるようにしてもよい。
【符号の説明】
【００６１】
１７ 抵抗
１１ 共振部
３０、５０ 発振回路
３１、３２ ワンショット回路
３３、３４ ゲート
３５、３６ スイッチ素子
３７ インバータ
３７ａ、３７ｂ ＦＥＴ
５１ 圧電トランス
５２ 負荷
【技術分野】
【０００１】
本発明は、共振部とインバータを用いた発振回路に関し、スプリアスへの収束を回避することができる発振回路に関するものである。
【背景技術】
【０００２】
図５に、共振部とインバータを用い、所定の周波数を有するパルス信号を出力する発振回路の構成を示す。このような発振回路は、非特許文献１に記載されている。
【０００３】
図５において、１０は発振回路であり、共振部１１、インバータ１６、抵抗１７が並列接続された構成を有している。
【０００４】
共振部１１は、直列接続されたインダクタ１２、コンデンサ１３、抵抗１４と、これらインダクタ１２、コンデンサ１３、抵抗１４の直列回路に並列接続されたコンデンサ１５で構成される。なお、図５の共振部１１は等価回路であり、実際には水晶振動子やセラミック振動子が用いられる。
【０００５】
このような発振回路は、インバータ１６のトランスコンダクタンスを用いて、共振部１１の等価直列抵抗と比較して十分大きな絶対値を有する負性抵抗を実現することにより、下記（１）式の共振周波数ｆ０近辺で発振を持続させることができる。但し、インダクタ１２のインダクタンスをＬ１、コンデンサ１３の容量をＣ１とする。
ｆ０＝１／（２π√（Ｌ１×Ｃ１）） ・・・・・・ （１）
【０００６】
トランスコンダクタンスは伝達コンダクタンスとも言い、素子の電流制御能力を表す値である。トランスコンダクタンスが大きいほど、電流を供給する能力が高くなる。
【０００７】
特許文献１には、直列共振回路および並列共振回路を有する水晶発振器の発明が記載されている。特許文献１では、トランジスタのベースとエミッタ間に直列共振回路と並列共振回路を接続し、直列共振回路がｆ２以上で誘導性リアクタンスを有し、並列共振回路がｆ１以下で誘導性リアクタンスを有するようにすることにより、主振動周波数ｆ０で発振を持続させるようにしたものである。なお、主振動周波数ｆ０より低い不要振動周波数をｆ１、高い不要振動周波数をｆ２とする。
【先行技術文献】
【特許文献】
【０００８】
【非特許文献１】京セラ株式会社 製品技術情報 水晶振動子の特性と発振回路について
【０００９】
【特許文献１】特開２００４−２８９２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図５の発振回路には、次のような課題があった。
図６に、共振部１１のより詳細な等価回路を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。図６において、１８、１８ａ、１８ｂは直列共振部である。直列共振部１８はインダクタ１２、コンデンサ１３、抵抗１４の直列回路で構成される。同様に、直列共振部１８ａはインダクタ１２ａ、コンデンサ１３ａ、抵抗１４ａで構成され、直列共振部１８ｂはインダクタ１２ｂ、コンデンサ１３ｂ、抵抗１４ｂで構成される。なお、実際にはもっと多くの直列共振部が存在するが、記載を省略する。
【００１１】
直列共振部１８、１８ａ、１８ｂはコンデンサ１５に並列接続される。このように、共振部１１は複数の直列共振部１８、１８ａ、１８ｂ・・・を有している。これらの直列共振部は異なる共振点を有しているので、共振部１１には複数の振動モードが存在する。発振回路１０を安定に動作させるためには、最も低い共振点に相当する振動モードで動作させなければならないが、この最も低い共振点以外の共振点（スプリアス）への収束を回避することが困難であり、安定した発振周波数を得ることが難しいという課題があった。
【００１２】
特許文献１記載の水晶発振器は不要振動周波数への収束を回避することができるが、構成が複雑であり、かつ水晶振動子を変えると直列共振回路、並列共振回路を再設計しなければならないという課題があった。
【００１３】
本発明の目的は、インバータのトランスコンダクタンスを制御することにより、スプリアスへの収束を回避することができる発振回路を実現することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
所定の周波数を有するパルス信号を出力する発振回路において、
共振点を有する共振部と、
前記共振部に並列に接続されるインバータと、
前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、
前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、
を備えたものである。スプリアスへの収束を回避できる。
【００１５】
請求項２記載の発明は、請求項１に記載の発明において、
前記トランスコンダクタンス制御部はスイッチ素子を具備し、
このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたものである。簡単な構成でインバータのトランスコンダクタンスを制御できる。
【００１６】
請求項３記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記共振部として、圧電トランスを用いたものである。この圧電トランスを用いて、絶縁された電源を生成できる。
【発明の効果】
【００１７】
本発明によれば以下のような効果がある。
請求項１、２、および３の発明によれば、共振部とインバータが並列接続される構成の発振回路であって、このインバータの入力信号の遷移点に同期して一定幅のパルス信号を出力するワンショット回路と、このワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいときに、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部とを具備するようにした。
【００１８】
共振部の最低周波数の共振点を除く共振点に対してインバータのトランスコンダクタンスを低下させることができるので、最低周波数の共振点以外の共振点に収束することがなくなる。このため、確実に最低周波数で発振させることができ、スプリアスへの収束を回避することができるという効果がある。
【００１９】
また、共振部を交換する等で発振する周波数が変更されても、ワンショット回路の出力パルス信号のパルス幅を変えるだけで対応することができるという効果もある。
【００２０】
また、スイッチ素子を用いてインバータに供給する電源を制御することにより、簡単な構成でインバータのトランスコンダクタンスを制御することができるという効果もある。
【００２１】
さらに、共振部として圧電トランスを用いることにより、絶縁された電源を得ることができるという効果もある。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例を示した構成図である。
【図２】図１実施例の動作を説明するための波形図である。
【図３】図１実施例の動作を説明するための波形図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】従来の発振回路の構成図である。
【図６】共振部１１の詳細な等価回路を示した構成図である。
【発明を実施するための形態】
【００２３】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る発振回路の一実施例を示した構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。
【００２４】
図１において、３０は発振回路であり、抵抗１７、共振部１１、一定幅のパルス信号を出力するワンショット回路３１および３２、ゲート３３および３４、スイッチ素子３５および３６、インバータ３７で構成される。ゲート３３および３４、スイッチ素子３５および３６でトランスコンダクタンス制御部を構成している。
【００２５】
スイッチ素子３５はＰチャンネルＭＯＳトランジスタで構成され、スイッチ素子３６はＮチャンネルＭＯＳトランジスタで構成される。また、共振部１１は水晶振動子あるいはセラミック振動子であり、図５の共振部１１のような等価回路で表される。
【００２６】
抵抗１７と共振部１１は並列接続される。この抵抗１７と共振部１１の接続点の一端をＡ点、他端をＯＵＴ点とする。発振したパルス信号はＯＵＴ点から出力される。
【００２７】
ワンショット回路３１および３２には、Ａ点のパルス信号が入力される。ワンショット回路３１は入力されたパルス信号の立ち上がりに同期して、一定幅ＴＰＷＲを有するパルス信号を出力する。ワンショット回路３２は入力されたパルス信号の立ち下がりに同期して、一定幅ＴＰＷＦを有するパルス信号を出力する。すなわち、ワンショット回路３１、３２は、インバータ３７の入力信号の遷移点（立ち上がりまたは立ち下がり点）に同期して、一定幅のパルス信号を出力する。
【００２８】
周波数が最も低い共振点の振動周波数をｆ０、この振動周波数ｆ０より高い共振点のスプリアス周波数をｆｓとすると、下式（２）、（３）の関係式を保つように一定幅ＴＰＷＲとＴＰＷＦを決定する。
（１／ｆｓ）／２ ＜ ＴＰＷＲ ＜ （１／ｆ０）／２ ・・・ （２）
（１／ｆｓ）／２ ＜ ＴＰＷＦ ＜ （１／ｆ０）／２ ・・・ （３）
【００２９】
ゲート３３にはワンショット回路３１の出力、およびＡ点の信号が入力される。ゲート３３はワンショット回路３１の出力が高レベルであり、かつＡ点の信号が低レベルのときにその出力を高レベルにし、その他のときに低レベルにする。
【００３０】
ゲート３４にはワンショット回路３２の出力、およびＡ点の信号が入力される。ゲート３４はワンショット回路３２の出力が低レベルであり、かつＡ点の信号が高レベルのときに、その出力を低レベルにし、その他のときに高レベルにする。
【００３１】
インバータ３７にはＡ点の信号が入力され、この入力された信号を反転してＯＵＴ点に出力する。また、インバータ３７にはスイッチ素子３５を介して正電源ＶＤＤが供給され、スイッチ素子３６を介して負電源ＶＳＳが供給される。この実施例では、インバータ３７はＦＥＴ３７ａと３７ｂで構成されるＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造を有している。
【００３２】
ゲート３３の出力はスイッチ素子３５に出力される。スイッチ素子３５は、入力された信号が低レベルのときに正電源ＶＤＤをインバータ３７に供給し、高レベルのときにインバータ３７を正電源ＶＤＤから遮断する。
【００３３】
ゲート３４の出力はスイッチ素子３６に出力される。スイッチ素子３６は、入力された信号が高レベルのときに負電源ＶＳＳをインバータ３７に供給し、低レベルのときにインバータ３７を負電源ＶＳＳから遮断する。
【００３４】
次に、図２波形図に基づいてこの実施例の動作を説明する。図２は、発振回路３０から共振部１１を除去したときの、各部の波形図である。
【００３５】
図２において、（Ａ）はＡ点の信号、（Ｂ）、（Ｃ）はそれぞれワンショット回路３１、３２の出力信号、（Ｄ）、（Ｅ）はそれぞれゲート３３、３４の出力信号、（Ｆ）、（Ｇ）はそれぞれスイッチ素子３５、３６の状態、（Ｈ）はインバータ３７の出力信号の波形である。なお、共振部１１が接続されていないと自励振しないので、図示しない発振器からＡ点に周波数ｆ０、デューディ５０％のパルス信号を与える。
【００３６】
時刻Ｔ１でＡ点の信号が立ち上がると、（Ｂ）に示すようにワンショット回路３１の出力信号はＴＰＷＲの期間高レベルになり、時刻Ｔ２で低レベルに戻る。ワンショット回路３１はＡ点のパルス信号の立ち上がり（遷移点）に同期して、パルス幅ＴＰＷＲのパルス信号を出力する。
【００３７】
時刻Ｔ３でＡ点の信号が立ち下がると、（Ｃ）に示すようにワンショット回路３２は時刻Ｔ３で低レベルになり、時刻Ｔ４で高レベルに戻る。ワンショット回路３２はＡ点のパルス信号の立ち下がり（遷移点）に同期して、パルス幅ＴＰＷＦのパルス信号を出力する。
【００３８】
ゲート３３の出力信号は、ワンショット回路３１の出力信号が高レベルであり、Ａ点の信号が低レベルのときのみ高レベルになるが、波形（Ａ）、（Ｂ）から明らかなように、このような期間は存在しない。従って、（Ｄ）に示すようにゲート３３の出力信号は常時低レベル（Ｌｏｗ）になり、スイッチ素子３５はオン状態を維持する。インバータ３７には正電源ＶＤＤが供給される。
【００３９】
ゲート３４の出力信号は、ワンショット回路３２の出力信号が低レベルであり、Ａ点の信号が高レベルのときのみ高レベルになるが、波形（Ａ）、（Ｃ）から明らかなように、このような期間は存在しない。従って、（Ｅ）に示すようにゲート３４の出力信号は常時高レベル（Ｈｉｇｈ）になり、スイッチ素子３６はオン状態を維持する。インバータ３７には負電源ＶＳＳが供給される。
【００４０】
このように、Ａ点の信号のレベルに拘わらず、インバータ３７には常時正電源ＶＤＤおよび負電源ＶＳＳが供給される。このため、図２（Ｈ）に示すように、インバータ３７の出力信号は入力信号（Ａ点の信号）を反転した信号になる。ワンショット回路３１、３２、ゲート３３、３４、スイッチ素子３５、３６およびインバータ３７で構成される回路は、図５のインバータ１６と同じ動作を行う。
【００４１】
図２の波形図からわかるように、時間ＴＰＷＲ、ＴＰＷＦがＡ点の信号の周期の半分以下であると、ゲート３３の出力信号は高レベルになることはなく、ゲート３４の出力信号は低レベルになることはない。このため、スイッチ素子３５、３６はオン状態を維持し、インバータ３７には常時電源が供給される。
【００４２】
共振部１１をＡ点とＯＵＴ点に接続すると、発振回路３０は自励振を始める。この振動周波数をｆ０とし、下記（４）、（５）の関係を満たすようにＴＰＷＲ、ＴＰＷＦを設定すると、図１の発振回路３０は、振動周波数ｆ０に関しては図５の発振回路１０と実質的に同じになる。なお、Ａ点のパルス信号のデューティ比を５０％とする。
ＴＰＷＲ ＜ （１／ｆ０）／２ ・・・・・ （４）
ＴＰＷＦ ＜ （１／ｆ０）／２ ・・・・・ （５）
【００４３】
図３に、Ａ点の信号の周波数がｆｓ（ｆｓ＞ｆ０）であるときの波形図を示す。これは、発振回路３０がスプリアス周波数ｆｓで発振しようとする場合に相当する。なお、ワンショット回路３１、３２のパルス幅ＴＰＷＲ、ＴＰＷＦは、下記（６）、（７）式を満たすものとする。
（１／ｆｓ）／２ ＜ ＴＰＷＲ ・・・・・ （６）
（１／ｆｓ）／２ ＜ ＴＰＷＦ ・・・・・ （７）
【００４４】
図３において、（Ａ）〜（Ｈ）はそれぞれＡ点の信号、ワンショット回路３１、３２の出力信号、ゲート３３、３４の出力信号、スイッチ素子３５、３６の状態、インバータ３７の出力信号を波形である。
【００４５】
時刻Ｔ１０でＡ点の信号が立ち上がるとワンショット回路３１の出力信号が高レベルになり、ＴＰＷＲ時間後の時刻Ｔ１２で低レベルに戻る。ゲート３３はＡ点の信号が低レベルであり、かつワンショット回路３１の出力信号が高レベルのときに高レベルになる。
【００４６】
時刻Ｔ１１でＡ点の信号が立ち下がるとワンショット回路３２の出力信号が低レベルになり、ＴＰＷＦ時間後の時刻Ｔ１３で高レベルに戻る。ゲート３４はＡ点の信号が高レベルであり、かつワンショット回路３２の出力信号が低レベルのときに低レベルになる。
【００４７】
ゲート３３の出力信号が高レベルになるとスイッチ素子３５がオフになり、インバータ３７に正電源ＶＤＤが供給されなくなる。また、ゲート３４の出力信号が低レベルになるとスイッチ素子３６がオフになり、インバータ３７には負電源ＶＳＳが供給されなくなる。
【００４８】
インバータ３７に正電源ＶＤＤまたは負電源ＶＳＳが供給されなくなるとＦＥＴ３７ａ、３７ｂはオフになり、インバータ３７の出力はハイインピーダンスになる。図３（Ｈ）の斜線部４０は、インバータ３７の出力がハイインピーダンスになる期間を表している。
【００４９】
インバータ３７の出力がハイインピーダンスになる期間は電流を出力することができないので、そのトランスコンダクタンスはゼロになる。インバータ３７のトランスコンダクタンスの時間平均は図２に比べて大幅に低下する。このため、共振部１１の等価直列抵抗を相殺するだけの負性抵抗を得ることができなくなり、発振を持続することができなくなる。
【００５０】
このように、ＴＰＷＲ、ＴＰＷＦの２倍より大きな周期を有する振動周波数（例えばｆ０）に対しては発振を持続することができるが、２倍より小さな周期を有する振動周波数（例えばｆｓ）に対しては発振を持続することができない。このため、周波数が高いスプリアスへの収束を回避することができる。
【００５１】
図４に、本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００５２】
図４において、５０は発振回路であり、抵抗１７、ワンショット回路３１および３２、ゲート３３および３４、スイッチ素子３５および３６、インバータ３７、圧電トランス５１で構成される。５２は圧電トランス５１の２次側に接続された負荷である。この実施例は、共振部として圧電トランス５１を用いたものである。
【００５３】
圧電トランスは圧電セラミックを用いたトランスであり、１次側に交流を印加して圧電セラミックを振動させてこの振動を２次側に伝搬させ、２次側でこの振動を電気エネルギーに変換して取り出すものである。すなわち、１次側で電気エネルギーを機械エネルギーに変換して２次側に伝搬させ、２次側で機械エネルギーを電気エネルギーに再変換するものである。トランスを用いないで１次側と２次側を電気的に絶縁することができるという特徴がある。
【００５４】
圧電トランスは圧電セラミックで構成されているので、共振部として用いることができる。このことは、セラミックを用いたセラミック発振子が市販されていることからも明らかである。
【００５５】
負荷５２として電源回路を用いると、発振回路５０と電気的に絶縁された電源を得ることができる。電気信号を記録するレコーダでは、入力側と記録側を電気的に絶縁する必要がある場合がある。このような用途にこの電気的に絶縁された電源を用いると絶縁電源が不要になり、レコーダの構成を簡単にすることができる。
【００５６】
なお、図１および図４実施例ではインバータ３７の正電源ＶＤＤおよび負電源ＶＳＳの両方を制御するようにしたが、正電源ＶＤＤまたは負電源ＶＳＳのいずれか一方のみ制御し、他方は常時電源を供給するようにしてもよい。このようにすると、ワンショット回路、ゲート、スイッチ素子は１組でよいので、構成を簡単にすることができる。
【００５７】
また、これらの実施例ではワンショット回路３１のパルス極性を正、ワンショット回路３２のパルス極性を負としたが、これに限られることはない。要は、Ａ点のパルス信号のパルス幅がワンショット回路３１、３２のパルス幅より大きいときに、インバータ３７のトランスコンダクタンスを低下させる構成であればよい。
【００５８】
また、これらの実施例ではインバータ３７への電源供給を制御することによってインバータ３７のトランスコンダクタンスを制御するようにしたが、インバータ内部のＦＥＴ等を制御することでトランスコンダクタンスを制御するようにしてもよい。
【００５９】
また、これらの実施例ではＣＭＯＳ構造のインバータを用いたが、ＣＭＯＳ構造でなくてもよい。
【００６０】
さらに、これらの実施例ではワンショット回路３１、３２のパルス幅がインバータ３７の入力信号のパルス幅より大きいときにトランスコンダクタンスを０にしてトランスコンダクタンスの時間平均を低下させるようにしたが、パルス幅が大きくなったことを検出したときに、インバータ３７のトランスコンダクタンスを通常の場合よりも低くするようにしてもよい。この場合、ワンショット回路３１、３２のパルス幅がインバータ３７の入力信号のパルス幅より大きいときだけでなく、全体的にトランスコンダクタンスを低下させるようにしてもよい。
【符号の説明】
【００６１】
１７ 抵抗
１１ 共振部
３０、５０ 発振回路
３１、３２ ワンショット回路
３３、３４ ゲート
３５、３６ スイッチ素子
３７ インバータ
３７ａ、３７ｂ ＦＥＴ
５１ 圧電トランス
５２ 負荷
【特許請求の範囲】
【請求項１】
所定の周波数を有するパルス信号を出力する発振回路において、
共振点を有する共振部と、
前記共振部に並列に接続されるインバータと、
前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、
前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、
を備えたことを特徴とする発振回路。
【請求項２】
前記トランスコンダクタンス制御部はスイッチ素子を具備し、
このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたことを特徴とする請求項１記載の発振回路。
【請求項３】
前記共振部として、圧電トランスを用いたことを特徴とする請求項１若しくは請求項２記載の発振回路。
【請求項１】
所定の周波数を有するパルス信号を出力する発振回路において、
共振点を有する共振部と、
前記共振部に並列に接続されるインバータと、
前記インバータの入力信号の遷移点に同期して、一定幅のパルス信号を出力するワンショット回路と、
前記ワンショット回路および前記インバータの入力信号が入力され、前記ワンショット回路の出力信号のパルス幅が前記インバータの入力信号のパルス幅よりも大きいと、前記インバータのトランスコンダクタンスを低下させるトランスコンダクタンス制御部と、
を備えたことを特徴とする発振回路。
【請求項２】
前記トランスコンダクタンス制御部はスイッチ素子を具備し、
このスイッチ素子を用いて前記インバータに供給する電力を制御することにより、前記インバータのトランスコンダクタンスを低下させるようにしたことを特徴とする請求項１記載の発振回路。
【請求項３】
前記共振部として、圧電トランスを用いたことを特徴とする請求項１若しくは請求項２記載の発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１９９６１５（Ｐ２０１２−１９９６１５Ａ）
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願番号】特願２０１１−６０６７８（Ｐ２０１１−６０６７８）
【出願日】平成２３年３月１８日（２０１１．３．１８）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願日】平成２３年３月１８日（２０１１．３．１８）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]